JP2003199329A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JP2003199329A JP2003199329A JP2001401295A JP2001401295A JP2003199329A JP 2003199329 A JP2003199329 A JP 2003199329A JP 2001401295 A JP2001401295 A JP 2001401295A JP 2001401295 A JP2001401295 A JP 2001401295A JP 2003199329 A JP2003199329 A JP 2003199329A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- booster circuit
- load
- voltage
- booster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体集積回路に
係り、特に昇圧系回路に関するもので、例えばフラッシ
ュメモリ等の不揮発性半導体メモリに使用されるもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly to a booster circuit, which is used for a nonvolatile semiconductor memory such as a flash memory.
【０００２】[0002]
【従来の技術】図１５は、半導体集積回路に内蔵された
従来の昇圧系回路の構成を示す。2. Description of the Related Art FIG. 15 shows the structure of a conventional booster circuit incorporated in a semiconductor integrated circuit.
【０００３】11は発振器、121 〜12N は発振器11から所
定の位相差を持つ駆動パルスがそれぞれ供給されるＮ
（複数）個の昇圧回路セルであり、昇圧回路12を構成す
る。Reference numeral 11 is an oscillator, and 121 to 12N are N to which drive pulses having a predetermined phase difference are supplied from the oscillator 11, respectively.
The plurality of booster circuit cells are included in the booster circuit 12.
【０００４】13はＮ個の昇圧回路セル121 〜12N の各昇
圧出力が合成される昇圧回路出力ノード、14は昇圧回路
出力ノード13の昇圧出力を安定化するための安定化容量
（プールキャパシタ；Pool Capacitor）、10は前記昇圧
回路出力ノード13に接続されている負荷回路である。Reference numeral 13 denotes a booster circuit output node in which the boosted outputs of the N booster circuit cells 121 to 12N are combined, and 14 is a stabilizing capacitor (pool capacitor; for stabilizing the boosted output of the booster circuit output node 13). Pool Capacitors) and 10 are load circuits connected to the booster circuit output node 13.
【０００５】15は昇圧回路出力ノード13の昇圧出力が目
標の電圧に達したか否かを検知し、検知出力により発振
器11の動作を制御する電圧検知回路である。即ち、Ｎ個
の昇圧回路セル121 〜12N のそれぞれに位相差を持つ駆
動パルスを供給し、昇圧出力が目標の電圧に達したこと
を電圧検知回路15が検知すると、発振器11の動作を停止
させることによって昇圧動作を停止させる。そして、昇
圧出力が目標の電圧以下に低下したことを電圧検知回路
15が検知すると、発振器11を再び駆動させることによっ
て昇圧動作を再開させるという制御を繰り返す。Reference numeral 15 is a voltage detection circuit which detects whether or not the boosted output of the booster circuit output node 13 has reached a target voltage, and controls the operation of the oscillator 11 by the detected output. That is, driving pulses having a phase difference are supplied to each of the N boosting circuit cells 121 to 12N, and when the voltage detecting circuit 15 detects that the boosted output has reached the target voltage, the operation of the oscillator 11 is stopped. As a result, the boosting operation is stopped. Then, the voltage detection circuit detects that the boost output has dropped below the target voltage.
When detected by 15, the oscillator 11 is driven again to repeat the control of restarting the boosting operation.
【０００６】図１６（Ａ）は、図１５の昇圧系回路の動
作例を示す波形図である。FIG. 16A is a waveform diagram showing an operation example of the boosting system circuit of FIG.
【０００７】図１５の昇圧系回路においては、ある時刻
において発振器の動作11を開始して昇圧回路12を駆動す
ると出力電圧Voutは上昇を始める。電圧検知回路15は、
昇圧回路12の出力電圧Voutを抵抗成分を有する素子を用
いてある大きさに分割し、分割後の電圧値と基準電圧
（図示しない基準電圧発生回路より供給されている）の
比較を行う。In the booster circuit of FIG. 15, when the oscillator operation 11 is started at a certain time to drive the booster circuit 12, the output voltage Vout starts to rise. The voltage detection circuit 15
The output voltage Vout of the booster circuit 12 is divided into a certain size by using an element having a resistance component, and the divided voltage value and the reference voltage (supplied by a reference voltage generation circuit (not shown)) are compared.
【０００８】この電圧比較の結果、基準電圧の方が大き
いと検知されている問は発振器11の動作を継続させ、上
記とは逆に、出力電圧Voutを分割した電圧値の方が大き
いことが検知されると、発振器11の動作は停止し、昇圧
動作も停止する。As a result of this voltage comparison, if it is detected that the reference voltage is larger, the operation of the oscillator 11 is continued, and conversely to the above, the voltage value obtained by dividing the output voltage Vout is larger. When detected, the operation of the oscillator 11 is stopped and the boosting operation is also stopped.
【０００９】ここで、昇圧回路12の出力電圧Voutが電圧
検知回路15内で（N/M ）に分割されるとすると、昇圧回
路12の出力電圧Voutが（基準電圧×M/N ）に達した時点
で電圧検知回路15が昇圧動作を停止させるように制御を
行う。なお、M とN は共に任意の正の整数であり、N ＜
M とする。If the output voltage Vout of the booster circuit 12 is divided into (N / M) in the voltage detection circuit 15, the output voltage Vout of the booster circuit 12 reaches (reference voltage × M / N). At that time, the voltage detection circuit 15 controls so as to stop the boosting operation. Note that both M and N are arbitrary positive integers, and N <
Let's say M.
【００１０】上記したように昇圧を行いながら常に出力
電圧Voutを検知し、出力電圧Voutが一度所望の電圧に達
したら昇圧動作を停止させる。ここで述べる所望の電圧
とは、基準電圧を（M ／N ）倍した電圧値のことであ
る。As described above, the output voltage Vout is constantly detected while boosting, and the boosting operation is stopped once the output voltage Vout reaches a desired voltage. The desired voltage described here is a voltage value obtained by multiplying the reference voltage by (M 2 / N 2).
【００１１】その後、リーク電流や負荷回路10が必要と
する電流によって出力電圧が所望の電圧以下に下降した
ら、出力電圧Voutを所望の電圧に保持するために昇圧回
路12を再び動作させ、所望の電圧を検知したら再び停止
させるといった制御を繰り返す。After that, when the output voltage drops below the desired voltage due to the leakage current or the current required by the load circuit 10, the booster circuit 12 is operated again to keep the output voltage Vout at the desired voltage, and the desired voltage is restored. When the voltage is detected, the control such as stopping again is repeated.
【００１２】以後、本明細書においては、昇圧回路12が
その出力電圧を所望の電圧まで昇圧する動作が一度終了
した後に昇圧電圧が所望の電圧以下になった場合のみ昇
圧動作を行う状態にある時、つまり、出力電圧Voutが所
望の電圧近辺にある時に昇圧回路12に対して行う動作／
停止の制御を２値制御と呼ぶことにする。Thereafter, in the present specification, the booster circuit 12 is in a state of performing the boosting operation only when the boosted voltage becomes equal to or lower than the desired voltage after the operation of boosting the output voltage to the desired voltage is once completed. When, that is, when the output voltage Vout is near the desired voltage
The stop control will be called binary control.
【００１３】図１６（Ａ）中に示すように、昇圧回路12
に対して２値制御状態にある時に、負荷回路10が昇圧回
路が最大限供給し得る電流とほぼ等しい電流を必要とす
る時は、昇圧回路12の動作／停止の周期は最も早くな
り、負荷回路10がそれほど電流を必要としない場合は昇
圧回路12の動作／停止の周期は長くなる。As shown in FIG. 16A, the booster circuit 12
On the other hand, in the binary control state, when the load circuit 10 requires a current substantially equal to the maximum current that can be supplied by the booster circuit, the operation / stop cycle of the booster circuit 12 becomes the fastest, When the circuit 10 does not require much current, the operation / stop cycle of the booster circuit 12 becomes long.
【００１４】なお、一度所望の電圧までの昇圧動作が終
了し、その後ある時間をおいて再び昇圧回路12の出力電
圧Voutが所望の電圧以下であることが検知されると、電
圧検知回路15が発振器11を動作させるように働き、最低
でも１発の発振パルスが昇圧回路に供給される。When the boosting operation up to the desired voltage is completed once, and after a certain time, it is detected again that the output voltage Vout of the boosting circuit 12 is the desired voltage or less, the voltage detecting circuit 15 It works to operate the oscillator 11, and at least one oscillation pulse is supplied to the booster circuit.
【００１５】この際、図１５の従来例の昇圧系回路で
は、昇圧回路12の出力電圧Voutが所望の電圧近辺にあ
り、昇圧回路12が２値制御状態にある時の発振パルス１
発による電荷供給量と、昇圧動作開始前で昇圧回路停止
時の初期電圧から所望の電圧まで昇圧する過程における
発振パルス１発による電荷供給量は全く等しい。At this time, in the conventional booster circuit shown in FIG. 15, the output voltage Vout of the booster circuit 12 is near the desired voltage, and the oscillation pulse 1 when the booster circuit 12 is in the binary control state.
The amount of electric charge supplied by the generation is exactly equal to the amount of electric charge supplied by one oscillation pulse in the process of boosting from the initial voltage when the booster circuit is stopped before the boosting operation is started to the desired voltage.
【００１６】また、昇圧系回路の特性として、昇圧出力
Voutが所望（目標）の電圧に達したことを電圧検知回路
15が検知してから発振器11の動作（昇圧動作）が完全に
停止するまでにある有限の時間ΔＴを要する。As a characteristic of the boosting system circuit, boosting output is
Voltage detection circuit indicates that Vout has reached the desired (target) voltage.
It takes a finite time ΔT from the detection by 15 until the operation (boosting operation) of the oscillator 11 is completely stopped.
【００１７】よって、その時間ΔＴ内に昇圧回路12より
供給される単位時間当たりの電荷量（供給電流）が負荷
により消費される単位時間辺りの電荷量（消費電流）を
上回ってしまうと過昇圧が生じる。Therefore, if the amount of electric charge (supply current) supplied from the booster circuit 12 per unit time exceeds the amount of electric charge (consumption current) consumed by the load per unit time within the time ΔT, the voltage is excessively boosted. Occurs.
【００１８】図１６（Ｂ）は、図１６（Ａ）中の２値制
御状態における過昇圧を説明するために示す波形図であ
る。FIG. 16 (B) is a waveform diagram shown for explaining over boosting in the binary control state in FIG. 16 (A).
【００１９】出力電圧Voutが所望の電圧近辺にあって昇
圧回路12が２値制御状態にある時、昇圧回路動作時にお
ける数発の発振パルスによる電流供給量が負荷回路10が
必要とする電流量を上回ってしまうと過昇圧の状態にな
る。When the output voltage Vout is in the vicinity of a desired voltage and the booster circuit 12 is in the binary control state, the amount of current supplied by the several oscillation pulses during the operation of the booster circuit is the amount of current required by the load circuit 10. If it exceeds, it will be in the state of over boosting.
【００２０】したがって、出力電圧のリップル（オーバ
ーシュート）が大きくなってしまうとともに、必要以上
の電流供給能力で昇圧回路12を駆動することによる昇圧
系回路全体での電力消費が大きくなる。Therefore, the ripple (overshoot) of the output voltage becomes large, and the power consumption of the entire booster circuit becomes large by driving the booster circuit 12 with a current supply capacity more than necessary.
【００２１】このオーバーシュートを抑制するために、
従来は、安定化容量14として大容量のものを接続せざる
を得ず、それに必要なパターン面積が増大し、チップ面
積が増大する傾向があった。In order to suppress this overshoot,
Conventionally, there is no choice but to connect a large-capacity stabilizing capacitor 14, the pattern area required for that is increasing, and the chip area tends to increase.
【００２２】[0022]
【発明が解決しようとする課題】上記したように従来の
半導体集積回路に内蔵された昇圧回路は、オーバーシュ
ートを抑制するために大容量の安定化容量を必要とし、
そのパターン面積が増大し、チップ面積が増大するとい
う問題があった。As described above, the booster circuit incorporated in the conventional semiconductor integrated circuit requires a large-capacity stabilizing capacitor to suppress overshoot,
There is a problem that the pattern area increases and the chip area increases.
【００２３】本発明は上記の問題点を解決すべくなされ
たもので、昇圧回路が２値制御状態にある時の昇圧電圧
の過昇圧を抑制でき、必要以上に大容量の容量を接続す
ることなく昇圧出力のリップルを低減化し得るように最
適化した半導体集積回路を提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and can suppress excessive boosting of the boosted voltage when the booster circuit is in the binary control state, and connect a large capacity capacitor more than necessary. It is an object of the present invention to provide a semiconductor integrated circuit that is optimized so as to reduce the ripple of the boost output without the need.
【００２４】また、本発明の他の目的は、昇圧回路が供
給し得る最大電流を負荷回路が必要としない時に昇圧回
路を必要以上の能力で駆動することを抑制でき、昇圧系
回路全体での省電力化を実現し得る半導体集積回路を提
供することにある。Another object of the present invention is to prevent the booster circuit from being driven with an unnecessarily high capacity when the load circuit does not need the maximum current that can be supplied by the booster circuit. An object is to provide a semiconductor integrated circuit that can realize power saving.
【００２５】[0025]
【課題を解決するための手段】本発明の第１の半導体集
積回路は、ある固有の周波数を有するＮ通りの駆動パル
スを生成する発振器と、前記発振器からそれぞれ駆動パ
ルスが供給されて昇圧電圧を発生させるＮ個の昇圧回路
セルと、前記Ｎ個の昇圧回路セルの各昇圧出力が合成さ
れる昇圧回路出力ノードに接続され、該昇圧回路出力ノ
ードの昇圧出力を安定化するための安定化容量と、前記
昇圧回路出力ノードの昇圧出力の大きさを検知して発振
器の動作／停止を制御する電圧検知回路とを具備する昇
圧回路において、前記昇圧回路出力ノードと負荷回路と
の間に前記負荷回路の動作状態を検出する機能を有する
負荷状態検出回路が接続されており、その検出結果より
前記昇圧回路の電流供給能力を能動的に調整できる機能
を有することを特徴とする。According to a first semiconductor integrated circuit of the present invention, an oscillator for generating N kinds of drive pulses having a specific frequency, and a drive pulse supplied from each of the oscillators to generate a boosted voltage. A stabilizing capacitor for connecting N boosting circuit cells to be generated and a boosting circuit output node that combines the boosting outputs of the N boosting circuit cells, and stabilizing the boosting output of the boosting circuit output node. And a voltage detection circuit for detecting the magnitude of the boosted output of the booster circuit output node to control the operation / stop of the oscillator, wherein the load is provided between the booster circuit output node and the load circuit. A load state detection circuit having a function of detecting the operating state of the circuit is connected, and the current supply capacity of the booster circuit can be actively adjusted based on the detection result. To.
【００２６】本発明の第２の半導体集積回路は、昇圧回
路を内蔵し、前記昇圧回路がその出力電圧を所望の電圧
まで昇圧する動作が一度終了した後に前記出力電圧が所
望の電圧以下になった場合のみ昇圧動作を行う状態にあ
る時に、前記昇圧回路の負荷回路の動作状態の検出を常
に行い、前記昇圧回路の電流供給能力を最適化すること
により前記昇圧回路の出力電圧の過昇圧を抑制する機能
を有することを特徴とする。A second semiconductor integrated circuit according to the present invention has a built-in booster circuit, and the output voltage becomes equal to or lower than the desired voltage after the operation of boosting the output voltage of the booster circuit to a desired voltage is completed once. Only when the boosting operation is performed, the operating state of the load circuit of the boosting circuit is always detected, and the current supply capacity of the boosting circuit is optimized to over boost the output voltage of the boosting circuit. It is characterized by having a suppressing function.
【００２７】[0027]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【００２８】＜第１の実施形態＞図１は、本発明の第１
の実施形態に係る半導体集積回路に内蔵された昇圧系回
路の構成を示す。<First Embodiment> FIG. 1 shows a first embodiment of the present invention.
2 shows a configuration of a booster system circuit incorporated in the semiconductor integrated circuit according to the embodiment.
【００２９】この昇圧系回路は、図１５を参照して前述
した従来例の昇圧系回路と比べて、負荷状態検知回路16
と増幅回路19とが新たに設けられていることが異なり、
その他は同じであるので図１５中と同一符号を付してい
る。This boosting system circuit is different from the boosting system circuit of the conventional example described above with reference to FIG.
And the difference that the amplifier circuit 19 is newly provided,
Since the others are the same, the same reference numerals as those in FIG. 15 are attached.
【００３０】上記負荷状態検知回路16は、負荷電流検出
抵抗17と比較検出回路18とから構成されている。The load state detection circuit 16 is composed of a load current detection resistor 17 and a comparison detection circuit 18.
【００３１】即ち、図１に示す昇圧系回路において、11
はある固有の周波数を有する駆動パルス（本例では発振
パルスおよびその反転パルスで相補対をなすパルス）を
生成する発振器である。12は昇圧回路であり、図１５を
参照して前述した従来例と同様に、発振器11からそれぞ
れ駆動パルス（本例では相補的なパルス）が供給されて
昇圧するＮ（複数、例えば８〜１６）個の昇圧回路セル
を有する。That is, in the booster circuit shown in FIG.
Is an oscillator that generates a drive pulse having a specific frequency (in this example, a pulse that forms a complementary pair with an oscillation pulse and its inversion pulse). Reference numeral 12 is a booster circuit, and similarly to the conventional example described above with reference to FIG. 15, N (a plurality of, for example, 8 to 16) drive pulses (complementary pulses in this example) are respectively supplied from the oscillator 11 to boost the voltage. ) Has a booster circuit cell.
【００３２】13はＮ個の昇圧回路セルの各昇圧出力が合
成される昇圧回路出力ノード、14は昇圧回路出力ノード
13の昇圧出力を安定化（リップルを抑制）するための安
定化容量（Pool Capacitor）である。Reference numeral 13 is a booster circuit output node where boosted outputs of N booster circuit cells are combined, and 14 is a booster circuit output node.
It is a stabilizing capacitor (Pool Capacitor) for stabilizing the boosted output of 13 (suppressing ripple).
【００３３】16は、昇圧回路出力ノード13と負荷回路10
との間で負荷回路10の動作状態を検出する機能を有する
負荷状態検出回路であり、この負荷状態検出回路16の検
出結果より発振器11の周期、および昇圧回路12を構成す
る各昇圧回路セルの電流供給能力のどちらか一方、もし
くは両方を調整して昇圧系回路全体の電流供給能力を能
動的に調整する機能を有する。Reference numeral 16 denotes a booster circuit output node 13 and a load circuit 10.
Is a load state detection circuit having a function of detecting the operating state of the load circuit 10 between, and the cycle of the oscillator 11 from the detection result of the load state detection circuit 16, and each booster circuit cell constituting the booster circuit 12. It has a function of actively adjusting the current supply capacity of the entire booster circuit by adjusting either or both of the current supply capacities.
【００３４】上記負荷状態検出回路16は、昇圧回路出力
ノード13と負荷回路10との間に直列に接続された抵抗成
分を有する素子に発生する電圧降下の大小により負荷回
路10の動作状態を検出する機能を有するものである。The load state detection circuit 16 detects the operating state of the load circuit 10 according to the magnitude of the voltage drop generated in the element having a resistance component connected in series between the booster circuit output node 13 and the load circuit 10. It has a function to do.
【００３５】本例では、負荷状態検出回路16として、昇
圧回路出力ノード13と負荷回路10との間に直列に接続さ
れ、負荷回路10が必要としている電流量を観測するため
の電流モニター用の抵抗素子17と、この抵抗素子17の両
端の電圧を比較し、両端間に発生する電圧降下VRを検出
する機能を有する比較検出回路18を有し、比較検出回路
18の検出出力電圧V1に基づいて負荷回路10が必要とする
電流（負荷電流）Iload を観測するように構成されてい
る。In this example, the load state detection circuit 16 is connected in series between the booster circuit output node 13 and the load circuit 10 and is used for a current monitor for observing the amount of current required by the load circuit 10. A resistance detecting element 17 is provided with a comparison detecting circuit 18 having a function of comparing the voltage across the resistance element 17 and detecting the voltage drop VR generated across the resistance element 17.
The load circuit 10 is configured to observe a current (load current) Iload required by the load circuit 10 based on the detected output voltage V1 of 18.
【００３６】さらに、比較検出回路18の検出出力電圧V1
を増幅するための増幅回路19が設けられている。この増
幅回路19により増幅する理由を説明する。抵抗素子17の
両端間に発生する電圧降下VRは、昇圧回路12が定常的に
供給し得る最大電流Imaxが流れた時でも負荷回路10の動
作に影響を及ぼさない程度の小さい電位差にする必要が
ある。しかし、この微小電位差より電流値を測定するの
は困難であり、昇圧回路12の電流供給能力を調整するた
めの信号としては適さないので、比較検出回路18の検出
出力電圧V1を増幅回路19により増幅（増幅度Av）して大
きい電位差を持つ信号電圧V2に変換することが望まし
い。Further, the detection output voltage V1 of the comparison detection circuit 18
An amplifier circuit 19 for amplifying the signal is provided. The reason why amplification is performed by the amplifier circuit 19 will be described. The voltage drop VR generated across the resistance element 17 must be a small potential difference that does not affect the operation of the load circuit 10 even when the maximum current Imax that can be constantly supplied by the booster circuit 12 flows. is there. However, it is difficult to measure the current value from this minute potential difference, and since it is not suitable as a signal for adjusting the current supply capacity of the booster circuit 12, the detection output voltage V1 of the comparison detection circuit 18 is set by the amplification circuit 19. It is desirable to amplify (amplification degree Av) and convert to a signal voltage V2 having a large potential difference.
【００３７】図２（ａ）は、図１中の増幅回路19の構成
例を示す回路図である。FIG. 2A is a circuit diagram showing a configuration example of the amplifier circuit 19 in FIG.
【００３８】この増幅回路19は、演算増幅器OPAMP の非
反転（＋）側入力端に前記比較検出回路18の検出出力電
圧V1が入力し、演算増幅器OPAMP の出力端の電圧V2を抵
抗素子R1,R2 で分圧した電圧が演算増幅器OPAMP の反転
（−）側入力端に入力する。In this amplifier circuit 19, the detection output voltage V1 of the comparison detection circuit 18 is input to the non-inverting (+) side input terminal of the operational amplifier OPAMP, and the voltage V2 at the output terminal of the operational amplifier OPAMP is input to the resistance element R1 ,. The voltage divided by R2 is input to the inverting (-) side input terminal of the operational amplifier OPAMP.
【００３９】図２（ｂ）は、図１中の抵抗素子17に流れ
る電流Iload と増幅回路19の出力電圧V2の関係を示す特
性図である。FIG. 2B is a characteristic diagram showing the relationship between the current Iload flowing through the resistance element 17 in FIG. 1 and the output voltage V2 of the amplifier circuit 19.
【００４０】図２（ｃ）は、図１中の増幅回路19の出力
電圧V2に応じて、発振器11の周期、および昇圧回路12を
構成する各昇圧回路セルの電流供給能力のどちらか一
方、もしくは両方を調整して、昇圧系回路全体の電流供
給能力を段階的あるいは連続的に調整する様子を示す特
性図である。FIG. 2C shows one of the cycle of the oscillator 11 and the current supply capacity of each booster circuit cell constituting the booster circuit 12 according to the output voltage V2 of the amplifier circuit 19 in FIG. FIG. 9 is a characteristic diagram showing a state in which the current supply capability of the entire booster circuit circuit is adjusted stepwise or continuously by adjusting both or both.
【００４１】次に、図３乃至図４を参照しながら、図１
の昇圧系回路の動作を説明する。Next, referring to FIGS. 3 to 4, FIG.
The operation of the booster circuit will be described.
【００４２】図３は、図１の昇圧系回路の最初の昇圧過
程での動作例を示している。FIG. 3 shows an example of the operation of the booster circuit of FIG. 1 in the first boosting process.
【００４３】この段階においては、初期状態として昇圧
回路12の動作は停止しており、昇圧回路12の出力電圧Vo
utも所望の電圧より小さい初期電圧で安定している。あ
る時刻で、発振器11が動作を開始すると同時に昇圧回路
12の出力電圧Voutも次第に上昇を始める。At this stage, the operation of the booster circuit 12 is stopped in the initial state, and the output voltage Vo of the booster circuit 12 is reduced.
ut is also stable at an initial voltage smaller than the desired voltage. At a certain time, the oscillator 11 starts operating and at the same time the booster circuit
The output voltage Vout of 12 also starts to rise gradually.
【００４４】ここで、昇圧回路出力ノード13より負荷回
路10へ供給される電流Iload について説明する。一般的
に、昇圧回路12には所望の電圧を維持しつつ負荷回路10
が要求する電流Iload を供給する能力が求められるの
で、昇圧回路12が最大限供給し得る電圧は所望の電圧よ
りも高い値で設計される。よって、昇圧回路12に対する
帰還制御を行わなければ、昇圧回路12は所望の電圧より
も高い電圧Vmaxを常に出し続けるように動作し、仮に安
定化容量14からの放電電流が零であれば出力電圧Voutは
Vmaxまで上昇する。The current Iload supplied from the booster circuit output node 13 to the load circuit 10 will now be described. Generally, the boost circuit 12 maintains the desired voltage while maintaining the load circuit 10.
Since the ability to supply the current Iload required by the booster circuit 12 is required, the maximum voltage that the booster circuit 12 can supply is designed to be higher than the desired voltage. Therefore, if the feedback control for the booster circuit 12 is not performed, the booster circuit 12 operates so as to continue to output the voltage Vmax higher than the desired voltage, and if the discharge current from the stabilizing capacitor 14 is zero, the output voltage is increased. Vout is
Increase to Vmax.
【００４５】安定化容量14と負荷回路10が有する負荷容
量が充電されるとともに、昇圧回路12の最大出力電圧Vm
axと出力電圧Voutの電位差は次第に小さくなってゆき
（ΔVC＜ΔVB＜ΔVA）、電位差の減少とともに充電電流
Ioutも減少してゆく。The stabilizing capacity 14 and the load capacity of the load circuit 10 are charged, and the maximum output voltage Vm of the booster circuit 12 is increased.
The potential difference between ax and the output voltage Vout gradually becomes smaller (ΔVC <ΔVB <ΔVA), and the charging current decreases as the potential difference decreases.
Iout also decreases.
【００４６】従来例の昇圧系回路では、昇圧開始から昇
圧終了までの間に生成される発振パルスP1〜P6の各々１
発当たりによる電荷供給量は完全に等しく設計されてお
り、その結果、出力電圧Voutが所望の電圧近辺にある時
に昇圧回路12が供給する電流Ioutが負荷回路10により消
費される電流Iload を上回ってしまうと、過昇圧が発生
してしまう。In the booster circuit of the conventional example, each of the oscillation pulses P1 to P6 generated from the start of boosting to the end of boosting is 1
The amount of charge supplied by each launch is designed to be completely equal, so that the current Iout supplied by the booster circuit 12 exceeds the current Iload consumed by the load circuit 10 when the output voltage Vout is in the vicinity of the desired voltage. If this happens, over boosting will occur.
【００４７】つまり、所望の電圧と出力電圧Voutの差が
次第に小さくなっていく（ΔV3＜ΔV2＜ΔV1）にも拘ら
ず、常に一定の電荷量を出力に供給するように動作して
いたことが問題であった。That is, despite the fact that the difference between the desired voltage and the output voltage Vout gradually becomes smaller (ΔV3 <ΔV2 <ΔV1), the operation is such that a constant charge amount is always supplied to the output. It was a problem.
【００４８】そこで、本実施例に示す回路では、昇圧を
行うと同時に電流モニター用抵抗素子17の両端間に発生
する電圧降下VRにより負荷電流Iload を観測し、その結
果に基づいて昇圧回路12の電流供給能力を最適化するよ
うに制御しており、その具体的な動作を以下に説明す
る。Therefore, in the circuit shown in this embodiment, the load current Iload is observed by the voltage drop VR generated across the current monitor resistance element 17 at the same time as the boosting is performed, and the booster circuit 12 of the booster circuit 12 is based on the result. The current supply capacity is controlled so as to be optimized, and its specific operation will be described below.
【００４９】昇圧回路12の設計を行う際、一般的には、
昇圧回路12が所望の電圧を維持しつつ定常的に供給し得
る最大電流Imaxが予め求められている。When designing the booster circuit 12, generally,
The maximum current Imax that the booster circuit 12 can constantly supply while maintaining a desired voltage is obtained in advance.
【００５０】負荷回路10が前記最大電流Imaxとほぼ等し
い電流を必要とする時、電流モニター用抵抗抵抗素子17
の両端間に発生する電圧VRは最大になり、増幅回路19で
増幅した出力電圧V2は最大値V2max になる。When the load circuit 10 requires a current that is substantially equal to the maximum current Imax, the current monitoring resistance resistance element 17
The voltage VR generated between both ends of the voltage Vmax becomes maximum, and the output voltage V2 amplified by the amplifier circuit 19 becomes the maximum value V2max.
【００５１】負荷回路10が前記最大電流Imaxより小さい
電流しか必要としない時、増幅回路19の出力電圧V2は最
大値V2max に対して次式の関係にある。When the load circuit 10 requires a current smaller than the maximum current Imax, the output voltage V2 of the amplifier circuit 19 has the following relationship with the maximum value V2max.
【００５２】
V2＝α・V2max （0 ＜α＜1 ） …（１）
そこで、昇圧開始前の初期電圧から昇圧を行う場合は電
流供給能力が最大になるように設定し、昇圧を行いなが
ら、増幅回路19の出力電圧V2の大きさを読み取り、上式
（１）のαの値に応じて昇圧回路12の電流供給能力の調
整を行う。ここで、αが1 に近ければ近いほど昇庄回路
12の電流供給能力が増すように昇圧回路12を駆動する。V2 = α · V2max (0 <α <1) (1) Therefore, when boosting from the initial voltage before the start of boosting, the current supply capacity is set to the maximum, and while boosting, The magnitude of the output voltage V2 of the amplifier circuit 19 is read, and the current supply capacity of the booster circuit 12 is adjusted according to the value of α in the above equation (1). Here, the closer α is to 1, the more
The booster circuit 12 is driven so that the current supply capacity of 12 increases.
【００５３】言い換えると、従来例では昇圧が開始され
てから昇圧が終了するまでの発振パルス１発当たりの電
荷供給量は完全に等しく設計されていたが、本実施例に
よる回路では、その時に昇圧回路の負荷回路10が必要と
する電流量に応じて、昇圧回路自身が能動的に電荷供給
量（電流供給能力）を調整しながら昇圧動作を行うの
で、発振パルス１発当たりの電荷供給量は常に等しいと
は限らない。In other words, in the conventional example, the charge supply amount per oscillation pulse from the start of boosting to the end of boosting was designed to be completely equal, but in the circuit according to this embodiment, the boosting is performed at that time. The booster circuit itself performs the boosting operation while actively adjusting the charge supply amount (current supply capacity) according to the amount of current required by the load circuit 10 of the circuit, so the charge supply amount per oscillation pulse is Not always equal.
【００５４】なお、昇圧回路12の電流供給能力の調整方
法は、後述する図９乃至図１４に示すように、段階的に
調整する方法と連続的に調整する方法があるが、どちら
を用いても良いし、図９乃至図１４に示す方法のいくつ
かを組み合わせて回路を構成しても良い。There are two methods for adjusting the current supply capacity of the booster circuit 12, as shown in FIGS. 9 to 14 which will be described later. Alternatively, some of the methods shown in FIGS. 9 to 14 may be combined to form a circuit.
【００５５】図４（ａ）乃至（ｃ）は、図１の昇圧系回
路の２値制御状態時における動作例を示している。ここ
で、図４（ａ）は昇圧過程で負荷電流Iload が一定の場
合の動作例、図４（ｂ）は昇圧過程で負荷電流Iload が
減少する場合の動作例、図４（ｃ）は昇圧過程で負荷電
流Iload が増加する場合の動作例を示している。FIGS. 4A to 4C show an operation example of the booster circuit of FIG. 1 in the binary control state. Here, FIG. 4A is an operation example when the load current Iload is constant in the step-up process, FIG. 4B is an operation example when the load current Iload is decreased in the step-up process, and FIG. An operation example when the load current Iload increases in the process is shown.
【００５６】図４（ａ）に示す２値制御状態時において
昇圧過程で負荷電流Iload が一定の場合の動作例におい
ては、まず、昇圧動作が一旦終了して昇圧出力電圧Vout
が負荷電流Iload による放電状態に入ったら、この時の
負荷電流Iload を観測してその結果として得られた増幅
回路19の出力電圧V2に基づいて、次の昇圧動作開始時Ts
の昇圧回路12の電流供給能力Psを決定する。この電流供
給能力Psで昇圧を開始し、昇圧を行いながら能動的に電
流供給能力を常に最適化することにより、過昇圧が抑制
された昇圧電圧を供給する。昇圧が終了する時刻Teにお
ける電流供給能力はPeである。In the operation example in which the load current Iload is constant in the step-up process in the binary control state shown in FIG. 4A, the step-up operation is first terminated and the step-up output voltage Vout
Is discharged by the load current Iload, the load current Iload at this time is observed, and based on the output voltage V2 of the amplifier circuit 19 obtained as a result, the next boost operation Ts is started.
The current supply capacity Ps of the booster circuit 12 is determined. By starting boosting with this current supply capability Ps and actively optimizing the current supply capability while actively boosting, a boosted voltage in which over boosting is suppressed is supplied. The current supply capacity at time Te when the boosting ends is Pe.
【００５７】昇圧を行いながら電流供給能力を最適化す
る点に関しては、前述した初期電圧から所望の電圧まで
昇圧する時の動作と同じである。但し、昇圧回路12が２
値制御状態にある時は、昇圧が開始される時刻Tsにおけ
る電流供給能力は常に100 ％ではなく、負荷電流Iload
の大きさで決定される。The point that the current supply capability is optimized while boosting is the same as the operation when boosting from the initial voltage to the desired voltage. However, the booster circuit 12 is 2
In the value control state, the current supply capacity at time Ts when boosting starts is not always 100%, but load current Iload
Is determined by the size of.
【００５８】図４（ｂ）に示す２値制御状態時において
昇圧過程で負荷電流Iload が減少する場合の動作例にお
いては、まず、昇圧動作が一旦終了して昇圧出力電圧Vo
utが負荷電流Iload による放電状態に入ったら、この時
の負荷電流Iload を観測してその結果として得られた増
幅回路19の出力電圧V2に基づいて、次の昇圧動作開始時
Tsの昇圧回路12の電流供給能力Psを決定する。この電流
供給能力Psで昇圧を開始し、昇圧を行いながら能動的に
電流供給能力を最適化する。この場合は、昇圧過程で負
荷電流が減少するので、それと釣り合うように昇圧回路
12から供給される充電電流Ioutをさらに減少させる必要
がある。In the operation example in which the load current Iload decreases in the step-up process in the binary control state shown in FIG. 4B, first, the step-up operation is once terminated and the step-up output voltage Vo
When ut enters the discharge state due to the load current Iload, the load current Iload at this time is observed, and based on the output voltage V2 of the amplifier circuit 19 obtained as a result, when the next boost operation starts
The current supply capacity Ps of the Ts booster circuit 12 is determined. Boosting is started with this current supply capacity Ps, and the current supply capacity is actively optimized while boosting. In this case, the load current decreases in the boosting process, so the booster circuit should be balanced with it.
It is necessary to further reduce the charging current Iout supplied from 12.
【００５９】よって、昇圧過程において、負荷電流Iout
の減少が検知されたら、それ以前の電流供給能力の減少
率よりもさらに大きい減少率で電流供給能力を弱め、最
終的に電流供給能力Peまで減少させる。Therefore, in the boosting process, the load current Iout
When the decrease of the current supply capacity is detected, the current supply capacity is weakened at a decrease rate larger than the decrease rate of the current supply capacity before that, and finally reduced to the current supply capacity Pe.
【００６０】従来例での昇圧方法によると、このような
場合においては、充電電流Ioutが負荷電流I1oad を大き
く上回ってしまうので、さらに過昇圧の傾向が強くなる
が、本実施例に示す方法により過昇圧を低く抑えること
が可能である。According to the boosting method of the conventional example, in such a case, since the charging current Iout greatly exceeds the load current I1oad, the tendency of over-boosting becomes stronger, but by the method shown in this example. It is possible to suppress over boosting to a low level.
【００６１】図４（ｃ）に示す２値制御状態時において
昇圧過程で負荷電流Iload が増加する場合の動作例にお
いては、まず、昇圧動作が一旦終了して昇圧出力電圧Vo
utが負荷電流Iload による放電状態に入ったら、この時
の負荷電流Iload を観測してその結果として得られた増
幅回路19の出力電圧V2に基づいて、次の昇圧動作開始時
Tsの昇圧回路12の電流供給能力Psを決定する。この電流
供給能力Psで昇圧を開始し、昇圧を行いながら能動的に
電流供給能力を最適化する。この場合は、昇圧過程で負
荷電流が増加するので、それと釣り合うように昇圧回路
12から供給される充電電流Ioutを途中で増加させる必要
がある。In the operation example in which the load current Iload increases in the step-up process in the binary control state shown in FIG. 4C, first, the step-up operation is once terminated and the step-up output voltage Vo
When ut enters the discharge state due to the load current Iload, the load current Iload at this time is observed, and based on the output voltage V2 of the amplifier circuit 19 obtained as a result, when the next boost operation starts
The current supply capacity Ps of the Ts booster circuit 12 is determined. Boosting is started with this current supply capacity Ps, and the current supply capacity is actively optimized while boosting. In this case, the load current increases during the step-up process, so the step-up circuit should be balanced with it.
It is necessary to increase the charging current Iout supplied from 12 midway.
【００６２】よって、昇圧過程において、負荷電流Iout
の増加が検知されたら、それ以前の減少状態にあった電
流供給能力を反対に増加させるように制御を行う。Therefore, in the boosting process, the load current Iout
When an increase in is detected, control is performed to increase the current supply capacity that was in the decrease state before that.
【００６３】したがって、第１の実施形態の昇圧系回路
によれば、昇圧系回路の能力を従来例と同等に維持しつ
つ、且つ、従来例よりも小容量の安定化容量14で昇圧出
力電圧Voutのリップルを従来例よりも小さく抑制するこ
とが可能になる。Therefore, according to the booster system circuit of the first embodiment, the booster output voltage is maintained by the stabilizing capacitor 14 having a smaller capacity than that of the conventional example while maintaining the capability of the booster system circuit equal to that of the conventional example. It becomes possible to suppress the ripple of Vout smaller than that of the conventional example.
【００６４】また、昇圧回路12が２値制御状態にある時
の発振パルス１発当たりの電流供給量を、負荷回路10が
必要としている電流量に応じて可変させることにより、
リップルを小さく抑えて、且つ、昇圧回路12が供給し得
る最大電流を負荷回路10が必要としない時に昇圧回路12
を必要以上の電流供給能力で駆動することを抑制でき、
昇圧系回路全体での省電力化を実現する。Further, by varying the current supply amount per one oscillation pulse when the booster circuit 12 is in the binary control state according to the current amount required by the load circuit 10,
When the load circuit 10 does not require the maximum current that can be supplied by the booster circuit 12 while suppressing the ripple small, the booster circuit 12
Drive with more current supply capacity than necessary,
Realize power saving in the entire booster circuit.
【００６５】＜第２の実施形態＞図５は、本発明の第２
の実施形態に係る半導体集積回路に内蔵された昇圧系回
路の構成を示す。<Second Embodiment> FIG. 5 shows a second embodiment of the present invention.
2 shows a configuration of a booster system circuit incorporated in the semiconductor integrated circuit according to the embodiment.
【００６６】図５の昇圧系回路は、図１を参照して前述
した第１の実施形態に係る昇圧系回路と比べて次の点が
異なり、その他は同じであるので図１中と同一符号を付
している。The boosting system circuit of FIG. 5 is different from the boosting system circuit according to the first embodiment described above with reference to FIG. 1 in the following points and is otherwise the same, so that the same reference numerals as those in FIG. Is attached.
【００６７】即ち、（１）負荷状態検出回路16a とし
て、昇圧回路出力ノード13に接続され、昇圧出力電圧Vo
utの変動量（放電によるレベル低下量）を観測するため
の立下り傾斜検出回路51と、昇圧出力電圧Voutが所望の
電圧以下になったことが電圧検知回路によって検知され
た信号を受けて立ち下り傾斜検出回路51の出力V1を保持
する電圧保持回路52が設けられている。That is, (1) the load state detection circuit 16a is connected to the booster circuit output node 13 and the boosted output voltage Vo
A falling slope detection circuit 51 for observing the variation amount of ut (level reduction amount due to discharge) and a rising slope detection circuit 51 receiving a signal detected by the voltage detection circuit that the boosted output voltage Vout has become equal to or lower than a desired voltage. A voltage holding circuit 52 that holds the output V1 of the downward slope detection circuit 51 is provided.
【００６８】そして、電圧保持回路52の保持出力をバッ
ファ増幅するバッファ増幅回路53の増幅出力に基づい
て、昇圧回路12が２値制御状態で且つ昇圧停止状態にあ
る時に負荷電流Iload による昇圧出力電圧Voutの単位時
間当たりの下降量を観測する。Then, based on the amplified output of the buffer amplifier circuit 53 that buffer-amplifies the output held by the voltage holding circuit 52, the boosted output voltage by the load current Iload is generated when the booster circuit 12 is in the binary control state and in the boost stop state. Observe the amount of decrease of Vout per unit time.
【００６９】（２）昇圧回路12は、２値制御状態におけ
る昇圧開始時の能力で固定されたまま昇圧動作を行うの
で、発振器11の発振パルスをパルス(PULSE) カウンタ54
によりカウントし、ある回数をカウントした後も昇圧出
力電圧Voutが所望の電圧に達していないか否かを検出す
る必要がある。もし、昇圧出力電圧Voutが所望の電圧に
達していないことが検出されると、昇圧能力制御回路55
を通じて昇圧回路12の電流供給能力を増すように制御を
行うように構成されている。(2) Since the booster circuit 12 carries out the boosting operation while being fixed at the ability at the start of boosting in the binary control state, the oscillation pulse of the oscillator 11 is pulsed (PULSE) counter 54.
Therefore, it is necessary to detect whether or not the boosted output voltage Vout has reached a desired voltage even after counting a certain number of times. If it is detected that the boost output voltage Vout has not reached the desired voltage, the boost capability control circuit 55
The booster circuit 12 is configured to perform control so as to increase the current supply capacity.
【００７０】この場合、パルスカウンタ54がカウントす
るパルス数は、以下のようにして決定する。前述したよ
うに、昇圧系回路の特性として、昇圧回路12の出力電圧
Voutが放電電流Ioutにより下降していく際に、出力電圧
Voutが所望の電圧以下になってから昇圧動作が開始され
るまでにはある有限の時間ΔT を要する。前記時間ΔT
の間において安定化容量14の電位が所望の電位から下降
する量をΔV で表わすと、このΔV は放電電流Ioutが最
大の時に最大となる。そこで、この所望の電位からのΔ
V の最大の下降量を回復するための充電（昇圧）動作に
必要なパルス数をパルスカウンタ54の最大カウント数と
して設定する。In this case, the number of pulses counted by the pulse counter 54 is determined as follows. As mentioned above, the output voltage of the booster circuit 12 is a characteristic of the booster circuit.
When Vout drops due to the discharge current Iout, the output voltage
It takes a certain finite time ΔT from when Vout becomes equal to or lower than the desired voltage to when the boosting operation starts. The time ΔT
When the amount of decrease in the potential of the stabilizing capacitor 14 from the desired potential during the period is represented by ΔV, this ΔV becomes maximum when the discharge current Iout is maximum. Therefore, Δ from this desired potential
The number of pulses required for the charging (boosting) operation for recovering the maximum amount of decrease in V is set as the maximum count number of the pulse counter 54.
【００７１】上記パルス数を求めるために、理想状態と
して、昇圧回路出力ノード13に負荷回路10が接続され
ず、リーク電流が発生しない開放状態を想定し、前記安
定化容量14と同じ大きさの容量C を最小の電流供給能力
で駆動されている昇圧回路12で充電する場合を考える。In order to obtain the number of pulses, as an ideal state, assuming that the load circuit 10 is not connected to the booster circuit output node 13 and an leak current does not occur, an open state in which the leakage current does not occur is assumed. Consider a case where the capacitor C is charged by the booster circuit 12 driven with the minimum current supply capacity.
【００７２】このように容量C からの放電パスは無いも
のと想定した場合、容量C の電位が（所望の電圧−ΔV
）から所望の電圧まで充電されるまでに、N 回の発振
パルスを必要としたとすると、このN は充電に要する最
大パルス数となり得る。当然のことながら、電流供給能
力を増した場合は、N より少ない回数で充電が完了する
はずである。Assuming that there is no discharge path from the capacitance C as described above, the potential of the capacitance C becomes (desired voltage −ΔV
If N oscillation pulses are required to charge from () to the desired voltage, this N can be the maximum number of pulses required for charging. Naturally, if the current supply capacity is increased, charging should be completed in less than N times.
【００７３】したがって、前記パルスカウンタ54のカウ
ント数をN とした時に、N 回のパルスで昇圧回路12を駆
動しても出力電圧Voutが所望の電圧に達していなけれ
ば、その時の昇圧回路12の電流供給能力が放電電流Iout
に打ち勝って充電するだけの能力がないものとしてみな
すことができる。Therefore, assuming that the number of counts of the pulse counter 54 is N, even if the booster circuit 12 is driven by N pulses, if the output voltage Vout does not reach the desired voltage, the booster circuit 12 at that time is Current supply capacity is discharge current Iout
Can be considered as not having the ability to overcome and charge.
【００７４】以上を要約すると、昇圧回路12が２値制御
状態にある時に、昇圧動作開始と同時に発振パルスをカ
ウントし、N 回の発振パルスで昇圧回路12を駆動した後
も出力電圧Voutが所望の電圧に達していなければ、昇圧
能力制御回路55により昇圧回路12の電流供給能力を最大
能力まで回復させるように制御を行う。In summary, when the booster circuit 12 is in the binary control state, the oscillation pulse is counted at the same time when the boosting operation is started, and the output voltage Vout is desired even after the booster circuit 12 is driven by N oscillation pulses. If the voltage has not been reached, the boosting capability control circuit 55 performs control to restore the current supply capability of the boosting circuit 12 to the maximum capability.
【００７５】図６は、図５中の立ち下り傾斜検出回路5
1、電圧保持回路52および増幅回路53の構成例を示す回
路図である。FIG. 6 shows the falling slope detection circuit 5 in FIG.
1 is a circuit diagram showing a configuration example of a voltage holding circuit 52 and an amplifier circuit 53. FIG.
【００７６】図７（ａ）は、図６の立ち下り傾斜検出回
路51および電圧保持回路52の動作波形の一例を示してい
る。FIG. 7A shows an example of operation waveforms of the falling slope detection circuit 51 and the voltage holding circuit 52 of FIG.
【００７７】図７（ｂ）は、図６中の立ち下り傾斜検出
回路51の入力電圧（昇圧出力電圧Vout）と電圧保持回路
52の出力電圧V1の関係の一例を示す特性図である。FIG. 7B shows an input voltage (boosted output voltage Vout) of the falling slope detection circuit 51 and a voltage holding circuit in FIG.
FIG. 7 is a characteristic diagram showing an example of the relationship of the output voltage V1 of 52.
【００７８】図７（ｃ）は、図６中のバッファ増幅回路
53の出力電圧V2と昇圧回路12の電流供給能力の関係の一
例を示す特性図である。FIG. 7C shows the buffer amplifier circuit shown in FIG.
FIG. 7 is a characteristic diagram showing an example of the relationship between the output voltage V2 of 53 and the current supply capacity of the booster circuit 12.
【００７９】図５中の昇圧回路12の設計を行う際、一般
的には、昇圧回路12が最大限供給し得る電流量は負荷回
路10が必要とする最大電流量にほぼ等しくなるように設
計され、さらに、昇圧回路出力ノード13に接続する安定
化容量14の大きさも予め決定されている。以上のことよ
り、安定化容量14が一度所望の電圧まで充電された状態
から、負荷回路10が必要とする最大電流量で放電が行わ
れた時の出力電圧Voutの単位時間当たりの下降量も設計
時に予め予測することが可能である。When designing the booster circuit 12 in FIG. 5, generally, the maximum amount of current that the booster circuit 12 can supply is designed to be substantially equal to the maximum amount of current required by the load circuit 10. Further, the size of the stabilizing capacitor 14 connected to the booster circuit output node 13 is also predetermined. From the above, the amount of decrease per unit time of the output voltage Vout when the stabilizing capacitor 14 is once charged to a desired voltage and discharged at the maximum current amount required by the load circuit 10 is also obtained. It is possible to predict in advance at the time of design.
【００８０】ここで、昇圧出力電圧Voutが上記最大電流
により放電された時に、昇圧回路出力ノード13に接続さ
れた立ち下り傾斜検出回路51の出力電圧V1が最大になる
ように設計することにより、負荷回路10が必要としてい
る電流量を出力電圧Voutの単位時間当たりの下降量から
予測することが可能である。Here, by designing the output voltage V1 of the falling slope detection circuit 51 connected to the booster circuit output node 13 to be maximum when the boosted output voltage Vout is discharged by the maximum current, The amount of current required by the load circuit 10 can be predicted from the amount of decrease in the output voltage Vout per unit time.
【００８１】昇圧出力電圧Voutが上記最大電流により放
電された時の立ち下り傾斜検出回路51の出力電圧V1をV1
max とすると、負荷回路10が最大電流を必要としない時
の立ち下り傾斜検出回路51の出力電圧VlはV1max に対し
て以下の関係にある。The output voltage V1 of the falling slope detection circuit 51 when the boosted output voltage Vout is discharged by the maximum current is set to V1.
If it is set to max, the output voltage Vl of the falling slope detection circuit 51 when the load circuit 10 does not require the maximum current has the following relationship with V1max.
【００８２】V1＝α・V1max （0 ＜α＜1 ）
ここで、αが１に近ければ近いほど昇圧回路12の電流供
給能力を増すように制御を行う。V1 = αV1max (0 <α <1) Here, control is performed so that the closer α is to 1, the higher the current supply capacity of the booster circuit 12.
【００８３】次に、図５の昇圧系回路の動作を説明す
る。Next, the operation of the booster circuit of FIG. 5 will be described.
【００８４】図５の昇圧系回路の最初の昇圧過程（昇圧
回路動作前の初期電圧から所望の電圧まで昇圧する過
程）での動作は、第１の実施形態において図３を参照し
て前述した動作例と同様である。The operation of the booster circuit of FIG. 5 in the first boosting process (the process of boosting from the initial voltage before the booster circuit operation to the desired voltage) has been described above with reference to FIG. 3 in the first embodiment. This is similar to the operation example.
【００８５】図８（ａ）乃至（ｃ）は、図５の昇圧系回
路の２値制御状態時における動作例を示している。ここ
で、図８（ａ）は昇圧過程で負荷電流Iload が一定の場
合の動作例、図８（ｂ）は昇圧過程で負荷電流Iload が
減少する場合の動作例、図８（ｃ）は昇圧過程で負荷電
流Iload が増加する場合の動作例を示している。FIGS. 8A to 8C show an operation example in the binary control state of the booster circuit of FIG. Here, FIG. 8A is an operation example when the load current Iload is constant in the step-up process, FIG. 8B is an operation example when the load current Iload is decreased in the step-up process, and FIG. An operation example when the load current Iload increases in the process is shown.
【００８６】まず、図８（ａ）に示す２値制御状態時に
おいて昇圧過程で負荷電流Iload が一定の場合の動作例
について説明する。First, an operation example when the load current Iload is constant in the boosting process in the binary control state shown in FIG. 8A will be described.
【００８７】立ち下り傾斜検出回路51は、昇圧回路12の
出力電圧Voutの変動量を常に観測している。昇圧動作が
一旦終了して出力電圧Voutが負荷電流Iload により放電
される状態に入り、やがて出力電圧Voutが所望の電圧以
下になったことが電圧検知回路によって検知された時点
で、立ち下り傾斜検出回路51の出力電圧V1を電圧保持回
路52で保持する。この時に、保持された電圧の大きさで
次の昇圧動作開始時における昇圧回路12の電流供給能力
を決定する。The falling slope detection circuit 51 constantly observes the amount of change in the output voltage Vout of the booster circuit 12. When the voltage detection circuit detects that the output voltage Vout has dropped below the desired voltage and the output voltage Vout is discharged by the load current Iload once the boosting operation ends, the falling slope detection is performed. The voltage holding circuit 52 holds the output voltage V1 of the circuit 51. At this time, the magnitude of the voltage held determines the current supply capacity of the booster circuit 12 at the start of the next boosting operation.
【００８８】この場合、バッファ増幅回路53を用いて電
圧保持回路52の保持出力を増幅する。この理由は、昇圧
回路12の電流供給能力を制御する際に、電圧保持回路52
の出力電圧を直接用いた場合に駆動能力が不足する可能
性が考えられるからである。In this case, the buffer amplifier circuit 53 is used to amplify the output held by the voltage holding circuit 52. The reason for this is that when the current supply capacity of the booster circuit 12 is controlled, the voltage holding circuit 52
This is because there is a possibility that the driving capability may be insufficient when the output voltage of 1 is directly used.
【００８９】そして、バッファ増幅回路53の出力電圧V2
に基づいて次の昇圧動作開始時Tsにおける昇圧回路の電
流供給能力Psを決定し、以後は時刻Teまで能力Psで昇圧
を行う。なお、電圧保持回路52の保持動作は、昇圧動作
が終了した時点で終了するものとする。Then, the output voltage V2 of the buffer amplifier circuit 53
Based on the above, the current supply capacity Ps of the booster circuit at the time Ts of starting the next boosting operation is determined, and thereafter, boosting is performed with the capacity Ps until time Te. It should be noted that the holding operation of the voltage holding circuit 52 ends when the boosting operation ends.
【００９０】昇圧が開始すると同時に、パルスカウンタ
54により発振パルスのカウントを開始する。この場合
は、昇圧過程において負荷電流Iload は変化しないの
で、パルスカウンタ54がN 回カウントする前に昇圧動作
は完了する。At the same time when boosting starts, the pulse counter
The count of oscillation pulses is started by 54. In this case, since the load current Iload does not change in the boosting process, the boosting operation is completed before the pulse counter 54 counts N times.
【００９１】負荷回路10が最大電流を必要としない場合
は、昇圧回路12は負荷電流Iload に応じた昇圧動作を行
うので、従来例に比較して出力電圧の過昇圧を抑制する
ことが可能である。When the load circuit 10 does not require the maximum current, the step-up circuit 12 performs a step-up operation according to the load current Iload, so that it is possible to suppress overstep-up of the output voltage as compared with the conventional example. is there.
【００９２】次に、図８（ｂ）に示す２値制御状態時に
おいて昇圧過程で負荷電流Iload が減少する場合の動作
例について説明する。Next, an operation example in the case where the load current Iload decreases in the step-up process in the binary control state shown in FIG. 8B will be described.
【００９３】この場合も、前述した負荷電流Iload が一
定の場合の動作例と同様に、昇圧回路12の出力電圧Vout
が所望の電圧以下になったことが電圧検知回路によって
検知された時点で、立ち下り傾斜検出回路51の出力電圧
V1を電圧保持回路52で保持する。そして、この時に保持
された電圧の大きさにより次の昇圧動作開始時における
昇圧回路12の電流供給能力を決定する。電圧保持回路52
の保持動作は、昇圧動作が終了した時点で終了するもの
とする。Also in this case, the output voltage Vout of the booster circuit 12 is similar to the operation example when the load current Iload is constant.
The output voltage of the falling slope detection circuit 51 is detected when the voltage detection circuit detects that
The voltage holding circuit 52 holds V1. Then, the current supply capacity of the booster circuit 12 at the start of the next boosting operation is determined by the magnitude of the voltage held at this time. Voltage holding circuit 52
The holding operation of is finished when the boosting operation is finished.
【００９４】従来例においては、昇圧過程で負荷電流Il
0ad が減少する場合、常に最大の能力で昇圧動作を行っ
ていたので、供給電流と負荷電流の差が一層拡大し過昇
圧がより一層大きくなる。In the conventional example, the load current Il is increased during the step-up process.
When 0ad decreases, the boosting operation is always performed with the maximum capacity, so that the difference between the supply current and the load current is further expanded, and the overboosting is further increased.
【００９５】これに対して、本実施例における動作で
は、昇圧開始時の電流供給能力Psが予め弱められている
ので、従来例と比較して過昇圧の傾向は緩和される。但
し、昇圧動作開始時の能力Psが最大能力に設定された場
合は従来例と同様である。また、この場合、負荷電流が
供給電流を上回ることはないので、パルスカウンタ54が
N回カウントする前に昇圧動作は完了する。On the other hand, in the operation of this embodiment, since the current supply capacity Ps at the start of boosting is weakened in advance, the tendency of over boosting is alleviated as compared with the conventional example. However, when the capability Ps at the start of the boosting operation is set to the maximum capability, it is the same as the conventional example. Further, in this case, since the load current does not exceed the supply current, the pulse counter 54
The boosting operation is completed before counting N times.
【００９６】次に、図８（ｃ）に示す２値制御状態時に
おいて昇圧過程で負荷電流Iload が供給電流以上に増加
する場合の動作例について説明する。Next, an operation example in the case where the load current Iload increases above the supply current in the boosting process in the binary control state shown in FIG. 8C will be described.
【００９７】この場合も、前述した負荷電流Iload が一
定の場合の動作例と同様に、昇圧回路12の出力電圧Vout
が所望の電圧以下になったことが電圧検知回路によって
検知された時点で、立ち下り傾斜検出回路51の出力電圧
V1を電圧保持回路52で保持する。そして、この時に保持
された電圧の大きさにより次の昇圧動作開始時における
昇圧回路12の電流供給能力を決定する。電圧保持回路52
の保持動作は、昇圧動作が終了した時点で終了するもの
とする。Also in this case, the output voltage Vout of the booster circuit 12 is the same as the operation example when the load current Iload is constant.
The output voltage of the falling slope detection circuit 51 is detected when the voltage detection circuit detects that
The voltage holding circuit 52 holds V1. Then, the current supply capacity of the booster circuit 12 at the start of the next boosting operation is determined by the magnitude of the voltage held at this time. Voltage holding circuit 52
The holding operation of is finished when the boosting operation is finished.
【００９８】この場合、昇圧過程で負荷電流Iload が供
給電流以上に増加するので、電流供給能力Psで昇圧を開
始しても、パルスカウンタ54がN 回カウントする間に所
望の電圧まで充電が完了しない。よって、発振パルスを
N 回カウントし終えた後、出力電圧Voutが所望の電圧に
達していないことが電圧検知回路によって検出される
と、電流供給能力が最大にまで回復するように図５中の
昇圧能力制御回路55により制御を行う。In this case, since the load current Iload increases above the supply current during the step-up process, even if the step-up is started with the current supply capacity Ps, charging to the desired voltage is completed while the pulse counter 54 counts N times. do not do. Therefore, the oscillation pulse
After finishing counting N times, when the voltage detection circuit detects that the output voltage Vout has not reached the desired voltage, the boosting capability control circuit 55 in FIG. 5 is set so that the current supply capability is restored to the maximum. Is controlled by.
【００９９】なお、図５の昇圧系回路において発振器11
の発振パルスをパルスカウンタ54によりカウントし、あ
る回数をカウントした後も昇圧出力電圧Voutが所望の電
圧に達していないか否かを検出する方式を図１の昇圧系
回路に適用することも可能である。In the booster circuit of FIG. 5, the oscillator 11
It is also possible to apply the method of counting whether the boosted output voltage Vout has reached the desired voltage even after counting a certain number of times by the pulse counter 54 to the booster circuit of FIG. Is.
【０１００】次に、図１中あるいは図５中の昇圧系回路
の電流供給能力制御方法の実施例１〜５について、図９
乃至図１４を参照しながら説明する。Next, the first to fifth embodiments of the method for controlling the current supply capacity of the booster circuit shown in FIG. 1 or 5 will be described with reference to FIG.
It will be described with reference to FIGS.
【０１０１】図９（Ａ）および（Ｂ）は、図１および図
５中の昇圧回路12の電流供給能力制御方法の実施例１お
よびその変形例を示す回路図である。FIGS. 9A and 9B are circuit diagrams showing a first embodiment of the method for controlling the current supply capacity of the booster circuit 12 shown in FIGS. 1 and 5 and a modification thereof.
【０１０２】図９（Ａ）に示す昇圧回路は、N 個の昇圧
回路セル121 〜12N が発振パルスφとその反転パルス／
φで相補対をなすパルスφ、／φによりそれぞれ駆動さ
れる。この場合、最大電流を供給したい時は昇圧回路セ
ル121 〜12N を駆動し、最大電流を供給する必要のない
場合は昇圧回路121 〜12K にのみパルスφ、／φを供給
し、残りの昇圧回路12L 〜12N へのパルスφ、／φの供
給を停止して、発振パルス１発当たりの電流供給量を減
らす。ここで、1 ＜K ＜L ＜N 、L ＝K ＋1 とする。In the booster circuit shown in FIG. 9A, the N booster circuit cells 121 to 12N are oscillated pulse φ and its inverted pulse /.
Driven by pulses φ and / φ forming a complementary pair with φ. In this case, when it is desired to supply the maximum current, the booster circuit cells 121 to 12N are driven, and when it is not necessary to supply the maximum current, the pulses φ and / φ are supplied only to the booster circuits 121 to 12K, and the remaining booster circuits are supplied. The supply of pulses φ and / φ to 12L to 12N is stopped to reduce the amount of current supply per oscillation pulse. Here, 1 <K <L <N and L = K + 1.
【０１０３】また、図９（Ｂ）に示す昇圧回路は、N 個
の昇圧回路セル121 〜12N がそれぞれ位相の異なるパル
スであるφ1 〜φN およびそれらの反転パルス／φ1 〜
／φN とで相補対をなすパルス（φ1 、／φ1 ）〜（φ
N 、／φN ）によりそれぞれ駆動される。そして、最大
電流を駆動したい時は全ての昇圧回路セル121 〜12Nを
駆動し、電流供給能力を下げたい時は相補信号（φ1 、
／φ1 ）〜（φN 、／φN ）の内の任意のｘ個の相で駆
動される昇圧回路セルのみを駆動し、その他のｙ(=N-x)
個の相で駆動される昇圧回路セルの駆動を停止させる。Further, in the booster circuit shown in FIG. 9B, the N booster circuit cells 121 to 12N are pulses having different phases from .phi.1 to .phi.N and their inverted pulses / .phi.1 to.
Pulses (φ1, / φ1) to (φ which form a complementary pair with / φN
N and / φN) respectively. Then, when it is desired to drive the maximum current, all the booster circuit cells 121 to 12N are driven, and when it is desired to reduce the current supply capacity, complementary signals (φ1,
Only the booster circuit cells driven by any x phase of / φ1) to (φN, / φN) are driven, and other y (= Nx)
The driving of the booster circuit cell driven in each phase is stopped.
【０１０４】このような方法により昇圧回路の電流供給
能力を段階的に調整することが可能であり、且つ、最大
電流が必要とされない場合は昇圧回路セルの駆動される
総数が減るので消費電力も減らすことが可能である。With such a method, the current supply capability of the booster circuit can be adjusted stepwise, and when the maximum current is not required, the total number of driven booster cells is reduced, so that the power consumption is also reduced. It is possible to reduce.
【０１０５】なお、図９（Ａ）および（Ｂ）に示した昇
圧回路セル121 〜12N は、ダイオードD の出力ノードに
キャパシタC の一端が接続された単位回路が少なくとも
二段接続され、最終段にダイオードD が１個接続されて
なる。そして、相補的な駆動パルスが奇数段目のキャパ
シタC および偶数段目のキャパシタC の各他端にそれぞ
れ対応して供給されることにより、奇数段目の単位回路
と偶数段の単位回路は交互に昇圧動作を行う。In the booster circuit cells 121 to 12N shown in FIGS. 9A and 9B, at least two unit circuits each having one end of the capacitor C connected to the output node of the diode D are connected to the final stage. One diode D is connected to. Then, complementary driving pulses are supplied to the other ends of the odd-numbered capacitor C and the even-numbered capacitor C, respectively, so that the odd-numbered unit circuits and the even-numbered unit circuits alternate. Boost operation is performed.
【０１０６】以下に示す昇圧回路12の電流供給能力制御
方法の実施例２〜５においては、図９（Ａ）に示したよ
うにN 個の昇圧回路セル121 〜12N に相補対をなす同じ
パルスφ、／φが供給される場合の１個分の昇圧回路セ
ルを代表的に取り出して説明するが、図９（Ｂ）に示し
たようにN 個の昇圧回路セル121 〜12N に相補対をなす
異なる位相のパルス（φ1 、／φ1 ）〜（φN 、／φN
）が供給される場合にも同様に適用することが可能で
ある。In Examples 2 to 5 of the method for controlling the current supply capability of the booster circuit 12 shown below, the same pulse forming a complementary pair with N booster circuit cells 121 to 12N as shown in FIG. 9A. A single booster circuit cell when φ and / φ are supplied will be described as a representative example. As shown in FIG. 9B, a complementary pair is provided to the N booster circuit cells 121 to 12N. Pulses with different phases (φ1, / φ1) to (φN, / φN
) Is supplied, the same can be applied.
【０１０７】図１０（Ａ）および（Ｂ）は、図１および
図５中の昇圧回路12の電流供給能力制御方法の実施例２
およびその変形例を示す回路図である。図１０（Ｃ）
は、図１０（Ｂ）の回路による電流供給特性を示す特性
図である。10A and 10B show a second embodiment of the method for controlling the current supply capacity of the booster circuit 12 in FIGS. 1 and 5.
It is a circuit diagram which shows and its modification. FIG. 10 (C)
FIG. 11 is a characteristic diagram showing current supply characteristics by the circuit of FIG. 10 (B).
【０１０８】図１０（Ａ）に示すように、昇圧回路セル
の電流供給能力を最大にしたい時は、初段の容量C1に充
電するためのダイオードD1〜DNを全てオンにし、電流供
給能力を下げたい場合はダイオードD1〜DKのみをオンに
し、残りのダイオードDL〜DNはオフにし、初段の容量C1
へ充電される電荷量を減らす。ここで、1 ＜K ＜L ＜N
、L ＝K ＋1 とする。As shown in FIG. 10A, when it is desired to maximize the current supply capacity of the booster circuit cell, all the diodes D1 to DN for charging the first-stage capacitance C1 are turned on to lower the current supply capacity. If you want, turn on only the diodes D1 to DK, turn off the rest of the diodes DL to DN, and set the capacitance of the first stage capacitor C1.
Reduce the amount of charge that is charged to. Where 1 <K <L <N
, L = K +1.
【０１０９】このような方法により、昇圧回路セルの電
流供給能力を段階的に調整することが可能であり、且
つ、最大電流が必要とされない場合は初段の容量C1への
充電電流が減るので消費電力も減らすことが可能であ
る。With such a method, it is possible to adjust the current supply capacity of the booster circuit cell step by step, and when the maximum current is not required, the charging current to the first-stage capacitance C1 is reduced, so that it is consumed. Electric power can also be reduced.
【０１１０】また、図１０（Ｂ）に示す昇圧回路は、昇
圧回路セルの初段の容量C1に充電するためのダイオード
に代えてNMOSトランジスタNTを用い、そのゲートバイア
スVGを増減させることにより、その電流供給能力を制御
することが可能である。この場合、図１０（Ａ）に示し
た昇圧回路セルとは異なり、図１０（Ｃ）に示すよう
に、電流供給能力の連続的な調整が可能である。In the booster circuit shown in FIG. 10B, the NMOS transistor NT is used in place of the diode for charging the capacitance C1 in the first stage of the booster circuit cell, and its gate bias VG is increased or decreased, It is possible to control the current supply capacity. In this case, unlike the booster circuit cell shown in FIG. 10A, the current supply capability can be continuously adjusted as shown in FIG. 10C.
【０１１１】図１１は、図１および図５中の昇圧回路12
の電流供給能力制御方法の実施例３を示す回路図であ
る。FIG. 11 shows a booster circuit 12 shown in FIGS.
6 is a circuit diagram showing a third embodiment of the current supply capacity control method of FIG.
【０１１２】図１１に示す昇圧回路は、昇圧回路セルを
構成している各段の容量（２段の場合はC1,C2 ）とし
て、複数の容量C1i,C2i (i=1,2…,N) の並列接続数をス
イッチ素子により選択的に制御可能に構成する。The booster circuit shown in FIG. 11 has a plurality of capacitors C1i, C2i (i = 1, 2, ..., N) as the capacitors (C1, C2 in the case of two stages) of each stage constituting the booster circuit cell. The number of parallel connections of) is configured to be selectively controllable by a switch element.
【０１１３】図１１に示す昇圧回路においては、最大電
流を供給したい時は各段の容量として全ての容量C11 〜
C1N 、C21 〜C2N を並列接続する。電流供給能力を下げ
たい場合は、各段の容量として一部の容量C11 〜C1K 、
C21 〜C2K を並列接続し、残りの容量C1L 〜C1N 、C2L
〜C2N の接続を切り離す。ここで、1 ＜K ＜L ＜N 、L
＝K ＋1 とする。In the booster circuit shown in FIG. 11, when it is desired to supply the maximum current, all the capacitors C11 ...
Connect C1N and C21 to C2N in parallel. If you want to reduce the current supply capacity, select some capacity C11 to C1K as the capacity of each stage,
C21 to C2K are connected in parallel, and the remaining capacity C1L to C1N and C2L
Disconnect the ~ C2N connection. Where 1 <K <L <N, L
= K + 1
【０１１４】この場合、各段の容量としてそれぞれ１個
の容量C11 とC21 のみが接続されている場合は、それら
の容量を対応して１個のバッファ回路Buffer11およびBu
ffer21で駆動する。In this case, when only one capacitance C11 and C21 is connected as the capacitance of each stage, the capacitances of the buffer circuits Buffer11 and Bu corresponding to those capacitances are correspondingly provided.
Drive with ffer21.
【０１１５】各段の容量としてそれぞれ複数個の容量C1
1 〜C1K 、C21 〜C2K が並列接続されている場合は、そ
れらの容量を対応して複数個のバッファ回路Buffer11〜
Buffer1K、Buffer21〜Buffer2Kで駆動する。A plurality of capacitors C1 are provided as capacitors of each stage.
When 1 to C1K and C21 to C2K are connected in parallel, multiple buffer circuits Buffer11 to
Drive with Buffer1K, Buffer21 ~ Buffer2K.
【０１１６】各段の容量としてそれぞれ全ての容量C11
〜C1N 、C21 〜C2N が並列接続されている場合は、それ
らの容量を対応して全てのバッファ回路Buffer11〜Buff
er1N、Buffer21〜Buffer2Nで駆動する。As the capacity of each stage, all capacities C11
When ~ C1N and C21 ~ C2N are connected in parallel, all of the buffer circuits Buffer11 ~ Buff
Drive with er1N and Buffer21 to Buffer2N.
【０１１７】このように昇圧回路セルに小さな容量値が
接続されている場合は駆動能力の小さいバッファ回路に
より容量を駆動し、昇圧回路セルに大きな容量値が接続
されている場合は駆動能力の大きいバッファ回路により
容量を駆動することにより、最大電流が必要とされない
場合はバッファ回路による消費電力を抑えることが可能
である。なお、昇圧回路セルが３段以上の容量で構成さ
れている場合も、上記に準じて実施可能である。As described above, when a small capacitance value is connected to the booster circuit cell, the capacitor is driven by the buffer circuit having a small driving ability, and when the booster circuit cell is connected to a large capacitance value, the driving ability is large. By driving the capacitance by the buffer circuit, power consumption by the buffer circuit can be suppressed when the maximum current is not required. Even when the booster circuit cell has a capacity of three or more stages, it can be implemented according to the above.
【０１１８】図１２は、図１および図５中の昇圧回路12
の電流供給能力制御方法の実施例３の変形例を示す回路
図である。FIG. 12 shows a booster circuit 12 shown in FIGS. 1 and 5.
FIG. 9 is a circuit diagram showing a modification of the third embodiment of the current supply capacity control method of FIG.
【０１１９】図１２に示す昇圧回路は、昇圧回路セルを
構成している各段の容量（２段の場合はC1,C2 ）とし
て、複数の容量C1i,C2i (i=1,2…,N) の直列接続数をス
イッチ素子により選択的に制御可能に構成する。The booster circuit shown in FIG. 12 has a plurality of capacitors C1i, C2i (i = 1, 2, ..., N) as the capacitors (C1, C2 in the case of two stages) of each stage constituting the booster circuit cell. ) Is configured to be selectively controllable by a switch element.
【０１２０】図１２に示す昇圧回路においては、最大電
流を供給したい時は各段の容量としてそれぞれ１個の容
量C11 とC21 のみ接続する。電流供給能力を下げたい場
合は、各段の容量として一部の容量C11 〜C1K 、C21 〜
C2K を直列接続し、残りの容量C1L 〜C1N 、C2L 〜C2N
の接続を切り離すことにより、昇圧に寄与する容量値を
小さくし、電流供給能力を小さくする。ここで、1 ＜K
＜L ＜N 、L ＝K ＋1とする。さらに、全ての容量C11
〜C1N 、C21 〜C2N を直列接続することにより、昇圧に
寄与する容量値を最小にし、電流供給能力を最小にして
も良い。In the booster circuit shown in FIG. 12, when it is desired to supply the maximum current, only one capacitor C11 and C21 is connected to each stage. If you want to reduce the current supply capacity, select some capacity C11 to C1K, C21 to each stage capacity.
C2K is connected in series and the remaining capacity C1L to C1N, C2L to C2N
By disconnecting the connection, the capacitance value that contributes to boosting is reduced and the current supply capability is reduced. Where 1 <K
<L <N, L = K +1. In addition, all capacity C11
By connecting C1N to C1N and C21 to C2N in series, the capacity value contributing to boosting may be minimized and the current supply capacity may be minimized.
【０１２１】この場合、図１１を参照して前述した実施
例３に準じて、昇圧回路セルに接続されている容量の値
の大きさに応じて、その容量を駆動するバッファ回路の
サイズを切り換えることにより、最大電流が必要とされ
ない場合はバッファ回路による消費電力を抑えることが
可能である。なお、昇圧回路セルが３段以上の容量で構
成されている場合も、上記に準じて実施可能である。In this case, according to the third embodiment described with reference to FIG. 11, the size of the buffer circuit for driving the capacitance is switched according to the value of the capacitance connected to the booster circuit cell. This makes it possible to suppress the power consumption by the buffer circuit when the maximum current is not required. Even when the booster circuit cell has a capacity of three or more stages, it can be implemented according to the above.
【０１２２】図１３は、図１および図５中の昇圧回路12
の電流供給能力制御方法の実施例４を示す回路図であ
る。FIG. 13 shows a booster circuit 12 shown in FIGS. 1 and 5.
6 is a circuit diagram showing a fourth embodiment of the current supply capacity control method of FIG.
【０１２３】図１３に示す昇圧回路は、昇圧回路セルの
駆動パルス入力端子（２段の場合はP1,P2 ）の手前に、
それぞれ対応してクロックバッファ回路Clock Buffer1
、Clock Buffer2 を挿入し、これらのクロックバッフ
ァ回路Clock Buffer1 、ClockBuffer2 の動作電源を降
圧回路１３０から供給している。The booster circuit shown in FIG. 13 is provided in front of the drive pulse input terminals (P1 and P2 in the case of two stages) of the booster circuit cell.
Corresponding to each clock buffer circuit Clock Buffer1
, Clock Buffer2 are inserted, and the operation power supplies of these clock buffer circuits Clock Buffer1 and ClockBuffer2 are supplied from the step-down circuit 130.
【０１２４】図１３に示す昇圧回路においては、最大電
流を供給したい時は、降圧回路１３０からクロックバッ
ファ回路Clock Buffer1 、Clock Buffer2 へ供給する電
源として、最大振幅の電圧、つまり何も降圧しない状態
の電圧を供給する。この時、相補信号φ、／φ入力の振
幅がh2であるとすれば、クロックバッファ回路ClockBuf
fer1 、Clock Buffer2 から出力するパルスφ、／φの
振幅h1＝h2である。In the step-up circuit shown in FIG. 13, when it is desired to supply the maximum current, the step-down circuit 130 supplies the clock buffer circuits Clock Buffer1 and Clock Buffer2 with a voltage of maximum amplitude, that is, in a state in which nothing is stepped down. Supply voltage. At this time, if the amplitudes of the complementary signals φ and / φ inputs are h2, the clock buffer circuit ClockBuf
Amplitude h1 = h2 of pulses φ and / φ output from fer1 and Clock Buffer2.
【０１２５】これに対して、電流供給能力を下げたい場
合は、降圧回路１３０で降圧された電源をクロックバッ
ファ回路Clock Buffer1 、Clock Buffer2 へ供給する。
この時、クロックバッファ回路Clock Buffer1 、Clock
Buffer2 から出力する相補信号φ、／φの振幅h1は＜h2
である。On the other hand, when it is desired to reduce the current supply capacity, the power source stepped down by the step-down circuit 130 is supplied to the clock buffer circuits Clock Buffer1 and Clock Buffer2.
At this time, the clock buffer circuits Clock Buffer1, Clock
Amplitude h1 of complementary signals φ and / φ output from Buffer2 is <h2
Is.
【０１２６】なお、降圧回路１３０で降圧電源を段階的
な大きさで生成するように構成すると、電流供給能力を
段階的に制御することが可能となり、降圧回路１３０で
降圧電源を連続的な大きさで生成するように構成する
と、電流供給能力を連続的に制御することが可能とな
る。If the step-down circuit 130 is configured to generate the step-down power supply in stepwise size, it becomes possible to control the current supply capacity stepwise, and the step-down circuit 130 continuously increases the step-down power supply. If it is configured to generate the current, it becomes possible to continuously control the current supply capacity.
【０１２７】図１４（Ａ）および（Ｂ）は、図１および
図５中の昇圧系回路の電流供給能力を、発振器の周波数
を調整することで制御する実施例５を示す回路図であ
る。FIGS. 14A and 14B are circuit diagrams showing a fifth embodiment in which the current supply capacity of the boosting system circuit shown in FIGS. 1 and 5 is controlled by adjusting the frequency of the oscillator.
【０１２８】図１４（Ａ）は、昇圧回路から最大電流を
供給したい場合に昇圧回路セルを駆動するパルスφ、／
φの周波数を高く設定した様子を示している。FIG. 14A shows a pulse φ, / for driving the booster circuit cell when it is desired to supply the maximum current from the booster circuit.
The figure shows that the φ frequency is set high.
【０１２９】図１４（Ｂ）は、昇圧回路の電流供給能力
を下げたい場合に昇圧回路セルを駆動するパルスφ、／
φの周波数を低く設定した様子を示している。FIG. 14B shows a pulse φ, / for driving the booster circuit cell when it is desired to reduce the current supply capability of the booster circuit.
The figure shows that the φ frequency is set low.
【０１３０】このような方法により昇圧回路セルの単位
時間当たりの電流供給量を増減することが可能である。
この場合、パルスφ、／φの周波数を段階的に変化させ
ると単位時間当たりの電流供給量を段階的に変化させる
ことが可能となる。With such a method, it is possible to increase or decrease the current supply amount of the booster circuit cell per unit time.
In this case, if the frequencies of the pulses φ and / φ are changed stepwise, the current supply amount per unit time can be changed stepwise.
【０１３１】また、昇圧回路の電流供給能力を下げた状
態では、パルスφ、／φの周波数を低く設定するので、
それを生成する発振器11での消費電力も下げることが可
能となる。When the current supply capability of the booster circuit is lowered, the frequencies of the pulses φ and / φ are set low,
It is also possible to reduce the power consumption of the oscillator 11 that generates it.
【０１３２】[0132]
【発明の効果】上述したように本発明の半導体集積回路
によれば、昇圧回路の出力電圧を所望の電圧まで昇圧す
る動作が一度終了した後に昇圧電圧が所望の電圧以下に
なった場合のみ昇圧動作を行う状態にある時に、昇圧回
路の電流供給能力を常に最適化することにより、過昇圧
が抑制された昇圧電圧を供給することができる。As described above, according to the semiconductor integrated circuit of the present invention, boosting is performed only when the boosted voltage becomes equal to or lower than the desired voltage after the operation of boosting the output voltage of the booster circuit to the desired voltage is completed once. By constantly optimizing the current supply capability of the booster circuit in the operation state, it is possible to supply the boosted voltage in which over boosting is suppressed.
【０１３３】しかも、昇圧回路が供給し得る最大電流を
負荷回路が必要としない時に昇圧回路を必要以上の能力
で駆動することを抑制でき、昇圧系回路全体での省電力
化を実現することができる。Moreover, when the load circuit does not require the maximum current that can be supplied by the booster circuit, it is possible to prevent the booster circuit from being driven with an unnecessarily high capacity, and it is possible to realize power saving in the entire booster system circuit. it can.
【図１】本発明の第１の実施形態に係る半導体集積回路
に内蔵された昇圧回路を示すブロック回路図。FIG. 1 is a block circuit diagram showing a booster circuit incorporated in a semiconductor integrated circuit according to a first embodiment of the present invention.
【図２】図１中の増幅回路の構成例を示す回路図および
負荷電流Iload と増幅回路出力電圧V2と昇圧回路電流供
給能力の関係を示す特性図。2 is a circuit diagram showing a configuration example of an amplifier circuit in FIG. 1 and a characteristic diagram showing a relationship among a load current Iload, an amplifier circuit output voltage V2, and a booster circuit current supply capacity.
【図３】図１の昇圧系回路の最初の昇圧過程での動作例
を示す波形図。FIG. 3 is a waveform diagram showing an operation example of the booster circuit of FIG. 1 in a first boosting process.
【図４】図１の昇圧系回路の２値制御状態時において、
昇圧過程で負荷電流Iload が一定の場合の動作例、昇圧
過程で負荷電流Iload が減少する場合の動作例、昇圧過
程で負荷電流Iload が増加する場合の動作例を示す波形
図。FIG. 4 is a diagram illustrating the booster circuit of FIG.
FIG. 6 is a waveform diagram showing an operation example when the load current Iload is constant in the boosting process, an operation example when the load current Iload decreases in the boosting process, and an operation example when the load current Iload increases in the boosting process.
【図５】本発明の第２の実施形態に係る半導体集積回路
に内蔵された昇圧系回路の構成を示すブロック回路図。FIG. 5 is a block circuit diagram showing a configuration of a booster circuit incorporated in a semiconductor integrated circuit according to a second embodiment of the present invention.
【図６】図５中の立ち下り傾斜検出回路、電圧保持回路
および増幅回路の構成例を示す回路図。6 is a circuit diagram showing a configuration example of a falling slope detection circuit, a voltage holding circuit, and an amplification circuit in FIG.
【図７】図６の立ち下り傾斜検出回路の入力電圧（昇圧
回路の出力電圧Vout）と出力電圧V1と増幅回路の出力電
圧V2と昇圧回路の電流供給能力の関係を示す特性図。7 is a characteristic diagram showing the relationship among the input voltage (output voltage Vout of the booster circuit) of the falling slope detection circuit of FIG. 6, the output voltage V1, the output voltage V2 of the amplifier circuit, and the current supply capability of the booster circuit.
【図８】図５の昇圧系回路の２値制御状態時において、
昇圧過程で負荷電流Iload が一定の場合の動作例、昇圧
過程で負荷電流Iload が減少する場合の動作例、昇圧過
程で負荷電流Iload が増加する場合の動作例を示す波形
図。8 is a diagram showing the booster circuit of FIG. 5 in a binary control state;
FIG. 6 is a waveform diagram showing an operation example when the load current Iload is constant in the boosting process, an operation example when the load current Iload decreases in the boosting process, and an operation example when the load current Iload increases in the boosting process.
【図９】図１および図５中の昇圧回路の電流供給能力制
御方法の実施例１およびその変形例を示す回路図。9 is a circuit diagram showing a first embodiment of a method for controlling the current supply capacity of the booster circuit shown in FIGS. 1 and 5 and a modification thereof.
【図１０】図１および図５中の昇圧回路の電流供給能力
制御方法の実施例２およびその変形例を示す回路図。10 is a circuit diagram showing a second embodiment of the method for controlling the current supply capability of the booster circuit shown in FIGS. 1 and 5 and a modification thereof.
【図１１】図１および図５中の昇圧回路の電流供給能力
制御方法の実施例３を示す回路図。FIG. 11 is a circuit diagram showing a third embodiment of a method for controlling the current supply capability of the booster circuit shown in FIGS. 1 and 5.
【図１２】図１および図５中の昇圧回路の電流供給能力
制御方法の実施例３の変形例を示す回路図。FIG. 12 is a circuit diagram showing a modification of the third embodiment of the method for controlling the current supply capability of the booster circuit shown in FIGS. 1 and 5.
【図１３】図１および図５中の昇圧回路の電流供給能力
制御方法の実施例４を示す回路図。FIG. 13 is a circuit diagram showing a fourth embodiment of a method for controlling the current supply capability of the booster circuit shown in FIGS. 1 and 5.
【図１４】図１および図５中の昇圧回路の電流供給能力
制御方法の実施例５を示す回路図。FIG. 14 is a circuit diagram showing a fifth embodiment of a method for controlling the current supply capacity of the booster circuit shown in FIGS. 1 and 5.
【図１５】半導体集積回路に内蔵された従来の昇圧系回
路の構成を示すブロック図。FIG. 15 is a block diagram showing a configuration of a conventional booster system circuit incorporated in a semiconductor integrated circuit.
【図１６】図１５の昇圧系回路の動作例を示す波形図お
よび昇圧系回路の２値制御状態における過昇圧を説明す
るために示す波形図。16 is a waveform diagram showing an operation example of the boosting system circuit of FIG. 15 and a waveform diagram shown for explaining overboosting in the binary control state of the boosting system circuit.
10…負荷回路、 11…発振器、 12…昇圧回路、 121 〜12N …昇圧回路セル、 13…昇圧回路出力ノード、 14…安定化容量、 16…負荷状態検出回路、 17…電流モニター用の抵抗素子、 18…比較検出回路、 19…増幅回路。 10 ... load circuit, 11 ... oscillator, 12 ... Boost circuit, 121 ~ 12N ... booster circuit cell, 13 ... Boost circuit output node, 14 ... stabilizing capacity, 16 ... Load condition detection circuit, 17 ... Resistance element for current monitor, 18 ... Comparison detection circuit, 19 ... Amplifier circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大川 徹 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5B025 AA01 AD10 AE06 5H730 AA14 AA15 AS04 BB02 DD12 DD13 EE59 FD01 FD31 FF01 FG01 5J055 AX08 AX63 BX17 CX27 DX22 DX61 EY01 EY10 EY12 EY21 EZ07 EZ09 EZ10 EZ28 EZ54 FX18 FX28 GX01 GX02 GX04 GX05 GX06 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Toru Okawa 1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Ceremony Company Toshiba Microelectronics Sen Inside F-term (reference) 5B025 AA01 AD10 AE06 5H730 AA14 AA15 AS04 BB02 DD12 DD13 EE59 FD01 FD31 FF01 FG01 5J055 AX08 AX63 BX17 CX27 DX22 DX61 EY01 EY10 EY12 EY21 EZ07 EZ09 EZ10 EZ28 EZ54 FX18 FX28 GX01 GX02 GX04 GX05 GX06
Claims (8)
パルスを生成する発振器と、 前記発振器からそれぞれ駆動パルスが供給されて昇圧電
圧を発生させるＮ個の昇圧回路セルと、 前記Ｎ個の昇圧回路セルの各昇圧出力が合成される昇圧
回路出力ノードに接続され、該昇圧回路出力ノードの昇
圧出力を安定化するための安定化容量と、 前記昇圧回路出力ノードの昇圧出力の大きさを検知して
発振器の動作／停止を制御する電圧検知回路とを具備す
る昇圧回路において、 前記昇圧回路出力ノードと負荷回路との間に前記負荷回
路の動作状態を検出する機能を有する負荷状態検出回路
が接続されており、その検出結果より前記昇圧回路の電
流供給能力を能動的に調整できる機能を有することを特
徴とする半導体集積回路。1. An oscillator that generates N kinds of drive pulses having a specific frequency, N booster circuit cells that are supplied with drive pulses from the oscillators to generate boosted voltages, and N boosters. A boosting circuit output node, which combines the boosted outputs of the circuit cells, is connected, and a stabilizing capacitance for stabilizing the boosted output of the boosted circuit output node and the magnitude of the boosted output of the boosted circuit output node are detected. A voltage detecting circuit for controlling the operation / stop of the oscillator by a load state detecting circuit having a function of detecting the operating state of the load circuit between the output node of the step-up circuit and the load circuit. A semiconductor integrated circuit, which is connected and has a function of actively adjusting the current supply capability of the booster circuit based on the detection result.
された抵抗成分を有する素子に発生する電圧降下を検出
し、その検出結果により前記負荷回路が必要としている
電流量を判定し、その電圧降下の大小により前記負荷回
路の動作状態を検出する機能を有することを特徴とする
請求項１記載の半導体集積回路。2. The load state detection circuit detects a voltage drop occurring in an element having a resistance component connected in series between the booster circuit output node and a load circuit, and the load circuit is detected based on the detection result. 2. The semiconductor integrated circuit according to claim 1, wherein the semiconductor integrated circuit has a function of determining the amount of current required by the load circuit and detecting the operating state of the load circuit based on the magnitude of the voltage drop.
幅する機能を有する増幅回路をさらに具備し、前記増幅
回路の出力により前記負荷回路の動作状態を検出する機
能を有することを特徴とする請求項２記載の半導体集積
回路。3. An amplifier circuit having a function of amplifying the result of detecting the magnitude of the voltage drop, and having a function of detecting the operating state of the load circuit by the output of the amplifier circuit. The semiconductor integrated circuit according to claim 2.
結果により前記負荷回路が必要としている電流を予測す
る機能を有することを特徴とする請求項１記載の半導体
集積回路。4. The load state detection circuit has a function of detecting an oscillation state of an output voltage of the booster circuit and predicting a current required by the load circuit based on the detection result. 1. The semiconductor integrated circuit according to 1.
知した結果を増幅する機能を有する増幅回路をさらに具
備し、前記増幅回路の出力により前記負荷回路の動作状
態を検出する機能を有することを特徴とする請求項４記
載の半導体集積回路。5. An amplification circuit having a function of amplifying a result of detecting an oscillation state of an output voltage of the booster circuit, and having a function of detecting an operation state of the load circuit by an output of the amplification circuit. The semiconductor integrated circuit according to claim 4, wherein
要としている電流量が前記昇圧回路が最大限供給し得る
電流量よりも明らかに小さいと判定された場合には、前
記昇圧回路の電流供給能力を能動的に減少させ、且つ、
昇圧系回路全体の消費電力を減少させる機能を有するこ
とを特徴とする請求項１記載の半導体集積回路。6. The load state detection circuit, as a result of detecting the operating state of the load circuit, determines that the amount of current required by the load circuit is obviously smaller than the amount of current which the booster circuit can supply at maximum. In case of the above, the current supply capacity of the booster circuit is actively reduced, and
2. The semiconductor integrated circuit according to claim 1, which has a function of reducing the power consumption of the entire booster system circuit.
るＮ通りの発振パルスおよびそれらの反転パルスを生成
し、前記各昇圧回路セルは、ダイオードの出力ノードに
キャパシタの一端が接続された単位回路が少なくとも二
段接続されてなり、 前記発振器で生成された相補的な駆動パルスが前記各昇
圧回路セルの奇数段目のキャパシタおよび偶数段目のキ
ャパシタの各他端にそれぞれ対応して供給されることを
特徴とする請求項１乃至６のいずれか１つに記載の半導
体集積回路。7. The oscillator generates N kinds of oscillation pulses having a specific frequency and their inversion pulses, and each of the booster circuit cells has a unit circuit in which one end of a capacitor is connected to an output node of a diode. Are connected in at least two stages, and complementary drive pulses generated by the oscillator are supplied to the other ends of the odd-stage capacitors and the even-stage capacitors of the booster circuit cells, respectively. The semiconductor integrated circuit according to any one of claims 1 to 6, wherein:
出力電圧を所望の電圧まで昇圧する動作が一度終了した
後に前記出力電圧が所望の電圧以下になった場合のみ昇
圧動作を行う状態にある時に、前記昇圧回路の負荷回路
の動作状態の検出を常に行い、前記昇圧回路の電流供給
能力を最適化することにより前記昇圧回路の出力電圧の
過昇圧を抑制する機能を有することを特徴とする半導体
集積回路。8. A step-up circuit is built-in, and the step-up circuit is set to perform a step-up operation only when the output voltage becomes equal to or lower than a desired voltage after the operation of boosting the output voltage to the desired voltage is completed once. At a certain time, an operating state of the load circuit of the booster circuit is constantly detected, and the current supply capacity of the booster circuit is optimized to suppress an excessive boosting of the output voltage of the booster circuit. Integrated semiconductor circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401295A JP2003199329A (en) | 2001-12-28 | 2001-12-28 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401295A JP2003199329A (en) | 2001-12-28 | 2001-12-28 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003199329A true JP2003199329A (en) | 2003-07-11 |
Family
ID=27605362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001401295A Pending JP2003199329A (en) | 2001-12-28 | 2001-12-28 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003199329A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025099A1 (en) * | 2004-08-31 | 2006-03-09 | Spansion Llc | Nonvolatile storage device and control method thereof |
| WO2006046300A1 (en) * | 2004-10-29 | 2006-05-04 | Spansion Llc | Semiconductor device and method for controlling semiconductor device |
| JP2006340508A (en) * | 2005-06-02 | 2006-12-14 | Sharp Corp | Stabilized power supply unit |
| JP2007129810A (en) * | 2005-11-02 | 2007-05-24 | Toshiba Corp | Power circuit |
| US7227780B2 (en) | 2004-11-30 | 2007-06-05 | Spansion Llc | Semiconductor device and control method thereof |
| JP2007195363A (en) * | 2006-01-20 | 2007-08-02 | Fuji Electric Device Technology Co Ltd | Dc-dc converter |
| WO2007094194A1 (en) * | 2006-02-17 | 2007-08-23 | Rohm Co., Ltd. | Power supply device, emission control device and display device |
| KR100771870B1 (en) | 2006-05-19 | 2007-11-01 | 삼성전자주식회사 | High voltage detecting circuit for semiconductor memory device and method for controlling the same |
| JP2009260982A (en) * | 2009-06-19 | 2009-11-05 | Sony Corp | Electric power supply control method and power control device as well as electronic device and imaging device |
| GB2462959A (en) * | 2004-11-30 | 2010-03-03 | Spansion Llc | Programming multiple memory cells by controlling cell gate voltage supplied to memory cells |
| JP2010080031A (en) * | 2008-09-29 | 2010-04-08 | Renesas Technology Corp | Nonvolatile semiconductor memory device |
| JP2012080739A (en) * | 2010-10-06 | 2012-04-19 | Rohm Co Ltd | Switching control apparatus, power conversion apparatus and integrated circuit |
| US8386818B2 (en) | 2009-04-27 | 2013-02-26 | Samsung Electronics Co., Ltd. | Data storage device including current detector |
| JP2019022304A (en) * | 2017-07-14 | 2019-02-07 | キヤノン株式会社 | Power supply device and image formation device |
-
2001
- 2001-12-28 JP JP2001401295A patent/JP2003199329A/en active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025099A1 (en) * | 2004-08-31 | 2006-03-09 | Spansion Llc | Nonvolatile storage device and control method thereof |
| JPWO2006025099A1 (en) * | 2004-08-31 | 2008-05-08 | スパンション エルエルシー | Nonvolatile memory device and control method thereof |
| US7280414B2 (en) | 2004-08-31 | 2007-10-09 | Spansion Llc | Non-volatile memory device, and control method therefor |
| JPWO2006046300A1 (en) * | 2004-10-29 | 2008-08-07 | スパンション エルエルシー | Semiconductor device and method of controlling semiconductor device |
| US7286407B2 (en) | 2004-10-29 | 2007-10-23 | Spansion Llc | Semiconductor device and method for controlling the same |
| WO2006046300A1 (en) * | 2004-10-29 | 2006-05-04 | Spansion Llc | Semiconductor device and method for controlling semiconductor device |
| JP4804359B2 (en) * | 2004-10-29 | 2011-11-02 | スパンション エルエルシー | Semiconductor device and method for controlling semiconductor device |
| JPWO2006059373A1 (en) * | 2004-11-30 | 2008-08-07 | スパンション エルエルシー | Semiconductor device and method of controlling semiconductor device |
| GB2434675A (en) * | 2004-11-30 | 2007-08-01 | Spansion Llc | Semiconductor device and semiconductor control method |
| US7227780B2 (en) | 2004-11-30 | 2007-06-05 | Spansion Llc | Semiconductor device and control method thereof |
| JP4738347B2 (en) * | 2004-11-30 | 2011-08-03 | スパンション エルエルシー | Semiconductor device and method for controlling semiconductor device |
| GB2434675B (en) * | 2004-11-30 | 2010-01-06 | Spansion Japan Ltd | Semiconductor device and semiconductor control method |
| GB2462959A (en) * | 2004-11-30 | 2010-03-03 | Spansion Llc | Programming multiple memory cells by controlling cell gate voltage supplied to memory cells |
| GB2462959B (en) * | 2004-11-30 | 2010-04-28 | Spansion Llc | Semiconductor device and control method thereof |
| JP2006340508A (en) * | 2005-06-02 | 2006-12-14 | Sharp Corp | Stabilized power supply unit |
| JP4557808B2 (en) * | 2005-06-02 | 2010-10-06 | シャープ株式会社 | DC stabilized power supply |
| JP2007129810A (en) * | 2005-11-02 | 2007-05-24 | Toshiba Corp | Power circuit |
| JP4728777B2 (en) * | 2005-11-02 | 2011-07-20 | 株式会社東芝 | Power circuit |
| JP2007195363A (en) * | 2006-01-20 | 2007-08-02 | Fuji Electric Device Technology Co Ltd | Dc-dc converter |
| WO2007094194A1 (en) * | 2006-02-17 | 2007-08-23 | Rohm Co., Ltd. | Power supply device, emission control device and display device |
| US8004213B2 (en) | 2006-02-17 | 2011-08-23 | Rohm Co., Ltd. | Power supply, light emission control device and display device |
| JP4932821B2 (en) * | 2006-02-17 | 2012-05-16 | ローム株式会社 | Power supply device, light emission control device, display device |
| KR100771870B1 (en) | 2006-05-19 | 2007-11-01 | 삼성전자주식회사 | High voltage detecting circuit for semiconductor memory device and method for controlling the same |
| JP2010080031A (en) * | 2008-09-29 | 2010-04-08 | Renesas Technology Corp | Nonvolatile semiconductor memory device |
| US8386818B2 (en) | 2009-04-27 | 2013-02-26 | Samsung Electronics Co., Ltd. | Data storage device including current detector |
| JP2009260982A (en) * | 2009-06-19 | 2009-11-05 | Sony Corp | Electric power supply control method and power control device as well as electronic device and imaging device |
| JP2012080739A (en) * | 2010-10-06 | 2012-04-19 | Rohm Co Ltd | Switching control apparatus, power conversion apparatus and integrated circuit |
| JP2019022304A (en) * | 2017-07-14 | 2019-02-07 | キヤノン株式会社 | Power supply device and image formation device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859091B1 (en) | Continuous linear regulated zero dropout charge pump with high efficiency load predictive clocking scheme | |
| US7583133B2 (en) | Self-oscillating regulated low-ripple charge pump and method | |
| US6815938B2 (en) | Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit | |
| CN101247083B (en) | Switching regulator | |
| JP2003199329A (en) | Semiconductor integrated circuit | |
| KR101167349B1 (en) | A power converter | |
| US20130009566A1 (en) | Booster circuit and display device | |
| EP2166655B1 (en) | Controlled charge pump arrangement and method for controlling a clocked charge pump | |
| US6504349B2 (en) | Pulse width modulated voltage regulation circuit and related methods | |
| JP2007020247A (en) | Power supply circuit | |
| JPH11155281A (en) | Switching regulator | |
| JP5405891B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP2002320380A (en) | Power supply circuit | |
| TWI435522B (en) | Charge pump controller and method therefor | |
| US8754580B2 (en) | Semiconductor apparatus and method of controlling operation thereof | |
| JPH11127573A (en) | Parallel operation device for dc-dc converter | |
| TWI581549B (en) | Power output circuit and related control method | |
| US9270177B1 (en) | Switching power-supply device | |
| US9281743B1 (en) | Charge pump power supply with output voltage sensing using residual charge on a flying capacitor | |
| JP2007151322A (en) | Power circuit and dc-dc converter | |
| US7145381B2 (en) | Apparatus for controlling a boosted voltage and method of controlling a boosted voltage | |
| CN114679039A (en) | Control circuit and control method of three-level DC-DC converter | |
| JP3757219B2 (en) | Charge pump circuit | |
| JP2006074901A (en) | Dc-dc converter | |
| CN113381609B (en) | Integrated circuit for power supply management system, power supply management system and method |