JP2003198840A - Averaging circuit for image data - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an averaging circuit for image data for suppressing increase in the circuit scale. <P>SOLUTION: A register 31 stores reference data D<SB>1</SB>at first scanning, a differential circuit 32 obtains differences D<SB>2</SB>-D<SB>1</SB>,..., D<SB>m</SB>-D<SB>1</SB>between image data D<SB>2</SB>,..., D<SB>m</SB>obtained at second and m-th time scanning processes and the first time data D<SB>1</SB>, a differential storage circuit 33 accumulates the differences, a divider circuit 34 divides an output of the circuit 33 by (m-1), an adder circuit 35 adds the reference data D<SB>1</SB>of the register 31 to the output of the circuit 34 to provide an output of a mean value = ä(D<SB>2</SB>-D<SB>1</SB>)+(D<SB>3</SB>-D<SB>1</SB>)+...+(D<SB>m</SB>-D<SB>1</SB>)}/(m-1)+D<SB>1</SB>. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】この発明は、ファクシミリ装
置、複写機、ファックス機能・複写機能等の多機能を有
する複合機など画像処理装置に使用される画像データの
平均化回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data averaging circuit used in an image processing apparatus such as a facsimile machine, a copying machine, and a multifunction machine having multiple functions such as a fax function and a copying function.

【０００２】[0002]

【従来の技術】一般に、ファクシミリ装置などの画像処
理装置において、ＣＣＤ（あるいは密着型イメージセン
サ）で原稿の画像を読み取る場合、ＣＣＤ受光セル自体
からのばらつきや、光源の明るさの不均一性や、レンズ
の属性で、走査方向について均一な明るさで読み取るこ
とができない。そこで、白紙原稿や白基準板を読み取
り、そのときのデータを基準として記憶し、記憶したデ
ータに基づき、実際に原稿を読み取ったときの画像信号
を補正するシェーディング補正が行われている。しか
し、基準データを取る場合、ＣＣＤの出力信号はノイズ
が多いので、１ライン分だけでは正確なシェーディング
補正は期待できない。そこで、複数ライン分の基準デー
タを読み取り、図４に示すように、ｋ個のデータの和を
求め、これをｋで除算して、平均値を求め、基準データ
としている。2. Description of the Related Art Generally, in an image processing apparatus such as a facsimile machine, when an image of an original is read by a CCD (or a contact type image sensor), variations from the CCD light receiving cells themselves, unevenness of the brightness of a light source, and the like. , Due to the attribute of the lens, it is impossible to read with uniform brightness in the scanning direction. Therefore, a shading correction is performed in which a blank document or a white reference plate is read, the data at that time is stored as a reference, and the image signal when the document is actually read is corrected based on the stored data. However, when the reference data is taken, since the CCD output signal is noisy, accurate shading correction cannot be expected with only one line. Therefore, as shown in FIG. 4, the reference data for a plurality of lines is read, the sum of k pieces of data is obtained, and this is divided by k to obtain an average value, which is used as reference data.

【０００３】[0003]

【発明が解決しようとする課題】上記した従来の画像デ
ータの平均値を求める方法では、平均を取るための複数
個のデータは、多値のデータであり、主走査方向各画素
について、それらを格納するのにメモリに格納するとな
ると、大きなメモリ容量が必要となるという問題があ
る。また、平均の計算回路もオーバフローしないように
桁数を大きくとっておく必要があり、回路規模が増大す
るという問題があった。In the above-mentioned conventional method for obtaining the average value of image data, the plurality of data for averaging is multi-valued data, and these are calculated for each pixel in the main scanning direction. If it is stored in the memory for storing, there is a problem that a large memory capacity is required. Further, the average calculation circuit also needs to have a large number of digits so as not to overflow, which causes a problem that the circuit scale increases.

【０００４】この発明は上記問題点に着目してなされた
ものであって、回路規模が増大することのない画像デー
タの平均化回路を提供することを目的としている。The present invention has been made in view of the above problems, and an object thereof is to provide an image data averaging circuit which does not increase the circuit scale.

【０００５】[0005]

【課題を解決するための手段】この発明の画像データの
平均化回路は、１回目の走査時の基準データの値を記憶
する第１の記憶回路と、この第１の記憶回路に記憶され
た１回目の記憶データと、２回目以降ｍ回目までの走査
で得られた各画像データとの差分を演算する差分回路
と、この差分回路からの出力データを足し込んで記憶す
る第２の記憶回路と、この第２の記憶回路から読み出し
た２回目以降ｍ回目までの差分の足し込みデータをｍ−
１で除算する除算回路と、前記除算回路の出力と１回目
の基準データとを加算する加算回路とを備えている。An image data averaging circuit according to the present invention stores a first storage circuit for storing a value of reference data at the first scanning and a first storage circuit. A difference circuit for calculating a difference between the first-time stored data and each image data obtained by the second to m-th scanning, and a second memory circuit for adding and storing output data from the difference circuit And the difference addition data read from the second memory circuit from the second time to the m-th time is m−
A division circuit for division by 1 and an addition circuit for adding the output of the division circuit and the first reference data are provided.

【０００６】この画像データの平均化回路では、先ず最
初の画像データを基準データとして記憶し、その後に入
力されるデータからは基準データとの差分を求め、差分
を蓄積するものであるから、データを多く記憶する大容
量のメモリを必要としないし、演算でオーバフローする
ことも回避できる。In this image data averaging circuit, first, the first image data is stored as reference data, and the difference from the reference data is obtained from the data inputted thereafter, and the difference is accumulated. It does not require a large-capacity memory for storing a lot of data, and overflow in calculation can be avoided.

【０００７】[0007]

【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図１は、この発明の一実施
形態ファクシミリ装置の構成を示すブロック図である。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in more detail with reference to embodiments. FIG. 1 is a block diagram showing the configuration of a facsimile apparatus according to an embodiment of the present invention.

【０００８】この実施形態ファクシミリ装置は、図１に
示すように、ＮＣＵ１と、モデム２と、ＲＯＭ３と、Ｒ
ＡＭ４と、画像メモリ５と、ＭＰＵ６と、表示部７と、
操作部８と、画像読取部９と、ＣＯＤＥＣ１０と、プリ
ンタ１１と、バス１２とを備えている。ＮＣＵ１は、電
話回線１３との接続を制御するとともに、相手先の電話
番号（＝対応したダイヤル信号）の送出機能、及び着信
を検出するための機能を備えている。モデム２は、ＩＴ
Ｕ−Ｔ勧告Ｔ．３０に従ったファクシミリ伝送制御手順
に基づいて、Ｖ．１７、Ｖ．２７ｔｅｒ、Ｖ．２９等に
従った送信データの変調及び受信データの復調を行う。
ＲＯＭ３は装置全体を制御するためのプログラムを記憶
する。ＲＡＭ４は、ファクシミリ装置に関する各種情報
を一時的に記憶する。画像メモリ５は受信画像データや
画像読み取り部９で読み取られた画像データを一時的に
記憶する。ＭＰＵ６は、ＲＯＭ３に記憶されたプログラ
ムに従い、装置を構成する各部を制御する。表示部７は
装置の動作状態等の各種情報、転送時間帯表示等の表示
を行う。操作部８はテンキー、ワンタッチキー、スター
トキー、その他のキーで構成される。画像読取部９は原
稿上の画像データを読み取って、白黒２値のイメージデ
ータを出力する。ＣＯＤＥＣ１０は、送信すべき画デー
タを符号化し、また受信した画データを復号する。プリ
ンタ１１は、電子写真式のプリンタよりなり、受信画像
データやコピー動作において、画像読取部９で読み取ら
れた原稿の画像データを記録紙上に記録する。もっと
も、ここに示す実施形態ファクシミリ装置のハード構成
は、特に新規なものではなく、各回路構成自体は、既に
よく知られたものである。この実施形態ファクシミリ装
置の新規な特徴事項は、後述するように、画像読取部９
のシェーディング補正データを得るための平均化回路に
ある。As shown in FIG. 1, the facsimile apparatus of this embodiment has an NCU 1, a modem 2, a ROM 3, and an R.
AM4, image memory 5, MPU6, display unit 7,
An operation unit 8, an image reading unit 9, a CODEC 10, a printer 11, and a bus 12 are provided. The NCU 1 controls the connection with the telephone line 13, and has a function of transmitting the telephone number of the other party (= corresponding dial signal) and a function of detecting an incoming call. Modem 2 is IT
UT Recommendation T.T. 30 based on the facsimile transmission control procedure according to V.30. 17, V.I. 27 ter, V.I. The transmission data is modulated and the reception data is demodulated according to 29 or the like.
The ROM 3 stores a program for controlling the entire device. The RAM 4 temporarily stores various information regarding the facsimile device. The image memory 5 temporarily stores the received image data and the image data read by the image reading unit 9. The MPU 6 controls each unit constituting the device according to the program stored in the ROM 3. The display unit 7 displays various information such as the operating state of the device and a transfer time zone display. The operation unit 8 includes a ten-key pad, a one-touch key, a start key, and other keys. The image reading unit 9 reads the image data on the document and outputs black and white binary image data. The CODEC 10 encodes image data to be transmitted and decodes the received image data. The printer 11 is composed of an electrophotographic printer, and records the image data of the document read by the image reading unit 9 on a recording paper in the received image data and the copy operation. However, the hardware configuration of the facsimile apparatus of the embodiment shown here is not particularly new, and the circuit configuration itself is already well known. The novel characteristic feature of the facsimile apparatus of this embodiment is that the image reading unit 9
In the averaging circuit for obtaining the shading correction data.

【０００９】画像読取部９は、図２に示すように、ＣＣ
Ｄ２１と、アナログフロントエンド２２と、シェーディ
ング補正回路２３と、シェーディングＲＡＭ２４と、ガ
ンマ補正回路（ＲＡＭ）２５と、２値化回路２６と、シ
ェーディング補正用データ作成回路２７とを備えてい
る。The image reading unit 9, as shown in FIG.
A D21, an analog front end 22, a shading correction circuit 23, a shading RAM 24, a gamma correction circuit (RAM) 25, a binarization circuit 26, and a shading correction data creation circuit 27 are provided.

【００１０】ＣＣＤ２１は、ここでは解像度２００ｄｐ
ｉのものを使用しており、原稿の１走査線の画像を読み
取り、所定間隔をおいて次の走査線画像を順次に読み取
る。アナログフロントエンド２２は、ＣＣＤ２１の出力
をアナログ増幅するとともに、ｎビットのデジタルデー
タとして多値化出力する。シェーディングＲＡＭ２４
は、原稿が白用紙の場合のアナログフロントエンド２２
の出力をシェーディング補正用に記憶している。シェー
ディング補正回路２３は、原稿読み取り時のアナログフ
ロントエンド２２の出力をシェーディングＲＡＭ２４に
記憶してあるシェーディング補正データにより、シェー
ディング補正し、出力する。ガンマ補正回路２５は、ガ
ンマ補正特性により、画質調整のためガンマ補正を行
う。２値化回路２６は、所定のしきい値でガンマ補正回
路２５の出力を２値化する。この２値化回路２６は、ガ
ンマ補正回路２５に含むものであっても良い。シェーデ
ィング補正用データ作成回路２７は、予めシェーディン
グ補正データを設定するための平均化回路である。The CCD 21 has a resolution of 200 dp here.
The image of one scanning line of the original is read and the next scanning line image is sequentially read at a predetermined interval. The analog front end 22 analog-amplifies the output of the CCD 21 and multi-value outputs it as n-bit digital data. Shading RAM 24
Is the analog front end 22 when the original is white paper.
The output of is stored for shading correction. The shading correction circuit 23 performs shading correction on the output of the analog front end 22 at the time of reading a document based on the shading correction data stored in the shading RAM 24, and outputs it. The gamma correction circuit 25 performs gamma correction for image quality adjustment according to the gamma correction characteristic. The binarization circuit 26 binarizes the output of the gamma correction circuit 25 with a predetermined threshold value. The binarization circuit 26 may be included in the gamma correction circuit 25. The shading correction data creation circuit 27 is an averaging circuit for setting shading correction data in advance.

【００１１】図３は、図２に示すシェーディング補正デ
ータ作成回路２７に含まれる平均化回路の構成を示すブ
ロック図である。この平均化回路３０は、レジスタ３１
と、差分回路３２と、差分蓄積回路３３と、除算回路３
４と、加算回路３５とを備えている。FIG. 3 is a block diagram showing a structure of an averaging circuit included in the shading correction data generating circuit 27 shown in FIG. This averaging circuit 30 includes a register 31
, Difference circuit 32, difference accumulation circuit 33, and division circuit 3
4 and an adder circuit 35.

【００１２】入力データとして、主走査方向の読み取り
データが白紙に対し、副走査方向に移動しながら、ｍ回
分のデータが加えられる。レジスタ３１は、最初のｎビ
ットの画像データが加えられる。この最初のデータＤ₁
は、レジスタ３１に記憶されるとともに、差分回路３２
の入力の一端と、加算回路３５の入力の一端に加えられ
る。差分回路３２は、入力の他端に、第２回目以降の入
力画像データＤ₂ 、……、Ｄ_m が加えられ、この入力画
像Ｄ₂ 、……、Ｄ_m のそれぞれと、最初のデータＤ₁ と
の差分を求める。差分蓄積回路３３は、差分回路３２で
演算された毎回の差分を入力に受け、差分の足し込み演
算を行う。As input data, read data in the main scanning direction is added to data for m times while moving in the sub scanning direction with respect to a blank sheet. The register 31 is added with the first n-bit image data. This first data D ₁
Are stored in the register 31 and the difference circuit 32
To one end of the input of the adder circuit 35 and one end of the input of the adder circuit 35. Differential circuit 32, the other end of the input, the input image data D ₂ of the second and subsequent times, ......, D _m is applied, the input image D _2, ......, respectively of D _m, the first data D Find the difference from ₁ . The difference storage circuit 33 receives the difference calculated each time by the difference circuit 32 as an input, and performs a difference addition calculation.

【００１３】除算回路３４は、差分蓄積回路３３で足し
込み演算された差分蓄積をｍ−１で除算する。加算回路
３５は、レジスタ３１からの第１回目の画像データＤ₁
に除算回路３４の出力を加算して、画像データの平均値
として出力する。The division circuit 34 divides the difference accumulation calculated by the difference accumulation circuit 33 by m-1. The adder circuit 35 uses the first image data D ₁ from the register 31.
Is added to the output of the division circuit 34 and output as the average value of the image data.

【００１４】今、ｍ個の画像データの平均値を求めると
すると、先ず第１回目のデータＤ₁がレジスタ３１に入
力され、記憶される。次に、第２回目のデータＤ₂ が入
力されると、レジスタ３１に記憶されているデータＤ₁
の差分Ｄ₂ −Ｄ₁ が差分回路３２で演算され、その結果
が、差分蓄積回路３３に足し込みされ、蓄積される。次
に、第３回目のデータＤ₃ が入力されると、このデータ
Ｄ₃ とレジスタ３１に記憶されているデータＤ₁ の差分
Ｄ₃ −Ｄ₁ が差分回路３２で演算され、差分蓄積回路３
３には（Ｄ₂ −Ｄ₁ ）＋（Ｄ₃ −Ｄ₁ ）が蓄積される。Now, assuming that the average value of m pieces of image data is to be obtained, first data D ₁ of the first time is input to and stored in the register 31. Next, when the second data D ₂ is input, the data D ₁ stored in the register 31 is input.
Difference D ₂ −D ₁ is calculated by the difference circuit 32, and the result is added to the difference accumulation circuit 33 and accumulated. Next, when the third data D ₃ is input, the difference D ₃ −D ₁ between this data D ₃ and the data D ₁ stored in the register 31 is calculated by the difference circuit 32, and the difference accumulation circuit 3
The 3 is accumulated _{(D 2 -D 1) + (} D 3 -D 1).

【００１５】以下、同様に第４回目から第ｍ回目までデ
ータＤ₄ 、……、Ｄ_m が順次入力されると、その都度、
差分回路３２で各回の入力データ値Ｄ₄ 、……、Ｄ
_m と、第１回目のデータ値Ｄ₁ の差分（Ｄ₄ −Ｄ₁ ）…
…、（Ｄ_m −Ｄ₁ ）が演算され、これらの差分が順次差
分蓄積回路３３に足し込みされる。その結果、第ｍ回目
のデータ入力で差分蓄積回路３３には（Ｄ₂ −Ｄ₁ ）＋
（Ｄ₃ −Ｄ₁ ）＋（Ｄ₄ −−Ｄ₁ ）＋……＋（Ｄ_m −Ｄ
₁ ）が蓄積される。Similarly, when data D ₄ , ..., D _m are sequentially input from the fourth time to the m-th time, each time,
The input data value D ₄ , ..., D at each time by the difference circuit 32
The difference between _m and the first data value D ₁ (D ₄ −D ₁ ) ...
, (D _m −D ₁ ) are calculated, and these differences are sequentially added to the difference storage circuit 33. As a result, the difference accumulation circuit 33 receives (D ₂ −D ₁ ) + at the m-th data input.
_{(D 3 -D 1) + (} D 4 --D 1) + ...... + (D m -D
₁ ) is accumulated.

【００１６】ｍ回目のデータ入力で除算回路３４は、差
分蓄積回路３３の出力を（ｍ−１）で割算する。つまり ｛（Ｄ₂ −Ｄ₁ ）＋（Ｄ₃ −Ｄ₁ ）＋（Ｄ₄ −Ｄ₁ ）＋
……＋（Ｄ_m −Ｄ₁ ）｝／（ｍ−１） の演算を行う。続いて、加算回路３５は、レジスタ３１
の出力Ｄ₁ と、除算回路３４の出力｛（Ｄ₂ −Ｄ₁ ）＋
（Ｄ₃ −Ｄ₁ ）＋（Ｄ₄ −Ｄ₁ ）＋……＋（Ｄ _m −
Ｄ₁ ）｝／（ｍ−１）とを加算し、ｍ回分のデータの平
均値として出力する。At the m-th data input, the division circuit 34
The output of the minute storage circuit 33 is divided by (m-1). That is {(D₂-D₁) + (D₃-D₁) + (D_Four-D₁) +
…… + (D_m-D₁)} / (M-1) Is calculated. Then, the adder circuit 35 operates in the register 31.
Output D₁And the output of the division circuit 34 {(D₂-D₁) +
(D₃-D₁) + (D_Four-D₁) + …… + (D _m−
D₁)} / (M-1) is added, and the average of the data for m times is calculated.
Output as the average value.

【００１７】[0017]

【発明の効果】この発明によれば、１回目の走査時の基
準データの値を記憶する第１の記憶回路と、この第１の
記憶回路に記憶された１回目の記憶データと、２回目以
降ｍ回目までの走査で得られた各画像データとの差分を
演算する差分回路と、この差分回路からの出力データを
足し込んで記憶する第２の記憶回路と、この第２の記憶
回路から読み出した２回目以降ｍ回目までの差分の足し
込みデータをｍ−１で除算する除算回路と、前記除算回
路の出力と１回目の基準データとを加算する加算回路と
から構成され、第１の記憶回路は１回目の走査の画像デ
ータを記憶するだけで、第２の記憶回路は１回目との差
分データ（通常小さい値）を足し込むだけであるから、
メモリ容量を節約できる。また、差分の和の平均をとる
ので、オーバフロー等が生じる可能性が極めて少なく、
回路規模を簡略化し、装置のコスト低減を図ることがで
きる。According to the present invention, the first memory circuit for storing the value of the reference data at the first scanning, the first memory data stored in the first memory circuit, and the second memory circuit. After that, a difference circuit that calculates a difference from each image data obtained by scanning up to the m-th time, a second memory circuit that adds and stores the output data from the difference circuit, and a second memory circuit It is composed of a division circuit that divides the read addition data of the difference from the second time to the m-th time by m−1, and an addition circuit that adds the output of the division circuit and the first-time reference data. The storage circuit only stores the image data of the first scan, and the second storage circuit only adds the difference data (usually a small value) from the first scan,
You can save memory capacity. Also, since the sum of the differences is averaged, the possibility of overflows is extremely low,
It is possible to simplify the circuit scale and reduce the cost of the device.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明が実施されるファクシミリ装置の全体
構成を示すブロック図である。FIG. 1 is a block diagram showing the overall configuration of a facsimile apparatus in which the present invention is implemented.

【図２】同実施形態ファクシミリ装置の画像読取部の構
成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of an image reading unit of the facsimile apparatus according to the first embodiment.

【図３】同画像読取部で使用される平均化回路の構成を
示すブロック図である。FIG. 3 is a block diagram showing a configuration of an averaging circuit used in the image reading unit.

【図４】従来の画像データの平均化処理を説明する図で
ある。FIG. 4 is a diagram illustrating a conventional image data averaging process.

【符号の説明】[Explanation of symbols]

９ 画像読取部 ２１ ＣＣＤ ２３ アナログフロントエンド ２４ シェーディング補正回路 ２５ ガンマ補正回路 ２６ ２値化回路 ２７ シェーディング補正データ作成回路 ３１ レジスタ ３２ 差分回路 ３３ 差分蓄積回路 ３４ 除算回路 ３５ 加算回路 9 Image reading section 21 CCD 23 Analog Front End 24 Shading correction circuit 25 Gamma correction circuit 26 Binarization circuit 27 Shading correction data creation circuit 31 registers 32 difference circuit 33 Difference storage circuit 34 division circuit 35 adder circuit

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AA01 AB02 BB02 DA04 DC06 DC20 EA01 5B057 AA11 BA02 CA02 CA08 CA12 CA16 CB02 CB08 CB12 CB16 CE01 CE11 CH09 5C072 AA01 BA01 BA02 BA08 UA02 XA01 5C073 BB02 CA02 5C077 LL04 MM27 PP06 PP46 PP47 PQ12 PQ24 SS01 TT06    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5B047 AA01 AB02 BB02 DA04 DC06                       DC20 EA01                 5B057 AA11 BA02 CA02 CA08 CA12                       CA16 CB02 CB08 CB12 CB16                       CE01 CE11 CH09                 5C072 AA01 BA01 BA02 BA08 UA02                       XA01                 5C073 BB02 CA02                 5C077 LL04 MM27 PP06 PP46 PP47                       PQ12 PQ24 SS01 TT06

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】１回目の走査時の基準データの値を記憶す
る第１の記憶回路と、この第１の記憶回路に記憶された
１回目の記憶データと、２回目以降ｍ回目までの走査で
得られた各画像データとの差分を演算する差分回路と、
この差分回路からの出力データを足し込んで記憶する第
２の記憶回路と、この第２の記憶回路から読み出した２
回目以降ｍ回目までの差分の足し込みデータをｍ−１で
除算する除算回路と、前記除算回路の出力と１回目の基
準データとを加算する加算回路とから構成される画像デ
ータの平均化回路。1. A first memory circuit for storing a value of reference data at the time of the first scan, first memory data stored in the first memory circuit, and second to m-th scans. A difference circuit that calculates the difference with each image data obtained in
A second memory circuit for adding and storing output data from the difference circuit, and a second memory circuit read from the second memory circuit.
An image data averaging circuit including a division circuit that divides the addition data of the difference from the first time to the mth time by m−1, and an addition circuit that adds the output of the division circuit and the first reference data. . 【請求項２】前記第１の記憶回路、前記第２の記憶回路
は、走査方向の各画素についてデータを記憶し、前記差
分回路、降算回路、加算回路は、走査方向の各画素デー
タについて処理をすることを特徴とする請求項１記載の
画像データの平均化回路。2. The first memory circuit and the second memory circuit store data for each pixel in the scanning direction, and the difference circuit, the dividing circuit, and the adder circuit for each pixel data in the scanning direction. The image data averaging circuit according to claim 1, wherein the image data averaging circuit performs processing.