JP2003197737A

JP2003197737A - 半導体装置の製造方法

Info

Publication number: JP2003197737A
Application number: JP2001400035A
Authority: JP
Inventors: Toshiyuki Kamiya; 俊幸神谷
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2003-07-11

Abstract

(57)【要約】（修正有）【課題】信頼性の高い配線層を有する半導体装置の製
造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、所定
のパターンを有する第１配線層３０を形成する工程と、
前記第１配線層３０の上方に、第２層間絶縁層４０を形
成する工程と、前記第２層間絶縁層４０の上方に、犠牲
層５０を形成する工程と、前記第２層間絶縁層４０およ
び前記犠牲層５０に、スルーホール６０を形成する工程
と、前記スルーホール６０内にコンタクト層７０となる
導電層７２を形成する工程と、前記犠牲層５０と、前記
犠牲層５０に形成された前記スルーホール６０内の前記
コンタクト層７０と、の少なくとも一部を除去する工程
と、を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、コンタクト層の形成に特徴を有する
半導体装置の製造方法に関する。

【０００２】

【背景技術】異なる層の配線を相互に接続するコンタク
ト層を形成する技術として、たとえば次のような技術が
ある。

【０００３】この技術を、図８を参照しながら説明す
る。半導体素子などが形成された半導体基板２１０上
に、第１層間絶縁層２１２を形成する。第１層間絶縁層
２１２の上に、第１導電層を形成し、リソグラフィおよ
びドライエッチングにより、第１導電層をパターニング
し、下部配線層２２０を形成する。下部配線層２２０お
よび第１層間絶縁層２１２の上に、第２層間絶縁層２３
０を形成する。

【０００４】その後、第２層間絶縁層２３０の上に、所
定のパターンを有するレジスト層を形成する。レジスト
層は、スルーホールを形成したい領域の上方において開
口部を有している。レジスト層をマスクとして、第２層
間絶縁層２３０をドライエッチングし、下部配線層２２
０に達するスルーホール２４０を形成する。

【０００５】次に、スルーホール２４０内に導電材を充
填し、コンタクト層２５０を形成する。第２層間絶縁層
２３０およびコンタクト層２５０の上に、第２導電層を
形成し、リソグラフィおよびドライエッチングにより、
第２導電層をパターニングし、上部配線層２６０を形成
する。

【０００６】前述のような技術において、コンタクト抵
抗を低くしかつ安定にするために、コンタクト層を形成
する前に、スルーホールにおいて、スルーホール形成時
のエッチングによるダメージの回復や、重金属，カーボ
ン，酸素，フッ素などの混入不純物の除去、あるいはエ
ッチング生成物の除去を行なうことがある。エッチング
によるダメージ層や混入不純物あるいはエッチング生成
物の除去には、スルーホール内部の表面をわずかに酸化
してこれらの層を取り込み、その酸化物をエッチングす
る方法、ドライエッチングにより反応性ガスを用いて表
面層のみを軽くエッチングする方法、アルゴンなどのガ
スによるスパッタエッチングにより物理的に除去する方
法などがある。

【０００７】

【発明が解決しようとする課題】スルーホール内部の混
入不純物などの除去などのために、たとえば、アルゴン
などのガスによるスパッタエッチングを用いると、図８
に示すようにスールホール２４０の上端部が削られてテ
ーパ状の側面３００が形成され、スルーホール２４０の
上部の径が下部の径より大きくなる。そして、スルーホ
ール２４０をコンタクト層２５０で埋め込んだ後、その
上に上部配線層２６０を形成すると、コンタクト層２５
０において、上部配線層２６０に覆われることがなく露
出する部分３１０を生じることがある。特に、微細化が
図られているデバイスでは、配線間のピッチが小さいた
め露出した部分３１０を有するコンタクト層２５０が、
隣接する配線層とショートを生ずるなどの、デバイスの
問題を生じることがある。

【０００８】本発明の目的は、信頼性の高い配線層を有
する半導体装置の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、以下の工程（ａ）〜（ｆ）を含む。

【００１０】（ａ）所定のパターンを有する配線層を形
成する工程、（ｂ）前記配線層の上方に、層間絶縁層を
形成する工程、（ｃ）前記層間絶縁層の上方に、犠牲層
を形成する工程、（ｄ）前記層間絶縁層および前記犠牲
層に、スルーホールを形成する工程、（ｅ）前記スルー
ホール内にコンタクト層を形成する工程、および（ｆ）
前記犠牲層と、前記犠牲層に形成された前記スルーホー
ル内の前記コンタクト層と、の少なくとも一部を除去す
る工程。

【００１１】本発明の半導体装置の製造方法によれば、
スルーホールは、層間絶縁層および犠牲層を貫通するよ
うに形成される。そして、スルーホール内部に導電層を
形成した後、前記犠牲層と、前記犠牲層に形成された前
記スルーホール内の前記コンタクト層と、の少なくとも
一部を除去される。これにより、スルーホールの上部の
径が、所定の形状より広がって形成された場合に、その
部分は除去されるため、隣接した配線とショートするな
どの問題を防ぐことができる。本発明は、下記の態様を
とることができる。

【００１２】前記工程（ｄ）は、さらに、（ｇ）前記ス
ルーホールの上端部の径が下部の径に比して大となるよ
うに、前記スルーホールの側面にテーパを形成する工程
を含むことができる。

【００１３】前記工程（ｇ）は、前記スルーホール内の
混入不純物を除去するためのスパッタエッチングにより
行なうことができる。

【００１４】前記犠牲層は、導電層を用いることができ
る。その場合に、前記工程（ｆ）において、前記犠牲層
と、前記犠牲層に形成された前記スルーホール内の前記
コンタクト層と、をすべて除去することができる。

【００１５】また、前記犠牲層は、絶縁層を用いること
ができる。

【００１６】

【発明の実施の形態】以下、本発明の半導体装置の製造
方法の実施の形態について、図１〜図７を参照して説明
する。図１〜図７は、本発明の製造工程を模式的に示す
断面図である。（第１の実施の形態）第１の実施の形態では、犠牲層が
絶縁層の場合について説明をする。

【００１７】（１）第１配線層の形成まず、図１を参照しながら説明する。一般的な方法によ
り、基板１０の表面に、半導体素子（たとえばＭＯＳＦ
ＥＴ）、配線層および素子分離領域（図示せず）を形成
する。基板１０上に第１層間絶縁層２０を形成する。第
１層間絶縁層２０は公知の方法で形成できる。たとえ
ば、第１層間絶縁層２０は、形成方法、材質、膜厚等に
ついて、後述の第２層間絶縁層４０と同様に形成でき
る。第１層間絶縁層２０に、異方性のリアクティブイオ
ンエッチング（ＲＩＥ）によって、コンタクトホール
（図示せず）を形成する。公知の方法により、コンタク
トホール内に、タングステンプラグ、アルミニウム合金
層などのコンタクト層（図示せず）を形成する。

【００１８】第１層間絶縁層２０およびコンタクト層上
に、第１配線層３０をたとえば次のようにして形成す
る。

【００１９】第１層間絶縁層２０およびコンタクト層上
に、第１配線層３０のための導電層を形成する。導電層
は、たとえば、スパッタ法により形成される。導電層の
材質は、たとえば、窒化チタン，Ａｌ−Ｃｕ，窒化チタ
ンの積層構造とし、膜厚はそれぞれ約３０ｎｍ，約２５
０ｎｍ，約２３ｎｍである。導電層の膜厚は、デバイス
の設計により異なるが、１００〜１０００ｎｍである。
導電層の材質は、特に限定されず、上述の他にアルミニ
ウム，銅，アルミニウム合金，銅合金，多結晶シリコ
ン，タングステン、およびこれらの積層膜を挙げること
ができる。第１導電層の形成方法としては、ＣＶＤ法，
蒸着法，塗布法などを挙げることができる。

【００２０】次に、導電層の上に、リソグラフィにより
所定のパターンを有するレジスト層を形成し、ドライエ
ッチングを行ないパターン形成をする。このドライエッ
チングは、たとえば、異方性ドライエッチングにより行
なうことができ、エッチャントとしては、たとえば、Ｃ
ｌ₂／ＢＣｌ₃／Ａｒの混合ガスを用いる。その後、レジ
スト層をアッシング除去などにより除去し、有機剥離液
で洗浄する。このようにして、第１配線層３０が形成さ
れる。

【００２１】（２）第２層間絶縁層の形成次に、図２に示すように、第１配線層３０および第１層
間絶縁層２０の上に、第１配線層３０を覆うように第２
層間絶縁層４０を次のようにして形成する。第２層間絶
縁層４０は、たとえば、高密度プラズマＣＶＤ法により
ＦＳＧ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄＳｉｌｉｃａ
ｔｅＧｌａｓｓ）を形成し、さらに、プラズマＣＶＤ
法によりＴＥＯＳ酸化膜を積層することにより得られ
る。ＦＳＧの膜厚は、たとえば、約４００ｎｍで、ＴＥ
ＯＳ酸化膜の膜厚は、約１０００ｎｍである。その後、
必要に応じて、ＣＭＰ法などにより平坦化することがで
きる。本実施の形態では、ＣＭＰ法より、第２層間絶縁
層４０の膜厚が約５５０ｎｍになるまで平坦化する。

【００２２】第２層間絶縁層４０の膜厚は、平坦化前に
おいては、たとえば第１配線層３０の上面を基準として
４００〜２５００ｎｍであることが好ましく、平坦化後
においては、４００〜２０００ｎｍであることが好まし
い。

【００２３】第２層間絶縁層４０の材質としては、他に
は、酸化シリコンやリンを含有した酸化シリコンなどを
用いることができる。

【００２４】第２層間絶縁層４０の形成方法としては、
上述の方法の他に熱ＣＶＤ法，常圧ＣＶＤ法，スピンコ
ート法などの塗布法（ＳＯＧを利用した方法），スパッ
タ法，熱蒸着法などを挙げることができる。

【００２５】（３）犠牲層の形成図２に示すように、第２層間絶縁層４０の上に、犠牲層
５０を形成する。犠牲層５０は、たとえば、プラズマＣ
ＶＤ法により形成され、材質は、窒化膜を用いる。犠牲
層５０の膜厚は、約１００ｎｍであるが、これに限定さ
れず、後の工程において、スパッタエッチングの際に形
成されるテーパ状の側面６２（図４参照）を含むことが
できるだけの厚さを有することが望ましい。犠牲層５０
の形成方法は、上述の方法の他に、熱ＣＶＤ法，常圧Ｃ
ＶＤ法，スピンコート法などの塗布法（ＳＯＧを利用し
た方法），スパッタ法，熱蒸着法を用いることができ
る。犠牲層５０の材質については、上述の他に、酸化シ
リコンなどを用いることができる。

【００２６】（４）スルーホールの形成次に、図３に示すように、犠牲層５０の上に、リソグラ
フィにより、所定のパターンを有するレジスト層Ｒ１を
形成する。レジスト層Ｒ１は、第１配線層３０の上方に
おいて、開口部を有する。すなわち、レジスト層Ｒ１
は、スルーホール６０を形成したい犠牲層５０の領域の
上に、開口部を有している。

【００２７】次に、レジスト層Ｒ１をマスクとして、犠
牲層５０と第２層間絶縁層４０とを、たとえば、以下の
ような方法でエッチングする。

【００２８】まず、犠牲層５０のエッチングを第２層間
絶縁層４０の上面が露出するまで行なう。犠牲層５０の
エッチング方法は、たとえば、異方性ドライエッチング
により行ない、エッチャントとしては、ＣＨＦ₃／Ｏ₂／
Ａｒ混合ガスを用いる。次に、続けて、第２層間絶縁層
４０のエッチングを行なう。このエッチング方法は、犠
牲層５０のエッチングと同様に、たとえば、異方性ドラ
イエッチングで行ない、エッチャントはＣ₄Ｈ₈／Ｏ₂／
Ａｒ／ＣＯ混合ガスで行なう。ドライエッチング方法と
しては、上述の方法に限られず、リアクティブイオンエ
ッチング，誘導結合型プラズマエッチング，ＥＣＲプラ
ズマエッチングを用いることができる。エッチャントに
ついては、上述したものに限られず、犠牲層の材質に合
わせて、ＣＦ系のガスを含む混合ガスなどの周知のもの
を用いることができる。

【００２９】このようにして、第２の層間絶縁層４０お
よび犠牲層５０を貫通するスルーホール６０を形成した
後、レジスト層Ｒ１をアッシング除去などにより除去
し、有機剥離液で洗浄する。

【００３０】（５）コンタクト層の形成のための前処理次に、スルーホール６０内に導電層７２（図５参照）を
埋め込むための前処理として、たとえば、アルゴンガス
などの不活性ガスによるスパッタエッチングを行なう。

【００３１】このスパッタエッチングにより、スルーホ
ール６０の底部を構成している第１配線層３０の表面の
自然酸化膜を除去し、清浄な配線表面を露出させること
により、後述するコンタクト層との良好な電気的接触を
得ることができる。スパッタエッチングは、化学的な反
応を伴わない不活性ガスイオンのスパッタ効果により物
理的にエッチングを行なう方法である。そのため、図４
に示すように、スルーホール６０の上端部の側面が削れ
てテーパ状の側面６２が犠牲層５０に形成される。

【００３２】（６）コンタクト層の形成次に、スルーホール６０内にコンタクト層７０を以下の
方法により形成する。

【００３３】この工程は、前述の工程（５）の処理が終
了した後、ウエハを大気にさらすことなく連続で処理を
行なうことが好ましい。まず、スルーホール６０内に、
ウエッティング層およびバリア層６４を形成する。ウエ
ッティング層は、たとえば、スパッタ法により形成さ
れ、その材質はチタンである。バリア層は、たとえば、
ＴＤＭＡＴ（ＴｅｔｒａｋｉｓＤｉ−Ｍｅｔｈｙｌ
ＡｍｉｎｏＴｉｔａｎｉｕｍ）を原料ガスとしてＣＶ
Ｄ法により、窒化チタンを形成することができる。

【００３４】次に、図５に示すように、スルーホール６
０内を埋め込むように導電層７２を形成する。導電層７
２は、たとえば、ＷＦ₆を原料ガスとしてＣＶＤ法によ
り形成される。そして、犠牲層５０の上方に形成された
導電層７２と、犠牲層５０の少なくとも一部は、たとえ
ば、エッチバックあるいはＣＭＰ法などにより除去され
る。このとき、犠牲層５０は、テーパ状の側面６２が存
在する領域がなくなる程度まで除去されることが好まし
い。エッチバックを行なう場合は、たとえば、原料ガス
にＳＦ₆／Ａｒを使用して導電層７２およびバリア層を
除去し、ＣＨ₂Ｆ ₂／Ａｒ／Ｏ₂混合ガスにより犠牲層５
０を除去する。

【００３５】導電層７２としては、たとえば、タングス
テン，アルミニウム，アルミニウム合金，銅，銅合金を
挙げることができる。導電層７２をスルーホール６０内
に充填する方法としては、ＣＶＤ法，ＰＶＤ法，めっき
法などを挙げることができる。

【００３６】（７）第２配線層の形成次に、図７に示すように、第２層間絶縁層４０およびコ
ンタクト層７０上に、第２導電層を形成する。膜厚、形
成方法、材質等は、たとえば、前述する第１導電層と同
様に形成する。その後、リソグラフィおよびドライエッ
チングによってパターニングして、第２配線層８０が形
成され、本発明による半導体装置１００が得られる。

【００３７】本実施の形態では、スルーホール６０は、
第２層間絶縁層４０と犠牲層５０とを貫通しており、ス
ルーホール６０内に導電層７２を埋め込んだ後、ＣＭＰ
またはエッチバックにより導電層７２および犠牲層５０
の少なくとも一部が除去されてコンタクト層７０が形成
される。これにより、工程（５）でのスパッタエッチン
グなどにより、スルーホール６０にテーパ状の側面６２
が形成された場合において、テーパ状の側面６２が形成
された部分を除去することができる。すなわち、スルー
ホール６０が所定の径より広がって形成され、隣接する
配線とショートするという問題が起こることを防ぐこと
ができる。

【００３８】また、犠牲層５０は、酸化シリコン、窒化
シリコンなどの絶縁層から構成されているため、工程
（６）で形成された犠牲層５０の全てを除去する必要が
なく、たとえば、テーパ状の側面６２が形成された部分
を除去し、残りの犠牲層５０を残存させることができ
る。（第２の実施の形態）第２の実施の形態では、犠牲層が
導電層である場合について説明をする。

【００３９】工程（１）および工程（２）は、第１の実
施の形態と同様に行なわれる。

【００４０】（３）犠牲層の形成図２に示すように、第２層間絶縁層４０の上に、犠牲層
５０を形成する。犠牲層５０は、たとえば、スパッタ法
により形成され、材質は、窒化チタンを用いる。犠牲層
５０の膜厚は、約５０ｎｍであるが、これに限定され
ず、後の工程でスパッタエッチングのときに形成される
テーパ状の側面６２（図４参照）を含むことができるだ
けの厚さを有することが望ましい。犠牲層５０の形成方
法は、上述の方法の他に、常圧ＣＶＤ法，スピンコート
法などの塗布法（ＳＯＧを利用した方法），蒸着法を用
いることができる。犠牲層５０の材質については、上述
の他に、チタンおよびタングステン等を用いることがで
きる。

【００４１】（４）スルーホールの形成次に、図３に示すように、犠牲層５０の上に、リソグラ
フィにより、所定のパターンを有するレジスト層Ｒ１を
形成する。レジスト層Ｒ１は、第１配線層３０の上方に
おいて、開口部を有する。すなわち、レジスト層Ｒ１
は、スルーホール６０を形成したい犠牲層５０の領域の
上に、開口部を有している。

【００４２】次に、レジスト層Ｒ１をマスクとして、第
２層間絶縁層４０および犠牲層５０を、たとえば、以下
のような方法でエッチングする。

【００４３】まず、犠牲層５０のエッチングを第２層間
絶縁層４０の上面が露出するまで行なう。犠牲層５０の
エッチング方法は、たとえば、異方性ドライエッチング
により行ない、エッチャントとしては、ＣＦ₄／ＣＨ₂Ｆ
₂／Ｏ₂／Ａｒ混合ガスを用いる。次に、続けて、第２層
間絶縁層４０のエッチングを行なう。このエッチング方
法は、犠牲層５０のエッチングと同様に、たとえば、異
方性ドライエッチングで行ない、エッチャントはＣ₄Ｆ₈
／Ｏ₂／Ａｒ／ＣＯ混合ガスで行なう。ドライエッチン
グ方法としては、上述の方法に限られず、リアクティブ
イオンエッチング，誘導結合型プラズマエッチング，Ｅ
ＣＲプラズマエッチングを用いることができる。エッチ
ャントについては、犠牲層５０をエッチングできるもの
であればよく、上述したものに限定されない。

【００４４】このようにして、第２の層間絶縁層４０お
よび犠牲層５０を貫通するスルーホール６０を形成した
後、レジスト層Ｒ１をアッシング除去などにより除去
し、有機剥離液で洗浄する。

【００４５】（５）コンタクト層の形成のための前処理工程（５）は、実施例１の場合と同様に行なう。

【００４６】（６）コンタクト層の形成次に、スルーホール６０内にコンタクト層７０を以下の
方法により形成する。

【００４７】この工程は、前述の工程（５）の処理が終
了した後、ウエハを大気にさらすことなく連続で処理を
行なうことが好ましい。まず、スルーホール６０内に、
ウエッティング層およびバリア層６４を形成する。ウエ
ッティング層は、たとえば、スパッタ法により形成さ
れ、その材質はチタンである。バリア層は、たとえば、
ＴＤＭＡＴ（ＴｅｔｒａｋｉｓＤｉ−Ｍｅｔｈｙｌ
ＡｍｉｎｏＴｉｔａｎｉｕｍ）を原料ガスとしてＣＶ
Ｄ法により、窒化チタンを形成することができる。

【００４８】次に、図５に示すように、スルーホール６
０内を埋め込むように導電層７２を形成する。導電層７
２は、たとえば、ＷＦ₆を原料ガスとしてＣＶＤ法によ
り形成される。そして、犠牲層５０の上方に形成された
導電層７２および犠牲層５０を、たとえば、エッチバッ
クあるいはＣＭＰ法などにより除去する。

【００４９】導電層７２は、たとえば、タングステン，
アルミニウム，アルミニウム合金，銅，銅合金を挙げる
ことができる。導電層７２をスルーホール６０内に埋め
込む方法としては、上述の方法の他に、ＣＶＤ法，ＰＶ
Ｄ法，めっき法などを挙げることができる。

【００５０】（７）第２配線層の形成工程（７）は、実施例１の場合と同様に行なわれ、本発
明による半導体装置１００が得られる。

【００５１】本実施の形態では、スルーホール６０は、
第２層間絶縁層４０と犠牲層５０とを貫通しており、ス
ルーホール６０内に導電層７２を埋め込んだ後、ＣＭＰ
またはエッチバックにより導電層７２および犠牲層５０
が除去されてコンタクト層７０が形成される。これによ
り、工程（５）でのスパッタエッチングなどにより、ス
ルーホール６０にテーパ状の側面６２が形成された場合
において、テーパ状の側面６２が形成された部分を除去
することができる。すなわち、スルーホール６０が所定
の径より広がって形成され、隣接する配線とショートす
るという問題が起こることを防ぐことができる。

【００５２】また、犠牲層５０は、導電層で形成されて
いる。そのため、ＣＭＰを用いて除去を行なう場合に
は、導電層７２と、犠牲層５０の研磨速度がほぼ同じで
あるため、除去を行ないやすく、エッチバックする場合
には、両者のエッチングレートがほぼ同じであるため、
除去を行ないやすいという利点がある。

【００５３】なお、本実施の形態では、第１層間絶縁層
上の第１配線層と、第２層間絶縁層上の第２配線層とを
接続するコンタクト層について説明したが、本発明はこ
れに限定されず、これ以外の異なる層の間で相互に電気
的接続をするコンタクト層の形成に適用することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。

【図２】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。

【図３】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。

【図４】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。

【図５】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。

【図６】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。

【図７】本発明の実施の形態に係る半導体装置の製造方
法により製造された半導体装置を模式的に示す断面図で
ある。

【図８】従来例に係る半導体装置を模式的に示す断面図
である。

【符号の説明】

１０基板２０第１層間絶縁層３０第１配線層４０第２層間絶縁層５０犠牲層６０スルーホール６２テーパー状の側面６４ウェッティング層およびバリア層７０コンタクト層７２導電層８０第２配線層１００半導体装置

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 HH04 HH08 HH09 HH11 HH12 HH19 HH33 JJ08 JJ09 JJ11 JJ12 JJ18 JJ19 JJ33 KK04 KK08 KK09 KK11 KK12 KK19 KK33 MM05 MM08 MM13 NN06 NN07 NN29 PP06 PP15 PP19 PP26 QQ08 QQ09 QQ10 QQ11 QQ12 QQ13 QQ14 QQ16 QQ21 QQ31 QQ37 QQ48 QQ91 QQ92 QQ94 RR04 RR06 RR09 RR11 RR14 SS04 SS08 SS10 SS12 SS13 SS15 SS22 TT02 XX01 XX31

Claims

【特許請求の範囲】

【請求項１】以下の工程（ａ）〜（ｆ）を含む半導体
装置の製造方法。（ａ）所定のパターンを有する配線層を形成する工程、（ｂ）前記配線層の上方に、層間絶縁層を形成する工
程、（ｃ）前記層間絶縁層の上方に、犠牲層を形成する工
程、（ｄ）前記層間絶縁層および前記犠牲層に、スルーホー
ルを形成する工程、（ｅ）前記スルーホール内にコンタクト層を形成する工
程、および（ｆ）前記犠牲層と、前記犠牲層に形成された前記スル
ーホール内の前記コンタクト層と、の少なくとも一部を
除去する工程。
【請求項２】請求項１において、前記工程（ｄ）は、さらに、（ｇ）前記スルーホールの上端部の径が下部の径に比し
て大となるように、前記スルーホールの側面にテーパを
形成する工程を含む、半導体装置の製造方法。
【請求項３】請求項２において、前記工程（ｇ）は、前記スルーホール内の混入不純物を
除去するためのスパッタエッチングである、半導体装置
の製造方法。
【請求項４】請求項１〜３のいずれかにおいて、前記犠牲層は、導電層である、半導体装置の製造方法。
【請求項５】請求項４において、前記工程（ｆ）において、前記犠牲層と、前記犠牲層に
形成された前記スルーホール内の前記コンタクト層と、
をすべて除去する、半導体装置の製造方法。
【請求項６】請求項１〜３のいずれかにおいて、前記犠牲層は、絶縁層である、半導体装置の製造方法。