JP2003197524A - 半導体膜の形成方法及び半導体膜、半導体装置、並びにディスプレイ装置 - Google Patents
半導体膜の形成方法及び半導体膜、半導体装置、並びにディスプレイ装置Info
- Publication number
- JP2003197524A JP2003197524A JP2001398574A JP2001398574A JP2003197524A JP 2003197524 A JP2003197524 A JP 2003197524A JP 2001398574 A JP2001398574 A JP 2001398574A JP 2001398574 A JP2001398574 A JP 2001398574A JP 2003197524 A JP2003197524 A JP 2003197524A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- forming
- film
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
った大粒径の結晶粒を有する結晶性半導体膜を形成す
る。 【解決手段】 ガラス基板40上に形成された非晶質シ
リコン膜41に、この非晶質シリコン膜41を溶融する
エネルギーを与え、溶融後の結晶化により結晶成長させ
て結晶性シリコン膜41とする半導体膜の形成方法であ
って、ガラス基板40上に、膜中の水素濃度が10〜2
0at%である非晶質シリコン膜41を形成する工程
と、非晶質シリコン膜41の結晶化を助長する触媒物質
を導入する工程と、触媒物質が導入された非晶質シリコ
ン膜41にエネルギーを与える工程と、を包含する。
Description
法及びその形成方法を用いて製造された半導体装置並び
にディスプレイ装置に関し、特に、非単結晶絶縁膜上ま
たは非単結晶絶縁基板上に形成された非晶質または多結
晶等の半導体膜にエネルギーを加えて、結晶欠陥の少な
い、大略結晶方位の揃った結晶性半導体膜を得ることが
できる半導体膜の形成方法及びその形成方法を用いて形
成された半導体膜、さらには、その半導体膜を用いた液
晶ドライバー、半導体メモリー、半導体論理回路等の半
導体装置、並びに、これらの半導体装置を用いたディス
プレイ装置に関する。
縁膜上または非単結晶絶縁基板上に、非晶質または多結
晶等の半導体膜を形成し、この半導体膜にエネルギーを
加えることにより、この半導体膜を結晶化させる方法が
知られている。この方法により結晶方位が揃った結晶性
の半導体膜を形成する場合、非晶質等の半導体膜中に不
規則な結晶核が発生することを抑制し、結晶方位が制御
された結晶核を種結晶として結晶成長させることが重要
である。
来例1とする)には、図14に示すように、長方形状の
絶縁性基板1上に、所定の形状にSi膜2をパターニン
グして熱エネルギーを付与する方法が開示されている。
この従来例1では、絶縁性基板1における一方の側縁部
を除く全面にわたってSi膜2が設けられている。Si
膜2は、絶縁性基板1の側縁部以外に設けられた主領域
2aと、絶縁性基板1の側縁部の中央部に設けられた挟
小領域2bとを有しており、主領域2aは、狭小領域2
bに連続する側縁部の幅寸法が狭小領域2bに接近する
につれて小さくなっている。この従来例1の方法では、
Si膜2の狭小領域2bに形成された結晶核が種結晶と
なって、この種結晶から主領域2aに結晶領域が広が
り、Si膜2の全体が単結晶化される。この場合、挟小
領域2bに形成される種結晶として、狭小領域2bに自
然発生した結晶核を用いる場合と、Siの単結晶片を狭
小領域2b上に配置する場合とが提案されている。
下、従来例2とする)には、図15に示すように、基板
10上に形成された多結晶シリコン膜11の薄膜化され
た領域に、レーザー等の加熱手段を走査する方向に対し
て直交する方向の長さが小さく形成されたくびれ部12
を形成し、この薄膜化された多結晶シリコン膜11を一
定方向に加熱して溶融することにより、結晶化する方法
が提案されている。この従来例2では、溶融による結晶
化方向に対して後ろ側となる領域に、結晶方位を選択す
る結晶方位フィルター13を設置すると共に、溶融結晶
化の走査方向の途中で、溶融方向に対して直交する方向
の長さ寸法が小さく形成されたくびれ部12を通過させ
ることにより、単一の結晶粒のみが選択される。
ol.41,No.8,pp747〜749(以下、従
来例3とする)には、図16に示すように、SiO2膜
が堆積されたSi基板上に形成された薄膜状の多結晶シ
リコン膜21に対して、レーザー光照射等による溶融固
化を実施する方向22に対して直交する方向が、一部に
おいて狭小になる狭小領域23をエッチングにより形成
し、この薄膜化された多結晶Si膜21を一定方向に加
熱して溶融することにより、結晶化する方法が提案され
ている。図16において、24は、エッチングにより多
結晶シリコン膜が除去された領域を示している。この従
来例3の方法においても、溶融後に結晶化させる工程の
途中で、狭小領域23を通過させることにより、挟小領
域23にて結晶方位が選択される。
は、図17に示すように、ガラス基板31上に形成され
た非晶質シリコン膜32の表面上に、ニッケルを含むニ
ッケル層を形成し、ニッケルによる結晶化促進作用を利
用して結晶化を進行させる結晶化方法が提案されている
(以下、従来例4とする)。この従来例4の方法では、
非晶質シリコン膜32の表面には、濡れ性を改善するた
めに、厚さ100Å程度の酸化珪素膜33が形成され、
この酸化珪素膜33上に、結晶化を助長する触媒物質で
あるニッケルを含有する溶液膜34を塗布し、スピンド
ライし、非晶質シリコン膜32の表面にニッケルを含む
ニッケル層が形成される。続いて、450℃〜650
℃、例えば、550℃のアニールを行うことにより非晶
質シリコン膜32を結晶化させる。この方法では、結晶
化温度よりも高い温度、例えば、1000℃のアニール
を行うことにより、さらに、結晶化が助長されることが
記載されており、この方法を用いることにより、大粒径
の結晶性シリコン膜が得られる。
2の全面にわたってニッケルを導入して、結晶化を助長
させる方法であるが、上記の特開平7−231100号
公報には、図18(a)示すように、非晶質シリコン膜
32上に形成される酸化珪素膜35を触媒物質が導入さ
れないマスク層として用い、触媒物質であるニッケルが
選択的に導入される触媒物質導入領域36を形成し、こ
の触媒物質導入領域36から結晶化を進行させる結晶化
方法が提案されている(以下、従来例5とする)。この
従来例5の方法では、ガラス基板31上に形成された非
晶質シリコン膜32上に厚さ1200Åのマスク用酸化
珪素膜35を形成した後、必要なパターンにエッチング
する。エッチングされた非晶質シリコン膜32の表面に
は、濡れ性を改善するために、厚さ100Å程度の酸化
珪素膜33が形成され、この酸化珪素膜33上に、結晶
化を助長する触媒物質であるニッケルを含有する溶液膜
34を塗布し、ガラス基板31の下方に設置されたスピ
ナー37を用いてスピンドライし、非晶質シリコン膜3
2の触媒物質導入領域36にニッケルを含む層を形成す
る。続けて、450℃〜650℃、例えば、550℃の
アニールを行うことにより非晶質シリコン膜32を結晶
化させる。このアニールを行う間、非晶質シリコン膜3
2中における結晶成長は、図18(b)に示すように、
ニッケルが導入された触媒物質導入領域36の非晶質シ
リコン膜32の領域32aからニッケルが導入されなか
った領域32bに、横方向に進む。結晶成長が終了する
と、酸化珪素膜35を除去し、結晶化温度よりも高い温
度、例えば、1000℃のアニールを行うことにより、
さらに結晶化が助長される。この従来例5の方法によっ
ても、大粒径の結晶性シリコン膜が得られる。
1の結晶化方法では、狭小領域2bに自然発生した結晶
核を用いて結晶を成長させる場合には、狭小領域2bに
発生した一つの結晶方位を有する結晶粒に基づいて、主
領域2aにおける結晶成長が進行することになるが、狭
小領域2bにて発生する結晶核の方位は、不規則であ
り、必ずしも、結晶成長し易い方位の結晶核が発生する
とは限らない。したがって、狭小領域2bにて結晶成長
し難い結晶核が発生した場合には、主領域2aにおい
て、他の方位を有する結晶核が発生して、多結晶になる
おそれがある。また、図14に示す形状のSi膜2のパ
ターンを複数形成する場合には、複数の各狭小領域2b
にて発生する結晶核の結晶方位が一致せず、それぞれの
狭小領域2bに発生して結晶成長した主領域2aの結晶
方位も一致しない。
配置して、この単結晶片に基づいて結晶を成長させる場
合には、狭小領域2bに種結晶とする結晶片を貼り付け
るために、貼り付ける結晶片と狭小領域2bにおけるS
i膜2との貼り付け界面が原子レベルで清浄であること
が必要であり、この清浄な界面を形成し、かつ保持する
ことが非常に困難であるという問題がある。
後の結晶化を進める際に、走査方向に対して直交する方
向の寸法が小さい狭小領域12及び23を通過するとき
に、基板温度が過度に上昇する。このため、ガラス基板
等の安価な基板を用いることができない。
ニングしたシリコン膜のエッジ部分の側面部分、底面に
おける交差部分に連続的ではない角部が形成されている
と、その部分で不規則な結晶方位を有する結晶核が発生
し易いという問題もある。
るための結晶核が、非晶質シリコン膜32の全面にわた
って不規則に起こるため、μmオーダーの結晶粒が得ら
れるに過ぎず、結晶方位の揃った大きな結晶粒または単
結晶領域を得ることは困難である。
が導入された触媒物質導入領域36内で不規則に結晶核
が発生し、その結晶核に基づいて、ガラス基板31の表
面に対して横方向に結晶成長を進行させるため、従来例
4の方法に比較すれば、より長い結晶粒または単結晶領
域が得られる。しかし、この場合でも、μmオーダーの
結晶成長方向に対する幅方向の寸法を有する結晶粒が得
られるに過ぎず、さらに大きな結晶粒または単結晶領域
を得ることは困難である。
て結晶化された半導体膜は、結晶欠陥が多く生じるとい
う問題もある。
た、結晶欠陥を多数有する半導体膜を用いて液晶ドライ
バー、半導体メモリー、半導体論理回路等の半導体装置
(トランジスタ)を作製した場合、キャリアの移動度が
小さい、閾値電圧が大きい等の問題が発生し、さらに、
液晶トライバー等に多数形成された各半導体装置(トラ
ンジスタ)のキャリアの移動度、閾値電圧のバラツキが
大きくなるという問題もある。
れたものであり、結晶欠陥が少なく、かつ、大略結晶方
位が揃った大粒径の結晶粒を有する結晶性半導体膜の形
成方法及びその形成方法を用いて製造された半導体装置
並びにディスプレイ装置を提供することを目的とする。
め、本発明の半導体膜の形成方法は、基板上に形成され
た半導体膜にエネルギーを加えて結晶成長させて結晶性
半導体膜とする半導体膜の形成方法であって、該基板上
に、膜中の水素濃度が10〜20at%である半導体膜
を形成する工程と、形成された半導体膜に、該半導体膜
の結晶化を助長する触媒物質を導入する工程と、該触媒
物質が導入された半導体膜にエネルギーを与える工程
と、を包含することを特徴とするものである。
て、膜中の水素濃度が10〜20at%である半導体膜
は、成膜温度を、250〜350℃の温度範囲とするこ
とにより形成されることが好ましい。
て、前記基板上に半導体膜を形成した後、該半導体膜を
所定形状にパターニングする工程をさらに包含すること
が好ましい。
て、前記半導体膜は、所定方向に沿った直線状に形成さ
れており、相互に間隔をあけて設けられた第一主領域及
び第二主領域と、該第一主領域と第二主領域との間に、
両者を連結するように設けられ、幅方向の寸法が第一及
び第二主領域よりも挟小になっている連結領域とを有す
るように形成されることが好ましい。
て、前記第一主領域に触媒物質が選択的に導入される触
媒物質導入領域が形成されることが好ましい。
て、前記半導体膜は、連結領域と第二主領域とが、滑ら
かに連続していることが好ましい。
て、前記基板上に半導体膜を形成する前に、側面と底面
とが滑らかに連続する溝部を、該半導体膜の形状に対応
するように該基板に形成する工程をさらに包含し、前記
半導体膜は、基板上の溝部に埋めるように形成されるこ
とが好ましい。
て、前記溝部は、前記半導体膜の連結領域と第二主領域
とが、滑らかに連続するように形成されていることが好
ましい。
て、前記半導体膜は、シリコン材料であることが好まし
い。
て、前記触媒物質は、Fe、Co、Ni、Cu、Ge、
Pd、Au及びこれらの金属を含む化合物のうち少なく
とも1種類であることが好ましい。
て、前記連結領域の幅方向の寸法は、0.2μm〜10
μmの範囲になるように形成されることが好ましい。
て、前記連結領域の長さ方向の寸法は、0.5μm〜1
00μmの範囲になるように形成されることが好まし
い。
れた半導体膜であって、基板垂直方向の結晶方位が大略
(111)である結晶性半導体膜であることを特徴とす
るものである。
の半導体膜の形成方法によって形成されたものである。
された半導体膜が、基板垂直方向の結晶方位が大略(1
11)である結晶性半導体膜を用いたことを特徴とする
ものである。
本発明の半導体装置を備えたものである。
に形成された半導体膜が、基板垂直方向の結晶方位が大
略(111)である結晶性半導体膜を用いたことを特徴
とするものである。
する。
度と結晶化後の結晶方位との間に相関関係があることに
着目してなされたものである。
度がそれぞれ異なる複数種の非晶質シリコン膜を試料と
して形成し、それぞれの試料について、エネルギーを印
加して結晶化し、得られる結晶性シリコン膜に含まれる
結晶方位の種類及び含まれるそれぞれの結晶方位の占有
面積率を調べた。本願発明者らは、その実験結果に基づ
いて、基板の垂直方向の結晶方位が、大略揃った結晶性
シリコン膜を得る結晶性シリコン膜の形成方法を実現す
ることができた。
結晶化後の結晶方位との間の相関関係について調べた実
験結果について、詳細に説明する。
シリコン膜41を説明しており、図10(a)は、その
断面図、図10(b)は、その平面図をそれぞれ示して
いる。
高い非晶質シリコン膜を形成した。この試料1を作製す
るためには、始めに、ガラス基板40上に、成膜温度2
50℃で、SiH4ガスを用いたプラズマCVD(Ch
emical VaporDeposition)法に
よって、非晶質シリコン膜41を50nmの膜厚で形成
した。このように形成した非晶質シリコン膜41の膜中
水素濃度をFTIR(Fourier Trnsfor
m Infrared Spectrometer)測
定した結果、19%であった。
コン膜41上に、SiO2膜42を100nmの膜厚に
形成した後、RIE(Reactive Ion Et
ching)法を用いて、SiO2膜42の一部をエッ
チングにより除去し、触媒物質導入領域43を形成す
る。この触媒物質導入領域43は、図10(b)に示す
ように、10μmの幅方向寸法を有する線状とした。
質導入領域43にニッケル薄膜を形成する。このニッケ
ル薄膜のニッケル表面原子濃度は、1×1013〜5×1
013個/cm2とした。
を4時間にわたって行った。この加熱処理により、触媒
物質導入領域43に導入されたニッケルが、非晶質シリ
コン膜41中のシリコンと結合してニッケルシリサイド
を形成し、このニッケルシリサイドが結晶核として、非
晶質シリコン膜41の結晶化が促進される。ニッケルシ
リサイドは、非晶質シリコンを結晶化しながら、横方向
に移動し、移動方向の後ろ側には、結晶性シリコン膜が
形成される。
料1よりも低減された非晶質シリコン膜を試料2として
形成した。
温度350℃で、SiH4ガスを用いたプラズマCVD
(Chemical Vapor Depositio
n)法によって、非晶質シリコン膜41を50nmの膜
厚に形成した。他の工程は、上記試料1と同様の手順で
作製した。
料2よりもさらに低減された非晶質シリコン膜を試料3
として形成した。
温度450℃で、SiH4ガスを用いたプラズマCVD
(Chemical Vapor Depositio
n)法によって、非晶質シリコン膜41を50nmの膜
厚に形成した。他の工程は、上記試料1と同様の手順で
作製した。
3の結晶性シリコン膜の結晶方位を、EBSP(Ele
ctron Backscatter Diffrac
tion Pattern)法を用いて測定した。この
EBSP法は、電子線を試料に照射し、試料によって散
乱された電子線によって現れる菊地図によって結晶方位
を判定する結晶方位の測定法である。
1〜3の結晶方位面分布について、下記の表1に示す。
この表においては、ガラス基板40の垂直方向の(11
1)、(110)各方位近傍の占有面積比率をそれぞれ
表示している。また、図11には、この表1に示される
結晶方位分布を、グラフによって示している。
ると、試料1における優先配向結晶方位は(111)で
あり、その占有面積は、68%である。
2では、優先配向結晶方位は、試料1と同じく(11
1)であるが、その占有面積は54%であり、試料1の
占有面積よりも低下している。
料3では、優先配向結晶方位は、(111)ではなく、
(110)となっており、その占有面積は47%となっ
ている。
素濃度が低減すると共に、(111)の結晶方位が、低
減され、(110)の結晶方位が増加している。その原
因としては、以下のように考えられる。
ルが、非晶質シリコン膜41中のシリコンと結合して形
成されるニッケルシリサイドは、非晶質シリコン膜41
を結晶化させながら横方向に移動し、移動方向の後ろ側
には、結晶性のシリコン膜が形成される。このようにし
て形成される結晶性シリコン膜41の基板垂直方向の結
晶方位は、(110)になることが、Hayzelde
n等によってJ.Appl.Phys.Vol.73,
No.12,1993に報告されている。
0℃で、SiH4ガスを用いたプラズマCVD法を行う
ことによって膜厚50nmに形成された非晶質シリコン
膜41を、570℃の温度で、20時間にわたって加熱
処理すると、非晶質シリコン膜41中に自然核が発生
し、この自然核に基づいて結晶化が進行する。このよう
に結晶化された試料について、X線解析測定法により結
晶方位を測定したところ、(111)の結晶方位に基づ
く回折ピークのみが観察された。この結果は、自然核及
びこの自然核に基づいて成長された結晶は、(111)
面の結晶方位に優先的に配向することを示す。
膜41中に含まれる水素濃度が高いので、加熱処理によ
り水素が抜けた後のダングリングボンドの歪みにより、
自然核が発生し易くなっており、この自然核によって、
形成される結晶性シリコンの結晶方位が、(111)に
優先的に配向していると考えられる。この場合、試料1
及び2におけるニッケルシリサイドは、結晶化速度を早
めるのみの作用を有していると考えられる。
ン膜41中に含まれる水素濃度が低くなっているために
自然核の発生が少なく、ニッケルシリサイドを結晶核と
する結晶化が支配的になっていると考えられる。その結
果、ニッケルシリサイドの影響によって、形成される結
晶性シリコンの結晶方位が、(110)に優先的に配向
していると考えられる。
される結晶性シリコン膜は、(111)面の占有面積が
高く、基板垂直方向の結晶方位は、大略(111)に揃
えることができる。
濃度が高くなるようにして、基板垂直方向の結晶方位を
大略(111)面に揃えても、基板の横方向(図10の
X及びY方向)の結晶方位は揃わない。
えると共に、基板の横方向にも結晶方位を揃える場合に
は、図10(c)のように、結晶の成長方向に対して、
直交する方向の寸法が狭小になるようにくびれた連結部
を有するように、非晶質シリコン膜をパターニングす
る。このようにすれば、結晶成長するそれぞれの結晶方
位を有する複数の結晶粒のうち、連結部にて、単一の結
晶粒が選択され、結晶成長方向に対して連結部の前方部
では、選択された単一の結晶粒によって結晶成長された
結晶粒界のない単結晶領域を形成することができる。
促進されるため、連結部に過度の温度上昇を生じさせる
程の高温熱処理を実施する必要がないので、耐熱性に優
れていないガラス基板を用いても、結晶化を行うことが
できる。
が、大略(111)に揃っていると共に、基板の横方向
の結晶方位も、大略揃った結晶性のシリコン膜を形成す
ることができる。
の具体的な形態について、図面に基づいて説明する。
は、それぞれ、本実施の形態1の結晶性半導体膜の形成
方法を工程毎に説明する斜視図である。
基板40上の全面にわたって、非晶質シリコン膜41を
50nmの膜厚に均一に形成する。成膜に用いる材料ガ
スとして、SiH4を用い、基板温度は300℃とす
る。
質シリコン膜41に対して、CF4ガスとO2ガスとを用
いた反応性イオンエッチング(RIE)法によって、エ
ッチングし、図1(a)に示すように、ガラス基板40
の長手方向に対して直交する幅方向の寸法が一定になっ
ている第一主領域41a及び第二主領域41cの間に、
幅方向寸法が狭小になっている連結領域41bを有する
ようにパターニングする。連結領域41bは、幅方向の
寸法が5μm、長手方向に沿った長手方向寸法が20μ
mとした。
圧CVD法によって、非晶質シリコン膜41を成膜した
ガラス基板40の全面にわたって、SiO2膜42を1
00nmの膜厚に形成する。続いて、RIE法によっ
て、SiO2膜42において、非晶質シリコン膜41の
第一主領域41a上に該当する位置を、図1(b)に示
すように、矩形状にエッチングして除去し、触媒物質が
導入される触媒物質導入領域43とする。
わたってニッケル(Ni)を蒸着する。本実施の形態1
では、ニッケルの表面原子濃度は、1×1013〜5×1
013個/cm2とした。
この熱処理の条件は、例えば、550℃、4時間とす
る。この熱処理により、最初に触媒物質導入領域43に
結晶核が発生し、この結晶核を種として結晶成長が進行
する。
形成された非晶質シリコン膜41が、300℃の温度条
件で成膜され、膜中に含まれる水素濃度が高くなってい
るため、基板の垂直方向の結晶方位は、大略(111)
に揃っている。
た多数の結晶核は、横方向に結晶成長が進行する際に、
連結領域41bにて、単一の結晶粒が選択される。
導入領域43にて発生した結晶核が、連結領域41bを
経て、第二主領域41cに結晶成長が進行すると、第二
主領域41cでは、ガラス基板40の垂直方向の結晶方
位が、大略(111)に揃っており、且つ、ガラス基板
40の横方向の結晶方位も大略揃った結晶性のシリコン
膜に結晶化される。
O2膜42をエッチングにより除去した後、レーザ照射
による結晶化を行い、加熱により結晶化されたシリコン
膜41をさらに完全に結晶化する。このレーザ照射に用
いられるレーザのエネルギーは、350〜400mJ/
cm2の範囲に設定される。
膜41の結晶方位をEBSP法により測定すると、第二
主領域41cにおける結晶性シリコン膜の基板垂直方向
の結晶方位は、大略(111)に揃っていた。
ス基板40の横方向の結晶方位の選択性を向上するため
には、第一主領域41aにおいて、触媒物質導入領域4
3の端部から連結領域41bまでに、所定の間隔が形成
される。図2は、この間隔aを説明するための平面図で
ある。間隔aは、0.5〜50μmに設定される。間隔
aが、0.5μmより小さい場合には、連結領域41b
による結晶方位の選択性が低くなる。
は、それぞれ、本実施の形態2の結晶性半導体膜の形成
方法を説明する斜視図である。
結晶性半導体膜の形成方法と概略同様の工程にて行われ
るが、連結領域41bから第二主領域41cにかけて、
エッジ形状が生じないように滑らかに連続するように、
非晶質シリコン膜41をパターニングしている点が、実
施の形態1と異なっている。
基板40上に非晶質シリコン膜41を50nmの膜厚に
均一に形成する。
質シリコン膜41に対して、CF4ガスとO2ガスとを用
いたRIE法によって、エッチングし、図3(a)に示
すように、ガラス基板40の長手方向に対して直交する
幅方向の寸法が一定になっている第一主領域41a及び
第二主領域41cの間に、幅方向寸法が狭小になってい
る連結領域41bを有するようにパターニングする。連
結領域41bは、幅方向の寸法が5μm、長手方向に沿
った長手方向寸法が20μmとした。本実施の形態2で
は、さらに、連結領域41bから第二主領域41cにか
けて、連結領域41bの幅寸法が、滑らかな湾曲形状を
形成しながら徐々に幅方向寸法が大きくなっていき、連
結領域41bと第二主領域41cとの間でエッジ形状が
生じないように非晶質シリコン膜41をパターニングし
ている。
非晶質シリコン膜41の平面図を示している。このよう
な連結領域41bと第二主領域41cとの間に形成され
る滑らかな湾曲形状は、例えば、略円周の1/4の湾曲
部を2つ連続してつなぎ合わせることにより形成され
る。
圧CVD法によって、非晶質シリコン膜41を成膜した
ガラス基板の全面にわたって、SiO2膜42を100
nmの膜厚に形成する。続いて、RIE法によって、非
晶質シリコン膜41の第一主領域41a上に該当する位
置のSiO2膜42を、図3(b)に示すように、矩形
状にエッチングして、触媒物質が導入される触媒物質導
入領域43とする。
わたってニッケル(Ni)を蒸着する。本実施の形態2
では、ニッケルの表面原子濃度は、1×1013〜5×1
013個/cm2とした。
る。この熱処理の条件は、550℃、4時間とする。こ
の熱処理により、最初に触媒物質導入領域43に結晶核
が発生し、この結晶核を種として結晶成長が進行する。
形成された非晶質シリコン膜41が、300℃の温度条
件で成膜され、膜中に含まれる水素濃度が高くなってい
るため、基板の垂直方向の結晶方位は、大略(111)
に揃っている。
た多数の結晶核は、横方向に結晶成長が進行するに際し
て、連結領域41bにて単一の結晶粒が選択される。
導入領域43にて発生した結晶核が、連結領域41bを
経て、第二主領域41cに結晶成長が進行すると、第二
主領域41cでは、基板の垂直方向の結晶方位が、大略
(111)に揃っており、且つ、基板の横方向の結晶方
位も大略揃った結晶性のシリコン膜に結晶化される。
1bから第二主領域41cにかけて、連結領域41bの
幅寸法が、滑らかな湾曲形状を形成しながら徐々に幅方
向寸法が大きくなっていき、連結領域41bと第二主領
域41cとの間でエッジ形状が生じないように滑らかに
連続しているので、エッジ形状が形成された部分で不規
則な結晶核が発生することを抑制することができる。
結領域41bと第二主領域41cとが、滑らかに連続せ
ず、エッジ形状を有するように非晶質シリコン膜41が
パターニングされた場合を示す平面図である。このよう
に、連結領域41bと第二主領域41cとの間で、エッ
ジ形状が生じている場合には、連結領域41bにて、単
一の結晶方位を有する結晶粒101が選択されても、エ
ッジ部で発生した不規則な核、具体的には、(112)
面、(114)面、(123)面、(334)面、(3
45)面等の非(111)面方位を持った結晶核が発生
して、第二主領域41cにおいて、非(111)面方位
を有する結晶粒102と、連結領域41bにて選択され
た(111)面方位を有する結晶粒101とが結晶成長
して、各結晶粒間に、結晶粒界103が発生する。この
ため、図5に示すように、非晶質シリコン膜41をパタ
ーニングすると、結晶方位が大略揃った結晶性のシリコ
ン膜を得ることができなくなる。
O2膜42をエッチングにより除去した後、レーザ照射
による結晶化を行い、加熱により結晶化されたシリコン
膜をさらに完全に結晶化する。 (実施の形態3)図6(a)〜(c)は、それぞれ、本
実施の形態3の結晶性半導体膜の形成方法を説明する斜
視図である。
結晶性半導体膜の形成方法と概略同様の工程によって行
われるが、結晶化される非晶質シリコン膜が、基板上に
形成された溝部に埋め込まれた状態に形成され、非晶質
シリコン膜の第一及び第二主領域及び連結領域のそれぞ
れの側面部と底面部とが滑らかに連続する形状を有して
いる点が、実施の形態1と異なっている。
フッ酸による湿式エッチングとを組み合わせて行うこと
により、ガラス基板40の表面上に、溝部44を形成す
る。この溝部44は、図6(a)に示すように、ガラス
基板40の長手方向に対して直交する幅方向の寸法が一
定になっている第一主領域44a及び第二主領域44c
の間に、幅方向寸法が狭小になっている連結領域44b
を有するようにパターニングされて形成される。
板40の長手方向に直交する方向の断面図を示してい
る。このように形成された溝部44は、側面部と底面部
をが滑らかに連続する湾曲形状に形成される。この溝部
44の湾曲形状は、例えば、溝部44の側面部を略円周
の1/4となるように形成される。
シリコン膜41を50nmの膜厚に均一に形成する。
質シリコン膜41に対して、CF4ガスとO2ガスとを用
いたRIE法によってエッチングし、図6(b)に示す
ように、溝部44に埋め込まれた状態になっている非晶
質シリコン膜41以外の部分の非晶質シリコン膜を除去
する。
圧CVD法によって、非晶質シリコン膜41が、ガラス
基板40の表面上に形成された溝部44に埋め込まれて
いるガラス基板40の全面にわたって、SiO2膜42
を100nmの膜厚に形成する。続いて、RIE法によ
って、非晶質シリコン膜41の第一主領域41aに該当
する位置のSiO2膜42を、図6(c)に示すよう
に、矩形状にエッチングして除去し、触媒物質が導入さ
れる触媒物質導入領域43とする。
わたってニッケル(Ni)を蒸着する。本実施の形態3
では、ニッケルの表面原子濃度は、1×1013〜5×1
013個/cm2とした。
この熱処理の条件は、例えば、550℃、4時間とす
る。この熱処理により、最初に触媒物質導入領域43に
結晶核が発生し、この結晶核を種として結晶成長が進行
する。
溝部44に埋め込まれた非晶質シリコン膜41が、30
0℃の温度条件で成膜され、膜中に含まれる水素濃度が
高くなっているため、基板の垂直方向の結晶方位は、大
略(111)に揃っている。
た多数の結晶核は、横方向に結晶成長が進行する際に、
連結領域41bにて、単一の結晶粒が選択される。
導入領域43にて発生した結晶核が、連結領域41bを
経て、第二主領域41cに結晶成長が進行すると、第二
主領域41cでは、ガラス基板40の垂直方向の結晶方
位が、大略(111)に揃っており、且つ、ガラス基板
40の横方向の結晶方位も大略揃った結晶性のシリコン
膜に結晶化される。
コン膜41が、ガラス基板40上に形成された溝部44
に埋め込まれるように形成されており、第一主領域41
a及び連結領域41b及び第二主領域41cの各領域に
わたって、その側面部と底面部とが滑らかに連続する湾
曲形状に形成されているので、非晶質シリコン膜41の
側面及び底面との連続部でエッジ形状が形成されない。
したがって、エッジ形状が形成された部分で不規則な結
晶核、具体的には、(112)面、(114)面、(1
23)面、(334)面、(345)面等各種面方位を
持った結晶核が発生することを抑制することができる。
O2膜42をエッチングにより除去した後、レーザ照射
による結晶化を行い、加熱により結晶化されたシリコン
膜をさらに完全に結晶化する。 (実施の形態4)図8(a)〜(c)は、それぞれ、本
実施の形態4の結晶性半導体膜の形成方法を説明する斜
視図である。
結晶性半導体膜の形成方法と概略同様の工程によって行
われるが、結晶化される非晶質シリコン膜が、基板上に
形成された溝部に埋め込まれた状態に形成され、非晶質
シリコン膜の第一及び第二主領域及び連結領域のそれぞ
れの側面部と底面部とが滑らかに連続する形状を有して
いる。また、連結領域から第二主領域にかけて、エッジ
形状が生じないように滑らかに連続するように、溝部が
形成されている。すなわち、本実施の形態4は、前述の
実施の形態2と実施の形態3とを組み合わせた非晶質シ
リコン膜の形状を有するようにしたものである。
フッ酸による湿式エッチングを組み合わせて行うことに
より、ガラス基板40の表面上に、溝部44を形成す
る。この溝部44は、図8(a)に示すように、ガラス
基板40の長手方向に対して直交する幅方向の寸法が一
定になっている第一主領域44a及び第二主領域44c
の間に、幅方向寸法が狭小になっている連結領域44b
を有するようにパターニングされて形成されている。連
結領域44bは、幅方向の寸法が5μm、長手方向に沿
った長手方向寸法が20μmとした。このように形成さ
れた溝部44は、側面部と底面部とが滑らかに連続する
湾曲形状に形成され、側面部と底面部との境界部分でエ
ッジ形状が生じない形状になっている。本実施の形態4
では、さらに、連結領域44bから第二主領域44cに
かけて、連結領域44bの幅寸法が、滑らかな湾曲形状
を形成しながら徐々に幅方向寸法が大きくなっていき、
連結領域44bと第二主領域44cとの間でエッジ形状
が生じないように滑らかに連続するようにパターニング
されている。
シリコン膜41を50nmの膜厚に均一に形成する。
シリコン膜41に対して、CF4ガスとO2ガスとを用い
たRIE法によってエッチングし、図8(b)に示すよ
うに、溝部44に埋め込まれた状態になっている非晶質
シリコン膜41以外の部分の非晶質シリコン膜を除去す
る。
圧CVD法によって、非晶質シリコン膜41が、ガラス
基板40の表面上に形成された溝部44に埋め込まれて
いるガラス基板40の全面にわたって、SiO2膜42
を100nmの膜厚に形成する。続いて、RIE法によ
って、非晶質シリコン膜41の第一主領域41aに該当
する位置のSiO2膜42を、図8(c)に示すよう
に、矩形状にエッチングして除去し、触媒物質が導入さ
れる触媒物質導入領域43とする。
わたってニッケル(Ni)を蒸着する。本実施の形態4
では、ニッケルの表面原子濃度は、1×1013〜5×1
013個/cm2とした。
この熱処理の条件は、例えば550℃、4時間とする。
この熱処理により、最初に触媒物質導入領域43に結晶
核が発生し、この結晶核を種として結晶成長が進行す
る。
溝部44に埋め込まれた非晶質シリコン膜41が、30
0℃の温度条件で成膜され、膜中に含まれる水素濃度が
高くなっているため、ガラス基板40の垂直方向の結晶
方位は、大略(111)に揃っている。
た多数の結晶核は、横方向に結晶成長が進行する際に、
連結領域41bにて、単一の結晶粒が選択される。
導入領域43にて発生した結晶核が、連結領域41bを
経て、第二主領域41cに結晶成長が進行すると、第二
主領域41cでは、ガラス基板40の垂直方向の結晶方
位が、大略(111)に揃っており、且つ、ガラス基板
40の横方向の結晶方位も大略揃った結晶性のシリコン
膜に結晶化される。
コン膜41が、ガラス基板40上に形成された溝部44
に埋め込まれるように形成されており、第一主領域41
a及び連結領域41b及び第二主領域41cの各領域に
わたって、その側面部と底面部とが滑らかに連続する湾
曲形状に形成されているので、非晶質シリコン膜41の
側面及び底面との連続部でエッジ形状が形成されない。
また、連結領域41bから第二主領域41cにかけて、
連結領域41bの幅寸法が、滑らかな湾曲形状を形成し
ながら徐々に幅方向寸法が大きくなっていき、連結領域
41bと第二主領域41cとの間でエッジ形状が生じな
いように、滑らかに連続している。
形状が形成された部分で不規則な結晶核、具体的には、
(112)面、(114)面、(123)面、(33
4)面、(345)面等の各種面方位を持った結晶核が
発生することを抑制することができる。
O2膜42をエッチングにより除去した後、レーザ照射
による結晶化を行い、加熱により結晶化されたシリコン
膜をさらに完全に結晶化する。
0の表面上に形成された溝部44が、連結領域44bか
ら第二主領域44cにかけて、連結領域44bの幅寸法
が、滑らかな湾曲形状を形成しながら徐々に幅方向寸法
が大きくなっていき、連結領域44bと第二主領域44
cとの間でエッジ形状が生じないように滑らかに連続す
るように形成されているが、このような滑らかな湾曲形
状は、図9に示すように、第一主流域44aから連結領
域44bにかけた部分にも形成してもよい。このように
すれば、さらに、エッジ形状が低減されて、不規則な結
晶核の発生を抑制することができる。 (実施の形態5)図12は、本実施の形態5の半導体装
置の製造方法を示す断面図である。
1〜4のいずれかにおいて説明した結晶性半導体膜によ
って薄膜トランジスタ等の半導体装置を製造する方法に
ついて説明する。本実施の形態5の製造方法により製造
された半導体装置は、液晶ドライバー、半導体メモリ
ー、半導体論理回路等に用いることが可能である。
する。
の形態1〜4のいずれかに記載の結晶性半導体膜の形成
方法により、結晶性のシリコン膜を50nmの膜厚に形
成し、続けて、この結晶性シリコン膜をCF4ガスとO2
ガスとを用いたRIE法によって、所定形状にパターニ
ングし、島状の結晶性シリコン膜52を形成する。その
後、この結晶性シリコン膜52が形成された基板面の全
体にわたって、TEOS(テトラエトキシシラン)ガス
とO3ガスとを用いたプラズマCVD法によって、ゲー
トSiO2膜53を形成する。
SiO2膜53が形成されたガラス基板51の全面にわ
たって、WSi2層を成膜した後、CF4ガスとO2ガス
とを用いたRIE法によって、結晶性シリコン膜52上
の略中央部分にのみWSi2層が残るようなパターニン
グとなるようなエッチングを行い、WSi2多結晶ゲー
ト電極54を形成する。
ン領域を形成するために結晶性シリコン膜52上に不純
物を導入する。本実施の形態5の場合、上記のWSi2
多結晶ゲート電極54が不純物を導入する際のマスクと
なっており、WSi2多結晶ゲート電極54が設けられ
た部分以外の結晶性シリコン膜52に不純物が導入され
る。n型のトランジスタを形成する場合には、導入され
る不純物は、リン(P)であり、p型のトランジスタを
形成する場合には、導入される不純物はホウ素(B)と
なる。
プラズマCVD法によって、ガラス基板51の全面にわ
たって、SiO2膜55を形成した後、CF4ガスとCH
F3ガスとを用いたRIE法によって、ソース・ドレイ
ン領域とされる結晶性シリコン膜52上にコンタクトホ
ール56を形成する。
全面にAlを積層した後、BCl3ガスとCl2ガスとを
用いたRIE法によって、SiO2膜55に形成された
コンタクトホール56を介して結晶性のシリコン膜52
に導通するAl配線57とする。
ガスとを用いたプラズマCVD法によって、基板面の全
体にわたって、SiN保護膜58を形成し、最後にSi
N保護膜58の一部をCF4ガスとCHF3ガスとを用い
たエッチングによって、Al配線57の一方側の部分に
導通可能なようにスルーホール59を形成して、半導体
トランジスタ、抵抗、キャパシタ等の半導体装置が完成
される。 (実施の形態6)図13は、本実施の形態6の半導体装
置を用いたディスプレイ装置の製造方法を示す断面図で
ある。
と同様の方法で作製した半導体装置を用いて液晶ディス
プレイ装置等のディスプレイ装置を製造する方法を説明
する。
(a)及び(b)を参照して説明する。
りガラス基板等の絶縁基板51上に半導体装置を製造す
る。なお、この絶縁基板51上に形成される半導体装置
の各構成については、実施の形態5と同一の符号を付
し、詳しい説明は省略する。
面の全体にわたってITO膜を形成し、続けてHClと
FeCl3ガスとを用いてエッチングを行いパターニン
グして、SiN保護膜58に形成されたスルーホール5
9を介して半導体装置のAl配線57に導通する画素電
極60を形成する。
ガスとを用いたプラズマCVD法によって、基板面の全
面にわたってSiN膜61を形成する。さらに、このS
iN膜61上に、配向膜となるポリイミド膜62をオフ
セット印刷法を用いて形成し、ラビング処理を行う。
ラス基板71上に、R(赤)、G(緑)、B(青)の各
感光性樹脂膜を付したフィルムを熱圧着により転写を行
った後、フォトリソグラフィ工程によるパターニングを
行い、さらに、R、G、Bの各感光性樹脂が転写された
部分間に、遮光性を有するブラックマトリクス部を形成
して、カラーフィルター72を作製する。
タリング法によってITO膜を基板の全面にわたって形
成し、対向電極73とする。さらに、この対向電極73
上に、配向膜であるポリイミド膜74をオフセット印刷
法によって形成して、ラビング処理を行う。
すカラーフィルター72等が形成されたガラス基板71
と、図13(a)に示す薄膜トランジスタ等の半導体装
置が形成されたガラス基板51とを、ラビング処理を施
した面が互いに対向するように配置して、シール樹脂に
よって貼り合せる。この際、2枚のガラス基板間のスペ
ースが一定になるように、ガラス基板51及び71間に
真球状のシリカを散布する。そして、両基板間に表示媒
体となる液晶を注入した後、両ガラス基板51及び71
の両外側にそれぞれ偏光板等を貼り付け、さらに、その
周辺にドライバーIC等を実装して液晶ディスプレイが
完成される。
る。
部44の形状が示されていると共に、非晶質シリコン膜
41の連結領域41bの長さ方向の寸法L及び幅方向の
寸法Wが示されている。
方法において、非晶質シリコン膜41の連結領域41b
の寸法は、連結領域41bの上面の幅Wは、0.2μm
〜10μmの範囲に形成すれば、結晶粒を選択する効果
が確実になる。また、連結領域41bの上面の長さL
は、0.5μm〜100μmの範囲に形成すれば、結晶
粒を選択する効果が確実になる。
0.2μmより小さい場合、または、連結領域41の上
面の長さLが100μmより大きい場合には、触媒物質
導入領域43にて発生した結晶核が、連結領域41bを
通過して、連結領域41bに対して結晶成長の前方側の
第二主領域41cまで結晶方位を引き継いで成長しなく
なる。逆に、連結領域41bの上面の幅方向の寸法が1
0μmより大きい場合、または、連結領域41bの上面
の長さが0.5μmより小さい場合には、触媒物質導入
領域43にて発生した複数の結晶粒が、連結領域41b
にて単一の結晶粒に選択されず、複数の結晶粒が連結領
域41bを通過して、連結領域41bに対して結晶成長
の前方側にある第二主領域41cに複数の結晶粒が成長
し、結晶方位が揃った大きな結晶粒からなる結晶性半導
体膜を形成することができなくなる。
方法では、300℃の成膜温度として、プラズマCVD
法により、非晶質シリコン膜41を成膜し、膜中の水素
濃度を10〜20at%としたが、この非晶質シリコン
膜41は、イオン注入法により形成してもよい。また、
膜中の水素濃度が10〜20at%とするために、成膜
温度は、250〜350℃の範囲に設定することが好適
である。
導体膜の形成方法では、製造される半導体膜の具体例と
して、シリコン膜を形成する方法を示しているが、本発
明の結晶性半導体膜の形成方法は、シリコン膜に限られ
ず、SiGe膜等を成膜する場合にも適用することがで
きる。
膜を形成する基板として、ガラス基板を用いているが、
石英基板、SiウエハにSiO2膜、SiN膜を形成し
たものを用いてもよい。
質導入領域43に導入されるニッケルの表面濃度は、1
×1013〜5×1013個/cm2としたが、この濃度
は、1×1011〜1×1016個/cm2の範囲であれば
よい。また、ニッケルは、スパッタリング法を用いた蒸
着により触媒物質導入領域43に導入されているが、真
空蒸着法等の他の蒸着法によって導入してもよく、ま
た、蒸着法以外に、ニッケルを含む溶液を塗布する方
法、イオン注入法、CVD法等の他の方法を用いてもよ
い。
を促進する触媒物質として、ニッケルを用いたが、F
e、Co、Cu、Ge、Pd、Au等の金属、または、
これらの金属を含む化合物、さらには、これらの金属及
び金属を含む化合物を組み合わせたものを用いることが
できる。
に形成された半導体膜に、該半導体膜を溶融するエネル
ギーを与え、溶融後の結晶化により結晶成長させて結晶
性半導体膜とする半導体膜の形成方法であって、該基板
上に、膜中の水素濃度が10〜20at%である半導体
膜を形成する工程と、半導体膜の結晶化を助長する触媒
物質を導入する工程と、該触媒物質が導入された半導体
膜にエネルギーを与える工程と、を包含することを特徴
としている。
at%である半導体膜に触媒物質を導入した後、エネル
ギーを与えることにより結晶成長させると、(111)
近傍に配向比率が高い結晶性半導体膜を得ることができ
る。
の結晶性半導体膜の形成方法を工程毎に説明する斜視図
である。
隔aを説明する平面図である。
の結晶性半導体膜の形成方法を説明する斜視図である。
にパターニングされた非晶質シリコン膜を示す平面図で
ある。
ず、エッジ形状を有するようにパターニングされた非晶
質シリコン膜を示す平面図である。
結晶性半導体膜の形成方法を説明する斜視図である。
する方向の断面図を示している。
結晶性半導体膜の形成方法を説明する斜視図である。
いて、基板に形成される溝部の他の例を示す斜視図であ
る。
明しており、(a)は、その断面図、(b)は、その平
面図、(c)は、連結部を形成した場合の平面図をそれ
ぞれ示している。
ある。
断面図である。
6の半導体装置を用いたディスプレイ装置の製造方法を
示す断面図である。
面図である。
視図である。
面図である。
面図である。
半導体膜の形成方法を説明する断面図である。
Claims (17)
- 【請求項1】 基板上に形成された半導体膜にエネルギ
ーを加えて結晶成長させて結晶性半導体膜とする半導体
膜の形成方法であって、 該基板上に、膜中の水素濃度が10〜20at%である
半導体膜を形成する工程と、 形成された半導体膜に、該半導体膜の結晶化を助長する
触媒物質を導入する工程と、 該触媒物質が導入された半導体膜にエネルギーを与える
工程と、 を包含することを特徴とする半導体膜の形成方法。 - 【請求項2】 膜中の水素濃度が10〜20at%であ
る半導体膜は、成膜温度を、250〜350℃の温度範
囲とすることにより形成される、請求項1に記載の半導
体膜の形成方法。 - 【請求項3】 前記基板上に半導体膜を形成した後、該
半導体膜を所定形状にパターニングする工程をさらに包
含する、請求項1に記載の半導体膜の形成方法。 - 【請求項4】 前記半導体膜は、所定方向に沿った直線
状に形成されており、相互に間隔をあけて設けられた第
一主領域及び第二主領域と、該第一主領域と第二主領域
との間に、両者を連結するように設けられ、幅方向の寸
法が第一及び第二主領域よりも挟小になっている連結領
域とを有するように形成される、請求項3に記載の半導
体膜の形成方法。 - 【請求項5】 前記第一主領域に触媒物質が選択的に導
入される触媒物質導入領域が形成される、請求項4に記
載の半導体膜の形成方法。 - 【請求項6】 前記半導体膜は、連結領域と第二主領域
とが、滑らかに連続している、請求項5に記載の半導体
膜の形成方法。 - 【請求項7】 前記基板上に半導体膜を形成する前に、
側面と底面とが滑らかに連続する溝部を、該半導体膜の
形状に対応するように該基板に形成する工程をさらに包
含し、 前記半導体膜は、基板上の溝部に埋めるように形成され
る、請求項5に記載の半導体膜の形成方法。 - 【請求項8】 前記溝部は、前記半導体膜の連結領域と
第二主領域とが、滑らかに連続するように形成されてい
る、請求項7に記載の半導体膜の形成方法。 - 【請求項9】 前記半導体膜は、シリコン材料である、
請求項1〜8のいずれかに記載の半導体膜の形成方法。 - 【請求項10】 前記触媒物質は、Fe、Co、Ni、
Cu、Ge、Pd、Au及びこれらの金属を含む化合物
のうち少なくとも1種類である、請求項1〜9のいずれ
かに記載の半導体膜の形成方法。 - 【請求項11】 前記連結領域の幅方向の寸法は、0.
2μm〜10μmの範囲になるように形成される、請求
項4〜10のいずれかに記載の半導体膜の形成方法。 - 【請求項12】 前記連結領域の長さ方向の寸法は、
0.5μm〜100μmの範囲になるように形成され
る、請求項4〜10のいずれかに記載の半導体膜の形成
方法。 - 【請求項13】 基板に形成された半導体膜であって、
基板垂直方向の結晶方位が大略(111)である結晶性
半導体膜であることを特徴とする半導体膜。 - 【請求項14】 請求項1〜12のいずれかに記載の半
導体膜の形成方法によって形成された半導体膜を有する
半導体装置。 - 【請求項15】 基板に形成された半導体膜が、基板垂
直方向の結晶方位が大略(111)である結晶性半導体
膜を用いたことを特徴とする半導体装置。 - 【請求項16】 請求項14の半導体装置を備えたディ
スプレイ装置。 - 【請求項17】 基板に形成された半導体膜が、基板垂
直方向の結晶方位が大略(111)である結晶性半導体
膜を用いたことを特徴とするディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398574A JP4618957B2 (ja) | 2001-12-27 | 2001-12-27 | 結晶性シリコン膜の形成方法、半導体装置、ディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398574A JP4618957B2 (ja) | 2001-12-27 | 2001-12-27 | 結晶性シリコン膜の形成方法、半導体装置、ディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003197524A true JP2003197524A (ja) | 2003-07-11 |
JP4618957B2 JP4618957B2 (ja) | 2011-01-26 |
Family
ID=27603944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001398574A Expired - Fee Related JP4618957B2 (ja) | 2001-12-27 | 2001-12-27 | 結晶性シリコン膜の形成方法、半導体装置、ディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4618957B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100700008B1 (ko) * | 2004-11-23 | 2007-03-26 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
KR100707176B1 (ko) | 2005-01-13 | 2007-04-13 | 삼성전자주식회사 | 단결정 실리콘으로 구성된 박막 트랜지스터의 채널 영역형성 방법 |
US11111598B2 (en) | 2019-06-28 | 2021-09-07 | Kabushiki Kaisha Toshiba | Crystal growth method in a semiconductor device |
-
2001
- 2001-12-27 JP JP2001398574A patent/JP4618957B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100700008B1 (ko) * | 2004-11-23 | 2007-03-26 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
KR100707176B1 (ko) | 2005-01-13 | 2007-04-13 | 삼성전자주식회사 | 단결정 실리콘으로 구성된 박막 트랜지스터의 채널 영역형성 방법 |
US11111598B2 (en) | 2019-06-28 | 2021-09-07 | Kabushiki Kaisha Toshiba | Crystal growth method in a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4618957B2 (ja) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7157737B2 (en) | Structures with seeded single-crystal domains | |
US7432140B2 (en) | Thin film transistor, thin film transistor substrate, and methods for manufacturing the same | |
US20060113596A1 (en) | Single crystal substrate and method of fabricating the same | |
US6326226B1 (en) | Method of crystallizing an amorphous film | |
JP4329312B2 (ja) | 薄膜半導体装置、その製造方法及び画像表示装置 | |
US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
JP2505736B2 (ja) | 半導体装置の製造方法 | |
KR100783224B1 (ko) | 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법 | |
JPH10289876A (ja) | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 | |
JP2003197524A (ja) | 半導体膜の形成方法及び半導体膜、半導体装置、並びにディスプレイ装置 | |
JP2004179195A (ja) | 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。 | |
US20090246460A1 (en) | Structure And Method For Forming Crystalline Material On An Amorphous Structure | |
JPH11354444A (ja) | 多結晶半導体膜の製造方法 | |
JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2003100628A (ja) | 半導体膜の形成方法及びその形成方法を用いて製造された半導体装置並びにディスプレイ装置 | |
KR100509988B1 (ko) | 반도체막 및 그 형성방법과 그 반도체막을 사용한반도체장치 및 디스플레이장치 | |
JP2002118061A (ja) | 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置 | |
JP2004071832A (ja) | 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置 | |
JP5004838B2 (ja) | 半導体膜の形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。 | |
JP2001176796A (ja) | 半導体膜の形成方法および半導体装置 | |
JPH0360043A (ja) | 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法 | |
JP2001223161A (ja) | 結晶性半導体膜の製造方法、基板及び半導体装置 | |
JP2002075862A (ja) | 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置 | |
JP2005045036A (ja) | 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置 | |
JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
A131 | Notification of reasons for refusal |
Effective date: 20051130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20060124 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070606 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080423 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20101026 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20131105 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |