JP2003195521A - フォトレジストパターンの形成方法及び半導体素子 - Google Patents

フォトレジストパターンの形成方法及び半導体素子

Info

Publication number
JP2003195521A
JP2003195521A JP2002360877A JP2002360877A JP2003195521A JP 2003195521 A JP2003195521 A JP 2003195521A JP 2002360877 A JP2002360877 A JP 2002360877A JP 2002360877 A JP2002360877 A JP 2002360877A JP 2003195521 A JP2003195521 A JP 2003195521A
Authority
JP
Japan
Prior art keywords
photoresist
forming
relacs
photoresist pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002360877A
Other languages
English (en)
Other versions
JP3835545B2 (ja
Inventor
Konkei Ko
根圭 孔
Sung Koo Lee
晟求 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003195521A publication Critical patent/JP2003195521A/ja
Application granted granted Critical
Publication of JP3835545B2 publication Critical patent/JP3835545B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 被エッチング層に形成されたフォトレジスト
パターンの崩壊を防ぐ。 【解決手段】 被エッチング層の上部(1)にフォトレ
ジスト物質(7)を塗布する前にRelacs物質
(5)を先ず塗布する。ここで、RelacsはResist
Enhancement Lithography Assisted by Chemical Shri
nkの略称である。Relacs物質(5)の上にフォト
レジスト物質(7)を塗布したあと加熱する。このこと
で、フォトレジスト物質(7)とRelacs物質
(5)の界面で架橋反応が発生する。よって、フォトレ
ジスト物質(7)が被エッチング層(1)の上部に堅固
に固定される。こうして現像工程等でパターンが容易に
崩壊することを防ぐことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、Relacs(Re
sist Enhancement Lithography Assisted by Chemical
Shrink)物質を利用してパターン崩壊を防ぐ方法に関
し、より詳しくは、被エッチング層上部にフォトレジス
ト物質を塗布する前にRelacs物質を先ず塗布し、
その上にフォトレジスト物質を塗布したあと加熱するこ
とにより、パターンの崩壊を防ぐことができるフォトレ
ジストパターンの形成方法及びこの形成方法により製造
される半導体素子に関する。
【0002】
【従来の技術】最近、ディバイスが次第に微細化するに
従いフォトレジストのコーティング厚さも共に減少する
傾向にあり、さらに、フォトレジストのコーティング厚
さの減少により後続工程のエッチング工程で被エッチン
グ層を効果的に除去できなくなり、回路の形成が不可能
になるという問題点がある。これに対する解決策として
新たなエッチング工程を開発するか、又はハードマスク
工程を追加して導入することができるが、このような解
決策は生産コストを高めるという問題点を引き起こし、
縦横比(aspect ratio;フォトレジストの厚さ、すなわ
ち、形成されたパターンの高さ/線幅)を高めるとパタ
ーン崩壊の問題が発生する。
【0003】一方、一般のリソグラフィー工程によりフ
ォトレジストパターンを形成した後は、半導体基板をス
ピンさせながらスピン装置の上部から超純水(deionize
d water)を噴射させて半導体基板を洗浄する過程を経
るが、この過程で超純水の表面張力が高いためパターン
が崩壊するという問題点が発生する。このため超純水の
表面張力を減少させるべく、超純水に添加剤又は界面活
性剤を添加してフォトレジストパターンの崩壊を改善さ
せようと努力してきたが、これは現在既存の中央供給式
超純水の供給体系に照らして見る場合、新たな超純水の
供給ラインを造らなければならないという問題点を抱え
ている。このような理由でフォトレジストの基板に対す
る接着力を向上させるため多くの努力を傾けてきたが、
著しい結果を得ていない。
【0004】フォトレジストパターンの崩壊は、形成さ
れたフォトレジストパターンの高さが臨界高さを超えた
とき、毛細管力(capillary force)がフォトレジスト
自体の弾性力を凌ぐことになりパターンが崩壊すること
になるのである(図4参照)。したがって、フォトレジ
スト内部の弾性を増加させるか、又はフォトレジスト自
体の表面張力を減少させて被エッチング層とフォトレジ
ストとの間の付着力を高めることによりパターンの崩壊
を防ぐことができる。
【0005】従来の場合、微細な線幅を有するパターン
を形成するためRelacs物質を導入したことがあ
る。例えば、パターニングされたフォトレジスト層の上
部にRelacs物質を形成し、前記フォトレジストパ
ターンの側壁にのみRelacs物質が残るようにした
後、前記フォトレジストパターンを除去することによ
り、残留のRelacs物質だけでピッチ(pitch)を
増加させて微細パターンを形成する方法が開示されてい
る。(例えば特許文献1) さらに、工程マージンのためRelacs物質を導入し
たことがある。(例えば特許文献2)
【0006】
【特許文献1】米国特許第6383952号明細書(第
3頁、第4図)
【特許文献2】特開2000−228503号公報(第
7頁、第6図)
【0007】
【発明が解決しようとする課題】特許文献1の場合は露
光源の解像度を超える微細パターンを形成するためのも
のであるだけで、このような方法によってもフォトレジ
ストパターンの微細化に伴うパターン崩壊現象を改善す
ることができない。特許文献2の場合ではキャパシタ
(capacitor)の容量確保のための微細コンタクトホー
ルの形成工程で、複雑な工程フローのためのマージンを
確保するため高価の高精度半導体製造装置の代りに、同
一のマスクを再使用しながらエッチング工程の前にパタ
ーニングされたフォトレジスト層の側面に、数回の写真
エッチング工程でもマージンを形成することができるよ
うRelacs層を形成する簡単な工程段階を含み、低
い工程費用で優れたマージンを有するキャパシタを製造
するためのものであるだけで、このような方法によりフ
ォトレジストパターンの微細化に伴うパターン崩壊現象
を改善することはできない。
【0008】本発明の目的は、Relacs物質を利用
してフォトレジストパターンの崩壊を防ぐフォトレジス
トパターンの形成方法を提供することにある。
【0009】
【課題を解決するための手段】請求項1に記載の発明
は、被エッチング層に対するフォトレジストパターンの
形成方法であって、(a)被エッチング層の上部に乱反
射防止膜を塗布する段階、(b)前記乱反射防止膜の上
部にRelacs物質を塗布する段階、(c)前記Re
lacs物質の上部にフォトレジスト膜を形成して加熱
する段階、及び(d)前記フォトレジスト膜を選択的に
露光及び現像する段階を含むことを特徴とする。
【0010】請求項2に記載の発明は、請求項1に記載
のフォトレジストパターンの形成方法であって、前記
(c)段階の加熱温度は、150〜250℃であること
を特徴とする。
【0011】請求項3に記載の発明は、請求項1に記載
のフォトレジストパターンの形成方法であって、前記フ
ォトレジスト膜に用いられるフォトレジスト重合体は、
(i)アクリレート系重合体、(ii)シクロオレフィン
系単量体等と無水マレイン酸の共重合体(COMA型重
合体)、及び(iii)前記(i)と(ii)の混合重合体で
なる群から選択されることを特徴とする。
【0012】請求項4に記載の発明は、請求項3に記載
のフォトレジストパターンの形成方法であって、前記フ
ォトレジスト重合体は、下記式(1)〜(2)のうち少
なくとも1以上の重合反復単位を含むことを特徴とす
る。
【化3】
【化4】 前記式で、A2及びB2は、それぞれCH2、CH2
2、酸素又は硫黄であり、kは、0〜5の中から選択
される整数であり、X1、Y1、R1及びR2は、それぞれ
水素、炭素数1〜10の側鎖或いは主鎖置換されたアル
キル、炭素数1〜10の側鎖或いは主鎖置換されたエス
テル、炭素数1〜10の側鎖或いは主鎖置換されたケト
ン、炭素数1〜10の側鎖或いは主鎖置換されたカルボ
ン酸、又は炭素数1〜10の側鎖或いは主鎖置換された
アセタールであり、このとき、X1とY1のうち少なくと
も1以上は酸に敏感な保護基であり、R3、R4、R5
びR6は、それぞれ水素又はCH3であり、R7は、酸に
敏感な保護基である。
【0013】請求項5に記載の発明は、請求項1に記載
のフォトレジストパターンの形成方法であって、前記露
光工程の露光源は、KrFレーザー、ArFレーザー、
VUV、EUV、電子線、X線及びイオンビームでなる
群から選択されることを特徴とする。
【0014】請求項6に記載の発明は、半導体素子であ
って、請求項1〜請求項5のいずれか一項に記載のフォ
トレジストパターンの形成方法により製造されることを
特徴とする。
【0015】請求項7に記載の発明は、請求項1に記載
のフォトレジストパターンの形成方法であって、前記R
elacs物質は、酸により前記乱反射防止膜及び前記
フォトレジスト膜とそれぞれ架橋反応を起こす物質であ
ることを特徴とする。
【0016】
【発明の実施の形態】本発明では、被エッチング層の上
部にフォトレジスト物質を塗布する前にRelacs物
質を先ず塗布し、その上にフォトレジスト物質を塗布し
たあと加熱することによりパターンの崩壊を防ぐことが
できるフォトレジストパターンの形成方法を提供する。
前記Relacs物質は、酸により乱反射防止膜及びフ
ォトレジスト膜とそれぞれ架橋反応を起こす化合物又は
組成物という意味であり、クラリアント(Clariant)社
でライセンスを有して商品化している物質で、主にコン
タクトホールの大きさを縮小させる工程に用いられてい
る(Laura J. Peters、「Resist Join the Sub-λ Revo
lution」、 Semiconductor International、Sep. 199
9;Toshiyuki Toyoshima、「0.1μm Level contact hol
e pattern formation with KrF lithography by Resist
Enhancement Lithography Assisted by Chemical Shri
nk」、IEEE、1998)。本発明では、このようなRela
cs物質を利用してフォトレジストパターンのエッチン
グ特性を向上させようとする。
【0017】以下、本発明を詳しく説明する。本発明で
は、Relacs物質を利用してフォトレジストパター
ンの崩壊を防ぐ方法を提供するが、具体的に、(a)被
エッチング層の上部に乱反射防止膜を塗布する段階、
(b)前記乱反射防止膜の上部にRelacs物質を塗
布する段階、(c)前記Relacs物質の上部にフォ
トレジスト膜を形成して加熱する段階、及び(d)前記
フォトレジスト膜を選択的に露光及び現像し、フォトレ
ジスト膜とRelacs物質の境界面に架橋結合がなさ
れたパターンを形成する段階を含むフォトレジストパタ
ーンの形成方法を提供する。
【0018】本発明に係るパターン形成工程では先ず、
被エッチング層の上部(1)に乱反射防止膜(Bottom A
ntireflective Coating;以下、「BARC」と記す)
(3)を塗布した後、その上にRelacs物質(5)
を塗布し、その上にフォトレジスト物質(7)を塗布す
る[図1の(a)〜(c)参照]。このとき、前記Re
lacs物質の塗布厚さは200〜600Å、フォトレ
ジスト物質の塗布厚さは2400〜3500Åであるの
が好ましい。前記のように、前記フォトレジスト物質
(7)をRelacs物質(5)上部に塗布したあと加
熱すると、前記BARC(3)で酸がRelacs物質
(5)の方に拡散しながら、Relacs物質(5)と
フォトレジスト物質(7)が接触する部分(9)で架橋
反応が発生するが、このような架橋結合はマスク(1
1)を利用した露光工程後に現像工程を行うときパター
ンの崩壊を効果的に防ぐ[図1の(d)〜(f)参
照]。
【0019】前記架橋反応のポイントをより詳しく説明
すると、加熱によりBARCに含まれた熱酸発生剤等の
物質から酸が発生してBARC自体で架橋反応が発生
し、ここで発生した酸がRelacs物質の方に拡散し
ながらBARCとRelacs物質の間に架橋反応が発
生し、Relacs物質の方に拡散した酸が再びフォト
レジスト物質に拡散しながらRelacs物質とフォト
レジスト物質の間に再び架橋反応が発生する。すなわ
ち、被エッチング層の上部に塗布されたBARC、Re
lacs物質及びフォトレジスト物質が全て架橋反応に
より堅固に固定されたような効果を表すことができるよ
うになる。一方、前記(c)段階の加熱温度は150〜
250℃であるのが好ましい。さらに、前記フォトレジ
スト膜を形成するフォトレジスト物質はArF用フォト
レジスト、KrF用フォトレジスト及びVUV用フォト
レジストに使用可能なものであれば何れも用いることが
できる。
【0020】具体的に、本発明ではフォトレジスト重合
体として(i)アクリレート系重合体;(ii)シクロオ
レフィン系単量体等と無水マレイン酸の共重合体(CO
MA型重合体);又は(iii)前記(i)及び(ii)の混
合重合体等を用いることができる。このとき、前記CO
MA型重合体は溶解抑制部であり、下記式(1)〜
(2)のうち少なくとも1以上の反復単位を含むのが好
ましい。
【化5】
【化6】 前記式で、A2及びB2は、それぞれCH2、CH2
2、酸素又は硫黄であり、kは、0〜5の中から選択
される整数であり、X1、Y1、R1及びR2は、それぞれ
水素、炭素数1〜10の側鎖或いは主鎖置換されたアル
キル、炭素数1〜10の側鎖或いは主鎖置換されたエス
テル、炭素数1〜10の側鎖或いは主鎖置換されたケト
ン、炭素数1〜10の側鎖或いは主鎖置換されたカルボ
ン酸、又は炭素数1〜10の側鎖或いは主鎖置換された
アセタールであり、このとき、X1とY1のうち少なくと
も1以上は酸に敏感な保護基(acid labile protecting
group)であり、R3、R4、R5及びR6は、それぞれ水
素又はCH3であり、R7は、酸に敏感な保護基である。
さらに、前記露光工程の露光源はKrFレーザー、Ar
Fレーザー、VUV、EUV、電子線、X線又はイオン
ビーム等を用いることができる。
【0021】本発明ではさらに、前記パターンの形成方
法により製造された半導体素子を提供する。以下、本発
明を実施例に基づき詳しく説明する。但し、実施例は発
明を例示するものであるだけで、本発明が下記の実施例
により限定されるものではない。
【0022】実施例1.Relacs物質を利用した微
細パターンの形成(1) ウェーハに乱反射防止膜を390Åの厚さで塗布した
後、Relacs物質を300Åの厚さで塗布した。そ
の上にメタクリレート系のArF用感光剤であるクラリ
アント(Clariant)社のAX1020Pを2800Åで
塗布し、120℃/60sで加熱した後、ArF用露光
装備で露光した。露光後に120℃/90sで再び加熱
して現像し、パターンの崩壊が発生しない100nm
L/Sパターンを得た(図2参照)。
【0023】実施例2.Relacs物質を利用した微
細パターンの形成(2) Relacs物質を200Å、感光剤を3500Åの厚
さに塗布することを除いては、前記実施例1と同様の方
法で100nm L/Sパターンを得た(図3参照)。
【0024】比較例 Relacs物質を塗布しないことを除いては、前記実
施例1と同様の方法で行った結果パターンが崩壊した
(図4参照)。
【0025】
【発明の効果】上述のように、本発明ではRelacs
物質をフォトレジスト物質の下部に塗布してフォトレジ
ストと直接架橋反応を発生させることにより、現像時に
発生するパターン崩壊を効果的に防ぐことができる。さ
らに、これによりパターンの縦横比を増加させることが
できるので、素子の高集積化に寄与することができる。
【図面の簡単な説明】
【図1】本発明に係るフォトレジストパターンの形成方
法を示す概要図である。
【図2】実施例1から得たパターン写真である。
【図3】実施例2から得たパターン写真である。
【図4】比較例から得たパターン写真である。
【符号の説明】
1 被エッチング層の上部 3 乱反射防止膜 5 Relacs物質 7 フォトレジスト物質 9 Relacs物質(5)とフォトレジスト物質
(7)が接触する部分 11 マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 晟求 大韓民国ソウル市松坡区可楽洞 錦湖アパ ート106−705 Fターム(参考) 2H025 AB16 AC04 AC05 AC06 AC08 AD01 AD03 BG00 DA40 FA01 FA03 FA12 FA17 2H096 AA25 BA20 CA05 CA06 DA01 EA03 EA04 EA05 EA06 EA07 FA01 JA02 JA03 5F046 JA22 PA01

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】被エッチング層に対するフォトレジストパ
    ターンの形成方法であって、 (a)被エッチング層の上部に乱反射防止膜を塗布する
    段階、 (b)前記乱反射防止膜の上部にRelacs物質を塗
    布する段階、 (c)前記Relacs物質の上部にフォトレジスト膜
    を形成して加熱する段階、及び (d)前記フォトレジスト膜を選択的に露光及び現像す
    る段階を含むことを特徴とするフォトレジストパターン
    の形成方法。
  2. 【請求項2】前記(c)段階の加熱温度は、150〜2
    50℃であることを特徴とする請求項1に記載のフォト
    レジストパターンの形成方法。
  3. 【請求項3】前記フォトレジスト膜に用いられるフォト
    レジスト重合体は、(i)アクリレート系重合体、(i
    i)シクロオレフィン系単量体等と無水マレイン酸との
    共重合体(COMA型重合体)、及び(iii)前記(i)
    と(ii)の混合重合体でなる群から選択されることを特
    徴とする請求項1に記載のフォトレジストパターンの形
    成方法。
  4. 【請求項4】前記フォトレジスト重合体は、下記式
    (1)〜(2)のうち少なくとも1以上の重合反復単位
    を含むことを特徴とする請求項3に記載のフォトレジス
    トパターンの形成方法。 【化1】 【化2】 前記式で、 A2及びB2は、それぞれCH2、CH2CH2、酸素又は
    硫黄であり、 kは、0〜5の中から選択される整数であり、 X1、Y1、R1及びR2は、それぞれ水素、炭素数1〜1
    0の側鎖或いは主鎖置換されたアルキル、炭素数1〜1
    0の側鎖或いは主鎖置換されたエステル、炭素数1〜1
    0の側鎖或いは主鎖置換されたケトン、炭素数1〜10
    の側鎖或いは主鎖置換されたカルボン酸、又は炭素数1
    〜10の側鎖或いは主鎖置換されたアセタールであり、 このとき、X1とY1のうち少なくとも1以上は酸に敏感
    な保護基であり、 R3、R4、R5及びR6は、それぞれ水素又はCH3であ
    り、 R7は、酸に敏感な保護基である。
  5. 【請求項5】前記露光工程の露光源は、KrFレーザ
    ー、ArFレーザー、VUV、EUV、電子線、X線及
    びイオンビームでなる群から選択されることを特徴とす
    る請求項1に記載のフォトレジストパターンの形成方
    法。
  6. 【請求項6】請求項1〜請求項5のいずれか一項に記載
    のフォトレジストパターンの形成方法により製造される
    半導体素子。
  7. 【請求項7】前記Relacs物質は、酸により前記乱
    反射防止膜及び前記フォトレジスト膜とそれぞれ架橋反
    応を起こす物質であることを特徴とする請求項1に記載
    のフォトレジストパターンの形成方法。
JP2002360877A 2001-12-14 2002-12-12 フォトレジストパターンの形成方法及び半導体素子の製造方法 Expired - Fee Related JP3835545B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010079351A KR100569536B1 (ko) 2001-12-14 2001-12-14 Relacs 물질을 이용하여 패턴 붕괴를 방지하는 방법
KR2001-79351 2001-12-14

Publications (2)

Publication Number Publication Date
JP2003195521A true JP2003195521A (ja) 2003-07-09
JP3835545B2 JP3835545B2 (ja) 2006-10-18

Family

ID=27606980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002360877A Expired - Fee Related JP3835545B2 (ja) 2001-12-14 2002-12-12 フォトレジストパターンの形成方法及び半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6703323B2 (ja)
JP (1) JP3835545B2 (ja)
KR (1) KR100569536B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013072896A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2020030291A (ja) * 2018-08-21 2020-02-27 東京エレクトロン株式会社 マスクの形成方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343666B2 (en) 2004-06-30 2008-03-18 Hitachi Global Storage Technologies Netherlands B.V. Methods of making magnetic write heads with use of linewidth shrinkage techniques
US20060096081A1 (en) * 2004-06-30 2006-05-11 Hitachi Global Storage Technologies Methods of making magnetic write heads with use of a resist channel shrinking solution having corrosion inhibitors
KR100576835B1 (ko) * 2004-11-27 2006-05-10 삼성전자주식회사 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들
US7390616B2 (en) * 2005-01-12 2008-06-24 International Business Machines Corporation Method for post lithographic critical dimension shrinking using post overcoat planarization
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8039195B2 (en) * 2008-02-08 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Si device making method by using a novel material for packing and unpacking process
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8409457B2 (en) * 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) * 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9159559B2 (en) 2013-03-11 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography layer with quenchers to prevent pattern collapse
JP6455369B2 (ja) 2014-10-30 2019-01-23 信越化学工業株式会社 パターン形成方法及びシュリンク剤
CN109270790B (zh) * 2018-08-07 2022-09-20 珠海雅天科技有限公司 一种新型高宽比大于三的半导体光刻用抗刻蚀树脂组合物及其应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980050143A (ko) * 1996-12-20 1998-09-15 김영환 반도체 소자의 미세패턴 형성방법
KR19990057381A (ko) * 1997-12-29 1999-07-15 김영환 반도체 소자의 미세패턴 제조방법
KR100647026B1 (ko) * 1998-11-20 2006-11-17 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 기판 처리제 조성물 및 이를 이용한 내식막 패턴 형성방법
JP2000228503A (ja) 1998-11-30 2000-08-15 Mitsubishi Electric Corp 半導体装置の製造方法
KR20010094186A (ko) * 2000-04-04 2001-10-31 박종섭 미세 마스크 제조방법
TW538056B (en) * 2000-07-11 2003-06-21 Samsung Electronics Co Ltd Resist composition comprising photosensitive polymer having lactone in its backbone
US6383952B1 (en) * 2001-02-28 2002-05-07 Advanced Micro Devices, Inc. RELACS process to double the frequency or pitch of small feature formation
KR20030000475A (ko) * 2001-06-25 2003-01-06 주식회사 하이닉스반도체 패턴 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013072896A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2020030291A (ja) * 2018-08-21 2020-02-27 東京エレクトロン株式会社 マスクの形成方法
US11467497B2 (en) 2018-08-21 2022-10-11 Tokyo Electron Limited Method of forming mask
JP7241486B2 (ja) 2018-08-21 2023-03-17 東京エレクトロン株式会社 マスクの形成方法

Also Published As

Publication number Publication date
JP3835545B2 (ja) 2006-10-18
KR100569536B1 (ko) 2006-04-10
US6703323B2 (en) 2004-03-09
US20030143489A1 (en) 2003-07-31
KR20030049199A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
JP2003195521A (ja) フォトレジストパターンの形成方法及び半導体素子
US6582891B1 (en) Process for reducing edge roughness in patterned photoresist
US8133547B2 (en) Photoresist coating composition and method for forming fine contact of semiconductor device
US6753129B2 (en) Method and apparatus for modification of chemically amplified photoresist by electron beam exposure
US5234794A (en) Photostructuring method
KR101438384B1 (ko) 규소 함유 미세 패턴 형성용 조성물 및 이를 사용한 미세 패턴 형성 방법
JP4564489B2 (ja) レジストパターン形成方法及びリンス液セット
WO2008047719A1 (fr) Procede de formation de motif miniaturise et solution de traitement de substrat de reserve mise en œuvre dans ce procede
JP2005227770A (ja) シンナー組成物及びこれを用いたフォトレジストの除去方法
US20040152024A1 (en) Method for modifying resist images by electron beam exposure
JP2003249437A (ja) パターン形成方法および半導体装置の製造方法
US20070196772A1 (en) Method for forming fine pattern of semiconductor device
JP2653148B2 (ja) レジスト組成物
JP2707785B2 (ja) レジスト組成物およびパターン形成方法
EP0586860A2 (en) Photoresist composition and process for forming a pattern using the same
EP1231512A1 (en) Composition for anti-reflective coating and method for manufacturing semiconductor device
US6977219B2 (en) Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow
JP2002198283A (ja) レジストパターン形成方法
KR100603700B1 (ko) 화학적으로 증폭된 포토레지스트의 해상도를 향상시키는방법
JPS6364772B2 (ja)
US6989227B2 (en) E-beam curable resist and process for e-beam curing the resist
JP2007201446A (ja) 半導体素子の微細パターンの形成方法
JP2005114973A (ja) 微細レジストパターンの形成方法
JPH11174684A (ja) パターン形成方法
JPS6364771B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060718

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees