JP2003195359A - Method for manufacturing liquid crystal element - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To prevent an alignment defect from being generated and a contrast ratio from being lowered. <P>SOLUTION: In a process of manufacturing a liquid crystal panel a chiral smectic liquid crystal 2 is injected into a gap between substrates 1a, 1b, subsequently temperature is elevated until the chiral smectic liquid crystal 2 exhibits an isotropic liquid (ISO.) phase or a cholesteric (Ch) phase and subsequently the temperature is lowered until phase transition to a chiral smectic C (SmC*) phase takes place. In this step, at a high temperature part of the smectic phase, a DC component to tilt the liquid crystal from a cone edge of a monostable side to a reverse direction is applied thereto. Thereby, the liquid crystal panel capable of being gray scale controlled and using the liquid crystal exhibiting the chiral smectic phase is provided, which has no alignment defect, has a high contrast ratio and has uniform switching characteristics without unevenness. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、単安定の液晶を有
する液晶素子の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal element having a monostable liquid crystal.

【０００２】[0002]

【従来の技術】従来、一つ一つの画素にトランジスタの
ようなスイッチング素子を配置したアクティブマトリク
ス型液晶パネルとしてはネマチック液晶を用いたものが
あり、様々なモードで使用されている。例えば、広汎に
用いられている代表的なモードとしてツイステッドネマ
チック（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードがあ
り、該モードについては、「エム・シャット（Ｍ．Ｓｃ
ｈａｄｔ）とダブリュー・ヘルフリッヒ（Ｗ．Ｈｅｌｆ
ｒｉｃｈ）著、Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔ
ｔｅｒｓ、第１８巻、第４号（１９７１年２月１５日発
行）、第１２７頁から１２８頁」に開示されている。ま
た、従来型液晶パネルの欠点である視野角特性を改善す
るものとして、横方向電界を利用したインプレインスイ
ッチング（Ｉｎ−Ｐｌａｉｎ Ｓｗｉｔｃｈｉｎｇ）モ
ードや、垂直配向（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モードが最近発表されている。2. Description of the Related Art Conventionally, as an active matrix type liquid crystal panel in which a switching element such as a transistor is arranged in each pixel, there is one using a nematic liquid crystal, which is used in various modes. For example, there is a Twisted Nematic mode that is widely used as a typical mode. Regarding this mode, “M. Sc (M. Sc)
hadt) and W. Helf
Rich), Applied Physics Let
ters, Vol. 18, No. 4, (Published February 15, 1971), pages 127-128 ". In addition, in order to improve viewing angle characteristics, which is a drawback of the conventional liquid crystal panel, an in-plane switching mode using a lateral electric field and a vertical alignment (Vertical Alignment) mode are used.
nt) mode has recently been announced.

【０００３】ところで、このようなネマチック液晶を用
いた場合には応答速度が遅いという問題点があり、近年
は、かかる問題のないカイラルスメクチック相を示す液
晶を用いた液晶モードがいくつか提案されている。例え
ば、「ショートピッチタイプの強誘電性液晶」、「高分
子安定型強誘電性液晶」、「無閾反強誘電性液晶」など
が提案されており、未だ実用化には至っていないもの
の、いずれもサブミリ秒以下の高速応答性が実現できる
と報告されている。By the way, when such a nematic liquid crystal is used, there is a problem that the response speed is slow. In recent years, some liquid crystal modes using a liquid crystal exhibiting a chiral smectic phase without such a problem have been proposed. There is. For example, "short-pitch type ferroelectric liquid crystal", "polymer stable ferroelectric liquid crystal", "threshold antiferroelectric liquid crystal", etc. have been proposed, but they have not yet been put to practical use. It has been reported that a high-speed response of sub-millisecond or less can be realized.

【０００４】また、特開２０００−３３８４６４号公報
では、 ・ 高温側より、等方性液体相（ＩＳＯ．）−コレステ
リック相（Ｃｈ）−カイラルスメクチックＣ相（ＳｍＣ
^*）、又は、等方性液体相（ＩＳＯ．）−カイラルスメ
クチックＣ相（ＳｍＣ^*）の相転移系列を示す液晶であ
って、 ・ 仮想コーンのエッジより内側の位置にて単安定化さ
せるようにしたもの、が開示されている。そして、Ｃｈ
−ＳｍＣ*相転移の際、又は等方相-ＳｍＣ*相転移の際
に液晶に正負いずれかのＤＣ電圧を印加する等して層方
向を一方向に均一化させている。この液晶パネルは、応
答速度が速いという効果を有するほか、階調制御が可能
であって、動画質に優れ、高輝度であって量産性に優れ
るという特徴を有している。また、この液晶パネルは、
自発分極値を小さくでき、スイッチング素子とのマッチ
ングが良いものとなっている。このように階調表示や高
速応答が可能な液晶パネルは、次世代のディスプレイ装
置として期待される。Further, in Japanese Patent Laid-Open No. 2000-338464, from the high temperature side, an isotropic liquid phase (ISO.)-Cholesteric phase (Ch) -chiral smectic C phase (SmC)
^* ), Or a liquid crystal exhibiting a phase transition sequence of isotropic liquid phase (ISO.)-Chiral smectic C phase (SmC ^* ), which is monostable at a position inside the edge of the virtual cone. It is disclosed. And Ch
At the time of the -SmC * phase transition or the isotropic phase-SmC * phase transition, a positive or negative DC voltage is applied to the liquid crystal to make the layer direction uniform in one direction. This liquid crystal panel has the advantages of a high response speed, the capability of gradation control, excellent moving image quality, high brightness, and excellent mass productivity. In addition, this liquid crystal panel,
The spontaneous polarization value can be reduced and the matching with the switching element is good. Liquid crystal panels capable of gradation display and high-speed response are expected as next-generation display devices.

【０００５】[0005]

【発明が解決しようとする課題】ところで、強誘電性液
晶は、自発分極を有していることから、低電圧による高
速応答が可能となるものの、ＴＦＴ駆動の場合には、自
発分極の反転によって電圧保持率が低下するという問題
があり、該問題を回避するには自発分極を小さく抑えて
おく必要がある。そこで、同じ小さな自発分極量で低電
圧スイッチングするアナログ階調ＦＬＣ液晶パネルが必
要になってくる。さらにアナログ階調を表現するために
は反転ドメインは非常に小さいことが必要であり、好ま
しくはドメインレススイッチングが良い。By the way, since the ferroelectric liquid crystal has spontaneous polarization, a high-speed response by a low voltage is possible. However, in the case of driving a TFT, the spontaneous polarization is reversed due to the inversion of the spontaneous polarization. There is a problem that the voltage holding ratio decreases, and in order to avoid the problem, it is necessary to suppress the spontaneous polarization to be small. Therefore, an analog gradation FLC liquid crystal panel that switches at a low voltage with the same small amount of spontaneous polarization becomes necessary. Further, in order to express analog gradation, the inversion domain needs to be very small, and domainless switching is preferable.

【０００６】また、上述のような液晶（すなわち、高温
側より、等方性液体相（ＩＳＯ．）−コレステリック相
（Ｃｈ）−カイラルスメクチックＣ相（ＳｍＣ^*）、又
は、等方性液体相（ＩＳＯ．）−カイラルスメクチック
Ｃ相（ＳｍＣ^*）の相転移系列を示す液晶）を単安定で
用いる場合には、特開２０００−２７５６８５号公報に
記載されているようなストライプテクスチャーが通常は
観測される。このような配向が実現された場合には、黒
状態（電圧無印加状態）においても若干の光漏れが生じ
ることから、本質的にコントラストとして十分大きい値
とならないことが懸念される。事実、特開２０００−２
７５６８５号公報において記載されている素子のコント
ラストは高々１４０程度であり、市販されているＴＦＴ
液晶ディスプレイと比較すると若干劣っている。Further, the above-mentioned liquid crystal (that is, from the high temperature side, isotropic liquid phase (ISO.)-Cholesteric phase (Ch) -chiral smectic C phase (SmC ^* ), or isotropic liquid phase ( (ISO.)-Chiral smectic C phase (SmC ^* ) phase transition series) is monostable, a stripe texture as described in JP-A-2000-275685 is usually observed. It When such an orientation is realized, some light leakage occurs even in the black state (state in which no voltage is applied), so there is a concern that the value of the contrast may not be sufficiently large. In fact, JP 2000-2
The contrast of the device described in Japanese Patent No. 75685 is at most about 140, and a commercially available TFT
It is slightly inferior to the liquid crystal display.

【０００７】そこで、本発明は、低電圧での駆動を可能
にし、面内において反転ドメインが存在せず、均一な反
転挙動を示し、かつコントラストの高い液晶素子を製造
する、液晶素子の製造方法を提供することを目的とする
ものである。Therefore, the present invention is a method of manufacturing a liquid crystal element, which enables driving at a low voltage, has no inversion domain in the plane, exhibits uniform inversion behavior, and has a high contrast. It is intended to provide.

【０００８】[0008]

【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に一対
の基板を配置する工程と、これら一対の基板の間隙にカ
イラルスメクチック液晶を配置する工程と、該カイラル
スメクチック液晶を挟み込むように一対の電極を配置す
る工程と、からなる液晶素子の製造方法において、前記
カイラルスメクチック液晶が、ＤＳＣ(示差走査熱量計)
測定において、高温側より、等方性液体相（ＩＳＯ．）
−コレステリック相（Ｃｈ）−カイラルスメクチックＣ
相（ＳｍＣ^*）、又は、等方性液体相（ＩＳＯ．）−カ
イラルスメクチックＣ相（ＳｍＣ^*）の相転移系列を示
す単安定の液晶であり、該カイラルスメクチック液晶を
カイラルスメクチックＣ相（ＳｍＣ^*）まで降温する
際、スメクチック相の高温部において、単安定側のコー
ンエッジから逆方向へ液晶がチルトするＤＣ成分を有す
る波形（つまり、ＤＣ成分を有する波形の電圧）を印加
する、ことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in consideration of the above circumstances, and a step of arranging a pair of substrates with a predetermined gap left therebetween and a chiral smectic liquid crystal in the gap between the pair of substrates. And a step of disposing a pair of electrodes so as to sandwich the chiral smectic liquid crystal, wherein the chiral smectic liquid crystal is a DSC (differential scanning calorimeter).
In the measurement, from the high temperature side, isotropic liquid phase (ISO.)
-Cholesteric phase (Ch) -Chiraral smectic C
Phase (SmC ^* ) or an isotropic liquid phase (ISO.)-A chiral smectic C phase (SmC ^* ), which is a monostable liquid crystal exhibiting a phase transition sequence. ^* ) When lowering the temperature, apply a waveform with a DC component (that is, a voltage of a waveform with a DC component) that causes the liquid crystal to tilt in the opposite direction from the cone edge on the monostable side in the high temperature part of the smectic phase. Characterize.

【０００９】[0009]

【発明の実施の形態】以下、図１乃至図６を参照して、
本発明の実施の形態について説明する。DETAILED DESCRIPTION OF THE INVENTION Referring to FIGS.
An embodiment of the present invention will be described.

【００１０】（１）まず、本実施の形態に係る液晶素子
の構成について図１及び図２を参照して説明する。(1) First, the structure of the liquid crystal element according to the present embodiment will be described with reference to FIGS. 1 and 2.

【００１１】本実施の形態に係る液晶素子は、図１や図
２に符号Ｐ_１及びＰ_２で示すように、所定間隙を開けた
状態に配置された一対の基板１ａ，１ｂと、これら一対
の基板１ａ，１ｂの間隙に配置されたカイラルスメクチ
ック液晶２と、該カイラルスメクチック液晶２を挟み込
むように配置された一対の電極３ａ，３ｂと、を備えて
おり、前記一対の電極３ａ，３ｂを介して前記カイラル
スメクチック液晶２に電圧を印加することにより駆動さ
れるようになっている。The liquid crystal element according to the present embodiment has a pair of substrates 1a and 1b arranged with a predetermined gap therebetween, as shown by reference numerals P ₁ and P ₂ in FIGS. And a pair of electrodes 3a, 3b arranged so as to sandwich the chiral smectic liquid crystal 2, and the pair of electrodes 3a, 3b is provided between the substrates 1a, 1b. It is adapted to be driven by applying a voltage to the chiral smectic liquid crystal 2 via the above.

【００１２】（２）次に、本実施の形態に用いるカイラ
ルスメクチック液晶２について説明する。(2) Next, the chiral smectic liquid crystal 2 used in this embodiment will be described.

【００１３】本実施の形態にて用いるカイラルスメクチ
ック液晶２としては、 ＊ 駆動電圧が印加されていない場合には、液晶分子の
平均分子軸が単安定化された配向状態を示し、 ＊ 一の極性の駆動電圧が印加されて駆動される場合に
は、液晶分子の平均分子軸が駆動電圧の大きさに応じた
角度で前記単安定化された位置から一方の側にチルト
し、 ＊ 他の極性（前記一の極性に対する逆極性をいう。以
下、同じ）の電圧が印加されている場合には、液晶分子
の平均分子軸が駆動電圧の大きさに応じた角度で前記単
安定化された位置から他方の側（すなわち、前記一の極
性の電圧を印加したときにチルトする側とは反対の側）
にチルトする液晶、を挙げることができる。つまり、本
実施の形態に用いる液晶２は、カイラルスメクチック液
晶本来のメモリ性（双安定性）が消失されたものであっ
て、チルト角の大きさを印加電圧によって連続的に制御
することができ、それに伴って液晶素子の光量も連続的
に変化させることができ、階調表示を可能とするもので
ある。As the chiral smectic liquid crystal 2 used in the present embodiment, * when the driving voltage is not applied, the average molecular axis of the liquid crystal molecules shows a mono-stabilized alignment state, When the driving voltage is applied to drive the liquid crystal molecules, the average molecular axis of the liquid crystal molecules tilts from the mono-stabilized position to one side at an angle according to the magnitude of the driving voltage, When a voltage of the opposite polarity to the one polarity (hereinafter the same) is applied, the position where the average molecular axis of the liquid crystal molecules is mono-stabilized at an angle according to the magnitude of the driving voltage. To the other side (that is, the side opposite to the side that tilts when a voltage of the one polarity is applied)
A liquid crystal that tilts to can be mentioned. That is, the liquid crystal 2 used in the present embodiment is one in which the original memory property (bistability) of the chiral smectic liquid crystal is lost, and the magnitude of the tilt angle can be continuously controlled by the applied voltage. Accordingly, the light quantity of the liquid crystal element can be continuously changed, and gradation display is possible.

【００１４】この場合、前記一の極性の駆動電圧を印加
することによって最大チルト状態とした場合におけるチ
ルト角は、前記他の極性の電圧を印加することによって
最大チルト状態とした場合におけるチルト角と異ならせ
ると良い。In this case, the tilt angle in the case of the maximum tilt state by applying the drive voltage of the one polarity is the same as the tilt angle in the case of the maximum tilt state by applying the voltage of the other polarity. It is better to make them different.

【００１５】本実施の形態に用いるカイラルスメクチッ
ク液晶２は、ＤＳＣ（示差走査熱量計）測定において、
高温側より、等方性液体相（ＩＳＯ．）−コレステリッ
ク相（Ｃｈ）−カイラルスメクチックＣ相（Ｓｍ
Ｃ^*）、又は、等方性液体相（ＩＳＯ．）−カイラルス
メクチックＣ相（ＳｍＣ^*）の相転移系列を示すものを
挙げることができる。なお、かかる液晶２は、電圧を印
加していない状態で液晶分子が仮想コーンのエッジより
内側の位置で安定化する状態で用いると良い。The chiral smectic liquid crystal 2 used in this embodiment has a DSC (differential scanning calorimeter) measurement
From the high temperature side, an isotropic liquid phase (ISO.)-Cholesteric phase (Ch) -chiral smectic C phase (Sm
C ^* ) or an isotropic liquid phase (ISO.)-Chiral smectic C phase (SmC ^* ) phase transition series can be mentioned. The liquid crystal 2 is preferably used in a state where liquid crystal molecules are stabilized at a position inside the edge of the virtual cone in the state where no voltage is applied.

【００１６】ここで、「ＤＳＣ（示差走査熱量計）測定
において」としたのは、次の理由による。すなわち、同
じ液晶材料であるにもかかわらず、測定方法を変えた場
合には観察される相が異なることがある。例えば、ＤＳ
Ｃ（示差走査熱量計）測定によって「高温側より、等方
性液体相（ＩＳＯ．）−コレステリック相（Ｃｈ）−カ
イラルスメクチックＣ相（ＳｍＣ^*）、又は、等方性液
体相（ＩＳＯ．）−カイラルスメクチックＣ相（ＳｍＣ
^*）の相転移系列」を示す液晶材料であっても、他の測
定方法を用いた場合には別の相（例えば、スメクチック
Ａ相のようなもの）が観察されることがある。ＤＳＣ
（示差走査熱量計）測定以外の方法によって、「高温側
より、等方性液体相（ＩＳＯ．）−コレステリック相
（Ｃｈ）−カイラルスメクチックＣ相（ＳｍＣ^*）、又
は、等方性液体相（ＩＳＯ．）−カイラルスメクチック
Ｃ相（ＳｍＣ^*）の相転移系列」を示さないからといっ
て権利範囲外と解釈されてしまわないように、特許請求
の範囲では「ＤＳＣ（示差走査熱量計）測定において」
とした。The reason for "in DSC (differential scanning calorimeter) measurement" is as follows. That is, even if the liquid crystal materials are the same, the observed phases may differ when the measurement method is changed. For example, DS
According to C (Differential Scanning Calorimeter) measurement, “from the high temperature side, an isotropic liquid phase (ISO.)-Cholesteric phase (Ch) -chiral smectic C phase (SmC ^* ) or an isotropic liquid phase (ISO.) -Chiral smectic C phase (SmC
^{Even in the case} of a liquid crystal material exhibiting the “ ^* ) phase transition series”, another phase (for example, a smectic A phase) may be observed when another measuring method is used. DSC
By a method other than (differential scanning calorimeter) measurement, “from the high temperature side, an isotropic liquid phase (ISO.)-Cholesteric phase (Ch) -chiral smectic C phase (SmC ^* ) or an isotropic liquid phase ( ISO.)-Chiral Smectic C phase (SmC ^* ) phase transition series ”is not interpreted as being out of the scope of right just because it does not indicate“ DSC (Differential Scanning Calorimeter) measurement ”. At "
And

【００１７】このようなカイラルスメクチック液晶２
は、ビフェニル骨格やフェニルシクロヘキサンエステル
骨格やフェニルピリミジン骨格等を有する炭化水素系液
晶材料、ナフタレン系液晶材料、ポリフッ素系液晶材料
を適宜選択して調整すれば良い。Such a chiral smectic liquid crystal 2
May be adjusted by appropriately selecting a hydrocarbon liquid crystal material having a biphenyl skeleton, a phenylcyclohexane ester skeleton, a phenylpyrimidine skeleton, a naphthalene liquid crystal material, or a polyfluorine liquid crystal material.

【００１８】その本発明に適用できる液晶素子は、特開
２０００−３３８４６４号公報に記載の素子であり、該
液晶材料の相転移系列が等方性液体相（ＩＳＯ．）−コ
レステリック相（Ｃｈ）−カイラルスメクチックＣ相
（ＳｍＣ^＊）、または等方性液体相（ＩＳＯ．）−カイ
ラルスメクチックＣ相（ＳｍＣ^＊）を示し、ＳｍＣ^＊相
への転移の際に一対の基板間へ、正負いずれかのＤＣ電
圧を印加することで、２つの層方向のうち一方の層方向
のみに揃え、即ち平均一軸配向処理軸とスメクチック層
法線方向のずれ方向が一定となるようにし、電圧無印加
の状態で液晶分子仮想コーンエッジの内側に安定化さ
せ、そのメモリ性を消失させたＳｍＣ^＊相の配向状態を
得ている。The liquid crystal element applicable to the present invention is the element described in Japanese Patent Application Laid-Open No. 2000-338464, and the phase transition series of the liquid crystal material is an isotropic liquid phase (ISO.)-Cholesteric phase (Ch). A chiral smectic C phase (SmC ^* ) or an isotropic liquid phase (ISO.)-A chiral smectic C phase (SmC ^* ), which is either positive or negative between a pair of substrates at the time of transition to the SmC ^* phase DC voltage is applied to align only one of the two layer directions, that is, the average uniaxial orientation treatment axis and the smectic layer normal direction are deviated in a constant direction, and no voltage is applied. In this way, the alignment state of the SmC ^* phase in which the memory property is lost is obtained by stabilizing the liquid crystal molecules inside the virtual cone edge.

【００１９】また、本発明に用いられるカイラルスメク
チック液晶は相転移系列が、高温側より、等方性液体相
（ＩＳＯ.）−コレステリック相 （Ｃｈ）−カイラル
スメクチックＣ相 又は等方性液体相 （ＩＳＯ.）−カ
イラルスメクチックＣ相であるものが好ましい。以下に
本発明で用いられる液晶組成物を構成する好ましい化合
物の具体例を（１）〜（４）に示す。Further, the chiral smectic liquid crystal used in the present invention has a phase transition sequence from the high temperature side, and isotropic liquid phase (ISO.)-Cholesteric phase (Ch) -chiral smectic C phase or isotropic liquid phase ( Those which are in the ISO.)-Chiral smectic C phase are preferred. Specific examples of preferred compounds constituting the liquid crystal composition used in the present invention are shown below in (1) to (4).

【００２０】[0020]

【化１】（１） R₁,R₂ ： 炭素原子数が１〜２０である置換基を有して
いてもよい直鎖または分岐状のアルキル基 X₁,X₂ ： 単結合、O、COO、OOC Y₁,Y₂,Y₃,Y₄： ＨまたはＦ n：0または１[Chemical formula 1] (1) R ₁ , R ₂ : a linear or branched alkyl group having 1 to 20 carbon atoms and optionally having a substituent X ₁ , X ₂ : single bond, O, COO, OOC Y ₁ , Y ₂ , Y ₃ , Y ₄ : H or F n: 0 or 1

【００２１】[0021]

【化２】（２） R₁,R₂ ： 炭素原子数が１〜２０である置換基を有して
いてもよい直鎖または分岐状のアルキル基 X₁,X₂ ： 単結合、O、COO、OOC Y₁,Y₂,Y₃,Y₄： ＨまたはＦ[Chemical 2] (2) R ₁ , R ₂ : a linear or branched alkyl group having 1 to 20 carbon atoms and optionally having a substituent X ₁ , X ₂ : single bond, O, COO, OOC Y ₁ , Y ₂ , Y ₃ , Y ₄ : H or F

【００２２】[0022]

【化３】（３） R₁,R₂ ： 炭素原子数が１〜２０である置換基を有して
いてもよい直鎖または分岐状のアルキル基 X₁,X₂ ： 単結合、O、COO、OOC Y₁,Y₂,Y₃,Y₄： ＨまたはＦ[Chemical formula 3] (3) R ₁ , R ₂ : a linear or branched alkyl group having 1 to 20 carbon atoms and optionally having a substituent X ₁ , X ₂ : single bond, O, COO, OOC Y ₁ , Y ₂ , Y ₃ , Y ₄ : H or F

【００２３】[0023]

【化４】（４） R₁,R₂ ： 炭素原子数が１〜２０である置換基を有して
いてもよい直鎖または分岐状のアルキル基 X₁,X₂ ： 単結合、O、COO、OOC Y₁,Y₂,Y₃,Y₄： ＨまたはＦ[Chemical 4] (4) R ₁ , R ₂ : a linear or branched alkyl group having 1 to 20 carbon atoms and optionally having a substituent X ₁ , X ₂ : single bond, O, COO, OOC Y ₁ , Y ₂ , Y ₃ , Y ₄ : H or F

【００２４】なお、前記カイラルスメクチック液晶２の
バルク状態でのらせんピッチはセル厚（基板1ａ，1ｂの
間隙）の２倍より長くすると良い。The helical pitch of the chiral smectic liquid crystal 2 in the bulk state is preferably longer than twice the cell thickness (gap between the substrates 1a and 1b).

【００２５】（３）次に、液晶素子Ｐ_１，Ｐ_２の各構成
部材等について説明する。(3) Next, each component of the liquid crystal elements P ₁ and P ₂ will be described.

【００２６】上述した基板１ａ，１ｂには、ガラスやプ
ラスチック等の透明性の高い材料を用いれば良い。For the substrates 1a and 1b described above, a highly transparent material such as glass or plastic may be used.

【００２７】また、電極３ａ，３ｂには、Ｉｎ_２Ｏ_３や
ＩＴＯ（インジウム・ティン・オキサイド）等の材料を
用いれば良く、これらの電極３ａ，３ｂはそれぞれの基
板1ａ，1ｂに形成すると良い。Further, materials such as In ₂ O ₃ and ITO (indium tin oxide) may be used for the electrodes 3a and 3b, and these electrodes 3a and 3b may be formed on the respective substrates 1a and 1b. .

【００２８】さらに、各電極３ａ，３ｂの表面には、こ
れらの電極間のショートを防止するための絶縁膜５ａ，
５ｂを形成すると良く（図１には絶縁膜５ｂのみ図示、
図２には両方の絶縁膜５ａ，５ｂを図示）、かかる絶縁
膜５ａ，５ｂは、ＳｉＯ_２、ＴｉＯ_２、Ｔａ_２Ｏ_５等に
て形成すれば良い。Further, on the surface of each electrode 3a, 3b, an insulating film 5a, for preventing a short circuit between these electrodes,
5b is preferably formed (only the insulating film 5b is shown in FIG.
Both insulating films 5a and 5b are shown in FIG. 2), and the insulating films 5a and 5b may be formed of SiO ₂ , TiO ₂ , Ta ₂ O _5, or the like.

【００２９】また、カイラルスメクチック液晶２に接す
る位置には、その配向状態を制御するために一軸配向処
理を施した配向制御膜６ａ，６ｂを配置すると良い。か
かる配向制御膜６ａ，６ｂとしては、 ＊ ポリイミド、ポリイミドアミド、ポリアミド、ポリ
ビニルアルコール等の有機材料からなる溶液を塗布して
膜を形成し、該膜の表面にラビング処理を施したもの
や、 ＊ ＳｉＯ等の酸化物や窒化物からなる無機材料を基板
1ａ，1ｂに斜め方向から所定の角度で蒸着させて形成し
た斜方蒸着膜、を挙げることができる。なお、この配向
制御膜６ａ，６ｂの材質や一軸配向処理の条件等によ
り、液晶分子のプレチルト角（すなわち、配向制御膜６
ａ，６ｂの界面近傍において液晶分子が配向制御膜６
ａ，６ｂに対してなす角度）が調整される。Further, at positions contacting with the chiral smectic liquid crystal 2, alignment control films 6a and 6b subjected to uniaxial alignment treatment in order to control the alignment state may be arranged. As the alignment control films 6a and 6b, those obtained by applying a solution of an organic material such as polyimide, polyimideamide, polyamide, or polyvinyl alcohol to form a film, and subjecting the surface of the film to a rubbing treatment, Substrates made of inorganic materials consisting of oxides and nitrides such as SiO
An example is an oblique vapor deposition film formed by vapor-depositing 1a and 1b at a predetermined angle from an oblique direction. The pretilt angle of the liquid crystal molecules (that is, the alignment control films 6a and 6b, the conditions of the uniaxial alignment treatment, etc.).
In the vicinity of the interface between a and 6b, liquid crystal molecules are aligned in the alignment control film 6
The angle formed with respect to a and 6b) is adjusted.

【００３０】また、このような配向制御膜６ａ，６ｂ
は、カイラルスメクチック液晶２の両側に配置してそれ
らの両方に一軸配向処理を施せば良く、その場合におけ
る一軸配向処理方向（特にラビング方向）の関係は、用
いる液晶材料を考慮して、 ＊ アンチパラレル（両一軸配向処理方向が平行かつ逆
方向）、 ＊ ４５°以下の範囲でクロスする関係、 のいずれかになるように設定すれば良い。Further, such orientation control films 6a, 6b
May be arranged on both sides of the chiral smectic liquid crystal 2 and subjected to uniaxial alignment treatment on both of them. In this case, the relationship between the uniaxial alignment treatment directions (particularly the rubbing direction) should be determined in consideration of the liquid crystal material used. It may be set to either parallel (both uniaxial orientation processing directions are parallel and opposite directions), or * cross relationship in the range of 45 ° or less.

【００３１】さらに、基板1ａ，1ｂの間隙には、シリカ
ビーズ等からなるスペーサー（図２の符号８参照）を配
置して、かかるスペーサー８によってその間隙寸法を規
定するようにしてもよい。なお、間隙寸法は、液晶材料
に応じて調整すれば良いが、均一な一軸配向性を達成さ
せたり、電圧が印加されていない状態での液晶分子の平
均分子軸を配向処理軸Ｒの平均方向の軸と実質的に一致
させるために、０．３〜１０μｍの範囲に設定すること
が好ましい。Further, spacers made of silica beads or the like (see reference numeral 8 in FIG. 2) may be arranged in the gaps between the substrates 1a and 1b, and the spacers 8 may define the gap size. The gap size may be adjusted according to the liquid crystal material, but uniform uniaxial orientation is achieved, or the average molecular axis of the liquid crystal molecules in the state where no voltage is applied is set to the average direction of the alignment treatment axis R. It is preferable to set it in the range of 0.3 to 10 μm so as to substantially coincide with the axis of.

【００３２】またさらに、基板1ａ，1ｂの間隙にエポキ
シ樹脂等からなる接着粒子（不図示）を分散配置して、
両基板1ａ，1ｂの接着性や、液晶素子Ｐ_１，Ｐ_２の耐衝
撃性を向上させると良い。Furthermore, adhesive particles (not shown) made of epoxy resin or the like are dispersedly arranged in the gap between the substrates 1a and 1b,
It is preferable to improve the adhesiveness between the substrates 1a and 1b and the impact resistance of the liquid crystal elements P ₁ and P ₂ .

【００３３】さらに、液晶素子Ｐ_１，Ｐ_２は、透過型と
しても良く、反射型としても良い。なお、透過型の場合
には両基板1ａ，1ｂを透明にする必要があり、反射型の
場合には、基板1ａ，1ｂの一方に光を反射させる機能を
付与する必要がある。ここで、光を反射させる機能を付
与する方法としては、 ＊ 反射板や反射膜を、基板とは別体に設ける方法や、 ＊ 基板自体を反射部材で形成する方法や、等を挙げる
ことができる。Further, the liquid crystal elements P ₁ and P ₂ may be transmissive or reflective. In the case of a transmissive type, both substrates 1a and 1b need to be transparent, and in the case of a reflective type, one of the substrates 1a and 1b needs to have a function of reflecting light. Here, as a method of imparting a function of reflecting light, there may be mentioned * a method of providing a reflection plate or a reflection film separately from the substrate, * a method of forming the substrate itself with a reflection member, etc. it can.

【００３４】また、透過型の液晶素子の場合には両方の
基板に偏光板を（それらの偏光軸が互いに直交するよう
に）配置すれば良く、反射型の液晶素子の場合には少な
くとも一方の基板に偏光板を設ければ良い。In the case of a transmissive liquid crystal element, polarizing plates may be arranged on both substrates (so that their polarization axes are orthogonal to each other), and in the case of a reflective liquid crystal element, at least one of them may be arranged. A polarizing plate may be provided on the substrate.

【００３５】さらに、本発明に係る液晶素子Ｐ_１，Ｐ_２
は単純マトリクス型としてもアクティブマトリクス型と
しても良いが、単純マトリクス型にする場合には電極３
ａ，３ｂをストライプ状に形成して互いに交差するよう
に配置すれば良く、アクティブマトリクス型にする場合
には一方の電極３ａ又は３ｂをドット状にマトリクス状
に配置し、各電極にスイッチング素子４を接続し、他方
の電極３ｂ又は３ａを基板全面或は一部に形成すると良
い。なお、スイッチング素子４としては、ＴＦＴやＭＩ
Ｍ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）等
を用いれば良い。Furthermore, the liquid crystal elements P ₁ and P _{2 according} to the present invention
May be a simple matrix type or an active matrix type, but in the case of a simple matrix type, the electrode 3
It suffices to form a and 3b in a stripe shape and to arrange them so as to intersect with each other. In the case of an active matrix type, one electrode 3a or 3b is arranged in a dot-like matrix shape, and the switching element 4 is arranged on each electrode. And the other electrode 3b or 3a is preferably formed on the entire surface or a part of the substrate. The switching element 4 may be a TFT or MI.
M (Metal-Insulator-Metal) or the like may be used.

【００３６】またさらに、上述した液晶素子Ｐ_１，Ｐ_２
を用いてカラー表示を行うようにしても良い。このよう
なカラー表示を行う方法としては、 ・ 各画素にカラーフィルターを配置する方法や、 ・ そのようなカラーフィルターを用いず、液晶素子に
対して異なる色の光を順次照射すると共に該光の照射に
同期させて画像を変更する方法（いわゆるフィールドシ
ーケンシャル方式）、を挙げることができる。Furthermore, the above-mentioned liquid crystal elements P ₁ and P ₂
May be used for color display. Examples of such a color display method include: a method of arranging a color filter in each pixel; and a method of irradiating liquid crystal elements with light of different colors sequentially without using such a color filter. A method of changing an image in synchronization with irradiation (a so-called field sequential method) can be mentioned.

【００３７】ところで、上述のような階調表示を行うに
は、少なくともいずれか一方の電極３ａ，３ｂに駆動回
路（図３の符号２１参照）を接続して階調信号を供給す
ると良い。To perform the gradation display as described above, it is preferable to connect a driving circuit (see reference numeral 21 in FIG. 3) to at least one of the electrodes 3a and 3b to supply the gradation signal.

【００３８】（４）次に、ＴＦＴを用いたアクティブマ
トリクス型液晶素子Ｐ_１の構成の一例を、図１及び図３
を参照して説明する。(4) Next, an example of the structure of the active matrix type liquid crystal element P ₁ using a TFT is shown in FIGS.
Will be described with reference to.

【００３９】図に示す液晶素子Ｐ_１は、所定間隙を開け
た状態に配置した一対のガラス基板1ａ，1ｂ、を備えて
おり、一方のガラス基板１ａの全面には、均一な厚みの
共通電極３ａが形成され、共通電極３ａの表面には配向
制御膜６ａが形成されている。The liquid crystal element P ₁ shown in the figure is provided with a pair of glass substrates 1a and 1b which are arranged with a predetermined gap therebetween, and a common electrode having a uniform thickness is formed on the entire surface of one glass substrate 1a. 3a is formed, and an alignment control film 6a is formed on the surface of the common electrode 3a.

【００４０】また、他方のガラス基板１ｂの側には、図
３に示すように、ゲート線Ｇ_１，Ｇ _２，…が図示Ｘ方向
に多数配置され、ゲート線Ｇ_１，Ｇ_２，…とは絶縁され
た状態のソース線Ｓ_１，Ｓ_２，…が図示Ｙ方向に多数配
置されている。そして、これらのゲート線Ｇ_１，Ｇ_２，
…及びソース線Ｓ_１，Ｓ_２，…の各交点の画素には、ス
イッチング素子としての薄膜トランジスタ（アモルファ
スＳｉＴＦＴ）４や、ＩＴＯ膜等の透明導電膜からなる
画素電極３ｂ及び保持容量電極７等が配置されている。On the other glass substrate 1b side,
As shown in 3, the gate line G₁, G _Two, ... is the X direction in the figure
A large number of gate lines G₁, G_TwoInsulated from ...
Source line S in a closed state₁, S_Two, ... are arranged in the Y direction in the figure
It is placed. And these gate lines G₁, G_Two，
... and source line S₁, S_TwoThe pixel at each intersection of
A thin film transistor (amorpha
(SiTFT) 4 and a transparent conductive film such as an ITO film
The pixel electrode 3b, the storage capacitor electrode 7, etc. are arranged.

【００４１】このうち、アモルファスＳｉＴＦＴ４は、
図１に示すように、ゲート電極１０と、窒化シリコン
（ＳｉＮx）からなる絶縁膜（ゲート絶縁膜）５ｂと、
半導体層であるａ−Ｓｉ層１１やｎ^＋ａ−Ｓｉ層１２，
１３と、ソース電極１４と、ドレイン電極１５と、チャ
ネルを保護するチャネル保護膜１６と、によって構成さ
れている。すなわち、ガラス基板１ｂには各画素毎にゲ
ート電極１０が形成され、該ゲート電極１０の表面は絶
縁膜５ｂにて覆われ、絶縁膜５ｂの表面であってゲート
電極１０を形成した位置にはａ−Ｓｉ層１１が形成され
ている。また、このａ−Ｓｉ層１１の表面には、互いに
離間するようにｎ^＋ａ−Ｓｉ層１２，１３が形成されて
おり、各ｎ^＋ａ−Ｓｉ層１２，１３にはソース電極１４
やドレイン電極１５が互いに離間した状態に形成されて
いる。さらに、これらのａ−Ｓｉ層１１や電極１４，１
５を覆うようにチャネル保護膜１６が形成されている。Of these, the amorphous SiTFT 4 is
As shown in FIG. 1, a gate electrode 10, an insulating film (gate insulating film) 5b made of silicon nitride (SiNx),
A-Si layer 11 and n ⁺ a-Si layer 12, which are semiconductor layers,
13, a source electrode 14, a drain electrode 15, and a channel protection film 16 that protects the channel. That is, the gate electrode 10 is formed for each pixel on the glass substrate 1b, the surface of the gate electrode 10 is covered with the insulating film 5b, and at the position where the gate electrode 10 is formed on the surface of the insulating film 5b. The a-Si layer 11 is formed. Further, n ⁺ a-Si layers 12 and 13 are formed on the surface of the a-Si layer 11 so as to be separated from each other, and the source electrode 14 is formed on each of the n ⁺ a-Si layers 12 and 13.
The drain electrodes 15 are formed so as to be separated from each other. Further, these a-Si layer 11 and electrodes 14, 1
A channel protective film 16 is formed so as to cover the film 5.

【００４２】そして、ＴＦＴ４のゲート電極１０は上述
したゲート線Ｇ_１，Ｇ_２，…を介して走査信号ドライバ
２０に接続され、ＴＦＴ４のソース電極１４はソース線
Ｓ_１，Ｓ_２，…を介して情報信号ドライバ２１に接続さ
れ、ＴＦＴ４のドレイン電極１５は画素電極３ｂに接続
されている。The gate electrode 10 of the TFT 4 is connected to the scanning signal driver 20 via the above-mentioned gate lines G ₁ , G ₂ , ... And the source electrode 14 of the TFT 4 is connected via the source lines S ₁ , S ₂ ,. Are connected to the information signal driver 21, and the drain electrode 15 of the TFT 4 is connected to the pixel electrode 3b.

【００４３】ところで、上述した保持容量電極７はガラ
ス基板１ｂの表面に形成されており、上述した絶縁膜５
ｂは、この保持容量電極７及びガラス基板１ｂを覆う位
置まで形成され、上述したソース電極１４や画素電極３
ｂはこの絶縁膜５ｂの表面に形成されている。これによ
り、保持容量電極７と画素電極３ｂとは、絶縁膜５ｂを
挟んだ状態に配置されることとなり、これらによって、
液晶２と並列の形で設けられた保持容量Ｃsが構成され
ることとなる（図４参照）。なお、この保持容量電極７
は、面積を大きくした場合における開口率低下を防止す
るため、透明なＩＴＯによって形成すると良い。The storage capacitor electrode 7 described above is formed on the surface of the glass substrate 1b, and the insulating film 5 described above is used.
b is formed up to a position covering the storage capacitor electrode 7 and the glass substrate 1b, and the source electrode 14 and the pixel electrode 3 described above are formed.
b is formed on the surface of the insulating film 5b. As a result, the storage capacitor electrode 7 and the pixel electrode 3b are arranged so as to sandwich the insulating film 5b.
The storage capacitor Cs provided in parallel with the liquid crystal 2 is configured (see FIG. 4). The storage capacitor electrode 7
Is preferably made of transparent ITO in order to prevent a decrease in aperture ratio when the area is increased.

【００４４】また、図１に示すように、上述したＴＦＴ
４や画素電極３ｂの表面には配向制御膜６ｂが形成され
ており、その表面には一軸配向処理（ラビング処理）が
施されている。Further, as shown in FIG. 1, the above-mentioned TFT
An alignment control film 6b is formed on the surfaces of the pixel electrodes 4 and the pixel electrodes 3b, and a uniaxial alignment treatment (rubbing treatment) is applied to the surfaces.

【００４５】さらに、これらのガラス基板1ａ，1ｂの間
隙であって、画素電極３ｂと共通電極３ａとの間には、
自発分極を有するカイラルスメクチック液晶２が配置さ
れていて、液晶容量Ｃlcが構成されることとなる（図４
参照）。Further, in the gap between the glass substrates 1a and 1b, between the pixel electrode 3b and the common electrode 3a,
The chiral smectic liquid crystal 2 having spontaneous polarization is arranged to form the liquid crystal capacitance Clc (FIG. 4).
reference).

【００４６】また、このような液晶素子Ｐ_１の両側に
は、互いに偏光軸が直交した関係にある一対の偏光板
（不図示）が配置されている。A pair of polarizing plates (not shown) having polarization axes orthogonal to each other are arranged on both sides of the liquid crystal element P ₁ .

【００４７】なお、図１に示す液晶素子Ｐ_１ではアモル
ファスＳｉＴＦＴ４を用いているが、もちろんこれに限
る必要はなく、多結晶Ｓｉ（ｐ−Ｓｉ）ＴＦＴを用いて
も良い。Although the liquid crystal element P ₁ shown in FIG. 1 uses the amorphous SiTFT 4, it is of course not limited to this, and a polycrystalline Si (p-Si) TFT may be used.

【００４８】（５）次に、上述した液晶素子Ｐ_１の駆動
方法の一例について説明する。(5) Next, an example of a method for driving the above-mentioned liquid crystal element P ₁ will be described.

【００４９】上述した液晶素子Ｐ_１においては、走査信
号ドライバ２０から各ゲート線Ｇ_１，Ｇ_２，…にはゲー
ト電圧が線順次に印加され、ＴＦＴ４はゲート電圧が印
加されることによってオン状態となる。In the liquid crystal element P ₁ described above, the gate voltage is line-sequentially applied from the scanning signal driver 20 to the gate lines G ₁ , G ₂ , ... And the TFT 4 is turned on by the gate voltage being applied. Becomes

【００５０】一方、ゲート電圧の印加に同期して、情報
信号ドライバ２１からソース線Ｓ_１，Ｓ_２，…にはソー
ス電圧（各画素に書き込む情報に応じた情報信号電圧）
が印加される。したがって、ＴＦＴ４がオン状態にある
画素では、ソース電圧がＴＦＴ４及び画素電極３ｂを介
して液晶２に印加され、液晶２のスイッチングが画素単
位で行われる。On the other hand, in synchronization with the application of the gate voltage, the source voltage (information signal voltage corresponding to the information to be written in each pixel) from the information signal driver 21 to the source lines S ₁ , S ₂ , ...
Is applied. Therefore, in the pixel in which the TFT 4 is in the ON state, the source voltage is applied to the liquid crystal 2 via the TFT 4 and the pixel electrode 3b, and the liquid crystal 2 is switched in a pixel unit.

【００５１】そして、このような駆動を一定期間（フレ
ーム期間）毎に繰り返し、画像の書き換えを行うように
なっている。Then, such driving is repeated every fixed period (frame period) to rewrite the image.

【００５２】(６)なお、図６に示すように、１つのフレ
ーム期間Ｆ_０を複数のフィールド期間Ｆ_１，Ｆ_２，…に
分割し、各フィールド期間Ｆ_１，Ｆ_２，…でそれぞれ画
像書き換えを行うようにしてもよい。以下、その駆動方
法について説明する。[0052] (6) In addition, as shown in FIG. 6, one frame period _{F 0} a plurality of field periods _F 1, _{F 2,} divided ..., each field period _F 1, _{F 2,} respectively ... in the image Rewriting may be performed. The driving method will be described below.

【００５３】ここで、図６は、各フレーム期間Ｆ_０を２
つのフィールド期間Ｆ_１，Ｆ_２に分割した例を示す図で
あり、同図(a)は、ある１本のゲート線Ｇ_ｉにゲート電
圧Ｖgが印加される様子を示す図、同図(b)は、ある１本
のソース線Ｓ_ｊにソース電圧Ｖｓが印加される様子を示
す図、同図(c)は、これらゲート線Ｇ_ｉ及びソース線Ｓ
_ｊの交差部の画素（すなわち、液晶２）に電圧Ｖpixが
印加される様子を示す図、同図(d)は、当該画素におけ
る透過光量の変化を示す図である。なお、液晶２には、
図５に示す特性のものを用いている。Here, in FIG. 6, each frame period F _{0 is set} to 2
Is a diagram showing an example of dividing One of the field period F _1, F _2, Fig. (A) is a view showing a state where the gate voltage Vg is applied to the gate line G _i of a certain one, the drawing (b ) Is a diagram showing how a source voltage Vs is applied to a certain source line S _j, and FIG. 7 (c) is a diagram showing these gate lines G _i and source lines S _j.
FIG. 6D is a diagram showing how the voltage Vpix is applied to the pixel (that is, the liquid crystal 2) at the intersection of _j , and FIG. 7D is a diagram showing changes in the amount of transmitted light at the pixel. The liquid crystal 2 has
The characteristics shown in FIG. 5 are used.

【００５４】いま、ある１本のゲート線Ｇ_ｉに一定期間
（選択期間Ｔon）だけゲート電圧Ｖgが印加され（同図
(a)参照）、ある１本のソース線Ｓ_ｊには、ゲート電圧
Ｖgの印加に同期した選択期間Ｔonに、共通電極３ａの
電位Ｖcを基準電位としたソース電圧Ｖｓ（＝＋Ｖx）が
印加される（同図(b)参照）。すると、当該画素のＴＦ
Ｔ４はゲート電圧Ｖgの印加によってオンされ、ソース
電圧ＶxがＴＦＴ４及び画素電極３ｂを介して印加され
て液晶容量Ｃlc及び保持容量Ｃsの充電がなされる。Now, a gate voltage Vg is applied to a certain gate line G _i for a certain period (selection period Ton) (see FIG.
(See (a)), a source voltage Vs (= + Vx) with the potential Vc of the common electrode 3a as a reference potential is applied to a certain one source line S _j during the selection period Ton synchronized with the application of the gate voltage Vg. (See Figure (b)). Then, the TF of the pixel
T4 is turned on by applying the gate voltage Vg, and the source voltage Vx is applied via the TFT 4 and the pixel electrode 3b to charge the liquid crystal capacitance Clc and the storage capacitance Cs.

【００５５】ところで、選択期間Ｔon以外の非選択期間
Ｔoffには、ゲート電圧Ｖgは他のゲート線Ｇ_１，Ｇ_２，
…に印加されていて同図(a)に示すゲート線Ｇ_ｉには印
加されず、当該画素のＴＦＴ４はオフとなる。したがっ
て、液晶容量Ｃlc及び保持容量Ｃsは、この間、充電さ
れた電荷を保持することとなる（同図(c)参照）。これ
により、１フィールド期間Ｆ_１を通じて液晶２には電圧
Ｖpix（＝＋Ｖx）が印加され続けることとなり、ほぼ同
じ透過光量Ｔxが維持されることとなる（同図(d)参
照）。ここで、選択期間Ｔonが比較的短い場合には、液
晶容量Ｃlc及び保持容量Ｃsへの充電及び液晶２のスイ
ッチングは非選択期間Ｔoffに行われる。かかる場合
は、自発分極の反転によって充電された電荷が相殺さ
れ、液晶２に印加される電圧Ｖpixは同図(c)のように＋
ＶxよりＶdだけ小さい値を取る。By the way, in the non-selection period Toff other than the selection period Ton, the gate voltage Vg is set to the other gate lines G ₁ , G ₂ ,
, And is not applied to the gate line G _i shown in FIG. 9A, the TFT 4 of the pixel is turned off. Therefore, the liquid crystal capacitance Clc and the storage capacitance Cs hold the charged electric charges during this period (see FIG. 7C). As a result, the voltage Vpix (= + Vx) is continuously applied to the liquid crystal 2 throughout the one-field period F ₁ , and the almost same amount of transmitted light Tx is maintained (see FIG. 3D). Here, when the selection period Ton is relatively short, the liquid crystal capacitance Clc and the storage capacitance Cs are charged and the liquid crystal 2 is switched during the non-selection period Toff. In such a case, the charged charges are canceled by the reversal of the spontaneous polarization, and the voltage Vpix applied to the liquid crystal 2 is + as shown in FIG.
It takes a value smaller than Vx by Vd.

【００５６】次のフィールド期間Ｆ_２においては、上述
したゲート線Ｇ_ｉには再びゲート電圧Ｖgが印加され
（同図(a)参照）、これと同期してソース線Ｓ_ｊには、
先のものとは逆極性のソース電圧−Ｖxが印加される
（同図(b)参照）。これによって、ソース電圧−Ｖxが液
晶容量Ｃlc及び保持容量Ｃsに充電されると共に、非選
択期間Ｔoffにおいてはその電荷が保持される（同図(c)
参照）。これにより、１フィールド期間Ｆ_２を通じて液
晶２には電圧Ｖpix（＝−Ｖx）が印加され続けることと
なり、ほぼ同じ透過光量Ｔyが維持されることとなる
（同図(d)参照）。ここで、選択期間Ｔonが比較的短い
場合には、液晶容量Ｃlc及び保持容量Ｃsへの充電及び
液晶２のスイッチングは非選択期間Ｔoffに行われる。
かかる場合は、自発分極の反転によって充電された電荷
が相殺され、液晶２に印加される電圧Ｖpixは図６(c)の
ように−ＶxよりＶdだけ大きい値を取る。In the next field period F ₂ , the gate voltage Vg is applied again to the above-mentioned gate line G _i (see (a) in the same figure), and in synchronization with this, the source line S _j becomes
A source voltage -Vx having the opposite polarity to that of the previous one is applied (see (b) in the same figure). As a result, the source voltage −Vx is charged in the liquid crystal capacitance Clc and the storage capacitance Cs, and the electric charge is held in the non-selection period Toff ((c) in the figure).
reference). As a result, the voltage Vpix (= -Vx) is continuously applied to the liquid crystal ₂ throughout the one-field period F2, and the almost same transmitted light amount Ty is maintained (see FIG. 3D). Here, when the selection period Ton is relatively short, the liquid crystal capacitance Clc and the storage capacitance Cs are charged and the liquid crystal 2 is switched during the non-selection period Toff.
In such a case, the charged charges are canceled by the reversal of the spontaneous polarization, and the voltage Vpix applied to the liquid crystal 2 has a value larger than -Vx by Vd as shown in FIG. 6C.

【００５７】ところで、図６に示す駆動方法によれば、
各フィールド期間Ｆ_１，Ｆ_２単位で印加電圧の大きさに
応じて液晶２がスイッチングされ、各フィールド期間Ｆ
_１，Ｆ_２単位で異なる階調表示状態（透過光量Ｔx，Ｔ
y）が得られ、フレ−ム期間Ｆ _０の全体でそれらＴx，Ｔ
yを平均した透過光量が得られる。By the way, according to the driving method shown in FIG.
Each field period F₁, F_TwoThe magnitude of the applied voltage in units
The liquid crystal 2 is switched accordingly, and each field period F
₁, F_TwoDifferent gradation display state (transmitted light amount Tx, T
y) is obtained, and the frame period F ₀In total Tx, T
The amount of transmitted light obtained by averaging y is obtained.

【００５８】なお、２番目のフィールド期間Ｆ_２におけ
る透過光量Ｔyは、Ｔxよりかなり小さくてほぼ０レベル
であり、フレ−ム期間全体の透過光量は、上述のような
透過光量の平均化によって最初のフィールド期間Ｆ_１の
透過光量に比べて低下することとなる。したがって、実
際の駆動においては、フレ−ム期間全体で得たい透過光
量（表示画像の階調）に基づいて、最初のフィールド期
間Ｆ_１の透過光量Ｔxを（表示階調よりも高めに）決定
し、該透過光量Ｔxを得るような電圧Ｖxを印加すれば良
い。The amount of transmitted light Ty in the second field period F ₂ is substantially smaller than Tx and is almost 0 level, and the amount of transmitted light in the entire frame period is first calculated by averaging the amount of transmitted light as described above. This is lower than the amount of transmitted light in the field period F ₁ of. Therefore, in the actual driving, the transmitted light amount Tx in the first field period F ₁ is determined (higher than the display gradation) based on the transmitted light amount (display image gradation) desired in the entire frame period. Then, a voltage Vx that obtains the transmitted light amount Tx may be applied.

【００５９】なお、上述のように駆動した場合、奇数フ
ィールド期間（例えばＦ_１）では正極性の電圧（＋Ｖ
x）が液晶２に印加され、偶数フィールド期間（例えば
Ｆ_２）では負極性の電圧（−Ｖx）が液晶２に印加され
ることとなるため、液晶２に実際に印加される電圧が時
間的に交流化され、液晶２の劣化が防止される。When driven as described above, a positive voltage (+ V) is generated in the odd field period (for example, F ₁ ).
x) is applied to the liquid crystal 2 and a negative voltage (−Vx) is applied to the liquid crystal 2 in the even field period (for example, F ₂ ), so that the voltage actually applied to the liquid crystal 2 is temporal. And the deterioration of the liquid crystal 2 is prevented.

【００６０】また、最初のフィールド期間Ｆ_１において
は高輝度表示を行い、次のフィールド期間Ｆ_２では低輝
度表示を行うため、時間開口率が５０％以下程度とな
る。したがって、かかる液晶素子で動画像を表示した場
合、その画質が良好なものとなる。Further, since the high brightness display is performed in the first field period F _{1 and} the low brightness display is performed in the next field period F ₂ , the time aperture ratio is about 50% or less. Therefore, when a moving image is displayed by such a liquid crystal element, the image quality becomes good.

【００６１】（７）次に、本実施の形態に係る液晶素子
の製造方法について説明する。(7) Next, a method of manufacturing the liquid crystal element according to this embodiment will be described.

【００６２】上述の液晶素子を製造するに際しては、 ・ 所定間隙を開けた状態に一対の基板1ａ，1ｂを配置
する工程と、 ・ これら一対の基板1ａ，1ｂの間隙にカイラルスメク
チック液晶２を配置する工程と、 ・ 該カイラルスメクチック液晶２を挟み込むように一
対の電極３ａ，３ｂを配置する工程と、を適切な順序で
実施する。In manufacturing the above-mentioned liquid crystal element, a step of arranging the pair of substrates 1a and 1b with a predetermined gap left between them, and a chiral smectic liquid crystal 2 in the gap between the pair of substrates 1a and 1b. And a step of arranging the pair of electrodes 3a and 3b so as to sandwich the chiral smectic liquid crystal 2 in an appropriate order.

【００６３】そして、前記一対の基板1ａ，1ｂに挟持さ
れた状態の前記カイラルスメクチック液晶２が等方性液
体相（ＩＳＯ．）又はコレステリック相（Ｃｈ）を発現
するまで昇温し、その後、カイラルスメクチックＣ相
（ＳｍＣ^*）まで降温する。このとき、スメクチック相
の高温部において、単安定側のコーンエッジから逆方向
へ液晶がチルトするＤＣ成分を有する波形（つまり、そ
のようなＤＣ成分を有する波形の電圧）を印加する。Then, the temperature is raised until the chiral smectic liquid crystal 2 sandwiched between the pair of substrates 1a and 1b develops an isotropic liquid phase (ISO.) Or a cholesteric phase (Ch), and then the chiral The temperature is lowered to the smectic C phase (SmC ^* ). At this time, in the high temperature portion of the smectic phase, a waveform having a DC component in which the liquid crystal tilts in the opposite direction from the cone edge on the monostable side (that is, a voltage having a waveform having such a DC component) is applied.

【００６４】（８）次に、本実施の形態の効果について
説明する。(8) Next, the effect of this embodiment will be described.

【００６５】本実施の形態によれば、上述のような電界
印加配向処理条件とすることにより、駆動特性、配向特
性を飛躍的に高めることが可能となる。According to the present embodiment, the driving characteristics and the orientation characteristics can be dramatically improved by setting the electric field application orientation processing conditions as described above.

【００６６】また、本実施の形態によれば、階調制御を
可能にしたカイラルスメクチック相を示す液晶を用いた
液晶素子であって、配向欠陥がなく、高いコントラスト
比とムラのない均一なスイッチング特性を有する液晶素
子が提供される。Further, according to the present embodiment, a liquid crystal element using a liquid crystal exhibiting a chiral smectic phase capable of gradation control, has no alignment defect, has a high contrast ratio, and has uniform switching without unevenness. A liquid crystal device having characteristics is provided.

【００６７】[0067]

【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。The present invention will be described in more detail below with reference to examples.

【００６８】（実施例１） ＜液晶組成物の調製＞下記液晶性化合物を混合して液晶
組成物ＬＣ−１を調製した。構造式に併記した数値は混
合の際の重量比率である。Example 1 <Preparation of Liquid Crystal Composition> The following liquid crystal compounds were mixed to prepare a liquid crystal composition LC-1. The numerical values given in the structural formulas are weight ratios upon mixing.

【００６９】[0069]

【化５】 [Chemical 5]

【００７０】上記液晶組成物LＣ-1の物性パラメータを
以下に示す。The physical property parameters of the above liquid crystal composition LC-1 are shown below.

【００７１】 86.3 61.2 -7.2℃ 相転移温度（℃） ：ＩＳＯ． → Ｃｈ → ＳｍＣ^* → Ｃｒｙ 自発分極（３０℃）：Ｐｓ＝２．９ｎＣ／ｃｍ^２ コーン角（３０℃）：Θ＝２３．３°（１００Ｈｚ，±１２．５Ｖ、基板間隙は １．４μｍ） δ（３０℃）：２１．６° ＳｍＣ^*相でのらせんピッチ（３０℃）：２０μｍ以上[0071]                             86.3 61.2 -7.2 ° C Phase transition temperature (° C.): ISO. → Ch → SmC^*  → Cry Spontaneous polarization (30 ° C.): Ps = 2.9 nC / cm^Two Cone angle (30 ° C): Θ = 23.3 ° (100Hz, ± 12.5V, substrate gap 1.4 μm) δ (30 ° C): 21.6 ° SmC^*Helical pitch in phase (30 ° C): 20 μm or more

【００７２】なお、上記相転移温度については下記の条
件によって測定した。 測定装置；Perkin Elmer社製 DSC Pyris1 測定条件；100℃で1分間保持した後、5℃/minで-30℃ま
で降温し、その後-30℃で5分間保持した後、5℃/minで1
00℃まで昇温して測定The phase transition temperature was measured under the following conditions. Measuring device; Perkin Elmer's DSC Pyris1 Measuring condition: After holding at 100 ° C for 1 minute, the temperature was lowered to -30 ° C at 5 ° C / min, then at -30 ° C for 5 minutes, and then at 5 ° C / min for 1 minute.
Measure up to 00 ℃

【００７３】＜液晶セルの作製＞まず、厚さ１．１ｍｍ
の一対のガラス基板1ａ，1ｂのそれぞれに、透明電極と
して７００ÅのＩＴＯ膜（インジウム・ティン・オキサ
イド膜）３ａ，３ｂを形成した。なお、この透明電極３
ａ，３ｂのパターニングは行わず、液晶セルを単画素と
した。該基板の透明電極３ａ，３ｂ上に、市販のＴＦＴ
用配向膜（日産化学社製のＳＥ７９９２）をスピンコー
ト法により塗布し、その後、８０℃の温度で５分間の前
乾燥を行ない、さらに２００℃の温度で１時間の加熱焼
成を施し、膜厚５０Åのポリイミド被膜６ａ，６ｂを得
た。<Production of Liquid Crystal Cell> First, the thickness is 1.1 mm.
On each of the pair of glass substrates 1a and 1b, 700Å ITO films (indium tin oxide film) 3a and 3b were formed as transparent electrodes. The transparent electrode 3
The patterning of a and 3b was not performed, and the liquid crystal cell was a single pixel. A commercially available TFT is formed on the transparent electrodes 3a and 3b of the substrate.
Coating film (SE7992 manufactured by Nissan Chemical Industries, Ltd.) by spin coating, followed by pre-drying for 5 minutes at a temperature of 80 ° C., followed by heating and baking at a temperature of 200 ° C. for 1 hour to obtain a film thickness. 50Å polyimide coatings 6a and 6b were obtained.

【００７４】続いて、当該基板上のポリイミド膜６ａ，
６ｂに対して、ナイロン布によるラビング処理（一軸配
向処理）を施した。このラビング処理には、外周面にナ
イロン（ＮＦ−７７／帝人（株）製）を貼り合わせた径
１０ｃｍのラビングロールを用い、押し込み量を０．３
ｍｍ、送り速度を１０ｃｍ／ｓｅｃとし、回転数を１０
００ｒｐｍ、送り回数を４回とした。Then, the polyimide film 6a on the substrate,
6b was subjected to a rubbing treatment (uniaxial orientation treatment) with a nylon cloth. For this rubbing treatment, a rubbing roll having a diameter of 10 cm in which nylon (NF-77 / manufactured by Teijin Ltd.) was attached to the outer peripheral surface, and the pushing amount was 0.3.
mm, feed speed 10 cm / sec, rotation speed 10
The number of feeds was set to 00 rpm and the number of feeds was set to 4 times.

【００７５】続いて、一方の基板上には、平均粒径２．
０μｍのシリカビーズ（スペーサー）８を散布し、各基
板のラビング処理方向が互いにアンチパラレルとなるよ
うに対向させ、均一な基板間隙のセル（単画素の空セ
ル）を得た。Then, the average grain size of 2.
Silica beads (spacers) 8 of 0 μm were scattered and faced so that the rubbing treatment directions of the respective substrates were anti-parallel to each other, and cells having uniform substrate gaps (empty cells of single pixels) were obtained.

【００７６】このようなプロセスで作製したセルに液晶
組成物ＬＣ−１をＣｈ相の温度で注入し、液晶がカイラ
ルスメクチック液晶相を示す温度まで冷却し、Ｃｈ−Ｓ
ｍＣ ^＊相転移前後±３．０℃の範囲で−２Ｖのオフセッ
ト電圧（直流）を印加して冷却を行う処理を施し、その
後３０℃まで３Ｖのオフセット電圧を印加しながら冷却
をし液晶パネル（サンプルＡ）を作製した。The liquid crystal is added to the cell manufactured by such a process.
When the composition LC-1 was injected at the temperature of the Ch phase, the liquid crystal was
After cooling to a temperature at which the rusmectic liquid crystal phase is exhibited, Ch-S
mC ^*--2V offset within ± 3.0 ° C before and after phase transition
Applied a voltage (direct current) to cool the
Then cool down to 30 ° C while applying an offset voltage of 3V.
Then, a liquid crystal panel (Sample A) was produced.

【００７７】かかる液晶パネル（サンプルＡ）につい
て、下記の事項についての評価を行った。With respect to the liquid crystal panel (Sample A), the following items were evaluated.

【００７８】１．配向状態 上述のようにして作成した液晶パネルについて、室温
（３０℃）かつ電圧を印加しない状態で偏光顕微鏡観察
を行い、液晶の配向状態を観察した。その結果、図８で
示すようにストライプテクスチャーや他の欠陥はパネル
全面で全く発見されず、極めて良好な配向が得られてい
ることが分かった。1. Alignment State The liquid crystal panel produced as described above was observed with a polarizing microscope at room temperature (30 ° C.) and under no voltage applied to observe the alignment state of the liquid crystal. As a result, as shown in FIG. 8, no stripe texture or other defects were found on the entire panel surface, and it was found that a very good orientation was obtained.

【００７９】２．矩形波電圧を印加した場合の光学応答 上述のように作成した液晶パネルをフォトマルチプライ
ヤー付き偏光顕微鏡にセットし、６０Ｈｚの矩形波電圧
を印加して光学レベルを測定した。なお、電圧は、０Ｖ
→±１Ｖ→±２Ｖ→±３Ｖ→±４Ｖ→±５Ｖのように変
化させることとした。また、液晶パネルは、クロスニコ
ル下とし、電圧無印加状態で暗視野となるように偏光軸
を配置した。2. Optical response when a rectangular wave voltage is applied The liquid crystal panel prepared as described above was set in a polarization microscope with a photomultiplier, and an optical level was measured by applying a rectangular wave voltage of 60 Hz. The voltage is 0V
The change is made in the order of ± 1V → ± 2V → ± 3V → ± 4V → ± 5V. The liquid crystal panel was placed under crossed nicols, and the polarization axis was arranged so as to provide a dark field when no voltage was applied.

【００８０】その結果、図７の電圧-透過率曲線１００
で明らかなように３Ｖで透過率がほぼ飽和し、小さな電
圧で最大輝度が得られることが分かった。同図中の符号
１０１は、後述する比較例の場合の電圧−透過率曲線を
示すが、該曲線の飽和電圧は５Ｖであり、本実施例の飽
和電圧３Ｖは比較例の飽和電圧５Ｖと比較して小さいこ
とが分かる。As a result, the voltage-transmittance curve 100 of FIG.
As is clear from the above, it was found that the transmittance was almost saturated at 3V, and the maximum luminance was obtained with a small voltage. Reference numeral 101 in the figure indicates a voltage-transmittance curve in the case of a comparative example to be described later, and the saturation voltage of the curve is 5V, and the saturation voltage 3V of the present embodiment is compared with the saturation voltage 5V of the comparative example. And you can see that it is small.

【００８１】スイッチング過程を観察するために０．５
５Ｖ，１．０Ｖ，２．０Ｖの矩形波電圧を印加して顕微
鏡にて観察した。０．５５Ｖの電圧印加時の状態は図９
に示し、１．０Ｖの電圧印加時の状態は図１０に示し、
２．０Ｖの電圧印加時の状態は図１１に示すが、それら
の図から明らかなようにドメインレス反転が観測され、
さらに光学応答は前状態には依存せずに安定した中間調
状態が得られることが確認できた。また、負極性の電圧
に対しても同じ電圧絶対値の正極性電圧印加の場合の１
／１０程度の光学応答が確認され、正負の電圧に対する
光学応答の平均値は前状態には依存せず安定した中間調
が得られることが確認できた。0.5 to observe the switching process
A rectangular wave voltage of 5 V, 1.0 V and 2.0 V was applied and observed with a microscope. The state when a voltage of 0.55 V is applied is shown in FIG.
, And the state when a voltage of 1.0 V is applied is shown in FIG.
The state when a voltage of 2.0 V is applied is shown in FIG. 11, but as is clear from these figures, domainless inversion is observed,
It was also confirmed that the optical response did not depend on the previous state and a stable halftone state was obtained. In addition, even when the voltage of the negative polarity is applied, 1
An optical response of about / 10 was confirmed, and it was confirmed that the average value of the optical response to positive and negative voltages did not depend on the previous state and a stable halftone was obtained.

【００８２】なお、１０℃、２０℃、３０℃、４０℃、
５０℃の各温度において±５Ｖの矩形波電圧をそれぞれ
印加し、コントラストを測定した。その結果は下表のよ
うになり、最低値でも２１０あり、良好であった。10 ° C., 20 ° C., 30 ° C., 40 ° C.,
A rectangular wave voltage of ± 5 V was applied at each temperature of 50 ° C., and the contrast was measured. The results are shown in the table below, and the minimum value was 210, which was good.

【００８３】[0083]

【表１】 [Table 1]

【００８４】さらに、本実施例にて作製した液晶パネル
は、顕微鏡観測下においても中間調状態におけるムラが
観測されない理想的なスイッチング特性となっていた。Further, the liquid crystal panel manufactured in this example had an ideal switching characteristic in which unevenness in the halftone state was not observed even under observation with a microscope.

【００８５】（比較例１） ＜液晶セルの作製＞実施例１と同様の構成の液晶パネル
（サンプルＢ）を実施例１と同様の方法で作製したが、
液晶冷却の際、Ｃｈ−ＳｍＣ^＊相転移前＋３．０℃から
３０℃まで−２Ｖのオフセット電圧（直流電圧）を印加
した。かかる液晶パネル（サンプルＢ）をフォトマルチ
プライヤー付き偏光顕微鏡にセットし、６０Ｈｚの矩形
波電圧を印加して光学レベルを測定した。なお、電圧
は、０Ｖ→±１Ｖ→±２Ｖ→±３Ｖ→±４Ｖ→±５Ｖの
ように変化させることとした。また、液晶パネルは、ク
ロスニコル下とし、電圧無印加状態で暗視野となるよう
に偏光軸を配置した。Comparative Example 1 <Production of Liquid Crystal Cell> A liquid crystal panel (Sample B) having the same configuration as that of Example 1 was produced by the same method as that of Example 1.
During liquid crystal cooling, an offset voltage (DC voltage) of −2 V was applied from + 3.0 ° C. to 30 ° C. before Ch—SmC ^* phase transition. The liquid crystal panel (Sample B) was set in a polarization microscope with a photomultiplier, and a rectangular wave voltage of 60 Hz was applied to measure the optical level. The voltage was changed in the order of 0V → ± 1V → ± 2V → ± 3V → ± 4V → ± 5V. The liquid crystal panel was placed under crossed nicols, and the polarization axis was arranged so as to provide a dark field when no voltage was applied.

【００８６】その結果、図７の電圧-透過率曲線１０１
で明らかなように５Ｖで透過率がほぼ飽和することが分
かった。As a result, the voltage-transmittance curve 101 of FIG.
As is clear from the above, it was found that the transmittance was almost saturated at 5V.

【００８７】スイッチング過程を観察するために０．５
５Ｖ，１．０Ｖ，２．０Ｖ，３．０Ｖの矩形波電圧を印
加して顕微鏡にて観察した。電圧無印加時の状態は図１
２に示し、０．５５Ｖの電圧印加時の状態は図１３に示
し、１．０Ｖの電圧印加時の状態は図１４に示し、２．
０Ｖの電圧印加時の状態は図１５に示し、３．０Ｖの電
圧印加時の状態は図１６に示すが、ストライプテクスチ
ャー部分のスイッチングの様子として、正極性の電圧を
印加すると白状態へと分子が反転した複数の微少領域が
出現し、その後印加電圧を徐々に大きくしていくと、こ
れらの微少領域の面積が徐々に増加していくことが観察
された。0.5 to observe the switching process
A rectangular wave voltage of 5V, 1.0V, 2.0V and 3.0V was applied and observed with a microscope. Figure 1 shows the state when no voltage is applied.
2, the state when a voltage of 0.55 V is applied is shown in FIG. 13, and the state when a voltage of 1.0 V is applied is shown in FIG.
The state when a voltage of 0 V is applied is shown in FIG. 15, and the state when a voltage of 3.0 V is applied is shown in FIG. 16. However, as a switching state of the stripe texture portion, when a positive voltage is applied, the molecule becomes a white state. It was observed that a plurality of micro-regions in which the numbers were inverted appeared, and then when the applied voltage was gradually increased, the areas of these micro-regions gradually increased.

【００８８】なお、１０℃、２０℃、３０℃、４０℃、
５０℃の各温度において±５Ｖの矩形波電圧をそれぞれ
印加し、コントラストを測定した。その結果は下表のよ
うになり、最高値でも１４０しか得られなかった。10 ° C., 20 ° C., 30 ° C., 40 ° C.,
A rectangular wave voltage of ± 5 V was applied at each temperature of 50 ° C., and the contrast was measured. The results are shown in the table below, and only 140 was obtained even at the maximum value.

【００８９】[0089]

【表２】 [Table 2]

【００９０】[0090]

【発明の効果】以上説明したように、本発明によると、
駆動特性、配向特性を飛躍的に高めることが可能とな
る。As described above, according to the present invention,
It is possible to dramatically improve driving characteristics and orientation characteristics.

【００９１】また、本発明によれば、階調制御を可能に
したカイラルスメクチック相を示す液晶を用いた液晶素
子であって、配向欠陥がなく、高いコントラスト比とム
ラのない均一なスイッチング特性を有する液晶素子が提
供される。Further, according to the present invention, a liquid crystal device using a liquid crystal exhibiting a chiral smectic phase capable of gradation control, having no alignment defect, high contrast ratio and uniform switching characteristics without unevenness is provided. A liquid crystal device having the same is provided.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明が適用されて製造される液晶パネルの構
造の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of the structure of a liquid crystal panel manufactured by applying the present invention.

【図２】本発明が適用されて製造される液晶パネルの構
造の他の例を示す断面図。FIG. 2 is a cross-sectional view showing another example of the structure of a liquid crystal panel manufactured by applying the present invention.

【図３】図１に示す液晶パネルの構成を示す回路図。FIG. 3 is a circuit diagram showing a configuration of the liquid crystal panel shown in FIG.

【図４】図１に示す液晶パネルの等価回路図。FIG. 4 is an equivalent circuit diagram of the liquid crystal panel shown in FIG.

【図５】液晶の電圧−透過率曲線の一例を示す図。FIG. 5 is a diagram showing an example of a voltage-transmittance curve of liquid crystal.

【図６】液晶パネルの駆動方法の一例を説明するための
タイミングチャート図。FIG. 6 is a timing chart diagram for explaining an example of a driving method of a liquid crystal panel.

【図７】液晶の電圧−透過率曲線の一例を示す図。FIG. 7 is a diagram showing an example of a voltage-transmittance curve of liquid crystal.

【図８】電圧無印加時における液晶の構造を示した図面
に代わる写真。FIG. 8 is a photograph replacing a drawing showing the structure of liquid crystal when no voltage is applied.

【図９】０．５５Ｖの矩形波電圧印加時における液晶の
構造を示した図面に代わる写真。FIG. 9 is a photograph replacing a drawing showing the structure of liquid crystal when a rectangular wave voltage of 0.55 V is applied.

【図１０】１．０Ｖの矩形波電圧印加時における液晶の
構造を示した図面に代わる写真。FIG. 10 is a photograph replacing a drawing showing the structure of liquid crystal when a rectangular wave voltage of 1.0 V is applied.

【図１１】２．０Ｖの矩形波電圧印加時における液晶の
構造を示した図面に代わる写真。FIG. 11 is a photograph replacing a drawing showing the structure of liquid crystal when a rectangular wave voltage of 2.0 V is applied.

【図１２】電圧無印加時における液晶の構造を示した図
面に代わる写真。FIG. 12 is a photograph replacing a drawing showing the structure of liquid crystal when no voltage is applied.

【図１３】０．５５Ｖの矩形波電圧印加時における液晶
の構造を示した図面に代わる写真。FIG. 13 is a photograph replacing a drawing showing the structure of liquid crystal when a rectangular wave voltage of 0.55 V is applied.

【図１４】１．０Ｖの矩形波電圧印加時における液晶の
構造を示した図面に代わる写真。FIG. 14 is a photograph replacing a drawing showing a structure of liquid crystal when a rectangular wave voltage of 1.0 V is applied.

【図１５】２．０Ｖの矩形波電圧印加時における液晶の
構造を示した図面に代わる写真。FIG. 15 is a photograph replacing a drawing showing a structure of liquid crystal when a rectangular wave voltage of 2.0 V is applied.

【図１６】３．０Ｖの矩形波電圧印加時における液晶の
構造を示した図面に代わる写真。FIG. 16 is a photograph replacing a drawing, which shows a structure of liquid crystal when a rectangular wave voltage of 3.0 V is applied.

【符号の説明】[Explanation of symbols]

１ａ，１ｂ 基板 ２ カイラルスメクチック液晶 ３ａ 共通電極 ３ｂ 画素電極 1a, 1b substrate 2 Chiral smectic liquid crystal 3a Common electrode 3b Pixel electrode

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H088 GA04 GA17 HA06 JA17 MA06 MA10 MA13 MA20 2H092 JA24 JB69 KA04 KA05 NA01 NA05 NA25 PA06 QA13 2H093 NA16 NA31 NA33 NB12 NC02 NC32 ND06 ND31 ND60 NE10 NF17 4H027 BA02 BD08 BD12 BD18 BD20 BD21 BE02 DE01 DE03 DE09 DF01 DJ01    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2H088 GA04 GA17 HA06 JA17 MA06                       MA10 MA13 MA20                 2H092 JA24 JB69 KA04 KA05 NA01                       NA05 NA25 PA06 QA13                 2H093 NA16 NA31 NA33 NB12 NC02                       NC32 ND06 ND31 ND60 NE10                       NF17                 4H027 BA02 BD08 BD12 BD18 BD20                       BD21 BE02 DE01 DE03 DE09                       DF01 DJ01

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 所定間隙を開けた状態に一対の基板を配
置する工程と、これら一対の基板の間隙にカイラルスメ
クチック液晶を配置する工程と、該カイラルスメクチッ
ク液晶を挟み込むように一対の電極を配置する工程と、
からなる液晶素子の製造方法において、 前記カイラルスメクチック液晶が、ＤＳＣ(示差走査熱
量計)測定において、高温側より、等方性液体相（ＩＳ
Ｏ．）−コレステリック相（Ｃｈ）−カイラルスメクチ
ックＣ相（ＳｍＣ^*）、又は、等方性液体相（ＩＳ
Ｏ．）−カイラルスメクチックＣ相（ＳｍＣ^*）の相転
移系列を示す単安定の液晶であり、 該カイラルスメクチック液晶をカイラルスメクチックＣ
相（ＳｍＣ^*）まで降温する際、スメクチック相の高温
部において、単安定側のコーンエッジから逆方向へ液晶
がチルトするＤＣ成分を有する波形を印加する、 ことを特徴とする液晶素子の製造方法。1. A step of arranging a pair of substrates with a predetermined gap left therebetween, a step of arranging a chiral smectic liquid crystal in the gap between the pair of substrates, and a pair of electrodes so as to sandwich the chiral smectic liquid crystal. And the process of
In the method for producing a liquid crystal element, the chiral smectic liquid crystal is an isotropic liquid phase (IS) from a high temperature side in a DSC (differential scanning calorimeter) measurement.
O. ) -Cholesteric phase (Ch) -Chiraral smectic C phase (SmC ^* ) or isotropic liquid phase (IS
O. ) -Chiral smectic C phase (SmC ^* ) is a monostable liquid crystal showing a phase transition sequence, and the chiral smectic liquid crystal is a chiral smectic C
When the temperature is lowered to the phase (SmC ^* ), a waveform having a DC component in which the liquid crystal is tilted in the opposite direction from the cone edge on the monostable side is applied in the high temperature portion of the smectic phase, the method for producing a liquid crystal element. . 【請求項２】 前記カイラルスメクチック液晶は、 駆動電圧が印加されていない場合には、液晶分子の平均
分子軸が単安定化された配向状態を示し、 一の極性の駆動電圧が印加されて駆動される場合には、
液晶分子の平均分子軸が駆動電圧の大きさに応じた角度
で前記単安定化された位置から一方の側にチルトし、 他の極性の電圧が印加されている場合には、液晶分子の
平均分子軸が駆動電圧の大きさに応じた角度で前記単安
定化された位置から他方の側にチルトする液晶であっ
て、かつ、 前記一の極性の駆動電圧を印加することによって最大チ
ルト状態とした場合におけるチルト角は、前記他の極性
の電圧を印加することによって最大チルト状態とした場
合におけるチルト角と異なる、 ことを特徴とする請求項１に記載の液晶素子の製造方
法。2. The chiral smectic liquid crystal shows an alignment state in which the average molecular axes of liquid crystal molecules are mono-stabilized when a driving voltage is not applied, and the chiral smectic liquid crystal is driven by applying a driving voltage of one polarity. If
When the average molecular axis of the liquid crystal molecules tilts from the mono-stabilized position to one side at an angle according to the magnitude of the driving voltage, and the voltage of the other polarity is applied, the average of the liquid crystal molecules A liquid crystal in which the molecular axis tilts from the mono-stabilized position to the other side at an angle according to the magnitude of the driving voltage, and a maximum tilt state is obtained by applying the driving voltage of the one polarity. The method of manufacturing a liquid crystal element according to claim 1, wherein the tilt angle in the case of being different from the tilt angle in the case of setting the maximum tilt state by applying a voltage of the other polarity. 【請求項３】 前記カイラルスメクチック液晶のバルク
状態でのらせんピッチは、前記基板の間隙の２倍より長
い、ことを特徴とする請求項１又は２に記載の液晶素子
の製造方法。3. The method of manufacturing a liquid crystal device according to claim 1, wherein the helical pitch of the chiral smectic liquid crystal in a bulk state is longer than twice the gap of the substrate.