JP2003190538A - Game machine - Google Patents
Game machineInfo
- Publication number
- JP2003190538A JP2003190538A JP2001398614A JP2001398614A JP2003190538A JP 2003190538 A JP2003190538 A JP 2003190538A JP 2001398614 A JP2001398614 A JP 2001398614A JP 2001398614 A JP2001398614 A JP 2001398614A JP 2003190538 A JP2003190538 A JP 2003190538A
- Authority
- JP
- Japan
- Prior art keywords
- payout
- power supply
- game
- state
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、遊技媒体を用いて
所定の遊技を行うことが可能であり、所定の払出条件が
成立したことにもとづいて遊技媒体を払い出すパチンコ
遊技機やスロット機等の遊技機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention makes it possible to perform a predetermined game using a game medium, and a pachinko gaming machine, a slot machine or the like which pays out the game medium based on the satisfaction of a predetermined payout condition. Regarding gaming machines.
【0002】[0002]
【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定表示
態様となった場合に所定の遊技価値を遊技者に与えるよ
うに構成されたものがある。2. Description of the Related Art As a game machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium is won in a prize area such as a winning opening provided in the game area, a predetermined number of prize balls are provided. There are things that are paid out to the player.
Furthermore, a variable display unit whose display state can be changed is provided,
There is one configured to give a predetermined game value to the player when the display result of the variable display section becomes a predetermined specific display mode.
【0003】なお、遊技価値とは、遊技機の遊技領域に
設けられた可変入賞球装置の状態が打球が入賞しやすい
遊技者にとって有利な状態になることや、遊技者にとっ
て有利な状態となるための権利を発生させたりすること
や、賞球払出の条件が成立しやすくなる状態になること
である。The gaming value means that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who easily wins a hit ball, or is advantageous for the player. To generate the right to pay for the prize, and to make it easier for the conditions for paying out prize balls to be met.
【0004】パチンコ遊技機では、特別図柄を表示する
可変表示部の表示結果があらかじめ定められた特定表示
態様の組合せとなることを、通常、「大当り」という。
大当りが発生すると、例えば、大入賞口が所定回数開放
して打球が入賞しやすい大当り遊技状態に移行する。そ
して、各開放期間において、所定個(例えば10個)の
大入賞口への入賞があると大入賞口は閉成する。そし
て、大入賞口の開放回数は、所定回数(例えば16ラウ
ンド)に固定されている。なお、各開放について開放時
間(例えば29.5秒)が決められ、入賞数が所定個に
達しなくても開放時間が経過すると大入賞口は閉成す
る。また、大入賞口が閉成した時点で所定の条件(例え
ば、大入賞口内に設けられているVゾーンへの入賞)が
成立していない場合には、大当り遊技状態は終了する。In the pachinko gaming machine, it is usually called a "big hit" that the display result of the variable display section for displaying the special symbol is a combination of predetermined specific display modes.
When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and a big hit game state in which a hit ball is easy to win is entered. Then, in each opening period, when a predetermined number (for example, 10) of winning holes are won, the winning holes are closed. The number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and the special winning opening is closed when the opening time elapses even if the number of winnings does not reach a predetermined number. If the predetermined condition (for example, winning in the V zone provided in the special winning opening) is not satisfied when the special winning opening is closed, the jackpot gaming state ends.
【0005】また、可変表示装置において最終停止図柄
(例えば左右中図柄のうち中図柄)となる図柄以外の図
柄が、所定時間継続して、特定表示態様と一致している
状態で停止、揺動、拡大縮小もしくは変形している状
態、または、複数の図柄が同一図柄で同期して変動した
り、表示図柄の位置が入れ替わっていたりして、最終結
果が表示される前で大当り発生の可能性が継続している
状態(以下、これらの状態をリーチ状態という。)にお
いて行われる演出をリーチ演出という。また、リーチ演
出を含む可変表示をリーチ可変表示という。リーチ状態
において、変動パターンを通常状態における変動パター
ンとは異なるパターンにすることによって、遊技の興趣
が高められている。そして、可変表示装置に可変表示さ
れる図柄の表示結果がリーチ状態となる条件を満たさな
い場合には「はずれ」となり、可変表示状態は終了す
る。遊技者は、大当りをいかにして発生させるかを楽し
みつつ遊技を行う。Further, in the variable display device, the symbols other than the symbol which is the final stop symbol (for example, the middle symbol of the left and right middle symbols) continue for a predetermined time, and stop and swing in a state in which it matches the specific display mode. , Scaled or deformed state, or multiple symbols fluctuate synchronously in the same symbol, or the position of the displayed symbol is swapped, the possibility of a big hit before the final result is displayed The effect that is performed in a state in which the above is continued (hereinafter, these states are referred to as the reach state) is referred to as the reach effect. A variable display including a reach effect is called a reach variable display. By changing the variation pattern in the reach state from the variation pattern in the normal state, the interest of the game is enhanced. When the display result of the symbols variably displayed on the variably display device does not satisfy the condition for reaching the reach state, the result is “out”, and the variably display state ends. A player plays a game while enjoying how to generate a big hit.
【0006】遊技機における遊技進行はマイクロコンピ
ュータ等による遊技制御手段によって制御される。可変
表示部に表示される識別情報、キャラクタ画像および背
景画像は、マイクロコンピュータの指示に応じて画像デ
ータを生成して可変表示部側に転送するビデオディスプ
レイプロセッサ(VDP)とによって制御されるが、マ
イクロコンピュータが必要とするプログラム容量は大き
い。The progress of the game on the gaming machine is controlled by the game control means such as a microcomputer. The identification information, the character image, and the background image displayed on the variable display unit are controlled by a video display processor (VDP) that generates image data according to an instruction from the microcomputer and transfers the image data to the variable display unit side. The program capacity required by the microcomputer is large.
【0007】従って、プログラムを格納させるメモリ容
量に制限のある遊技制御手段のマイクロコンピュータで
可変表示部に表示される識別情報等を制御することはで
きず、遊技制御手段のマイクロコンピュータとは別の表
示制御用のマイクロコンピュータ等による表示制御手段
を搭載した図柄制御基板が設置される。遊技の進行を制
御する遊技制御手段は、表示制御手段に対して表示制御
のためのコマンドを送信する必要がある。Therefore, it is not possible to control the identification information and the like displayed on the variable display portion by the microcomputer of the game control means having a limited memory capacity for storing the program, which is different from the microcomputer of the game control means. A pattern control board on which display control means such as a microcomputer for display control is mounted is installed. The game control means for controlling the progress of the game needs to send a command for display control to the display control means.
【0008】賞球払出の制御を行う払出制御手段が、遊
技制御手段が搭載されている主基板とは別の払出制御基
板に搭載されている場合、遊技の進行は主基板に搭載さ
れた遊技制御手段によって制御されるので、入賞にもと
づく賞球個数は、遊技制御手段によって決定され、払出
制御基板に送信される。一方、遊技媒体の貸し出しは、
遊技の進行とは無関係であるから、一般に、遊技制御手
段を介さず払出制御手段によって制御される。When the payout control means for controlling the prize ball payout is mounted on a payout control board different from the main board on which the game control means is mounted, the progress of the game proceeds to the game mounted on the main board. Since it is controlled by the control means, the number of prize balls based on the winning is determined by the game control means and transmitted to the payout control board. On the other hand, rental of game media is
Since it has nothing to do with the progress of the game, it is generally controlled by the payout control means without passing through the game control means.
【0009】以上のように、遊技機には、遊技制御手段
の他に種々の制御手段が搭載されている。そして、遊技
の進行を制御する遊技制御手段は、遊技状況に応じて動
作指示を示す各コマンドを、各制御基板に搭載された各
制御手段に送信する。以下、遊技制御手段その他の制御
手段を電気部品制御手段といい、電気部品制御手段が搭
載された基板を電気部品制御基板ということがある。As described above, the game machine is equipped with various control means in addition to the game control means. Then, the game control means for controlling the progress of the game sends each command indicating an operation instruction according to the game situation to each control means mounted on each control board. Hereinafter, the game control means and other control means may be referred to as electrical component control means, and the board on which the electrical component control means is mounted may be referred to as an electrical component control board.
【0010】[0010]
【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段を初めとする種々の電気部品制御手
段が搭載されている。一般に、各電気部品制御手段はマ
イクロコンピュータを含んだ構成とされる。そのような
電気部品制御手段は、一般に、電源電圧が立ち上がると
初期化処理を行い初期状態から制御を開始する。する
と、停電等の不測の電源断が生じ、その後、電源復旧す
ると初期状態に戻ってしまうので、遊技者が得た遊技価
値等が消滅してしまう等の問題が生ずることがある。そ
のような問題が生じないようにするには、電源電圧値の
低下に伴なって発生される所定の信号に応じて遊技制御
を中断し、そのときの制御状態を、遊技機に対する電力
供給停止中でも電源バックアップされている記憶手段
(バックアップ記憶手段)に保存し、電力供給が完全に
停止するのを待つように制御すればよい。そのような遊
技機は、記憶手段に遊技状態が保存されている状態で電
力供給が再開されたら、保存されている制御状態にもと
づいて遊技を再開するので、遊技者に不利益が与えられ
ることが防止される。As described above, the game machine is equipped with various electric component control means including the game control means. Generally, each electric component control means is configured to include a microcomputer. Such electric component control means generally performs an initialization process when the power supply voltage rises, and starts control from an initial state. Then, an unexpected power failure such as a power failure occurs, and then the power returns to the initial state when the power is restored, which may cause a problem that the gaming value or the like obtained by the player disappears. In order to prevent such a problem from occurring, the game control is interrupted in response to a predetermined signal that accompanies the decrease in the power supply voltage value, and the control state at that time is stopped by the power supply to the game machine. In particular, the power may be stored in the storage means that is backed up (backup storage means) and controlled so as to wait until the power supply is completely stopped. In such a gaming machine, if the power supply is restarted while the game state is stored in the storage means, the game is restarted based on the stored control state, which is disadvantageous to the player. Is prevented.
【0011】しかし、電源の瞬断等によって極めて短い
期間電源電圧が低下し電源電圧が直ちに復旧するような
場合、電気部品制御手段の制御が、電力供給が完全に停
止するのを待つ状態から抜けきらないことが考えられ
る。すなわち、遊技機への電力供給は平常時の状態にな
っているにもかかわらず、遊技機制御が平常時の状態に
戻らないことが考えられる。このような場合、遊技機の
電源をオフにしたあと再投入すれば、電力供給が完全に
停止するのを待つ状態から抜けることはできるが、初期
化処理によって初期状態から制御を開始することにな
る。従って、極めて短い期間電源電圧が低下し電源電圧
が直ちに復旧するような場合には、依然として遊技者が
得た遊技価値等が消滅してしまう等の問題が生ずるおそ
れがある。However, when the power supply voltage drops for a very short period of time due to a momentary power failure or the like and the power supply voltage is restored immediately, the control of the electric component control means is released from the state of waiting for the power supply to be completely stopped. It is possible that it will not be completed. That is, it is conceivable that the gaming machine control may not return to the normal state even though the power supply to the gaming machine is in the normal state. In such a case, if you turn off the power of the gaming machine and then turn it on again, you can get out of the state of waiting for the power supply to completely stop, but you can start the control from the initial state by the initialization process. Become. Therefore, in the case where the power supply voltage drops for an extremely short period of time and the power supply voltage is immediately restored, there is a risk that the game value and the like obtained by the player may disappear.
【0012】また、停電等の不測の電源断が生じたとき
に、電気部品制御手段における所定の情報を電源バック
アップするような制御を行うと、遊技機が設置されてい
る遊技店の利便性が損なわれる場合がある。例えば、停
電が生じて遊技が続行できなくなった場合に遊技の再開
を待たずに遊技の続行をあきらめた遊技者があったとき
には、他の遊技者が遊技途中の状態から遊技を開始でき
ることになる。すると、遊技の続行をあきらめた遊技者
が得た遊技価値を他の遊技者が獲得することになり、他
の遊技者に本来与えられるべきでない利益が与えられる
ことになるので、遊技状態を停電前の状態に復旧させる
ことは好ましくない。[0012] Further, when an unexpected power failure such as a power failure occurs, if the control is performed such that the predetermined information in the electric component control means is backed up as a power source, the convenience of the game store where the gaming machine is installed is improved. May be damaged. For example, if there is a player who has given up on continuing the game without waiting for the resumption of the game when the game cannot continue because of a power outage, another player can start the game from the midway state of the game. . Then, the game value obtained by the player who gives up the continuation of the game is acquired by the other player, and the profit which should not be originally given to the other player is given. Therefore, the game state is interrupted. Restoring to the previous state is not preferable.
【0013】そこで、本発明は、ごく短時間で復旧する
電源の瞬断等が生じても遊技者が得た遊技価値等を消滅
させてしまうことがなく制御に支障を来さないようにす
ることができるとともに、本来与えられるべきでない利
益が遊技者に与えられることを防止して遊技店での遊技
機運用上の利便性を向上させることができる遊技機を提
供することを目的とする。Therefore, the present invention prevents the game value and the like obtained by the player from disappearing even if a momentary interruption of the power source or the like which recovers in a very short time does not occur and does not hinder the control. It is an object of the present invention to provide a gaming machine that can be provided with a profit that should not be given to the player and can improve convenience in operating a gaming machine at a gaming store.
【0014】[0014]
【課題を解決するための手段】本発明による遊技機は、
遊技媒体を用いて所定の遊技を行うことが可能であり、
所定の払出条件(例えば、遊技領域に設けられた入賞領
域への入賞があったときに成立する条件、スロットマシ
ンにおいて予め定められた所定の表示態様での表示が表
示装置になされたときに成立する条件、カードユニット
50からの球貸し要求があっとときに成立する条件)の
成立にもとづいて遊技媒体を払い出す遊技機であって、
遊技媒体の払い出しを行う払出手段(例えば、球払出装
置97、図65に示す払出手段97a)と、払出手段に
払い出しを行わせるための制御(払い出しを行わせるた
めに払出手段を直接制御することを含む他、例えば払出
個数指定コマンドを送信する制御など払い出しを行わせ
るために払出手段を間接的に制御することを含む)を行
う制御手段(例えば、払出制御用CPU371を含む払
出制御手段、CPU56を含む遊技制御手段、図65に
示す制御手段371a)と、払出手段により払い出され
た遊技媒体を検出する払出遊技媒体検出手段(例えば賞
球カウントスイッチ301A、貸し球カウントスイッチ
301B、図65に示す払出遊技媒体検出手段301)
と、所定の払出条件が成立したことにもとづいて払い出
すべき遊技媒体数を特定可能な払出数データ(例えば、
払出個数指定コマンド、球貸し要求信号であるBRQ信
号)を生成する払出数データ生成手段(例えば、CPU
56を含む遊技制御手段、カードユニット制御用マイク
ロコンピュータ、図65に示す払出数データ生成手段5
61)と、遊技機への電力供給が停止しても所定期間は
記憶内容を保持することが可能であり、払い出すべき遊
技媒体数のうち未だ払い出されていない未払出数を特定
可能な未払出数データ(例えば、総賞球数格納バッファ
の格納値、賞球未払出個数カウンタ、貸し球未払出個数
カウンタ)を記憶する変動データ記憶手段(例えば主基
板31が備える電源バックアップされたRAM55や払
出制御基板37が備える電源バックアップされたRA
M。具体的には、総合個数記憶、貸し球個数記憶、総賞
球数格納バッファ。図65に示す変動データ記憶手段3
71c)と、払出数データ生成手段が生成した払出数デ
ータと、払出遊技媒体検出手段からの検出信号とにもと
づいて、未払出数データを更新する未払出数データ更新
手段(例えば、CPU56を含む遊技制御手段、払出制
御用CPU371を含む払出制御手段、図65に示す未
払出数データ更新手段391)と、遊技機で用いられる
所定の電源の状態を監視して、遊技機への電力の供給停
止にかかわる検出条件(例えば監視電圧であるVSL(+
30V)の電圧値が+22Vまで低下したときに成立す
る条件)が成立した場合に検出信号(例えば電源断信
号)を出力する電源監視手段(例えば電源監視用IC9
02、図65に示す電源監視手段900)と、操作に応
じて操作信号(例えばクリアスイッチ信号)を出力する
ことが可能な操作手段(例えばクリアスイッチ921、
図65に示す操作手段950)とを備え、制御手段は、
電源監視手段からの検出信号に応じて制御状態を復旧さ
せるために必要なデータを変動データ記憶手段に保存す
るための電力供給停止時処理(例えば図50〜図52に
示す処理、図22〜図24に示す処理、図65に示すス
テップS370の電力供給停止時処理)を実行し、当該
電力供給停止時処理が終了した後待機状態に移行する構
成とされ、電力供給が復帰し所定の復旧条件(例えばス
テップS707〜ステップS709の条件、ステップS
7〜ステップS9の条件)が成立した場合に変動データ
記憶手段に保存されていた記憶内容にもとづいて制御状
態を電力供給が停止する前の状態に復旧させる復旧処理
(例えば図49に示す処理、図20に示す処理、図65
に示すステップS371の復旧処理)を実行し、所定の
復旧条件が不成立であった場合には制御状態を初期化す
る初期化処理(例えば、ステップS711〜ステップS
714、ステップS11〜ステップS15、図65に示
すステップS372の初期化処理)を実行し、電源監視
手段による検出信号が出力されたにもかかわらず、遊技
機への電力供給が停止しない場合に、制御手段の制御状
態を当該待機状態から復帰させ復旧処理を実行する待機
状態復帰手段(例えば、復帰信号を出力可能な電源基板
910に搭載されるカウンタ971、ウォッチドッグタ
イマのタイプアップにもとづきシステムリセットする機
能を備えるCPU56や払出制御用CPU371、図6
5に示す待機状態復帰手段371b)を有し、電力供給
の開始に関連した時期に操作手段から操作信号が出力さ
れた場合には、所定の復旧条件が不成立であると判定し
て初期化処理を実行し、当該初期化処理において未払出
数データをクリアする(例えばステップS711)こと
を特徴とする。A gaming machine according to the present invention comprises:
It is possible to play a predetermined game using the game medium,
Predetermined payout conditions (for example, a condition that is satisfied when there is a prize in a prize area provided in the game area, a condition that is satisfied when a display in a predetermined display mode that is predetermined in the slot machine is made on the display device) A game machine that pays out a game medium based on the conditions (a condition that is satisfied at a moment when a ball lending request is made from the card unit 50),
A payout means (for example, a ball payout device 97, a payout means 97a shown in FIG. 65) for paying out the game medium, and a control for causing the payout means to payout (to directly control the payout means for performing the payout) In addition to the above, the control means (including indirectly controlling the payout means for performing the payout, for example, the control for transmitting the payout number designation command) (for example, the payout control means including the payout control CPU 371, the CPU 56 65 and control means 371a) shown in FIG. 65, and payout game medium detection means (for example, prize ball count switch 301A, loan ball count switch 301B, FIG. 65) for detecting the game medium paid out by the payout means. Shown payout game medium detecting means 301)
And the payout amount data that can specify the number of game media to be paid out based on the satisfaction of a predetermined payout condition (for example,
A payout amount designation command and a payout amount data generating means for generating a ball lending request signal (a BRQ signal) (for example, a CPU)
Game control means including 56, card unit control microcomputer, payout amount data generation means 5 shown in FIG.
61), it is possible to retain the stored contents for a predetermined period even if the power supply to the gaming machine is stopped, and it is possible to specify the number of unpaid gaming media out of the number of gaming media to be paid out. A variable data storage means (for example, a RAM 55 provided in the main board 31 and backed up by a power source) that stores unpaid amount data (for example, a stored value of a total prize ball number storage buffer, an award ball unpaid number counter, a loan ball unpaid number counter) RA with power supply backup provided in the payout control board 37
M. Specifically, a total number storage, a number of lent balls storage, a total prize number storage buffer. Fluctuation data storage means 3 shown in FIG.
71c), the payout amount data generated by the payout amount data generating unit, and the unpaid amount data updating unit (for example, including the CPU 56) that updates the unpaid amount data based on the detection signal from the payout game medium detecting unit. A game control means, a payout control means including a payout control CPU 371, an unpaid amount data updating means 391) shown in FIG. 65, and a state of a predetermined power source used in the gaming machine are monitored to supply power to the gaming machine. Detection conditions related to stop (for example, VSL (+
Power supply monitoring means (for example, power supply monitoring IC 9) that outputs a detection signal (for example, power supply disconnection signal) when a condition that is satisfied when the voltage value of 30 V) decreases to +22 V is satisfied.
02, power supply monitoring means 900 shown in FIG. 65) and operation means (for example, clear switch 921, which can output an operation signal (for example, clear switch signal) according to an operation.
And an operation means 950) shown in FIG.
Power supply stoppage processing for storing the data necessary for restoring the control state in the variable data storage means in response to the detection signal from the power supply monitoring means (for example, the processing shown in FIGS. 50 to 52, and FIGS. The process shown in FIG. 24, the process at the time of power supply stop of step S370 shown in FIG. 65) is executed, and after the process at the time of power supply stop is completed, a standby state is entered, the power supply is restored, and a predetermined recovery condition is satisfied. (For example, the conditions of step S707 to step S709, step S
When the conditions of 7 to step S9) are satisfied, a restoration process (for example, the process shown in FIG. 49) for restoring the control state to the state before the power supply is stopped based on the stored contents stored in the fluctuation data storage means. The process shown in FIG. 20 and FIG.
Initialization processing for executing the recovery processing of step S371) shown in FIG. 6 and initializing the control state when the predetermined recovery condition is not satisfied (for example, step S711 to step S711).
714, step S11 to step S15, the initialization process of step S372 shown in FIG. 65) is executed, and the power supply to the gaming machine is not stopped even though the detection signal is output by the power supply monitoring means, Standby state returning means for returning the control state of the control means from the standby state and executing recovery processing (for example, a counter 971 mounted on a power supply substrate 910 capable of outputting a return signal, a system reset based on a type upgrade of a watchdog timer) CPU56 and the payout control CPU371 having the function of
When the operation signal is output from the operation means at a time related to the start of the power supply, the initialization state determination processing is determined to be not satisfied and the initialization processing is performed. And clear the unpaid amount data in the initialization process (for example, step S711).
【0015】電源監視手段による検出信号が出力された
後少なくとも所定の検出維持期間(例えば、ステップS
466やステップS816で設定される期間)が経過す
るまでの期間において払出遊技媒体検出手段による遊技
媒体の検出を可能な状態とするために当該払出遊技媒体
検出手段に電力を供給可能な補助電力供給手段(例えば
コンデンサ923を備えるコンバータIC920)を備
え、制御手段が、電力供給停止時処理にて、補助電力供
給手段から電力が供給される払出遊技媒体検出手段から
の検出信号の入力処理(例えば、図51におけるステッ
プS816〜ステップS826の処理、図51における
ステップS827〜ステップS834の処理)を行うよ
うに構成されていてもよい。At least a predetermined detection maintaining period (for example, step S after the detection signal is output by the power supply monitoring means)
Auxiliary power supply capable of supplying electric power to the payout game medium detecting means in order to enable the detection of the game medium by the payout game medium detecting means during the period until the period (period set by 466 or step S816) elapses. Means (for example, a converter IC920 provided with a capacitor 923), the control means, in the power supply stop process, the input processing of the detection signal from the payout game medium detection means supplied with power from the auxiliary power supply means (for example, The processing of steps S816 to S826 in FIG. 51 and the processing of steps S827 to S834 in FIG. 51) may be performed.
【0016】制御手段が、電力供給停止時処理にて払出
遊技媒体検出手段からの検出信号の入力処理の結果を示
すデータ(賞球カウントスイッチ301Aや球貸しカウ
ントスイッチ301Bがオンしたか否かを示すデータ)
を変動データ記憶手段に保存し、復旧処理にて未払出数
データ更新手段によって入力処理の結果を示すデータに
もとづく未払出数データの更新(電力供給停止時処理の
実行中に賞球カウントスイッチ301Aや球貸しカウン
トスイッチ301Bがオンしていたことが確認された場
合に、該当する未払出数データが示す値を減算する処
理)を行うように構成されていてもよい。Data indicating the result of the input processing of the detection signal from the payout game medium detecting means by the control means during the power supply stop processing (whether the prize ball count switch 301A or the ball lending count switch 301B is turned on). Data shown)
Is stored in the fluctuation data storage means, and the unpaid amount data update means updates the unpaid amount data based on the data showing the result of the input processing in the restoration processing (the prize ball count switch 301A during the power supply stop processing Alternatively, when it is confirmed that the ball lending count switch 301B is turned on, a process of subtracting the value indicated by the corresponding unpaid amount data) may be performed.
【0017】制御手段が、電力供給停止時処理にて、払
出遊技媒体検出手段からの検出信号の入力処理を実行し
た後、変動データ記憶手段へのアクセスを禁止する処理
(例えばステップS846、ステップS498)を実行
するように構成されていてもよい。The control means executes the processing of inputting the detection signal from the payout game medium detection means in the power supply stop processing, and then the processing of prohibiting access to the variable data storage means (eg, step S846, step S498). ) May be configured to be performed.
【0018】制御手段からの信号を出力するための出力
ポート(例えば図45に示す出力ポート、図15,図1
6に示す出力ポート)を含み、制御手段が、電力供給停
止時処理にて、出力ポートの出力状態を初期化する出力
ポートクリア処理(例えばステップS809〜ステップ
S815の処理、ステップS459〜ステップS465
の処理)を実行した後、払出遊技媒体検出手段からの検
出信号の入力処理を行うように構成されていてもよい。An output port for outputting a signal from the control means (for example, the output port shown in FIG. 45, FIG. 15, FIG. 1)
Output port shown in FIG. 6), the control means initializes the output state of the output port in the power supply stop process (for example, the process of step S809 to step S815, step S459 to step S465).
Processing), the input processing of the detection signal from the payout game medium detection means may be performed.
【0019】制御手段は、遊技の進行を制御する遊技制
御手段(例えばCPU56を含む遊技制御手段)と、払
出手段の制御を行う払出制御手段(例えば払出制御用C
PU371を含む払出制御手段)とを含み、遊技機への
電力供給の開始に関連して、遊技制御手段が遊技に関わ
る制御が可能な状態になる時期を、払出制御手段が払出
手段の制御が可能な状態になる時期よりも遅い時期とな
るように規制する起動順序規制手段(例えば遅延回路9
60、リセットIC651A,651Bの外付けのコン
デンサ)を備えた構成とされていてもよい。The control means includes game control means (for example, game control means including the CPU 56) for controlling the progress of the game, and payout control means (for example, payout control C for controlling the payout means).
The payout control means including the PU371), and the payout control means controls the payout means at a time when the game control means becomes in a state in which control related to the game becomes possible in association with the start of the power supply to the gaming machine. A starting sequence regulating means (for example, the delay circuit 9) that regulates the timing so that it is later than the time when the state becomes possible.
60, external capacitors of the reset ICs 651A and 651B) may be provided.
【0020】遊技制御手段は、遊技の進行状況に応じて
コマンドを送信するコマンド送信手段(例えばCPU5
6を含む遊技制御手段)を含み、払出制御手段が、電力
供給が開始された場合に遊技媒体の払い出しを禁止する
払出禁止状態に制御し(例えばステップS713やステ
ップS732の処理を行うことで払出禁止状態に制御す
る)、遊技制御手段からの所定のコマンド(例えば払出
可能状態指定コマンド、払出個数指定コマンド)の受信
に応じて払出禁止状態を解除する(例えばステップS7
53eにて払出停止中フラグをオフすることで解除す
る)ように構成されていてもよい。The game control means is a command transmission means (for example, CPU 5) for transmitting a command in accordance with the progress of the game.
6 including the game control means), the payout control means controls the payout prohibition state in which the payout of the game medium is prohibited when the power supply is started (for example, the payout is performed by performing the processing of step S713 or step S732). (Prohibit state is controlled), the payout prohibited state is released in response to the reception of a predetermined command (for example, a payable state designation command, a payout number designation command) from the game control means (for example, step S7).
In 53e, the payout suspension flag is turned off to release the flag).
【0021】所定の復旧条件は複数(例えば、ステップ
S707〜ステップS709の条件、ステップS7〜ス
テップS9の条件)あり、制御手段は、電力供給が復帰
した場合には、複数の復旧条件がすべて成立した場合
に、変動データ記憶手段に保存されていた記憶内容にも
とづいて制御状態を復旧させる復旧処理を実行し、複数
の復旧条件のうち少なくとも1つの条件が不成立であっ
た場合に変動データ記憶手段の記憶内容を初期化する初
期化処理(例えばステップS711〜ステップS71
4、ステップS11〜ステップS15)を実行するよう
に構成されていてもよい。There are a plurality of predetermined restoration conditions (for example, the conditions of step S707 to step S709, the conditions of step S7 to step S9), and when the power supply is restored, the control means satisfies all of the plurality of restoration conditions. In this case, the recovery processing for recovering the control state is executed based on the stored contents stored in the variable data storage means, and if at least one of the plurality of recovery conditions is not satisfied, the variable data storage means Initialization processing for initializing the stored contents of the memory (for example, step S711 to step S71
4, step S11 to step S15) may be performed.
【0022】制御手段が搭載された制御基板(例えば払
出制御基板37、主基板31)を備え、制御基板とは別
個に遊技機へ供給される電源から制御基板で用いられる
電圧の電源を作成する電源基板(例えば電源基板91
0)を備え、電源基板には、操作手段(例えばクリアス
イッチ921)と、制御基板への電力を供給させるため
の操作が可能な電力供給許可操作手段(例えば電源スイ
ッチ914)とが搭載される構成とされていてもよい。A control board (for example, a payout control board 37, a main board 31) on which control means is mounted is provided, and a power supply of a voltage used in the control board is created from a power supply supplied to the gaming machine separately from the control board. Power board (eg, power board 91
0), the power supply board is provided with an operating means (for example, a clear switch 921) and a power supply permission operation means (for example, a power switch 914) capable of being operated to supply electric power to the control board. It may be configured.
【0023】所定の報知を行うための報知部品(例えば
可変表示装置9)を制御可能な報知部品制御手段(例え
ば表示制御用CPU101を含む表示制御手段)を備
え、報知部品制御手段は制御状態を初期化する処理が実
行されていることを報知部品を用いて報知する処理(例
えば「初期化中」などの表示による報知)を行うように
構成されていてもよい。A notification component control means (for example, a display control means including the display control CPU 101) capable of controlling a notification component (for example, the variable display device 9) for performing a predetermined notification is provided, and the notification component control means indicates the control state. It may be configured to perform a process of notifying that the process of initialization is being performed using a notification component (for example, a notification by displaying “Initializing” or the like).
【0024】電源監視手段が払出遊技媒体検出手段に供
給される電源の電圧値(例えば12V)よりも高い電圧
値(例えば30V)の電源を監視することが望ましい。It is desirable that the power source monitoring means monitors a power source having a voltage value (for example, 30V) higher than the voltage value (for example, 12V) of the power source supplied to the payout game medium detecting means.
【0025】制御手段の動作状態を監視し、所定期間動
作が停止している場合に、制御状態を初期化するための
動作状態監視手段(例えば、ウォッチドッグタイマのタ
イプアップにもとづきシステムリセットする機能を備え
るCPU56や払出制御用CPU371)を備え、動作
状態監視手段により、待機状態復帰手段が構成されてい
てもよい。An operation state monitoring means for monitoring the operation state of the control means and initializing the control state when the operation is stopped for a predetermined period (for example, a function for resetting the system based on the type-up of a watchdog timer). It may be provided with the CPU 56 and the payout control CPU 371), and the operation state monitoring means may constitute the standby state returning means.
【0026】待機状態復帰手段が、電源監視手段から検
出信号が出力されてから、所定期間経過しても遊技機へ
の電力供給が停止しない場合に制御手段の制御状態を待
機状態から復帰させる(例えば図14(B)参照)よう
に構成されていてもよい。The standby state return means returns the control state of the control means from the standby state when the power supply to the gaming machine is not stopped even after a predetermined period has elapsed since the detection signal was output from the power source monitoring means ( For example, it may be configured as shown in FIG.
【0027】[0027]
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図1はパチン
コ遊技機を正面からみた正面図、図2は遊技盤の前面を
示す正面図である。なお、以下の実施の形態では、パチ
ンコ遊技機を例に説明を行うが、本発明による遊技機は
パチンコ遊技機に限られず、例えば画像式の遊技機やス
ロット機に適用することもできる。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. First, the overall configuration of a pachinko gaming machine, which is an example of a gaming machine, will be described. 1 is a front view of a pachinko gaming machine as seen from the front, and FIG. 2 is a front view showing the front surface of the gaming board. In the following embodiments, a pachinko gaming machine will be described as an example, but the gaming machine according to the present invention is not limited to a pachinko gaming machine and can be applied to, for example, an image-type gaming machine or a slot machine.
【0028】パチンコ遊技機1は、縦長の方形状に形成
された外枠(図示せず)と、外枠の内側に開閉可能に取
り付けられた遊技枠とで構成される。また、パチンコ遊
技機1は、遊技枠に開閉可能に設けられている額縁状に
形成されたガラス扉枠2を有する。遊技枠は、外枠に対
して開閉自在に設置される前面枠(図示せず)と、機構
部品等が取り付けられる機構板と、それらに取り付けら
れる種々の部品(後述する遊技盤を除く。)とを含む構
造体である。The pachinko gaming machine 1 is composed of an outer frame (not shown) formed in a vertically long rectangular shape, and a game frame attached to the inside of the outer frame so as to be openable and closable. In addition, the pachinko gaming machine 1 has a frame-shaped glass door frame 2 that is provided in the game frame so as to be openable and closable. The game frame includes a front frame (not shown) installed to be openable and closable with respect to the outer frame, a mechanism plate to which mechanical parts and the like are attached, and various parts attached to them (excluding a game board described later). It is a structure including and.
【0029】図1に示すように、パチンコ遊技機1は、
額縁状に形成されたガラス扉枠2を有する。ガラス扉枠
2の下部表面には打球供給皿(上皿)3がある。打球供
給皿3の下部には、打球供給皿3に収容しきれない遊技
球を貯留する余剰球受皿4と遊技球を発射する打球操作
ハンドル(操作ノブ)5が設けられている。ガラス扉枠
2の背面には、遊技盤6が着脱可能に取り付けられてい
る。なお、遊技盤6は、それを構成する板状体と、その
板状体に取り付けられた種々の部品とを含む構造体であ
る。また、遊技盤6の前面には遊技領域7が形成されて
いる。As shown in FIG. 1, the pachinko gaming machine 1 is
It has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2, there is a hit ball supply plate (upper plate) 3. Below the hitting ball supply tray 3, there are provided a surplus ball receiving tray 4 for storing game balls that cannot be accommodated in the hitting ball supply tray 3 and a ball hitting handle (operation knob) 5 for launching the game ball. A game board 6 is detachably attached to the back surface of the glass door frame 2. The game board 6 is a structure including a plate-shaped body that constitutes the game board 6 and various parts attached to the plate-shaped body. A game area 7 is formed on the front surface of the game board 6.
【0030】遊技領域7の中央付近には、それぞれが識
別情報としての図柄を可変表示する複数の可変表示部を
含む可変表示装置(特別図柄表示装置)9が設けられて
いる。可変表示装置9には、例えば「左」、「中」、
「右」の3つの可変表示部(図柄表示エリア)がある。
また、可変表示装置9には、始動入賞口14に入った有
効入賞球数すなわち始動記憶数を表示する4つの特別図
柄始動記憶表示エリア(始動記憶表示エリア)18が設
けられている。有効始動入賞がある毎に、表示色を変化
させる(例えば青色表示から赤色表示に変化させる)始
動記憶表示エリアを1増やす。そして、可変表示装置9
の可変表示が開始される毎に、表示色が変化している始
動記憶数表示エリアを1減らす(すなわち表示色をもと
に戻す)。この例では、図柄表示エリアと始動記憶表示
エリアとが区分けされて設けられているので、可変表示
中も始動記憶数が表示された状態とすることができる。
なお、始動記憶表示エリアを図柄表示エリアの一部に設
けるようにしてもよく、この場合には、可変表示中は始
動記憶数の表示を中断するようにすればよい。また、こ
の例では、始動記憶表示エリアを可変表示装置9に設け
るようにしているが、始動記憶数を表示する表示器(特
別図柄始動記憶表示器)を可変表示装置9とは別個に設
けるようにしてもよい。In the vicinity of the center of the game area 7, a variable display device (special symbol display device) 9 including a plurality of variable display portions for variably displaying symbols as identification information is provided. The variable display device 9 includes, for example, “left”, “middle”,
There are three "right" variable display parts (symbol display areas).
In addition, the variable display device 9 is provided with four special symbol starting memory display areas (starting memory display areas) 18 for displaying the number of effective winning balls that have entered the starting winning opening 14, that is, the number of starting memories. Each time there is an effective start prize, the display color is changed (for example, changed from blue display to red display) and the start memory display area is increased by one. And the variable display device 9
Each time the variable display of (3) is started, the display area for changing the number of starting memories in which the display color is changed is decremented by 1 (that is, the display color is restored). In this example, since the symbol display area and the starting memory display area are provided separately, the number of starting memories can be displayed even during variable display.
The start memory display area may be provided in a part of the symbol display area. In this case, the display of the start memory number may be interrupted during the variable display. Further, in this example, the starting memory display area is provided in the variable display device 9, but a display device (special symbol starting memory display device) for displaying the number of starting memories is provided separately from the variable display device 9. You may
【0031】可変表示装置9の下方には、始動入賞口1
4としての可変入賞球装置15が設けられている。始動
入賞口14に入った入賞球は、遊技盤6の背面に導か
れ、始動口スイッチ14aによって検出される。また、
始動入賞口14の下部には開閉動作を行う可変入賞球装
置15が設けられている。可変入賞球装置15は、ソレ
ノイド16によって開状態とされる。Below the variable display device 9, the start winning opening 1
A variable winning ball device 15 is provided. The winning ball that has entered the starting winning opening 14 is guided to the rear surface of the game board 6 and detected by the starting opening switch 14a. Also,
A variable winning ball device 15 that opens and closes is provided below the starting winning opening 14. The variable winning ball device 15 is opened by the solenoid 16.
【0032】可変入賞球装置15の下部には、特定遊技
状態(大当り状態)においてソレノイド21によって開
状態とされる開閉板20が設けられている。開閉板20
は大入賞口を開閉する手段である。開閉板20から遊技
盤6の背面に導かれた入賞球のうち一方(V入賞領域)
に入った入賞球はV入賞スイッチ22で検出され、開閉
板20からの入賞球はカウントスイッチ23で検出され
る。遊技盤6の背面には、大入賞口内の経路を切り換え
るためのソレノイド21Aも設けられている。At the lower part of the variable winning ball device 15, an opening / closing plate 20 is provided which is opened by a solenoid 21 in a specific game state (big hit state). Opening plate 20
Is a means for opening and closing the special winning opening. One of the winning balls guided from the opening / closing plate 20 to the back of the game board 6 (V winning area)
The entered winning balls are detected by the V winning switch 22, and the winning balls from the opening / closing plate 20 are detected by the count switch 23. On the back surface of the game board 6, a solenoid 21A for switching the route inside the special winning opening is also provided.
【0033】ゲート32に遊技球が入賞しゲートスイッ
チ32aで検出されると、普通図柄表示器10の表示の
可変表示が開始される。この実施の形態では、左右のラ
ンプ(点灯時に図柄が視認可能になる)が交互に点灯す
ることによって可変表示が行われ、例えば、可変表示の
終了時に右側のランプが点灯すれば当たりとなる。そし
て、普通図柄表示器10における停止図柄が所定の図柄
(当り図柄)である場合に、可変入賞球装置15が所定
回数、所定時間だけ開状態になる。普通図柄表示器10
の近傍には、ゲート32に入った入賞球数を表示する4
つのLEDによる表示部を有する普通図柄始動記憶表示
器41が設けられている。ゲート32への入賞がある毎
に、普通図柄始動記憶表示器41は点灯するLEDを1
増やす。そして、普通図柄表示器10の可変表示が開始
される毎に、点灯するLEDを1減らす。When the game ball is won in the gate 32 and detected by the gate switch 32a, the variable display of the display of the normal symbol display device 10 is started. In this embodiment, the left and right lamps (the pattern can be visually recognized when turned on) are alternately turned on to perform variable display. For example, when the variable display ends, the right lamp is turned on. And when the stop symbol on the normal symbol display 10 is a predetermined symbol (hit symbol), the variable winning ball device 15 is opened for a predetermined number of times and for a predetermined time. Normal symbol display 10
The number of winning balls that entered the gate 32 is displayed near 4
A normal symbol start-up memory display 41 having a display section with two LEDs is provided. Every time there is a prize in the gate 32, the normal symbol starting memory display 41 turns on the LED that is turned on by 1
increase. Then, each time the variable display of the normal symbol display device 10 is started, the number of LEDs to be turned on is reduced by 1.
【0034】遊技盤6には、複数の入賞口29,30,
33,39が設けられ、遊技球の入賞口29,30,3
3への入賞は、それぞれ入賞口スイッチ29a,30
a,33a,39aによって検出される。各入賞口2
9,30,33,39は、遊技媒体を受け入れて入賞を
許容する領域として遊技盤6に設けられる入賞領域を構
成している。なお、遊技媒体を受け入れて入賞を許容す
る始動入賞口14や、大入賞口も、入賞領域を構成す
る。遊技領域7の左右周辺には、遊技中に点滅表示され
る装飾ランプ25が設けられ、下部には、入賞しなかっ
た遊技球を吸収するアウト口26がある。また、遊技領
域7の外側の左右上部には、効果音を発する2つのスピ
ーカ27が設けられている。遊技領域7の外周には、天
枠ランプ28a、左枠ランプ28bおよび右枠ランプ2
8cが設けられている。さらに、遊技領域7における各
構造物(大入賞口等)の周囲には装飾LEDが設置され
ている。天枠ランプ28a、左枠ランプ28bおよび右
枠ランプ28cおよび装飾用LEDは、遊技機に設けら
れている装飾発光体の一例である。The game board 6 has a plurality of winning openings 29, 30,
33, 39 are provided, and the winning openings 29, 30, 3 for gaming balls
The prizes for 3 are prize winning opening switches 29a, 30 respectively.
a, 33a, 39a. Each prize hole 2
Reference numerals 9, 30, 33, and 39 form a winning area provided on the game board 6 as an area for accepting a game medium and allowing a prize. It should be noted that the starting winning opening 14 that accepts the game medium and allows the winning, and the special winning opening also constitute the winning area. Decorative lamps 25 that are displayed blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 that absorbs a game ball that has not won is provided in the lower part. In addition, two speakers 27 that emit a sound effect are provided on the upper left and right sides outside the game area 7. On the outer periphery of the game area 7, a top frame lamp 28a, a left frame lamp 28b and a right frame lamp 2
8c is provided. Further, a decorative LED is installed around each structure (a special winning opening, etc.) in the game area 7. The top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, and the decorative LED are examples of the decorative light-emitting body provided in the game machine.
【0035】そして、この例では、左枠ランプ28bの
近傍に、賞球残数があるときに点灯する賞球ランプ51
が設けられ、天枠ランプ28aの近傍に、補給球が切れ
たときに点灯する球切れランプ52が設けられている。
上記のように、この実施の形態のパチンコ遊技機1に
は、発光体としてのランプやLEDが各所に設けられて
いる。さらに、図1には、パチンコ遊技機1に隣接して
設置され、プリペイドカードが挿入されることによって
球貸しを可能にするカードユニット50も示されてい
る。In this example, the prize ball lamp 51 that lights up when the remaining number of prize balls exists near the left frame lamp 28b.
Is provided, and a ball-out lamp 52 that is turned on when the supply ball runs out is provided near the top frame lamp 28a.
As described above, the pachinko gaming machine 1 of this embodiment is provided with the lamps and the LEDs as the light emitting bodies at various places. Further, FIG. 1 also shows a card unit 50 which is installed adjacent to the pachinko gaming machine 1 and enables a ball lending by inserting a prepaid card.
【0036】カードユニット50には、使用可能状態で
あるか否かを示す使用可表示ランプ151、カードユニ
ット50がいずれの側のパチンコ遊技機1に対応してい
るのかを示す連結台方向表示器153、カードユニット
50内にカードが投入されていることを示すカード投入
表示ランプ154、記録媒体としてのカードが挿入され
るカード挿入口155、およびカード挿入口155の裏
面に設けられているカードリーダライタの機構を点検す
る場合にカードユニット50を解放するためのカードユ
ニット錠156が設けられている。The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and a connecting board direction indicator indicating which side of the pachinko gaming machine 1 the card unit 50 corresponds to. 153, a card insertion display lamp 154 indicating that a card is inserted in the card unit 50, a card insertion slot 155 into which a card as a recording medium is inserted, and a card reader provided on the back surface of the card insertion slot 155. A card unit lock 156 is provided for releasing the card unit 50 when checking the mechanism of the writer.
【0037】打球発射装置から発射された遊技球は、打
球レールを通って遊技領域7に入り、その後、遊技領域
7を下りてくる。遊技球が始動入賞口14に入り始動口
スイッチ14aで検出されると、図柄の可変表示を開始
できる状態であれば、可変表示装置9において特別図柄
が可変表示(変動)を始める。図柄の可変表示を開始で
きる状態でなければ、始動記憶数を1増やす。The game ball shot from the hit ball launching device enters the game area 7 through the hit ball rail, and then comes down from the game area 7. When the game ball enters the starting winning opening 14 and is detected by the starting opening switch 14a, if the variable display of the symbol can be started, the variable display device 9 starts the variable display (variation) of the special symbol. If it is not in a state where variable display of symbols can be started, the number of starting memories is increased by 1.
【0038】可変表示装置9における特別図柄の可変表
示は、一定時間が経過したときに停止する。停止時の特
別図柄の組み合わせが大当り図柄(特定表示結果)であ
ると、大当り遊技状態に移行する。すなわち、開閉板2
0が、一定時間経過するまで、または、所定個数(例え
ば10個)の遊技球が入賞するまで開放する。そして、
開閉板20の開放中に遊技球がV入賞領域に入賞しV入
賞スイッチ22で検出されると、継続権が発生し開閉板
20の開放が再度行われる。継続権の発生は、所定回数
(例えば15ラウンド)許容される。The variable display of the special symbol on the variable display device 9 is stopped when a certain time has elapsed. If the special symbol combination at the time of stop is a big hit symbol (specific display result), the big hit game state is entered. That is, the opening / closing plate 2
0 is released until a certain time has elapsed or a predetermined number (for example, 10) of game balls are won. And
When the game ball enters the V winning area and is detected by the V winning switch 22 while the opening / closing plate 20 is open, the continuation right is generated and the opening / closing plate 20 is opened again. The continuation right can be generated a predetermined number of times (for example, 15 rounds).
【0039】停止時の可変表示装置9における特別図柄
の組み合わせが確率変動を伴う大当り図柄(確変図柄)
の組み合わせである場合には、次に大当りとなる確率が
高くなる。すなわち、確変状態という遊技者にとってさ
らに有利な状態となる。A combination of special symbols in the variable display device 9 at the time of stop is a big hit symbol with probability variation (probability variation symbol)
In the case of the combination of, the probability of the next big hit is high. That is, the state of probability change is more advantageous for the player.
【0040】遊技球がゲート32に入賞すると、普通図
柄表示器10において普通図柄が可変表示される状態に
なる。また、普通図柄表示器10における停止図柄が所
定の図柄(当り図柄)である場合に、可変入賞球装置1
5が所定時間だけ開状態になる。さらに、確変状態で
は、普通図柄表示器10における停止図柄が当り図柄に
なる確率が高められるとともに、可変入賞球装置15の
開放時間と開放回数が高められる。すなわち、可変入賞
球装置15の開放時間と開放回数は、普通図柄の停止図
柄が当り図柄であったり、特別図柄の停止図柄が確変図
柄である場合等に高められ、遊技者にとって不利な状態
から有利な状態に変化する。なお、開放回数が高められ
ることは、閉状態から開状態になることも含む概念であ
る。When the game ball wins the gate 32, the normal symbol display 10 is in a state in which the normal symbol is variably displayed. Further, when the stop symbol in the normal symbol display 10 is a predetermined symbol (hit symbol), the variable winning ball device 1
5 is opened only for a predetermined time. Furthermore, in the probability variation state, the probability that the stop symbol in the normal symbol display 10 will be a winning symbol is increased, and the opening time and the number of times of opening the variable winning ball device 15 are increased. That is, the opening time and the number of times of opening the variable winning ball device 15 are increased when the stop symbol of the normal symbol is a winning symbol or the stop symbol of the special symbol is a probability variation symbol, and the like, and from a disadvantageous state for the player. Change to an advantageous state. In addition, increasing the number of times of opening is a concept including changing from a closed state to an open state.
【0041】次に、パチンコ遊技機1の裏面の構造につ
いて図3および図4を参照して説明する。図3は、遊技
機を裏面から見た背面図である。図4は、各種部材が取
り付けられた機構板を遊技機背面側から見た背面図であ
る。Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIGS. 3 and 4. FIG. 3 is a rear view of the gaming machine viewed from the back side. FIG. 4 is a rear view of the mechanism plate to which various members are attached as seen from the rear side of the gaming machine.
【0042】図3に示すように、遊技機裏面側では、可
変表示装置9を制御する図柄制御基板80を含む可変表
示制御ユニット49、遊技制御用マイクロコンピュータ
等が搭載された遊技制御基板(主基板)31が設置され
ている。また、球払出制御を行う払出制御用マイクロコ
ンピュータ等が搭載された払出制御基板37が設置され
ている。さらに、遊技盤6に設けられている各種装飾L
ED、普通図柄始動記憶表示器41、装飾ランプ25、
枠側に設けられている天枠ランプ28a、左枠ランプ2
8b、右枠ランプ28c、賞球ランプ51および球切れ
ランプ52を点灯制御するランプ制御手段が搭載された
ランプ制御基板35、スピーカ27からの音発生を制御
する音制御手段が搭載された音制御基板70も設けられ
ている。また、また、DC30V、DC21V、DC1
2VおよびDC5Vを作成する電源回路が搭載された電
源基板910や発射制御基板91が設けられている。As shown in FIG. 3, on the back side of the game machine, a variable display control unit 49 including a symbol control board 80 for controlling the variable display device 9, a game control board (mainly a game control microcomputer, etc.) is mounted. Substrate) 31 is installed. Further, a payout control board 37 on which a payout control microcomputer for performing ball payout control is mounted is installed. Furthermore, various decorations L provided on the game board 6
ED, normal pattern starting memory display 41, decorative lamp 25,
Top frame lamp 28a and left frame lamp 2 provided on the frame side
8b, a right frame lamp 28c, a prize ball lamp 51, and a lamp control board for mounting a lamp control means for controlling lighting of the out-of-ball lamp 52, and sound control for mounting sound control means for controlling sound generation from the speaker 27. A substrate 70 is also provided. In addition, DC30V, DC21V, DC1
A power supply board 910 and a firing control board 91 on which a power supply circuit for generating 2V and DC5V is mounted are provided.
【0043】遊技機裏面において、上方には、各種情報
を遊技機外部に出力するための各端子を備えたターミナ
ル基板160が設置されている。ターミナル基板160
には、少なくとも、球切れ検出スイッチの出力を導入し
て外部出力するための球切れ用端子、賞球個数信号を外
部出力するための賞球用端子および球貸し個数信号を外
部出力するための球貸し用端子が設けられている。ま
た、中央付近には、主基板31からの各種情報を遊技機
外部に出力するための各端子を備えた情報端子基板(情
報出力基板)34が設置されている。On the back surface of the game machine, a terminal board 160 having terminals for outputting various information to the outside of the game machine is installed above. Terminal board 160
At least, the terminal for ball breakage for introducing the output of the ball breakage detection switch and outputting it externally, the terminal for prize balls for externally outputting the prize ball number signal and the external output for the ball lending number signal A ball lending terminal is provided. Further, in the vicinity of the center, an information terminal board (information output board) 34 provided with each terminal for outputting various information from the main board 31 to the outside of the gaming machine is installed.
【0044】貯留タンク38に貯留された遊技球は誘導
レール39を通り、図4に示されるように、カーブ樋1
86を経て賞球ケース40Aで覆われた球払出装置に至
る。球払出装置の上部には、遊技媒体切れ検出手段とし
ての球切れスイッチ187が設けられている。球切れス
イッチ187が球切れを検出すると、球払出装置の払出
動作が停止する。球切れスイッチ187は遊技球通路内
の遊技球の有無を検出するスイッチであるが、貯留タン
ク38内の補給球の不足を検出する球切れ検出スイッチ
167も誘導レール39における上流部分(貯留タンク
38に近接する部分)に設けられている。球切れ検出ス
イッチ167が遊技球の不足を検知すると、遊技機設置
島に設けられている補給機構から遊技機に対して遊技球
の補給が行われる。The game balls stored in the storage tank 38 pass through the guide rail 39, and as shown in FIG. 4, the curve gutter 1
After 86, the ball payout device covered with the prize ball case 40A is reached. At the upper part of the ball payout device, a ball break switch 187 is provided as a game medium cut detection means. When the out-of-ball switch 187 detects out-of-ball, the payout operation of the ball payout device is stopped. The out-of-ball switch 187 is a switch that detects the presence or absence of a game ball in the game ball passage, but the out-of-ball detection switch 167 that detects a shortage of supply balls in the storage tank 38 is also an upstream portion of the guide rail 39 (the storage tank 38). (Provided near). When the out-of-ball detection switch 167 detects a shortage of game balls, the supply mechanism provided on the game machine installation island supplies game balls to the game machine.
【0045】入賞にもとづく景品としての遊技球や球貸
し要求にもとづく遊技球が多数払い出されて打球供給皿
3が満杯になり、ついには遊技球が連絡口45に到達し
た後さらに遊技球が払い出されると、遊技球は、余剰球
通路46を経て余剰球受皿4に導かれる。さらに遊技球
が払い出されると、感知レバー47が貯留状態検出手段
としての満タンスイッチ48を押圧して、貯留状態検出
手段としての満タンスイッチ48がオンする。その状態
では、球払出装置内の払出モータの回転が停止して球払
出装置の動作が停止するとともに発射装置の駆動も停止
する。A large number of game balls as prizes based on prizes and game balls based on ball lending requests are paid out, and the hit ball supply plate 3 becomes full, and finally the game balls reach the contact port 45 and further game balls are provided. When paid out, the game ball is guided to the surplus ball receiving tray 4 through the surplus ball passage 46. Further, when the game ball is paid out, the sensing lever 47 presses the full tank switch 48 as the storage state detection means, and the full tank switch 48 as the storage state detection means is turned on. In that state, the rotation of the payout motor in the ball payout device is stopped, the operation of the ball payout device is stopped, and the driving of the launching device is also stopped.
【0046】図4に示すように、球払出装置の側方に
は、カーブ樋186から遊技機下部の排出口192に至
る球抜き通路191が形成されている。球抜き通路19
1の上部には球抜きレバー193が設けられ、球抜きレ
バー193が遊技店員等によって操作されると、誘導レ
ール39から球抜き通路191への遊技球通路が形成さ
れ、貯留タンク38内に貯留されている遊技球は、排出
口192から遊技機外に排出される。As shown in FIG. 4, a ball passage 191 extending from the curve gutter 186 to the discharge port 192 at the bottom of the game machine is formed on the side of the ball payout device. Ball passage 19
1 is provided with a ball removing lever 193, and when the ball removing lever 193 is operated by a game store clerk or the like, a game ball passage from the guide rail 39 to the ball removing passage 191 is formed and stored in the storage tank 38. The played game ball is discharged from the discharge port 192 to the outside of the game machine.
【0047】図5は、球払出装置97の構成例を示す分
解斜視図である。この例では、賞球ケース40Aとして
の3つのケース140,141,142の内部に球払出
装置97が形成されている。ケース140,141の上
部には、球切れスイッチ187の下部の球通路と連通す
る穴170,171が設けられ、遊技球は、穴170,
171から球払出装置97に流入する。FIG. 5 is an exploded perspective view showing a structural example of the ball payout device 97. In this example, a ball payout device 97 is formed inside the three cases 140, 141, 142 as the prize ball case 40A. Holes 170, 171 communicating with the ball passage at the bottom of the ball break switch 187 are provided in the upper part of the cases 140, 141, and the game ball has holes 170, 171.
It flows into the ball payout device 97 from 171.
【0048】球払出装置97は駆動源となる払出モータ
(例えばステッピングモータ)289を含む。払出モー
タ289の回転力は、払出モータ289の回転軸に嵌合
しているギア290に伝えられ、さらに、ギア290と
噛み合うギア291に伝えられる。ギア291の中心軸
には、凹部を有するスプロケット292が嵌合してい
る。穴170,171から流入した遊技球は、スプロケ
ット292の凹部によって、スプロケット292の下方
の球通路293a,293bに1個ずつ落下させられ
る。The ball payout device 97 includes a payout motor (eg, stepping motor) 289 serving as a drive source. The rotational force of the dispensing motor 289 is transmitted to the gear 290 fitted to the rotation shaft of the dispensing motor 289, and further transmitted to the gear 291 that meshes with the gear 290. A sprocket 292 having a recess is fitted on the central axis of the gear 291. The game balls flowing in from the holes 170 and 171 are dropped one by one into the ball passages 293a and 293b below the sprocket 292 by the recesses of the sprocket 292.
【0049】球通路(遊技媒体払出通路の一例)293
a,293bには遊技球の流下路を切り替えるための振
分部材311が設けられている。振分部材311は振分
ソレノイド310によって駆動され、賞球払出時には、
球通路293a,293bにおける一方の流下路(球通
路293a:景品遊技媒体通路の一例)を遊技球が流下
するように倒れ、球貸し時には球通路293a,293
bにおける他方の流下路(球通路293b:貸出遊技媒
体通路の一例)を遊技球が流下するように倒れる。な
お、払出モータ289および振分ソレノイド310は、
払出制御基板37に搭載されている払出制御用CPUに
よって制御される。また、払出制御用CPUは、主基板
31に搭載されている遊技制御用のCPUからの指令に
応じて払出モータ289および振分ソレノイド310を
制御する。Sphere passage (an example of a game medium payout passage) 293
The a and 293b are provided with a distribution member 311 for switching the flow path of the game balls. The distribution member 311 is driven by the distribution solenoid 310, and when paying out the prize balls,
The game balls fall down one of the flow paths (ball path 293a: an example of a prize game medium path) in the ball paths 293a and 293b, and when the ball is lent, the ball paths 293a and 293 are provided.
The game ball falls down in the other flow-down path (ball passage 293b: an example of a lending game medium passage) in b. The payout motor 289 and the distribution solenoid 310 are
It is controlled by a payout control CPU mounted on the payout control board 37. Further, the payout control CPU controls the payout motor 289 and the distribution solenoid 310 in accordance with a command from the game control CPU mounted on the main board 31.
【0050】賞球払出時に選択される流下路の下方には
球払出装置によって払い出された遊技球を検出する賞球
センサ(賞球カウントスイッチ)301Aが設けられ、
球貸し時に選択される流下路の下方には球払出装置によ
って払い出された遊技球を検出する球貸しセンサ(球貸
しカウントスイッチ)301Bが設けられている。賞球
カウントスイッチ301Aの検出信号と球貸しカウント
スイッチ301Bの検出信号は払出制御基板37の払出
制御用CPUに入力される。払出制御用CPUは、それ
らの検出信号にもとづいて、実際に払い出された遊技球
の個数を計数する。なお、賞球カウントスイッチ301
Aの検出信号は、主基板31のCPUにも入力される。
球貸しカウントスイッチ301Bに対する電源基板91
0からの電力供給は、払出制御基板37を介してなされ
る。なお、賞球カウントスイッチ301Aに対する電源
基板910からの電力供給は、主基板31を介してなさ
れるが、払出制御基板37を介してなされるようにして
もよい。また、賞球センサと球貸しセンサは、それぞれ
複数設けられていてもよい。また、賞球センサは、主基
板31用のものと払出制御基板37用のものが別個に設
けられていてもよい。A prize ball sensor (prize ball count switch) 301A for detecting the game balls paid out by the ball payout device is provided below the downflow path selected at the time of paying out the prize balls.
A ball lending sensor (ball lending count switch) 301B for detecting a game ball paid out by a ball payout device is provided below the flow-down path selected at the time of ball lending. The detection signal of the prize ball count switch 301A and the detection signal of the ball lending count switch 301B are input to the payout control CPU of the payout control board 37. The payout control CPU counts the number of game balls actually paid out based on the detection signals. In addition, prize ball count switch 301
The detection signal A is also input to the CPU of the main board 31.
Power supply board 91 for ball lending count switch 301B
The power supply from 0 is performed through the payout control board 37. Although power is supplied from the power supply board 910 to the prize ball count switch 301A through the main board 31, it may be supplied through the payout control board 37. In addition, a plurality of prize ball sensors and ball lending sensors may be provided respectively. Moreover, as the prize ball sensor, one for the main board 31 and one for the payout control board 37 may be provided separately.
【0051】なお、ギア291の周辺部には、払出モー
タ位置センサを形成する突起部が形成されている。突起
部は、ギア291の回転すなわち払出モータ289の回
転に伴って発光体(図示せず)からの光を、払出モータ
位置センサの受光部(図示せず)に対して透過させたり
遮蔽したりする。払出制御用CPUは、受光部からの検
出信号によって払出モータ289の位置を認識すること
ができる。Incidentally, on the peripheral portion of the gear 291, there is formed a protrusion forming a payout motor position sensor. The protrusion allows the light from the light emitting body (not shown) to pass through or shield the light receiving unit (not shown) of the payout motor position sensor in accordance with the rotation of the gear 291 or the rotation of the payout motor 289. To do. The payout control CPU can recognize the position of the payout motor 289 from the detection signal from the light receiving unit.
【0052】また、球払出装置は、賞球払出と球貸しと
を共に行うように構成されていてもよいが、賞球払出を
行う球払出装置と球貸しを行う球払出装置が別個に設け
られていてもよい。さらに、例えばスプロケットの回転
方向を変えて賞球払出と球貸しとを分けるように構成さ
れていてもよいし、本実施の形態において例示する球払
出装置97以外のどのような構造の球払出装置を用いて
も、本発明を適用することができる。The ball payout device may be configured to perform both prize ball payout and ball lending, but a ball payout device for paying a prize ball and a ball payout device for lending a ball are separately provided. It may be. Further, for example, the rotation direction of the sprocket may be changed to divide the prize ball payout and the ball lending, and the ball payout device having any structure other than the ball payout device 97 exemplified in the present embodiment. The present invention can also be applied by using.
【0053】図6は、遊技盤6に設置されている電源基
板910の露出部分を示す正面図である。図6に示すよ
うに、電源基板910は、大部分が主基板31と重なっ
ているが、主基板31に重なることなく外部から視認可
能に露出した露出部分がある。この露出部分には、遊技
機1の各電気部品制御基板や各電気部品への電力供給を
実行あるいは遮断するための電力供給許可手段としての
電源スイッチ914と、各基板(主基板31や払出制御
基板37等)に含まれる記憶内容保持手段(例えば、電
力供給停止時にもその内容を保持可能なバックアップR
AM)に記憶されたバックアップデータをクリアするた
めの操作手段としてのクリアスイッチ921とが設けら
れている。このように、電源スイッチ914とクリアス
イッチ921とが近くに配置されているので、電源スイ
ッチ914によって遊技機に電力を供給開始するのに関
連したクリアスイッチ921の操作が容易になる。FIG. 6 is a front view showing an exposed portion of the power supply board 910 installed on the game board 6. As shown in FIG. 6, most of the power supply board 910 overlaps with the main board 31, but there is an exposed portion that is visible from the outside without overlapping with the main board 31. In this exposed portion, a power switch 914 as a power supply permission means for executing or cutting off power supply to each electric component control board of the gaming machine 1 and each electric part, and each board (main board 31 and payout control) A memory content holding unit (for example, a backup R capable of holding the content even when the power supply is stopped) included in the substrate 37 or the like.
A clear switch 921 is provided as an operating means for clearing the backup data stored in (AM). In this way, since the power switch 914 and the clear switch 921 are arranged close to each other, the operation of the clear switch 921 related to starting power supply to the gaming machine by the power switch 914 becomes easy.
【0054】図7は、主基板31における回路構成の一
例を示すブロック図である。なお、図7には、払出制御
基板37、ランプ制御基板35、音制御基板70、発射
制御基板91および図柄制御基板80も示されている。
主基板31には、プログラムに従ってパチンコ遊技機1
を制御する基本回路53と、ゲートスイッチ32a、始
動口スイッチ14a、V入賞スイッチ22、カウントス
イッチ23、入賞口スイッチ29a,30a,33a,
39a、満タンスイッチ48、球切れスイッチ187、
賞球カウントスイッチ301Aおよびクリアスイッチ9
21からの信号を基本回路53に与えるスイッチ回路5
8と、可変入賞球装置15を開閉するソレノイド16、
開閉板20を開閉するソレノイド21および大入賞口内
の経路を切り換えるためのソレノイド21Aを基本回路
53からの指令に従って駆動するソレノイド回路59と
が搭載されている。FIG. 7 is a block diagram showing an example of the circuit configuration of the main board 31. Note that FIG. 7 also shows the payout control board 37, the lamp control board 35, the sound control board 70, the firing control board 91, and the symbol control board 80.
On the main board 31, the pachinko gaming machine 1 according to the program
Control circuit 53, a gate switch 32a, a starting opening switch 14a, a V winning switch 22, a count switch 23, winning opening switches 29a, 30a, 33a,
39a, full tank switch 48, out of ball switch 187,
Prize ball count switch 301A and clear switch 9
Switch circuit 5 for giving the signal from 21 to the basic circuit 53
8 and a solenoid 16 for opening and closing the variable winning ball device 15,
A solenoid 21 for opening / closing the opening / closing plate 20 and a solenoid circuit 59 for driving a solenoid 21A for switching the path in the special winning opening according to a command from the basic circuit 53 are mounted.
【0055】なお、図7には示されていないが、カウン
トスイッチ短絡信号もスイッチ回路58を介して基本回
路53に伝達される。また、ゲートスイッチ32a、始
動口スイッチ14a、V入賞スイッチ22、カウントス
イッチ23、入賞口スイッチ29a,30a,33a,
39a、満タンスイッチ48、球切れスイッチ187、
賞球カウントスイッチ301A等のスイッチは、センサ
と称されているものでもよい。すなわち、遊技球を検出
できる遊技媒体検出手段(この例では遊技球検出手段)
であれば、その名称を問わない。特に、入賞検出を行う
始動口スイッチ14a、カウントスイッチ23、および
入賞口スイッチ29a,30a,33a,39aの各ス
イッチは、入賞検出手段でもある。なお、入賞検出手段
は、複数の入賞口に別個に入賞したそれぞれの遊技球を
まとめて検出するものであってもよい。また、ゲートス
イッチ32aのような通過ゲートであっても、賞球の払
い出しが行われるものであれば、通過ゲートへ遊技球が
進入することが入賞となり、通過ゲートに設けられてい
るスイッチ(例えばゲートスイッチ32a)が入賞検出
手段となる。Although not shown in FIG. 7, the count switch short circuit signal is also transmitted to the basic circuit 53 via the switch circuit 58. Further, the gate switch 32a, the starting port switch 14a, the V winning switch 22, the count switch 23, the winning port switches 29a, 30a, 33a,
39a, full tank switch 48, out of ball switch 187,
Switches such as the prize ball count switch 301A may be called a sensor. That is, a game medium detecting means capable of detecting a game ball (a game ball detecting means in this example)
If so, the name does not matter. In particular, each of the starting opening switch 14a, the count switch 23, and the winning opening switches 29a, 30a, 33a, 39a for performing the winning detection is also a winning detection means. The winning detection means may be one that collectively detects each of the gaming balls that have been won separately in a plurality of winning openings. Further, even if a passing gate such as the gate switch 32a is used for paying out prize balls, entering a game ball into the passing gate is a prize, and a switch provided in the passing gate (for example, The gate switch 32a) serves as a winning detection means.
【0056】また、基本回路53から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示装
置9における図柄の可変表示開始に利用された始動入賞
球の個数を示す有効始動情報、確率変動が生じたことを
示す確変情報等の情報出力信号をホールコンピュータ等
の外部装置に対して出力する情報出力回路64が搭載さ
れている。Further, according to the data given from the basic circuit 53, the big hit information indicating the occurrence of the big hit, the effective starting information indicating the number of the starting winning balls used to start the variable display of the symbols on the variable display device 9, and the probability variation An information output circuit 64 that outputs an information output signal such as probability variation information indicating that it has occurred to an external device such as a hall computer is mounted.
【0057】基本回路53は、ゲーム制御用のプログラ
ム等を記憶するROM54、ワークメモリとして使用さ
れる記憶手段(変動データを記憶する手段)としてのR
AM55、プログラムに従って制御動作を行うCPU5
6およびI/Oポート部57を含む。この実施の形態で
は、ROM54,RAM55はCPU56に内蔵されて
いる。すなわち、CPU56は、1チップマイクロコン
ピュータである。なお、1チップマイクロコンピュータ
は、少なくともRAM55が内蔵されていればよく、R
OM54およびI/Oポート部57は外付けであっても
内蔵されていてもよい。The basic circuit 53 is a ROM 54 for storing a game control program and the like, and R as a storage means (means for storing variation data) used as a work memory.
AM55, CPU5 which controls according to the program
6 and I / O port section 57. In this embodiment, the ROM 54 and the RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. Note that the 1-chip microcomputer only needs to have at least the RAM 55 built therein, and
The OM 54 and the I / O port unit 57 may be external or built-in.
【0058】また、RAM(CPU内蔵RAMであって
もよい。)55の一部または全部が、電源基板910に
おいて作成されるバックアップ電源よってバックアップ
されているバックアップRAMである。すなわち、遊技
機に対する電力供給が停止しても、所定期間は、RAM
55の一部または全部の内容は保存される。Further, a part or all of the RAM (which may be a CPU built-in RAM) 55 is a backup RAM backed up by a backup power supply created in the power supply board 910. In other words, even if the power supply to the gaming machine is stopped, the RAM remains for a predetermined period.
The contents of part or all of 55 are saved.
【0059】この実施の形態では、電源基板910から
主基板31に対して、ローレベルがリセット状態を示す
システムリセット信号(以下、リセット信号とい
う。)、ローアクティブの復帰信号およびローアクティ
ブの電源断信号も入力される。リセット信号と復帰信号
とはAND回路161に入力され、AND回路161の
出力がCPU56のリセット端子に入力される。また、
電源断信号は、CPU56のマスク不能割込(NMI)
端子に入力される。In this embodiment, from the power supply board 910 to the main board 31, a system reset signal whose low level indicates a reset state (hereinafter referred to as a reset signal), a low active return signal, and a low active power off. A signal is also input. The reset signal and the return signal are input to the AND circuit 161, and the output of the AND circuit 161 is input to the reset terminal of the CPU 56. Also,
The power-off signal is a non-maskable interrupt (NMI) of the CPU 56.
Input to the terminal.
【0060】遊技球を打撃して発射する打球発射装置は
発射制御基板91上の回路によって制御される駆動モー
タ94で駆動される。そして、駆動モータ94の駆動力
は、操作ノブ5の操作量に従って調整される。すなわ
ち、発射制御基板91上の回路によって、操作ノブ5の
操作量に応じた速度で遊技球が発射されるように制御さ
れる。The hit ball launching device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the launch control board 91 controls the game ball to be launched at a speed according to the operation amount of the operation knob 5.
【0061】なお、この実施の形態では、ランプ制御基
板35に搭載されているランプ制御手段が、遊技盤に設
けられている普通図柄始動記憶表示器41および装飾ラ
ンプ25の表示制御を行うとともに、枠側に設けられて
いる天枠ランプ28a、左枠ランプ28b、右枠ランプ
28c、賞球ランプ51および球切れランプ52の表示
制御を行う。また、特別図柄を可変表示する可変表示装
置9および普通図柄を可変表示する普通図柄表示器10
の表示制御は、図柄制御基板80に搭載されている表示
制御手段によって行われる。In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the normal symbol start memory display 41 and the decorative lamp 25 provided on the game board, Display control of the top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, the prize ball lamp 51, and the out-of-ball lamp 52 provided on the frame side is performed. Also, a variable display device 9 for variably displaying special symbols and a normal symbol display device 10 for variably displaying ordinary symbols.
The display control of is performed by the display control means mounted on the symbol control board 80.
【0062】図8は、払出制御基板37および球払出装
置97の構成要素などの払出に関連する構成要素を示す
ブロック図である。図8に示すように、満タンスイッチ
48からの検出信号は、中継基板71を介して主基板3
1のI/Oポート部57に入力される。また、球切れス
イッチ187からの検出信号も、中継基板72および中
継基板71を介して主基板31のI/Oポート部57に
入力される。FIG. 8 is a block diagram showing components related to payout, such as the components of the payout control board 37 and the ball payout device 97. As shown in FIG. 8, the detection signal from the full tank switch 48 is transmitted via the relay substrate 71 to the main substrate 3.
1 is input to the I / O port unit 57. The detection signal from the ball break switch 187 is also input to the I / O port section 57 of the main board 31 via the relay boards 72 and 71.
【0063】主基板31のCPU56は、球切れスイッ
チ187からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ48からの検出信号が満タン状
態を示していると、払出を停止すべき状態であることを
指示する払出制御コマンドを送出する。払出を停止すべ
き状態であることを指示する払出制御コマンドを受信す
ると、払出制御基板37の払出制御用CPU371は球
払出処理を停止する。The CPU 56 of the main board 31 determines whether the detection signal from the ball break switch 187 indicates the ball break condition.
Alternatively, when the detection signal from the full tank switch 48 indicates the full state, a payout control command instructing that the payout should be stopped is sent. When receiving the payout control command instructing that the payout should be stopped, the payout control CPU 371 of the payout control board 37 stops the ball payout process.
【0064】さらに、賞球カウントスイッチ301Aか
らの検出信号は、中継基板72および中継基板71を介
して主基板31のI/Oポート部57に入力されるとと
もに、中継基板72を介して払出制御基板37の入力ポ
ート372bに入力される。賞球カウントスイッチ30
1Aは、球払出装置97の払出機構部分に設けられ、実
際に払い出された賞球払出球を検出する。Further, the detection signal from the prize ball count switch 301A is input to the I / O port section 57 of the main board 31 via the relay boards 72 and 71, and the payout control is performed via the relay board 72. It is input to the input port 372b of the substrate 37. Prize ball count switch 30
1A is provided in the payout mechanism portion of the ball payout device 97, and detects the actually paid award ball.
【0065】入賞があると、払出制御基板37には、主
基板31の出力ポート(ポート0,1)570,571
から賞球個数を示す払出制御コマンドが入力される。出
力ポート(出力ポート1)571は8ビットのデータを
出力し、出力ポート(出力ポート0)570は1ビット
のINT信号を出力する。賞球個数を示す払出制御コマ
ンドは、入力バッファ回路373Aを介してI/Oポー
ト372aに入力される。INT信号は、入力バッファ
回路373Bを介して払出制御用CPU371の割込端
子に入力されている。払出制御用CPU371は、I/
Oポート372aを介して払出制御コマンドを入力し、
払出制御コマンドに応じて球払出装置97を駆動して賞
球払出を行う。なお、この実施の形態では、払出制御用
CPU371は、1チップマイクロコンピュータであ
り、少なくともRAMが内蔵されている。When there is a prize, the payout control board 37 has output ports (ports 0, 1) 570, 571 of the main board 31.
A payout control command indicating the number of prize balls is input from. The output port (output port 1) 571 outputs 8-bit data, and the output port (output port 0) 570 outputs a 1-bit INT signal. The payout control command indicating the number of prize balls is input to the I / O port 372a via the input buffer circuit 373A. The INT signal is input to the interrupt terminal of the payout control CPU 371 via the input buffer circuit 373B. The payout control CPU 371 is
Input a payout control command through the O port 372a,
The ball payout device 97 is driven in accordance with the payout control command to perform prize ball payout. In this embodiment, the payout control CPU 371 is a one-chip microcomputer and has at least a built-in RAM.
【0066】また、主基板31において、出力ポート5
70,571の外側にバッファ回路620,68Aが設
けられている。バッファ回路620,68Aとして、例
えば、汎用のCMOS−ICである74HC250,7
4HC14が用いられる。このような構成によれば、外
部から主基板31の内部に入力される信号が阻止される
ので、払出制御基板37から主基板31に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路620,68Aの出力側
にノイズフィルタを設けてもよい。On the main board 31, the output port 5
Buffer circuits 620 and 68A are provided outside the 70 and 571. The buffer circuits 620 and 68A are, for example, 74HC250 and 7 which are general-purpose CMOS-ICs.
4HC14 is used. According to such a configuration, a signal input from the outside to the inside of the main board 31 is blocked, so that the signal line that may give a signal from the payout control board 37 to the main board 31 is further reliably eliminated. be able to. A noise filter may be provided on the output side of the buffer circuits 620 and 68A.
【0067】払出制御用CPU371は、出力ポート3
72cを介して、貸し球数を示す球貸し個数信号をター
ミナル基板160に出力する。さらに、出力ポート37
2dを介して、エラー表示用LED374にエラー信号
を出力する。The payout control CPU 371 uses the output port 3
A lent ball number signal indicating the number of lent balls is output to the terminal board 160 via 72c. Furthermore, the output port 37
An error signal is output to the error display LED 374 via 2d.
【0068】さらに、払出制御基板37の入力ポート3
72bには、中継基板72を介して、球貸しカウントス
イッチ301B、および払出モータ289の回転位置を
検出するための払出モータ位置センサからの検出信号が
入力される。球貸しカウントスイッチ301Bは、球払
出装置97の払出機構部分に設けられ、実際に払い出さ
れた貸し球を検出する。払出制御基板37からの払出モ
ータ289への駆動信号は、出力ポート372cおよび
中継基板72を介して球払出装置97の払出機構部分に
おける払出モータ289に伝えられ、振分ソレノイド3
10への駆動信号は、出力ポート372eおよび中継基
板72を介して球払出装置97の払出機構部分における
振分ソレノイド310に伝えられる。また、クリアスイ
ッチ921の出力も、入力ポート372bに入力され
る。Further, the input port 3 of the payout control board 37
The detection signals from the ball lending count switch 301B and a payout motor position sensor for detecting the rotational position of the payout motor 289 are input to the 72b via the relay board 72. The ball lending count switch 301B is provided in the payout mechanism portion of the ball payout device 97, and detects the actually loaned ball. The drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and the distribution solenoid 3 is used.
The drive signal to 10 is transmitted to the distribution solenoid 310 in the payout mechanism portion of the ball payout device 97 via the output port 372e and the relay board 72. The output of the clear switch 921 is also input to the input port 372b.
【0069】カードユニット50には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット50には、使用可表示ランプ151、連
結台方向表示器153、カード投入表示ランプ154お
よびカード挿入口155が設けられている(図1参
照)。残高表示基板74には、打球供給皿3の近傍に設
けられている度数表示LED、球貸しスイッチおよび返
却スイッチが接続される。The card unit 50 is equipped with a card unit control microcomputer. Also,
The card unit 50 is provided with a usable indicator lamp 151, a connecting stand direction indicator 153, a card insertion indicator lamp 154 and a card insertion slot 155 (see FIG. 1). To the balance display board 74, a frequency display LED, a ball lending switch and a return switch, which are provided in the vicinity of the hitting ball supply tray 3, are connected.
【0070】残高表示基板74からカードユニット50
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板37を介して与えら
れる。また、カードユニット50から残高表示基板74
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板37を介して
与えられる。このように、残高表示基板74とカードユ
ニット50は、直接接続されることなく、払出制御基板
37を介して接続されている。カードユニット50と払
出制御基板37の間では、接続信号(VL信号)、ユニ
ット操作信号(BRDY信号)、球貸し要求信号(BR
Q信号)、球貸し完了信号(EXS信号)およびパチン
コ機動作信号(PRDY信号)が入力ポート372bお
よび出力ポート372eを介してやりとりされる。な
お、カードユニット50と払出制御基板37の間には、
図示しないインタフェース基板が介在している。カード
ユニット50と払出制御基板37の間で、接続信号(V
L信号)等の信号はインタフェース基板を介してやりと
りされる。そして、残高表示基板74とインタフェース
基板との間で、信号が直接やりとりされることはない。From the balance display board 74 to the card unit 50
A ball lending switch signal and a return switch signal are given to the player through the payout control board 37 according to the operation of the player. In addition, the balance display board 74 from the card unit 50
A card balance display signal indicating the balance of the prepaid card and a ball lending allowance display signal are given to the payout control board 37. As described above, the balance display board 74 and the card unit 50 are connected to each other via the payout control board 37 without being directly connected. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BR).
The Q signal), the ball lending completion signal (EXS signal) and the pachinko machine operation signal (PRDY signal) are exchanged via the input port 372b and the output port 372e. In addition, between the card unit 50 and the payout control board 37,
An interface board (not shown) is interposed. Between the card unit 50 and the payout control board 37, a connection signal (V
Signals such as L signal) are exchanged via the interface board. Further, signals are not directly exchanged between the balance display board 74 and the interface board.
【0071】パチンコ遊技機1の電源が投入されると、
払出制御基板37の払出制御用CPU371は、カード
ユニット50にPRDY信号を出力する。また、カード
ユニット制御用マイクロコンピュータは、VL信号を出
力する。払出制御用CPU371は、VL信号の入力状
態により接続状態/未接続状態を判定する。カードユニ
ット50においてカードが受け付けられ、球貸しスイッ
チが操作され球貸しスイッチ信号が入力されると、カー
ドユニット制御用マイクロコンピュータは、払出制御基
板37にBRDY信号を出力する。この時点から所定の
遅延時間が経過すると、カードユニット制御用マイクロ
コンピュータは、払出制御基板37にBRQ信号を出力
する。When the power of the pachinko gaming machine 1 is turned on,
The payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. Further, the card unit control microcomputer outputs a VL signal. The payout control CPU 371 determines the connected state / unconnected state based on the input state of the VL signal. When the card is accepted in the card unit 50 and the ball lending switch is operated to input a ball lending switch signal, the card unit controlling microcomputer outputs a BRDY signal to the payout control board 37. When a predetermined delay time has elapsed from this point in time, the card unit control microcomputer outputs a BRQ signal to the payout control board 37.
【0072】そして、払出制御基板37の払出制御用C
PU371は、カードユニット50に対するEXS信号
を立ち上げ、カードユニット50からのBRQ信号の立
ち下がりを検出すると、払出モータ289を駆動し、所
定個の貸し球を遊技者に払い出す。このとき、振分ソレ
ノイド310は駆動状態とされている。すなわち、球振
分部材311を球貸し側に向ける。そして、払出が完了
したら、払出制御用CPU371は、カードユニット5
0に対するEXS信号を立ち下げる。その後、カードユ
ニット50からのBRDY信号がオン状態でなければ、
賞球払出制御を実行する。Then, the payout control C of the payout control board 37 is used.
When the PU 371 raises the EXS signal to the card unit 50 and detects the fall of the BRQ signal from the card unit 50, it drives the payout motor 289 to pay out a predetermined number of lending balls to the player. At this time, the distribution solenoid 310 is in a driving state. That is, the ball distribution member 311 is directed to the ball lending side. When the payout is completed, the payout control CPU 371 causes the card unit 5
The EXS signal for 0 is dropped. After that, if the BRDY signal from the card unit 50 is not on,
The prize ball payout control is executed.
【0073】以上のように、カードユニット50からの
信号は全て払出制御基板37に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット5
0から主基板31に信号が入力されることはなく、主基
板31の基本回路53にカードユニット50の側から不
正に信号が入力される余地はない。また、カードユニッ
ト50で用いられる電源電圧AC24Vは払出制御基板
37から供給される。As described above, all the signals from the card unit 50 are input to the payout control board 37. Therefore, regarding the ball lending control, the card unit 5
No signal is input to the main board 31 from 0, and there is no room for the signal to be illegally input to the basic circuit 53 of the main board 31 from the card unit 50 side. The power supply voltage AC24V used in the card unit 50 is supplied from the payout control board 37.
【0074】この実施の形態では、電源基板910から
払出制御基板37に対して、リセット信号、復帰信号お
よび電源断信号も入力される。リセット信号と復帰信号
とはAND回路385に入力され、AND回路385の
出力が払出制御用CPU371のリセット端子に入力さ
れる。また、電源断信号は、払出制御用CPU371の
マスク不能割込(NMI)端子に入力される。さらに、
払出制御基板37に存在するRAM(CPU内蔵RAM
であってもよい。)の少なくとも一部は、電源基板91
0において作成されるバックアップ電源によって、バッ
クアップされている。すなわち、遊技機に対する電力供
給が停止しても、所定期間は、RAMの少なくとも一部
の内容は保存される。In this embodiment, a reset signal, a return signal and a power-off signal are also input from the power supply board 910 to the payout control board 37. The reset signal and the return signal are input to the AND circuit 385, and the output of the AND circuit 385 is input to the reset terminal of the payout control CPU 371. Further, the power-off signal is input to the non-maskable interrupt (NMI) terminal of the payout control CPU 371. further,
RAM existing in the payout control board 37 (RAM with built-in CPU
May be ) Is at least partially
It is backed up by the backup power supply created at 0. That is, even if the power supply to the gaming machine is stopped, at least a part of the contents of the RAM is saved for a predetermined period.
【0075】なお、この実施の形態では、カードユニッ
ト50が遊技機とは別体として遊技機に隣接して設置さ
れている場合を例にするが、カードユニット50は遊技
機と一体化されていてもよい。また、コイン投入に応じ
てその金額に応じた遊技球が貸し出されるような場合で
も本発明を適用できる。In this embodiment, the case where the card unit 50 is installed adjacent to the gaming machine as a separate body from the gaming machine is taken as an example, but the card unit 50 is integrated with the gaming machine. May be. Further, the present invention can be applied even in the case where a game ball corresponding to the amount of coins is lent out according to the coin insertion.
【0076】図9は、電源基板910の一構成例を示す
ブロック図である。電源基板910は、主基板31、図
柄制御基板80、音制御基板70、ランプ制御基板35
および払出制御基板37等の電気部品制御基板と独立し
て設置され、遊技機内の各電気部品制御基板および機構
部品が使用する電圧を生成する。この例では、AC24
V、VSL(DC+30V)、DC+21V、DC+12
VおよびDC+5Vを生成する。また、バックアップ電
源すなわち記憶保持手段となるコンデンサ916は、D
C+5Vすなわち各基板上のIC等を駆動する電源のラ
インから充電される。なお、VSLは、整流回路912に
おいて、整流素子でAC24Vを整流昇圧することによ
って生成される。VSLは、ソレノイド駆動電源となる。FIG. 9 is a block diagram showing an example of the structure of the power supply board 910. The power supply board 910 is a main board 31, a pattern control board 80, a sound control board 70, and a lamp control board 35.
And, it is installed independently of the electric component control board such as the payout control board 37, and generates the voltage used by each electric component control board and the mechanical parts in the gaming machine. In this example, AC24
V, VSL (DC + 30V), DC + 21V, DC + 12
Generates V and DC + 5V. Further, the capacitor 916 serving as a backup power source, that is, a memory holding unit is
It is charged from C + 5V, that is, from the line of the power supply that drives the ICs on each substrate. Note that VSL is generated in the rectifier circuit 912 by rectifying and boosting AC24V with a rectifying element. VSL serves as a solenoid drive power source.
【0077】電源基板910には、遊技機内の各電気部
品制御基板や機構部品への電力供給を実行または遮断す
るための電源スイッチ914が設けられている。トラン
ス911は、交流電源からの交流電圧を24Vに変換す
る。AC24V電圧は、コネクタ915に出力される。
また、整流回路912は、AC24Vから+30Vの直
流電圧を生成し、DC−DCコンバータ913およびコ
ネクタ915に出力する。DC−DCコンバータ913
は、1つまたは複数のコンバータIC920(図9では
1つのみを示す。)を有し、VSLにもとづいて+21
V、+12Vおよび+5Vを生成してコネクタ915に
出力する。コンバータIC920の入力側には、比較的
大容量のコンデンサ923が接続されている。従って、
外部からの遊技機に対する電力供給が停止したときに、
+30V、+12V、+5V等の直流電圧は、比較的緩
やかに低下する。また、コネクタ915の入力側にも、
比較的大容量のコンデンサ924が接続されている。従
って、コネクタ915に出力される+30Vの直流電圧
は、他の直流電圧よりもさらに緩やかに低下する。この
結果、コンデンサ923,924は、後述する補助駆動
電源の役割を果たす。コネクタ915は例えば中継基板
に接続され、中継基板から各電気部品制御基板および機
構部品に必要な電圧の電力が供給される。The power supply board 910 is provided with a power switch 914 for executing or cutting off power supply to each electric part control board and mechanical parts in the game machine. The transformer 911 converts the AC voltage from the AC power supply into 24V. The AC 24V voltage is output to the connector 915.
The rectifier circuit 912 also generates a DC voltage of + 30V from AC 24V and outputs the DC voltage to the DC-DC converter 913 and the connector 915. DC-DC converter 913
Has one or more converter ICs 920 (only one is shown in FIG. 9) and is +21 based on VSL.
V, + 12V and + 5V are generated and output to the connector 915. A relatively large-capacity capacitor 923 is connected to the input side of the converter IC 920. Therefore,
When the power supply to the game machine from the outside is stopped,
DC voltages such as + 30V, + 12V, and + 5V drop relatively slowly. Also, on the input side of the connector 915,
A relatively large-capacity capacitor 924 is connected. Therefore, the + 30V DC voltage output to the connector 915 drops more gently than other DC voltages. As a result, the capacitors 923 and 924 serve as an auxiliary drive power source, which will be described later. The connector 915 is connected to, for example, a relay board, and the relay board supplies electric power of a required voltage to each electric component control board and mechanical components.
【0078】ただし、電源基板910に各電気部品制御
基板に至る各コネクタを設け、電源基板910から、中
継基板を介さずにそれぞれの基板に至る各電圧を供給す
るようにしてもよい。また、図9には1つのコネクタ9
15が代表して示されているが、コネクタは、各電気部
品制御基板対応に設けられている。However, the power supply board 910 may be provided with each connector reaching each electric component control board so that each voltage can be supplied from the power supply board 910 to each board without passing through the relay board. In addition, one connector 9 is shown in FIG.
Although 15 is representatively shown, the connector is provided for each electric component control board.
【0079】DC−DCコンバータ913からの+5V
ラインは分岐してバックアップ+5Vラインを形成す
る。バックアップ+5Vラインとグラウンドレベルとの
間には大容量のコンデンサ916が接続されている。コ
ンデンサ916は、遊技機に対する電力供給が停止した
ときの電気部品制御基板のバックアップRAM(電源バ
ックアップされているRAMすなわち電力供給停止時に
も記憶内容保持状態となりうるバックアップ記憶手段)
に対して記憶状態を保持できるように電力を供給するバ
ックアップ電源となる。また、+5Vラインとバックア
ップ+5Vラインとの間に、逆流防止用のダイオード9
17が挿入される。なお、この実施の形態では、バック
アップ用の+5Vは、主基板31および払出制御基板3
7に供給される。+ 5V from the DC-DC converter 913
The line branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 is a backup RAM of the electric component control board when the power supply to the game machine is stopped (RAM whose power is backed up, that is, backup storage means that can be in a storage content holding state even when the power supply is stopped).
It becomes a backup power supply that supplies electric power so that the memory state can be maintained. In addition, a diode 9 for preventing backflow is provided between the + 5V line and the backup + 5V line.
17 is inserted. In this embodiment, the backup + 5V is applied to the main board 31 and the payout control board 3
7 is supplied.
【0080】なお、バックアップ電源として、+5V電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、+5V電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。また、上記のコンデンサ923,924の代わり
に、+30V電源から充電可能な電池を用いてもよい。
コンデンサ923の代わりに電池を用いる場合には、後
述する払出確認期間以上の期間、賞球カウントスイッチ
301Aや球貸しカウントスイッチ301Bに電力を供
給可能な充電池が用いられる。また、コンデンサ924
の代わりに電池を用いる場合には、後述する払出確認期
間以上の期間、振分ソレノイド310に電力を供給可能
な充電池が用いられる。なお、上記の電池は、充電機能
を有するものでなくてもよく、例えばニッカド電池、ア
ルカリ電池、マンガン電池などの電池を用いることもで
きる。A battery that can be charged from a + 5V power source may be used as the backup power source. When a battery is used, a rechargeable battery is used which loses its capacity when the power is not supplied from the + 5V power source for a predetermined time. Further, instead of the capacitors 923 and 924 described above, a battery that can be charged from a + 30V power source may be used.
When a battery is used instead of the capacitor 923, a rechargeable battery that can supply power to the prize ball count switch 301A and the ball lending count switch 301B for a period equal to or longer than a payout confirmation period described later is used. Also, the capacitor 924
When a battery is used instead of the rechargeable battery, a rechargeable battery that can supply power to the distribution solenoid 310 for a period equal to or longer than a payout confirmation period described later is used. The above-mentioned battery does not have to have a charging function, and a battery such as a nicad battery, an alkaline battery, a manganese battery, or the like can be used.
【0081】また、電源基板910には、電源監視回路
としての電源監視用IC902が搭載されている。電源
監視用IC902は、VSL電圧を導入し、VSL電圧を監
視することによって遊技機への電力供給停止の発生を検
出する。具体的には、VSL電圧が所定値(この例では+
22V)以下になったら、電力供給の停止が生ずるとし
て電源断信号を出力する(具体的にはローレベルにす
る。)。従って、賞球カウントスイッチ301Aによる
賞球の検出が有効に行われているときに電源供給停止時
処理を開始することができる。従って、電源供給停止時
処理を開始したあとしばらくは補助駆動電源にたよるこ
となく賞球の検出が可能となり、補助駆動電源としての
コンデンサ923の容量が少なくて済む。なお、監視対
象の電源電圧は、各電気部品制御基板に搭載されている
回路素子の電源電圧(この例では+5V)よりも高い電
圧であることが好ましい。この例では、交流から直流に
変換された直後の電圧であるVSLが用いられている。電
源監視用IC902からの電源断信号は、主基板31や
払出制御基板37等に供給される。A power supply monitoring IC 902 as a power supply monitoring circuit is mounted on the power supply board 910. The power supply monitoring IC 902 detects the occurrence of power supply stoppage to the gaming machine by introducing the VSL voltage and monitoring the VSL voltage. Specifically, the VSL voltage is a predetermined value (in this example, +
22V) or less, it is determined that the power supply will be stopped, and a power-off signal is output (specifically, set to low level). Therefore, it is possible to start the power supply stop process when the prize ball count switch 301A is effectively detecting the prize ball. Therefore, the prize ball can be detected for a while after the power supply stop processing is started without depending on the auxiliary drive power supply, and the capacity of the capacitor 923 as the auxiliary drive power supply can be small. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is the voltage immediately after conversion from AC to DC, is used. The power-off signal from the power monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
【0082】電源監視用IC902が電力供給の停止を
検知するための所定値は、通常時の電圧より低いが、各
電気部品制御基板上のCPUが暫くの間動作しうる程度
の電圧である。また、電源監視用IC902が、CPU
等の回路素子を駆動するための電圧(この例では+5
V)よりも高く、また、交流から直流に変換された直後
の電圧を監視するように構成されているので、CPUが
必要とする電圧に対して監視範囲を広げることができ
る。従って、より精密な監視を行うことができる。The predetermined value for the power supply monitoring IC 902 to detect the stop of power supply is lower than the normal voltage, but is a voltage at which the CPU on each electric component control board can operate for a while. Further, the power supply monitoring IC 902 is a CPU
For driving circuit elements such as (+5 in this example)
The voltage is higher than V) and is configured to monitor the voltage immediately after the conversion from AC to DC, so that the monitoring range can be expanded with respect to the voltage required by the CPU. Therefore, more precise monitoring can be performed.
【0083】さらに、監視電圧としてVSL(+30V)
を用いる場合には、遊技機の各種スイッチに供給される
電圧が+12Vであることから、電源瞬断時のスイッチ
オン誤検出の防止も期待できる。すなわち、+30V電
源の電圧を監視すると、+30V作成の以降に作られる
+12Vが落ち始める以前の段階でそれの低下を検出で
きる。+12V電源の電圧が低下するとスイッチ出力が
オン状態を呈するようになるが、+12Vより早く低下
する+30V電源電圧を監視して電力供給の停止を認識
すれば、スイッチ出力がオン状態を呈する前に電源復旧
待ちの状態に入ってスイッチ出力を検出しない状態とな
ることができる。Further, VSL (+ 30V) is used as a monitoring voltage.
In the case of using, since the voltage supplied to the various switches of the gaming machine is + 12V, it can be expected to prevent erroneous detection of switch-on at the moment of power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in + 12V generated after + 30V is generated, before the voltage starts to drop. When the voltage of the + 12V power supply drops, the switch output starts to turn on. However, if the + 30V power supply voltage that drops earlier than + 12V is monitored and it is recognized that the power supply has stopped, the power supply will turn on before the switch output turns on. It is possible to enter a state of waiting for restoration and enter a state in which no switch output is detected.
【0084】また、監視電圧としてのVSL(+30V)
の電源監視用IC902への入力ラインと異なり、ソレ
ノイドやモータなどに供給される電圧としてのVSL(+
30V)のコネクタ915への入力ラインには大容量の
コンデンサ924が接続されている。従って、監視電圧
としてのVSL(+30V)は、大容量のコンデンサ92
4が接続されているコネクタ915に出力されるVSL
(+30V)より早く低下する。すなわち、監視電圧と
してのVSL(+30V)が落ち始めた後も、所定期間
は、ソレノイドやモータなどに供給される電圧としての
VSL(+30V)の供給状態が維持される。その後、ソ
レノイドやモータなどに供給される電圧としてのVSL
(+30V)は、緩やかに低下してく。よって、監視電
圧としてのVSL(+30V)が落ち始める場合であって
も、所定期間は、ソレノイドやモータなどを駆動可能な
状態とすることができる。また、コネクタ915に出力
されるVSL(+30V)が落ち始める前に、電力供給の
停止を認識することができる。Further, VSL (+ 30V) as a monitoring voltage
Unlike the input line to the power supply monitoring IC 902, VSL (+
A large-capacity capacitor 924 is connected to the input line to the connector (915) of 30V. Therefore, VSL (+ 30V) as the monitoring voltage is the large-capacity capacitor 92.
VSL output to connector 915 to which 4 is connected
It drops faster than (+ 30V). That is, even after VSL (+ 30V) as the monitoring voltage starts to drop, the supply state of VSL (+ 30V) as the voltage supplied to the solenoid and the motor is maintained for a predetermined period. After that, VSL as the voltage supplied to the solenoid, motor, etc.
(+ 30V) gradually decreases. Therefore, even when VSL (+30 V) as the monitoring voltage starts to drop, the solenoid, the motor, etc. can be driven for a predetermined period. Further, the stop of the power supply can be recognized before the VSL (+ 30V) output to the connector 915 starts to drop.
【0085】また、電源監視用IC902は、電気部品
制御基板とは別個の電源基板910に搭載されているの
で、電源監視回路から複数の電気部品制御基板に電源断
信号を供給することができる。電源断信号を必要とする
電気部品制御基板が幾つあっても電源監視手段は1つ設
けられていればよいので、各電気部品制御基板における
各電気部品制御手段が後述する復旧制御を行っても、遊
技機のコストはさほど上昇しない。Further, since the power supply monitoring IC 902 is mounted on the power supply board 910 which is separate from the electric part control board, the power supply cutoff circuit can supply a power-off signal to the plurality of electric part control boards. Even if there are any number of electrical component control boards that require a power-off signal, one power source monitoring means may be provided, so that even if each electrical component control means in each electrical component control board performs recovery control described below. , The cost of gaming machines does not rise so much.
【0086】なお、図9に示された構成では、電源監視
用IC902の検出信号(電源断信号)は、バッファ回
路918,919を介してそれぞれの電気部品制御基板
(例えば主基板31と払出制御基板37)に伝達される
が、例えば、1つの検出信号を中継基板に伝達し、中継
基板から各電気部品制御基板に同じ信号を分配する構成
でもよい。また、電源断信号を必要とする基板数に応じ
たバッファ回路を設けてもよい。さらに、主基板31と
払出制御基板37とに出力される電源断信号について、
電源断信号を出力することになる電源監視回路の監視電
圧を異ならせてもよい。In the configuration shown in FIG. 9, the detection signal (power-off signal) of the power supply monitoring IC 902 is transmitted through the buffer circuits 918 and 919 to the respective electric component control boards (for example, the main board 31 and the payout control). Although it is transmitted to the board 37), for example, one detection signal may be transmitted to the relay board and the same signal may be distributed from the relay board to each electric component control board. In addition, a buffer circuit may be provided according to the number of substrates that require a power-off signal. Furthermore, regarding the power-off signal output to the main board 31 and the payout control board 37,
The monitoring voltage of the power supply monitoring circuit that outputs the power-off signal may be different.
【0087】図9に示すように、電源基板910には、
押しボタン構造のクリアスイッチ921が搭載されてい
る。クリアスイッチ921が押下されるとローレベル
(オン状態)のクリアスイッチ信号が出力され、コネク
タ915を介して主基板31等に送信される。また、ク
リアスイッチ921が押下されていなければハイレベル
(オフ状態)の信号が出力される。なお、この実施の形
態では、オン状態のクリア信号が出力される場合が、操
作手段としてのクリアスイッチ921から操作信号が出
力される状態である。As shown in FIG. 9, the power supply board 910 includes
A clear switch 921 having a push button structure is mounted. When the clear switch 921 is pressed, a low level (on state) clear switch signal is output and transmitted to the main board 31 and the like via the connector 915. If the clear switch 921 is not pressed, a high level (off state) signal is output. In this embodiment, when the clear signal in the ON state is output, the operation signal is output from the clear switch 921 as the operation unit.
【0088】なお、クリアスイッチ921が、押しボタ
ン構造以外の他の構成とされていてもよい。図10は、
クリアスイッチ921の他の構成例を示す構成図であ
る。図10に示すクリアスイッチ921は、「OF
F」、「ON」および「クリア」の選択切り換えを行う
ための切換操作部921aを有する。切換操作部921
aによって、「OFF」が選択されているときは何らの
信号も発生しない。「ON」が選択されているときはハ
イレベルの信号を出力する。なお、クリアスイッチ92
1が、遊技機1に対する電源供給のオン/オフ切換のた
めのスイッチも兼ねていてもよい。その場合、「OF
F」が選択されると、遊技機1に対する電源供給が停止
された状態(遊技機の電源がオフの状態)になる。「O
N」または「クリア」が選択されると、遊技機1に対し
て電源供給が行われる状態(遊技機の電源がオンの状
態)になる。また、「クリア」が選択されているとき
に、ローレベルのクリアスイッチ信号が出力される。The clear switch 921 may have a structure other than the push button structure. Figure 10
It is a block diagram which shows the other structural example of the clear switch 921. The clear switch 921 shown in FIG.
It has a switching operation unit 921a for performing selective switching of "F", "ON", and "clear". Switching operation unit 921
When “OFF” is selected by a, no signal is generated. When "ON" is selected, a high level signal is output. The clear switch 92
1 may also serve as a switch for switching on / off the power supply to the gaming machine 1. In that case, "OF
When "F" is selected, the power supply to the gaming machine 1 is stopped (the gaming machine is powered off). "O
When "N" or "clear" is selected, the game machine 1 is supplied with power (the game machine is powered on). Also, when "clear" is selected, a low level clear switch signal is output.
【0089】この実施の形態では、クリアスイッチ92
1が電源基板910に搭載されているので、遊技盤6の
入れ替え等の場合に入れ替え後の遊技盤6に対して電源
基板910をそのまま使用しても、入れ替え後の遊技盤
6において、そのままで遊技状態復旧処理等を実行する
ことができる。すなわち、電源基板910の使い回しを
行うことができる。なお、電源基板910ではなく、例
えばスイッチ基板などの他の基板にクリアスイッチ92
1が搭載される構成としてもよい。In this embodiment, the clear switch 92
Since 1 is mounted on the power board 910, even if the power board 910 is used as it is for the game board 6 after replacement when the game board 6 is replaced, etc., the game board 6 after replacement remains unchanged. It is possible to execute a game state restoration process and the like. That is, the power supply board 910 can be reused. Note that the clear switch 92 may be provided on another board such as a switch board instead of the power board 910.
1 may be mounted.
【0090】電源基板910には、各基板にリセット信
号および復帰信号を供給するリセット管理回路940が
搭載されている。リセット管理回路940は、遊技制御
手段が遊技に関わる制御が可能な状態になる時期を最も
遅い時期とする(少なくとも、遊技制御手段が遊技に関
わる制御が可能な状態になる時期を、払出制御手段が球
払出装置97の制御が可能な状態になる時期よりも遅い
時期とする)起動順序規制手段の一実現例である。従っ
て、この実施の形態では、起動順序規制手段は電源基板
910に搭載されている。起動順序規制手段は電源基板
910に搭載されている場合には、遊技制御基板および
払出制御基板の起動時期が電源電圧の立ち上がりを利用
して作成される際に、起動順序制御をより容易に実行す
ることができる。A reset management circuit 940 for supplying a reset signal and a return signal to each board is mounted on the power supply board 910. The reset management circuit 940 sets the time when the game control means is in the state in which control related to the game is possible to be the latest time (at least the time when the game control means is in the state in which control related to the game is possible, the payout control means). Is a time later than the time when the control of the ball payout device 97 becomes possible. Therefore, in this embodiment, the activation order regulating means is mounted on the power supply board 910. In the case where the starting order regulation means is mounted on the power supply board 910, the starting order control is more easily executed when the starting times of the game control board and the payout control board are created by utilizing the rise of the power supply voltage. can do.
【0091】図11は、リセット管理回路940の構成
例を示すブロック図である。リセット管理回路940に
おいて、システムリセット回路65におけるリセットI
C651は、電源投入時に、外付けのコンデンサの容量
で決まる所定時間だけ出力をローレベルにし(リセット
信号を出力し)、所定時間が経過すると出力をハイレベ
ルにする(実行開始信号としてのリセット解除信号を出
力する)。すなわち、リセット信号をハイレベルに立ち
上げてCPU56を動作可能状態にする。ローレベルか
らハイレベルになるまでの期間は、コンデンサの容量に
よって決まり、容量を大きくするとその期間を長くする
ことができる。FIG. 11 is a block diagram showing a configuration example of the reset management circuit 940. In the reset management circuit 940, the reset I in the system reset circuit 65
When the power is turned on, the C651 sets the output to a low level (outputs a reset signal) for a predetermined time determined by the capacity of an external capacitor, and sets the output to a high level after a predetermined time elapses (release of reset as an execution start signal). Output signal). That is, the reset signal is raised to the high level to bring the CPU 56 into the operable state. The period from low level to high level is determined by the capacitance of the capacitor, and increasing the capacitance can lengthen the period.
【0092】また、リセットIC651は、電源監視用
IC902が監視する電源電圧と等しい電源電圧である
VSLの電源電圧を監視して電圧値が所定値(電源監視回
路が電源断信号を出力する電源電圧値よりも低い値)以
下になると出力をローレベルにする。従って、CPU5
6および払出制御用CPU371は、電源監視用IC9
02からの電源断信号に応じて所定の電力供給停止時処
理を行った後、システムリセットされる(すなわち、シ
ステムの最初の状態に戻される)。The reset IC 651 monitors the power supply voltage of VSL, which is a power supply voltage equal to the power supply voltage monitored by the power supply monitoring IC 902, and has a predetermined voltage value (the power supply voltage at which the power supply monitoring circuit outputs a power-off signal). When the value is lower than the value), the output goes low. Therefore, CPU5
6 and the payout control CPU 371 are the power supply monitoring IC 9
The system is reset (that is, returned to the initial state of the system) after performing a predetermined power supply stop process in response to the power-off signal from 02.
【0093】リセットIC651の出力は、リセット信
号回路950における各回路941〜949を介して、
バッファ回路961〜964および遅延回路960に供
給される。遅延回路960の出力はバッファ回路965
に入力する。そして、バッファ回路961〜965の出
力が、各電気部品制御基板に対してリセット信号として
供給される。従って、リセットIC651の出力がハイ
レベルになると、各電気部品制御基板におけるCPUが
動作可能状態になる。The output of the reset IC 651 is output via the circuits 941 to 949 in the reset signal circuit 950.
It is supplied to the buffer circuits 961 to 964 and the delay circuit 960. The output of the delay circuit 960 is the buffer circuit 965.
To enter. Then, the outputs of the buffer circuits 961 to 965 are supplied as reset signals to the electric component control boards. Therefore, when the output of the reset IC 651 becomes high level, the CPU in each electric component control board becomes operable.
【0094】電源基板910から各電気部品制御基板の
CPUにリセット信号が供給されるときに、遅延回路9
60が、主基板31のCPU56に対するリセット信号
の立ち上げを遅延させる。従って、電源投入時に、主基
板31のCPU56が備えるリセット端子の入力信号
は、他の電気部品制御基板のCPUに供給されるリセッ
ト信号が立ち上げられるときよりも遅く立ち上げられ
る。すなわち、電気部品制御手段の起動順序を制御する
起動順序規制手段が、システムリセット回路65と遅延
回路960とを含む構成で実現されている。When a reset signal is supplied from the power supply board 910 to the CPU of each electric component control board, the delay circuit 9
60 delays the rise of the reset signal to the CPU 56 of the main board 31. Therefore, when the power is turned on, the input signal of the reset terminal included in the CPU 56 of the main board 31 rises later than when the reset signal supplied to the CPU of another electric component control board rises. That is, the activation order regulation means for controlling the activation order of the electric component control means is realized by the configuration including the system reset circuit 65 and the delay circuit 960.
【0095】例えば、主基板31のCPU56が他の電
気部品制御基板に対して制御コマンドを出力する際に、
他の電気部品制御基板におけるCPUは既に立ち上がっ
ているので、制御コマンドは確実に受信側の電気部品制
御基板のCPUで受信される。For example, when the CPU 56 of the main board 31 outputs a control command to another electric component control board,
Since the CPUs in the other electric component control boards have already started up, the control command is surely received by the CPU of the electric part control board on the receiving side.
【0096】図11に示すように、リセットIC651
からのリセット信号は、NAND回路947に入力され
るとともに、反転回路(NOT回路)944を介してカ
ウンタIC941のクリア端子に入力される。カウンタ
IC941は、クリア端子への入力がローレベルになる
と、発振器943からのクロック信号をカウントする。
そして、カウンタIC941のQ5出力がNOT回路9
45,946を介してNAND回路947に入力され
る。また、カウンタIC941のQ6出力は、フリップ
フロップ(FF)942のクロック端子に入力される。
フリップフロップ942のD入力はハイレベルに固定さ
れ、Q出力は論理和回路(OR回路)949に入力され
る。OR回路949の他方の入力には、NAND回路9
47の出力がNOT回路948を介して導入される。そ
して、OR回路949の出力が、バッファ回路961〜
965を介して各CPUに供給されている。このような
構成によれば、電源投入時に、各CPUのリセット端子
に2回のリセット信号(ローレベル信号)が与えられる
ので、各CPUは、確実に動作を開始する。As shown in FIG. 11, the reset IC 651 is used.
The reset signal from is input to the NAND circuit 947 and also to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level.
Then, the Q5 output of the counter IC 941 is the NOT circuit 9
It is input to the NAND circuit 947 via 45 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942.
The D input of the flip-flop 942 is fixed to the high level, and the Q output is input to the logical sum circuit (OR circuit) 949. The NAND circuit 9 is connected to the other input of the OR circuit 949.
The output of 47 is introduced via the NOT circuit 948. The output of the OR circuit 949 is the buffer circuits 961 to 961.
It is supplied to each CPU via 965. With such a configuration, since the reset signal (low level signal) is applied twice to the reset terminal of each CPU when the power is turned on, each CPU reliably starts its operation.
【0097】そして、例えば、電源監視回路の検出電圧
(電源断信号を出力することになる電圧)を+22Vと
し、リセット信号をローレベルにするための検出電圧を
+9Vとする。そのように構成した場合には、電源監視
回路とシステムリセット回路65とが、同一の電源VSL
の電圧を監視するので、電圧監視回路が電源断信号を出
力するタイミングとシステムリセット回路65がリセッ
ト信号を出力するタイミングの差を所望の所定期間に確
実に設定することができる。所望の所定期間とは、電源
監視回路からの電源断信号に応じて電力供給停止時処理
を開始してから電力供給停止時処理が確実に完了するま
での期間である。Then, for example, the detection voltage of the power supply monitoring circuit (the voltage at which the power-off signal is output) is set to + 22V, and the detection voltage for setting the reset signal to the low level is set to + 9V. In such a configuration, the power supply monitoring circuit and the system reset circuit 65 have the same power supply VSL.
Since the voltage is monitored, the difference between the timing at which the voltage monitoring circuit outputs the power-off signal and the timing at which the system reset circuit 65 outputs the reset signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from the start of the power supply stop time process to the reliable completion of the power supply stop time process in response to the power off signal from the power supply monitoring circuit.
【0098】なお、電源監視回路とシステムリセット回
路65とが監視する電源の電圧は異なっていてもよい。The voltages of the power supplies monitored by the power supply monitoring circuit and the system reset circuit 65 may be different.
【0099】この例では、電源監視手段が検出信号を出
力することになる検出条件は+30V電源電圧が+22
Vにまで低下したことであり、リセットIC651がリ
セットレベルであるローレベルを出力することになる条
件は+30V電源電圧が+9Vにまで低下したことにな
る。ただし、ここで用いられている電圧値は一例であっ
て、他の値を用いてもよい。In this example, the detection condition for the power supply monitoring means to output the detection signal is + 30V when the power supply voltage is +22.
It means that the reset IC 651 outputs the low level which is the reset level because the power supply voltage has dropped to V and the + 30V power supply voltage has dropped to + 9V. However, the voltage value used here is an example, and another value may be used.
【0100】ただし、監視範囲が狭まるが、電源監視手
段およびリセットIC651の監視電圧として+5V電
源電圧を用いることも可能である。その場合にも、電源
監視回路の検出電圧は、リセットIC651の検出電圧
よりも高く設定される。However, although the monitoring range is narrowed, it is also possible to use + 5V power supply voltage as the monitoring voltage of the power supply monitoring means and the reset IC 651. Also in that case, the detection voltage of the power supply monitoring circuit is set higher than the detection voltage of the reset IC 651.
【0101】主基板31のCPU56および払出制御基
板37の払出制御用CPU371の駆動電源である+5
V電源から電力が供給されていない間、RAMの少なく
とも一部は、電源基板910から供給されるバックアッ
プ電源によってバックアップされ、遊技機に対する電源
が断しても内容は保存される。そして、電源が復旧する
と、リセット管理回路940からのリセット信号がハイ
レベルになるので、CPU56および払出制御用CPU
371は、通常の動作状態に復帰する。そのとき、必要
なデータがバックアップRAMに保存されているので、
停電等からの復旧時に停電発生時の遊技状態に復帰する
ことができる。+5 which is a drive power source for the CPU 56 of the main board 31 and the payout control CPU 371 of the payout control board 37.
While power is not being supplied from the V power supply, at least part of the RAM is backed up by the backup power supply supplied from the power supply board 910, and the contents are saved even when the power supply to the gaming machine is cut off. Then, when the power is restored, the reset signal from the reset management circuit 940 becomes high level, so the CPU 56 and the payout control CPU
371 returns to the normal operating state. At that time, because the necessary data is stored in the backup RAM,
It is possible to return to the gaming state at the time of power failure at the time of recovery from power failure.
【0102】なお、図11には、電源投入時に各電気部
品制御基板のCPUのリセット端子に2回のリセット信
号(ローレベル信号)が与えられる構成が示されたが、
リセット信号の立ち上がりタイミングが1回しかなくて
も確実にリセット解除されるCPUを使用する場合に
は、符号941〜949で示された回路素子は不要であ
る。そのような場合などには、符号941〜949で示
された回路素子を設けない構成としてもよい。この場
合、リセットIC651の出力がそのままバッファ回路
961〜964および遅延回路960に接続される。FIG. 11 shows a configuration in which the reset signal (low level signal) is applied twice to the reset terminal of the CPU of each electric component control board when the power is turned on.
When using a CPU that is surely released from reset even if the reset signal rises only once, the circuit elements indicated by reference numerals 941 to 949 are unnecessary. In such a case, the circuit elements denoted by reference numerals 941 to 949 may be omitted. In this case, the output of the reset IC 651 is directly connected to the buffer circuits 961 to 964 and the delay circuit 960.
【0103】また、上記の例では、電源基板910にシ
ステムリセット回路65が設けられ、主基板31や払出
制御基板37などの各基板にリセット信号や復帰信号を
出力するようにしていたが、主基板31や払出制御基板
37などの各基板それぞれにリセット回路を設けるよう
にしてもよい。In the above example, the system reset circuit 65 is provided on the power supply board 910 to output the reset signal and the return signal to each board such as the main board 31 and the payout control board 37. A reset circuit may be provided on each of the substrates such as the substrate 31 and the payout control substrate 37.
【0104】電源投入時に、リセット信号がハイレベル
に立ち上がるタイミングをさらに遅らせて、電源監視回
路からの電源断信号(NMI信号)がハイレベルに立ち
上がった後にリセット信号をハイレベルに立ち上げるよ
うにするようにしてもよい。例えば、リセットIC65
1の外付けのコンデンサの容量をさらに大きくして、電
力供給停止時に、所定の入力端子(例えばリセットIC
651におけるコンデンサが接続される端子)に印加さ
れる電圧の上昇を緩やかにし、結果として、リセット信
号がハイレベルに立ち上がるタイミングを遅らせるよう
にする。そのように構成した場合には、リセット状態が
解除されたときに電源断信号が出力状態となっていて電
源供給が再開して復旧しているときに電源断処理が実行
されてしまうことを防止することができる。When the power is turned on, the timing at which the reset signal rises to the high level is further delayed so that the reset signal rises to the high level after the power-off signal (NMI signal) from the power supply monitoring circuit rises to the high level. You may do it. For example, reset IC65
When the power supply is stopped, the capacity of the externally attached capacitor 1 is further increased so that a predetermined input terminal (eg, reset IC
The rise of the voltage applied to the capacitor 651 (the terminal to which the capacitor is connected) is moderated, and as a result, the timing at which the reset signal rises to a high level is delayed. With such a configuration, it is possible to prevent the power-off processing from being executed when the power-off signal is output when the reset state is released and the power supply is restarted and restored. can do.
【0105】さらに、電源基板910には、待機期間を
計測して復帰信号を出力する復帰信号出力手段の一例で
あるカウンタ971が搭載されている。カウンタ971
は、電源断信号がローレベルになってクリアが解ける
と、発振器943からのクロック信号をカウントする。
そして、カウントアップすると、Q出力として、ハイレ
ベルの1パルスを発生する。そのパルス信号は反転回路
972で論理反転され、バッファ回路973および遅延
回路974に入力する。遅延回路974は、入力信号を
所定期間遅延させてバッファ回路975に入力させる。Further, the power supply board 910 is equipped with a counter 971 which is an example of a return signal output means for measuring a standby period and outputting a return signal. Counter 971
Counts the clock signal from the oscillator 943 when the power-off signal goes low and the clear is released.
Then, upon counting up, one high-level pulse is generated as the Q output. The pulse signal is logically inverted by the inverting circuit 972 and input to the buffer circuit 973 and the delay circuit 974. The delay circuit 974 delays the input signal for a predetermined period and inputs it to the buffer circuit 975.
【0106】バッファ回路973の出力は、払出制御基
板37への復帰信号となる。また、バッファ回路975
の出力は、主基板31への復帰信号となる。なお、バッ
ファ回路973,975は、払出制御基板37、主基板
31に設けられていてもよい。The output of the buffer circuit 973 becomes a return signal to the payout control board 37. In addition, the buffer circuit 975
Output becomes a return signal to the main board 31. The buffer circuits 973 and 975 may be provided on the payout control board 37 and the main board 31.
【0107】図12は、主基板31におけるCPU56
周りの一構成例を示すブロック図である。図12に示す
ように、電源基板910の電源監視回路(電源監視手
段)からの電源断信号が、CPU56のマスク不能割込
端子(XNMI端子)に接続されている。上述したよう
に、電源監視回路は、遊技機が使用する各種直流電源の
うちのいずれかの電源の電圧を監視して電源電圧低下を
検出する回路である。この実施の形態では、VSLの電源
電圧を監視して電圧値が所定値以下になるとローレベル
の電源断信号を発生する。VSLは、遊技機における直流
電圧のうちで最大のものであり、この例では+30Vで
ある。従って、CPU56は、割込処理によって電源断
の発生を確認することができる。FIG. 12 shows the CPU 56 in the main board 31.
It is a block diagram showing an example of the circumference. As shown in FIG. 12, the power supply cutoff signal from the power supply monitoring circuit (power supply monitoring means) of the power supply board 910 is connected to the non-maskable interrupt terminal (XNMI terminal) of the CPU 56. As described above, the power supply monitoring circuit is a circuit that monitors the voltage of one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and when the voltage value becomes equal to or lower than a predetermined value, a low level power-off signal is generated. VSL is the maximum DC voltage in the gaming machine, and is + 30V in this example. Therefore, the CPU 56 can confirm the occurrence of power failure by the interrupt processing.
【0108】また、図12に示すように、電源基板91
0からのリセット信号と復帰信号とはAND回路161
に入力され、AND回路161の出力がCPU56のリ
セット端子(リセット信号入力部)に入力される。Further, as shown in FIG. 12, the power supply board 91
The reset signal and the return signal from 0 are AND circuits 161
And the output of the AND circuit 161 is input to the reset terminal (reset signal input section) of the CPU 56.
【0109】図13は、この実施の形態における各基板
の立ち上がりタイミングおよび電源投入時または電源復
旧時の各CPUに入力されるリセット信号と電源断信号
との関係の一例を示すタイミング図である。遊技機に電
源が投入され、VSL電源電圧が上昇して所定値(この実
施の形態では+9V)に到達すると、リセットIC65
1の外付けのコンデンサの容量で決まる時間の後にシス
テムリセット回路65は、出力信号をハイレベルに立ち
上げる。システムリセット回路65が出力信号を立ち上
げると、主基板31以外の各電気部品制御基板に供給さ
れるリセット信号が立ち上げられ、主基板31以外の各
電気部品制御基板のCPUが動作を開始する。電源監視
用IC902の外付けのコンデンサの容量を適切に選定
することによって、電源監視用IC902から出力され
る電源断信号がハイレベルに立ち上がることとなる電圧
値(この実施の形態では+22V)にVSL電源電圧が到
達した後に、リセット信号が立ち上がるようにすること
ができる。FIG. 13 is a timing chart showing an example of the relationship between the rising timing of each substrate and the reset signal and the power-off signal input to each CPU when the power is turned on or when the power is restored in this embodiment. When the game machine is powered on and the VSL power supply voltage rises and reaches a predetermined value (+ 9V in this embodiment), the reset IC 65
The system reset circuit 65 raises the output signal to a high level after a time determined by the capacitance of the externally attached capacitor 1. When the system reset circuit 65 raises the output signal, the reset signal supplied to each electric component control board other than the main board 31 is raised, and the CPU of each electric component control board other than the main board 31 starts operating. . By appropriately selecting the capacity of the external capacitor of the power supply monitoring IC 902, the power supply cutoff signal output from the power supply monitoring IC 902 rises to a high level (VSL in this embodiment) to VSL. The reset signal can be made to rise after the power supply voltage reaches.
【0110】上記のように、主基板31のCPU56に
供給されているリセット信号の立ち上がりを遅延させる
遅延回路960が設けられ、主基板31のCPU56が
他の電気部品制御基板よりも遅れて制御動作を開始する
ので、例えば、主基板31のCPU56が他の電気部品
制御基板に対して制御コマンドを出力する際には、他の
電気部品制御基板におけるCPUは既に立ち上がってい
る。従って、主基板31が出力した制御コマンドは確実
に受信側の電気部品制御基板のCPUで確実に受信され
る。As described above, the delay circuit 960 that delays the rising of the reset signal supplied to the CPU 56 of the main board 31 is provided, and the CPU 56 of the main board 31 performs the control operation later than the other electric component control boards. Therefore, for example, when the CPU 56 of the main board 31 outputs a control command to another electric component control board, the CPU in the other electric component control board has already started. Therefore, the control command output from the main board 31 is surely received by the CPU of the electric component control board on the receiving side.
【0111】また、遊技機への電力供給開始時に、電気
部品制御基板としての払出制御基板37に搭載されてい
る払出制御手段(払出制御用CPU等により構成されて
いる)は、主基板31に搭載されている遊技制御手段
(CPU56等により構成されている)よりも早く立ち
上げるので、払出制御手段の方が、遊技制御手段よりも
早くクリアスイッチ921からのクリアスイッチ信号
(操作信号)の入力を認識することができる。Further, at the start of power supply to the gaming machine, the payout control means (composed of a payout control CPU and the like) mounted on the payout control board 37 as an electric part control board is provided on the main board 31. Since the game control means (constituted by the CPU 56 etc.) mounted is started earlier, the payout control means inputs the clear switch signal (operation signal) from the clear switch 921 earlier than the game control means. Can be recognized.
【0112】さらに、システムリセット回路65に遅延
手段が設けられている場合には、システムリセット回路
65からのリセット信号がハイレベルになるタイミング
を所定時間遅らせることができる。なお、システムリセ
ット回路65に設けられている遅延手段は、例えば、リ
セットIC651および電源監視用IC902の容量を
適切に選定することによって実現される。その場合、電
源断信号がハイレベル(NMIを発生させないレベル)
に立ち上がった後にリセット信号を立ち上げるようにす
ることができるので、リセット信号が立ち上がってリセ
ット解除された後でも電源断信号がローレベルとなって
いる状況は発生しない。すなわち、CPUが動作開始す
る時点では電源断信号は必ずハイレベルになっているの
で、電源断処理が実行されてしまうことを確実に防止す
ることができる。Further, when the system reset circuit 65 is provided with the delay means, the timing when the reset signal from the system reset circuit 65 becomes high level can be delayed for a predetermined time. The delay means provided in the system reset circuit 65 is realized by appropriately selecting the capacities of the reset IC 651 and the power supply monitoring IC 902, for example. In that case, the power-off signal is at a high level (a level that does not generate NMI)
Since the reset signal can be made to rise after the reset signal rises, the situation where the power-off signal is at the low level does not occur even after the reset signal rises and the reset is released. That is, since the power-off signal is always at the high level when the CPU starts operating, it is possible to reliably prevent the power-off processing from being executed.
【0113】図14は、カウンタ971の作用を説明す
るためのタイミング図である。図14(A)に示すよう
に、電源電圧が低下し、VSLの電圧値が電源断信号出力
レベル(この例では+22V)まで低下すると電源断信
号が発生する。具体的には、電源断信号がローレベルに
なる。すると、後述するように、主基板31のCPU3
1および払出制御用CPU371は、電力供給停止時処
理の実行を開始し、その処理が終了すると、何の制御も
しないループ状態(待機状態)に入る。FIG. 14 is a timing chart for explaining the operation of counter 971. As shown in FIG. 14A, when the power supply voltage drops and the voltage value of VSL drops to the power cutoff signal output level (+ 22V in this example), a power cutoff signal is generated. Specifically, the power-off signal goes low. Then, as will be described later, the CPU 3 of the main board 31
1 and the payout control CPU 371 start execution of the power supply stop process, and when the process ends, enter the loop state (standby state) in which no control is performed.
【0114】カウンタ971は、電源断信号がローレベ
ルになるとカウントを開始するのであるが、カウントア
ップ値は、電源断信号がローレベルになってから、VSL
の電圧値がVcc生成可能電圧にまで低下する時間以上に
設定される。すなわち、少なくとも、電源電圧が、制御
動作が不能になる電圧にまで低下する時間以上に設定さ
れる。カウンタ971はVccを電源として動作するの
で、カウントアップ値は、カウンタ971の動作可能期
間に相当する値以上に設定される。従って、一般には、
カウンタ971がカウントアップして復帰信号が出力さ
れる前に、カウンタ971およびその他の回路部品は動
作しなくなる。The counter 971 starts counting when the power-off signal goes low, but the count-up value is VSL after the power-off signal goes low.
Is set to be equal to or longer than the time required for the voltage value of 1 to drop to the voltage capable of generating Vcc. That is, at least the power supply voltage is set to be longer than or equal to the time for which the control operation is disabled. Since the counter 971 operates using Vcc as a power source, the count-up value is set to a value equal to or greater than the value corresponding to the operable period of the counter 971. Therefore, in general,
Before the counter 971 counts up and the return signal is output, the counter 971 and other circuit components do not operate.
【0115】電源の瞬断等が生ずると、図14(B)に
示すように、VSLの電圧レベルが短期間低下した後に復
旧する。VSLの電圧レベルが電源断信号出力レベル以下
になると、電源断信号がローレベルになって、電力供給
停止時処理が開始される。そして、CPU56および払
出制御用CPU371は電力供給停止時処理終了後にル
ープ状態に入る。何らの制御も行わないと、ループ処理
から抜けられないのであるが、この場合には、カウンタ
971がカウントアップして復帰信号が発生する。When the power supply is momentarily cut off or the like, as shown in FIG. 14B, the voltage level of VSL is reduced for a short period of time and then restored. When the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level and the power supply stop processing is started. Then, the CPU 56 and the payout control CPU 371 enter the loop state after the end of the power supply stop process. The loop processing cannot be exited without any control. In this case, the counter 971 counts up and a return signal is generated.
【0116】図7および図8に示されたように、主基板
31および払出制御基板371において、復帰信号は、
AND回路161,385を介して、CPU56および
払出制御用CPU371のリセット端子に入力される。
従って、CPU56および払出制御用CPU371には
システムリセットがかかる。その結果、CPU56およ
び払出制御用CPU371はループ状態から抜け出すこ
とができる。As shown in FIGS. 7 and 8, in the main board 31 and the payout control board 371, the return signal is
It is input to the reset terminals of the CPU 56 and the payout control CPU 371 via the AND circuits 161 and 385.
Therefore, the system reset is applied to the CPU 56 and the payout control CPU 371. As a result, the CPU 56 and the payout control CPU 371 can get out of the loop state.
【0117】なお、図14(B)には、カウンタ971
のカウントアップ後に、直ちに復帰信号が出力される場
合が示されているが、図11に示されたように電源基板
910には遅延回路974があるので、主基板31のC
PU56に対する復帰信号の供給タイミングは、払出制
御用CPU371に対する復帰信号の供給タイミングよ
りも遅れる。すなわち、通常の電力供給開始時にリセッ
ト信号が与えられる場合と同様に、遊技制御手段のリセ
ット解除タイミングは、払出制御手段のリセット解除タ
イミングに対して遅れる。よって、復帰信号によって制
御動作が復旧する場合も、遊技制御手段は、他の電気部
品制御手段に対して、遅れて起動されることになる。Note that the counter 971 is shown in FIG.
Although the case where the return signal is output immediately after the count-up of FIG.
The supply timing of the return signal to the PU 56 is delayed from the supply timing of the return signal to the payout control CPU 371. That is, the reset release timing of the game control means is delayed with respect to the reset release timing of the payout control means, as in the case where the reset signal is given at the start of normal power supply. Therefore, even when the control operation is restored by the return signal, the game control means will be activated later than the other electric component control means.
【0118】図15および図16は、この実施の形態に
おける出力ポートの割り当てを示す説明図である。図1
5に示すように、出力ポート0は各電気部品制御基板に
送出される制御コマンドのINT信号の出力ポートであ
る。また、払出制御基板37に送出される払出制御コマ
ンドの8ビットのデータは出力ポート1から出力され、
図柄制御基板80に送出される表示制御コマンドの8ビ
ットのデータは出力ポート2から出力され、ランプ制御
基板35に送出されるランプ制御コマンドの8ビットの
データは出力ポート3から出力される。そして、図16
に示すように、音制御基板70に送出される音制御コマ
ンドの8ビットのデータは出力ポート4から出力され
る。FIGS. 15 and 16 are explanatory views showing the allocation of output ports in this embodiment. Figure 1
As shown in FIG. 5, the output port 0 is an output port of the INT signal of the control command sent to each electric component control board. The 8-bit data of the payout control command sent to the payout control board 37 is output from the output port 1,
The 8-bit data of the display control command sent to the symbol control board 80 is output from the output port 2, and the 8-bit data of the lamp control command sent to the lamp control board 35 is output from the output port 3. And in FIG.
As shown in, the 8-bit data of the sound control command sent to the sound control board 70 is output from the output port 4.
【0119】また、出力ポート5から、情報出力回路6
4を介して情報端子板34やターミナル基板160に至
る各種情報出力用信号すなわち制御に関わる情報の出力
データが出力される。そして、出力ポート6から、可変
入賞球装置15を開閉するためのソレノイド16、大入
賞口の開閉板2を開閉するためのソレノイド21、およ
び大入賞口内の経路を切り換えるためのソレノイド21
Aに対する駆動信号が出力される。Also, from the output port 5, the information output circuit 6
Various information output signals reaching the information terminal board 34 and the terminal board 160 via 4, that is, output data of information relating to control are output. Then, from the output port 6, a solenoid 16 for opening / closing the variable winning ball device 15, a solenoid 21 for opening / closing the opening / closing plate 2 of the special winning opening, and a solenoid 21 for switching a path in the special winning opening.
The drive signal for A is output.
【0120】図16に示すように、払出制御基板37、
図柄制御基板80、ランプ制御基板35および音制御基
板70に対して出力される各INT信号(払出制御信号
INT、表示制御信号INT、ランプ制御信号INTお
よび音声制御信号INT)を出力する出力ポート(出力
ポート0)と、払出制御信号CD0〜CD7、表示制御
信号CD0〜CD7、ランプ制御信号CD0〜CD7お
よび音声制御信号CD0〜CD7を出力する出力ポート
(出力ポート1〜4)とは、別ポートである。As shown in FIG. 16, the payout control board 37,
An output port for outputting each INT signal (payout control signal INT, display control signal INT, lamp control signal INT, and voice control signal INT) output to the pattern control board 80, the lamp control board 35, and the sound control board 70 ( The output port 0) and the output ports (output ports 1 to 4) for outputting the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the lamp control signals CD0 to CD7 and the sound control signals CD0 to CD7 are different ports. Is.
【0121】従って、INT信号を出力する際に、誤っ
て払出制御信号CD0〜CD7、表示制御信号CD0〜
CD7、ランプ制御信号CD0〜CD7および音声制御
信号CD0〜CD7を変化させてしまう可能性が低減す
る。また、払出制御信号CD0〜CD7、表示制御信号
CD0〜CD7、ランプ制御信号CD0〜CD7または
音声制御信号CD0〜CD7を出力する際に、誤ってI
NT信号を変化させてしまう可能性が低減する。その結
果、主基板31の遊技制御手段から各電気部品制御基板
に対するコマンドは、より確実に送出されることにな
る。さらに、各INT信号は、全て出力ポート0から出
力されるように構成されているので、遊技制御手段のI
NT信号出力処理の負担が軽減される。Therefore, when the INT signal is output, the payout control signals CD0 to CD7 and the display control signals CD0 to CD0 are mistakenly output.
The possibility of changing the CD7, the lamp control signals CD0 to CD7, and the audio control signals CD0 to CD7 is reduced. Also, when the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the lamp control signals CD0 to CD7 or the voice control signals CD0 to CD7 are output, the I
The possibility of changing the NT signal is reduced. As a result, the command to the electric component control board from the game control means of the main board 31 is more reliably transmitted. Further, since each INT signal is configured to be output from the output port 0, I of the game control means.
The load of NT signal output processing is reduced.
【0122】図17は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図17に示
すように、入力ポート0のビット0〜7には、それぞ
れ、入賞口スイッチ33a,39a,29a,30a、
ゲートスイッチ32a、始動口スイッチ14a、カウン
トスイッチ23、V入賞スイッチ22の検出信号が入力
される。また、入力ポート1のビット0〜4には、それ
ぞれ、賞球カウントスイッチ301A、満タンスイッチ
48、球切れスイッチ187の検出信号、カウントスイ
ッチ短絡信号およびクリアスイッチ921の検出信号が
入力される。なお、各スイッチからの検出信号は、スイ
ッチ回路58において論理反転されている。このよう
に、クリアスイッチ921の検出信号すなわち操作手段
の操作入力は、遊技球を検出するためのスイッチの検出
信号が入力される入力ポート(8ビット構成の入力部)
と同一の入力ポートにおけるビット(入力ポート回路)
に入力されている。FIG. 17 is an explanatory diagram showing bit allocation of input ports in this embodiment. As shown in FIG. 17, bits 0 to 7 of the input port 0 have respective winning opening switches 33a, 39a, 29a, 30a, and
Detection signals of the gate switch 32a, the starting opening switch 14a, the count switch 23, and the V winning switch 22 are input. In addition, the detection signals of the prize ball count switch 301A, the full tank switch 48, the ball cut switch 187, the count switch short circuit signal, and the detection signal of the clear switch 921 are input to bits 0 to 4 of the input port 1, respectively. The detection signal from each switch is logically inverted in the switch circuit 58. In this way, the detection signal of the clear switch 921, that is, the operation input of the operating means, is the input port to which the detection signal of the switch for detecting the game ball is input (8-bit input section).
Bit in the same input port as (input port circuit)
Has been entered in.
【0123】次に遊技機の動作について説明する。図1
8は、主基板31における遊技制御手段(CPU56お
よびROM,RAM等の周辺回路)が実行するメイン処
理を示すフローチャートである。遊技機に対して電源が
投入され、リセット端子の入力レベルがハイレベルにな
ると、CPU56は、ステップS1以降のメイン処理を
開始する。メイン処理において、CPU56は、まず、
必要な初期設定を行う。Next, the operation of the gaming machine will be described. Figure 1
8 is a flowchart showing main processing executed by the game control means (CPU 56 and peripheral circuits such as ROM and RAM) on the main board 31. When power is turned on to the gaming machine and the input level of the reset terminal becomes high level, the CPU 56 starts the main processing after step S1. In the main processing, the CPU 56 first
Make the necessary initial settings.
【0124】初期設定処理において、CPU56は、ま
ず、割込禁止に設定する(ステップS1)。次に、割込
モードを割込モード2に設定し(ステップS2)、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る(ステップS3)。そして、内蔵デバイスレジスタの
初期化を行う(ステップS4)。また、内蔵デバイス
(内蔵周辺回路)であるCTC(カウンタ/タイマ)お
よびPIO(パラレル入出力ポート)の初期化(ステッ
プS5)を行った後、RAMをアクセス可能状態に設定
する(ステップS6)。In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to the interrupt mode 2 (step S2), and the stack pointer designated address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). After initializing CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits) (step S5), the RAM is set to the accessible state (step S6).
【0125】この実施の形態で用いられるCPU56
は、I/Oポート(PIO)およびタイマ/カウンタ回
路(CTC)も内蔵している。また、CTCは、2本の
外部クロック/タイマトリガ入力CLK/TRG2,3
と2本のタイマ出力ZC/TO0,1を備えている。CPU 56 used in this embodiment
Also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). Also, the CTC has two external clock / timer trigger inputs CLK / TRG2,3.
And two timer outputs ZC / TO0,1.
【0126】この実施の形態で用いられているCPU5
6には、マスク可能な割込のモードとして以下の3種類
のモードが用意されている。なお、マスク可能な割込が
発生すると、CPU56は、自動的に割込禁止状態に設
定するとともに、プログラムカウンタの内容をスタック
にセーブする。CPU 5 used in this embodiment
6 has the following three types of maskable interrupt modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
【0127】割込モード0:割込要求を行った内蔵デバ
イスがRST命令(1バイト)またはCALL命令(3
バイト)をCPUの内部データバス上に送出する。よっ
て、CPU56は、RST命令に対応したアドレスまた
はCALL命令で指定されるアドレスの命令を実行す
る。リセット時に、CPU56は自動的に割込モード0
になる。よって、割込モード1または割込モード2に設
定したい場合には、初期設定処理において、割込モード
1または割込モード2に設定するための処理を行う必要
がある。Interrupt mode 0: The built-in device that issued the interrupt request has an RST instruction (1 byte) or a CALL instruction (3
Byte) on the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction of the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, CPU 56 automatically sets interrupt mode 0
become. Therefore, when it is desired to set the interrupt mode 1 or the interrupt mode 2, it is necessary to perform a process for setting the interrupt mode 1 or the interrupt mode 2 in the initial setting process.
【0128】割込モード1:割込が受け付けられると、
常に0038(h)番地に飛ぶモードである。Interrupt mode 1: When an interrupt is accepted,
It is a mode to always fly to the address 0038 (h).
【0129】割込モード2:CPU56の特定レジスタ
(Iレジスタ)の値(1バイト)と内蔵デバイスが出力
する割込ベクタ(1バイト:最下位ビット0)から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた2バイトで示さ
れるアドレスである。従って、任意の(飛び飛びではあ
るが)偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。Interrupt mode 2: The address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device is the interrupt address. Is a mode indicating. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, the interrupt processing can be installed at an arbitrary (although discrete) even address. Each built-in device has a function of transmitting an interrupt vector when making an interrupt request.
【0130】よって、割込モード2に設定されると、各
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
1とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップS2におい
て、CPU56は割込モード2に設定される。Therefore, when the interrupt mode 2 is set, it becomes possible to easily process the interrupt request from each built-in device, and the interrupt processing can be installed at an arbitrary position in the program. It will be possible. Further, unlike the interrupt mode 1, it is easy to prepare each interrupt process for each interrupt generation factor. As described above, in this embodiment, the CPU 56 is set to the interrupt mode 2 in step S2 of the initial setting process.
【0131】次いで、CPU56は、入力ポート1を介
して入力されるクリアスイッチ921の出力信号の状態
を1回だけ確認する(ステップS7)。その確認におい
てオンを検出した場合には、CPU56は、通常の初期
化処理を実行する(ステップS11〜ステップS1
5)。クリアスイッチ921がオンである場合(押下さ
れている場合)には、ローレベルのクリアスイッチ信号
が出力されている。なお、入力ポート1では、クリアス
イッチ信号のオン状態はハイレベルである(図17参
照)。また、例えば、遊技店員は、クリアスイッチ92
1をオン状態にしながら遊技機に対する電力供給を開始
する(例えば電源スイッチ914をオンする)ことによ
って、容易に初期化処理を実行させることができる。す
なわち、RAMクリア等を行うことができる。Next, the CPU 56 confirms the state of the output signal of the clear switch 921 input via the input port 1 only once (step S7). If ON is detected in the confirmation, the CPU 56 executes normal initialization processing (steps S11 to S1).
5). When the clear switch 921 is on (when pressed), a low level clear switch signal is output. In the input port 1, the on state of the clear switch signal is high level (see FIG. 17). Further, for example, the game shop clerk uses the clear switch 92.
By starting power supply to the gaming machine while turning on 1 (for example, turning on the power switch 914), the initialization process can be easily executed. That is, the RAM clear or the like can be performed.
【0132】クリアスイッチ921がオンの状態でない
場合には、遊技機への電力供給が停止したときにバック
アップRAM領域のデータ保護処理(例えばパリティデ
ータの付加等の電力供給停止時処理)が行われたか否か
確認する(ステップS8)。この実施の形態では、電力
供給の停止が生じた場合には、バックアップRAM領域
のデータを保護するための処理が行われている。そのよ
うな保護処理が行われていた場合をバックアップありと
する。そのような保護処理が行われていないことを確認
したら、CPU56は初期化処理を実行する。If the clear switch 921 is not in the ON state, the data protection processing of the backup RAM area (for example, processing when power supply is stopped such as addition of parity data) is performed when power supply to the gaming machine is stopped. It is confirmed whether or not (step S8). In this embodiment, when the power supply is stopped, a process for protecting the data in the backup RAM area is performed. When such a protection process is performed, backup is made. When it is confirmed that such protection processing is not performed, the CPU 56 executes initialization processing.
【0133】この実施の形態では、バックアップRAM
領域にバックアップデータがあるか否かは、電力供給停
止時処理においてバックアップRAM領域に設定される
バックアップフラグの状態によって確認される。この例
では、図19に示すように、バックアップフラグ領域に
「55H」が設定されていればバックアップあり(オン
状態)を意味し、「55H」以外の値が設定されていれ
ばバックアップなし(オフ状態)を意味する。In this embodiment, the backup RAM
Whether or not there is backup data in the area is confirmed by the state of the backup flag set in the backup RAM area during the power supply stop process. In this example, as shown in FIG. 19, if "55H" is set in the backup flag area, it means that there is backup (on state), and if a value other than "55H" is set, there is no backup (off). State).
【0134】バックアップありを確認したら、CPU5
6は、バックアップRAM領域のデータチェック(この
例ではパリティチェック)を行う(ステップS9)。こ
の実施の形態では、クリアデータ(00)をチェックサ
ムデータエリアにセットし、チェックサム算出開始アド
レスをポインタにセットする。また、チェックサムの対
象となるデータ数に対応するチェックサム算出回数をセ
ットする。そして、チェックサムデータエリアの内容と
ポインタが指すRAM領域の内容との排他的論理和を演
算する。演算結果をチェックサムデータエリアにストア
するとともに、ポインタの値を1増やし、チェックサム
算出回数の値を1減算する。以上の処理が、チェックサ
ム算出回数の値が0になるまで繰り返される。チェック
サム算出回数の値が0になったら、CPU56は、チェ
ックサムデータエリアの内容の各ビットの値を反転し、
反転後のデータをチェックサムとする。When it is confirmed that there is a backup, the CPU 5
6 performs a data check of the backup RAM area (parity check in this example) (step S9). In this embodiment, clear data (00) is set in the checksum data area, and the checksum calculation start address is set in the pointer. Further, the number of checksum calculations corresponding to the number of checksum target data is set. Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area indicated by the pointer is calculated. The calculation result is stored in the checksum data area, the pointer value is incremented by 1, and the checksum calculation count value is decremented by 1. The above process is repeated until the value of the checksum calculation count becomes zero. When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area,
The data after inversion is used as the checksum.
【0135】電力供給停止時処理において、上記の処理
と同様の処理によってチェックサムが算出され、チェッ
クサムはバックアップRAM領域に保存されている。ス
テップS9では、算出したチェックサムと保存されてい
るチェックサムとを比較する。不測の停電等の電力供給
停止が生じた後に復旧した場合には、バックアップRA
M領域のデータは保存されているはずであるから、チェ
ック結果(比較結果)は正常(一致)になる。チェック
結果が正常でないということは、バックアップRAM領
域のデータが、電力供給停止時のデータとは異なってい
ることを意味する。そのような場合には、内部状態を電
力供給停止時の状態に戻すことができないので、電力供
給の停止からの復旧時でない電源投入時に実行される初
期化処理を実行する。In the power supply stop process, the checksum is calculated by the same process as the above process, and the checksum is stored in the backup RAM area. In step S9, the calculated checksum is compared with the stored checksum. If the power is restored after an unexpected power outage such as a power outage, backup RA
Since the data in the M area should have been saved, the check result (comparison result) becomes normal (match). If the check result is not normal, it means that the data in the backup RAM area is different from the data when the power supply was stopped. In such a case, since the internal state cannot be returned to the state when the power supply was stopped, the initialization process that is executed when the power is turned on, not when the power supply is restored from the stop, is executed.
【0136】チェック結果が正常であれば、CPU56
は、遊技制御手段の内部状態と表示制御手段等の電気部
品制御手段の制御状態を電力供給停止時の状態に戻すた
めの遊技状態復旧処理を行う(ステップS10)。そし
て、バックアップRAM領域に保存されていたPC(プ
ログラムカウンタ)の退避値がPCに設定され、そのア
ドレスに復帰する。If the check result is normal, the CPU 56
Performs a game state recovery process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power supply was stopped (step S10). Then, the saved value of the PC (program counter) saved in the backup RAM area is set in the PC and the address is restored.
【0137】このように、バックアップフラグの状態に
よって「バックアップあり」が確認されなかった場合に
は、後述する遊技状態復旧処理を行うことなく後述する
初期化処理を行うようにしているので、バックアップデ
ータが存在しないのにもかかわらず遊技状態復旧処理が
実行されてしまうことを防止することができ、初期化処
理によって制御状態を初期状態に戻すことが可能にな
る。In this way, when "backup is present" is not confirmed by the state of the backup flag, the initialization process described below is performed without performing the game state recovery process described below, so the backup data It is possible to prevent the game state recovery process from being executed even though there is no, and it is possible to return the control state to the initial state by the initialization process.
【0138】また、チェックデータを用いたチェック結
果が正常でなかった場合には、後述する遊技状態復旧処
理を行うことなく後述する初期化処理を行うようにして
いるので、電力供給停止時とは異なる内容となってしま
っているバックアップデータにもとづいて遊技状態復旧
処理が実行されてしまうことを防止することができ、初
期化処理によって制御状態を初期状態に戻すことが可能
になる。Further, when the check result using the check data is not normal, the initialization process described below is performed without performing the game state recovery process described below, so that the power supply is stopped. It is possible to prevent the game state recovery process from being executed based on the backup data having different contents, and it is possible to return the control state to the initial state by the initialization process.
【0139】CPU56は、バックアップフラグとチェ
ックサム等のチェックデータとを用いてバックアップR
AM領域のデータが保存されているか否かを確認する。
すなわち、電力供給が復帰した場合には、電力供給が停
止する前の制御状態に復旧させるか否かを決定するため
の複数の復旧条件(この例ではバックアップフラグが正
常に保存されていたこととチェックサムが正常であった
こと)がすべて成立した場合に、変動データ記憶手段に
保存されていた記憶内容にもとづいて制御状態を復旧さ
せる復旧処理を実行し、複数の復旧条件のうち少なくと
も1つの条件が不成立であった場合に変動データ記憶手
段の記憶内容を初期化する初期化処理を実行可能であ
る。複数の復旧条件を用いることによって、遊技状態を
電力供給停止時の状態に正確に戻すことができる。すな
わち、バックアップRAM領域のデータにもとづく状態
復旧処理の確実性が向上する。なお、操作手段から操作
信号が出力された場合には、複数の復旧条件に関わらず
初期化処理を実行する(ステップS7)。なお、この実
施の形態では、バックアップフラグとチェックデータと
の双方を用いてバックアップRAM領域のデータが保存
されているか否かを確認しているが、いずれか一方のみ
を用いてもよい。すなわち、バックアップフラグとチェ
ックデータとのいずれかを、状態復旧処理を実行するた
めの契機としてもよい。The CPU 56 uses the backup flag and the check data such as the checksum to perform the backup R.
Check whether the data in the AM area is saved.
That is, when the power supply is restored, a plurality of restoration conditions for determining whether to restore the control state before the power supply is stopped (in this example, the backup flag is stored normally) If all the checksums are normal), a recovery process for recovering the control state is executed based on the stored contents stored in the variable data storage means, and at least one of the plurality of recovery conditions is set. When the condition is not satisfied, it is possible to execute the initialization process for initializing the storage contents of the fluctuation data storage means. By using a plurality of recovery conditions, it is possible to accurately return the game state to the state when the power supply was stopped. That is, the certainty of the state restoration process based on the data in the backup RAM area is improved. When the operation signal is output from the operation means, the initialization process is executed regardless of the plurality of recovery conditions (step S7). In this embodiment, it is confirmed whether or not the data in the backup RAM area is stored by using both the backup flag and the check data, but only one of them may be used. That is, either the backup flag or the check data may be used as a trigger for executing the state restoration process.
【0140】初期化処理では、CPU56は、まず、R
AMクリア処理を行う(ステップS11)。なお、RA
Mの全領域を初期化せず、所定のデータ(例えば大当り
判定用乱数を生成するためのカウンタのカウント値のデ
ータ)をそのままにしてもよい。例えば、大当り判定用
乱数を生成するためのカウンタのカウント値のデータを
そのままにした場合には、不正な手段によって初期化処
理が実行される状態になったとしても、大当り判定用乱
数を生成するためのカウンタのカウント値が大当り判定
値に一致するタイミングを狙うことは困難である。ま
た、所定の作業領域(例えば、普通図柄判定用乱数カウ
ンタ、普通図柄判定用バッファ、特別図柄左中右図柄バ
ッファ、総賞球数格納バッファ、特別図柄プロセスフラ
グ、払出コマンド格納ポインタ、賞球中フラグ、球切れ
フラグ、払出停止フラグなど制御状態に応じて選択的に
処理を行うためのフラグ)に初期値を設定する作業領域
設定処理を行う(ステップS12)。よって、総賞球数
格納バッファの格納値がクリアされ、新たに「0」が格
納値として設定される。すなわち、総合個数記憶に記憶
されている賞球の未払出総数に初期値(「0個」)が設
定される。In the initialization processing, the CPU 56 first sets R
AM clear processing is performed (step S11). RA
The predetermined data (for example, the data of the count value of the counter for generating the big hit determination random number) may be left as it is without initializing the entire area of M. For example, when the data of the count value of the counter for generating the big hit determination random number is left as it is, the big hit determination random number is generated even if the initialization process is executed by an unauthorized means. It is difficult to aim at a timing when the count value of the counter coincides with the jackpot determination value. In addition, a predetermined work area (for example, a random number counter for normal symbol determination, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a total prize ball number storage buffer, a special symbol process flag, a payout command storage pointer, a prize ball A work area setting process is performed to set initial values to flags, out-of-ball flags, payout stop flags, and other flags for selectively performing processing according to control states (step S12). Therefore, the stored value in the total prize ball storage buffer is cleared, and “0” is newly set as the stored value. That is, the initial value (“0”) is set to the total number of unpaid prize balls stored in the total number memory.
【0141】さらに、CPU56は、所定の払出禁止条
件が成立しているか否かを判定し(ステップS13
a)、払出禁止条件が成立していなければ、球払出装置
97からの払出が可能であることを指示する払出許可状
態指定コマンド(以下、払出可能状態指定コマンドとい
う。)を払出制御基板37に対して送信する処理を行う
(ステップS13b)。なお、払出禁止条件が成立して
いれば、主基板31の制御状態を払出禁止状態に設定す
る。この実施の形態では、球切れフラグを球切れ状態を
示す状態(オン状態)とするとともに、満タンフラグを
下皿満タンを示す状態(オン状態)とすることで、主基
板31の制御状態を払出禁止状態に設定する。払出禁止
条件は、例えば球切れ状態となっている場合や下皿満タ
ン状態となっている場合など、払い出すべき遊技球を払
い出すことができないおそれがある場合や遊技球を払い
出すことが適当でない場合に成立する。従って、ステッ
プS13aでは、例えば、球切れスイッチ187による
検出状態の確認や、満タンスイッチ48による検出状態
の確認が行われる。なお、ステップS13aの判定処理
が実行される段階では後述するタイマ割込の設定が行わ
れていないため、ソフトウェアタイマによるウェイト処
理などによって監視時間(例えば2ms)を作成し、後
述するスイッチの状態を監視する処理(ステップS15
0〜ステップS159)と同様の処理を実行すること
で、その監視時間毎に球切れスイッチ187や満タンス
イッチ48の状態を監視してスイッチがオンしたか否か
を判定するようにすればよい。Further, the CPU 56 determines whether or not a predetermined payout prohibition condition is satisfied (step S13).
a), if the payout prohibition condition is not satisfied, a payout permission state designation command (hereinafter referred to as a payable state designation command) for instructing that the payout from the ball payout device 97 is possible is given to the payout control board 37. A process of transmitting the same is performed (step S13b). If the payout prohibition condition is satisfied, the control state of the main board 31 is set to the payout prohibition state. In this embodiment, the control state of the main board 31 is changed by setting the out-of-ball flag to the state indicating the out-of-ball state (on state) and setting the full tank flag to the state indicating the lower plate full (on state). Set the payout prohibition state. The payout prohibition condition is, for example, when the ball is out of stock or when the bottom plate is full, and there is a possibility that the game ball to be paid out cannot be paid out or the game ball is paid out. Applies if not appropriate. Therefore, in step S13a, for example, the detection state by the out-of-ball switch 187 and the detection state by the full tank switch 48 are confirmed. In addition, at the stage where the determination process of step S13a is executed, since the timer interrupt described later is not set, the monitoring time (for example, 2 ms) is created by the wait process by the software timer and the state of the switch described later is set. Monitoring process (step S15)
By performing the same processing as 0 to step S159), the states of the out-of-ball switch 187 and the full-fill switch 48 may be monitored at each monitoring time to determine whether or not the switch is turned on. .
【0142】また、CPU56は、他のサブ基板(ラン
プ制御基板35、音制御基板70、図柄制御基板80)
を初期化するための初期化コマンドを各サブ基板に送信
する処理を実行する(ステップS14)。初期化コマン
ドとして、可変表示装置9に表示される初期図柄を示す
コマンド(図柄制御基板80に対して)や賞球ランプ5
1および球切れランプ52の消灯を指示するコマンド
(ランプ制御基板35に対して)等がある。Further, the CPU 56 is another sub-board (lamp control board 35, sound control board 70, symbol control board 80).
A process of transmitting an initialization command for initializing the sub board to each sub-board is executed (step S14). As the initialization command, a command indicating the initial symbol displayed on the variable display device 9 (for the symbol control board 80) and the prize ball lamp 5
1 and a command (to the lamp control board 35) for instructing to turn off the out-of-bulb lamp 52.
【0143】初期化処理では、払出制御基板37に対し
て、払出禁止条件が成立していない場合に払出可能状態
指定コマンドが送信され、払出禁止条件が成立している
場合に払出禁止状態指定コマンドは送信されない。仮
に、遊技機の状態が球払出装置97からの払出が可能で
ない状態(払出禁止条件が成立している状態)であった
場合であっても、払出制御基板37における初期化処理
において払出禁止状態に設定されているはずなので問題
はない。なお、払出可能状態指定コマンドおよび他のサ
ブ基板に対する初期化コマンドの送信処理において、例
えば、各コマンドが設定されているテーブル(ROM領
域)のアドレスをポインタにセットし、後述するコマン
ドセット処理(図41参照)のような処理ルーチンをコ
ールすればよい。In the initialization process, the payout allowance state designation command is transmitted to the payout control board 37 when the payout prohibition condition is not satisfied, and is issued when the payout prohibition condition is satisfied. Is not sent. Even if the state of the gaming machine is a state in which the payout from the ball payout device 97 is not possible (a state in which the payout prohibition condition is satisfied), the payout prohibition state in the initialization process in the payout control board 37. It should be set to, so there is no problem. In the process of transmitting the payable state designation command and the initialization command to other sub-boards, for example, the address of the table (ROM area) in which each command is set is set in the pointer, and the command setting process described later (Fig. It suffices to call a processing routine such as (see 41).
【0144】そして、2ms毎に定期的にタイマ割込が
かかるようにCPU56に設けられているCTCのレジ
スタの設定が行われる(ステップS15)。すなわち、
初期値として2msに相当する値が所定のレジスタ(時
間定数レジスタ)に設定される。Then, the register of the CTC provided in the CPU 56 is set so that the timer is interrupted periodically every 2 ms (step S15). That is,
A value corresponding to 2 ms as an initial value is set in a predetermined register (time constant register).
【0145】初期化処理の実行(ステップS11〜S1
5)が完了すると、メイン処理で、表示用乱数更新処理
(ステップS17)および初期値用乱数更新処理(ステ
ップS18)が繰り返し実行される。表示用乱数更新処
理および初期値用乱数更新処理が実行されるときには割
込禁止状態とされ(ステップS16)、表示用乱数更新
処理および初期値用乱数更新処理の実行が終了すると割
込許可状態とされる(ステップS19)。表示用乱数と
は、可変表示装置9に表示される図柄を決定するための
乱数であり、表示用乱数更新処理とは、表示用乱数を発
生するためのカウンタのカウント値を更新する処理であ
る。また、初期値用乱数更新処理とは、初期値用乱数を
発生するためのカウンタのカウント値を更新する処理で
ある。初期値用乱数とは、大当りとするか否かを決定す
るための乱数を発生するためのカウンタ(大当り決定用
乱数発生カウンタ)等のカウント値の初期値を決定する
ための乱数である。後述する遊技制御処理において、大
当り決定用乱数発生カウンタのカウント値が1周する
と、そのカウンタに初期値が設定される。Execution of initialization processing (steps S11 to S1)
When 5) is completed, the display random number updating process (step S17) and the initial value random number updating process (step S18) are repeatedly executed in the main process. When the display random number updating process and the initial value random number updating process are executed, the interrupt disabled state is set (step S16), and when the display random number updating process and the initial value random number updating process are completed, the interrupt enabled state is set. (Step S19). The display random number is a random number for determining the symbol displayed on the variable display device 9, and the display random number updating process is a process of updating the count value of the counter for generating the display random number. . The initial value random number updating process is a process of updating the count value of the counter for generating the initial value random numbers. The initial value random number is a random number for determining an initial value of a count value of a counter (big hit determination random number generation counter) for generating a random number for determining whether or not to make a big hit. In the game control process described later, when the count value of the big hit determination random number generation counter makes one round, the initial value is set to the counter.
【0146】なお、表示用乱数更新処理が実行されると
きには割込禁止状態とされるのは、表示用乱数更新処理
が後述するタイマ割込処理でも実行されることから、タ
イマ割込処理における処理と競合してしまうのを避ける
ためである。すなわち、ステップS17の処理中にタイ
マ割込が発生してタイマ割込処理中で表示用乱数を発生
するためのカウンタのカウント値を更新してしまったの
では、カウント値の連続性が損なわれる場合がある。し
かし、ステップS17の処理中では割込禁止状態にして
おけば、そのような不都合が生ずることはない。It should be noted that when the display random number updating process is executed, the interrupt disabled state is set because the display random number updating process is also executed in the timer interrupt process which will be described later. This is to avoid competing with. That is, if a timer interrupt occurs during the process of step S17 and the count value of the counter for generating the display random number is updated during the timer interrupt process, the continuity of the count value is lost. There are cases. However, such an inconvenience does not occur if the interrupt prohibition state is set during the process of step S17.
【0147】図20は、遊技状態復旧処理の一例を示す
フローチャートである。遊技状態復旧処理において、C
PU56は、まず、スタックポインタの復帰処理を行う
(ステップS80)。スタックポインタの値は、後で詳
述する電力供給停止時処理において、所定のRAMエリ
ア(電源バックアップされている作業領域におけるスタ
ックポインタ退避バッファ)に退避している。よって、
ステップS81では、そのRAMエリアの値をスタック
ポインタに設定することによって復帰させる。なお、復
帰されたスタックポインタが指す領域(すなわちスタッ
ク領域)には、電力供給が停止したときのレジスタ値や
プログラムカウンタ(PC)の値が退避している。FIG. 20 is a flow chart showing an example of the game state restoration processing. In the game state recovery process, C
The PU 56 first performs a stack pointer restoration process (step S80). The value of the stack pointer is saved in a predetermined RAM area (a stack pointer save buffer in a work area where power is backed up) in a power supply stop process which will be described later in detail. Therefore,
In step S81, the value of the RAM area is set in the stack pointer to restore the value. In the area pointed to by the restored stack pointer (that is, the stack area), the register value and the value of the program counter (PC) when the power supply is stopped are saved.
【0148】次いで、CPU56は、払出禁止状態であ
ったか否か確認する(ステップS82)。払出禁止状態
であったか否かは、電源バックアップされているRAM
エリアに保存されている所定の作業領域(例えば、普通
図柄判定用乱数カウンタ、普通図柄判定用バッファ、特
別図柄左中右図柄バッファ、特別図柄プロセスフラグ、
払出コマンド格納ポインタ、賞球中フラグ、球切れフラ
グ、満タンフラグ、払出停止フラグなど)における払出
状態データとしての払出停止フラグによって確認され
る。払出停止フラグは、球切れフラグまたは満タンフラ
グのいずれか一方がオン状態となったときにオン状態と
なり、球切れフラグおよび満タンフラグの双方がオフし
たときにオフ状態となる。払出禁止状態であった場合に
は、主基板31の制御状態を払出禁止状態に設定する。
この実施の形態では、球切れフラグを球切れ状態を示す
状態(オン状態)とするとともに、満タンフラグを下皿
満タンを示す状態(オン状態)とすることで、主基板3
1の制御状態を払出禁止状態に設定する。払出禁止状態
でなかった場合には、払出制御手段に対して払出が可能
であることを指示する払出制御コマンド(払出可能状態
指定コマンド)を送信する(ステップS83)。なお、
払出禁止状態であった場合には払出の停止を指示する払
出制御コマンド(払出禁止状態指定コマンド)は送信さ
れないが、払出制御基板37における復旧処理(図49
参照)において払出禁止状態に設定されているはずなの
で問題はない。Next, the CPU 56 confirms whether or not the payout is prohibited (step S82). Whether or not the payout is prohibited is determined by the RAM whose power is backed up.
Predetermined work area stored in the area (for example, random symbol for normal symbol determination, normal symbol determination buffer, special symbol left middle right symbol buffer, special symbol process flag,
The payout command storage pointer, the award ball flag, the out-of-ball flag, the full tank flag, the payout stop flag, etc.) are used to confirm the payout stop flag as the payout state data. The payout stop flag is turned on when either the out-of-ball flag or the full tank flag is turned on, and is turned off when both the out-of-ball flag and the full tank flag are turned off. If it is in the payout prohibition state, the control state of the main board 31 is set to the payout prohibition state.
In this embodiment, the main board 3 is set by setting the out-of-ball flag to the state indicating the out-of-ball state (on state) and setting the full tank flag to the state indicating the lower plate full (on state).
The control state of 1 is set to the payout prohibition state. If it is not in the payout prohibition state, a payout control command (payable state designation command) for instructing the payout control means that the payout is possible is transmitted (step S83). In addition,
If it is in the payout prohibition state, the payout control command (payout prohibition state designation command) for instructing the stop of the payout is not transmitted, but the recovery process in the payout control board 37 (FIG. 49).
There is no problem because it should have been set to the payout prohibition state in ().
【0149】補給球の不足や余剰球受皿4の満タンにつ
いて払出制御手段は認識できないので、遊技制御手段か
ら通知しないと、停電等からの復旧時に、補給球の不足
や余剰球受皿4の満タンであるにもかかわらず遊技球の
払出処理を開始してしまうおそれがある。しかし、この
実施の形態では、補給球の不足や余剰球受皿4の満タン
でない場合に、遊技状態復旧処理において払出が可能で
あること指示する払出制御コマンドが送信されるととも
に、その払出制御コマンドを受信しない限り払出制御手
段が払出処理を実行しない構成とされているので、補給
球の不足や余剰球受皿4の満タンであるにもかかわらず
払出制御手段が遊技球の払出処理を開始してしまうこと
はない。なお、払出制御手段が実行する処理について
は、あとで詳しく説明する。Since the payout control means cannot recognize the shortage of the supply balls and the full capacity of the surplus ball receiving tray 4, unless the game control means notifies the shortage of the supply balls or the surplus ball receiving tray 4 when the power is restored. There is a risk that the game ball payout process will be started despite the fact that it is a ton. However, in this embodiment, when the supply ball is insufficient or the surplus ball receiving tray 4 is not full, a payout control command instructing that the payout is possible in the game state recovery process is transmitted, and the payout control command is issued. Since the payout control means does not execute the payout processing unless it receives a message, the payout control means starts the payout processing for the game balls even if the supply balls are insufficient or the surplus ball receiving tray 4 is full. There is no end. The processing executed by the payout control means will be described later in detail.
【0150】また、CPU56は、無条件に、払出制御
基板37に対して払出が可能であることを指示する払出
制御コマンド(払出可能状態指定コマンド)を送信して
もよい。そのように構成した場合には、払出制御手段
は、遊技制御手段から必ず払出制御コマンドを受信する
ので、遊技制御手段が正常に立ち上がったことを直ちに
認識することができる。また、実際には、補給球の不足
や余剰球受皿4が満タンであったとしても、賞球処理に
おいて払出禁止状態指定コマンドが払出制御手段に対し
て送信されるので、補給球の不足や余剰球受皿4が満タ
ンであるにも関わらず、払出制御が続行されてしまうよ
うなことはない。また、払出可能状態指定コマンドの送
信に代えて、電力供給停止前に最後の送信した払出制御
コマンドを送信するようにしてもよい。その場合、払出
制御手段も、制御状態復旧処理を行っているのである
が、制御状態復旧処理を行った後、所定時間内受信した
払出制御コマンドで指定される内容を無視する等の制御
を行う。The CPU 56 may unconditionally transmit to the payout control board 37 a payout control command (payable state designating command). In such a configuration, the payout control means always receives the payout control command from the game control means, so that it is possible to immediately recognize that the game control means has normally started up. In reality, even if the supply ball shortage or the surplus ball receiving tray 4 is full, the payout prohibition state designation command is transmitted to the payout control means in the prize ball processing, so that the supply ball shortage or Even if the surplus ball tray 4 is full, the payout control will not be continued. Further, instead of transmitting the payable state designation command, the last transmitted payout control command may be transmitted before the power supply is stopped. In that case, the payout control means also performs the control state restoration process, but after performing the control state restoration process, performs control such as ignoring the contents specified by the payout control command received within a predetermined time period. .
【0151】次いで、CPU56は、電力供給が停止し
たときの可変表示装置9における特別図柄の表示状態に
応じて、その表示状態を復旧させるための表示制御コマ
ンドを送信する(ステップS84)。Next, the CPU 56 transmits a display control command for restoring the display state of the special symbol on the variable display device 9 when the power supply is stopped (step S84).
【0152】その後、CPU56は、バックアップフラ
グをクリアする(ステップS88)すなわち、前回の電
力供給停止時に所定の記憶保護処理が実行されたことを
示すフラグをリセットする。よって、制御状態の復旧後
に不必要な情報が残存しないようにすることができる。
また、スタック領域から各種レジスタの退避値を読み出
して、各種レジスタ(IXレジスタ、HLレジスタ、D
Eレジスタ、BCレジスタ)に設定する(ステップS8
9)。すなわち、レジスタ復元処理を行う。なお、各レ
ジスタが復元させる毎に、スタックポインタの値が減ら
される。すなわち、スタックポインタの値が、スタック
領域の1つ前のアドレスを指すように更新される。そし
て、パリティフラグがオンしていない場合には割込許可
状態にする(ステップS90,S91)。最後に、AF
レジスタ(アキュミュレータとフラグのレジスタ)をス
タック領域から復元する(ステップS92)。After that, the CPU 56 clears the backup flag (step S88), that is, resets the flag indicating that the predetermined storage protection process has been executed at the previous power supply stop. Therefore, it is possible to prevent unnecessary information from remaining after the control state is restored.
Also, the saved values of various registers are read from the stack area, and various registers (IX register, HL register, D
Set to E register, BC register) (step S8)
9). That is, register restoration processing is performed. The value of the stack pointer is decremented each time each register is restored. That is, the value of the stack pointer is updated to point to the address immediately before the stack area. Then, when the parity flag is not turned on, the interrupt permission state is set (steps S90 and S91). Finally, AF
The registers (accumulator and flag registers) are restored from the stack area (step S92).
【0153】そして、RET命令が実行される。RET
命令が実行されるときには、CPU56は、スタックポ
インタが指す領域に格納されているデータをプログラム
カウンタに設定することによってプログラムのリターン
動作を実現する。ただし、ここでのリターン先は、遊技
状態復旧処理をコールした部分ではない。なぜなら、ス
テップS81においてスタックポインタの復帰処理がな
され、ステップS89でレジスタの復元処理が終了した
後では、スタック領域を指すスタックポインタは、NM
Iによる電力供給停止時処理が開始されたときに実行さ
れていたプログラムのアドレスが退避している領域を指
している。すなわち、復帰されたスタックポインタが指
すスタック領域に格納されているリターンアドレスは、
プログラムにおける前回の電力供給停止時にNMIが発
生したアドレスである。従って、ステップS92の次の
RET命令によって、電力供給停止時にNMIが発生し
たアドレスにリターンする。すなわち、この実施の形態
では、スタック領域に退避されていたアドレスデータ
(プログラムアドレスデータ)にもとづいて復旧制御が
実行されている。Then, the RET instruction is executed. RET
When the instruction is executed, the CPU 56 realizes the return operation of the program by setting the data stored in the area pointed to by the stack pointer in the program counter. However, the return destination here is not the part that called the game state recovery processing. This is because the stack pointer restoration process is performed in step S81, and after the register restoration process is completed in step S89, the stack pointer pointing to the stack area is NM.
It indicates the area where the address of the program being executed when the power supply stop processing by I was started is saved. That is, the return address stored in the stack area pointed to by the restored stack pointer is
This is the address where the NMI occurred when the power supply was last stopped in the program. Therefore, the next RET instruction in step S92 returns to the address where the NMI occurred when the power supply was stopped. That is, in this embodiment, the recovery control is executed based on the address data (program address data) saved in the stack area.
【0154】タイマ割込が発生すると、CPU56は、
レジスタの退避処理(ステップS20)を行った後、図
21に示すステップS21〜S32の遊技制御処理を実
行する。遊技制御処理において、CPU56は、まず、
スイッチ回路58を介して、ゲートスイッチ32a、始
動口スイッチ14a、カウントスイッチ23および入賞
口スイッチ29a,30a,33a,39a等のスイッ
チの検出信号を入力し、それらの状態判定を行う(スイ
ッチ処理:ステップS21)。When a timer interrupt occurs, the CPU 56
After performing the register save process (step S20), the game control process of steps S21 to S32 shown in FIG. 21 is executed. In the game control process, the CPU 56 first
Via the switch circuit 58, the detection signals of the switches such as the gate switch 32a, the starting opening switch 14a, the count switch 23, and the winning opening switches 29a, 30a, 33a, 39a are input to determine their states (switch processing: Step S21).
【0155】次いで、パチンコ遊技機1の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
(エラー処理:ステップS22)。Next, various abnormality diagnosis processing is performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error processing: step S22).
【0156】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を生成するための各カウンタの
カウント値を更新する処理を行う(ステップS23)。
CPU56は、さらに、表示用乱数および初期値用乱数
を生成するためのカウンタのカウント値を更新する処理
を行う(ステップS24,S25)。Next, a process of updating the count value of each counter for generating each judgment random number such as a big hit judgment random number used for game control is performed (step S23).
The CPU 56 further performs a process of updating the count value of the counter for generating the display random number and the initial value random number (steps S24 and S25).
【0157】さらに、CPU56は、特別図柄プロセス
処理を行う(ステップS26)。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機1を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う(ステッ
プS27)。普通図柄プロセス処理では、普通図柄表示
器10の表示状態を所定の順序で制御するための普通図
柄プロセスフラグに従って該当する処理が選び出されて
実行される。そして、普通図柄プロセスフラグの値は、
遊技状態に応じて各処理中に更新される。Further, the CPU 56 carries out special symbol process processing (step S26). In the special symbol process control, the corresponding process is selected and executed according to the special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. Then, the value of the special symbol process flag is updated during each process according to the game state. Also, a normal symbol process process is performed (step S27). In the normal symbol process process, the corresponding process is selected and executed according to the normal symbol process flag for controlling the display state of the normal symbol display device 10 in a predetermined order. And the value of the normal symbol process flag,
It is updated during each process according to the game state.
【0158】次いで、CPU56は、特別図柄に関する
表示制御コマンドをRAM55の所定の領域に設定して
表示制御コマンドを送出する処理を行う(特別図柄コマ
ンド制御処理:ステップS28)。また、普通図柄に関
する表示制御コマンドをRAM55の所定の領域に設定
して表示制御コマンドを送出する処理を行う(普通図柄
コマンド制御処理:ステップS29)。Next, the CPU 56 performs a process of setting a display control command relating to a special symbol in a predetermined area of the RAM 55 and transmitting the display control command (special symbol command control process: step S28). In addition, the display control command relating to the normal symbol is set in a predetermined area of the RAM 55 and a process of transmitting the display control command is performed (normal symbol command control process: step S29).
【0159】さらに、CPU56は、例えばホール管理
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力する情報出力処理を行う
(ステップS30)。Further, the CPU 56 carries out an information output process for outputting data such as big hit information, starting information and probability variation information which are supplied to the hall management computer (step S30).
【0160】また、CPU56は、所定の条件が成立し
たときにソレノイド回路59に駆動指令を行う(ステッ
プS31)。可変入賞球装置15または開閉板20を開
状態または閉状態としたり、大入賞口内の遊技球通路を
切り替えたりするために、ソレノイド回路59は、駆動
指令に応じてソレノイド16,21,21Aを駆動す
る。Further, the CPU 56 issues a drive command to the solenoid circuit 59 when a predetermined condition is satisfied (step S31). In order to open or close the variable winning ball device 15 or the opening / closing plate 20 or to switch the game ball passage in the special winning opening, the solenoid circuit 59 drives the solenoids 16, 21, 21A according to the drive command. To do.
【0161】そして、CPU56は、入賞口スイッチ2
9a,30a,33a,39aの検出信号にもとづく賞
球個数の設定などを行う賞球処理を実行する(ステップ
S32)。具体的には、入賞口スイッチ29a,30
a,33a,39aがオンしたことにもとづく入賞検出
に応じて、払出制御基板37に賞球個数を示す払出制御
コマンドを出力する。払出制御基板37に搭載されてい
る払出制御用CPU371は、賞球個数を示す払出制御
コマンドに応じて球払出装置97を駆動する。その後、
レジスタの内容を復帰させ(ステップS33)、割込許
可状態に設定する(ステップS34)。Then, the CPU 56 causes the winning opening switch 2
A prize ball process is performed for setting the number of prize balls based on the detection signals of 9a, 30a, 33a and 39a (step S32). Specifically, the winning opening switches 29a, 30
The payout control command indicating the number of prize balls is output to the payout control board 37 in response to the winning detection based on the turning on of a, 33a, and 39a. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 in response to a payout control command indicating the number of prize balls. afterwards,
The contents of the register are restored (step S33), and the interrupt enabled state is set (step S34).
【0162】以上の制御によって、この実施の形態で
は、遊技制御処理は2ms毎に起動されることになる。
なお、この実施の形態では、タイマ割込処理で遊技制御
処理が実行されているが、タイマ割込処理では例えば割
込が発生したことを示すフラグのセットのみがなされ、
遊技制御処理はメイン処理において実行されるようにし
てもよい。According to the above control, in this embodiment, the game control process is activated every 2 ms.
In this embodiment, the game control process is executed in the timer interrupt process, but in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set,
The game control process may be executed in the main process.
【0163】図22〜図24は、電源基板910からの
電源断信号に応じて実行されるマスク不能割込処理(電
力供給停止時処理)の処理例を示すフローチャートであ
る。なお、マスク不能割込処理とは、割込禁止がかけら
れない処理を意味する。マスク不能割込が発生すると、
CPU56に内蔵されている割込制御機構は、マスク不
能割込発生時に実行されていたプログラムのアドレス
(具体的には実行完了後の次のアドレス)を、スタック
ポインタが指すスタック領域に退避させるとともに、ス
タックポインタの値を増やす。すなわち、スタックポイ
ンタの値がスタック領域の次のアドレスを指すように更
新する。22 to 24 are flowcharts showing a processing example of the non-maskable interrupt processing (power supply stop processing) which is executed in response to the power-off signal from the power supply board 910. The non-maskable interrupt process means a process in which the interrupt prohibition is not applied. When a non-maskable interrupt occurs,
The interrupt control mechanism built in the CPU 56 saves the address of the program being executed when the non-maskable interrupt occurs (specifically, the next address after the completion of execution) in the stack area pointed to by the stack pointer. , Increase the stack pointer value. That is, the value of the stack pointer is updated to point to the next address in the stack area.
【0164】電力供給停止時処理において、CPU56
は、AFレジスタ(アキュミュレータとフラグのレジス
タ)を所定のバックアップRAM領域に退避する(ステ
ップS451)。また、割込フラグをパリティフラグに
コピーする(ステップS452)。パリティフラグはバ
ックアップRAM領域に形成されている。また、BCレ
ジスタ、DEレジスタ、HLレジスタ、IXレジスタお
よびスタックポインタをバックアップRAM領域に退避
する(ステップS454〜S458)。なお、電源復旧
時には、退避された内容にもとづいてレジスタ内容が復
元され、パリティフラグの内容に応じて、割込許可状態
/禁止状態の内部設定がなされる。In the power supply stop processing, the CPU 56
Saves the AF register (accumulator and flag register) in a predetermined backup RAM area (step S451). Also, the interrupt flag is copied to the parity flag (step S452). The parity flag is formed in the backup RAM area. Further, the BC register, the DE register, the HL register, the IX register and the stack pointer are saved in the backup RAM area (steps S454 to S458). When the power is restored, the register contents are restored based on the saved contents, and the interrupt enable / disable state is internally set according to the contents of the parity flag.
【0165】次いで、CPU56は、クリアデータ(0
0)を適当なレジスタにセットし(ステップS45
9)、処理数(この例では「7」)を別のレジスタにセ
ットする(ステップS460)。また、出力ポート0の
アドレスをIOポインタに設定する(ステップS46
1)。IOポインタとして、さらに別のレジスタが用い
られる。Then, the CPU 56 causes the clear data (0
0) is set in an appropriate register (step S45
9), the number of processes (“7” in this example) is set in another register (step S460). Further, the address of the output port 0 is set in the IO pointer (step S46).
1). Another register is used as the IO pointer.
【0166】そして、IOポインタが指すアドレスにク
リアデータをセットするとともに(ステップS46
2)、IOポインタの値を1増やし(ステップS46
3)、処理数の値を1減算する(ステップS464)。
ステップS462〜S464の処理が、処理数の値が0
になるまで繰り返される(ステップS465)。その結
果、全ての出力ポート0〜6(図15および図16参
照)にクリアデータが設定される。図15および図16
に示すように、この例では、「1」がオン状態であり、
クリアデータである「00」が各出力ポートにセットさ
れるので、全ての出力ポートがオフ状態になる。Then, the clear data is set to the address pointed to by the IO pointer (step S46).
2), the value of the IO pointer is incremented by 1 (step S46
3) The value of the number of processes is subtracted by 1 (step S464).
In the processes of steps S462 to S464, the value of the number of processes is 0.
Is repeated (step S465). As a result, clear data is set to all output ports 0 to 6 (see FIGS. 15 and 16). 15 and 16
As shown in, in this example, "1" is in the ON state,
Since the clear data "00" is set to each output port, all the output ports are turned off.
【0167】上記のように、各出力ポートがオフ状態に
なるので、保存される遊技状態と整合しない状況が発生
することは確実に防止される。つまり、パチンコ遊技機
のように可変入賞球装置を有している遊技機において、
実装の関係上、可変入賞球装置における可変入賞口の位
置と入賞を検出する入賞口スイッチの設置位置とを、あ
る程度離さざるを得ない。出力ポート、特に可変入賞球
装置を開放状態にするための信号が出力される出力ポー
トを直ちにオフ状態にしないと、電力供給停止時に、可
変入賞口に入賞したにもかかわらず、電力供給停止時処
理の実行が開始されて入賞口スイッチの検出がなされな
い状況が起こりうる。その場合、可変入賞口に入賞があ
ったことは保存されない。すなわち、実際に生じている
遊技状態(入賞があったこと)と保存される遊技状態と
が整合しない。しかし、この実施の形態では、出力ポー
トがクリアされて可変入賞球装置が閉じられるので、保
存される遊技状態と整合しない状況が発生することは確
実に防止される。As described above, since each output port is turned off, it is possible to surely prevent the occurrence of a situation inconsistent with the saved game state. That is, in a gaming machine that has a variable winning ball device, such as a pachinko gaming machine,
Due to the mounting, the position of the variable winning opening in the variable winning ball device and the installation position of the winning opening switch for detecting the winning must be separated to some extent. If you do not immediately turn off the output port, especially the output port that outputs the signal to open the variable winning ball device, when the power supply is stopped, even if you win the variable winning port, even if the power supply is stopped A situation may occur in which execution of the process is started and the winning opening switch is not detected. In that case, the fact that the variable winning a prize has been won is not saved. That is, the actually occurring game state (there is a prize) and the saved game state do not match. However, in this embodiment, since the output port is cleared and the variable winning ball device is closed, it is possible to reliably prevent the occurrence of a situation inconsistent with the saved game state.
【0168】また、電気部品の駆動が不能になる状態に
なる前に実行される電力供給停止時処理の際に、出力ポ
ートをクリアすることができるので、電気部品の駆動が
不能になる状態となる前に遊技制御手段によって制御さ
れる各電気部品を、適切な動作停止状態にすることがで
きる。例えば、開放中の大入賞口を閉成させ、また開放
中の可変入賞球装置15を閉成させるなど、電気部品に
ついての作動を停止させたあとに電気部品の駆動が不能
になる状態とすることができる。従って、適切な停止状
態で電力供給の復旧を待つことが可能になる。Further, since the output port can be cleared during the power supply stoppage process executed before the electric components cannot be driven, the electric components cannot be driven. Before that, each electric component controlled by the game control means can be put into an appropriate operation stopped state. For example, after closing the open special winning opening and closing the open variable winning ball device 15, the operation of the electric components is disabled after the operation of the electric components is stopped. be able to. Therefore, it becomes possible to wait for the restoration of the power supply in an appropriate stop state.
【0169】さらに、電力供給停止時処理の際に、各電
気部品を動作停止状態にするので、各電気部品を駆動す
るために電力が費やされることがなくなり、また、出力
ポートからの信号出力に用いられる電流が遮断されるの
で、微量ではあるが電力消費を抑えることができる。Furthermore, since the operation of each electric component is stopped during the power supply stop process, no electric power is consumed to drive each electric component, and a signal is output from the output port. Since the used electric current is cut off, it is possible to suppress the power consumption though it is a small amount.
【0170】さらに、この実施の形態では、所定期間
(以下、払出確認期間という)、賞球カウントスイッチ
301Aの検出信号をチェックする。そして、賞球カウ
ントスイッチ301Aがオンしたら総賞球数バッファの
内容を1減らす。Further, in this embodiment, the detection signal of the prize ball count switch 301A is checked for a predetermined period (hereinafter referred to as the payout confirmation period). When the prize ball count switch 301A is turned on, the content of the total prize ball count buffer is decremented by one.
【0171】なお、この実施の形態では、払出確認期間
を計測するために、払出確認期間計測用カウンタが用い
られる。払出確認期間計測用カウンタの値は、初期値m
から、以下に説明するスイッチ検出処理のループ(S4
67から始まってS467に戻るループ)が1回実行さ
れる毎に−1され、その値が0になると、払出確認期間
が終了したとする。検出処理のループでは、例外はある
がほぼ一定の処理が行われるので、ループの1周に要す
る時間のm倍の時間が、ほぼ払出確認期間に相当する。In this embodiment, a payout confirmation period measuring counter is used to measure the payout confirmation period. The value of the payout confirmation period measurement counter is the initial value m.
From the loop of the switch detection processing described below (S4
It is assumed that the payout confirmation period ends when the loop (starting from 67 and returning to S467) is decremented by 1 each time the value becomes 0. Although there is an exception in the detection processing loop, almost constant processing is performed, and therefore, a time m times the time required for one round of the loop is substantially equivalent to the payout confirmation period.
【0172】払出確認期間を計測するために、CPU5
6の内蔵タイマを用いてもよい。すなわち、スイッチ検
出処理開始時に、内蔵タイマに所定値(払出確認期間に
相当)を設定しておく。そして、スイッチ検出処理のル
ープが1回実行される毎に、内蔵タイマのカウント値を
チェックする。そして、カウント値が0になったら、払
出確認期間が終了したとする。内蔵タイマの値が0にな
ったことを検出するために内蔵タイマによる割込を用い
ることもできるが、この段階では制御内容(RAMに格
納されている各値など)を変化させないように、割込を
用いず、内蔵タイマのカウント値を読み出してチェック
するようなプログラム構成の方が好ましい。In order to measure the payout confirmation period, the CPU 5
A built-in timer of 6 may be used. That is, a predetermined value (corresponding to the payout confirmation period) is set in the built-in timer at the start of the switch detection process. Then, the count value of the built-in timer is checked every time the loop of the switch detection processing is executed once. Then, when the count value becomes 0, it is assumed that the payout confirmation period has ended. An interrupt by the built-in timer can be used to detect that the value of the built-in timer has become 0. It is preferable to use a program configuration in which the count value of the built-in timer is read out and checked without using the program.
【0173】また、払出確認期間は、遊技球が、球払出
装置97から落下した時点(例えば図5に示すスプロケ
ット292の下方の球通路293a,293bに送り出
された時点)から、賞球カウントスイッチ301Aに到
達するまでの時間以上に設定される。球払出装置97か
ら賞球カウントスイッチ301Aまでの距離をLとする
と、その間の落下時間tは、t=√(2L/g)(g:
重力加速度)になるので、払出確認期間は、それ以上に
設定される。払出確認期間の具体的な値は、距離Lの値
や、落下時間tからどの程度余裕を持たせるかによって
異なるが、例えば100[ms]〜150[ms]程度
とされる。In the payout confirmation period, the game ball is dropped from the ball payout device 97 (for example, when the game ball is sent to the ball passages 293a and 293b below the sprocket 292 shown in FIG. 5). It is set to be longer than the time required to reach 301A. When the distance from the ball payout device 97 to the prize ball count switch 301A is L, the fall time t during that time is t = √ (2L / g) (g:
Because of the acceleration due to gravity, the payout confirmation period is set longer than that. The specific value of the payout confirmation period varies depending on the value of the distance L and how much margin is provided from the fall time t, but is, for example, about 100 [ms] to 150 [ms].
【0174】遊技制御手段において貸し球の払出検出を
行う場合にも、同様にして、払出確認期間が設定され
る。すなわち、遊技球が、球払出装置97から落下した
時点(例えば図5に示すスプロケット292の下方の球
通路293a,293bに送り出された時点)から、球
貸しカウントスイッチ301Bに到達するまでの時間以
上に設定される。従って、球払出装置97から球貸しカ
ウントスイッチ301Bまでの距離をLとすると、その
間の落下時間tは、やはりt=√(2L/g)(g:重
力加速度)になるので、払出確認期間はそれ以上に設定
される。この場合にも、払出確認期間の具体的な値は距
離Lの値や、落下時間tからどの程度余裕を持たせるか
によって異なるが、例えば100[ms]〜150[m
s]程度とされる。なお、球払出装置97から賞球カウ
ントスイッチ301Aまでの距離と貸し球カウントスイ
ッチ301Bまでの距離とが異なる場合には、球払出装
置97からの距離が離れているスイッチの距離にもとづ
いて払出確認期間を定めるようにすればよい。Even when the game control means detects the payout of the rented ball, the payout confirmation period is similarly set. That is, from the time when the game ball falls from the ball payout device 97 (for example, when the game ball is delivered to the ball passages 293a and 293b below the sprocket 292 shown in FIG. 5) to the ball lending count switch 301B or more. Is set to. Therefore, if the distance from the ball payout device 97 to the ball lending count switch 301B is L, the fall time t during that time is still t = √ (2L / g) (g: gravity acceleration). It is set higher than that. Also in this case, the specific value of the payout confirmation period varies depending on the value of the distance L and how much margin is provided from the fall time t, but for example, 100 [ms] to 150 [m]
s]. In addition, when the distance from the ball payout device 97 to the prize ball count switch 301A and the distance to the loan ball count switch 301B are different, the payout confirmation is performed based on the distance of the switch away from the ball payout device 97. The period should be set.
【0175】少なくとも、スイッチ検出処理が実行され
る払出確認期間では、賞球カウントスイッチ301A
(または賞球カウントスイッチ301Aおよび球貸しカ
ウントスイッチ301B)が遊技球を検出できる状態で
なければならない。そこで、この実施の形態では、図9
に示されたように、電源基板910におけるコンバータ
IC920の入力側に比較的大容量の補助駆動電源とし
てのコンデンサ923が接続されている。よって、遊技
機に対する電力供給停止時にも、ある程度の期間は+1
2V電源電圧がスイッチ駆動可能な範囲に維持され、賞
球カウントスイッチ301A(または賞球カウントスイ
ッチ301Aおよび球貸しカウントスイッチ301B)
が動作可能になる。その期間が、上記の払出確認期間以
上になるように、コンデンサ923の容量が決定され
る。At least during the payout confirmation period in which the switch detection processing is executed, the prize ball count switch 301A
(Or the prize ball count switch 301A and the ball lending count switch 301B) must be in a state where the game ball can be detected. Therefore, in this embodiment, as shown in FIG.
As shown in FIG. 5, a capacitor 923 as an auxiliary drive power source having a relatively large capacity is connected to the input side of the converter IC 920 on the power source board 910. Therefore, even when the power supply to the gaming machine is stopped, +1 for a certain period
The 2V power supply voltage is maintained within a switchable range, and the prize ball count switch 301A (or prize ball count switch 301A and ball lend count switch 301B)
Becomes operational. The capacity of the capacitor 923 is determined so that the period is equal to or longer than the payout confirmation period.
【0176】なお、入力ポートおよびCPU56も、コ
ンバータIC920で作成される+5V電源で駆動され
るので、電力供給停止時にも、比較的長い期間動作可能
になっている。Since the input port and the CPU 56 are also driven by the + 5V power source created by the converter IC 920, they can be operated for a relatively long period even when the power supply is stopped.
【0177】上記のように、この例では、払出確認期間
計測用カウンタに初期値mが設定される(ステップS4
66)。また、ステップS467において、2ms計測
用カウンタに2msの時間に相当する初期値nが設定さ
れる。そして、2ms計測用カウンタの値が0になるま
で(ステップS468)、2ms計測用カウンタの値が
−1される(ステップS469)。As described above, in this example, the payout confirmation period measuring counter is set to the initial value m (step S4).
66). Also, in step S467, the 2 ms measurement counter is set to the initial value n corresponding to the time of 2 ms. Then, the value of the 2 ms measurement counter is decremented by 1 until the value of the 2 ms measurement counter becomes 0 (step S468) (step S469).
【0178】2ms計測用カウンタの値が0になると、
賞球カウントスイッチ301Aの検出信号の入力チェッ
クが行われる。すなわち、後述するスイッチ処理および
スイッチチェック処理に類似した処理が行われる。具体
的には、入力ポート1に入力されているデータを入力す
る(ステップS470)。次いで、クリアデータ(0
0)をセットする(ステップS471)。また、ポート
入力データ、この場合には入力ポート1からの入力デー
タを「比較値」として設定する(ステップS472)。
さらに、賞球カウントスイッチ301Aのためのスイッ
チタイマのアドレスをポインタにセットする(ステップ
S473)。When the value of the 2 ms measurement counter becomes 0,
The input check of the detection signal of the prize ball count switch 301A is performed. That is, a process similar to the switch process and the switch check process described later is performed. Specifically, the data input to the input port 1 is input (step S470). Then, clear data (0
0) is set (step S471). Further, the port input data, in this case, the input data from the input port 1 is set as the "comparison value" (step S472).
Further, the address of the switch timer for the prize ball count switch 301A is set in the pointer (step S473).
【0179】そして、ポインタ(スイッチタイマのアド
レスが設定されている)が指すスイッチタイマをロード
するとともに(ステップS474)、比較値を右(上位
ビットから下位ビットへの方向)にシフトする(ステッ
プS475)。比較値には入力ポート1のデータ設定さ
れている。そして、この場合には、賞球カウントスイッ
チ301Aの検出信号がキャリーフラグに押し出され
る。Then, the switch timer pointed by the pointer (the address of the switch timer is set) is loaded (step S474), and the comparison value is shifted to the right (direction from the higher bit to the lower bit) (step S475). ). The data of the input port 1 is set as the comparison value. Then, in this case, the detection signal of the prize ball count switch 301A is pushed out to the carry flag.
【0180】キャリーフラグの値が「1」であれば(ス
テップS476)、すなわち賞球カウントスイッチ30
1Aの検出信号がオン状態であれば、スイッチタイマの
値を1加算する(ステップS477)。キャリーフラグ
の値が「0」であれば、すなわち賞球カウントスイッチ
301Aの検出信号がオフ状態であれば、スイッチタイ
マにクリアデータをセットする(ステップS478)。
すなわち、スイッチがオフ状態であれば、スイッチタイ
マの値が0に戻る。If the value of the carry flag is "1" (step S476), that is, the prize ball count switch 30.
If the 1A detection signal is on, the switch timer value is incremented by 1 (step S477). If the value of the carry flag is "0", that is, if the detection signal of the prize ball count switch 301A is in the off state, clear data is set in the switch timer (step S478).
That is, if the switch is in the off state, the value of the switch timer returns to 0.
【0181】そして、スイッチタイマの値が2になった
ときに(ステップS479)、総賞球数格納バッファの
格納値を1減算するとともに(ステップS480)、賞
球情報カウンタの値を+1する(ステップS481)。
そして、賞球情報カウンタの値が10以上であれば(ス
テップS482)、賞球情報出力カウンタの値を+1す
るとともに(ステップS483)、賞球情報カウンタの
値を−10する(ステップS484)。When the value of the switch timer reaches 2 (step S479), the value stored in the total prize ball storage buffer is decremented by 1 (step S480), and the value of the prize ball information counter is incremented by 1 (step S480). Step S481).
If the value of the prize ball information counter is 10 or more (step S482), the value of the prize ball information output counter is incremented by 1 (step S483), and the value of the prize ball information counter is decreased by -10 (step S484).
【0182】次いで、払出確認期間計測用カウンタの値
を−1し(ステップS485)、その値が0になってい
なければステップS467に戻る。Next, the value of the payout confirmation period measuring counter is decremented by 1 (step S485), and if the value is not 0, the process returns to step S467.
【0183】以上の処理によって、払出確認期間内に賞
球カウントスイッチ301Aがオンしたら、総賞球数格
納バッファの値が−1される。バックアップRAMの内
容を保存するための処理は、このようなスイッチ検出処
理の後で行われるので、払出が完了した賞球について、
必ず総賞球数格納バッファが−1される。従って、遊技
球の払出に関して、保存される制御状態に矛盾が生じて
しまうことが防止される。また、スイッチ検出処理にお
いて、遊技機外部への賞球情報出力のための賞球情報出
力回数カウンタの演算も行われるので、外部に出力され
る賞球情報と実際の払出賞球数とが食い違ってしまうよ
うなこともない。By the above processing, when the prize ball count switch 301A is turned on within the payout confirmation period, the value of the total prize ball number storage buffer is decremented by one. Since the process for saving the contents of the backup RAM is performed after such a switch detection process,
The total prize ball number storage buffer is always decremented by one. Therefore, regarding the payout of the game balls, it is possible to prevent the stored control state from being inconsistent. Further, in the switch detection process, since the prize ball information output frequency counter for outputting the prize ball information to the outside of the gaming machine is also calculated, the prize ball information output to the outside and the actual number of payout prize balls are inconsistent. It doesn't happen.
【0184】また、上記のスイッチ検出処理では、検出
期間用カウンタを用いたタイマ処理が施されている。す
なわち、2ms毎に賞球カウントスイッチ301Aの検
出信号のチェックが行われ、2回連続してオン検出した
場合に、賞球カウントスイッチ301Aが確実にオンし
たと見なされる。すなわち、所定の遊技媒体検出判定期
間(電力供給停止時処理において、遊技媒体(ここでは
払い出された賞球)の検出の有無を判定するための期
間。この実施の形態では、2ms以上の期間)の前後に
2回連続してオン検出した場合に、1個の賞球の払出が
完了したと見なされる。このように、この実施の形態で
は、遊技媒体検出判定期間を、通常遊技媒体検出判定期
間(電力供給停止時処理での処理でない、通常の遊技状
態において遊技媒体の有無を判定するための期間。この
実施の形態では、後述するスイッチオン判定値(図36
参照)によって決定される2ms以上の期間であって、
後述する図34のステップS188の判断で用いられて
いる。)と同じ期間としている。従って、通常の制御と
同一の条件の下で、賞球カウントスイッチ301Aがオ
ンしたか否かを判定することができる。また、通常の制
御と同一の条件の下、同一の処理によって賞球カウント
スイッチ301Aがオンしたか否かを判定するので、電
力供給停止時処理でのスイッチ検出の処理モジュール
と、通常の制御におけるスイッチ検出の処理モジュール
(図30の処理や図31の処理を含む図21のステップ
S21の処理モジュール)を、共通の処理モジュールと
することができる。すなわち、通常の制御におけるスイ
ッチ検出の処理モジュールを、電力供給停止時処理での
スイッチ検出の際に利用することができる。なお、遊技
媒体検出判定期間は、通常遊技媒体検出判定期間と異な
る期間としてもよい。上記のように、2回連続してオン
検出した場合に、賞球カウントスイッチ301Aが確実
にオンしたと見なされるようにしているため、誤ってス
イッチオン検出がなされてしまうことが防止され、払い
出された賞球を確実に検出することが可能になる。Further, in the above switch detection processing, timer processing using a detection period counter is performed. That is, the detection signal of the prize ball count switch 301A is checked every 2 ms, and when the ON signal is detected twice consecutively, it is considered that the prize ball count switch 301A is surely turned on. That is, a predetermined game medium detection determination period (a period for determining whether or not a game medium (here, a prize ball paid out in the power supply stop process) is detected. In this embodiment, a period of 2 ms or more ) Is continuously detected twice before and after, it is considered that the payout of one prize ball is completed. As described above, in this embodiment, the game medium detection determination period is the normal game medium detection determination period (a period for determining the presence or absence of a game medium in the normal game state, which is not the process in the power supply stop process). In this embodiment, a switch-on determination value (see FIG.
A period of 2 ms or more as determined by
It is used in the determination in step S188 of FIG. 34 described later. ) And the same period. Therefore, it is possible to determine whether or not the prize ball count switch 301A is turned on under the same condition as the normal control. Further, it is determined whether or not the prize ball count switch 301A is turned on by the same processing under the same conditions as in the normal control, so that the switch detection processing module in the power supply stop processing and the normal control The switch detection processing module (the processing module of step S21 of FIG. 21 including the processing of FIG. 30 and the processing of FIG. 31) can be a common processing module. That is, the switch detection processing module in the normal control can be used for the switch detection in the power supply stop processing. The game medium detection determination period may be different from the normal game medium detection determination period. As described above, when the ON detection is performed twice consecutively, the prize ball count switch 301A is considered to be surely turned ON. Therefore, the switch ON detection is prevented from being erroneously performed, and the payout is prevented. It is possible to reliably detect the prize ball that has been put out.
【0185】なお、この実施の形態では、賞球カウント
スイッチ301Aのみのスイッチ検出処理が行われた
が、始動入賞口のスイッチや大入賞口に関連するV入賞
スイッチ22やカウントスイッチについても同様のスイ
ッチ検出処理を行ってもよい。また、他の入賞について
も同様のスイッチ検出処理を行ってもよい。そのような
オンチェックも行う場合には、入賞口に遊技球が入賞し
た直後に停電が発生したような場合でも、その入賞が確
実に検出され、保存される遊技状態に反映される。In this embodiment, the switch detection processing is performed only for the prize ball count switch 301A, but the same applies to the switch for the start winning opening and the V winning switch 22 and the count switch related to the special winning opening. Switch detection processing may be performed. Further, similar switch detection processing may be performed for other prizes. When such an on-check is also performed, even if a power failure occurs immediately after the game ball has won the winning opening, the winning is surely detected and reflected in the saved game state.
【0186】払出確認期間が経過すると(ステップS4
86)、すなわち、払出確認期間計測用カウンタの値が
0になると、バックアップあり指定値(この例では「5
5H」)をバックアップフラグにストアする(ステップ
S487)。バックアップフラグはバックアップRAM
領域に形成されている。次いで、パリティデータを作成
する(ステップS488〜S497)。すなわち、ま
ず、クリアデータ(00)をチェックサムデータエリア
にセットし(ステップS488)、チェックサム算出開
始アドレスをポインタにセットする(ステップS48
9)。また、チェックサム算出回数をセットする(ステ
ップS490)。When the payout confirmation period elapses (step S4
86), that is, when the value of the payout confirmation period measuring counter becomes 0, the backup designated value (in this example, “5
5H ”) is stored in the backup flag (step S487). Backup flag is backup RAM
Is formed in the area. Next, parity data is created (steps S488 to S497). That is, first, clear data (00) is set in the checksum data area (step S488), and the checksum calculation start address is set in the pointer (step S48).
9). Also, the number of checksum calculations is set (step S490).
【0187】そして、チェックサムデータエリアの内容
とポインタが指すRAM領域の内容との排他的論理和を
演算する(ステップS491)。演算結果をチェックサ
ムデータエリアにストアするとともに(ステップS49
2)、ポインタの値を1増やし(ステップS493)、
チェックサム算出回数の値を1減算する(ステップS4
94)。ステップS491〜S494の処理が、チェッ
クサム算出回数の値が0になるまで繰り返される(ステ
ップS495)。Then, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S491). The calculation result is stored in the checksum data area (step S49).
2), increment the pointer value by 1 (step S493),
The value of the checksum calculation count is subtracted by 1 (step S4
94). The processes of steps S491 to S494 are repeated until the value of the checksum calculation count becomes 0 (step S495).
【0188】チェックサム算出回数の値が0になった
ら、CPU56は、チェックサムデータエリアの内容の
各ビットの値を反転する(ステップS496)。そし
て、反転後のデータをチェックサムデータエリアにスト
アする(ステップS497)。このデータが、電源投入
時にチェックされるパリティデータとなる。次いで、R
AMアクセスレジスタにアクセス禁止値を設定する(ス
テップS498)。以後、内蔵RAM55のアクセスが
できなくなる。When the value of the checksum calculation frequency becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S496). Then, the inverted data is stored in the checksum data area (step S497). This data becomes the parity data that is checked when the power is turned on. Then R
An access prohibition value is set in the AM access register (step S498). After that, the built-in RAM 55 cannot be accessed.
【0189】そして、RAMアクセスレジスタにアクセ
ス禁止値を設定すると、CPU56は、待機状態(ルー
プ状態)に入る。従って、システムリセットされるま
で、何もしない状態になる。Then, when the access prohibition value is set in the RAM access register, the CPU 56 enters the standby state (loop state). Therefore, nothing is done until the system is reset.
【0190】この実施の形態では、遊技制御処理におい
て用いられるデータが格納されるRAM領域は全て電源
バックアップされている。従って、その内容が正しく保
存されているか否かを示すチェックサムの生成処理、お
よびその内容を書き換えないようにするためのRAMア
クセス防止処理が、遊技状態を保存するための処理に相
当する。In this embodiment, the RAM area in which the data used in the game control process is stored is backed up by power supply. Therefore, the checksum generation process indicating whether or not the contents are correctly saved, and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for saving the game state.
【0191】なお、この実施の形態では、NMIに応じ
て電力供給停止時処理が実行されたが、電源断信号をC
PU56のマスク可能端子に接続し、マスク可能割込処
理によって電力供給停止時処理を実行してもよい。ま
た、電源断信号を入力ポートに入力し、入力ポートのチ
ェック結果に応じて電力供給停止時処理を実行してもよ
い。In this embodiment, the power supply stoppage process is executed according to the NMI, but the power-off signal is changed to C
You may connect to the maskable terminal of PU56 and may perform a power supply stop process by a maskable interrupt process. Alternatively, a power-off signal may be input to the input port, and the power supply stoppage process may be executed according to the check result of the input port.
【0192】また、この実施の形態では、電源断信号に
応じて起動される処理の最初にレジスタの保存処理が行
われたが、スイッチ検出処理においてレジスタを使用し
ない場合には、スイッチ検出処理の実行後に、すなわ
ち、バックアップフラグの設定とチェックサムの算出の
処理の前にレジスタ保存処理を行うことができる。その
場合には、レジスタ保存処理、バックアップフラグ設定
処理、チェックサム算出処理および出力ポートのオフ設
定処理を電力供給停止時処理と見なすことができる。さ
らに、スイッチ検出処理において幾つかのレジスタを使
用する場合であっても、使用しないレジスタについて
は、バックアップフラグの設定とチェックサムの算出の
処理の前にレジスタ保存処理を行うことができる。In this embodiment, the register saving process is performed at the beginning of the process activated in response to the power-off signal. However, if the register is not used in the switch detecting process, the switch detecting process is performed. The register saving process can be performed after the execution, that is, before the process of setting the backup flag and calculating the checksum. In that case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as the power supply stop process. Further, even when some registers are used in the switch detection process, the register saving process can be performed on the unused registers before the backup flag setting and the checksum calculation process.
【0193】なお、上記の例では、出力ポートのクリア
処理を、スイッチ検出処理の実行前(ステップS466
の前)に行っている。電力供給停止時処理の実行中で
は、CPU56やスイッチ類はコンデンサ923,92
4の充電電力等で駆動されることになる。出力ポートの
クリア処理をスイッチ検出処理の実行前に行っているの
で、大入賞口や可変入賞装置等がソレノイド等の電気部
品で駆動されるように構成されていても、それらが駆動
されることはなく、コンデンサ(特にコンデンサ92
4)の充電電力等を電力供給停止時処理のために効果的
に使用することができる。In the above example, the output port clearing process is performed before the switch detection process is executed (step S466).
Before). During the execution of the power supply stop process, the CPU 56 and the switches are connected to the capacitors 923 and 92.
It will be driven by the charging power of 4 or the like. Since the output port clearing process is performed before the switch detection process is executed, even if the special winning opening, the variable winning device, etc. are configured to be driven by electric parts such as solenoids, they must be driven. Not a capacitor (especially capacitor 92
The charging power and the like in 4) can be effectively used for the processing at the time of power supply stop.
【0194】なお、上記の例において、電源が断するこ
とが検出された後にV入賞スイッチ22を検出する場合
には、ソレノイド21(大入賞口をV入賞スイッチに誘
導するための部材を動作させるもの)の出力ポートにつ
いては、スイッチ検出処理の実行後にクリアする。その
ようにすれば、継続権発生の条件であるV入賞をしてい
ない状態で停電が発生した場合、停電発生直前に大入賞
口に入った遊技球をV入賞スイッチ22の側に誘導する
ことができる。従って、不当な継続権の消滅を防止する
ことができる。この場合、上記の払出確認期間の相当す
る期間は、大入賞口に入賞した遊技球がV入賞スイッチ
22に到達するまでの時間以上の所定期間である。な
お、ラッチ式のソレノイドを用いた場合には、出力ポー
トのクリア処理は不要である。In the above example, when the V winning switch 22 is detected after the power is cut off, the solenoid 21 (the member for guiding the special winning opening to the V winning switch is operated). The output port of () is cleared after the switch detection processing is executed. By doing so, when a power outage occurs in a state where the V winning that is the condition of continuation right is not generated, guide the game ball that entered the special winning opening just before the power outage to the V winning switch 22 side. You can Therefore, it is possible to prevent the unjustified extinction of the continuation right. In this case, the period corresponding to the above-mentioned payout confirmation period is a predetermined period of time or more until the gaming ball that has won the special winning opening reaches the V winning switch 22. When a latch type solenoid is used, it is not necessary to clear the output port.
【0195】また、出力ポートのクリアによって大入賞
口が閉じた場合でも、大入賞口内に遊技球があることも
考えられるので、電源断信号に応じて実行されるスイッ
チ検出処理において、カウントスイッチ23の検出も行
うことが望ましい。上記の例外的な処理については、第
1種パチンコ遊技機においてのみならず、第2種パチン
コ遊技機や第3種パチンコ遊技機についても同様であ
る。Further, even when the special winning opening is closed by clearing the output port, it is possible that there is a game ball in the special winning opening. Therefore, in the switch detection processing executed in response to the power-off signal, the count switch 23 It is desirable to detect The above-mentioned exceptional processing is the same not only in the type 1 pachinko gaming machine but also in the type 2 pachinko gaming machine and the type 3 pachinko gaming machine.
【0196】図25は、この実施の形態におけるRAM
領域のアドレスマップを示す説明図である。図25に示
すように、RAM領域の先頭はバックアップフラグの領
域に割り当てられている。そして、最後部にチェックサ
ムバッファの領域が割り当てられている。なお、バック
アップフラグからチェックサムバッファまでの領域が作
業領域に相当し、チェックサムバッファ以降の領域にス
タック領域(待避領域)が設定されている。また、この
実施の形態では、RAM領域の全てが電源バックアップ
されている。FIG. 25 shows a RAM according to this embodiment.
It is explanatory drawing which shows the address map of an area | region. As shown in FIG. 25, the head of the RAM area is assigned to the backup flag area. Then, the area of the checksum buffer is allocated at the end. The area from the backup flag to the checksum buffer corresponds to the work area, and the stack area (save area) is set in the area after the checksum buffer. In addition, in this embodiment, the entire RAM area is backed up by power supply.
【0197】図26は、チェックサム作成方法の一例を
説明するための説明図である。ただし、図26に示す例
では、簡単のために、バックアップRAM領域のデータ
のサイズを3バイトとする。電源電圧低下にもとづく電
力供給停止時処理において、図26に示すように、チェ
ックサムデータとして初期データ(この例では00
(H))が設定される。次に、「00(H)」と「F0
(H)」の排他的論理和がとられ、その結果と「16
(H)」の排他的論理和がとられる。さらに、その結果
と「DF(H)」の排他的論理和がとられる。そして、
その結果(この例では「39(H)」)を論理反転して
得られた値(この例では「C6(H)」)がチェックサ
ムバッファに設定される。FIG. 26 is an explanatory diagram for explaining an example of the checksum creating method. However, in the example shown in FIG. 26, the size of the data in the backup RAM area is 3 bytes for simplicity. In the power supply stop process based on the power supply voltage drop, as shown in FIG. 26, the initial data (00 in this example) is used as checksum data.
(H)) is set. Next, "00 (H)" and "F0
(H) "is exclusive ORed and the result and" 16 "
(H) "is exclusive-ORed. Furthermore, the exclusive OR of the result and "DF (H)" is taken. And
A value (“C6 (H)” in this example) obtained by logically inverting the result (“39 (H)” in this example) is set in the checksum buffer.
【0198】なお、図26では、説明を容易にするため
に、論理反転前のデータ「39(H)」がチェックサム
バッファに格納されている様子が示されている。なお、
初期データとしての00(H)はステップS488で設
定されるチェックサムデータに対するクリアデータに応
じた値であるが、実際には、00(H)との排他的論理
和は演算前と後とで値が変わらないので、00(H)と
の排他的論理和演算を行わなくてもよい。For ease of explanation, FIG. 26 shows a state in which the data "39 (H)" before logical inversion is stored in the checksum buffer. In addition,
00 (H) as the initial data is a value corresponding to the clear data with respect to the checksum data set in step S488, but in reality, the exclusive OR with 00 (H) is obtained before and after the operation. Since the value does not change, the exclusive OR operation with 00 (H) does not have to be performed.
【0199】この実施の形態では、チェックサムバッフ
ァは、バックアップRAM領域(変動データ記憶手段)
の最後のアドレスに格納されている。従って、例えば、
チェックサム作成方法のプログラムに誤りがないかどう
か確認する際に、容易にその確認を行うことができる。
RAM領域の最終アドレスの値が正しいか否か確認すれ
ばよいからである。また、この実施の形態では、チェッ
クサム算出開始アドレスはバックアップフラグが設定さ
れるアドレスであり、チェックサム算出最終アドレスは
賞球制御用フラグ・バッファのうちの最後のアドレスで
ある(図25参照)。従って、賞球制御用フラグ・バッ
ファの後、すなわち、バックアップRAM領域の最後の
アドレスをチェックサムバッファの領域にすれば、RA
M領域において無駄が生ずることはない。In this embodiment, the checksum buffer is the backup RAM area (variable data storage means).
It is stored at the last address of. So, for example,
When confirming whether or not there is an error in the program of the checksum creation method, the confirmation can be easily performed.
This is because it is sufficient to confirm whether the value of the final address in the RAM area is correct. Further, in this embodiment, the checksum calculation start address is the address to which the backup flag is set, and the checksum calculation end address is the last address in the prize ball control flag buffer (see FIG. 25). . Therefore, after the prize ball control flag buffer, that is, if the last address of the backup RAM area is set to the checksum buffer area, RA
No waste occurs in the M area.
【0200】なお、確認のしやすさやRAM領域の無駄
防止を考慮すると、バックアップRAM領域の最初のア
ドレスをチェックサムバッファの領域にしてもよい。In consideration of ease of confirmation and prevention of waste of the RAM area, the first address of the backup RAM area may be the checksum buffer area.
【0201】また、遊技機への電力供給開始時にはパリ
ティチェックOKか否かの判断が行われるが(図18に
おけるステップS9)、その判断では、電力供給停止時
処理におけるパリティデータの作成処理(ステップS4
88〜S497)と同様の処理が行われ、処理結果すな
わち演算結果がチェックサムバッファの内容と一致した
らパリティチェックOKと判定される。Further, when power supply to the gaming machine is started, it is judged whether or not the parity check is OK (step S9 in FIG. 18). In that judgment, parity data creation processing (step in power supply stop processing) is performed. S4
88 to S497), and if the processing result, that is, the operation result matches the contents of the checksum buffer, it is determined that the parity check is OK.
【0202】なお、ここでは、バックアップRAM領域
の最後または最初のアドレスをチェックサムバッファの
領域にしたが、バックアップRAM領域の中途の領域に
チェックサムバッファの領域を割り当ててもよい。Although the last or first address of the backup RAM area is used as the checksum buffer area here, the checksum buffer area may be assigned to the middle area of the backup RAM area.
【0203】また、この実施の形態では、作業領域のデ
ータにもとづいてチェックサムが生成されているが、ス
タック領域のデータも含めてチェックサムを生成するよ
うにしてもよい。何れのデータにもとづいて生成する場
合であっても、RAM領域に格納されているデータを用
いて算出処理等が行われるので、チェックサムを容易か
つ短時間で生成することが可能となる。Further, in this embodiment, the checksum is generated based on the data in the work area, but the checksum may be generated also including the data in the stack area. No matter which data is generated, the checksum can be generated easily and in a short time because the calculation processing is performed using the data stored in the RAM area.
【0204】さらに、この実施の形態では、電力供給開
始時に、電力供給停止時処理における処理と同じ処理に
よってチェックサムを生成し、生成されたチェックサム
とバックアップRAMに保存されていたチェックサムと
を比較したが、他の方法を用いてもよい。例えば、バッ
クアップRAMに保存されていたチェックサムを初期値
として、電力供給停止時処理において演算対象となった
各データについて演算を行い、演算結果が所定値(例え
ば00(H))と一致したらパリティチェックOKと判
定するようにしてもよい。また、パリティチェックのた
めのチェックデータはチェックサムに限られず、バック
アップRAMの内容が正当に保存されているかを判定で
きるものであれば、他のチェックデータを用いてもよ
い。Further, in this embodiment, at the start of power supply, a checksum is generated by the same processing as the processing at power supply stop, and the generated checksum and the checksum stored in the backup RAM are combined. Although compared, other methods may be used. For example, by using the checksum stored in the backup RAM as an initial value, each data that is a calculation target in the power supply stop process is calculated, and if the calculation result matches a predetermined value (for example, 00 (H)), the parity It may be determined that the check is OK. The check data for the parity check is not limited to the checksum, and other check data may be used as long as it can determine whether the contents of the backup RAM are properly stored.
【0205】図27は、遊技機への電力供給停止時の電
源電圧低下やNMI信号(=電源断信号:電力供給停止
時信号)の様子を示すタイミング図である。遊技機に対
する電力供給が停止すると、最も高い直流電源電圧であ
るVSLのうちの監視電圧(電源監視用IC902に入力
される電圧)の電圧値は徐々に低下する。そして、この
例では、+22Vにまで低下すると、電源基板910に
搭載されている電源監視用IC902から電源断信号が
出力される(ローレベルになる)。FIG. 27 is a timing chart showing the state of the power supply voltage drop and the NMI signal (= power cutoff signal: power supply stop signal) when the power supply to the gaming machine is stopped. When the power supply to the gaming machine is stopped, the voltage value of the monitoring voltage (voltage input to the power supply monitoring IC 902) of VSL, which is the highest DC power supply voltage, gradually decreases. Then, in this example, when the voltage drops to + 22V, the power supply cutoff signal is output from the power supply monitoring IC 902 mounted on the power supply board 910 (becomes a low level).
【0206】電源断信号は、電気部品制御基板(この実
施の形態では主基板31および払出制御基板37)に導
入され、CPU56および払出制御用CPU371のN
MI端子に入力される。CPU56および払出制御用C
PU371は、NMI処理によって、所定の電力供給停
止時処理を実行する。The power-off signal is introduced to the electric component control board (in this embodiment, the main board 31 and the payout control board 37), and the CPU 56 and the payout control CPU 371 receive N signals.
It is input to the MI terminal. CPU 56 and payout control C
The PU 371 executes a predetermined power supply stop process by the NMI process.
【0207】VSLの電圧値がさらに低下して所定値(こ
の例では+9V)にまで低下すると、主基板31や払出
制御基板37に搭載されているシステムリセット回路の
出力がローレベルになり、CPU56および払出制御用
CPU371がシステムリセット状態になる。なお、C
PU56および払出制御用CPU371は、システムリ
セット状態とされる前に、電力供給停止時処理を完了し
ている。When the voltage value of VSL further decreases to a predetermined value (+ 9V in this example), the output of the system reset circuit mounted on the main board 31 or the payout control board 37 becomes low level, and the CPU 56 And the payout control CPU 371 enters the system reset state. Note that C
The PU 56 and the payout control CPU 371 have completed the power supply stoppage process before being brought into the system reset state.
【0208】VSLの電圧値がさらに低下してVcc(各種
回路を駆動するための+5V)を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、少なくとも主基板31や払出制御
基板37では、電力供給停止時処理が実行され、CPU
56および払出制御用CPU371がシステムリセット
状態とされている。When the voltage value of VSL further decreases and falls below the voltage capable of generating Vcc (+5 V for driving various circuits), each circuit becomes inoperable in each substrate. However, at least on the main board 31 and the payout control board 37, the processing at the time of power supply stop is executed, and
56 and the payout control CPU 371 are in the system reset state.
【0209】以上のように、この実施の形態では、電源
監視回路は、遊技機で使用される直流電圧のうちで最も
高い電源VSLの電圧を監視して、その電源の電圧が所定
値を下回ったら電圧低下信号(電源断検出信号)を発生
する。図27に示すように、電源断信号が出力されるタ
イミングでは、IC駆動電圧は、まだ各種回路素子を十
分駆動できる電圧値になっている。従って、IC駆動電
圧で動作する主基板31のCPU56が所定の電力供給
停止時処理を行うための動作時間が確保されている。As described above, in this embodiment, the power supply monitoring circuit monitors the highest voltage of the power supply VSL among the DC voltages used in the gaming machine, and the voltage of the power supply falls below the predetermined value. Generates a voltage drop signal (power cut detection signal). As shown in FIG. 27, at the timing when the power-off signal is output, the IC drive voltage is still at a voltage value that can sufficiently drive various circuit elements. Therefore, an operation time is ensured for the CPU 56 of the main board 31 operating with the IC drive voltage to perform a predetermined power supply stoppage process.
【0210】なお、ここでは、電源監視回路は、遊技機
で使用される直流電圧のうちで最も高い電源VSLから分
岐された電圧を監視したが、電源断信号を発生するタイ
ミングが、IC駆動電圧で動作する電気部品制御手段が
所定の電力供給停止時処理を行うための動作時間が確保
されるようなタイミングであれば、監視対象電圧は、最
も高い電源VSLの電圧でなくてもよい。すなわち、少な
くともICやソレノイドの駆動電圧よりも高い電圧を監
視すれば、電気部品制御手段が所定の電力供給停止時処
理を行うための動作時間が確保されるようなタイミング
で電源断信号を発生することができる。この例では、ソ
レノイド等の駆動電圧として電源VSLから分岐された電
圧が用いられるが、監視対象電圧が供給されるラインと
は異なり、ソレノイド等に駆動電圧を供給するラインに
大容量のコンデンサ924が接続されているので、ソレ
ノイド等に対する駆動電圧の供給を継続することができ
る所定期間が確保されているタイミングで電源断信号を
発生することができる。Here, the power supply monitoring circuit monitors the voltage branched from the highest power supply VSL of the DC voltage used in the game machine, but the timing of generating the power supply cutoff signal is the IC drive voltage. The voltage to be monitored does not have to be the highest voltage of the power supply VSL, as long as the operation time for the electric component control means operating in (3) secures the operation time for performing the predetermined power supply stop processing. That is, if at least a voltage higher than the drive voltage of the IC or the solenoid is monitored, the power-off signal is generated at such a timing that the operation time for the electric component control means to perform the predetermined power supply stop processing is secured. be able to. In this example, the voltage branched from the power supply VSL is used as the drive voltage of the solenoid or the like, but unlike the line to which the monitored voltage is supplied, a large-capacity capacitor 924 is provided in the line that supplies the drive voltage to the solenoid or the like. Since they are connected, the power-off signal can be generated at a timing when a predetermined period in which the supply of the drive voltage to the solenoid etc. can be continued is secured.
【0211】最も高い電源VSL以外の電圧を監視対象電
圧とする場合、上述したように、監視対象電圧は、電力
供給停止時のスイッチオン誤検出の防止も期待できる電
圧であることが好ましい。すなわち、遊技機の各種スイ
ッチに供給される電圧(スイッチ電圧:例えば賞球カウ
ントスイッチ301A、球貸しカウントスイッチ301
B)が+12Vであることから、+12V電源電圧が落
ち始める以前の段階で、電圧低下を検出できることが好
ましい。よって、少なくともスイッチ電圧よりも高い電
圧を監視することが好ましい。When a voltage other than the highest power source VSL is set as the monitored voltage, it is preferable that the monitored voltage is a voltage that can be expected to prevent erroneous switch-on detection when the power supply is stopped, as described above. That is, the voltage supplied to various switches of the gaming machine (switch voltage: for example, prize ball count switch 301A, ball lending count switch 301
Since B) is + 12V, it is preferable that the voltage drop can be detected before the + 12V power supply voltage starts to drop. Therefore, it is preferable to monitor at least a voltage higher than the switch voltage.
【0212】図28は、払出検出手段からの検出信号の
入力処理が実行される様子の一例を示すタイミング図で
ある。この実施の形態では、電源断信号は、主基板31
および払出制御基板37に入力され、主基板31のCP
U56および払出制御用CPU371のNMI端子に入
力される。主基板31のCPU56は、マスク不能割込
処理によって、上述した電力供給停止時処理を実行す
る。FIG. 28 is a timing chart showing an example of how the detection signal input processing from the payout detecting means is executed. In this embodiment, the power-off signal is the main board 31.
And the payout control board 37, and the CP of the main board 31.
It is input to the N56 terminal of the U56 and the payout control CPU 371. The CPU 56 of the main board 31 executes the above-described power supply stop processing by the non-maskable interrupt processing.
【0213】図28に示すように、電源断信号がオン
(この例ではハイレベルからローレベルに変化)するあ
たりで賞球払出が実行された場合、払出検出手段からの
検出信号の入力処理が実行される払出確認期間内で賞球
カウントスイッチ301Aがオンする。従って、電源断
信号がオンするあたりで実行された球払出についても、
電力供給停止時処理が実行される際に、総賞球数バッフ
ァに反映することができる。As shown in FIG. 28, when the prize-ball payout is executed when the power-off signal is turned on (changes from the high level to the low level in this example), the input processing of the detection signal from the payout detection means is performed. The prize ball count switch 301A is turned on within the payout confirmation period to be executed. Therefore, for the ball payout executed around the time when the power-off signal turns on,
When the power supply stop process is executed, it can be reflected in the total prize ball number buffer.
【0214】VSLの電圧値がさらに低下して所定値(こ
の例では+9V)にまで低下すると、主基板31に入力
されているリセットIC651からの信号がローレベル
になり、CPU56がシステムリセット状態になる。な
お、CPU56は、システムリセット状態とされる前
に、電力供給停止時処理を完了している。When the voltage value of VSL further decreases to a predetermined value (+ 9V in this example), the signal from the reset IC 651 input to the main board 31 becomes low level, and the CPU 56 enters the system reset state. Become. The CPU 56 completes the power supply stoppage process before the system is reset.
【0215】VSLの電圧値がさらに低下してVcc(各種
回路を駆動するための+5V)を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、主基板31では、電力供給停止時
処理が実行され、CPU56がシステムリセット状態と
されている。When the voltage value of VSL further decreases and falls below the voltage capable of generating Vcc (+ 5V for driving various circuits), each circuit becomes inoperable in each substrate. However, in the main board 31, the power supply stop processing is executed, and the CPU 56 is in the system reset state.
【0216】なお、払出制御基板37における払出制御
用CPU371も、同様に電力供給停止時処理を行った
後にシステムリセット状態になる。The payout control CPU 371 in the payout control board 37 also enters the system reset state after similarly performing the power supply stop time process.
【0217】次に、メイン処理におけるスイッチ処理
(ステップS21)の具体例を説明する。この実施の形
態では、各スイッチの検出信号のオン状態が所定時間継
続すると、確かにスイッチがオンしたと判定されスイッ
チオンに対応した処理が開始される。所定時間を計測す
るために、スイッチタイマが用いられる。スイッチタイ
マは、バックアップRAM領域に形成された1バイトの
カウンタであり、検出信号がオン状態を示している場合
に2ms毎に+1される。図29に示すように、スイッ
チタイマは検出信号の数N(クリアスイッチ921の検
出信号を除く)だけ設けられている。この実施の形態で
はN=13である。また、RAM55において、各スイ
ッチタイマのアドレスは、入力ポートのビット配列順
(図17に示された上から下への順)と同じ順序で並ん
でいる。Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal of each switch continues for a predetermined time, it is determined that the switch is certainly turned on, and the process corresponding to the switch on is started. A switch timer is used to measure a predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates the ON state. As shown in FIG. 29, switch timers are provided by the number N of detection signals (excluding the detection signal of the clear switch 921). In this embodiment, N = 13. Further, in the RAM 55, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (the order from the top to the bottom shown in FIG. 17).
【0218】図30は、遊技制御処理におけるステップ
S21のスイッチ処理の処理例を示すフローチャートで
ある。なお、スイッチ処理は、図21に示すように遊技
制御処理において最初に実行される。スイッチ処理にお
いて、CPU56は、まず、入力ポート0に入力されて
いるデータを入力する(ステップS101)。次いで、
処理数として「8」を設定し(ステップS102)、入
賞口スイッチ33aのためのスイッチタイマのアドレス
をポインタにセットする(ステップS103)。そし
て、スイッチチェック処理サブルーチンをコールする
(ステップS104)。FIG. 30 is a flow chart showing a processing example of the switch processing of step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs the data input to the input port 0 (step S101). Then
The number of processes is set to "8" (step S102), and the address of the switch timer for the winning opening switch 33a is set in the pointer (step S103). Then, the switch check processing subroutine is called (step S104).
【0219】図31は、スイッチチェック処理サブルー
チンを示すフローチャートである。スイッチチェック処
理サブルーチンにおいて、CPU56は、ポート入力デ
ータ、この場合には入力ポート0からの入力データを
「比較値」として設定する(ステップS121)。ま
た、クリアデータ(00)をセットする(ステップS1
22)。そして、ポインタ(スイッチタイマのアドレス
が設定されている)が指すスイッチタイマをロードする
とともに(ステップS123)、比較値を右(上位ビッ
トから下位ビットへの方向)にシフトする(ステップS
124)。比較値には入力ポート0のデータ設定されて
いる。そして、この場合には、入賞口スイッチ33aの
検出信号がキャリーフラグに押し出される。FIG. 31 is a flow chart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets the port input data, in this case, the input data from the input port 0 as the "comparison value" (step S121). In addition, clear data (00) is set (step S1
22). Then, the switch timer pointed to by the pointer (the address of the switch timer is set) is loaded (step S123), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S).
124). The data of the input port 0 is set as the comparison value. Then, in this case, the detection signal of the winning opening switch 33a is pushed out to the carry flag.
【0220】キャリーフラグの値が「1」であれば(ス
テップS125)、すなわち入賞口スイッチ33aの検
出信号がオン状態であれば、スイッチタイマの値を1加
算する(ステップS127)。加算後の値が0でなけれ
ば加算値をスイッチタイマに戻す(ステップS128,
S129)。加算後の値が0になった場合には加算値を
スイッチタイマに戻さない。すなわち、スイッチタイマ
の値が既に最大値(255)に達している場合には、そ
れよりも値を増やさない。If the value of the carry flag is "1" (step S125), that is, if the detection signal of the winning opening switch 33a is ON, the value of the switch timer is incremented by 1 (step S127). If the value after addition is not 0, the added value is returned to the switch timer (step S128,
S129). When the value after addition becomes 0, the added value is not returned to the switch timer. That is, when the value of the switch timer has already reached the maximum value (255), the value is not increased.
【0221】キャリーフラグの値が「0」であれば、す
なわち入賞口スイッチ33aの検出信号がオフ状態であ
れば、スイッチタイマにクリアデータをセットする(ス
テップS126)。すなわち、スイッチがオフ状態であ
れば、スイッチタイマの値が0に戻る。If the value of the carry flag is "0", that is, if the detection signal of the winning opening switch 33a is in the off state, clear data is set in the switch timer (step S126). That is, if the switch is in the off state, the value of the switch timer returns to 0.
【0222】その後、CPU56は、ポインタ(スイッ
チタイマのアドレス)を1加算するとともに(ステップ
S130)、処理数を1減算する(ステップS13
1)。処理数が0になっていなければステップS122
に戻る。そして、ステップS122〜S132の処理が
繰り返される。After that, the CPU 56 increments the pointer (address of the switch timer) by 1 (step S130) and decrements the processing number by 1 (step S13).
1). If the number of processes is not 0, step S122
Return to. Then, the processing of steps S122 to S132 is repeated.
【0223】ステップS122〜S132の処理は、処
理数分すなわち8回繰り返され、その間に、入力ポート
0の8ビットに入力されるスイッチの検出信号につい
て、順次、オン状態かオフ状態か否かのチェック処理が
行われ、オン状態であれば、対応するスイッチタイマの
値が1増やされる。The processing of steps S122 to S132 is repeated for the number of processings, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the input port 0 is sequentially turned on or off. If the check process is performed and the switch is on, the value of the corresponding switch timer is incremented by one.
【0224】CPU56は、スイッチ処理のステップS
105において、入力ポート1に入力されているデータ
を入力する。次いで、処理数として「4」を設定し(ス
テップS106)、賞球カウントスイッチ301Aのた
めのスイッチタイマのアドレスをポインタにセットする
(ステップS107)。そして、スイッチチェック処理
サブルーチンをコールする(ステップS108)。The CPU 56 executes step S of the switch processing.
At 105, the data input to the input port 1 is input. Next, "4" is set as the number of processes (step S106), and the address of the switch timer for the prize ball count switch 301A is set in the pointer (step S107). Then, the switch check processing subroutine is called (step S108).
【0225】スイッチチェック処理サブルーチンでは、
上述した処理が実行されるので、ステップS122〜S
132の処理が、処理数分すなわち4回繰り返され、そ
の間に、入力ポート1の4ビットに入力されるスイッチ
の検出信号について、順次、オン状態かオフ状態か否か
のチェック処理が行われ、オン状態であれば、対応する
スイッチタイマの値が1増やされる。In the switch check processing subroutine,
Since the processing described above is executed, steps S122 to S122
The processing of 132 is repeated for the number of processings, that is, four times, and during that time, with respect to the detection signal of the switch input to the 4 bits of the input port 1, the check processing of whether it is in the on state or the off state is performed sequentially. If it is on, the value of the corresponding switch timer is incremented by one.
【0226】なお、この実施の形態では、遊技制御処理
が2ms毎に起動されるので、スイッチ処理も2msに
1回実行される。従って、スイッチタイマは、2ms毎
に+1される。In this embodiment, the game control process is activated every 2 ms, so the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
【0227】図32〜図34は、遊技制御処理における
ステップS32の賞球処理の一例を示すフローチャート
である。この実施の形態では、賞球処理では、賞球払出
の対象となる入賞口スイッチ33a,39a,29a,
30a、カウントスイッチ23および始動口スイッチ1
4aが確実にオンしたか否か判定されるとともに、オン
したら賞球個数を示す払出制御コマンドが払出制御基板
37に送出されるように制御し、また、満タンスイッチ
48および球切れスイッチ187が確実にオンしたか否
か判定されるとともに、オンしたら所定の払出制御コマ
ンドが払出制御基板37に送出されるように制御する等
の処理が行われる。32 to 34 are flowcharts showing an example of the prize ball process of step S32 in the game control process. In the present embodiment, in the prize ball processing, the prize winning hole switches 33a, 39a, 29a, which are targets of prize ball payout,
30a, count switch 23 and starting opening switch 1
4a is surely turned on, and when turned on, the payout control command indicating the number of prize balls is controlled to be sent to the payout control board 37, and the full tank switch 48 and the out-of-ball switch 187 are controlled. Whether or not it is surely turned on is determined, and when it is turned on, processing such as controlling to send a predetermined payout control command to the payout control board 37 is performed.
【0228】賞球処理において、CPU56は、入力判
定値テーブルのオフセットとして「1」を設定し(ステ
ップS150)、スイッチタイマのアドレスのオフセッ
トとして「9」を設定する(ステップS151)。入力
判定値テーブル(図36参照)のオフセット「1」は、
入力判定値テーブルの2番目のデータ「50」を使用す
ることを意味する。また、各スイッチタイマは、図17
に示された入力ポートのビット順と同順に並んでいるの
で、スイッチタイマのアドレスのオフセット「9」は満
タンスイッチ48に対応したスイッチタイマが指定され
ることを意味する。そして、スイッチオンチェックルー
チンがコールされる(ステップS152)。In the prize ball processing, the CPU 56 sets "1" as the offset of the input determination value table (step S150) and "9" as the offset of the switch timer address (step S151). The offset “1” in the input determination value table (see FIG. 36) is
This means that the second data “50” in the input determination value table is used. In addition, each switch timer is shown in FIG.
Since they are arranged in the same order as the bit order of the input ports shown in FIG. 3, the offset "9" of the address of the switch timer means that the switch timer corresponding to the full switch 48 is designated. Then, the switch-on check routine is called (step S152).
【0229】入力判定値テーブルとは、各スイッチにつ
いて、連続何回のオンが検出されたら確かにスイッチが
オンしたと判定するための判定値が設定されているRO
M領域である。入力判定値テーブルの構成例は図36に
示されている。図36に示すように、入力判定値テーブ
ルには、上から順に、すなわちアドレス値が小さい領域
から順に、「2」、「50」、「250」、「30」、
「250」、「1」の判定値が設定されている。また、
スイッチオンチェックルーチンでは、入力判定値テーブ
ルの先頭アドレスとオフセット値とで決まるアドレスに
設定されている判定値と、スイッチタイマの先頭アドレ
スとオフセット値とで決まるスイッチタイマの値とが比
較され、一致した場合には、例えばスイッチオンフラグ
がセットされる。The input judgment value table is set with a judgment value for each switch, which is used to judge that the switch is surely turned on when the number of times the switch is continuously turned on is set.
It is the M region. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 36, in the input determination value table, “2”, “50”, “250”, “30”, in order from the top, that is, from the area having the smallest address value.
The determination values of "250" and "1" are set. Also,
In the switch-on check routine, the judgment value set at the address determined by the start address of the input judgment value table and the offset value is compared with the switch timer value determined by the start address of the switch timer and the offset value, and they match. In that case, the switch-on flag is set, for example.
【0230】スイッチオンチェックルーチンの一例が図
35に示されている。スイッチオンチェックルーチンに
おいて、満タンスイッチ48に対応するスイッチタイマ
の値が満タンスイッチオン判定値「50」に一致してい
ればスイッチオンフラグがセットされるので(ステップ
S153)、満タンフラグがセットされる(ステップS
154)。なお、図32には明示されていないが、満タ
ンスイッチ48に対応したスイッチタイマの値が0にな
ると、満タンフラグはリセットされる。An example of the switch-on check routine is shown in FIG. In the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the full-tank switch 48 matches the full-tank switch-on determination value "50" (step S153), so the full-tank flag is set. (Step S
154). Although not explicitly shown in FIG. 32, when the value of the switch timer corresponding to the full tank switch 48 becomes 0, the full tank flag is reset.
【0231】また、CPU56は、入力判定値テーブル
のオフセットとして「2」を設定し(ステップS15
5)、スイッチタイマのアドレスのオフセットとして
「0A(H)」を設定する(ステップS156)。入力
判定値テーブルのオフセット「2」は、入力判定値テー
ブルの3番目のデータ「250」を使用することを意味
する。また、各スイッチタイマは、図17に示された入
力ポートのビット順と同順に並んでいるので、スイッチ
タイマのアドレスのオフセット「0A(H)」は球切れ
スイッチ187に対応したスイッチタイマが指定される
ことを意味する。そして、スイッチオンチェックルーチ
ンがコールされる(ステップS157)。Further, the CPU 56 sets "2" as the offset of the input judgment value table (step S15).
5), "0A (H)" is set as the offset of the switch timer address (step S156). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 17, the offset “0A (H)” of the switch timer address is designated by the switch timer corresponding to the out-of-ball switch 187. Means to be done. Then, the switch-on check routine is called (step S157).
【0232】スイッチオンチェックルーチンにおいて、
球切れスイッチ187に対応するスイッチタイマの値が
球切れスイッチオン判定値「250」に一致していれば
スイッチオンフラグがセットされるので(ステップS1
58)、球切れフラグがセットされる(ステップS15
9)。なお、図32には明示されていないが、球切れス
イッチ187に対応したスイッチオフタイマが用意さ
れ、その値が50になると、球切れフラグはリセットさ
れる。In the switch-on check routine,
If the value of the switch timer corresponding to the out-of-ball switch 187 matches the out-of-ball switch-on determination value "250", the switch-on flag is set (step S1).
58), the out-of-ball flag is set (step S15).
9). Although not clearly shown in FIG. 32, a switch-off timer corresponding to the out-of-ball switch 187 is prepared, and when the value reaches 50, the out-of-ball flag is reset.
【0233】そして、CPU56は、払出禁止状態であ
るか否か確認する(ステップS160)。払出禁止状態
は、払出制御基板37に対して払出を停止すべき状態で
あることを指示する払出制御コマンドである払出禁止状
態指定コマンドを送出した後の状態であり、具体的に
は、作業領域における払出停止フラグがセットされてい
る状態である。払出禁止状態でなければ、上述した球切
れ状態フラグまたは満タンフラグがオンになったか否か
を確認する(ステップS161)。Then, the CPU 56 confirms whether or not the payout is prohibited (step S160). The payout prohibition state is a state after the payout prohibition state designation command, which is a payout control command for instructing the payout control board 37 to be in a state in which the payout should be stopped, specifically, the work area. The payout stop flag in is set. If it is not in the payout prohibition state, it is confirmed whether or not the above-mentioned out-of-ball state flag or full tank flag is turned on (step S161).
【0234】いずれかがオン状態に変化したときには、
払出停止フラグをセットするとともに(ステップS16
2)、払出禁止状態指定コマンドに関するコマンド送信
テーブルをセットし(ステップS163)、コマンドセ
ット処理をコールする(ステップS164)。ステップ
S163では、払出禁止状態指定コマンドの払出制御コ
マンドが格納されているコマンド送信テーブル(RO
M)の先頭アドレスが、コマンド送信テーブルのアドレ
スとして設定される。払出禁止状態指定コマンドに関す
るコマンド送信テーブルには、後述するINTデータ、
払出制御コマンドの1バイト目のデータ、および払出制
御コマンドの2バイト目のデータが設定されている。な
お、ステップS161において、いずれか一方のフラグ
が既にオン状態であったときに他方のフラグがオン状態
になったときには、ステップS162〜ステップS16
4の処理は行われない。When any of them changes to the ON state,
The payout stop flag is set (step S16).
2) The command transmission table relating to the payout prohibition state designation command is set (step S163), and the command setting process is called (step S164). In step S163, a command transmission table (RO that stores the payout control command of the payout prohibition state designation command).
The start address of M) is set as the address of the command transmission table. The command transmission table relating to the payout prohibition state designation command includes INT data, which will be described later,
Data of the first byte of the payout control command and data of the second byte of the payout control command are set. In step S161, when one of the flags is already in the on state and the other flag is in the on state, steps S162 to S16.
The process of 4 is not performed.
【0235】また、払出禁止状態であれば、球切れ状態
フラグおよび満タンフラグがともにオフ状態になったか
否かを確認する(ステップS165)。ともにオフ状態
となったとき(後述する解除条件が成立したとき)に
は、払出停止フラグをリセットするとともに(ステップ
S166)、払出可能状態指定コマンドに関するコマン
ド送信テーブルをセットし(ステップS167)、コマ
ンドセット処理をコールする(ステップS168)。ス
テップS167では、払出可能状態指定コマンドの払出
制御コマンドが格納されているコマンド送信テーブル
(ROM)の先頭アドレスが、コマンド送信テーブルの
アドレスとして設定される。払出可能状態指定コマンド
に関するコマンド送信テーブルには、後述するINTデ
ータ、払出制御コマンドの1バイト目のデータ、および
払出制御コマンドの2バイト目のデータが設定されてい
る。If it is in the payout prohibition state, it is confirmed whether or not both the out-of-ball state flag and the full tank flag are turned off (step S165). When both are in the off state (when the release condition described later is satisfied), the payout stop flag is reset (step S166), and the command transmission table relating to the payable state designation command is set (step S167). The set process is called (step S168). In step S167, the head address of the command transmission table (ROM) in which the payout control command of the payable state designation command is stored is set as the address of the command transmission table. In the command transmission table related to the payable state designation command, INT data, which will be described later, data of the first byte of the payout control command, and data of the second byte of the payout control command are set.
【0236】なお、解除条件は、払出禁止状態を解除す
るための条件であり、払出禁止状態を維持する必要がな
くなったときに成立する条件である。この実施の形態で
は、解除条件は、払出禁止状態とされているときに、余
剰球受皿4が満タン状態でなく、かつ、球切れ状態でも
ない状態でない状態となったこととされている。The cancel condition is a condition for canceling the payout prohibition state and is satisfied when it is no longer necessary to maintain the payout prohibition state. In this embodiment, the release condition is that the surplus ball receiving tray 4 is not in the full tank state or in the ball out state when the payout forbidden state is set.
【0237】さらに、CPU56は、入力判定値テーブ
ルのオフセットとして「0」を設定し(ステップS16
9)、スイッチタイマのアドレスのオフセットとして
「0」を設定する(ステップS170)。入力判定値テ
ーブルのオフセット「0」は、入力判定値テーブルの最
初のデータを使用することを意味する。また、各スイッ
チタイマは、図17に示された入力ポートのビット順と
同順に並んでいるので、スイッチタイマのアドレスのオ
フセット「0」は入賞口スイッチ33aに対応したスイ
ッチタイマが指定されることを意味する。また、繰り返
し数として「4」をセットする(ステップS171)。
そして、スイッチオンチェックルーチンがコールされる
(ステップS172)。Further, the CPU 56 sets "0" as the offset of the input judgment value table (step S16).
9), "0" is set as the offset of the switch timer address (step S170). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 17, the offset "0" of the address of the switch timer specifies the switch timer corresponding to the winning opening switch 33a. Means Also, "4" is set as the number of repetitions (step S171).
Then, the switch-on check routine is called (step S172).
【0238】スイッチオンチェックルーチンにおいて、
CPU56は、入力判定値テーブル(図36参照)の先
頭アドレスを設定する(ステップS281)。そして、
そのアドレスにオフセットを加算し(ステップS28
2)、加算後のアドレスからスイッチオン判定値をロー
ドする(ステップS283)。In the switch-on check routine,
The CPU 56 sets the start address of the input determination value table (see FIG. 36) (step S281). And
An offset is added to the address (step S28
2) The switch-on determination value is loaded from the added address (step S283).
【0239】次いで、CPU56は、スイッチタイマの
先頭アドレスを設定し(ステップS284)、そのアド
レスにオフセットを加算し(ステップS285)、加算
後のアドレスからスイッチタイマの値をロードする(ス
テップS286)。各スイッチタイマは、図17に示さ
れた入力ポートのビット順と同順に並んでいるので、ス
イッチに対応したスイッチタイマの値がロードされる。Next, the CPU 56 sets the start address of the switch timer (step S284), adds the offset to the address (step S285), and loads the value of the switch timer from the added address (step S286). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 17, the value of the switch timer corresponding to the switch is loaded.
【0240】そして、CPU56は、ロードしたスイッ
チタイマの値とスイッチオン判定値とを比較する(ステ
ップS287)。それらが一致すれば、スイッチオンフ
ラグをセットする(ステップ228)。Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S287). If they match, the switch-on flag is set (step 228).
【0241】この場合には、スイッチオンチェックルー
チンにおいて、入賞口スイッチ33aに対応するスイッ
チタイマの値がスイッチオン判定値「2」に一致してい
ればスイッチオンフラグがセットされる(ステップS1
73)。そして、スイッチチェックオンルーチンは、ス
イッチタイマのアドレスのオフセットが更新されつつ
(ステップS178)、最初に設定された繰り返し数分
だけ実行されるので(ステップS176,S177)、
結局、入賞口スイッチ33a,39a,29a,30a
について、対応するスイッチタイマの値がスイッチオン
判定値「2」と比較されることになる。In this case, in the switch-on check routine, if the value of the switch timer corresponding to the winning opening switch 33a matches the switch-on determination value "2", the switch-on flag is set (step S1).
73). Then, the switch check-on routine is executed for the number of repetitions set initially (steps S176, S177) while the address offset of the switch timer is updated (step S178).
After all, the winning opening switch 33a, 39a, 29a, 30a
For, the value of the corresponding switch timer is compared with the switch-on determination value “2”.
【0242】スイッチオンフラグがセットされたら、払
い出すべき賞球個数としての「10」をリングバッファ
に設定する(ステップS174)。そして、総賞球数格
納バッファの格納値(未払出数データ)に10を加算す
る(ステップS175)。なお、リングバッファにデー
タを書き込んだときには、書込ポインタをインクリメン
トし、リングバッファの最後の領域にデータを書き込ま
れたときには、書込ポインタを、リングバッファの最初
の領域を指すように更新する。When the switch-on flag is set, "10" as the number of prize balls to be paid out is set in the ring buffer (step S174). Then, 10 is added to the value stored in the total prize ball number storage buffer (unpaid amount data) (step S175). When data is written in the ring buffer, the write pointer is incremented, and when data is written in the last area of the ring buffer, the write pointer is updated to point to the first area of the ring buffer.
【0243】総賞球数格納バッファは、払出制御手段に
対して指示した賞球個数の累積値(ただし、払い出しが
なされると減算される)が格納されるバッファであり、
バックアップRAMに形成されている。なお、この実施
の形態では、リングバッファにデータを書き込んだ時点
で総賞球数格納バッファの格納値に対する加算処理が行
われるが、払い出すべき賞球個数を指示する払出制御コ
マンドを出力ポートに出力した時点で総賞球数格納バッ
ファの格納値に対する、出力する払出制御コマンドに対
応した賞球数の加算処理を行ってもよい。The total prize ball number storage buffer is a buffer for storing the cumulative value of the number of prize balls instructed to the payout control means (however, it is subtracted when the payout is made).
It is formed in the backup RAM. In this embodiment, when the data is written in the ring buffer, addition processing is performed on the stored value of the total prize ball number storage buffer, but a payout control command for instructing the number of prize balls to be paid out is output to the output port. At the time of output, addition processing of the number of prize balls corresponding to the payout control command to be output may be performed on the stored value of the total prize ball storage buffer.
【0244】次に、CPU56は、入力判定値テーブル
のオフセットとして「0」を設定し(ステップS17
9)、スイッチタイマのアドレスのオフセットとして
「5」を設定する(ステップS180)。入力判定値テ
ーブルのオフセット「0」は、入力判定値テーブルの最
初のデータを使用することを意味する。また、各スイッ
チタイマは、図17に示された入力ポートのビット順と
同順に並んでいるので、スイッチタイマのアドレスのオ
フセット「5」は始動口スイッチ14aに対応したスイ
ッチタイマが指定されることを意味する。そして、スイ
ッチオンチェックルーチンがコールされる(ステップS
181)。Next, the CPU 56 sets "0" as the offset of the input judgment value table (step S17).
9), "5" is set as the offset of the switch timer address (step S180). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 17, the switch timer address offset "5" specifies the switch timer corresponding to the starting port switch 14a. Means Then, the switch-on check routine is called (step S
181).
【0245】スイッチオンチェックルーチンにおいて、
始動口スイッチ14aに対応するスイッチタイマの値が
スイッチオン判定値「2」に一致していればスイッチオ
ンフラグがセットされる(ステップS182)。スイッ
チオンフラグがセットされたら、払い出すべき賞球個数
としての「6」をリングバッファに設定する(ステップ
S183)。また、総賞球数格納バッファの格納値に6
を加算する(ステップS184)。In the switch-on check routine,
If the value of the switch timer corresponding to the starting port switch 14a matches the switch-on determination value "2", the switch-on flag is set (step S182). When the switch-on flag is set, "6" as the number of prize balls to be paid out is set in the ring buffer (step S183). In addition, the value stored in the total prize ball storage buffer is 6
Is added (step S184).
【0246】次いで、CPU56は、入力判定値テーブ
ルのオフセットとして「0」を設定し(ステップS18
5)、スイッチタイマのアドレスのオフセットとして
「6」を設定する(ステップS186)。入力判定値テ
ーブルのオフセット「0」は、入力判定値テーブルの最
初のデータを使用することを意味する。また、各スイッ
チタイマは、図17に示された入力ポートのビット順と
同順に並んでいるので、スイッチタイマのアドレスのオ
フセット「6」はカウントスイッチ23に対応したスイ
ッチタイマが指定されることを意味する。そして、スイ
ッチオンチェックルーチンがコールされる(ステップS
187)。Next, the CPU 56 sets "0" as the offset of the input determination value table (step S18).
5), "6" is set as the offset of the switch timer address (step S186). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 17, the offset “6” of the address of the switch timer indicates that the switch timer corresponding to the count switch 23 is designated. means. Then, the switch-on check routine is called (step S
187).
【0247】スイッチオンチェックルーチンにおいて、
カウントスイッチ23に対応するスイッチタイマの値が
スイッチオン判定値「2」に一致していればスイッチオ
ンフラグがセットされる(ステップS188)。スイッ
チオンフラグがセットされたら、払い出すべき賞球個数
としての「15」をリングバッファに設定する(ステッ
プS189)。また、総賞球数格納バッファの格納値に
15を加算する(ステップS190)。In the switch-on check routine,
If the value of the switch timer corresponding to the count switch 23 matches the switch-on determination value "2", the switch-on flag is set (step S188). When the switch-on flag is set, "15" as the number of prize balls to be paid out is set in the ring buffer (step S189). In addition, 15 is added to the value stored in the total prize ball storage buffer (step S190).
【0248】そして、リングバッファにデータが存在す
る場合には(ステップS191)、読出ポインタが指す
リングバッファの内容を送信バッファにセットするとと
もに(ステップS192)、読出ポインタの値を更新
(リングバッファの次の領域を指すように更新)し(ス
テップS193)、賞球個数に関するコマンド送信テー
ブルをセットし(ステップS194)、コマンドセット
処理をコールする(ステップS195)。コマンドセッ
ト処理の動作については後で詳しく説明する。If data exists in the ring buffer (step S191), the contents of the ring buffer pointed to by the read pointer are set in the transmission buffer (step S192), and the value of the read pointer is updated (in the ring buffer). It is updated to point to the next area (step S193), the command transmission table regarding the number of prize balls is set (step S194), and the command setting process is called (step S195). The operation of the command set process will be described later in detail.
【0249】ステップS194では、賞球個数に関する
払出制御コマンドが格納されているコマンド送信テーブ
ル(ROM)の先頭アドレスが、コマンド送信テーブル
のアドレスとして設定される。賞球個数に関するコマン
ド送信テーブルには、後述するINTデータ(01
(H))、払出制御コマンドの1バイト目のデータ(F
0(H))、および払出制御コマンドの2バイト目のデ
ータが設定されている。ただし、2バイト目のデータと
して「80(H)」が設定されている。In step S194, the start address of the command transmission table (ROM) in which the payout control command relating to the number of prize balls is stored is set as the address of the command transmission table. The command transmission table relating to the number of prize balls includes INT data (01
(H)), the first byte of the payout control command (F
0 (H)), and the data of the second byte of the payout control command are set. However, "80 (H)" is set as the second byte of data.
【0250】以上のように、遊技制御手段から払出制御
基板37に賞球個数を指示する払出制御コマンドを出力
しようとするときに、賞球個数に関するコマンド送信テ
ーブルのアドレス設定と送信バッファの設定とが行われ
る。そして、コマンドセット処理によって、賞球個数に
関するコマンド送信テーブルと送信バッファの設定内容
とにもとづいて払出制御コマンドが払出制御基板37に
送出される。なお、ステップS191において、書込ポ
インタと読出ポインタとの差によってデータがあるか否
か確認することができるが、リングバッファ内の未処理
のデータ個数を示すカウンタを設け、カウント値によっ
てデータがあるか否か確認するようにしてもよい。As described above, when the payout control command for instructing the number of prize balls is output from the game control means to the payout control board 37, the address setting of the command transmission table relating to the number of prize balls and the setting of the transmission buffer are performed. Is done. Then, by the command setting process, the payout control command is sent to the payout control board 37 based on the command transmission table regarding the number of prize balls and the setting contents of the transmission buffer. In step S191, it is possible to confirm whether or not there is data by the difference between the write pointer and the read pointer. You may confirm whether or not.
【0251】そして、総賞球数格納バッファの内容が0
でない場合、すなわち、まだ賞球残がある場合には、C
PU56は、賞球払出中フラグをオンする(ステップS
196,S197)。Then, the content of the total prize ball number storage buffer is 0.
If not, that is, if there is still a prize ball left, C
The PU 56 turns on the prize ball payout flag (step S
196, S197).
【0252】また、CPU56は、賞球払出中フラグが
オンしているときには(ステップS198)、球払出装
置97から実際に払い出された賞球個数を監視して総賞
球数格納バッファの格納値を減算する賞球個数減算処理
を行う(ステップS199)。なお、賞球払出中フラグ
がオンからオフに変化したときには、ランプ制御基板3
5に対して、賞球ランプ51の点灯を指示するランプ制
御コマンドが送出される。When the prize ball payout flag is on (step S198), the CPU 56 monitors the number of prize balls actually paid out from the ball payout device 97 and stores it in the total prize ball number storage buffer. The number of prize balls subtraction processing for subtracting the value is performed (step S199). When the prize-ball paying-out flag changes from on to off, the lamp control board 3
5, a lamp control command for instructing lighting of the prize ball lamp 51 is transmitted.
【0253】なお、払出制御手段は、払出禁止状態指定
コマンドを受信すると、賞球としての球払出と球貸しと
しての球払出とをともに停止させる。また、払出可能状
態指定コマンドを受信すると、賞球としての球払出と球
貸しとしての球払出とをともに可能な状態とする。しか
し、遊技制御手段から払出制御手段に対して、賞球とし
ての球払出を停止または再開させる払出制御コマンド
と、球貸しとしての球払出を停止または再開させる払出
制御コマンドとを、別の制御コマンドとして送信するよ
うにしてもよい。Upon receipt of the payout prohibition state designation command, the payout control means stops both the ball payout as a prize ball and the ball payout as a ball lend. When the payable state designation command is received, both the ball payout as a prize ball and the ball payout as a ball lend are made possible. However, from the game control means to the payout control means, a payout control command for stopping or restarting ball payout as a prize ball and a payout control command for stopping or restarting ball payout as a ball lending are different control commands. You may make it transmit as.
【0254】また、この実施の形態では、払出停止中で
あっても(ステップS160,S165)、ステップS
169〜S195の処理が実行される。すなわち、遊技
制御手段は、払出禁止状態であっても、賞球個数を指示
するための払出制御コマンドを送出することができる。
すなわち、賞球個数を指示するためのコマンドが、払出
禁止状態であっても払出制御手段に伝達され、払出禁止
状態が解除されたときに、早めに賞球払出を開始するこ
とができる。また、遊技制御手段において、払出禁止状
態における入賞にもとづく賞球個数を記憶するための大
きな記憶領域は必要とされない。Further, in this embodiment, even when the payout is stopped (steps S160 and S165), the step S is performed.
The processing of 169 to S195 is executed. That is, the game control means can send a payout control command for instructing the number of prize balls even in the payout prohibited state.
That is, the command for instructing the number of prize balls is transmitted to the payout control means even in the payout prohibited state, and when the payout prohibited state is released, the prize ball payout can be started earlier. Further, the game control means does not require a large storage area for storing the number of prize balls based on the winning in the payout prohibition state.
【0255】さらに、この実施の形態では、遊技媒体の
払出状況とは無関係に、ステップS169〜S195の
処理が実行される。すなわち、遊技制御手段は、前回ま
でに指定した賞球個数の払い出しが完了しているか否か
に関わらず、新たな賞球個数を指示するための払出制御
コマンドを送信することができる。よって、遊技制御手
段の払い出しに関する処理負担を軽減させることができ
るとともに、賞球の払出処理を迅速に行うことができ
る。Further, in this embodiment, the processing of steps S169 to S195 is executed regardless of the payout status of the game medium. That is, the game control means can send a payout control command for instructing a new prize ball number, regardless of whether or not the specified number of prize balls has been paid out up to the previous time. Therefore, it is possible to reduce the processing load related to the payout of the game control means, and to quickly perform the prize ball payout processing.
【0256】次に、遊技制御手段から各電気部品制御手
段に対する制御コマンドの送出方式について説明してお
く。遊技制御手段から他の電気部品制御基板(サブ基
板)に制御コマンドを出力しようとするときに、コマン
ド送信テーブルの先頭アドレスの設定が行われる。図3
7(A)は、コマンド送信テーブルの一構成例を示す説
明図である。1つのコマンド送信テーブルは3バイトで
構成され、1バイト目にはINTデータが設定される。
また、2バイト目のコマンドデータ1には、制御コマン
ドの1バイト目のMODEデータが設定される。そし
て、3バイト目のコマンドデータ2には、制御コマンド
の2バイト目のEXTデータが設定される。Next, a method of sending a control command from the game control means to each electric component control means will be described. When the control command is to be output from the game control means to another electric component control board (sub board), the start address of the command transmission table is set. Figure 3
FIG. 7A is an explanatory diagram showing a configuration example of a command transmission table. One command transmission table is composed of 3 bytes, and INT data is set in the 1st byte.
The MODE data of the first byte of the control command is set in the command data 1 of the second byte. Then, in the command data 2 of the third byte, the EXT data of the second byte of the control command is set.
【0257】なお、EXTデータそのものがコマンドデ
ータ2の領域に設定されてもよいが、コマンドデータ2
には、EXTデータが格納されているテーブルのアドレ
スを指定するためのデータが設定されるようにしてもよ
い。例えば、コマンドデータ2のビット7(ワークエリ
ア参照ビット)が0であれば、コマンドデータ2にEX
Tデータそのものが設定されていることを示す。そのよ
うなEXTデータはビット7が0であるデータである。
この実施の形態では、ワークエリア参照ビットが1であ
れば、EXTデータとして、送信バッファの内容を使用
することを示す。なお、ワークエリア参照ビットが1で
あれば、他の7ビットが、EXTデータが格納されてい
るテーブルのアドレスを指定するためのオフセットであ
ることを示すように構成することもできる。The EXT data itself may be set in the area of the command data 2, but the command data 2
May be set with data for designating the address of the table in which the EXT data is stored. For example, if bit 7 (work area reference bit) of command data 2 is 0, command data 2 is EX
Indicates that the T data itself is set. Such EXT data is data in which bit 7 is 0.
In this embodiment, if the work area reference bit is 1, it indicates that the content of the transmission buffer is used as the EXT data. If the work area reference bit is 1, the other 7 bits can be configured to indicate that the other 7 bits are an offset for designating the address of the table in which the EXT data is stored.
【0258】図37(B)は、INTデータの一構成例
を示す説明図である。INTデータにおけるビット0
は、払出制御基板37に払出制御コマンドを送出すべき
か否かを示す。ビット0が「1」であるならば、払出制
御コマンドを送出すべきことを示す。従って、CPU5
6は、例えば賞球処理(メイン処理のステップS32)
において、INTデータに「01(H)」を設定する。
また、INTデータにおけるビット1は、図柄出制御基
板80に表示制御コマンドを送出すべきか否かを示す。
ビット1が「1」であるならば、表示制御コマンドを送
出すべきことを示す。従って、CPU56は、例えば特
別図柄コマンド制御処理(メイン処理のステップS2
8)において、INTデータに「02(H)」を設定す
る。FIG. 37B is an explanatory diagram showing a structural example of INT data. Bit 0 in INT data
Indicates whether or not a payout control command should be sent to the payout control board 37. If bit 0 is "1", it indicates that the payout control command should be sent. Therefore, CPU5
6 is, for example, prize ball processing (step S32 of the main processing)
In, the INT data is set to "01 (H)".
Bit 1 in the INT data indicates whether or not a display control command should be sent to the symbol control board 80.
If bit 1 is "1", it indicates that the display control command should be sent. Therefore, the CPU 56, for example, special symbol command control processing (step S2 of the main processing
In 8), "02 (H)" is set to the INT data.
【0259】INTデータのビット2,3は、それぞ
れ、ランプ制御コマンド、音制御コマンドを送出すべき
か否かを示すビットであり、CPU56は、それらのコ
マンドを送出すべきタイミングになったら、特別図柄プ
ロセス処理等で、ポインタが指しているコマンド送信テ
ーブルに、INTデータ、コマンドデータ1およびコマ
ンドデータ2を設定する。それらのコマンドを送出する
ときには、INTデータの該当ビットが「1」に設定さ
れ、コマンドデータ1およびコマンドデータ2にMOD
EデータおよびEXTデータが設定される。Bits 2 and 3 of the INT data are bits indicating whether or not to send a lamp control command and a sound control command, respectively, and the CPU 56 outputs a special command at the timing to send these commands. In the symbol process processing or the like, INT data, command data 1 and command data 2 are set in the command transmission table pointed to by the pointer. When sending those commands, the corresponding bit of the INT data is set to "1", and the command data 1 and the command data 2 are MOD.
E data and EXT data are set.
【0260】この実施の形態では、払出制御コマンドに
ついて、図37(C)に示すように、リングバッファお
よび送信バッファが用意されている。そして、賞球処理
において、賞球払出条件が成立すると、成立した条件に
応じた賞球個数が順次リングバッファに設定される。ま
た、賞球個数に関する払出制御コマンド送出する際に、
リングバッファから1個のデータが送信バッファに転送
される。なお、図37(C)に示す例では、リングバッ
ファには、12個分の払出制御コマンドに相当するデー
タが格納可能になっている。すなわち、12個のバッフ
ァがある。なお、リングバッファにおけるバッファの数
は、賞球を発生させる入賞口の数に対応した数であれば
よい。同時入賞が発生した場合でも、それぞれの入賞に
もとづく払出制御コマンドのデータの格納が可能だから
である。In this embodiment, for the payout control command, a ring buffer and a transmission buffer are prepared as shown in FIG. 37 (C). Then, in the prize ball processing, when the prize ball payout condition is satisfied, the number of prize balls according to the satisfied condition is sequentially set in the ring buffer. Also, when sending the payout control command regarding the number of prize balls,
One data is transferred from the ring buffer to the transmission buffer. In the example shown in FIG. 37 (C), the ring buffer can store data corresponding to 12 payout control commands. That is, there are 12 buffers. The number of buffers in the ring buffer may be any number corresponding to the number of winning openings for generating prize balls. This is because even if the simultaneous winnings occur, it is possible to store the payout control command data based on the respective winnings.
【0261】図38は、主基板31から他の電気部品制
御基板に送出される制御コマンドのコマンド形態の一例
を示す説明図である。この実施の形態では、制御コマン
ドは2バイト構成であり、1バイト目はMODE(コマ
ンドの分類)を表し、2バイト目はEXT(コマンドの
種類)を表す。MODEデータの先頭ビット(ビット
7)は必ず「1」とされ、EXTデータの先頭ビット
(ビット7)は必ず「0」とされる。このように、電気
部品制御基板へのコマンドとなる制御コマンドは、複数
のデータで構成され、先頭ビットによってそれぞれを区
別可能な態様になっている。なお、図38に示されたコ
マンド形態は一例であって他のコマンド形態を用いても
よい。例えば、1バイトや3バイト以上で構成される制
御コマンドを用いてもよい。また、図38では払出制御
基板37に送出される払出制御コマンドを例示するが、
他の電気部品制御基板に送出される制御コマンドも同一
構成である。FIG. 38 is an explanatory diagram showing an example of the command form of the control command sent from the main board 31 to another electric component control board. In this embodiment, the control command has a 2-byte structure, the first byte represents MODE (command classification), and the second byte represents EXT (command type). The first bit (bit 7) of the MODE data is always "1", and the first bit (bit 7) of the EXT data is always "0". As described above, the control command, which is a command to the electric component control board, is composed of a plurality of data, and can be distinguished by the leading bit. The command form shown in FIG. 38 is an example, and other command forms may be used. For example, a control command composed of 1 byte or 3 bytes or more may be used. 38 illustrates the payout control command sent to the payout control board 37,
The control commands sent to the other electric component control boards have the same configuration.
【0262】図39は、各電気部品制御手段に対する制
御コマンドを構成する8ビットの制御信号CD0〜CD
7とINT信号との関係を示すタイミング図である。図
39に示すように、MODEまたはEXTのデータが出
力ポート(出力ポート1〜出力ポート4のうちのいずれ
か)に出力されてから、Aで示される期間が経過する
と、CPU56は、データ出力を示す信号であるINT
信号をハイレベル(オンデータ)にする。また、そこか
らBで示される期間が経過するとINT信号をローレベ
ル(オフデータ)にする。さらに、次に送出すべきデー
タがある場合には、すなわち、MODEデータ送出後で
は、Cで示される期間をおいてから2バイト目のデータ
を出力ポートに送出する。2バイト目のデータに関し
て、A,Bの期間は、1バイト目の場合と同様である。
このように、取込信号はMODEおよびEXTのデータ
のそれぞれについて出力される。FIG. 39 shows an 8-bit control signal CD0-CD forming a control command for each electric component control means.
7 is a timing diagram showing the relationship between 7 and the INT signal. As shown in FIG. 39, when the period indicated by A elapses after the MODE or EXT data is output to the output port (any one of the output ports 1 to 4), the CPU 56 outputs the data. INT which is a signal
Set the signal to high level (on data). When the period indicated by B elapses, the INT signal is set to low level (off data). Furthermore, if there is data to be sent next, that is, after sending the MODE data, the data of the second byte is sent to the output port after a period indicated by C. Regarding the data of the second byte, the periods A and B are the same as the case of the first byte.
In this way, the capture signal is output for each of MODE and EXT data.
【0263】Aの期間は、CPU56が、コマンドの送
出準備の期間すなわちバッファに送出コマンドを設定す
る処理に要する期間であるとともに、制御信号線におけ
るデータの安定化のための期間である。すなわち、制御
信号線において制御信号CD0〜CD7が出力された
後、所定期間(Aの期間:オフ出力期間の一部)経過後
に、取込信号としてのINT信号が出力される。また、
Bの期間(オン出力期間)は、INT信号安定化のため
の期間である。そして、Cの期間(オフ出力期間の一
部)は、電気部品制御手段が確実にデータを取り込める
ように設定されている期間である。B,Cの期間では、
信号線上のデータは変化しない。すなわち、B,Cの期
間が経過するまでデータ出力が維持される。The period A is a period for the CPU 56 to prepare for sending a command, that is, a period required for the process of setting a sending command in the buffer, and a period for stabilizing the data on the control signal line. That is, after the control signals CD0 to CD7 are output on the control signal line, an INT signal as a capture signal is output after a predetermined period (period of A: part of the off output period) has elapsed. Also,
The period B (ON output period) is a period for stabilizing the INT signal. The period C (a part of the OFF output period) is a period in which the electric component control unit is set so that the data can be reliably fetched. In the period of B and C,
The data on the signal line does not change. That is, the data output is maintained until the B and C periods elapse.
【0264】この実施の形態では、払出制御基板37へ
の払出制御コマンド、図柄制御基板80への表示制御コ
マンド、ランプ制御基板35へのランプ制御コマンドお
よび音制御基板70への音制御コマンドは、同一のコマ
ンド送信処理ルーチン(共通モジュール)を用いて送出
される。そこで、B,Cの期間すなわち1バイト目に関
するINT信号が立ち上がってから2バイト目のデータ
が送出開始されるまでの期間は、コマンド受信処理に最
も時間がかかる電気部品制御手段における受信処理時間
よりも長くなるように設定される。In this embodiment, the payout control command to the payout control board 37, the display control command to the symbol control board 80, the lamp control command to the lamp control board 35, and the sound control command to the sound control board 70 are It is transmitted using the same command transmission processing routine (common module). Therefore, the period of B and C, that is, the period from the rise of the INT signal for the first byte to the start of the transmission of the data of the second byte, is longer than the reception processing time in the electric component control means that takes the longest time for the command reception processing. Is also set to be long.
【0265】なお、各電気部品制御手段は、INT信号
が立ち上がったことを検知して、例えば割込処理によっ
て1バイトのデータの取り込み処理を開始する。Note that each electric component control means detects that the INT signal has risen, and starts the processing of fetching 1-byte data by interrupt processing, for example.
【0266】B,Cの期間が、コマンド受信処理に最も
時間がかかる電気部品制御手段における受信処理時間よ
りも長いので、遊技制御手段が、各電気部品制御手段に
対するコマンド送出処理を共通モジュールで制御して
も、いずれの電気部品制御手段でも遊技制御手段からの
制御コマンドを確実に受信することができる。Since the period of B and C is longer than the reception processing time in the electric component control means which takes the longest time for the command reception processing, the game control means controls the command transmission processing to each electric component control means by the common module. However, any electric component control means can surely receive the control command from the game control means.
【0267】CPU56は、INT信号出力処理を実行
した後に所定期間が経過すると次のデータを送出できる
状態になるが、その所定期間(B,Cの期間)は、IN
T信号出力処理の前にデータを送出してからINT信号
を出力開始するまでの期間(Aの期間)よりも長い。上
述したように、Aの期間はコマンドの信号線における安
定化期間であり、B,Cの期間は受信側がデータを取り
込むのに要する時間を確保するための期間である。従っ
て、Aの期間をB,Cの期間よりも短くすることによっ
て、受信側の電気部品制御手段が確実にコマンドを受信
できる状態になるという効果を得ることができるととも
に、1つのコマンドの送出完了に要する期間が短縮され
る効果もある。The CPU 56 is ready to send the next data after a lapse of a predetermined period after executing the INT signal output process, but during the predetermined period (B and C periods),
It is longer than the period (period A) from the transmission of data before the T signal output process to the start of output of the INT signal. As described above, the period A is the stabilization period in the command signal line, and the periods B and C are the periods for ensuring the time required for the receiving side to take in the data. Therefore, by making the period A shorter than the periods B and C, it is possible to obtain the effect that the electric component control means on the receiving side can surely receive the command, and the transmission of one command is completed. There is also an effect that the period required for is shortened.
【0268】図40は、払出制御コマンドの内容の一例
を示す説明図である。この実施の形態では、払出制御を
実行するために、複数種類の払出制御コマンドが用いら
れる。図40に示された例において、MODE=FF
(H),EXT=00(H)のコマンドFF00(H)
は、払出が可能であることを指示する払出制御コマンド
(払出可能状態指定コマンド)である。MODE=FF
(H),EXT=01(H)のコマンドFF01(H)
は、払出を停止すべき状態であることを指示する払出制
御コマンド(払出禁止状態指定コマンド)である。ま
た、MODE=F0(H)のコマンドF0XX(H)
は、賞球個数を指定する払出制御コマンド(払出個数指
定コマンド)である。EXTである「XX」が払出個数
を示す。FIG. 40 is an explanatory diagram showing an example of the contents of the payout control command. In this embodiment, a plurality of types of payout control commands are used to execute the payout control. In the example shown in FIG. 40, MODE = FF
(H), EXT = 00 (H) command FF00 (H)
Is a payout control command (payable state designation command) for instructing that the payout is possible. MODE = FF
(H), EXT = 01 (H) command FF01 (H)
Is a payout control command (payout prohibition state designation command) for instructing that the payout should be stopped. Also, the command F0XX (H) of MODE = F0 (H)
Is a payout control command (payout number designation command) for designating the number of prize balls. “XX”, which is EXT, indicates the number of payouts.
【0269】払出制御手段は、主基板31の遊技制御手
段からFF01(H)の払出制御コマンドを受信すると
賞球払出および球貸しを停止する状態となり、FF00
(H)の払出制御コマンドを受信すると賞球払出および
球貸しができる状態になる。また、賞球個数を指定する
払出制御コマンドを受信すると、受信したコマンドで指
定された個数に応じた賞球払出制御を行う。When the payout control means receives the payout control command of FF01 (H) from the game control means of the main board 31, the prize ball payout and the ball lending are stopped, and FF00.
When the payout control command (H) is received, prize balls can be paid out and balls can be lent. Further, when the payout control command for designating the number of prize balls is received, the prize ball payout control according to the number designated by the received command is performed.
【0270】なお、払出制御コマンドは、払出制御手段
が認識可能に1回だけ送出される。認識可能とは、この
例では、INT信号のレベルが変化することであり、認
識可能に1回だけ送出されるとは、この例では、払出制
御信号の1バイト目および2バイト目のそれぞれに応じ
てINT信号が1回だけパルス状(矩形波状)に出力さ
れることである。The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the level of the INT signal changes, and “recognitionally being sent only once” means that in this example, the payout control signal is sent to each of the first byte and the second byte. Accordingly, the INT signal is output only once in a pulse shape (rectangular wave shape).
【0271】各電気部品制御基板への制御コマンドを、
対応する出力ポート(出力ポート1〜4)に出力する際
に、出力ポート0のビット0〜3のうちのいずれかのビ
ットが所定期間「1」(ハイレベル)になるのである
が、INTデータにおけるビット配列と出力ポート0に
おけるビット配列とは対応している。従って、各電気部
品制御基板に制御コマンドを送出する際に、INTデー
タにもとづいて、容易にINT信号の出力を行うことが
できる。The control command to each electric component control board is
When outputting to the corresponding output port (output ports 1 to 4), one of the bits 0 to 3 of the output port 0 becomes "1" (high level) for a predetermined period. And the bit array in the output port 0 correspond to each other. Therefore, when the control command is sent to each electric component control board, the INT signal can be easily output based on the INT data.
【0272】図41は、コマンドセット処理(ステップ
S164,S168,S195)の処理例を示すフロー
チャートである。コマンドセット処理は、コマンド出力
処理とINT信号出力処理とを含む処理である。コマン
ドセット処理において、CPU56は、まず、コマンド
送信テーブルのアドレス(送信信号指示手段としてのポ
インタの内容)をスタック等に退避する(ステップS3
31)。そして、ポインタが指していたコマンド送信テ
ーブルのINTデータを引数1にロードする(ステップ
S332)。引数1は、後述するコマンド送信処理に対
する入力情報になる。また、コマンド送信テーブルを指
すアドレスを+1する(ステップS333)。従って、
コマンド送信テーブルを指すアドレスは、コマンドデー
タ1のアドレスに一致する。FIG. 41 is a flow chart showing a processing example of the command set processing (steps S164, S168, S195). The command set process is a process including a command output process and an INT signal output process. In the command setting process, the CPU 56 first saves the address of the command transmission table (contents of the pointer as the transmission signal instruction means) to the stack or the like (step S3).
31). Then, the INT data of the command transmission table pointed to by the pointer is loaded into the argument 1 (step S332). The argument 1 is input information for the command transmission process described later. Further, the address indicating the command transmission table is incremented by 1 (step S333). Therefore,
The address indicating the command transmission table matches the address of the command data 1.
【0273】そこで、CPU56は、コマンドデータ1
を読み出して引数2に設定する(ステップS334)。
引数2も、後述するコマンド送信処理に対する入力情報
になる。そして、コマンド送信処理ルーチンをコールす
る(ステップS335)。Therefore, the CPU 56 sends the command data 1
Is read out and is set to the argument 2 (step S334).
The argument 2 is also input information for the command transmission process described later. Then, the command transmission processing routine is called (step S335).
【0274】図42は、コマンド送信処理ルーチンを示
すフローチャートである。コマンド送信処理ルーチンに
おいて、CPU56は、引数1に設定されているデータ
すなわちINTデータを、比較値として決められている
ワークエリアに設定する(ステップS351)。次い
で、CPU56は、送信回数=4を、処理数として決め
られているワークエリアに設定する(ステップS35
2)。そして、払出制御信号を出力するためのポート1
のアドレスをIOアドレスにセットする(ステップS3
53)。この実施の形態では、ポート1のアドレスは、
払出制御信号を出力するための出力ポートのアドレスで
ある。また、ポート2〜4のアドレスが、表示制御信
号、ランプ制御信号、音声制御信号を出力するための出
力ポートのアドレスである。FIG. 42 is a flow chart showing the command transmission processing routine. In the command transmission processing routine, the CPU 56 sets the data set in the argument 1, that is, the INT data, in the work area determined as the comparison value (step S351). Next, the CPU 56 sets the number of transmissions = 4 in the work area determined as the number of processings (step S35).
2). And port 1 for outputting the payout control signal
Is set to the IO address (step S3
53). In this embodiment, the port 1 address is
This is the address of the output port for outputting the payout control signal. Further, the addresses of the ports 2 to 4 are the addresses of the output ports for outputting the display control signal, the lamp control signal and the voice control signal.
【0275】次に、CPU56は、比較値を1ビット右
にシフトする(ステップS354)。シフト処理の結
果、キャリービットが1になったか否か確認する(ステ
ップS355)。キャリービットが1になったというこ
とは、INTデータにおける最も右側のビットが「1」
であったことを意味する。この実施の形態では4回のシ
フト処理が行われるのであるが、例えば、払出制御コマ
ンドを送出すべきことが指定されているときには、最初
のシフト処理でキャリービットが1になる。Next, the CPU 56 shifts the comparison value right by 1 bit (step S354). As a result of the shift processing, it is confirmed whether the carry bit has become 1 (step S355). The carry bit has become 1, which means that the rightmost bit in the INT data is "1".
It means that it was. In this embodiment, the shift process is performed four times. For example, when it is specified that the payout control command should be sent, the carry bit becomes 1 in the first shift process.
【0276】キャリービットが1になった場合には、引
数2に設定されているデータ、この場合にはコマンドデ
ータ1(すなわちMODEデータ)を、IOアドレスと
して設定されているアドレスに出力する(ステップS3
56)。最初のシフト処理が行われたときにはIOアド
レスにポート1のアドレスが設定されているので、その
ときに、払出制御コマンドのMODEデータがポート1
に出力される。When the carry bit becomes 1, the data set in the argument 2, in this case, the command data 1 (that is, MODE data) is output to the address set as the IO address (step S3
56). When the first shift processing is performed, the address of port 1 is set as the IO address, so the MODE data of the payout control command is set to port 1 at that time.
Is output to.
【0277】次いで、CPU56は、IOアドレスを1
加算するとともに(ステップS357)、処理数を1減
算する(ステップS358)。加算前にポート1を示し
ていた場合には、IOアドレスに対する加算処理によっ
て、IOアドレスにはポート2のアドレスが設定され
る。ポート2は、表示制御コマンドを出力するためのポ
ートである。そして、CPU56は、処理数の値を確認
し(ステップS359)、値が0になっていなければ、
ステップS354に戻る。ステップS354で再度シフ
ト処理が行われる。Next, the CPU 56 sets the IO address to 1
While adding (step S357), 1 is subtracted from the processing number (step S358). When the port 1 is shown before the addition, the address of the port 2 is set to the IO address by the addition process for the IO address. Port 2 is a port for outputting a display control command. Then, the CPU 56 confirms the value of the number of processes (step S359), and if the value is not 0,
It returns to step S354. The shift process is performed again in step S354.
【0278】2回目のシフト処理ではINTデータにお
けるビット1の値が押し出され、ビット1の値に応じて
キャリーフラグが「1」または「0」になる。従って、
表示制御コマンドを送出すべきことが指定されているか
否かのチェックが行われる。同様に、3回目および4回
目のシフト処理によって、ランプ制御コマンドおよび音
制御コマンドを送出すべきことが指定されているか否か
のチェックが行われる。このように、それぞれのシフト
処理が行われるときに、IOアドレスには、シフト処理
によってチェックされる制御コマンド(払出制御コマン
ド、表示制御コマンド、ランプ制御コマンド、音制御コ
マンド)に対応したIOアドレスが設定されている。In the second shift processing, the value of bit 1 in the INT data is pushed out, and the carry flag becomes "1" or "0" depending on the value of bit 1. Therefore,
A check is made to see if it is specified that a display control command should be sent. Similarly, by the third and fourth shift processes, it is checked whether or not the lamp control command and the sound control command should be sent. In this way, when each shift process is performed, the IO address has the IO address corresponding to the control command (payout control command, display control command, lamp control command, sound control command) checked by the shift process. It is set.
【0279】よって、キャリーフラグが「1」になった
ときには、対応する出力ポート(ポート1〜ポート4)
に制御コマンドが送出される。すなわち、1つの共通モ
ジュールで、各電気部品制御手段に対する制御コマンド
の送出処理を行うことができる。Therefore, when the carry flag becomes "1", the corresponding output port (port 1 to port 4)
A control command is sent to. That is, one common module can perform a process of sending a control command to each electric component control means.
【0280】また、このように、シフト処理のみによっ
てどの電気部品制御手段に対して制御コマンドを出力す
べきかが判定されるので、いずれの電気部品制御手段に
対して制御コマンドを出力すべきか判定する処理が簡略
化されている。Further, since it is determined which electric component control means the control command should be output by only the shift processing in this manner, it is determined which electric component control means the control command should be output to. Processing has been simplified.
【0281】次に、CPU56は、シフト処理開始前の
INTデータが格納されている引数1の内容を読み出し
(ステップS360)、読み出したデータをポート0に
出力する(ステップS361)。この実施の形態では、
ポート0のアドレスは、各制御信号についてのINT信
号を出力するためのポートであり、ポート0のビット0
〜4が、それぞれ、払出制御INT信号、表示制御IN
T信号、ランプ制御INT信号、音制御INT信号を出
力するためのポートである。INTデータでは、ステッ
プS351〜S359の処理で出力された制御コマンド
(払出制御コマンド、表示制御コマンド、ランプ制御コ
マンド、音制御コマンド)に応じたINT信号の出力ビ
ットに対応したビットが「1」になっている。従って、
ポート1〜ポート4のいずれかに出力された制御コマン
ド(払出制御コマンド、表示制御コマンド、ランプ制御
コマンド、音制御コマンド)に対応したINT信号がハ
イレベルになる。Next, the CPU 56 reads the contents of the argument 1 in which the INT data before the shift processing is started (step S360), and outputs the read data to the port 0 (step S361). In this embodiment,
The address of port 0 is a port for outputting the INT signal for each control signal, and bit 0 of port 0
4 to 4 are the payout control INT signal and the display control IN, respectively.
It is a port for outputting a T signal, a lamp control INT signal, and a sound control INT signal. In the INT data, the bit corresponding to the output bit of the INT signal corresponding to the control command (payout control command, display control command, lamp control command, sound control command) output in the processing of steps S351 to S359 becomes “1”. Has become. Therefore,
The INT signal corresponding to the control command (payout control command, display control command, lamp control command, sound control command) output to any of the ports 1 to 4 becomes high level.
【0282】次いで、CPU56は、ウェイトカウンタ
に所定値を設定し(ステップS362)、その値が0に
なるまで1ずつ減算する(ステップS363,S36
4)。この処理は、図39に示されたBの期間を設定す
るための処理である。ウェイトカウンタの値が0になる
と、クリアデータ(00)を設定して(ステップS36
5)、そのデータをポート0に出力する(ステップS3
66)。よって、INT信号はローレベルになる。ま
た、ウェイトカウンタに所定値を設定し(ステップS3
62)、その値が0になるまで1ずつ減算する(ステッ
プS368,S369)。この処理は、図39に示され
たCの期間を設定するための処理である。ただし、実際
のCの期間は、ステップS367〜S369で作成され
る時間に、その後の処理時間(この時点でMODEデー
タが出力されている場合にはEXTデータを出力するま
でに要する制御にかかる時間)が加算された期間とな
る。このように、Cの期間が設定されることによって、
連続してコマンドが送出される場合であっても、一のコ
マンドの出力完了後、次にコマンドの送出が開始される
までに所定期間がおかれることになり、コマンドを受信
する電気部品制御手段の側で、容易に連続するコマンド
の区切りを識別することができ、各コマンドは確実に受
信される。Next, the CPU 56 sets a predetermined value in the wait counter (step S362), and decrements by 1 until the value becomes 0 (steps S363, S36).
4). This process is a process for setting the period B shown in FIG. When the value of the wait counter becomes 0, clear data (00) is set (step S36).
5) output the data to port 0 (step S3)
66). Therefore, the INT signal becomes low level. Further, a predetermined value is set in the wait counter (step S3
62), and subtracts 1 by 1 until the value becomes 0 (steps S368 and S369). This process is a process for setting the period C shown in FIG. However, the actual period of C is the time that is generated in steps S367 to S369 and the subsequent processing time (if MODE data is output at this time, the time required for control until the EXT data is output). ) Is the period added. By setting the period of C in this way,
Even when the commands are continuously sent, a predetermined period of time elapses after the output of one command is completed and before the sending of the next command is started, and the electric component control means for receiving the command. On the side of, the command delimiters can be easily identified and each command is reliably received.
【0283】従って、ステップS367でウェイトカウ
ンタに設定される値は、Cの期間が、制御コマンド受信
対象となる全ての電気部品制御手段が確実にコマンド受
信処理を行うのに十分な期間になるような値である。ま
た、ウェイトカウンタに設定される値は、Cの期間が、
ステップS357〜S359の処理に要する時間(Aの
期間に相当)よりも長くなるような値である。なお、A
の期間をより長くしたい場合には、Aの期間を作成する
ためのウェイト処理(例えば、ウェイトカウンタに所定
値を設定し、ウェイトカウンタの値が0になるまで減算
を行う処理)を行う。Therefore, the value set in the wait counter in step S367 is set so that the period C is a period sufficient for surely performing the command receiving process by all the electric component control means which are the control command receiving targets. Value. The value set in the wait counter is
The value is longer than the time (corresponding to the period A) required for the processes of steps S357 to S359. In addition, A
If it is desired to lengthen the period A, a wait process for creating the period A (for example, a process of setting a predetermined value in the wait counter and performing subtraction until the value of the wait counter becomes 0) is performed.
【0284】以上のようにして、制御コマンドの1バイ
ト目のMODEデータが送出される。そこで、CPU5
6は、図41に示すステップS336で、コマンド送信
テーブルを指す値を1加算する。従って、3バイト目の
コマンドデータ2の領域が指定される。CPU56は、
指し示されたコマンドデータ2の内容を引数2にロード
する(ステップS337)。また、コマンドデータ2の
ビット7(ワークエリア参照ビット)の値が「0」であ
るか否か確認する(ステップS338)。0でなけれ
ば、送信バッファの内容を引数2にロードする(ステッ
プS339)。なお、ワークエリア参照ビットの値が
「1」であるときに拡張データを使用するように構成さ
れている場合には、コマンド拡張データアドレステーブ
ルの先頭アドレスをポインタにセットし、そのポインタ
にコマンドデータ2のビット6〜ビット0の値を加算し
てアドレスを算出する。そして、そのアドレスが指すエ
リアのデータを引数2にロードする。As described above, the MODE data of the first byte of the control command is transmitted. Therefore, CPU5
In step S336 shown in FIG. 41, 6 adds 1 to the value indicating the command transmission table. Therefore, the area of the command data 2 in the third byte is designated. The CPU 56
The contents of the indicated command data 2 are loaded into the argument 2 (step S337). Further, it is confirmed whether or not the value of bit 7 (work area reference bit) of the command data 2 is "0" (step S338). If not 0, the contents of the transmission buffer are loaded into the argument 2 (step S339). If the extended data is used when the value of the work area reference bit is "1", the start address of the command extended data address table is set in the pointer and the command data is set in the pointer. The address is calculated by adding the values of bit 6 to bit 0 of 2. Then, the data of the area pointed to by the address is loaded into the argument 2.
【0285】送信バッファには賞球個数を特定可能なデ
ータが設定されているので、引数2にそのデータが設定
される。なお、ワークエリア参照ビットの値が「1」で
あるときに拡張データを使用するように構成されている
場合には、コマンド拡張データアドレステーブルには、
電気部品制御手段に送出されうるEXTデータが順次設
定される。よって、ワークエリア参照ビットの値が
「1」であれば、コマンドデータ2の内容に応じたコマ
ンド拡張データアドレステーブル内のEXTデータが引
数2にロードされる。Since data capable of specifying the number of prize balls is set in the transmission buffer, the data is set in the argument 2. If the extended data is used when the value of the work area reference bit is “1”, the command extended data address table contains
EXT data that can be sent to the electric component control means is sequentially set. Therefore, if the value of the work area reference bit is “1”, the EXT data in the command extension data address table according to the content of the command data 2 is loaded into the argument 2.
【0286】次に、CPU56は、コマンド送信処理ル
ーチンをコールする(ステップS340)。従って、M
ODEデータの送出の場合と同様のタイミングでEXT
データが送出される。Next, the CPU 56 calls the command transmission processing routine (step S340). Therefore, M
EXT at the same timing as when transmitting ODE data
Data is sent out.
【0287】以上のようにして、2バイト構成の制御コ
マンド(払出制御コマンド、表示制御コマンド、ランプ
制御コマンド、音制御コマンド)が、対応する電気部品
制御手段に送信される。電気部品制御手段ではINT信
号の立ち上がりを検出すると制御コマンドの取り込み処
理を開始するのであるが、各電気部品制御手段でのコマ
ンド受信処理が完了したあとに終了するように設定され
るウェイト期間(ステップS367〜ステップS369
の処理によって特定される期間:Cの期間の一部)が経
過するまでは新たな信号を出力しないようにしているの
で、いずれの電気部品制御手段についても、取り込み処
理が完了する前に遊技制御手段からの新たな信号が信号
線に出力されることはない。すなわち、各電気部品制御
手段において、確実なコマンド受信処理が行われる。な
お、各電気部品制御手段は、INT信号の立ち下がりで
制御コマンドの取り込み処理を開始してもよい。また、
INT信号の極性を図39に示された場合と逆にしても
よい。As described above, the control command (payout control command, display control command, lamp control command, sound control command) having a 2-byte structure is transmitted to the corresponding electric component control means. The electric component control means starts the control command fetching process when the rising edge of the INT signal is detected. However, the wait period (step S367 to step S369
Since a new signal is not output until the period specified by the process of (part of the period of C) elapses, for any electric component control means, the game control is performed before the capture process is completed. No new signal from the means is output to the signal line. That is, a reliable command reception process is performed in each electric component control means. It should be noted that each electric component control means may start the control command acquisition process at the fall of the INT signal. Also,
The polarity of the INT signal may be reversed from that shown in FIG.
【0288】また、この実施の形態では、賞球処理にお
いて、賞球払出条件が成立すると賞球個数を特定可能な
データが、同時に複数のデータを格納可能なリングバッ
ファに格納され、賞球個数を指定する払出制御コマンド
を送出する際に、読出ポインタが指しているリングバッ
ファの領域のデータが送信バッファに転送される。従っ
て、同時に複数の賞球払出条件の成立があっても、それ
らの条件成立にもとづく賞球個数を特定可能なデータが
リングバッファに保存されるので、各条件成立にもとづ
くコマンド出力処理は問題なく実行される。Further, in this embodiment, in the prize ball processing, when the prize ball payout condition is satisfied, the data capable of specifying the number of prize balls is stored in the ring buffer capable of storing a plurality of data at the same time. When the payout control command designating the is sent, the data in the area of the ring buffer pointed by the read pointer is transferred to the transmission buffer. Therefore, even if a plurality of prize ball payout conditions are satisfied at the same time, the data capable of specifying the number of prize balls based on the satisfaction of those conditions is stored in the ring buffer, so that the command output process based on the satisfaction of each condition does not pose a problem. To be executed.
【0289】さらに、この実施の形態では、1回の賞球
処理内で払出禁止状態指定コマンドまたは払出可能状態
指定コマンドと賞球個数を示すコマンドとの双方を送出
することができる。すなわち、2ms毎に起動される1
回の制御期間内において、複数のコマンドを送出するこ
とができる。また、この実施の形態では、各制御手段へ
の制御コマンド(表示制御コマンド、ランプ制御コマン
ド、音制御コマンド、払出制御コマンド)毎に、それぞ
れ複数のリングバッファが用意されているので、例え
ば、表示制御コマンド、ランプ制御コマンドおよび音制
御コマンドのリングバッファに制御コマンドを特定可能
なデータが設定されている場合には、1回のコマンド制
御処理で複数の表示制御コマンド、ランプ制御コマンド
および音制御コマンドを送出するように構成することも
可能である。すなわち、同時に(遊技制御処理すなわち
2msタイマ割込処理の起動周期での意味)、複数の制
御コマンドを送出することができる。遊技演出の進行
上、それらの制御コマンドの送出タイミングは同時に発
生するので、このように構成されているのは便利であ
る。ただし、払出制御コマンドは、遊技演出の進行とは
無関係に発生するので、一般には、表示制御コマンド、
ランプ制御コマンドおよび音制御コマンドと同時に送出
されることはない。Further, in this embodiment, both the payout prohibited state designation command or the payable state designation command and the command indicating the number of prize balls can be sent in one prize ball process. That is, 1 is activated every 2 ms
Multiple commands can be sent within one control period. Further, in this embodiment, since a plurality of ring buffers are prepared for each control command (display control command, lamp control command, sound control command, payout control command) to each control means, for example, When data capable of specifying the control command is set in the ring buffer of the control command, the lamp control command, and the sound control command, a plurality of display control commands, lamp control commands, and sound control commands can be performed by one command control process. Can also be configured to deliver. That is, a plurality of control commands can be sent at the same time (meaning in the activation cycle of the game control process, that is, the 2 ms timer interrupt process). Since the transmission timings of those control commands occur at the same time in the progress of the game production, it is convenient to have such a configuration. However, since the payout control command is generated regardless of the progress of the game effect, in general, the display control command,
It is not sent at the same time as the lamp control command and the sound control command.
【0290】図43は、賞球個数減算処理の一例を示す
フローチャートである。賞球個数減算処理において、C
PU56は、まず、総賞球数格納バッファの格納値をロ
ードする(ステップS381)。そして、格納値が0で
あるか否か確認する(ステップS382)。0であれば
処理を終了する。FIG. 43 is a flow chart showing an example of the prize sphere number subtracting process. In the process of subtracting the number of prize balls, C
The PU 56 first loads the value stored in the total prize ball number storage buffer (step S381). Then, it is confirmed whether the stored value is 0 (step S382). If it is 0, the process ends.
【0291】0でなければ、賞球カウントスイッチ用の
スイッチタイマをロードし(ステップS383)、ロー
ド値とオン判定値(この場合は「2」)とを比較する
(ステップS384)。一致したら(ステップS38
5)、賞球カウントスイッチ301Aが確かにオンした
として、すなわち、確かに1個の遊技球が球払出装置9
7から払い出されたとして、総賞球数格納バッファの格
納値を1減算する(ステップS386)。If it is not 0, the switch timer for the prize ball count switch is loaded (step S383), and the load value and the ON determination value (in this case, "2") are compared (step S384). If they match (step S38)
5) Assuming that the prize ball count switch 301A is turned on, that is, one game ball is certainly one ball payout device 9
The value stored in the total prize ball number storage buffer is decremented by 1 assuming that the payout is made from 7 (step S386).
【0292】また、賞球情報カウンタの値を+1する
(ステップS387)。そして、賞球情報カウンタの値
が10以上であれば(ステップS388)、賞球情報出
力カウンタの値を+1するとともに(ステップS38
9)、賞球情報カウンタの値を−10する(ステップS
390)。なお、賞球情報出力カウンタの値は、図21
に示された遊技制御処理における情報出力処理(ステッ
プS30)で参照され、その値が1以上であれば、賞球
信号(出力ポート5のビット7:図16参照)として1
パルスが出力される。よって、この実施の形態では、1
0個の遊技球が賞球として払い出される度に、1つの賞
球信号が遊技機外部に出力される。Also, the value of the prize ball information counter is incremented by 1 (step S387). When the value of the prize ball information counter is 10 or more (step S388), the value of the prize ball information output counter is incremented by 1 (step S38).
9), the value of the prize ball information counter is decremented by 10 (step S
390). The value of the prize ball information output counter is shown in FIG.
Referred to in the information output process (step S30) in the game control process shown in, and if the value is 1 or more, it is set as 1 as a prize ball signal (bit 7 of output port 5: see FIG. 16).
A pulse is output. Therefore, in this embodiment, 1
Each time 0 game balls are paid out as a prize ball, one prize ball signal is output to the outside of the gaming machine.
【0293】そして、総賞球数格納バッファの格納値が
0になったら(ステップS391)、賞球払出中フラグ
をクリアし(ステップS392)、賞球残数がないこと
を報知するために、ランプ制御コマンド用のコマンド送
信テーブルに賞球ランプ51の消灯を示すコマンドデー
タを設定した後(ステップS393)、ランプ制御コマ
ンドの送出処理を実行する(ステップS394)。Then, when the value stored in the total prize ball number storage buffer becomes 0 (step S391), the prize ball in-progress flag is cleared (step S392) to notify that there is no prize ball remaining number. After the command data indicating that the prize ball lamp 51 is turned off is set in the command transmission table for the lamp control command (step S393), the lamp control command sending process is executed (step S394).
【0294】次に、払出制御手段の動作について説明す
る。Next, the operation of the payout control means will be described.
【0295】図44は、払出制御用CPU371周りの
一構成例を示すブロック図である。図44に示すよう
に、電源基板910の電源監視回路(電源監視手段)か
らの電源断信号が、バッファ回路980を介して払出制
御用CPU371のマスク不能割込端子(XNMI端
子)に接続されている。従って、払出制御用CPU37
1は、マスク不能割込処理によって電源断の発生を確認
することができる。また、電源基板910からのリセッ
ト信号と復帰信号とはAND回路385に入力され、A
ND回路385の出力が払出制御用CPU371のリセ
ット端子に入力される。FIG. 44 is a block diagram showing an example of the configuration around the payout control CPU 371. As shown in FIG. 44, a power-off signal from a power supply monitoring circuit (power supply monitoring means) of the power supply board 910 is connected to a non-maskable interrupt terminal (XNMI terminal) of the payout control CPU 371 via a buffer circuit 980. There is. Therefore, the payout control CPU 37
In No. 1, it is possible to confirm the occurrence of power failure by the non-maskable interrupt process. Further, the reset signal and the return signal from the power supply board 910 are input to the AND circuit 385, and A
The output of the ND circuit 385 is input to the reset terminal of the payout control CPU 371.
【0296】払出制御用CPU371のCLK/TRG
2端子には、主基板31からのINT信号が接続されて
いる。CLK/TRG2端子にクロック信号が入力され
ると、払出制御用CPU371に内蔵されているタイマ
カウンタレジスタCLK/TRG2の値がダウンカウン
トされる。そして、レジスタ値が0になると割込が発生
する。従って、タイマカウンタレジスタCLK/TRG
2の初期値を「1」に設定しておけば、INT信号の入
力に応じて割込が発生することになる。なお、INT信
号とは、遊技制御手段から払出制御手段に対する払出制
御コマンドが送出されたことを意味する信号である。払
出制御用CPU371は、INT信号の入力に応じて発
生する割込によって、払出制御コマンド受信処理を開始
する。CLK / TRG of payout control CPU 371
The INT signal from the main board 31 is connected to the two terminals. When a clock signal is input to the CLK / TRG2 terminal, the value of the timer counter register CLK / TRG2 built in the payout control CPU 371 is down-counted. Then, when the register value becomes 0, an interrupt occurs. Therefore, the timer counter register CLK / TRG
If the initial value of 2 is set to "1", an interrupt will occur in response to the input of the INT signal. The INT signal is a signal that means that a payout control command has been sent from the game control means to the payout control means. The payout control CPU 371 starts the payout control command reception process by an interrupt generated in response to the input of the INT signal.
【0297】図45は、この実施の形態における出力ポ
ートの割り当てを示す説明図である。図45に示すよう
に、出力ポートC(アドレス00H)は、払出モータ2
89に出力される駆動信号等の出力ポートである。ま
た、出力ポートD(アドレス01H)は、7セグメント
LEDであるエラー表示LED374に出力される表示
制御信号の出力ポートである。そして、出力ポートE
(アドレス02H)は、振分ソレノイド310に出力さ
れる駆動信号、およびカードユニット50に対するEX
S信号とPRDY信号とを出力するための出力ポートで
ある。FIG. 45 is an explanatory diagram showing output port allocation in this embodiment. As shown in FIG. 45, the output port C (address 00H) is connected to the payout motor 2
89 is an output port for driving signals and the like output to 89. Further, the output port D (address 01H) is an output port of a display control signal output to the error display LED 374 which is a 7-segment LED. And output port E
(Address 02H) is the drive signal output to the distribution solenoid 310 and the EX to the card unit 50.
It is an output port for outputting the S signal and the PRDY signal.
【0298】図46は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図46に示
すように、入力ポートA(アドレス06H)は、主基板
31から送出された払出制御コマンドの8ビットの払出
制御信号を取り込むための入力ポートである。また、入
力ポートB(アドレス07H)のビット0〜1には、そ
れぞれ、賞球カウントスイッチ301Aおよび球貸しカ
ウントスイッチ301Bの検出信号が入力される。ビッ
ト2〜5には、カードユニット50からのBRDY信
号、BRQ信号、VL信号およびクリアスイッチ921
の検出信号が入力される。このように、クリアスイッチ
921の検出信号すなわち操作手段の操作入力は、遊技
球を検出するためのスイッチの検出信号が入力される入
力ポート(8ビット構成の入力部)と同一の入力ポート
におけるビット(入力ポート回路)に入力されている。FIG. 46 is an explanatory diagram showing bit allocation of input ports in this embodiment. As shown in FIG. 46, the input port A (address 06H) is an input port for taking in the 8-bit payout control signal of the payout control command sent from the main board 31. Further, the detection signals of the prize ball count switch 301A and the ball lending count switch 301B are input to bits 0 to 1 of the input port B (address 07H), respectively. Bits 2 to 5 include a BRDY signal, a BRQ signal, a VL signal, and a clear switch 921 from the card unit 50.
Detection signal is input. In this way, the detection signal of the clear switch 921, that is, the operation input of the operating means is a bit at the same input port as the input port (the input unit having the 8-bit configuration) to which the detection signal of the switch for detecting the game ball is input. (Input port circuit).
【0299】図47は、払出制御手段(払出制御用CP
U371およびROM,RAM等の周辺回路)のメイン
処理を示すフローチャートである。メイン処理では、払
出制御用CPU371は、まず、必要な初期設定を行
う。すなわち、払出制御用CPU371は、まず、割込
禁止に設定する(ステップS701)。次に、割込モー
ドを割込モード2に設定し(ステップS702)、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る(ステップS703)。また、払出制御用CPU37
1は、内蔵デバイスレジスタの初期化を行い(ステップ
S704)、CTCおよびPIOの初期化(ステップS
705)を行った後に、RAMをアクセス可能状態に設
定する(ステップS706)。FIG. 47 shows the payout control means (payout control CP.
7 is a flowchart showing a main process of U371 and peripheral circuits such as ROM and RAM. In the main process, the payout control CPU 371 first performs necessary initial settings. That is, the payout control CPU 371 first sets the interruption prohibition (step S701). Next, the interrupt mode is set to the interrupt mode 2 (step S702), and the stack pointer designated address is set to the stack pointer (step S703). Further, the payout control CPU 37
1 initializes built-in device registers (step S704), and initializes CTC and PIO (step S704).
After performing 705), the RAM is set to the accessible state (step S706).
【0300】この実施の形態では、内蔵CTCのうちの
一つのチャネルがタイマモードで使用される。従って、
ステップS704の内蔵デバイスレジスタの設定処理お
よびステップS705の処理において、使用するチャネ
ルをタイマモードに設定するためのレジスタ設定、割込
発生を許可するためのレジスタ設定および割込ベクタを
設定するためのレジスタ設定が行われる。そして、その
チャネルによる割込がタイマ割込として用いられる。タ
イマ割込を例えば2ms毎に発生させたい場合は、初期
値として2msに相当する値が所定のレジスタ(時間定
数レジスタ)に設定される。In this embodiment, one channel of the built-in CTC is used in the timer mode. Therefore,
In the built-in device register setting processing of step S704 and the processing of step S705, register setting for setting the channel to be used in timer mode, register setting for permitting interrupt generation, and register for setting interrupt vector Settings are made. Then, the interrupt by that channel is used as a timer interrupt. When it is desired to generate a timer interrupt every 2 ms, for example, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value.
【0301】なお、タイマモードに設定されたチャネル
(この実施の形態ではチャネル3)に設定される割込ベ
クタは、タイマ割込処理の先頭アドレスに相当するもの
である。具体的は、Iレジスタに設定された値と割込ベ
クタとでタイマ割込処理の先頭アドレスが特定される。
タイマ割込処理では、払出制御処理が実行される。The interrupt vector set in the channel set to the timer mode (channel 3 in this embodiment) corresponds to the start address of the timer interrupt process. Specifically, the start address of the timer interrupt process is specified by the value set in the I register and the interrupt vector.
In the timer interrupt process, payout control process is executed.
【0302】また、内蔵CTCのうちの他の一つのチャ
ネル(この実施の形態ではチャネル2)が、遊技制御手
段からの払出制御コマンド受信のための割込発生用のチ
ャネルとして用いられ、そのチャネルがカウンタモード
で使用される。従って、ステップS704の内蔵デバイ
スレジスタの設定処理およびステップS705の処理に
おいて、使用するチャネルをカウンタモードに設定する
ためのレジスタ設定、割込発生を許可するためのレジス
タ設定および割込ベクタを設定するためのレジスタ設定
が行われる。Also, another one of the built-in CTCs (channel 2 in this embodiment) is used as an interrupt generation channel for receiving a payout control command from the game control means, and that channel is used. Is used in counter mode. Therefore, in the built-in device register setting processing of step S704 and the processing of step S705, in order to set the register setting for setting the channel to be used in the counter mode, the register setting for permitting interrupt generation, and the interrupt vector. Register setting is performed.
【0303】カウンタモードに設定されたチャネル(チ
ャネル2)に設定される割込ベクタは、後述するコマン
ド受信割込処理の先頭アドレスに相当するものである。
具体的は、Iレジスタに設定された値と割込ベクタとで
コマンド受信割込処理の先頭アドレスが特定される。The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the start address of the command reception interrupt process described later.
Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
【0304】この実施の形態では、払出制御用CPU3
71でも割込モード2が設定される。従って、内蔵CT
Cのカウントアップにもとづく割込処理を使用すること
ができる。また、CTCが送出した割込ベクタに応じた
割込処理開始アドレスを設定することができる。In this embodiment, the payout control CPU 3
Also in 71, the interrupt mode 2 is set. Therefore, the built-in CT
An interrupt process based on C count up can be used. Further, it is possible to set the interrupt processing start address according to the interrupt vector sent by the CTC.
【0305】CTCのチャネル2(CH2)のカウント
アップにもとづく割込は、上述したタイマカウンタレジ
スタCLK/TRG2の値が「0」になったときに発生
する割込である。従って、例えばステップS705にお
いて、特定レジスタとしてのタイマカウンタレジスタC
LK/TRG2に初期値「1」が設定される。さらに、
CLK/TRG2端子に入力される信号の立ち上がりま
たは立ち下がりで特定レジスタとしてのタイマカウンタ
レジスタCLK/TRG2のカウント値が−1されるの
であるが、所定の特定レジスタの設定によって、立ち上
がり/立ち下がりの選択を行うことができる。この実施
の形態では、CLK/TRG2端子に入力される信号の
立ち上がりで、タイマカウンタレジスタCLK/TRG
2のカウント値が−1されるような設定が行われる。The interrupt based on the count-up of the channel 2 (CH2) of the CTC is an interrupt that occurs when the value of the above-mentioned timer counter register CLK / TRG2 becomes "0". Therefore, for example, in step S705, the timer counter register C as the specific register
An initial value "1" is set in LK / TRG2. further,
The count value of the timer counter register CLK / TRG2 as a specific register is decremented by -1 at the rising or falling of the signal input to the CLK / TRG2 terminal. You can make a choice. In this embodiment, the timer counter register CLK / TRG is output at the rising edge of the signal input to the CLK / TRG2 terminal.
The count value of 2 is set to -1.
【0306】また、CTCのチャネル3(CH3)のカ
ウントアップにもとづく割込は、CPUの内部クロック
(システムクロック)をカウントダウンしてレジスタ値
が「0」になったら発生する割込であり、後述する2m
sタイマ割込として用いられる。具体的には、CPU3
71の動作クロックを分周したクロックがCTCに与え
られ、クロックの入力によってレジスタの値が減算さ
れ、レジスタの値が0になるとタイマ割込が発生する。
例えば、CH3のレジスタ値はシステムクロックの1/
256周期で減算される。分周したクロックにもとづい
て減算が行われるので、レジスタの初期値は大きくなら
ない。ステップS705において、CH3のレジスタに
は、初期値として2msに相当する値が設定される。Further, the interrupt based on the count up of the channel 3 (CH3) of the CTC is an interrupt that occurs when the register value becomes "0" by counting down the internal clock (system clock) of the CPU, which will be described later. 2m
s Used as a timer interrupt. Specifically, CPU3
A clock obtained by dividing the operation clock of 71 is given to the CTC, the value of the register is subtracted by the input of the clock, and when the value of the register becomes 0, a timer interrupt is generated.
For example, the register value of CH3 is 1 / of the system clock.
It is subtracted in 256 cycles. Since the subtraction is performed based on the divided clock, the initial value of the register does not increase. In step S705, a value corresponding to 2 ms is set as an initial value in the CH3 register.
【0307】CTCのCH2のカウントアップにもとづ
く割込は、CH3のカウントアップにもとづく割込より
も優先順位が高い。従って、同時にカウントアップが生
じた場合に、CH2のカウントアップにもとづく割込、
すなわち、コマンド受信割込処理の実行契機となる割込
の方が優先される。Interrupts based on CTC CH2 count-ups have a higher priority than interrupts based on CH3 count-ups. Therefore, when count-ups occur at the same time, an interrupt based on the count-up of CH2,
That is, the interrupt that triggers the execution of the command reception interrupt process is prioritized.
【0308】次いで、払出制御用CPU371は、入力
ポートB(図46参照)を介して入力されるクリアスイ
ッチ921の出力信号の状態を1回だけ確認する(ステ
ップS707)。その確認においてオンを検出した場合
には、払出制御用CPU371は、通常の初期化処理を
実行する(ステップS711〜ステップS714)。ク
リアスイッチ921がオンである場合(押下されている
場合)には、ローレベルのクリアスイッチ信号が出力さ
れている。なお、入力ポート372では、クリアスイッ
チ信号のオン状態はハイレベルである。また、例えば、
遊技店員は、クリアスイッチ921をオン状態にしなが
ら遊技機に対する電力供給を開始する(例えば電源スイ
ッチ914をオンする)ことによって、容易に初期化処
理を実行させることができる。すなわち、RAMクリア
等を行うことができる。Next, the payout control CPU 371 confirms the state of the output signal of the clear switch 921 input through the input port B (see FIG. 46) only once (step S707). When ON is detected in the confirmation, the payout control CPU 371 executes a normal initialization process (steps S711 to S714). When the clear switch 921 is on (when pressed), a low level clear switch signal is output. In the input port 372, the on state of the clear switch signal is high level. Also, for example,
The game store staff can easily execute the initialization process by starting power supply to the gaming machine (for example, turning on the power switch 914) while turning on the clear switch 921. That is, the RAM clear or the like can be performed.
【0309】なお、払出制御用CPU371も、主基板
31のCPU56と同様に、スイッチの検出信号のオン
判定を行う場合には、例えば、オン状態が少なくとも2
ms(2ms毎に起動される処理の1回目の処理におけ
る検出直前に検出信号がオンした場合)継続しないとス
イッチオンとは見なさないが、クリアスイッチ921の
オン検出の場合には、1回のオン判定でオン/オフが判
定される。すなわち、操作手段としてのクリアスイッチ
921が所定の操作状態であるか否かを払出制御用CP
U371が判定するための初期化要求検出判定期間は、
遊技媒体検出手段としての賞球カウントスイッチ等が遊
技媒体を検出したことを判定するための遊技媒体検出判
定期間とは異なる期間とされている。Note that, like the CPU 56 of the main board 31, the payout control CPU 371 also determines whether the ON state of the switch detection signal is at least 2.
ms (when the detection signal is turned on immediately before the detection in the first processing of the processing started every 2 ms) does not continue, it is not considered to be switch-on, but when the clear switch 921 is detected to be on, ON / OFF is determined by the ON determination. That is, it is determined whether or not the clear switch 921 as the operating means is in a predetermined operating state.
The initialization request detection determination period for U371 to determine is
The period is different from the game medium detection determination period for determining that the prize ball count switch or the like as the game medium detecting means has detected the game medium.
【0310】クリアスイッチ921がオンの状態でない
場合には、払出制御用CPU371は、払出制御用のバ
ックアップRAM領域にバックアップデータが存在して
いるか否かの確認を行う(ステップS708)。例え
ば、主基板31のCPU56の処理と同様に、遊技機へ
の電力供給停止時にセットされるバックアップフラグが
セット状態になっているか否かによって、バックアップ
データが存在しているか否か確認する。バックアップフ
ラグがセット状態になっている場合には、バックアップ
データありと判断する。If the clear switch 921 is not in the ON state, the payout control CPU 371 confirms whether or not backup data exists in the payout control backup RAM area (step S708). For example, similar to the processing of the CPU 56 of the main board 31, whether or not backup data exists is determined by whether or not the backup flag that is set when the power supply to the gaming machine is stopped is set. If the backup flag is set, it is determined that there is backup data.
【0311】バックアップありを確認したら、払出制御
用CPU371は、バックアップRAM領域のデータチ
ェック(この例ではパリティチェック)を行う。不測の
停電等の電力供給の停止が生じた後に復旧した場合に
は、バックアップRAM領域のデータは保存されていた
はずであるから、チェック結果は正常になる。チェック
結果が正常でない場合には、内部状態を電力供給の停止
時の状態に戻すことができないので、不足の停電等から
の復旧時ではなく電源投入時に実行される初期化処理を
実行する。When it is confirmed that there is a backup, the payout control CPU 371 performs a data check of the backup RAM area (parity check in this example). When the power is restored after the power supply is stopped due to an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, it is not possible to return the internal state to the state at the time of stopping the power supply, so the initialization process executed when the power is turned on is executed instead of when the power is restored from an insufficient power failure.
【0312】チェック結果が正常であれば(ステップS
709)、払出制御用CPU371は、内部状態を電力
供給停止時の状態に戻すための払出状態復旧処理を行う
(ステップS710)。そして、バックアップRAM領
域に保存されていたPC(プログラムカウンタ)の指す
アドレスに復帰する。If the check result is normal (step S
709), the payout control CPU 371 performs a payout state recovery process for returning the internal state to the state at the time of stopping the power supply (step S710). Then, it returns to the address pointed to by the PC (program counter) stored in the backup RAM area.
【0313】払出制御用CPU371は、バックアップ
フラグとチェックサム等のチェックデータとを用いてバ
ックアップRAM領域のデータが保存されているか否か
を確認する。すなわち、電力供給が復帰した場合には、
電力供給が停止する前の制御状態に復旧させるか否かを
決定するための複数の復旧条件(この例ではバックアッ
プフラグが正常に保存されていたこととチェックサムが
正常であったこと)がすべて成立した場合に、変動デー
タ記憶手段に保存されていた記憶内容にもとづいて制御
状態を復旧させる復旧処理を実行し、複数の復旧条件の
うち少なくとも1つの条件が不成立であった場合に変動
データ記憶手段の記憶内容を初期化する初期化処理を実
行可能である。複数の復旧条件を用いることによって、
遊技状態を電力供給停止時の状態に正確に戻すことがで
きる。すなわち、バックアップRAM領域のデータにも
とづく状態復旧処理の確実性が向上する。なお、操作手
段から操作信号が出力された場合には、複数の復旧条件
に関わらず初期化処理を実行する(ステップS70
7)。なお、この実施の形態では、バックアップフラグ
とチェックデータとの双方を用いてバックアップRAM
領域のデータが保存されているか否かを確認している
が、いずれか一方のみを用いてもよい。すなわち、バッ
クアップフラグとチェックデータとのいずれかを、状態
復旧処理を実行するための契機としてもよい。The payout control CPU 371 confirms whether or not the data in the backup RAM area is stored using the backup flag and the check data such as the checksum. That is, when the power supply is restored,
All of the multiple restoration conditions (in this example, the backup flag was saved normally and the checksum was normal) that determine whether to restore the control state before the power supply was stopped When the condition is satisfied, the recovery process for recovering the control state is executed based on the stored contents stored in the variable data storage means, and the variable data storage is performed when at least one condition among the plurality of recovery conditions is not satisfied. It is possible to execute an initialization process for initializing the stored contents of the means. By using multiple recovery conditions,
It is possible to accurately return the game state to the state when the power supply was stopped. That is, the certainty of the state restoration process based on the data in the backup RAM area is improved. When the operation signal is output from the operation means, the initialization process is executed regardless of the plurality of restoration conditions (step S70).
7). In this embodiment, the backup RAM is used by using both the backup flag and the check data.
Although it is confirmed whether or not the data of the area is stored, only one of them may be used. That is, either the backup flag or the check data may be used as a trigger for executing the state restoration process.
【0314】初期化処理では、払出制御用CPU371
は、まず、RAMクリア処理を行う(ステップS71
1)。また、RAM領域のフラグやカウンタなどに初期
値を設定する。よって、総合個数記憶(図53参照)お
よび貸し球個数記憶の格納値がクリアされ、それぞれに
格納値として「0」が設定される。すなわち、総合個数
記憶に記憶されている賞球の未払出総数に初期値(「0
個」)が設定されるとともに、貸し球個数記憶に記憶さ
れている未払出の球貸し個数に初期値(「0個」)が設
定される。また、払出制御基板37が備えるRAM領域
に設けられているフラグやカウンタなども初期設定がな
される。そして、2ms毎に定期的にタイマ割込がかか
るように払出制御用CPU371に設けられているCT
Cのレジスタの設定が行われる(ステップS712)。
すなわち、初期値として2msに相当する値が所定のレ
ジスタ(時間定数レジスタ)に設定される。また、この
実施の形態では、払出制御用CPU371は、初期状態
として払出禁止状態に設定する(ステップS713)。
なお、払出禁止状態に設定するときには、例えば払出モ
ータ289の駆動が停止されるとともに払出停止中であ
ることを示す内部フラグ(払出停止中フラグ)がセット
される。すなわち、ステップS713では、払い出しが
禁止された状態であることを示すデータ(セットされた
払出停止中フラグ)を所定の記憶領域に記憶する処理が
実行されている。払出停止中フラグについては、あとで
詳しく説明する。そして、初期設定処理のステップS7
01において割込禁止とされているので、初期化処理を
終える前に割込が許可される(ステップS714)。In the initialization processing, the payout control CPU 371
First performs a RAM clear process (step S71).
1). Also, initial values are set in flags and counters in the RAM area. Therefore, the stored values in the total number storage (see FIG. 53) and the loaned ball number storage are cleared, and "0" is set as the stored value in each. That is, the initial value (“0
“)” Is set, and an initial value (“0”) is set to the unpaid ball lending number stored in the lending ball number storage. Further, the flags and counters provided in the RAM area of the payout control board 37 are also initialized. Then, a CT provided in the payout control CPU 371 so that a timer interrupt is periodically applied every 2 ms.
The register of C is set (step S712).
That is, a value corresponding to 2 ms as an initial value is set in a predetermined register (time constant register). Further, in this embodiment, the payout control CPU 371 sets the payout prohibition state as an initial state (step S713).
When the payout prohibition state is set, for example, the driving of the payout motor 289 is stopped and an internal flag (payout stoppage flag) indicating that the payout is stopped is set. That is, in step S713, a process of storing data indicating that the payout is prohibited (a set payout suspension flag) in a predetermined storage area is executed. The payout suspension flag will be described in detail later. Then, step S7 of the initialization process
Since the interrupt is prohibited in 01, the interrupt is permitted before the initialization processing is completed (step S714).
【0315】この実施の形態では、払出制御用CPU3
71の内蔵CTCが繰り返しタイマ割込を発生するよう
に設定される。この実施の形態では、繰り返し周期は2
msに設定される。そして、タイマ割込が発生すると、
図48に示すように、タイマ割込があったことを示すタ
イマ割込フラグがセットされる(ステップS792)。
そして、メイン処理において、タイマ割込フラグがセッ
トされたことが検出されたら(ステップS715)、タ
イマ割込フラグがリセットされるとともに(ステップS
751)、払出制御処理(ステップS751〜S76
0)が実行される。In this embodiment, the payout control CPU 3
71 built-in CTCs are set to repeatedly generate timer interrupts. In this embodiment, the repetition period is 2
Set to ms. And when a timer interrupt occurs,
As shown in FIG. 48, a timer interrupt flag indicating that a timer interrupt has occurred is set (step S792).
Then, in the main process, when it is detected that the timer interrupt flag is set (step S715), the timer interrupt flag is reset (step S715).
751), payout control process (steps S751 to S76)
0) is executed.
【0316】なお、タイマ割込では、図48に示すよう
に、最初に割込許可状態に設定される(ステップS79
1)。よって、タイマ割込処理中では割込許可状態にな
り、INT信号の入力にもとづく払出制御コマンド受信
処理を優先して実行することができる。In the timer interruption, as shown in FIG. 48, the interruption permission state is first set (step S79).
1). Therefore, during the timer interrupt process, the interrupt enable state is set, and the payout control command reception process based on the input of the INT signal can be preferentially executed.
【0317】払出制御処理において、払出制御用CPU
371は、まず、入力ポート372bに入力される賞球
カウントスイッチ301Aや球貸しカウントスイッチ3
01B等のスイッチがオンしたか否かを判定する(スイ
ッチ処理:ステップS752)。In the payout control process, the payout control CPU
371: First, the prize ball count switch 301A and the ball lending count switch 3 input to the input port 372b.
It is determined whether a switch such as 01B is turned on (switch process: step S752).
【0318】次に、払出制御用CPU371は、主基板
31から払出禁止状態指定コマンドを受信していたら払
出禁止状態に設定し、払出可能状態指定コマンドを受信
していたら払出禁止状態の解除を行う(払出禁止状態設
定処理:ステップS753)。また、受信した払出制御
コマンドを解析し、解析結果に応じた処理を実行する
(コマンド解析実行処理:ステップS754)。さら
に、プリペイドカードユニット制御処理を行う(ステッ
プS755)。Next, the payout control CPU 371 sets the payout prohibition state when the payout prohibition state designation command is received from the main board 31, and releases the payout prohibition state when the payout possible state designation command is received. (Payout prohibited state setting process: step S753). Further, it analyzes the received payout control command and executes processing according to the analysis result (command analysis execution processing: step S754). Further, prepaid card unit control processing is performed (step S755).
【0319】次いで、払出制御用CPU371は、球貸
し要求に応じて貸し球を払い出す制御を行う(ステップ
S756)。このとき、払出制御用CPU371は、振
分ソレノイド310によって球振分部材311を球貸し
側に設定する。Next, the payout control CPU 371 controls the payout of the lent sphere in response to the sphere lending request (step S756). At this time, the payout control CPU 371 sets the ball distribution member 311 to the ball lending side by the distribution solenoid 310.
【0320】さらに、払出制御用CPU371は、総合
個数記憶に格納された個数の賞球を払い出す賞球制御処
理を行う(ステップS757)。このとき、払出制御用
CPU371は、振分ソレノイド310によって球振分
部材311を賞球側に設定する。そして、出力ポート3
72cおよび中継基板72を介して球払出装置97の払
出機構部分における払出モータ289に対して駆動信号
を出力し、所定の回転数分払出モータ289を回転させ
る払出モータ制御処理を行う(ステップS758)。Further, the payout control CPU 371 performs a prize ball control process for paying out the number of prize balls stored in the total number memory (step S757). At this time, the payout control CPU 371 sets the ball distribution member 311 to the prize ball side by the distribution solenoid 310. And output port 3
A drive signal is output to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the 72c and the relay board 72 to perform payout motor control processing for rotating the payout motor 289 for a predetermined number of rotations (step S758). .
【0321】なお、この実施の形態では、払出モータ2
89としてステッピングモータが用いられ、それらを制
御するために1−2相励磁方式が用いられる。従って、
具体的には、払出モータ制御処理において、8種類の励
磁パターンデータが繰り返し払出モータ289に出力さ
れる。また、この実施の形態では、各励磁パターンデー
タが4msずつ出力される。In this embodiment, the payout motor 2
A stepping motor is used as 89, and a 1-2 phase excitation method is used to control them. Therefore,
Specifically, in the payout motor control process, eight types of excitation pattern data are repeatedly output to the payout motor 289. Further, in this embodiment, each excitation pattern data is output by 4 ms.
【0322】次いで、エラー検出処理が行われ、その結
果に応じてエラー表示LED374に所定の表示を行う
(エラー処理:ステップS759)。また、遊技機外部
に出力される球貸し個数信号を出力する処理等を行う
(出力処理:ステップS760)。Next, error detection processing is performed, and predetermined display is performed on the error display LED 374 according to the result (error processing: step S759). In addition, processing such as outputting a ball lending number signal output to the outside of the gaming machine is performed (output processing: step S760).
【0323】なお、図45に示す出力ポートCは、払出
制御処理における払出モータ制御処理(ステップS75
8)でアクセスされる。また、出力ポートDは、払出制
御処理におけるエラー処理(ステップS759)でアク
セスされる。そして、出力ポートEは、払出制御処理に
おける球貸し制御処理(ステップS756)および賞球
制御処理(ステップS757)でアクセスされる。The output port C shown in FIG. 45 has a payout motor control process (step S75) in the payout control process.
Accessed in 8). Further, the output port D is accessed by the error processing in the payout control processing (step S759). Then, the output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
【0324】図49は、ステップS710の払出状態復
旧処理の一例を示すフローチャートである。払出状態復
旧処理において、払出制御用CPU371は、まず、ス
タックポインタの復帰処理を行う(ステップS73
1)。スタックポインタの値は、後述する電力供給停止
時処理において、所定のRAMエリア(電源バックアッ
プされている)に退避している。よって、ステップS7
31では、そのRAMエリアの値をスタックポインタに
設定することによって復帰させる。なお、復帰されたス
タックポインタが指す領域(すなわちスタック領域)に
は、電力供給が停止したときのレジスタ値やプログラム
カウンタ(PC)の値が退避している。FIG. 49 is a flow chart showing an example of the payout state recovery process of step S710. In the payout state recovery process, the payout control CPU 371 first performs a stack pointer return process (step S73).
1). The value of the stack pointer is saved in a predetermined RAM area (power source is backed up) in the power supply stoppage process described later. Therefore, step S7
At 31, the value in the RAM area is set in the stack pointer to restore the value. In the area pointed to by the restored stack pointer (that is, the stack area), the register value and the value of the program counter (PC) when the power supply is stopped are saved.
【0325】次いで、払出制御用CPU371は、復旧
する払い出しに関する状態として、この実施の形態では
払出禁止状態に設定する(ステップS732)。なお、
払出禁止状態に設定するときには、例えば払出モータ2
89の駆動が停止されるとともに払出停止中であること
を示す内部フラグ(払出停止中フラグ)がセットされ
る。すなわち、ステップS732では、払い出しが禁止
された状態であることを示すデータ(セットされた払出
停止中フラグ)を所定の記憶領域に記憶する処理が実行
されている。払出停止中フラグについては、あとで詳し
く説明する。Next, the payout control CPU 371 sets the payout prohibition state in this embodiment as a state related to the payout to be restored (step S732). In addition,
When setting the payout prohibition state, for example, the payout motor 2
The driving of 89 is stopped, and an internal flag (payment stop flag) indicating that the payout is stopped is set. That is, in step S732, a process of storing the data indicating that the payout is prohibited (the set payout suspension flag) in a predetermined storage area is executed. The payout suspension flag will be described in detail later.
【0326】また、払出制御用CPU371は、バック
アップフラグをクリアする(ステップS733)すなわ
ち、前回の電力供給停止時に所定の記憶保護処理が実行
されたことを示すフラグをリセットする。また、スタッ
ク領域から各種レジスタの退避値を読み出して、各種レ
ジスタに設定する(ステップS734)。すなわち、レ
ジスタ復元処理を行う。そして、パリティフラグがオン
していない場合には割込許可状態にする(ステップS7
35,S736)。最後に、AFレジスタ(アキュミュ
レータとフラグのレジスタ)をスタック領域から復元す
る(ステップS737)。Further, the payout control CPU 371 clears the backup flag (step S733), that is, resets the flag indicating that a predetermined storage protection process has been executed at the previous power supply stop. Further, the save values of various registers are read from the stack area and set in the various registers (step S734). That is, register restoration processing is performed. Then, when the parity flag is not turned on, the interrupt enable state is set (step S7).
35, S736). Finally, the AF register (accumulator and flag register) is restored from the stack area (step S737).
【0327】そして、RET命令が実行されるのである
が、ここでのリターン先は、払出状態復旧処理をコール
した部分ではない。なぜなら、ステップS731におい
てスタックポインタの復帰処理がなされ、復帰されたス
タックポインタが指すスタック領域に格納されているリ
ターンアドレスは、プログラムにおける前回の電力供給
停止時にNMIが発生したアドレスである。従って、ス
テップS737の次のRET命令によって、電力供給停
止時にNMIが発生したアドレスにリターンする。すな
わち、スタック領域に退避されていたアドレスにもとづ
いて復旧制御が実行されている。Then, the RET instruction is executed, but the return destination here is not the portion that called the payout state recovery processing. This is because the stack pointer restoration process is performed in step S731, and the return address stored in the stack area pointed to by the restored stack pointer is the address where the NMI occurred at the time of the previous power supply stop in the program. Therefore, the next RET instruction in step S737 returns to the address where the NMI occurred when the power supply was stopped. That is, the recovery control is executed based on the address saved in the stack area.
【0328】図50〜図52は、電源基板910からの
電源断信号に応じて実行されるマスク不能割込処理(N
MI処理:電力供給停止時処理)の処理例を示すフロー
チャートである。この例では、NMIに応じて電力供給
停止時処理が実行されるが、電源断信号を払出制御用C
PU371のマスク可能端子に接続し、マスク可能割込
処理によって電力供給停止時処理を実行してもよい。ま
た、電源断信号を入力ポートに入力し、入力ポートのチ
ェック結果に応じて電力供給停止時処理を実行してもよ
い。50 to 52 show a non-maskable interrupt process (N) executed in response to a power-off signal from power supply board 910.
It is a flow chart which shows the example of processing of MI processing: processing at the time of power supply stop. In this example, the process at the time of stopping the power supply is executed according to the NMI, but a power-off signal is sent to the payout control C
You may connect to the maskable terminal of PU371 and may perform a power supply stop process by a maskable interrupt process. Alternatively, a power-off signal may be input to the input port, and the power supply stoppage process may be executed according to the check result of the input port.
【0329】マスク不能割込処理において、払出制御用
CPU371は、AFレジスタを所定のバックアップR
AM領域に退避する(ステップS801)。また、割込
フラグをパリティフラグにコピーする(ステップS80
2)。パリティフラグはバックアップRAM領域に形成
されている。また、BCレジスタ、DEレジスタ、HL
レジスタ、IXレジスタおよびスタックポインタをバッ
クアップRAM領域に退避する(ステップS804〜8
08)。なお、電源復旧時には、退避された内容にもと
づいてレジスタ内容が復元され、パリティフラグの内容
に応じて、割込許可状態/禁止状態の内部設定がなされ
る。In the non-maskable interrupt processing, the payout control CPU 371 sets the AF register to a predetermined backup R.
It is saved in the AM area (step S801). Also, the interrupt flag is copied to the parity flag (step S80).
2). The parity flag is formed in the backup RAM area. Also, BC register, DE register, HL
The registers, IX register and stack pointer are saved in the backup RAM area (steps S804-8).
08). When the power is restored, the register contents are restored based on the saved contents, and the interrupt enable / disable state is internally set according to the contents of the parity flag.
【0330】なお、この実施の形態では、払出モータ2
89として、払出制御用CPU371からのパルス信号
(駆動信号)によって回転するステッピングモータが用
いられている。従って、払出モータ289に対するパル
ス信号の出力が停止されることによって、球払出装置9
7の駆動は停止する。In this embodiment, the payout motor 2
As 89, a stepping motor that is rotated by a pulse signal (drive signal) from the payout control CPU 371 is used. Therefore, by stopping the output of the pulse signal to the payout motor 289, the ball payout device 9
The driving of 7 is stopped.
【0331】次いで、払出制御用CPU371は、クリ
アデータ(00)を適当なレジスタにセットし(ステッ
プS809)、処理数(この例では「2」)を別のレジ
スタにセットする(ステップS810)。また、出力ポ
ートCのアドレス(この例では「00H」)をIOポイ
ンタに設定する(ステップS811)。IOポインタと
して、さらに別のレジスタが用いられる。Next, the payout control CPU 371 sets the clear data (00) in an appropriate register (step S809), and sets the processing number (“2” in this example) in another register (step S810). Further, the address of the output port C (“00H” in this example) is set in the IO pointer (step S811). Another register is used as the IO pointer.
【0332】そして、IOポインタが指すアドレスにク
リアデータをセットするとともに(ステップS81
2)、IOポインタの値を1増やし(ステップS81
3)、処理数の値を1減算する(ステップS814)。
ステップS812〜S814の処理が、処理数の値が0
になるまで繰り返される(ステップS815)。その結
果、出力ポートCおよび出力ポートD(図45参照)に
クリアデータが設定される。図45に示すように、この
例では、「1」がオン状態であり、クリアデータである
「00」が各出力ポートにセットされるので、出力ポー
トCおよび出力ポートDの全てのポートがオフ状態にな
る。この例では、出力ポートEのクリア処理は実行され
ないので、振分ソレノイド310の出力ポートはオフ状
態とはされない。なお、出力ポートEにおける振分ソレ
ノイド310の出力ポート以外の出力ポートについて
も、クリア処理を行うようにしてもよい。Then, the clear data is set to the address pointed to by the IO pointer (step S81).
2), the value of the IO pointer is incremented by 1 (step S81
3), 1 is subtracted from the value of the number of processes (step S814).
In the processes of steps S812 to S814, the value of the number of processes is 0.
Is repeated (step S815). As a result, clear data is set in the output port C and the output port D (see FIG. 45). As shown in FIG. 45, in this example, “1” is in the ON state and clear data “00” is set in each output port, so that all the output ports C and D are off. It becomes a state. In this example, since the output port E is not cleared, the output port of the distribution solenoid 310 is not turned off. The clearing process may be performed on the output ports other than the output port of the distribution solenoid 310 in the output port E.
【0333】その後、この実施の形態では、所定期間
(以下、「払出確認期間」という)、払出検出手段とし
ての賞球カウントスイッチ301A(賞遊技媒体払出検
出手段に相当)および球貸しカウントスイッチ301B
(貸出遊技媒体払出検出手段に相当)の検出信号をチェ
ックする。そして、賞球カウントスイッチ301Aがオ
ンしたら総合個数記憶の内容を1減らす。また、球貸し
カウントスイッチ301Bがオンしたら貸し球個数記憶
の内容を1減らす。Thereafter, in this embodiment, a prize ball count switch 301A (corresponding to prize game medium payout detection means) and a ball lending count switch 301B for a predetermined period (hereinafter referred to as "payout confirmation period").
The detection signal (corresponding to the rental game medium payout detection means) is checked. When the prize ball count switch 301A is turned on, the content of the total number memory is decremented by 1. When the ball lending count switch 301B is turned on, the content of the number of lent balls is reduced by one.
【0334】なお、この実施の形態では、払出確認期間
を計測するために、払出確認期間計測用カウンタが用い
られる。払出確認期間計測用カウンタの値は、初期値m
から、以下に説明するスイッチ検出処理のループ(S8
17から始まってS817に戻るループ)が1回実行さ
れる毎に−1され、その値が0になると、払出確認期間
が終了したとする。検出処理のループでは、例外はある
がほぼ一定の処理が行われるので、ループの1周に要す
る時間のm倍の時間が、ほぼ払出確認期間に相当する。In this embodiment, a payout confirmation period measuring counter is used to measure the payout confirmation period. The value of the payout confirmation period measurement counter is the initial value m.
From the loop of the switch detection processing described below (S8
It is assumed that the payout confirmation period ends when the loop starting from 17 and returning to S817) is performed by -1 each time the value becomes 0. Although there is an exception in the detection processing loop, almost constant processing is performed, and therefore, a time m times the time required for one round of the loop is substantially equivalent to the payout confirmation period.
【0335】払出確認期間を計測するために、払出制御
用CPU371の内蔵タイマを用いてもよい。すなわ
ち、スイッチ検出処理開始時に、内蔵タイマに所定値
(払出確認期間に相当)を設定しておく。そして、スイ
ッチ検出処理のループが1回実行される毎に、内蔵タイ
マのカウント値をチェックする。そして、カウント値が
0になったら、払出確認期間が終了したとする。内蔵タ
イマの値が0になったことを検出するために内蔵タイマ
による割込を用いることもできるが、この段階では制御
内容(RAMに格納されている各値など)を変化させな
いように、割込を用いず、内蔵タイマのカウント値を読
み出してチェックするようなプログラム構成の方が好ま
しい。また、払出確認期間は、遊技球が、球払出装置9
7から落下した時点から、賞球カウントスイッチ301
Aまたは球貸しカウントスイッチ301Bに到達するま
での時間以上に設定される。The built-in timer of the payout control CPU 371 may be used to measure the payout confirmation period. That is, a predetermined value (corresponding to the payout confirmation period) is set in the built-in timer at the start of the switch detection process. Then, the count value of the built-in timer is checked every time the loop of the switch detection processing is executed once. Then, when the count value becomes 0, it is assumed that the payout confirmation period has ended. An interrupt by the built-in timer can be used to detect that the value of the built-in timer has become 0. It is preferable to use a program configuration in which the count value of the built-in timer is read out and checked without using the program. Also, during the payout confirmation period, the game ball is the ball payout device 9
Award ball count switch 301 from the time of dropping from 7
It is set to be equal to or longer than the time required to reach A or the ball lending count switch 301B.
【0336】少なくとも、スイッチ検出処理が実行され
る払出確認期間(遊技球が球払出装置97から落下した
時点から賞球カウントスイッチ301Aや球貸しカウン
トスイッチ301Bに到達するまでの期間以上の期間。
例えば、100[ms]〜150[ms]程度。)で
は、賞球カウントスイッチ301Aおよび球貸しカウン
トスイッチ301Bが遊技球を検出できる状態でなけれ
ばならない。そこで、この実施の形態では、図9に示さ
れたように、電源基板910におけるコンバータIC9
20の入力側に比較的大容量の補助駆動電源としてのコ
ンデンサ923が接続されている。よって、遊技機に対
する電力供給停止時にも、ある程度の期間は+12V電
源電圧がスイッチ駆動可能な範囲に維持され、賞球カウ
ントスイッチ301Aおよび球貸しカウントスイッチ3
01Bが動作可能になる。その期間が、払出確認期間以
上になるように、コンデンサの容量が決定される。払出
確認期間が長い程、あるいは払出確認期間以上とされる
スイッチ駆動可能な期間に余裕を持たせる程、より容量
の大きいコンデンサが必要になるため、払出確認期間を
短く設定するとともに、スイッチ駆動可能な期間に余裕
を持たせすぎないようにすることが望ましい。At least the payout confirmation period in which the switch detection processing is executed (the period from the time when the game ball falls from the ball payout device 97 to the time when it reaches the prize ball count switch 301A or the ball lend count switch 301B).
For example, about 100 [ms] to 150 [ms]. ), The prize ball count switch 301A and the ball lending count switch 301B must be in a state where the game ball can be detected. Therefore, in this embodiment, as shown in FIG. 9, the converter IC 9 in the power supply board 910 is
A capacitor 923 as an auxiliary driving power source having a relatively large capacity is connected to the input side of 20. Therefore, even when the power supply to the gaming machine is stopped, the + 12V power supply voltage is maintained within the switchable range for a certain period of time, and the prize ball count switch 301A and the ball lending count switch 3
01B becomes operational. The capacity of the capacitor is determined so that the period is longer than the payout confirmation period. The longer the payout confirmation period is, or the longer the switchable period is longer than the payout confirmation period, the larger the capacity of the capacitor that is needed.Therefore, the payout confirmation period can be set shorter and the switch can be driven. It is advisable not to allow too much margin for a certain period.
【0337】なお、入力ポートおよび払出制御用CPU
371も、コンバータIC920で作成される+5V電
源で駆動されるので、電力供給停止時にも、比較的長い
期間動作可能になっている。It should be noted that the input port and the payout control CPU
Since the 371 is also driven by the + 5V power source created by the converter IC 920, it can be operated for a relatively long period even when the power supply is stopped.
【0338】さらに、この実施の形態では、賞球路と貸
し球路とを切り換えるために振分ソレノイド310が用
いられている。よって、図9に示されたコンデンサ92
4の容量は、少なくとも上記の払出確認期間の間、振分
ソレノイド310を駆動できるような容量になってい
る。なお、コンデンサ924は、各電気部品に電力供給
を行うためのライン(コネクタ915の入力側のライ
ン)に接続されているが、電源断信号に応じて遊技制御
手段が他のソレノイド(大入賞口開閉用等)の駆動信号
をオフ状態にしているので、電源断信号発生後では、コ
ンデンサ924は、各ソレノイドのうちでは振分ソレノ
イド310のみを駆動できればよい。Further, in this embodiment, the distribution solenoid 310 is used to switch between the prize ball path and the rental ball path. Therefore, the capacitor 92 shown in FIG.
The capacity of No. 4 is such that the distribution solenoid 310 can be driven at least during the above-mentioned payout confirmation period. The capacitor 924 is connected to a line for supplying electric power to each electric component (a line on the input side of the connector 915), but the game control means is operated by another solenoid (large winning opening) in response to the power-off signal. Since the drive signals (for opening and closing, etc.) are in the OFF state, the capacitor 924 needs only to drive only the distribution solenoid 310 among the solenoids after the power-off signal is generated.
【0339】なお、この実施の形態で用いられているコ
ンデンサ923およびコンデンサ924は補助駆動電源
の一つの例であるが、補助駆動電源として他のものを用
いてもよい。少なくとも、上記の払出確認期間の間は、
賞球カウントスイッチ301A、球貸しカウントスイッ
チ301B、振分ソレノイド310および払出制御用C
PU371等の払出制御手段を駆動できるものであれ
ば、他の態様の補助駆動電源を用いることができる。The capacitors 923 and 924 used in this embodiment are examples of the auxiliary driving power source, but other auxiliary driving power sources may be used. At least during the above payment confirmation period,
Prize ball count switch 301A, ball lending count switch 301B, sorting solenoid 310 and payout control C
As long as the payout control means such as the PU 371 can be driven, an auxiliary drive power source of another aspect can be used.
【0340】払出検出手段からの検出信号の入力処理
(スイッチ検出処理)では、払出制御用CPU371
は、まず、払出確認期間計測用カウンタに、払出確認期
間に対応した値mを設定する(ステップS816)。そ
して、払出制御用CPU371は、払出確認期間計測用
カウンタの値を−1し(ステップS817)、払出確認
期間計測用カウンタの値を確認する(ステップS81
8)。その値が0であれば、スイッチ検出処理を終了
し、制御状態を保存するための処理に移行する。In the input processing of the detection signal from the payout detecting means (switch detection processing), the payout control CPU 371.
First, the value m corresponding to the payout confirmation period is set in the payout confirmation period measuring counter (step S816). Then, the payout control CPU 371 decrements the value of the payout confirmation period measurement counter by 1 (step S817), and confirms the value of the payout confirmation period measurement counter (step S81).
8). If the value is 0, the switch detection process is terminated and the process proceeds to a process for saving the control state.
【0341】払出確認期間計測用カウンタの値が0にな
っていなければ、賞球カウントスイッチオン中であるか
否か確認する(ステップS819)。この確認は、後述
する賞球カウントスイッチON中フラグの状態を確認す
ることで行われる。賞球カウントスイッチON中フラグ
がセットされていれば、賞球カウントスイッチオン中で
あると判定し、検出期間用カウンタの値を1減らした後
(ステップS820)、検出期間用カウンタの値が0に
なったか否か確認する(ステップS821)。0になっ
ていれば、入力ポートを介して賞球カウントスイッチ3
01Aの検出信号を確認し(ステップS822)、オン
状態を示していれば、賞球カウントスイッチ301Aが
確実にオンしたとして、総合個数記憶の値を1減らす
(ステップS823)。If the value of the payout confirmation period measuring counter is not 0, it is confirmed whether or not the prize ball count switch is on (step S819). This confirmation is performed by confirming the state of the flag for turning on the prize ball count switch, which will be described later. If the prize ball count switch ON flag is set, it is determined that the prize ball count switch is ON, the value of the detection period counter is decremented by 1 (step S820), and then the value of the detection period counter is set to 0. It is confirmed whether or not (step S821). If it is 0, prize ball count switch 3 via the input port
If the detection signal of 01A is confirmed (step S822) and it is in the ON state, it is determined that the prize ball count switch 301A is surely turned on and the value of the total number memory is decremented by 1 (step S823).
【0342】ステップS819で、賞球カウントスイッ
チオン中でないこと(賞球カウントスイッチON中フラ
グがセットされていないこと)を確認したら、入力ポー
トを介して賞球カウントスイッチ301Aの検出信号を
確認し(ステップS824)、オン状態を示していれ
ば、賞球カウントスイッチON中フラグをセットすると
ともに(ステップS825)、検出期間用カウンタに初
期値nをセットする(ステップS826)。If it is confirmed in step S819 that the prize ball count switch is not on (the prize ball count switch ON flag is not set), the detection signal of the prize ball count switch 301A is confirmed via the input port. (Step S824) If it is in the on state, the prize ball count switch ON flag is set (step S825), and the initial value n is set in the detection period counter (step S826).
【0343】以上の処理によって、払出確認期間内に賞
球カウントスイッチ301Aがオンしたら、総合個数記
憶の値が−1される。バックアップRAMの内容を保存
するための処理は、このようなスイッチ検出処理の後で
行われるので、払出が完了した賞球について、必ず総合
個数記憶が−1される。従って、遊技球の払出に関し
て、保存される制御状態に矛盾が生じてしまうことが防
止される。また、上記のスイッチ検出処理では、検出期
間用カウンタを用いたタイマ処理が施されている。すな
わち、一度賞球カウントスイッチ301Aのオンが検出
された後、所定時間(S817からS821に至りS8
17に戻るループにおける処理時間のn倍:遊技媒体検
出判定期間)の経過後にもオンが検出されないとスイッ
チオンと見なされない。つまり、最初のオン検出後、所
定の遊技媒体検出判定期間経過後にもオン検出した場合
に、1個の賞球の払出が完了したと見なされる。従っ
て、誤ってスイッチオン検出がなされてしまうことは防
止される。By the above processing, when the prize ball count switch 301A is turned on within the payout confirmation period, the value of the total number stored is decremented by one. Since the processing for storing the contents of the backup RAM is performed after such a switch detection processing, the total number of stored prize balls is always -1. Therefore, regarding the payout of the game balls, it is possible to prevent the stored control state from being inconsistent. Further, in the above switch detection processing, timer processing using a detection period counter is performed. That is, once the prize ball count switch 301A is detected to be on, a predetermined time (from S817 to S821, S8
If n is not detected even after elapse of n times the processing time in the loop returning to 17: game medium detection determination period), it is not considered to be switch on. In other words, after the first ON detection, when the ON detection is performed after the lapse of a predetermined game medium detection determination period, it is considered that one prize ball has been paid out. Therefore, erroneous switch-on detection can be prevented.
【0344】この場合、例えば、遊技媒体検出判定期間
がほぼ2msとなるようにnを設定すれば、遊技媒体検
出判定期間を通常遊技媒体検出判定期間(電力供給停止
時処理での処理でない、通常の遊技状態において遊技媒
体の有無を判定するための期間。この実施の形態では、
後述する図56における751cで賞球カウントスイッ
チオンフラグの値が2であることが確認されるまでの2
ms以上の期間)と同じ期間とすることが可能になる。
このように構成すれば、通常の制御とほぼ同一の条件
で、賞球カウントスイッチ301Aがオンしたか否かを
判定することが可能になる。In this case, for example, if n is set so that the game medium detection determination period is approximately 2 ms, the game medium detection determination period is set to the normal game medium detection determination period (not the power supply stop process, the normal A period for determining the presence or absence of a game medium in the game state of.
It is 2 until it is confirmed that the value of the prize ball count switch on flag is 2 at 751c in FIG. 56 described later.
The period can be the same as the period (ms or more).
According to this structure, it is possible to determine whether or not the prize ball count switch 301A is turned on under substantially the same conditions as the normal control.
【0345】なお、通常時のスイッチ処理(図47にお
けるステップS752)でも、誤検出防止用のタイマ処
理が施されている。よって、そのような通常時のスイッ
チ処理をコールするようにしてもよい。また、ここで
は、検出期間用カウンタを用いたタイマ処理が行われた
が、払出確認期間の計測の場合にCPU内蔵タイマを用
いてもよいのと同様、CPU内蔵タイマを用いてスイッ
チ検出処理におけるタイマ処理を実現してもよい。In the normal switch process (step S752 in FIG. 47), the timer process for preventing erroneous detection is also performed. Therefore, you may make it call such a switch process at the time of normal. Although the timer process using the detection period counter is performed here, the CPU built-in timer may be used in the case of measuring the payout confirmation period, as in the switch detection process. You may implement | achieve a timer process.
【0346】賞球カウントスイッチオン中でなく、か
つ、賞球カウントスイッチ301Aのオン状態が検出で
きない場合には、球貸しカウントスイッチ301Bにつ
いてスイッチ検出処理を行う。すなわち、払出制御用C
PU371は、球貸しカウントスイッチオン中であるか
否か確認する(ステップS827)。オン中であれば、
検出期間用カウンタの値を1減らした後(ステップS8
28)、検出期間用カウンタの値が0になったか否か確
認する(ステップS829)。0になっていれば、入力
ポートを介して球貸しカウントスイッチ301Bの検出
信号を確認し(ステップS830)、オン状態を示して
いれば、球貸しカウントスイッチ301Bが確実にオン
したとして、貸し球個数記憶の値を1減らす(ステップ
S831)。If the prize ball count switch is not on and the ON state of the prize ball count switch 301A cannot be detected, switch detection processing is performed for the ball lending count switch 301B. That is, C for payout control
The PU 371 confirms whether or not the ball lending count switch is on (step S827). If it's on,
After decrementing the detection period counter value by 1 (step S8)
28), it is confirmed whether or not the value of the detection period counter has become 0 (step S829). If it is 0, the detection signal of the ball lending count switch 301B is confirmed via the input port (step S830). The value stored in the number is reduced by 1 (step S831).
【0347】ステップS827で、球貸しカウントスイ
ッチオン中でないことを確認したら、入力ポートを介し
て球貸しカウントスイッチ301Bの検出信号を確認し
(ステップS832)、オン状態を示していれば、球貸
しカウントスイッチON中フラグをセットするとともに
(ステップS833)、検出期間用カウンタに初期値n
をセットする(ステップS834)。In step S827, if it is confirmed that the ball lending count switch is not turned on, the detection signal of the ball lending count switch 301B is confirmed via the input port (step S832), and if it is in the ON state, the ball lending count switch is turned on. While the count switch ON flag is set (step S833), the initial value n is set in the detection period counter.
Is set (step S834).
【0348】以上の処理によって、払出確認期間内に球
貸しカウントスイッチ301Bがオンしたら、貸し球個
数記憶の値が−1される。バックアップRAMの内容を
保存するための処理は、このようなスイッチ検出処理の
後で行われるので、払出が完了した貸し球について、必
ず貸し球個数記憶が−1される。従って、遊技球の払出
に関して、保存される制御状態に矛盾が生じてしまうこ
とが防止される。また、上記のスイッチ検出処理では、
検出期間用カウンタを用いたタイマ処理が施されてい
る。すなわち、球貸しカウントスイッチ301Bのオン
が所定時間(遊技媒体検出判定期間)以上継続しないと
スイッチオンと見なされない。つまり、賞球の払出検出
の場合と同様に、最初のオン検出後、所定の遊技媒体検
出判定期間経過後にもオン検出した場合に、1個の貸し
球の払出が完了したと見なされる。従って、誤ってスイ
ッチオン検出がなされてしまうことは防止される。By the above processing, when the ball lending count switch 301B is turned on within the payout confirmation period, the value of the number of lent balls memorized is decremented by one. The processing for saving the contents of the backup RAM is performed after such a switch detection processing, so that the number of lent balls is always -1 for the lent balls that have been paid out. Therefore, regarding the payout of the game balls, it is possible to prevent the stored control state from being inconsistent. Further, in the above switch detection processing,
Timer processing using a detection period counter is performed. That is, unless the ball lending count switch 301B is turned on for a predetermined time (game medium detection determination period) or more, it is not considered to be switched on. That is, as in the case of detecting the payout of a prize ball, it is considered that the payout of one loan ball is completed when the ON detection is performed after a predetermined game medium detection determination period has elapsed after the first ON detection. Therefore, erroneous switch-on detection can be prevented.
【0349】また、賞球の払出検出の場合と同様に、例
えば、遊技媒体検出判定期間がほぼ2msとなるように
nを設定すれば、遊技媒体検出判定期間を通常遊技媒体
検出判定期間(電力供給停止時処理での処理でない、通
常の遊技状態において遊技媒体の有無を判定するための
期間。この実施の形態では、図56における751hで
球貸しカウントスイッチオンフラグの値が2であること
が確認されるまでの2ms以上の期間)と同じ期間とす
ることが可能になる。このように構成すれば、通常の制
御とほぼ同一の条件で、球貸しカウントスイッチ301
Bがオンしたか否かを判定することが可能になる。Further, as in the case of the prize ball payout detection, for example, if n is set so that the game medium detection determination period is approximately 2 ms, the game medium detection determination period is set to the normal game medium detection determination period (power). A period for determining the presence / absence of a game medium in the normal game state, which is not the process at the time of supply stop, In this embodiment, the value of the ball lending count switch on flag is 2 at 751h in FIG. The period can be the same as the period (2 ms or more before confirmation). With this configuration, the ball lending count switch 301 can be operated under almost the same conditions as the normal control.
It becomes possible to determine whether or not B is turned on.
【0350】払出確認期間が経過すると(ステップS8
18)、払出制御用CPU371は、バックアップあり
指定値(この例では「55H」)をバックアップフラグ
にストアする(ステップS835)。バックアップフラ
グはバックアップRAM領域に形成されている。次い
で、主基板31のCPU56の処理と同様の処理を行っ
てパリティデータを作成しバックアップRAM領域に保
存する(ステップS836〜S845)。そして、RA
Mアクセスレジスタにアクセス禁止値を設定する(ステ
ップS846)。以後、内蔵RAMのアクセスができな
くなる。When the payout confirmation period has elapsed (step S8)
18), the payout control CPU 371 stores the designated value with backup (“55H” in this example) in the backup flag (step S835). The backup flag is formed in the backup RAM area. Then, the same processing as the processing of the CPU 56 of the main board 31 is performed to create parity data and save it in the backup RAM area (steps S836 to S845). And RA
An access prohibition value is set in the M access register (step S846). After that, the built-in RAM cannot be accessed.
【0351】なお、この実施の形態では、払出制御処理
において用いられるデータが格納されるRAM領域は全
て電源バックアップされている。従って、その内容が正
しく保存されているか否かを示すチェックサムの生成処
理、およびその内容を書き換えないようにするためのR
AMアクセス防止処理が、払出制御状態を保存するため
の処理に相当する。In this embodiment, the RAM area for storing the data used in the payout control process is backed up by power supply. Therefore, the checksum generation process indicating whether the contents are correctly stored, and R for preventing the contents from being rewritten
The AM access prevention process corresponds to the process for storing the payout control state.
【0352】以上のように、この実施の形態では、停電
等の発生に応じて電源断信号が出力されたら、まず、球
払出装置97の駆動を停止した後、払出確認期間、払出
検出手段からの検出信号の入力処理が実行され、その
後、払出制御状態を保存するための処理が行われる。従
って、停電発生時に払出途中であった遊技球も、バック
アップRAMの保存内容に反映される。As described above, in this embodiment, when the power-off signal is output in response to the occurrence of a power failure or the like, first, the driving of the ball payout device 97 is stopped, and then the payout confirmation period and the payout detection means are operated. The input processing of the detection signal is executed, and then the processing for storing the payout control state is executed. Therefore, the game balls that were being paid out when the power failure occurred are also reflected in the saved contents of the backup RAM.
【0353】すなわち、この実施の形態では、遊技機へ
の電力供給停止時に制御状態をバックアップ記憶手段に
保存するように構成した場合に、制御の矛盾等を生じさ
せないようにすることができる。That is, in this embodiment, when the control state is stored in the backup storage means when the power supply to the gaming machine is stopped, it is possible to prevent the control contradiction from occurring.
【0354】また、この実施の形態では、遊技媒体検出
手段が所定の遊技媒体検出判定期間の前後において2回
連続してオン検出した場合に、1個の賞球あるいは貸し
球の払出を完了したと見なすようにしたので、誤ってス
イッチオン検出がなされてしまうことを防止することが
できる。従って、電源断時における制御の適正化を図る
ことが可能になる。Further, in this embodiment, when the game medium detecting means detects ON twice in succession before and after the predetermined game medium detection determination period, the payout of one prize ball or loan ball is completed. Therefore, it is possible to prevent erroneous switch-on detection. Therefore, it becomes possible to optimize the control when the power is turned off.
【0355】上述したように、この例では、振分ソレノ
イド310の出力ポート以外の出力ポートのクリア処理
が、スイッチ検出処理の実行前(ステップS762の
前)に行われる。電力供給停止時処理の実行中では、払
出制御用CPU371やスイッチ類はコンデンサ92
3,924の充電電力等で駆動されることになる。この
例では、出力ポートのクリア処理をスイッチ検出処理の
実行前に行っているので、コンデンサの充電電力等を電
力供給停止時処理のために効率的に使用することができ
る。As described above, in this example, the clearing process of the output ports other than the output port of the distribution solenoid 310 is performed before the switch detection process is executed (before step S762). During execution of the power supply stop process, the payout control CPU 371 and switches are connected to the capacitor 92.
It will be driven by the charging power of 3,924 or the like. In this example, since the output port clearing process is performed before the switch detection process is executed, the capacitor charging power and the like can be efficiently used for the power supply stop process.
【0356】RAMアクセスレジスタにアクセス禁止値
を設定すると、払出制御用CPU371は、待機状態
(ループ状態)に入る。従って、システムリセットされ
るまで、何もしない状態になる。When the access prohibition value is set in the RAM access register, the payout control CPU 371 enters the standby state (loop state). Therefore, nothing is done until the system is reset.
【0357】この例では、電源の瞬断等に起因して電源
断信号が発生した場合には、電源電圧は平常時の値に復
旧し遊技機は制御可能な状態に戻る。そのような状況が
発生したときには、電源基板910から復帰信号が払出
基板37に供給される。復帰信号が入力されると、払出
制御用CPU371にリセットがかかる。従って、払出
制御用CPU371は、図47に示されたメイン処理の
実行を開始することができる。その際、電源断信号が出
力されたときに遊技状態が保存されているので、ステッ
プS710の処理で払出状態復旧処理が実行され、払出
制御は、電源断信号発生時の状態に戻り、その状態から
払出制御が続行される。In this example, when a power-off signal is generated due to a momentary power-off or the like, the power-supply voltage returns to the normal value and the gaming machine returns to a controllable state. When such a situation occurs, a return signal is supplied from the power supply board 910 to the payout board 37. When the return signal is input, the payout control CPU 371 is reset. Therefore, the payout control CPU 371 can start execution of the main processing shown in FIG. 47. At that time, since the game state is saved when the power-off signal is output, the payout state recovery process is executed in the process of step S710, and the payout control returns to the state at the time of the power-off signal and the state The payout control is continued from.
【0358】なお、ここでは、賞球カウントスイッチ3
01Aまたは球貸しカウントスイッチ301Bの検出信
号がオン状態を示したらタイマ(検出期間用カウンタ)
をセットし、タイマがタイムアップしたときにも検出信
号がオン状態を示していたら、スイッチが確実にオンし
たと判定したが、主基板31のCPU56と同様に、2
msのタイマ(2ms計測用カウンタ)がタイムアップ
する毎に検出信号の判定を行うように構成してもよい。In this case, the prize ball count switch 3
Timer (counter for detection period) when the detection signal of 01A or ball lending count switch 301B indicates the ON state
Is set, and if the detection signal shows the ON state even when the timer times out, it is determined that the switch is surely turned ON. However, like the CPU 56 of the main board 31,
The detection signal may be determined each time the ms timer (2 ms measurement counter) times out.
【0359】また、この実施の形態でも、電源断信号に
応じて起動される処理の最初にレジスタの保存処理が行
われたが、スイッチ検出処理においてレジスタを使用し
ない場合には、スイッチ検出処理の実行後に、すなわ
ち、バックアップフラグの設定とチェックサムの算出の
処理の前にレジスタ保存処理を行うことができる。その
場合には、レジスタ保存処理、バックアップフラグ設定
処理、チェックサム算出処理および出力ポートのオフ設
定処理を電力供給停止時処理と見なすことができる。さ
らに、スイッチ検出処理において幾つかのレジスタを使
用する場合であっても、使用しないレジスタについて
は、バックアップフラグの設定とチェックサムの算出の
処理の前にレジスタ保存処理を行うことができる。Also in this embodiment, the register saving process is performed at the beginning of the process started in response to the power-off signal, but if the register is not used in the switch detecting process, the switch detecting process is performed. The register saving process can be performed after the execution, that is, before the process of setting the backup flag and calculating the checksum. In that case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as the power supply stop process. Further, even when some registers are used in the switch detection process, the register saving process can be performed on the unused registers before the backup flag setting and the checksum calculation process.
【0360】図53は、払出制御用CPU371が内蔵
するRAMの使用例を示す説明図である。この例では、
バックアップRAM領域に、総合個数記憶(例えば2バ
イト)と貸し球個数記憶とがそれぞれ形成されている。
総合個数記憶は、主基板31の側から指示された賞球払
出個数の総数を記憶するものである。貸し球個数記憶
は、未払出の球貸し個数を記憶するものである。なお、
バックアップRAM領域には、上記の遊技球の個数に関
する情報を記憶する領域に限られず、例えば、後述する
払出停止中フラグ、賞球経路エラーフラグなどのエラー
状態を示すフラグ、バックアップフラグなどの各種のフ
ラグを記憶する領域や、受信コマンドバッファなどの各
種のバッファなどを記憶する領域なども形成されてい
る。また、払出制御処理において用いられるデータが格
納されるRAM領域は全て電源バックアップされるよう
にしてもよい。FIG. 53 is an explanatory diagram showing a usage example of the RAM incorporated in the payout control CPU 371. In this example,
In the backup RAM area, a total number memory (for example, 2 bytes) and a rental ball number memory are formed.
The total number storage stores the total number of prize ball payout numbers instructed from the main board 31 side. The loaned ball number storage is for storing the number of unpaid lent balls. In addition,
The backup RAM area is not limited to the area for storing the above-mentioned information regarding the number of game balls, and various kinds of flags such as a flag indicating an error state such as a payout stop flag, an award ball path error flag, and a backup flag, which will be described later, for example. An area for storing flags, an area for storing various buffers such as a reception command buffer, and the like are also formed. Further, the RAM area in which the data used in the payout control process is stored may be backed up by power supply.
【0361】そして、払出制御用CPU371は、例え
ば、賞球制御処理(ステップS757)において、遊技
制御手段から賞球個数を示す払出制御コマンドを受信す
ると、指示された個数分だけ総合個数記憶に内容を増加
する。また、球貸し制御処理(ステップS756)にお
いて、カードユニット50から球貸し要求の信号を受信
する毎に1単位(例えば25個)の個数分だけ貸し球個
数記憶に内容を増加する。さらに、払出制御用CPU3
71は、賞球制御処理において賞球カウントスイッチ3
01Aが1個の賞球払出を検出すると総合個数記憶の値
を1減らし、球貸し制御処理において球貸しカウントス
イッチ301Bが1個の貸し球払出を検出すると貸し球
個数記憶の値を1減らす。Then, when the payout control CPU 371 receives a payout control command indicating the number of prize balls from the game control means in the prize ball control processing (step S757), for example, the specified amount is stored in the total number memory. To increase. In addition, in the ball lending control process (step S756), the content is increased to the lending ball number storage by one unit (for example, 25) each time the ball lending request signal is received from the card unit 50. Further, the payout control CPU 3
71 is the prize ball count switch 3 in the prize ball control processing.
When 01A detects the payout of one prize ball, the value of the total number of balls stored is decremented by 1. When the ball lending count switch 301B detects the payout of one ball, the value of the stored number of lent balls is decremented by 1.
【0362】従って、未払出の賞球個数と貸し球個数と
が、所定期間はその内容を保持可能なバックアップRA
M領域に記憶されることになる。よって、停電等の不測
の電力供給停止が生じても、所定期間内に電力供給が復
旧すれば、バックアップRAM領域の記憶内容にもとづ
いて賞球処理および球貸し処理を再開することができ
る。すなわち、遊技機への電力供給が停止しても、電力
供給が再開すれば、電力供給停止時の未払出の賞球個数
と貸し球個数とにもとづいて払い出しが行われ、遊技者
に与えられる不利益を低減することができる。Therefore, the backup RA which can hold the contents of the unpaid prize balls and the loan balls for a predetermined period.
It will be stored in the M area. Therefore, even if an unexpected power supply interruption such as a power failure occurs, if the power supply is restored within a predetermined period, the prize ball processing and the ball lending processing can be restarted based on the stored contents of the backup RAM area. That is, even if the power supply to the gaming machine is stopped, if the power supply is restarted, the payout is made based on the number of unpaid prize balls and the number of lent balls when the power supply is stopped, and is given to the player. The disadvantage can be reduced.
【0363】図54は、主基板31から受信した払出制
御コマンドを格納するための受信バッファの一構成例を
示す説明図である。この例では、2バイト構成の払出制
御コマンドを6個格納可能なリングバッファ形式の受信
バッファが用いられる。従って、受信バッファは、受信
コマンドバッファ1〜12の12バイトの領域で構成さ
れる。そして、受信したコマンドをどの領域に格納する
のかを示すコマンド受信個数カウンタが用いられる。コ
マンド受信個数カウンタは、0〜11の値をとる。FIG. 54 is an explanatory diagram showing a structural example of a receiving buffer for storing the payout control command received from the main board 31. In this example, a ring buffer type reception buffer that can store six 2-byte payout control commands is used. Therefore, the reception buffer is composed of 12-byte areas of the reception command buffers 1 to 12. Then, a command reception number counter indicating which area to store the received command is used. The command reception number counter takes a value of 0-11.
【0364】図55は、割込処理による払出制御コマン
ド受信処理を示すフローチャートである。主基板31か
らの払出制御用のINT信号は払出制御用CPU371
のCLK/TRG2端子に入力されている。よって、主
基板31からのINT信号が立ち上がると、払出制御用
CPU371に割込がかかり、図55に示す払出制御コ
マンドの受信処理が開始される。なお、払出制御用CP
U371は、割込が発生すると、ソフトウェアで割込許
可にしない限り、マスク可能割込がさらに生ずることは
ないような構造のCPUである。FIG. 55 is a flow chart showing the payout control command receiving process by the interrupt process. The payout control INT signal from the main board 31 is sent to the payout control CPU 371.
Is input to the CLK / TRG2 terminal. Therefore, when the INT signal from the main board 31 rises, the payout control CPU 371 is interrupted, and the payout control command reception process shown in FIG. 55 is started. In addition, CP for payout control
The U371 is a CPU having a structure in which, when an interrupt occurs, no further maskable interrupt occurs unless the interrupt is permitted by software.
【0365】なお、ここでは払出制御手段のコマンド受
信処理について説明するが、表示制御手段、ランプ制御
手段および音制御手段でも、同様のコマンド受信処理が
実行されている。また、この実施の形態では、CLK/
TRG2端子の入力が立ち上がるとタイマカウンタレジ
スタCLK/TRG2の値が−1されるような初期設定
を行ったが、すなわち、INT信号の立ち上がりで割込
が発生するような初期設定を行ったが、CLK/TRG
2端子の入力が立ち下がるとタイマカウンタレジスタC
LK/TRG2の値が−1されるような初期設定を行っ
てもよい。換言すれば、INT信号の立ち下がりで割込
が発生するような初期設定を行ってもよい。Although the command receiving process of the payout control means will be described here, the same command receiving process is executed by the display control means, the lamp control means and the sound control means. In this embodiment, CLK /
Although the initial setting was made such that the value of the timer counter register CLK / TRG2 is decremented by 1 when the input of the TRG2 terminal rises, that is, the initial setting is made such that an interrupt occurs at the rising edge of the INT signal. CLK / TRG
When the input of 2 terminals falls, timer counter register C
Initialization may be performed such that the value of LK / TRG2 is decremented by one. In other words, the initialization may be performed so that an interrupt occurs at the falling edge of the INT signal.
【0366】すなわち、取込信号としてのパルス状(矩
形波状)のINT信号のレベル変化タイミング(エッ
ジ)で割込が発生するように構成すれば、エッジは立ち
上がりエッジであっても立ち下がりエッジであってもよ
い。いずれにせよ、取込信号としてのパルス状(矩形波
状)のINT信号のレベル変化タイミング(エッジ)で
割込が発生するように構成される。このようにすること
で、コマンドの取込が指示された段階でいち早くコマン
ド受信を行うことが可能になる。また、Aの期間(図3
9参照)が経過するまでINT信号の出力が待機される
ので、INT信号の出力時に、制御信号CD0〜CD7
のライン上のコマンドデータの出力状態は安定してい
る。よって、払出制御手段において、払出制御コマンド
は良好に受信される。That is, if the interrupt is generated at the level change timing (edge) of the pulse-shaped (rectangular wave-shaped) INT signal as the capture signal, the edge may be a rising edge or a falling edge. It may be. In any case, the interrupt is configured to occur at the level change timing (edge) of the pulse-shaped (rectangular wave-shaped) INT signal as the acquisition signal. By doing so, it becomes possible to receive the command promptly at the stage when the command acquisition is instructed. In addition, the period of A (Fig. 3
Since the output of the INT signal is waited until (step 9) has elapsed, the control signals CD0 to CD7 are output when the INT signal is output.
The output state of the command data on the line is stable. Therefore, the payout control command is properly received by the payout control means.
【0367】払出制御コマンドの受信処理において、払
出制御用CPU371は、まず、各レジスタをスタック
に退避する(ステップS850)。次いで、払出制御コ
マンドデータの入力に割り当てられている入力ポート3
72a(図8参照)からデータを読み込む(ステップS
851)。次いで、2バイト構成の払出制御コマンドの
うちの1バイト目であるか否か確認する(ステップS8
52)。1バイト目であるか否かは、受信したコマンド
の先頭ビットが「1」であるか否かによって確認され
る。先頭ビットが「1」であるのは、2バイト構成であ
る払出制御コマンドのうちのMODEバイト(1バイト
目)のはずである(図38参照)。そこで、払出制御用
CPU371は、先頭ビットが「1」であれば、有効な
1バイト目を受信したとして、受信したコマンドを受信
バッファ領域におけるコマンド受信個数カウンタが示す
受信コマンドバッファに格納する(ステップS85
3)。In the payout control command receiving process, the payout control CPU 371 first saves each register in the stack (step S850). Next, the input port 3 assigned to the input of the payout control command data
Data is read from 72a (see FIG. 8) (step S
851). Next, it is confirmed whether or not it is the first byte of the payout control command having a 2-byte structure (step S8).
52). Whether or not it is the first byte is confirmed by whether or not the first bit of the received command is "1". The head bit should be "1" in the MODE byte (first byte) of the payout control command having a 2-byte structure (see FIG. 38). Therefore, if the leading bit is "1", the payout control CPU 371 determines that the valid first byte has been received and stores the received command in the reception command buffer indicated by the command reception number counter in the reception buffer area (step). S85
3).
【0368】払出制御コマンドのうちの1バイト目でな
ければ、1バイト目を既に受信したか否か確認する(ス
テップS854)。既に受信したか否かは、受信バッフ
ァ(受信コマンドバッファ)に有効なデータが設定され
ているか否かによって確認される。If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not the data has already been received is confirmed by whether or not valid data is set in the reception buffer (reception command buffer).
【0369】1バイト目を既に受信している場合には、
受信した1バイトのうちの先頭ビットが「0」であるか
否か確認する。そして、先頭ビットが「0」であれば、
有効な2バイト目を受信したとして、受信したコマンド
を、受信バッファ領域におけるコマンド受信個数カウン
タ+1が示す受信コマンドバッファに格納する(ステッ
プS855)。先頭ビットが「0」であるのは、2バイ
ト構成である払出制御コマンドのうちのEXTバイト
(2バイト目)のはずである(図38参照)。なお、ス
テップS854における確認結果が1バイト目を既に受
信したである場合には、2バイト目として受信したデー
タのうちの先頭ビットが「0」でなければ処理を終了す
る。なお、ステップS854で「N」と判断された場合
には、ステップS856の処理が行われないので、次に
受信したコマンドは、今回受信したコマンドが格納され
るはずであったバッファ領域に格納される。If the first byte has already been received,
It is confirmed whether the first bit of the received 1 byte is "0". If the first bit is "0",
Assuming that the valid second byte has been received, the received command is stored in the reception command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The head bit is "0" in the EXT byte (second byte) of the payout control command having a 2-byte structure (see FIG. 38). If the confirmation result in step S854 indicates that the first byte has already been received, the process ends if the first bit of the data received as the second byte is not "0". If it is determined as "N" in step S854, the process of step S856 is not performed, so the command received next is stored in the buffer area where the command received this time should have been stored. It
【0370】ステップS855において、2バイト目の
コマンドデータを格納すると、コマンド受信個数カウン
タに2を加算する(ステップS856)。そして、コマ
ンド受信カウンタが12以上であるか否か確認し(ステ
ップS857)、12以上であればコマンド受信個数カ
ウンタをクリアする(ステップS858)。その後、退
避されていたレジスタを復帰し(ステップS859)、
最後に割込許可に設定する(ステップS860)。When the command data of the second byte is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether the command reception counter is 12 or more (step S857), and if it is 12 or more, the command reception number counter is cleared (step S858). After that, the saved registers are restored (step S859),
Finally, the interrupt permission is set (step S860).
【0371】コマンド受信割込処理中は割込禁止状態に
なっている。上述したように、2msタイマ割込処理中
は割込許可状態になっているので、2msタイマ割込中
にコマンド受信割込が発生した場合には、コマンド受信
割込処理が優先して実行される。また、コマンド受信割
込処理中に2msタイマ割込が発生しても、その割込処
理は待たされる。このように、この実施の形態では、主
基板31からのコマンド受信処理の処理優先度が高くな
っている。また、コマンド受信処理中には他の割込処理
が実行されないので、コマンド受信処理に要する最長時
間は決まる。コマンド受信処理中に他の割込処理が実行
可能であるように構成したのでは、コマンド受信処理に
要する最長の時間を見積もることは困難である。コマン
ド受信処理に要する最長時間が決まるので、遊技制御手
段のコマンド送出処理におけるCの期間(図39参照)
をどの程度にすればよいのかを正確に判断することがで
きる。さらに具体的には、コマンド受信処理に要する最
長時間が決まるので、ステップS367でセットするウ
ェイトカウンタの値をどの程度にすればよいのかを正確
に判断することができる。During the command reception interrupt process, the interrupt disabled state is set. As described above, since the interrupt is enabled during the 2ms timer interrupt process, if a command reception interrupt occurs during the 2ms timer interrupt process, the command reception interrupt process is executed with priority. It Further, even if a 2 ms timer interrupt occurs during the command reception interrupt process, the interrupt process is kept waiting. As described above, in this embodiment, the processing priority of the command reception processing from the main board 31 is high. Further, since the other interrupt processing is not executed during the command receiving processing, the maximum time required for the command receiving processing is determined. If the other interrupt processing can be executed during the command receiving processing, it is difficult to estimate the maximum time required for the command receiving processing. Since the maximum time required for the command receiving process is determined, the period C in the command sending process of the game control means (see FIG. 39)
Can be accurately determined. More specifically, since the maximum time required for the command reception process is determined, it is possible to accurately determine what the value of the wait counter set in step S367 should be.
【0372】また、払出制御コマンドは2バイト構成で
あって、1バイト目(MODE)と2バイト目(EX
T)とは、受信側で直ちに区別可能に構成されている。
すなわち、先頭ビットによって、MODEとしてのデー
タを受信したのかEXTとしてのデータを受信したのか
を、受信側において直ちに検出できる。よって、上述し
たように、適正なデータを受信したのか否かを容易に判
定することができる。The payout control command has a 2-byte structure, and the first byte (MODE) and the second byte (EX
It is configured so that it can be immediately distinguished from T) on the receiving side.
That is, the receiving side can immediately detect whether the data as MODE or the data as EXT is received by the first bit. Therefore, as described above, it is possible to easily determine whether or not proper data has been received.
【0373】図56は、ステップS752のスイッチ処
理の一例を示すフローチャートである。スイッチ処理に
おいて、払出制御用CPU371は、賞球カウントスイ
ッチ301Aがオン状態を示しているか否か確認する
(ステップS751a)。オン状態を示していれば、払
出制御用CPU371は、賞球カウントスイッチオンカ
ウンタを+1する(ステップS751b)。賞球カウン
トスイッチオンカウンタは、賞球カウントスイッチ30
1Aのオン状態を検出した回数を計数するためのカウン
タである。FIG. 56 is a flow chart showing an example of the switch process of step S752. In the switch processing, the payout control CPU 371 confirms whether or not the prize ball count switch 301A is in the ON state (step S751a). If it is in the ON state, the payout control CPU 371 increments the prize ball count switch ON counter by 1 (step S751b). The prize ball count switch on counter is the prize ball count switch 30.
This is a counter for counting the number of times the ON state of 1A is detected.
【0374】そして、賞球カウントスイッチオンカウン
タの値をチェックし(ステップS751c)、その値が
2になっていれば、1個の賞球の払出が行われたと判断
する。1個の賞球の払出が行われたと判断した場合に
は、払出制御用CPU371は、賞球未払出個数カウン
タ(総合個数記憶に格納されている賞球個数:未払出数
データ)を−1する(ステップS751d)。Then, the value of the prize ball count switch ON counter is checked (step S751c), and if the value is 2, it is determined that one prize ball has been paid out. When it is determined that one prize ball has been paid out, the payout control CPU 371 sets the prize ball unpaid number counter (the number of prize balls stored in the total number memory: unpaid amount data) to -1. Yes (step S751d).
【0375】ステップS751aにおいて賞球カウント
スイッチ301Aがオン状態でないことが確認される
と、払出制御用CPU371は、賞球カウントスイッチ
オンカウンタをクリアする(ステップS751e)。そ
して、この実施の形態では、球貸しカウントスイッチ3
01Bがオン状態を示しているか否か確認する(ステッ
プS751f)。オン状態を示していれば、払出制御用
CPU371は、球貸しカウントスイッチオンカウンタ
を+1する(ステップS751g)。球貸しカウントス
イッチオンカウンタは、球貸しカウントスイッチ301
Bのオン状態を検出した回数を計数するためのカウンタ
である。When it is confirmed in step S751a that the prize ball count switch 301A is not in the ON state, the payout control CPU 371 clears the prize ball count switch ON counter (step S751e). And in this embodiment, the ball lending count switch 3
It is confirmed whether or not 01B indicates the ON state (step S751f). If it is in the ON state, the payout control CPU 371 increments the ball lending count switch ON counter by 1 (step S751g). Ball lending count switch ON counter is ball lending count switch 301
This is a counter for counting the number of times the ON state of B is detected.
【0376】そして、球貸しカウントスイッチオンカウ
ンタの値をチェックし(ステップS751h)、その値
が2になっていれば、1個の貸し球の払出が行われたと
判断する。1個の貸し球の払出が行われたと判断した場
合には、払出制御用CPU371は、貸し球未払出個数
カウンタ(貸し球個数記憶に格納されている貸し球数:
未払出数データ)を−1する(ステップS751i)。Then, the value of the ball lending count switch on counter is checked (step S751h), and if the value is 2, it is determined that one ball has been paid out. When it is determined that one loan ball has been paid out, the payout control CPU 371 causes the loan ball unpaid number counter (the number of loan balls stored in the loan ball number storage:
The unpaid amount data) is decremented by 1 (step S751i).
【0377】ステップS751fにおいて球貸しカウン
トスイッチ301Bがオン状態でないことが確認される
と、払出制御用CPU371は、球貸しカウントスイッ
チオンカウンタをクリアする(ステップS751j)。When it is confirmed in step S751f that the ball lending count switch 301B is not on, the payout control CPU 371 clears the ball lending count switch ON counter (step S751j).
【0378】図57は、ステップS753の払出禁止状
態設定処理の一例を示すフローチャートである。払出禁
止状態設定処理において、払出制御用CPU371は、
受信バッファ中に受信コマンドがあるか否かの確認を行
う(ステップS753a)。受信バッファ中に受信コマ
ンドがあれば、受信した払出制御コマンドが払出禁止状
態指定コマンドであるか否かの確認を行う(ステップS
753b)。払出禁止状態指定コマンドであれば、払出
制御用CPU371は、払出禁止状態に設定する(ステ
ップS753c)。FIG. 57 is a flow chart showing an example of payout prohibition state setting processing in step S753. In the payout prohibition state setting process, the payout control CPU 371
It is confirmed whether or not there is a receive command in the receive buffer (step S753a). If there is a receive command in the receive buffer, it is confirmed whether or not the received payout control command is a payout prohibition state designation command (step S).
753b). If it is a payout prohibition state designation command, the payout control CPU 371 sets the payout prohibition state (step S753c).
【0379】ステップS753bで受信コマンドが払出
禁止状態指定コマンドでないことを確認すると、受信し
た払出制御コマンドが払出可能状態指定コマンドである
か否かの確認を行う(ステップS753d)。払出可能
状態指定コマンドであれば、払出禁止状態を解除する
(ステップS753e)。When it is confirmed in step S753b that the received command is not the payout prohibition state designation command, it is confirmed whether or not the received payout control command is the payout possible state designation command (step S753d). If it is the payable state designation command, the payout prohibited state is canceled (step S753e).
【0380】なお、払出禁止状態に設定するときには、
例えば払出モータ289の駆動が停止されるとともに払
出停止中であることを示す内部フラグ(払出停止中フラ
グ)がセットされる。また、払出禁止状態を解除すると
きには、払出モータ289の駆動が再開されるととも
に、払出停止中フラグがリセットされる。すなわち、ス
テップS753cでは、払い出しが禁止された状態であ
ることを示すデータ(セットされた払出停止中フラグ)
を所定の記憶領域に記憶する処理が実行されており、ス
テップS753eでは、払い出しが許可された状態であ
ることを示すデータ(リセットされた払出停止中フラ
グ)を所定の記憶領域に記憶する処理が実行されてい
る。When setting the payout prohibition state,
For example, the driving of the payout motor 289 is stopped, and an internal flag (payment stopped flag) indicating that the payout is stopped is set. Further, when the payout prohibition state is released, the driving of the payout motor 289 is restarted and the payout stop flag is reset. That is, in step S753c, data indicating that payout is prohibited (set payout suspension flag)
Is being executed in the predetermined storage area, and in step S753e, the processing for storing the data indicating that the payout is permitted (the reset payout suspension flag) in the predetermined storage area is executed. It is running.
【0381】払出停止中フラグは、例えばバックアップ
RAM領域に格納されている。払出停止中フラグは、例
えばD0〜D7の各ビットから成る1バイト構成とされ
る。この場合、例えば、D0が「1」であれば払出禁止
状態が設定されている状態を示し、D1が「1」であれ
ば払出禁止状態が解除されている状態を示すようにすれ
ばよい。また、D2は、例えば、払出禁止状態が解除さ
れたあとの復帰待ち状態であることを示すために用いら
れる。なお、D3〜D7は、未使用領域とされる。The discontinuation flag is stored in, for example, the backup RAM area. The payout suspension flag has a 1-byte structure including bits D0 to D7, for example. In this case, for example, if D0 is "1", the payout prohibition state is set, and if D1 is "1", the payout prohibition state is released. Further, D2 is used, for example, to indicate that it is in a waiting state for return after the payout prohibition state is released. Note that D3 to D7 are unused areas.
【0382】ここで、図57の処理における払出停止中
フラグの状態を具体的に説明する。ステップS753c
の処理では、払出制御用CPU371は、払出停止中フ
ラグのD0を「0」とするとともに、D1を「1」とす
る。また、ステップS753eの処理では、払出制御用
CPU371は、払出停止中フラグのD0を「1」にす
るとともにD1を「0」とし、D2を「1」とする。な
お、払出制御用CPU371は、D2を「1」とした場
合には、所定期間(例えば1[s])経過後にD2を
「0」にする。この実施の形態では、払出停止中フラグ
は、D0が「0」であり、かつD1が「1」の状態であ
るときに、払出禁止状態であることを示す。また、D0
が「1」であり、かつD1が「0」の状態であるとき
に、払出許可状態(払出禁止状態状態が解除されている
状態)であることを示す。なお、払出停止中フラグは、
1バイト構成以外の他の構成であってもよく、各ビット
を他の態様で使用するようにしてもよい(例えば、D0
のみを用いるようにして、D0が「0」であれば払出禁
止状態を示し、D0が「1」であれば払出許可状態を示
すようにしてもよい)。Here, the state of the payout suspension flag in the process of FIG. 57 will be specifically described. Step S753c
In the process of, the payout control CPU 371 sets D0 of the payout suspension flag to “0” and sets D1 to “1”. In the process of step S753e, the payout control CPU 371 sets D0 of the payout suspension flag to “1”, sets D1 to “0”, and sets D2 to “1”. When D2 is set to "1", the payout control CPU 371 sets D2 to "0" after a predetermined period (for example, 1 [s]) has elapsed. In this embodiment, the payout suspension flag indicates that the payout prohibition state is set when D0 is "0" and D1 is "1". Also, D0
Is "1" and D1 is "0", it indicates that the payout permission state (the payout prohibition state is released). In addition, the payout suspension flag is
A configuration other than the 1-byte configuration may be used, and each bit may be used in another manner (for example, D0
It is also possible to use only that and to show the payout prohibition state when D0 is “0”, and to show the payout permission state when D0 is “1”).
【0383】払出禁止状態に設定された場合に、直ちに
払出モータ289を停止してもよいが、そのように制御
するのではなく、切りのよいところで払出モータ289
を停止するようにしてもよい。例えば、遊技球の払出を
25個単位で実行し、一単位の払出が完了した時点で払
出モータ289を停止するとともに、内部状態を払出禁
止状態に設定するようにしてもよい。上述したように、
球切れスイッチ187は、払出球通路に27〜28個程
度の遊技球が存在することを検出できるような位置に設
置されているので、主基板31の遊技制御手段が球切れ
を検出しても、その時点から少なくとも25個の払出は
可能である。従って、一単位の払出が完了した時点で払
出禁止状態にしても問題は生じない。また、一単位の区
切りで払出禁止状態とすれば、払出再開時の制御が容易
になる。When the dispensation prohibition state is set, the disbursement motor 289 may be stopped immediately.
May be stopped. For example, the payout of the game balls may be executed in units of 25, and the payout motor 289 may be stopped when the payout of one unit is completed, and the internal state may be set to the payout prohibited state. As mentioned above,
Since the ball break switch 187 is installed at a position where it can detect that there are 27 to 28 gaming balls in the payout ball passage, even if the game control means of the main board 31 detects the ball breaking. From that point on, at least 25 payouts are possible. Therefore, there is no problem even if the payout prohibition state is set at the time when the payout of one unit is completed. Further, if the payout prohibition state is set for each unit, the control at the time of restarting the payout becomes easy.
【0384】図58は、ステップS754のコマンド解
析実行処理の一例を示すフローチャートである。コマン
ド解析実行処理において、払出制御用CPU371は、
受信バッファに受信コマンドがあるか否かの確認を行う
(ステップS754a)。受信コマンドがあれば、受信
した払出制御コマンドが賞球個数を指定するための払出
制御コマンドであるか否かの確認を行う(ステップS7
54b)。なお、払出制御用CPU371は、コマンド
指示手段としての読出ポインタが指す受信バッファ中の
アドレスに格納されている受信コマンドについてステッ
プS754bの判断を行う。また、その判断後、読出ポ
インタの値は+1される。読出ポインタが指すアドレス
が受信コマンドバッファ12(図54参照)のアドレス
を越えた場合には、読出ポインタの値は、受信コマンド
バッファ1を指すように更新される。FIG. 58 is a flow chart showing an example of the command analysis execution processing of step S754. In the command analysis execution processing, the payout control CPU 371
It is confirmed whether or not there is a receive command in the receive buffer (step S754a). If there is a received command, it is confirmed whether or not the received payout control command is a payout control command for designating the number of prize balls (step S7).
54b). The payout control CPU 371 makes a determination in step S754b for the received command stored at the address in the receive buffer pointed to by the read pointer as the command instruction means. After the determination, the value of the read pointer is incremented by +1. When the address pointed to by the read pointer exceeds the address of the reception command buffer 12 (see FIG. 54), the value of the read pointer is updated to point to the reception command buffer 1.
【0385】受信した払出制御コマンドが賞球個数を指
定するための払出制御コマンドであれば、払出制御コマ
ンドで指示された個数を総合個数記憶に加算する(ステ
ップS754c)。すなわち、払出制御用CPU371
は、主基板31のCPU56から送られた払出制御コマ
ンドに含まれる賞球個数をバックアップRAM領域(総
合個数記憶)に記憶する。If the received payout control command is the payout control command for designating the number of prize balls, the number designated by the payout control command is added to the total number storage (step S754c). That is, the payout control CPU 371
Stores the number of prize balls included in the payout control command sent from the CPU 56 of the main board 31 in the backup RAM area (total number storage).
【0386】なお、払出制御用CPU371は、必要な
らば、コマンド受信個数カウンタの減算や受信バッファ
における受信コマンドシフト処理を行う。また、払出禁
止状態設定処理およびコマンド解析実行処理が、読出ポ
インタの値と受信バッファにおける最新コマンド格納位
置とが一致するまで繰り返すように構成されていてもよ
い。例えば、読出ポインタの値と受信バッファにおける
最新コマンド格納位置との差が「3」であれば未処理の
受信済みコマンドが3つあることになるが、一致するま
で繰り返し処理が実行されることによって、未処理の受
信済みコマンドがなくなる。すなわち、受信バッファに
格納されている受信済みコマンドが、一度の処理で、全
て読み出されて処理される。If necessary, the payout control CPU 371 performs the subtraction of the command reception number counter and the reception command shift processing in the reception buffer. Further, the payout prohibition state setting process and the command analysis execution process may be configured to be repeated until the value of the read pointer and the latest command storage position in the reception buffer match. For example, if the difference between the value of the read pointer and the latest command storage position in the reception buffer is "3", there are three unprocessed received commands, but the repeated processing is executed until they match. , There are no outstanding received commands. That is, all the received commands stored in the reception buffer are read and processed in one process.
【0387】図59は、ステップS755のプリペイド
カードユニット制御処理の一例を示すフローチャートで
ある。プリペイドカードユニット制御処理において、払
出制御用CPU371は、カードユニット制御用マイク
ロコンピュータより入力されるVL信号を検知したか否
かを確認する(ステップS755a)。VL信号を検知
していなければ、VL信号非検知カウンタを+1する
(ステップS755b)。また、払出制御用CPU37
1は、VL信号非検知カウンタの値がこの実施の形態で
は125であるか否か確認する(ステップS755
c)。VL信号非検知カウンタの値が125であれば、
払出制御用CPU371は、発射制御基板91への発射
制御信号出力を停止して、駆動モータ94を停止させる
(ステップS755d)。FIG. 59 is a flow chart showing an example of the prepaid card unit control processing in step S755. In the prepaid card unit control process, the payout control CPU 371 confirms whether or not the VL signal input from the card unit control microcomputer is detected (step S755a). If the VL signal is not detected, the VL signal non-detection counter is incremented by 1 (step S755b). Further, the payout control CPU 37
1 confirms whether or not the value of the VL signal non-detection counter is 125 in this embodiment (step S755).
c). If the value of the VL signal non-detection counter is 125,
The payout control CPU 371 stops the output of the emission control signal to the emission control board 91 and stops the drive motor 94 (step S755d).
【0388】以上の処理によって、125回(2ms×
125=250ms)継続してVL信号のオフが検出さ
れたら、球発射禁止状態に設定される。By the above processing, 125 times (2 ms ×
(125 = 250 ms) When the OFF of the VL signal is continuously detected, the ball firing prohibition state is set.
【0389】ステップS755aにおいてVL信号を検
知していれば、払出制御用CPU371は、VL信号非
検知カウンタをクリアする(ステップS755e)。そ
して、払出制御用CPU371は、発射制御信号出力を
停止していれば(ステップS755f)、発射制御基板
91への発射制御信号出力を開始して駆動モータ94を
動作可能状態にする(ステップS755g)。If the VL signal is detected in step S755a, the payout control CPU 371 clears the VL signal non-detection counter (step S755e). If the output control signal output is stopped (step S755f), the payout control CPU 371 starts the output control signal output to the discharge control board 91 to put the drive motor 94 into an operable state (step S755g). .
【0390】図60および図61は、ステップS756
の球貸し制御処理の一例を示すフローチャートである。
なお、この実施の形態では、連続的な払出数の最大値を
貸し球の一単位(例えば25個)とするが、連続的な払
出数の最大値は他の数であってもよい。60 and 61, step S756 is executed.
It is a flow chart which shows an example of the ball lending control processing of.
In addition, in this embodiment, the maximum value of the continuous payout number is one unit (for example, 25) of the lending sphere, but the maximum value of the continuous payout number may be another number.
【0391】球貸し制御処理において、払出制御用CP
U371は、球貸し停止中であるか否かを確認する(ス
テップS510)。停止中であれば、処理を終了する。
なお、球貸し停止中であるか否かは、図57に示された
払出禁止状態設定処理などにおいて設定される払出停止
中フラグがオンしているか否かによって確認される。CP for payout control in the ball lending control process
U371 confirms whether or not the ball lending is suspended (step S510). If it is stopped, the process ends.
Whether or not the ball lending is being stopped is confirmed by whether or not the payout stopping flag set in the payout prohibition state setting processing shown in FIG. 57 is turned on.
【0392】球貸し停止中でなければ、払出制御用CP
U371は、貸し球払出中であるか否かの確認を行い
(ステップS511)、貸し球払出中であれば図61に
示す球貸し中の処理に移行する。なお、貸し球払出中で
あるか否かは、後述する球貸し処理中フラグの状態によ
って判断される。貸し球払出中でなければ、賞球の払出
中であるか否か確認する(ステップS512)。賞球の
払出中であるか否は、後述する賞球処理中フラグの状態
によって判断される。If the ball lending is not stopped, the payout control CP
The U371 confirms whether or not the lending of balls is in progress (step S511), and if the lending of balls is in progress, the process proceeds to the process of lending balls shown in FIG. 61. In addition, whether or not the lent-out of the lent-out sphere is being performed is determined by the state of the lent-out-of-ball-lending flag described later. If the loan balls are not being paid out, it is confirmed whether or not the prize balls are being paid out (step S512). Whether or not the prize balls are being paid out is determined by the state of a prize ball processing flag described later.
【0393】貸し球払出中でも賞球払出中でもなけれ
ば、払出制御用CPU371は、カードユニット50か
ら球貸し要求があったか否かを確認する(ステップS5
13)。要求があれば、球貸し処理中フラグをオンする
とともに(ステップS514)、25(球貸し一単位
数:ここでは100円分)をバックアップRAM領域の
貸し球個数記憶に設定する(ステップS515)。そし
て、払出制御用CPU371は、EXS信号をオンする
(ステップS516)。また、球払出装置97の下方の
球振分部材311を球貸し側に設定するために振分用ソ
レノイド310を駆動する(ステップS517)。さら
に、払出制御用CPU371は、25個の遊技球を払い
出すためのモータ回転時間を設定するか、または、モー
タ回転時間に応じた数の出力パルス数を決定する。そし
て、払出モータ289をオンして(ステップS51
8)、図61に示す球貸し中の処理に移行する。If neither the lending balls nor the prize balls are being paid out, the payout control CPU 371 confirms whether or not there is a ball lending request from the card unit 50 (step S5).
13). When there is a request, the ball lending processing flag is turned on (step S514), and 25 (one unit of ball lending: 100 yen here) is set in the backup RAM area storage of the number of lending balls (step S515). Then, the payout control CPU 371 turns on the EXS signal (step S516). Further, the distribution solenoid 310 is driven to set the ball distribution member 311 below the ball dispensing device 97 to the ball lending side (step S517). Further, the payout control CPU 371 sets the motor rotation time for paying out the 25 game balls, or determines the number of output pulses corresponding to the motor rotation time. Then, the payout motor 289 is turned on (step S51
8), and shifts to the processing during ball lending shown in FIG.
【0394】なお、払出モータ289をオンするのは、
厳密には、カードユニット50が受付を認識したことを
示すためにBRQ信号をオフ状態にしてからである。ま
た、球貸し処理中フラグはバックアップRAM領域に設
定される。The payout motor 289 is turned on by
Strictly speaking, the BRQ signal is turned off to indicate that the card unit 50 has recognized the acceptance. The ball lending processing flag is set in the backup RAM area.
【0395】図61は、払出制御用CPU371による
払出制御処理における球貸し中の処理を示すフローチャ
ートである。球貸し処理では、払出モータ289がオン
していなければオンする。なお、この実施の形態では、
ステップS751のスイッチ処理で、球貸しカウントス
イッチ301Bの検出信号による遊技球の払出がなされ
たか否かの確認を行うので、球貸し制御処理では貸し球
個数記憶の減算などは行われない。FIG. 61 is a flowchart showing the processing during ball lending in the payout control processing by the payout control CPU 371. In the ball lending process, the payout motor 289 is turned on if it is not turned on. In addition, in this embodiment,
In the switch processing of step S751, it is confirmed whether or not the game balls have been paid out based on the detection signal of the ball lending count switch 301B. Therefore, in the ball lending control processing, the storage of the number of loaned balls is not subtracted.
【0396】球貸し制御処理において、払出制御用CP
U371は、貸し球通過待ち時間中であるか否かの確認
を行う(ステップS519)。貸し球通過待ち時間中で
なければ、貸し球の払出を行い(ステップS520)、
払出モータ289の駆動を終了すべきか(一単位の払出
動作が終了したか)否かの確認を行う(ステップS52
1)。具体的には、所定個数の払出に対応した回転が完
了したか否かを確認する。所定個数の払出に対応した回
転が完了した場合には、払出制御用CPU371は、払
出モータ289の駆動を停止し(ステップS522)、
貸し球通過待ち時間の設定を行う(ステップS52
3)。In the ball lending control processing, the payout control CP
U371 confirms whether or not it is in the waiting time for passing the loan ball (step S519). If it is not during the waiting time for passing the rental ball, the rental ball is paid out (step S520),
It is confirmed whether or not the driving of the payout motor 289 should be ended (whether one unit of payout operation is ended) (step S52).
1). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts is completed. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S522).
The lending ball passage waiting time is set (step S52).
3).
【0397】ステップS519で貸し球通過待ち時間中
であれば、払出制御用CPU371は、貸し球通過待ち
時間が終了したか否かの確認を行う(ステップS52
4)。貸し球通過待ち時間は、最後の払出球が払出モー
タ289によって払い出されてから球貸しカウントスイ
ッチ301Bを通過するまでの時間である。貸し球通過
待ち時間の終了を確認すると、一単位の貸し球は全て払
い出された状態であるので、カードユニット50に対し
て次の球貸し要求の受付が可能になったことを示すため
にEXS信号をオフにする(ステップS525)。ま
た、振分ソレノイドをオフするとともに(ステップS5
26)、球貸し処理中フラグをオフする(ステップS5
27)。なお、貸し球通過待ち時間が経過するまでに最
後の払出球が球貸しカウントスイッチ301Bを通過し
なかった場合には、球貸し経路エラーとされる。また、
この実施の形態では、賞球も球貸しも同じ払出装置で行
われる。If it is in the lending ball passage waiting time in step S519, the payout control CPU 371 confirms whether or not the lending ball passage waiting time has ended (step S52).
4). The lending ball passage waiting time is the time from when the last payout ball is paid out by the payout motor 289 to when it passes through the ball lending count switch 301B. When confirming the end of the lending ball passage waiting time, all of the one unit of lending balls have been paid out, so that it is possible to indicate to the card unit 50 that the next ball lending request can be accepted. The EXS signal is turned off (step S525). The distribution solenoid is turned off (step S5).
26), turn off the ball lending processing flag (step S5)
27). If the last payout ball has not passed the ball lending count switch 301B before the lending ball passage waiting time elapses, a ball lending route error is determined. Also,
In this embodiment, prize balls and ball lending are performed by the same payout device.
【0398】なお、球貸し要求の受付を示すEXS信号
をオフにした後、所定期間内に再び球貸し要求信号であ
るBRQ信号がオンしたら、振分ソレノイドおよび払出
モータをオフせずに球貸し処理を続行するようにしても
よい。すなわち、所定単位(この例では100円単位)
毎に球貸し処理を行うのではなく、球貸し処理を連続し
て実行するように構成することもできる。After turning off the EXS signal indicating acceptance of the ball lending request, if the BRQ signal, which is the ball lending request signal, turns on again within a predetermined period, the ball lending is performed without turning off the distribution solenoid and the payout motor. The processing may be continued. That is, a predetermined unit (100 yen unit in this example)
Instead of performing the ball lending process every time, the ball lending process may be continuously executed.
【0399】貸し球個数記憶の内容は、遊技機への電力
供給が停止しても、所定期間電源基板910のバックア
ップ電源によって保存される。従って、所定期間中に電
力供給が復旧すると、払出制御用CPU371は、貸し
球個数記憶の内容にもとづいて球貸し処理を継続するこ
とができる。The contents of the number of rented balls are stored by the backup power supply of the power supply board 910 for a predetermined period even if the power supply to the game machine is stopped. Therefore, when the power supply is restored within the predetermined period, the payout control CPU 371 can continue the ball lending process based on the content of the loan ball number storage.
【0400】図62および図63は、ステップS757
の賞球制御処理の一例を示すフローチャートである。な
お、この例では、連続的な払出数の最大値を貸し球の一
単位と同数(例えば25個)とするが、連続的な払出数
の最大値は他の数であってもよい。62 and 63, step S757 is executed.
It is a flow chart which shows an example of the prize ball control processing. In addition, in this example, the maximum value of the continuous payout amount is set to the same number as one unit of the lending sphere (for example, 25), but the maximum value of the continuous payout amount may be another number.
【0401】賞球制御処理において、払出制御用CPU
371は、まず、賞球停止中であるか否かを確認する
(ステップS530)。停止中であれば、処理を終了す
る。なお、賞球停止中であるか否かは、図57に示され
た払出禁止状態設定処理などにおいて設定される払出停
止中フラグがオンしているか否かによって確認される。In the prize ball control processing, the payout control CPU
The 371 first confirms whether or not the prize ball is stopped (step S530). If it is stopped, the process ends. Whether or not the prize balls are stopped is confirmed by whether or not the payout stopped flag which is set in the payout prohibited state setting process shown in FIG. 57 is turned on.
【0402】賞球停止中でなければ、払出制御用CPU
371は、貸し球払出中であるか否かの確認を行い(ス
テップS531)、貸し球払出中であれば処理を終了す
る。なお、貸し球払出中であるか否かは、球貸し処理中
フラグの状態によって判断される。貸し球払出中でなけ
れば、既に賞球払出処理が開始されているか否か、すな
わち賞球中であるか否か確認する(ステップS53
2)。賞球中であれば図63に示す賞球中の処理に移行
する。なお、賞球中であるか否かは、後述する賞球処理
中フラグの状態によって判断される。If the prize ball is not stopped, the payout control CPU
The 371 confirms whether or not the lending balls are being paid out (step S531), and if the lending balls is being paid out, the process is ended. In addition, whether or not the lent ball is being paid out is determined by the state of the ball lending processing flag. If the payout of the rented balls is not in progress, it is confirmed whether or not the prize ball payout processing has already been started, that is, whether or not the prize balls are being paid out (step S53).
2). If it is in the prize ball, the process moves to the process in the prize ball shown in FIG. Whether or not a prize ball is in play is determined by the state of a prize ball processing flag, which will be described later.
【0403】賞球払出中でなければ、払出制御用CPU
371は、総合個数記憶に格納されている賞球数(未払
出の賞球数)が0でないか否か確認する(ステップS5
34)。総合個数記憶に格納されている賞球数が0でな
ければ、賞球制御用CPU371は、賞球処理中フラグ
をオンし(ステップS535)、総合個数記憶の値が2
5以上であるか否か確認する(ステップS536)。な
お、賞球処理中フラグは、バックアップRAM領域に設
定される。If the prize ball is not being paid out, the payout control CPU
371 confirms whether the number of prize balls (the number of unpaid prize balls) stored in the total number memory is not 0 (step S5).
34). If the number of prize balls stored in the total number memory is not 0, the prize ball control CPU 371 turns on the prize ball processing flag (step S535), and the value of the total number memory is 2.
It is confirmed whether it is 5 or more (step S536). The prize ball processing flag is set in the backup RAM area.
【0404】総合個数記憶に格納されている賞球個数が
25以上であると、払出制御用CPU371は、25個
分の遊技球を払い出すまで払出モータ289を回転させ
るように払出モータ289に対して駆動信号を出力する
ために、25個払出動作の設定を行う(ステップS53
7)。具体的には、25個の遊技球を払い出すためのモ
ータ回転時間を設定したり、モータ回転時間に応じた数
の出力パルス数を決定する。When the number of prize balls stored in the total number memory is 25 or more, the payout control CPU 371 instructs the payout motor 289 to rotate the payout motor 289 until the 25 game balls are paid out. In order to output the drive signal by the operation, the 25-piece dispensing operation is set (step S53).
7). Specifically, the motor rotation time for paying out the 25 game balls is set, and the number of output pulses corresponding to the motor rotation time is determined.
【0405】総合個数記憶に格納されている賞球個数が
25以上でなければ、払出制御用CPU371は、総合
個数記憶に格納されている数に応じた遊技球を払い出す
まで払出モータ289を回転させるように駆動信号を出
力するために、全個数払出動作の設定を行う(ステップ
S538)。具体的には、遊技球を払い出すためのモー
タ回転時間を設定したり、モータ回転時間に応じた数の
出力パルス数を決定する。次いで、払出モータ289を
オンする(ステップS539)。なお、振分ソレノイド
はオフ状態であるから、球払出装置97の下方の球振分
部材は賞球側に設定されている。そして、図63に示す
賞球制御処理における賞球払出中の処理に移行する。If the number of prize balls stored in the total number memory is not more than 25, the payout control CPU 371 rotates the payout motor 289 until the game balls corresponding to the number stored in the total number memory are paid out. In order to output the drive signal so as to perform the above operation, the all-pieces payout operation is set (step S538). Specifically, the motor rotation time for paying out the game balls is set, and the number of output pulses corresponding to the motor rotation time is determined. Next, the payout motor 289 is turned on (step S539). Since the distribution solenoid is off, the ball distribution member below the ball payout device 97 is set to the prize ball side. Then, the process shifts to the process of paying out prize balls in the prize ball control process shown in FIG.
【0406】図63は、払出制御用CPU371による
払出制御処理における賞球中の処理の一例を示すフロー
チャートである。賞球制御処理では、払出モータ289
がオンしていなければオンする。なお、この実施の形態
では、ステップS751のスイッチ処理で、賞球カウン
トスイッチ301Aの検出信号による遊技球の払出がな
されたか否かの確認を行うので、賞球制御処理では総合
個数記憶の減算などは行われない。FIG. 63 is a flow chart showing an example of a winning ball process in the payout control process by the payout control CPU 371. In the prize ball control processing, the payout motor 289
If is not on, turn it on. In this embodiment, in the switch processing of step S751, it is confirmed whether or not the game balls have been paid out by the detection signal of the prize ball count switch 301A. Is not done.
【0407】賞球中の処理において、払出制御用CPU
371は、賞球通過待ち時間中であるか否かの確認を行
う(ステップS540)。賞球通過待ち時間中でなけれ
ば、賞球払出を行い(ステップS541)、払出モータ
289の駆動を終了すべきか(25個または25個未満
の所定の個数の払出動作が終了したか)否かの確認を行
う(ステップS542)。具体的には、所定個数の払出
に対応した回転が完了したか否かを確認する。所定個数
の払出に対応した回転が完了した場合には、払出制御用
CPU371は、払出モータ289の駆動を停止し(ス
テップS543)、賞球通過待ち時間の設定を行う(ス
テップS544)。賞球通過待ち時間は、最後の払出球
が払出モータ289によって払い出されてから賞球カウ
ントスイッチ301Aを通過するまでの時間である。[0407] The payout control CPU in the process of winning a prize ball.
The 371 confirms whether or not it is during the prize ball waiting time (step S540). If it is not during the prize ball passage waiting time, whether or not the prize balls should be paid out (step S541) and the driving of the payout motor 289 should be ended (whether the payout operation of 25 or a predetermined number of less than 25 has ended). Is confirmed (step S542). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts is completed. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S543), and sets the prize ball passage waiting time (step S544). The prize ball passage waiting time is the time from when the last payout ball is paid out by the payout motor 289 until it passes through the prize ball count switch 301A.
【0408】ステップS540で賞球通過待ち時間中で
あれば、払出制御用CPU371は、賞球通過待ち時間
が終了したか否かの確認を行う(ステップS545)。
賞球通過待ち時間が終了した時点は、ステップS537
またはステップS538で設定された賞球が全て払い出
された状態である。そこで、払出制御用CPU371
は、賞球通過待ち時間が終了していれば、賞球処理中フ
ラグをオフする(ステップS546)。賞球通過待ち時
間が経過するまでに最後の払出球が賞球カウントスイッ
チ301Aを通過しなかった場合には、賞球経路エラー
とされる。If it is during the prize ball passage waiting time in step S540, the payout control CPU 371 confirms whether or not the prize ball passage waiting time has ended (step S545).
When the prize ball waiting time is over, step S537
Alternatively, all the prize balls set in step S538 have been paid out. Therefore, the payout control CPU 371
If the award ball passage waiting time has ended, the award ball processing flag is turned off (step S546). If the last payout ball has not passed the prize ball count switch 301A before the prize ball passage waiting time has elapsed, a prize ball path error is determined.
【0409】なお、この実施の形態では、ステップS5
11、ステップS531の判断によって球貸しが賞球処
理よりも優先されることになるが、賞球処理が球貸しに
優先するようにしてもよい。[0409] In this embodiment, step S5
11, the ball lending is prioritized over the prize ball processing according to the determination in step S531, but the prize ball processing may be prioritized over the ball lending.
【0410】総合個数記憶および貸し球個数記憶の内容
は、遊技機への電力供給が停止しても、所定期間電源基
板910のバックアップ電源によって保存される。従っ
て、所定期間中に電力供給が復旧すると、払出制御用C
PU371は、総合個数記憶の内容にもとづいて払出処
理を継続することができる。The contents of the total number storage and the number of rented balls storage are retained by the backup power supply of the power supply board 910 for a predetermined period even if the power supply to the gaming machine is stopped. Therefore, when the power supply is restored within a predetermined period, the payout control C
The PU 371 can continue the payout process based on the content of the total number storage.
【0411】なお、払出制御用CPU371は、主基板
31から指示された賞球個数を賞球個数記憶で総数とし
て管理したが、賞球個数毎(例えば15個、10個、6
個)に管理してもよい。例えば、賞球個数毎に対応した
個数カウンタを設け、払出個数指定コマンドを受信する
と、そのコマンドで指定された個数に対応する個数カウ
ンタを+1する。そして、個数カウンタに対応した賞球
払出が行われると、その個数カウンタを−1する(この
場合、払出制御処理で減算処理を行うようにする)。そ
の場合にも、各個数カウンタはバックアップRAM領域
に形成される。よって、遊技機への電力供給が停止して
も、所定期間中に電源が復旧すれば、払出制御用CPU
371は、各個数カウンタの内容にもとづいて賞球払出
処理を継続することができる。Although the payout control CPU 371 manages the number of prize balls instructed from the main board 31 as the total number by storing the number of prize balls, the number of prize balls is calculated (for example, 15, 10, 6, 6).
Individual). For example, a number counter corresponding to each prize ball number is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. Then, when the prize ball payout corresponding to the number counter is performed, the number counter is decremented by 1 (in this case, the subtraction process is performed in the payout control process). Also in that case, each number counter is formed in the backup RAM area. Therefore, even if the power supply to the gaming machine is stopped, if the power is restored within a predetermined period, the payout control CPU
The 371 can continue the prize ball payout process based on the contents of the respective number counters.
【0412】なお、この実施の形態では、払出制御手段
は、払出制御信号に関するINT信号が立ち上がったこ
とを検知して、例えば割込処理によって1バイトのデー
タの取り込み処理を開始する。そして、複数の払出制御
コマンドを格納可能な受信リングバッファ(この例では
受信バッファ)が設けられているので、払出制御コマン
ドを受信後、そのコマンドにもとづく制御が開始されな
いうちに次の払出制御コマンドを受信しても、そのコマ
ンドが、払出制御手段において受信されないということ
はない。In this embodiment, the payout control means detects that the INT signal related to the payout control signal has risen, and starts the process of fetching 1-byte data by, for example, an interrupt process. Since a receiving ring buffer (a receiving buffer in this example) capable of storing a plurality of payout control commands is provided, after the payout control command is received, the next payout control command is issued before the control based on the command is started. The receipt of the command does not mean that the command is not received by the payout control means.
【0413】払出制御手段において、払出禁止状態であ
っても割込処理は起動されるので、払出制御手段は、払
出停止中であっても、払出制御コマンドを受信すること
ができる。そして、払出停止中では受信した払出制御コ
マンドに応じた払出処理は停止しているのであるが、複
数の払出制御コマンドを格納可能な受信リングバッファ
が設けられているので、遊技制御手段から送出された払
出制御コマンドは、払出制御手段において消失してしま
うようなことはない。In the payout control means, the interrupt process is activated even in the payout prohibited state, so that the payout control means can receive the payout control command even when the payout is stopped. Then, while the payout is stopped, the payout process according to the received payout control command is stopped, but since a receiving ring buffer capable of storing a plurality of payout control commands is provided, it is sent from the game control means. The payout control command does not disappear in the payout control means.
【0414】そして、払出制御手段において、送出コマ
ンドを受信リングバッファにおけるどの領域に格納する
のかを示すアドレス指示手段としてのコマンド受信個数
カウンタが用いられる。よって、どの領域を使用すれば
よいのかの判断は容易である。Then, in the payout control means, a command reception number counter is used as an address designating means for indicating in which area of the reception ring buffer the transmission command is stored. Therefore, it is easy to determine which area should be used.
【0415】なお、上記の実施の形態では、変動データ
記憶手段としてRAMを用いた場合を示したが、変動デ
ータ記憶手段として、電気的に書き換えが可能な記憶手
段であればRAM以外のものを用いてもよい。In the above embodiment, the case where the RAM is used as the fluctuation data storage means is shown, but as the fluctuation data storage means, any storage means other than RAM can be used as long as it is an electrically rewritable storage means. You may use.
【0416】さらに、上記の実施の形態では、電源監視
手段が電源基板910に設けられ、システムリセットの
ための信号を発生する回路は電気部品制御基板に設けら
れたが、それらがともに電気部品制御基板に設けられて
いてもよい。Further, in the above embodiment, the power supply monitoring means is provided on the power supply board 910, and the circuit for generating the signal for system reset is provided on the electric part control board. It may be provided on the substrate.
【0417】次に、この実施の形態の遊技機が、電力供
給が開始したあとに遊技球の払い出しを開始する際の処
理の例について説明する。図64は、電力供給開始時に
おけるCPU56による払出可能状態指定コマンドの送
信処理や払出制御用CPU371による球払出装置97
を用いた遊技球の払出処理などの処理タイミングの一例
を示すタイミングチャートである。なお、図64でも、
電源基板910に搭載されているシステムリセット回路
65におけるリセットIC651の外付けのコンデンサ
の容量と、電源監視用IC902の外付けのコンデンサ
の容量とを適切に選定することによって、電源監視用I
C902から出力される電源断信号がハイレベルに立ち
上がることとなる電圧値(この実施の形態では+22
V)にVSL電源電圧が到達した後に、リセット信号が立
ち上がる例が示されている。Next, an example of processing when the gaming machine of this embodiment starts paying out game balls after power supply is started will be described. FIG. 64 is a ball payout device 97 by the payout control CPU 371 for transmitting the payable state designation command by the CPU 56 at the start of power supply.
It is a timing chart showing an example of a processing timing such as a payout process of a game ball using. In addition, also in FIG.
By appropriately selecting the capacity of the external capacitor of the reset IC 651 in the system reset circuit 65 mounted on the power supply board 910 and the capacity of the external capacitor of the power monitoring IC 902, the power monitoring I
The voltage value (+22 in this embodiment) that causes the power-off signal output from C902 to rise to a high level.
An example is shown in which the reset signal rises after the VSL power supply voltage reaches V).
【0418】遊技機に電源が投入され、VSL電源電圧が
上昇して所定値(この実施の形態では+9V)に到達す
ると、図64に示されたように、主基板31のCPU5
6は、他の電気部品制御基板のCPU(この実施の形態
では払出制御基板37の払出制御用CPU371)が動
作を開始し、遅延回路960によって遅延される時間が
経過したあとに動作を開始する。動作を開始すると、主
基板31のCPU56は、制御状態を復旧する場合に
は、復旧する払出に関する制御状態が払出禁止状態でな
ければ払出可能状態指定コマンドを送信する(ステップ
S83参照)。なお、初期化する場合には、CPU56
は、払出禁止条件が成立していなければ払出可能状態指
定コマンドを送信する(ステップS13b参照)。When the gaming machine is powered on and the VSL power supply voltage rises and reaches a predetermined value (+ 9V in this embodiment), the CPU 5 of the main board 31 is reached, as shown in FIG.
6 starts operation after the CPU of another electric component control board (in this embodiment, the payout control CPU 371 of the payout control board 37) starts its operation and the time delayed by the delay circuit 960 elapses. . When the operation is started, the CPU 56 of the main board 31 transmits a payable state designation command when the control state related to the payout to be restored is not the payout prohibited state when the control state is restored (see step S83). When initializing, the CPU 56
Sends the payable state designation command if the payout prohibition condition is not satisfied (see step S13b).
【0419】主基板31のCPU56が払出制御基板3
7に対して払出可能状態指定コマンドを出力することが
できるということは、主基板31のCPU56が既に立
ち上がっていることを意味する。従って、主基板31の
CPU56は、賞球カウントスイッチ301Aの検出信
号を受信することができる状態となっている。The CPU 56 of the main board 31 controls the payout control board 3
The fact that the payable state designation command can be output to 7 means that the CPU 56 of the main board 31 has already started up. Therefore, the CPU 56 of the main board 31 is ready to receive the detection signal of the prize ball count switch 301A.
【0420】払出可能状態指定コマンドを受信すると、
払出制御用CPU371は、初期設定における上述した
ステップS713あるいは復旧処理における上述したス
テップS732で設定していた払出禁止状態を解除し
(ステップS753e参照)、未払出の遊技球が存在す
る場合には球払出装置97を用いて遊技球の払出処理を
実行する。そして、払い出された遊技球が賞球カウント
スイッチ301Aで検出される。賞球カウントスイッチ
301Aの検出信号は、動作を開始しているCPU56
および払出制御用CPU371それぞれによって確実に
受信される。Upon receipt of the payable state designation command,
The payout control CPU 371 cancels the payout prohibition state set in the above-described step S713 in the initial setting or the above-described step S732 in the recovery process (see step S753e), and if there is an unpaid gaming ball, it is a ball. The payout device 97 is used to execute a payout process for gaming balls. Then, the paid game balls are detected by the prize ball count switch 301A. The detection signal of the prize ball count switch 301A indicates that the CPU 56 which has started the operation.
And the payout control CPU 371, respectively.
【0421】図65は、上述した本例の遊技機における
特徴部分の構成を示すブロック図である。図65に示す
ように、本例の遊技機は、遊技媒体を用いて所定の遊技
を行うことが可能であり、所定の払出条件の成立にもと
づいて遊技媒体を払い出す遊技機であって、遊技媒体の
払い出しを行う払出手段97aと、払出手段97aに払
い出しを行わせるための制御を行う制御手段371a
と、払出手段97aにより払い出された遊技媒体を検出
する払出遊技媒体検出手段301と、所定の払出条件が
成立したことにもとづいて払い出すべき遊技媒体数を特
定可能な払出数データを生成する払出数データ生成手段
561と、遊技機への電力供給が停止しても所定期間は
記憶内容を保持することが可能であり、払い出すべき遊
技媒体数のうち未だ払い出されていない未払出数を特定
可能な未払出数データを記憶する変動データ記憶手段3
71cと、払出数データ生成手段561が生成した払出
数データと、払出遊技媒体検出手段301からの検出信
号とにもとづいて、未払出数データを更新する未払出数
データ更新手段391と、遊技機で用いられる所定の電
源の状態を監視して、遊技機への電力の供給停止にかか
わる検出条件が成立した場合に検出信号を出力する電源
監視手段900と、操作に応じて操作信号を出力するこ
とが可能な操作手段951とを備え、制御手段371a
が、電源監視手段900からの検出信号に応じて制御状
態を復旧させるために必要なデータを変動データ記憶手
段371cに保存するための電力供給停止時処理(ステ
ップS370)を実行し、当該電力供給停止時処理(ス
テップS370)が終了した後待機状態に移行する構成
とされ、電力供給が復帰し所定の復旧条件が成立した場
合に変動データ記憶手段371cに保存されていた記憶
内容にもとづいて制御状態を電力供給が停止する前の状
態に復旧させる復旧処理(ステップS371)を実行
し、所定の復旧条件が不成立であった場合には制御状態
を初期化する初期化処理(ステップS372)を実行
し、電源監視手段900による検出信号が出力されたに
もかかわらず、遊技機への電力供給が停止しない場合
に、制御手段371aの制御状態を当該待機状態から復
帰させ復旧処理(ステップS371)を実行する待機状
態復帰手段971aを有し、電力供給の開始に関連した
時期に操作手段950から操作信号が出力された場合に
は、所定の復旧条件が不成立であると判定して初期化処
理(ステップS372)を実行し、当該初期化処理(ス
テップS372)において未払出数データをクリアする
ことを特徴とする。FIG. 65 is a block diagram showing a structure of a characteristic portion in the above-mentioned gaming machine of this example. As shown in FIG. 65, the gaming machine of the present example is a gaming machine that can perform a predetermined game using a game medium and pays out the game medium based on the establishment of a predetermined payout condition. A payout means 97a for paying out the game medium, and a control means 371a for controlling the payout means 97a for paying out.
And, the payout game medium detection means 301 for detecting the game media paid out by the payout means 97a, and the payout amount data capable of specifying the number of game media to be paid out based on the satisfaction of a predetermined payout condition. Even if the power supply to the payout amount data generation means 561 and the gaming machine is stopped, the stored contents can be retained for a predetermined period, and the unpaid amount of the number of game media to be paid out that has not yet been paid out. Data storage means 3 for storing unpaid amount data capable of specifying
71c, the payout amount data generated by the payout amount data generating means 561, and the unpaid amount data updating means 391 for updating the unpaid amount data based on the detection signal from the payout game medium detecting means 301, and the gaming machine. A power supply monitoring unit 900 that outputs a detection signal when the state of a predetermined power supply used in the above is monitored and a detection condition related to the stop of supply of electric power to the gaming machine is satisfied, and an operation signal that is output according to an operation. And a control means 371a.
Performs the power supply stop time process (step S370) for storing the data necessary for restoring the control state in the variable data storage means 371c in response to the detection signal from the power supply monitoring means 900, After the stop time process (step S370) ends, the standby state is entered, and the control is performed based on the stored contents stored in the fluctuation data storage unit 371c when the power supply is restored and a predetermined restoration condition is satisfied. A restoration process (step S371) that restores the state to the state before the power supply is stopped, and an initialization process (step S372) that initializes the control state when a predetermined restoration condition is not satisfied are executed. However, when the power supply to the gaming machine does not stop even though the detection signal by the power supply monitoring means 900 is output, the control means 371a When the operation signal is output from the operation unit 950 at a time related to the start of power supply, the operation unit 950 has a standby state returning unit 971a that returns the control state from the standby state and executes a recovery process (step S371). It is characterized in that it is determined that a predetermined recovery condition is not satisfied, an initialization process (step S372) is executed, and the unpaid amount data is cleared in the initialization process (step S372).
【0422】以上説明したように、総合個数記憶(図5
3参照)の格納値を、受信した賞球個数指定コマンドの
内容に応じて加算し(ステップS754c)、賞球カウ
ントスイッチ301Aのオンを検出する毎に減算する
(ステップS751d)ようにして、バックアップRA
M領域に設けられている総合個数記憶に記憶されている
未払出の賞球(景品遊技媒体の一例)個数を管理すると
ともに、電源供給停止時処理のあとの待機状態が継続し
て実行されているのにもかかわらず電力供給が停止して
いない場合に、待機状態から復帰させるための復帰信号
を払出制御用CPU371に出力する構成としたので、
復帰信号によって払出制御用CPU371を待機状態か
ら制御実行状態に復帰させることが可能となり、保護さ
れている総合個数記憶に記憶されている未払出の賞球個
数の払い出しを行うことが可能となる。従って、ごく短
時間で復旧する電源の瞬断等が生じても、未払出の賞球
個数を示すデータが失われてしまうことを防止すること
ができ、制御に支障を来すことがないようにすることが
できる。As described above, the total quantity storage (see FIG.
3) is stored according to the content of the command for designating the number of prize balls received (step S754c), and is subtracted each time the prize ball count switch 301A is detected to be ON (step S751d). RA
The number of unpaid prize balls (an example of a prize game medium) stored in the total number storage provided in the M area is managed, and the standby state after the power supply stop processing is continuously executed. Since the return signal for returning from the standby state is output to the payout control CPU 371 when the power supply is not stopped despite the presence,
By the return signal, the payout control CPU 371 can be returned from the standby state to the control execution state, and the unpaid prize ball number stored in the protected total number storage can be paid out. Therefore, it is possible to prevent the data indicating the number of unpaid prize balls from being lost, even if the power supply is interrupted for a very short time, and the control is not hindered. Can be
【0423】また、上述したように、貸し球個数記憶
(図53参照)の格納値を、球貸し要求がある毎に加算
し(ステップS515)、球貸しカウントスイッチ30
1Bのオンを検出する毎に減算する(ステップS751
i)ようにして、バックアップRAM領域に設けられて
いる貸し球個数記憶に記憶されている未払出の貸し球
(貸出遊技媒体の一例)個数を管理するとともに、電源
供給停止時処理のあとの待機状態が継続して実行されて
いるのにもかかわらず電力供給が停止していない場合
に、待機状態から復帰させるための復帰信号を払出制御
用CPU371に出力する構成としたので、復帰信号に
よって払出制御用CPU371を待機状態から制御実行
状態に復帰させることが可能となり、保護されている貸
し球個数記憶に記憶されている未払出の貸し球個数の払
い出しを行うことが可能となる。従って、ごく短時間で
復旧する電源の瞬断等が生じても、未払出の貸し球個数
を示すデータが失われてしまうことを防止することがで
き、制御に支障を来すことがないようにすることができ
る。Further, as described above, the stored value of the lent ball number storage (see FIG. 53) is added every time there is a lent ball request (step S515), and the lent ball count switch 30
It is subtracted each time 1B ON is detected (step S751).
i) In this way, the number of unpaid lending balls (an example of a lending game medium) stored in the lending ball number memory provided in the backup RAM area is managed, and the standby after the power supply stop process is performed. Since the return signal for returning from the standby state is output to the payout control CPU 371 when the power supply is not stopped even though the state is continuously executed, the payout is performed by the return signal. The control CPU 371 can be returned from the standby state to the control execution state, and it becomes possible to pay out the unpaid loan ball number stored in the protected loan ball number memory. Therefore, even if there is a momentary power interruption etc. that recovers in a very short time, it is possible to prevent the loss of the data indicating the number of unpaid lent balls, and prevent the control from being hindered. Can be
【0424】また、上述したように、総賞球数格納バッ
ファの格納値を、入賞を検出するスイッチ(入賞口スイ
ッチ33a,39a,29a,30a、始動口スイッチ
14a、カウントスイッチ23)のオンを検出する毎に
加算し(ステップS175、ステップS184、ステッ
プS190)、賞球カウントスイッチ301Aのオンを
検出する毎に減算する(ステップS386)ようにし
て、バックアップRAM領域に設けられている総賞球数
格納バッファに記憶されている未払出の賞球個数を管理
するとともに、電源供給停止時処理のあとの待機状態が
継続して実行されているのにもかかわらず電力供給が停
止していない場合に、待機状態から復帰させるための復
帰信号をCPU56に出力する構成としたので、復帰信
号によってCPU56を待機状態から制御実行状態に復
帰させることが可能となり、保護されている総賞球数格
納バッファに記憶されている未払出の賞球個数の払い出
しを行うことが可能となる。従って、ごく短時間で復旧
する電源の瞬断等が生じても、未払出の賞球個数を示す
データが失われてしまうことを防止することができ、制
御に支障を来すことがないようにすることができる。As described above, the switches for detecting the winning (the winning opening switches 33a, 39a, 29a, 30a, the starting opening switch 14a, and the count switch 23) are set to the stored values in the total prize ball storage buffer. The total prize balls provided in the backup RAM area are added every time it is detected (step S175, step S184, step S190) and subtracted each time the prize ball count switch 301A is detected to be turned on (step S386). The number of unpaid prize balls stored in the number storage buffer is managed, and the power supply is not stopped even though the standby state after the power supply stop process is continuously executed. In addition, since the return signal for returning from the standby state is output to the CPU 56, the CPU 5 outputs the return signal according to the return signal. The result can be returned to the control execution state from the waiting state, it is possible to perform the payout of prize balls number of unpaid coin stored in the total prize balls count storage buffer being protected. Therefore, it is possible to prevent the data indicating the number of unpaid prize balls from being lost, even if the power supply is interrupted for a very short time, and the control is not hindered. Can be
【0425】すなわち、記憶保持手段(例えばバックア
ップRAM)を有する遊技制御手段および払出制御手段
が電源断信号に応じて電力供給停止時処理を行った後に
システムリセットを待つ待機状態にあるときに、電源復
旧に応じて復帰信号が出力されると、遊技制御手段およ
び払出制御手段は、プログラムの最初部分から動作を再
開する。その際、電力供給停止時処理において保存され
た制御状態が復旧されるので、遊技者から見ると、何事
もなかったかのように遊技が続行される。That is, when the game control means and the payout control means having the memory holding means (for example, backup RAM) are in the standby state waiting for the system reset after performing the processing at the time of stopping the power supply in response to the power-off signal, the power supply When the return signal is output according to the restoration, the game control means and the payout control means restart the operation from the first part of the program. At this time, the control state saved in the power supply stop process is restored, so that the game continues as if nothing happened to the player.
【0426】また、上述したように、復帰信号を出力可
能な手段(例えばカウンタ971等で構成される手段:
待機状態復帰手段の一例)が電源基板910に搭載され
る構成としたので、各制御基板毎に待機状態復帰手段を
設ける必要がなく、簡単な構成で待機状態から復帰させ
ることができるようになる。Further, as described above, means capable of outputting a return signal (for example, means constituted by the counter 971 or the like:
Since the standby state returning unit is mounted on the power supply board 910, it is not necessary to provide the standby state returning unit for each control board, and the standby state can be restored with a simple configuration. .
【0427】また、上述したように、電気部品制御手段
は、電力供給が開始されたときに、電力供給停止時処理
において保存された制御状態が残っていても、操作手段
(クリアスイッチ921)が操作されている場合には、
状態復旧処理を実行せず初期化処理を実行する。よっ
て、遊技店員等が保存状態を容易にクリアすることがで
き、遊技店での遊技機運用上の利便性を向上させること
が可能になる。つまり、遊技店において、遊技機の状態
復旧処理を行う必要がない場合にはバックアップ記憶手
段の記憶内容を初期化することができるので、他の遊技
者に本来与えられるべきでない利益が与えられることを
容易に防止でき、その結果、遊技店における遊技機運用
上の利便性を向上させることができる。Further, as described above, the electric component control means operates the operation means (clear switch 921) even when the control state saved in the power supply stop processing remains when the power supply is started. If operated,
The initialization process is executed without executing the state recovery process. Therefore, the game store staff or the like can easily clear the saved state, and it is possible to improve the convenience in operating the game machine at the game store. In other words, in the game store, the storage contents of the backup storage means can be initialized when it is not necessary to perform the state recovery processing of the game machine, and thus the profit which should not be originally given to other players is given. Can be easily prevented, and as a result, it is possible to improve the convenience in operating the gaming machine in the gaming shop.
【0428】また、上述したように、電力供給停止時処
理(図22〜図24、図50〜図53参照)にて、検出
維持期間が経過するまでの間は、コンデンサ923,9
24に充電された電力を用いて、電源基板910が、賞
球カウントスイッチ301Aおよび球貸しカウントスイ
ッチ301Bを駆動可能な電力を供給するとともに、ソ
レノイド310が振分部材311の状態を保持するため
の駆動電力を供給し、遊技制御手段が賞球カウントスイ
ッチ301Aからの検出信号の入力処理(ステップS4
66〜ステップS486)を行い、払出制御手段(払出
制御用CPU371)が賞球カウントスイッチ301A
および球貸しカウントスイッチ301Bからの検出信号
の入力処理(ステップS816〜ステップS834)を
行う構成としたので、電力供給停止時処理にて、払い出
された景品遊技媒体(入賞領域への入賞にもとづいて景
品として払い出される遊技媒体)や貸出遊技媒体(遊技
者からの貸出要求に応じて貸し出される遊技媒体)を確
実に検出することができるようになる。すなわち、上述
した遊技機によれば、電力供給停止時処理にて払い出さ
れた遊技媒体の検出を確実に実行することができるの
で、遊技媒体の未払出数を正確に把握することができる
ようになる。Further, as described above, the capacitors 923 and 9 are provided until the detection maintaining period elapses in the power supply stoppage process (see FIGS. 22 to 24 and 50 to 53).
The power supply board 910 supplies electric power capable of driving the prize ball count switch 301A and the ball lending count switch 301B by using the electric power charged in 24, and the solenoid 310 holds the state of the distribution member 311. Drive power is supplied, and the game control means inputs the detection signal from the prize ball count switch 301A (step S4).
66 to step S486), and the payout control means (payout control CPU 371) causes the prize ball count switch 301A.
Since the input processing of the detection signal from the ball lending count switch 301B (step S816 to step S834) is performed, the paid game game medium (based on the winning of the winning area in the power supply stop processing). It is possible to reliably detect a game medium to be paid out as a prize) and a lending game medium (a game medium to be lent out in response to a lending request from a player). That is, according to the above-mentioned gaming machine, it is possible to reliably execute the detection of the game medium paid out in the power supply stop process, so that the number of unpaid game media can be accurately grasped. become.
【0429】また、上述したように、検出維持期間が経
過するまでの間は、電源基板910が、ソレノイド31
0に対して振分部材311を駆動することが可能な電力
を供給する構成とされているので、通路切換手段として
のソレノイド310の駆動状態を電気的な構成によって
保持させることができる。上記のような構成とされてい
ることから、電源基板910は、検出維持期間が経過す
るまでの間、振分部材311の状態を維持させるための
電力を供給する作動状態保持手段として機能している。
また、上記のように構成されているので、検出維持期間
が経過するまでの間は振分部材311の状態が維持さ
れ、振分部材311が動作することがないので、振分部
材311と球通路293a,293b内の壁との間に遊
技球が挟まってしまうことを防止できる。Further, as described above, the power supply substrate 910 keeps the solenoid 31 until the detection maintaining period elapses.
Since the electric power that can drive the distribution member 311 is supplied to 0, the driving state of the solenoid 310 as the passage switching unit can be maintained by the electric configuration. With the above-described configuration, the power supply substrate 910 functions as an operating state holding unit that supplies electric power for maintaining the state of the distribution member 311 until the detection maintaining period elapses. There is.
Further, since the configuration is as described above, the state of the distribution member 311 is maintained until the detection maintaining period elapses, and the distribution member 311 does not operate. It is possible to prevent the game ball from being caught between the walls inside the passages 293a and 293b.
【0430】また、上述したように、停電等の発生に応
じて電源断信号が出力されたら、まず、球払出装置97
の駆動が停止された後、所定の検出維持期間、払出検出
手段(賞球カウントスイッチ301Aや球貸しカウント
スイッチ301B)からの検出信号の入力処理が実行さ
れ、その後、払出制御状態を保存するための処理が行わ
れる。従って、停電発生時に払出途中であった遊技球
も、バックアップRAMの保存内容に確実に反映され
る。よって、遊技機への電力供給停止時に制御状態をバ
ックアップ記憶手段に保存するように構成した場合に、
保存される制御状態と実際の制御状態との間に矛盾等を
生じさせないようにすることができる。Further, as described above, when the power-off signal is output in response to the occurrence of a power failure or the like, first, the ball payout device 97
In order to save the payout control state after the driving of the is stopped, the detection signal is input from the payout detecting means (prize ball count switch 301A or ball lending count switch 301B) for a predetermined detection maintaining period. Is processed. Therefore, the game balls that were in the process of being paid out at the time of the power failure are surely reflected in the saved contents of the backup RAM. Therefore, when the control state is stored in the backup storage means when the power supply to the gaming machine is stopped,
It is possible to prevent inconsistency between the saved control state and the actual control state.
【0431】また、上述したように、状態復旧処理にお
いて、遊技制御手段(CPU56)の制御状態を、他の
電気部品制御手段(例えば払出制御用CPU371)よ
りも遅れて復旧させる遅延手段(例えば、コンデンサ、
遅延回路960)を備える構成としたので、遊技制御基
板以外の電気部品制御基板が動作状態となったあとに制
御信号が供給されるため、遊技制御手段からの制御信号
を受信する他の電気部品制御手段が、制御信号を確実に
受信することができる。すなわち、電源供給再開時に、
遊技制御手段が遅れて立ちあがるので、他の電気部品制
御手段がコマンドをとりこぼしてしまうようなことが防
止される。Further, as described above, in the state restoration processing, the delay state (for example, the delay state which restores the control state of the game control means (CPU 56) later than the other electric component control means (for example, the payout control CPU 371). Capacitors,
Since the delay circuit 960) is provided, a control signal is supplied after the electric component control board other than the game control board is in the operating state, and therefore other electric parts that receive the control signal from the game control means. The control means can surely receive the control signal. That is, when the power supply is restarted,
Since the game control means starts up with a delay, it is possible to prevent other electric component control means from dropping the command.
【0432】また、上述したように、システムリセット
手段(例えば、リセット回路65)が、所定の電源が電
気部品制御手段が動作可能な電圧レベル以上の電圧レベ
ルとなったことを条件に所定の信号(リセット解除を示
す信号:リセット信号をハイレベルに立ち上げた信号)
を出力し、遅延手段(例えば、遅延回路960)が、シ
ステムリセット手段からの所定の信号が遊技制御手段
(CPU56)のリセット入力部に入力される時期を、
他の電気部品制御手段(払出制御用CPU371、表示
制御用CPU101、ランプ制御用CPU351、音声
制御用CPU701)のリセット入力部に入力される時
期よりも遅延させるように構成されているので、遊技制
御手段と他の電気部品制御手段との制御処理の実行タイ
ミングを異ならせることができる。Further, as described above, the system reset means (for example, the reset circuit 65) outputs a predetermined signal on condition that the predetermined power supply has a voltage level higher than the voltage level at which the electric component control means can operate. (Signal indicating reset release: signal that raised reset signal to high level)
The delay means (for example, the delay circuit 960) outputs the predetermined signal from the system reset means to the reset input section of the game control means (CPU 56).
Since it is configured to be delayed from the timing input to the reset input section of the other electric component control means (the CPU 371 for payout control, the CPU 101 for display control, the CPU 351 for lamp control, the CPU 701 for voice control), the game control The execution timing of the control process between the means and the other electric component control means can be different.
【0433】また、上記のように、システムリセット手
段の入力端子へ所定の電圧レベル以上の電圧が入力され
ることを遅延させるコンデンサ(例えば、リセットIC
651の外付けコンデンサ)によって遅延手段が構成さ
れ、コンデンサの容量を異ならせることで、リセット解
除を示す信号(リセット回路65の出力信号)の出力タ
イミングを異ならせるように構成されているので、簡単
な構成で、システムリセット手段(例えば、リセット回
路65)の出力信号の出力タイミングを遅延させる遅延
手段を実現することができる。すなわち、コンデンサを
搭載させ、そのコンデンサの容量を変更するだけの、回
路設計上および回路構築上簡単な構成で、遅延手段を実
現することができる。Further, as described above, a capacitor (for example, reset IC) that delays input of a voltage higher than a predetermined voltage level to the input terminal of the system reset means.
The delay means is constituted by the external capacitor 651), and the output timing of the signal indicating the reset release (the output signal of the reset circuit 65) is made different by making the capacitance of the capacitor different, which is simple. With such a configuration, the delay unit that delays the output timing of the output signal of the system reset unit (for example, the reset circuit 65) can be realized. That is, the delay means can be realized with a simple configuration in terms of circuit design and circuit construction, in which a capacitor is mounted and the capacitance of the capacitor is changed.
【0434】なお、遊技制御手段に対してリセット解除
信号を出力するシステムリセット手段に備えられている
コンデンサの容量を、電気部品制御手段に対してリセッ
ト解除信号を出力するシステムリセット手段に備えられ
ているコンデンサの容量よりも大きくするようにすれ
ば、遊技制御手段に対するリセット解除信号を、電気部
品制御手段に対するリセット解除信号よりも遅延させて
出力することが可能となる。Incidentally, the capacity of the capacitor provided in the system reset means for outputting the reset release signal to the game control means is provided in the system reset means for outputting the reset release signal to the electric component control means. If it is made larger than the capacity of the existing capacitor, the reset release signal for the game control means can be output later than the reset release signal for the electric component control means.
【0435】また、上述したように、遊技制御手段(C
PU56)が、他の電気部品制御手段(例えば払出制御
用CPU371)よりも遅れて立ち上げられるので、遊
技制御手段にてクリアスイッチ信号の入力処理(ステッ
プS7)が実行されるタイミングよりも、払出制御手段
にてクリアスイッチ信号の入力処理(ステップS70
7)が実行されるタイミングの方が早くなるようにする
ことができる。従って、クリアスイッチ921の操作に
よって初期化処理が実行される場合には、主基板31が
備えるRAM55の記憶内容がクリアされるよりも早
く、払出制御基板37が備えるRAMの記憶内容がクリ
アされる。このように、払出制御基板37が備えるRA
Mの記憶内容が優先的にクリアされるので、クリアスイ
ッチ921の操作によって初期化しようとしたときに、
遊技球の払出処理が誤って実行されてしまうことがより
確実に防止される。As described above, the game control means (C
PU56) is started later than the other electric component control means (for example, the payout control CPU 371), so that the payout is performed more than the timing at which the game control means executes the clear switch signal input process (step S7). The control means inputs the clear switch signal (step S70).
It is possible to make the timing of executing 7) earlier. Therefore, when the initialization process is executed by operating the clear switch 921, the stored contents of the RAM of the payout control substrate 37 are cleared earlier than the stored contents of the RAM 55 of the main substrate 31 are cleared. . In this way, the RA provided in the payout control board 37
Since the stored contents of M are cleared preferentially, when an attempt is made to initialize by operating the clear switch 921,
It is more reliably prevented that the game ball payout process is erroneously executed.
【0436】また、上述したように、システムリセット
手段(例えば、システムリセット回路65)が、各電気
部品制御手段(CPU56や払出制御用CPU371な
ど)に電源を供給する電源基板(例えば、電源基板91
0)に搭載されるように構成したので、監視電源の供給
源の近くにシステムリセット手段を配することができ、
システムリセット手段が電源の状態の監視を適切に行う
ことができるようになる。また、上記のように構成すれ
ば、電源基板を変更するだけで、システムリセット手段
の交換を行うことができる。As described above, the system reset means (for example, the system reset circuit 65) supplies power to each electric component control means (the CPU 56, the payout control CPU 371, etc.) (for example, the power board 91).
Since it is configured to be installed in 0), the system reset means can be arranged near the supply source of the monitoring power supply,
The system resetting means can properly monitor the state of the power supply. Further, with the above configuration, it is possible to replace the system reset means simply by changing the power supply board.
【0437】また、上述したように、電源監視手段(例
えば、電源監視用IC902)が、各電気部品制御手段
(CPU56や払出制御用CPU371など)に供給さ
れる直流電源のうち、最も電圧の高い電源(例えば、V
SL(+30V))を監視するように構成されているの
で、早期に電圧の低下を検出することができる。As described above, the power supply monitoring means (for example, the power supply monitoring IC 902) has the highest voltage among the DC power supplies supplied to each electric component control means (CPU 56, payout control CPU 371, etc.). Power source (eg V
Since it is configured to monitor SL (+ 30V), it is possible to detect the voltage drop at an early stage.
【0438】また、上述したように、電源監視手段(例
えば、電源監視用IC902)が、各電気部品制御手段
(CPU56や払出制御用CPU371など)に電源を
供給する電源基板(例えば、電源基板910)に搭載さ
れるように構成されているので、監視電源の供給源の近
くに電源監視手段を配することができ、電源監視手段が
電源の状態の監視を適切に行うことができるようにな
る。また、上記のように構成すれば、電源基板を変更す
るだけで、電源監視手段の交換を行うことができる。As described above, the power supply monitoring means (eg, power supply monitoring IC 902) supplies power to each electric component control means (CPU 56, payout control CPU 371, etc.) (eg, power supply board 910). ), The power supply monitoring means can be arranged near the supply source of the monitoring power supply, and the power supply monitoring means can properly monitor the power supply state. . Further, with the above configuration, the power supply monitoring means can be replaced by simply changing the power supply board.
【0439】また、上述したように、電源断処理を実行
させない所定期間(遅延期間)は、少なくとも所定電圧
(例えば、22V)以上に供給される電圧が上昇するま
での期間を含むように構成されているので、不安定な状
態で電源断処理が実行されることを防止することができ
る。特に、上述した実施の形態では所定電圧以下となっ
た場合に電源断処理が実行されるので、上記のような構
成としたことによって、立ち上がり時に電源断処理が誤
って実行されてしまうことを防止することができる。Further, as described above, the predetermined period (delay period) in which the power-off process is not executed is configured to include at least the period until the voltage supplied to the predetermined voltage (for example, 22V) or higher increases. Therefore, it is possible to prevent the power-off process from being executed in an unstable state. In particular, in the above-described embodiment, the power-off process is executed when the voltage becomes equal to or lower than the predetermined voltage. Therefore, the above configuration prevents the power-off process from being erroneously executed at the time of rising. can do.
【0440】また、上述したように、電力供給が開始し
た場合に、払出制御手段(払出制御用CPU371)
が、遊技制御手段(CPU56)からの払出可能状態指
定コマンドの受信がなければ遊技球の払出処理を実行し
ない構成としたので、遊技制御手段が制御可能でない状
態であるのにもかかわらず遊技球の払い出しがなされて
しまうことを防止することができる。従って、遊技制御
手段は、払い出された遊技球を検出する賞球カウントス
イッチ301Aや球貸しカウントスイッチ301Bの検
出信号を確実に受信することができる。よって、未払出
の遊技球数について遊技制御手段と払出制御手段とでそ
れぞれ把握している情報の内容に食い違いが生じてしま
うことを防止することができ、遊技制御手段と払出制御
手段とで確実に制御上の整合をとることができる。Further, as described above, when the power supply is started, the payout control means (payout control CPU 371).
However, since the game ball payout process is not executed unless the payable state designation command is received from the game control means (CPU 56), the game ball is not controllable by the game control means. It is possible to prevent the payment of money. Therefore, the game control means can surely receive the detection signals of the prize ball count switch 301A and the ball lending count switch 301B for detecting the paid game balls. Therefore, it is possible to prevent a discrepancy between the contents of the information grasped by the game control means and the payout control means regarding the number of unpaid gaming balls, and the game control means and the payout control means are sure to do so. It is possible to achieve control matching.
【0441】また、電力供給が開始した場合に、払出制
御手段(払出制御用CPU371)が払出禁止状態とな
る構成とし、遊技制御手段(CPU56)からの払出可
能状態指定コマンドの受信がなければ遊技球の払出処理
を実行しない構成としたので、賞球カウントスイッチ3
01Aの検出信号が遊技制御手段および払出制御手段の
双方に入力されていても、電力供給が開始した場合に、
払出制御手段が遊技制御手段よりも先に制御が可能な状
態となって遊技球の払出処理を再開し、遊技制御手段が
制御が可能な状態となる前に払い出された遊技球が賞球
カウントスイッチ301Aで検出され、遊技制御手段と
払出制御手段とで賞球の未払出数に誤差が生じてしまう
といったような現象が発生することがなくなる。Further, when the power supply is started, the payout control means (payout control CPU 371) is set to the payout prohibition state, and if the payout possible state designating command is not received from the game control means (CPU 56), the game is played. Since the ball payout process is not executed, the prize ball count switch 3
Even if the detection signal of 01A is input to both the game control means and the payout control means, when the power supply is started,
The payout control means restarts the payout processing of the game ball in a state in which it can be controlled before the game control means, and the game ball paid out before the game control means becomes in the controllable state is a prize ball. The phenomenon that the error is generated in the number of unpaid prize balls between the game control means and the payout control means, which is detected by the count switch 301A, does not occur.
【0442】また、上述したように、遊技制御手段が、
遊技状態復旧処理において、バックアップRAM55領
域の記憶内容に応じて払出禁止状態か否か判定し(ステ
ップS82)、払出禁止状態でない場合に払出可能状態
指定コマンドを送信する(ステップS83)構成とした
ので、電力供給停止前の状態に復旧することができる。Further, as described above, the game control means,
In the game state recovery processing, it is determined whether or not the payout is prohibited in accordance with the stored contents of the backup RAM 55 area (step S82), and if the payout is not prohibited, the payable state designation command is transmitted (step S83). , It is possible to restore the state before the power supply was stopped.
【0443】また、上述したように、遊技制御手段が、
初期化処理において、払出禁止条件が成立しているか否
かの判定を行い(ステップS13a)、払出禁止条件が
成立していない場合に払出可能状態指定コマンドを送信
する(ステップS13b)ように構成されているので、
実際の遊技機の状態に応じて制御を開始することができ
る。Further, as described above, the game control means,
In the initialization processing, it is determined whether or not the payout prohibition condition is satisfied (step S13a), and when the payout prohibition condition is not satisfied, the payable state designation command is transmitted (step S13b). Because
The control can be started according to the actual state of the gaming machine.
【0444】また、上述したように、遊技状態復旧処
理、払出状態復旧処理、および初期化処理で、払出禁止
条件についての判定をそれぞれ実行する構成とされてい
るので、早期に判定を行うことができ、制御状態を安定
させることができる。Further, as described above, the game state recovery process, the payout state recovery process, and the initialization process are each configured to execute the determination of the payout prohibition condition, so that the determination can be performed early. It is possible to stabilize the control state.
【0445】また、上述したように、払出禁止条件が複
数設けられ、遊技制御手段が、複数の払出禁止条件につ
いて共通の払出状態指定コマンドを送信する(例えば、
払出禁止条件が球切れ状態と下皿満タン状態である場合
には、球切れ状態または下皿満タン状態となった場合に
払出禁止状態指定コマンドを送信し、球切れ状態および
下皿満タン状態が解消した場合に払出可能状態指定コマ
ンドを送信する。)ように構成されているので、払い出
しを許可することを指定するコマンドの数を最小限にす
ることができる。Further, as described above, a plurality of payout prohibition conditions are provided, and the game control means transmits a common payout state designation command for a plurality of payout prohibition conditions (for example,
If the payout prohibition conditions are the out-of-ball condition and the bottom plate full condition, a command to specify the discontinuation condition is sent when the ball out condition or the bottom plate full condition is reached, and the condition When the state is resolved, the payable state designation command is transmitted. ), It is possible to minimize the number of commands that specify permission for payout.
【0446】また、上述したように、遊技制御手段と払
出制御手段は、電力供給停止時処理において、電力供給
停止時処理を行ったことを示すバックアップフラグをセ
ットする処理を行い、電力供給が再開されたときに、バ
ックアップフラグの状態のチェック結果に応じて、状態
復旧処理を行うのか初期化処理を行うのか決定するの
で、簡易な方法によって、確実に、状態復旧処理を行う
のか否か決定することができる。その結果、電力供給停
止時処理によって保存された制御状態を確実に活用する
ことができる。Further, as described above, the game control means and the payout control means perform the process of setting the backup flag indicating that the power supply stop process has been performed in the power supply stop process, and the power supply is restarted. When it is done, it decides whether to perform the state restoration process or the initialization process according to the check result of the state of the backup flag. Therefore, by a simple method, it is surely decided whether or not the state restoration process is performed. be able to. As a result, it is possible to reliably utilize the control state saved by the power supply stoppage process.
【0447】電力供給停止時処理が行われることなく電
力供給停止状態とされていた場合には、バックアップフ
ラグがセットされていない状態となっている。よって、
復旧させるためのデータが存在しないにもかかわらず、
状態復旧処理が実行されてしまうことは防止される。When the power supply is stopped without performing the power supply stop process, the backup flag is not set. Therefore,
Even though there is no data to recover,
The state recovery process is prevented from being executed.
【0448】また、上述したように、遊技制御手段と払
出制御手段は、電力供給停止時処理において、チェック
サムを生成して保存する処理を行い、電力供給が再開さ
れたときに、パリティチェックのチェック結果に応じ
て、状態復旧処理を行うのか初期化処理を行うのか決定
するので、簡易な方法によって、確実に、状態復旧処理
を行うのか否か決定することができる。Further, as described above, the game control means and the payout control means perform the processing of generating and storing the checksum in the power supply stop processing, and when the power supply is restarted, the parity check is performed. Since the state restoration process or the initialization process is determined according to the check result, it is possible to reliably determine whether or not the state restoration process is performed by a simple method.
【0449】電力供給停止中に、バックアップ電源でバ
ックアップされる変動データ記憶手段の記憶内容が変化
してしまった場合には、パリティチェックのチェック結
果がパリティチェックOKとはならない(すなわち、電
力供給が再開されたときに生成されたチェックサムと保
存されているチェックサムとは一致しない)。よって、
誤った記憶内容にもとづいて状態復旧処理が実行されて
しまうことは防止される。If the storage contents of the variable data storage means backed up by the backup power supply change while the power supply is stopped, the result of the parity check does not become the parity check OK (that is, the power supply is turned off). The checksum generated when restarted does not match the stored checksum). Therefore,
The state recovery process is prevented from being executed based on the erroneous storage contents.
【0450】なお、上記の実施の形態では、電力供給停
止時処理において、遊技球が払い出されたか否かを監視
し、払い出された場合には未払出の遊技球数として記憶
している値を減算する処理(ステップS480、ステッ
プS823、ステップS831)を行っていたが、未払
出数の記憶値を減算する処理を行うことなく、賞球カウ
ントスイッチ301Aや球貸しカウントスイッチ301
Bがオンしたか否かを確認し、その確認結果を電源バッ
クアップされているRAMに保存する構成としてもよ
い。この場合、電力供給が開始したあとの復旧処理(図
20、図49参照)において、電源バックアップされて
いるRAMの記憶内容にもとづいて電力供給停止時処理
の実行中に賞球カウントスイッチ301Aや球貸しカウ
ントスイッチ301Bがオンしていたことが確認された
場合に、未払出数の記憶値を減算する処理を行うように
すればよい。上記のように、電力供給停止時処理におい
て賞球カウントスイッチ301Aや球貸しカウントスイ
ッチ301Bがオンした場合に、未払出数を更新するこ
となく、その賞球カウントスイッチ301Aや球貸しカ
ウントスイッチ301Bからの検出信号の入力処理の結
果を保存して、復旧時に、保存されていた入力処理の結
果に応じて未払出数を更新する構成とすれば、電力供給
停止時処理にて未払出数として記憶している値(未払出
数データ)を変更する処理を行う必要がないので、電力
供給停止時処理にて未払出数データを変更する処理を行
う場合と比較して電力供給停止時処理を迅速に終えるこ
とができるようになり、電力供給が停止する前に未払出
の遊技球数を管理するために実行される処理をより確実
に完了させることができるようになる。In the above-mentioned embodiment, in the power supply stop process, it is monitored whether or not the game balls have been paid out, and when the game balls have been paid out, it is stored as the number of unpaid game balls. Although the process of subtracting the value (step S480, step S823, step S831) was performed, the process of subtracting the stored value of the unpaid amount is not performed, and the prize ball count switch 301A and the ball lending count switch 301 are executed.
The configuration may be such that it is confirmed whether or not B is turned on, and the confirmation result is stored in the RAM whose power is backed up. In this case, in the recovery process (see FIGS. 20 and 49) after the power supply is started, the prize ball count switch 301A and the ball are switched while the power supply stop process is being executed based on the stored contents of the RAM backed up by the power supply. If it is confirmed that the lending count switch 301B is turned on, a process of subtracting the stored value of the unpaid amount may be performed. As described above, when the prize ball count switch 301A or the ball lending count switch 301B is turned on in the power supply stop process, the prize ball count switch 301A or the ball lending count switch 301B is used without updating the unpaid amount. If the configuration is such that the result of the input processing of the detection signal of is saved and the number of unpaid payments is updated according to the saved result of the input processing at the time of restoration, it is stored as the number of unpaid payments in the power supply stop processing. Since it is not necessary to perform the process to change the value (unpaid amount data), the power supply stop process is quicker than when the power supply stop process is executed to change the unpaid amount data. In order to be able to more reliably complete the processing executed to manage the number of unpaid gaming balls before the power supply is stopped. It made.
【0451】また、上記の実施の形態では、電力供給停
止時処理の際に賞球カウントスイッチ301Aや球貸し
カウントスイッチ301Bの状態を確認する処理を行っ
ていたが、電力供給停止時処理にて賞球カウントスイッ
チ301Aや球貸しカウントスイッチ301Bの状態を
確認する処理を行わないようにしてもよい。上記のよう
に、電力供給停止時処理を迅速に終えるようにすれば、
スタックオーバーフローを生じさせ、初期化処理を実行
させることにより大当りを発生させる不正行為を防止す
ることができる。Further, in the above-described embodiment, the processing for confirming the states of the prize ball count switch 301A and the ball lending count switch 301B is performed during the power supply stop processing. The process of confirming the states of the prize ball count switch 301A and the ball lending count switch 301B may not be performed. As described above, if the process at the time of power supply stop is quickly completed,
By causing a stack overflow and executing the initialization process, it is possible to prevent an illegal act that causes a big hit.
【0452】すなわち、電力供給の停止が生ずる訳では
ないにも関わらず、電源断を検出する検出回路の側から
マイクロコンピュータの割込端子に至る信号線において
電源断信号が連続的に入力されると、スタック領域のサ
イズには限界があるにもかかわらず、繰り返し割込処理
が実行されることによってスタック領域へのデータ保存
が繰り返され、遂にはスタックオーバーフローが生じて
しまう。その結果、スタックオーバーフローに起因して
RAM領域の内容が破壊されてしまうことによりプログ
ラム暴走が生じたことにもとづいて、ウォッチドッグタ
イマのタイムアップが生じてマイクロコンピュータにリ
セットがかかり、RAM領域の内容が初期化される。That is, although the power supply is not stopped, the power-off signal is continuously input to the signal line from the detection circuit side for detecting power-off to the interrupt terminal of the microcomputer. Even though there is a limit to the size of the stack area, the repeated interruption processing causes the data storage in the stack area to be repeated, which eventually causes a stack overflow. As a result, the contents of the RAM area are destroyed due to the stack overflow, and the program runaway occurs. Therefore, the watchdog timer times up, the microcomputer is reset, and the contents of the RAM area are lost. Is initialized.
【0453】大当りを発生させるか否かは、一般に、所
定のタイミング(例えば始動入賞の発生時すなわち始動
入賞信号の入力時)において、RAM領域に形成された
乱数発生用カウンタのカウント値があらかじめ決められ
た大当り判定値に一致するか否かによって決定される。
電源断信号が連続的に入力されると、上述したようにシ
ステムリセットがかかり、初期化処理においてRAMの
内容が初期化されるので、大当りを発生させるか否かを
決定するための乱数発生用カウンタのカウント値も初期
化される(0に戻される。)。すると、カウント値が0
から歩進を開始するので、カウント値があらかじめ決め
られた大当り判定値に一致するタイミングを容易に把握
できてしまう。Whether or not a big hit is generated is generally determined in advance by a count value of a random number generation counter formed in the RAM area at a predetermined timing (for example, when a start winning is generated, that is, when a start winning signal is input). It is determined by whether or not it matches the hit jackpot determination value.
When the power-off signal is continuously input, the system is reset as described above and the contents of the RAM are initialized in the initialization process. Therefore, for random number generation for determining whether or not to generate a big hit. The count value of the counter is also initialized (returned to 0). Then, the count value is 0
Since the step is started from, it is possible to easily grasp the timing when the count value matches the predetermined jackpot determination value.
【0454】つまり、不正基板等の不正手段を遊技機に
搭載し、不正手段からマイクロコンピュータに対して電
源断信号(割込信号)を連続的に入力させるとともに、
乱数発生用カウンタのカウント値が大当り判定値に一致
するようなタイミングで、マイクロコンピュータが搭載
されている遊技制御基板に対して不正に始動入賞信号を
送り込むことによって、不正に大当りを生じさせること
が可能になってしまう。That is, an illegal means such as an illegal board is mounted on the gaming machine, and the illegal power is continuously input to the microcomputer from the illegal means, and at the same time,
It is possible to illegally generate a big hit by illegally sending a start winning signal to the game control board on which the microcomputer is mounted at a timing such that the count value of the random number generation counter matches the big hit determination value. It will be possible.
【0455】上記の実施の形態では、電力供給停止時処
理が迅速に行われるので、不正な行為によって電源断信
号が連続的に入力される前に、最初の電源断信号の入力
にもとづく電力供給停止時処理が完了している可能性を
高めることができる。従って、不正に割込信号を送り込
むような不正行為が行われても、その行為を無効とする
ことが期待できる。なお、例えば電力供給停止時処理に
おけるスイッチチェックを、賞球あるいは貸し球のいず
れかについてのみ行う構成として、電力供給停止時処理
を迅速に終えるようにした場合であっても、同様の効果
を得ることができる。In the above-described embodiment, since the power supply stop process is performed quickly, the power supply based on the first power-off signal input before the power-off signal is continuously input due to an illegal act. It is possible to increase the possibility that the processing at the time of stop is completed. Therefore, even if an illegal act such as illegally sending an interrupt signal is performed, it can be expected to invalidate the act. Note that, for example, even if the switch check in the power supply stop process is performed only for the prize balls or the lending balls and the power supply stop process is quickly ended, the same effect is obtained. be able to.
【0456】なお、上記の実施の形態において、初期化
処理を実行していることを報知するための報知手段を設
けてもよい。報知手段を設けた場合、遊技制御手段は、
初期化処理において、初期化中であることを示す制御コ
マンド(例えば通常の制御で用いられるコマンドであっ
てもよく、初期化中であることを指定する専用のコマン
ドであってもよい)をサブ基板(例えば図柄制御基板8
0など)に送信し、そのコマンドを受信したサブ基板に
おける電気部品制御手段が初期化報知(例えば可変表示
装置9による「初期化中」なる表示や、音やランプによ
って初期化中であることを示す演出などによって行われ
る)を所定期間(例えば5分などのあらかじめ定められ
た期間)継続的に実行する。It should be noted that in the above-described embodiment, an informing means for informing that the initialization process is being executed may be provided. When the notification means is provided, the game control means,
In the initialization process, the control command indicating that initialization is in progress (for example, it may be a command used for normal control or a dedicated command that specifies that initialization is in progress) is Board (eg, design control board 8)
0, etc., and the electric component control means in the sub-board which has received the command indicates that initialization is being performed (for example, a display indicating “initializing” by the variable display device 9 or initialization by sound or lamp). The effect shown in FIG. 4) is continuously executed for a predetermined period (for example, a predetermined period such as 5 minutes).
【0457】遊技制御手段を初期化中であることを示す
制御コマンドを送信するように構成し、サブ基板におけ
る電気部品制御手段を初期化報知を行うように構成した
場合には、遊技制御手段に不正に信号を送り込むような
不正行為が行われても、そのような不正行為を容易に発
見することができるとともに、不正行為者が報知に気付
いて直ちに離席したような場合でも、再度の不正行為を
実行しづらくすることができるようになる。なお、遊技
制御手段を初期化中であることを示す制御コマンドを送
信するように構成し、サブ基板における電気部品制御手
段を初期化報知を行うように構成した場合、例えば、可
変表示装置9、スピーカ27または各種ランプ・LED
等が報知部品に相当する。また、報知部品を用いて初期
化されたことを報知する処理を行う報知部品制御手段
は、遊技制御手段以外の電気部品制御手段によって実現
されていてもよいが、遊技制御手段によって実現されて
もよい。すなわち、遊技制御手段が、直接、報知部品を
制御するようにしてもよい。When the game control means is configured to transmit a control command indicating that it is being initialized, and the electric component control means on the sub-board is configured to perform initialization notification, the game control means is Even if a fraudulent activity such as illegally sending a signal is performed, such a fraudulent activity can be easily detected, and even if the fraudulent person notices the notification and immediately leaves the desk, the fraudulent activity is repeated. You will be able to make it difficult to carry out actions. When the game control means is configured to transmit a control command indicating that it is being initialized, and the electric component control means on the sub-board is configured to perform initialization notification, for example, the variable display device 9, Speaker 27 or various lamps / LEDs
Etc. correspond to the notification component. Further, the notification component control means for performing the process of notifying that the initialization has been performed using the notification component may be realized by an electric component control means other than the game control means, or may be realized by the game control means. Good. That is, the game control means may directly control the notification component.
【0458】初期化処理は、遊技店の営業中において、
停電からの復旧時でもない限り実行されることは考えに
くい。それにもかかわらず、初期化処理が実行されてい
るということは、スタックオーバーフローを発生させた
り遊技制御手段にリセット信号を入力させるなどの不正
行為によってシステムリセットされた可能性が高い。従
って、停電復旧時でも遊技店員による初期化操作がなさ
れたわけでもないのに、遊技店の営業時間中に初期化報
知がなされている場合には、不正行為(RAMをクリア
させて初期状態とするなどの行為)が行われたものと判
断することができ、その後の不正行為(大当りを発生さ
せるなどの行為)を未然に防ぐことができる。[0458] The initialization process is performed while the game shop is in business.
It is unlikely that it will be executed unless the power is restored. Nevertheless, the fact that the initialization process is being executed means that it is highly possible that the system has been reset by an illegal act such as causing a stack overflow or inputting a reset signal to the game control means. Therefore, when the initialization operation is not performed by the game shop staff even after the power failure is restored, but the initialization notification is given during the business hours of the game shop, the misconduct (the RAM is cleared to the initial state). It can be determined that the act) has been performed, and it is possible to prevent subsequent fraudulent actions (acts such as a big hit).
【0459】また、遊技制御手段(CPU56)が、初
期化処理において、初期化処理中であることを示す初期
化信号を遊技機外部に出力する構成としてもよい。この
ように構成すれば、遊技店側などにおいて初期化処理中
であることを認識可能とすることができる。よって、実
際には電力供給が停止していないにも関わらず初期化処
理中であることを示す信号が遊技機から出力された場合
には不正行為がなされたと判断することができ、不正行
為者が不正行為を行った遊技機から離れた場所にて容易
に不正行為を発見することができるようになる。Further, the game control means (CPU 56) may be configured to output an initialization signal indicating that the initialization process is being executed to the outside of the gaming machine in the initialization process. According to this structure, it is possible to recognize that the initialization process is being performed on the game shop side or the like. Therefore, if the signal indicating that the initialization process is in progress is output from the gaming machine even though the power supply is not actually stopped, it can be determined that the fraudulent act has been performed, and the fraudster It becomes possible to easily find the fraudulent activity at a place away from the gaming machine that performed the fraudulent activity.
【0460】また、上記の実施の形態では、球払出装置
97が賞球も貸し球も払い出し、振分ソレノイド310
で駆動される振分部材311によって、賞球流下経路
(景品遊技媒体通路)と貸し球流下経路(貸出遊技媒体
経路)とが切り換えられた。しかし、賞球払出球を行う
払出装置と球貸しを行う払出装置とを別個に設けてもよ
い。Further, in the above embodiment, the ball payout device 97 pays out the prize balls and the lending balls, and the sorting solenoid 310 is used.
The prize ball downflow path (prize game medium path) and the rental ball downflow path (rental game medium path) are switched by the distribution member 311 driven by. However, a payout device for paying a prize ball and a payout device for lending a ball may be separately provided.
【0461】また、上記の実施の形態では、電源基板9
10からの復帰信号は、主基板31においてCPU56
のリセット端子に入力されたが、I/Oポート部57の
入力ポートに入力されてもよい。In the above embodiment, the power supply board 9 is used.
The return signal from the CPU 10 is sent to the CPU 56 on the main board 31.
However, it may be input to the input port of the I / O port unit 57.
【0462】そのように構成される場合には、遊技制御
手段のマスク不能割込処理(電力供給停止時処理)にお
いて、図22〜図24に示されたステップS451〜S
498の処理の後のシステムリセットを待つ待機状態に
おいて、入力ポートを介して復帰信号のオンの検出が実
行されるようにし、復帰信号がオンになったら、図18
に示されたメイン処理のステップS1にジャンプするよ
うにすればよい。メイン処理の実行が開始されると、電
源断信号が出力されたときに遊技状態が保存されている
ので、ステップS10の処理で遊技状態復旧処理が実行
され、遊技制御は、電源断信号発生時の状態に戻り、そ
の状態から遊技制御が続行される。In such a case, in the unmaskable interrupt process (power supply stop process) of the game control means, steps S451 to S451 shown in FIGS.
In the standby state waiting for the system reset after the processing of 498, the detection of the turning on of the return signal is executed via the input port, and when the return signal is turned on, FIG.
The process may jump to step S1 of the main process shown in FIG. When the execution of the main process is started, the game state is stored when the power-off signal is output, so the game state restoration process is executed in the process of step S10, and the game control is performed when the power-off signal is generated. Returning to the state of, the game control is continued from that state.
【0463】なお、復帰信号は、例えば入力ポート1の
ビット5(図17参照)に入力される。また、この例で
は、復帰信号のオンが検出されると直ちにステップS1
にジャンプしたが、ノイズ除去等のために、複数回連続
したオンを検出したらステップS1にジャンプするよう
にしたり、オン検出後所定期間経過後にも再度オンが検
出されたらステップS1にジャンプするようにしてもよ
い。さらに、払出制御手段のマスク不能割込処理におい
ても、入力ポートに入力される復帰信号を検出するよう
にしてもよい。The return signal is input to bit 5 of input port 1 (see FIG. 17), for example. Further, in this example, immediately after the turn-on of the return signal is detected, the step S1 is performed.
However, in order to remove noise, etc., the CPU may jump to step S1 when a plurality of consecutive ONs are detected, or jump to step S1 when a ON is detected again after a predetermined period has elapsed after the ON detection. May be. Further, the return signal input to the input port may be detected also in the non-maskable interrupt process of the payout control means.
【0464】また、上記の実施の形態では、復帰信号は
電源基板910で作成されたが、復帰信号を必要とする
電気部品制御基板において作成されてもよい。すなわ
ち、待機状態復帰手段が、主基板31や払出制御基板3
7などの各制御基板にそれぞれ設けられる構成としても
よい。復帰信号が各制御基板において作成される場合に
用いられる電源基板は、復帰信号を出力しない構成とさ
れる。また、リセット管理回路は、図11に示された回
路構成から復帰信号生成部分を除いた構成とすればよ
い。Further, in the above-described embodiment, the return signal is generated on the power supply board 910, but it may be generated on the electric component control board which requires the return signal. That is, the standby state returning means is the main board 31 or the payout control board 3
It may be configured to be provided on each control board such as No. 7 and the like. The power supply board used when the return signal is generated in each control board is configured not to output the return signal. Further, the reset management circuit may be configured by removing the return signal generation part from the circuit configuration shown in FIG.
【0465】図66は、電源基板において復帰信号が生
成されない場合の遊技制御手段のマスク不能割込処理
(電力供給停止時処理)の一例を示すフローチャートで
ある。図66に示すフローチャートは、図22〜図24
に示されたステップS451〜S498の処理に続いて
実行される。すなわち、この実施の形態では、RAMア
クセス禁止値が設定された後(ステップS498)、シ
ステムリセットを待つ待機状態において、まず、カウン
タの初期値Mが設定される(ステップS111)。そし
て、カウンタの値を1減算しつつ(ステップS11
2)、カウンタの値が0になったか否か確認する(ステ
ップS113)。FIG. 66 is a flow chart showing an example of non-maskable interrupt processing (processing when power supply is stopped) of the game control means when a return signal is not generated in the power supply board. The flow chart shown in FIG. 66 is shown in FIGS.
Is executed subsequent to the processing of steps S451 to S498 shown in FIG. That is, in this embodiment, after the RAM access prohibition value is set (step S498), the initial value M of the counter is first set in the standby state waiting for the system reset (step S111). While subtracting 1 from the counter value (step S11
2) It is confirmed whether or not the value of the counter has become 0 (step S113).
【0466】そして、カウンタの値が0になったら、図
18に示されたメイン処理のステップS1にジャンプす
る。メイン処理の実行が開始されると、電源断信号が出
力されたときに遊技状態が保存されているので、ステッ
プS10の処理で遊技状態復旧処理が実行され、遊技制
御は、電源断信号発生時の状態に戻り、その状態から遊
技制御が続行される。When the value of the counter becomes 0, the process jumps to step S1 of the main processing shown in FIG. When the execution of the main process is started, the game state is stored when the power-off signal is output, so the game state restoration process is executed in the process of step S10, and the game control is performed when the power-off signal is generated. Returning to the state of, the game control is continued from that state.
【0467】カウンタに初期値Mが設定されてからカウ
ントアップ(=0になる)するまでの時間は、[ステッ
プS112およびS113の処理に要する時間]×Mで
あるが、Mの値は、電源断信号が発生してから、Vcc電
源で動作するCPU56が動作不能になるまでに時間よ
りも長い時間をカウントするように設定される。従っ
て、一般には、一般には、カウンタがカウントアップし
てステップS1にジャンプする前に、CPU56は動作
しなくなる。すなわち、ステップS1にジャンプするこ
とはない。The time from setting the initial value M in the counter to counting up (= 0) is [time required for processing in steps S112 and S113] × M. It is set so as to count a time longer than the time from the generation of the disconnection signal until the CPU 56 operating with the Vcc power supply becomes inoperable. Therefore, in general, the CPU 56 does not operate before the counter counts up and jumps to step S1. That is, there is no jump to step S1.
【0468】しかし、電源の瞬断等が生ずると、電源電
圧レベルが短期間低下した後に復旧する。その場合に
も、VSLの電圧レベルが電源断信号出力レベル以下にな
ると、電源断信号がローレベルになって、電力供給停止
時処理が開始される。そして、CPU56は電力供給停
止時処理終了後ループ状態に入る。何らの制御も行わな
いと、ループ処理から抜けられないのであるが、この場
合には、カウンタがカウントアップしてメイン処理に復
帰することができる。However, if the power supply is momentarily cut off, the power supply voltage level is reduced for a short period of time and then restored. Also in that case, when the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stoppage process is started. Then, the CPU 56 enters a loop state after the processing when the power supply is stopped is completed. Without any control, the loop processing cannot be exited. In this case, the counter can count up and return to the main processing.
【0469】すなわち、この実施の形態におけるカウン
タは、電源断信号に応じた処理における待機状態におい
て実行されるタイマ処理を行うためのソフトウェアタイ
マに相当する。そして、カウンタがカウントアップする
と、すなわち、タイマ処理によって所定期間の経過が計
測されると、復帰手段としてのCPU56が、待機状態
から遊技制御状態に復帰させる制御を行う。That is, the counter in this embodiment corresponds to a software timer for performing the timer process executed in the standby state in the process in response to the power-off signal. Then, when the counter counts up, that is, when the elapse of a predetermined period is measured by the timer processing, the CPU 56 as the returning means performs control for returning from the standby state to the game control state.
【0470】このような構成でも、電源の瞬断等に起因
して電源断信号が発生したにもかかわらず電源電圧が平
常時の値に復旧したときに、CPU56は、図18に示
されたメイン処理の実行を再開することができる。その
際、電源断信号が出力されたときに遊技状態が保存され
ているので、ステップS10の処理で遊技状態復旧処理
が実行され、遊技制御は、電源断信号発生時の状態に戻
り、その状態から遊技制御が続行される。Even with such a configuration, when the power supply voltage is restored to the normal value even though the power supply cutoff signal is generated due to the momentary power cutoff or the like, the CPU 56 is shown in FIG. The execution of the main process can be resumed. At that time, since the game state is saved when the power-off signal is output, the game state restoration process is executed in the process of step S10, and the game control returns to the state at the time of the power-off signal, and the state The game control is continued from.
【0471】このような制御は、払出制御手段が実行す
ることも可能である。図67は、電源基板において復帰
信号が生成されない場合の払出制御手段のマスク不能割
込処理(電力供給停止時処理)の一例を示すフローチャ
ートである。図67に示すフローチャートは、図50〜
図52に示されたステップS801〜S846の処理に
続いて実行される。すなわち、この実施の形態では、R
AMアクセス禁止値が設定された後(ステップS84
6)、システムリセットを待つ待機状態において、ま
ず、カウンタの初期値Mが設定される(ステップS92
1)。そして、カウンタの値を1減算しつつ(ステップ
S922)、カウンタの値が0になったか否か確認する
(ステップS923)。Such control can also be executed by the payout control means. FIG. 67 is a flowchart showing an example of the non-maskable interrupt process (power supply stop process) of the payout control means when the return signal is not generated in the power supply board. The flow chart shown in FIG. 67 is from FIG.
It is executed subsequent to the processing of steps S801 to S846 shown in FIG. That is, in this embodiment, R
After the AM access prohibition value is set (step S84
6) In the standby state waiting for the system reset, first, the initial value M of the counter is set (step S92).
1). Then, while subtracting 1 from the counter value (step S922), it is confirmed whether or not the counter value has become 0 (step S923).
【0472】そして、カウンタの値が0になったら、図
47に示されたメイン処理のステップS701にジャン
プする。メイン処理の実行が開始されると、電源断信号
が出力されたときに制御状態が保存されているので、ス
テップS710の処理で払出状態復旧処理が実行され、
制御は電源断信号発生時の状態に戻り、その状態から払
出制御が続行される。Then, when the value of the counter becomes 0, the process jumps to step S701 of the main processing shown in FIG. When the execution of the main process is started, since the control state is saved when the power-off signal is output, the payout state restoration process is executed in the process of step S710,
The control returns to the state at the time of the power-off signal, and the payout control is continued from that state.
【0473】なお、主基板31のCPU56が扱うカウ
ントアップ値(図66におけるS111で設定される
M)は、払出制御用CPU371が扱うカウントアップ
値よりも大きい値であることが好ましい。CPU56が
扱うカウントアップ値の方が大きい値である場合には、
遊技制御手段よりも前に払出制御手段が再起動すること
になる。従って、払出制御手段が先に立ち上がって、遊
技制御手段からの払出制御コマンドを取りこぼすような
ことはない。The count-up value (M set in S111 in FIG. 66) handled by the CPU 56 of the main board 31 is preferably larger than the count-up value handled by the payout control CPU 371. If the count-up value handled by the CPU 56 is larger,
The payout control means will be restarted before the game control means. Therefore, the payout control means does not stand up first and miss the payout control command from the game control means.
【0474】上記のように、電源基板において復帰信号
が生成されない場合にソフトウェアによってタイマ処理
を行うことによって待機状態から制御状態に戻ることが
できるが、タイマ処理は、ハードウェアによって実行さ
れてもよい。As described above, when the return signal is not generated in the power supply board, it is possible to return from the standby state to the control state by performing timer processing by software, but the timer processing may be executed by hardware. .
【0475】図68は、電源基板において復帰信号が生
成されない場合にハードウェアによってタイマ処理を行
うような構成の一例を示すブロック図である。この例で
は、主基板31に、ウォッチドッグタイマとして機能す
るカウンタ(ウォッチドッグタイマ回路)162が設け
られる。ウォッチドッグタイマ回路162は、発振回路
164の出力パルスをカウントし、カウントアップする
と、Q出力としてハイレベルの1パルスを発生する。そ
のパルス信号は、反転回路163で論理反転され、復帰
信号としてAND回路161に入力される。AND回路
161は、リセット信号と復帰信号の論理積をとってC
PU56のリセット端子に供給する。なお、CPU56
からシステムクロックまたはその分周クロックを出力す
るように設定し、そのクロックを、ウォッチドッグタイ
マ回路162の入力クロック信号としてもよい。FIG. 68 is a block diagram showing an example of a configuration in which the timer process is performed by hardware when the return signal is not generated in the power supply board. In this example, the main board 31 is provided with a counter (watchdog timer circuit) 162 that functions as a watchdog timer. The watchdog timer circuit 162 counts the output pulses of the oscillation circuit 164, and when counting up, generates one high-level pulse as the Q output. The pulse signal is logically inverted by the inversion circuit 163 and input to the AND circuit 161 as a return signal. The AND circuit 161 calculates the logical product of the reset signal and the return signal to obtain C.
It is supplied to the reset terminal of the PU 56. The CPU 56
May be set to output a system clock or a divided clock thereof, and the clock may be used as an input clock signal of the watchdog timer circuit 162.
【0476】カウントアップ値は、電源断信号がローレ
ベルになってから、VSLの電圧値がVcc生成可能電圧に
まで低下する時間以上に設定される。ウォッチドッグタ
イマ回路162はVccを電源として動作するので、カウ
ントアップ値は、ウォッチドッグタイマ回路162の動
作可能期間に相当する値以上に設定される。従って、遊
技機への電力供給停止時には、一般には、ウォッチドッ
グタイマ回路162がカウントアップして復帰信号が出
力される前に、ウォッチドッグタイマ回路162および
その他の回路部品は動作しなくなる。The count-up value is set to be equal to or longer than the time required for the voltage value of VSL to drop to the voltage capable of generating Vcc after the power-off signal has become low level. Since the watchdog timer circuit 162 operates using Vcc as a power source, the count-up value is set to a value equal to or greater than the operable period of the watchdog timer circuit 162. Therefore, when the power supply to the gaming machine is stopped, the watchdog timer circuit 162 and other circuit components generally do not operate before the watchdog timer circuit 162 counts up and the return signal is output.
【0477】なお、CPU56が遊技制御を行っている
ときには、定期的にクリアパルスがウォッチドッグタイ
マ回路162に与えられる。クリアパルスの出力周期
は、ウォッチドッグタイマ回路162がカウントアップ
するまでの時間よりも短い。従って、CPU56が、通
常の遊技制御を行っているときにウォッチドッグタイマ
回路162のQ出力にパルスが現れることはない。Incidentally, when the CPU 56 is performing game control, a clear pulse is periodically given to the watchdog timer circuit 162. The output cycle of the clear pulse is shorter than the time until the watchdog timer circuit 162 counts up. Therefore, no pulse appears in the Q output of the watchdog timer circuit 162 while the CPU 56 is performing normal game control.
【0478】図69は、ウォッチドッグタイマ回路16
2が設けられた場合の遊技制御手段の2msタイマ割込
処理を示すフローチャートである。図69に示すよう
に、遊技制御処理(ステップS21〜S32a)内にお
いて、ウォッチドッグタイマクリア処理(ステップS3
2a)が実行される。従って、ウォッチドッグタイマク
リア処理は、2ms毎に実行される。FIG. 69 shows the watchdog timer circuit 16
It is the flowchart which shows the 2ms timer interruption processing of the game control expedient when 2 is provided. As shown in FIG. 69, in the game control process (steps S21 to S32a), the watchdog timer clear process (step S3)
2a) is executed. Therefore, the watchdog timer clear process is executed every 2 ms.
【0479】ウォッチドッグタイマクリア処理(ステッ
プS32a)では、ウォッチドッグタイマ回路162の
クリア端子に至る出力ポートに1パルスを出力する処理
が行われる。よって、遊技制御処理の実行中では、ウォ
ッチドッグタイマ回路162に定期的にクリアパルスが
与えられるので、カウントアップすることはない。In the watchdog timer clear process (step S32a), a process of outputting one pulse to the output port reaching the clear terminal of the watchdog timer circuit 162 is performed. Therefore, during the execution of the game control process, the watchdog timer circuit 162 is periodically provided with a clear pulse, so that it does not count up.
【0480】遊技機に対する供給電圧が低下して電源断
信号が出力されると、図22〜図24に示されたような
マスク不能割込処理が開始される。その処理中ではウォ
ッチドッグタイマ回路162に対してクリアパルスは出
力されない。従って、電源電圧が復旧して、ウォッチド
ッグタイマ回路162がカウントアップするまで動作し
ているような場合には復帰信号が出力される。When the supply voltage to the gaming machine is lowered and the power-off signal is output, the non-maskable interrupt processing shown in FIGS. 22 to 24 is started. During the processing, the clear pulse is not output to the watchdog timer circuit 162. Therefore, when the power supply voltage is restored and the watchdog timer circuit 162 is operating until it counts up, the return signal is output.
【0481】図70は、上述したソフトウェアタイマ処
理またはウォッチドッグタイマ回路162によって復帰
信号が作成される場合の復帰信号の出力タイミング等を
示すタイミング図である。図70(A)は、遊技機に対
する電力供給が停止された場合の例である。ソフトウェ
アタイマ処理は電力供給停止時処理が終了して待機状態
になってから開始される。また、マスク不能割込処理で
はウォッチドッグタイマ回路162に対してクリアパル
スは出力されないので、ウォッチドッグタイマ回路16
は、実質的に、電力供給停止時処理の開始時から起動さ
れる。いずれの場合でも、タイムアップ値(カウントア
ップ値)は、電源電圧がVcc生成可能電圧値よりも小さ
くなるまでタイムアップしないように設定されているの
で、復帰信号が発生することはない。FIG. 70 is a timing chart showing the output timing of the return signal when the return signal is generated by the software timer processing or the watchdog timer circuit 162 described above. FIG. 70A illustrates an example in which the power supply to the game machine is stopped. The software timer process is started after the process at the time of power supply stop is completed and a standby state is set. Further, since the clear pulse is not output to the watchdog timer circuit 162 in the non-maskable interrupt processing, the watchdog timer circuit 16
Are substantially activated from the start of the power supply stop process. In either case, the time-up value (count-up value) is set so as not to time-up until the power supply voltage becomes smaller than the Vcc-producible voltage value, so that no return signal is generated.
【0482】電源の瞬断等が生ずると、図70(B)に
示すように、VSLの電圧レベルが短期間低下した後に復
旧する。その場合にも、VSLの電圧レベルが電源断信号
出力レベル以下になると、電源断信号がローレベルにな
って、電力供給停止時処理が開始される。そして、CP
U56は電力供給停止時処理終了後ループ状態に入る。
何らの制御も行わないと、ループ処理から抜けられない
のであるが、この場合には、ウォッチドッグタイマ回路
162がカウントアップして復帰信号が発生する。When a momentary power failure or the like occurs, as shown in FIG. 70 (B), the voltage level of VSL is reduced for a short period of time and then restored. Also in that case, when the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stoppage process is started. And CP
U56 enters the loop state after the power supply stop process is completed.
Without any control, the loop processing cannot be exited. In this case, the watchdog timer circuit 162 counts up and a return signal is generated.
【0483】図68に示されたように、主基板31にお
いて、復帰信号は、AND回路161を介して、CPU
56のリセット端子に入力される。従って、CPU56
にはシステムリセットがかかる。その結果、CPU56
は待機状態から抜け出すことができる。As shown in FIG. 68, in the main board 31, the return signal is sent to the CPU via the AND circuit 161.
It is input to the reset terminal 56. Therefore, the CPU 56
Requires a system reset. As a result, the CPU 56
Can get out of standby.
【0484】図71は、電源基板において復帰信号が生
成されない場合に払出制御基板37におけるハードウェ
アによってタイマ処理を行うような構成の一例を示すブ
ロック図である。この例では、払出制御基板37に、ウ
ォッチドッグタイマとして機能するカウンタ(ウォッチ
ドッグタイマ回路)386が設けられる。ウォッチドッ
グタイマ回路386は、発振回路388の出力パルスを
カウントし、カウントアップすると、Q出力としてハイ
レベルの1パルスを発生する。そのパルス信号は、反転
回路387で論理反転され、復帰信号としてAND回路
385に入力される。AND回路385は、リセット信
号と復帰信号の論理積をとってCPU56のリセット端
子に供給する。FIG. 71 is a block diagram showing an example of a structure in which the payout control board 37 performs a timer process when a return signal is not generated in the power supply board. In this example, the payout control board 37 is provided with a counter (watchdog timer circuit) 386 that functions as a watchdog timer. The watchdog timer circuit 386 counts the output pulses of the oscillation circuit 388, and when counting up, generates one high-level pulse as the Q output. The pulse signal is logically inverted by the inversion circuit 387 and input to the AND circuit 385 as a return signal. The AND circuit 385 calculates the logical product of the reset signal and the return signal and supplies the logical product to the reset terminal of the CPU 56.
【0485】カウントアップ値は、電源断信号がローレ
ベルになってから、VSLの電圧値がVcc生成可能電圧に
まで低下する時間以上に設定される。ウォッチドッグタ
イマ回路386はVccを電源として動作するので、カウ
ントアップ値は、ウォッチドッグタイマ回路386の動
作可能期間に相当する値以上に設定される。従って、一
般には、ウォッチドッグタイマ回路386がカウントア
ップして復帰信号が出力される前に、ウォッチドッグタ
イマ回路386およびその他の回路部品は動作しなくな
る。なお、払出制御用CPU371が払出制御を行って
いるときには、定期的にクリアパルスがウォッチドッグ
タイマ回路386に与えられる。クリアパルスの出力周
期は、ウォッチドッグタイマ回路386がカウントアッ
プするまでの時間よりも短い。従って、払出制御用CP
U371が、通常の遊技制御を行っているときにウォッ
チドッグタイマ回路386のQ出力にパルスが現れるこ
とはない。The count-up value is set to be longer than the time required for the voltage value of VSL to drop to the voltage at which Vcc can be generated after the power-off signal goes low. Since the watchdog timer circuit 386 operates using Vcc as a power supply, the count-up value is set to a value equal to or greater than the operable period of the watchdog timer circuit 386. Therefore, in general, the watchdog timer circuit 386 and other circuit components do not operate before the watchdog timer circuit 386 counts up and the return signal is output. When the payout control CPU 371 is performing payout control, a clear pulse is periodically given to the watchdog timer circuit 386. The output cycle of the clear pulse is shorter than the time until the watchdog timer circuit 386 counts up. Therefore, CP for payout control
No pulse appears in the Q output of the watchdog timer circuit 386 when U371 is performing normal game control.
【0486】図72は、ウォッチドッグタイマ回路38
6が設けられた場合の払出制御手段のメイン処理の一部
を示すフローチャートである。図72に示す処理は、図
47に示されたステップS701〜S714の処理に続
いて実行される。この場合には、払出制御処理のループ
(ステップS715,S751〜S761)内におい
て、ウォッチドッグタイマクリア処理(ステップS76
1)が実行される。従って、ウォッチドッグタイマクリ
ア処理は、2ms毎に実行される。FIG. 72 shows the watchdog timer circuit 38.
It is a flowchart which shows a part of main processing of the payout control means when 6 is provided. The process shown in FIG. 72 is executed subsequent to the processes of steps S701 to S714 shown in FIG. In this case, the watchdog timer clearing process (step S76) is executed in the payout control process loop (steps S715, S751 to S761).
1) is executed. Therefore, the watchdog timer clear process is executed every 2 ms.
【0487】ウォッチドッグタイマクリア処理(ステッ
プS761)では、ウォッチドッグタイマ回路386の
クリア端子に至る出力ポートに1パルスを出力する処理
が行われる。よって、払出制御処理の実行中では、ウォ
ッチドッグタイマ回路386に定期的にクリアパルスが
与えられるので、カウントアップすることはない。In the watchdog timer clear process (step S761), a process of outputting one pulse to the output port reaching the clear terminal of the watchdog timer circuit 386 is performed. Therefore, since the clear pulse is periodically given to the watchdog timer circuit 386 during execution of the payout control process, it does not count up.
【0488】遊技機に対する供給電圧が低下して電源断
信号が出力されると、図50〜図52に示されたような
マスク不能割込処理が開始される。その処理中ではウォ
ッチドッグタイマ回路386に対してクリアパルスは出
力されない。従って、電源電圧が復旧して、ウォッチド
ッグタイマ回路386がカウントアップするまで動作し
ているような場合には復帰信号が出力される。When the supply voltage to the gaming machine is lowered and the power-off signal is output, the non-maskable interrupt processing shown in FIGS. 50 to 52 is started. During the processing, the clear pulse is not output to the watchdog timer circuit 386. Therefore, when the power supply voltage is restored and the watchdog timer circuit 386 is operating until it counts up, the return signal is output.
【0489】図71に示されたように、払出制御基板3
7において、復帰信号は、AND回路385を介して、
払出制御用CPU371のリセット端子に入力される。
従って、払出制御用CPU371にはシステムリセット
がかかる。その結果、払出制御用CPU371は待機状
態から抜け出すことができる。As shown in FIG. 71, the payout control board 3
7, the return signal is sent via the AND circuit 385.
It is input to the reset terminal of the payout control CPU 371.
Therefore, the payout control CPU 371 is reset. As a result, the payout control CPU 371 can exit the standby state.
【0490】上記のように、主基板31および払出制御
基板37においてウォッチドッグタイマ回路162,3
86が設けられている場合には、ハードウェアによって
復帰信号を発生させることができる。しかも、電源電圧
が低下したときのみならず、何らかの理由で、CPU5
6または払出制御用CPU371の制御が無限ループに
入ってしまったような場合にも、ループ状態から抜け出
すことができる。As described above, in the main board 31 and the payout control board 37, the watchdog timer circuits 162, 3 are provided.
If 86 is provided, the return signal can be generated by hardware. Moreover, not only when the power supply voltage drops, but for some reason, the CPU 5
6 or even when the control of the payout control CPU 371 enters an infinite loop, the loop state can be exited.
【0491】なお、主基板31のウォッチドッグタイマ
回路162のカウントアップ値は、払出制御基板37の
ウォッチドッグタイマ回路386のカウントアップ値よ
りも大きい値であることが好ましい。ウォッチドッグタ
イマ回路162のカウントアップ値の方が大きい値であ
る場合には、復帰信号は、遊技制御手段よりも前に払出
制御手段に対して供給される。従って、払出制御手段が
先に立ち上がって、遊技制御手段からの払出制御コマン
ドを取りこぼすようなことはない。The count-up value of the watchdog timer circuit 162 of the main board 31 is preferably larger than the count-up value of the watchdog timer circuit 386 of the payout control board 37. If the count-up value of the watchdog timer circuit 162 is larger, the return signal is supplied to the payout control means before the game control means. Therefore, the payout control means does not stand up first and miss the payout control command from the game control means.
【0492】また、例えば主基板31のみにウォッチド
ッグタイマ回路162を設置し、ウォッチドッグタイマ
回路162による復帰信号をCPU56に供給するとと
もに、払出制御基板37に供給してもよい。そのように
構成した場合には、全体的な回路構成規模を小さくする
ことができる。また、そのように構成した場合には、払
出制御手段が先に立ち上がるように、ウォッチドッグタ
イマ回路162とCPU56のリセット端子との間に遅
延回路を置くことが好ましい。Further, for example, the watchdog timer circuit 162 may be installed only on the main board 31, and the return signal from the watchdog timer circuit 162 may be supplied to the CPU 56 and the payout control board 37. With such a configuration, the overall circuit configuration scale can be reduced. Further, in the case of such a configuration, it is preferable to place a delay circuit between the watchdog timer circuit 162 and the reset terminal of the CPU 56 so that the payout control means can be activated first.
【0493】さらに、ウォッチドッグタイマ回路16
2,386による復帰信号をCPUのリセット端子に接
続するのではなく、入力ポートの入力するようにしても
よい。その場合には、電力供給停止時処理における待機
状態で入力ポートの監視が行われ、復帰信号がオンした
ことが検出されると、メイン処理の最初にジャンプす
る。さらに、ウォッチドッグタイマ回路162,386
による復帰信号をCPUのCTC端子に入力してもよ
い。その場合には、あらかじめ、復帰信号の入力に応じ
てCTC割込がかかるように設定される。また、待機状
態で割込許可に設定される。そして、CTC割込がかか
ると、メイン処理の最初にジャンプする。Furthermore, the watchdog timer circuit 16
The return signal of 2,386 may be input to the input port instead of being connected to the reset terminal of the CPU. In that case, the input port is monitored in the standby state in the power supply stop process, and when it is detected that the return signal is turned on, the process jumps to the beginning of the main process. Further, watchdog timer circuits 162 and 386
Alternatively, the return signal may be input to the CTC terminal of the CPU. In that case, the CTC interrupt is set in advance in accordance with the input of the return signal. Also, the interrupt permission is set in the standby state. Then, when the CTC interrupt is applied, the process jumps to the beginning of the main process.
【0494】また、上記の実施の形態では、払出制御基
板37において、NMIに応じて電力供給停止時処理が
実行されたが、電源断信号を払出制御用CPU371の
マスク可能端子に接続し、マスク可能割込処理によって
電力供給停止時処理を実行してもよい。また、電源断信
号を入力ポートに入力し、入力ポートのチェック結果に
応じて電力供給停止時処理を実行してもよい。Further, in the above embodiment, the power supply stoppage process is executed in the payout control board 37 according to the NMI. However, the power-off signal is connected to the maskable terminal of the payout control CPU 371, and the masking is performed. The power supply stop process may be executed by the possible interrupt process. Alternatively, a power-off signal may be input to the input port, and the power supply stoppage process may be executed according to the check result of the input port.
【0495】また、上記の実施の形態では、各電気部品
制御手段に供給するリセット信号を発生する回路(シス
テムリセット回路65)が電源基板910に1つ設けら
れる構成としていたが、主基板31のCPU56に供給
するリセット信号を発生する回路と、他の電気部品制御
基板のCPUに供給するリセット信号を発生する回路と
を別個に設ける構成としてもよい。In the above embodiment, one power supply board 910 is provided with one circuit (system reset circuit 65) for generating a reset signal to be supplied to each electric component control means. A circuit for generating a reset signal to be supplied to the CPU 56 and a circuit for generating a reset signal to be supplied to the CPU of another electric component control board may be separately provided.
【0496】また、上述した実施の形態では、各電気部
品制御手段に供給するリセット信号を発生する回路(シ
ステムリセット回路65)が電源基板910に1つ設け
られる構成としていたが、各電気部品制御基板それぞれ
にリセット信号を発生する回路を設ける構成としてもよ
い。Further, in the above-described embodiment, one power supply board 910 is provided with a circuit (system reset circuit 65) for generating a reset signal to be supplied to each electric component control means. A circuit for generating a reset signal may be provided on each substrate.
【0497】上記のように、システムリセット手段(シ
ステムリセット回路65)が、各電気部品制御手段が搭
載される各電気部品制御基板それぞれに搭載される構成
とした場合には、システムリセット手段の出力信号を伝
送するケーブル(システムリセット手段とCPUとを接
続するケーブル)を短くすることができ、ノイズの影響
を受けにくくすることができる。When the system reset means (system reset circuit 65) is mounted on each electric component control board on which each electric component control means is mounted as described above, the output of the system reset means A cable for transmitting a signal (a cable for connecting the system resetting device and the CPU) can be shortened and can be made less susceptible to noise.
【0498】また、上述した実施の形態では、遅延手段
(例えば、リセットIC651の外付けコンデンサおよ
び電源監視用いC902の外付けコンデンサ)を設ける
ことで、リセット信号が立ち上がる前に電源断信号が立
ち上がるようにしていたが、リセット解除の後であっ
て、制御プログラムが実行される前に、セキュリティチ
ェックプログラム(制御プログラムの正当性をチェック
するためのプログラムすなわち自己の診断を行うための
プログラム)などの起動時処理を実行するように構成さ
れているCPUを用いる場合には、遅延手段を設けるこ
となく、リセット信号が立ち上がってセキュリティチェ
ックなどの起動時処理が終了する前に電源断信号が立ち
上がるようにしてもよい。この場合、例えば、起動時処
理に要する時間を考慮して、起動時処理実行中に電源断
信号が立ち上がるタイミングとなるように、電源監視回
路が電源断信号を立ち上げる電源電圧の電圧値が定めら
れる。Further, in the above-described embodiment, the delay means (for example, the external capacitor of the reset IC 651 and the external capacitor of C902 used for power supply monitoring) is provided so that the power-off signal rises before the reset signal rises. However, after the reset is released and before the control program is executed, a security check program (a program for checking the validity of the control program, that is, a program for performing self-diagnosis) is started. When a CPU configured to execute time processing is used, the power-off signal rises before the reset signal rises and the start-up processing such as a security check is completed without providing delay means. Good. In this case, for example, in consideration of the time required for the startup process, the voltage value of the power supply voltage at which the power supply monitoring circuit raises the power shutdown signal is determined so that the power shutdown signal rises during the startup process. To be
【0499】図73は、起動時処理が終了する前に電源
断信号がハイレベルになるようにした場合における電源
復旧時のリセット信号と電源断信号との関係の一例を示
すタイミング図である。この例では、遊技機に電源が投
入され、VSL電源電圧が上昇して所定値(この実施の形
態では+9V)に到達すると、システムリセット回路6
5は、リセット信号をハイレベルに立ち上げる。リセッ
ト信号がハイレベル立ち上げられると、主基板31以外
の各電気部品制御基板のCPUは、自動的に起動時処理
を開始する。また、システムリセット回路65の出力が
ハイレベル立ち上げられると、主基板31のCPU56
は、上述した遅延回路960によって遅延されたあとに
入力されるリセット解除を示す信号にもとづいて、自動
的に起動時処理を開始する。その後、この実施の形態で
は、起動時処理が実行されているときに、VSL電源電圧
が所定値(この実施の形態では+22V)に到達するの
で、起動時処理の実行中に電源監視回路からの電源断信
号がハイレベルになる。そして、各電気部品制御手段の
CPUは、起動時処理を終えると、制御プログラムを実
行する。各電気部品制御手段のCPUが起動時処理を終
えて制御プログラムの実行処理に移行する時点では、す
でに電源断信号がハイレベルになっているのでNMIは
発生しない。各電気部品制御手段のCPUが起動時処理
を行っているときには、割込禁止状態とされるので、電
源断信号がローレベルとなっていてもNMIは発生しな
い。なお、この例では、図73に示すように、主基板3
1のCPU56に供給されているリセット信号が立ち上
げられるタイミングが、他の電気部品制御手段のCPU
よりも遅延されたタイミングとされている。従って、こ
の例においても、主基板31のCPU56は、他の電気
部品制御基板のCPUよりもあとに制御動作を開始する
ことになる。また、図73ではコンデンサの容量によっ
て決まる時間(電源電圧が+9Vや+22Vになってか
らリセット信号が立ち上がるまでの時間)は省略されて
いる。FIG. 73 is a timing chart showing an example of the relationship between the reset signal and the power-off signal when the power is restored when the power-off signal is set to the high level before the start-up process is completed. In this example, when the game machine is powered on and the VSL power supply voltage rises and reaches a predetermined value (+ 9V in this embodiment), the system reset circuit 6
5 raises the reset signal to a high level. When the reset signal is raised to the high level, the CPUs of the electric component control boards other than the main board 31 automatically start the startup process. Further, when the output of the system reset circuit 65 is raised to a high level, the CPU 56 of the main board 31
Automatically starts the startup process based on the signal indicating the reset release which is input after being delayed by the delay circuit 960 described above. After that, in this embodiment, since the VSL power supply voltage reaches a predetermined value (+ 22V in this embodiment) while the startup process is being executed, the VSL power supply voltage from the power supply monitoring circuit is increased during the startup process. The power-off signal goes high. Then, the CPU of each electric component control means executes the control program when the start-up process is completed. At the time when the CPU of each electric component control means finishes the startup process and shifts to the control program execution process, the NMI does not occur because the power-off signal is already at the high level. When the CPU of each electric component control means is performing the processing at the time of startup, the interruption is prohibited, so that the NMI does not occur even if the power-off signal is at the low level. In this example, as shown in FIG. 73, the main substrate 3
The timing at which the reset signal supplied to the first CPU 56 rises is the CPU of the other electric component control means.
It is supposed to be delayed timing. Therefore, also in this example, the CPU 56 of the main board 31 starts the control operation later than the CPUs of the other electric component control boards. Further, in FIG. 73, the time determined by the capacitance of the capacitor (the time from when the power supply voltage becomes + 9V or + 22V to when the reset signal rises) is omitted.
【0500】上記のように、リセット信号が立ち上がっ
てCPUが動作を開始したあと、セキュリティチェック
などの起動時処理が終了する前に、電源断信号がハイレ
ベルに立ち上がる構成としたので、割込有効状態となる
前に電源断信号をNMIが発生しないレベル(ハイレベ
ル)にすることができる。その結果、リセット信号が立
ち上がってから電源断信号が立ち上がるまでの間に電源
断処理が実行されてしまうことを確実に防止することが
できる。As described above, after the reset signal rises and the CPU starts operating, the power-off signal rises to the high level before the start-up processing such as the security check is completed. It is possible to set the power-off signal to a level (high level) at which NMI does not occur before entering the state. As a result, it is possible to reliably prevent the power-off process from being executed between the rise of the reset signal and the rise of the power-off signal.
【0501】また、上記の例の他、遅延手段(例えば、
システムリセット回路65が備えるコンデンサ)を設け
てリセット信号が立ち上がるタイミングを所定時間遅延
させ、リセット信号がハイレベルとされたあと、セキュ
リティチェックなどの起動時処理が終了する前に、電源
断信号がハイレベルに立ち上がるようにしてもよい。こ
の場合、例えば、起動時処理に要する時間を考慮して、
起動時処理実行中に電源断信号が立ち上がるように、リ
セット信号の立ち上げを遅延させる所定の時間(より具
体的には、所定の時間となるようなコンデンサの容量)
や、各信号を出力することとする電圧値が定められる。In addition to the above example, delay means (for example,
A capacitor provided in the system reset circuit 65 is provided to delay the rise timing of the reset signal for a predetermined time, and after the reset signal is set to the high level, the power-off signal becomes high before the startup processing such as the security check is completed. You may be allowed to rise to the level. In this case, for example, considering the time required for startup processing,
Predetermined time delaying the rise of the reset signal so that the power-off signal rises during execution of the startup process (more specifically, the capacitance of the capacitor that makes the predetermined time)
Alternatively, the voltage value at which each signal is output is determined.
【0502】図74は、遅延手段によりリセット信号の
立ち上がりタイミングを所定時間遅延させ、起動時処理
が終了する前に電源断信号が立ち上がるようにした場合
における電源投入時のリセット信号と電源断信号との関
係を示すタイミング図である。遊技機に電源が投入さ
れ、VSL電源電圧が上昇して所定値(この実施の形態で
は+9V)に到達すると、システムリセット回路65
は、所定の遅延時間が経過したあと、リセット信号をハ
イレベルに立ち上げる。この遅延時間は、システムリセ
ットが解除されたあとの起動時処理の実行中にVSL電源
電圧が所定値(この実施の形態では+22V)に到達す
るように予め定められた時間とされる。主基板31以外
の各電気部品制御基板のCPUは、システムリセットが
解除されると、自動的に起動時処理を開始する。FIG. 74 shows a reset signal and a power-off signal when the power is turned on in the case where the rising timing of the reset signal is delayed by the delay means for a predetermined time so that the power-off signal rises before the start-up process is completed. FIG. 6 is a timing chart showing the relationship of When the game machine is powered on and the VSL power supply voltage rises and reaches a predetermined value (+9 V in this embodiment), the system reset circuit 65
Raises the reset signal to a high level after a predetermined delay time has elapsed. This delay time is a predetermined time so that the VSL power supply voltage reaches a predetermined value (+ 22V in this embodiment) during the execution of the startup process after the system reset is released. The CPU of each electric component control board other than the main board 31 automatically starts the startup process when the system reset is released.
【0503】また、システムリセット回路65が出力信
号をハイレベルに立ち上げたあと、上述した遅延回路9
60による所定の遅延時間が経過すると、主基板31の
CPU56に供給されているリセット信号が立ち上げら
れ、主基板31のCPU56が、自動的に起動時処理を
開始する。その後、この実施の形態では、起動時処理が
実行されているときに、VSL電源電圧が所定値(この実
施の形態では+22V)に到達するので、起動時処理の
実行中に電源監視回路からの電源断信号がハイレベルに
なる。そして、各電気部品制御手段のCPUは、起動時
処理を終えると、制御プログラムを実行する。各電気部
品制御手段のCPUが起動時処理を終えて制御プログラ
ムの実行処理に移行する時点では、すでに電源断信号が
ハイレベルになっているのでNMIは発生しない。な
お、この例では、図74に示すように、主基板31のC
PU56に供給されているリセット信号が立ち上げられ
るタイミングが、他の電気部品制御手段のCPUよりも
遅延されたタイミングとされている。従って、この例に
おいても、主基板31のCPU56は、他の電気部品制
御基板のCPUよりもあとに制御動作を開始することに
なる。After the system reset circuit 65 raises the output signal to the high level, the delay circuit 9 described above
When a predetermined delay time of 60 has elapsed, the reset signal supplied to the CPU 56 of the main board 31 is raised, and the CPU 56 of the main board 31 automatically starts the startup process. After that, in this embodiment, since the VSL power supply voltage reaches a predetermined value (+ 22V in this embodiment) while the startup process is being executed, the VSL power supply voltage from the power supply monitoring circuit is increased during the startup process. The power-off signal goes high. Then, the CPU of each electric component control means executes the control program when the start-up process is completed. At the time when the CPU of each electric component control means finishes the startup process and shifts to the control program execution process, the NMI does not occur because the power-off signal is already at the high level. In this example, as shown in FIG. 74, C of the main substrate 31
The timing at which the reset signal supplied to the PU 56 rises is delayed from that of the CPU of the other electric component control means. Therefore, also in this example, the CPU 56 of the main board 31 starts the control operation later than the CPUs of the other electric component control boards.
【0504】この実施の形態では、遅延手段によりリセ
ット信号の立ち上がりタイミングを所定時間遅延させ、
セキュリティチェックなどの起動時処理が終了する前に
電源断信号が立ち上がるように構成されているので、不
安定な状態で電源断処理が実行されることを防止するこ
とができる。特に、上述した実施の形態では所定電圧以
下となった場合に電源断処理が実行されるので、上記の
ような構成としたことによって、割込有効状態となる前
に電源断信号をNMIを生じさせないハイレベルとする
ことができ、各電気部品制御手段のCPUが起動時処理
を終えて制御プログラムの実行処理に移行したときに電
源断信号がハイレベルとなっていることを保障すること
ができるため、電源供給開始時に電源断処理が実行され
てしまうことを確実に防止することができる。In this embodiment, the rising timing of the reset signal is delayed by a predetermined time by the delay means,
Since the power-off signal is raised before the start-up process such as the security check is completed, it is possible to prevent the power-off process from being executed in an unstable state. In particular, in the above-described embodiment, the power-off process is executed when the voltage becomes equal to or lower than the predetermined voltage. Therefore, with the above-described configuration, the power-off signal causes an NMI before the interrupt is enabled. It is possible to ensure that the power-off signal is at a high level when the CPU of each electric component control means finishes the startup process and shifts to the control program execution process. Therefore, it is possible to reliably prevent the power-off process from being executed when the power supply is started.
【0505】また、上述した実施の形態では、電源供給
停止時処理においてコマンド出力ポートをクリアする構
成としていたが、出力ポートをクリアする前にコマンド
出力ポートの状態をRAMのバックアップ領域に保存す
る処理を行い、電源復旧処理においてコマンド出力ポー
トの状態を電源断前の状態に復旧する構成としてもよ
い。このように構成すれば、例えば出力ポートに制御コ
マンドを出力したものの、INT信号を出力する前に電
源供給が停止したような場合が発生しても、電源供給が
再開したあとに確実に送信先に制御コマンドを出力する
ことができるようになる。Further, in the above-described embodiment, the command output port is configured to be cleared in the process when the power supply is stopped. However, the process of saving the state of the command output port in the backup area of RAM before clearing the output port. The power recovery processing may be performed to restore the state of the command output port to the state before the power was turned off. With this configuration, for example, even when the control command is output to the output port, but the power supply is stopped before the INT signal is output, the transmission destination can be reliably transmitted after the power supply is restarted. The control command can be output to.
【0506】また、上述した実施の形態では、制御コマ
ンドがMODEデータとEXTデータとで構成されてい
たが、制御コマンドは3以上のデータによって構成され
ていてもよく、1のデータによって構成されていてもよ
い。また、制御コマンドは、上述したように、2バイト
構成に限られない。Further, in the above-mentioned embodiment, the control command is composed of MODE data and EXT data, but the control command may be composed of 3 or more data, and is composed of 1 data. May be. Moreover, the control command is not limited to the 2-byte configuration as described above.
【0507】また、上述した実施の形態では、INT信
号の受信に応じてコマンドの受信処理(図55参照)が
実行される構成としていたが、INT信号が用いられる
ことなくコマンド受信処理を実行する構成とされていて
もよい。この場合、例えば、コマンド受信側の各電気部
品制御基板が、所定期間毎にコマンド入力ポート(例え
ば、図46に示す入力ポートA)を監視するようにし、
ポートの状態に応じてコマンド受信処理を実行する構成
とすればよい。Further, in the above-described embodiment, the command receiving process (see FIG. 55) is executed in response to the reception of the INT signal, but the command receiving process is executed without using the INT signal. It may be configured. In this case, for example, each electric component control board on the command receiving side monitors the command input port (for example, the input port A shown in FIG. 46) every predetermined period,
The command receiving process may be executed according to the state of the port.
【0508】また、上述した実施の形態では、コマンド
を複数の信号線を用いて伝送する構成としていたが、コ
マンドをシリアル信号によって構成し、1の信号線を用
いたシリアル伝送を行うように構成されていてもよい。Further, in the above-mentioned embodiment, the command is transmitted by using a plurality of signal lines, but the command is constituted by a serial signal, and the serial transmission is performed by using one signal line. It may have been done.
【0509】また、上述した実施の形態では、遊技媒体
の払い出しが可能であるか否かを判定する払出状態判定
手段(遊技制御手段の一部)が払出可能でないことを検
出したら、原因の如何に関わらず、1種類の払出禁止状
態指定コマンド(すなわち、この実施の形態では、払出
禁止状態指定コマンドは、払い出しを禁止する複数種類
の条件のうちのどの条件が成立した場合であっても、共
通して用いられるコマンドとされている。)が送信され
るようにしたが、原因別のコマンド(上述した例では、
補給球の不足を示すコマンドと下皿満タンを示すコマン
ド)に分けて送信してもよい。この場合、払出状態判定
手段がいずれかの払出禁止条件が不成立となったことを
検出したら、該当する払出禁止条件が解除されたことを
示すコマンド(例えば、補給球の不足の解消を示すコマ
ンド、下皿満タンの解消を示すコマンド)を送信するよ
うにすればよい。上記の構成とする場合、払出制御手段
は、払い出しの禁止条件の原因別に設けられているコマ
ンドのいずれかを受信した場合に払出制御の実行が不能
な状態とし、払い出しを禁止する複数種類の条件の全て
が解除された場合(例えば、払出禁止条件別に設けられ
たそれぞれのフラグが全て条件不成立を示す状態となっ
た場合)に払出制御の実行が可能な状態とすればよい。In the above-described embodiment, if the payout state determination means (a part of the game control means) for determining whether or not the game medium can be paid out detects that the payout is not possible, the cause is determined. Regardless, one type of payout prohibition state designation command (that is, in the present embodiment, the payout prohibition state designation command, regardless of which of a plurality of types of conditions for prohibiting payout is satisfied, Although it is supposed to be sent as a command that is commonly used, a command for each cause (in the above example,
The command indicating the shortage of the supply balls and the command indicating the lower full tank may be transmitted separately. In this case, when the payout state determination means detects that one of the payout prohibition conditions is not satisfied, a command indicating that the corresponding payout prohibition condition has been canceled (for example, a command indicating elimination of the shortage of the supply balls, A command indicating that the lower plate is full is to be transmitted. In the case of the above configuration, the payout control means disables the payout control when receiving one of the commands provided for each of the causes of the payout prohibition condition and prohibits the payout. When all of the above are canceled (for example, when all the flags provided for each payout prohibition condition are in a state indicating that the conditions are not satisfied), the payout control can be executed.
【0510】また、遊技球の払出が可能でない場合に、
遊技の継続を禁止するために遊技球の発射を禁止するこ
とを指示するコマンドを払出制御基板37に対して送信
してもよい。払出制御基板37に搭載された払出制御手
段は、遊技球の発射を禁止することを指示するコマンド
を受信したら、打球発射装置の駆動を停止する。また、
遊技球の払出が可能でない場合に、遊技制御手段が発射
制御手段に対して、直接、遊技球の発射を禁止すること
を指示する信号を与えてもよい。また、払出制御手段
は、払出禁止状態指定コマンドを受信した場合に、打球
発射装置の駆動を停止するようにしてもよい。[0510] Also, when the payout of gaming balls is not possible,
In order to prohibit the continuation of the game, a command instructing to prohibit the launch of the game ball may be transmitted to the payout control board 37. When the payout control means mounted on the payout control board 37 receives a command instructing to prohibit the launch of a game ball, it stops driving the ball striking device. Also,
When the payout of the game ball is not possible, the game control means may directly give the launch control means a signal instructing to prohibit the launch of the game ball. Further, the payout control means may stop the driving of the hit ball launching device when the payout prohibition state designation command is received.
【0511】また、上述した実施の形態では、電力供給
が開始されたあとに払出制御の実行が可能な状態とする
場合には、払出許可状態指定コマンドを送信する構成と
していたが、例えば払出個数を指定する払出制御コマン
ドなどの他のコマンドを用いる構成としてもよい。すな
わち、払出制御用CPU371が、電力供給が開始され
たあと、主基板31からの何らかのコマンドを受信した
ことにもとづいて、遊技球の払出制御を実行する構成と
してもよい。主基板31がコマンドを送信したというこ
とは、主基板31は確実に立ちあがっていることにな
る。従って、上記のように構成した場合であっても、電
力供給が開始された場合に、CPU56が確実に制御可
能な状態となったあとに払出制御を実行することができ
る。なお、ステップS13bまたはステップS83にて
送信される払出制御コマンドとして、払出個数を指定す
る払出制御コマンドなどの他のコマンドを用いる構成と
する場合には、払出制御用CPU371は、コマンドの
受信に応じて払出制御の実行が可能な状態とするが、受
信したコマンドによって指定される制御は実行しない。
例えば、払出制御用CPU371は、電力供給が開始さ
れたあと、主基板31から払出個数を指定する払出制御
コマンドを受信した場合には、遊技球の払出制御を実行
可能な状態とするが、受信したコマンドによって特定さ
れる賞球数を総合個数記憶の内容を加算する処理は実行
しない。この場合、払出制御用CPU371は、例えば
電力供給が開始されたあと最初にコマンドを受信した場
合に、ステップS13bまたはステップS83にて送信
されたコマンドであると判定するようにすればよい。Further, in the above-described embodiment, when the payout control can be executed after the power supply is started, the payout permission state designation command is transmitted. It may be configured to use another command such as a payout control command for specifying. That is, the payout control CPU 371 may be configured to execute payout control of the game balls on the basis of receiving some command from the main board 31 after the power supply is started. The fact that the main board 31 has transmitted the command means that the main board 31 has definitely stood up. Therefore, even in the case of the above configuration, when the power supply is started, the payout control can be executed after the CPU 56 is surely in the controllable state. When the payout control command transmitted in step S13b or step S83 is configured to use another command such as a payout control command for designating the number of payouts, the payout control CPU 371 responds to the reception of the command. To execute the payout control, but does not execute the control specified by the received command.
For example, when the payout control CPU 371 receives a payout control command for designating the number of payouts from the main board 31 after the power supply is started, the payout control CPU 371 sets the game ball payout control to an executable state. The process of adding the content of the total number storage to the number of prize balls specified by the command is not executed. In this case, the payout control CPU 371 may determine that it is the command transmitted in step S13b or step S83, for example, when the command is first received after the power supply is started.
【0512】また、上記の実施の形態では、CPU56
が初期化処理において払出禁止条件が成立しているか否
かの判定を行う構成としていたが、CPU56が、初期
化処理ではそのような判定処理を実行することなく(す
なわち、ステップS13a、ステップS13bを実行し
ない)、払出禁止状態に設定する(例えば、球切れフラ
グと満タンフラグをともにオン状態とする)処理を行う
ようにし、遊技制御処理で実行される処理(スイッチ処
理など、具体的にはステップS150〜ステップS16
8の処理。)を用いて払出禁止状態の解除を指示する構
成としてもよい。このように構成すれば、CPU56が
制御可能な状態となったあとに払出制御を実行可能にす
ることが、従来から実行されている処理を流用して行う
ことができる。Also, in the above embodiment, the CPU 56
Is configured to determine whether or not the payout prohibition condition is satisfied in the initialization process, the CPU 56 does not perform such determination process in the initialization process (that is, steps S13a and S13b are executed). Do not execute), set the payout prohibition state (for example, turn on both the out-of-ball flag and the full tank flag), and execute the process (switch process, etc., specifically, step) in the game control process. S150 to step S16
Processing of 8. ) May be used to instruct cancellation of the payout prohibition state. According to this structure, the payout control can be performed after the CPU 56 is in the controllable state by utilizing the conventionally executed process.
【0513】電力供給が開始した場合に制御状態を復旧
させる場合についても、同様に、CPU56が、払出禁
止条件が成立しているか否かの判定処理を実行すること
なく(すなわち、ステップS82、ステップS83を実
行しない)、払出禁止状態に設定する(例えば、払出停
止中フラグをオン状態とする)処理を行うようにし、遊
技制御処理で実行される処理(スイッチ処理など、具体
的にはステップS150〜ステップS168の処理。)
を用いて払出禁止状態の解除を指示する構成としてもよ
い。このように構成すれば、制御状態を復旧させる場合
についても、CPU56が制御可能な状態となったあと
に払出制御を実行可能にすることが、従来から実行され
ている処理を流用して行うことができる。Similarly, when the control state is restored when the power supply is started, the CPU 56 similarly does not execute the process of determining whether or not the payout prohibition condition is satisfied (that is, step S82, step S83 is not executed), the payout prohibited state is set (for example, the payout suspension flag is turned on), and the process executed in the game control process (switch process, specifically, step S150) -Processing of step S168.)
May be used to instruct cancellation of the payout prohibition state. According to this structure, even when the control state is restored, the payout control can be executed after the CPU 56 becomes the controllable state by diverting the conventionally executed process. You can
【0514】上記のように、遊技状態復旧処理および払
出状態復旧処理、または遊技制御手段および払出制御手
段での初期化処理においてそれぞれ払出禁止状態に設定
する構成とする場合には、遊技制御手段と払出制御手段
とで払出禁止状態であるか否かの認識に食い違いが発生
してしまうことを防止することができる。[0514] As described above, when the payout prohibited state is set in the game state recovery process and the payout state recovery process, or the initialization process in the game control means and the payout control means, respectively, the game control means and It is possible to prevent a discrepancy between the payout control means and the recognition of whether or not the payout is prohibited.
【0515】また、上述した実施の形態では、払出モー
タ289として、払出制御用CPU371からのパルス
信号(駆動信号)によって回転するステッピングモータ
を用いる構成としたが、ソレノイドを用いる構成として
もよい。この場合、電力供給停止時処理において、賞球
カウントスイッチ301Aや球貸しカウントスイッチ3
01Bの状態を確認する処理の前(例えばステップS8
16の前)に、払出モータ289の駆動を停止させる処
理を行うようにすればよい。このように構成すれば、ソ
レノイドを用いて払出モータ289を構成したとして
も、電力消費を抑制することができるようになる。Further, in the above-described embodiment, as the payout motor 289, the stepping motor rotated by the pulse signal (driving signal) from the payout control CPU 371 is used, but a solenoid may be used. In this case, in the power supply stop process, the prize ball count switch 301A and the ball lending count switch 3
Before the process of checking the state of 01B (for example, step S8
16), the process of stopping the driving of the payout motor 289 may be performed. According to this structure, even if the payout motor 289 is configured by using the solenoid, the power consumption can be suppressed.
【0516】また、上記の実施の形態では、払出手段は
球貸しも賞球払出も実行可能な構成であったが、球貸し
を行う機構と賞球払出を行う機構とが独立していても本
発明を適用することができる。その場合、球貸しを行う
機構と賞球払出を行う機構とが独立していても、払出制
御手段が両方の機構を制御するように構成されていれ
ば、上記の実施の形態のように、遊技制御手段が、複数
の景品払出禁止条件のうちいずれの条件が成立した場合
でも、払出手段における賞球払出を行う機構からの景品
としての遊技媒体の払い出しを禁止することを示す共通
の景品払出禁止状態指定コマンドを払出制御手段に対し
て送信し、複数の貸出禁止条件のうちいずれの条件が成
立した場合でも、払出手段における球貸しを行う機構か
らの遊技媒体の貸し出しを禁止することを示す共通の貸
出禁止状態指定コマンドを払出制御手段に対して送信す
るように構成することができる。Further, in the above embodiment, the payout means has a structure capable of executing both ball lending and prize ball payout. However, even if the mechanism for lending a ball and the mechanism for paying out a prize ball are independent. The present invention can be applied. In that case, even if the mechanism for performing the ball lending and the mechanism for performing the prize ball payout are independent, as long as the payout control means is configured to control both the mechanisms, as in the above embodiment, A common prize payout that indicates that the game control means prohibits the payout of game media as a prize from the mechanism for paying a prize ball in the payout means, when any of the plurality of prize payout prohibition conditions is satisfied. A prohibition state designation command is transmitted to the payout control means, and it is shown that, regardless of which of the plurality of lending prohibition conditions is satisfied, lending of the game medium from the mechanism for lending a ball in the payout means is prohibited. It can be configured to send a common lending prohibition state designation command to the payout control means.
【0517】また、上記の実施の形態では、球切れ状態
や下皿満タン状態である場合に払出禁止条件が成立する
ものとしていたが、他の払い出しを行うことが好ましく
ない場合や払い出しを行うことができない場合に払出禁
止条件が成立するようにしてもよい。例えば、ガラス扉
枠2が開状態となっているとき、カウントスイッチ短絡
信号が入力されているとき、VL信号の入力状態により
カードユニット50が未接続状態であることが確認され
ているとき、賞球詰まりフラグがオンであるとき、ある
いは貸し球詰まりフラグがオンであるときなどの場合
に、払出禁止条件が成立するように構成されていてもよ
い。Further, in the above embodiment, the payout prohibition condition is satisfied when the ball is out of stock or the lower plate is full, but when it is not desirable to pay other payouts or the payout is carried out. The payout prohibition condition may be satisfied when the payment is prohibited. For example, when the glass door frame 2 is in the open state, when the count switch short circuit signal is input, and when it is confirmed that the card unit 50 is not connected by the input state of the VL signal, The payout prohibition condition may be established when the ball clogging flag is on or when the lending ball clogging flag is on.
【0518】なお、上記の各実施の形態では、待機状態
復帰手段(電力供給停止時処理の後の待機状態におい
て、遊技機への電力供給が停止しない場合に当該待機状
態から復帰させ復旧処理を実行可能(必ずしも復旧処理
を実行させる必要はなく、電気部品制御手段の状態をリ
セットして待機状態から復帰させるようにすればよいこ
とを意味する)にする手段)を、複数の制御手段(CP
U56、払出制御用CPU371)を復帰させる単一の
手段による構成(復帰信号を出力可能な電源基板910
に備えられたカウンタ971による構成)や、遊技制御
手段および払出制御手段それぞれに設けられる構成(ウ
ォッチドッグタイマにタイムアップにもとづきシステム
リセットする機能を有するCPU56や払出制御用CP
U371による構成)とした。しかし、上記のような種
類の異なる待機状態復帰手段を複数備える構成としても
よい。この場合、複数の待機状態復帰手段によって機能
が重複してしまうため、不具合が生じてしまう可能性が
あるので、種類の異なる複数の待機状態復帰手段のうち
いずれか一方を優先させて動作させ、他方は補助的に動
作させる構成とすることが望ましい。これにより一方の
待機状態復帰手段が何らかのトラブルにより機能が停止
した場合であっても、制御手段(CPU56、払出制御
用CPU371)は確実に待機状態から復旧させること
が可能になる。In each of the above-mentioned embodiments, the standby state returning means (in the standby state after the power supply stop processing, if the power supply to the gaming machine is not stopped, the standby state is restored to perform the recovery processing. Executable means (meaning that the recovery process does not necessarily have to be executed, but means that the state of the electric component control means may be reset so that the electric component control means is returned from the standby state)) is controlled by a plurality of control means (CP.
U56, the payout control CPU 371) constituted by a single means for returning (power supply board 910 capable of outputting a return signal)
A configuration provided by a counter 971) and a configuration provided in each of the game control means and the payout control means (a watchdog timer having a function of resetting the system based on time-up, CPU 56 and payout control CP).
U371). However, it may be configured to include a plurality of standby state returning means of different types as described above. In this case, since the functions are duplicated by the plurality of standby state returning means, there is a possibility that a malfunction may occur, so that one of the plurality of standby state returning means of different types is operated with priority, It is desirable that the other one be configured to be operated auxiliary. As a result, even if one of the standby state returning means stops functioning due to some trouble, the control means (CPU 56, payout control CPU 371) can surely recover from the standby state.
【0519】また、上述した各実施の形態では、待機状
態として無限ループを用いたが、これに限らず制御プロ
グラムの電力供給停止時処理の最後にHALT(ホール
ト)指令等を用いることで制御手段(CPU56、払出
制御用CPU371)の制御状態を待機状態(割込みを
受付可能な待機状態)としてもよい。この場合には、割
込端子への信号入力が有効になり、割込端子への信号入
力トリガに制御状態を復帰させることが可能になり、簡
単な構成で待機状態復帰手段を構成することができる。Further, in each of the above-described embodiments, the infinite loop is used as the standby state, but the present invention is not limited to this, and by using the HALT (HALT) command or the like at the end of the power supply stop process of the control program, the control means is controlled. The control state of the (CPU 56, the payout control CPU 371) may be a standby state (a standby state in which an interrupt can be accepted). In this case, the signal input to the interrupt terminal becomes valid, and the control state can be restored by the signal input trigger to the interrupt terminal, and the standby state restoration means can be configured with a simple configuration. it can.
【0520】また、上記の実施の形態では、各電気部品
制御手段に供給するリセット信号(システムリセット信
号)を発生する回路(システムリセット回路65)が電
源基板910に設けられていたが、起動順序規制手段と
して動作するリセット信号を発生する回路が、電気部品
制御手段のそれぞれを搭載した電気部品制御基板に搭載
される構成にしてもよい。以下、各電気部品制御基板に
リセット信号を発生する回路を設けた構成例として、図
75および図76を参照して、主基板31と払出制御基
板37のCPU周りの構成例について説明する。Further, in the above embodiment, the circuit (system reset circuit 65) for generating the reset signal (system reset signal) to be supplied to each electric component control means is provided on the power supply board 910. A circuit that generates a reset signal that operates as a regulation unit may be mounted on an electric component control board on which each of the electric component control units is mounted. Hereinafter, as a configuration example in which a circuit for generating a reset signal is provided on each electric component control board, a configuration example of the main board 31 and the payout control board 37 around the CPU will be described with reference to FIGS. 75 and 76.
【0521】図75は、主基板31におけるCPU56
周りの一構成例を示すブロック図である。この実施の形
態では、図75に示すように、システムリセット回路6
5Aが主基板31に搭載されている。また、電源基板9
10の電源監視回路(電源監視手段)からの電源断信号
が、CPU56のマスク不能割込端子(XNMI端子)
に接続されている。なお、この実施の形態では、電源基
板910の構成は、図9に示された構成からリセット管
理回路940を除いた構成である。FIG. 75 shows the CPU 56 in the main board 31.
It is a block diagram showing an example of the circumference. In this embodiment, as shown in FIG. 75, the system reset circuit 6
5A is mounted on the main board 31. Also, the power board 9
The power-off signal from the power-supply monitoring circuit (power-supply monitoring means) 10 is a non-maskable interrupt terminal (XNMI terminal) of the CPU 56.
It is connected to the. In this embodiment, the power supply board 910 has a configuration in which the reset management circuit 940 is removed from the configuration shown in FIG.
【0522】図75に示すように、システムリセット回
路65AにおけるリセットIC651Aは、電源投入時
に、外付けのコンデンサの容量で決まる所定時間だけ出
力をローレベルにし、所定時間が経過すると出力をハイ
レベルにする。すなわち、リセット信号をハイレベルに
立ち上げてCPU56を動作可能状態にする。また、リ
セットIC651Aは、電源監視回路が監視する電源電
圧と等しい電源電圧であるVSLの電源電圧を監視して電
圧値が所定値(電源監視回路が電源断信号を出力する電
源電圧値よりも低い値)以下になると出力をローレベル
にする。従って、CPU56は、電源監視回路からの電
源断信号に応じて所定の電力供給停止時処理を行った
後、システムリセットされる(すなわち、システムの最
初の状態に戻される)。As shown in FIG. 75, the reset IC 651A in the system reset circuit 65A sets the output to the low level for a predetermined time determined by the capacity of the external capacitor when the power is turned on, and sets the output to the high level after the predetermined time has elapsed. To do. That is, the reset signal is raised to the high level to bring the CPU 56 into the operable state. Further, the reset IC 651A monitors the power supply voltage of VSL, which is a power supply voltage equal to the power supply voltage monitored by the power supply monitoring circuit, and the voltage value is a predetermined value (lower than the power supply voltage value at which the power supply monitoring circuit outputs a power-off signal). When the value is less than or equal to (value), the output goes low. Therefore, the CPU 56 is reset in the system (that is, returned to the initial state of the system) after performing a predetermined power supply stoppage process in response to the power off signal from the power monitoring circuit.
【0523】図75に示すように、リセットIC651
Aからのリセット信号は、NAND回路947に入力さ
れるとともに、反転回路(NOT回路)944を介して
カウンタIC941のクリア端子に入力される。カウン
タIC941は、クリア端子への入力がローレベルにな
ると、発振器943からのクロック信号をカウントす
る。そして、カウンタIC941のQ5出力がNOT回
路945,946を介してNAND回路947に入力さ
れる。また、カウンタIC941のQ6出力は、フリッ
プフロップ(FF)942のクロック端子に入力され
る。フリップフロップ942のD入力はハイレベルに固
定され、Q出力は論理和回路(OR回路)949に入力
される。OR回路949の他方の入力には、NAND回
路947の出力がNOT回路948を介して導入され
る。そして、OR回路949の出力がCPU56のリセ
ット端子に接続されている。このような構成によれば、
電源投入時に、CPU56のリセット端子に2回のリセ
ット信号(ローレベル信号)が与えられるので、CPU
56は、確実に動作を開始する。As shown in FIG. 75, reset IC 651
The reset signal from A is input to the NAND circuit 947 and also to the clear terminal of the counter IC 941 via the inversion circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level. Then, the Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-flop 942 is fixed to the high level, and the Q output is input to the logical sum circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced into the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration,
When the power is turned on, a reset signal (low level signal) is given twice to the reset terminal of the CPU 56.
56 reliably starts operation.
【0524】そして、例えば、電源監視回路の検出電圧
(電源断信号を出力することになる電圧)を+22Vと
し、リセット信号をローレベルにするための検出電圧を
+9Vとする。そのように構成した場合には、電源監視
回路とシステムリセット回路65Aとが、同一の電源V
SLの電圧を監視するので、電圧監視回路が電源断信号を
出力するタイミングとシステムリセット回路65Aがシ
ステムリセット信号を出力するタイミングの差を所望の
所定期間に確実に設定することができる。所望の所定期
間とは、電源監視回路からの電源断信号に応じて電力供
給停止時処理を開始してから電力供給停止時処理が確実
に完了するまでの期間である。なお、電源監視回路とシ
ステムリセット回路65Aとが監視する電源の電圧は異
なっていてもよい。Then, for example, the detection voltage of the power supply monitoring circuit (the voltage at which the power-off signal is output) is set to + 22V, and the detection voltage for setting the reset signal to the low level is set to + 9V. In such a configuration, the power supply monitoring circuit and the system reset circuit 65A have the same power supply V
Since the SL voltage is monitored, the difference between the timing at which the voltage monitoring circuit outputs the power-off signal and the timing at which the system reset circuit 65A outputs the system reset signal can be reliably set in a desired predetermined period. The desired predetermined period is a period from the start of the power supply stop time process to the reliable completion of the power supply stop time process in response to the power off signal from the power supply monitoring circuit. The voltage of the power supply monitored by the power supply monitoring circuit and the system reset circuit 65A may be different.
【0525】CPU56等の駆動電源である+5V電源
から電力が供給されていない間、RAMの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電力供給が停止し
ても内容は保存される。そして、+5V電源が復旧する
と、システムリセット回路65Aからリセット信号が発
せられるので、CPU56は、通常の動作状態に復帰す
る。そのとき、必要なデータがバックアップRAMに保
存されているので、停電等からの復旧時に停電等の発生
時の遊技状態に復旧させることができる。While power is not being supplied from the + 5V power supply which is the driving power supply for the CPU 56, at least part of the RAM is backed up by the backup power supply supplied from the power supply board, and even if power supply to the gaming machine is stopped. Content is saved. Then, when the + 5V power supply is restored, a reset signal is issued from the system reset circuit 65A, so that the CPU 56 returns to the normal operating state. At that time, since necessary data is stored in the backup RAM, it is possible to restore the game state at the time of occurrence of a power failure or the like at the time of recovery from the power failure or the like.
【0526】なお、図75に示す構成では、電源投入時
にCPU56のリセット端子に2回のリセット信号(ロ
ーレベル信号)が与えられるが、リセット信号の立ち上
がりタイミングが1回しかなくても確実にリセット解除
されるCPUを使用する場合には、符号941〜949
で示された回路素子は不要である。その場合、リセット
IC651Aの出力がそのままCPU56のリセット端
子に接続される。In the configuration shown in FIG. 75, the reset signal (low level signal) is applied twice to the reset terminal of the CPU 56 when the power is turned on, but the reset signal is surely reset even if the rising timing of the reset signal is only once. When using the released CPU, reference numerals 941 to 949
The circuit element indicated by is unnecessary. In that case, the output of the reset IC 651A is directly connected to the reset terminal of the CPU 56.
【0527】図76は、この例における払出制御用CP
U371周りの一構成例を示すブロック図である。図7
6に示すように、システムリセット回路65Bが払出制
御基板37に搭載されている。また、電源基板910の
電源監視回路からの電源断信号が、バッファ回路980
を介して払出制御用CPU371のマスク不能割込端子
(XNMI端子)に接続されている。FIG. 76 is a payout control CP in this example.
It is a block diagram showing an example of composition of the circumference of U371. Figure 7
As shown in FIG. 6, the system reset circuit 65 B is mounted on the payout control board 37. Further, a power-off signal from the power supply monitoring circuit of the power supply board 910 is transmitted to the buffer circuit 980
It is connected to the non-maskable interrupt terminal (XNMI terminal) of the payout control CPU 371 via.
【0528】払出制御用CPU371のCLK/TRG
2端子には、主基板31からのINT信号が接続されて
いる。CLK/TRG2端子にクロック信号が入力され
ると、払出制御用CPU371に内蔵されているタイマ
カウンタレジスタCLK/TRG2の値がダウンカウン
トされる。そして、レジスタ値が0になると割込が発生
する。従って、タイマカウンタレジスタCLK/TRG
2の初期値を「1」に設定しておけば、INT信号の入
力に応じて割込が発生することになる。CLK / TRG of payout control CPU 371
The INT signal from the main board 31 is connected to the two terminals. When a clock signal is input to the CLK / TRG2 terminal, the value of the timer counter register CLK / TRG2 built in the payout control CPU 371 is down-counted. Then, when the register value becomes 0, an interrupt occurs. Therefore, the timer counter register CLK / TRG
If the initial value of 2 is set to "1", an interrupt will occur in response to the input of the INT signal.
【0529】この例では、システムリセット回路65B
におけるリセットIC651Bは、電源投入時に、外付
けのコンデンサに容量で決まる所定時間だけ出力をロー
レベルとし、所定時間が経過すると出力をハイレベルに
する。また、リセットIC651Bは、VSLの電源電圧
を監視して電圧値が所定値(例えば+9V)以下になる
と出力をローレベルにする。従って、遊技機への電力供
給停止時には、リセットIC651Bからの信号がロー
レベルになることによって払出制御用CPU371がシ
ステムリセットされる。In this example, the system reset circuit 65B
When the power is turned on, the reset IC 651B sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level after the predetermined time has elapsed. Further, the reset IC 651B monitors the power supply voltage of VSL and sets the output to the low level when the voltage value becomes a predetermined value (for example, + 9V) or less. Therefore, when the power supply to the gaming machine is stopped, the signal from the reset IC 651B becomes low level, whereby the payout control CPU 371 is system reset.
【0530】リセットIC651Bが電力供給停止を検
知するための所定値は、通常時の電圧より低いが、払出
制御用CPU371が暫くの間動作しうる程度の電圧で
ある。また、リセットIC651Bが、払出制御用CP
U371が必要とする電圧(この例では+5V)よりも
高い電圧を監視するように構成されているので、払出制
御用CPU371が必要とする電圧に対して監視範囲を
広げることができる。従って、より精密な監視を行うこ
とができる。The predetermined value for the reset IC 651B to detect the stop of power supply is lower than the normal voltage, but is a voltage at which the payout control CPU 371 can operate for a while. Further, the reset IC 651B is a CP for payout control.
Since it is configured to monitor a voltage higher than the voltage required by the U371 (+ 5V in this example), the monitoring range can be expanded with respect to the voltage required by the payout control CPU 371. Therefore, more precise monitoring can be performed.
【0531】+5V電源から電力が供給されていない
間、払出制御用CPU371の内蔵RAMの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、停電等の遊技機に対する電力供給停止が発生して
も内容は保存される。そして、+5V電源が復旧する
と、システムリセット回路65Bからリセット信号が発
せられるので、払出制御用CPU371は、通常の動作
状態に復帰する。そのとき、必要なデータがバックアッ
プされているので、停電等からの復旧時には停電発生時
の払出制御状態に復旧させることができる。While the power is not being supplied from the + 5V power supply, at least a part of the built-in RAM of the payout control CPU 371 is backed up by connecting the backup power supply supplied from the power supply board to the backup terminal to prevent a power failure or the like. Contents are saved even when power supply to the gaming machine is stopped. Then, when the + 5V power supply is restored, a reset signal is issued from the system reset circuit 65B, so that the payout control CPU 371 returns to the normal operating state. At that time, since necessary data is backed up, at the time of recovery from a power failure or the like, the payout control state at the time of power failure can be restored.
【0532】なお、図76に示された構成では、システ
ムリセット回路65Bは、電源投入時に、コンデンサの
容量で決まる期間のローレベルを出力し、その後ハイレ
ベルを出力する。すなわち、リセット解除タイミングは
1回だけである。しかし、図75に示された主基板31
の場合と同様に、複数回のリセット解除タイミングが発
生するような回路構成を用いてもよい。また、払出制御
基板37以外の電気部品制御基板において、リセット信
号を発生する回路は、図76に示されたように構成され
る。In the structure shown in FIG. 76, system reset circuit 65B outputs a low level for a period determined by the capacitance of the capacitor when the power is turned on, and then outputs a high level. That is, the reset release timing is only once. However, the main substrate 31 shown in FIG.
Similarly to the case of 1, the circuit configuration in which the reset release timing occurs a plurality of times may be used. Further, in the electric component control boards other than the payout control board 37, the circuit that generates the reset signal is configured as shown in FIG.
【0533】主基板31におけるリセットIC651A
の外付けコンデンサの容量は、払出制御基板37におけ
るリセットIC651Bの外付けコンデンサの容量より
も大きい。よって、電源供給開始時に、リセットIC6
51Aが出力をハイレベルにするタイミングは、リセッ
トIC651Bが出力をハイレベルにするタイミングよ
りも遅い。従って、主基板31のCPU56にリセット
解除を示す信号が供給されるタイミングは、主基板31
以外の各電気部品制御基板のCPUにリセット解除を示
す信号が供給されるタイミングよりも遅い。すなわち、
遊技機への電力供給開始時に、遊技制御手段は払出制御
手段よりも遅く立ち上がる。Reset IC 651A on main board 31
The capacity of the external capacitor is larger than the capacity of the external capacitor of the reset IC 651B in the payout control board 37. Therefore, when the power supply is started, the reset IC 6
The timing when 51A sets the output to the high level is later than the timing when the reset IC 651B sets the output to the high level. Therefore, the timing at which the signal indicating the reset release is supplied to the CPU 56 of the main board 31 is
Other than the timing at which the signal indicating the reset release is supplied to the CPU of each electric component control board. That is,
At the start of power supply to the gaming machine, the game control means starts up later than the payout control means.
【0534】図77は、主基板31のCPU56および
払出制御基板37の払出制御用CPU371へのリセッ
ト信号の出力タイミングを示すタイミング図である。図
77に示すように、主基板31におけるリセットIC6
51Aの外付けコンデンサの容量は払出制御基板37に
おけるリセットIC651Bの外付けコンデンサの容量
よりも大きいので、電力供給開始時に、電源電圧が検出
電圧(例えば+9V)に達してからリセット回路65A
が出力をハイレベルにするまでの時間は、リセット回路
65Bが出力をハイレベルにするまでの時間よりも長
い。その結果、リセットIC651Aが出力をハイレベ
ルにする(リセット解除信号を出力する)タイミング
は、リセットIC651Bが出力をハイレベルにするタ
イミングよりも遅くなる。FIG. 77 is a timing chart showing the output timing of the reset signal to the CPU 56 of the main board 31 and the payout control CPU 371 of the payout control board 37. As shown in FIG. 77, the reset IC 6 on the main board 31
Since the capacity of the external capacitor of 51A is larger than the capacity of the external capacitor of the reset IC 651B in the payout control board 37, at the start of power supply, the power supply voltage reaches the detection voltage (for example, + 9V) and then the reset circuit 65A.
Takes longer than the reset circuit 65B brings the output to the high level. As a result, the timing when the reset IC 651A sets the output to the high level (the reset release signal is output) is later than the timing when the reset IC 651B sets the output to the high level.
【0535】主基板31および払出制御基板37以外の
電気部品制御基板に搭載されているリセットICの外付
けコンデンサの容量も、主基板31におけるリセットI
C651Aの外付けコンデンサの容量よりも小さい。従
って、遊技機への電力供給開始時に、遊技制御手段は、
他の電気部品制御手段よりも遅く立ち上がる。よって、
この実施の形態では、コンデンサの容量を異ならせるこ
とによって各電気部品制御手段の起動順序を制御する起
動順序規制手段が実現されている。そして、この実施の
形態でも、起動順序規制手段は、遊技制御手段を最後に
起動する。The capacitance of the external capacitor of the reset IC mounted on the electric component control board other than the main board 31 and the payout control board 37 is also the reset I on the main board 31.
It is smaller than the capacity of the external capacitor of C651A. Therefore, at the start of power supply to the gaming machine, the game control means,
It starts up later than other electric component control means. Therefore,
In this embodiment, the starting order regulation means for controlling the starting order of each electric component control means is realized by making the capacitance of the capacitor different. And also in this embodiment, the activation order regulation means activates the game control means last.
【0536】なお、この例でも、遊技制御手段、払出制
御手段および他の電気部品制御手段は、上述した実施の
形態の場合と同様に動作する。Also in this example, the game control means, the payout control means and the other electric component control means operate in the same manner as in the above-described embodiment.
【0537】また、この例のように、各電気部品制御基
板に起動順序規制手段としてのシステムリセット回路が
別個に搭載される場合には、システムリセット回路の出
力信号をCPUに伝送する経路を短くすることができ、
長いケーブルを必要としないようにすることができるの
で、ノイズの影響を受けにくくすることができる。Further, as in this example, when the system reset circuit as the activation sequence regulating means is separately mounted on each electric component control board, the route for transmitting the output signal of the system reset circuit to the CPU is shortened. You can
Since it is possible to eliminate the need for a long cable, it is possible to reduce the influence of noise.
【0538】電源基板910において、主基板31のC
PU56に供給するリセット信号を発生する回路と、他
の電気部品制御基板のCPUに供給するリセット信号を
発生する回路とを別個に設けてもよい。図78は、その
ような構成における電源基板910のリセット信号出力
に関する部分の構成例を示すブロック図である。In the power supply board 910, C of the main board 31
A circuit for generating a reset signal to be supplied to the PU 56 and a circuit for generating a reset signal to be supplied to the CPU of another electric component control board may be separately provided. FIG. 78 is a block diagram showing a configuration example of a portion related to reset signal output of the power supply substrate 910 in such a configuration.
【0539】図78に示すように、電源基板910に
は、主基板31のCPU56に供給するリセット信号を
発生するシステムリセット回路65aと、主基板31以
外の電気部品制御基板のCPUに供給するリセット信号
を発生するシステムリセット回路65bとが備えられて
いる。なお、システムリセット回路65aおよびシステ
ムリセット回路65bは、ともに図11に示されたシス
テムリセット回路65と同様の構成である。ただし、コ
ンデンサの容量は異なる。システムリセット回路65a
におけるリセットIC651aは、電源投入時に、外付
けのコンデンサの容量で決まる所定の時間だけ出力をロ
ーレベルにし、その時間が経過すると出力をハイレベル
にする。リセットIC651aの出力は、バッファ回路
965に供給される。そして、バッファ回路965の出
力が、主基板31にリセット解除を示す信号(リセット
信号がハイレベルに立ち上げられた信号)として供給さ
れる。従って、リセットIC651aの出力がハイレベ
ルになると、主基板31のCPU56が動作可能状態に
なる。As shown in FIG. 78, a power supply board 910 has a system reset circuit 65a for generating a reset signal to be supplied to the CPU 56 of the main board 31, and a reset supplied to CPUs of electric component control boards other than the main board 31. A system reset circuit 65b for generating a signal is provided. The system reset circuit 65a and the system reset circuit 65b both have the same configuration as the system reset circuit 65 shown in FIG. However, the capacitance of the capacitor is different. System reset circuit 65a
When the power is turned on, the reset IC 651a sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and after that time, sets the output to the high level. The output of the reset IC 651a is supplied to the buffer circuit 965. Then, the output of the buffer circuit 965 is supplied to the main board 31 as a signal indicating the reset release (a signal in which the reset signal is raised to a high level). Therefore, when the output of the reset IC 651a becomes high level, the CPU 56 of the main board 31 becomes operable.
【0540】また、システムリセット回路65bにおけ
るリセットIC651bは、電源投入時に、外付けのコ
ンデンサの容量で決まる所定の時間だけ出力をローレベ
ルにし、その時間が経過すると出力をハイレベルにす
る。リセットIC651bの出力は、バッファ回路96
1〜バッファ回路964に供給される。そして、バッフ
ァ回路961の出力が払出制御基板37に、バッファ回
路962の出力が表示制御基板80に、バッファ回路9
63の出力がランプ制御基板35に、さらにバッファ回
路964の出力が音声制御基板70に、それぞれリセッ
ト解除を示す信号として供給される。従って、リセット
IC651bの出力がハイレベルになると、主基板31
以外の各電気部品制御基板(払出制御基板37、表示制
御基板80、ランプ制御基板35、音声制御基板70)
のCPU(払出制御用CPU371、表示制御用CPU
101、ランプ制御用CPU351、音声制御用CPU
701)が動作可能状態になる。Further, the reset IC 651b in the system reset circuit 65b sets the output to the low level for a predetermined time determined by the capacity of the external capacitor when the power is turned on, and sets the output to the high level after the time has elapsed. The output of the reset IC 651b is the buffer circuit 96.
1 to buffer circuit 964. The output of the buffer circuit 961 is output to the payout control board 37, the output of the buffer circuit 962 is output to the display control board 80, and the buffer circuit 9 is output.
The output of 63 is supplied to the lamp control board 35, and the output of the buffer circuit 964 is supplied to the audio control board 70 as a signal indicating reset release. Therefore, when the output of the reset IC 651b becomes high level, the main substrate 31
Other electric component control boards (payout control board 37, display control board 80, lamp control board 35, voice control board 70)
CPU (payout control CPU 371, display control CPU
101, CPU 351 for lamp control, CPU for voice control
701) becomes operable.
【0541】そして、リセットIC651aの外付けコ
ンデンサの容量は、リセットIC651bの外付けコン
デンサの容量よりも大きい。よって、電源供給開始時
に、リセットIC651aが出力をハイレベルにするタ
イミングは、リセットIC651bが出力をハイレベル
にするタイミングよりも遅い。従って、主基板31のC
PU56にリセット解除を示す信号が供給されるタイミ
ングは、主基板31以外の各電気部品制御基板のCPU
にリセット解除を示す信号が供給されるタイミングより
も遅い。すなわち、遊技機への電力供給開始時に、遊技
制御手段は、他の電気部品制御手段よりも遅く立ち上が
る。The capacity of the external capacitor of the reset IC 651a is larger than the capacity of the external capacitor of the reset IC 651b. Therefore, the timing at which the reset IC 651a sets the output to the high level at the start of power supply is later than the timing at which the reset IC 651b sets the output to the high level. Therefore, C of the main substrate 31
The timing at which the signal indicating the reset release is supplied to the PU 56 is determined by the CPU of each electric component control board other than the main board 31.
It is later than the timing at which the signal indicating the reset release is supplied. That is, when the power supply to the gaming machine is started, the game control means starts up later than the other electric component control means.
【0542】各電気部品制御手段に供給するリセット信
号を発生する回路を2つ設け、それぞれの回路が備える
コンデンサの容量を上記のように異ならせる場合には、
遅延回路960を設けることなく、電源基板910から
各電気部品制御基板のCPUにリセット解除を示す信号
が供給されるときに、主基板31におけるCPU56に
供給されるリセット解除を示す信号の出力タイミング
を、他の電気部品制御基板におけるCPU供給されるリ
セット解除を示す信号の出力タイミングに対して遅らせ
ることができる。従って、電源供給開始時に主基板31
における遊技制御手段が他の電気部品制御基板に対して
制御コマンドを出力するときには、他の電気部品制御基
板におけるCPUは既に立ち上がっている。よって、制
御コマンドは確実に受信側の電気部品制御基板のCPU
で受信される。When two circuits for generating a reset signal to be supplied to each electric component control means are provided and the capacitances of the capacitors provided in the respective circuits are different as described above,
When a signal indicating reset release is supplied from the power supply board 910 to the CPU of each electric component control board without providing the delay circuit 960, the output timing of the signal indicating reset release supplied to the CPU 56 in the main board 31 is set. , The output timing of the signal indicating the reset release supplied by the CPU in the other electric component control board can be delayed. Therefore, when the power supply is started, the main substrate 31
When the game control means in outputs the control command to the other electric component control board, the CPU in the other electric component control board has already started. Therefore, the control command is surely sent to the CPU of the electric component control board on the receiving side.
Will be received at.
【0543】なお、図78に示すように構成する場合に
も、例えばバッファ回路965の前段などに遅延回路を
設け、コンデンサの容量に応じて定められる遅延時間を
考慮して、実際に遅延させる時間を調整するようにして
もよい。Even in the case of the configuration shown in FIG. 78, a delay circuit is provided, for example, in the preceding stage of the buffer circuit 965, and the delay time actually set in consideration of the delay time determined according to the capacitance of the capacitor. May be adjusted.
【0544】さらに、図79に示すように、主基板31
のCPU56にリセット信号を供給するシステムリセッ
ト回路65aと、払出制御基板37の払出制御用CPU
371にリセット信号を供給するシステムリセット回路
65bとを電源基板910に搭載し、主基板31および
払出制御基板37以外の電気部品制御基板のCPUに供
給するリセット信号を発生するリセット回路を、それぞ
れの電気部品制御基板に搭載するようにしてもよい。Further, as shown in FIG. 79, the main substrate 31
System reset circuit 65a for supplying a reset signal to the CPU 56 and the payout control CPU of the payout control board 37
A system reset circuit 65b for supplying a reset signal to 371 is mounted on the power supply board 910, and a reset circuit for generating a reset signal to be supplied to the CPUs of the electric board other than the main board 31 and the payout control board 37 is provided. It may be mounted on the electric component control board.
【0545】図79に示す例では、図柄制御基板80
に、表示制御用CPU101に供給するリセット信号を
発生するシステムリセット回路65cが搭載され、ラン
プ制御基板35に、ランプ制御用CPU351に供給す
るリセット信号を発生するシステムリセット回路65d
が搭載され、音制御基板70に、音制御用CPU701
に供給するリセット信号を発生するシステムリセット回
路65eが搭載されている。In the example shown in FIG. 79, the pattern control board 80
A system reset circuit 65c for generating a reset signal to be supplied to the display control CPU 101 is mounted on the lamp control board 35, and a system reset circuit 65d for generating a reset signal to be supplied to the lamp control CPU 351 is provided on the lamp control board 35.
Is mounted, and the sound control board 70 has a sound control CPU 701.
A system reset circuit 65e for generating a reset signal to be supplied to is mounted.
【0546】システムリセット回路65c,65d,6
5eにおけるリセットIC651c,651d,651
eは、電源供給開始時に、外付けのコンデンサの容量で
決まる所定の時間だけ出力をローレベルにし、所定時間
が経過すると出力をハイレベルにする。リセットIC6
51cの出力は、表示制御用CPU101にリセット解
除を示す信号として供給される。リセットIC651d
の出力は、ランプ制御用CPU351にリセット解除を
示す信号として供給される。さらに、リセットIC65
1eの出力は、音制御用CPU701にリセット解除を
示す信号として供給される。System reset circuits 65c, 65d, 6
5e reset ICs 651c, 651d, 651
When the power supply is started, e sets the output to the low level for a predetermined time determined by the capacity of an external capacitor, and sets the output to the high level after the elapse of the predetermined time. Reset IC6
The output of 51c is supplied to the display control CPU 101 as a signal indicating reset release. Reset IC 651d
Is supplied to the lamp control CPU 351 as a signal indicating reset release. Furthermore, reset IC65
The output of 1e is supplied to the sound control CPU 701 as a signal indicating reset release.
【0547】そのような構成にすれば、各システムリセ
ット回路65a〜システムリセット回路65eがそれぞ
れ備えるコンデンサの容量を、それぞれ調整すること
で、各電気部品制御手段のCPUが動作可能となる時期
を容易に異ならせることができる。With such a configuration, the capacity of the capacitors provided in each of the system reset circuit 65a to system reset circuit 65e is adjusted, thereby facilitating the time when the CPU of each electric component control means becomes operable. Can be different.
【0548】なお、この実施の形態では、リセットIC
の外付けコンデンサの容量によって、リセット信号が立
ち上がる前に電源断信号が立ち上がるようにしている
が、リセット解除の後であって、制御プログラムが実行
される前に、セキュリティチェックプログラムなどの所
定のプログラムによる起動時処理を実行するように構成
されているCPUを用いる場合には、リセット信号が立
ち上がった後セキュリティチェックなどの起動時処理が
終了する前に電源断信号が立ち上がるように、コンデン
サの容量を選定してもよい。その場合、例えば、起動時
処理に要する時間を考慮して、起動時処理実行中に電源
断信号が立ち上がるタイミングとなるように、電源監視
回路が電源断信号を立ち上げる電源電圧の電圧値が定め
られる。In this embodiment, the reset IC
The power-off signal rises before the reset signal rises, depending on the capacity of the external capacitor, but after the reset is released and before the control program is executed, a predetermined program such as a security check program is executed. When using a CPU that is configured to execute the startup processing by, the capacitance of the capacitor must be changed so that the power-off signal rises after the reset signal rises but before the startup processing such as the security check ends. You may choose. In that case, for example, in consideration of the time required for startup processing, the voltage value of the power supply voltage at which the power supply monitoring circuit raises the power-off signal is determined so that the timing of the power-off signal rises during execution of startup processing. To be
【0549】また、主基板31のCPU56が、電力供
給開始時に、制御プログラムが実行される前に、セキュ
リティチェックプログラムなどの所定のプログラムによ
る起動時処理を実行し、他の電気部品制御手段における
CPUがセキュリティチェックプログラムなどの所定の
プログラムを実行しないように構成されている場合に
は、遊技制御手段および他の電気部品制御手段における
リセット信号がハイレベルに立ち上がるタイミングを同
タイミングにしてもよい。すなわち、電気部品制御手段
のうちに電力供給の開始に関連して所定のプログラムを
実行するものがある場合には、所定のプログラムを実行
する電気部品制御手段は、所定のプログラムを実行しな
い電気部品制御手段よりも遅れて起動するので、特に起
動順序規制手段を設けなくても、セキュリティチェック
プログラムによって起動順序規制手段が実現される。例
えば、遊技制御手段が実行するセキュリティチェック時
間を、払出制御手段が実行するセキュリティチェック時
間よりも長くすることにより起動順序規制手段が構成さ
れる。Further, the CPU 56 of the main board 31 executes the start-up process by a predetermined program such as a security check program before the control program is executed at the start of the power supply, and the CPU in the other electric component control means. When is configured not to execute a predetermined program such as a security check program, the timing at which the reset signal in the game control means and the other electric component control means rises to high level may be the same timing. That is, if there is an electric component control means that executes a predetermined program related to the start of power supply, the electric component control means that executes the predetermined program is the electric component that does not execute the predetermined program. Since the control unit is activated later than the control unit, the activation order regulation unit can be realized by the security check program without providing the activation sequence regulation unit. For example, the activation order regulation means is configured by making the security check time executed by the game control means longer than the security check time executed by the payout control means.
【0550】例えば、遊技制御手段からのコマンドにも
とづいて、スピーカ27、各種ランプ・LED、可変表
示装置9を制御する演出制御手段としての音制御手段、
ランプ制御手段、表示制御手段が設けられている場合、
遊技制御手段がセキュリティチェックプログラムなどの
所定のプログラムによる起動時処理を実行し、演出制御
手段がセキュリティチェックプログラムなどの所定のプ
ログラムによる起動時処理を実行しないことによって、
遊技制御手段が、演出制御手段よりも遅れて起動する
(制御が可能な状態になる)ように構成してもよい。[0550] For example, based on a command from the game control means, a sound control means as a production control means for controlling the speaker 27, various lamps / LEDs, and the variable display device 9,
When lamp control means and display control means are provided,
By the game control means executes the startup processing by a predetermined program such as a security check program, the effect control means does not execute the startup processing by a predetermined program such as a security check program,
The game control means may be configured to start later (become a controllable state) later than the effect control means.
【0551】また、遊技制御手段の他にセキュリティチ
ェックプログラムなどの所定のプログラムを実行する電
気部品制御手段(例えば払出制御手段)がある場合に、
遊技制御手段が実行するセキュリティチェックプログラ
ムなどの所定のプログラムの長さを、他の電気部品制御
手段が実行するセキュリティチェックプログラムなどの
所定のプログラムよりも長くすることによって、遊技制
御手段が、他の電気部品制御手段よりも遅れて起動する
ように構成してもよい。Further, when there is an electric component control means (for example, payout control means) for executing a predetermined program such as a security check program in addition to the game control means,
By making the length of a predetermined program such as a security check program executed by the game control means longer than a predetermined program such as a security check program executed by another electric component control means, the game control means is It may be configured to start later than the electric component control means.
【0552】さらに、電気部品制御手段がセキュリティ
チェックプログラムを実行することによってセキュリテ
ィチェックを行うのではなく、CPUの外にセキュリテ
ィチェック回路が設けられ、電力供給開始時に、セキュ
リティチェック回路がハードウェア的にセキュリティチ
ェックを行うように構成されている場合にも、セキュリ
ティチェックが終了してCPUが制御動作を開始できる
ようになる時期を異ならせることによって、遊技制御手
段が、他の電気部品制御手段よりも遅れて起動するよう
に構成することができる。Further, the electric component control means does not perform the security check by executing the security check program, but a security check circuit is provided outside the CPU, and when the power supply is started, the security check circuit operates in hardware. Even when the security check is configured to be performed, the game control means is set to have a higher priority than other electric component control means by changing the time when the security check is finished and the CPU can start the control operation. It can be configured to start late.
【0553】また、起動順序規制手段として、リセット
解除信号の出力順序を規制することによって各電気部品
制御手段の起動順序を規制したり、セキュリティチェッ
クプログラムの有無やセキュリティチェックプログラム
の長さを変えることによって各電気部品制御手段の起動
順序を規制するものの他、遊技制御手段が制御コマンド
を送信するタイミングより早く他の電気部品制御手段が
制御コマンドを受信可能な状態になっていれば、各電気
部品制御手段に対する電源投入順序を規制する等の他の
方法によって実現されていてもよい。As the activation order regulation means, the activation order of each electric component control means is regulated by regulating the output order of the reset release signals, and the presence or absence of the security check program and the length of the security check program are changed. In addition to those that control the activation order of each electric component control means, if the other electric component control means can receive the control command earlier than the timing when the game control means transmits the control command, each electric component It may be realized by another method such as regulating the power-on sequence of the control means.
【0554】また、上述した各実施の形態において、R
AMにバックアップ電源を供給する手段は、制御手段
(CPU56、払出制御用CPU371)毎に設けられ
ている構成としてもよい。すなわち、バックアップRA
M領域を含むRAM毎に、バックアップ電源を供給する
手段が設けられていてもよい。また、そのような手段の
数や搭載位置(制御基板上、あるいは電源基板上に搭載
するか否か)は、どのように構成されていてもよい。In each of the above-mentioned embodiments, R
The means for supplying the backup power to the AM may be provided for each control means (CPU 56, payout control CPU 371). That is, backup RA
A means for supplying backup power may be provided for each RAM including the M area. Further, the number and mounting positions of such means (whether or not they are mounted on the control board or the power supply board) may be configured in any manner.
【0555】また、上述した各実施の形態では、記録媒
体処理装置(プリペイドカードユニット50)で使用さ
れる記録媒体が磁気カード(プリペイドカード)であっ
たが、磁気カードに限られず、非接触型あるいは接触型
のICカードであってもよい。また、記録媒体処理装置
が識別符号にもとづいて記録情報を特定できる構成とさ
れている場合には、記録媒体は、記録情報を特定可能な
識別符号などの情報を少なくとも記録媒体処理装置が読
み取り可能に記録できるようなものであってもよい。さ
らに、記録媒体は、例えばバーコードなどの所定の情報
記録シンボル等が読み取り可能にプリントされたもので
あってもよい。また、記録媒体の形状は、カード状のも
のに限られず、例えば円盤形状や球状、あるいはチップ
形状など、どのような形状とされていてもよい。Further, in each of the above-described embodiments, the recording medium used in the recording medium processing device (prepaid card unit 50) is a magnetic card (prepaid card), but the recording medium is not limited to a magnetic card, and a non-contact type. Alternatively, a contact type IC card may be used. Further, when the recording medium processing device is configured to be able to specify the record information based on the identification code, the recording medium can read at least the information such as the identification code that can specify the record information by the recording medium processing device. It may be something that can be recorded on. Further, the recording medium may be readablely printed with a predetermined information recording symbol such as a barcode. The shape of the recording medium is not limited to the card shape, and may be any shape such as a disc shape, a spherical shape, or a chip shape.
【0556】また、上記の各実施の形態では、電源監視
手段(例えば電源監視用IC902)は、電源電圧が所
定の値(例えば22V)となった場合に電源断信号を出
力する構成としているが、例えば、交流電源(例えばA
C24V)に関連する交流波をデジタル変換したデジタ
ル信号を監視し、そのデジタル信号が所定期間途切れた
場合に電源断信号を出力する構成としてもよい。In each of the above embodiments, the power supply monitoring means (eg, power supply monitoring IC 902) outputs the power supply cutoff signal when the power supply voltage reaches a predetermined value (eg, 22V). , For example, AC power supply (eg A
The AC signal related to C24V) may be digitally converted into a digital signal, and a power-off signal may be output when the digital signal is interrupted for a predetermined period.
【0557】また、上記の各実施の形態では、電源監視
手段(例えば電源監視用IC902)が、電源電圧が所
定の値(例えば22V)となったことを検出した場合に
電源断時処理が実行され、さらに電源電圧が所定の値
(例えば9V)となったことをシステムリセット手段
(例えばシステムリセット回路65)が検出した場合に
システムリセットされる構成としていたが、電源断時処
理を開始したあと所定期間の経過後に、自動的にシステ
ムリセットされるようにしてもよい。このように構成す
れば、電源電圧が所定の値(例えば22V)となったこ
とが電源監視手段によって検出された場合には、その後
システムリセット手段による検出がなされなかった場合
であっても、確実にシステムリセットすることができる
ようになる。Further, in each of the above embodiments, the power-off processing is executed when the power supply monitoring means (eg, power supply monitoring IC 902) detects that the power supply voltage has reached a predetermined value (eg, 22V). The system is reset when the system reset means (for example, the system reset circuit 65) detects that the power supply voltage reaches a predetermined value (for example, 9 V). However, after the power-off processing is started, The system may be automatically reset after a lapse of a predetermined period. According to this structure, when the power supply monitoring means detects that the power supply voltage has reached a predetermined value (for example, 22V), the system reset means does not detect the power supply voltage thereafter. You will be able to reset the system.
【0558】なお、上述した実施の形態では、払出手段
(球払出装置97)を払出制御手段(払出制御用CPU
371)が制御する構成としていたが、払出手段を遊技
制御手段(CPU56)が制御する構成としてもよい。
この場合、上述した実施の形態において払出制御用CP
U371が実行していた賞球および貸し球の払い出しに
関する処理を、CPU56が実行するように構成すれば
よい。In the above-described embodiment, the payout means (ball payout device 97) is replaced by the payout control means (payout control CPU).
371) is controlled, but the payout means may be controlled by the game control means (CPU 56).
In this case, the payout control CP in the above-described embodiment
The CPU 56 may be configured to execute the processing relating to the payout of prize balls and loan balls, which has been executed by the U371.
【0559】上記の各実施の形態のパチンコ遊技機は、
主として、始動入賞にもとづいて可変表示部9に可変表
示される特別図柄の停止図柄が所定の図柄の組み合わせ
になると所定の遊技価値が遊技者に付与可能になる第1
種パチンコ遊技機であったが、始動入賞にもとづいて開
放する電動役物の所定領域への入賞があると所定の遊技
価値が遊技者に付与可能になる第2種パチンコ遊技機
や、始動入賞にもとづいて可変表示される図柄の停止図
柄が所定の図柄の組み合わせになると開放する所定の電
動役物への入賞があると所定の権利が発生または継続す
る第3種パチンコ遊技機であっても、本発明を適用でき
る。The pachinko game machine of each of the above-mentioned embodiments is
Mainly, a predetermined game value can be given to the player when the stop symbol of the special symbol variably displayed on the variable display portion 9 based on the start winning is a combination of the predetermined symbols.
Although it was a kind of pachinko machine, a kind of pachinko machine that can give a predetermined game value to the player if there is a prize in the predetermined area of the electric role to open based on the start prize, and a start prize Even if it is a third-class pachinko game machine, a predetermined right is generated or continues when there is a prize for a predetermined electric accessory that is released when a stop symbol of the symbols variably displayed based on the above is a combination of predetermined symbols The present invention can be applied.
【0560】さらに、遊技媒体が遊技球であるパチンコ
遊技機に限られず、スロット機等においても、遊技媒体
の払い出しを行う電気部品が備えられている場合には本
発明を適用することができる。Further, the present invention is applicable not only to a pachinko gaming machine in which the game medium is a game ball, but also to a slot machine or the like, provided that electric parts for paying out the game medium are provided.
【0561】[0561]
【発明の効果】以上のように、請求項1記載の発明によ
れば、所定の払出条件の成立にもとづいて払い出すべき
遊技媒体数を特定可能な払出数データを生成する払出数
データ生成手段と、遊技機への電力供給が停止しても所
定期間は記憶内容を保持することが可能であり、払い出
すべき遊技媒体数のうち未だ払い出されていない未払出
数を特定可能な未払出数データを記憶する変動データ記
憶手段と、払出数データ生成手段が生成した払出数デー
タと、払出遊技媒体検出手段からの検出信号とにもとづ
いて、未払出数データを更新する未払出数データ更新手
段と、電源監視手段と、操作に応じて操作信号を出力す
ることが可能な操作手段とを備え、制御手段は、電力供
給停止時処理を実行し、当該電力供給停止時処理が終了
した後待機状態に移行する構成とされ、電力供給が復帰
し所定の復旧条件が成立した場合に復旧処理を実行し、
所定の復旧条件が不成立であった場合には初期化処理を
実行し、電源監視手段による検出信号が出力されたにも
かかわらず、遊技機への電力供給が停止しない場合に、
制御手段の制御状態を当該待機状態から復帰させ復旧処
理を実行する待機状態復帰手段を有し、電力供給の開始
に関連した時期に操作手段から操作信号が出力された場
合には、所定の復旧条件が不成立であると判定して初期
化処理を実行し、当該初期化処理において未払出数デー
タをクリアすることを特徴とするので、待機状態復帰手
段によって制御手段を制御実行状態に復帰させることが
可能になり、その結果、ごく短時間で復旧する電源の瞬
断等が生じても未払出数データが失われてしまうことを
防止することができ、制御に支障を来すことがないとい
う効果を得ることができる。また、復旧処理を行う必要
がない場合には復旧処理が実行されないようにすること
ができ、本来与えられるべきでない利益が遊技者に与え
られることを容易に防止することができるようになるの
で、遊技機運用上の利便性を向上させることが可能とな
るという効果を有する。As described above, according to the invention of claim 1, the payout amount data generating means for generating the payout amount data capable of specifying the number of game media to be paid out based on the establishment of a predetermined payout condition. And, even if the power supply to the gaming machine is stopped, it is possible to retain the stored contents for a predetermined period, and it is possible to identify the unpaid number of the gaming media to be paid out that has not yet been paid out. Updating the unpaid amount data for updating the unpaid amount data based on the fluctuation data storage means for storing the number data, the paid amount data generated by the paid amount data generating means, and the detection signal from the payout game medium detecting means. Means, a power supply monitoring means, and an operation means capable of outputting an operation signal in response to an operation, and the control means executes the power supply stop time process, and after the power supply stop time process is completed. On standby Is configured to line, it performs the recovery process when the power supply is restored to a predetermined restored condition is satisfied,
If the predetermined restoration condition is not satisfied, initialization processing is executed, and even if the detection signal by the power supply monitoring means is output, if the power supply to the gaming machine does not stop,
It has a standby state returning means for returning the control state of the control means from the standby state and executing a recovery process, and when an operation signal is output from the operation means at a time related to the start of power supply, a predetermined recovery is performed. It is characterized in that the condition is not satisfied, the initialization process is executed, and the unpaid amount data is cleared in the initialization process, so that the control means is returned to the control execution state by the standby state return means. As a result, it is possible to prevent loss of unpaid data even if there is a momentary power failure that restores in a very short time, and there is no hindrance to control. The effect can be obtained. Further, when it is not necessary to perform the recovery process, the recovery process can be prevented from being executed, and it is possible to easily prevent the player from being provided with a profit that should not have been originally provided. It is possible to improve the convenience in operating the gaming machine.
【0562】請求項2記載の発明では、制御手段が、電
力供給停止時処理にて、補助電力供給手段から電力が供
給される払出遊技媒体検出手段からの検出信号の入力処
理を行うように構成されているので、電力供給停止時処
理にて、払い出された遊技媒体を確実に検出することが
可能となる。According to the second aspect of the invention, the control means performs the input processing of the detection signal from the payout game medium detection means to which the power is supplied from the auxiliary power supply means in the power supply stop processing. Therefore, it is possible to reliably detect the paid-out game medium in the power supply stop process.
【0563】請求項3記載の発明では、制御手段が、電
力供給停止時処理にて払出遊技媒体検出手段からの検出
信号の入力処理の結果を示すデータを変動データ記憶手
段に保存し、復旧処理にて未払出数データ更新手段によ
って入力処理の結果を示すデータにもとづく未払出数デ
ータの更新を行うように構成されているので、電力供給
停止時処理での入力処理を迅速に行うことができる。According to the third aspect of the present invention, the control means stores the data showing the result of the input processing of the detection signal from the payout game medium detection means in the power supply stop processing in the fluctuation data storage means, and the restoration processing. Since the unpaid amount data updating means is configured to update the unpaid amount data based on the data indicating the result of the input process, the input process in the power supply stop process can be quickly performed. .
【0564】請求項4記載の発明では、制御手段が、電
力供給停止時処理にて、払出遊技媒体検出手段からの検
出信号の入力処理を実行した後、変動データ記憶手段へ
のアクセスを禁止する処理を実行するように構成されて
いるので、電力供給停止時処理後に変動データ記憶手段
の内容が破壊されること等を防止することができる。In the invention according to claim 4, the control means prohibits access to the fluctuation data storage means after executing the processing of inputting the detection signal from the payout game medium detection means in the power supply stop processing. Since the processing is executed, it is possible to prevent the contents of the variable data storage unit from being destroyed after the power supply stop processing.
【0565】請求項5記載の発明では、制御手段からの
信号を出力するための出力ポートを含み、制御手段が、
電力供給停止時処理にて、出力ポートの出力状態を初期
化する出力ポートクリア処理を実行した後、払出遊技媒
体検出手段からの検出信号の入力処理を行うように構成
されているので、払出遊技媒体検出手段からの検出信号
の入力処理に関連しない電気部品により電力が消費され
てしまうことを回避することができる。According to a fifth aspect of the invention, the control means includes an output port for outputting a signal from the control means,
In the power supply stop process, the output port clearing process for initializing the output state of the output port is executed, and then the detection signal from the payout game medium detecting means is inputted, so that the payout game is executed. It is possible to prevent power from being consumed by an electric component that is not related to the input processing of the detection signal from the medium detection unit.
【0566】請求項6記載の発明では、制御手段が、遊
技の進行を制御する遊技制御手段と、払出手段を制御す
る払出制御手段とを含み、遊技機への電力供給の開始に
関連して、遊技制御手段が遊技に関わる制御が可能な状
態になる時期を、払出制御手段が払出手段の制御が可能
な状態になる時期よりも遅い時期となるように規制する
起動順序規制手段を備えたので、遊技機への電力供給の
開始に関連して、払出制御手段が遊技制御手段からのコ
マンドを確実に受信することができるようになる。In the invention according to claim 6, the control means includes a game control means for controlling the progress of the game and a payout control means for controlling the payout means, and is related to the start of the power supply to the gaming machine. The game control means is provided with a starting order regulation means for regulating the time when the control relating to the game becomes possible to be later than the time when the payout control means becomes the state where the payout means can be controlled. Therefore, in connection with the start of the power supply to the gaming machine, the payout control means can reliably receive the command from the game control means.
【0567】請求項7記載の発明では、遊技制御手段
は、遊技の進行状況に応じてコマンドを送信するコマン
ド送信手段を含み、払出制御手段が、電力供給が開始さ
れた場合に遊技媒体の払い出しを禁止する払出禁止状態
に制御し、遊技制御手段からの所定のコマンドの受信に
応じて払出禁止状態を解除するように構成されているの
で、遊技制御手段が制御を開始したことが確定したあと
に払出禁止状態を解除することができ、遊技制御手段が
制御が可能な状態となるより先に払出制御手段が払出処
理を開始してしまうことを確実に防止することができ
る。In the invention according to claim 7, the game control means includes a command transmission means for transmitting a command in accordance with the progress of the game, and the payout control means pays out the game medium when the power supply is started. Since it is configured to release the payout prohibition state in response to the reception of a predetermined command from the game control means, it is determined that the game control means has started the control. It is possible to cancel the payout prohibition state, and it is possible to reliably prevent the payout control means from starting the payout process before the game control means becomes a controllable state.
【0568】請求項8記載の発明では、所定の復旧条件
は複数あり、制御手段が、電力供給が復帰した場合に
は、複数の復旧条件がすべて成立した場合に、変動デー
タ記憶手段に保存されていた記憶内容にもとづいて制御
状態を復旧させる復旧処理を実行し、複数の復旧条件の
うち少なくとも1つの条件が不成立であった場合に変動
データ記憶手段の記憶内容を初期化する初期化処理を実
行するように構成されているので、不確実な状態から制
御状態が復旧してしまうことを防止することができる。According to the invention described in claim 8, there are a plurality of predetermined restoration conditions, and when the control means restores the power supply and is saved in the fluctuation data storage means when all the restoration conditions are satisfied. A restoration process for restoring the control state is executed based on the stored contents, and an initialization process for initializing the stored contents of the variable data storage means when at least one of the plurality of restoration conditions is not satisfied. Since it is configured to execute, it is possible to prevent the control state from recovering from an uncertain state.
【0569】請求項9記載の発明では、電源基板に、操
作手段と、制御基板への電力を供給させるための操作が
可能な電力供給許可操作手段とが搭載されるように構成
されているので、操作手段と電力供給許可手段を近くに
配することができるようになり操作手段の操作がより容
易となる。According to the ninth aspect of the present invention, the power supply board is provided with the operating means and the power supply permitting operating means capable of being operated to supply electric power to the control board. Since the operating means and the power supply permitting means can be arranged close to each other, the operation of the operating means becomes easier.
【0570】請求項10記載の発明では、報知部品制御
手段が制御状態を初期化する処理が実行されていること
を報知部品を用いて報知する処理を行うように構成され
ているので、制御状態を初期化する処理を実行させる不
正行為が行われても、そのような不正行為を容易に発見
することができる。According to the tenth aspect of the invention, since the notification component control means is configured to perform the process of notifying that the process of initializing the control state is executed by using the notification component, the control state Even if a fraudulent act for executing the process of initializing the is performed, such a fraudulent act can be easily found.
【0571】請求項11記載の発明では、電源監視手段
が払出遊技媒体検出手段に供給される電源の電圧値より
も高い電圧値の電源を監視するように構成されているの
で、電源監視手段による検出信号の出力前に払出遊技媒
体検出手段の機能が停止してしまうことを防止すること
ができる。According to the eleventh aspect of the present invention, the power source monitoring means is configured to monitor the power source having a voltage value higher than the voltage value of the power source supplied to the payout game medium detecting means. It is possible to prevent the function of the payout game medium detecting means from stopping before the output of the detection signal.
【0572】請求項12記載の発明では、制御手段の動
作状態を監視し、所定期間動作が停止している場合に、
制御状態を初期化するための動作状態監視手段を備え、
動作状態監視手段により、待機状態復帰手段が構成され
ているので、待機状態から確実に復帰することができ
る。According to the twelfth aspect of the invention, the operating state of the control means is monitored, and when the operation is stopped for a predetermined period,
Equipped with operating state monitoring means for initializing the control state,
Since the standby state returning means is configured by the operating state monitoring means, it is possible to reliably return from the standby state.
【0573】請求項13記載の発明では、待機状態復帰
手段が、電源監視手段から検出信号が出力されてから、
所定期間経過しても遊技機への電力供給が停止しない場
合に制御手段の制御状態を待機状態から復帰させるよう
に構成されているので、待機状態から確実に復帰するこ
とができる。According to the thirteenth aspect of the present invention, the standby state returning means, after the detection signal is output from the power source monitoring means,
Since the control state of the control means is restored from the standby state when the power supply to the gaming machine is not stopped even after the lapse of a predetermined period, the standby state can be reliably returned.
【図1】 パチンコ遊技機を正面からみた正面図であ
る。FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
【図2】 ガラス扉枠を取り外した状態での遊技盤の前
面を示す正面図である。FIG. 2 is a front view showing the front surface of the game board with the glass door frame removed.
【図3】 遊技機を裏面から見た背面図である。FIG. 3 is a rear view of the gaming machine viewed from the back side.
【図4】 各種部材が取り付けられた機構板を遊技機背
面側から見た背面図である。FIG. 4 is a rear view of a mechanism plate to which various members are attached as seen from the rear side of the gaming machine.
【図5】 球払出装置の構成例を示す分解斜視図であ
る。FIG. 5 is an exploded perspective view showing a configuration example of a ball payout device.
【図6】 遊技盤に設置されている電源基板の露出部分
を示す正面図である。FIG. 6 is a front view showing an exposed portion of a power supply board installed on the game board.
【図7】 遊技制御基板(主基板)の回路構成例を示す
ブロック図である。FIG. 7 is a block diagram showing a circuit configuration example of a game control board (main board).
【図8】 払出制御基板の回路構成例を示すブロック図
である。FIG. 8 is a block diagram showing a circuit configuration example of a payout control board.
【図9】 電源基板の回路構成例を示すブロック図であ
る。FIG. 9 is a block diagram showing a circuit configuration example of a power supply board.
【図10】 クリアスイッチの他の構成例を示す説明図
である。FIG. 10 is an explanatory diagram showing another configuration example of the clear switch.
【図11】 リセット管理回路の構成例を示すブロック
図である。FIG. 11 is a block diagram showing a configuration example of a reset management circuit.
【図12】 CPU周りの一構成例を示すブロック図で
ある。FIG. 12 is a block diagram showing an example of the configuration around a CPU.
【図13】 リセット信号と電源断信号の様子を示すタ
イミング図である。FIG. 13 is a timing chart showing states of a reset signal and a power-off signal.
【図14】 タイマ手段の一例であるカウンタの作用を
説明するためのタイミング図である。FIG. 14 is a timing chart for explaining the operation of a counter which is an example of timer means.
【図15】 出力ポートのビット割り当ての一例を示す
説明図である。FIG. 15 is an explanatory diagram showing an example of bit allocation of output ports.
【図16】 出力ポートのビット割り当ての一例を示す
説明図である。FIG. 16 is an explanatory diagram showing an example of bit allocation of output ports.
【図17】 入力ポートのビット割り当ての一例を示す
説明図である。FIG. 17 is an explanatory diagram showing an example of bit allocation of input ports.
【図18】 主基板におけるCPUが実行するメイン処
理を示すフローチャートである。FIG. 18 is a flowchart showing a main process executed by a CPU on a main board.
【図19】 バックアップフラグと遊技状態復旧処理を
実行するか否かとの関係の一例を示す説明図である。FIG. 19 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a game state recovery process.
【図20】 遊技状態復旧処理を示すフローチャートで
ある。FIG. 20 is a flowchart showing a game state recovery process.
【図21】 2msタイマ割込処理を示すフローチャー
トである。FIG. 21 is a flowchart showing a 2 ms timer interrupt process.
【図22】 マスク不能割込処理(電力供給停止時処
理)を示すフローチャートである。FIG. 22 is a flowchart showing a non-maskable interrupt process (process when power supply is stopped).
【図23】 マスク不能割込処理(電力供給停止時処
理)を示すフローチャートである。FIG. 23 is a flowchart showing non-maskable interrupt processing (power supply stop processing).
【図24】 マスク不能割込処理(電力供給停止時処
理)を示すフローチャートである。FIG. 24 is a flowchart showing non-maskable interrupt processing (processing when power supply is stopped).
【図25】 RAMのアドレスマップを示す説明図であ
る。FIG. 25 is an explanatory diagram showing an address map of RAM.
【図26】 チェックサム作成方法の一例を説明するた
めの説明図である。FIG. 26 is an explanatory diagram illustrating an example of a checksum creation method.
【図27】 遊技機への電力供給停止時の電源低下やN
MI信号の様子を示すタイミング図である。FIG. 27: Power supply drop and N when power supply to a game machine is stopped
It is a timing diagram which shows a mode of MI signal.
【図28】 検出信号の入力処理が実行される様子の一
例を示すタイミング図である。FIG. 28 is a timing chart showing an example of how a detection signal input process is executed.
【図29】 RAMにおけるスイッチタイマの形成例を
示す説明図である。FIG. 29 is an explanatory diagram showing a formation example of a switch timer in a RAM.
【図30】 スイッチ処理の一例を示すフローチャート
である。FIG. 30 is a flowchart showing an example of a switch process.
【図31】 スイッチチェック処理の一例を示すフロー
チャートである。FIG. 31 is a flowchart showing an example of a switch check process.
【図32】 賞球処理の一例を示すフローチャートであ
る。FIG. 32 is a flowchart showing an example of prize ball processing.
【図33】 賞球処理の一例を示すフローチャートであ
る。FIG. 33 is a flowchart showing an example of prize ball processing.
【図34】 賞球処理の一例を示すフローチャートであ
る。FIG. 34 is a flowchart showing an example of prize ball processing.
【図35】 スイッチオンチェック処理を示すフローチ
ャートである。FIG. 35 is a flowchart showing a switch-on check process.
【図36】 入力判定値テーブルの構成例を示す説明図
である。FIG. 36 is an explanatory diagram showing a configuration example of an input determination value table.
【図37】 コマンド送信テーブル等の一構成例を示す
説明図である。FIG. 37 is an explanatory diagram showing a configuration example of a command transmission table and the like.
【図38】 制御コマンドのコマンド形態の一例を示す
説明図である。FIG. 38 is an explanatory diagram showing an example of a command form of a control command.
【図39】 制御コマンドを構成する8ビットの制御信
号とINT信号との関係を示すタイミング図である。FIG. 39 is a timing diagram showing a relationship between an 8-bit control signal forming a control command and an INT signal.
【図40】 払出制御コマンドの内容の一例を示す説明
図である。FIG. 40 is an explanatory diagram showing an example of contents of a payout control command.
【図41】 コマンドセット処理の処理例を示すフロー
チャートである。FIG. 41 is a flowchart showing a processing example of command set processing.
【図42】 コマンド送信処理ルーチンを示すフローチ
ャートである。FIG. 42 is a flowchart showing a command transmission processing routine.
【図43】 賞球個数減算処理の一例を示すフローチャ
ートである。FIG. 43 is a flowchart showing an example of a winning sphere number subtracting process.
【図44】 払出制御用CPU周りの一構成例を示すブ
ロック図である。FIG. 44 is a block diagram showing a configuration example around a payout control CPU.
【図45】 出力ポートのビット割り当ての一例を示す
説明図である。FIG. 45 is an explanatory diagram showing an example of bit allocation of output ports.
【図46】 入力ポートのビット割り当ての一例を示す
説明図である。FIG. 46 is an explanatory diagram showing an example of bit allocation of input ports.
【図47】 払出制御基板におけるCPUが実行するメ
イン処理を示すフローチャートである。FIG. 47 is a flowchart showing a main process executed by a CPU in a payout control board.
【図48】 2msタイマ割込処理を示すフローチャー
トである。FIG. 48 is a flowchart showing a 2 ms timer interrupt process.
【図49】 払出状態復旧処理を示すフローチャートで
ある。FIG. 49 is a flowchart showing a payout state recovery process.
【図50】 マスク不能割込処理(電力供給停止時処
理)を示すフローチャートである。FIG. 50 is a flowchart showing non-maskable interrupt processing (power supply stop processing).
【図51】 マスク不能割込処理(電力供給停止時処
理)を示すフローチャートである。FIG. 51 is a flowchart showing non-maskable interrupt processing (power supply stop processing).
【図52】 マスク不能割込処理(電力供給停止時処
理)を示すフローチャートである。FIG. 52 is a flowchart showing non-maskable interrupt processing (power supply stop processing).
【図53】 払出制御手段におけるRAMの一構成例を
示す説明図である。53 is an explanatory diagram showing a configuration example of a RAM in the payout control means. FIG.
【図54】 受信コマンドバッファの一構成例を示す説
明図である。FIG. 54 is an explanatory diagram showing a configuration example of a reception command buffer.
【図55】 払出制御用CPUのコマンド受信処理の例
を示すフローチャートである。FIG. 55 is a flowchart showing an example of command reception processing of the payout control CPU.
【図56】 スイッチ処理の例を示すフローチャートで
ある。FIG. 56 is a flowchart showing an example of switch processing.
【図57】 払出禁止状態設定処理の例を示すフローチ
ャートである。FIG. 57 is a flowchart showing an example of payout prohibition state setting processing.
【図58】 コマンド解析実行処理の例を示すフローチ
ャートである。FIG. 58 is a flowchart showing an example of command analysis execution processing.
【図59】 プリペイドカードユニット制御処理の例を
示すフローチャートである。FIG. 59 is a flowchart showing an example of prepaid card unit control processing.
【図60】 球貸し制御処理の例を示すフローチャート
である。FIG. 60 is a flowchart showing an example of ball lending control processing.
【図61】 球貸し制御処理の例を示すフローチャート
である。FIG. 61 is a flowchart showing an example of ball lending control processing.
【図62】 賞球制御処理の例を示すフローチャートで
ある。FIG. 62 is a flowchart showing an example of prize ball control processing.
【図63】 賞球制御処理の例を示すフローチャートで
ある。FIG. 63 is a flowchart showing an example of prize ball control processing.
【図64】 電力供給が開始したあとに払出処理が実行
されるタイミングの例を示すタイミングチャートであ
る。FIG. 64 is a timing chart showing an example of the timing at which the payout process is executed after the power supply is started.
【図65】 遊技機の構成を示すブロック図である。FIG. 65 is a block diagram showing a configuration of a gaming machine.
【図66】 遊技制御手段における電力供給停止時処理
の他の例を示すフローチャートである。66 is a flow chart showing another example of the power supply stoppage process in the game control means. FIG.
【図67】 払出制御手段における電力供給停止時処理
の他の例を示すフローチャートである。67 is a flowchart showing another example of the power supply stoppage process in the payout control means. FIG.
【図68】 遊技制御手段の他の構成例の一部を示すブ
ロック図である。68 is a block diagram showing a part of another configuration example of the game control means. FIG.
【図69】 主基板におけるCPUが実行する2msタ
イマ割込処理の他の例を示すフローチャートである。FIG. 69 is a flowchart showing another example of the 2 ms timer interrupt process executed by the CPU on the main board.
【図70】 ソフトウェアタイマおよびウォッチドッグ
タイマ回路の作用を説明するためのタイミング図であ
る。FIG. 70 is a timing diagram for explaining the operation of the software timer and watchdog timer circuit.
【図71】 払出制御手段の他の構成例の一部を示すブ
ロック図である。71 is a block diagram showing a part of another configuration example of the payout control means. FIG.
【図72】 払出制御基板におけるCPUが実行するメ
イン処理の他の例を示すフローチャートである。FIG. 72 is a flowchart showing another example of the main processing executed by the CPU of the payout control board.
【図73】 リセット信号と電源断信号の他の様子を示
すタイミング図である。FIG. 73 is a timing chart showing another state of the reset signal and the power-off signal.
【図74】 リセット信号と電源断信号のさらに他の様
子を示すタイミング図である。FIG. 74 is a timing chart showing still another state of the reset signal and the power-off signal.
【図75】 主基板におけるCPU周りの他の構成例を
示すブロック図である。FIG. 75 is a block diagram showing another configuration example around the CPU on the main board.
【図76】 払出制御用CPU周りの他の構成例を示す
ブロック図である。FIG. 76 is a block diagram showing another configuration example around the payout control CPU.
【図77】 主基板のCPUおよび払出制御基板の払出
制御用CPUへのリセット信号の出力タイミングを示す
タイミング図である。77 is a timing chart showing the output timing of the reset signal to the CPU of the main board and the payout control CPU of the payout control board. FIG.
【図78】 電源基板におけるリセット信号出力部分の
回路構成の他の例を示すブロック図である。FIG. 78 is a block diagram showing another example of the circuit configuration of the reset signal output portion of the power supply board.
【図79】 電源基板等のリセット信号の供給に係る部
分の回路構成の例を示すブロック図である。FIG. 79 is a block diagram showing an example of a circuit configuration of a portion related to supply of a reset signal such as a power board.
1 パチンコ遊技機
31 遊技制御基板(主基板)
37 払出制御基板
56 CPU
65,65A,65B,65a,65b,65c,65
d,65e システムリセット回路(電源監視手段)
97 球払出装置
371 払出制御用CPU
651,651A,651B,651a,651b,6
51c,651d,651e リセットIC
910 電源基板
902 電源監視用IC(電源監視手段)
914 電源スイッチ
921 クリアスイッチ
923,924 コンデンサ1 Pachinko gaming machine 31 Game control board (main board) 37 Payout control board 56 CPU 65, 65A, 65B, 65a, 65b, 65c, 65
d, 65e System reset circuit (power supply monitoring means) 97 Ball dispensing device 371 CPU for dispensing control 651, 651A, 651B, 651a, 651b, 6
51c, 651d, 651e Reset IC 910 Power supply board 902 Power supply monitoring IC (power supply monitoring means) 914 Power switch 921 Clear switch 923, 924 Capacitor
Claims (13)
が可能であり、所定の払出条件が成立したことにもとづ
いて遊技媒体を払い出す遊技機であって、 前記遊技媒体の払い出しを行う払出手段と、 前記払出手段に払い出しを行わせるための制御を行う制
御手段と、 前記払出手段により払い出された遊技媒体を検出する払
出遊技媒体検出手段と、 所定の払出条件の成立にもとづいて払い出すべき遊技媒
体数を特定可能な払出数データを生成する払出数データ
生成手段と、 遊技機への電力供給が停止しても所定期間は記憶内容を
保持することが可能であり、払い出すべき遊技媒体数の
うち未だ払い出されていない未払出数を特定可能な未払
出数データを記憶する変動データ記憶手段と、 前記払出数データ生成手段が生成した払出数データと、
前記払出遊技媒体検出手段からの検出信号とにもとづい
て、前記未払出数データを更新する未払出数データ更新
手段と、 遊技機で用いられる所定の電源の状態を監視して、遊技
機への電力の供給停止にかかわる検出条件が成立した場
合に検出信号を出力する電源監視手段と、 操作に応じて操作信号を出力することが可能な操作手段
とを備え、 前記制御手段は、前記電源監視手段からの検出信号に応
じて制御状態を復旧させるために必要なデータを前記変
動データ記憶手段に保存するための電力供給停止時処理
を実行し、当該電力供給停止時処理が終了した後待機状
態に移行する構成とされ、電力供給が復帰し所定の復旧
条件が成立した場合に前記変動データ記憶手段に保存さ
れていた記憶内容にもとづいて制御状態を電力供給が停
止する前の状態に復旧させる復旧処理を実行し、前記所
定の復旧条件が不成立であった場合には制御状態を初期
化する初期化処理を実行し、 前記電源監視手段による前記検出信号が出力されたにも
かかわらず、遊技機への電力供給が停止しない場合に、
前記制御手段の制御状態を当該待機状態から復帰させ前
記復旧処理を実行する待機状態復帰手段を有し、 電力供給の開始に関連した時期に前記操作手段から操作
信号が出力された場合には、前記所定の復旧条件が不成
立であると判定して前記初期化処理を実行し、当該初期
化処理において前記未払出数データをクリアすることを
特徴とする遊技機。1. A game machine which can play a predetermined game using a game medium, and which pays out the game medium based on satisfaction of a predetermined payout condition. Based on the fulfillment of a predetermined payout condition, a payout means, a control means for controlling the payout means to payout, a payout game medium detection means for detecting the game medium paid out by the payout means, A payout amount data generating means for generating payout amount data capable of specifying the number of game media to be paid out, and the stored contents can be held for a predetermined period even if the power supply to the gaming machine is stopped, and the payout amount is paid out. Variable data storage means for storing unpaid number data capable of specifying an unpaid number that has not yet been paid out of the number of game media to be paid, and payout number data generated by the payout number data generating means,
Based on the detection signal from the payout game medium detecting means, the unpaid number data updating means for updating the unpaid number data, and the state of a predetermined power source used in the gaming machine are monitored to notify the gaming machine. The power supply monitoring means for outputting a detection signal when a detection condition relating to the stop of power supply is satisfied, and an operation means capable of outputting an operation signal according to an operation, wherein the control means is for monitoring the power supply. A power supply stop time process for storing the data necessary for restoring the control state in the variable data storage means in response to the detection signal from the means, and a standby state after the power supply stop time process is completed. Before the power supply is stopped, the control state is changed based on the stored contents stored in the fluctuation data storage means when the power supply is restored and a predetermined restoration condition is satisfied. The recovery process for recovering the state is executed, and the initialization process for initializing the control state is executed when the predetermined recovery condition is not satisfied, and the detection signal is output by the power supply monitoring unit. Regardless, if the power supply to the gaming machine does not stop,
When a control signal of the control means is output from the operation means at a time related to the start of power supply, the operation control means returns the control state from the standby state and executes the recovery process. A gaming machine characterized in that it is determined that the predetermined recovery condition is not satisfied, the initialization processing is executed, and the unpaid amount data is cleared in the initialization processing.
た後少なくとも所定の検出維持期間が経過するまでの期
間において払出遊技媒体検出手段による遊技媒体の検出
を可能な状態とするために当該払出遊技媒体検出手段に
電力を供給可能な補助電力供給手段を備え、 制御手段は、電力供給停止時処理にて、前記補助電力供
給手段から電力が供給される前記払出遊技媒体検出手段
からの検出信号の入力処理を行う請求項1記載の遊技
機。2. The payout game in order to enable the detection of the game medium by the payout game medium detecting means in a period until at least a predetermined detection maintaining period elapses after the detection signal is output by the power supply monitoring means. The medium detection means is provided with auxiliary power supply means capable of supplying electric power, and the control means, in the power supply stop processing, detects the detection signal from the payout game medium detection means supplied with power from the auxiliary power supply means. The gaming machine according to claim 1, which performs an input process.
出遊技媒体検出手段からの検出信号の入力処理の結果を
示すデータを前記変動データ記憶手段に保存し、復旧処
理にて未払出数データ更新手段によって前記入力処理の
結果を示すデータにもとづく未払出数データの更新を行
う請求項2記載の遊技機。3. The control means stores, in the fluctuation data storage means, data indicating the result of the input processing of the detection signal from the payout game medium detection means in the power supply stop processing, and the unpaid number in the restoration processing. The gaming machine according to claim 2, wherein the data updating means updates the unpaid amount data based on the data indicating the result of the input processing.
払出遊技媒体検出手段からの検出信号の入力処理を実行
した後、変動データ記憶手段へのアクセスを禁止する処
理を実行する請求項2または請求項3記載の遊技機。4. The control means, in the power supply stop time process,
The gaming machine according to claim 2 or 3, wherein after the input processing of the detection signal from the payout game medium detecting means is executed, the processing for prohibiting access to the variable data storage means is executed.
力ポートを含み、 前記制御手段は、電力供給停止時処理にて、前記出力ポ
ートの出力状態を初期化する出力ポートクリア処理を実
行した後、払出遊技媒体検出手段からの検出信号の入力
処理を行う請求項2から請求項4のうちいずれかに記載
の遊技機。5. The control means includes an output port for outputting a signal from the control means, and the control means executes an output port clear process for initializing an output state of the output port in a power supply stop process. After that, the game machine according to any one of claims 2 to 4, which performs an input process of a detection signal from the payout game medium detection means.
制御手段と、払出手段の制御を行う払出制御手段とを含
み、 遊技機への電力供給の開始に関連して、前記遊技制御手
段が遊技に関わる制御が可能な状態になる時期を、前記
払出制御手段が払出手段の制御が可能な状態になる時期
よりも遅い時期となるように規制する起動順序規制手段
を備えた請求項1から請求項5のうちいずれかに記載の
遊技機。6. The control means includes a game control means for controlling the progress of the game and a payout control means for controlling the payout means, and the game control means is related to the start of the power supply to the gaming machine. 2. A start order regulation means for regulating the time when the control related to the game becomes possible to a time later than the time when the payout control means becomes the controllable state of the payout means. 6. The gaming machine according to claim 5.
てコマンドを送信するコマンド送信手段を含み、 払出制御手段は、電力供給が開始された場合に遊技媒体
の払い出しを禁止する払出禁止状態に制御し、前記遊技
制御手段からの所定のコマンドの受信に応じて払出禁止
状態を解除する請求項6記載の遊技機。7. The game control means includes command transmission means for transmitting a command in accordance with the progress of the game, and the payout control means prohibits payout of the game medium when power supply is started. 7. The gaming machine according to claim 6, wherein the payout prohibition state is released in response to the reception of a predetermined command from the game control means.
は、電力供給が復帰した場合には、前記複数の復旧条件
がすべて成立した場合に、変動データ記憶手段に保存さ
れていた記憶内容にもとづいて制御状態を復旧させる復
旧処理を実行し、前記複数の復旧条件のうち少なくとも
1つの条件が不成立であった場合に前記変動データ記憶
手段の記憶内容を初期化する初期化処理を実行する請求
項1から請求項7のうちいずれかに記載の遊技機。8. There are a plurality of predetermined restoration conditions, and when the power supply is restored, the control means stores the stored contents in the variable data storage means when all of the plurality of restoration conditions are satisfied. A recovery process for recovering the control state is executed on the basis, and an initialization process for initializing the storage content of the variable data storage means is executed when at least one condition among the plurality of recovery conditions is not satisfied. The gaming machine according to any one of claims 1 to 7.
記制御基板で用いられる電圧の電源を作成する電源基板
を備え、 前記電源基板には、操作手段と、前記制御基板への電力
を供給させるための操作が可能な電力供給許可操作手段
とが搭載される請求項1から請求項8のうちいずれかに
記載の遊技機。9. A power supply board, comprising: a control board on which control means is mounted; and a power supply board that creates a power supply of a voltage used in the control board from a power supply supplied to a game machine separately from the control board. 9. The game machine according to claim 1, wherein the board is provided with an operation means and a power supply permission operation means capable of performing an operation for supplying electric power to the control board.
御可能な報知部品制御手段を備え、 前記報知部品制御手段は制御状態を初期化する処理が実
行されていることを前記報知部品を用いて報知する処理
を行う請求項1から請求項9のうちいずれかに記載の遊
技機。10. A notification component control means capable of controlling a notification component for performing a predetermined notification, wherein the notification component control means uses the notification component to indicate that a process for initializing a control state is being executed. The gaming machine according to any one of claims 1 to 9, which performs a process of informing the user.
に供給される電源の電圧値よりも高い電圧値の電源を監
視する請求項1から請求項10のうちいずれかに記載の
遊技機。11. The gaming machine according to claim 1, wherein the power supply monitoring means monitors a power supply having a voltage value higher than the voltage value of the power supply supplied to the payout game medium detection means.
間動作が停止している場合に、制御状態を初期化するた
めの動作状態監視手段を備え、 前記動作状態監視手段により、待機状態復帰手段が構成
される請求項1から請求項11のうちいずれかに記載の
遊技機。12. An operating state monitoring unit is provided for monitoring the operating state of the control unit and for initializing the control state when the operation is stopped for a predetermined period. The operating state monitoring unit restores the standby state. The gaming machine according to any one of claims 1 to 11, wherein the means is configured.
ら検出信号が出力されてから、所定期間経過しても遊技
機への電力供給が停止しない場合に制御手段の制御状態
を待機状態から復帰させる請求項1から請求項11のう
ちいずれかに記載の遊技機。13. The standby state return means returns the control state of the control means from the standby state when the power supply to the gaming machine is not stopped even after a lapse of a predetermined period from the output of the detection signal from the power source monitoring means. The gaming machine according to any one of claims 1 to 11.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398614A JP3857133B2 (en) | 2001-12-27 | 2001-12-27 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398614A JP3857133B2 (en) | 2001-12-27 | 2001-12-27 | Game machine |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003190538A true JP2003190538A (en) | 2003-07-08 |
JP2003190538A5 JP2003190538A5 (en) | 2005-11-10 |
JP3857133B2 JP3857133B2 (en) | 2006-12-13 |
Family
ID=27603965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001398614A Expired - Fee Related JP3857133B2 (en) | 2001-12-27 | 2001-12-27 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3857133B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005237647A (en) * | 2004-02-26 | 2005-09-08 | Daiman:Kk | Game machine |
JP2012075533A (en) * | 2010-09-30 | 2012-04-19 | Kyoraku Sangyo Kk | Pachinko game machine |
-
2001
- 2001-12-27 JP JP2001398614A patent/JP3857133B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005237647A (en) * | 2004-02-26 | 2005-09-08 | Daiman:Kk | Game machine |
JP4512794B2 (en) * | 2004-02-26 | 2010-07-28 | 株式会社大一商会 | Game machine |
JP2012075533A (en) * | 2010-09-30 | 2012-04-19 | Kyoraku Sangyo Kk | Pachinko game machine |
Also Published As
Publication number | Publication date |
---|---|
JP3857133B2 (en) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3857131B2 (en) | Game machine | |
JP3798286B2 (en) | Game machine | |
JP2003135784A (en) | Game machine | |
JP2003169908A (en) | Game machine | |
JP2003103025A (en) | Game machine | |
JP3857133B2 (en) | Game machine | |
JP2003135820A (en) | Game machine | |
JP3621672B2 (en) | Game machine | |
JP3699029B2 (en) | Game machine | |
JP2003111957A (en) | Game machine | |
JP3857132B2 (en) | Game machine | |
JP2003169905A (en) | Game machine | |
JP2003159448A (en) | Game machine | |
JP2003164579A (en) | Game machine | |
JP3699031B2 (en) | Game machine | |
JP3621671B2 (en) | Game machine | |
JP3621670B2 (en) | Game machine | |
JP3699033B2 (en) | Game machine | |
JP3699030B2 (en) | Game machine | |
JP3699032B2 (en) | Game machine | |
JP2003135778A (en) | Game machine | |
JP2003169906A (en) | Game machine | |
JP2003126510A (en) | Game machine | |
JP2003117174A (en) | Game machine | |
JP2003117084A (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050928 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3857133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |