JP2003188142A - Method for manufacturing semiconductor device and semiconductor device - Google Patents
Method for manufacturing semiconductor device and semiconductor deviceInfo
- Publication number
- JP2003188142A JP2003188142A JP2001385599A JP2001385599A JP2003188142A JP 2003188142 A JP2003188142 A JP 2003188142A JP 2001385599 A JP2001385599 A JP 2001385599A JP 2001385599 A JP2001385599 A JP 2001385599A JP 2003188142 A JP2003188142 A JP 2003188142A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- substrate
- growth layer
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体素子の製造方
法及び半導体素子に関し、特に、窒化物系化合物半導体
を用いた半導体素子の製造方法及び半導体素子におい
て、基板から半導体成長層を分離した後に半導体成長層
の裏面に塩酸及び硝酸の混合溶液を用いて等方性エッチ
ングを施す半導体素子の製造方法及び半導体素子に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using a nitride compound semiconductor and a semiconductor device after separating a semiconductor growth layer from a substrate. The present invention relates to a method of manufacturing a semiconductor element and a semiconductor element in which the back surface of a growth layer is isotropically etched using a mixed solution of hydrochloric acid and nitric acid.
【０００２】[0002]
【従来の技術】従来、サファイア基板上に積層された半
導体成長層はエッチングを施すことによりサファイア基
板から剥離される。窒化系化合物を用いて形成される半
導体成長層において、ウェットエッチングを施してサフ
ァイア基板から剥離することは困難であり、反応性イオ
ンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）などのようなドライエッチングを施して
サファイア基板から剥離される。しかし、反応性イオン
エッチング（ＲＩＥ）には毒性のガスを用いるため、ド
ライエッチングによる半導体成長層の腐食が大きい。2. Description of the Related Art Conventionally, a semiconductor growth layer laminated on a sapphire substrate is separated from the sapphire substrate by etching. In a semiconductor growth layer formed by using a nitride compound, it is difficult to perform wet etching to peel it from a sapphire substrate, and reactive ion etching (RIE: Reactive Ion E) is used.
dry etching such as tching), and is peeled from the sapphire substrate. However, since a toxic gas is used for reactive ion etching (RIE), the semiconductor growth layer is largely corroded by dry etching.
【０００３】このようなエッチングを施して半導体成長
層を成長基板から剥離する問題を考慮して、成長基板の
裏側からレーザ光を照射して半導体成長層と成長基板と
の界面においてアブレーションを生じさせて半導体成長
層を剥離する方法が開発された。例えば、窒化物系化合
物半導体である窒化ガリウムを用いて半導体成長層を形
成する場合、成長基板の裏側からレーザ光を照射する
と、半導体成長層と成長基板との界面においてＧａＮが
ガリウムと窒素に分解して成長基板から半導体成長層が
剥離され、半導体成長層の裏面にはガリウムが析出す
る。Considering the problem of peeling the semiconductor growth layer from the growth substrate by performing such etching, laser light is irradiated from the back side of the growth substrate to cause ablation at the interface between the semiconductor growth layer and the growth substrate. A method of stripping the semiconductor growth layer has been developed. For example, when a semiconductor growth layer is formed using gallium nitride, which is a nitride-based compound semiconductor, when irradiating laser light from the back side of the growth substrate, GaN decomposes into gallium and nitrogen at the interface between the semiconductor growth layer and the growth substrate. Then, the semiconductor growth layer is separated from the growth substrate, and gallium is deposited on the back surface of the semiconductor growth layer.
【０００４】成長基板の裏側からレーザ光を照射してア
ブレーションにより半導体成長層が成長基板から剥離さ
れた後、半導体成長層の裏面に水酸化ナトリウムにより
エッチングが施され、半導体成長層の裏面に析出するガ
リウムを除去する。After the semiconductor growth layer is peeled from the growth substrate by ablation by irradiating a laser beam from the back side of the growth substrate, the back surface of the semiconductor growth layer is etched with sodium hydroxide and deposited on the back surface of the semiconductor growth layer. Gallium is removed.
【０００５】[0005]
【発明が解決しようとする課題】しかし、半導体成長層
の裏面に水酸化ナトリウムや硝酸系のエッチング液によ
りエッチングが施す場合、半導体成長層の裏面に析出す
るガリウムを完全には除去することができない。そのた
め、素子の裏面に電極を形成する場合でも完全に除去す
ることができずに残留するガリウムにより素子の裏面の
抵抗を低下させることができず、素子の裏面に良好な電
極を形成することができない。However, when the back surface of the semiconductor growth layer is etched with an etching solution of sodium hydroxide or nitric acid, the gallium deposited on the back surface of the semiconductor growth layer cannot be completely removed. . Therefore, even when an electrode is formed on the back surface of the element, the resistance of the back surface of the element cannot be reduced by the remaining gallium that cannot be completely removed, and a good electrode can be formed on the back surface of the element. Can not.
【０００６】さらに、半導体成長層に裏面から素子分離
溝を形成して素子毎に分離する際、残留するガリウムが
マスクとして働いて均一なエッチングプロファイルを得
ることができず、素子分離溝に半導体成長層が残留して
完全に素子毎に分離することができない。Furthermore, when element isolation trenches are formed from the back surface in the semiconductor growth layer to isolate each element, the remaining gallium acts as a mask and a uniform etching profile cannot be obtained, so that semiconductor growth is performed in the element isolation trenches. The layers remain and cannot be completely separated from device to device.
【０００７】そこで、本発明は、素子の裏面に析出する
ガリウムを完全に除去して良好な電極を形成することが
でき、半導体成長層を素子毎に完全に分離することがで
きる半導体素子の製造方法及び半導体素子を提供するこ
とを目的とする。Therefore, according to the present invention, the gallium deposited on the back surface of the device can be completely removed to form a good electrode, and the semiconductor growth layer can be completely separated for each device. It is an object to provide a method and a semiconductor device.
【０００８】[0008]
【課題を解決するための手段】本発明における半導体素
子の製造方法は、基板上に半導体成長層を形成する工程
と、前記基板に光を照射して前記半導体成長層を前記基
板より分離する工程と、前記半導体成長層の裏面に塩酸
及び硝酸の混合溶液を用いて等方性エッチングを施す工
程とを有することを特徴とする。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a semiconductor growth layer on a substrate and a step of irradiating the substrate with light to separate the semiconductor growth layer from the substrate. And a step of performing isotropic etching on the back surface of the semiconductor growth layer using a mixed solution of hydrochloric acid and nitric acid.
【０００９】本発明の半導体素子の製造方法は、基板上
に半導体成長層が形成され、基板にレーザ光を照射して
アブレーションを生じさせて半導体成長層を一時保持用
基板に転写した後、半導体成長層の裏面に塩酸及び硝酸
の混合溶液を用いて等方性エッチングを施すことによ
り、アブレーションにより半導体成長層の裏面に析出す
るガリウムを完全に除去して、素子の裏面に良好な電極
を形成することができる。According to the method of manufacturing a semiconductor device of the present invention, a semiconductor growth layer is formed on a substrate, laser irradiation is applied to the substrate to cause ablation, and the semiconductor growth layer is transferred to a temporary holding substrate, and then the semiconductor growth layer is transferred. By performing isotropic etching on the back surface of the growth layer using a mixed solution of hydrochloric acid and nitric acid, gallium deposited on the back surface of the semiconductor growth layer by ablation is completely removed, and a good electrode is formed on the back surface of the device. can do.
【００１０】さらに、アブレーションにより半導体成長
層の裏面に析出するガリウムを完全に除去することがで
きるため、半導体成長層を素子毎に分離する際に均一な
エッチングプロファイルを得ることができ、素子分離溝
を精度良く形成して完全に素子毎に分離することができ
る。Further, since gallium deposited on the back surface of the semiconductor growth layer can be completely removed by ablation, a uniform etching profile can be obtained when the semiconductor growth layer is separated for each element, and the element isolation groove is formed. Can be formed with high precision and can be completely separated for each element.
【００１１】本発明における半導体素子は、基板上に半
導体成長層が形成され、前記基板に光が照射されて前記
半導体成長層が前記基板より分離された後、前記半導体
成長層の裏面に塩酸及び硝酸の混合溶液を用いて等方性
エッチングを施してなることを特徴とする。In the semiconductor device according to the present invention, a semiconductor growth layer is formed on a substrate, the substrate is irradiated with light, and the semiconductor growth layer is separated from the substrate. It is characterized in that isotropic etching is performed using a mixed solution of nitric acid.
【００１２】本発明の半導体素子は、基板上に半導体成
長層が形成され、基板にレーザ光を照射してアブレーシ
ョンを生じさせて半導体成長層を一時保持用基板に転写
した後、半導体成長層の裏面に塩酸及び硝酸の混合溶液
を用いて等方性エッチングを施すことにより、アブレー
ションにより半導体成長層の裏面に析出するガリウムが
完全に除去し、良好な電極を有する半導体素子を実現す
ることができる。In the semiconductor device of the present invention, the semiconductor growth layer is formed on the substrate, the substrate is irradiated with laser light to cause ablation, and the semiconductor growth layer is transferred to the temporary holding substrate. By performing isotropic etching on the back surface using a mixed solution of hydrochloric acid and nitric acid, gallium deposited on the back surface of the semiconductor growth layer by ablation can be completely removed, and a semiconductor element having a good electrode can be realized. .
【００１３】さらに、アブレーションにより半導体成長
層の裏面に析出するガリウムを完全に除去することがで
きるため、半導体成長層を素子毎に分離する際に均一な
エッチングプロファイルを得ることができ、素子分離溝
を精度良く形成して完全に素子毎に分離された半導体素
子を得ることができる。Furthermore, since gallium deposited on the back surface of the semiconductor growth layer can be completely removed by ablation, a uniform etching profile can be obtained when the semiconductor growth layer is separated for each element, and the element isolation groove is formed. Can be formed with high precision to obtain a semiconductor element completely separated for each element.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１５】［第一の半導体素子］成長基板上に下地成
長層が形成され、下地成長層上に選択成長によって第一
導電層、活性層、及び第二導電層が積層して形成される
断面略三角形状で六角錐状の半導体素子について説明す
る。第一の半導体素子においては、下地成長層の全体に
不純物がドープされ、不純物がドープされる下地成長層
にｎ側電極が形成される場合について説明する。[First semiconductor element] A cross section in which a base growth layer is formed on a growth substrate, and a first conductive layer, an active layer, and a second conductive layer are stacked on the base growth layer by selective growth. A semiconductor element having a substantially triangular shape and a hexagonal pyramid shape will be described. In the first semiconductor element, a case will be described in which the entire underlying growth layer is doped with impurities, and the n-side electrode is formed in the underlying growth layer doped with impurities.
【００１６】図１（ａ）は、成長基板１１上に下地成長
層１２を形成する工程を示す。成長基板１１としては、
次にウルツ鉱型の化合物半導体層を形成し得るものであ
れば特に限定されず、種々のものを使用できる。例え
ば、成長基板１１として、窒化ガリウム（ＧａＮ）系化
合物半導体の材料を成長させる場合に多く利用されてい
るＣ面を主面としたサファイア基板を用いることができ
る。この場合の基板主面としてのＣ面は、５乃至６度の
範囲で傾いた面方位を含むものである。ここで、成長基
板１１は、後述する成長基板１１を分離する際にレーザ
光を裏側から照射するため、サファイア基板などの光透
過性を有する基板とする。FIG. 1A shows a step of forming a base growth layer 12 on a growth substrate 11. As the growth substrate 11,
Next, as long as a wurtzite type compound semiconductor layer can be formed, it is not particularly limited, and various kinds can be used. For example, as the growth substrate 11, a sapphire substrate having a C-plane as a main surface, which is often used when growing a material of a gallium nitride (GaN) -based compound semiconductor, can be used. In this case, the C plane as the main surface of the substrate includes a plane orientation inclined in the range of 5 to 6 degrees. Here, the growth substrate 11 is a substrate having optical transparency such as a sapphire substrate because it is irradiated with laser light from the back side when separating the growth substrate 11 described later.
【００１７】この成長基板１１の主面上に形成される下
地成長層１２としては、後の工程で六角錐のピラミッド
構造を形成することからウルツ鉱型の化合物半導体を用
いることができる。例えば、ＩＩＩ族系化合物半導体を
用いることができ、更には窒化ガリウム（ＧａＮ）系化
合物半導体、窒化アルミニウム（ＡｌＮ）系化合物半導
体、窒化インジウム（ＩｎＮ）系化合物半導体、窒化イ
ンジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化
アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体な
どである。As the underlying growth layer 12 formed on the main surface of the growth substrate 11, a wurtzite type compound semiconductor can be used because a hexagonal pyramid structure is formed in a later step. For example, a group III compound semiconductor can be used, and further, a gallium nitride (GaN) compound semiconductor, an aluminum nitride (AlN) compound semiconductor, an indium nitride (InN) compound semiconductor, an indium gallium nitride (InGaN) compound can be used. Examples thereof include semiconductors and aluminum gallium nitride (AlGaN) -based compound semiconductors.
【００１８】下地成長層１２を成長させる方法として
は、種々の気相成長法を挙げることができる。例えば、
有機金属化合物気相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）
法）や分子線エピタキシー法（ＭＢＥ法）などの気相成
長法や、ハイドライド気相成長法（ＨＶＰＥ法）を用い
て成長させることができる。特に、ＭＯＶＰＥ法を用い
ると、迅速に結晶性の良いものが得られる。また、図１
（ａ）では省略しているが、下地成長層１２の底部側に
は所要のバッファ層を形成しても良い。As a method for growing the underlayer growth layer 12, various vapor phase growth methods can be mentioned. For example,
Organometallic compound vapor phase epitaxy (MOCVD (MOVPE)
Method) or a molecular beam epitaxy method (MBE method), or a hydride vapor phase growth method (HVPE method). In particular, when the MOVPE method is used, a material with good crystallinity can be obtained quickly. Also, FIG.
Although omitted in (a), a required buffer layer may be formed on the bottom side of the underlying growth layer 12.
【００１９】下地成長層１２は、一般にはｎ側電極を形
成するための導電層として機能することから、その全体
にシリコンなどの不純物がドープされる。下地成長層１
２は、不純物をドープしないアンドープの下地成長層と
不純物をドープする下地成長層との二層としても良い。
このとき、成長基板１１上にアンドープの下地成長層を
形成した後にドープの下地成長層が形成される。第一の
半導体素子においては、後述するように、下地成長層１
２の裏面にｎ側電極を形成するため、下地成長層１２の
全体にシリコンなどの不純物がドープされる。Since the underlayer growth layer 12 generally functions as a conductive layer for forming an n-side electrode, the entire surface is doped with impurities such as silicon. Undergrowth layer 1
2 may be two layers of an undoped underlying growth layer not doped with impurities and an underlying growth layer doped with impurities.
At this time, after forming the undoped underlayer growth layer on the growth substrate 11, the doped underlayer growth layer is formed. In the first semiconductor element, as described later, the underlayer growth layer 1
Since the n-side electrode is formed on the back surface of No. 2, the entire underlayer growth layer 12 is doped with impurities such as silicon.
【００２０】図１（ｂ）のように、下地成長層１２上の
全面にシリコン酸化膜やシリコン窒化膜などからなる成
長阻害膜１３を形成する。この成長阻害膜１３はマスク
層として用いられる膜であり、スパッタ法若しくはその
他の方法によって下地成長層１２の表面に形成される。As shown in FIG. 1B, a growth inhibiting film 13 made of a silicon oxide film, a silicon nitride film or the like is formed on the entire surface of the underlying growth layer 12. The growth inhibition film 13 is a film used as a mask layer, and is formed on the surface of the underlying growth layer 12 by a sputtering method or another method.
【００２１】図１（ｃ）に示すように、成長阻害膜１３
を全面に形成した後、マスクとして機能する成長阻害膜
１３の一部が除去されて開口部１３ａが形成される。一
般に、選択成長する上で開口部１３ａの形状は、基板主
面に対して傾斜した傾斜面を有するファセット構造に形
成することができる形状であれば特に限定されるもので
はない。一例としてストライプ状、矩形状、円形状、楕
円状、三角形状、又は六角形状などの多角形形状とされ
る。成長阻害膜１３の下部に形成された下地成長層１２
は開口部１３ａの形状を反映してその表面が露出する。
第一の半導体素子において、第一導電層、活性層、及び
第二導電層を断面略三角形状の六角錐状に選択成長させ
ることができる形状としては、円形状や六角形状などが
ある。As shown in FIG. 1C, the growth inhibition film 13
Is formed on the entire surface, a part of the growth inhibiting film 13 functioning as a mask is removed to form an opening 13a. Generally, the shape of the opening 13a for selective growth is not particularly limited as long as it can be formed into a facet structure having an inclined surface inclined with respect to the main surface of the substrate. As an example, a polygonal shape such as a stripe shape, a rectangular shape, a circular shape, an elliptical shape, a triangular shape, or a hexagonal shape is used. Undergrowth layer 12 formed under the growth inhibition film 13
Reflects the shape of the opening 13a and its surface is exposed.
In the first semiconductor element, a circular shape, a hexagonal shape, or the like is available as a shape in which the first conductive layer, the active layer, and the second conductive layer can be selectively grown in a hexagonal pyramid shape having a substantially triangular cross section.
【００２２】このような所定の形状の開口部１３ａが形
成された後、図２（ｄ）に示すように、選択成長により
第一導電層１４、活性層１５、及び第二導電層１６が積
層される。After the opening 13a having such a predetermined shape is formed, the first conductive layer 14, the active layer 15, and the second conductive layer 16 are laminated by selective growth as shown in FIG. 2 (d). To be done.
【００２３】第一導電層１４は下地成長層１２と同様
に、ウルツ鉱型の化合物半導体層であって、例えばシリ
コンドープのＧａＮの如き材料から形成される。この第
一導電層１４はｎ型クラッド層として機能する。この第
一導電層１４は、例えば、成長基板１１がサファイア基
板として、その主面がＣ面である場合には、選択成長に
よって断面略三角形状の六角錐形状に形成することがで
きる。The first conductive layer 14 is a wurtzite type compound semiconductor layer similarly to the underlying growth layer 12, and is made of a material such as silicon-doped GaN. The first conductive layer 14 functions as an n-type clad layer. For example, when the growth substrate 11 is a sapphire substrate and the main surface is the C plane, the first conductive layer 14 can be formed in a hexagonal pyramid shape having a substantially triangular cross section by selective growth.
【００２４】活性層１５は、半導体発光素子の光を生成
するための層であり、例えばＩｎＧａＮ層やＩｎＧａＮ
層をＡｌＧａＮ層で挟む構造の層からなる。この活性層
１５は、第一導電層１４の傾斜面からなるファセットに
沿って延在され、発光するのに好適な膜厚を有する。ま
た、活性層１５は単一のバルク活性層で構成することも
可能であるが、単一量子井戸（ＳＱＷ）構造、二重量子
井戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構造など
の量子井戸構造を形成したものであっても良い。量子井
戸構造には必要に応じて量子井戸の分離のために障壁層
が併用される。The active layer 15 is a layer for generating light of the semiconductor light emitting device, and is, for example, an InGaN layer or InGaN.
The layer has a structure in which the layers are sandwiched by AlGaN layers. The active layer 15 extends along the facet formed by the inclined surface of the first conductive layer 14 and has a film thickness suitable for emitting light. Further, the active layer 15 may be composed of a single bulk active layer, but a quantum such as a single quantum well (SQW) structure, a double quantum well (DQW) structure, and a multiple quantum well (MQW) structure may be used. A well structure may be formed. A barrier layer is additionally used in the quantum well structure for the purpose of separating the quantum well.
【００２５】第二導電層１６は、ウルツ鉱型の化合物半
導体層であって、例えばマグネシウムドープのＧａＮの
如き材料から形成される。この第二導電層１６はｐ型ク
ラッド層として機能する。この第二導電層１６も第一導
電層１４の傾斜面からなるファセットに沿って延在され
る。選択成長によって形成される六角錐形状の傾斜面は
例えばＳ面、｛１１−２２｝面及びこれら各面に実質的
に等価な面の中から選ばれる面とされる。The second conductive layer 16 is a wurtzite type compound semiconductor layer and is made of a material such as magnesium-doped GaN. The second conductive layer 16 functions as a p-type clad layer. The second conductive layer 16 also extends along the facet formed by the inclined surface of the first conductive layer 14. The hexagonal pyramid-shaped inclined surface formed by the selective growth is, for example, an S surface, a {11-22} surface, or a surface substantially equivalent to each of these surfaces.
【００２６】また、第一の半導体素子における断面略三
角形状で六角錐状の半導体発光素子のように、選択成長
を用いて傾斜結晶面に平行な面内に延在して結晶層が形
成される半導体発光素子の場合、半導体発光素子の発光
出力を向上させるために第一導電層１４及び第二導電層
１６にドープする不純物の量を多くすると、第一導電層
１４、活性層１５、及び第二導電層１６が傾斜結晶面を
有する結晶層に形成されるため、不純物が活性層１５に
拡散し易くなり、活性層１５の結晶品位を低下させ、活
性層１５の劣化を招く。そのため、半導体発光素子の活
性層１５に近接してアンドープ層１４ａを形成すること
により、活性層１５への不純物の拡散を防ぐことができ
る。Further, like the semiconductor light emitting element having a substantially triangular cross section and a hexagonal pyramid shape in the first semiconductor element, a crystal layer is formed by using selective growth to extend in a plane parallel to the inclined crystal plane. In the case of a semiconductor light emitting device, the first conductive layer 14, the active layer 15, and the active layer 15 are increased by increasing the amount of impurities doped in the first conductive layer 14 and the second conductive layer 16 in order to improve the light emission output of the semiconductor light emitting device. Since the second conductive layer 16 is formed in a crystal layer having a tilted crystal plane, impurities are likely to diffuse into the active layer 15, degrading the crystal quality of the active layer 15 and degrading the active layer 15. Therefore, by forming the undoped layer 14a close to the active layer 15 of the semiconductor light emitting element, it is possible to prevent diffusion of impurities into the active layer 15.
【００２７】アンドープ層１４ａは活性層１５に近接し
て形成されるが、活性層１５を挟むようにして形成して
も良いし、第一導電層１４側または第二導電層１６側の
どちらか一方にのみ形成しても良い。図２（ｄ）におい
ては第一導電層１４と活性層１５との間に活性層１５に
近接して形成されている。Although the undoped layer 14a is formed in the vicinity of the active layer 15, it may be formed so as to sandwich the active layer 15 or may be formed on either the first conductive layer 14 side or the second conductive layer 16 side. You may form only. In FIG. 2D, it is formed between the first conductive layer 14 and the active layer 15 in the vicinity of the active layer 15.
【００２８】活性層１５に近接して形成されるアンドー
プ層１４ａの膜厚は、１０Åより小さな場合、キャリア
の注入効率は上がるがアンドープ層１４ａの上に形成さ
れる結晶層の結晶性が低下して発光効率が低下し、また
１００ｎｍより大きな場合、アンドープ層１４ａの上に
形成される結晶層の結晶性は上がるがキャリアの注入効
率が低下して発光効率が低下するため、１０Å以上１０
０ｎｍ以下が好ましい。When the film thickness of the undoped layer 14a formed in the vicinity of the active layer 15 is smaller than 10Å, the carrier injection efficiency is increased but the crystallinity of the crystal layer formed on the undoped layer 14a is deteriorated. When the light emission efficiency is lower than 100 nm, the crystallinity of the crystal layer formed on the undoped layer 14a increases, but the carrier injection efficiency decreases and the light emission efficiency decreases.
It is preferably 0 nm or less.
【００２９】図２（ｅ）は六角錐形状の半導体成長層の
最外部にある第二導電層１６の表面にｐ側電極１７の形
成する工程を示す。ｐ側電極１７は、一例として、Ｎｉ
/Ｐｔ/Ａｕ電極構造またはＰｄ/Ｐｔ/Ａｕ電極構造を有
し、蒸着法などによって形成される。また、ｎ側電極は
裏面に形成されるため、ここでは形成されていない。FIG. 2E shows a step of forming the p-side electrode 17 on the surface of the second conductive layer 16 which is the outermost part of the hexagonal pyramidal semiconductor growth layer. The p-side electrode 17 is, for example, Ni
It has a / Pt / Au electrode structure or a Pd / Pt / Au electrode structure and is formed by a vapor deposition method or the like. Further, since the n-side electrode is formed on the back surface, it is not formed here.
【００３０】図２（ｆ）は一時保持用基板２０に形成さ
れた剥離層１８ａ、接着層１９、及び剥離層１８ｂに半
導体成長層を保持する工程を示す。このような成長基板
１１を一時保持用基板２０に対峙させて選択的な転写を
行う。一時保持用基板２０の成長基板１１に対峙する面
には剥離層１８ａ、接着層１９、及び剥離層１８ｂが三
層になって形成されている。ここで、一時保持用基板２
０の例としては、ガラス基板、石英ガラス基板、プラス
チック基板などを用いることができ、一時保持用基板２
０上の剥離層１８ａ及び剥離層１８ｂの例としては、フ
ッ素コート、シリコン樹脂、水溶性接着剤（例えばＰＶ
Ａ）、ポリイミドなどを用いることができる。一時保持
用基板２０の接着層１９としては紫外線（ＵＶ）硬化型
接着剤、熱硬化性接着剤、熱可塑性接着剤などからなる
層を用いることができる。FIG. 2F shows a step of holding the semiconductor growth layer on the peeling layer 18a, the adhesive layer 19, and the peeling layer 18b formed on the temporary holding substrate 20. Such a growth substrate 11 is opposed to the temporary holding substrate 20, and selective transfer is performed. On the surface of the temporary holding substrate 20 facing the growth substrate 11, a peeling layer 18a, an adhesive layer 19, and a peeling layer 18b are formed in three layers. Here, the temporary holding substrate 2
As an example of 0, a glass substrate, a quartz glass substrate, a plastic substrate, or the like can be used.
Examples of the peeling layer 18a and the peeling layer 18b on the surface 0 are fluorine coating, silicone resin, water-soluble adhesive (for example, PV
A), polyimide or the like can be used. As the adhesive layer 19 of the temporary holding substrate 20, a layer made of an ultraviolet (UV) curable adhesive, a thermosetting adhesive, a thermoplastic adhesive, or the like can be used.
【００３１】図３（ｇ）に示すように、成長基板１１の
裏面からレーザ光を照射し、成長基板１１と下地成長層
１２との界面においてアブレーションを生じさせ、半導
体成長層を成長基板１１から分離する。このとき、Ｇａ
Ｎ系の半導体成長層は成長基板１１との界面でガリウム
と窒素に分解して、半導体成長層は成長基板１１より比
較的簡単に分離することができる。また、成長基板１１
の裏面より照射するレーザ光としてはエキシマレーザ、
高調波ＹＡＧレーザなどが用いられる。As shown in FIG. 3G, the back surface of the growth substrate 11 is irradiated with laser light to cause ablation at the interface between the growth substrate 11 and the underlying growth layer 12, and the semiconductor growth layer is removed from the growth substrate 11. To separate. At this time, Ga
The N-based semiconductor growth layer is decomposed into gallium and nitrogen at the interface with the growth substrate 11, and the semiconductor growth layer can be separated from the growth substrate 11 relatively easily. In addition, the growth substrate 11
Excimer laser is used as the laser light emitted from the back of the
A harmonic YAG laser or the like is used.
【００３２】レーザ光照射によるアブレーションを利用
した分離によって、半導体成長層は一時保持用基板２０
側に転写されるのであるが、このレーザアブレーション
により半導体成長層を分離した後、半導体成長層の裏面
にはガリウム２１が析出する。半導体成長層の裏面に析
出するガリウム２１により、半導体素子の裏面に電極を
形成した際に半導体素子の裏面の抵抗が高くなり、半導
体素子の裏面に良好な電極を形成することを妨げられる
ため、ウェットエッチングなどの等方性エッチングを施
して除去する（図３（ｈ））。The semiconductor growth layer is temporarily held on the substrate 20 by separation using ablation by laser light irradiation.
After the semiconductor growth layer is separated by this laser ablation, gallium 21 is deposited on the back surface of the semiconductor growth layer. The gallium 21 deposited on the back surface of the semiconductor growth layer increases the resistance of the back surface of the semiconductor element when an electrode is formed on the back surface of the semiconductor element, and prevents formation of a good electrode on the back surface of the semiconductor element. Isotropic etching such as wet etching is performed to remove it (FIG. 3H).
【００３３】従来例においては水酸化ナトリウム溶液な
どを用いるのであるが、水酸化ナトリウム溶液などを用
いて等方性エッチングを施す場合にはガリウム２１を完
全に除去することができない。本実施の形態において
は、半導体成長層の裏面に塩酸と硝酸の混合溶液を用い
て等方性エッチングを施すのであるが、例えば塩酸の比
率を硝酸の比率の略３倍である塩酸と硝酸の混合溶液
（王水）２９を用いることにより、半導体成長層の裏面
に析出するガリウム２１を完全に除去することができ
る。これは、塩酸の比率を硝酸の比率の略３倍とするこ
とにより、ＮＨＯ３＋３ＨＣｌ→２Ｈ２Ｏ＋Ｃｌ２＋Ｎ
ＯＣｌとなり塩素が発生する。この塩素の活性によって
ガリウム２１を完全に除去することができるためであ
る。In the conventional example, sodium hydroxide solution or the like is used, but when isotropic etching is performed using sodium hydroxide solution or the like, gallium 21 cannot be completely removed. In the present embodiment, the back surface of the semiconductor growth layer is isotropically etched using a mixed solution of hydrochloric acid and nitric acid. For example, the ratio of hydrochloric acid to hydrochloric acid and nitric acid is approximately three times the ratio of nitric acid. By using the mixed solution (aqua regia) 29, the gallium 21 deposited on the back surface of the semiconductor growth layer can be completely removed. This is because the ratio of hydrochloric acid is approximately three times the ratio of nitric acid, and thus NHO 3 + 3HCl → 2H 2 O + Cl 2 + N
It becomes OCl and chlorine is generated. This is because the activity of chlorine allows the gallium 21 to be completely removed.
【００３４】図４（ｉ）に示すように、半導体成長層の
裏面に析出するガリウム２１を完全に除去した後、半導
体成長層の裏面にニッケルなどからなるマスク２２を蒸
着或いはスパッタ法などにより形成する。このマスク２
２は、後述する反応性イオンエッチング（ＲＩＥ）など
により素子分離溝を形成する際に用いられるエッチング
ガスから、電極が形成される半導体成長層の裏面を保護
する。前述のように、レーザ光の照射により半導体成長
層を成長基板１１から分離した後に、例えば塩酸の比率
が硝酸の比率の略三倍であるような塩酸と硝酸の混合溶
液（王水）２９を用いて半導体成長層の裏面のガリウム
２１を完全に除去するため、半導体成長層の裏面にマス
ク２２を均一で良好に形成することができる。As shown in FIG. 4I, after the gallium 21 deposited on the back surface of the semiconductor growth layer is completely removed, a mask 22 made of nickel or the like is formed on the back surface of the semiconductor growth layer by vapor deposition or sputtering. To do. This mask 2
2 protects the back surface of the semiconductor growth layer on which the electrode is formed from the etching gas used when forming the element isolation groove by reactive ion etching (RIE) described later. As described above, after the semiconductor growth layer is separated from the growth substrate 11 by irradiation with laser light, a mixed solution of hydrochloric acid and nitric acid (aqua regia) 29 in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid is used. Since the gallium 21 on the back surface of the semiconductor growth layer is completely removed by using the mask, the mask 22 can be uniformly and satisfactorily formed on the back surface of the semiconductor growth layer.
【００３５】図４（ｊ）に示すように、下地成長層１２
の裏面にマスク２２を形成した後に素子分離溝２３が形
成される。素子分離溝２３は、下地成長層１２及び成長
阻害膜１３に反応性イオンエッチング（ＲＩＥ）などの
異方性エッチングを施した後、エッチングガスの種類や
配分を変更して剥離層１８ａ、接着層１９、及び剥離層
１８ｂに反応性イオンエッチング（ＲＩＥ）などの異方
性エッチングを施して形成される。前述のように、レー
ザ光の照射により半導体成長層を成長基板１１から分離
した後に、例えば塩酸の比率が硝酸の比率の略三倍する
ような塩酸と硝酸の混合溶液（王水）２９を用いて半導
体成長層の裏面のガリウム２１を完全に除去する。その
ため、半導体成長層の裏面にマスク２２を均一で良好に
形成することができ、さらにマスク２２を精度良くパタ
ーニングすることができるため、均一なエッチングプロ
ファイルで素子分離溝２３を形成することができる。As shown in FIG. 4 (j), the underlying growth layer 12
After the mask 22 is formed on the back surface of the element, the element isolation groove 23 is formed. The element isolation groove 23 is formed by performing anisotropic etching such as reactive ion etching (RIE) on the underlying growth layer 12 and the growth inhibition film 13 and then changing the type and distribution of etching gas to remove the peeling layer 18a and the adhesive layer. 19 and the peeling layer 18b are formed by performing anisotropic etching such as reactive ion etching (RIE). As described above, after the semiconductor growth layer is separated from the growth substrate 11 by irradiation with laser light, a mixed solution of hydrochloric acid and nitric acid (aqua regia) 29 in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid is used. The gallium 21 on the back surface of the semiconductor growth layer is completely removed. Therefore, the mask 22 can be uniformly and satisfactorily formed on the back surface of the semiconductor growth layer, and the mask 22 can be accurately patterned, so that the element isolation trench 23 can be formed with a uniform etching profile.
【００３６】第一の半導体素子において、断面略三角形
状の六角錐形状の半導体成長層が下地成長層１２を介し
て一連であるため、素子分離溝２３を形成することによ
って複数の半導体素子に分離される。このとき、半導体
成長層の裏面に形成されたマスク２２によりｎ側電極が
形成される半導体素子の裏面をエッチングガスから保護
することができ、また半導体成長層は一時保持用基板２
０に形成された剥離層１８ａ、接着層１９、及び剥離層
１８ｂに埋め込まれた状態で複数に分離されるため、半
導体成長層がエッチングガスにより汚染されるのを防止
することができる。In the first semiconductor element, the hexagonal pyramid-shaped semiconductor growth layer having a substantially triangular cross section is formed in a series with the underlying growth layer 12 interposed therebetween. Therefore, by forming the element isolation groove 23, a plurality of semiconductor elements are separated. To be done. At this time, the back surface of the semiconductor element on which the n-side electrode is formed can be protected from the etching gas by the mask 22 formed on the back surface of the semiconductor growth layer.
Since the peeling layer 18a, the adhesive layer 19, and the peeling layer 18b formed in 0 are separated into a plurality of pieces in a state of being embedded, it is possible to prevent the semiconductor growth layer from being contaminated by the etching gas.
【００３７】図１３は、水酸化ナトリウム溶液を用いた
等方性エッチングによりガリウム２１を除去する場合
と、塩酸の比率を硝酸の比率の略３倍とした塩酸と硝酸
の混合溶液（王水）２９を用いた等方性エッチングによ
りガリウム２１を除去する場合とに関する写真であり、
（ａ）は水酸化ナトリウム溶液を用いてガリウム２１を
除去した後に素子分離溝を形成した場合であり、（ｂ）
塩酸の比率を硝酸の比率の略３倍とした塩酸と硝酸の混
合溶液（王水）２９を用いて素子分離溝を形成した場合
である。図１３（ｃ）は、図１３（ｂ）のように塩酸の
比率を硝酸の比率の略３倍とした塩酸と硝酸の混合溶液
（王水）２９を用いてガリウム２１を除去した後に素子
分離溝を形成した素子の裏面から撮影した写真である。
図１３（ａ）に示すように水酸化ナトリウム溶液を用い
た場合には、ガリウム２１が完全に除去されないため
に、素子分離溝２３を形成する過程の下地成長層１２及
び成長阻害膜１３に異方性エッチングを施す際に素子と
素子との間の剥離層１８ａ上に半導体成長層が凸状に残
留する。これは、半導体成長層の裏面に残留するガリウ
ム２１が完全に除去されないために、マスク２２が均一
に形成されず、さらにマスク２２をパターニングする際
に残留するガリウム２１がマスクの役割を果たし、マス
ク２２を精度良くパターニングすることができないから
である。これに対して、図１３（ｂ）に示すように塩酸
の比率を硝酸の比率の略３倍とした塩酸と硝酸の混合溶
液（王水）２９を用いた場合には、図１３（ｃ）に示す
ようにガリウム２１を完全に除去することができるた
め、マスク２２が均一に形成することができ、マスク２
２を精度良くパターニングすることができる。さらにマ
スクの役割を果たす残留したガリウム２１を除去するこ
とができるため、均一なエッチングプロファイルで異方
性エッチングにより素子分離溝２３を形成することがで
き、半導体成長層を残留させることなく精度良く素子分
離溝２３を形成することができる。また、図１３（ｃ）
に示すように、塩酸の比率を硝酸の比率の略３倍とした
塩酸と硝酸の混合溶液（王水）２９を用いて半導体成長
層の裏面に析出するガリウム２１を完全に除去する場
合、表面に形成された断面略三角形状で六角錐形状の半
導体成長層の底部が下地成長層を通して見えるほど、ガ
リウム２１を完全に除去することができる。FIG. 13 shows a case where gallium 21 is removed by isotropic etching using a sodium hydroxide solution and a mixed solution of hydrochloric acid and nitric acid (aqua regia) in which the ratio of hydrochloric acid is approximately 3 times the ratio of nitric acid. It is a photograph regarding a case where gallium 21 is removed by isotropic etching using 29,
(A) is a case where the element isolation groove is formed after removing the gallium 21 using a sodium hydroxide solution, (b)
This is a case where the element isolation groove is formed using a mixed solution (aqua regia) 29 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid. FIG. 13C shows the element isolation after removing the gallium 21 by using a mixed solution (aqua regia) 29 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is about 3 times the ratio of nitric acid as shown in FIG. 13B. It is a photograph taken from the back surface of the element in which the groove is formed.
As shown in FIG. 13A, when the sodium hydroxide solution is used, the gallium 21 is not completely removed, so that the underlying growth layer 12 and the growth inhibition film 13 are different in the process of forming the element isolation trench 23. When the anisotropic etching is performed, the semiconductor growth layer remains in a convex shape on the peeling layer 18a between the elements. This is because the mask 22 is not formed uniformly because the gallium 21 remaining on the back surface of the semiconductor growth layer is not completely removed, and the gallium 21 remaining when patterning the mask 22 functions as a mask. This is because it is not possible to accurately pattern 22. On the other hand, when a mixed solution (aqua regia) 29 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately 3 times the ratio of nitric acid is used as shown in FIG. Since the gallium 21 can be completely removed as shown in FIG. 2, the mask 22 can be formed uniformly, and the mask 2
2 can be patterned accurately. Furthermore, since the remaining gallium 21 that plays the role of a mask can be removed, the element isolation groove 23 can be formed by anisotropic etching with a uniform etching profile, and the element can be accurately formed without leaving the semiconductor growth layer. The separation groove 23 can be formed. Also, FIG. 13 (c)
As shown in, when the gallium 21 deposited on the back surface of the semiconductor growth layer is completely removed using a mixed solution of hydrochloric acid and nitric acid (aqua regia) 29 in which the ratio of hydrochloric acid is approximately three times that of nitric acid, The gallium 21 can be completely removed so that the bottom of the semiconductor growth layer having a substantially triangular cross-section and a hexagonal pyramid shape formed through can be seen through the underlying growth layer.
【００３８】このように塩酸の比率が硝酸の比率の略３
倍であるような硝酸と塩酸との混合溶液（王水）を用い
ることにより、半導体成長層の裏面に析出するガリウム
２１を完全に除去して、均一に形成されたマスク２２を
精度良くパターニングすることができ、均一なエッチン
グプロファイルで素子分離溝２３を形成することができ
る。なお、半導体成長層の裏面にマスク２２を形成する
際に、前述のような塩酸の比率が硝酸の比率が略三倍で
ある塩酸と硝酸の混合溶液（王水）２９を用いてガリウ
ム２１を完全に除去した後、ＲＩＥにより半導体成長層
の裏面から異方性エッチングを行い、導電性の良好な面
を露出しても良い。Thus, the ratio of hydrochloric acid is approximately 3 of the ratio of nitric acid.
By using a mixed solution of nitric acid and hydrochloric acid (aqua regia) that is double the amount, the gallium 21 deposited on the back surface of the semiconductor growth layer is completely removed, and the uniformly formed mask 22 is accurately patterned. Therefore, the element isolation groove 23 can be formed with a uniform etching profile. When the mask 22 is formed on the back surface of the semiconductor growth layer, the gallium 21 is removed by using a mixed solution (aqua regia) 29 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times that of nitric acid as described above. After completely removing it, anisotropic etching may be performed from the back surface of the semiconductor growth layer by RIE to expose the surface having good conductivity.
【００３９】素子分離溝２３を形成した後、マスク２２
を除去し、半導体素子の裏面にｎ側電極２４を形成する
（図４（ｋ））のであるが、マスク２２を除去する際に
は前述の塩酸と硝酸の混合溶液を用いることができ、前
述と同様に、例えば塩酸の比率が硝酸の比率の略３倍で
あるような塩酸と硝酸の混合溶液（王水）２９を用いて
マスク２２を除去することができる。この場合、マスク
２２を除去した後に露出する素子の裏面を、良好な電極
を形成するのを妨げる半導体成長層やマスク２２を残留
させることなく完全に除去してより導電性が良好な状態
で露出させることができる。素子の裏面に形成されるｎ
側電極２４は、一例として、Ｔｉ/Ａｌ/Ｐｔ/Ａｕ電極
構造であり、蒸着法などによって形成される。前述のよ
うに、例えば塩酸の比率が硝酸の比率の略３倍であるよ
うな塩酸と硝酸の混合溶液（王水）２９を用いて、レー
ザアブレーションにより下地成長層の裏面に析出するガ
リウムを完全に除去することができるため、低抵抗で良
好なｎ側電極２４を形成することができる。なお、素子
の裏面に形成されたｎ側電極２４を除去して再度素子の
裏面にｎ側電極２４を形成する際に、塩酸の比率が硝酸
の比率の略３倍であるような塩酸と硝酸の混合溶液（王
水）２９を用いてｎ側電極２４を完全に除去することが
でき、再度素子の裏面に低抵抗で良好なｎ側電極２４を
形成することができる。After forming the element isolation trench 23, the mask 22 is formed.
And the n-side electrode 24 is formed on the back surface of the semiconductor element (FIG. 4 (k)). When the mask 22 is removed, the above-mentioned mixed solution of hydrochloric acid and nitric acid can be used. Similarly, the mask 22 can be removed using, for example, a mixed solution (aqua regia) 29 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid. In this case, the back surface of the element exposed after removing the mask 22 is completely removed without leaving the semiconductor growth layer or the mask 22 which prevents formation of a good electrode, and is exposed in a state of better conductivity. Can be made. N formed on the back surface of the device
The side electrode 24 has, for example, a Ti / Al / Pt / Au electrode structure, and is formed by a vapor deposition method or the like. As described above, using a mixed solution (aqua regia) 29 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times that of nitric acid, the gallium deposited on the back surface of the underlying growth layer by laser ablation is completely removed. Since it can be removed, it is possible to form the favorable n-side electrode 24 with low resistance. When the n-side electrode 24 formed on the back surface of the element is removed and the n-side electrode 24 is formed again on the back surface of the element, hydrochloric acid and nitric acid having a hydrochloric acid ratio approximately three times the nitric acid ratio are used. The n-side electrode 24 can be completely removed by using the mixed solution (aqua regia) 29 above, and the low-resistance and excellent n-side electrode 24 can be formed again on the back surface of the element.
【００４０】以上のように、成長基板１１の裏側からレ
ーザ光の照射によりアブレーションを生じさせて成長基
板１１から半導体成長層を分離した後に下地成長層１２
の裏面に析出するガリウム２１を塩酸の比率が硝酸の比
率の略３倍であるような塩酸と硝酸の混合溶液（王水）
２９を用いることにより完全に除去することができる。
そのため、半導体素子の裏面に形成する電極の抵抗値を
低下させるのに妨げとなるガリウム２１を完全に除去し
て、半導体素子の裏面に低抵抗で良好なｎ側電極２４を
形成することができる。As described above, the underlayer growth layer 12 is formed after the semiconductor growth layer is separated from the growth substrate 11 by causing ablation by irradiating the growth substrate 11 with the laser beam from the back side.
The gallium 21 that precipitates on the back surface of the mixed solution of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid (aqua regia)
It can be completely removed by using 29.
Therefore, it is possible to completely remove the gallium 21, which hinders the reduction of the resistance value of the electrode formed on the back surface of the semiconductor element, and form the favorable n-side electrode 24 with low resistance on the back surface of the semiconductor element. .
【００４１】成長基板１１から半導体成長層を分離した
後に下地成長層１２の裏面に析出するガリウム２１を塩
酸の比率が硝酸の比率の略３倍であるような塩酸と硝酸
の混合溶液（王水）２９を用いることにより完全に除去
するため、素子分離溝２３を形成する際にエッチングガ
スから半導体成長層の裏面を保護するマスク２２を均一
に形成することができる。そのため、マスク２２をパタ
ーニングする際に精度良くパターニングすることがで
き、均一なエッチングプロファイルで素子分離溝２３を
精度良く形成することができる。After separating the semiconductor growth layer from the growth substrate 11, gallium 21 deposited on the back surface of the underlying growth layer 12 is mixed solution of hydrochloric acid and nitric acid (aqua regia) such that the ratio of hydrochloric acid is about 3 times the ratio of nitric acid. ) 29 for complete removal, it is possible to uniformly form the mask 22 that protects the back surface of the semiconductor growth layer from the etching gas when the element isolation groove 23 is formed. Therefore, the patterning of the mask 22 can be accurately performed, and the element isolation trench 23 can be accurately formed with a uniform etching profile.
【００４２】半導体成長層を一時保持用基板２０に形成
された剥離層１８ａ、接着層１９、及び剥離層１８ｂに
保持した後、レーザ光の照射によりアブレーションを生
じさせて成長基板１１から半導体成長層を分離し、半導
体成長層を裏面から素子毎に分離する。その際に下地成
長層１２の裏面にマスク２２を形成して素子毎に分離す
るため、半導体成長層の素子毎に分離する際に用いるエ
ッチングガスから下地成長層１２の裏面を保護すること
ができ、また半導体成長層は一時保持用基板２０の剥離
層１８ａ、接着層１９、及び剥離層１８ｂに保持される
ため、半導体成長層の素子毎に分離する際に用いるエッ
チングガスから半導体成長層を保護することができ、半
導体素子のダメージを低減して歩留り良く半導体素子を
形成することができる。After the semiconductor growth layer is held by the peeling layer 18a, the adhesive layer 19, and the peeling layer 18b formed on the temporary holding substrate 20, laser light irradiation causes ablation to grow from the growth substrate 11 to the semiconductor growth layer. And the semiconductor growth layer is separated from the back surface for each element. At that time, since the mask 22 is formed on the back surface of the underlayer growth layer 12 to separate the elements for each element, the back surface of the underlayer growth layer 12 can be protected from the etching gas used for separating each element of the semiconductor growth layer. Further, since the semiconductor growth layer is held by the peeling layer 18a, the adhesive layer 19, and the peeling layer 18b of the temporary holding substrate 20, the semiconductor growth layer is protected from the etching gas used when separating the semiconductor growth layer for each element. Therefore, damage to the semiconductor element can be reduced and the semiconductor element can be formed with high yield.
【００４３】［第二の半導体素子］成長基板上に下地成
長層が形成され、ｎ側コンタクト層、第一導電層、活性
層、及び第二導電層からなる半導体成長層が積層して形
成されるプレナー型の半導体発光素子について説明す
る。第二の半導体素子においては、成長基板と下地成長
層との界面において半導体成長層を分離した後、等方性
エッチングにより下地成長層を除去してｎ側コンタクト
層にｎ側電極が形成される場合について説明する。[Second semiconductor element] A base growth layer is formed on a growth substrate, and a semiconductor growth layer including an n-side contact layer, a first conductive layer, an active layer, and a second conductive layer is laminated and formed. The planar semiconductor light emitting device will be described. In the second semiconductor element, after separating the semiconductor growth layer at the interface between the growth substrate and the underlying growth layer, the underlying growth layer is removed by isotropic etching to form the n-side electrode on the n-side contact layer. The case will be described.
【００４４】図５（ａ）に示すように、成長基板３１上
に下地成長層３２が形成される。一般には、成長基板３
１としては、次にウルツ鉱型の化合物半導体層を形成し
得るものであれば特に限定されず、種々のものを用いる
ことができ、例えば、成長基板３１として、窒化ガリウ
ム（ＧａＮ）系化合物半導体の材料を成長させる場合に
多く利用されているＣ面を主面としたサファイア基板を
用いることができる。成長基板３１は、後述する成長基
板３１を分離する際にレーザ光を裏側から照射するた
め、サファイア基板などの光透過性を有する基板とす
る。As shown in FIG. 5A, a base growth layer 32 is formed on the growth substrate 31. Generally, the growth substrate 3
The material 1 is not particularly limited as long as it can form a wurtzite type compound semiconductor layer next, and various materials can be used. For example, as the growth substrate 31, a gallium nitride (GaN) -based compound semiconductor is used. It is possible to use a sapphire substrate having a C-plane as the main surface, which is widely used when growing the above material. The growth substrate 31 is a substrate having light transparency such as a sapphire substrate because it is irradiated with laser light from the back side when separating the growth substrate 31 described later.
【００４５】成長基板３１の主面上に形成される下地成
長層３２も、一般には種々のものを用いることができ
る。下地成長層３２としては、例えば、ＩＩＩ族系化合
物半導体を用いることができ、窒化ガリウム（ＧａＮ）
系化合物半導体、窒化アルミニウム（ＡｌＮ）系化合物
半導体、窒化インジウム（ＩｎＮ）系化合物半導体、窒
化インジウムガリウム（ＩｎＧａＮ）系化合物半導体、
窒化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導
体などがある。As the underlying growth layer 32 formed on the main surface of the growth substrate 31, various kinds can be generally used. As the underlayer growth layer 32, for example, a group III compound semiconductor can be used, and gallium nitride (GaN)
Compound semiconductor, aluminum nitride (AlN) compound semiconductor, indium nitride (InN) compound semiconductor, indium gallium nitride (InGaN) compound semiconductor,
Examples include aluminum gallium nitride (AlGaN) -based compound semiconductors.
【００４６】下地成長層３２の成長させる方法として
は、種々の気相成長法を挙げることができる。例えば、
有機金属化合物気相成長法（ＭＯＶＰＤ（ＭＯＶＰＥ）
法）や分子線エピタキシー法（ＭＢＥ法）などの気相成
長法や、ハイドライド気相成長法（ＨＶＰＥ法）を用い
て成長させることができる。特に、ＭＯＶＰＥ法を用い
ると、迅速に結晶性の良いものが得られる。図５（ａ）
では省略しているが、下地成長層３２の底部側には所要
のバッファ層を形成しても良い。As a method for growing the underlying growth layer 32, various vapor phase growth methods can be mentioned. For example,
Organometallic compound vapor phase epitaxy (MOVPD (MOVPE))
Method) or a molecular beam epitaxy method (MBE method), or a hydride vapor phase growth method (HVPE method). In particular, when the MOVPE method is used, a material with good crystallinity can be obtained quickly. Figure 5 (a)
Although omitted, a required buffer layer may be formed on the bottom side of the underlying growth layer 32.
【００４７】図５（ｂ）のように下地成長層３２の上に
ｎ側コンタクト層であるｎ側コンタクト層３３が形成さ
れ、さらに順に第一導電層３４、活性層３５、第二導電
層３６及びｐ側コンタクト層３７が積層され半導体成長
層が形成される。As shown in FIG. 5B, an n-side contact layer 33, which is an n-side contact layer, is formed on the underlying growth layer 32, and the first conductive layer 34, the active layer 35, and the second conductive layer 36 are further arranged in this order. And the p-side contact layer 37 are stacked to form a semiconductor growth layer.
【００４８】下地成長層３２の上のｎ側コンタクト層３
３は、一般にはｎ側電極を形成するための導電層として
機能することから、その全体にシリコンなどの不純物が
ドープされる。第二の半導体素子においては、後述する
ように、ｎ側コンタクト層３３の裏面にｎ側電極を形成
するため、ｎ側コンタクト層３３の全体にシリコンなど
の不純物がドープされる。The n-side contact layer 3 on the underlying growth layer 32
Since 3 generally functions as a conductive layer for forming an n-side electrode, the whole is doped with impurities such as silicon. In the second semiconductor element, as described later, since the n-side electrode is formed on the back surface of the n-side contact layer 33, the entire n-side contact layer 33 is doped with impurities such as silicon.
【００４９】一般に、第一導電層３４は下地成長層３２
と同様に、ウルツ鉱型の化合物半導体層であって、例え
ばシリコンドープのＧａＮの如き材料から形成される。
第一導電層３４はｎ型クラッド層として機能し、活性層
３５は、半導体発光素子の光を生成するための層であ
り、第一導電層３４の上に積層され、発光するのに好適
な膜厚を有する。ｐ側コンタクト層３７及び第二導電層
３６は、ウルツ鉱型の化合物半導体層であって、例えば
マグネシウムドープのＧａＮの如き材料から形成され
る。この第二導電層３６はｐ型クラッド層として機能す
る。また、活性層３５は単一のバルク活性層で構成する
ことも可能であるが、単一量子井戸（ＳＱＷ）構造、二
重量子井戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構
造などの量子井戸構造を形成したものであっても良い。
量子井戸構造には必要に応じて量子井戸の分離のために
障壁層が併用される。Generally, the first conductive layer 34 is the underlying growth layer 32.
Similarly, a wurtzite type compound semiconductor layer is formed from a material such as silicon-doped GaN.
The first conductive layer 34 functions as an n-type clad layer, and the active layer 35 is a layer for generating light of the semiconductor light emitting element, and is laminated on the first conductive layer 34 and is suitable for emitting light. Has a film thickness. The p-side contact layer 37 and the second conductive layer 36 are wurtzite type compound semiconductor layers, and are made of a material such as magnesium-doped GaN. The second conductive layer 36 functions as a p-type clad layer. Further, the active layer 35 may be formed of a single bulk active layer, but quantum layers such as a single quantum well (SQW) structure, a double quantum well (DQW) structure, and a multiple quantum well (MQW) structure may be used. A well structure may be formed.
A barrier layer is additionally used in the quantum well structure for the purpose of separating the quantum well.
【００５０】また、半導体発光素子の発光出力を向上さ
せるために第一導電層３４及び第二導電層３６にドープ
する不純物の量を多くすると、不純物が活性層３５に拡
散し易くなり、活性層３５の結晶品位を低下させ、活性
層３５の劣化を招く。そのため、活性層３５への不純物
の拡散を防ぐために、半導体発光素子の活性層３５に近
接してアンドープ層を形成しても良い。アンドープ層は
活性層３５に近接して形成されるが、活性層３５を挟む
ようにして形成しても良いし、第一導電層３４側または
第二導電層３６側のどちらか一方にのみ形成しても良
い。なお、図５（ｂ）において、アンドープ層は形成し
ていない。If the amount of impurities doped into the first conductive layer 34 and the second conductive layer 36 is increased in order to improve the light emission output of the semiconductor light emitting device, the impurities are more likely to diffuse into the active layer 35, and the active layer is easily diffused. The crystal quality of the active layer 35 is deteriorated and the active layer 35 is deteriorated. Therefore, in order to prevent the diffusion of impurities into the active layer 35, an undoped layer may be formed near the active layer 35 of the semiconductor light emitting device. The undoped layer is formed close to the active layer 35, but it may be formed so as to sandwich the active layer 35, or may be formed only on one of the first conductive layer 34 side and the second conductive layer 36 side. Is also good. Note that the undoped layer is not formed in FIG.
【００５１】活性層３５に近接して形成されるアンドー
プ層の膜厚は、１０Åより小さな場合、キャリアの注入
効率は上がるがアンドープ層の上に形成される結晶層の
結晶性が低下して発光効率が低下し、また１００ｎｍよ
り大きな場合、アンドープ層の上に形成される結晶層の
結晶性は上がるがキャリアの注入効率が低下して発光効
率が低下するため、１０Å以上１００ｎｍ以下が好まし
い。When the film thickness of the undoped layer formed in the vicinity of the active layer 35 is smaller than 10Å, the carrier injection efficiency is increased, but the crystallinity of the crystal layer formed on the undoped layer is lowered, and light is emitted. When the efficiency is lowered and the thickness is larger than 100 nm, the crystallinity of the crystal layer formed on the undoped layer is increased, but the carrier injection efficiency is lowered and the emission efficiency is lowered, so that 10 Å or more and 100 nm or less is preferable.
【００５２】図５（ｃ）に示すように、成長基板３１上
に積層された半導体成長層上にｐ側電極となるｐ側電極
層３９ａを形成する。ｐ側電極層３９ａは、後述の工程
において、例えばＮｉ/Ｐｔ/Ａｕ電極構造またはＰｄ/
Ｐｔ/Ａｕ電極構造を有するｐ側電極となり、蒸着法な
どによって形成される。As shown in FIG. 5C, a p-side electrode layer 39a serving as a p-side electrode is formed on the semiconductor growth layer stacked on the growth substrate 31. The p-side electrode layer 39a is formed, for example, in a Ni / Pt / Au electrode structure or Pd /
It becomes a p-side electrode having a Pt / Au electrode structure and is formed by a vapor deposition method or the like.
【００５３】図６（ｄ）は一時保持用基板４０に形成さ
れた接着層４１及び剥離層４２に半導体成長層を保持す
る工程を示す。このような成長基板３１を一時保持用基
板４０に対峙させて選択的な転写を行う。このとき、半
導体成長層は未だ素子毎の領域に分離されておらず、後
述の工程において半導体成長層の裏側から複数の素子に
分割される。成長基板３１に対峙する一時保持用基板４
０の面には接着層４１及び剥離層４２が形成されてい
る。一時保持用基板４０には例えば、ガラス基板、石英
ガラス基板、プラスチック基板などを用いることがで
き、接着層４１としては紫外線（ＵＶ）硬化型接着剤、
熱硬化性接着剤、熱可塑性接着剤などからなる層を用い
ることができ、剥離層４２は例えばフッ素コート、シリ
コン樹脂、水溶性接着剤（例えばＰＶＡ）、ポリイミド
などを用いることができる。また、第二の半導体素子に
おいては一時保持用基板４０と接着層４１との間に剥離
層４２を形成するが、第一の半導体素子及び第三の半導
体素子のように半導体成長層と接着層４１との間に剥離
層を形成して接着層４１を挟むようにして二層の剥離層
を形成しても良い。FIG. 6D shows a step of holding the semiconductor growth layer on the adhesive layer 41 and the peeling layer 42 formed on the temporary holding substrate 40. Such a growth substrate 31 is opposed to the temporary holding substrate 40 to perform selective transfer. At this time, the semiconductor growth layer is not yet divided into regions for each element, and is divided into a plurality of elements from the back side of the semiconductor growth layer in a process described later. Temporary holding substrate 4 facing the growth substrate 31
An adhesive layer 41 and a peeling layer 42 are formed on the surface 0. As the temporary holding substrate 40, for example, a glass substrate, a quartz glass substrate, a plastic substrate, or the like can be used, and as the adhesive layer 41, an ultraviolet (UV) curable adhesive,
A layer made of a thermosetting adhesive, a thermoplastic adhesive, or the like can be used, and the release layer 42 can be made of, for example, a fluorine coat, a silicone resin, a water-soluble adhesive (for example, PVA), polyimide, or the like. Further, in the second semiconductor element, the peeling layer 42 is formed between the temporary holding substrate 40 and the adhesive layer 41, but like the first semiconductor element and the third semiconductor element, the semiconductor growth layer and the adhesive layer are formed. It is also possible to form a peeling layer between the peeling layer 41 and 41 and sandwich the adhesive layer 41 to form two peeling layers.
【００５４】図６（ｅ）に示すように、成長基板３１の
裏面からレーザ光を照射し、成長基板３１と下地成長層
３２との界面においてアブレーションを生じさせ、半導
体成長層を成長基板３１から分離する。このとき、Ｇａ
Ｎ系の半導体成長層は成長基板３１との界面でガリウム
と窒素に分解して、半導体成長層は成長基板３１より比
較的簡単に分離することができる。また、成長基板３１
の裏面より照射するレーザ光としてはエキシマレーザ、
高調波ＹＡＧレーザなどが用いられる。As shown in FIG. 6E, laser light is irradiated from the back surface of the growth substrate 31 to cause ablation at the interface between the growth substrate 31 and the underlying growth layer 32, and the semiconductor growth layer is removed from the growth substrate 31. To separate. At this time, Ga
The N-based semiconductor growth layer decomposes into gallium and nitrogen at the interface with the growth substrate 31, and the semiconductor growth layer can be separated from the growth substrate 31 relatively easily. In addition, the growth substrate 31
Excimer laser is used as the laser light emitted from the back of the
A harmonic YAG laser or the like is used.
【００５５】レーザ光照射によるアブレーションを利用
した分離によって、半導体成長層は一時保持用基板４０
側に転写されるのであるが、レーザアブレーションによ
り半導体成長層を分離した後、下地成長層３２の裏面に
はガリウム４６が析出する。後述するように、ｎ側コン
タクト層３３にｎ側電極を形成する前に下地成長層３２
を除去するのであるが、析出するガリウム４６がマスク
としての役割を果たし、下地成長層３２を完全に除去す
ることができない。そのため、残留する下地成長層３２
によりｎ側コンタクト層３３の裏面に電極を形成した際
に半導体素子の裏面の抵抗が高くなり、ｎ側コンタクト
層３３の裏面に電極を良好に形成することができない。The semiconductor growth layer is temporarily held on the substrate 40 by separation using ablation by laser light irradiation.
After the semiconductor growth layer is separated by laser ablation, gallium 46 is deposited on the back surface of the underlying growth layer 32. As will be described later, the underlying growth layer 32 is formed before the n-side electrode is formed on the n-side contact layer 33.
However, the deposited gallium 46 serves as a mask and the underlying growth layer 32 cannot be completely removed. Therefore, the remaining underlying growth layer 32
Therefore, when an electrode is formed on the back surface of the n-side contact layer 33, the resistance of the back surface of the semiconductor element becomes high, and the electrode cannot be formed well on the back surface of the n-side contact layer 33.
【００５６】図６（ｆ）に示すように、レーザアブレー
ションにより成長基板３１と下地成長層３２との界面に
おいて半導体成長層を分離した後、半導体成長層の裏面
に析出するガリウム４６を除去する。このとき、塩酸と
硝酸の混合溶液を用いてガリウム４６を除去するのであ
るが、例えば、塩酸の比率を硝酸の比率の略３倍とした
塩酸と硝酸の混合溶液（王水）４９を用いることによ
り、ガリウム４６を完全に除去することができる。これ
は、塩酸の比率を硝酸の比率の略３倍とすることによ
り、ＮＨＯ３＋３ＨＣｌ→２Ｈ２Ｏ＋Ｃｌ２＋ＮＯＣｌ
となり塩素が発生する。この塩素の活性によってガリウ
ム２１を完全に除去することができるためである。As shown in FIG. 6F, after the semiconductor growth layer is separated at the interface between the growth substrate 31 and the underlying growth layer 32 by laser ablation, the gallium 46 deposited on the back surface of the semiconductor growth layer is removed. At this time, gallium 46 is removed using a mixed solution of hydrochloric acid and nitric acid. For example, a mixed solution of hydrochloric acid and nitric acid (aqua regia) 49 in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid is used. Thus, the gallium 46 can be completely removed. This is because by making the ratio of hydrochloric acid approximately three times the ratio of nitric acid, NHO 3 + 3HCl → 2H 2 O + Cl 2 + NOCl
Next, chlorine is generated. This is because the activity of chlorine allows the gallium 21 to be completely removed.
【００５７】図７（ｇ）に示すように、ｎ側コンタクト
層３３の裏面に析出するガリウム４６を完全に除去した
後、ｎ側コンタクト層３３を露出するために下地成長層
３２を除去する。このとき、ＲＩＥにより異方性エッチ
ングを行うことで下地成長層３２を完全に除去して導電
性の良好な面をより良好な状態で露出することができ
る。As shown in FIG. 7G, after completely removing the gallium 46 deposited on the back surface of the n-side contact layer 33, the underlying growth layer 32 is removed to expose the n-side contact layer 33. At this time, anisotropic etching is performed by RIE to completely remove the underlying growth layer 32 and expose a surface having good conductivity in a better state.
【００５８】従来例においては水酸化ナトリウム溶液な
どを用いてガリウム４６を除去した後、ＲＩＥにより下
地成長層３２を除去するのであるが、水酸化ナトリウム
溶液などを用いて等方性エッチングを施す場合にはガリ
ウム４６を完全に除去することができない。そのため、
残留ガリウムがＲＩＥを行うときにマスクとなり、下地
成長層３２を完全に除去することができず、残留する下
地成長層３２によりｎ側コンタクト層３３の裏面に良好
な電極を形成することができない。本実施の形態におい
ては、下地成長層３２の裏面に塩酸と硝酸の混合溶液を
用いて等方性エッチングを施すのであるが、例えば、塩
酸の比率を硝酸の比率の略３倍とした塩酸と硝酸の混合
溶液（王水）４９を用いることにより、下地成長層３２
の裏面に析出するガリウム４６を完全に除去することが
できる。そのため、後述するように、下地成長層３２を
完全に除去してｎ側コンタクト層３３の裏面に良好な電
極を形成することができる。In the conventional example, the gallium 46 is removed using a sodium hydroxide solution or the like, and then the underlying growth layer 32 is removed by RIE. However, when isotropic etching is performed using a sodium hydroxide solution or the like. However, gallium 46 cannot be completely removed. for that reason,
The residual gallium serves as a mask when RIE is performed, the underlying growth layer 32 cannot be completely removed, and the residual underlying growth layer 32 cannot form a good electrode on the back surface of the n-side contact layer 33. In this embodiment, isotropic etching is performed on the back surface of the underlying growth layer 32 using a mixed solution of hydrochloric acid and nitric acid. For example, hydrochloric acid whose ratio of hydrochloric acid is approximately three times that of nitric acid is used. By using a mixed solution of nitric acid (aqua regia) 49, the underlying growth layer 32
It is possible to completely remove the gallium 46 deposited on the back surface of the. Therefore, as described later, it is possible to completely remove the underlying growth layer 32 and form a good electrode on the back surface of the n-side contact layer 33.
【００５９】図７（ｈ）に示すように、ｎ側コンタクト
層３３の裏面にニッケルなどからなるマスク４３を蒸着
或いはスパッタ法などにより形成する。このマスク４３
は、後述する反応性イオンエッチング（ＲＩＥ）などに
より素子分離溝を形成する際に用いられるエッチングガ
スから、電極が形成される半導体成長層の裏面を保護す
る。前述のように、レーザ光の照射により半導体成長層
を成長基板３１から分離した後に、例えば塩酸の比率が
硝酸の比率の略三倍するような塩酸と硝酸の混合溶液
（王水）４９を用いて半導体成長層の裏面のガリウム４
６を完全に除去し、下地成長層３２を完全に除去するこ
とができるため、半導体成長層の裏面にマスク４３を均
一で良好に形成することができる。As shown in FIG. 7H, a mask 43 made of nickel or the like is formed on the back surface of the n-side contact layer 33 by vapor deposition or sputtering. This mask 43
Protects the back surface of the semiconductor growth layer on which the electrode is formed from the etching gas used when forming the element isolation groove by reactive ion etching (RIE) described later. As described above, after the semiconductor growth layer is separated from the growth substrate 31 by irradiation with laser light, a mixed solution of hydrochloric acid and nitric acid (aqua regia) 49 in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid is used. Gallium 4 on the backside of the semiconductor growth layer
Since 6 can be completely removed and the underlying growth layer 32 can be completely removed, the mask 43 can be uniformly and satisfactorily formed on the back surface of the semiconductor growth layer.
【００６０】図７（ｉ）に示すように、ｎ側コンタクト
層３３の裏面にマスク４３を形成した後に素子分離溝４
４が形成され、半導体成長層は複数の素子に分離され
る。素子分離溝４４は、半導体成長層に反応性イオンエ
ッチング（ＲＩＥ）などの異方性エッチングを施した
後、エッチングガスの種類や配分を変更して接着層４１
及び剥離層４２に反応性イオンエッチング（ＲＩＥ）な
どの異方性エッチングを施して形成される。前述のよう
に、レーザ光の照射により半導体成長層を成長基板３１
から分離した後に、例えば塩酸の比率が硝酸の比率の略
三倍するような塩酸と硝酸の混合溶液（王水）４９を用
いて半導体成長層の裏面のガリウム４６を完全に除去
し、その後に下地成長層３２を完全に除去する。そのた
め、ｎ側コンタクト層３３の裏面にマスク４３を均一で
良好に形成することができ、さらにマスク４３を精度良
くパターニングすることができるため、均一なエッチン
グプロファイルで素子分離溝４４を形成することができ
る。また、ｎ側コンタクト層３３の裏面に形成されたマ
スク４３によりｎ側電極が形成されるｎ側コンタクト層
３３の裏面が保護され、ｎ側コンタクト層３３の裏面に
良好にｎ側電極を形成することができる。なお、この素
子分離溝４４を形成することによりｐ側電極層３９ａは
分離されてｐ側電極３９が形成される。ｐ側電極３９
は、一例としてＮｉ/Ｐｔ/Ａｕ電極構造またはＰｄ/Ｐ
ｔ/Ａｕ電極構造を有する。As shown in FIG. 7I, after the mask 43 is formed on the back surface of the n-side contact layer 33, the element isolation groove 4 is formed.
4 is formed, and the semiconductor growth layer is separated into a plurality of elements. The element isolation groove 44 is formed by subjecting the semiconductor growth layer to anisotropic etching such as reactive ion etching (RIE), and then changing the type and distribution of etching gas.
The release layer 42 is formed by anisotropic etching such as reactive ion etching (RIE). As described above, the semiconductor growth layer is formed on the growth substrate 31 by irradiation with the laser beam.
After the separation, the gallium 46 on the back surface of the semiconductor growth layer is completely removed using, for example, a mixed solution of hydrochloric acid and nitric acid (aqua regia) 49 in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid. The underlying growth layer 32 is completely removed. Therefore, the mask 43 can be uniformly and satisfactorily formed on the back surface of the n-side contact layer 33, and the mask 43 can be patterned with high precision, so that the element isolation groove 44 can be formed with a uniform etching profile. it can. Further, the back surface of the n-side contact layer 33 on which the n-side electrode is formed is protected by the mask 43 formed on the back surface of the n-side contact layer 33, and the n-side electrode is satisfactorily formed on the back surface of the n-side contact layer 33. be able to. By forming the element isolation groove 44, the p-side electrode layer 39a is separated and the p-side electrode 39 is formed. p-side electrode 39
Is, for example, a Ni / Pt / Au electrode structure or Pd / P
It has a t / Au electrode structure.
【００６１】第一の半導体素子と同様に、水酸化ナトリ
ウム溶液を用いた等方性エッチングによりガリウム４６
を除去する場合と、塩酸の比率を硝酸の比率の略３倍と
した塩酸と硝酸の混合溶液（王水）４９を用いた等方性
エッチングによりガリウム４６を除去する場合とを比較
すると、水酸化ナトリウム溶液を用いた場合には、ガリ
ウム４６が完全に除去されないために、素子分離溝４４
を形成する際に素子と素子との間の接着層４１上に半導
体成長層が凸状に残留する。これは、半導体成長層の裏
面に残留するガリウム４６が完全に除去されないために
下地成長層３２を完全に除去することができず、ｎ側コ
ンタクト層３３上にマスク４３を均一に形成することが
できず、さらにマスク４３をパターニングする際に残留
する下地成長層３２がマスクの役割を果たし、マスク４
３を精度良くパターニングすることができないからであ
る。これに対して、塩酸の比率を硝酸の比率の略３倍と
した塩酸と硝酸の混合溶液（王水）４９を用いた場合に
は、ガリウム４６を完全に除去することができ、そし
て、ＲＩＥの異方性エッチングにより下地成長層３２が
完全に除去されてマスク４３を均一に形成することがで
き、マスク４３を精度良くパターニングすることができ
る。さらにマスクの役割を果たす残留した下地成長層３
２を除去することができるため、異方性エッチングによ
り均一なエッチングプロファイルで素子分離溝４４が形
成することができ、素子と素子との間に下地成長層３２
を残留させることなく精度良く素子分離溝４４を形成す
ることができる。Similarly to the first semiconductor element, gallium 46 was formed by isotropic etching using a sodium hydroxide solution.
Comparing the case of removing gallium 46 with the case of removing gallium 46 by isotropic etching using a mixed solution (aqua regia) 49 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid, When a sodium oxide solution is used, the gallium 46 is not completely removed, so that the element isolation groove 44 is removed.
The semiconductor growth layer remains in a convex shape on the adhesive layer 41 between the elements when forming. This is because the underlying growth layer 32 cannot be completely removed because the gallium 46 remaining on the back surface of the semiconductor growth layer is not completely removed, and the mask 43 can be uniformly formed on the n-side contact layer 33. The underlying growth layer 32, which cannot be formed and remains when patterning the mask 43, plays the role of a mask.
This is because 3 cannot be patterned accurately. On the other hand, when a mixed solution of hydrochloric acid and nitric acid (aqua regia) 49 in which the ratio of hydrochloric acid is approximately three times that of nitric acid is used, gallium 46 can be completely removed, and RIE is performed. The underlayer growth layer 32 is completely removed by the anisotropic etching of 1 to form the mask 43 uniformly, and the mask 43 can be patterned accurately. Further, the underlying growth layer 3 remaining as a mask
Since element 2 can be removed, the element isolation groove 44 can be formed with a uniform etching profile by anisotropic etching, and the underlying growth layer 32 can be formed between elements.
It is possible to form the element isolation groove 44 with high accuracy without leaving the element.
【００６２】このように塩酸の比率が硝酸の比率の略３
倍であるような硝酸と塩酸との混合溶液（王水）を用い
ることにより、半導体成長層の裏面に析出するガリウム
４６を完全に除去して、均一に形成されたマスク４３を
精度良くパターニングすることができ、均一なエッチン
グプロファイルで素子分離溝４４を形成することができ
る。Thus, the ratio of hydrochloric acid is approximately 3 of the ratio of nitric acid.
By using a mixed solution of nitric acid and hydrochloric acid (aqua regia) that is double the amount, gallium 46 deposited on the back surface of the semiconductor growth layer is completely removed, and the uniformly formed mask 43 is accurately patterned. Therefore, the element isolation groove 44 can be formed with a uniform etching profile.
【００６３】素子分離溝４４を形成した後、マスク４３
を除去し、半導体素子の裏面にｎ側電極４５を形成する
（図８（ｊ））のであるが、マスク４３を除去する際に
は前述の塩酸と硝酸の混合溶液を用いることができ、前
述と同様に、例えば塩酸の比率が硝酸の比率の略３倍で
あるような塩酸と硝酸の混合溶液（王水）４９を用いて
マスク４３を除去することができる。この場合、マスク
４３を除去した後に露出する素子の裏面を、マスク４３
や半導体成長層を残留させることなく完全に除去してよ
り良好な状態で露出させることができる。素子の裏面に
形成されるｎ側電極４５は、一例として、Ｔｉ/Ａｌ/Ｐ
ｔ/Ａｕ電極構造であり、蒸着法などによって形成され
る。前述のように、例えば塩酸の比率が硝酸の比率の略
３倍であるような塩酸と硝酸の混合溶液（王水）４９を
用いて、レーザアブレーションにより析出する残留する
ガリウム４６を完全に除去することができ、そして、Ｒ
ＩＥの異方性エッチングにより下地成長層３２を残留さ
せることなく除去することができるため、低抵抗で良好
なｎ側電極４５を形成することができる。なお、素子の
裏面に形成されたｎ側電極４５を除去して再度素子の裏
面にｎ側電極４５を形成する際に、塩酸の比率が硝酸の
比率の略３倍であるような塩酸と硝酸の混合溶液（王
水）４９を用いてｎ側電極４５を完全に除去することが
でき、再度素子の裏面に低抵抗で良好なｎ側電極４５を
形成することができる。After forming the element isolation groove 44, the mask 43 is formed.
Then, the n-side electrode 45 is formed on the back surface of the semiconductor element (FIG. 8 (j)). When the mask 43 is removed, the above-mentioned mixed solution of hydrochloric acid and nitric acid can be used. Similarly, the mask 43 can be removed using, for example, a mixed solution (aqua regia) 49 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid. In this case, the back surface of the element exposed after the mask 43 is removed is
It is possible to completely remove the semiconductor growth layer without leaving it and expose it in a better state. The n-side electrode 45 formed on the back surface of the element is, for example, Ti / Al / P
It has a t / Au electrode structure and is formed by a vapor deposition method or the like. As described above, the residual gallium 46 deposited by laser ablation is completely removed using a mixed solution (aqua regia) 49 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid. Can and R
Since the underlying growth layer 32 can be removed without remaining by the anisotropic etching of IE, the n-side electrode 45 having a low resistance and good can be formed. When the n-side electrode 45 formed on the back surface of the element is removed and the n-side electrode 45 is formed again on the back surface of the element, hydrochloric acid and nitric acid having a hydrochloric acid ratio approximately three times that of nitric acid are used. The n-side electrode 45 can be completely removed by using the mixed solution (aqua regia) 49 of 1., and a good low-resistance n-side electrode 45 can be formed again on the back surface of the device.
【００６４】以上のように、成長基板３１の裏側からレ
ーザ光の照射によりアブレーションを生じさせて成長基
板３１から半導体成長層を分離した後に下地成長層３２
の裏面に析出するガリウム４６を塩酸の比率が硝酸の比
率の略３倍であるような塩酸と硝酸の混合溶液（王水）
４９を用いることにより完全に除去することができる。
さらに、下地成長層３２の裏面に析出するガリウム４６
を塩酸の比率が硝酸の比率の略３倍であるような塩酸と
硝酸の混合溶液（王水）４９を用いて完全に除去した
後、ＲＩＥの異方性エッチングにより下地成長層３２を
完全に除去することができる。そのため、半導体素子の
裏面に形成する電極の抵抗値を低下させるのに妨げとな
る残留する下地成長層３２を完全に除去して、半導体素
子の裏面に低抵抗で良好なｎ側電極４５を形成すること
ができる。As described above, after the semiconductor growth layer is separated from the growth substrate 31 by causing ablation by irradiating the growth substrate 31 with the laser beam from the back side, the underlying growth layer 32 is formed.
A solution of hydrochloric acid and nitric acid in which the ratio of gallium 46 deposited on the back surface of hydrochloric acid is approximately three times that of nitric acid (aqua regia)
It can be completely removed by using 49.
Further, gallium 46 deposited on the back surface of the underlying growth layer 32
Is completely removed by using a mixed solution (aqua regia) 49 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid, and then the underlying growth layer 32 is completely removed by anisotropic etching of RIE. Can be removed. Therefore, the remaining underlying growth layer 32, which hinders the reduction of the resistance value of the electrode formed on the back surface of the semiconductor element, is completely removed, and a low resistance and favorable n-side electrode 45 is formed on the back surface of the semiconductor element. can do.
【００６５】成長基板３１から半導体成長層を分離した
後にｎ側コンタクト層３３の裏面に析出するガリウム４
６を塩酸の比率が硝酸の比率の略３倍であるような塩酸
と硝酸の混合溶液（王水）４９を用いて完全に除去し、
さらにＲＩＥの異方性エッチングにより下地成長層３２
を完全に除去することができるため、ｎ側コンタクト層
３３の裏面に形成するマスク４３をパターニングする際
に精度良くパターニングすることができ、均一なエッチ
ングプロファイルで素子分離溝４４を精度良く形成する
ことができる。Gallium 4 deposited on the back surface of the n-side contact layer 33 after separating the semiconductor growth layer from the growth substrate 31.
6 is completely removed using a mixed solution of hydrochloric acid and nitric acid (aqua regia) 49 such that the ratio of hydrochloric acid is about 3 times the ratio of nitric acid,
Further, the underlying growth layer 32 is formed by anisotropic etching of RIE.
Since it can be completely removed, patterning can be accurately performed when patterning the mask 43 formed on the back surface of the n-side contact layer 33, and the element isolation groove 44 can be accurately formed with a uniform etching profile. You can
【００６６】半導体成長層を一時保持用基板４０に形成
された接着層４１及び剥離層４２に保持した後、レーザ
光の照射によりアブレーションを生じさせて成長基板３
１から半導体成長層を分離し、半導体成長層を裏面から
素子毎に分離する。その際にｎ側コンタクト層３３にマ
スク４３を形成して素子毎に分離するため、素子分離溝
４４を形成するのに用いるエッチングガスによりｎ側電
極４５を形成するｎ側コンタクト層３３の裏面が汚染さ
れるのを防止することができ、半導体素子のダメージを
低減して歩留り良く半導体素子を形成することができ
る。After the semiconductor growth layer is held by the adhesive layer 41 and the peeling layer 42 formed on the temporary holding substrate 40, the growth substrate 3 is abraded by laser light irradiation.
The semiconductor growth layer is separated from 1, and the semiconductor growth layer is separated from the back surface for each element. At this time, since the mask 43 is formed on the n-side contact layer 33 to separate each element, the back surface of the n-side contact layer 33 forming the n-side electrode 45 is formed by the etching gas used for forming the element isolation groove 44. It is possible to prevent contamination, reduce damage to the semiconductor element, and form the semiconductor element with high yield.
【００６７】［第三の半導体素子］成長基板上にアンド
ープの下地成長層及びドープの下地成長層が形成され、
ドープの下地成長層上に選択成長によって第一導電層、
活性層、及び第二導電層が積層して形成される断面略三
角形状で六角錐状の半導体素子について説明する。第三
の半導体素子においては、第一の半導体素子と異なり下
地成長層が不純物をドープした層と不純物をドープしな
い層との二層からなり、成長基板と下地成長層との界面
で分離した後、不純物をドープした層にｎ側電極を形成
する場合について説明する。[Third Semiconductor Element] An undoped underlayer growth layer and a doped underlayer growth layer are formed on a growth substrate.
A first conductive layer by selective growth on a doped undergrowth layer,
A semiconductor element having a substantially triangular cross section and a hexagonal pyramid shape, which is formed by stacking the active layer and the second conductive layer, will be described. In the third semiconductor element, unlike the first semiconductor element, the underlying growth layer consists of two layers, an impurity-doped layer and an impurity-undoped layer, and after separation at the interface between the growth substrate and the underlying growth layer. The case of forming the n-side electrode in the layer doped with impurities will be described.
【００６８】図９（ａ）に示すように、成長基板５１上
にアンドープの下地成長層５２ａ及びドープの下地成長
層５２ｂからなる下地成長層５２が順に積層されて形成
される。成長基板５１としては、次にウルツ鉱型の化合
物半導体層を形成し得るものであれば特に限定されず、
種々のものを使用できる。例えば、成長基板５１とし
て、窒化ガリウム（ＧａＮ）系化合物半導体の材料を成
長させる場合に多く利用されているＣ面を主面としたサ
ファイア基板を用いることができる。この場合の基板主
面としてのＣ面は、５乃至６度の範囲で傾いた面方位を
含むものである。ここで、成長基板５１は、後述する成
長基板５１を分離する際にレーザ光を裏側から照射する
ため、サファイア基板などの光透過性を有する基板とす
る。As shown in FIG. 9A, an undergrowth layer 52 consisting of an undoped undergrowth layer 52a and a doped undergrowth layer 52b is sequentially formed on a growth substrate 51. The growth substrate 51 is not particularly limited as long as it can form a wurtzite type compound semiconductor layer next,
Various ones can be used. For example, as the growth substrate 51, a sapphire substrate having a C-plane as a main surface, which is often used when growing a gallium nitride (GaN) -based compound semiconductor material, can be used. In this case, the C plane as the main surface of the substrate includes a plane orientation inclined in the range of 5 to 6 degrees. Here, since the growth substrate 51 is irradiated with laser light from the back side when separating the growth substrate 51 described later, the growth substrate 51 is a light-transmitting substrate such as a sapphire substrate.
【００６９】この成長基板５１の主面上に形成される下
地成長層５２としては、後の工程で六角錐のピラミッド
構造を形成することからウルツ鉱型の化合物半導体を用
いることができる。例えば、ＩＩＩ族系化合物半導体を
用いることができ、更には窒化ガリウム（ＧａＮ）系化
合物半導体、窒化アルミニウム（ＡｌＮ）系化合物半導
体、窒化インジウム（ＩｎＮ）系化合物半導体、窒化イ
ンジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化
アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体な
どである。As the underlying growth layer 52 formed on the main surface of the growth substrate 51, a wurtzite type compound semiconductor can be used because a hexagonal pyramid structure is formed in a later step. For example, a group III compound semiconductor can be used, and further, a gallium nitride (GaN) compound semiconductor, an aluminum nitride (AlN) compound semiconductor, an indium nitride (InN) compound semiconductor, an indium gallium nitride (InGaN) compound can be used. Examples thereof include semiconductors and aluminum gallium nitride (AlGaN) -based compound semiconductors.
【００７０】下地成長層５２を成長させる方法として
は、種々の気相成長法を挙げることができる。例えば、
有機金属化合物気相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）
法）や分子線エピタキシー法（ＭＢＥ法）などの気相成
長法や、ハイドライド気相成長法（ＨＶＰＥ法）を用い
て成長させることができる。特に、ＭＯＶＰＥ法を用い
ると、迅速に結晶性の良いものが得られる。また、図９
（ａ）では省略しているが、下地成長層５２の底部側に
は所要のバッファ層を形成しても良い。As a method for growing the underlying growth layer 52, various vapor phase growth methods can be mentioned. For example,
Organometallic compound vapor phase epitaxy (MOCVD (MOVPE)
Method) or a molecular beam epitaxy method (MBE method), or a hydride vapor phase growth method (HVPE method). In particular, when the MOVPE method is used, a material with good crystallinity can be obtained quickly. In addition, FIG.
Although omitted in (a), a required buffer layer may be formed on the bottom side of the underlying growth layer 52.
【００７１】下地成長層５２は、前述した第一の半導体
素子のように、一般にはｎ側電極を形成するための導電
層として機能することから、その全体にシリコンなどの
不純物がドープされる。第三の半導体素子においては、
後述するように、成長基板５１の裏側からレーザ光を照
射してアブレーションにより成長基板５１を分離した後
に、下地成長層５２の一部を除去するため、除去される
部分の層には不純物をドープしなくても良く、その不純
物をドープしない層が図９（ａ）におけるアンドープの
下地成長層５２ａに相当する。アンドープの下地成長層
５２ａ上に積層されるドープの下地成長層５２ｂにはシ
リコンなどの不純物がドープされて裏面からｎ側電極が
形成される。Since the underlying growth layer 52 generally functions as a conductive layer for forming the n-side electrode like the above-described first semiconductor element, the entire surface is doped with impurities such as silicon. In the third semiconductor element,
As will be described later, after the growth substrate 51 is separated by ablation by irradiating a laser beam from the back side of the growth substrate 51, a part of the underlying growth layer 52 is removed. The layer which does not need to be doped and corresponds to the undoped underlayer growth layer 52a in FIG. 9A. The n-side electrode is formed from the back surface by doping impurities such as silicon into the doped underlayer growth layer 52b stacked on the undoped underlayer growth layer 52a.
【００７２】図９（ｂ）のように、アンドープの下地成
長層５２ａ及びドープの下地成長層５２ｂを順に積層し
た下地成長層５２上の全面にシリコン酸化膜やシリコン
窒化膜などからなる成長阻害膜５３を形成する。この成
長阻害膜５３はマスク層として用いられる膜であり、ス
パッタ法若しくはその他の方法によって下地成長層５２
の表面に形成される。As shown in FIG. 9B, a growth inhibition film made of a silicon oxide film, a silicon nitride film or the like is formed on the entire surface of the underlying growth layer 52 in which an undoped underlying growth layer 52a and a doped underlying growth layer 52b are sequentially stacked. 53 is formed. The growth inhibiting film 53 is a film used as a mask layer, and is used as a base growth layer 52 by a sputtering method or another method.
Formed on the surface of.
【００７３】図９（ｃ）に示すように、成長阻害膜５３
を全面に形成した後、マスクとして機能する成長阻害膜
５３の一部が除去されて開口部５３ａが形成される。一
般に、選択成長する上で開口部５３ａの形状は、基板主
面に対して傾斜した傾斜面を有するファセット構造に形
成することができる形状であれば特に限定されるもので
はない。一例としてストライプ状、矩形状、円形状、楕
円状、三角形状、又は六角形状などの多角形形状とされ
る。成長阻害膜５３の下部に形成されているドープの下
地成長層５２ｂは開口部５３ａの形状を反映してその表
面が露出する。第三の半導体素子において、第一導電
層、活性層、及び第二導電層を断面略三角形状の六角錐
状に選択成長させることができる形状としては、円形状
や六角形状などがある。As shown in FIG. 9C, the growth inhibiting film 53
Is formed on the entire surface, a part of the growth inhibiting film 53 functioning as a mask is removed to form an opening 53a. Generally, the shape of the opening 53a for selective growth is not particularly limited as long as it can be formed into a facet structure having an inclined surface inclined with respect to the main surface of the substrate. As an example, a polygonal shape such as a stripe shape, a rectangular shape, a circular shape, an elliptical shape, a triangular shape, or a hexagonal shape is used. The surface of the doped underlayer growth layer 52b formed under the growth inhibition film 53 is exposed to reflect the shape of the opening 53a. In the third semiconductor element, the shape in which the first conductive layer, the active layer, and the second conductive layer can be selectively grown in the shape of a hexagonal pyramid having a substantially triangular cross section includes a circular shape and a hexagonal shape.
【００７４】このような所定の形状の開口部５３ａが形
成された後、図１０（ｄ）に示すように、選択成長によ
り第一導電層５４、活性層５５、及び第二導電層５６が
積層される。After the opening 53a having such a predetermined shape is formed, as shown in FIG. 10D, the first conductive layer 54, the active layer 55, and the second conductive layer 56 are laminated by selective growth. To be done.
【００７５】第一導電層５４は下地成長層５２と同様
に、ウルツ鉱型の化合物半導体層であって、例えばシリ
コンドープのＧａＮの如き材料から形成される。この第
一導電層５４はｎ型クラッド層として機能する。この第
一導電層５４は、例えば、成長基板５１がサファイア基
板として、その主面がＣ面である場合には、選択成長に
よって断面略三角形状の六角錐形状に形成することがで
きる。Like the underlying growth layer 52, the first conductive layer 54 is a wurtzite type compound semiconductor layer and is formed of a material such as silicon-doped GaN. The first conductive layer 54 functions as an n-type clad layer. For example, when the growth substrate 51 is a sapphire substrate and the main surface is the C plane, the first conductive layer 54 can be formed into a hexagonal pyramid shape having a substantially triangular cross section by selective growth.
【００７６】活性層５５は、半導体発光素子の光を生成
するための層であり、例えばＩｎＧａＮ層やＩｎＧａＮ
層をＡｌＧａＮ層で挟む構造の層からなる。この活性層
５５は、第一導電層５４の傾斜面からなるファセットに
沿って延在され、発光するのに好適な膜厚を有する。ま
た、活性層５５は単一のバルク活性層で構成することも
可能であるが、単一量子井戸（ＳＱＷ）構造、二重量子
井戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構造など
の量子井戸構造を形成したものであっても良い。量子井
戸構造には必要に応じて量子井戸の分離のために障壁層
が併用される。The active layer 55 is a layer for generating light of the semiconductor light emitting device, and is, for example, an InGaN layer or InGaN.
The layer has a structure in which the layers are sandwiched by AlGaN layers. The active layer 55 extends along the facet formed by the inclined surface of the first conductive layer 54 and has a film thickness suitable for emitting light. Although the active layer 55 can be formed of a single bulk active layer, the quantum layer having a single quantum well (SQW) structure, a double quantum well (DQW) structure, a multiple quantum well (MQW) structure, or the like. A well structure may be formed. A barrier layer is additionally used in the quantum well structure for the purpose of separating the quantum well.
【００７７】第二導電層５６は、ウルツ鉱型の化合物半
導体層であって、例えばマグネシウムドープのＧａＮの
如き材料から形成される。この第二導電層５６はｐ型ク
ラッド層として機能する。この第二導電層５６も第一導
電層５４の傾斜面からなるファセットに沿って延在され
る。選択成長によって形成される六角錐形状の傾斜面は
例えばＳ面、｛１１−２２｝面及びこれら各面に実質的
に等価な面の中から選ばれる面とされる。The second conductive layer 56 is a wurtzite type compound semiconductor layer and is formed of a material such as magnesium-doped GaN. The second conductive layer 56 functions as a p-type clad layer. The second conductive layer 56 also extends along the facet formed by the inclined surface of the first conductive layer 54. The hexagonal pyramid-shaped inclined surface formed by the selective growth is, for example, an S surface, a {11-22} surface, or a surface substantially equivalent to each of these surfaces.
【００７８】また、第三の半導体素子における断面略三
角形状で六角錐状の半導体発光素子のように、選択成長
を用いて傾斜結晶面に平行な面内に延在して結晶層が形
成される半導体発光素子の場合、半導体発光素子の発光
出力を向上させるために第一導電層５４及び第二導電層
５６にドープする不純物の量を多くすると、第一導電層
５４、活性層５５、及び第二導電層５６が傾斜結晶面を
有する結晶層に形成されるため、不純物が活性層５５に
拡散し易くなり、活性層５５の結晶品位を低下させ、活
性層５５の劣化を招く。そのため、半導体発光素子の活
性層５５に近接してアンドープ層５４ａを形成すること
により、活性層５５への不純物の拡散を防ぐことができ
る。Further, like the semiconductor light emitting element having a substantially triangular cross section and a hexagonal pyramid shape in the third semiconductor element, a crystal layer is formed by selective growth to extend in a plane parallel to the inclined crystal plane. In the case of a semiconductor light emitting device according to the present invention, if the amount of impurities doped in the first conductive layer 54 and the second conductive layer 56 is increased in order to improve the light emission output of the semiconductor light emitting device, the first conductive layer 54, the active layer 55, and Since the second conductive layer 56 is formed in the crystal layer having the inclined crystal plane, impurities are easily diffused into the active layer 55, the crystal quality of the active layer 55 is deteriorated, and the active layer 55 is deteriorated. Therefore, by forming the undoped layer 54a close to the active layer 55 of the semiconductor light emitting element, diffusion of impurities into the active layer 55 can be prevented.
【００７９】アンドープ層５４ａは活性層５５に近接し
て形成されるが、活性層５５を挟むようにして形成して
も良いし、第一導電層５４側または第二導電層５６側の
どちらか一方にのみ形成しても良い。図１０（ｄ）にお
いては第一導電層５４と活性層５５との間に活性層５５
に近接して形成されている。Although the undoped layer 54a is formed in the vicinity of the active layer 55, it may be formed so as to sandwich the active layer 55, or may be formed on either the first conductive layer 54 side or the second conductive layer 56 side. You may form only. In FIG. 10D, the active layer 55 is provided between the first conductive layer 54 and the active layer 55.
Is formed close to.
【００８０】活性層５５に近接して形成されるアンドー
プ層５４ａの膜厚は、１０Åより小さな場合、キャリア
の注入効率は上がるがアンドープ層５４ａの上に形成さ
れる結晶層の結晶性が低下して発光効率が低下し、また
１００ｎｍより大きな場合、アンドープ層５４ａの上に
形成される結晶層の結晶性は上がるがキャリアの注入効
率が低下して発光効率が低下するため、１０Å以上１０
０ｎｍ以下が好ましい。When the film thickness of the undoped layer 54a formed close to the active layer 55 is smaller than 10Å, the carrier injection efficiency is increased but the crystallinity of the crystal layer formed on the undoped layer 54a is deteriorated. If the light emission efficiency is lower than 100 nm, and the crystallinity of the crystal layer formed on the undoped layer 54a increases, the carrier injection efficiency decreases and the light emission efficiency decreases.
It is preferably 0 nm or less.
【００８１】図１０（ｅ）は六角錐形状の第一導電層５
４、活性層５５、及び第二導電層５６の最外部にある第
二導電層５６の表面にｐ側電極５７の形成する工程を示
す。ｐ側電極５７は、一例として、Ｎｉ/Ｐｔ/Ａｕ電極
構造またはＰｄ/Ｐｔ/Ａｕ電極構造を有し、蒸着法など
によって形成される。また、ｎ側電極は裏面に形成され
るため、ここでは形成されていない。FIG. 10E shows the first conductive layer 5 having a hexagonal pyramid shape.
4, the step of forming the p-side electrode 57 on the surface of the second conductive layer 56 which is the outermost part of the active layer 55 and the second conductive layer 56 is shown. The p-side electrode 57 has, for example, a Ni / Pt / Au electrode structure or a Pd / Pt / Au electrode structure, and is formed by a vapor deposition method or the like. Further, since the n-side electrode is formed on the back surface, it is not formed here.
【００８２】図１０（ｆ）は一時保持用基板６０に形成
された剥離層５８ａ、接着層５９、及び剥離層５８ｂに
半導体成長層を保持する工程を示す。このような成長基
板５１を一時保持用基板６０に対峙させて選択的な転写
を行う。一時保持用基板６０の成長基板５１に対峙する
面には剥離層５８ａ、接着層５９、及び剥離層５８ｂが
三層になって形成されている。ここで、一時保持用基板
６０の例としては、ガラス基板、石英ガラス基板、プラ
スチック基板などを用いることができ、一時保持用基板
６０上の剥離層５８ａ及び剥離層５８ｂの例としては、
フッ素コート、シリコン樹脂、水溶性接着剤（例えばＰ
ＶＡ）、ポリイミドなどを用いることができる。一時保
持用基板６０の接着層５９としては紫外線（ＵＶ）硬化
型接着剤、熱硬化性接着剤、熱可塑性接着剤などからな
る層を用いることができる。FIG. 10F shows a step of holding the semiconductor growth layer on the peeling layer 58a, the adhesive layer 59, and the peeling layer 58b formed on the temporary holding substrate 60. Such a growth substrate 51 is opposed to the temporary holding substrate 60 to perform selective transfer. A peeling layer 58a, an adhesive layer 59, and a peeling layer 58b are formed in three layers on the surface of the temporary holding substrate 60 facing the growth substrate 51. Here, a glass substrate, a quartz glass substrate, a plastic substrate, or the like can be used as an example of the temporary holding substrate 60, and examples of the peeling layer 58a and the peeling layer 58b on the temporary holding substrate 60 are:
Fluorine coat, silicone resin, water-soluble adhesive (eg P
VA), polyimide or the like can be used. As the adhesive layer 59 of the temporary holding substrate 60, a layer made of an ultraviolet (UV) curable adhesive, a thermosetting adhesive, a thermoplastic adhesive, or the like can be used.
【００８３】図１１（ｇ）に示すように、成長基板５１
の裏面からレーザ光を照射し、成長基板５１とアンドー
プの下地成長層５２ａとの界面においてアブレーション
を生じさせ、半導体成長層を成長基板５１から分離す
る。このとき、ＧａＮ系の半導体成長層は成長基板５１
との界面でガリウムと窒素に分解して、半導体成長層は
成長基板５１より比較的簡単に分離することができる。
また、成長基板５１の裏面より照射するレーザ光として
はエキシマレーザ、高調波ＹＡＧレーザなどが用いられ
る。As shown in FIG. 11G, the growth substrate 51
A laser beam is irradiated from the back surface of the substrate to cause ablation at the interface between the growth substrate 51 and the undoped underlying growth layer 52a, and the semiconductor growth layer is separated from the growth substrate 51. At this time, the GaN-based semiconductor growth layer is the growth substrate 51.
The semiconductor growth layer can be separated relatively easily from the growth substrate 51 by decomposing into gallium and nitrogen at the interface with.
Further, as the laser light emitted from the back surface of the growth substrate 51, an excimer laser, a harmonic YAG laser, or the like is used.
【００８４】レーザ光照射によるアブレーションを利用
した分離によって、半導体成長層は一時保持用基板６０
側に転写されるのであるが、レーザアブレーションによ
り半導体成長層を分離した後、アンドープの下地成長層
５２ａの裏面にはガリウム６４が析出する。後述するよ
うに、ドープの下地成長層５２ｂにｎ側電極を形成する
前にアンドープの下地成長層５２ａを除去するのである
が、析出するガリウム６４がマスクとしての役割を果た
し、アンドープの下地成長層５２ａを完全に除去するこ
とができない。そのため、残留するアンドープの下地成
長層５２ａによりドープの下地成長層５２ｂの裏面に電
極を形成した際に半導体素子の裏面の抵抗が高くなり、
ドープの下地成長層５２ｂの裏面に電極を良好に形成す
ることができない。The semiconductor growth layer is temporarily held on the substrate 60 by the separation using the ablation by the laser light irradiation.
After the semiconductor growth layer is separated by laser ablation, gallium 64 is deposited on the back surface of the undoped underlying growth layer 52a. As will be described later, the undoped underlayer growth layer 52a is removed before the n-side electrode is formed on the doped underlayer growth layer 52b. However, the deposited gallium 64 serves as a mask, and the undoped underlayer growth layer 52a acts as a mask. 52a cannot be completely removed. Therefore, when an electrode is formed on the back surface of the doped undergrowth layer 52b by the remaining undoped undergrowth layer 52a, the resistance on the back surface of the semiconductor element increases.
An electrode cannot be formed well on the back surface of the doped underlying growth layer 52b.
【００８５】図１１（ｈ）に示すように、レーザアブレ
ーションにより成長基板５１とアンドープの下地成長層
５２ａとの界面において半導体成長層を分離した後、半
導体成長層の裏面に析出するガリウム６４を除去する。
このとき、塩酸と硝酸の混合溶液を用いてガリウム６４
を除去するのであるが、例えば、塩酸の比率を硝酸の比
率の略３倍とした塩酸と硝酸の混合溶液（王水）６９を
用いることにより、ガリウム６４を完全に除去すること
ができる。これは、塩酸の比率を硝酸の比率の略３倍と
することにより、ＮＨＯ３＋３ＨＣｌ→２Ｈ２Ｏ＋Ｃｌ
２＋ＮＯＣｌとなり塩素が発生する。この塩素の活性に
よってガリウム２１を完全に除去することができるため
である。As shown in FIG. 11H, after the semiconductor growth layer is separated at the interface between the growth substrate 51 and the undoped underlying growth layer 52a by laser ablation, the gallium 64 deposited on the back surface of the semiconductor growth layer is removed. To do.
At this time, using a mixed solution of hydrochloric acid and nitric acid, gallium 64
The gallium 64 can be completely removed, for example, by using a mixed solution (aqua regia) 69 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid. This is because by making the ratio of hydrochloric acid approximately 3 times the ratio of nitric acid, NHO 3 + 3HCl → 2H 2 O + Cl
It becomes 2 + NOCl and chlorine is generated. This is because the activity of chlorine allows the gallium 21 to be completely removed.
【００８６】図１１（ｉ）に示すように、アンドープの
下地成長層５２ａの裏面に析出するガリウム６４を完全
に除去した後、ドープの下地成長層５２ｂを露出するた
めにアンドープの下地成長層５２ａを除去する。このと
き、ＲＩＥにより異方性エッチングを行うことで下地成
長層５２ｂを完全に除去して導電性の良好な面をより良
好な状態で露出することができる。As shown in FIG. 11 (i), after completely removing the gallium 64 deposited on the back surface of the undoped underlying growth layer 52a, the undoped underlying growth layer 52a is exposed to expose the doped underlying growth layer 52b. To remove. At this time, by performing anisotropic etching by RIE, the underlying growth layer 52b can be completely removed, and the surface having good conductivity can be exposed in a better state.
【００８７】従来例においては水酸化ナトリウム溶液な
どを用いてガリウム６４を除去した後、アンドープの下
地成長層５２ａを除去するのであるが、水酸化ナトリウ
ム溶液などを用いて等方性エッチングを施す場合にはガ
リウム６４を完全に除去することができない。そのた
め、アンドープの下地成長層５２ａを完全に除去するこ
とができず、残留するアンドープの下地成長層５２ａに
よりドープの下地成長層５２ｂの裏面に良好な電極を形
成することができない。本実施の形態においては、ドー
プの下地成長層５２ｂの裏面に塩酸と硝酸の混合溶液を
用いて等方性エッチングを施すのであるが、例えば、塩
酸の比率を硝酸の比率の略３倍とした塩酸と硝酸の混合
溶液（王水）６９を用いることにより、アンドープの下
地成長層５２ａの裏面に析出するガリウム６４を完全に
除去することができる。そのため、後述するように、ア
ンドープの下地成長層５２ａを完全に除去してドープの
下地成長層５２ｂの裏面に良好な電極を形成することが
できる。In the conventional example, the gallium 64 is removed using a sodium hydroxide solution or the like, and then the undoped underlying growth layer 52a is removed. However, when isotropic etching is performed using a sodium hydroxide solution or the like. However, gallium 64 cannot be completely removed. Therefore, the undoped underlying growth layer 52a cannot be completely removed, and the remaining undoped underlying growth layer 52a cannot form a good electrode on the back surface of the doped underlying growth layer 52b. In this embodiment, isotropic etching is performed on the back surface of the dope underlying growth layer 52b using a mixed solution of hydrochloric acid and nitric acid. For example, the ratio of hydrochloric acid is approximately three times the ratio of nitric acid. By using the mixed solution (aqua regia) 69 of hydrochloric acid and nitric acid, the gallium 64 deposited on the back surface of the undoped underlying growth layer 52a can be completely removed. Therefore, as described later, it is possible to completely remove the undoped underlayer growth layer 52a and form a good electrode on the back surface of the doped underlayer growth layer 52b.
【００８８】図１２（ｊ）に示すように、ドープの下地
成長層５２ｂの裏面にニッケルなどからなるマスク６１
を蒸着或いはスパッタ法などにより形成する。このマス
ク６１は、後述する反応性イオンエッチング（ＲＩＥ）
などにより素子分離溝を形成する際に用いられるエッチ
ングガスから、電極が形成されるドープの下地成長層５
２ｂの裏面を保護する。前述のように、レーザ光の照射
により半導体成長層を成長基板５１から分離した後に、
例えば塩酸の比率が硝酸の比率の略三倍するような塩酸
と硝酸の混合溶液（王水）６９を用いて半導体成長層の
裏面のガリウム６４を完全に除去し、アンドープの下地
成長層５２ａを完全に除去することができるため、ドー
プの下地成長層５２ｂの裏面にマスク６１を均一で良好
に形成することができる。As shown in FIG. 12 (j), a mask 61 made of nickel or the like is formed on the back surface of the doped underlying growth layer 52b.
Are formed by vapor deposition or sputtering. The mask 61 is formed by reactive ion etching (RIE) described later.
The doped undergrowth layer 5 for forming electrodes from the etching gas used for forming the element isolation groove by
Protect the backside of 2b. As described above, after separating the semiconductor growth layer from the growth substrate 51 by irradiation with laser light,
For example, using a mixed solution (aqua regia) 69 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid, the gallium 64 on the back surface of the semiconductor growth layer is completely removed, and the undoped underlying growth layer 52a is formed. Since it can be completely removed, the mask 61 can be uniformly and satisfactorily formed on the back surface of the doped underlayer growth layer 52b.
【００８９】図１２（ｋ）に示すように、ドープの下地
成長層５２ｂの裏面にマスク６１を形成した後に素子分
離溝６２が形成される。素子分離溝６２は、下地成長層
５２及び成長阻害膜５３に反応性イオンエッチング（Ｒ
ＩＥ）などの異方性エッチングを施した後、エッチング
ガスの種類や配分を変更して剥離層５８ａ、接着層５
９、及び剥離層５８ｂに反応性イオンエッチング（ＲＩ
Ｅ）などの異方性エッチングを施して形成される。前述
のように、レーザ光の照射により半導体成長層を成長基
板５１から分離した後に、例えば塩酸の比率が硝酸の比
率の略三倍するような塩酸と硝酸の混合溶液（王水）６
９を用いて半導体成長層の裏面のガリウム６４を完全に
除去する。そのため、半導体成長層の裏面にマスク６１
を均一で良好に形成することができ、さらにマスク６１
を精度良くパターニングすることができるため、均一な
エッチングプロファイルで素子分離溝６２を形成するこ
とができる。As shown in FIG. 12K, an element isolation groove 62 is formed after forming a mask 61 on the back surface of the doped underlayer growth layer 52b. The element isolation trench 62 is formed by reactive ion etching (R) on the underlying growth layer 52 and the growth inhibition film 53.
After performing anisotropic etching such as IE), the type and distribution of the etching gas are changed to remove the peeling layer 58a and the adhesive layer 5.
9 and reactive ion etching (RI
It is formed by performing anisotropic etching such as E). As described above, after the semiconductor growth layer is separated from the growth substrate 51 by irradiation with laser light, for example, a mixed solution of hydrochloric acid and nitric acid (aqua regia) 6 in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid 6
9 is used to completely remove the gallium 64 on the back surface of the semiconductor growth layer. Therefore, a mask 61 is formed on the back surface of the semiconductor growth layer.
Can be formed uniformly and satisfactorily, and further, the mask 61
Since it can be patterned with high accuracy, the element isolation trench 62 can be formed with a uniform etching profile.
【００９０】第三の半導体素子において、断面略三角形
状の六角錐形状の半導体成長層が下地成長層５２を介し
て一連であるため、素子分離溝６２を形成することによ
って複数の半導体素子に分離される。このとき、半導体
成長層の裏面に形成されたマスク６１によりｎ側電極が
形成される半導体素子の裏面がエッチングガスから保護
され、また半導体成長層は一時保持用基板６０に形成さ
れた剥離層５８ａ、接着層５９、及び剥離層５８ｂに埋
め込まれた状態で複数に分離されるため、半導体成長層
がエッチングガスにより汚染されるのを防止することが
できる。In the third semiconductor element, the hexagonal pyramid-shaped semiconductor growth layer having a substantially triangular cross section is formed in a series with the underlying growth layer 52 interposed therebetween. Therefore, by forming the element isolation groove 62, a plurality of semiconductor elements are separated. To be done. At this time, the back surface of the semiconductor element on which the n-side electrode is formed is protected from the etching gas by the mask 61 formed on the back surface of the semiconductor growth layer, and the semiconductor growth layer is separated from the peeling layer 58a formed on the temporary holding substrate 60. , The adhesive layer 59, and the peeling layer 58b are embedded in the semiconductor growth layer, so that the semiconductor growth layer can be prevented from being contaminated by the etching gas.
【００９１】第一及び第二の半導体素子と同様に、水酸
化ナトリウム溶液を用いた等方性エッチングによりガリ
ウム６４を除去する場合と、塩酸の比率を硝酸の比率の
略３倍とした塩酸と硝酸の混合溶液（王水）６９を用い
た等方性エッチングによりガリウム６４を除去する場合
とを比較すると、水酸化ナトリウム溶液を用いた場合に
は、ガリウム６４が完全に除去されないため、素子分離
溝６２を形成する過程の下地成長層５２及び成長阻害膜
５３に異方性エッチングを施す際に素子と素子との間の
剥離層５８ａ上に半導体成長層が凸状に残留する。これ
は、アンドープの下地成長層５２ａの裏面に残留するガ
リウム６４が完全に除去されないためにアンドープの下
地成長層５２ａを完全に除去することができず、マスク
６１が均一に形成されず、さらにマスク６１をパターニ
ングする際に残留するアンドープの下地成長層５２ａが
マスクの役割を果たし、マスク６１を精度良くパターニ
ングすることができないからである。これに対して、塩
酸の比率を硝酸の比率の略３倍とした塩酸と硝酸の混合
溶液（王水）６９を用いた場合には、ガリウム６４を完
全に除去することができるため、ＲＩＥによる異方性エ
ッチングによりアンドープの下地成長層５２ａが完全に
除去されてマスク６１を均一に形成することができ、マ
スク６１を精度良くパターニングすることができる。さ
らにマスクの役割を果たす残留したアンドープの下地成
長層５２ａを除去することができるため、異方性エッチ
ングにより均一なエッチングプロファイルで素子分離溝
６２を形成することができ、半導体成長層を残留させる
ことなく精度良く素子分離溝６２を形成することができ
る。また、塩酸の比率を硝酸の比率の略３倍とした塩酸
と硝酸の混合溶液（王水）６９を用いて半導体成長層の
裏面に析出するガリウム６４を完全に除去する場合、表
面に形成された断面略三角形状で六角錐形状の半導体成
長層の底部がドープの下地成長層５２ｂを通して見える
ほど、ガリウム６４を完全に除去することができる。Similar to the first and second semiconductor elements, the case where gallium 64 is removed by isotropic etching using a sodium hydroxide solution and the case where hydrochloric acid is used in which the ratio of hydrochloric acid is approximately 3 times that of nitric acid Compared with the case where the gallium 64 is removed by isotropic etching using a mixed solution of nitric acid (aqua regia) 69, when the sodium hydroxide solution is used, the gallium 64 is not completely removed. When anisotropically etching the underlying growth layer 52 and the growth inhibition film 53 in the process of forming the groove 62, the semiconductor growth layer remains in a convex shape on the separation layer 58a between the elements. This is because the undoped underlayer growth layer 52a cannot be completely removed because the gallium 64 remaining on the back surface of the undoped underlayer growth layer 52a is not completely removed, and the mask 61 is not uniformly formed. This is because the undoped underlying growth layer 52a that remains when patterning 61 plays the role of a mask, and the mask 61 cannot be patterned accurately. On the other hand, when the mixed solution of hydrochloric acid and nitric acid (aqua regia) 69 in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid is used, the gallium 64 can be completely removed. By the anisotropic etching, the undoped underlying growth layer 52a is completely removed, and the mask 61 can be uniformly formed, so that the mask 61 can be patterned accurately. Furthermore, since the remaining undoped underlying growth layer 52a which functions as a mask can be removed, the element isolation trench 62 can be formed with a uniform etching profile by anisotropic etching, and the semiconductor growth layer can be left. Therefore, the element isolation groove 62 can be formed with high accuracy. Further, when the gallium 64 deposited on the back surface of the semiconductor growth layer is completely removed using a mixed solution of hydrochloric acid and nitric acid (aqua regia) 69 in which the ratio of hydrochloric acid is approximately three times that of nitric acid, it is formed on the surface. The gallium 64 can be completely removed so that the bottom of the semiconductor growth layer having a substantially triangular cross section and a hexagonal pyramid shape can be seen through the doped underlying growth layer 52b.
【００９２】このように塩酸の比率が硝酸の比率の略３
倍であるような硝酸と塩酸との混合溶液（王水）を用い
ることにより、アンドープの下地成長層５２ａの裏面に
析出するガリウム６４を完全に除去して、均一に形成さ
れたマスク６１を精度良くパターニングすることがで
き、均一なエッチングプロファイルで素子分離溝６２を
形成することができる。Thus, the ratio of hydrochloric acid is approximately 3 of the ratio of nitric acid.
By using a mixed solution of nitric acid and hydrochloric acid (aqua regia) that is double the amount, gallium 64 deposited on the back surface of the undoped underlayer growth layer 52a is completely removed, and the mask 61 formed uniformly can be precisely manufactured. The patterning can be performed well, and the element isolation groove 62 can be formed with a uniform etching profile.
【００９３】素子分離溝６２を形成した後、にマスク６
１を除去し、ドープの下地成長層５２ｂの裏面にｎ側電
極６３を形成する（図１２（ｌ））のであるが、マスク
２２を除去する際には前述の塩酸と硝酸の混合溶液を用
いることができ、前述と同様に、例えば塩酸の比率が硝
酸の比率の略３倍であるような塩酸と硝酸の混合溶液
（王水）６９を用いてマスク６１を除去することができ
る。この場合、マスク６１を除去した後に露出する素子
の裏面を、良好な電極を形成するのを妨げるアンドープ
の下地成長層５２ａやマスク６１を残留させることなく
完全に除去してより導電性が良好な状態で露出させるこ
とができる。素子の裏面に形成されるｎ側電極６３は、
一例として、Ｔｉ/Ａｌ/Ｐｔ/Ａｕ電極構造であり、蒸
着法などによって形成される。前述のように、例えば塩
酸の比率が硝酸の比率の略３倍であるような塩酸と硝酸
の混合溶液（王水）６９を用いて、レーザアブレーショ
ンによりアンドープの下地成長層５２ａの裏面に析出す
るガリウム６４を完全に除去することができ、アンドー
プの下地成長層５２ａを残留させることなく除去するこ
とができるため、低抵抗で良好なｎ側電極６３を形成す
ることができる。なお、素子の裏面に形成されたｎ側電
極６３を除去して再度素子の裏面にｎ側電極６３を形成
する際に、塩酸の比率が硝酸の比率の略３倍であるよう
な塩酸と硝酸の混合溶液（王水）６９を用いてｎ側電極
６３を完全に除去することができ、再度素子の裏面に低
抵抗で良好なｎ側電極６３を形成することができる。After forming the element isolation groove 62, a mask 6 is formed.
1 is removed, and the n-side electrode 63 is formed on the back surface of the doped underlayer growth layer 52b (FIG. 12 (l)). When the mask 22 is removed, the aforementioned mixed solution of hydrochloric acid and nitric acid is used. As described above, the mask 61 can be removed by using a mixed solution (aqua regia) 69 of hydrochloric acid and nitric acid, for example, in which the ratio of hydrochloric acid is about 3 times the ratio of nitric acid. In this case, the back surface of the element exposed after removing the mask 61 is completely removed without leaving the undoped underlayer growth layer 52a and the mask 61 which prevent formation of a good electrode, and the conductivity is better. It can be exposed in the state. The n-side electrode 63 formed on the back surface of the element is
As an example, it has a Ti / Al / Pt / Au electrode structure and is formed by a vapor deposition method or the like. As described above, for example, a mixed solution (aqua regia) 69 of hydrochloric acid and nitric acid in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid is used to deposit on the back surface of the undoped underlying growth layer 52a by laser ablation. Since the gallium 64 can be completely removed and the undoped underlying growth layer 52a can be removed without remaining, the n-side electrode 63 having a low resistance and good can be formed. When the n-side electrode 63 formed on the back surface of the element is removed and the n-side electrode 63 is formed again on the back surface of the element, the ratio of hydrochloric acid to hydrochloric acid and nitric acid are approximately three times the ratio of nitric acid. The n-side electrode 63 can be completely removed by using the mixed solution (aqua regia) 69, and the low-resistance and good n-side electrode 63 can be formed again on the back surface of the element.
【００９４】以上のように、成長基板５１の裏側からレ
ーザ光の照射によりアブレーションを生じさせて成長基
板５１から半導体成長層を分離した後にアンドープの下
地成長層５２ａの裏面に析出するガリウム６４を塩酸の
比率が硝酸の比率の略３倍であるような塩酸と硝酸の混
合溶液（王水）６９を用いることにより完全に除去する
ことができる。さらに、アンドープの下地成長層５２ａ
の裏面に析出するガリウム６４を塩酸の比率が硝酸の比
率の略３倍であるような塩酸と硝酸の混合溶液（王水）
６９を用いて完全に除去した後、ＲＩＥによる異方性エ
ッチングによりアンドープの下地成長層５２ａを完全に
除去することができる。そのため、半導体素子の裏面に
形成する電極の抵抗値を低下させるのに妨げとなるアン
ドープの下地成長層５２ａの残留を完全に除去して、半
導体素子の裏面に低抵抗で良好なｎ側電極６３を形成す
ることができる。As described above, the gallium 64 deposited on the back surface of the undoped underlying growth layer 52a is hydrochloric acid after the semiconductor growth layer is separated from the growth substrate 51 by causing ablation by irradiating the growth substrate 51 with laser light. Can be completely removed by using a mixed solution (aqua regia) 69 of hydrochloric acid and nitric acid having a ratio of about 3 times the ratio of nitric acid. Furthermore, an undoped underlying growth layer 52a
A solution of hydrochloric acid and nitric acid (aqua regia) in which the ratio of hydrochloric acid to gallium 64 deposited on the back surface of the is about 3 times that of nitric acid.
After being completely removed by using 69, the undoped underlying growth layer 52a can be completely removed by anisotropic etching by RIE. Therefore, the undoped underlying growth layer 52a, which hinders the reduction of the resistance value of the electrode formed on the back surface of the semiconductor element, is completely removed, and the n-side electrode 63 having a low resistance and excellent n-side electrode 63 is formed on the back surface of the semiconductor element. Can be formed.
【００９５】成長基板５１から半導体成長層を分離した
後にドープの下地成長層５２ｂの裏面に析出するガリウ
ム６４を塩酸の比率が硝酸の比率の略３倍であるような
塩酸と硝酸の混合溶液（王水）６９を用いて完全に除去
し、さらにアンドープの下地成長層５２ａを完全に除去
するため、素子分離溝６２を形成する際にエッチングガ
スからドープの下地成長層５２ｂの裏面を保護するマス
ク６１を均一に形成することができる。そのため、マス
ク６１をパターニングする際に精度良くパターニングす
ることができ、均一なエッチングプロファイルで素子分
離溝６２を精度良く形成することができる。After separating the semiconductor growth layer from the growth substrate 51, gallium 64 deposited on the back surface of the doped underlying growth layer 52b is mixed with hydrochloric acid and nitric acid such that the ratio of hydrochloric acid is approximately three times that of nitric acid ( A mask to protect the back surface of the doped underlayer growth layer 52b from the etching gas when the element isolation trench 62 is formed in order to completely remove the undoped underlayer growth layer 52a. 61 can be formed uniformly. Therefore, the patterning of the mask 61 can be accurately performed, and the element isolation trench 62 can be accurately formed with a uniform etching profile.
【００９６】半導体成長層を一時保持用基板４０に形成
された剥離層５８ａ、接着層５９、及び剥離層５８ｂに
保持した後、レーザ光の照射によりアブレーションを生
じさせて成長基板５１から半導体成長層を分離し、ドー
プの下地成長層５２ｂを裏面から素子毎に分離する。そ
の際にドープの下地成長層５２ｂにマスク６１を形成し
て素子毎に分離するため、半導体成長層の素子毎に分離
する際に用いるエッチングガスからドープの下地成長層
５２ｂの裏面を保護することができ、また半導体成長層
は一時保持用基板６０の剥離層５８ａ、接着層５９、及
び剥離層５８ｂに保持されるため、半導体成長層の素子
毎に分離する際に用いるエッチングガスから半導体成長
層を保護することができ、半導体素子のダメージを低減
して歩留り良く半導体素子を形成することができる。After holding the semiconductor growth layer on the peeling layer 58a, the adhesive layer 59, and the peeling layer 58b formed on the temporary holding substrate 40, laser light irradiation causes ablation to cause the semiconductor growth layer to grow from the growth substrate 51. And the doped undergrowth layer 52b is separated from the back surface for each element. At this time, since the mask 61 is formed on the doped underlayer growth layer 52b to separate the elements for each element, the back surface of the doped underlayer growth layer 52b is protected from the etching gas used for separating each element of the semiconductor growth layer. Since the semiconductor growth layer is held by the peeling layer 58a, the adhesive layer 59, and the peeling layer 58b of the temporary holding substrate 60, the semiconductor growth layer is separated from the etching gas used when separating the semiconductor growth layer for each element. Can be protected, damage to the semiconductor element can be reduced, and the semiconductor element can be formed with high yield.
【００９７】[0097]
【発明の効果】本発明の半導体素子の製造方法によれ
ば、成長基板の裏側からのレーザ光照射によるアブレー
ションを生じさせて成長基板から半導体成長層を分離し
た後に半導体成長層の裏面に析出するガリウムを塩酸の
比率が硝酸の比率の略３倍であるような塩酸と硝酸の混
合溶液（王水）を用いることにより完全に除去すること
ができる。According to the method of manufacturing a semiconductor device of the present invention, the semiconductor growth layer is separated from the growth substrate by ablation by irradiation of laser light from the back side of the growth substrate, and then deposited on the back surface of the semiconductor growth layer. Gallium can be completely removed by using a mixed solution of hydrochloric acid and nitric acid (aqua regia) in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid.
【００９８】さらに、半導体成長層の裏面に析出するガ
リウムを塩酸の比率が硝酸の比率の略３倍であるような
塩酸と硝酸の混合溶液（王水）を用いて完全に除去した
後、ＲＩＥによる異方性エッチングにより導電性の良く
ない層を完全に除去して導電性の良い導電層を露出する
ことができる。そのため、ガリウムが析出する裏面に電
極を形成する場合や導電層を露出して露出する導電層に
電極を形成する場合に、電極の抵抗値を低下させるのに
妨げとなるガリウムや導電性の良くない層の残留を完全
に除去して、半導体素子の裏面に低抵抗で良好なｎ側電
極を形成することができる。Further, gallium deposited on the back surface of the semiconductor growth layer is completely removed by using a mixed solution of hydrochloric acid and nitric acid (aqua regia) such that the ratio of hydrochloric acid is about 3 times the ratio of nitric acid, and then RIE is performed. By anisotropic etching, the layer having poor conductivity can be completely removed to expose the conductive layer having good conductivity. Therefore, when an electrode is formed on the back surface where gallium is deposited or when an electrode is formed on the exposed conductive layer by exposing the conductive layer, gallium or conductivity that hinders reduction of the resistance value of the electrode It is possible to completely remove the residue of the missing layer and form a good n-side electrode with low resistance on the back surface of the semiconductor element.
【００９９】成長基板から半導体成長層を分離した後、
塩酸の比率が硝酸の比率の略３倍であるような塩酸と硝
酸の混合溶液（王水）を用いることにより、半導体成長
層の裏面に析出するガリウム及び、ＲＩＥによる異方性
エッチングにより、導電性の良くない層を完全に除去し
たりすることができるため、素子分離溝を形成する際に
エッチングガスから半導体成長層の裏面を保護するマス
クを均一に形成することができる。そのため、マスクを
パターニングする際に精度良くパターニングすることが
でき、異方性エッチングにより均一なエッチングプロフ
ァイルで素子分離溝を精度良く形成することができる。After separating the semiconductor growth layer from the growth substrate,
By using a mixed solution of hydrochloric acid and nitric acid (aqua regia) in which the ratio of hydrochloric acid is approximately three times the ratio of nitric acid, gallium deposited on the back surface of the semiconductor growth layer and anisotropic etching by RIE are used to conduct electricity. Since it is possible to completely remove the layer having poor properties, it is possible to uniformly form a mask that protects the back surface of the semiconductor growth layer from the etching gas when forming the element isolation trench. Therefore, it is possible to perform patterning with high precision when patterning the mask, and it is possible to accurately form the element isolation groove with a uniform etching profile by anisotropic etching.
【図１】本発明の実施の形態の半導体素子の製造方法に
おける下地成長層、成長阻害膜、及び開口部の形成の工
程を示し、（ａ）は下地成長層形成の工程断面図であ
り、（ｂ）は成長阻害膜形成の工程断面図であり、
（ｃ）は開口部形成の工程断面図である。FIG. 1 shows a step of forming a base growth layer, a growth inhibition film, and an opening in a method for manufacturing a semiconductor device according to an embodiment of the present invention, (a) is a process cross-sectional view of the base growth layer, (B) is a process sectional view of forming a growth inhibition film,
(C) is a process sectional view of forming an opening.
【図２】本発明の実施の形態の半導体素子の製造方法に
おける半導体成長層、ｐ側電極、一時保持用基板による
半導体成長層の保持の工程を示し、（ｄ）は半導体成長
層形成の工程断面図であり、（ｅ）はｐ側電極形成の工
程断面図であり、（ｆ）は一時保持用基板による半導体
成長層保持の工程断面図である。FIG. 2 shows a step of holding a semiconductor growth layer by a semiconductor growth layer, a p-side electrode, and a temporary holding substrate in a method for manufacturing a semiconductor device according to an embodiment of the present invention, and (d) is a step of forming a semiconductor growth layer. 3E is a cross-sectional view, FIG. 3E is a process cross-sectional view of forming a p-side electrode, and FIG.
【図３】本発明の実施の形態の半導体素子の製造方法に
おける半導体成長層の基板からの分離及びガリウムの除
去の工程を示し、（ｇ）は基板からの半導体成長層の分
離を示す工程断面図であり、（ｈ）はガリウム除去の工
程断面図である。FIG. 3 shows a step of separating a semiconductor growth layer from a substrate and removing gallium in a method for manufacturing a semiconductor device according to an embodiment of the present invention, and (g) is a process cross section showing separation of a semiconductor growth layer from a substrate. It is a figure and (h) is a process sectional view of gallium removal.
【図４】本発明の実施の形態の半導体素子の製造方法に
おけるマスクの形成、素子分離溝の形成、及びｎ側電極
の形成の工程を示し、（ｉ）はマスク形成の工程断面図
であり、（ｊ）は素子分離溝形成の工程断面図であり、
（ｋ）はｎ側電極形成の工程断面図である。FIG. 4 shows steps of forming a mask, forming an element isolation groove, and forming an n-side electrode in the method for manufacturing a semiconductor element according to the embodiment of the present invention, and (i) is a sectional view of a step of forming a mask. , (J) are process cross-sectional views for forming the element isolation trench,
(K) is a process sectional view of forming an n-side electrode.
【図５】本発明の実施の形態の半導体素子の製造方法に
おける下地成長層、半導体成長層、及びｐ側電極層の形
成の工程を示し、（ａ）は下地成長層形成の工程断面図
であり、（ｂ）は半導体成長層形成の工程断面図であ
り、（ｃ）はｐ側電極層形成の工程断面図である。FIG. 5 shows a step of forming a base growth layer, a semiconductor growth layer, and a p-side electrode layer in a method for manufacturing a semiconductor device according to an embodiment of the present invention, (a) is a process cross-sectional view of the base growth layer formation. Yes, (b) is a process sectional view of forming a semiconductor growth layer, and (c) is a process sectional view of forming a p-side electrode layer.
【図６】本発明の実施の形態の半導体素子の製造方法に
おける一時保持用基板による半導体成長層の保持、成長
基板からの分離、及びガリウムの除去の工程を示し、
（ｄ）は一時保持用基板による半導体成長層保持の工程
断面図であり、（ｅ）は成長基板からの半導体成長層分
離の工程断面図であり、（ｆ）はガリウム除去の工程断
面図である。FIG. 6 shows steps of holding a semiconductor growth layer by a temporary holding substrate, separating it from the growth substrate, and removing gallium in the method for manufacturing a semiconductor device according to the embodiment of the present invention,
(D) is a process sectional view of holding a semiconductor growth layer by a temporary holding substrate, (e) is a process sectional view of separating a semiconductor growth layer from a growth substrate, and (f) is a process sectional view of gallium removal. is there.
【図７】本発明の実施の形態の半導体素子の製造方法に
おける下地成長層の除去、マスクの形成、及び素子分離
溝の形成の工程を示し、（ｇ）は下地成長層除去の工程
断面図であり、（ｈ）はマスク形成の工程断面図であ
り、（ｉ）は素子分離溝形成の工程断面図である。FIG. 7 shows steps of removing the underlayer growth layer, forming a mask, and forming an element isolation groove in the method for manufacturing a semiconductor device according to the embodiment of the present invention, and (g) is a sectional view of the step of removing the underlayer growth layer. 3H is a process sectional view of mask formation, and FIG. 7I is a process sectional view of element isolation trench formation.
【図８】本発明の実施の形態の半導体素子の製造方法に
おけるｎ側電極の形成の工程を示し、（ｋ）はｎ側電極
形成の工程断面図である。FIG. 8 shows a step of forming an n-side electrode in the method for manufacturing a semiconductor element according to the embodiment of the present invention, and (k) is a sectional view of a step of forming the n-side electrode.
【図９】本発明の実施の形態の半導体素子の製造方法に
おける下地成長層、成長阻害膜、及び開口部の形成の工
程を示し、（ａ）は下地成長層形成の工程断面図であ
り、（ｂ）は成長阻害膜形成の工程断面図であり、
（ｃ）は開口部形成の工程断面図である。FIG. 9 shows a step of forming a base growth layer, a growth inhibition film, and an opening in the method for manufacturing a semiconductor device according to the embodiment of the present invention, (a) is a process cross-sectional view of the base growth layer, (B) is a process sectional view of forming a growth inhibition film,
(C) is a process sectional view of forming an opening.
【図１０】本発明の実施の形態の半導体素子の製造方法
における半導体成長層、ｐ側電極、一時保持用基板によ
る半導体成長層の保持の工程を示し、（ｄ）は半導体成
長層形成の工程断面図であり、（ｅ）はｐ側電極形成の
工程断面図であり、（ｆ）は一時保持用基板による半導
体成長層保持の工程断面図である。FIG. 10 shows a step of holding the semiconductor growth layer by the semiconductor growth layer, the p-side electrode, and the temporary holding substrate in the method for manufacturing a semiconductor device according to the embodiment of the present invention, and (d) is a step of forming the semiconductor growth layer. 3E is a cross-sectional view, FIG. 3E is a process cross-sectional view of forming a p-side electrode, and FIG.
【図１１】本発明の実施の形態の半導体素子の製造方法
における半導体成長層の基板からの分離、ガリウムの除
去、及びアンドープの下地成長層の除去の工程を示し、
（ｇ）は基板からの半導体成長層の分離を示す工程断面
図であり、（ｈ）はガリウム除去の工程断面図であり、
（ｉ）はアンドープの下地成長層除去の工程断面図であ
る。FIG. 11 shows steps of separating a semiconductor growth layer from a substrate, removing gallium, and removing an undoped underlying growth layer in a method for manufacturing a semiconductor device according to an embodiment of the present invention,
(G) is a process cross-sectional view showing separation of the semiconductor growth layer from the substrate, (h) is a process cross-sectional view of gallium removal,
(I) is a process cross-sectional view of removing an undoped underlying growth layer.
【図１２】本発明の実施の形態の半導体素子の製造方法
におけるマスクの形成、素子分離溝の形成、及びｎ側電
極の形成の工程を示し、（ｊ）はマスク形成の工程断面
図であり、（ｋ）は素子分離溝形成の工程断面図であ
り、（ｌ）はｎ側電極形成の工程断面図である。FIG. 12 shows a step of forming a mask, forming an element isolation groove, and forming an n-side electrode in the method of manufacturing a semiconductor element according to the embodiment of the present invention, and (j) is a sectional view of a step of forming a mask. , (K) are process cross-sectional views for forming the element isolation trench, and (l) is a process cross-sectional view for forming the n-side electrode.
【図１３】本発明の実施の形態の素子の製造方法におけ
る素子裏面のガリウム除去の写真である。FIG. 13 is a photograph of gallium removal on the back surface of the device in the device manufacturing method according to the embodiment of the present invention.
１１，３１，５１ 成長基板 １２，３２，５２ 下地成長層 １３，５３ 成長阻害膜 １３ａ，５３ａ 開口部 １４ａ，５４ａ アンドープ層 １４，３４，５４ 第一導電層 １５，３５，５５ 活性層 １６，３６，５６ 第二導電層 １７，３９，５７ ｐ側電極 １８ａ，１８ｂ，４２，５８ａ，５８ｂ 剥離層 １９，４１，５９ 接着層 ２０，４０，６０ 一時保持用基板 ２１，４６，６４ ガリウム ２２，４３，６１ マスク ２３，４４，６２ 素子分離溝 ２４，４５，６３ ｎ側電極 ３３ ｎ側コンタクト層 ３７ ｐ側コンタクト層 ３９ａ ｐ側電極層 ５２ａ アンドープの下地成長層 ５２ｂ ドープの下地成長層 ２９，４９，６９ 塩酸と硝酸の混合溶液 11, 31, 51 Growth substrate 12,32,52 Underlying growth layer 13,53 Growth inhibition film 13a, 53a opening 14a, 54a Undoped layer 14, 34, 54 First conductive layer 15,35,55 Active layer 16, 36, 56 Second conductive layer 17, 39, 57 p-side electrode 18a, 18b, 42, 58a, 58b Release layer 19,41,59 Adhesive layer 20, 40, 60 Temporary holding substrate 21,46,64 gallium 22,43,61 mask 23,44,62 Element isolation groove 24, 45, 63 n-side electrode 33 n-side contact layer 37 p-side contact layer 39a p-side electrode layer 52a Undoped underlying growth layer 52b Doped underlayer 29,49,69 Mixed solution of hydrochloric acid and nitric acid
フロントページの続き (72)発明者 大畑 豊治 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4G077 AA02 AA03 BE15 DB08 ED06 EF01 FG06 FH08 FJ03 HA02 TA04 TB05 TC14 TC16 TC17 TC19 TK01 5F041 AA41 CA05 CA40 CA65 CA74 CA77 CA82 CA92 5F043 AA05 BB10 Continued front page (72) Inventor Toyoji Ohata 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni -Inside the corporation F-term (reference) 4G077 AA02 AA03 BE15 DB08 ED06 EF01 FG06 FH08 FJ03 HA02 TA04 TB05 TC14 TC16 TC17 TC19 TK01 5F041 AA41 CA05 CA40 CA65 CA74 CA77 CA82 CA92 5F043 AA05 BB10
Claims (20)
と、前記基板に光を照射して前記半導体成長層を前記基
板より分離する工程と、前記半導体成長層の裏面に塩酸
及び硝酸の混合溶液を用いて等方性エッチングを施す工
程とを有することを特徴とする半導体素子の製造方法。1. A step of forming a semiconductor growth layer on a substrate, a step of irradiating the substrate with light to separate the semiconductor growth layer from the substrate, and a mixture of hydrochloric acid and nitric acid on the back surface of the semiconductor growth layer. And a step of performing isotropic etching using a solution.
系化合物半導体を用いて形成されることを特徴とする請
求項１記載の半導体素子の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor growth layer is formed using gallium and a nitride compound semiconductor.
主面に積層する結晶層を形成し、前記主面に平行な面内
に延在する第一導電層、活性層、及び第二導電層を前記
結晶層に形成してなる、若しくは前記基板上に該基板の
主面に対して傾斜した傾斜結晶面を有する結晶層を形成
し、前記傾斜結晶面に平行な面内に延在する第一導電
層、活性層、及び第二導電層を前記結晶層に形成してな
る、ことを特徴とする請求項１記載の半導体素子の製造
方法。3. The semiconductor layer forms a crystal layer to be laminated on a main surface of the substrate on the substrate, and a first conductive layer, an active layer, and a first conductive layer extending in a plane parallel to the main surface. Two conductive layers are formed on the crystal layer, or a crystal layer having a tilted crystal plane tilted with respect to the main surface of the substrate is formed on the substrate and extends in a plane parallel to the tilted crystal plane. 2. The method for manufacturing a semiconductor element according to claim 1, wherein the existing first conductive layer, active layer, and second conductive layer are formed on the crystal layer.
酸の比率の略三倍であることを特徴とする請求項１記載
の半導体素子の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein a ratio of the hydrochloric acid in the mixed solution is approximately three times that of the nitric acid.
記基板の裏面から照射して、前記光の照射によりアブレ
ーションが生じて分離することを特徴とする請求項１記
載の半導体素子の製造方法。5. The semiconductor device according to claim 1, wherein the substrate is light-transmissive, and the light is irradiated from the back surface of the substrate, and ablation is generated by the irradiation of the light to separate the substrates. Manufacturing method.
導体成長層との界面において分離することを特徴とする
請求項１記載の半導体素子の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor growth layer is separated at an interface between the substrate and the semiconductor growth layer.
ングにより前記半導体成長層の導電層が露出することを
特徴とする請求項１記載の半導体素子の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive layer of the semiconductor growth layer is exposed by the isotropic etching using the mixed solution.
素子分離溝を形成されて複数の素子に分離されることを
特徴とする請求項１記載の半導体素子の製造方法。8. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor growth layer is separated into a plurality of devices by forming a device isolation groove from the back side of the substrate.
面にマスクを形成した後、該マスクをパターニングして
形成することを特徴とする請求項１記載の半導体素子の
製造方法。9. The method of manufacturing a semiconductor device according to claim 1, wherein the device isolation groove is formed by forming a mask on the back surface of the semiconductor growth layer and then patterning the mask.
形成することを特徴とする請求項１記載の半導体素子の
製造方法。10. The method of manufacturing a semiconductor device according to claim 1, wherein one electrode is formed on the back surfaces of the plurality of devices.
記基板に光が照射されて前記半導体成長層が前記基板よ
り分離された後、前記半導体成長層の裏面に塩酸及び硝
酸の混合溶液を用いて等方性エッチングを施してなるこ
とを特徴とする半導体素子。11. A semiconductor growth layer is formed on a substrate, the substrate is irradiated with light to separate the semiconductor growth layer from the substrate, and then a mixed solution of hydrochloric acid and nitric acid is applied to the back surface of the semiconductor growth layer. A semiconductor device characterized by being isotropically etched.
物系化合物半導体を用いて形成されることを特徴とする
請求項１１記載の半導体素子。12. The semiconductor device according to claim 11, wherein the semiconductor growth layer is formed using gallium and a nitride compound semiconductor.
の主面に積層する結晶層を形成し、前記主面に平行な面
内に延在する第一導電層、活性層、及び第二導電層を前
記結晶層に形成してなる、若しくは前記基板上に該基板
の主面に対して傾斜した傾斜結晶面を有する結晶層を形
成し、前記傾斜結晶面に平行な面内に延在する第一導電
層、活性層、及び第二導電層を前記結晶層に形成してな
る、ことを特徴とする請求項１１記載の半導体素子。13. The semiconductor layer forms a crystal layer to be laminated on a main surface of the substrate on the substrate, and extends in a plane parallel to the main surface with a first conductive layer, an active layer, and a first conductive layer. Two conductive layers are formed on the crystal layer, or a crystal layer having a tilted crystal plane tilted with respect to the main surface of the substrate is formed on the substrate and extends in a plane parallel to the tilted crystal plane. The semiconductor device according to claim 11, wherein the existing first conductive layer, active layer, and second conductive layer are formed on the crystal layer.
硝酸の比率の略三倍であることを特徴とする請求項１１
記載の半導体素子。14. The mixed solution according to claim 11, wherein the ratio of the hydrochloric acid is about three times the ratio of the nitric acid.
The semiconductor device described.
前記基板の裏面から照射して、前記光の照射によりアブ
レーションが生じて分離することを特徴とする請求項１
１記載の半導体素子。15. The substrate is light-transmissive, and the light is irradiated from the back surface of the substrate, and ablation occurs by the irradiation of the light to separate the substrates.
1. The semiconductor device according to 1.
半導体成長層との界面において分離することを特徴とす
る請求項１１記載の半導体素子。16. The semiconductor device according to claim 11, wherein the semiconductor growth layer is separated at an interface between the substrate and the semiconductor growth layer.
チングにより前記半導体成長層の導電層が露出すること
を特徴とする請求項１１記載の半導体素子。17. The semiconductor device according to claim 11, wherein the conductive layer of the semiconductor growth layer is exposed by the isotropic etching using the mixed solution.
ら素子分離溝を形成されて複数の素子に分離されること
を特徴とする請求項１１記載の半導体素子。18. The semiconductor device according to claim 11, wherein the semiconductor growth layer is separated into a plurality of devices by forming a device isolation groove from the back side of the substrate.
裏面にマスクを形成した後、該マスクをパターニングし
て形成することを特徴とする請求項１１記載の半導体素
子。19. The semiconductor device according to claim 11, wherein the device isolation groove is formed by forming a mask on the back surface of the semiconductor growth layer and then patterning the mask.
形成することを特徴とする請求項１１記載の半導体素
子。20. The semiconductor device according to claim 11, wherein one electrode is formed on the back surfaces of the plurality of devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385599A JP2003188142A (en) | 2001-12-19 | 2001-12-19 | Method for manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385599A JP2003188142A (en) | 2001-12-19 | 2001-12-19 | Method for manufacturing semiconductor device and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003188142A true JP2003188142A (en) | 2003-07-04 |
Family
ID=27594967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001385599A Abandoned JP2003188142A (en) | 2001-12-19 | 2001-12-19 | Method for manufacturing semiconductor device and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003188142A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535152A (en) * | 2004-04-29 | 2007-11-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor chip manufacturing method and semiconductor chip |
| US7442644B2 (en) | 2004-07-21 | 2008-10-28 | Nichia Corporation | Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same |
| JP2009010426A (en) * | 2008-10-10 | 2009-01-15 | Panasonic Electric Works Co Ltd | Method of manufacturing light emitting element |
| JP2009010427A (en) * | 2008-10-10 | 2009-01-15 | Panasonic Electric Works Co Ltd | Method of manufacturing light emitting element |
| KR101203365B1 (en) * | 2004-05-06 | 2012-11-21 | 크리, 인코포레이티드 | LIFT-OFF PROCESS FOR GaN FILMS FORMED ON SiC SUBSTRATE AND DEVICES FABRICATED USING THE METHOD |
-
2001
- 2001-12-19 JP JP2001385599A patent/JP2003188142A/en not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535152A (en) * | 2004-04-29 | 2007-11-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor chip manufacturing method and semiconductor chip |
| US7897423B2 (en) | 2004-04-29 | 2011-03-01 | Osram Opto Semiconductors Gmbh | Method for production of a radiation-emitting semiconductor chip |
| JP4653804B2 (en) * | 2004-04-29 | 2011-03-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor chip manufacturing method and semiconductor chip |
| US8273593B2 (en) | 2004-04-29 | 2012-09-25 | Osram Opto Semiconductors Gmbh | Method for production of a radiation-emitting semiconductor chip |
| KR101361630B1 (en) | 2004-04-29 | 2014-02-11 | 오스람 옵토 세미컨덕터스 게엠베하 | Method for production a radiation-emitting semi-conductor chip |
| DE112004002809B4 (en) | 2004-04-29 | 2023-11-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Method for producing a radiation-emitting semiconductor chip and semiconductor chip produced by this method |
| DE112004002809B9 (en) | 2004-04-29 | 2024-02-01 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Method for producing a radiation-emitting semiconductor chip and semiconductor chip produced by this method |
| KR101203365B1 (en) * | 2004-05-06 | 2012-11-21 | 크리, 인코포레이티드 | LIFT-OFF PROCESS FOR GaN FILMS FORMED ON SiC SUBSTRATE AND DEVICES FABRICATED USING THE METHOD |
| US7442644B2 (en) | 2004-07-21 | 2008-10-28 | Nichia Corporation | Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same |
| JP2009010426A (en) * | 2008-10-10 | 2009-01-15 | Panasonic Electric Works Co Ltd | Method of manufacturing light emitting element |
| JP2009010427A (en) * | 2008-10-10 | 2009-01-15 | Panasonic Electric Works Co Ltd | Method of manufacturing light emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI377697B (en) | Method for growing a nitride-based iii-v group compound semiconductor | |
| TWI228323B (en) | Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof | |
| US7002182B2 (en) | Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit | |
| KR100867541B1 (en) | Method of manufacturing vertical light emitting device | |
| US20100295088A1 (en) | Textured-surface light emitting diode and method of manufacture | |
| US7033858B2 (en) | Method for making Group III nitride devices and devices produced thereby | |
| US8283677B2 (en) | Nitride semiconductor light-emitting device | |
| US20130140592A1 (en) | Light emitting diode with improved light extraction efficiency and methods of manufacturing same | |
| US20030222263A1 (en) | High-efficiency light-emitting diodes | |
| JP3969029B2 (en) | Manufacturing method of semiconductor device | |
| US9337388B2 (en) | Method for producing a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component | |
| EP2740162A1 (en) | Light emitting diode with nanostructured layer and methods of making and using | |
| TWI617045B (en) | Light emitting device with nanorod therein and the forming method thereof | |
| US20240079856A1 (en) | Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region | |
| JP2012028773A (en) | Semiconductor light-emitting element and manufacturing method of the same | |
| JP5366518B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP5178383B2 (en) | Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and lamp | |
| US20050079642A1 (en) | Manufacturing method of nitride semiconductor device | |
| JP4899266B2 (en) | Manufacturing method of semiconductor device | |
| US8790940B2 (en) | Method for making light emitting diode | |
| JP2003188142A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP2007242669A (en) | Semiconductor light emitting device, and its fabrication process | |
| JP2003188412A (en) | Method of manufacturing semiconductor element and semiconductor element | |
| JP4834920B2 (en) | Manufacturing method of semiconductor device | |
| JP2006186257A (en) | Manufacturing method of semiconductor light emitting element, integrated semiconductor light emitting device, apparatus for displaying image, and lighting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050517 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060406 |