JP2003179058A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003179058A JP2003179058A JP2001378473A JP2001378473A JP2003179058A JP 2003179058 A JP2003179058 A JP 2003179058A JP 2001378473 A JP2001378473 A JP 2001378473A JP 2001378473 A JP2001378473 A JP 2001378473A JP 2003179058 A JP2003179058 A JP 2003179058A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- barrier film
- wiring
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
ロセスにおける選択性を向上し、配線間の導通による動
作不良を解消する。 【解決手段】 銅を含む金属配線上に、無電解メッキ法
により銅拡散防止機能を有するバリア膜を形成するに際
し、バリア膜を無電解メッキ法により成膜する前に、金
属配線が形成されていない部分をエッチングする。エッ
チングとしては、フッ酸を用いたウエットエッチング、
又はドライエッチングである。あるいは、バリア膜を無
電解メッキ法により成膜した後、キレート剤を含むアル
カリ系薬液又は弱酸性の薬液を洗浄液として洗浄する。
アルカリ系薬液には、界面活性剤を混入してもよい。
Description
を有する半導体装置の製造方法に関するものである。
度集積回路(以下、半導体装置と称する。)の微細な配
線の材料として、アルミニウム系合金が用いられてい
る。しかしながら、半導体装置の高速化をさらに高める
ためには、配線用材料として、より比抵抗の低い銅や銀
等を用いる必要がある。特に、銅は、比抵抗が1.8μ
Ωcmと低く、半導体装置の高速化に有利な上に、エレ
クトロマイグレーション耐性がアルミニウム系合金に比
べて一桁ほど高いため、次世代の材料として期待されて
いる。
イエッチングが容易でないために、いわゆるダマシン法
が用いられている。これは、例えば酸化シリコンからな
る層間絶縁膜に予め所定の溝を形成し、その溝に配線材
料(銅)を埋め込んだ後、余剰の配線材料を化学機械研
磨(Chemical Mechanical Polising:以下、CMPと称
する。)により除去し、配線を形成する方法である。さ
らに、接続孔(Via)と配線溝(Trench)を形成した
後、一括して配線材料を埋め込み、余剰配線材料をCM
Pにより除去するデュアルダマシン法も知られている。
て用いられる。その際、絶縁膜への銅の拡散を防止する
目的で、上層配線を形成する前に、窒化シリコン、炭化
シリコン等からなるバリア膜が形成されている。
ンは、酸化シリコンよりも比誘電率が大きく、配線容量
を上昇させる原因となる。また、銅配線と窒化シリコ
ン、炭化シリコン等からなるバリア膜との界面は、エレ
クトロマイグレーション(EM)耐性に劣るという問題
もある。
に、銅配線上にメタル系の銅拡散防止材料を成膜する方
法も知られており、例えば、TiN等を全面に成膜し、
CMPにて銅配線上のみTiN等を残す方法や、WをC
VD法により銅配線上に選択的に成膜する方法等が提案
されている。ただし、これらの方法では、真空装置の汚
染等、製造上の問題がある。
る技術として、Co系材料を無電解メッキ法により銅配
線上に形成する方法が開発されている。この技術では、
先の2つの技術と比較して、簡単な装置で低コストでの
配線形成が可能であり、非常に有力な技術と言える。
選択的な形成という点で、大きな課題を残している。す
なわち、銅配線上へのCo系材料の無電解メッキによる
被覆においては、確実に銅配線上のみに選択的に成膜さ
せることが難しく、この点に技術障壁がある。
れていないフィールド部の全面に成膜プロセスを行う
が、何かしら核になるものが存在すると、フィールド部
上であってもCo系被覆膜が形成されてしまい、選択性
を劣化させてしまう。デザインルールの縮小化に伴い、
配線間のデザインルールも縮小化されるが、Co系被覆
メタルプロセスの選択性の劣化は、配線間の導通原因と
なり、半導体装置の動作不良の原因となる。
を解消することを目的に提案されたものである。すなわ
ち、本発明は、無電解メッキによるメタル系バリア膜被
覆プロセスにおける選択性の向上を図り、配線間の導通
による動作不良のない信頼性の高い半導体装置を製造し
得る半導体装置の製造方法を提供することを目的とす
る。
めに、本願の第1の発明は、銅を含む金属配線上に、無
電解メッキ法により銅拡散防止機能を有するバリア膜を
形成する半導体装置の製造方法において、上記バリア膜
を無電解メッキ法により成膜する前に、金属配線が形成
されていない部分をエッチングすることを特徴とするも
のである。
メッキ法では銅配線上及びフィールド部上の2種類の表
面上にメッキ液に曝されることになるが、そのうち銅配
線上にのみバリア膜が成膜され、フィールド部上には成
膜されないようにする必要がある。原理的には、銅配線
上への成膜に関しては、銅が金属であるため、バリア膜
は問題なく成膜され、一方、フィールド部には金属が存
在しないため、電子を供給することができず、バリア膜
は成膜されない筈である。しかしながら、バリア膜の無
電解メッキによる成膜プロセスは、CMP後に行うプロ
セスであり、CMPされた後の表面がバリア膜を選択的
に成膜できるような理想的な表面になっていないことが
多い。
より成膜する前に、金属配線が形成されていない部分を
予めエッチングすることにより、バリア膜を選択的に成
膜できるような表面状態に移行し、所望の選択性を達成
する。これにより、バリア膜が金属配線上にのみ選択的
に形成され、配線間の導通が解消される。
配線上に、無電解メッキ法により銅拡散防止機能を有す
るバリア膜を形成する半導体装置の製造方法において、
上記バリア膜を無電解メッキ法により成膜した後、キレ
ート剤を含むアルカリ系薬液又は弱酸性の薬液を洗浄液
として洗浄することを特徴とするものである。
浄)によって余分なバリア膜が除去される。したがっ
て、バリア膜が金属配線上にのみ選択的に形成され、配
線間の導通が解消される。
より、確実にバリア膜を選択的に形成することが可能と
なるが、これによって、さらに次のような作用がもたら
される。先ず、銅配線で広く用いられている誘電率の高
いSiC、SiN等の絶縁膜バリアを使用する必要がな
くなるので、配線容量が低減でき、半導体装置の高速化
が可能になる。また、配線の微細化に伴い、配線形状が
シュリンクし、EM耐性が劣化する方向にある。EM耐
性の劣化の一つの要因には、絶縁膜(SiC、SiN
等)と銅の界面で発生するボイド形成を挙げることがで
きる。バリア膜を無電解メッキで形成されるメタル膜と
することにより、銅と絶縁膜の接触がなくなり、金属同
士の接触になるので、EM耐性が大幅に向上する。
置の製造方法について、図面を参照しながら詳細に説明
する。
む金属配線を有するものであり、この金属配線上に銅拡
散防止機能を有するバリア膜を形成する。バリア膜とし
ては、コバルト合金やニッケル合金を用い、これを無電
解メッキ法により形成する。ここで、コバルト合金とし
ては、CoP、CoB、CoW、CoMo、CoWP、
CoWB、CoMoP、CoMoB等を挙げることがで
きる。また、ニッケル合金としては、NiWP、NiW
B、NiMoP、NiMoB等を挙げることができる。
さらに、CoとNiの両方が合金化されたもの、WとM
oの両方が合金化された組み合わせ等も挙げることがで
きる。タングステンやモリブデンをコバルトやニッケル
に添加することで、銅拡散防止効果が増大する。また、
無電解メッキで副次的に混入されることになるリンやホ
ウ素も、成膜されたコバルトやニッケルを微細な結晶構
造とし、銅拡散防止効果に寄与する。
を有するバリア膜を形成することで、金属配線上にのみ
選択的に形成することができ、バリア膜をエッチングす
る工程を省略することができる。なお、銅を含む金属配
線上に無電解メッキ法によりバリア膜を形成するには、
金属配線層表面に触媒性の高い金属であるPd等を用い
て触媒活性化処理を施さなければならない。その前処理
方法は以下に示す通りである。
ぬれ性を向上させる。 酸処理:2〜3%の塩酸等で中和すると同時に、表面
の酸化しているCuを除去する。 Pd置換処理:PdCl2の塩酸溶液を用い、金属配
線の最表面をPdで置換し、触媒活性層を形成する。こ
れは、置換メッキで、異種金属のイオン化傾向の相違を
利用するものである。CuはPdに比べ電気化学的に卑
な金属であるから、溶液中での溶解に伴って放出される
電子が、溶液中の貴金属であるPdに転移し、卑金属の
Cu表面上にPdが形成される。したがって、酸化膜、
例えばTEOS上はPdで置換されない。当該処理の具
体例として、例えば、30〜50℃、pH1程度のPd
Cl2の塩酸溶液中で置換メッキ処理を行った。置換す
る金属としては、白金、金、ロジウム等でもよい。 純水リンス
処理は、必要に応じて行えばよい。また、上記脱脂処
理、酸処理、及びPd置換処理における処理方法と
しては、スピンコータを用いてのスピン処理、あるいは
パドル処理、さらにはディッピング処理等を挙げること
ができる。
ッキ表面に、無電解メッキによりCo合金膜あるいはN
i合金膜等をバリア膜として成膜する。前記の通り、触
媒活性化層のPdはCuの表面だけに置換され、無電解
メッキはPdの存在するところにのみ成膜される。した
がって、Cu(金属配線)上のみに選択的なバリア膜成
膜が可能となる。なお、無電解メッキ液の組成、条件例
は下記の通りである。
ン酸、マロン酸、ギ酸等のアンモニウム塩、またはそれ
らの混合物等) 次亜燐酸アンモニウム:2〜200g/l(ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等) 水酸化アンモニウム(TMAH、TMAC、KOH等) 条件 50〜95℃、pH7〜12
モニウムの代わりにホルマリン、グリオキシル酸、ヒド
ラジン等を用いた場合には、バリア膜はリン(P)を含
まない膜となる。また、水素化ホウ素アンモニウム等を
用いれば、リン(P)の代わりにホウ素(B)を含む膜
となる。これは、以下の無電解メッキ液組成においても
同様である。
MoPの場合> 組成 塩化コバルトあるいは塩化ニッケル:10〜100g/
l(硫酸コバルト、硫酸ニッケル等) グリシン:2〜50g/l(コハク酸、りんご酸、クエ
ン酸、マロン酸、ギ酸等のアンモニウム塩、またはそれ
らの混合物等) タングステン酸アンモニウム:3〜30g/l(モリブ
デン酸アンモニウム) 次亜燐酸アンモニウム:2〜200g/l(ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等) 水酸化アンモニウム(TMAH、TMAC、KOH等) 条件 50〜95℃、pH8〜12
理同様、スピンコータを用いてのスピン処理、あるいは
パドル処理、さらにはディッピング処理等により成膜す
ることが可能である。
ッキの概略方法であるが、銅配線上へのCo系材料等の
無電解メッキによる被覆においては、確実に銅配線上の
みに選択的に成膜させることが難しく、この点に技術障
壁がある。そこで、本発明では、この無電解メッキの前
処理、あるいは後処理を行うことによって、銅配線上に
のみ選択的にバリア膜が形成されるようにする。
属配線が形成されていない部分をエッチングする方法を
挙げることができる。金属配線が形成されていない部分
を予めエッチングすることにより、バリア膜を選択的に
成膜できるような表面状態になり、所望の選択性が達成
される。
絶縁膜をウエット法により2〜50nmエッチングする
方法を挙げることができる。その際、配線となる銅をエ
ッチングすることは許されない。その有効な一つの方法
としては、フッ酸(HF)によるエッチングがある。こ
のとき、フッ酸の濃度に関しては、プロセスマージン等
を考慮して、10%以下に設定することが好ましい。
ルド上の絶縁膜をドライエッチング法により2〜50n
m除去する方法も挙げることができる。ドライエッチン
グにおいても、上記と同様、配線の銅を大きくエッチン
グすることは許されない。そこで、このドライエッチン
グ法としては、CFx、CHxFy等のガス系を用いた
プラズマエッチングや、Ar等の不活性ガスをイオン化
しフィールド上絶縁膜に衝突させて除去するバックスパ
ッタリング法等が好適である。
れは薬液を用いた洗浄処理である。この洗浄処理によっ
て余分なバリア膜が除去され、その結果、バリア膜が金
属配線上にのみ選択的に形成された形となる。
に、アルカリ系の薬液にて洗浄を行う処理を挙げること
ができる。当該アルカリ系薬液には、キレート剤を含ん
だものを用い、フィールド上に残された被覆メタル、及
び被覆メタルを成膜する時に使用される導電性を有する
薬液の残留物をキレート効果で除去する。アルカリ系薬
液に混入されるキレート剤としては、EDTA、HED
TA等のカルボン酸系キレート剤や、ホスホン酸系キレ
ート剤等が使用可能である。
ルを容易に除去できるように、上記アルカリ薬液に界面
活性剤を混入したものを適用する。第3に、さらに強固
にフィールド上に残された被覆メタルを超音波洗浄にて
物理的に除去し、その後、キレート剤を含んだアルカリ
薬液、またはキレート剤及び界面活性剤を含んだアルカ
リ薬液にて洗浄を行う。第4に、弱酸性の薬液にて、フ
ィールド上に残された被覆メタルエッチングする。ただ
し、このときには、金属配線上に成膜された被覆メタル
のエッチング量が10nm以下になるように制御する。
なお、以上の各方法において、洗浄方式に関しては、デ
ィップ式の洗浄、枚葉式の洗浄のいずれであってもよ
い。
成プロセスであるが、上記前処理(エッチング)、後処
理(薬液処理)は、それぞれ単独に行ってもよいし、こ
れらを組み合わせて実施することも可能である。
した具体的な配線形成例について説明する。なお、本例
では、説明を簡略化するために、配線溝のみの構造とし
たが、配線溝と孔とを同時に加工するデュアルダマシン
構造でも、孔のみのシングルダマシン構造でも構わな
い。
示すように、絶縁膜1に配線を形成する溝(配線溝)2
を形成する。配線と配線を電気的に絶縁する絶縁膜1に
は、周知の絶縁材料であれば任意のものを使用すること
ができ、例えば酸化膜や低誘電率材料膜等が使用可能で
ある。
す。配線材料の成膜工程は、バリアメタル及びシードC
u成膜工程、Cu埋め込み工程とからなる。これによ
り、バリアメタル層3,シードCu膜(図示は省略す
る。)及び配線層4が形成される。バリアメタル層3に
は、Ta、TaN、TiN、WN等のCuに対するバリ
ア性に優れた材料を使用することができる。シードCu
膜は、次のCu埋め込み工程で、電解メッキによりCu
を成膜する際の導電層となるものである。バリアメタル
層3及びシードCu膜の成膜方法は、PVD法やCVD
法等を挙げることができる。それぞれの膜厚に関して
は、デザインルールにもよるが、バリアメタル層3に関
しては50nm以下、シードCu膜に関しては200n
m以下が望ましい。Cu埋め込み工程では、電解メッキ
法が広く採用されているが、これに限らず、例えばCV
D法でも問題はない。その膜厚は、配線溝2の深さによ
り異なるが、目安として2.0μm以下であることが好
ましい。
配線形成工程を示すものである。一般的に適用されてい
る技術は、CMPによる研磨である。この工程では、溝
部にのみ配線材料を残すように、絶縁膜1のところで制
御よく研磨をストップし、さらには、絶縁膜1上にはこ
れら配線材料が残らないようにコントロールする必要が
ある。CMPによる研磨工程では、Cu及びバリアメタ
ルの2種類以上の材料を研磨除去しなければならないの
で、研磨する材料により研磨液(スラリー)、研磨条件
等をコントロールする必要がある。そのため、複数ステ
ップの研磨が必要な場合もある。
によるバリア膜の形成を行うが、ここでは、図1(d)
に示すように、配線層4が形成されていない絶縁膜1の
表面を2〜50nmエッチングした後、図1(e)に示
すように、バリア膜5を無電解メッキ法により成膜す
る。図1(d)におけるエッチングや、図1(e)にお
ける無電解メッキによるバリア膜の形成は、先に述べた
通りである。本例では、エッチングに0.5%HFを用
いた。
行わなかったときの配線間リーク特性である。フィール
ド内部に存在する何らかの核が原因となって配線間リー
ク特性を劣化させている可能性があるため、CMPによ
るオーバー研磨をパラメータとして変化させ、特性の測
定を行った。図2において、「initial」とは、被覆メ
タル成膜前の配線間リーク特性であり、いずれの条件で
も被覆メタル成膜前には良好なリーク特性を示してい
る。ただし、この結果からもわかるように、オーバー研
磨を行っても、被覆メタル成膜後の配線間リーク特性
は、特に配線間スペース幅の小さいものでは、被覆メタ
ル成膜前の特性に戻っておらず、選択性が悪いことが実
証された。これは、配線形成工程のCMPによる研磨
で、フィールド上に選択性を劣化させる要因を擦り込ん
でいる結果と考えられる。
(エッチング)を実施したときの配線間リーク特性を示
す。この場合には、配線幅の狭いものでも、被覆メタル
成膜後の配線間リーク特性は、成膜前の配線間リーク特
性と同等である。すなわち、被覆メタル成膜前の前処理
の効果があり、十分に半導体の配線として使用するに値
する特性が得られたことを意味する。
液洗浄)を行った場合の測定結果について説明する。配
線形成の工程は、先の例と同様、図1に示す通りである
が、ここでは図1(d)に示すエッチング工程の代わり
に、図1(e)のバリア膜成膜工程後に薬液による洗浄
処理を行った。
メタル選択性を示す結果を電気特性である配線間リーク
特性を用いて示す。なお、ここでの被覆メタル成膜後の
処理には、前述のアルカリ系の薬液にキレート剤が混入
された薬液を適用しているが、他の薬液を適用しても同
様な結果が得られた。また、洗浄方式に関しては枚葉式
洗浄方式を用いているが、洗浄方式はこれに限定される
ことはなく、例えばディップ式を採用することもでき
る。
あり、被覆メタル処理後の後処理時間をそれぞれ60
秒、120秒としたものである。また、被覆メタルの選
択性に焦点があるので、配線幅の依存性をパラメータと
してある。図4及び図5において、「initial」とは被
覆メタル成膜前の配線間リーク特性を、「被覆メタル成
膜後」とは被覆メタルを成膜した後に純水のみで洗浄し
たものを、「後処理(60sec)」とは本発明に係る
処理を意味するものであり、かっこ内は処理時間を示
す。
itial」のリーク特性は良好であったが、後処理を行わ
ない場合には、被覆メタルを成膜した後のリーク特性は
「initial」と比較して悪くなっており、「initial」の
リーク電流の2倍〜10倍程度の電流が配線間に流れて
いた。その後、本発明に係る洗浄を適用して被覆メタル
を処理することにより、増大したリーク電流は減少し、
「initial」のリーク電流値に限りなく近い値が得られ
た。したがって、本発明における被覆メタル成膜後の洗
浄には、選択性向上の効果が十分にあることが証明され
た。
明によれば、無電解メッキによるメタル系バリア膜被覆
プロセスにおける選択性の向上を図ることができ、配線
間の導通による動作不良を解消し、信頼性の高い半導体
装置を製造することが可能である。
のような効果も期待できる。すなわち、先ず、Cu配線
上部に被覆メタルを形成することにより、従来技術にお
いて必須であった誘電率の高いSiN,SiC等のバリ
ア絶縁膜が不要となる。そのため、半導体の層間絶縁膜
の実効的な誘電率が減少し、配線容量も同時に減少す
る。したがって、配線速度の向上が期待できる。また、
誘電率の高いSiN,SiC等が不要となるため、半導
体の層間絶縁膜の積層種類及び積層段数が減少すること
となる。このため、層間絶縁膜へのホール及びトレンチ
加工が容易になり、安定した加工プロセスが適用可能と
なる。そして、安定した加工プロセスは、半導体の歩留
まり向上に寄与する。
性は弱いため、エレクトロマイグレーション(EM)を
誘起させる基点となり、EM耐性を劣化させるが、Cu
配線上に被覆メタルを適用することにより、Cu配線と
絶縁膜との界面が存在しなくなるので、EM耐性の向上
が期待できる。また、バリア絶縁膜SiN,SiC等は
圧縮応力の高い膜であり、ストレスマイグレーション
(SM)、EM耐性を劣化させる要因であるが、本発明
においてはこれらのバリア絶縁膜は不要となるため、S
M,EM耐性の向上が期待できる。
示すものであり、(a)は絶縁層への配線溝形成工程を
示す概略断面図、(b)は配線材料埋め込み工程を示す
概略断面図、(c)はCMP研磨工程を示す概略断面
図、(d)はエッチング工程を示す概略断面図、(e)
はバリア膜形成工程を示す概略断面図である。
リーク特性を示す特性図である。
ーク特性を示す特性図である。
間リーク特性を示す特性図である。
線間リーク特性を示す特性図である。
線層、5 バリア膜
Claims (18)
- 【請求項1】 銅を含む金属配線上に、無電解メッキ法
により銅拡散防止機能を有するバリア膜を形成する半導
体装置の製造方法において、 上記バリア膜を無電解メッキ法により成膜する前に、金
属配線が形成されていない部分をエッチングすることを
特徴とする半導体装置の製造方法。 - 【請求項2】 上記エッチングにおいては、2〜50n
mエッチングすることを特徴とする請求項1記載の半導
体装置の製造方法。 - 【請求項3】 上記エッチングは、ウエットエッチング
により行うことを特徴とする請求項1記載の半導体装置
の製造方法。 - 【請求項4】 上記ウエットエッチングは、フッ酸を用
いて行うことを特徴とする請求項3記載の半導体装置の
製造方法。 - 【請求項5】 上記エッチングは、ドライエッチングに
より行うことを特徴とする請求項1記載の半導体装置の
製造方法。 - 【請求項6】 上記ドライエッチングは、プラズマエッ
チング又はバックスパッタリングにより行うことを特徴
とする請求項5記載の半導体装置の製造方法。 - 【請求項7】 上記バリア膜は、コバルト合金、ニッケ
ル合金から選ばれる少なくとも1種により形成すること
を特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項8】 上記コバルト合金又はニッケル合金は、
タングステン、モリブデン、リン、ホウ素から選ばれる
少なくとも1種を含むことを特徴とする請求項7記載の
半導体装置の製造方法。 - 【請求項9】 上記金属配線上に触媒層を形成し、その
後、無電解メッキ法によりバリア膜を形成することを特
徴とする請求項1記載の半導体装置の製造方法。 - 【請求項10】 上記触媒層は、異種金属のイオン化傾
向の相違を利用して上記金属配線上に選択的に形成する
ことを特徴とする請求項9記載の半導体装置の製造方
法。 - 【請求項11】 銅を含む金属配線上に、無電解メッキ
法により銅拡散防止機能を有するバリア膜を形成する半
導体装置の製造方法において、 上記バリア膜を無電解メッキ法により成膜した後、キレ
ート剤を含むアルカリ系薬液又は弱酸性の薬液を洗浄液
として洗浄することを特徴とする半導体装置の製造方
法。 - 【請求項12】 上記洗浄液として、キレート剤を含む
アルカリ系薬液に界面活性剤を混入したものを用いるこ
とを特徴とする請求項11記載の半導体装置の製造方
法。 - 【請求項13】 上記キレート剤として、カルボン酸系
キレート剤、ホスホン酸系キレート剤から選ばれる少な
くとも1種を用いることを特徴とする請求項11記載の
半導体装置の製造方法。 - 【請求項14】 超音波洗浄の後、上記洗浄液による洗
浄を行うことを特徴とする請求項11記載の半導体装置
の製造方法。 - 【請求項15】 上記バリア膜は、コバルト合金、ニッ
ケル合金から選ばれる少なくとも1種により形成するこ
とを特徴とする請求項11記載の半導体装置の製造方
法。 - 【請求項16】 上記コバルト合金又はニッケル合金
は、タングステン、モリブデン、リン、ホウ素から選ば
れる少なくとも1種を含むことを特徴とする請求項15
記載の半導体装置の製造方法。 - 【請求項17】 上記金属配線上に触媒層を形成し、そ
の後、無電解メッキ法によりバリア膜を形成することを
特徴とする請求項11記載の半導体装置の製造方法。 - 【請求項18】 上記触媒層は、異種金属のイオン化傾
向の相違を利用して上記金属配線上に選択的に形成する
ことを特徴とする請求項17記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001378473A JP2003179058A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001378473A JP2003179058A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003179058A true JP2003179058A (ja) | 2003-06-27 |
Family
ID=19186187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001378473A Pending JP2003179058A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003179058A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008527739A (ja) * | 2005-01-14 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 被覆キャップを有する相互接続構造およびその製造方法 |
US8062955B2 (en) | 2006-06-26 | 2011-11-22 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
JP2011258839A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | 配線構造の形成方法および配線構造 |
JP2012164967A (ja) * | 2011-01-18 | 2012-08-30 | Fujitsu Ltd | 表面被覆方法、並びに半導体装置、及び実装回路基板 |
JP2013515855A (ja) * | 2009-12-23 | 2013-05-09 | ラム リサーチ コーポレーション | 堆積後ウエハ洗浄配合物 |
JP2015137418A (ja) * | 2014-01-24 | 2015-07-30 | 株式会社クオルテック | 配線基板、及び配線基板の製造方法 |
US9691622B2 (en) | 2008-09-07 | 2017-06-27 | Lam Research Corporation | Pre-fill wafer cleaning formulation |
-
2001
- 2001-12-12 JP JP2001378473A patent/JP2003179058A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008527739A (ja) * | 2005-01-14 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 被覆キャップを有する相互接続構造およびその製造方法 |
US8062955B2 (en) | 2006-06-26 | 2011-11-22 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
US9691622B2 (en) | 2008-09-07 | 2017-06-27 | Lam Research Corporation | Pre-fill wafer cleaning formulation |
JP2013515855A (ja) * | 2009-12-23 | 2013-05-09 | ラム リサーチ コーポレーション | 堆積後ウエハ洗浄配合物 |
US9476018B2 (en) | 2009-12-23 | 2016-10-25 | Lam Research Corporation | Wafer cleaning formulation |
JP2011258839A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | 配線構造の形成方法および配線構造 |
JP2012164967A (ja) * | 2011-01-18 | 2012-08-30 | Fujitsu Ltd | 表面被覆方法、並びに半導体装置、及び実装回路基板 |
JP2015137418A (ja) * | 2014-01-24 | 2015-07-30 | 株式会社クオルテック | 配線基板、及び配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5969422A (en) | Plated copper interconnect structure | |
TWI290736B (en) | Semiconductor device and method for production thereof | |
US6977224B2 (en) | Method of electroless introduction of interconnect structures | |
US7008872B2 (en) | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures | |
US5824599A (en) | Protected encapsulation of catalytic layer for electroless copper interconnect | |
US20050014359A1 (en) | Semiconductor device manufacturing method | |
US7135098B2 (en) | Copper interconnect seed layer treatment methods and apparatuses for treating the same | |
US7285494B2 (en) | Multiple stage electroless deposition of a metal layer | |
US7476974B2 (en) | Method to fabricate interconnect structures | |
US20020064592A1 (en) | Electroless method of seed layer depostion, repair, and fabrication of Cu interconnects | |
JP2004031586A5 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008503093A (ja) | 集積回路電子機器における金属内部配線のキャッピング | |
US20020127348A1 (en) | Method for depositing copper or a copper alloy | |
KR101170560B1 (ko) | 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물 | |
JP2003179000A (ja) | 半導体装置及びその製造方法 | |
JP2003179058A (ja) | 半導体装置の製造方法 | |
JP3820329B2 (ja) | 半導体基板のめっき方法 | |
JP2003179057A (ja) | 半導体装置及びその製造方法 | |
US20040248403A1 (en) | Method for forming electroless metal low resistivity interconnects | |
JP2006120664A (ja) | 半導体装置の製造方法 | |
JP2005536628A (ja) | 無電解堆積法 | |
JP2007027177A (ja) | 半導体装置の製造方法 | |
KR100783989B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR100622637B1 (ko) | 반도체 소자의 금속배선 구조 및 그 형성방법 | |
US20060270234A1 (en) | Method and composition for preparing a semiconductor surface for deposition of a barrier material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20041118 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050202 |
|
A977 | Report on retrieval |
Effective date: 20060413 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Effective date: 20060616 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |