JP2003178977A - Semiconductor crystal and method for manufacturing it - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an effective structure and a method for manufacturing it in manufacturing a crystal having a lattice constant different from that of that of Si on an Si substrate. <P>SOLUTION: A buffer layer comprising a IV group element is formed on a porous Si, on which a crystal layer having a lattice constant different from that of an Si single crystal is deposited. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体結晶層の構
造並びに製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor crystal layer structure and manufacturing method.

【０００２】[0002]

【従来の技術】近年Ｓｉ基板上に、単結晶Ｓｉとは大き
く異なる格子定数をもつ異種の結晶層を堆積する技術が
注目されている。例えば、Ｓｉ基板上にバッファ層と呼
ばれる結晶層を設け、その上に歪んだＳｉや、Ｇｅや、
ＧａＡｓ等の結晶層を設け、デバイスを形成する技術が
これにあたる。このような技術が注目されているのは、
安価なＳｉ基板と高度なＳｉプロセスを使用して、単結
晶Ｓｉだけを使用するよりも高性能な半導体デバイスが
実現できるからである。また、同一の基板上で、Ｓｉデ
バイスとこの混載が可能になり、回路の集積度を飛躍的
に向上させることもできる。2. Description of the Related Art In recent years, attention has been paid to a technique for depositing a different type of crystal layer having a lattice constant greatly different from that of single crystal Si on a Si substrate. For example, a crystal layer called a buffer layer is provided on a Si substrate, and strained Si, Ge, or
This is a technique for forming a device by providing a crystal layer such as GaAs. The focus of attention on such technology is
This is because an inexpensive Si substrate and an advanced Si process can be used to realize a semiconductor device with higher performance than that using only single crystal Si. Further, this device and the Si device can be mounted together on the same substrate, and the degree of integration of the circuit can be dramatically improved.

【０００３】従来このような技術は以下に詳しく述べる
ようなバッファ堆積技術を導入することで実現されてき
た。Conventionally, such a technique has been realized by introducing a buffer deposition technique as described in detail below.

【０００４】まず、歪Ｓｉ層は、単結晶Ｓｉ基板上に厚
いＳｉ_1-xＧｅ_x結晶からなるバッファ層と呼ばれる結晶
層を堆積し、その上にＳｉを堆積することで作製されて
いる。Ｓｉ_1-xＧｅ_x結晶はＳｉよりも大きな格子定数を
持つ結晶であるので、基板平面内の格子をＳｉに整合さ
せた状態でＳｉ_1-xＧｅ_x結晶を成長させると、Ｓｉ_{1- x}
Ｇｅ_x結晶には、非常に大きな圧縮性の歪が生じる。そ
して、ある一定以上の膜厚（臨界膜厚）を超えてＳｉ
_1-xＧｅ_x結晶を堆積すると、Ｓｉ基板と、Ｓｉ_1-xＧｅ_x
層の間に転位が発生し、歪が緩和する。その結果、Ｓｉ
_1-xＧｅ_xの基板平面内の格子間隔はバルクＳｉ結晶基板
の格子間隔よりも大きくなる（この状態を緩和した状態
と言う）。そしてこの緩和したＳｉ_1-xＧｅ_x結晶バッフ
ァ層の上にＳｉ結晶層をエピタキシャルに堆積すると、
Ｓｉ結晶層の平面方向の格子間隔は、Ｓｉ_1-xＧｅ_x結晶
の格子間隔と一致し、引っ張り応力を受ける形になり、
歪Siが作製できる（なお、以下では、上記のＳｉ_1-xＧ
ｅ_x結晶のように、格子緩和を起こし、単結晶Ｓｉより
も大きな格子間隔をもつ結晶層のことを、緩和バッファ
層と呼ぶ）。First, the strained Si layer is produced by depositing a crystal layer called a buffer layer made of a thick Si _1-x Ge _x crystal on a single crystal Si substrate and depositing Si thereon. Since Si _1-x Ge _x crystals are crystals having a larger lattice constant than the Si, is grown a Si _1-x Ge _x crystals in a state in which the lattice of the substrate plane was matched to Si, Si _1-x
A very large compressive strain occurs in the Ge _x crystal. If the Si film exceeds a certain thickness (critical film thickness)
When depositing the _1-x Ge _x crystal, and the Si substrate, Si _1-x Ge _x
Dislocations occur between the layers, and strain is relieved. As a result, Si
The lattice spacing of _1-x Ge _{x in} the substrate plane is larger than that of the bulk Si crystal substrate (this state is called a relaxed state). Then, when a Si crystal layer is epitaxially deposited on the relaxed Si _1-x Ge _x crystal buffer layer,
The lattice spacing in the plane direction of the Si crystal layer matches the lattice spacing of the Si _1-x Ge _x crystal, and the tensile stress is applied.
Strained Si can be produced (in the following, the above Si _1-x G
A crystal layer, such as an e _x crystal, that causes lattice relaxation and has a lattice spacing larger than that of single crystal Si is called a relaxation buffer layer).

【０００５】また、Ｇｅ層を形成する場合も製造方法
は、基本的に歪Ｓｉと同じである。Ｇｅ結晶はＳｉ単結
晶よりも４％も格子定数が大きく、欠陥の少ないＧｅ結
晶を単結晶Ｓｉ基板上に直接堆積することはできない。
そこで、ここでも緩和バッファ層をＳｉ基板とＧｅ層の
間に挿入した構造を取り、製造する。すなわち、Ｓｉ基
板上にＳｉ_1-xＧｅ_x緩和バッファ層を堆積し、Ｇｅ結晶
に近い格子定数からなる下地を用意した後に、Ｇｅ結晶
層を堆積するのである。The manufacturing method for forming the Ge layer is basically the same as that for strained Si. Ge crystals have a lattice constant that is 4% larger than that of Si single crystals, and Ge crystals with few defects cannot be directly deposited on a single crystal Si substrate.
Therefore, here, too, the structure in which the relaxation buffer layer is inserted between the Si substrate and the Ge layer is formed and manufactured. That is, a Si _1-x Ge _x relaxation buffer layer is deposited on a Si substrate, a base having a lattice constant close to that of a Ge crystal is prepared, and then a Ge crystal layer is deposited.

【０００６】ここで、図１Aを参照して、もう少し詳し
く従来の歪Ｓｉ結晶や、Ｇｅ結晶をＳｉウエハ上に製造
するための構造について説明する。まず、単結晶Ｓｉ基
板上１０１上に臨界膜厚を超える厚い緩和バッファ層１
０３としてＳｉ_1-xＧｅ_x結晶層を成長する。すると、上
述のようにＳｉ基板１０１とＳｉ_1-xＧｅ_x結晶層１０３
の間には転位１０２が発生し、Ｓｉ_1-xＧｅ_x結晶は緩和
する。そしてこの上に結晶層１０４として、Ｓｉ結晶を
堆積すれば歪Ｓｉ層になり、Ｇｅ結晶を堆積すればＧｅ
層となるのである。Here, referring to FIG. 1A, a structure for manufacturing a conventional strained Si crystal or Ge crystal on a Si wafer will be described in more detail. First, a thick relaxation buffer layer 1 having a thickness exceeding the critical thickness is formed on a single crystal Si substrate 101.
As _No. 03, a Si _1-x Ge _x crystal layer is grown. Then, as described above, the Si substrate 101 and the Si _1-x Ge _x crystal layer 103 are formed.
During this period, dislocations 102 are generated and the Si _1-x Ge _x crystal relaxes. Then, as a crystal layer 104 thereon, a Si crystal is deposited to form a strained Si layer, and a Ge crystal is deposited to form Ge.
It becomes a layer.

【０００７】しかしながら、上記のような単に臨界膜厚
より厚いＳｉ_1-xＧｅ_xによる緩和バッファ層では、図１
の１０５に模式的に示したように貫通転位と呼ばれる大
きな欠陥の発生することが知られている。そして状況に
よっては、この貫通転移が結晶層１０４の中にまで入り
込み、結晶層１０４の結晶性が劣化する。当然、このよ
うな欠陥は、デバイス特性の向上を妨げる要因となるた
め、できるだ避け無ければならない。However, in the relaxation buffer layer made of Si _1-x Ge _x , which is simply thicker than the critical film thickness, as shown in FIG.
It is known that large defects called threading dislocations are generated as schematically shown in No. 105 of FIG. Then, depending on the situation, this threading transition penetrates into the crystal layer 104, and the crystallinity of the crystal layer 104 deteriorates. Needless to say, such a defect must be avoided because it becomes a factor that hinders improvement of device characteristics.

【０００８】そこで、貫通転位の密度を低減する構造と
して、Ｓｉ_1-xＧｅ_x結晶中のＧｅ濃度を階段的、もしく
は傾斜的に変化させた構造や、低温でバッファを堆積す
る方法が良く用いられているが、いずれの場合も転位密
度を下げるには、数μm程度かそれ以上のかなり厚いＳ
ｉ_1-xＧｅ_x結晶を堆積する必要がある。当然ながら、こ
の厚い緩和バッファ層の製造には、長時間の結晶成長が
必要であり、結晶原料も大量に消費する。そのため基板
製造の低コスト化は難しくなる。Ｓｉ基板上の歪Ｓｉ層
やＧｅ層を使ったデバイスを実用化するには、できるだ
け簡便にそして安価に緩和バッファ層を作製する技術が
必要となる。Therefore, as a structure for reducing the density of threading dislocations, a structure in which the Ge concentration in the Si _1-x Ge _x crystal is changed stepwise or in a gradient, or a method of depositing a buffer at a low temperature is often used. However, in any case, in order to reduce the dislocation density, a very thick S of several μm or more is required.
It is necessary to deposit i _1-x Ge _x crystals. As a matter of course, production of this thick relaxation buffer layer requires long-time crystal growth and consumes a large amount of crystal raw material. Therefore, it is difficult to reduce the cost of manufacturing the substrate. In order to put a device using a strained Si layer or a Ge layer on a Si substrate into practical use, a technique for producing a relaxation buffer layer as easily and inexpensively as possible is required.

【０００９】次にＧａＡｓ層をＳｉ上に形成する場合の
従来例について説明する。ＧａＡｓはＧｅとほぼ同じ格
子定数を持っており、Ｓｉとは４％の格子定数の違いが
ある。そのため、Ｓｉ上に直接高品質のＧａＡｓを堆積
することは難しい。そこで、（００１）面以外の面指数
を持つＳｉ基板を用いたり、Ａｌ_1-xＧａ_xＰやＩｎ_{1- x}
Ｇａ_xＡｓとＧａＡｓの超格子構造をバッファとして用
いる試みがなされている。Next, a conventional example of forming a GaAs layer on Si will be described. GaAs has almost the same lattice constant as Ge, and has a lattice constant difference of 4% from Si. Therefore, it is difficult to deposit high quality GaAs directly on Si. Therefore, a Si substrate having a plane index other than the (001) plane is used, or Al _1-x Ga _x P or In _{1- x is used.}
Attempts have been made to use a superlattice structure of Ga _x As and GaAs as a buffer.

【００１０】[0010]

【発明が解決しようとする課題】しかし、現状では依然
としてＧａＡｓ結晶部には、欠陥が多く、実際に高性能
デバイスを作製できる水準には達していない。Ｓｉ単結
晶基板に直接化合物半導体を堆積する以外には、Ｓｉ基
板表面を陽極化成して作製したポーラスＳｉ層をバッフ
ァの一部として用いた場合についても報告されている。
図１Ｂは、このような従来例を説明するための図であ
る。However, at present, there are many defects in the GaAs crystal part, and it has not reached the level at which a high-performance device can be actually manufactured. Other than directly depositing the compound semiconductor on the Si single crystal substrate, it has been reported that a porous Si layer produced by anodizing the surface of the Si substrate is used as a part of the buffer.
FIG. 1B is a diagram for explaining such a conventional example.

【００１１】つまり、Ｓｉ基板１０１表面付近を陽極化
成し、ポーラスＳｉ層１０６を形成する。その上に、化
学気相堆積法によって薄いＳｉ層１０７を堆積する。そ
の後にＧａＡｓ層１０８を堆積するのである。この例で
は、ポーラスＳｉ層１０６がスポンジ状になっているた
め、歪をうまく緩和し、かなり良質のＧａＡｓ層が得ら
れるとされている。しかし、いくらポーラスＳｉ層を下
地に用いても、基本的にＧａＡｓと格子定数の大きく異
なるＳｉがＧａＡｓと直接接している状態にあるので、
欠陥の発生は避けられない。また、従来、Ｓｉ層は１０
００℃程度の高温で成長されている。このような高温で
成長すると、基板を常温に下げた場合に、ポーラスＳｉ
層とＳｉ層に欠陥が発生しやすくなる。That is, the vicinity of the surface of the Si substrate 101 is anodized to form the porous Si layer 106. A thin Si layer 107 is deposited thereon by a chemical vapor deposition method. After that, the GaAs layer 108 is deposited. In this example, since the porous Si layer 106 has a sponge-like shape, it is said that the strain can be relaxed well and a GaAs layer of considerably good quality can be obtained. However, no matter how much a porous Si layer is used as a base, since Si having a lattice constant largely different from GaAs is in direct contact with GaAs,
Occurrence of defects is unavoidable. Further, conventionally, the Si layer is 10
It is grown at a high temperature of about 00 ° C. When grown at such a high temperature, when the substrate is cooled to room temperature, the porous Si
Defects easily occur in the Si layer and the Si layer.

【００１２】さらに、ポーラスＳｉ層１０３には凹凸が
あるため、Ｓｉ層１０７の成長条件によっては、平坦性
が悪くなってしまうという欠点がある。ある程度の平坦
性をえるため、Ｓｉ層１０７の膜厚を厚くすると、当然
ながら、Ｓｉ層は単結晶Ｓｉに性質が近づく（すなわち
薄いＳｉ層のときのような柔軟性がなくなる）。する
と、結果的には、Ｓｉ基板上に直接ＧａＡｓを堆積した
場合と良く似た状況になり、欠陥が発生する。Further, since the porous Si layer 103 has irregularities, there is a drawback that the flatness becomes poor depending on the growth conditions of the Si layer 107. When the thickness of the Si layer 107 is increased in order to obtain a certain degree of flatness, the Si layer naturally has properties close to those of single-crystal Si (that is, the flexibility as in a thin Si layer is lost). Then, as a result, the situation becomes very similar to the case where GaAs is directly deposited on the Si substrate, and defects occur.

【００１３】[0013]

【課題を解決するための手段】ＧａＡｓをＳｉ上に堆積
する場合、ポーラスＳｉと比較的相性の良いＧａＡｓに
格子定数が近い結晶をバッファ層として用いるのが望ま
しい。また、低温で堆積可能な結晶層をバッファとして
使用するのが望ましい。When GaAs is deposited on Si, it is desirable to use a crystal having a lattice constant close to that of GaAs, which is relatively compatible with porous Si, as a buffer layer. It is also desirable to use a crystalline layer that can be deposited at low temperature as a buffer.

【００１４】そこで、本発明では、Ｓｉ基板上に形成さ
れたポーラスＳｉ上にＩＶ族元素合金半導体結晶からな
るバッファ層を形成し、その上に結晶層を堆積すること
によって、Ｓｉ基板上にバルクＳｉとは異なる性質を持
つ高品質の結晶層を形成する。Therefore, in the present invention, a buffer layer made of a group IV element alloy semiconductor crystal is formed on porous Si formed on a Si substrate, and a crystal layer is deposited on the buffer layer to form a bulk layer on the Si substrate. A high-quality crystal layer having a property different from that of Si is formed.

【００１５】[0015]

【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【００１６】（第１の実施の形態）本発明の第１の実施
の形態として、図２を参照しながら、Ｓｉ基板上に歪Ｓ
ｉ層を形成する場合について述べる。(First Embodiment) As a first embodiment of the present invention, referring to FIG.
The case of forming the i layer will be described.

【００１７】単結晶Ｓｉ基板２０１を用意し、表面近傍
に微小空孔を有するバッファ層の成長を行う。ここで
は、微小空孔バッファ層２０２としてポーラスＳｉを用
いる場合について述べる。A single crystal Si substrate 201 is prepared, and a buffer layer having micropores near the surface is grown. Here, a case where porous Si is used as the micropore buffer layer 202 will be described.

【００１８】ｐ型のＳｉ基板２０１を、例えば、フッ酸
溶液とアルコール溶液の入った槽中に浸し、３０ｍＡ／
ｃｍ²程度の電流を流して陽極化成する。すると基板表
面近傍にスポンジ状になった微小空孔バッファ層２０２
としてポーラスＳｉ層が形成される。The p-type Si substrate 201 is dipped in, for example, a bath containing a hydrofluoric acid solution and an alcohol solution to obtain 30 mA /
Anodization is performed by passing a current of about cm ² . Then, a sponge-like microhole buffer layer 202 near the substrate surface
As a result, a porous Si layer is formed.

【００１９】次に、ＩＶ族元素合金バッファ層２０３と
してＳｉ_1-xＧｅ_x結晶の堆積を行なう。ここでは超高真
空化学気相堆積（ＵＨＶ−ＣＶＤ）という手法を使う場
合について説明する。微小空孔バッファ層２０２が形成
されたＳｉ基板をＵＨＶ−ＣＶＤ装置内に導入後、一
旦、結晶成長室を２×１０^-9Ｔｏｒｒ（1Torr=133.322P
a）程度に排気する。そして基板を９００℃に加熱し、
１０分程度放置する。これにより、基板の清浄化が行わ
れる。Next, Si _1-x Ge _x crystal is deposited as the group IV element alloy buffer layer 203. Here, a case of using a technique called ultra-high vacuum chemical vapor deposition (UHV-CVD) will be described. After introducing the Si substrate on which the microhole buffer layer 202 is formed into the UHV-CVD apparatus, the crystal growth chamber is once set to 2 × 10 ⁻⁹ Torr (1 Torr = 133.322P).
a) Exhaust to the extent. Then heat the substrate to 900 ° C,
Leave for about 10 minutes. As a result, the substrate is cleaned.

【００２０】そして、基板の温度を５５０℃に低下さ
せ、Ｓｉの原料であるＳｉ₂Ｈ₆ガスを７×１０^-5Ｔｏｒ
ｒ、Ｇｅの原料であるＧｅＨ₄を３．１×１０^-4Ｔｏｒ
ｒになるように調整して結晶成長室に導入する。この状
態で、約１５分間結晶成長を行なうと、微小空孔バッフ
ァ層２０２上に、ＩＶ族元素合金バッファ層２０３とし
てＧｅ濃度３０％のＳｉ_1-xＧｅ_x結晶が３００ｎｍ成長
する。その後、ＧｅＨ₄の供給を停止し、Ｓｉ₂Ｈ₆ガス
だけを７×１０^-5Ｔｏｒｒに調整して結晶成長装置に供
給し、１０分間結晶成長を行なう。これにより、デバイ
ス構築層３０４として歪Ｓｉ層が３０ｎｍ程度堆積され
る。Then, the temperature of the substrate is lowered to 550 ° C., and Si ₂ H ₆ gas, which is a raw material of Si, is added at 7 × 10 ⁻⁵ Tor.
GeH ₄ which is a raw material of r and Ge is 3.1 × 10 ⁻⁴ Tor
It is adjusted to r and introduced into the crystal growth chamber. In this state, when crystal growth is performed for about 15 minutes, Si _1-x Ge _x crystal having a Ge concentration of 30% as the IV group element alloy buffer layer 203 grows to 300 nm on the micropore buffer layer 202. Then, the supply of GeH ₄ is stopped, only Si ₂ H ₆ gas is adjusted to 7 × 10 ⁻⁵ Torr and supplied to the crystal growth apparatus, and crystal growth is performed for 10 minutes. As a result, a strained Si layer is deposited as the device building layer 304 by about 30 nm.

【００２１】一般に、Ｓｉ_1-xＧｅ_x結晶はＳｉ単結晶に
比べて大きな格子定数を有する。それ故、Ｓｉ単結晶上
にＳｉ_1-xＧｅ_x結晶を直接エピタキシャル成長堆積する
と、Ｓｉ_1-xＧｅ_x結晶には非常に大きな圧縮応力がかか
り、基板平面方向はＳｉと格子整合した状態になる。Generally, the Si _1-x Ge _x crystal has a larger lattice constant than the Si single crystal. Therefore, when the Si _1-x Ge _x crystal is directly epitaxially grown and deposited on the Si _single crystal, a very large compressive stress is applied to the Si _1-x Ge _x crystal, and the substrate plane direction is in a state of lattice matching with Si. .

【００２２】しかし、上記の例で微小空孔バッファ層と
して用いたポーラスＳｉ層はスポンジ状の孔が空いた比
較的しなやかな構造であり、この上に格子定数がＳｉよ
りも大きなＳｉ_1-xＧｅ_x層を堆積しても、Ｓｉ_1-xＧｅ_x
層自体ははほとんど歪まない。However, the porous Si layer used as the micropore buffer layer in the above example has a relatively supple structure with sponge-like pores, on which Si _1-x having a lattice constant larger than that of Si. Even if a Ge _x layer is deposited, Si _1-x Ge _x
The layer itself is almost undistorted.

【００２３】つまり、Ｓｉ_1-xＧｅ_x層は緩和した状態に
なり、逆に、ポーラスＳｉ層がＳｉ _1-xＧｅ_xによって広
げられたような状態になる。このような作用により、薄
いＳｉ_1-xＧｅ_xバッファ層を堆積だけで、Ｓｉよりも基
板平面方向の格子定数がＳｉ単結晶よりも大きな基板が
形成できる。このような基板の上にＳｉを堆積すれば、
Ｓｉは基板平面方向に引っ張られ、歪Ｓｉ層となる。That is, Si_1-xGe_xLayers relaxed
And conversely, the porous Si layer is Si _1-xGe_xWide by
It looks like you're being run down. Due to such an action,
I Si_1-xGe_xJust deposit the buffer layer, and
Substrates whose lattice constant in the plane direction is larger than that of Si single crystal
Can be formed. If Si is deposited on such a substrate,
Si is pulled in the plane direction of the substrate and becomes a strained Si layer.

【００２４】例えば上記の実施の形態の場合、Ｓｉ_1-x
Ｇｅ_x層が完全に緩和していると仮定すると、Ｇｅ濃度
が３０％のＳｉ_1-xＧｅ_xの格子定数は０．５４９３nm、
単結晶Ｓｉの格子定数は０．５４３１ｎｍであるので、
Ｓｉは１．１％程度歪んだ状態になる。For example, in the case of the above embodiment, Si _1-x
Assuming that the Ge _x layer is completely relaxed, the lattice constant of Si _1-x Ge _x with a Ge concentration of 30% is 0.5493 nm,
Since the lattice constant of single crystal Si is 0.5431 nm,
Si is distorted by about 1.1%.

【００２５】このような方法で作製した歪Ｓｉを使っ
て、例えば、電界効果トランジスタを製造すると、単結
晶Ｓｉよりも高速で動作するデバイスが実現できる。If strained Si produced by such a method is used to produce a field effect transistor, for example, a device that operates at a higher speed than single crystal Si can be realized.

【００２６】（第２の実施の形態）本発明の第２の実施
の形態として、図３を参照しながら、Ｓｉ基板上にＧａ
Ａｓ層を形成する場合について述べる。(Second Embodiment) As a second embodiment of the present invention, referring to FIG.
A case of forming an As layer will be described.

【００２７】単結晶Ｓｉ基板３０１を用意し、表面近傍
に微小空孔を有するバッファ層の成長を行う。ここで
も、微小空孔バッファ層３０２としてポーラスＳｉを用
いる場合について述べる。A single crystal Si substrate 301 is prepared, and a buffer layer having micropores near the surface is grown. Here again, the case of using porous Si as the micropore buffer layer 302 will be described.

【００２８】ｐ型のＳｉ基板３０１を、例えば、フッ酸
溶液とアルコール溶液の入った槽中に浸し、３０ｍＡ／
ｃｍ²程度の電流を流して陽極化成する。すると基板表
面近傍にスポンジ状になった微小空孔バッファ層３０２
としてポーラスＳｉ層が形成される。The p-type Si substrate 301 is immersed in, for example, a bath containing a hydrofluoric acid solution and an alcohol solution to obtain 30 mA /
Anodization is performed by passing a current of about cm ² . Then, a sponge-like micropore buffer layer 302 near the substrate surface
As a result, a porous Si layer is formed.

【００２９】次に、ＩＶ族元素合金バッファ層３０３と
して組成Ｓｉ_1-xＧｅ_x結晶の堆積を行なう。ここではＵ
ＨＶ−ＣＶＤを用い、組成を変化させたＳｉ_1-xＧｅ_x結
晶をIV族元素合金バッファ層として用いる場合について
述べる。まず、微小空孔バッファ層３０２が形成された
Ｓｉ基板をＵＨＶ−ＣＶＤ装置内に導入後、一旦、結晶
成長室を２×１０^-9Ｔｏｒｒ程度に排気する。そして基
板を９００℃１０分程度加熱する。これにより、基板の
清浄化が行われる。Next, a composition Si _1-x Ge _x crystal is deposited as a group IV element alloy buffer layer 303. U here
A case where Si _1-x Ge _x crystal having a composition changed by using HV-CVD is used as a group IV element alloy buffer layer will be described. First, after introducing the Si substrate on which the microhole buffer layer 302 is formed into the UHV-CVD apparatus, the crystal growth chamber is once evacuated to about 2 × 10 ⁻⁹ Torr. Then, the substrate is heated at 900 ° C. for about 10 minutes. As a result, the substrate is cleaned.

【００３０】そして、基板の温度を５５０℃に低下さ
せ、Ｓｉの原料であるＳｉ₂Ｈ₆ガスを７×１０^-5Ｔｏｒ
ｒ結晶成長室に導入してＳｉ層を５分程度まず堆積す
る。そして、Ｇｅの原料であるＧｅＨ₄を徐々に添加す
る。ＧｅＨ₄は、０Ｔｏｒｒから１．２×１０^-3Ｔｏｒ
ｒまで１５分かけて上昇させ、さらに５分間保持する。
これにより、微小空孔バッファ層３０２上に、ＩＶ族元
素合金バッファ層３０３としてＧｅ濃度が０％から８０
％まで連続的に変化したＳｉ_1-xＧｅ_x結晶が３００ｎ
ｍ、Ｇｅ濃度が８０％のＳｉ_1-xＧｅ_x結晶が成長する。[0030] Then, the temperature of the substrate is lowered to 550 ° C., Si ₂ H ₆ gas 7 × 10 ^-5 Tor which is a raw material of Si
The silicon layer is introduced into the r crystal growth chamber and the Si layer is first deposited for about 5 minutes. Then, GeH ₄ which is a raw material of Ge is gradually added. GeH ₄ is from 0 Torr to 1.2 × 10 ⁻³ Tor
Increase to r over 15 minutes and hold for an additional 5 minutes.
As a result, the Ge concentration of the group IV element alloy buffer layer 303 is 0% to 80% on the micropore buffer layer 302.
% Of Si _1-x Ge _x crystal continuously changed to 300%
A Si _1-x Ge _x crystal having a m and Ge concentration of 80% grows.

【００３１】本実施例のように、Ｇｅ濃度が非常に高い
場合、ＩＶ族元素合金バッファ層３０３の表面モフォロ
ジーが悪くなる場合がある（図３Ｃ）。そこで、図３Ｃ
のような表面モフォロジーの悪い結晶を化学機械研磨
（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉ
ｓｈｉｎｇ：ＣＭＰ）処理によって研磨する。これによ
り平坦な表面を容易に得ることができる（図３Ｄ）。When the Ge concentration is very high as in this embodiment, the surface morphology of the group IV element alloy buffer layer 303 may be deteriorated (FIG. 3C). Therefore, FIG. 3C
Crystals with poor surface morphology such as chemical mechanical polishing (Chemical Mechanical Poly
polishing by a "shing: CMP" process. This makes it possible to easily obtain a flat surface (FIG. 3D).

【００３２】次に、図３Ｄの状態の基板上にデバイス構
築層３０４としてＧａＡｓ結晶層の堆積を行う。ここで
は、有機金属化学気相成長（ＭＯＣＶＤ）によってＧａ
Ａｓ層を成長する場合を説明する。図３Ｄの状態の基板
をＭＯＣＶＤ装置の結晶成長室に導入し、例えば、基板
を７００℃程度に加熱する。そして、トリエチルガリウ
ム（Ga（C₂H₅）₃）とアルシン（ＡｓＨ₃）をキャリアガ
スとともに成長装置に１００Torr程度の圧力になるよう
にして結晶成長室導入する。すると、約１分程度で１μ
ｍ程度のＧａＡｓ層を堆積できる。Next, a GaAs crystal layer is deposited as the device construction layer 304 on the substrate in the state of FIG. 3D. Here, Ga is formed by metalorganic chemical vapor deposition (MOCVD).
A case of growing the As layer will be described. The substrate in the state of FIG. 3D is introduced into the crystal growth chamber of the MOCVD apparatus, and the substrate is heated to about 700 ° C., for example. Then, triethylgallium (Ga (C ₂ H ₅ ) ₃ ) and arsine (AsH ₃ ) are introduced into the crystal growth chamber together with the carrier gas in the growth apparatus at a pressure of about 100 Torr. Then, 1μ in about 1 minute
A GaAs layer of about m can be deposited.

【００３３】図３Ｄの状態で、ＩＶ族元素合金バッファ
層３０３の最上面はＧｅ濃度が８０％になっており、格
子定数はＧｅに非常に近い状態になっている。通常、こ
のような結晶を単結晶Ｓｉ上に直に堆積すると、高い密
度で貫通転移が発生する。しかしながら本実施例では、
微小空孔バッファ層３０２としてポーラスＳｉを下地に
用いており、このポーラスＳｉがＳｉ_1-xＧｅ_x結晶層の
応力をうまく緩和し、欠陥が入りにくい状態になってい
る。In the state of FIG. 3D, the Ge concentration is 80% on the uppermost surface of the group IV element alloy buffer layer 303, and the lattice constant is very close to Ge. Usually, when such a crystal is directly deposited on single crystal Si, threading dislocation occurs at a high density. However, in this embodiment,
Porous Si is used as an underlayer for the micropore buffer layer 302, and this porous Si well relaxes the stress of the Si _1-x Ge _x crystal layer and makes it difficult for defects to enter.

【００３４】また、Ｓｉ_1-xＧｅ_x結晶は、通常のＳｉ結
晶の成長温度よりもかなり低い温度で成長できる（低温
でも成長速度が速い）。従って、熱膨張係数の違いによ
る欠陥の発生も抑制でき、欠陥の発生を最小限に抑える
ことができる。The Si _1-x Ge _x crystal can be grown at a temperature considerably lower than the growth temperature of a normal Si crystal (the growth rate is high even at low temperature). Therefore, the occurrence of defects due to the difference in thermal expansion coefficient can be suppressed, and the occurrence of defects can be minimized.

【００３５】以上のような理由によって、欠陥の少ない
８０％程度のＧｅを含有するＳｉ_{1- x}Ｇｅ_x結晶を表面に
有するバッファ層が形成されるのである。一方でＧａＡ
ｓの格子定数は、Ｇｅの格子定数とほぼ等しく、今回用
意した８０％程度のＧｅを含有するＳｉ_1-xＧｅ_x結晶と
格子定数はほぼ等しい。よって、ＩＶ族元素合金バッフ
ァ層３０３の上に欠陥の少ないＧａＡｓが容易にエピタ
キシャルに成長するのである。For the above reasons, the buffer layer having the Si _{1- x} Ge _x crystal containing about 80% of Ge and containing few defects is formed. On the other hand, GaA
The lattice constant of s is almost equal to that of Ge, and that of the Si _1-x Ge _x crystal containing about 80% Ge prepared this time is almost equal to that of Ge. Therefore, GaAs with few defects easily grows epitaxially on the group IV element alloy buffer layer 303.

【００３６】なお、上記の実施の形態では、微小空孔バ
ッファ層として、陽極化成法を用いて形成したポーラス
Ｓｉを用いたが、これ以外にドライエッチング等の方法
によっても類似の微小空孔を有する構造を形成可能であ
る。この微小空孔は、Ｓｉウエハの全面に形成してもよ
いし、一部分に形成しても良い。またＩＶ族元素合金バ
ッファ層として一定組成のＳｉ_1-xＧｅ_xを用いたが、こ
れ以外の組成の結晶及び堆積構造でも同様の機能をもつ
バッファ層を形成可能である（詳しくは後述する）。In the above-mentioned embodiment, porous Si formed by anodization is used as the micropore buffer layer, but similar micropores may be formed by a method such as dry etching. Can be formed. The minute holes may be formed on the entire surface of the Si wafer or may be formed on a part thereof. Although Si _1-x Ge _x having a constant composition was used as the group IV element alloy buffer layer, a buffer layer having a similar function can be formed with a crystal or deposition structure having a composition other than this (details will be described later). .

【００３７】また、デバイス構築層としては、Ｓｉ結晶
以外に、Ｓｉ_1-xＧｅ_x やＳｉ_1-x-yＧｅ_xＣ_y及びＳｉ
_1-yＣ_y、Ｇｅ_1-yＣ_y結晶等のＩＶ族合金半導体、そし
て、ＧａＡｓ、ＩｎＰ等のＩＩＩ族とＶ族の合金半導体
結晶の堆積も可能である。例えば、Ｓｉ_1-xＧｅ_x 結晶
バッファ層上に、デバイス構築層として、同様の濃度の
Ｓｉ_1-xＧｅ_x 結晶を堆積した場合、バッファ層とデバ
イス構築層の明確な違いは生じないが、このような構造
も本発明の応用によって作製可能である。As the device construction layer, in addition to Si crystal, Si _1-x Ge _x , Si _1-xy Ge _x C _y and Si are used.
_{1-y C y, Ge 1} -y C y IV Group alloy semiconductor crystals such as and, GaAs, it is possible deposition of group III and group V alloy semiconductor crystal such as InP. For example, when a Si _1-x Ge _x crystal having a similar concentration is deposited as a device building layer on a Si _1-x Ge _x crystal buffer layer, there is no clear difference between the buffer layer and the device building layer. Such a structure can also be manufactured by applying the present invention.

【００３８】すなわち、本発明の本質は、応力に対して
柔軟に変化する微小空孔を有するＳｉ層と、組成によっ
て格子定数を自在に変化できるＩＶ族元素合金を組み合
わせて、Ｃの格子定数である０．５６７ｎｍからＧｅの
格子定数である０．５６８ｎｍまで様々な格子定数を持
つ基板を提供できる点にある。That is, the essence of the present invention is to combine a Si layer having minute pores that flexibly change with stress with a group IV element alloy whose lattice constant can be freely changed depending on the composition, and to obtain a C lattice constant. It is possible to provide substrates having various lattice constants from a certain 0.567 nm to the Ge lattice constant of 0.568 nm.

【００３９】また上記の実施の形態ではバッファ層、デ
バイス構築層のいずれもＵＨＶ−ＣＶＤ法を用いて形成
したが、これ以外にも、減圧ＣＶＤ法や、分子線エピタ
キシー、反応性スパッタリング法等を用いてもこれらの
結晶層を堆積することは可能である。Further, in the above embodiment, both the buffer layer and the device building layer were formed by using the UHV-CVD method, but other than this, a low pressure CVD method, a molecular beam epitaxy, a reactive sputtering method or the like may be used. It is possible to deposit these crystalline layers even if used.

【００４０】上記では、本発明の最も単純な実施の形態
である一定組成のバッファ層を使用する場合について述
べた。これ以外にも、ＩＶ族元素の組成や、堆積結晶の
構造を変えることで様々な実施の形態が存在する。その
例を図４に示した。In the above, the case of using the buffer layer having a constant composition, which is the simplest embodiment of the present invention, has been described. Other than this, there are various embodiments by changing the composition of the group IV element and the structure of the deposited crystal. An example thereof is shown in FIG.

【００４１】図４Ａは、第１の実施の形態で説明した、
微小空孔バッファ層４０１の上に一定組成のＩＶ族元素
合金バッファ層４０２を堆積した構造である。ここで、
ＩＶ族元素合金バッファ層４０２としてはＳｉ_1-xＧｅ_x
以外に、Ｓｉ_1-x-yＧｅ_xＣ_y結晶、Ｓｉ_1-yＣ_y結晶等が
ある。なお、Ｓｉ_1-xＧｅ_xおよびｘ＞ｙの組成範囲のＳ
ｉ_1-x-yＧｅ_xＣ_yでは、Ｓｉよりも格子定数の大きな基
板が形成でき、ｘ＜ｙの組成範囲のＳｉ_1-x-yＧｅ_xＣ_y
及びＳｉ_1-yＣ_y結晶を用いた場合にはＳｉよりも格子定
数の小さな基板が形成できる。FIG. 4A illustrates the first embodiment,
This is a structure in which a group IV element alloy buffer layer 402 having a constant composition is deposited on the micropore buffer layer 401. here,
As the group IV element alloy buffer layer 402, Si _1-x Ge _{x is used.}
Besides, there are Si _1-xy Ge _x C _y crystals, Si _1-y C _y crystals, and the like. In addition, Si _1-x Ge _x and S in the composition range of x> y
In i _1-xy Ge _x C _y , a substrate having a larger lattice constant than Si can be formed, and Si _1-xy Ge _x C _{y in} the composition range of x <y is formed.
When using the Si _1-y C _y crystal, a substrate having a smaller lattice constant than Si can be formed.

【００４２】図４Ｂは、微小空孔バッファ層４０１上に
組成を徐々に変化させたＩＶ族元素合金バッファ層４０
３を堆積した構造について示している。例えば、Ｓｉ
_1-xＧｅ_xをもちいる場合、Ｇｅ組成をＩＶ族元素合金バ
ッファ層４０３の下部から上部に向かって大きくして行
った場合、ＩＶ族元素合金バッファ層の上部ほどＳｉよ
りも大きな格子定数になる。組成変化の手法としては、
連続的に変化させる方法でも、階段状に変化させる方法
でも良い。このような構造は、ＩＶ族元素合金バッファ
層上に形成するデバイス構築層の格子定数がＳｉよりも
著しく大きな場合（例えばＧｅやＧａＡｓ）に有効であ
ると考えられる。この傾斜組成Ｓｉ_1-xＧｅ_x結晶と同様
の構造は、Ｓｉ_1-x-yＧｅ_xＣ_yを用いても形成できる。
また逆に、ＩＶ族元素合金バッファ層上部ほどＳｉより
も小さな格子定数を持つような構造も形成できる。この
場合は、バッファ層としてＳｉ_1-x-yＧｅ_xＣ_y及びＳｉ
_1-yＣ_y結晶を用いれば良い。また、上記の実施の形態２
でも述べたが、図４Cに示したような傾斜組成バッファ
層と単一組成バッファ層を組み合わせた構造でもよい。FIG. 4B shows a group IV element alloy buffer layer 40 having a composition that is gradually changed on the micropore buffer layer 401.
3 shows a structure in which 3 is deposited. For example, Si
_{In the case of using 1-x} Ge _x , when the Ge composition is increased from the lower part to the upper part of the group IV element alloy buffer layer 403, the lattice constant becomes larger than Si in the upper part of the group IV element alloy buffer layer. Become. As a method of composition change,
A method of changing continuously or a method of changing stepwise may be used. Such a structure is considered to be effective when the lattice constant of the device construction layer formed on the group IV element alloy buffer layer is significantly larger than that of Si (for example, Ge or GaAs). A structure similar to this gradient composition Si _1-x Ge _x crystal can also be formed by using Si _1-xy Ge _x C _y .
On the contrary, it is possible to form a structure having a lattice constant smaller than that of Si in the upper part of the group IV element alloy buffer layer. In this case, Si _1-xy Ge _x C _y and Si are used as the buffer layer.
It may be used _1-y C _y crystal. In addition, the second embodiment described above
As described above, the structure in which the graded composition buffer layer and the single composition buffer layer are combined as shown in FIG. 4C may be used.

【００４３】図４Dは、微小空孔バッファ層４０１上
に、超格子構造を有するＩＶ族元素合金バッファ層４０
３を堆積した構造の模式図を示している。超格子構造と
しては、ＳｉとＳｉ_1-xＧｅ_xとＳｉ_1-x-yＧｅ_xＣ_yとＳ
ｉ_1-yＣ_yとＧｅ_1-yＣ_yからなる群から2種類ないし3種類
の結晶を選び、これらの結晶層を１周期以上、交互に堆
積した層が考えられる。このような超格子構造では、ポ
ーラスＳｉ層から貫通転移の伝播を抑制する働きがあ
り、バッファ層の上に堆積するデバイス構築層の品質を
高めることができる可能性がある。なおＩＶ族元素合金
バッファ層４０３の全域を超格子構造で構成する必要は
なく、一部を超格子構造にするだけでもよい。FIG. 4D shows a group IV element alloy buffer layer 40 having a superlattice structure formed on the micropore buffer layer 401.
The schematic diagram of the structure which deposited 3 is shown. The superlattice structure includes Si, Si _1-x Ge _x , Si _1-xy Ge _{x Cy} and S.
It is conceivable that two or three kinds of crystals are selected from the group consisting of i _1-y C _y and Ge _1-y C _y , and these crystal layers are alternately deposited for one cycle or more. Such a superlattice structure has the function of suppressing the propagation of threading dislocations from the porous Si layer, and may possibly improve the quality of the device building layer deposited on the buffer layer. The entire group IV element alloy buffer layer 403 does not have to have a superlattice structure, and only a part thereof may have a superlattice structure.

【００４４】図４Ｅは、微小空孔バッファ層４０１上に
ＩＶ族元素合金バッファ層４０５を堆積し、その上にＩ
ＩＩ族とＶ族の元素から成る合金バッファ層４０６を堆
積した場合を示している。この構造は、デバイス構築層
としてＩＩＩ族とＶ族の元素から成る合金を用いる場合
に有効な構造である。なお、この場合、ＩＶ族元素合金
バッファ層４０５は、一定の組成でも、傾斜組成でも良
い。また、ＩＩＩ族とＶ族の元素から成る合金バッファ
層４０６も、一定の組成でもよいし、傾斜組成でも良
い。In FIG. 4E, a group IV element alloy buffer layer 405 is deposited on the microvoid buffer layer 401, and I is deposited thereon.
It shows a case where an alloy buffer layer 406 made of a group II element and a group V element is deposited. This structure is effective when an alloy composed of a group III element and a group V element is used as the device building layer. In this case, the group IV element alloy buffer layer 405 may have a constant composition or a graded composition. Further, the alloy buffer layer 406 composed of the group III and group V elements may have a constant composition or a graded composition.

【００４５】[0045]

【発明の効果】本発明によれば、Ｓｉ基板上にＳｉとは
異なる格子定数を有する結晶を製造する際に効果的な構
造とその製造方法を提供することができる。According to the present invention, it is possible to provide a structure and a manufacturing method effective for manufacturing a crystal having a lattice constant different from that of Si on a Si substrate.

【図面の簡単な説明】[Brief description of drawings]

【図１】従来の技術を説明するための図FIG. 1 is a diagram for explaining a conventional technique.

【図２】第一の実施の形態を説明する図FIG. 2 is a diagram for explaining the first embodiment.

【図３】第二の実施の形態を説明する図FIG. 3 is a diagram illustrating a second embodiment.

【図４】バッファ層の構成例を模式的に示した図FIG. 4 is a diagram schematically showing a configuration example of a buffer layer.

【符号の説明】[Explanation of symbols]

１０１ Ｓｉ基板 １０２ 転移 １０３ 緩和Ｓｉ_1-xＧｅ_xバッファ層 １０４ SiもしくはGe結晶層 １０５ 貫通転移 １０６ ポーラスＳｉ層 １０７ Ｓｉ層 １０８ ＧａＡｓ層 ２０１ Ｓｉ基板 ２０２ 微小空孔バッファ層 ２０３ ＩＶ族元素合金バッファ層 ２０４ デバイス構築層 ３０１ Ｓｉ基板 ３０２ 微小空孔バッファ層 ３０３ ＩＶ族元素合金バッファ層 ３０４ デバイス構築層 ４０１ 微小空孔バッファ ４０２ 一定組成ＩＶ族元素合金バッファ層 ４０３ 傾斜組成ＩＶ族元素合金バッファ層 ４０４ 超格子バッファ層 ４０５ ＩＶ族元素合金バッファ層 ４０６ ＩＩＩ―Ｖ族合金バッファ層101 Si Substrate 102 Transition 103 Relaxation Si _1-x Ge _x Buffer Layer 104 Si or Ge Crystal Layer 105 Threading Transition 106 Porous Si Layer 107 Si Layer 108 GaAs Layer 201 Si Substrate 202 Micro Void Buffer Layer 203 Group IV Element Alloy Buffer Layer 204 Device Construction Layer 301 Si Substrate 302 Micro Void Buffer Layer 303 Group IV Element Alloy Buffer Layer 304 Device Construction Layer 401 Micro Void Buffer 402 Constant Composition Group IV Element Alloy Buffer Layer 403 Gradient Composition Group IV Element Alloy Buffer Layer 404 Superlattice Buffer layer 405 Group IV element alloy buffer layer 406 III-V alloy buffer layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅井 明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大西 照人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F045 AA07 AB01 AC01 AD09 AE11 AE13 DA57 HA04 5F052 DA01 DA04 JA01 KA01 KA05   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Akira Asai             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Teruhito Onishi             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F-term (reference) 5F045 AA07 AB01 AC01 AD09 AE11                       AE13 DA57 HA04                 5F052 DA01 DA04 JA01 KA01 KA05

Claims (11)

【特許請求の範囲】[Claims] 【請求項１】Ｓｉ基板表面の少なくとも一部分に微小空
孔を有する領域があり、その上に単結晶状態の格子定数
が単結晶Ｓｉとは異なる第１の結晶層が堆積され、さら
にその上に第２の結晶層が堆積されており、前記第２の
結晶層の基板平面方向の格子間隔が単結晶のＳｉとは異
なることを特徴とする半導体結晶。1. A Si substrate has a region having micropores on at least a part thereof, on which a first crystal layer having a single crystal state having a lattice constant different from that of single crystal Si is deposited, and further thereon. A semiconductor crystal in which a second crystal layer is deposited, and the lattice spacing of the second crystal layer in the substrate plane direction is different from that of single crystal Si. 【請求項２】第１の結晶層がＩＶ族元素からなる合金半
導体結晶であることを特徴とする請求項１記載の半導体
結晶。2. The semiconductor crystal according to claim 1, wherein the first crystal layer is an alloy semiconductor crystal composed of a Group IV element. 【請求項３】第１の結晶層を構成するＩＶ族元素からな
る合金半導体結晶の組成が一定であることを特徴とする
請求項２記載の半導体結晶。3. The semiconductor crystal according to claim 2, wherein the composition of the alloy semiconductor crystal comprising the group IV element constituting the first crystal layer is constant. 【請求項４】第１の結晶層を構成するＩＶ族元素からな
る合金半導体結晶の組成が、微小空孔を有するＳｉ基板
に接する部分と第２の結晶層に接する部分とで異なって
いることを特徴とする請求項２記載の半導体結晶。4. The composition of an alloy semiconductor crystal composed of a group IV element constituting the first crystal layer is different between a portion in contact with the Si substrate having fine holes and a portion in contact with the second crystal layer. The semiconductor crystal according to claim 2, wherein 【請求項５】第１の結晶層の少なくとも一部には、組成
の異なる２種類の結晶層が１周期以上堆積された層が挿
入されていることを特徴とする請求項１から４のいずれ
かに記載の半導体結晶。5. A layer formed by depositing two or more types of crystal layers having different compositions for one cycle or more is inserted into at least a part of the first crystal layer. 2. A semiconductor crystal according to Crab. 【請求項６】第１の結晶層はＩＶ族元素からなる合金半
導体結晶と、III族元素とV族元素からなる合金半導体で
構成されていることを特徴とする請求項１記載の半導体
結晶。6. The semiconductor crystal according to claim 1, wherein the first crystal layer is composed of an alloy semiconductor crystal composed of a group IV element and an alloy semiconductor composed of a group III element and a group V element. 【請求項７】第２の結晶層がＩＶ族元素単体からなる半
導体結晶もしくはＩＶ族元素からなる合金半導体結晶で
あることを特徴とする請求項１から６のいずれかに記載
の半導体結晶。7. The semiconductor crystal according to claim 1, wherein the second crystal layer is a semiconductor crystal made of a group IV element alone or an alloy semiconductor crystal made of a group IV element. 【請求項８】第２の結晶層がＩＩＩ族元素とＩＶ族元素
からなる合金半導体結晶であることを特徴とする請求項
１から６のいずれかに記載の半導体結晶。8. The semiconductor crystal according to claim 1, wherein the second crystal layer is an alloy semiconductor crystal composed of a group III element and a group IV element. 【請求項９】請求項１から８のいずれかに記載の半導体
結晶を用いた半導体デバイス。9. A semiconductor device using the semiconductor crystal according to claim 1. 【請求項１０】Ｓｉ基板を陽極化成することによって微
小空孔を有する領域を形成する工程と、前記微小空孔を
有する領域の上に、単結晶状態の格子定数が単結晶Ｓｉ
とは異なる第１の結晶層を、化学気相堆積、分子線エピ
タキシー、反応性スパッタリングからなる群から選択さ
れる結晶成長技術で形成する工程と、前記第１の結晶層
の上に、基板平面方向の格子間隔が単結晶のＳｉとは異
なる第２の結晶層を、化学気相堆積、分子線エピタキシ
ー、反応性スパッタリングからなる群から選択される結
晶成長技術で形成する工程とを有する半導体結晶の製造
方法。10. A step of forming a region having fine holes by anodizing a Si substrate, and a lattice constant in a single crystal state of single crystal Si on the region having the fine holes.
Forming a first crystal layer different from that by a crystal growth technique selected from the group consisting of chemical vapor deposition, molecular beam epitaxy, and reactive sputtering; and forming a substrate plane on the first crystal layer. Forming a second crystal layer having a lattice spacing in the direction different from that of single crystal Si by a crystal growth technique selected from the group consisting of chemical vapor deposition, molecular beam epitaxy, and reactive sputtering. Manufacturing method. 【請求項１１】第１の結晶層の表面を平坦化する工程を
有することを特徴とする請求項１０記載の半導体結晶の
製造方法。11. The method of manufacturing a semiconductor crystal according to claim 10, further comprising the step of flattening the surface of the first crystal layer.