JP2003177161A - Ad converter, test device and test method - Google Patents

Ad converter, test device and test method

Info

Publication number
JP2003177161A
JP2003177161A JP2001377433A JP2001377433A JP2003177161A JP 2003177161 A JP2003177161 A JP 2003177161A JP 2001377433 A JP2001377433 A JP 2001377433A JP 2001377433 A JP2001377433 A JP 2001377433A JP 2003177161 A JP2003177161 A JP 2003177161A
Authority
JP
Japan
Prior art keywords
signal
threshold voltage
comparison
comparator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001377433A
Other languages
Japanese (ja)
Inventor
Koji Asami
幸司 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2001377433A priority Critical patent/JP2003177161A/en
Publication of JP2003177161A publication Critical patent/JP2003177161A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the test cost of an electronic device for outputting analog signals. <P>SOLUTION: This converter is equipped with a threshold voltage generation part for generating a first threshold voltage determined beforehand and a second threshold voltage different from the first threshold voltage, a first comparator for outputting a result acquired by comparing a potential shown by a converted signal with the first threshold voltage as a first comparison signal, a second comparator for outputting a result acquired by comparing the potential shown by the converted signal with the second threshold voltage as a second comparison signal, a switching part for switching whether the converted signal is to be supplied to either of the first comparator and the second comparator or to both comparators, and a signal processing part for generating a digital converted signal for showing the potential of the converted signal based on the first comparison signal and the second comparison signal. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、ＡＤ変換器、試験
装置及び試験方法に関する。特に本発明は、電子デバイ
スを試験する試験装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AD converter, a testing device and a testing method. In particular, the present invention relates to a test device for testing electronic devices.

【０００２】[0002]

【従来の技術】従来の試験装置において、アナログ信号
を出力する電子デバイスを試験する場合、試験装置は、
当該アナログ信号をＡＤ変換するアナログユニットを介
して当該アナログ信号を受け取っていた。アナログユニ
ットは、当該アナログ信号をＡＤ変換したディジタル信
号を試験装置に供給する。試験装置は、当該ディジタル
信号に基づいて電子デバイスの良否を判定していた。2. Description of the Related Art In a conventional test apparatus, when testing an electronic device that outputs an analog signal, the test apparatus is
The analog signal is received via an analog unit that AD-converts the analog signal. The analog unit supplies the test apparatus with a digital signal obtained by AD-converting the analog signal. The test apparatus determines the quality of the electronic device based on the digital signal.

【０００３】[0003]

【発明が解決しようとする課題】しかし、アナログユニ
ットは高価であるため、アナログ信号を出力する電子デ
バイスの試験に必要な装置コストは上昇する。そのた
め、安価な民生用電子デバイス生産においては、当該装
置コストの上昇に伴うテストコストの増大が問題であっ
た。However, since the analog unit is expensive, the equipment cost required for testing an electronic device that outputs an analog signal increases. Therefore, in the production of low-cost consumer electronic devices, an increase in test cost due to an increase in the device cost has been a problem.

【０００４】そこで本発明は、上記の課題を解決するこ
とのできるＡＤ変換器、試験装置及び試験方法を提供す
ることを目的とする。この目的は特許請求の範囲におけ
る独立項に記載の特徴の組み合わせにより達成される。
また従属項は本発明の更なる有利な具体例を規定する。Therefore, an object of the present invention is to provide an AD converter, a test apparatus and a test method which can solve the above problems. This object is achieved by a combination of features described in independent claims of the invention.
The dependent claims define further advantageous specific examples of the present invention.

【０００５】[0005]

【課題を解決するための手段】即ち、本発明の第１の形
態によると、予め定められた第１閾電圧及び第１閾電圧
と異なる第２閾電圧を生成する閾電圧生成部と、アナロ
グ信号である被変換信号が示す電位を第１閾電圧と比較
した結果を、第１比較信号として出力する第１コンパレ
ータと、被変換信号が示す電位を第２閾電圧と比較した
結果を、第２比較信号として出力する第２コンパレータ
と、被変換信号を、第１コンパレータ及び第２コンパレ
ータの一方に供給するか、双方に供給するかを切換える
切換部と、第１比較信号及び第２比較信号に基づいて、
被変換信号の電位を示すディジタル信号であるディジタ
ル変換信号を生成する信号処理部とを備えることを特徴
とするＡＤ変換器を提供する。更に、ＡＤ変換器は、第
１比較信号の値を格納する格納部を備えるのが好まし
い。That is, according to a first aspect of the present invention, a threshold voltage generator for generating a predetermined first threshold voltage and a second threshold voltage different from the first threshold voltage, and an analog circuit. A result obtained by comparing the potential indicated by the converted signal, which is a signal, with the first threshold voltage, and a result obtained by comparing the potential indicated by the converted signal with the second threshold voltage, with a first comparator, A second comparator that outputs as a second comparison signal, and a switching unit that switches whether the converted signal is supplied to one of the first comparator and the second comparator or both, and the first comparison signal and the second comparison signal. On the basis of,
An AD converter comprising: a signal processing unit that generates a digital conversion signal that is a digital signal indicating the potential of a signal to be converted. Further, the AD converter preferably includes a storage unit that stores the value of the first comparison signal.

【０００６】ＡＤ変換器は、予め定められた第１閾電圧
を生成する閾電圧生成部と、被変換信号が示す電位を第
１閾電圧と比較した結果を、第１比較信号として出力す
る第１コンパレータと、第１比較信号の値を格納する格
納部と、格納部が格納する第１比較信号の値に基づい
て、ディジタル変換信号を生成する信号処理部とを備え
てもよい。The AD converter outputs, as a first comparison signal, a result obtained by comparing the potential indicated by the converted signal with the first threshold voltage and a threshold voltage generating section that generates a predetermined first threshold voltage. One comparator, a storage unit that stores the value of the first comparison signal, and a signal processing unit that generates a digital conversion signal based on the value of the first comparison signal stored in the storage unit may be provided.

【０００７】更に、閾電圧生成部は、第１閾電圧と異な
る第２閾電圧を更に生成し、第１コンパレータは、被変
換信号が示す電位を第２閾電圧と比較した結果を、第２
比較信号として出力し、信号処理部は、格納部が格納す
る第１比較信号の値及び第２比較信号に基づいて、ディ
ジタル変換信号を生成するのが好ましい。更に、閾電圧
生成部は、第１比較信号に基づいて、第２閾電圧を生成
するのが好ましい。Further, the threshold voltage generator further generates a second threshold voltage different from the first threshold voltage, and the first comparator compares the potential indicated by the converted signal with the second threshold voltage to obtain a second threshold voltage.
It is preferable that the signal processing unit outputs the comparison signal, and the signal processing unit generates the digital conversion signal based on the value of the first comparison signal stored in the storage unit and the second comparison signal. Further, it is preferable that the threshold voltage generation unit generate the second threshold voltage based on the first comparison signal.

【０００８】更に、閾電圧生成部は、第１比較信号及び
第２比較信号に基づいて、第３閾電圧を更に生成し、第
１コンパレータは、被変換信号が示す電位を第３閾電圧
と比較した結果を、第３比較信号として出力し、信号処
理部は、第３比較信号に基づいて、ディジタル変換信号
の値を変更してよい。更に、ＡＤ変換器は、アナログ信
号にディザ信号を加算したディザ被変換信号を生成する
ディザ加算部を備え、第１コンパレータはディザ被変換
信号を被変換信号として受け取ってよい。Further, the threshold voltage generator further generates a third threshold voltage based on the first comparison signal and the second comparison signal, and the first comparator sets the potential indicated by the converted signal to the third threshold voltage. The comparison result may be output as a third comparison signal, and the signal processing section may change the value of the digital conversion signal based on the third comparison signal. Further, the AD converter may include a dither adder that generates a dither converted signal by adding a dither signal to the analog signal, and the first comparator may receive the dither converted signal as the converted signal.

【０００９】更に、閾電圧生成部は、第１閾電圧と異な
る第２閾電圧を生成し、ＡＤ変換器は、被変換信号が示
す電位を第２閾電圧と比較した結果を、第２比較信号と
して出力する第２コンパレータを備え、信号処理部は、
第２比較信号に更に基づいて、ディジタル変換信号を生
成してよい。Further, the threshold voltage generating unit generates a second threshold voltage different from the first threshold voltage, and the AD converter compares the result indicated by the converted signal with the second threshold voltage by the second comparison. A second comparator that outputs a signal is provided, and the signal processing unit
The digital conversion signal may be generated further based on the second comparison signal.

【００１０】更に、閾電圧生成部は、第１閾電圧及び第
２閾電圧と異なり、かつ互いに異なる第３閾電圧及び第
４閾電圧を更に生成し、第１コンパレータは、被変換信
号が示す電位を、第１閾電圧及び第３閾電圧のそれぞれ
と比較した結果を、それぞれ第１比較信号及び第３比較
信号として出力し、第２コンパレータは、被変換信号が
示す電位を、第２閾電圧及び第４閾電圧のそれぞれと比
較した結果を、それぞれ第２比較信号及び第４比較信号
として出力し、信号処理部は、第１比較信号、第２比較
信号、第３比較信号及び第４比較信号に基づいて、ディ
ジタル変換信号を生成してよい。更に、閾電圧生成部
は、第１比較信号及び第２比較信号に基づいて、第３閾
電圧及び第４閾電圧を生成するのが好ましい。Further, the threshold voltage generator further generates a third threshold voltage and a fourth threshold voltage which are different from the first threshold voltage and the second threshold voltage, and different from each other, and the first comparator shows the converted signal. The result of comparing the potential with each of the first threshold voltage and the third threshold voltage is output as a first comparison signal and a third comparison signal, respectively, and the second comparator outputs the potential indicated by the converted signal to the second threshold signal. The results of comparison with the voltage and the fourth threshold voltage are output as a second comparison signal and a fourth comparison signal, respectively, and the signal processing unit outputs the first comparison signal, the second comparison signal, the third comparison signal, and the fourth comparison signal. A digital conversion signal may be generated based on the comparison signal. Further, it is preferable that the threshold voltage generation unit generate the third threshold voltage and the fourth threshold voltage based on the first comparison signal and the second comparison signal.

【００１１】更に、ＡＤ変換器は、アナログ信号にディ
ザ信号を加算したディザ被変換信号を生成するディザ加
算部を備え、第１コンパレータ及び第２コンパレータは
ディザ被変換信号を被変換信号として受け取ってよい。Further, the AD converter includes a dither adder for generating a dither converted signal by adding a dither signal to an analog signal, and the first comparator and the second comparator receive the dither converted signal as a converted signal. Good.

【００１２】更に、第１コンパレータは、予め定められ
た一のタイミングにおいて、被変換信号が示す電位を第
１閾電圧と比較した結果を、第１比較信号として出力
し、第２コンパレータは、当該一のタイミングにおい
て、被変換信号が示す電位を第２閾電圧と比較した結果
を、第２比較信号として出力し、ＡＤ変換器は、予め定
められた他のタイミングにおいて、被変換信号が示す電
位を第１閾電圧と比較した結果を、第３比較信号として
出力する第３コンパレータと、当該他のタイミングにお
いて、被変換信号が示す電位を第２閾電圧と比較した結
果を、第４比較信号として出力する第４コンパレータと
を更に備え、信号処理部は、第１比較信号、第２比較信
号、第３比較信号及び第４比較信号に基づいて、ディジ
タル変換信号を生成してよい。Further, the first comparator outputs, as a first comparison signal, a result obtained by comparing the potential indicated by the converted signal with the first threshold voltage at one predetermined timing, and the second comparator outputs the result. At one timing, the result of comparing the potential indicated by the converted signal with the second threshold voltage is output as a second comparison signal, and the AD converter outputs the potential indicated by the converted signal at another predetermined timing. Is compared with the first threshold voltage and is output as a third comparison signal by a third comparator, and the result of comparing the potential indicated by the converted signal with the second threshold voltage at the other timing is the fourth comparison signal. And a fourth comparator for outputting as a signal, and the signal processing unit generates a digital conversion signal based on the first comparison signal, the second comparison signal, the third comparison signal, and the fourth comparison signal. Good.

【００１３】更に、アナログ信号に一のディザ信号を加
算した第１ディザ被変換信号及びアナログ信号に他のデ
ィザ信号を加算した第２ディザ被変換信号を生成するデ
ィザ加算部を更に備え、第１コンパレータ及び第２コン
パレータは、第１ディザ被変換信号を被変換信号として
受け取り、第３コンパレータ及び第４コンパレータは、
第２ディザ被変換信号を被変換信号として受け取ってよ
い。The present invention further includes a dither adder for generating a first dither converted signal obtained by adding one dither signal to the analog signal and a second dither converted signal obtained by adding another dither signal to the analog signal. The comparator and the second comparator receive the first dither converted signal as the converted signal, and the third comparator and the fourth comparator
The second dither converted signal may be received as the converted signal.

【００１４】また、本発明の第２の形態によると、電子
デバイスに入力されるべき入力パターン信号を生成する
パターン発生部と、電子デバイスと電気的に接触し、パ
ターン発生部が生成した入力パターン信号を電子デバイ
スに供給し、入力パターン信号に基づいて電子デバイス
が出力する第１出力パターン信号を受け取る信号入出力
部と、電子デバイスが出力する第１出力パターン信号を
被変換信号として受け取り、第１出力パターン信号の電
位を示すディジタル信号であるディジタル変換信号を生
成する信号変換部と、ディジタル変換信号に基づいて、
電子デバイスの良否を判定する判定部とを備え、信号変
換部は、予め定められた第１閾電圧及び第１閾電圧と異
なる第２閾電圧を生成する閾電圧生成部と、被変換信号
が示す電位を第１閾電圧と比較した結果を、第１比較信
号として出力する第１コンパレータと、被変換信号が示
す電位を第２閾電圧と比較した結果を、第２比較信号と
して出力する第２コンパレータと、被変換信号を、第１
コンパレータ及び第２コンパレータの一方に供給する
か、双方に供給するかを切換える切換部と、第１比較信
号及び第２比較信号に基づいて、ディジタル変換信号を
生成する信号処理部とを有することを特徴とする試験装
置を提供する。Further, according to the second aspect of the present invention, a pattern generating section for generating an input pattern signal to be input to the electronic device and an input pattern generated by the pattern generating section in electrical contact with the electronic device. A signal input / output unit that supplies a signal to an electronic device and receives a first output pattern signal output by the electronic device based on the input pattern signal; and a first output pattern signal output by the electronic device as a converted signal, Based on the signal conversion unit that generates a digital conversion signal that is a digital signal indicating the potential of one output pattern signal, and the digital conversion signal,
The signal converter includes a threshold voltage generator that generates a predetermined first threshold voltage and a second threshold voltage different from the first threshold voltage, and a signal to be converted. A first comparator that outputs the result of comparing the indicated potential with the first threshold voltage as a first comparison signal, and a result of comparing the potential indicated by the converted signal with the second threshold voltage as the second comparison signal. Two comparators and the converted signal
And a signal processing unit for generating a digital conversion signal based on the first comparison signal and the second comparison signal, and a switching unit for switching between supplying to one or both of the comparator and the second comparator. A characteristic test device is provided.

【００１５】更に、電子デバイスがアナログ信号を第１
出力パターン信号として出力した場合、切換部は、第１
出力パターン信号を第１コンパレータ及び第２コンパレ
ータの双方に供給し、電子デバイスがディジタル信号を
第１出力パターン信号として出力した場合、切換部は、
第１出力パターン信号を第１コンパレータ及び第２コン
パレータの一方に供給するのが好ましい。In addition, the electronic device first transmits the analog signal.
When output as an output pattern signal, the switching unit
When the output pattern signal is supplied to both the first comparator and the second comparator, and the electronic device outputs the digital signal as the first output pattern signal, the switching unit
It is preferable to supply the first output pattern signal to one of the first comparator and the second comparator.

【００１６】更に、電子デバイスは、第１出力パターン
信号を出力する第１端子と、入力パターン信号に基づく
第２出力パターン信号を更に出力する第２端子を有し、
パターン発生部がアナログ試験用の入力パターン信号を
生成した場合、電子デバイスはアナログ信号を第１出力
パターン信号として出力し、パターン発生部がディジタ
ル試験用の入力パターン信号を生成した場合、電子デバ
イスはディジタル信号を第１出力パターン信号として出
力し、切換部は第２出力パターン信号を第１コンパレー
タ及び第２コンパレータの他方に供給するのが好まし
い。Further, the electronic device has a first terminal for outputting a first output pattern signal and a second terminal for further outputting a second output pattern signal based on the input pattern signal,
When the pattern generator generates the input pattern signal for analog test, the electronic device outputs the analog signal as the first output pattern signal, and when the pattern generator generates the input pattern signal for digital test, the electronic device operates It is preferable that the digital signal is output as the first output pattern signal, and the switching unit supplies the second output pattern signal to the other of the first comparator and the second comparator.

【００１７】試験装置は、電子デバイスに入力されるべ
き入力パターン信号を生成するパターン発生部と、電子
デバイスと電気的に接触し、パターン発生部が生成した
入力パターン信号を電子デバイスに供給し、入力パター
ン信号に基づいて電子デバイスが出力する第１出力パタ
ーン信号を受け取る信号入出力部と、電子デバイスが出
力する第１出力パターン信号を被変換信号として受け取
り、第１出力パターン信号の電位を示すディジタル信号
であるディジタル変換信号を生成する信号変換部と、デ
ィジタル変換信号に基づいて、電子デバイスの良否を判
定する判定部とを備え、信号変換部は、予め定められた
第１閾電圧を生成する閾電圧生成部と、被変換信号が示
す電位を第１閾電圧と比較した結果を、第１比較信号と
して出力する第１コンパレータと、第１比較信号の値を
格納する格納部と、格納部が格納する第１比較信号の値
に基づいて、ディジタル変換信号を生成する信号処理部
とを有してもよい。The test apparatus is in electrical contact with a pattern generating section for generating an input pattern signal to be input to the electronic device, and supplies the input pattern signal generated by the pattern generating section to the electronic device. A signal input / output unit that receives a first output pattern signal output by the electronic device based on the input pattern signal, and a first output pattern signal output by the electronic device as a converted signal, and indicates the potential of the first output pattern signal. A signal conversion unit that generates a digital conversion signal that is a digital signal and a determination unit that determines whether the electronic device is good or bad based on the digital conversion signal are provided, and the signal conversion unit generates a predetermined first threshold voltage. And a threshold voltage generator that compares the potential indicated by the converted signal with the first threshold voltage and outputs the result as a first comparison signal. A comparator, a storage unit for storing the value of the first comparison signal, based on the value of the first comparison signal storage unit stores may have a signal processing unit for generating a digital conversion signal.

【００１８】また、本発明の第３の形態によると、電子
デバイスに入力されるべき入力パターン信号を生成する
パターン発生段階と、パターン発生段階が生成した入力
パターン信号を電子デバイスに供給し、入力パターン信
号に基づいて電子デバイスが出力する第１出力パターン
信号を受け取る信号入出力段階と、電子デバイスが出力
する第１出力パターン信号を被変換信号として受け取
り、第１出力パターン信号の電位を示すディジタル信号
であるディジタル変換信号を生成する信号変換段階と、
ディジタル変換信号に基づいて、電子デバイスの良否を
判定する判定段階とを備え、信号変換段階は、予め定め
られた第１閾電圧及び第１閾電圧と異なる第２閾電圧を
生成する閾電圧生成段階と、被変換信号が示す電位を第
１閾電圧と比較した結果を、第１比較信号として出力す
る第１比較段階と、被変換信号が示す電位を第２閾電圧
と比較した結果を、第２比較信号として出力する第２比
較段階と、被変換信号を、第１比較段階及び第２比較段
階の一方に供給するか、双方に供給するかを切換える切
換段階と、第１比較信号及び第２比較信号に基づいて、
ディジタル変換信号を生成する信号処理段階とを有する
ことを特徴とする試験方法を提供する。According to the third aspect of the present invention, a pattern generating step for generating an input pattern signal to be input to the electronic device and an input pattern signal generated by the pattern generating step are supplied to the electronic device for input. A signal input / output stage for receiving a first output pattern signal output from the electronic device based on the pattern signal, and a digital indicating the potential of the first output pattern signal by receiving the first output pattern signal output by the electronic device as a converted signal. A signal conversion step of generating a digital conversion signal which is a signal,
A step of determining whether the electronic device is good or bad based on the digital conversion signal, the step of converting the signal generating a threshold voltage for generating a predetermined first threshold voltage and a second threshold voltage different from the first threshold voltage. The first comparison step of outputting the step, the result of comparing the potential indicated by the converted signal with the first threshold voltage as a first comparison signal, and the result of comparing the potential indicated by the converted signal with the second threshold voltage, A second comparison stage for outputting as a second comparison signal; a switching stage for switching between supplying the converted signal to one of the first comparison stage and the second comparison stage or supplying both to the first comparison stage; Based on the second comparison signal,
And a signal processing step for generating a digitally converted signal.

【００１９】試験方法は、電子デバイスに入力されるべ
き入力パターン信号を生成するパターン発生段階と、パ
ターン発生段階が生成した入力パターン信号を電子デバ
イスに供給し、入力パターン信号に基づいて電子デバイ
スが出力する第１出力パターン信号を受け取る信号入出
力段階と、電子デバイスが出力する第１出力パターン信
号を被変換信号として受け取り、第１出力パターン信号
の電位を示すディジタル信号であるディジタル変換信号
を生成する信号変換段階と、ディジタル変換信号に基づ
いて、電子デバイスの良否を判定する判定段階とを備
え、信号変換段階は、予め定められた第１閾電圧を生成
する閾電圧生成段階と、被変換信号が示す電位を第１閾
電圧と比較した結果を、第１比較信号として出力する第
１比較段階と、第１比較信号の値を格納する格納段階
と、格納段階が格納した第１比較信号の値に基づいて、
ディジタル変換信号を生成する信号処理段階とを有して
もよい。In the test method, a pattern generation step for generating an input pattern signal to be input to the electronic device and an input pattern signal generated by the pattern generation step are supplied to the electronic device, and the electronic device is operated based on the input pattern signal. A signal input / output stage for receiving a first output pattern signal to be output and a first output pattern signal output from an electronic device as a signal to be converted, and generating a digital conversion signal which is a digital signal indicating a potential of the first output pattern signal And a determination step of determining the quality of the electronic device based on the digital conversion signal. The signal conversion step includes a threshold voltage generation step of generating a predetermined first threshold voltage, and a conversion target. A first comparison step of outputting a result of comparing the potential indicated by the signal with the first threshold voltage as a first comparison signal; A storage step of storing the value of No. 較信, based on the value of the first comparison signal stored phase is stored,
A signal processing stage for generating a digitally converted signal.

【００２０】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

【００２１】[0021]

【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the claimed invention, and the features described in the embodiments Not all combinations are essential to the solution of the invention.

【００２２】図１は、本発明の一実施形態に係る試験装
置１００を示す。試験装置１００は、電子デバイス１１
０を試験する試験装置であって、パターン発生部１０
４、信号入出力部１０６、判定部１０８及び信号変換部
１０２を備える。試験装置１００は、例えばＳＯＣ（Ｓ
ｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）ＬＳＩを試験するＬＳＩ
テスタであってよい。FIG. 1 shows a test apparatus 100 according to one embodiment of the present invention. The test apparatus 100 includes the electronic device 11
A pattern generator 10 for testing 0
4, a signal input / output unit 106, a determination unit 108, and a signal conversion unit 102. The test apparatus 100 is, for example, SOC (S
system on Chip) LSI to test LSI
It can be a tester.

【００２３】パターン発生部１０４は、電子デバイス１
１０に入力されるべき入力パターン信号ＩＰＳを生成す
る。パターン発生部１０４は、電子デバイス１１０の入
力特性に応じて入力パターン信号ＩＰＳを生成するのが
好ましい。信号入出力部１０６は、電子デバイス１１０
と電気的に接触し、パターン発生部１０４が生成した入
力パターン信号ＩＰＳを電子デバイス１１０に供給し、
入力パターン信号ＩＰＳに基づいて電子デバイス１１０
が出力する第１出力パターン信号ＯＰＳ１を受け取る。
信号変換部１０２は、電子デバイス１１０が出力する第
１出力パターン信号ＯＰＳ１を被変換信号として受け取
り、第１出力パターン信号ＯＰＳ１の電位を示すディジ
タル信号であるディジタル変換信号ＤＣＳを生成する。
判定部１０８は、ディジタル変換信号ＤＣＳに基づい
て、電子デバイス１１０の良否を判定する。The pattern generator 104 is used for the electronic device 1
An input pattern signal IPS to be input to 10 is generated. The pattern generator 104 preferably generates the input pattern signal IPS according to the input characteristics of the electronic device 110. The signal input / output unit 106 is an electronic device 110.
And makes an electrical contact with the input pattern signal IPS generated by the pattern generation unit 104 to the electronic device 110,
The electronic device 110 based on the input pattern signal IPS
Receives a first output pattern signal OPS1 output by
The signal conversion unit 102 receives the first output pattern signal OPS1 output from the electronic device 110 as a signal to be converted, and generates a digital conversion signal DCS that is a digital signal indicating the potential of the first output pattern signal OPS1.
The determination unit 108 determines the quality of the electronic device 110 based on the digital conversion signal DCS.

【００２４】ここで、電子デバイスとは、電流又は電圧
に応じて所定の作用を行う部品をいい、例えば、ＩＣ
（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＬＳＩ
（Ｌａｒｇｅ-Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃ
ｉｒｃｕｉｔ）のような能動素子を有する半導体部品を
含む。更に、これらの部品はウェハに設けられた状態で
あってもよく、また、これら部品を結合して一つのパッ
ケージに収めた部品や、これら部品をプリント基板に装
着して所定の機能を実現したブレッドボード等の部品も
含む。Here, the electronic device refers to a component that performs a predetermined action according to a current or a voltage, for example, an IC.
(Integrated Circuit) and LSI
(Large-Scale Integrated C
Including semiconductor components having active devices such as ircuits). Further, these components may be provided on the wafer, and the components are combined into one package, or these components are mounted on a printed circuit board to realize a predetermined function. Including parts such as breadboards.

【００２５】本実施形態において、電子デバイス１１０
は、ＳＯＣ ＬＳＩである。電子デバイス１１０は、入
力パターン信号ＩＰＳ基づく第１出力パターン信号ＯＰ
Ｓ１として、アナログ信号又はディジタル信号を出力す
る。電子デバイス１１０は、例えばメモリデバイス、演
算装置、発振器、又は変調器であってもよい。In this embodiment, the electronic device 110
Is an SOC LSI. The electronic device 110 receives the first output pattern signal OP based on the input pattern signal IPS.
As S1, an analog signal or a digital signal is output. The electronic device 110 may be, for example, a memory device, a computing device, an oscillator, or a modulator.

【００２６】以下、パターン発生部１０４がアナログ試
験用の入力パターン信号ＩＰＳを生成した場合（以下、
アナログ試験時という）及びパターン発生部１０４がデ
ィジタル試験用の入力パターン信号ＩＰＳを生成した場
合（以下ディジタル試験時という）における、電子デバ
イス１１０の動作について、それぞれ説明する。Hereinafter, when the pattern generating section 104 generates the input pattern signal IPS for analog test (hereinafter,
The operation of the electronic device 110 in the case of an analog test) and the case where the pattern generator 104 generates the input pattern signal IPS for a digital test (hereinafter referred to as a digital test) will be described.

【００２７】アナログ試験時において、電子デバイス１
１０は、アナログ信号を第１出力パターン信号ＯＰＳ１
として出力する。電子デバイス１１０は、例えば、第１
出力パターン信号ＯＰＳ１として正弦波又は変調波を出
力してよい。別の実施例において、電子デバイス１１０
は、第１出力パターン信号ＯＰＳ１として電子デバイス
１１０が有する基準電圧発生回路が生成する基準電位を
出力してよい。あるいは、電子デバイス１１０は、第１
出力パターン信号ＯＰＳ１として、電子デバイス１１０
が有するチャージポンプが生成する昇圧電圧を出力して
もよい。あるいは、電子デバイス１１０は、第１出力パ
ターン信号ＯＰＳ１としてＩ／Ｏ出力レベルを出力して
もよい。At the time of analog test, the electronic device 1
10 is an analog signal for the first output pattern signal OPS1
Output as. The electronic device 110 is, for example, the first
A sine wave or a modulation wave may be output as the output pattern signal OPS1. In another embodiment, electronic device 110
May output the reference potential generated by the reference voltage generation circuit included in the electronic device 110 as the first output pattern signal OPS1. Alternatively, the electronic device 110 may include the first
The electronic device 110 is used as the output pattern signal OPS1.
The boosted voltage generated by the charge pump included in may be output. Alternatively, the electronic device 110 may output the I / O output level as the first output pattern signal OPS1.

【００２８】ディジタル試験時において、本実施形態の
電子デバイス１１０は、入力パターン信号ＩＰＳに基づ
く複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）
を出力する。電子デバイス１１０は、ディジタル信号を
複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）と
して出力する。電子デバイス１１０は、複数の出力パタ
ーン信号（ＯＰＳ１〜ＯＰＳ２５５）として電子デバイ
ス１１０が格納するデータを出力してよい。電子デバイ
ス１１０は、複数の出力パターン信号（ＯＰＳ１〜ＯＰ
Ｓ２５５）として入力パターン信号ＩＰＳに基づく演算
結果を出力してよい。電子デバイス１１０は、当該デー
タ又は当該演算結果を、複数の出力パターン信号（ＯＰ
Ｓ１〜ＯＰＳ２５５）の一部として出力してもよい。例
えば、電子デバイス１１０は、当該データ又は当該演算
結果を、複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ
８）として出力してよい。電子デバイス１１０は、複数
の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）のそれ
ぞれを出力する第１端子〜第２５５端子を有してよい。
例えば、電子デバイス１１０は、第１出力パターン信号
ＯＰＳ１を出力する第１端子と、第２出力パターン信号
ＯＰＳ２を出力する第２端子を有してよい。During the digital test, the electronic device 110 according to the present embodiment has a plurality of output pattern signals (OPS1 to OPS255) based on the input pattern signal IPS.
Is output. The electronic device 110 outputs the digital signal as a plurality of output pattern signals (OPS1 to OPS255). The electronic device 110 may output data stored in the electronic device 110 as a plurality of output pattern signals (OPS1 to OPS255). The electronic device 110 includes a plurality of output pattern signals (OPS1 to OP
As S255), the calculation result based on the input pattern signal IPS may be output. The electronic device 110 outputs the data or the calculation result to a plurality of output pattern signals (OP
It may be output as a part of S1 to OPS255). For example, the electronic device 110 outputs the data or the calculation result to a plurality of output pattern signals (OPS1 to OPS).
It may be output as 8). The electronic device 110 may have first to 255th terminals for outputting each of the plurality of output pattern signals (OPS1 to OPS255).
For example, the electronic device 110 may have a first terminal that outputs the first output pattern signal OPS1 and a second terminal that outputs the second output pattern signal OPS2.

【００２９】以下、信号変換部１０２について更に詳し
く説明する。信号変換部１０２は、アナログ試験時に
は、電子デバイス１１０がアナログ信号として出力する
第１出力パターン信号ＯＰＳ１を被変換信号として受け
取り、当該アナログ信号の電位を示すディジタル信号で
あるディジタル変換信号ＤＣＳを生成する。信号変換部
１０２はＡＤ変換器の機能を有してよい。信号変換部１
０２は、ディジタル試験時には、電子デバイス１１０が
ディジタル信号として出力する複数の出力パターン信号
（ＯＰＳ１〜ＯＰＳ２５５）の論理値を出力する。信号
変換部１０２は、切換部２０６、複数のコンパレータ
（２０４-１〜２０４-２５５）、閾電圧生成部２０２、
格納部２１０及び信号処理部２０８を有する。The signal converter 102 will be described in more detail below. During the analog test, the signal conversion unit 102 receives the first output pattern signal OPS1 output by the electronic device 110 as an analog signal as a signal to be converted, and generates a digital conversion signal DCS that is a digital signal indicating the potential of the analog signal. . The signal converter 102 may have the function of an AD converter. Signal converter 1
02 outputs the logical value of a plurality of output pattern signals (OPS1 to OPS255) output as digital signals by the electronic device 110 during a digital test. The signal conversion unit 102 includes a switching unit 206, a plurality of comparators (204-1 to 204-255), a threshold voltage generation unit 202,
It has a storage unit 210 and a signal processing unit 208.

【００３０】切換部２０６は、複数のコンパレータ（２
０４-１〜２０４-２５５）のそれぞれに対し、複数の出
力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）のいずれを
供給するかを切換える。切換部２０６は、アナログ試験
時には、複数のコンパレータ（２０４-１〜２０４-２５
５）のそれぞれに第１出力パターン信号ＯＰＳ１を供給
する。切換部２０６は、ディジタル試験時には、コンパ
レータ２０４-ｎ（ｎは、１≦ｎ≦２５５を満たす整数
である）に出力パターン信号ＯＰＳｎを供給する。切換
部２０６は、第１出力パターン信号ＯＰＳ１を、第１コ
ンパレータ２０４-１及び第２コンパレータ２０４-２の
一方に供給するか、双方に供給するかを切換えてよい。
この場合、切換部２０６は、アナログ試験時において、
第１出力パターン信号ＯＰＳ１を第１コンパレータ２０
４-１及び第２コンパレータ２０４-２の双方に供給す
る。切換部２０６は、ディジタル試験時において、第１
出力パターン信号ＯＰＳ１を第１コンパレータ２０４-
１及び第２コンパレータ２０４-２の一方に供給する。
切換部２０６は、第２出力パターン信号ＯＰＳ２を第１
コンパレータ２０４-１及び第２コンパレータ２０４-２
の他方に供給する。The switching unit 206 includes a plurality of comparators (2
04-1 to 204-255) is switched to which of a plurality of output pattern signals (OPS1 to OPS255) is supplied. During the analog test, the switching unit 206 includes a plurality of comparators (204-1 to 204-25).
The first output pattern signal OPS1 is supplied to each of 5). The switching unit 206 supplies the output pattern signal OPSn to the comparator 204-n (n is an integer satisfying 1 ≦ n ≦ 255) during the digital test. The switching unit 206 may switch whether to supply the first output pattern signal OPS1 to one of the first comparator 204-1 and the second comparator 204-2 or to both.
In this case, the switching unit 206, during the analog test,
The first output pattern signal OPS1 is supplied to the first comparator 20.
It supplies to both 4-1 and the 2nd comparator 204-2. The switching unit 206 is the first unit during the digital test.
The output pattern signal OPS1 is sent to the first comparator 204-
It is supplied to one of the first and second comparators 204-2.
The switching unit 206 outputs the second output pattern signal OPS2 to the first output pattern signal OPS2.
Comparator 204-1 and second comparator 204-2
Supply to the other.

【００３１】切換部２０６は、複数のコンパレータ（２
０４-１〜２０４-２５５）にそれぞれ対応する複数の入
力切換器（６２-１〜６２-２５５）を含む。入力切換器
６２-ｎは、アナログ試験時には第１出力パターン信号
ＯＰＳ１をコンパレータ２０４-ｎに供給する。入力切
換器６２-ｎは、ディジタル試験時には出力パターン信
号ＯＰＳｎをコンパレータ２０４-ｎに供給する。The switching unit 206 includes a plurality of comparators (2
04-1 to 204-255) and a plurality of input selectors (62-1 to 62-255). The input switch 62-n supplies the first output pattern signal OPS1 to the comparator 204-n during the analog test. The input switch 62-n supplies the output pattern signal OPSn to the comparator 204-n during the digital test.

【００３２】コンパレータ２０４-ｎは、アナログ試験
時には、第１出力パターン信号ＯＰＳ１が示す電位を閾
電圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰＳｎとし
て出力する。コンパレータ２０４-ｎは、ディジタル試
験時には、出力パターン信号ＯＰＳｎが示す電位を閾電
圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰＳｎとして
出力する。コンパレータ２０４-ｎは、閾電圧Ｖｔｈ
(ｎ)を閾電圧生成部２０２から受け取ってよい。In the analog test, the comparator 204-n outputs the result of comparing the potential indicated by the first output pattern signal OPS1 with the threshold voltage Vth (n) as a comparison signal CPSn. During the digital test, the comparator 204-n outputs the result of comparing the potential indicated by the output pattern signal OPSn with the threshold voltage Vth (n) as the comparison signal CPSn. The comparator 204-n has a threshold voltage Vth.
(n) may be received from the threshold voltage generator 202.

【００３３】例えば、第２コンパレータ２０４-２は、
アナログ試験時には、第１出力パターン信号ＯＰＳ１が
示す電位を第２閾電圧Ｖｔｈ２と比較した結果を、第２
比較信号ＣＰＳ２として出力する。第２コンパレータ２
０４-２は、ディジタル試験時には、第２出力パターン
信号ＯＰＳ２が示す電位を第２閾電圧Ｖｔｈ２と比較し
た結果を、第２比較信号ＣＰＳ２として出力する。第１
コンパレータ２０４-１は、アナログ試験時及びディジ
タル試験時において、第１出力パターン信号ＯＰＳ１が
示す電位を第１閾電圧Ｖｔｈ１と比較した結果を、第１
比較信号ＣＰＳ１として出力する。コンパレータ２０４
-ｎは、試験装置１００が備える一のＤＵＴ端子に対応
し、ディジタル試験時に当該ＤＵＴ端子が受け取るディ
ジタル信号の論理値を判定するドライバ・コンパレータ
であってよい。For example, the second comparator 204-2 is
In the analog test, the result of comparing the potential indicated by the first output pattern signal OPS1 with the second threshold voltage Vth2 is the second
It is output as the comparison signal CPS2. Second comparator 2
During the digital test, 04-2 outputs the result of comparing the potential indicated by the second output pattern signal OPS2 with the second threshold voltage Vth2 as the second comparison signal CPS2. First
The comparator 204-1 compares the result obtained by comparing the potential indicated by the first output pattern signal OPS1 with the first threshold voltage Vth1 during the analog test and the digital test with the first threshold voltage Vth1.
The comparison signal CPS1 is output. Comparator 204
-n may correspond to one DUT terminal included in the test apparatus 100, and may be a driver / comparator that determines the logical value of the digital signal received by the DUT terminal during a digital test.

【００３４】閾電圧生成部２０２は、複数の閾電圧（Ｖ
ｔｈ１〜Ｖｔｈ２５５）を生成する。閾電圧生成部２０
２は、閾電圧Ｖｔｈ(ｎ)をコンパレータ２０４-ｎに供
給する。格納部２１０は、複数の比較信号（ＣＰＳ１〜
ＣＰＳ２５５）のそれぞれの値を格納する。信号処理部
２０８は、格納部２１０が記憶する複数の比較信号（Ｃ
ＰＳ１〜ＣＰＳ２５５）のそれぞれの値に基づいてディ
ジタル変換信号ＤＣＳを生成する。別の実施例におい
て、信号処理部２０８は、格納部２１０が格納する第１
比較信号ＣＰＳ１の値及び第２比較信号ＣＰＳ２に基づ
いて、ディジタル変換信号ＤＣＳを生成してよい。ある
いは、信号処理部２０８は、第１比較信号ＣＰＳ１及び
第２比較信号ＣＰＳ２に基づいて、ディジタル変換信号
ＤＣＳを生成してもよい。The threshold voltage generator 202 is provided with a plurality of threshold voltages (V
th1 to Vth255) are generated. Threshold voltage generator 20
2 supplies the threshold voltage Vth (n) to the comparator 204-n. The storage unit 210 stores a plurality of comparison signals (CPS1 to CPS1).
Each value of CPS 255) is stored. The signal processing unit 208 includes a plurality of comparison signals (C
The digital conversion signal DCS is generated based on the respective values of PS1 to CPS255). In another embodiment, the signal processing unit 208 includes a first storage unit 210 for storing the first signal.
The digital conversion signal DCS may be generated based on the value of the comparison signal CPS1 and the second comparison signal CPS2. Alternatively, the signal processing unit 208 may generate the digital conversion signal DCS based on the first comparison signal CPS1 and the second comparison signal CPS2.

【００３５】次に、本実施形態における試験装置１００
のアナログ試験時及びディジタル試験時の動作について
それぞれ説明する。アナログ試験時において、パターン
発生部１０４は、アナログ試験用の入力パターン信号Ｉ
ＰＳを生成する。電子デバイス１１０は、信号入出力部
１０６を介して入力パターン信号ＩＰＳを受け取る。電
子デバイス１１０は、入力パターン信号ＩＰＳに基づい
て第１出力パターン信号ＯＰＳ１を出力する。信号入出
力部１０６は、電子デバイス１１０から受け取る第１出
力パターン信号ＯＰＳ１を信号変換部１０２に供給す
る。信号変換部１０２は、第１出力パターン信号ＯＰＳ
１をＡＤ変換した結果をディジタル変換信号ＤＣＳとし
て出力する。判定部１０８は、ディジタル変換信号ＤＣ
Ｓを入力信号として受け取り、当該ＡＤ変換の結果と当
該ＡＤ変換の期待値とを比較することで電子デバイス１
１０の良否を判定する。Next, the test apparatus 100 in this embodiment.
The operations during the analog test and the digital test will be described respectively. At the time of the analog test, the pattern generating section 104 determines the input pattern signal I for the analog test.
Generate PS. The electronic device 110 receives the input pattern signal IPS via the signal input / output unit 106. The electronic device 110 outputs the first output pattern signal OPS1 based on the input pattern signal IPS. The signal input / output unit 106 supplies the first output pattern signal OPS1 received from the electronic device 110 to the signal conversion unit 102. The signal conversion unit 102 uses the first output pattern signal OPS.
The result of AD conversion of 1 is output as a digital conversion signal DCS. The determination unit 108 uses the digital conversion signal DC
The electronic device 1 receives S as an input signal and compares the result of the AD conversion with the expected value of the AD conversion.
The quality of 10 is judged.

【００３６】ディジタル試験時において、パターン発生
部１０４は、ディジタル試験用の入力パターン信号ＩＰ
Ｓを生成する。電子デバイス１１０は、入力パターン信
号ＩＰＳに基づいて複数の出力パターン信号（ＯＰＳ１
〜ＯＰＳ２５５）を出力する。信号入出力部１０６は、
電子デバイス１１０から受け取る複数の出力パターン信
号（ＯＰＳ１〜ＯＰＳ２５５）を信号変換部１０２に供
給する。信号変換部１０２は、複数の出力パターン信号
（ＯＰＳ１〜ＯＰＳ２５５）に基づく信号を判定部１０
８に供給する。本実施形態において、信号変換部１０２
は、複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５
５）のそれぞれの論理値を判定部１０８に供給する。判
定部１０８は、当該論理値を期待値と比較することで電
子デバイス１１０の良否を判定する。During the digital test, the pattern generator 104 receives the input pattern signal IP for the digital test.
Generate S. The electronic device 110 receives the plurality of output pattern signals (OPS1) based on the input pattern signal IPS.
~ OPS255) is output. The signal input / output unit 106 is
The plurality of output pattern signals (OPS1 to OPS255) received from the electronic device 110 are supplied to the signal conversion unit 102. The signal conversion unit 102 determines a signal based on the plurality of output pattern signals (OPS1 to OPS255) from the determination unit 10.
Supply to 8. In the present embodiment, the signal conversion unit 102
Is a plurality of output pattern signals (OPS1 to OPS25
Each logical value of 5) is supplied to the determination unit 108. The determination unit 108 determines the quality of the electronic device 110 by comparing the logical value with an expected value.

【００３７】以下、アナログ試験時及びディジタル試験
時の信号変換部１０２の動作をそれぞれ更に詳細に説明
する。最初にアナログ試験時の信号変換部１０２の動作
を説明する。The operation of the signal conversion unit 102 during the analog test and the digital test will be described below in more detail. First, the operation of the signal conversion unit 102 during the analog test will be described.

【００３８】アナログ試験時において、切換部２０６
は、第１出力パターン信号ＯＰＳ１を複数のコンパレー
タ（２０４-１〜２０４-２５５）のそれぞれに供給す
る。コンパレータ２０４-ｎは、第１出力パターン信号
ＯＰＳ１が示す電位を閾電圧Ｖｔｈ(ｎ)と比較した結果
を比較信号ＣＰＳｎとして出力する。コンパレータ２０
４-ｎは、第１出力パターン信号ＯＰＳ１が示す電位が
閾電圧Ｖｔｈ(ｎ)より大である場合、比較信号ＣＰＳｎ
として論理値１を出力してよい。コンパレータ２０４-
ｎは、第１出力パターン信号ＯＰＳ１が示す電位が閾電
圧Ｖｔｈ(ｎ)より小である場合、比較信号ＣＰＳｎとし
て論理値０を出力してよい。During the analog test, the switching unit 206
Supplies the first output pattern signal OPS1 to each of the plurality of comparators (204-1 to 204-255). The comparator 204-n outputs the result of comparing the potential indicated by the first output pattern signal OPS1 with the threshold voltage Vth (n) as a comparison signal CPSn. Comparator 20
4-n is the comparison signal CPSn when the potential indicated by the first output pattern signal OPS1 is higher than the threshold voltage Vth (n).
May output a logical value of 1. Comparator 204-
When the potential indicated by the first output pattern signal OPS1 is smaller than the threshold voltage Vth (n), n may output a logical value 0 as the comparison signal CPSn.

【００３９】閾電圧生成部２０２は、それぞれ異なる電
位を示す複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を生
成するのが好ましい。例えば、閾電圧生成部２０２は、
予め定められた第１閾電圧Ｖｔｈ１及び第１閾電圧Ｖｔ
ｈ１と異なる第２閾電圧Ｖｔｈ２を生成する。閾電圧生
成部２０２は、それぞれが示す電位が等間隔で異なる複
数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を出力するのが
好ましい。本実施形態において、閾電圧生成部２０２
は、閾電圧Ｖｔｈ(ｍ)（ｍは、２≦ｍ≦２５５を満たす
整数である）として、閾電圧Ｖｔｈ(ｍ-１)より予め定
められた電圧Δvだけ高い電位を示す信号を出力する。The threshold voltage generator 202 preferably generates a plurality of threshold voltages (Vth1 to Vth255) each showing a different potential. For example, the threshold voltage generation unit 202
Predetermined first threshold voltage Vth1 and first threshold voltage Vt
A second threshold voltage Vth2 different from h1 is generated. It is preferable that the threshold voltage generator 202 outputs a plurality of threshold voltages (Vth1 to Vth255) whose potentials are different at equal intervals. In the present embodiment, the threshold voltage generator 202
Outputs a signal indicating a threshold voltage Vth (m) (m is an integer satisfying 2 ≦ m ≦ 255) that is higher than the threshold voltage Vth (m−1) by a predetermined voltage Δv.

【００４０】格納部２１０は、複数のコンパレータ（２
０４-１〜２０４-２５５）が出力する複数の比較信号
(ＣＰＳ１〜ＣＰＳ２５５)のそれぞれの値を格納する。
信号処理部２０８は、格納部２１０から受け取る複数の
比較信号(ＣＰＳ１〜ＣＰＳ２５５)の値に基づいてディ
ジタル変換信号ＤＣＳを生成する。別の実施例におい
て、信号処理部２０８は、複数の比較信号(ＣＰＳ１〜
ＣＰＳ２５５)を複数のコンパレータ（２０４-１〜２０
４-２５５）から受け取ってもよい。信号処理部２０８
は、例えば、複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)
のうち、論理値１を示す比較信号ＣＰＳの数をディジタ
ル変換信号ＤＣＳとして出力する。信号処理部２０８
は、複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)のそれぞ
れ値と、ディジタル変換信号ＤＣＳの値との対応を記憶
するＲＯＭを含んでもよい。この場合、信号処理部２０
８は、複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)に基づ
くアドレス信号を生成し、当該ＲＯＭに供給してよい。
当該ROMは、当該アドレス信号が示す領域に、当該複数
の比較信号(ＣＰＳ１〜ＣＰＳ２５５)が示す値に対応す
るディジタル変換信号ＤＣＳの値を記憶するのが好まし
い。The storage unit 210 includes a plurality of comparators (2
04-1 to 204-255) output multiple comparison signals
The respective values of (CPS1 to CPS255) are stored.
The signal processing unit 208 generates the digital conversion signal DCS based on the values of the plurality of comparison signals (CPS1 to CPS255) received from the storage unit 210. In another embodiment, the signal processing unit 208 includes a plurality of comparison signals (CPS1 to CPS1).
CPS255) with multiple comparators (204-1 to 20-20
4-255). Signal processing unit 208
Is, for example, a plurality of comparison signals (CPS1 to CPS255).
Among them, the number of the comparison signals CPS having the logical value 1 is output as the digital conversion signal DCS. Signal processing unit 208
May include a ROM that stores the correspondence between the values of the plurality of comparison signals (CPS1 to CPS255) and the value of the digital conversion signal DCS. In this case, the signal processing unit 20
8 may generate an address signal based on a plurality of comparison signals (CPS1 to CPS255) and supply it to the ROM.
The ROM preferably stores the value of the digital conversion signal DCS corresponding to the value indicated by the plurality of comparison signals (CPS1 to CPS255) in the area indicated by the address signal.

【００４１】続いて、ディジタル試験時の信号変換部１
０２の動作を説明する。ディジタル試験時において、切
換部２０６は、複数の出力パターン信号（ＯＰＳ１〜Ｏ
ＰＳ２５５）のそれぞれを、複数のコンパレータ（２０
４-１〜２０４-２５５）のそれぞれに供給する。すなわ
ち、切換部２０６は、出力パターン信号ＯＰＳｎをコン
パレータ２０４-ｎに供給する。例えば、切換部２０６
は、第１出力パターン信号ＯＰＳ１を第１コンパレータ
２０４-１に供給し、第２出力パターン信号ＯＰＳ２を
第２コンパレータ２０４-２に供給する。Next, the signal conversion unit 1 at the time of digital test
The operation of 02 will be described. During the digital test, the switching unit 206 causes the plurality of output pattern signals (OPS1 to O
Each of the PS255) has a plurality of comparators (20
4-1 to 204-255). That is, the switching unit 206 supplies the output pattern signal OPSn to the comparator 204-n. For example, the switching unit 206
Supplies the first output pattern signal OPS1 to the first comparator 204-1 and supplies the second output pattern signal OPS2 to the second comparator 204-2.

【００４２】コンパレータ２０４-ｎは、出力パターン
信号ＯＰＳｎが示す電位を閾電圧Ｖｔｈ(ｎ)と比較した
結果を比較信号ＣＰＳｎとして出力する。コンパレータ
２０４-ｎは、閾電圧Ｖｔｈ(ｎ)として、閾電圧Ｖｔｈ
１と同じ電位を受け取るのが好ましい。本実施形態にお
いて、コンパレータ２０４-ｎは、閾電圧Ｖｔｈ(ｎ)を
基準として、出力パターン信号ＯＰＳｎの論理値を判定
する。コンパレータ２０４-ｎは、当該論理値を比較信
号ＣＰＳｎとして出力する。コンパレータ２０４-ｎ
は、出力パターン信号ＯＰＳｎが示す電位が閾電圧Ｖｔ
ｈ(ｎ)より大である場合、比較信号ＣＰＳｎとして論理
値１を出力してよい。コンパレータ２０４-ｎは、出力
パターン信号ＯＰＳｎが示す電位が閾電圧Ｖｔｈ(ｎ)よ
り小である場合、比較信号ＣＰＳｎとして論理値０を出
力してよい。The comparator 204-n outputs the result of comparing the potential indicated by the output pattern signal OPSn with the threshold voltage Vth (n) as a comparison signal CPSn. The comparator 204-n calculates the threshold voltage Vth (n) as the threshold voltage Vth.
It is preferable to receive the same potential as 1. In the present embodiment, the comparator 204-n determines the logical value of the output pattern signal OPSn with reference to the threshold voltage Vth (n). The comparator 204-n outputs the logical value as the comparison signal CPSn. Comparator 204-n
Indicates that the potential indicated by the output pattern signal OPSn is the threshold voltage Vt.
When it is larger than h (n), a logical value 1 may be output as the comparison signal CPSn. The comparator 204-n may output a logical value 0 as the comparison signal CPSn when the potential indicated by the output pattern signal OPSn is lower than the threshold voltage Vth (n).

【００４３】閾電圧生成部２０２は、それぞれ同じ電位
を示す複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を生成
してよい。本実施形態において、閾電圧生成部２０２
は、閾電圧Ｖｔｈ(ｍ)として、閾電圧Ｖｔｈ１と同じ電
位を示す信号を出力する。閾電圧生成部２０２は、ディ
ジタル試験時における閾電圧Ｖｔｈ１として、アナログ
試験時における閾電圧Ｖｔｈ１と異なる電位を示す信号
を出力してもよい。格納部２１０は、複数の出力パター
ン信号（ＯＰＳ１〜ＯＰＳ２５５）のそれぞれの論理値
を格納する。信号処理部２０８は、格納部２１０が格納
する当該論理値を判定部１０８に供給する。The threshold voltage generator 202 may generate a plurality of threshold voltages (Vth1 to Vth255) each showing the same potential. In the present embodiment, the threshold voltage generator 202
Outputs a signal indicating the same potential as the threshold voltage Vth1 as the threshold voltage Vth (m). The threshold voltage generator 202 may output a signal indicating a potential different from the threshold voltage Vth1 in the analog test as the threshold voltage Vth1 in the digital test. The storage unit 210 stores the respective logical values of the plurality of output pattern signals (OPS1 to OPS255). The signal processing unit 208 supplies the logical value stored in the storage unit 210 to the determination unit 108.

【００４４】以上説明したように、本実施形態におい
て、試験装置１００は、ディジタル試験時にディジタル
信号の論理値を判定するコンパレータを用い、アナログ
信号をＡＤ変換する。そのため、本実施形態によれば、
アナログ信号を出力する電子デバイスの試験に必要な装
置コストを低減することができる。更には、本実施形態
によれば、当該装置コストの低減により、アナログ信号
を出力する電子デバイスのテストコストを低減すること
ができる。As described above, in the present embodiment, the test apparatus 100 uses the comparator that determines the logical value of the digital signal during the digital test, and AD-converts the analog signal. Therefore, according to the present embodiment,
It is possible to reduce the apparatus cost required for testing an electronic device that outputs an analog signal. Furthermore, according to the present embodiment, it is possible to reduce the test cost of the electronic device that outputs an analog signal by reducing the device cost.

【００４５】別の実施例において、信号変換部１０２
は、アナログ試験時の第１出力パターン信号ＯＰＳ１に
ディザ信号を加算したディザ被変換信号を生成するディ
ザ加算部を更に有してよい。ディザ加算部は、ランダム
な雑音信号を第１出力パターン信号ＯＰＳ１に加算した
信号を当該ディザ被変換信号として出力してよい。本例
において、アナログ試験時のコンパレータ２０４-ｎ
は、当該ディザ被変換信号が示す電位を閾電圧Ｖｔｈ
(ｎ)と比較した結果を比較信号ＣＰＳｎとして出力す
る。例えば、第１コンパレータ２０４-１及び第２コン
パレータ２０４-２は当該ディザ被変換信号を被変換信
号として受け取る。信号処理部２０８は、加算したディ
ザ信号及び複数の比較信号（ＣＰＳ１〜ＣＰＳ２５５）
に基づいてディジタル変換信号ＤＣＳを生成してよい。
本例によれば、信号変換部１０２が行うＡＤ変換におい
て生じる量子化誤差を低減することができる。In another embodiment, the signal converter 102
May further include a dither adder that generates a dither converted signal by adding the dither signal to the first output pattern signal OPS1 at the time of the analog test. The dither adder may output a signal obtained by adding a random noise signal to the first output pattern signal OPS1 as the dither converted signal. In this example, the comparator 204-n at the time of analog test
Is the threshold voltage Vth that is the potential indicated by the dither-converted signal.
The result of comparison with (n) is output as a comparison signal CPSn. For example, the first comparator 204-1 and the second comparator 204-2 receive the dither converted signal as a converted signal. The signal processing unit 208 adds the dither signal and the plurality of comparison signals (CPS1 to CPS255).
The digital conversion signal DCS may be generated based on
According to this example, it is possible to reduce the quantization error that occurs in the AD conversion performed by the signal conversion unit 102.

【００４６】図２は、本実施形態における試験装置１０
０を示す別の図である。本実施形態において、試験装置
１００は、テストヘッド３０２、処理部３０４、ワーク
ステーション３０６、ケーブルケーブル３０８及びケー
ブル３１０を備える。テストヘッド３０２は、図１に関
連して説明した信号入出力部１０６を有する。処理部３
０４は、図１に関連して説明した、パターン発生部１０
４、信号変換部１０２及び判定部１０８を有する。ワー
クステーション３０６は、ユーザの指示に基づいて、テ
ストヘッド３０２及び処理部３０４を制御する。ケーブ
ル３０８は、テストヘッド３０２と処理部３０４とを電
気的に接続する。ケーブル３１０は、処理部３０４とワ
ークステーション３０６とを電気的に接続する。別の実
施例においては、信号変換部１０２が有する格納部２１
０（図1参照）に換えて、ワークステーション３０６が
有するRAMが複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)
のそれぞれの値を格納してもよい。この場合、信号変換
部１０２が有する信号処理部２０８（図1参照）に換え
て、ワークステーション３０６が有するCPUが複数の比
較信号(ＣＰＳ１〜ＣＰＳ２５５)の値に基づいてディジ
タル変換信号ＤＣＳを生成するのが好ましい。FIG. 2 shows the test apparatus 10 according to this embodiment.
It is another figure which shows 0. In the present embodiment, the test apparatus 100 includes a test head 302, a processing unit 304, a workstation 306, a cable cable 308, and a cable 310. The test head 302 has the signal input / output unit 106 described with reference to FIG. Processing unit 3
Reference numeral 04 denotes the pattern generation unit 10 described with reference to FIG.
4, the signal conversion unit 102 and the determination unit 108. The workstation 306 controls the test head 302 and the processing unit 304 based on a user's instruction. The cable 308 electrically connects the test head 302 and the processing unit 304. The cable 310 electrically connects the processing unit 304 and the workstation 306. In another embodiment, the storage unit 21 included in the signal conversion unit 102.
0 (see FIG. 1), the RAM of the workstation 306 has a plurality of comparison signals (CPS1 to CPS255).
Each value of may be stored. In this case, instead of the signal processing unit 208 (see FIG. 1) included in the signal conversion unit 102, the CPU included in the workstation 306 generates the digital conversion signal DCS based on the values of the plurality of comparison signals (CPS1 to CPS255). Is preferred.

【００４７】図３は、本発明に係る試験方法のフローチ
ャートの一例を示す。本例における試験方法は、図１に
関連して説明した試験装置１００と同一又は同様の機能
を有する。本例における試験方法は、電子デバイスを試
験する試験方法である。FIG. 3 shows an example of a flow chart of the test method according to the present invention. The test method in this example has the same or similar function as the test apparatus 100 described with reference to FIG. The test method in this example is a test method for testing an electronic device.

【００４８】本例の試験方法は、まずパターン発生段階
Ｓ１００で、電子デバイスに入力されるべき入力パター
ン信号ＩＰＳを生成する。次に、信号入出力段階Ｓ１０
２で、パターン発生段階が生成した入力パターン信号Ｉ
ＰＳを電子デバイスに供給し、入力パターン信号ＩＰＳ
に基づいて当該電子デバイスが出力する出力パターン信
号ＯＰＳを受け取る。次に、信号変換段階Ｓ１０４で、
当該電子デバイスが出力する出力パターン信号ＯＰＳを
被変換信号として受け取り、出力パターン信号ＯＰＳの
電位を示すディジタル信号であるディジタル変換信号Ｄ
ＣＳを生成する。次に、判定段階Ｓ１０６で、ディジタ
ル変換信号ＤＣＳに基づいて、当該電子デバイスの良否
を判定する。パターン発生段階Ｓ１００、信号入出力段
階Ｓ１０２、信号変換段階Ｓ１０４及び判定段階Ｓ１０
６は、それぞれ図１に関連して説明したパターン発生部
１０４、信号入出力部１０６、信号変換部１０２及び判
定部１０８を用いて行ってよい。In the test method of this example, first, in the pattern generation step S100, the input pattern signal IPS to be input to the electronic device is generated. Next, the signal input / output step S10
2, the input pattern signal I generated by the pattern generation stage
Supply PS to electronic device and input pattern signal IPS
The output pattern signal OPS output from the electronic device is received based on the. Next, in the signal conversion step S104,
A digital conversion signal D, which is a digital signal indicating the potential of the output pattern signal OPS, which receives the output pattern signal OPS output from the electronic device as a converted signal
Generate CS. Next, in the determination step S106, the quality of the electronic device is determined based on the digital conversion signal DCS. Pattern generation step S100, signal input / output step S102, signal conversion step S104, and determination step S10.
Step 6 may be performed using the pattern generation unit 104, the signal input / output unit 106, the signal conversion unit 102, and the determination unit 108, which have been described with reference to FIG.

【００４９】図４は、図３が示す信号変換段階Ｓ１０４
を更に詳細に説明するフローチャートの一例を示す。図
３に関連して説明した信号変換段階Ｓ１０４は、閾電圧
生成段階Ｓ２００、切換段階Ｓ２０２、ディジタル比較
段階Ｓ２０４、アナログ比較段階Ｓ２０６及び信号処理
段階Ｓ２０８を有する。本例において、ディジタル比較
段階Ｓ２０４は、被変換信号が示す電位を第１閾電圧と
比較した結果を、第１比較信号として出力する第１比較
段階を含む。アナログ比較段階Ｓ２０６は、被変換信号
が示す電位を第１閾電圧と比較した結果を、第１比較信
号として出力する第１比較段階と、被変換信号が示す電
位を第２閾電圧と比較した結果を、第２比較信号として
出力する第２比較段階とを含む。信号変換段階Ｓ１０４
は、まず閾電圧生成段階Ｓ２０２で、予め定められた第
１閾電圧及び第２閾電圧を生成する。アナログ試験時に
は、閾電圧生成段階Ｓ２０２で、第１閾電圧と異なる第
２閾電圧を生成する。次に、切換段階Ｓ２０２で、被変
換信号を、ディジタル比較段階Ｓ２０４又はアナログ比
較段階Ｓ２０６に供給する。本例においては、アナログ
試験時には、切換段階Ｓ２０２で、被変換信号をアナロ
グ比較段階Ｓ２０６が含む第１比較段階及び第２比較段
階の双方に供給し、ディジタル試験時には、切換段階Ｓ
２０２で、被変換信号をディジタル比較段階Ｓ２０４が
含む第１比較段階に供給する。切換段階Ｓ２０２では、
被変換信号を、第１比較段階及び第２比較段階の一方又
は双方に供給してもよい。FIG. 4 shows the signal conversion step S104 shown in FIG.
An example of a flowchart for explaining the above in more detail is shown. The signal conversion step S104 described with reference to FIG. 3 includes a threshold voltage generation step S200, a switching step S202, a digital comparison step S204, an analog comparison step S206, and a signal processing step S208. In this example, the digital comparison step S204 includes a first comparison step of outputting the result of comparing the potential indicated by the converted signal with the first threshold voltage as the first comparison signal. The analog comparison step S206 compares the potential indicated by the converted signal with the first threshold voltage and outputs the result as a first comparison signal, and compares the potential indicated by the converted signal with the second threshold voltage. A second comparison step of outputting the result as a second comparison signal. Signal conversion step S104
First, in a threshold voltage generating step S202, a predetermined first threshold voltage and second threshold voltage are generated. In the analog test, a second threshold voltage different from the first threshold voltage is generated in the threshold voltage generating step S202. Then, in the switching step S202, the converted signal is supplied to the digital comparison step S204 or the analog comparison step S206. In this example, in the analog test, the converted signal is supplied to both the first comparison step and the second comparison step included in the analog comparison step S206 in the switching step S202, and in the digital test, the switching step S202.
At 202, the converted signal is provided to a first comparison stage included in the digital comparison stage S204. In the switching step S202,
The converted signal may be supplied to one or both of the first comparison stage and the second comparison stage.

【００５０】アナログ試験時には、次に、アナログ比較
段階Ｓ２０６が含む第１比較段階で、変換信号が示す電
位を第１閾電圧と比較した結果を、第１比較信号として
出力する。アナログ試験時には、更に次に、アナログ比
較段階Ｓ２０６が含む第２比較段階で、被変換信号が示
す電位を、第２閾電圧と比較した結果を、第２比較信号
として出力する。ディジタル試験時には、切換段階Ｓ２
０２の次に、ディジタル比較段階Ｓ２０４が含む１比較
段階で、被変換信号が示す電位を第１閾電圧と比較した
結果を、第１比較信号として出力する。In the analog test, the result of comparing the potential indicated by the converted signal with the first threshold voltage in the first comparison step included in the analog comparison step S206 is output as the first comparison signal. During the analog test, the result of comparing the potential indicated by the converted signal with the second threshold voltage in the second comparison step included in the analog comparison step S206 is output as the second comparison signal. Switching step S2 during digital testing
Next to 02, in one comparison step included in the digital comparison step S204, the result of comparing the potential indicated by the converted signal with the first threshold voltage is output as the first comparison signal.

【００５１】次に、信号処理段階Ｓ２０８で、第１比較
信号及び第２比較信号に基づいて、ディジタル変換信号
ＤＣＳを生成する。閾電圧生成段階Ｓ２００、切換段階
Ｓ２０２、ディジタル比較段階Ｓ２０４及び信号処理段
階Ｓ２０８は、それぞれ図１に関連して説明した閾電圧
生成部２０２、切換部２０６、第１コンパレータ２０４
-１及び信号処理部２０８を用いて行ってよい。アナロ
グ比較段階Ｓ２０６は、図１に関連して説明した第１コ
ンパレータ２０４-１及び第２コンパレータ２０４-２を
用いて行ってよい。本例においても、アナログ信号を出
力する電子デバイスの試験に必要な装置コストを低減す
ることにより、電子デバイスのテストコストを低減する
ことができる。Next, in the signal processing step S208, the digital conversion signal DCS is generated based on the first comparison signal and the second comparison signal. The threshold voltage generation step S200, the switching step S202, the digital comparison step S204, and the signal processing step S208 are respectively performed in the threshold voltage generation section 202, the switching section 206, and the first comparator 204 described with reference to FIG.
-1 and the signal processing unit 208 may be used. The analog comparison step S206 may be performed using the first comparator 204-1 and the second comparator 204-2 described with reference to FIG. Also in this example, the cost of testing the electronic device can be reduced by reducing the apparatus cost required for testing the electronic device that outputs an analog signal.

【００５２】なお、信号変換段階Ｓ１０４は、第１比較
段階Ｓ２０４の次に、第１比較信号の値を格納する格納
段階を有してもよい。格納段階は、図１に関連して説明
した格納部２１０を用いて行ってよい。この場合、信号
処理段階Ｓ２０６で、格納段階が格納した第１比較信号
の値に基づいて、ディジタル変換信号ＤＣＳを生成する
のが好ましい。The signal conversion step S104 may include a storage step of storing the value of the first comparison signal after the first comparison step S204. The storing step may be performed using the storage unit 210 described with reference to FIG. In this case, in the signal processing step S206, it is preferable to generate the digital conversion signal DCS based on the value of the first comparison signal stored in the storage step.

【００５３】図５は、信号変換部１０２の構成の他の例
を示す。信号変換部１０２は、アナログ試験時におい
て、第１出力パターン信号ＯＰＳ１をＡＤ変換する。本
例の信号変換部１０２は、ディジタル試験時において、
複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ５１０）の
それぞれが示す論理値を図１に関連して説明した判定部
１０８に供給する。FIG. 5 shows another example of the configuration of the signal converter 102. The signal conversion unit 102 AD-converts the first output pattern signal OPS1 during an analog test. The signal conversion unit 102 of this example is
The logical value indicated by each of the plurality of output pattern signals (OPS1 to OPS510) is supplied to the determination unit 108 described with reference to FIG.

【００５４】本例の信号変換部１０２は、第１変換部２
１４-１、第２変換部２１４-２、閾電圧生成部２０２、
格納部２１０及び信号処理部２０８を有する。本例にお
いて、閾電圧生成部２０２、格納部２１０及び信号処理
部２０８は、図１に関連して説明した閾電圧生成部２０
２、格納部２１０及び信号処理部２０８とそれぞれ同一
又は同様の機能を有する。第１変換部２１４-１は、複
数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）に基づいて、複
数の比較信号（ＣＰＳ１-１〜ＣＰＳ１-２５５）を生成
する。第２変換部２１４-２は、複数の閾電圧（Ｖｔｈ
１〜Ｖｔｈ２５５）に基づいて、複数の比較信号（ＣＰ
Ｓ２-１〜ＣＰＳ２-２５５）を生成する。The signal conversion unit 102 of this example is the first conversion unit 2.
14-1, the second conversion unit 214-2, the threshold voltage generation unit 202,
It has a storage unit 210 and a signal processing unit 208. In this example, the threshold voltage generation unit 202, the storage unit 210, and the signal processing unit 208 are the threshold voltage generation unit 20 described with reference to FIG. 1.
2. The storage unit 210 and the signal processing unit 208 have the same or similar functions. The first conversion unit 214-1 generates a plurality of comparison signals (CPS1-1 to CPS1-255) based on the plurality of threshold voltages (Vth1 to Vth255). The second conversion unit 214-2 includes a plurality of threshold voltages (Vth
1 to Vth255), a plurality of comparison signals (CP
S2-1 to CPS2-255) are generated.

【００５５】以下、第１変換部２１４-１及び第２変換
部２１４-２について更に詳しく説明する。第１変換部
２１４-１は、第１切換部２０６-１及び複数のコンパレ
ータ（２０４-１-１〜２０４-１-２５５）を有する。第
１切換部２０６-１は、図１に関連して説明した切換部
２０６と同一又は同様の機能を有する。第１切換部２０
６-１は、複数の入力切換器（６２-１-１〜６２-１-２
５５）を含む。入力切換器６２-１-ｎは、図１に関連し
て説明した入力切換器６２-ｎと同一又は同様の機能を
有する。また、コンパレータ２０４-１-ｎは、図１に関
連して説明したコンパレータ２０４-ｎと同一又は同様
の機能を有する。The first converter 214-1 and the second converter 214-2 will be described in more detail below. The first conversion unit 214-1 includes a first switching unit 206-1 and a plurality of comparators (204-1-1 to 204-1-255). The first switching unit 206-1 has the same or similar function as the switching unit 206 described with reference to FIG. First switching unit 20
6-1 is a plurality of input selectors (62-1-1 to 62-1-2).
55) is included. The input switch 62-1-n has the same or similar function as the input switch 62-n described with reference to FIG. The comparator 204-1-n has the same or similar function as the comparator 204-1-n described with reference to FIG.

【００５６】第２変換部２１４-２は、第２切換部２０
６-２及び複数のコンパレータ（２０４-２-１〜２０４-
２-２５５）を有する。第２切換部２０６-２は、第１出
力パターン信号ＯＰＳ１及び複数の出力パターン信号
（ＯＰＳ２５６〜ＯＰＳ５１０）を受け取り、アナログ
試験時には、第１出力パターン信号ＯＰＳ１を複数のコ
ンパレータ（２０４-２-１〜２０４-２-２５５）のそれ
ぞれに供給する。第２切換部２０６-２は、ディジタル
試験時には、出力パターン信号ＯＰＳ(２５５+ｎ)を、
コンパレータ２０４-２-ｎに供給する。第２切換部２０
６-２は、複数の入力切換器（６２-２-１〜６２-２-２
５５）を含む。入力切換器６２-２-ｎは、図１に関連し
て説明した入力切換器６２-ｎと同一又は同様の機能を
有する。また、コンパレータ２０４-２-ｎは、コンパレ
ータ２０４-１-ｎと同一又は同様の機能を有する。The second conversion unit 214-2 includes the second switching unit 20.
6-2 and a plurality of comparators (204-2-1 to 204-
2-255). The second switching unit 206-2 receives the first output pattern signal OPS1 and the plurality of output pattern signals (OPS256 to OPS510), and during the analog test, outputs the first output pattern signal OPS1 to the plurality of comparators (204-2-1 to 204-2-1). 204-2-255). The second switching section 206-2 outputs the output pattern signal OPS (255 + n) during the digital test.
It is supplied to the comparator 204-2-n. Second switching unit 20
6-2 is a plurality of input selectors (62-2-1 to 62-2-2).
55) is included. The input selector 62-2-n has the same or similar function as the input selector 62-n described with reference to FIG. The comparator 204-2-n has the same or similar function as the comparator 204-1-n.

【００５７】別の実施例において、信号変換部１０２
は、更に多くの変換部２１４を含んでよい。信号変換部
１０２は、例えば、第３変換部２１４-３〜第８変換部
２１４-８を更に含んでよい。この場合、第３変換部２
１４-３〜第８変換部２１４-８は、第２変換部２１４-
２と同一又は同様の機能を有してよい。第３変換部２１
４-３は、例えば複数の出力パターン信号（ＯＰＳ５１
１〜ＯＰＳ７６５）を受け取るのが好ましい。In another embodiment, the signal converter 102
May include more conversion units 214. The signal conversion unit 102 may further include, for example, a third conversion unit 214-3 to an eighth conversion unit 214-8. In this case, the third conversion unit 2
14-3 to the eighth conversion unit 214-8, the second conversion unit 214-
2 may have the same or similar function. Third conversion unit 21
4-3 is, for example, a plurality of output pattern signals (OPS51
1 to OPS 765).

【００５８】以下、アナログ試験時及びディジタル試験
時の信号変換部１０２の動作をそれぞれ説明する。最初
にアナログ試験時の信号変換部１０２の動作を説明す
る。The operation of the signal converter 102 during the analog test and the digital test will be described below. First, the operation of the signal conversion unit 102 during the analog test will be described.

【００５９】アナログ試験時において、コンパレータ２
０４-１-ｎは、予め定められた一のタイミングである第
１タイミングで、第１出力パターン信号ＯＰＳ１が示す
電位を閾電圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰ
Ｓ１-ｎとして出力する。一方、コンパレータ２０４-２
-ｎは、予め定められた他のタイミングである第２タイ
ミングで、第１出力パターン信号ＯＰＳ１が示す電位を
閾電圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰＳ２-
ｎとして出力する。During the analog test, the comparator 2
04-1-n is a first timing which is one predetermined timing, and the comparison signal CP indicates a result obtained by comparing the potential indicated by the first output pattern signal OPS1 with the threshold voltage Vth (n).
Output as S1-n. On the other hand, the comparator 204-2
-n is a second timing which is another predetermined timing, and the comparison signal CPS2- is the result of comparing the potential indicated by the first output pattern signal OPS1 with the threshold voltage Vth (n).
Output as n.

【００６０】例えば、第１コンパレータ２０４-１-１
は、第１タイミングにおいて、第１出力パターン信号Ｏ
ＰＳ１が示す電位を第１閾電圧Ｖｔｈ１と比較した結果
を、第１比較信号ＣＰＳ１-１として出力する。同じ
く、第２コンパレータ２０４-１-２は、第１タイミング
において、第１出力パターン信号ＯＰＳ１が示す電位を
第２閾電圧Ｖｔｈ２と比較した結果を、第２比較信号Ｃ
ＰＳ１-２として出力する。一方、第３コンパレータ２
０４-２-１は、第２タイミングにおいて、第１出力パタ
ーン信号ＯＰＳ１が示す電位を第１閾電圧Ｖｔｈ１と比
較した結果を、第３比較信号ＣＰＳ２-１として出力す
る。同じく、第４コンパレータ２０４-２-２は、第２タ
イミングにおいて、第１出力パターン信号ＯＰＳ１が示
す電位を第２閾電圧Ｖｔｈ２と比較した結果を、第４比
較信号ＣＰＳ２-２として出力する。For example, the first comparator 204-1-1
Is the first output pattern signal O at the first timing.
The result of comparing the potential indicated by PS1 with the first threshold voltage Vth1 is output as the first comparison signal CPS1-1. Similarly, the second comparator 204-1-2 compares the result obtained by comparing the potential indicated by the first output pattern signal OPS1 with the second threshold voltage Vth2 at the first timing with the second comparison signal C2.
Output as PS1-2. On the other hand, the third comparator 2
04-2-1 outputs the result of comparing the potential indicated by the first output pattern signal OPS1 with the first threshold voltage Vth1 as the third comparison signal CPS2-1 at the second timing. Similarly, the fourth comparator 204-2-2 outputs the result of comparing the potential indicated by the first output pattern signal OPS1 with the second threshold voltage Vth2 at the second timing as the fourth comparison signal CPS2-2.

【００６１】信号処理部２０８は、複数の比較信号（Ｃ
ＰＳ１-１〜ＣＰＳ１-２５５、ＣＰＳ２-１〜ＣＰＳ２-
２５５）の値に基づいて、ディジタル変換信号ＤＣＳを
生成する。信号処理部２０８は、当該値を格納部２１０
から受け取る。The signal processing section 208 includes a plurality of comparison signals (C
PS1-1 to CPS1-255, CPS2-1 to CPS2-
The digital converted signal DCS is generated based on the value of (255). The signal processing unit 208 stores the value in the storage unit 210.
Receive from

【００６２】信号処理部２０８は、複数の比較信号（Ｃ
ＰＳ１-１〜ＣＰＳ１-２５５）及び複数の比較信号（Ｃ
ＰＳ２-１〜ＣＰＳ２-２５５）を、それぞれインターリ
ーブ動作の第１タイミング及び第２タイミングにおける
信号として受け取り、ディジタル変換信号ＤＣＳを合成
する。信号処理部２０８は、複数の比較信号（ＣＰＳ１
-１〜ＣＰＳ１-２５５）に基づいて、第１タイミングに
おけるディジタル変換信号ＤＣＳを生成し、複数の比較
信号（ＣＰＳ２-１〜ＣＰＳ２-２５５）に基づいて、第
２タイミングにおけるディジタル変換信号ＤＣＳ生成す
る。The signal processing section 208 includes a plurality of comparison signals (C
PS1-1 to CPS1-255) and a plurality of comparison signals (C
PS2-1 to CPS2-255) are received as signals at the first timing and the second timing of the interleave operation, respectively, and the digital conversion signal DCS is synthesized. The signal processing unit 208 uses the plurality of comparison signals (CPS1).
-1 to CPS1-255), the digital conversion signal DCS at the first timing is generated, and based on the plurality of comparison signals (CPS2-1 to CPS2-255), the digital conversion signal DCS at the second timing is generated. .

【００６３】続いて、ディジタル試験時の信号変換部１
０２の動作を説明する。ディジタル試験時において、コ
ンパレータ２０４-１-ｎは、出力パターン信号ＯＰＳｎ
の論理値を比較信号ＣＰＳ１-ｎとして出力する。コン
パレータ２０４-２-ｎは、出力パターン信号ＯＰＳ(ｎ+
２５５)の論理値を比較信号ＣＰＳ２-ｎとして出力す
る。格納部２１０は、複数の比較信号（ＣＰＳ１-１〜
ＣＰＳ１-２５５、ＣＰＳ２-１〜ＣＰＳ２-２５５）の
それぞれの値を格納する。信号処理部２０８は、格納部
２１０が格納する複数の比較信号（ＣＰＳ１-１〜ＣＰ
Ｓ１-２５５、ＣＰＳ２-１〜ＣＰＳ２-２５５）のそれ
ぞれの値を図１に関連して説明した判定部１０８に供給
する。Subsequently, the signal conversion unit 1 at the time of digital test
The operation of 02 will be described. During the digital test, the comparator 204-1-n outputs the output pattern signal OPSn.
And outputs the logical value of as the comparison signal CPS1-n. The comparator 204-2-n outputs the output pattern signal OPS (n +
255) is output as the comparison signal CPS2-n. The storage unit 210 stores a plurality of comparison signals (CPS1-1 to CPS1-1.
The respective values of CPS1-255, CPS2-1 to CPS2-255) are stored. The signal processing unit 208 includes a plurality of comparison signals (CPS1-1 to CPs) stored in the storage unit 210.
The respective values of S1-255 and CPS2-1 to CPS2-255) are supplied to the determination unit 108 described with reference to FIG.

【００６４】以上説明したように、本例の信号変換部１
０２は、第１変換部２１４-１及び第２変換部２１４-２
によるインターリーブ動作で第１出力パターン信号ＯＰ
Ｓ１をＡＤ変換する。そのため、本例によれば、高速な
サンプリングレートでＡＤ変換を行うことができる。As described above, the signal conversion unit 1 of this example
02 is a first conversion unit 214-1 and a second conversion unit 214-2
1st output pattern signal OP by the interleave operation by
S1 is AD converted. Therefore, according to this example, AD conversion can be performed at a high sampling rate.

【００６５】別の実施例においては、信号変換部１０２
は、第１出力パターン信号ＯＰＳ１に一のディザ信号を
加算した第１ディザ被変換信号及び第１出力パターン信
号ＯＰＳ１に他のディザ信号を加算した第２ディザ被変
換信号を生成するディザ加算部を更に有してよい。この
場合、コンパレータ２０４-１-ｎは、第１ディザ被変換
信号を被変換信号として受け取る。一方、コンパレータ
２０４-２-ｎは、第２ディザ被変換信号を被変換信号と
して受け取る。例えば、第１コンパレータ２０４-１-１
及び第２コンパレータ２０４-１-２は第１ディザ被変換
信号を被変換信号として受け取る。第３コンパレータ２
０４-２-１及び第４コンパレータ２０４-２-２は、第２
ディザ被変換信号を被変換信号として受け取る。本例に
よれば、信号変換部１０２が行うＡＤ変換において生じ
る量子化誤差を低減することができる。In another embodiment, the signal converter 102
Is a dither adder that generates a first dither converted signal obtained by adding one dither signal to the first output pattern signal OPS1 and a second dither converted signal obtained by adding another dither signal to the first output pattern signal OPS1. You may further have. In this case, the comparator 204-1-n receives the first dither converted signal as the converted signal. On the other hand, the comparator 204-2-n receives the second dither converted signal as the converted signal. For example, the first comparator 204-1-1
And the second comparator 204-1-2 receives the first dither converted signal as the converted signal. Third comparator 2
04-2-1 and the fourth comparator 204-2-2 are the second
The dither converted signal is received as the converted signal. According to this example, it is possible to reduce the quantization error that occurs in the AD conversion performed by the signal conversion unit 102.

【００６６】図６は、信号変換部１０２の構成の更に他
の例を示す。信号変換部１０２は、アナログ試験時にお
いて、第１出力パターン信号ＯＰＳ１をＡＤ変換する。
本例の信号変換部１０２は、ディジタル試験時におい
て、複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ１５）
のそれぞれが示す論理値を図１に関連して説明した判定
部１０８に供給する。FIG. 6 shows still another example of the configuration of the signal converter 102. The signal conversion unit 102 AD-converts the first output pattern signal OPS1 during an analog test.
The signal conversion unit 102 of this example uses a plurality of output pattern signals (OPS1 to OPS15) during a digital test.
The logical value indicated by each of the above is supplied to the determination unit 108 described with reference to FIG.

【００６７】本例の信号変換部１０２は、切換部２０
６、閾電圧生成部２０２、複数のコンパレータ（２０４
-１〜２０４-１５）、格納部２１０及び信号処理部２０
８を有する。切換部２０６、閾電圧生成部２０２、複数
のコンパレータ（２０４-１〜２０４-１５）、格納部２
１０及び信号処理部２０８は、図１に関連して説明した
切換部２０６、閾電圧生成部２０２、複数のコンパレー
タ（２０４-１〜２０４-１５）、格納部２１０及び信号
処理部２０８とそれぞれ同一又は同様の機能を有する。The signal conversion unit 102 of this example includes the switching unit 20.
6, threshold voltage generator 202, a plurality of comparators (204
-1 to 204-15), the storage unit 210 and the signal processing unit 20
Have eight. Switching unit 206, threshold voltage generation unit 202, a plurality of comparators (204-1 to 204-15), storage unit 2
10 and the signal processing unit 208 are the same as the switching unit 206, the threshold voltage generation unit 202, the plurality of comparators (204-1 to 204-15), the storage unit 210, and the signal processing unit 208 described in relation to FIG. Or, it has a similar function.

【００６８】本例において、切換部２０６は、複数の入
力切換器（６２-１〜６２-１５）を含む。入力切換器６
２-ｎは、図１に関連して説明した入力切換器６２-ｎと
同一又は同様の機能を有する。閾電圧生成部２０２は、
複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ３０）を生成する。In this example, the switching unit 206 includes a plurality of input switching devices (62-1 to 62-15). Input selector 6
2-n has the same or similar function as the input switch 62-n described with reference to FIG. The threshold voltage generator 202 is
A plurality of threshold voltages (Vth1 to Vth30) are generated.

【００６９】以下、アナログ試験時における、信号変換
部１０２の動作について説明する。本例において、閾電
圧生成部２０２はアナログ試験時の第１のタイミングに
おいて、複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ１５）を生成
する。閾電圧生成部２０２はアナログ試験時の第２のタ
イミングにおいて、複数の閾電圧（Ｖｔｈ１６〜Ｖｔｈ
３０）を生成する。本例の閾電圧生成部２０２は、複数
の比較信号（ＣＰＳ１〜ＣＰＳ１５）に基づいて、複数
の閾電圧（Ｖｔｈ１６〜Ｖｔｈ３０）を生成する。閾電
圧生成部２０２は、それぞれ異なる電位を示す複数の閾
電圧（Ｖｔｈ１〜Ｖｔｈ３０）を出力するのが好まし
い。例えば、閾電圧生成部２０２は、第１閾電圧Ｖｔｈ
１及び第１閾電圧Ｖｔｈ１と異なる第２閾電圧Ｖｔｈ２
を生成するのが好ましい。閾電圧生成部２０２は、第１
閾電圧Ｖｔｈ１及び第２閾電圧Ｖｔｈ２と異なり、かつ
互いに異なる第３閾電圧Ｖｔｈ１６及び第４閾電圧Ｖｔ
ｈ１７を更に生成するのが好ましい。The operation of the signal converter 102 during the analog test will be described below. In the present example, the threshold voltage generator 202 generates a plurality of threshold voltages (Vth1 to Vth15) at the first timing during the analog test. The threshold voltage generation unit 202 has a plurality of threshold voltages (Vth16 to Vth) at the second timing during the analog test.
30) is generated. The threshold voltage generation unit 202 of this example generates a plurality of threshold voltages (Vth16 to Vth30) based on the plurality of comparison signals (CPS1 to CPS15). It is preferable that the threshold voltage generator 202 outputs a plurality of threshold voltages (Vth1 to Vth30) indicating different potentials. For example, the threshold voltage generation unit 202 uses the first threshold voltage Vth.
1 and the second threshold voltage Vth2 different from the first threshold voltage Vth1
Is preferably generated. The threshold voltage generator 202 has a first
A third threshold voltage Vth16 and a fourth threshold voltage Vt different from the threshold voltage Vth1 and the second threshold voltage Vth2 and different from each other.
It is preferred to further generate h17.

【００７０】閾電圧生成部２０２は、それぞれが示す電
位が等間隔で異なる複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ１
５）を出力するのが好ましい。本例の閾電圧生成部２０
２は、閾電圧Ｖｔｈ(ｑ)（ｑは、２≦ｑ≦１５を満たす
整数である）として、閾電圧Ｖｔｈ(ｑ-１)より予め定
められた電圧１６×Δvだけ高い電位を示す信号を出力
する。この場合、閾電圧生成部２０２は、それぞれが示
す電位が等間隔Δvで異なる複数の閾電圧（Ｖｔｈ１６
〜Ｖｔｈ３０）を出力するのが好ましい。本例の閾電圧
生成部２０２は、閾電圧Ｖｔｈ(１５+ｑ)として、閾電
圧Ｖｔｈ(１４+ｑ)よりΔvだけ高い電位を示す信号を出
力する。閾電圧生成部２０２は、閾電圧Ｖｔｈ１６とし
て、複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ１５）のうち、第
１出力パターン信号ＯＰＳ１の電位より小さな値を有す
る最大の閾電圧にΔvを加えた電位を示す信号を出力す
る。The threshold voltage generator 202 has a plurality of threshold voltages (Vth1 to Vth1) whose potentials are different at equal intervals.
It is preferable to output 5). Threshold voltage generator 20 of this example
2 is a threshold voltage Vth (q) (q is an integer satisfying 2 ≦ q ≦ 15), and is a signal indicating a potential higher than the threshold voltage Vth (q−1) by a predetermined voltage 16 × Δv. Output. In this case, the threshold voltage generation unit 202 has a plurality of threshold voltages (Vth16), each of which has a different potential at equal intervals Δv.
˜Vth30) is preferably output. The threshold voltage generation unit 202 of this example outputs a signal indicating a potential higher than the threshold voltage Vth (14 + q) by Δv as the threshold voltage Vth (15 + q). The threshold voltage generation unit 202, as the threshold voltage Vth16, is a signal indicating a potential obtained by adding Δv to the maximum threshold voltage having a value smaller than the potential of the first output pattern signal OPS1 among the plurality of threshold voltages (Vth1 to Vth15). Is output.

【００７１】コンパレータ２０４-ｐ（ｐは、１≦ｐ≦
１５を満たす整数である）は、第１のタイミングにおい
て、第１出力パターン信号ＯＰＳ１が示す電位を、閾電
圧Ｖｔｈ(ｐ)と比較した結果を、比較信号ＣＰＳｐとし
て出力する。コンパレータ２０４-ｐは、第２のタイミ
ングにおいて、第１出力パターン信号ＯＰＳ１が示す電
位を、閾電圧Ｖｔｈ(１５+ｐ)と比較した結果を、比較
信号ＣＰＳ(１５+ｐ)として出力する。例えば、第１コ
ンパレータ２０４-１は、第１出力パターン信号ＯＰＳ
１が示す電位を、第１閾電圧Ｖｔｈ１及び第３閾電圧Ｖ
ｔｈ１６のそれぞれと比較した結果を、それぞれ第１比
較信号ＣＰＳ１及び第３比較信号ＣＰＳ１６として出力
する。第２コンパレータ２０４-２は、第１出力パター
ン信号ＯＰＳ１が示す電位を、第２閾電圧Ｖｔｈ２及び
第４閾電圧Ｖｔｈ１７のそれぞれと比較した結果を、そ
れぞれ第２比較信号ＣＰＳ２及び第４比較信号ＣＰＳ１
７として出力する。Comparator 204-p (p is 1≤p≤
15 is an integer satisfying 15) outputs the result of comparing the potential indicated by the first output pattern signal OPS1 with the threshold voltage Vth (p) at the first timing as the comparison signal CPSp. The comparator 204-p outputs the result of comparing the potential indicated by the first output pattern signal OPS1 with the threshold voltage Vth (15 + p) as the comparison signal CPS (15 + p) at the second timing. For example, the first comparator 204-1 may output the first output pattern signal OPS.
The potential indicated by 1 is the first threshold voltage Vth1 and the third threshold voltage Vth.
The results of comparison with th16 are output as a first comparison signal CPS1 and a third comparison signal CPS16, respectively. The second comparator 204-2 compares the results of comparing the potential indicated by the first output pattern signal OPS1 with the second threshold voltage Vth2 and the fourth threshold voltage Vth17, respectively, and outputs the second comparison signal CPS2 and the fourth comparison signal CPS1.
Output as 7.

【００７２】格納部２１０は、第１のタイミングにおい
て、複数の比較信号（ＣＰＳ１〜ＣＰＳ１５）のそれぞ
れの値を格納する。格納部２１０は、第２のタイミング
において、複数の比較信号（ＣＰＳ１６〜ＣＰＳ３０）
のそれぞれの値を更に格納する。信号処理部２０８は、
格納部から受け取る複数の比較信号（ＣＰＳ１〜ＣＰＳ
３０）の値に基づいてディジタル変換信号ＤＣＳを生成
する。以上説明したように、本例によれば、図１が示す
実施形態より少ない数のコンパレータ２０４を用いてＡ
Ｄ変換を行うことができる。なお、ディジタル試験時に
おいて、コンパレータ２０４-ｐは、出力パターン信号
ＯＰＳｐの論理値を第１比較信号ＣＰＳ１ｐとして出力
してよい。The storage section 210 stores the respective values of the plurality of comparison signals (CPS1 to CPS15) at the first timing. The storage unit 210 has a plurality of comparison signals (CPS16 to CPS30) at the second timing.
Further stores each value of. The signal processing unit 208 is
A plurality of comparison signals (CPS1 to CPS) received from the storage unit.
The digital conversion signal DCS is generated based on the value of 30). As described above, according to this example, a smaller number of comparators 204 than the embodiment shown in FIG.
D conversion can be performed. In the digital test, the comparator 204-p may output the logical value of the output pattern signal OPSp as the first comparison signal CPS1p.

【００７３】別の実施例において、信号変換部１０２
は、図１に関連して説明したディザ加算部と同一又は同
様の機能を有するディザ加算部を更に有してもよい。こ
の場合、信号変換部１０２が行うＡＤ変換において生じ
る量子化誤差を低減することができる。更に別の実施例
において、信号変換部１０２は、第２切換部及び複数の
コンパレータを更に有してもよい。この場合、インター
リーブ動作により第１出力パターン信号ＯＰＳ１を高速
なサンプリングレートでＡＤ変換することができる。In another embodiment, the signal converter 102
May further include a dither adder having the same or similar function as the dither adder described with reference to FIG. In this case, the quantization error that occurs in the AD conversion performed by the signal conversion unit 102 can be reduced. In yet another embodiment, the signal conversion unit 102 may further include a second switching unit and a plurality of comparators. In this case, the first output pattern signal OPS1 can be AD-converted at a high sampling rate by the interleave operation.

【００７４】図７は、信号変換部１０２の構成の更に他
の例を示す。信号変換部１０２は、アナログ試験時にお
いて、第１出力パターン信号ＯＰＳ１をＡＤ変換する。
本例の信号変換部１０２は、ディジタル試験時におい
て、第１出力パターン信号ＯＰＳ１を信号入出力部１０
６から受け取り、出力パターン信号ＯＰＳ１が示す論理
値を判定部１０８に供給する。FIG. 7 shows still another example of the configuration of the signal converter 102. The signal conversion unit 102 AD-converts the first output pattern signal OPS1 during an analog test.
The signal conversion unit 102 of this example outputs the first output pattern signal OPS1 to the signal input / output unit 10 during a digital test.
6, and supplies the logical value indicated by the output pattern signal OPS1 to the determination unit 108.

【００７５】本例の信号変換部１０２は、閾電圧生成部
２０２、第１コンパレータ２０４、格納部２１０及び信
号処理部２０８を有する。閾電圧生成部２０２、第１コ
ンパレータ２０４、格納部２１０及び信号処理部２０８
は、図１に関連して説明した閾電圧生成部２０２、第１
コンパレータ２０４-１、格納部２１０及び信号処理部
２０８とそれぞれ同一又は同様の機能を有する。The signal conversion unit 102 of this example has a threshold voltage generation unit 202, a first comparator 204, a storage unit 210 and a signal processing unit 208. The threshold voltage generation unit 202, the first comparator 204, the storage unit 210, and the signal processing unit 208.
Is the threshold voltage generator 202 described in connection with FIG.
The comparator 204-1, the storage unit 210, and the signal processing unit 208 have the same or similar functions.

【００７６】アナログ試験時において、閾電圧生成部２
０２は、複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を第
１コンパレータ２０４に順次供給する。第１コンパレー
タ２０４は、第１出力パターン信号ＯＰＳ１が示す電位
を複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）のそれぞれ
と比較した結果を、複数の比較信号（ＣＰＳ１〜ＣＰＳ
２５５）のそれぞれとして順次出力する。例えば、第１
コンパレータ２０４は、第１出力パターン信号ＯＰＳ１
が示す電位を第１閾電圧Ｖｔｈ１及び第２閾電圧Ｖｔｈ
２のそれぞれと比較した結果を、それぞれ第１比較信号
ＣＰＳ１及び第２比較信号ＣＰＳ２として出力する。格
納部２１０は、複数の比較信号（ＣＰＳ１〜ＣＰＳ２５
５）のそれぞれの値を格納する。信号処理部２０８は、
格納部２１０から受け取る複数の比較信号（ＣＰＳ１〜
ＣＰＳ２５５）の値に基づいてディジタル変換信号ＤＣ
Ｓを生成する。In the analog test, the threshold voltage generator 2
02 sequentially supplies a plurality of threshold voltages (Vth1 to Vth255) to the first comparator 204. The first comparator 204 compares the result of comparing the potential indicated by the first output pattern signal OPS1 with each of a plurality of threshold voltages (Vth1 to Vth255), and outputs a plurality of comparison signals (CPS1 to CPS).
255) are sequentially output. For example, the first
The comparator 204 outputs the first output pattern signal OPS1.
Is represented by the first threshold voltage Vth1 and the second threshold voltage Vth
The results of comparison with each of the two are output as the first comparison signal CPS1 and the second comparison signal CPS2, respectively. The storage unit 210 stores a plurality of comparison signals (CPS1 to CPS25).
Store each value of 5). The signal processing unit 208 is
A plurality of comparison signals (CPS1 to CPS1) received from the storage unit 210.
Digital conversion signal DC based on the value of CPS 255)
Generate S.

【００７７】ディジタル試験時において、信号変換部１
０２は、第１出力パターン信号ＯＰＳ１の論理値を出力
する。本例によれば、信号変換部１０２は１個のコンパ
レータ４０２により第１出力パターン信号ＯＰＳ１をＡ
Ｄ変換することができる。During the digital test, the signal converter 1
02 outputs the logical value of the first output pattern signal OPS1. According to this example, the signal conversion unit 102 outputs the first output pattern signal OPS1 to the A signal by the single comparator 402.
D conversion is possible.

【００７８】別の実施例において、閾電圧生成部２０２
は、一の閾電圧に対応する比較信号に基づき、第１出力
パターン信号ＯＰＳ１の示す電位により近い他の閾電圧
を生成してよい。例えば、閾電圧生成部２０２は、第１
比較信号ＣＰＳ１に基づいて、第２閾電圧Ｖｔｈ２を生
成してよい。この場合、閾電圧生成部２０２が複数の閾
電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を順次出力する場合と
比べ、より高速にＡＤ変換を行うことができる。In another embodiment, the threshold voltage generator 202
May generate another threshold voltage closer to the potential indicated by the first output pattern signal OPS1 based on the comparison signal corresponding to the one threshold voltage. For example, the threshold voltage generator 202 uses the first
The second threshold voltage Vth2 may be generated based on the comparison signal CPS1. In this case, compared with the case where the threshold voltage generation unit 202 sequentially outputs a plurality of threshold voltages (Vth1 to Vth255), AD conversion can be performed at a higher speed.

【００７９】更に別の実施例において、閾電圧生成部２
０２は、閾電圧として、第１出力パターン信号ＯＰＳ１
の示す電位の期待値を出力してよい。例えば、閾電圧生
成部２０２は、第１比較信号及び第２比較信号に基づい
て、当該期待値である第３閾電圧を生成してよい。この
場合、信号処理部２０８は、第１比較信号及び第２比較
信号に基づいて、第１出力パターン信号ＯＰＳ１の電位
を示すディジタル変換信号ＤＣＳを生成する。閾電圧生
成部２０２は、当該ディジタル変換信号ＤＣＳが示す電
位に略等しい電位を第３閾電圧として出力する。第１コ
ンパレータ２０４は、第１出力パターン信号ＯＰＳ１が
示す電位を第３閾電圧と比較した結果を、第３比較信号
として出力する。信号処理部２０８は、第３比較信号に
基づいて、ディジタル変換信号ＤＣＳの値を変更する。
この場合、閾電圧生成部２０２が複数の閾電圧（Ｖｔｈ
１〜Ｖｔｈ２５５）を順次出力する場合と比べ、より高
速にＡＤ変換を行うことができる。In yet another embodiment, the threshold voltage generator 2
02 denotes the first output pattern signal OPS1 as a threshold voltage.
The expected value of the potential indicated by may be output. For example, the threshold voltage generator 202 may generate the third threshold voltage that is the expected value based on the first comparison signal and the second comparison signal. In this case, the signal processing unit 208 generates the digital conversion signal DCS indicating the potential of the first output pattern signal OPS1 based on the first comparison signal and the second comparison signal. The threshold voltage generator 202 outputs a potential substantially equal to the potential indicated by the digital conversion signal DCS as the third threshold voltage. The first comparator 204 outputs the result of comparing the potential indicated by the first output pattern signal OPS1 with the third threshold voltage as a third comparison signal. The signal processing unit 208 changes the value of the digital conversion signal DCS based on the third comparison signal.
In this case, the threshold voltage generation unit 202 causes the plurality of threshold voltages (Vth
1 to Vth 255) are sequentially output, AD conversion can be performed at higher speed.

【００８０】更に別の実施例において、信号変換部１０
２は、第１出力パターン信号ＯＰＳ１にディザ信号を加
算したディザ被変換信号を生成するディザ加算部を更に
有してもよい。この場合、第１コンパレータ２０４はデ
ィザ被変換信号を被変換信号として受け取る。この場
合、信号変換部１０２が行うＡＤ変換において生じる量
子化誤差を低減することができる。In yet another embodiment, the signal converter 10
2 may further include a dither adder that generates a dither converted signal by adding a dither signal to the first output pattern signal OPS1. In this case, the first comparator 204 receives the dither converted signal as the converted signal. In this case, the quantization error that occurs in the AD conversion performed by the signal conversion unit 102 can be reduced.

【００８１】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。上記実施形態に、多様な変更または改
良を加えることができる。そのような変更または改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. Various changes or improvements can be added to the above-described embodiment. It is also possible to include such modifications or improvements in the technical scope of the present invention.
It is clear from the description of the claims.

【００８２】[0082]

【発明の効果】上記説明から明らかなように、本発明に
よればアナログ信号を出力する電子デバイスのテストコ
ストを低減することができる。As is apparent from the above description, according to the present invention, the test cost of an electronic device that outputs an analog signal can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施形態に係る試験装置１００の構成
図である。FIG. 1 is a configuration diagram of a test apparatus 100 according to an embodiment of the present invention.

【図２】本発明の実施形態に係る試験装置１００の構成
図である。FIG. 2 is a configuration diagram of a test apparatus 100 according to an embodiment of the present invention.

【図３】本発明に係る試験方法のフローチャートの一例
を示す図である。FIG. 3 is a diagram showing an example of a flowchart of a test method according to the present invention.

【図４】本発明に係る試験方法のフローチャートの一例
を示す図である。FIG. 4 is a diagram showing an example of a flowchart of a test method according to the present invention.

【図５】本発明の実施形態に係る信号変換部１０２の別
の構成図である。FIG. 5 is another configuration diagram of the signal conversion unit 102 according to the embodiment of the present invention.

【図６】本発明の実施形態に係る信号変換部１０２の別
の構成図である。FIG. 6 is another configuration diagram of the signal conversion unit 102 according to the embodiment of the present invention.

【図７】本発明の実施形態に係る信号変換部１０２の別
の構成図である。FIG. 7 is another configuration diagram of the signal conversion unit 102 according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１００・・・試験装置、１０２・・・信号変換部、１０
４・・・パターン発生部、１０６・・・信号入出力部１
０６、１０８・・・判定部、１１０・・・電子デバイ
ス、２０２・・・閾電圧生成部、２０４・・・コンパレ
ータ、２０６・・・切換部、２０８・・・信号処理部、
２１０・・・格納部、２１２・・・ディザ加算部、２１
４・・・変換部、３０２・・・テストヘッド、３０４・
・・処理部、３０６・・・ワークステーション、３０８
・・・ケーブル、３１０・・・ケーブル、６２・・・入
力切換器100 ... Test device, 102 ... Signal converter, 10
4 ... Pattern generator, 106 ... Signal input / output unit 1
06, 108 ... Judgment unit, 110 ... Electronic device, 202 ... Threshold voltage generation unit, 204 ... Comparator, 206 ... Switching unit, 208 ... Signal processing unit,
210 ... Storage unit, 212 ... Dither addition unit, 21
4 ... conversion unit, 302 ... test head, 304 ...
..Processing unit, 306 ... Work station, 308
... Cable, 310 ... Cable, 62 ... Input selector

Claims (19)

【特許請求の範囲】[Claims] 【請求項１】 アナログ信号を被変換信号として受け取
り、前記アナログ信号の電位を示すディジタル信号であ
るディジタル変換信号を生成するＡＤ変換器であって、 予め定められた第１閾電圧及び当該第１閾電圧と異なる
第２閾電圧を生成する閾電圧生成部と、 前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、 前記被変換信号が示す電位を前記第２閾電圧と比較した
結果を、第２比較信号として出力する第２コンパレータ
と、 前記被変換信号を、前記第１コンパレータ及び前記第２
コンパレータの一方に供給するか、双方に供給するかを
切換える切換部と、 前記第１比較信号及び前記第２比較信号に基づいて、前
記ディジタル変換信号を生成する信号処理部とを備える
ことを特徴とするＡＤ変換器。1. An AD converter that receives an analog signal as a signal to be converted and generates a digital converted signal that is a digital signal indicating the potential of the analog signal, wherein a predetermined first threshold voltage and the first threshold voltage are provided. A threshold voltage generator that generates a second threshold voltage different from the threshold voltage; a first comparator that outputs the result of comparing the potential indicated by the converted signal with the first threshold voltage as a first comparison signal; A second comparator that outputs the result of comparing the potential indicated by the converted signal with the second threshold voltage as a second comparison signal, the converted signal, the first comparator and the second comparator.
A switching unit that switches between supplying to one of the comparators and supplying to both, and a signal processing unit that generates the digital conversion signal based on the first comparison signal and the second comparison signal. And an AD converter. 【請求項２】 前記第１比較信号の値を格納する格納
部を更に備えることを特徴とする請求項１に記載のＡＤ
変換器。2. The AD according to claim 1, further comprising a storage unit that stores a value of the first comparison signal.
converter. 【請求項３】 アナログ信号を被変換信号として受け取
り、前記アナログ信号の電位を示すディジタル信号であ
るディジタル変換信号を生成するＡＤ変換器であって、 予め定められた第１閾電圧を生成する閾電圧生成部と、 前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、 前記第１比較信号の値を格納する格納部と、 前記格納部が格納する前記第１比較信号の値に基づい
て、前記ディジタル変換信号を生成する信号処理部とを
備えることを特徴とするＡＤ変換器。3. An AD converter for receiving an analog signal as a signal to be converted and generating a digital conversion signal which is a digital signal indicating the potential of the analog signal, the threshold value generating a predetermined first threshold voltage. A voltage generation unit, a first comparator that outputs the result of comparing the potential indicated by the converted signal with the first threshold voltage as a first comparison signal, and a storage unit that stores the value of the first comparison signal, An AD converter comprising: a signal processing unit that generates the digital conversion signal based on the value of the first comparison signal stored in the storage unit. 【請求項４】 前記閾電圧生成部は、前記第１閾電圧と
異なる第２閾電圧を更に生成し、 前記第１コンパレータは、前記被変換信号が示す電位を
前記第２閾電圧と比較した結果を、第２比較信号として
出力し、 前記信号処理部は、前記格納部が格納する前記第１比較
信号の値及び前記第２比較信号に基づいて、前記ディジ
タル変換信号を生成することを特徴とする請求項３に記
載のＡＤ変換器。4. The threshold voltage generator further generates a second threshold voltage different from the first threshold voltage, and the first comparator compares the potential indicated by the converted signal with the second threshold voltage. The result is output as a second comparison signal, and the signal processing unit generates the digital conversion signal based on the value of the first comparison signal stored in the storage unit and the second comparison signal. The AD converter according to claim 3. 【請求項５】 前記閾電圧生成部は、前記第１比較信号
に基づいて、前記第２閾電圧を生成することを特徴とす
る請求項４に記載のＡＤ変換器。5. The AD converter according to claim 4, wherein the threshold voltage generator generates the second threshold voltage based on the first comparison signal. 【請求項６】 前記閾電圧生成部は、前記第１比較信号
及び前記第２比較信号に基づいて、第３閾電圧を更に生
成し、 前記第１コンパレータは、前記被変換信号が示す電位を
前記第３閾電圧と比較した結果を、第３比較信号として
出力し 前記信号処理部は、前記第３比較信号に基づいて、前記
ディジタル変換信号の値を変更することを特徴とする請
求項４に記載のＡＤ変換器。6. The threshold voltage generation unit further generates a third threshold voltage based on the first comparison signal and the second comparison signal, and the first comparator outputs a potential indicated by the converted signal. 5. The result of comparison with the third threshold voltage is output as a third comparison signal, and the signal processing unit changes the value of the digital conversion signal based on the third comparison signal. AD converter of statement. 【請求項７】 前記アナログ信号にディザ信号を加算し
たディザ被変換信号を生成するディザ加算部を更に備
え、 前記第１コンパレータは前記ディザ被変換信号を前記被
変換信号として受け取ることを特徴とする請求項３に記
載のＡＤ変換器。7. A dither adder for generating a dither converted signal by adding a dither signal to the analog signal, wherein the first comparator receives the dither converted signal as the converted signal. The AD converter according to claim 3. 【請求項８】 前記閾電圧生成部は、前記第１閾電圧と
異なる第２閾電圧を更に生成し、 前記ＡＤ変換器は、前記被変換信号が示す電位を前記第
２閾電圧と比較した結果を、第２比較信号として出力す
る第２コンパレータを更に備え、 前記信号処理部は、前記第２比較信号に更に基づいて、
前記ディジタル変換信号を生成することを特徴とする請
求項３に記載のＡＤ変換器。8. The threshold voltage generator further generates a second threshold voltage different from the first threshold voltage, and the AD converter compares the potential indicated by the converted signal with the second threshold voltage. A second comparator that outputs the result as a second comparison signal is further provided, and the signal processing unit is further based on the second comparison signal,
The AD converter according to claim 3, wherein the digital conversion signal is generated. 【請求項９】 前記閾電圧生成部は、前記第１閾電圧及
び前記第２閾電圧と異なり、かつ互いに異なる第３閾電
圧及び第４閾電圧を更に生成し、 前記第１コンパレータは、前記被変換信号が示す電位
を、前記第１閾電圧及び前記第３閾電圧のそれぞれと比
較した結果を、それぞれ前記第１比較信号及び第３比較
信号として出力し、 前記第２コンパレータは、前記被変換信号が示す電位
を、前記第２閾電圧及び前記第４閾電圧のそれぞれと比
較した結果を、それぞれ前記第２比較信号及び第４比較
信号として出力し、 前記信号処理部は、前記第１比較信号、前記第２比較信
号、前記第３比較信号及び前記第４比較信号に基づい
て、前記ディジタル変換信号を生成することを特徴とす
る請求項８に記載のＡＤ変換器。9. The threshold voltage generation unit further generates a third threshold voltage and a fourth threshold voltage different from the first threshold voltage and the second threshold voltage, and different from each other, and the first comparator is The potential indicated by the converted signal is output as the first comparison signal and the third comparison signal, respectively, as a result of comparison with the first threshold voltage and the third threshold voltage, respectively, and the second comparator The potential indicated by the conversion signal is output as the second comparison signal and the fourth comparison signal, respectively, as a result of comparing the potentials of the second threshold voltage and the fourth threshold voltage, respectively, 9. The AD converter according to claim 8, wherein the digital conversion signal is generated based on a comparison signal, the second comparison signal, the third comparison signal, and the fourth comparison signal. 【請求項１０】 前記閾電圧生成部は、前記第１比較信
号及び前記第２比較信号に基づいて、前記第３閾電圧及
び前記第４閾電圧を生成することを特徴とする請求項９
に記載のＡＤ変換器。10. The threshold voltage generation unit generates the third threshold voltage and the fourth threshold voltage based on the first comparison signal and the second comparison signal.
AD converter of statement. 【請求項１１】 前記アナログ信号にディザ信号を加算
したディザ被変換信号を生成するディザ加算部を更に備
え、 前記第１コンパレータ及び前記第２コンパレータは前記
ディザ被変換信号を前記被変換信号として受け取ること
を特徴とする請求項１又は８に記載のＡＤ変換器。11. A dither adder for generating a dither converted signal by adding a dither signal to the analog signal, wherein the first comparator and the second comparator receive the dither converted signal as the converted signal. The AD converter according to claim 1 or 8, characterized in that. 【請求項１２】 前記第１コンパレータは、予め定めら
れた一のタイミングにおいて、前記被変換信号が示す電
位を前記第１閾電圧と比較した結果を、前記第１比較信
号として出力し、 前記第２コンパレータは、前記一のタイミングにおい
て、前記被変換信号が示す電位を前記第２閾電圧と比較
した結果を、前記第２比較信号として出力し、 前記ＡＤ変換器は、 予め定められた他のタイミングにおいて、前記被変換信
号が示す電位を前記第１閾電圧と比較した結果を、第３
比較信号として出力する第３コンパレータと、 前記他のタイミングにおいて、前記被変換信号が示す電
位を前記第２閾電圧と比較した結果を、第４比較信号と
して出力する第４コンパレータとを更に備え、 前記信号処理部は、前記第１比較信号、前記第２比較信
号、前記第３比較信号及び前記第４比較信号に基づい
て、前記ディジタル変換信号を生成することを特徴とす
る請求項１又は８に記載のＡＤ変換器。12. The first comparator outputs, as the first comparison signal, a result of comparing the potential indicated by the converted signal with the first threshold voltage at a predetermined one timing, The two comparators output, as the second comparison signal, a result of comparing the potential indicated by the converted signal with the second threshold voltage at the one timing, and the AD converter outputs another predetermined signal. The result of comparing the potential indicated by the converted signal with the first threshold voltage at the timing is
A third comparator that outputs a comparison signal; and a fourth comparator that outputs a result of comparing the potential indicated by the converted signal with the second threshold voltage at the other timing as a fourth comparison signal, 9. The signal processing unit generates the digital conversion signal based on the first comparison signal, the second comparison signal, the third comparison signal, and the fourth comparison signal. AD converter of statement. 【請求項１３】 前記アナログ信号に一のディザ信号を
加算した第１ディザ被変換信号及び前記アナログ信号に
他のディザ信号を加算した第２ディザ被変換信号を生成
するディザ加算部を更に備え、 前記第１コンパレータ及び前記第２コンパレータは、前
記第１ディザ被変換信号を前記被変換信号として受け取
り、前記第３コンパレータ及び前記第４コンパレータ
は、前記第２ディザ被変換信号を前記被変換信号として
受け取ることを特徴とする請求項１２に記載のＡＤ変換
器。13. A dither adder for generating a first dither converted signal obtained by adding one dither signal to the analog signal and a second dither converted signal obtained by adding another dither signal to the analog signal, The first comparator and the second comparator receive the first dither converted signal as the converted signal, and the third comparator and the fourth comparator use the second dither converted signal as the converted signal. The AD converter according to claim 12, which receives the AD converter. 【請求項１４】 電子デバイスを試験する試験装置であ
って、 前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生部と、 前記電子デバイスと電気的に接触し、前記パターン発生
部が生成した前記入力パターン信号を前記電子デバイス
に供給し、前記入力パターン信号に基づいて前記電子デ
バイスが出力する第１出力パターン信号を受け取る信号
入出力部と、 前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換部と、 前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定部とを備え、 前記信号変換部は、 予め定められた第１閾電圧及び当該第１閾電圧と異なる
第２閾電圧を生成する閾電圧生成部と、 前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、 前記被変換信号が示す電位を前記第２閾電圧と比較した
結果を、第２比較信号として出力する第２コンパレータ
と、 前記被変換信号を、前記第１コンパレータ及び前記第２
コンパレータの一方に供給するか、双方に供給するかを
切換える切換部と、 前記第１比較信号及び前記第２比較信号に基づいて、前
記ディジタル変換信号を生成する信号処理部とを有する
ことを特徴とする試験装置。14. A test apparatus for testing an electronic device, the pattern generating section generating an input pattern signal to be input to the electronic device, the pattern generating section being in electrical contact with the electronic device. A signal input / output unit that supplies the generated input pattern signal to the electronic device and receives a first output pattern signal output by the electronic device based on the input pattern signal, and the first output output by the electronic device A signal conversion unit that receives a pattern signal as a signal to be converted and generates a digital conversion signal that is a digital signal indicating the potential of the first output pattern signal; and whether the electronic device is good or bad based on the digital conversion signal. A determination unit, and the signal conversion unit includes a predetermined first threshold voltage and the first threshold voltage. A threshold voltage generator that generates a different second threshold voltage; a first comparator that outputs a result of comparing the potential indicated by the converted signal with the first threshold voltage as a first comparison signal; A second comparator that outputs a result of comparing the indicated potential with the second threshold voltage as a second comparison signal, the converted signal, the first comparator and the second comparator.
A switching unit that switches between supplying to one of the comparators and supplying to both, and a signal processing unit that generates the digital conversion signal based on the first comparison signal and the second comparison signal. Test equipment. 【請求項１５】 前記電子デバイスがアナログ信号を前
記第１出力パターン信号として出力した場合、前記切換
部は、前記第１出力パターン信号を前記第１コンパレー
タ及び前記第２コンパレータの双方に供給し、前記電子
デバイスがディジタル信号を前記第１出力パターン信号
として出力した場合、前記切換部は、前記第１出力パタ
ーン信号を前記第１コンパレータ及び前記第２コンパレ
ータの一方に供給することを特徴とする請求項１４に記
載の試験装置。15. When the electronic device outputs an analog signal as the first output pattern signal, the switching unit supplies the first output pattern signal to both the first comparator and the second comparator, When the electronic device outputs a digital signal as the first output pattern signal, the switching unit supplies the first output pattern signal to one of the first comparator and the second comparator. Item 15. The test apparatus according to Item 14. 【請求項１６】 前記電子デバイスは、前記第１出力パ
ターン信号を出力する第１端子と、前記入力パターン信
号に基づく第２出力パターン信号を更に出力する第２端
子を有し、 前記パターン発生部がアナログ試験用の前記入力パター
ン信号を生成した場合、前記電子デバイスは前記アナロ
グ信号を前記第１出力パターン信号として出力し、 前記パターン発生部がディジタル試験用の前記入力パタ
ーン信号を生成した場合、前記電子デバイスは前記ディ
ジタル信号を前記第１出力パターン信号として出力し、
前記切換部は前記第２出力パターン信号を前記第１コン
パレータ及び前記第２コンパレータの他方に供給するこ
とを特徴とする請求項１５に記載の試験装置。16. The electronic device has a first terminal that outputs the first output pattern signal and a second terminal that further outputs a second output pattern signal based on the input pattern signal, and the pattern generation unit. When the input pattern signal for analog test is generated, the electronic device outputs the analog signal as the first output pattern signal, and when the pattern generator generates the input pattern signal for digital test, The electronic device outputs the digital signal as the first output pattern signal,
16. The test apparatus according to claim 15, wherein the switching unit supplies the second output pattern signal to the other of the first comparator and the second comparator. 【請求項１７】 電子デバイスを試験する試験装置であ
って、 前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生部と、 前記電子デバイスと電気的に接触し、前記パターン発生
部が生成した前記入力パターン信号を前記電子デバイス
に供給し、前記入力パターン信号に基づいて前記電子デ
バイスが出力する第１出力パターン信号を受け取る信号
入出力部と、 前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換部と、 前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定部とを備え、 前記信号変換部は、 予め定められた第１閾電圧を生成する閾電圧生成部と、 前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、 前記第１比較信号の値を格納する格納部と、 前記格納部が格納する前記第１比較信号の値に基づい
て、前記ディジタル変換信号を生成する信号処理部とを
有することを特徴とする試験装置。17. A test apparatus for testing an electronic device, the pattern generating section generating an input pattern signal to be input to the electronic device, the pattern generating section being in electrical contact with the electronic device. A signal input / output unit that supplies the generated input pattern signal to the electronic device and receives a first output pattern signal output by the electronic device based on the input pattern signal, and the first output output by the electronic device A signal conversion unit that receives a pattern signal as a signal to be converted and generates a digital conversion signal that is a digital signal indicating the potential of the first output pattern signal; and whether the electronic device is good or bad based on the digital conversion signal. A threshold value generation section for generating a predetermined first threshold voltage. A first comparator that outputs a result obtained by comparing the potential indicated by the converted signal with the first threshold voltage as a first comparison signal; a storage unit that stores the value of the first comparison signal; A signal processing unit for generating the digital conversion signal based on the value of the first comparison signal stored in the unit. 【請求項１８】 電子デバイスを試験する試験方法であ
って、 前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生段階と、 前記パターン発生段階が生成した前記入力パターン信号
を前記電子デバイスに供給し、前記入力パターン信号に
基づいて前記電子デバイスが出力する第１出力パターン
信号を受け取る信号入出力段階と、 前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換段階と、 前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定段階とを備え、 前記信号変換段階は、 予め定められた第１閾電圧及び当該第１閾電圧と異なる
第２閾電圧を生成する閾電圧生成段階と、 前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１比較段階と、 前記被変換信号が示す電位を前記第２閾電圧と比較した
結果を、第２比較信号として出力する第２比較段階と、 前記被変換信号を、前記第１比較段階及び前記第２比較
段階の一方に供給するか、双方に供給するかを切換える
切換段階と、 前記第１比較信号及び前記第２比較信号に基づいて、前
記ディジタル変換信号を生成する信号処理段階とを有す
ることを特徴とする試験方法。18. A test method for testing an electronic device, comprising: a pattern generating step of generating an input pattern signal to be input to the electronic device; and the input pattern signal generated by the pattern generating step of the electronic device. And a signal input / output step of receiving a first output pattern signal output by the electronic device based on the input pattern signal, and receiving the first output pattern signal output by the electronic device as a converted signal, A signal conversion step of generating a digital conversion signal that is a digital signal indicating the potential of the first output pattern signal; and a determination step of determining the quality of the electronic device based on the digital conversion signal. Generates a predetermined first threshold voltage and a second threshold voltage different from the first threshold voltage. A threshold voltage generating step, a first comparison step of outputting a result of comparing the potential indicated by the converted signal with the first threshold voltage as a first comparison signal, and a potential indicated by the converted signal of the second A second comparison step of outputting the result of comparison with the threshold voltage as a second comparison signal, and whether the converted signal is supplied to one of the first comparison step and the second comparison step or both. And a signal processing step of generating the digital conversion signal based on the first comparison signal and the second comparison signal. 【請求項１９】 電子デバイスを試験する試験方法であ
って、 前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生段階と、 前記パターン発生段階が生成した前記入力パターン信号
を前記電子デバイスに供給し、前記入力パターン信号に
基づいて前記電子デバイスが出力する第１出力パターン
信号を受け取る信号入出力段階と、 前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換段階と、 前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定段階とを備え、 前記信号変換段階は、 予め定められた第１閾電圧を生成する閾電圧生成段階
と、 前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１比較段階と、 前記第１比較信号の値を格納する格納段階と、 前記格納段階が格納した前記第１比較信号の値に基づい
て、前記ディジタル変換信号を生成する信号処理段階と
を有することを特徴とする試験方法。19. A test method for testing an electronic device, comprising: a pattern generating step of generating an input pattern signal to be input to the electronic device; and the input pattern signal generated by the pattern generating step of the electronic device. And a signal input / output step of receiving a first output pattern signal output by the electronic device based on the input pattern signal, and receiving the first output pattern signal output by the electronic device as a converted signal, A signal conversion step of generating a digital conversion signal that is a digital signal indicating the potential of the first output pattern signal; and a determination step of determining the quality of the electronic device based on the digital conversion signal. A threshold voltage generating step of generating a predetermined first threshold voltage; A first comparison step of outputting a result of comparing the potential indicated by the first threshold voltage as a first comparison signal; a storage step of storing a value of the first comparison signal; and a first comparison step of storing the value of the first comparison signal. 1) a signal processing step of generating the digital conversion signal based on the value of the comparison signal.
JP2001377433A 2001-12-11 2001-12-11 Ad converter, test device and test method Withdrawn JP2003177161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001377433A JP2003177161A (en) 2001-12-11 2001-12-11 Ad converter, test device and test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001377433A JP2003177161A (en) 2001-12-11 2001-12-11 Ad converter, test device and test method

Publications (1)

Publication Number Publication Date
JP2003177161A true JP2003177161A (en) 2003-06-27

Family

ID=19185395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001377433A Withdrawn JP2003177161A (en) 2001-12-11 2001-12-11 Ad converter, test device and test method

Country Status (1)

Country Link
JP (1) JP2003177161A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724130B1 (en) 2003-12-16 2007-06-04 가부시키가이샤 덴소 Apparatus for detecting a/d converter abnormality
JP2010019772A (en) * 2008-07-14 2010-01-28 Yokogawa Electric Corp Lsi tester
JP2010062995A (en) * 2008-09-05 2010-03-18 Yokogawa Electric Corp A/d converter
JP2013003019A (en) * 2011-06-17 2013-01-07 Advantest Corp Testing device
JP2013150184A (en) * 2012-01-20 2013-08-01 Renesas Electronics Corp Semiconductor integrated circuit device
EP2683085A2 (en) 2012-07-05 2014-01-08 Renesas Electronics Corporation Semiconductor device and fault diagnosis system
CN109655661A (en) * 2019-02-21 2019-04-19 广东电网有限责任公司 The voltage check device and method of substation

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724130B1 (en) 2003-12-16 2007-06-04 가부시키가이샤 덴소 Apparatus for detecting a/d converter abnormality
JP2010019772A (en) * 2008-07-14 2010-01-28 Yokogawa Electric Corp Lsi tester
JP2010062995A (en) * 2008-09-05 2010-03-18 Yokogawa Electric Corp A/d converter
JP2013003019A (en) * 2011-06-17 2013-01-07 Advantest Corp Testing device
JP2013150184A (en) * 2012-01-20 2013-08-01 Renesas Electronics Corp Semiconductor integrated circuit device
EP2683085A2 (en) 2012-07-05 2014-01-08 Renesas Electronics Corporation Semiconductor device and fault diagnosis system
US9157948B2 (en) 2012-07-05 2015-10-13 Renesas Electronics Corporation Semiconductor device and fault diagnosis system
CN109655661A (en) * 2019-02-21 2019-04-19 广东电网有限责任公司 The voltage check device and method of substation

Similar Documents

Publication Publication Date Title
US6975522B2 (en) Device and method for inhibiting power fluctuation
US7272765B2 (en) Test apparatus and test method for testing plurality of devices in parallel
EP1548543A1 (en) Low jitter direct digital synthesizer
JP2011102798A (en) Testing device and electronic device
JP2003177161A (en) Ad converter, test device and test method
US7859440B2 (en) Increased resolution analog to digital converter
US20020008654A1 (en) A/D converter
US20070162799A1 (en) Burn-in test signal generating circuit and burn-in testing method
CN206211840U (en) Power-switching circuit
JP2010166298A (en) Analog-to-digital circuit
JPWO2002101480A1 (en) Power supply circuit and test equipment
CN110352542B (en) Power transmission system
JP2008157769A (en) Optional waveform generator
CN110192316B (en) Power transmission system
CN110383627B (en) Power transmission system
KR101886804B1 (en) Apparatus and method for testing operation of modular multi-level converter
JP6342028B1 (en) Power generation control device for vehicle alternator
JP2004289759A (en) A/d converter
JP2001339303A (en) Analog/digital converter circuit
AU753051B2 (en) Automatic luminance adjustment device and method
US6542097B1 (en) Adaptive delta modulation with step size variation responsive to sensed overload
JP3514316B2 (en) AD converter
JPH1164455A (en) Digital comparator
JP4080446B2 (en) measuring device
KR20180067905A (en) Modular multi-level converter and controlling method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301