JP2003165097A - Method of manufacturing membrane sensor array, and membrane sensor array - Google Patents
Method of manufacturing membrane sensor array, and membrane sensor arrayInfo
- Publication number
- JP2003165097A JP2003165097A JP2001355118A JP2001355118A JP2003165097A JP 2003165097 A JP2003165097 A JP 2003165097A JP 2001355118 A JP2001355118 A JP 2001355118A JP 2001355118 A JP2001355118 A JP 2001355118A JP 2003165097 A JP2003165097 A JP 2003165097A
- Authority
- JP
- Japan
- Prior art keywords
- membrane
- web
- semiconductor material
- sensor array
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、請求項１または５
の上位概念に記載のメンブランセンサーアレーの製造方
法および請求項６の上位概念に記載のメンブランセンサ
ーアレーに関する。TECHNICAL FIELD The present invention relates to claim 1 or 5.
The method for manufacturing a membrane sensor array according to the superordinate concept of claim 1 and the membrane sensor array according to the general concept of claim 6.
【０００２】[0002]
【従来の技術】半導体材料支持体を有し、該支持体上に
センサー層の支持体として少なくとも１個の平坦なメン
ブラン領域が配置されているメンブランセンサーの製造
方法はすでに公知となっている。メンブランセンサーア
レーが複数の平坦なメンブラン領域を有する場合は、こ
のメンブラン領域は、メンブランおよびウェブの横方向
の周囲部分に比較して明らかに改良された熱伝導性を有
する材料からなるウェブにより規則的に互いに断熱され
ている。2. Description of the Prior Art It is already known to manufacture membrane sensors which have a semiconductor material support on which at least one flat membrane region is arranged as a support for the sensor layer. If the membrane sensor array has a plurality of flat membrane areas, the membrane areas will be more regular due to the web of material having a significantly improved thermal conductivity compared to the membrane and the lateral perimeter of the web. Are insulated from each other.
【０００３】現在市販されているメンブランセンサーは
多くの場合に薄膜として実現されている。このために支
持体基板上に数１０ｎｍから数μｍの厚さの層系を析出
し、その後自立するメンブラン領域を得るために、支持
体基板を決められた領域で除去する。引き続きメンブラ
ンの中心に、例えばメンブランの自立する配置により、
包囲する支持体基板から断熱されているセンサー素子を
配置し、これは温度センサーおよび流量センサーに好ま
しい。Membrane sensors currently on the market are often realized as thin films. For this purpose, a layer system with a thickness of a few tens of nm to a few μm is deposited on the support substrate, after which the support substrate is removed in defined areas in order to obtain a free-standing membrane area. Continuing in the center of the membrane, for example by placing the membrane on its own,
A sensor element is arranged which is insulated from the surrounding support substrate, which is preferred for temperature and flow sensors.
【０００４】メンブランを露出するために、２つの方法
に分類することができる。There are two ways to expose the membrane.
【０００５】１.一般にメンブランを析出する前に、支
持体基板の表面に被覆される犠牲層を使用する表面マイ
クロメカニック（ＯＭＭ）。犠牲層は後でセンサーの表
面からメンブラン中の溶解開口により除去し、これによ
り自立する構造が生じる。この表面マイクロメカニック
法は分離した犠牲層が必要であることにより比較的経費
がかかる。1. Surface micromechanics (OMM), which generally uses a sacrificial layer coated on the surface of a support substrate prior to membrane deposition. The sacrificial layer is later removed from the surface of the sensor by dissolution openings in the membrane, which results in a free-standing structure. This surface micromechanical method is relatively expensive due to the need for a separate sacrificial layer.
【０００６】２.支持体基板の裏面からエッチング工程
によりメンブランを露出する、すなわち、例えば全部の
厚さのウェハを通過して開口をエッチングすることによ
る、バルクマイクロメカニック。2. Bulk micromechanics by exposing the membrane from the backside of the support substrate by an etching process, ie etching the openings, eg through a wafer of full thickness.
【０００７】多くの使用のためにセンサーアレー（配
列）が必要である。このために複数の同じセンサーを線
状に並列してまたは二次元的に配置する。温度センサー
を使用する場合は、測定信号の空間的分解を可能にする
ために、これは放熱体により互いに分離しなければなら
ない。Sensor arrays are required for many uses. For this purpose, a plurality of identical sensors are arranged linearly in parallel or two-dimensionally. If a temperature sensor is used, it must be separated from each other by a heat sink to allow spatial resolution of the measurement signal.
【０００８】放熱体を製造するために、種々の可能性が
存在する。良好な熱伝導性材料からなる層をメンブラン
の表面に析出し、構造化し、良好な熱伝導性材料の残り
の構造を放熱体として用いる。There are various possibilities for producing a heat sink. A layer of good heat conductive material is deposited on the surface of the membrane and structured, and the remaining structure of good heat conductive material is used as a radiator.
【０００９】しかしながらメンブランを、バルクマイク
ロメカニック工程を用いて、個々のメンブラン領域の間
にバルク材料からなるウェブが残留するように、露出す
ることもできる。バルクマイクロメカニックメンブラン
センサーの場合は、一般に裏面のメンブランを異方性エ
ッチング法で、例えばＫＯＨ（水酸化カリウム）を用い
て露出する。この場合にエッチングは、その異方性にも
かかわらず、基板の裏面に、本来のメンブラン構造に必
要であるよりかなり多くの場所を必要とする。これによ
りこの方法では集積密度が制限される。However, the membrane can also be exposed using a bulk micromechanical process such that a web of bulk material remains between the individual membrane regions. In the case of a bulk micromechanical membrane sensor, the backside membrane is generally exposed by anisotropic etching using, for example, KOH (potassium hydroxide). In this case, the etching, despite its anisotropy, requires much more space on the backside of the substrate than is necessary for the original membrane structure. This limits the integration density in this method.
【００１０】[0010]
【発明が解決しようとする課題】本発明の課題は、メン
ブランセンサーアレーの製造費用を減少し、特に改良さ
れた集積密度を有するメンブランセンサーアレーを提供
することであり、これは同様に製造費用の減少を可能に
する。It is an object of the present invention to reduce the manufacturing costs of membrane sensor arrays, and in particular to provide a membrane sensor array having an improved packing density, which is likewise a cost-effective one. Allows for a reduction.
【００１１】[0011]
【課題を解決するための手段】前記課題は、請求項１ま
たは５記載の方法および請求項６記載のメンブランセン
サーにより解決される。The object is achieved by a method according to claim 1 or 5 and a membrane sensor according to claim 6.
【００１２】本発明は、まず半導体材料支持体上にセン
サー素子の支持体層として複数の平坦なメンブラン領域
が配置され、平坦なメンブラン領域が、メンブラン領域
およびウェブの横方向の周囲部分と比較して明らかに改
良された熱伝導性を有する材料からなるウェブにより互
いに断熱されている、半導体材料支持体を有するメンブ
ランセンサーアレーの製造方法から出発する。メンブラ
ン領域の語は、本発明の範囲で、自立する層だけでな
く、最も簡単な場合はウェブより熱伝導性が低い容積部
分に配置される１個の層であると理解される。本発明の
核心は、半導体材料支持体に、断熱のためにウェブが形
成されている位置で、多孔質半導体材料を形成させる次
の工程のためのマスキングを維持し、マスキングにより
保護されない半導体材料を多孔質化し、その上に、例え
ば半導体材料支持体もしくは多孔質化した位置に連続す
るメンブラン層を被覆することにより、メンブラン領域
を製造することにある。この方法により、個々のセンサ
ーが十分な程度で断熱されている、メンブランセンサー
アレーの高い集積密度を達成することが可能である。こ
の場合に多孔質の半導体材料の製造を、適当なマスキン
グにより比較的微細な構造で行うことができるという知
見を利用する。これにより、それに応じて密に並列に配
置することができる、相当する微細なウェブを製造する
ことができ、これは全体としてアレーのセンサーの高い
密度を可能にする。断熱は、残りの半導体ウェブが、多
孔質の半導体材料に比較して、または以下に詳しく記載
するように、除去され、かつ多孔質化した半導体材料に
より、その際生じる、場合によりガス充填口を有する中
空に比較して、明らかに高い熱伝導性を有することによ
り得られる。According to the invention, firstly, a plurality of flat membrane regions are arranged as a support layer of a sensor element on a semiconductor material support, the flat membrane regions being compared with the membrane regions and the lateral perimeter of the web. Starting with a method for producing a membrane sensor array with a semiconductor material support, which is insulated from each other by a web of material having a significantly improved thermal conductivity. The term membrane region is understood within the scope of the present invention not only as a self-supporting layer, but also in the simplest case a layer which is arranged in a volume which has a lower thermal conductivity than the web. The core of the present invention is to maintain the masking for the next step of forming the porous semiconductor material at the position where the web is formed on the semiconductor material support for heat insulation, and to protect the semiconductor material not protected by the masking. It consists in producing the membrane region by making it porous and then coating it with, for example, a semiconductor material support or a continuous membrane layer at the porosified location. With this method, it is possible to achieve high integration densities of membrane sensor arrays in which the individual sensors are well insulated. In this case, the knowledge that a porous semiconductor material can be manufactured with a relatively fine structure by appropriate masking is used. This makes it possible to produce correspondingly fine webs, which can accordingly be arranged closely side-by-side, which in general allows a high density of the sensors of the array. Insulation is due to the fact that the remaining semiconducting web is removed and, as will be described in more detail below, by means of the removed and porosified semiconducting material, if any gas-filling openings that result. It is obtained by having an apparently high thermal conductivity as compared with the hollow.
【００１３】本発明の特に有利な実施態様において、マ
スキングのために、多孔質化した半導体材料を製造する
際に安定した層、例えば酸化珪素、窒化珪素または炭化
珪素もしくはこれらの組合せ物を使用する場合が有利で
ある。これは更にマスキング層を除去した後にアンダー
エッチング工程にもとづきウェブの形の放熱体を、突出
する領域なしに実現することができる、マスキングの比
較的簡単な可能性である。しかしながらこの方法では自
立するウェブを形成することは不可能である。すなわち
ウェブは常に半導体材料支持体のバルク材料と結合した
ままてある。In a particularly advantageous embodiment of the invention, for masking, stable layers are used in the production of the porous semiconductor material, for example silicon oxide, silicon nitride or silicon carbide or combinations thereof. The case is advantageous. This is a relatively simple possibility of masking, where after removing the masking layer, a heat sink in the form of a web can be realized based on an under-etching process, without protruding areas. However, it is impossible to form a free-standing web by this method. That is, the web is always bound to the bulk material of the semiconductor material support.
【００１４】決められた幅および高さを有する自立する
ウェブの形の放熱体を製造するために、更に半導体材料
支持体に、断熱のためにウェブが形成される位置で、マ
スキングとして所定の深さを有する適当なドーピング部
を維持し、ドーピング部により割り付けられなかった半
導体材料をウェブの周囲部分で多孔質化することが提案
される。In order to produce a radiator in the form of a free-standing web with a defined width and height, the semiconductor material support is further provided with a predetermined depth as masking at the location where the web is formed for thermal insulation. It is proposed to maintain a suitable doped portion having a thickness and to make the semiconductor material not allocated by the doped portion porous at the peripheral portion of the web.
【００１５】有利には多孔質化した半導体領域を、メン
ブラン領域を被覆した後にエッチングにより除去する。
このやり方で、連続する槽中のウェブを包囲する半導体
領域を多孔質化する場合に、特に自立するウェブ構造が
形成される。自立するウェブは、好ましい断熱に十分で
ある放熱体を提供するために十分である。この場合にこ
の方法は、付加的な犠牲層も、他の、例えば放熱体を形
成する金属層も必要でないという利点を有する。むしろ
メンブラン領域の下側のメンブランセンサーアレーの土
台は、例えば連続するメンブラン層の形で、完全に支持
体の半導体材料から形成することができる。The porous semiconductor region is preferably removed by etching after covering the membrane region.
In this way, a free-standing web structure is formed especially when the semiconductor region surrounding the web in the continuous bath is made porous. A self-supporting web is sufficient to provide a heat sink that is sufficient for good insulation. In this case, this method has the advantage that no additional sacrificial layer or other metal layer, for example forming the heat sink, is required. Rather, the base of the membrane sensor array below the membrane region can be formed entirely of the semiconductor material of the support, for example in the form of a continuous membrane layer.
【００１６】多孔質シリコンを製造する自体公知の方法
の場合は、一般にフッ化水素酸と珪素の電気化学的反応
を利用し、この場合に珪素中にスポンジ状の構造を生じ
る。このためにシリコン半導体支持体（一般にシリコン
ウェハ）は、フッ化水素酸電解質に対して陽極に接続さ
れていなければならない。例えばフッ化水素酸／エタノ
ールからなる混合物中のシリコンの電気化学的エッチン
グ（陽極化）により、前記深さに部分的にエッチングす
ることにより多孔質シリコンが生じる。シリコンのエッ
チングのために、シリコンと電解質の境界面に欠陥電子
（ホール）が必要であり、これは流動する電流により供
給される。電流密度が臨界電流密度ｊＫ ＲＩＴより小さ
い場合は、表面に存在するくぼみで印加された電界によ
りホールが拡散し、ここで有利なエッチングが行われ
る。例えばｐ−ドーピングシリコンの場合は、量子効果
によりホールがこの領域にもはや浸入できず、エッチン
グ工程が停止するまで、くぼみの間の領域を最小の厚さ
まで横方向にエッチングする。このやり方で珪素および
自由エッチングしたホールからなるスポンジ状の骨格構
造が生じる。骨格構造を形成する際にエッチング工程
を、ホール先端の領域にのみ行うので、すでにエッチン
グしたシリコンのスポンジ構造が維持される。これによ
りすでにエッチングした領域の孔径がほぼ変化せず残
る。孔径はフッ化水素酸中のＨＦ濃度、ドーピングおよ
び電流密度に依存し、数ナノメートルから数１０ナノメ
ートルであってもよい。同様に気孔率を約１０％から９
０％以上の範囲に調節できる。In the case of a method known per se for producing porous silicon, an electrochemical reaction between hydrofluoric acid and silicon is generally used, in which case a sponge-like structure is formed in silicon. For this purpose, the silicon semiconductor support (generally a silicon wafer) must be connected to the anode for the hydrofluoric acid electrolyte. Porous silicon is produced by partial etching to said depth, for example by electrochemical etching (anodization) of silicon in a mixture of hydrofluoric acid / ethanol. Due to the etching of silicon, defective electrons (holes) are required at the silicon-electrolyte interface, which are supplied by a flowing current. If the current density is lower than the critical current density j K RIT, the holes are diffused by the electric field applied by the depressions present on the surface, where advantageous etching takes place. For example, in the case of p-doped silicon, holes can no longer penetrate into this region due to quantum effects, laterally etching the region between the depressions to a minimum thickness until the etching process is stopped. In this way a sponge-like skeleton structure consisting of silicon and free-etched holes results. Since the etching process is performed only on the region at the tip of the hole when forming the skeleton structure, the already-etched silicon sponge structure is maintained. As a result, the hole diameter of the already-etched region remains almost unchanged. The pore size depends on the HF concentration in the hydrofluoric acid, the doping and the current density and may be from a few nanometers to a few tens of nanometers. Similarly, the porosity of about 10% to 9
It can be adjusted in the range of 0% or more.
【００１７】多孔質シリコンを製造するために、種々の
ドーピング基板を使用することができる。一般に種々の
ドーピング程度のｐ−ドーピングウェハを使用する。ド
ーピングにより多孔質シリコン内部で構造の大きさを決
定することができる。Various doping substrates can be used to produce porous silicon. Generally, p-doped wafers with varying degrees of doping are used. The doping can determine the size of the structure inside the porous silicon.
【００１８】多孔質構造を形成することにより、シリコ
ンは大きな内部表面およびこれにより包囲するバルクシ
リコンのような他の化学的および物理的特性（例えば他
のエッチング速度、熱伝導性、熱容量等）を取得する。
従って反応性が明らかに向上し、これによりバルクシリ
コンに対する多孔質シリコンの選択的エッチングが可能
である。By forming a porous structure, the silicon has a large internal surface and other chemical and physical properties such as bulk silicon, which surrounds it (eg, other etch rates, thermal conductivity, heat capacity, etc.). get.
The reactivity is therefore clearly improved, which allows the selective etching of porous silicon over bulk silicon.
【００１９】この場合にシリコン中のウェブの製造は以
下のように実施する。In this case, the production of the web in silicon is carried out as follows.
【００２０】シリコンの場合は、特にｐ−ドーピングシ
リコンおよびｎ−ドーピングシリコンが著しく異なるエ
ッチング特性を有するという知見を利用することができ
る。ｐ-ドーピングシリコン中に多孔質シリコンを製造
することができる条件下では、これはｎ−ドーピングシ
リコン中では不可能であるかまたはきわめて少ない範囲
でのみ可能である。従ってマスキング層として、例えば
ｐ−ドーピング基板の表面の薄い層を再度ｎ−ドーピン
グすることができる（イオン注入または拡散により）。
電気化学的エッチングの場合にはｐ−ドーピング領域で
のみ多孔質シリコンが生じる。マスキング層の厚さは処
理パラメータ（ドーピング量、注入エネルギー、ドーピ
ング物質の後での打ち込み）により変動することができ
る。多孔質シリコンの形成は等方性工程であるので、そ
れに応じてマスクをアンダーエッチングする。ドーピン
グにより特徴づけられるウェブ領域を完全にアンダーエ
ッチングする場合は、多孔質シリコンを除去した後に自
立するウェブ構造が生じる。In the case of silicon, it is possible in particular to take advantage of the finding that p-doped silicon and n-doped silicon have significantly different etching properties. Under the conditions that porous silicon can be produced in p-doped silicon, this is not possible or only possible to a very small extent in n-doped silicon. Thus, for example, a thin layer on the surface of a p-doped substrate can be n-doped again (by ion implantation or diffusion) as a masking layer.
In the case of electrochemical etching, porous silicon occurs only in the p-doped region. The thickness of the masking layer can be varied according to the processing parameters (doping amount, implantation energy, post-implantation of the doping substance). Since the formation of porous silicon is an isotropic process, the mask is underetched accordingly. If the web region characterized by doping is completely underetched, a free-standing web structure results after removal of the porous silicon.
【００２１】多孔質半導体材料のエッチングのために、
シリコンの場合は、特にセンサー層を析出した後に実質
的に２つの可能性が存在する。１つは強度に希釈した水
酸化カリウム溶液（ＫＯＨ）を使用し、１つはフッ化水
素酸（ＨＦ）を使用する。この場合に多孔質シリコン
を、メンブラン領域を被覆する前になお酸化工程で処理
する。For etching porous semiconductor materials,
In the case of silicon, there are essentially two possibilities, especially after depositing the sensor layer. One uses a strongly diluted potassium hydroxide solution (KOH) and one uses hydrofluoric acid (HF). In this case, the porous silicon is still treated with an oxidation step before coating the membrane area.
【００２２】本発明のもう１つの有利な実施態様におい
て、半導体材料支持体上にセンサー素子の支持体層とし
て複数の平坦なメンブラン領域が配置され、複数の平坦
なメンブラン領域が、メンブラン領域およびウェブの横
方向の周囲部分と比較して明らかに改良された熱伝導性
を有する材料からなるウェブにより断熱されている、半
導体材料支持体を有するメンブランセンサーアレーの製
造方法において、半導体材料の前面上に、有利には半導
体材料支持体上に、直接メンブラン層を被覆させ、半導
体中に少なくともほぼ垂直なエッチング側面を実現させ
ることができる、引き続く異方性プラズマエッチング工
程によりウェブを、半導体材料支持体の裏面から形成さ
せることが有利である。この方法により、バルクマイク
ロメカニック法を使用するにもかかわらず、かなりの程
度で、特にメンブランセンサーアレーに関する集積密度
の改良を達成することができる。In another advantageous embodiment of the invention, a plurality of flat membrane areas are arranged on the semiconductor material support as a support layer of the sensor element, the plurality of flat membrane areas comprising the membrane area and the web. In a method of manufacturing a membrane sensor array with a semiconductor material support, which is insulated by a web of material having a significantly improved thermal conductivity compared to the lateral perimeter of A web of the semiconductor material support, preferably by means of a subsequent anisotropic plasma etching step, whereby the membrane layer can be coated directly on the semiconductor material support and at least approximately vertical etching sides can be realized in the semiconductor. It is advantageous to form it from the back side. With this method, despite the use of the bulk micromechanical method, it is possible to achieve, to a considerable extent, an improvement in the integration density, especially for membrane sensor arrays.
【００２３】更に本発明は、半導体材料からなる支持体
を有し、該支持体上に並列に存在する平坦なメンブラン
領域がセンサー素子の支持体層として配置され、このメ
ンブラン領域が、メンブラン領域およびウェブの横方向
の周囲部分と比較して明らかに改良された熱伝導性を有
する材料からなるウェブにより互いに断熱され、ウェブ
が支持体の半導体材料から形成されているメンブランセ
ンサーアレーから出発する。本発明のこの構成の中心的
思想は、メンブラン領域に直接接触するウェブの幅が５
０μｍ未満であることにある。この思想の基礎となる認
識は、例えばウェブが連続するメンブランの下側に配置
され、メンブランがメンブラン領域に分かれている場合
に、この種の形成されたウェブが十分な程度で放熱体の
機能を満たすことにある。The invention further comprises a support made of semiconductor material, in which flat membrane regions lying in parallel on the support are arranged as a support layer for the sensor element, the membrane region being a membrane region and Starting from a membrane sensor array, which is insulated from one another by a web of material having a significantly improved thermal conductivity compared to the lateral perimeter of the web, the web being formed of the semiconductor material of the support. The central idea of this configuration of the invention is that the width of the web directly contacting the membrane area is 5
It is less than 0 μm. The underlying idea of this idea is that, for example, when a web is placed underneath a continuous membrane and the membrane is divided into membrane areas, this type of formed web will function to a sufficient degree as a radiator. To meet.
【００２４】メンブランセンサーアレーの簡単な構造を
得るために、更にウェブが支持体の半導体材料からのみ
形成されていることが提案される。In order to obtain a simple structure of the membrane sensor array, it is further proposed that the web is formed exclusively from the semiconductor material of the support.
【００２５】例えばシリコンウェハの場合に、ウェブを
製造するために、ｐ−ドーピングウェハをドーピングす
ることによりマスキングを使用する場合は、ウェブ幅お
よびウェブ厚さをドーピング工程により簡単に調節する
ことができ、これにより熱伝導値を感度よい方法で制御
することができる。まさにこのマスキング工程により、
垂直方向で見て薄いウェブを製造することができ、これ
が放熱体の要求を満たす。３０μｍ未満のウェブの厚さ
がすでに十分であることが判明した。If masking is used, for example in the case of a silicon wafer, by doping a p-doped wafer to produce a web, the web width and web thickness can be easily adjusted by the doping process. Thus, the heat conduction value can be controlled in a sensitive manner. Exactly this masking process,
It is possible to produce thin webs when viewed in the vertical direction, which fulfills the requirements of radiators. It has been found that a web thickness of less than 30 μm is already sufficient.
【００２６】放熱体の構造は、有利にはウェブ、例えば
十字形に配置されたウェブおよびウェブと結合している
枠領域からなる。多孔質半導体材料を形成する工程で、
包囲する半導体材料に対してこの放熱体構造を生じるた
めに、ウェブおよび枠領域が相当してドーピングされて
いる場合が有利である。The structure of the heat sink preferably consists of a web, for example a web arranged in the shape of a cross and a frame area connected to the web. In the process of forming a porous semiconductor material,
It is advantageous if the web and the frame region are correspondingly doped in order to produce this heat sink structure for the surrounding semiconductor material.
【００２７】[0027]
【実施例】本発明を、図面に示された実施例により詳細
に説明する。The present invention will be described in detail with reference to the embodiments shown in the drawings.
【００２８】図１はｐ−ドーピングシリコンウェハ１を
示し、ウェハの領域２，３は、例えばイオン注入工程に
よりｎ−ドーピングされている。ｎ−ドーピング領域
は、多孔質シリコン９を製造する場合に損なわれない。
多孔質シリコンを製造する場合に、等方性エッチングに
もとづき、図１では領域２，３の下側に横方向のアンダ
ーエッチングが認められる。このやり方でシリコンウェ
ハは領域３の下側で完全に多孔質化される。図２により
多孔質化したシリコン９を選択的エッチング工程で除去
した後に、相当してｎ−ドーピングシリコンからなる自
立するウェブが生じる。FIG. 1 shows a p-doped silicon wafer 1 in which the regions 2, 3 of the wafer are n-doped, for example by an ion implantation process. The n-doping region is not damaged when producing the porous silicon 9.
In the production of porous silicon, lateral underetching is observed underneath regions 2, 3 in FIG. 1 due to isotropic etching. In this way, the silicon wafer is made completely porous below the region 3. After removal of the porous silicon 9 according to FIG. 2 in a selective etching process, a free-standing web of correspondingly n-doped silicon results.
【００２９】図３ａにシリコンウェハ４が示され、シリ
コンウェハ上に多孔質化した領域をマスキングするため
に、酸化珪素および窒化珪素からなるマスク５，６を形
成する。多孔質シリコン７を除去する前に、まず酸化珪
素、窒化珪素または炭化珪素またはこれらの組合せ物か
らなるマスクを除去することができ、これにより図３ｂ
によりくぼみ８が残り、くぼみは周辺領域に図２の実施
例のような突出するマスク部分を有しない。A silicon wafer 4 is shown in FIG. 3a, in which masks 5, 6 of silicon oxide and silicon nitride are formed in order to mask the porous areas on the silicon wafer. Before removing the porous silicon 7, it is possible to first remove the mask of silicon oxide, silicon nitride or silicon carbide or a combination thereof, which results in FIG. 3b.
As a result, the depression 8 remains, and the depression does not have a protruding mask portion in the peripheral region as in the embodiment of FIG.
【００３０】図５ａはメンブランセンサーアレー２０の
１つの例の平面図を示す。バルクシリコン２１上に自立
するメンブラン領域２２が形成され（図５ｂ参照）、メ
ンブラン領域は、放熱体として作用する、ｎ−ドーピン
グシリコンからなる枠領域２５とともに格子２３により
互いに断熱されている。格子２３および枠領域２５の一
部は自立性であり、これは断熱を更に改良する。FIG. 5 a shows a top view of one example of a membrane sensor array 20. A free-standing membrane region 22 is formed on the bulk silicon 21 (see FIG. 5b), which membrane region is insulated from each other by a lattice 23 together with a frame region 25 of n-doped silicon, which acts as a heat sink. The grid 23 and part of the frame area 25 are self-supporting, which further improves the insulation.
【００３１】図５ａおよび５ｂの配置は、例えば中間工
程として多孔質シリコンを製造する、表面マイクロメカ
ニック法により実現する。マスキングとして枠領域２５
を有する格子状のｎ−ドーピング領域２３を使用する。
例えばｐ−ドーピングバルクシリコン２１中のｎ−ドー
ピング格子２３および枠２５のドーピングはイオン注入
によりまたは拡散工程により行う。イオン注入の場合は
注入エネルギーにより注入領域の深さを調節することが
できる。放熱体の厚さおよびそれとともにこれから生じ
る、特に周辺領域に対する熱伝導性は、これにより広い
範囲で測定することができる。拡散工程の場合はドーピ
ング物質の量、拡散時間および拡散温度によりドーピン
グ深さを調節できる。The arrangement of FIGS. 5a and 5b is realized, for example, by a surface micromechanical method, which produces porous silicon as an intermediate step. Frame area 25 as masking
A lattice-shaped n-doping region 23 having a is used.
For example, the doping of the n-doping lattice 23 and the frame 25 in the p-doping bulk silicon 21 is done by ion implantation or by a diffusion process. In the case of ion implantation, the depth of the implantation region can be adjusted by the implantation energy. The thickness of the heat sink and thus also the thermal conductivity resulting therefrom, in particular to the peripheral region, can thereby be measured over a wide range. In the case of the diffusion process, the doping depth can be controlled by the amount of the doping material, the diffusion time and the diffusion temperature.
【００３２】一般に拡散により１０μｍより大きいドー
ピング深さが達成されるが、イオン注入の場合は５μｍ
までの範囲の深さである。中間工程として多孔質シリコ
ンの製造を用意する工程は、以下のように概略的に分類
できる。Doping depths of greater than 10 μm are generally achieved by diffusion, but 5 μm for ion implantation.
The depth of the range up to. The steps of preparing the production of porous silicon as an intermediate step can be roughly classified as follows.
【００３３】ａ）多孔質シリコンの製造
ｂ）多孔質化したシリコンの場合による部分的酸化
ｃ）メンブラン２４の析出（図５ｂ参照）
ｄ）センサー層の析出および構造化（図５ａおよび５ｂ
に示されていない）
ｅ）メンブランの不活性化
ｆ）メンブラン中の開口の製造（図示されていない）
ｇ）多孔質シリコンもしくは酸化した多孔質シリコンの
除去。A) Production of Porous Silicon b) Partial Oxidation with Porous Silicon c) Deposition of Membrane 24 (see FIG. 5b) d) Deposition and structuring of the sensor layer (FIGS. 5a and 5b)
Not shown) e) Membrane passivation f) Fabrication of openings in the membrane (not shown) g) Removal of porous silicon or oxidized porous silicon.
【００３４】ｎ−ドーピングマスキングを使用する代わ
りに、十分な厚さを有する、例えば酸化珪素／窒化珪素
層３０（図６参照）のようなマスキング層を使用するこ
とができる。多孔質シリコンを製造する場合は、マスキ
ングをｎ−ドーピングマスキングと同じ方法で等方性エ
ッチング工程にもとづき横方向にアンダーエッチングす
る。図６ａにはシリコンウェハ３２に形成されている多
孔質化した領域３１がマスキング３０の下側に明らかな
アンダーエッチングで示されている。多孔質シリコンを
局所的に製造した後にマスキング３０を除去し、多孔質
シリコンを場合により酸化した後にセンサーメンブラン
３３（図６ｂ参照）を析出する。センサー素子（図示さ
れていない）を製造した後に、場合により酸化した多孔
質シリコンを、メンブラン３３中の相当する開口により
表面から除去する。より簡単な使用のために、多孔質ま
たは場合により酸化した多孔質シリコン３１を放置する
こともでき、これによりくぼみ３４（図６ｂ参照）が生
じない。約１００分の１に減少した熱伝導性により、多
孔質または場合により酸化した多孔質シリコンを放置す
る場合にも断熱が保証される。しかしながら空気、真空
または充填ガスが衝突するくぼみ３４の熱伝導性に関す
るＱ値は達成されない。Instead of using n-doping masking, it is possible to use a masking layer of sufficient thickness, for example a silicon oxide / silicon nitride layer 30 (see FIG. 6). When producing porous silicon, the masking is laterally under-etched in the same manner as n-doping masking, using an isotropic etching process. In FIG. 6 a, the porosified region 31 formed in the silicon wafer 32 is shown under the masking 30 with a clear underetch. After locally producing the porous silicon, the masking 30 is removed and the sensor membrane 33 (see FIG. 6b) is deposited after optionally oxidizing the porous silicon. After manufacturing the sensor element (not shown), the optionally oxidized porous silicon is removed from the surface by means of the corresponding openings in the membrane 33. For easier use, the porous or optionally oxidized porous silicon 31 can also be left undisturbed, so that the depressions 34 (see FIG. 6b) do not occur. The thermal conductivity, which is reduced by a factor of approximately 100, guarantees thermal insulation even when the porous or optionally oxidized porous silicon is left to stand. However, the Q-value for the thermal conductivity of the depressions 34 impinged by air, vacuum or filling gas is not achieved.
【００３５】本発明の方法により、個々のメンブラン領
域３５の間隔を約２０〜５０μｍの最小値に減少するこ
とができる、メンブランセンサーを実現することができ
る。The method according to the invention makes it possible to realize a membrane sensor in which the spacing between the individual membrane regions 35 can be reduced to a minimum value of approximately 20 to 50 μm.
【００３６】メンブランセンサーアレーの構成は格子構
造に限定されない。放熱体の他の自由な選択可能な形が
考えられる。図７は、例えばシリコンバルク材料４２内
部の自立するメンブラン領域４１を分離するための線形
の放熱体としてのウェブ４０を有する実施態様を示す。The structure of the membrane sensor array is not limited to the lattice structure. Other freely selectable shapes of the heat sink are possible. FIG. 7 illustrates an embodiment having a web 40 as a linear heat sink to separate free standing membrane regions 41 within, for example, silicon bulk material 42.
【００３７】図４による実施態様においては、シリコン
ウェハ１１の裏面の異方性プラズマエッチング工程によ
り放熱体としてウェブ１０を形成する。ウェブ１０は自
立性である。メンブラン１２上に、ウェブ１０の間にセ
ンサー素子を配置することができ、センサー素子は放熱
体として作用するウェブ１０により互いに断熱されてい
る。In the embodiment according to FIG. 4, the web 10 is formed as a radiator by an anisotropic plasma etching process on the backside of the silicon wafer 11. The web 10 is self-sustaining. On the membrane 12, sensor elements can be arranged between the webs 10, the sensor elements being insulated from each other by the webs 10 acting as heat sinks.
【図面の簡単な説明】[Brief description of drawings]
【図１】多孔質シリコンを製造するためのマスキングと
してドーピング領域を有するシリコンウェハの断面図で
ある。FIG. 1 is a cross-sectional view of a silicon wafer having a doped region as a mask for producing porous silicon.
【図２】図１による多孔質シリコンをエッチングにより
除去した断面図である。2 is a cross-sectional view of the porous silicon according to FIG. 1 removed by etching.
【図３】図１および図２に匹敵する配置であるが、多孔
質シリコンを製造するために後で析出したマスキング層
を使用したシリコンウェハの断面図である。FIG. 3 is a cross-sectional view of a silicon wafer in an arrangement comparable to FIGS. 1 and 2, but using a masking layer deposited subsequently to produce porous silicon.
【図４】ウェハ裏面をエッチングした後のシリコンウェ
ハの断面図である。FIG. 4 is a cross-sectional view of a silicon wafer after etching the back surface of the wafer.
【図５】メンブランセンサーアレーの平面図および断面
図である。FIG. 5 is a plan view and a sectional view of a membrane sensor array.
【図６】異なる製造段階の他のメンブランセンサーアレ
ーの断面図である。FIG. 6 is a cross-sectional view of another membrane sensor array at different manufacturing stages.
【図７】他のメンブランセンサーアレーの平面図であ
る。FIG. 7 is a plan view of another membrane sensor array.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トルステン パネック ドイツ連邦共和国 シユツツトガルト ハ ーゼンベルクシュトラーセ 99 (72)発明者 ロベルト ジーゲル ドイツ連邦共和国 ロイテ ハウプトシュ トラーセ 20 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Torsten Paneck Federal Republic of Germany Sensenberg Strasse 99 (72) Inventor Roberto Siegel Federal Republic of Germany Reutte Hauptsch Trace 20
Claims (11)
１、３２、４２）を有し、該支持体上に複数の平坦なメ
ンブラン領域（２２，３５、４１）がセンサー素子のた
めの支持体層として配置され、平坦なメンブラン領域
（２２，３５，４１）が、メンブラン領域（２２，３
５，４１）およびウェブ（２３，４０）の横方向の周囲
部分と比較して明らかに改良された熱伝導性を有する材
料からなるウェブ（２３．４０）により互いに断熱され
ているメンブランセンサーアレーの製造方法において、
まず半導体材料支持体（１，４，１１，２１，３２，４
２）に、断熱のためにウェブ（２３，４０）が形成され
る位置で、多孔質の半導体材料を形成させる次の工程の
ためのマスキングを維持し、マスキングにより保護され
ない半導体材料を多孔質化し、この上にメンブラン領域
を形成させることを特徴とする、メンブランセンサーア
レーの製造方法。1. A semiconductor material support (1, 4, 11, 2)
1, 32, 42) on which a plurality of flat membrane regions (22, 35, 41) are arranged as a support layer for a sensor element, the flat membrane regions (22, 35, 41) 41) is the membrane area (22,3)
5,41) and a membrane sensor array insulated from each other by a web (23.40) of a material having a significantly improved thermal conductivity compared to the lateral perimeter of the web (23,40). In the manufacturing method,
First, the semiconductor material support (1, 4, 11, 21, 32, 4
2) In the position where the webs (23, 40) are formed for heat insulation, maintain the masking for the next step of forming the porous semiconductor material, and make the semiconductor material not protected by the mask porous. A method of manufacturing a membrane sensor array, comprising forming a membrane region on the membrane region.
体材料の製造の際に安定した層（５，６，３０）、例え
ば酸化珪素、窒化珪素または炭化珪素もしくはこれらの
組合せ物を使用する請求項１記載の方法。2. For masking use of stable layers (5, 6, 30) in the production of porous semiconductor materials, for example silicon oxide, silicon nitride or silicon carbide or combinations thereof. The method according to item 1.
１，３２，４２）に、断熱のためにウェブ（２３，４
０）が形成される位置で、マスキングとして所定の深さ
を有する適当なドーピング部を維持し、ドーピング部に
より割り付けられなかった半導体材料を、ウェブの周囲
部分で多孔質化する請求項１または２記載の方法。3. A semiconductor material support (1, 4, 11, 2)
1, 32, 42) to the web (23, 4) for thermal insulation.
0) is formed at a position where a suitable doping portion having a predetermined depth is maintained as a masking, and the semiconductor material not allocated by the doping portion is made porous at the peripheral portion of the web. The method described.
被覆した後に、多孔質化した半導体領域をエッチングに
より除去する、請求項１から３までのいずれか１項記載
の方法。4. The method as claimed in claim 1, wherein the porous semiconductor regions are removed by etching after the membrane regions (22, 35, 41) have been covered.
ンブラン層（１２）を被覆させ、半導体材料中に少なく
ともほぼ垂直なエッチング側面を実現させることができ
る、引き続く異方性プラズマエッチング工程によりウェ
ブ（１０）を、半導体材料支持体（１１）の裏面から形
成させる、請求項１記載の方法。5. A subsequent anisotropic plasma etching step by which a membrane layer (12) can be coated on the front side of the semiconductor material support (11) to achieve at least approximately vertical etching sides in the semiconductor material. The method of claim 1, wherein the web (10) is formed from the backside of the semiconductor material support (11).
し、該支持体上に並列して存在する平坦なメンブラン領
域（２２）がセンサー素子の支持体層として配置され、
このメンブラン領域が、メンブラン領域（２２）および
ウェブ（２３）の横方向の周囲部分と比較して明らかに
改良された熱伝導性を有する材料からなるウェブ（２
３）により互いに断熱され、その際ウェブ（２３）が支
持体の半導体材料から形成されているメンブランセンサ
ーアレー（２０）において、メンブラン領域に直接接触
するウェブの幅が５０μｍ未満であることを特徴とする
メンブランセンサーアレー。6. A flat membrane region (22) having a support (21) made of a semiconductor material, which is arranged in parallel on the support, is arranged as a support layer of a sensor element,
The membrane region (22) and the web (2) made of a material having a significantly improved thermal conductivity compared to the lateral perimeter of the web (23).
3) in a membrane sensor array (20) insulated from one another by a web (23) made of a semiconductor material of the support, characterized in that the width of the web in direct contact with the membrane area is less than 50 μm. Membrane sensor array.
みから形成されている請求項６記載のメンブランセンサ
ーアレー。7. Membrane sensor array according to claim 6, wherein the web (23) is formed solely from the semiconductor material of the support.
２）の下側に自立して配置されている請求項６または７
記載のメンブランセンサーアレー。8. The web (23) is a membrane area (2).
The self-supporting arrangement is provided below 2).
Membrane sensor array as described.
ある、請求項６から８までのいずれか１項記載のメンブ
ランセンサーアレー。9. The membrane sensor array according to claim 6, wherein the web (23) has a thickness of less than 30 μm.
メンブラン（２４）を形成する請求項６から９までのい
ずれか１項記載のメンブランセンサーアレー。10. The membrane sensor array according to claim 6, wherein the membrane region (22) forms a continuous membrane (24).
枠領域（２５）が、残りの半導体材料と比較して有利に
ドーピングされている、請求項６から１０までのいずれ
か１項記載のメンブランセンサーアレー。11. The membrane according to claim 6, wherein the web (23) and the frame area (25) around the web are advantageously doped compared to the rest of the semiconductor material. Sensor array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355118A JP4215424B2 (en) | 2001-11-20 | 2001-11-20 | Manufacturing method of membrane sensor array and membrane sensor array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355118A JP4215424B2 (en) | 2001-11-20 | 2001-11-20 | Manufacturing method of membrane sensor array and membrane sensor array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003165097A true JP2003165097A (en) | 2003-06-10 |
| JP4215424B2 JP4215424B2 (en) | 2009-01-28 |
Family
ID=19166869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355118A Expired - Fee Related JP4215424B2 (en) | 2001-11-20 | 2001-11-20 | Manufacturing method of membrane sensor array and membrane sensor array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4215424B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013043280A (en) * | 2011-08-22 | 2013-03-04 | Samsung Electronics Co Ltd | Capacitive transducer, method for manufacturing the same, and operating method thereof |
| JP2013080954A (en) * | 2007-07-26 | 2013-05-02 | Universitat Konstanz | Method for forming silicon solar cell having emitter subject to back etching and similar solar cell |
-
2001
- 2001-11-20 JP JP2001355118A patent/JP4215424B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013080954A (en) * | 2007-07-26 | 2013-05-02 | Universitat Konstanz | Method for forming silicon solar cell having emitter subject to back etching and similar solar cell |
| JP2013043280A (en) * | 2011-08-22 | 2013-03-04 | Samsung Electronics Co Ltd | Capacitive transducer, method for manufacturing the same, and operating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4215424B2 (en) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7427526B2 (en) | Deposited thin films and their use in separation and sacrificial layer applications | |
| US20040195096A1 (en) | Method for the fabrication of suspended porous silicon microstructures and application in gas sensors | |
| US6831017B1 (en) | Catalyst patterning for nanowire devices | |
| KR100859613B1 (en) | Method for Production of a Semiconductor Component and a Semiconductor Component Produced by Said Method | |
| Lehmann | Porous silicon-a new material for MEMS | |
| CA2406214A1 (en) | Deposited thin films and their use in separation and sarcrificial layer applications | |
| JP2006205352A (en) | Method for manufacturing mems structure | |
| JP2000114607A (en) | Manufacture of infrared sensor | |
| US6759265B2 (en) | Method for producing diaphragm sensor unit and diaphragm sensor unit | |
| US6506621B1 (en) | Method for producing a diaphragm sensor array and diaphragm sensor array | |
| US20050016288A1 (en) | Micromechanical apparatus, pressure sensor, and method | |
| Trifonov et al. | High‐aspect‐ratio silicon dioxide pillars | |
| JP2004516160A (en) | Micromechanics component and method of manufacturing the same | |
| US7803646B2 (en) | Method for producing a component having a semiconductor substrate and component | |
| KR20200044996A (en) | Formation of pores on the substrate | |
| US6521313B1 (en) | Method for producing a diaphragm sensor unit and diaphragm sensor unit | |
| JP4215424B2 (en) | Manufacturing method of membrane sensor array and membrane sensor array | |
| JP4243447B2 (en) | Membrane sensor unit manufacturing method, membrane sensor unit and membrane sensor array | |
| EP1306348B1 (en) | Method for the manufacture of a membrane sensor unit and membrane sensor unit | |
| US20090061601A1 (en) | Method and apparatus for improved pumping medium for electro-osmotic pumps | |
| EP1076816A1 (en) | Device for gas sensing | |
| US6015988A (en) | Microstructure and methods for fabricating such structure | |
| KR100802967B1 (en) | Membrane sensor array and method for manufacturing thereof | |
| KR100881581B1 (en) | Membrane sensor unit and method for manufacturing thereof | |
| US7396479B1 (en) | Method for manufacturing porous silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070822 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071121 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071127 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081003 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |