JP2003158532A - マルチmaclsiのマルチキャスト送信パケットの転送装置およびその転送方法 - Google Patents

マルチmaclsiのマルチキャスト送信パケットの転送装置およびその転送方法

Info

Publication number
JP2003158532A
JP2003158532A JP2001355226A JP2001355226A JP2003158532A JP 2003158532 A JP2003158532 A JP 2003158532A JP 2001355226 A JP2001355226 A JP 2001355226A JP 2001355226 A JP2001355226 A JP 2001355226A JP 2003158532 A JP2003158532 A JP 2003158532A
Authority
JP
Japan
Prior art keywords
packet
multicast
transmission
port
mac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001355226A
Other languages
English (en)
Inventor
Takehiro Hasebe
武裕 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Micro Systems Co Ltd
Original Assignee
Renesas Micro Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Micro Systems Co Ltd filed Critical Renesas Micro Systems Co Ltd
Priority to JP2001355226A priority Critical patent/JP2003158532A/ja
Publication of JP2003158532A publication Critical patent/JP2003158532A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】IEEE802.3で規定された通信網に適用
され、複数のポートの送信FIFOメモリに同時に書き
込むマルチMACLSIのマルチキャスト送信パケット
の転送装置を提供する。 【解決手段】送信バス102として、個々のポート別に
設けてある選択信号103と、マルチMACLSI内部140
に、ポート毎の送信FIFOメモリ(110、112、
114)およびマルチキャストパケット用の共有送信F
IFOメモリ130とを具備し、この共有送信FIFO
メモリ130には、IEEE802.3で規定された通
信網で指定されるグループアドレスとともに送信元のア
ドレスが書き込まれる。そして、マルチキャストパケッ
ト用の共有FIFOメモリ130は、常に、各ポートの
送信FIFOに格納された通常のパケットに優先して送
信するように制御される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マルチMedia Acce
ss Control(以降、MACと略記する)LSIのマルチ
キャスト送信パケットの転送装置およびその転送方法に
関する。
【0002】
【従来の技術】本発明が関するマルチMACLSIは、
特に、スイッチ、HUB、ルータなどのネットワーク装
置に用いられている。
【0003】このような、ネットワーク装置は、近年イ
ンターネットの普及や情報の電子化に伴い、大容量かつ
高速なデータ通信に対応するため、例えば、光ファイバ
など従来より高速な通信媒体に対応し、またより多くの
ポートを備えるようになってきていることは、周知であ
る。
【0004】すなわち、ネットワーク装置に搭載される
MACにも高速大容量のデータ転送を実現することが要
求されている。
【0005】この要請に応えるために、MACLSI
は、より多くのポートを1チップ化してきている。ま
た、通信媒体の高速化に対応するため、一時的なデータ
滞留領域であるFIFOメモリを大容量化したり、バス
の動作周波数の高速化とバス幅の拡張により、上位層と
のインタフェースを高速化してきた。
【0006】このような従来のマルチMACLSI70
0では、図7に示す通り、MACLSI700のパケッ
ト転送においては、各ポートのMAC(720,72
1)が回線から受信したパケットは、受信FIFO(7
12,714)に格納される。
【0007】次に、受信パケットは、受信バス705を
経由して、上位レイヤデバイス701に転送される。上
位レイヤデバイス701は、受信したパケットを必要に
応じて、各ポートに送信する。同じパケットを複数のポ
ートに送信する場合は、送信バス702上で、送信ポー
ト毎にパケットの転送を行う。
【0008】また、このような従来のマルチMACLS
Iを搭載したスイッチHUBの例でマルチMACLSI
での複数ポート(Multicast/Broadcast)送信例を図4、
図5および図6に示す。
【0009】まず、図4に、リピータHUBの例を示
す。図4を参照すると、IEEE802.3で規定され
た通信網のいわゆるリピータHUBと呼ばれる装置40
1では、一つのポートから入力されたパケット431
は、そのリピータHUB401に繋がっている他の全て
のポートに出力される。リピータHUB401では、パ
ケットの宛先を気にしないので、基本的に全てのパケッ
トをこのように扱う。
【0010】次に、図5に、スイッチのブロードキャス
トの例を示す。図5を参照すると、IEEE802.3
で規定された通信網のスイッチングHUB501では、
Address resolution protocol(以降、ARPと略記す
る)に代表されるようなブロードキャストアドレスを持
つパケット531を受信した場合、受信した以外の全て
のポートにそのパケット531をフォワード(送信)す
る。
【0011】ARPは、RFC826に規定されてお
り、IPアドレスをIEEE802.3で規定された通
信網などの物理アドレス(MACアドレス)に変換を行
うためのプロトコルである。
【0012】ARPは、IPレイヤから実際にデータを
送信しようとした場合に、宛先IPアドレスを物理アド
レスに動的に行うため用意されている。
【0013】次に、図6に、スイッチのマルチキャスト
の例を示す。図6を参照すると、IEEE802.3で
規定された通信網のスイッチングHUB601では、V
LAN(ヴァーチャルLAN)を構成している場合に、
そのVLANに属する相手だけにブロードキャストパケ
ットを制限したり、IPマルチキャストをそのマルチキ
ャストグループに属する相手だけにフォワードするな
ど、特定された複数のポートにパケットを送信する。
【0014】
【発明が解決しようとする課題】しかしながら、上位レ
イヤとMAC間のインタフェースのデータ転送におい
て、特に、受信パケットが複数のポートに送信する必要
がある場合に、そのパケットが送信バスに複数回転送さ
れるため、送信バスのトラフィックが増大するという問
題が生じてしまう。
【0015】また、LSI側の要因として端子数の増加
が限界に達しつつあること、さらに、基板側の要因とし
て、バスの高速化とバス幅の拡張が配線の引き回しの限
界に達しつつあること、などからこうしたスケールを拡
張するだけの高速化は、今後において難しくなってきて
いる。
【0016】したがって、本発明の目的は、複数のポー
トの送信FIFOメモリに同時に書き込む仕組みによ
り、この問題を解決するマルチMACLSIのマルチキ
ャスト送信パケットの転送装置を提供することにある。
【0017】
【課題を解決するための手段】本発明のマルチMACL
SIのマルチキャスト送信パケットの転送装置は、IE
EE802.3で規定された通信網に適用されるマルチ
MACLSIのマルチキャスト送信パケットの転送装置
であって、前記マルチMACLSIのマルチキャスト送
信パケットの転送装置は、マルチMACLSI内部に、
ポート毎の送信FIFOおよびマルチキャストパケット
用の共有送信FIFOとを具備し、前記共有送信FIF
Oには、前記IEEE802.3で規定された通信網で
指定される前記グループアドレスとともに送信ホストの
アドレスが書き込まれる構成である。
【0018】また、本発明のマルチMACLSIのマル
チキャスト送信パケットの転送装置の前記マルチキャス
トパケット用の共有FIFOは、常に、各ポートの送信
FIFOに格納された通常のパケットに優先して送信す
るように制御される構成である。
【0019】またさらに、本発明のマルチMACLSI
のマルチキャスト送信パケットの転送装置の転送方法
は、前記マルチキャストパケット用の共有FIFOを、
常に、各ポートの送信FIFOに格納された通常のパケ
ットに優先して送信するように制御するマルチMACL
SIのマルチキャスト送信パケットの転送装置に適用さ
れる構成である。
【0020】
【発明の実施の形態】まず、図面を参照しながら、本発
明の実施の形態について説明する。
【0021】本発明は、複数ポートを持つMAC(Media
Access Control) LSIでのパケット転送装置におい
て、上位層デバイスとのインタフェースである送信バス
へ複数のポート同時に書込む仕組みを設けたことによ
り、上位層デバイスに対してマルチキャストを効率良く
転送することを特徴としている。
【0022】次に、図1を参照して、本発明によるマル
チMACLSIのマルチキャスト送信パケットの転送装
置について、説明する。
【0023】図1を参照すると、本発明の第1の実施の
形態のマルチMACLSIのマルチキャスト送信パケッ
トの転送装置100は、上位レイヤデバイス101と、
上位レイヤデバイス101に接続される送信バス102
および受信バスと、送信バス102として、個々のポー
ト別に設けてある選択信号103と、マルチMACLSI内部
140に、ポート毎の送信FIFOメモリ(110、1
12、114)およびマルチキャストパケット用の共有
送信FIFOメモリ130とを具備する。
【0024】この共有送信FIFOメモリ130には、
IEEE802.3で規定された通信網で指定されるグ
ループアドレスとともに送信元のアドレスが書き込まれ
る。
【0025】次に、本発明の第1の実施の形態のマルチ
MACLSIのマルチキャスト送信パケットの転送装置
の動作について説明する。
【0026】本発明では、このポート別に設けられた選
択信号103は、複数信号が同時にアクティブになるこ
とによって書込まれる送信FIFO(110、112、
114)を複数同時に指定する。また、内部にマルチキ
ャストパケット用の共有FIFOメモリ130を設けた
場合には、複数ポートを指定することによって共有FI
FOが選択される。
【0027】そして、マルチキャストパケット用の共有
FIFOメモリ130は、常に、各ポートの送信FIF
O(110、112、114)に格納された通常のパケ
ットに優先して送信するように制御される。
【0028】本発明においては、送信バス上の転送デー
タ量は、 従来方式 = U×ULA + M×MLA×MPA 新方式 = U×ULA + M×MLA×1 へと改善される。
【0029】なお、U:1ポートにしか送られないパケ
ット数 M:複数ポートに送られるパケット数 ULA:1ポートにしか送られないパケットの平均デー
タ長 MLA:複数ポートに送られるパケットの平均データ長 MPA:複数ポートに送られる場合の平均ポート数(最
小2最大N−1) である。
【0030】従って、複数のポートに同じデータを書込
む場合に、送信バス上の書込みサイクルは複数回繰り返
す必要はなく一回の書込みで済むという効果が得られ
る。
【0031】次に、図2を参照して、本発明の第2の実
施の形態のマルチMACLSIのマルチキャスト送信パ
ケットの転送装置について、説明する。
【0032】図2を参照すると、本発明の第2の実施の
形態のマルチMACLSIのマルチキャスト送信パケッ
トの転送装置は、IEEE802.3で規定された通信
網で指定されるグループアドレスとともに送信元のアド
レスの入力情報をスイッチする外部スイッチデバイス2
01と、外部スイッチデバイス201から順次転送され
た入力情報を各ポートに振り分ける振り分け機能回路2
02と、振り分け機能回路202のデータを書き込むT
XFIFO(210、211、212、213)と、マ
ルチキャストパケット用の共有送信FIFO203と、
TXFIFO(210、211、212、213)と、
マルチキャストパケット用の共有送信FIFO203と
いずれからパケットを送信するかを制御する競合制御回
路204とを具備する。
【0033】この共有送信FIFO203には、IEE
E802.3で規定された通信網で指定されるグループ
アドレスとともに送信元のアドレスが書き込まれる。ま
た、競合制御回路204は、マルチキャストパケット用
の共有FIFO203を、常に、各ポートのTXFIF
O(210、211、212、213)に格納された通
常のパケットよりに優先して送信するよう制御する。
【0034】また、本発明の第1の実施の形態のマルチ
MACLSIのマルチキャスト送信パケットの転送装置
および本発明の第2の実施の形態のマルチMACLSI
のマルチキャスト送信パケットの転送装置が、図4に示
すHUB(バッファド・リピータ)の例および図5に示
すスイッチのブロードキャストの例に適用出来るのは、
当業者であれば、容易に創意する事ができるのは言うま
でもない。
【0035】次に、図3を参照して、本発明の第3の実
施の形態のマルチMACLSIのマルチキャスト送信パ
ケットの転送装置について、説明する。
【0036】本発明の第3の実施の形態のマルチMAC
LSIのマルチキャスト送信パケットの転送装置のIE
EE802.3で規定された通信網のスイッチングHU
B301では、VLAN(ヴァーチャルLAN)を構成
している場合に、そのVLANに属する相手だけにブロ
ードキャストパケットを制限したり、IPマルチキャス
トをそのマルチキャストグループに属する相手だけにフ
ォワードするなど、特定された複数のポートにパケット
を送信する。
【0037】図3を参照すると、本発明の第3の実施の
形態のマルチMACLSIのマルチキャスト送信パケッ
トの転送装置301は、パケットを送受信する複数個の
MAC(311〜318)と、特定された複数のポート
にパケットを送信するするパケット331を格納するm
ulticast FIFO305とを具備するマルチ
MAC303と、パケットを送受信する複数個のMAC
(321〜328)と、特定された複数のポートにパケ
ットを送信するするパケット331を格納するmult
icast FIFO306とを具備するマルチMAC
304と、パケットをマルチキャストグループに属する
相手だけにフォワードするスイッチ302とを具備す
る。
【0038】本発明の第3の実施の形態のマルチMAC
LSIのマルチキャスト送信パケットの転送装置301
は、特定された複数のポートにパケットを送信するパケ
ット331をMAC318で受信し、スイッチ302を
経由して、multicast FIFO305および
multicast FIFO306のそれぞれに格納
する。
【0039】次に、multicast FIFO30
5に格納されたパケット331を同じマルチMACLS
I303内のmulticast FIFO305から
MAC311、MAC313に送信する。同時に、mu
lticast FIFO306に格納されたパケット
331を同じマルチMACLSI304内のmulti
cast FIFO306からMAC323、MAC3
24、MAC328に送信する。
【0040】そして、上述の特定された複数のポートに
パケットを送信するパケット331をMAC318で受
信する制御は、他のMACに優先して行われる。
【0041】
【発明の効果】以上説明した通り、本発明のマルチMA
CLSIのマルチキャスト送信パケットの転送装置は、
IEEE802.3で規定された通信網に適用され、送
信ポートを複数指定した場合は、共有FIFOを選択し
て転送するので、送信バス上に1度の転送しか発生しな
い効果を有する。
【0042】また、マルチキャストパケット用の共有F
IFOは、常に、各ポートの送信FIFOに格納された
通常のパケットに優先して送信するように制御されるの
で、IEEE802.3で規定された通信網の制御が効
率良くできる効果もある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のマルチMACLS
Iのマルチキャスト送信パケットの転送装置のブロック
図である。
【図2】本発明の第2の実施の形態のマルチMACLS
Iのマルチキャスト送信パケットの転送装置のブロック
図である。
【図3】本発明の第3の実施の形態のマルチMACLS
Iのマルチキャスト送信パケットの転送装置のブロック
図である。
【図4】従来の第2のマルチMACLSIのマルチキャ
スト送信パケットの転送装置のブロック図である。
【図5】従来の第3のマルチMACLSIのマルチキャ
スト送信パケットの転送装置のブロック図である。
【図6】従来の第4のマルチMACLSIのマルチキャ
スト送信パケットの転送装置のブロック図である。
【図7】従来の第1のマルチMACLSIのマルチキャ
スト送信パケットの転送装置のブロック図である。
【符号の説明】
100,700 マルチMACLSIのマルチキャス
ト送信パケットの転送装置 101,701 上位レイヤデバイス 102,702 送信バス 103 選択データ 104,704 データ 105,705 受信バス 106,706 BUS I/F 110,112,114,710,713 送信FI
FO 111,113,115,712,714 受信FI
FO 120,121,122,720,721 MAC 130,203 multicast FIFO 140,740 マルチMACLSI

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 IEEE802.3で規定された通信網
    に適用されるマルチMACLSIのマルチキャスト送信
    パケットの転送装置であって、前記マルチMACLSI
    のマルチキャスト送信パケットの転送装置は、マルチM
    ACLSI内部に、ポート毎の送信FIFOおよびマル
    チキャストパケット用の共有送信FIFOとを具備し、 前記共有送信FIFOには、前記IEEE802.3で
    規定された通信網で指定されるグループアドレスととも
    に送信ホストのアドレスが書き込まれることを特徴とす
    るマルチMACLSIのマルチキャスト送信パケットの
    転送装置。
  2. 【請求項2】 前記マルチキャストパケット用の共有F
    IFOは、常に、各ポートの送信FIFOに格納された
    通常のパケットに優先して送信するように制御される請
    求項1記載のマルチMACLSIのマルチキャスト送信
    パケットの転送装置。
  3. 【請求項3】 前記マルチキャストパケット用の共有F
    IFOを、常に、各ポートの送信FIFOに格納された
    通常のパケットに優先して送信するように制御する競合
    制御回路を具備する請求項2記載のマルチMACLSI
    のマルチキャスト送信パケットの転送装置。
  4. 【請求項4】 前記IEEE802.3で規定された通
    信網のスイッチングHUBで、ブロードキャストアドレ
    スを持つパケットを受信した場合、受信した以外の全て
    のポートにそのパケットをフォワード送信する請求項
    1、2または3記載のマルチMACLSIのマルチキャ
    スト送信パケットの転送装置。
  5. 【請求項5】 前記スイッチングHUBは、Address re
    solution protocol(以降、ARPと略記する)の仕様
    を備える請求項4記載のマルチMACLSIのマルチキ
    ャスト送信パケットの転送装置。
  6. 【請求項6】 前記IEEE802.3で規定された通
    信網のスイッチングHUBで、ヴァーチャルLANを構
    成している場合に、前記ヴァーチャルLANに属する相
    手だけにブロードキャストパケットを制限して、特定さ
    れた複数のポートにパケットを送信する請求項1、2ま
    たは3記載のマルチMACLSIのマルチキャスト送信
    パケットの転送装置。
  7. 【請求項7】 前記IEEE802.3で規定された通
    信網のスイッチングHUBで、ヴァーチャルLANを構
    成している場合に、IPマルチキャストをそのマルチキ
    ャストグループに属する相手だけにフォワード送信し
    て、特定された複数のポートにパケットを送信する請求
    項1、2または3記載のマルチMACLSIのマルチキ
    ャスト送信パケットの転送装置
  8. 【請求項8】 前記マルチキャストパケット用の共有F
    IFOを、常に、各ポートの送信FIFOに格納された
    通常のパケットに優先して送信するように制御する請求
    項2記載のマルチMACLSIのマルチキャスト送信パ
    ケットの転送装置に適用される転送方法。
  9. 【請求項9】 前記IEEE802.3で規定された通
    信網のスイッチングHUBで、ブロードキャストアドレ
    スを持つパケットを受信した場合、受信した以外の全て
    のポートにそのパケットをフォワード送信する請求項
    1、2または3記載のマルチMACLSIのマルチキャ
    スト送信パケットの転送装置に適用される転送方法。
JP2001355226A 2001-11-20 2001-11-20 マルチmaclsiのマルチキャスト送信パケットの転送装置およびその転送方法 Pending JP2003158532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001355226A JP2003158532A (ja) 2001-11-20 2001-11-20 マルチmaclsiのマルチキャスト送信パケットの転送装置およびその転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001355226A JP2003158532A (ja) 2001-11-20 2001-11-20 マルチmaclsiのマルチキャスト送信パケットの転送装置およびその転送方法

Publications (1)

Publication Number Publication Date
JP2003158532A true JP2003158532A (ja) 2003-05-30

Family

ID=19166961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001355226A Pending JP2003158532A (ja) 2001-11-20 2001-11-20 マルチmaclsiのマルチキャスト送信パケットの転送装置およびその転送方法

Country Status (1)

Country Link
JP (1) JP2003158532A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505476B2 (en) 2003-10-27 2009-03-17 Fujitsu Limited Packet transfer path control apparatus and control program therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505476B2 (en) 2003-10-27 2009-03-17 Fujitsu Limited Packet transfer path control apparatus and control program therefor

Similar Documents

Publication Publication Date Title
US5802047A (en) Inter-LAN connecting device with combination of routing and switching functions
JP4435974B2 (ja) Lan交換用データ・パス・アーキテクチャ
US6343072B1 (en) Single-chip architecture for shared-memory router
US6034957A (en) Sliced comparison engine architecture and method for a LAN switch
US7359394B2 (en) Method and apparatus for bridging between networks
JP3397144B2 (ja) パケット処理装置とパケット処理方法とパケット交換機
EP0996256B1 (en) Tag-based packet switching system
US7440443B2 (en) Integrated universal network adapter
US6396841B1 (en) Dual-speed stackable repeater with internal bridge for cascading or speed-linking
US6771654B1 (en) Apparatus and method for sharing memory using a single ring data bus connection configuration
US6741589B1 (en) Apparatus and method for storing data segments in a multiple network switch system using a memory pool
US6480498B1 (en) High speed network switch bus clock
US7130301B2 (en) Self-route expandable multi-memory packet switch with distributed scheduling means
JP2003158532A (ja) マルチmaclsiのマルチキャスト送信パケットの転送装置およびその転送方法
US6760341B1 (en) Segmention of buffer memories for shared frame data storage among multiple network switch modules
US7142515B2 (en) Expandable self-route multi-memory packet switch with a configurable multicast mechanism
US6714556B1 (en) In-band management of a stacked group of switches by a single CPU
EP0998081B1 (en) Method and apparatus for bridging between networks
US6891843B1 (en) Apparatus and method for sharing memory using extra data path having multiple rings
JP2596098B2 (ja) 通信回線の選択方式
JP3142492B2 (ja) ネットワークのマルチキャスト通信システム
EP1003306A2 (en) Modular interconnection of network switches
JP3616563B2 (ja) 共有バッファ方式のパケットスイッチ
JPH1155305A (ja) スイッチングハブ
JP2001223723A (ja) イーサネット(登録商標)接続制御装置