JP2003142736A - 半導体発光素子のマウント方法 - Google Patents
半導体発光素子のマウント方法Info
- Publication number
- JP2003142736A JP2003142736A JP2002293997A JP2002293997A JP2003142736A JP 2003142736 A JP2003142736 A JP 2003142736A JP 2002293997 A JP2002293997 A JP 2002293997A JP 2002293997 A JP2002293997 A JP 2002293997A JP 2003142736 A JP2003142736 A JP 2003142736A
- Authority
- JP
- Japan
- Prior art keywords
- side electrode
- layer
- light emitting
- auxiliary
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
イヤボンディングの個数を削減して、その結線作業を簡
便に行えるようにする。 【解決手段】 半導体発光素子1の被マウント部材16
へのマウント方法であって、上記半導体発光素子1は、
透明の絶縁性基板3の表面上に各半導体層4,5,6を
形成しかつ各層の所定箇所にN側電極9およびP側電極
10を形成して構成される素子本体2と、導電性基板1
2の表面に対して絶縁状態となるように形成された補助
N側電極層15および導通状態となるように形成された
補助P側電極層14を有するサブマウント部材11と、
を備えるとともに、上記サブマウント部材11と上記素
子本体2とが、上記サブマウント部材11と上記素子本
体2との双方の表面側を相互に対向させるとともに、上
記補助N側電極層15と上記N側電極9との間および上
記補助P側電極層14と上記P側電極10との間がそれ
ぞれ導通状態となるように一体化させられて構成されて
おり、上記のように構成された半導体発光素子1を被マ
ウント部材16にマウントする。
Description
ウント方法に関し、特に発光作用を行わせるための素子
本体に対してサブマウント部材を付加的に取り付けて構
成される半導体発光素子を用いたマウント方法に関す
る。
法(以下、MOCVD法という)を利用して、サファイ
ア基板上に窒化ガリウム系化合物半導体の結晶を成長さ
せることなどにより、高輝度特性を備えた青色発光用の
半導体発光素子が開発されるに至っている(たとえば特
許文献1参照)。
は、図9に示すように、透明のサファイア基板70上に
GaNのバッファ層71を成長させ、このバッファ層7
1の表面上に、N型半導体層72(GaN層、AlGa
N層)、発光層73(InGaN層)、およびP型半導
体層74(AlGaN層、GaN層)を積層状に成長さ
せたものである。そして、上記N型半導体層72におけ
るGaN層と、P型半導体層74におけるGaN層と
に、N側電極75およびP側電極76がそれぞれ形成さ
れる。
ドフレーム77に対する上記半導体発光素子の取り付け
構造は、上記N側電極75およびP側電極76を双方共
に、ワイヤ78,79を用いてリードフレーム77のN
側端子部77aとP側端子部77bとにそれぞれボンデ
ィングされた状態にある。そして、このように取り付け
られた半導体発光素子は、同図に矢印で示すように、上
記電極76の配設側の面から光を発するように構成され
ている。
半導体発光素子は、リードフレーム等の被マウント部材
における2箇所に対してワイヤボンディングを施す必要
があり、その搭載作業あるいは結線作業の工程数が増加
するなどして、作業の煩雑化ならびに複雑化を余儀なく
されているのが実情であった。
配設面側から光から発せられる構成であることから、図
10に示すように、発光領域A内に電極76が存在して
おり、この電極76の配設箇所は非発光部となる。した
がって、実質的発光領域は上記電極76に相当する分だ
け狭くなり、図示例のものでは、素子全体中に占める実
質的発光領域は全表面積の1/2以下になる。この結
果、上述のように高輝度特性を備えているにも拘らず、
十分な発光量を得ることができず、各種表示ボード等へ
の使用時における高い明度の要請に応じることが困難に
なるという問題を有している。
れたものであって、半導体発光素子の被マウント部材に
対するワイヤボンディングの個数を削減して、その結線
作業を簡便に行えるようにするとともに、半導体発光素
子における実質的発光領域を可及的に増大させて十分な
発光量の確保および明度の向上を図ることができる半導
体発光素子のマウント方法を提供することをその課題と
する。
は、次の技術的手段を講じている。
は、半導体発光素子の被マウント部材へのマウント方法
であって、上記半導体発光素子は、透明の絶縁性基板の
表面上にN型半導体層、発光層、およびP型半導体層を
形成し、かつ上記P型半導体層の表面にP側電極が形成
され、上記N型半導体層における露出表面部にN側電極
を形成して構成される素子本体と、導電性基板の表面に
対して絶縁状態となるように形成された補助N側電極層
および導通状態となるように形成された補助P側電極層
を有するサブマウント部材と、を備えるとともに、上記
サブマウント部材と上記素子本体とが、上記サブマウン
ト部材と上記素子本体との双方の表面側を相互に対向さ
せるとともに、上記補助N側電極層と上記N側電極との
間および上記補助P側電極層と上記P側電極との間がそ
れぞれ導通状態となるように一体化させられて構成され
ており、上記のように構成された半導体発光素子を被マ
ウント部材にマウントすることを特徴としている。
上記請求項1に係る発明において、上記サブマウント部
材の補助N側電極層および補助P側電極層の表面部分は
絶縁層で覆われており、この絶縁層には上記双方の補助
電極層にそれぞれ独立して通じる各貫通孔が穿設され、
かつ上記絶縁層の表面側には各貫通孔を介して上記双方
の補助電極層にそれぞれ導通状態となる各付着用金属層
が相互に独立して形成されているとともに、この各付着
用金属層は、上記素子本体の双方の電極に対して接合付
着された状態となるように構成されていることを特徴と
している。
ードフレーム等の被マウント部材のP側端子部に対し
て、上記半導体発光素子のサブマウント部材をボンディ
ングすることにより、素子本体のP側電極は、サブマウ
ント部材の補助P側電極層から導電性基板を介して上記
リードフレーム等の被マウント部材のP側端子部に導通
した状態となる。したがって、素子本体のP側電極に対
するワイヤボンディングが不要になり、この種の半導体
発光素子のマウント作業あるいは結線作業が簡便化され
るという利点が得られる。
極の配設面とは反対側の面であるサファイア基板の裏面
からなされることになり、従来のようにP側電極が発光
を阻害することはなくなる。これにより、サファイア基
板の裏面の大半が実質的発光領域となり、十分な発光量
を確保できるとともに、この種の半導体発光素子の使用
時における高い明度の要請に応じることが可能になる。
ント部材側に発せられた光は、サブマウント部材の表面
の補助電極層等で反射することになるので、上記素子本
体におけるサファイア基板の裏面からのトータル発光量
は、上記の反射光をも含んでさらに増大し、より高い明
度を得ることが可能になる。
ば、上記サブマウント部材の両電極の表面部分を覆って
いる絶縁層のさらに表面側に独立して形成されている各
付着用金属層を、上記素子本体の両電極に接合付着させ
るだけで、上記サブマウント部材の両補助電極を上記素
子本体の両電極に対して導通状態にできるようになる。
したがって、上記サブマウント部材と上記素子本体との
電気的接続作業が簡単に行えるとともに、その相対的位
置誤差についても厳格な制約が緩和され、位置決めある
いは位置合わせの自由度が増大する。
図面を参照しつつ具体的に説明する。
発光素子の構成要素である素子本体を示す概略縦断正面
図、図2はその概略平面図、図3は上記半導体発光素子
の構成要素であるサブマウント部材を示す概略縦断正面
図、図4はその概略平面図、図5は上記半導体発光素子
の全体構成ならびにリードフレームへの取り付け状態を
示す概略縦断面図である。
体発光素子1の素子本体2は、基本的には、絶縁基板で
あるサファイア基板3上に、N型半導体層4と、発光層
5と、P型半導体層6とを備えて構成される積層部7を
形成したものである。詳細には、上記積層部7は、透明
または半透明のサファイア基板3の表面上に窒化ガリウ
ム(GaN)のバッファ層8を成長させ、その表面側
に、下層部分から順に、N型GaNの層41と、N型A
l0.2 Ga0.8 Nの層42と、発光層としてのIn0.15
Ga0.85Nの層5と、P型Al0.2 Ga0.8 Nの層61
と、P型GaNの層62と、を形成したものである。そ
して、上記発光層5からは、青色に対応した波長(好ま
しくは470nm)の光が発せられるようになってい
る。
型Al0.2 Ga0.8 Nの層42には、Siが添加され、
P型Al0.2 Ga0.8 Nの層61およびP型GaNの層
62には、Mgが添加されているとともに、上記In
0.15Ga0.85Nの層5にはZnが添加されている。そし
て、上記In0.15Ga0.85Nの層5におけるInのGa
に対する組成比(混晶比)を増加させた場合には、この
層5から発せられる光の波長が長くなるとともに、上記
Znの添加量を増加させた場合には、上記組成比を増加
させた場合よりもさらに光の波長が長くなるという特性
を備えている。なお、上記各層の厚みは、下層側から各
層41、42、5、61、62のそれぞれの順に、たと
えば3μm、300nm、50nm、300nm、15
0nmに設定されている。
のチップとして得られるたとえば平面視が一辺0.5m
mの正方形状のものであるが、実際の製造に際しては、
MOCVD法により上記図示例の構造のものを所定面積
のウエハとして一括して形成した後、ダイシングにより
上記単一のチップに分割することにより得られる。
N層41のエッチングにより除去した露出表面部にN側
電極9が形成され、P型半導体層6におけるGaN層の
表面部にP側電極10が形成されている。なお、このN
側電極9とP側電極10とは、概略的には、図2に示す
ような平面視形状とされた上で配設されている。
に係る半導体発光素子1のサブマウント部材11は、不
透明の導電性を有するシリコン基板12の表面にSiO
2 でなる絶縁酸化皮膜13を形成し、その中央部をエッ
チングで除去して補助P側電極層14を形成し、かつそ
の外周側における上記酸化皮膜13の表面部に補助N側
電極層15を形成したものである。この双方の補助電極
層14,15は、AuとSnとの合金あるいはインジウ
ム系の合金を使用して蒸着により形成したものであり、
後述するように電極とハンダ用メタルとを兼用するもの
である。
側電極層15とは、概略的には、図4に示すような平面
視形状とされた上で配設されている。加えて、同図に示
すように、シリコン基板12の一側部には、2箇所の補
助N側電極層15に導通される帯状の補助N側電極層1
5aが、上記絶縁酸化皮膜13の表面部に形成されてい
る。
ブマウント部材11とを接合一体化させて半導体発光素
子1を製造する方法、ならびにこれによって得られる半
導体発光素子1の構成について説明する。
11とを別々に製作した後に、この両者の表面側どうし
を対向させて配置し、素子本体2のN側電極9およびP
側電極10に対してそれぞれ、サブマウント部材11の
補助N側電極層15および補助P側電極層14をハンダ
付けする。このはんだ付け作業は、上記サブマウント部
材11の双方の補助電極層15,14がハンダ用メタル
を兼用していることから、これらの補助電極層15,1
4を適宜溶融固化させることにより行われる。
のサファイア基板3の裏面3aから矢印で示すように光
が発せられる状態になる。加えて、上記素子本体2のP
側電極10はサブマウント部材11のシリコン基板12
に導通状態となる一方、素子本体2のN側電極9は上記
シリコン基板12に対して絶縁状態となる。なお、図1
に示す素子本体2の積層部7の高さ寸法は、図5に示す
積層部7の高さ寸法と比較して、説明の便宜上、長尺に
なっている。
発光素子1をリードフレーム16上に搭載するには、同
図に示すように、リードフレーム16のP側端子部16
aの上面部に上記サブマウント部材11の下面が導通状
態になるようにボンディングされるとともに、サブマウ
ント部材11の上記帯状の補助N側電極層15aとリー
ドフレーム16のN側端子部16bとの間にワイヤボン
ディングが施される。
0は、導電性シリコン基板12を通じてリードフレーム
16のP側端子部16aに導通状態とされ、かつ上記素
子本体2のN側電極9は、ワイヤ17を通じてリードフ
レーム16のN側端子部16bに導通状態とされる。こ
の後は、上記半導体発光素子1の外周部を樹脂封止する
ことなどによって、青色発光用のLEDランプが得られ
る。
体2の透明サファイア基板3の裏面3aにおけるN側電
極9の形成箇所以外の領域が発光領域となり、上記裏面
3aの全面積の約75%が発光領域として利用される。
したがって、従来のように電極による発光阻害が激減さ
れ、十分な発光量および高い明度を有する発光デバイス
が得られることになる。
方に向かって発せられた光は、不透明のサブマウント部
材11(補助電極層14,15)で反射された後、サフ
ァイア基板3の裏面3aから外方に向かって照射される
ことになるので、光の利用効率が向上するという利点も
得られる。
したことにより、P側電極10に対するワイヤボンディ
ングが不要になり、結線作業の簡便化ならびに製作容易
化が図られることになる。
7、8を参照しつつ説明する。なお、以下の第2実施例
の説明に際して、上述の第1実施例と共通の構成要件に
ついては同一符号を付してその説明を省略する。
上述の第1実施例と異なる点は、図6および図7に示す
ように、素子本体2の表面全域をCVD法を用いてSi
O2やSi3 N4 等からなる絶縁層18で覆うととも
に、この絶縁層18にN側電極9およびP側電極10に
それぞれ通じる貫通孔19,20を穿設し、かつ上記絶
縁層18の表面部にAuとSnとの合金あるいはインジ
ウム系の合金等でなる金属層21,22を相互に独立し
て形成した点にある。この場合、上記各貫通孔19,2
0には、上記各金属層21,22が埋設されることにな
るので、上記一方の金属層21は上記N側電極9に導通
した状態になり、他方の金属層22は上記P側電極10
に導通した状態になる。
7に示す各金属層21,22の平面視における形状およ
び配設状態に対応して補助N側電極層15と補助P側電
極層14とが形成されており、その他の部分、たとえば
補助N側電極層15がSiO 2 等の絶縁性皮膜13を介
して形成されている点などについては上述の第1実施例
と同一の構成である。
材11とは、両者の表面側どうしが対向配置された状態
で、図8に示すように各金属層21,22と各補助電極
層15,14とが接合一体化されることにより、半導体
発光素子1が得られる。また、図示の構成によっても、
上記素子本体2のP側電極10はリードフレーム16の
P側端子部16aに導電性シリコン基板12を介して導
通状態とされ、かつ上記素子本体2のN側電極9はリー
ドフレーム16のN側端子部16bにワイヤ17を介し
て導通状態とされる。
2と各補助電極層15,14との位置合わせが容易に行
えることから、これらの両層の接合作業(ハンダ付け作
業)、ひいては素子本体2とサブマウント部材11との
接合作業が極めて簡便に行えることになる。
1実施例と同様に、十分な発光量を確保できることは言
うまでもない。
構成要素である素子本体を示す概略縦断正面図である。
ある。
素であるサブマウント部材の概略縦断正面図である。
平面図である。
成ならびにその被マウント部材への取り付け状態を示す
概略縦断側面図である。
構成要素である素子本体を示す概略縦断正面図である。
ある。
成ならびにその被マウント部材への取り付け状態を示す
概略縦断側面図である。
被マウント部材への取り付け状態を示す概略縦断側面図
である。
Claims (2)
- 【請求項1】 半導体発光素子の被マウント部材へのマ
ウント方法であって、 上記半導体発光素子は、透明の絶縁性基板の表面上にN
型半導体層、発光層、およびP型半導体層を形成し、か
つ上記P型半導体層の表面にP側電極が形成され、上記
N型半導体層における露出表面部にN側電極を形成して
構成される素子本体と、導電性基板の表面に対して絶縁
状態となるように形成された補助N側電極層および導通
状態となるように形成された補助P側電極層を有するサ
ブマウント部材と、を備えるとともに、上記サブマウン
ト部材と上記素子本体とが、上記サブマウント部材と上
記素子本体との双方の表面側を相互に対向させるととも
に、上記補助N側電極層と上記N側電極との間および上
記補助P側電極層と上記P側電極との間がそれぞれ導通
状態となるように一体化させられて構成されており、 上記のように構成された半導体発光素子を被マウント部
材にマウントすることを特徴とする、半導体発光素子の
マウント方法。 - 【請求項2】 上記半導体発光素子における上記サブマ
ウント部材の補助N側電極層および補助P側電極層の表
面部分は絶縁層で覆われており、この絶縁層には上記双
方の補助電極層にそれぞれ独立して通じる各貫通孔が穿
設され、かつ上記絶縁層の表面側には各貫通孔を介して
上記双方の補助電極層にそれぞれ導通状態となる各付着
用金属層が相互に独立して形成されているとともに、こ
の各付着用金属層は、上記素子本体の双方の電極に対し
て接合付着された状態となるように構成されている、請
求項1に記載の半導体発光素子のマウント方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293997A JP3938350B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体発光素子のマウント方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293997A JP3938350B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体発光素子のマウント方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19422494A Division JP3627822B2 (ja) | 1994-08-11 | 1994-08-18 | 半導体発光素子、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003142736A true JP2003142736A (ja) | 2003-05-16 |
JP3938350B2 JP3938350B2 (ja) | 2007-06-27 |
Family
ID=19197230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002293997A Expired - Fee Related JP3938350B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体発光素子のマウント方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3938350B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7671468B2 (en) | 2005-09-30 | 2010-03-02 | Tdk Corporation | Light emitting apparatus |
-
2002
- 2002-10-07 JP JP2002293997A patent/JP3938350B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7671468B2 (en) | 2005-09-30 | 2010-03-02 | Tdk Corporation | Light emitting apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3938350B2 (ja) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
US10825962B2 (en) | Thin film light emitting diode | |
US5557115A (en) | Light emitting semiconductor device with sub-mount | |
JP4325412B2 (ja) | 発光装置及び発光装置の製造方法 | |
KR102086365B1 (ko) | 반도체 발광소자 | |
JP2021534573A (ja) | 発光装置 | |
US20120313115A1 (en) | Light emitter device packages, modules and methods | |
US20100320491A1 (en) | Semiconductor light emitting device and method of fabricating the same | |
US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
JP2001217461A (ja) | 複合発光素子 | |
JP2007335462A (ja) | 半導体複合素子およびその製造方法 | |
JPH11354836A (ja) | フルカラー半導体発光装置 | |
JP2003031852A (ja) | 半導体発光素子、およびその製造方法 | |
JP3938337B2 (ja) | 半導体発光素子、およびその製造方法 | |
JPH10321915A (ja) | 半導体発光素子 | |
KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
JP3938350B2 (ja) | 半導体発光素子のマウント方法 | |
KR100407773B1 (ko) | GaN 발광 소자 및 그 패키지 | |
US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP2004200277A (ja) | 複合発光素子 | |
KR20230020470A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
JP2006093295A (ja) | 半導体装置及びその製造方法 | |
KR20140013688A (ko) | 반도체 발광소자 및 이의 제조 방법 | |
JP2000244011A (ja) | 半導体素子 | |
KR20140013690A (ko) | 반도체 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060119 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |