JP2003142666A - 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 - Google Patents

素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Info

Publication number
JP2003142666A
JP2003142666A JP2002214283A JP2002214283A JP2003142666A JP 2003142666 A JP2003142666 A JP 2003142666A JP 2002214283 A JP2002214283 A JP 2002214283A JP 2002214283 A JP2002214283 A JP 2002214283A JP 2003142666 A JP2003142666 A JP 2003142666A
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
transfer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002214283A
Other languages
English (en)
Inventor
Sumio Utsunomiya
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002214283A priority Critical patent/JP2003142666A/ja
Publication of JP2003142666A publication Critical patent/JP2003142666A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Liquid Crystal (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 剥離転写技術を用いて、可撓性、耐衝撃性に
優れた基板を半導体素子上に直接形成可能な半導体装置
の製造方法を提供する。製造される半導体装置に接着層
を含まないようにした半導体装置を提供する。 【解決手段】 素子形成基板(1)上に分離層(2)を形成
し、分離層上に電気素子を含む素子形成層(3)を形成
し、素子形成層を溶解可能な接合層(4)を介して仮転写
基板(5)に接合し、分離層の結合力を弱めて素子形成基
板から素子形成層を分離し、これを仮転写基板(5)側に
移動し、仮転写基板(5)に移動された素子形成層(3)上に
硬化性樹脂(6)を塗布し、これを硬化して転写基板(6)を
形成し、接合層(4)を溶解して転写基板(6)から仮転写基
板(5)を分離する。それにより、素子形成層(3)上に直接
転写基板を形成する構造が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜素子の基板間転写
技術を使用した半導体装置の製造方法に関する。
【0002】
【従来の技術】液晶表示器(LCD)パネル、エレクト
ロルミネッセンス(EL)表示器のような半導体応用装
置では、変形や落下による壊れ防止、コスト引き下げ等
の理由などにより下地基板にプラスチック基板を使用す
ることが望ましい場合がある。
【0003】しかし、パネル型の表示器に使用される薄
膜トランジスタの製造では高温プロセスを使用するが、
プラスチック基板や、EL素子等の回路素子には高温に
耐えられないものがある。
【0004】そこで、出願人は高温プロセスを含む従来
の半導体製造技術によって半導体装置を耐熱の基礎基板
上に製造した後、該基板から半導体装置が形成されてい
る素子形成膜(層)を剥離し、これをプラスチック基板
に貼り付けることによって半導体応用装置を製造する転
写技術を提案している。例えば、特開平10−1259
29号、特開平10−125930号、特開平10−1
25931号に「剥離方法」等として詳細に説明されて
いる。
【0005】
【発明が解決しようとする課題】上記剥離技術を使用し
て製造した半導体装置は、薄膜トランジスタ等の素子形
成層、接着剤が塗布された接着層、プラスチック基板と
いう構成を含むが、上記接着剤の膜厚が10〜100μ
m、基板の厚さが50〜500μm程度にもなり、半導
体装置全体の厚みが比較的に大となる。また、上記接着
剤は、素子形成層と基板の両方を良好に接着(あるいは
接合)できるものでなければならない。また、上記接着
剤を含む各層間の熱膨張率に相違があると、反りやクラ
ックの原因となって半導体応用装置の耐熱性(信頼性)
を低下させることが考えられる。
【0006】よって、本発明は、耐熱基板から電気素子
の形成層を剥離して他の基板に転写する技術を用いて製
造される半導体装置に、接着層を含まないようにした半
導体装置を提供することを目的とする。
【0007】また、本発明は、剥離転写技術を使用する
製造プロセスによって製造される半導体装置をより薄い
半導体装置とすることを目的とする。
【0008】また、本発明は、剥離転写技術を使用する
製造プロセスによって製造される半導体装置を、より耐
熱性の高い半導体装置とすることを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
本発明の素子の第1の転写方法は、素子を形成するため
の素子形成基板上に、一定条件を付与されると結合力が
弱まる分離層を形成する工程と、上記分離層上に素子を
含む素子形成層を形成する工程と、上記素子形成層を溶
解可能な接合層を介して仮転写基板に接合する工程と、
上記分離層の結合力を弱めて上記素子形成基板から上記
素子形成層を分離し、これを上記仮転写基板側に移動す
る工程と、上記仮転写基板に移動された上記素子形成層
上に樹脂を塗布し、これを硬化して転写基板を形成する
工程と、上記接合層を溶解して上記転写基板から上記仮
転写基板を分離する工程と、を含む。
【0010】かかる構成とすることによって、転写基板
と素子形成基板とが接合し、両者間に接着層を含まない
ので、半導体装置の厚さを薄く形成することが可能とな
る。また、従来の素子形成層(薄膜トランジスタ等)、
接着層(接着剤)、転写基板(プラスチック基板)とい
う三層構造が二層構造(素子形成層、転写基板)となる
ので、各層の熱膨張率を合わせ易く、反りやクラックを
減らすことが可能となる。
【0011】また、本発明の素子の第2の転写方法は、
素子を形成するための素子形成基板上に、一定条件を付
与されると結合力が弱まる分離層を形成する工程と、上
記分離層上に素子を含む素子形成層を形成する工程と、
上記素子形成層上に樹脂を塗布し、これを硬化して転写
基板を形成する工程と、上記分離層の結合力を弱めて上
記素子形成層から上記素子形成基板を剥離し、上記素子
形成層を上記転写基板側に移動する工程と、を含む。
【0012】かかる構成とすることによっても、転写基
板と素子形成基板とが接合し、両者間に接着層を含まな
いので、半導体装置の厚さを薄く形成することが可能と
なる。この場合、より少ない工程で素子形成層を転写す
ることが可能となる。
【0013】本発明では、更に、上記素子形成層にコン
タクトホールを開口して配線層または電極層を形成する
工程と、を含むことにより、反転された素子形成層に素
子及び配線・電極などを含めることが可能である。
【0014】なお、本発明において、「素子」とは、T
FT、ダイオード、抵抗、インダクタ、キャパシタ、そ
の他能動素子・受動素子を問わない単体の素子を含み、
その構成や、形状、大きさに限定はない。
【0015】また本発明において「分離層」とは、好ま
しくは、上記分離層は、レーザ光線などの光の照射によ
って原子間または分子間の結合力が消失または減少し、
剥離(アブレーション)を生ずる剥離層であり、このよ
うな剥離を生ずる材料で構成されている。
【0016】好ましくは、上記分離層はアモルファスシ
リコン、窒化シリコン、及び金属からなる群から選ばれ
る1以上の材料であって、これらの組み合わせである多
層膜であってもよい。それにより、分離層内での剥離、
分離層と隣接する層との境界での剥離を生じやすくす
る。例えば、窒化シリコンは窒素を含み、光線が照射さ
れると窒素が分離して分子同士の結合力が弱くなる。
【0017】好ましくは、上記分離層はまたは水素を含
む。それにより、光線が照射されると水素が分離(ガス
化)して、分子同士の結合力が弱くなる。
【0018】好ましくは、上記接合層は液体溶解接着
剤、例えば、水溶性接着剤であり、水洗によって溶出す
る。
【0019】本発明は、前記素子の転写方法の各工程を
含んでいる素子の製造方法でもある。さらに当該転写方
法によって製造される集積回路でもある。
【0020】ここで、本発明において「集積回路」と
は、一定の機能を奏するように素子その他の配線が集積
された回路をいう。「集積回路」は、例えばイオン打ち
込みや拡散、フォトエッチング等の化学的手法により複
数の能動素子(薄膜トランジスタ等)や受動素子(抵
抗、キャパシタ等)を同一の基板(本発明では最終的に
転写基板となる)に形成した回路をいい、集積度によっ
て小規模集積回路(NANDO回路やNOR回路等)、
中規模集積回路(カウンタやレジスタ回路等)、大規模
集積回路(メモリ、マイクロプロセッサ、DSP等)に
分類できるものである。
【0021】また本発明は、前記素子の転写方法によっ
て製造される回路基板でもある。例えば、前記転写方法
によって製造される、素子を二次元に配置された複数の
画素電極に配置して構成される回路基板、例えばアクテ
ィブマトリクス基板でもある。
【0022】また本発明は、前記回路基板を備える電気
光学装置でもある。
【0023】ここで、「電気光学装置」とは、電気的作用
によって発光するあるいは外部からの光の状態を変化さ
せる電気光学素子を備えた装置一般をいい、自ら光を発
するものと外部からの光の通過を制御するもの双方を含
む。例えば、電気光学素子として、液晶素子、電気泳動
素子、EL(エレクトロルミネッセンス)素子、電界の
印加により発生した電子を発光板に当てて発光させる電
子放出素子を備えたアクティブマトリクス型の表示装置
等をいう。もっとも、これ等の装置に限定されるもので
はない。
【0024】また本発明は、前記素子の転写方法によっ
て製造される電子機器でもある。
【0025】ここで、「電子機器」とは、複数の素子ま
たは回路の組み合わせにより一定の機能を奏する機器一
般をいい、例えば電気光学装置やメモリを備えて構成さ
れる。その構成に特に限定が無いが、例えば、ICカー
ド、携帯電話、ビデオカメラ、パーソナルコンピュー
タ、ヘッドマウントディスプレイ、リア型またはフロン
ト型のプロジェクター、さらに表示機能付きファックス
装置、デジタルカメラのファインダ、携帯型TV、DS
P装置、PDA、電子手帳、電光掲示盤、宣伝公告用デ
ィスプレイ等が含まれる。
【0026】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。 (第1の実施の形態)本発明の第1の実施の形態は、素
子形成層を溶解可能な接合層を介して仮転写基板に接合
し、仮転写基板に移動された素子形成層に樹脂を塗布し
て転写基板を形成し、接合した接合層を溶解して転写基
板から仮転写基板を分離する、第1の素子の転写方法に
関する。すなわち、転写後に最終基板となる転写基板を
形成してから一次的に転写していた基板等を除去する方
法に関するものである。
【0027】図1(a)乃至同図(e)は、本発明の第
1の実施の形態に係る素子の製造過程(工程)を示して
いる。
【0028】まず、図1(a)に示すように、例えば、
1000℃程度に耐える石英ガラスなどの透光性耐熱基
板1を素子形成基板とする。
【0029】ここで素子形成基板1は、光が透過し得る
透光性を有するものであるのが好ましい。これにより当
該基板を介して剥離層に光を照射することができ、剥離
層を光照射によって迅速かつ正確に剥離させることがで
きる。この場合、光の透過率は10%以上であるのが好
ましく、50%以上であるのがより好ましい。この透過
率が高い程光の減衰(ロス)がより少なくなり、剥離層
2を剥離するのにより小さな光量で済むからである。
【0030】また、当該基板1は、信頼性の高い材料で
構成されているのが好ましく、特に、耐熱性に優れた材
料で構成されているのが好ましい。その理由は、例えば
後述する素子形成層や中間層を形成する際に、その種類
や形成方法によってはプロセス温度が高くなる(例えば
350〜1000℃程度)ことがあるが、その場合で
も、素子形成基板1が耐熱性に優れていれば、当該基板
1上への素子形成層等の形成に際し、その温度条件等の
成膜条件の設定の幅が広がるからである。これにより素
子形成基板上に多数の素子や回路を製造する際、所望の
高温処理が可能となり、信頼性が高く高性能の素子や回
路を製造することができる。
【0031】従って、素子形成基板1は、素子形成層2
の形成の際の最高温度をTmaxとしたとき、歪点がTmax
以上の材料で構成されているものが好ましい。具体的に
は、素子形成基板1の構成材料は、歪点が350℃以上
のものが好ましく、500℃以上のものがより好まし
い。このようなものとしては、例えば、石英ガラス、コ
ーニング7059、日本電気ガラスOA−2等の耐熱性
ガラスが挙げられる。
【0032】また、素子形成基板1の厚さは、特に限定
されないが、通常は、0.1〜5.0mm程度であるの
が好ましく、0.5〜1.5mm程度であるのがより好
ましい。当該基板1の厚さがより厚ければより強度が上
昇し、より薄ければ当該基板1の透過率が低い場合に、
光の減衰をより生じにくくなるからである。なお、素子
形成基板1の光の透過率が高い場合には、その厚さは、
前記上限値を超えるものであってもよい。
【0033】なお、光を均一に照射できるように、素子
形成基板1の厚さは、均一であるのが好ましい。
【0034】このように素子形成基板には数々の条件が
あるが、繰り返し利用することが可能であるため、比較
的高価な材料を用いても繰り返し使用によって製造コス
トの上昇を少なくすることが可能である。
【0035】すなわち、素子形成基板は最終製品の一部
となるものではないため、最終製品における強度や厚
み、重量、コストの制限を受けることなく、素子形成に
適したものを選択することができるのである。
【0036】剥離層2は、レーザ光等の照射光により当
該層内や界面において剥離(「層内剥離」または「界面
剥離」ともいう)を生ずるような材料を選択する。すな
わち、一定の強度の光を照射することにより、構成物質
を構成する原子または分子における原子間または分子間
の結合力が消失しまたは減少し、アブレーション(ablat
ion)等を生じ、剥離を起こすものである。また、照射光
の照射により、剥離層2から気体が放出され、分離に至
る場合もある。剥離層2に含有されていた成分が気体と
なって放出され分離に至る場合と、剥離層2が光を吸収
して気体になり、その蒸気が放出されて分離に至る場合
とがある。
【0037】このような剥離層2の組成としては、例え
ば、次のA〜Eに記載されるものが挙げられる。 A.アモルファスシリコン(a−Si) このアモルファスシリコン中には、水素(H)が含有さ
れていてもよい。この場合、Hの含有量は、2原子%以
上程度であるのが好ましく、2〜20原子%程度である
のがより好ましい。このように、水素(H)が所定量含
有されていると、光の照射によって水素が放出され、剥
離層2に内圧が発生し、それが上下の薄膜を剥離する力
となる。アモルファスシリコン中の水素(H)の含有量
は、成膜条件、例えばCVDにおけるガス組成、ガス
圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワ
ー等の条件を適宜設定することにより調整することがで
きる。アモルファスシリコンは光吸収性がよく、また、
成膜も容易であり実用性が高い。したがって、剥離層を
アモルファスシリコンで構成することによって、光照射
により正確に剥離を生じる剥離層を安価に形成すること
ができる。 B.酸化ケイ素またはケイ酸化合物、酸化チタンまたは
チタン酸化合物、酸化ジルコニウムまたはジルコン酸化
合物、酸化ランタンまたはランタン酸化化合物等の各種
酸化物セラミックス、透電体(強誘電体)あるいは半導
体 酸化ケイ素としては、SiO、SiO、Si3
挙げられ、ケイ酸化合物としては、例えばKSi
3、LiSiO3、CaSiO3、ZrSiO4、Na
SiO3が挙げられる。
【0038】酸化チタンとしては、TiO、Ti
3、TiOが挙げられ、チタン酸化合物として
は、例えば、BaTiO4、BaTiO3、BaTi9
20、BaTi5、CaTiO3、SrTiO3、P
bTiO3、MgTiO3、ZrTiO 、SnTi
4、AlTiO5、FeTiO3が挙げられる。
【0039】酸化ジルコニウムとしては、ZrOが挙
げられ、ジルコン酸化合物としては、例えばBaZrO
3、ZrSiO4、PbZrO3、MgZrO3、KZr
3が挙げられる。
【0040】また窒素を含有するシリコンで構成するこ
とは好ましい。剥離層に窒素含有シリコンを用いた場
合、光の照射に伴い窒素が放出され、これによって剥離
層における剥離が促進されるからである。 C.PZT、PLZT、PLLZT、PBZT等のセラ
ミックスあるいは誘電体(強誘電体) D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラ
ミックス E.有機高分子材料有機高分子材料としては、−CH
−、−CO−(ケトン)、−CONH−(アミド)、−
NH−(イミド)、−COO−(エステル)、−N=N
−(アゾ)、−CH=N−(シフ)等の結合(光の照射
によりこれらの結合が切断される)を有するもの、特
に、これらの結合を多く有するものであればいかなるも
のでもよい。また、有機高分子材料は、構成式中に芳香
族炭化水素(1または2以上のベンゼン環またはその縮
合環)を有するものであってもよい。
【0041】このような有機高分子材料の具体例として
は、ポリエチレン,ポリプロピレンのようなポリオレフ
ィン,ポリイミド,ポリアミド,ポリエステル,ポリメ
チルメタクリレート(PMMA),ポリフェニレンサル
ファイド(PPS),ポリエーテルスルホン(PE
S),エポキシ樹脂等が挙げられる。 F.金属 金属としては、例えば、Al,Li,Ti,Mn,I
n,Sn,Y,La,Ce,Nd,Pr,Gd,Smま
たはこれらのうちの少なくとも1種を含む合金が挙げら
れる。
【0042】その他、剥離層を水素含有合金で構成する
こともできる。剥離層に水素含有合金を用いた場合、光
の照射に伴い水素が放出され、これによって剥離層にお
ける剥離が促進されるからである。
【0043】また、剥離層を窒素含有合金で構成するこ
ともできる。剥離層に窒素含有合金を用いた場合、光の
照射に伴い窒素が放出され、これによって剥離層におけ
る剥離が促進されるからである。
【0044】さらに、剥離層を多層膜からなるものとす
ることもできる。多層膜は、例えばアモルファスシリコ
ン膜とその上に形成された金属膜とからなるものとする
ことができる。多層膜の材料として、上記したセラミッ
クス,金属,有機高分子材料の少なくとも一種から構成
することもできる。このように剥離層を多層膜または異
種材料の組み合わせによる膜として構成すれば、アモル
ファスシリコンの場合と同様に、光の照射に伴う水素ガ
スや窒素ガスの放出によって、分離層における剥離が促
進される。
【0045】剥離層2の厚さは、剥離目的や剥離層2の
組成、層構成、形成方法等の諸条件により異なるが、通
常は、1nm〜20μm程度であるのが好ましく、10
nm〜2μm程度であるのがより好ましく、40nm〜
1μm程度であるのがさらに好ましい。剥離層2の膜厚
がより大きい程より成膜の均一性を保て剥離にムラを生
じにくくなる一方、膜厚がより薄い程剥離層2の良好な
剥離性を確保するための光のパワー(光量)が小さくて
済むとともに、後に剥離層2を除去する際にその作業に
かかる時間がより少なくなるからである。なお、剥離層
2の膜厚は、できるだけ均一であるのが好ましい。
【0046】剥離層2の形成方法は、均一な厚みで剥離
層2を形成可能な方法であればよく、特に限定されず、
膜組成や膜厚等の諸条件に応じて適宜選択される。たと
えば、CVD(MOCVD、低圧CVD、ECR−CV
Dを含む)、蒸着、分子線蒸着(MB)、スパッタリン
グ、イオンプレーティング、PVD等の各種気相成膜
法、電気メッキ、浸漬メッキ(ディッピング)、無電解
メッキ等の各種メッキ法、ラングミュア・プロジェット
(LB)法、スピンコート、スプレーコート、ロールコ
ート等の塗布法、各種印刷法、転写法、インクジェット
コーティング法、粉末ジェット法等が挙げられ、これら
のうちの2以上を組み合わせて形成することもできる。
【0047】例えば、剥離層2の組成がアモルファスシ
リコン(a−Si)の場合には、CVD、特に低圧CV
DやプラズマCVDにより成膜するのが好ましい。
【0048】また、剥離層2をゾル−ゲル法によるセラ
ミックスで構成する場合や、有機高分子材料で構成する
場合には、塗布法、特に、スピンコートにより成膜する
のが好ましい。
【0049】なお、図1(a)には示されないが、素子
形成基板1と剥離層2の性状に応じて、両者の密着性の
向上等を目的とした中間層を基板1と剥離層2の間に設
けても良い。この中間層は、例えば製造時または使用時
において被転写層を物理的または化学的に保護する保護
層、絶縁層、被転写層へのまたは被転写層からの成分の
移行(マイグレーション)を阻止するバリア層、反射層
としての機能のうち少なくとも一つを発揮するものであ
る。
【0050】この中間層の組成は、その目的に応じて適
宜選択されえる。例えば、非晶質シリコンで構成された
剥離層と被転写層との間に形成される中間層の場合に
は、SiO2等の酸化珪素が挙げられる。また、他の中
間層の組成としては、例えば、Pt、Au、W,Ta,
Mo,Al,Cr,Tiまたはこれらを主成分とする合
金のような金属が挙げられる。
【0051】中間層の厚みは、その形成目的に応じて適
宜決定される。通常は、10nm〜5μm程度であるの
が好ましく、40nm〜1μm程度であるのがより好ま
しい。中間層の膜厚がより大きい程より成膜の均一性を
保て密着性にムラを生じにくくなる一方、膜厚がより薄
い程剥離層にまで透過すべき光の減衰がより少なくなる
からである。
【0052】中間層の形成方法としては、剥離層2で説
明した各種の方法が適用可能である。中間層は、一層で
形成する他、同一または異なる組成を有する複数の材料
を用いて二層以上形成することもできる。
【0053】次に、この剥離層2の上に、素子を含む素
子形成層3を形成する。素子形成層3には、TFTその
他の能動素子や受動素子、またはそれらの組み合わせか
らなる回路が含まれる。すなわち素子形成層3に形成さ
れるものは、個々の素子であったり集積回路等の独立し
た機能を有するチップであったり、さらに両者の中間の
独立した機能は奏しないが他の素子や回路と組み合わせ
ることにより独立して機能する回路の部分であったりす
る。したがってその構造やサイズに限定はない。
【0054】特に、本発明においては、素子形成層3に
複数の薄膜素子で構成される集積回路を形成することは
好ましい。薄膜素子の製造にはある程度の高温プロセス
が要求され、薄膜素子を形成する基材は素子形成基板1
のように種々の条件を満たす必要がある。一方で製品化
する最終的な転写基板は例えば可撓性を有するフレキシ
ブル基板であることが考えられる。このように薄膜素子
の製造では、最終基板に求められる要件と薄膜素子を製
造する基板に求められる条件が相反する可能性がある
が、本発明の素子の転写方法を適用すれば、製造条件を
満たす基板で薄膜素子を製造してから、この製造条件を
満たさない転写基板に薄膜素子を転写することが可能で
ある。
【0055】このような薄膜素子の例として、TFTの
他に、例えば、薄膜ダイオードや、シリコンのPIN接
合からなる光電変換素子(光センサ、太陽電池)やシリ
コン抵抗素子、その他の薄膜半導体デバイス、電極
(例:ITO、メサ膜のような透明電極)、スイッチン
グ素子、メモリ、圧電素子等のアクチュエータ、マイク
ロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘ
ッド、コイル、インダクター、抵抗、キャパシタ、薄膜
高透磁材料およびそれらを組み合わせたマイクロ磁気デ
バイス、フィルター、反射膜、ダイクロイックミラー等
がある。
【0056】さて本実施の形態では、素子形成層3に薄
膜トランジスタを含めて形成するものとする。すなわ
ち、素子形成層3は、図1(a)に示すように、シリコ
ン酸化膜等の絶縁層31、不純物がドープされたソース
・ドレイン領域を含むシリコン層32、ゲート絶縁膜3
3、ゲート配線膜34、層間絶縁膜35、ソース・ドレ
インの配線膜36等によって構成される薄膜トランジス
タTを備えている。
【0057】図3に、素子形成層3の製造方法として、
当該薄膜トランジスタTの製造方法を例示する。
【0058】まず、図3(a)に示すように、素子形成
基板1上にSiO膜を堆積させて下地層である絶縁層
31を形成する。SiO膜の形成方法としては、公知
の方法、例えば、プラズマ化学気相堆積法(PECVD
法)や低圧化学気相堆積法(LPCVD法)、スパッタ
リング法等の気相堆積法が挙げられる。例えば、PEC
VD法を利用することにより厚さ1μmの絶縁層31を
形成する。次いで公知の方法、例えばLPCVD法を適
用してシリコン層32を形成する。このシリコン層32
をパターニングして、薄膜トランジスタの半導体領域の
形状に形成する。
【0059】次に、図3(b)に示すように、SiO
等のゲート絶縁膜33を所定の製造方法、例えば電子サ
イクロトロン共鳴PECVD法(ECR−CVD法)、
平行平板PECVD法、またはLPCVD法にて形成す
る。
【0060】次に、図3(c)に示すように、所定のゲ
ート用金属、例えばタンタルまたはアルミニウムの金属
薄膜をスパッタリング法により形成した後、パターニン
グすることによって、ゲート配線膜34を形成する。そ
してこのゲート配線膜34をマスクとして、ドナーまた
はアクセプターとなる不純物イオンを打ち込み、パター
ニングされたシリコン層32にソース/ドレイン領域と
チャネル領域を、ゲート配線膜34に対して自己整合的
に作製する。例えば、NMOSトランジスタを作製する
ためには、不純物元素としてリン(P)を所定の濃度、
例えば1×10 16cm−2の濃度でソース/ドレイン
領域に打ち込む。その後、適当なエネルギーの印加、例
えばXeClエキシマレーザを照射エネルギー密度20
0から400mJ/cm程度で照射するか、250℃
から450℃程度の温度で熱処理することにより、不純
物元素の活性化を行う。
【0061】次に、図3(d)に示すように、ゲート絶
縁膜33およびゲート配線膜34の上面に、所定の方
法、例えばPECVD法により約500nmのSiO
等で層間絶縁膜35を形成する。次に、ソース/ドレイ
ン領域に至るコンタクトホールを絶縁膜33および35
に設けて、これらコンタクトホールおよびコンタクトホ
ールの周縁部に、所定の方法、例えばスパッタリング法
でアルミニウム等を堆積して配線膜36を形成してパタ
ーニングする。
【0062】以上の工程で素子形成層3に薄膜トランジ
スタTを形成可能であるが、このような素子の形成方法
は、公知の技術を適用して種々に適応可能である。
【0063】なお、剥離層2に接して設けられる下地層
である絶縁層31として、SiO膜を使用している
が、Si34などのその他の絶縁膜を使用することもで
きる。この絶縁層31の厚みは、その形成目的や発揮し
得る機能の程度に応じて適宜決定されるが、通常は、1
0nm〜5μm程度であるのが好ましく、40nm〜1
μm程度であるのがより好ましい。この絶縁層31は、
種々の目的で形成され、例えば、前記中間層としての役
割を果たすようにして形成することもできる。すなわ
ち、素子形成層3に形成される素子を物理的または化学
的に保護する保護層,絶縁層,導電層,レーザ光の遮光
層,マイグレーション防止用のバリア層,反射層として
の機能の内の少なくとも1つの機能を発揮するように、
絶縁層を形成することもできる。
【0064】なお、剥離層を分離した後でも素子形成層
が分解したり性能が落ちたりするような悪影響が内場合
には、このような絶縁層31を形成せず、剥離層2上に
直接素子を形成してもよい。
【0065】次に、図1(b)に示すように、素子形成
層3の上に溶解性接着剤、例えば、水溶性の接着剤を塗
布し、接着膜4を形成する。
【0066】接着膜4の接着剤としては、液体溶解性接
着剤が挙げられ、特に水溶性接着剤が好適である。この
ような接着剤の好適な例としては、水、アルコール、ア
セトン、酢酸エチル、トルエン等のいずれかの溶剤で比
較的容易に溶解され、接着物を剥離できるような接着剤
から適宜選択して使用することができ、例えばポリビニ
ルアルコール系、水性ビニルウレタン系、アクリル系、
ポリビニルピロリドン、アルファオレフィン、マレイン
酸系、光硬化型接着剤等の水溶性接着剤、アクリル系接
着剤、エポキシ系接着剤、シリコーン系接着剤等の多く
の有機溶媒可溶性接着剤を挙げることができる。
【0067】本実施の形態において、接着膜4を形成す
るための接着剤は、素子形成層3にのみ、仮転写基板5
にのみ、またはこれら双方に塗布される。
【0068】この接着膜の生成方法としては、スピンコ
ート法、後述するインクジェット方式の薄膜形成装置を
用いたインクジェットコーティング法、印刷法等の方法
を用いて行うことができる。
【0069】次に、この上に、仮転写用基板5を載置
し、素子形成基板1(の素子形成層3)と仮転写基板5
とを張り合わせる。仮転写基板5としては、例えば、既
述したガラス基板を使用することが可能である。
【0070】次に、図1(c)に示すように、第1の基
板側1から、例えば、レーザ光を全面に照射する。これ
により、剥離層2にアブレーションを生じさせ、また、
剥離層2に含まれているガスを放出させ、さらには照射
直後に溶融、蒸散等の相変化を生じさせ、素子形成基板
側1と素子形成層3とを剥離する。これにより、素子形
成層3は仮転写基板5に転写される。
【0071】ここで、アブレーションとは、照射光を吸
収した固定材料(剥離層2の構成材料)が光化学的また
は熱的に励起され、その表面や内部の原子または分子の
結合が切断されて放出することをいい、主に、剥離層2
の構成材料の全部または一部が溶融、蒸散(気化)等の
相変化を生じる現象として現れる。また、前記相変化に
よって微小な発泡状態となり、結合力が低下することも
ある。
【0072】剥離層2が層内剥離を生じるか、界面剥離
を生じるか、またはその両方であるかは、剥離層2の組
成や、その他種々の要因に左右され、その要因の1つと
して、照射される光の種類、波長、強度、到達深さ等の
条件が挙げられる。
【0073】照射する光としては、剥離層2に層内剥離
および/または界面剥離を起こさせるものであればいか
なるものでもよく、例えば、X線、紫外線、可視光、赤
外線(熱線)、レーザ光、ミリ波、マイクロ波、電子
線、放射線(α線、β線、γ線)等が挙げられる。
【0074】そのなかでも、剥離層2の剥離(アブレー
ション)を生じさせ易く、かつ高精度の局部照射が可能
である点で、レーザー光が好ましい。レーザー光はコヒ
ーレント光であり、素子形成基板1を介して剥離層に高
出力パルス光を照射して高精度で所望部分に剥離を生じ
させるのに好適である。したがって、レーザー光の使用
によって、容易にかつ確実に素子形成層3を剥離させる
ことができる。
【0075】このレーザ光を発生させるレーザ装置とし
ては、各種気体レーザ、固体レーザ(半導体レーザ)等
が挙げられるが、エキシマレーザ、Nd−YAGレー
ザ、Arレーザ、COレーザ、COレーザ、He−N
eレーザ等が好適に用いられる。
【0076】このレーザー光としては、波長100nm
〜350nmを有するレーザー光が好ましい。このよう
に短波長レーザー光を用いることにより、光照***度が
高められるとともに、剥離層2における剥離を効果的に
行うことができる。
【0077】上述の条件を満たすレーザー光としては、
例えばエキシマレーザーを挙げることができる。エキシ
マレーザーは、短波長紫外域の高エネルギーのレーザー
光出力が可能なガスレーザーであり、レーザー媒質とし
て希ガス(Ar,Kr,Xeなど)とハロゲンガス(F
,HClなど)とを組み合わせたものを用いることに
より、代表的な4種類の波長のレーザー光を出力するこ
とができる(XeF=351nm,XeCl=308n
m,KrF=248nm,ArF=193nm)。エキ
シマレーザは、短波長域で高エネルギーを出力するた
め、極めて短時間で剥離層2にアブレーションを生じさ
せることができ、よって隣接する仮転写基板5や素子形
成基板1等に温度上昇をほとんど生じさせることなく、
素子等に劣化、損傷を生じさせることなく、素子形成層
3を剥離することができる。
【0078】あるいは、剥離層2に、例えばガス放出、
気化、昇華等の相変化を起こさせて分離特性を与える場
合、照射されるレーザー光の波長は、350から120
0nm程度が好ましい。
【0079】このような波長のレーザー光は、YAG、
ガスレーザーなどの一般加工分野で広く使用されるレー
ザー光源や照射装置を用いることができ、光照射を安価
にかつ簡単に行うことができる。また、このような可視
光領域の波長のレーザー光を用いることによって、素子
形成基板1が可視光透光性であればよく、素子形成基板
1の選択の自由度を広げることができる。
【0080】また、照射されるレーザ光のエネルギー密
度、特に、エキシマレーザの場合のエネルギー密度は、
10〜5000mJ/cm程度とするのが好ましく、
100〜500mJ/cm程度とするのがより好まし
い。また、照射時間は、1〜1000nsec程度とす
るのが好ましく、10〜100nsec程度とするのが
より好ましい。エネルギー密度がより高くまたは照射時
間がより長い程アブレーション等が生じ易く、一方で、
エネルギー密度がより低くまたは照射時間がより短い程
剥離層2を透過した照射光により素子等に悪影響を及ぼ
すおそれを低減できるからである。
【0081】レーザ光に代表される照射光は、その強度
が均一となるように照射されるのが好ましい。照射光の
照射方向は、剥離層2に対し垂直な方向に限らず、剥離
層2に対し所定角度傾斜した方向であってもよい。
【0082】また、剥離層2の面積が照射光の1回の照
射面積より大きい場合には、剥離層2の全領域に対し、
複数回に分けて照射光を照射することもできる。また、
同一箇所に2回以上照射してもよい。また、異なる種
類、異なる波長(波長域)の照射光(レーザ光)を同一
領域または異なる領域に2回以上照射してもよい。
【0083】なお、剥離層2を透過した照射光が素子に
まで達して悪影響を及ぼす場合の対策としては、例え
ば、剥離層2上にタンタル(Ta)等の前述した中間層
を形成する方法がある。または素子形成層の下地となる
絶縁膜31を中間層としての機能を奏するように形成し
てもよい。これにより、剥離層2を透過したレーザー光
は、金属膜の界面で完全に反射され、それよりの上の素
子に悪影響を与えない。
【0084】なお、剥離した素子形成層3の裏側には、
剥離層2の剥離残分が付着している場合があり、これを
完全に取り除くことが望ましい。残存している剥離層2
を除去するための方法は、例えば洗浄、エッチング、ア
ッシング、研磨等の方法、またはこれらを組み合わせた
方法の中から適宜選択して採用することができる。さら
に、素子形成層3から分離された基板1の表面に付着し
た剥離層2も、これと同様の方法によって除去すること
ができ、これによって素子形成基板1を再利用(リサイ
クル)に供することができる。
【0085】次に、図1(d)に示すように、素子形成
層3の下地側の全面に液体の樹脂材料を均一に塗布し、
樹脂材料に応じた適当な方法、例えば、熱硬化、光硬
化、放置などにより硬化させて樹脂基板6を形成する。
【0086】この樹脂材料としては、ポリオレフィン系
樹脂(ポリエチレン、ポリプロピレン、EVAなど)、
エポキシ系樹脂、フッ素系樹脂、カルボキシル基含有ア
クリル系樹脂などの熱溶融樹脂ポリエステル系樹脂、ア
クリレート系樹脂、シリコーン系樹脂等のうちの1種ま
たは2種以上を混合して用いることができる。樹脂の塗
布は、スピンコート法、ロールコート法、スプレー法等
の種々のものから適宜に選択される。
【0087】樹脂基板6の材料は、特に限定されない
が、前記基板1に比べ、耐熱性、耐食性等の特性が劣る
ものであってもよい。この樹脂基板6は、高熱が要求さ
れる素子の形成以後に設けられるため、素子形成層3の
形成時の温度条件等に依存しないからである。
【0088】したがって、素子形成層3の形成時の最高
温度をTmaxとしたとき、樹脂基板6の構成材料とし
て、相転移点(Tg)または軟化点がTmax以下のもの
を用いることができる。例えば、樹脂基板6として、相
転移点(Tg)または軟化点が好ましくは800℃以
下、より好ましくは500℃以下、さらに好ましくは3
20℃以下の材料で構成することができる。
【0089】このように、樹脂基板6には温度による材
料の利用制限が無いため、材料選択の幅が広く、例えば
素子形成層と樹脂基板との熱膨張性などをあわせやす
い。よって、発熱による反りやクラックが生じにくい構
造を形成でき、耐熱性を向上させることができるのであ
る。
【0090】樹脂基板6の機械的特性としては、ある程
度の剛性(強度)を有するように形成されることが好ま
しいが、ある程度可撓性、弾性を有するものであっても
よい。このように可撓性を有する樹脂基板を利用すれ
ば、剛性の高いガラス基板では得られないような優れた
特性が実現可能である。従って、本発明において、可撓
性のある最終基板を用い、例えば電気光学装置を製造す
ることによって、しなやかで、軽くかつ落下の衝撃にも
強い電気光学装置を実現することができる。
【0091】このような樹脂基板6の形成材料として
は、各種合成樹脂が好ましい。合成樹脂としては、熱可
塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポ
リエチレン、ポロプロピレン、エチレン−プレピレン共
重合体、エチレン−酢酸ビニル共重合体(EVA)等の
ポリオレフィン、環状ポリオレフィン、変性ポリオレフ
ィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチ
レン、ポリアミド、ポリイミド、ポリアミドイミド、ポ
リカーボネート、ポリ−(4−メチルベンテン−1)、
アイオノマー、アクリル系樹脂、ポリメチルメタクリレ
ート、アクリル−スチレン共重合体(AS樹脂)、ブタ
ジエン−スチレン共重合体、ポリオ共重合体(EVO
H)、ポリエチレンテレフタレート(PET)、ポリプ
チレンテレフタレート(PBT)、ポリシクロヘキサン
テレフタレート(PCT)等のポリエステル、ポリエー
テル、ポリエーテルケトン(PEK)、ポリエーテルエ
ーテルケトン(PEEK)、ポリエーテルイミド、ポリ
アセタール(POM)、ポリフェニレンオキシド、変性
ポリフェニレンオキシド、ポリアリレート、芳香族ポリ
エステル(液晶ポリマー)、ポリテトラフルオロエチレ
ン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチ
レン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウ
レタン系、フッ素ゴム系、塩素化ポリエチレン系等の各
種熱可塑性エラストマー、エボキシ樹脂、フェノール樹
脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、
シリコーン樹脂、ポリウレタン等、またはこれらを主と
する共重合体、ブレンド体、ポリマーアロイ等が挙げら
れ、これらのうちの1種または2種以上を組み合わせて
(例えば2層以上の積層体として)用いることができ
る。
【0092】ガラス材としては、例えば、ケイ酸ガラス
(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガ
ラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウ
ムガラス、ホウケイ酸ガラス等が挙げられる。このう
ち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて
融点が低く、また、成形、加工も比較的容易であり、し
かも安価であり、好ましい。
【0093】最終的な基板が樹脂で構成されているの
で、材料コスト、製造コストも安価であるという種々の
利点が享受できる。したがって、このような合成樹脂の
使用は、大型で安価なデバイス(例えば、液晶ディスプ
レイ)を製造する上で有利である。
【0094】但し、合成樹脂と同様な成型のし易さ、価
格メリットがあるものであれば、他の材料も利用するこ
とが可能である。
【0095】樹脂基板6の厚みは、樹脂の硬化後の強度
や転写する素子形成層3の厚み、面積、強度等の条件に
応じた厚みに選択されるが、例えば、50μm〜100
0μm程度にすることが好ましく、100μm〜400
μm程度にすることがさらに好ましい。樹脂基板が厚い
程、接着層を排除して最終製品全体の厚みを薄くすると
いう本発明の利点の一つが少なくなり、樹脂基板が薄い
程、最終製品における強度が担保できなくなるからであ
る。
【0096】なお、樹脂基板6して、樹脂材料が可撓性
のフィルム上に適当な形状で連続形成された接着シート
を用いることは好ましい。接着シートは連続供給ができ
るため、手順が簡単になり、製造上の効率が良いからで
ある。
【0097】次に、図1(e)に示すように、接着膜4
を水洗など、接着剤の性質に応じた溶剤(水や有機溶
剤)によって溶解し、仮転写基板5を素子形成層3から
分離する。
【0098】以上の工程により、素子形成層形成3に硬
化性樹脂を塗布して転写基板6とし、相対的に耐熱温度
の低いプラスチック樹脂基板6に半導体装置を形成する
ことができる。このような半導体装置の製造プロセス
は、液晶表示器やELパネルの製造工程に適用する場合
に好都合である。
【0099】すなわち本発明の第1の実施の形態によれ
ば、従来装置のように、転写基板と素子形成層間に接着
層を介しないので半導体装置の厚みが減少する。素子形
成層の下地基板となる樹脂基板の材料としては素子形成
層との接着性等の良否を考慮して選択すれば良く、材料
選択の余地が広がり、熱膨張性などをあわせやすい。熱
膨張率などの条件をマッチングさせた最終製品では、発
熱による反りやクラックが生じにくく、耐熱性が向上す
ることになる。
【0100】特に、本第1の実施の形態によれば、最終
製品が大型ディスプレー装置であるときのように基板面
積を大きくしなければならない場合に本発明を適用すれ
ば、面積が大きいアクティブマトリクス基板の画素回路
の製造を比較的厚くて頑丈な素子形成基板上で行いなが
ら、最終製品には薄い樹脂基板を用いる。つまり、素子
形成層にクラックや不良箇所を生じることなく安定した
製造を行いながら、最終的に薄型の製品を製造できると
いうように、製造時と製品上とで相反する要件を共に満
たすことができる。
【0101】また、従来の転写方法では別途最終基板を
接着剤等で貼り合わせていたところ、本第1の実施の形
態によれば、樹脂で形成した層を最終的に回路全体を支
える基板として利用することにしたので、従来の転写方
法により大幅に薄い最終製品を製造することが可能であ
る。
【0102】(第2の実施の形態)本発明の第2の実施
の形態によれば、素子形成層上に樹脂を塗布して硬化さ
せて転写基板とし、元の基板を除去するようにした第2
の転写方法に関する。特に転写先の基板を貼り合わせる
必要を省略した転写方法である。
【0103】図2(a)乃至同図(e)は、本発明の第
2の実施の形態に係る素子および回路基板の製造過程
(工程)を示している。前記第1の実施の形態と対応す
る部分には同一符号を付してその説明を省略する。この
第2の実施の形態では、仮転写基板5の使用が省かれて
おり、転写回数は、1回である。
【0104】まず、図2(a)に示すように、石英など
の耐熱性の素子形成基板1の上に剥離層2が形成され
る。剥離層2は、前述したように、熱や光等の照射を受
けると、内部に分離が生じて剥離する性質を持ってい
る。分離膜2としては、前記第1の実施の形態で説明し
たとおりであり、例えば、水素を含むアモルファスシリ
コン(a−Si)を使用することが可能である。
【0105】この剥離層2の上に、薄膜トランジスタな
どの電気素子が形成された素子形成層3が形成されてい
る。素子形成層3は、前記第1の実施の形態で説明した
とおりであり、例えば、シリコン酸化膜等の絶縁層3
1、不純物がドープされたソース・ドレイン領域を含む
シリコン層、ゲート絶縁膜33、ゲート配線膜34、層
間絶縁膜35、ソース・ドレインの配線膜36等によっ
て構成されている。
【0106】次に、図2(b)に示すように、素子形成
層3上の全面に液体の熱または光硬化性の樹脂材料を均
一に塗布し、樹脂材料に応じた適当な方法により硬化さ
せて、樹脂基板6を形成する。この樹脂材料について
は、前記第1の実施の形態で説明したとおりであり、例
えば、アクリル系樹脂、シリコン系樹脂、等の種々の樹
脂の使用が可能であり、適宜に選択する。樹脂の塗布
は、スピンコート法、ロールコート法、スプレー法等の
種々のものからに適宜に選択される。樹脂の硬化は、光
や熱の照射等によって行うことが可能である。
【0107】樹脂基板6の機械的強度や厚みの条件につ
いても、前記第1の実施の形態と同様に考えることがで
きる。
【0108】次に、図2(c)に示すように、素子形成
基板側1から、例えば、レーザ光を全面に照射し、剥離
層2の水素を分子化して結晶の結合から分離させ、素子
形成基板側1と素子形成層3とを剥離する。これによ
り、素子形成層3は転写基板6に転写される。レーザ光
の照射については、前記第1の実施の形態で説明したと
おりであり、例えばエキシマレーザを用いる。
【0109】次に、図2(d)に示すように、素子形成
層3の下地側の絶縁膜31をパターニングして例えば2
0〜30μm程度の径のコンタクトホールを開口する。
パターニングは、フォトリソグラフィやインクジェット
法によるエッチング液の滴下、レーザエッチングなどを
適用可能である。
【0110】次に、図2(e)に示すように、素子形成
層3の裏側に任意の配線や電極、例えば透明電極のIT
O7を積層してパターニングして画素電極や、端子電極
などを形成する。このような回路基板は、電気光学装
置、例えば液晶表示器やEL表示器として使用される。
【0111】このように、第2の実施の形態によれば、
前記第1の実施の形態と同様の効果を奏する他、仮転写
基板5を使用する工程を経ることなく、すなわち樹脂基
板6に電子回路等の素子形成層3が転写形成される。
【0112】なお、図2(d)および(e)における素
子形成層の裏側の配線は必須のものではなく、コンタク
トホールや配線が存在していなくてもよい。
【0113】特に、本第2の実施の形態によれば、従来
の転写方法では接着層でしかなかった層を、最終的に回
路全体を支える基板として利用しているので、従来の転
写方法により大幅に薄い最終製品を製造することが可能
である。
【0114】(第3の実施の形態)本第3の実施の形態
は、前記各実施の形態に係る転写方法によって製造され
る集積回路であり、回路基板である。
【0115】本実施の形態における集積回路は、本発明
における素子の転写方法によって形成されるLSIであ
るスタティックRAMに関する。図4(a)に本実施の
形態に係る集積回路の平面図を、図4(b)に第1の実
施の形態を適用した場合の図4(a)のA−A切断面に
おける一部断面拡大図、(c)に第2の実施の形態を適
用した場合の一部断面拡大図を示す。
【0116】図4(a)に示すように、当該集積回路1
00は、メモリセルアレー101、アドレスバッファ1
02、行デコーダ103、ワードドライバ104、アド
レスバッファ105、列デコーダ106、列選択スイッ
チ107、入出力回路108、及び制御回路109の各
ブロックを備えている。各ブロックには、薄膜トランジ
スタを中心とする回路が形成されており、互いのブロッ
ク間には金属層をパターニングすることによる配線が形
成されている。
【0117】図4(b)は、前記第1の実施の形態を適
用して製造して当該集積回路100を製造した場合の断
面図であり、p型MOSトランジスタTpとn型MOS
トランジスタTnとが形成されている付近を示してい
る。当該断面図に示すように、素子形成層3の下側に樹
脂基板6が形成されている。素子形成層3は、下地とな
るシリコン層200、多数の素子や配線の層構造が形成
された配線層201、および上面を保護するための保護
層202等が形成されている。
【0118】配線層201には、ウェル領域210、不
純物が導入され、ソースまたはドレインを形成する半導
体領域211、ゲート絶縁膜212、ゲート配線膜21
3、層間絶縁膜214、金属配線層215等によって回
路が形成されている。このような層構造は、前記第1の
実施の形態における薄膜トランジスタの形成と同様な手
順で形成可能である。
【0119】保護層202は、配線層201を保護する
ための膜であり、第1の実施の形態を利用した場合、機
械的強度は下層の樹脂基板6によって担保させるため、
配線層201を保護しうる程度の厚みであれば十分であ
り、厚く形成する必要がない。
【0120】図4(c)は、前記第2の実施の形態を適
用して製造して当該集積回路100を製造した場合の断
面図であり、シリコン層200及び配線層201につい
ては、図4(b)と同様に形成する。ただし、ここでは
配線層201の上面に樹脂基板6を形成しているため、
この樹脂基板6が同時に配線層201を保護する保護層
としての機能も兼用している。すなわち、樹脂基板6
は、保護層としての観点の他に、基板本体としての強度
を備えるように、その材料が選択され、厚みが設定され
る。
【0121】また前記第2の実施の形態で説明したよう
に、配線層201に設ける金属配線層215の一部また
は全部を、裏側の金属配線層216を設けることも可能
である。
【0122】以上、本第3の実施の形態によれば、前記
各実施の形態と同様の効果を奏する。特に、従来の集積
回路では、シリコンウェハ上に各種の素子を形成してい
たが、本発明を適用することにより、シリコンウェハよ
りも薄い構造のシリコン層上に回路を集積することがで
きる。すなわち、半導体装置として機能しうる程度のシ
リコン層200を、所定の方法、例えばスパッタ法等で
剥離層2上に形成してから配線層201を形成すること
で、素子形成層3を大幅に薄くすることができる。
【0123】(第4の実施の形態)本発明の第4の実施
の形態は、前記実施の形態に係る素子の転写方法によっ
て製造される素子を、二次元に配置された複数の画素電
極に配置して構成されるアクティブマトリクス型回路基
板を含む電気光学装置に関する。
【0124】図5に、本第4の実施の形態における電気
光学(表示)装置40の接続図を示す。本実施の形態の
表示装置40は、各画素領域Gに電界発光効果により発
光可能な発光層OELD、それを駆動するための電流を
記憶する保持容量Cを備え、さらに本発明の転写方法に
よって転写・製造される半導体装置、ここでは薄膜トラ
ンジスタT1〜T4を備えて構成されている。ドライバ
領域41からは、走査線Vsel及び発光制御線Vgpが各
画素領域Gに供給されている。ドライバ領域42から
は、データ線Idataおよび電源線Vddが各画素領域Gに
供給されている。走査線Vselとデータ線Idataとを制
御することにより、各画素領域Gに対する電流プログラ
ムが行われ、発光部OELDによる発光が制御可能にな
っている。
【0125】なお、上記アクティブマトリクス型回路
は、発光要素に電界発光素子を使用する場合の回路の一
例であり他の回路構成も可能である。また発光要素に液
晶表示素子を利用することも回路構成を種々変更するこ
とにより可能である。
【0126】本実施の形態における電気光学装置の製造
は、第1の実施の形態における転写方法、第2の実施の
形態における転写の方法のいずれかの方法を適用して行
う。すなわち、画素領域を含むアクティブマトリクス型
の回路を素子形成基板上に形成してから、第1の実施の
形態のように樹脂基板を形成して転写に係る基板を除去
するか、第2の実施の形態のように素子形成層錠に樹脂
層を形成して硬化させてから転写に係る基板を除去す
る。
【0127】本第4の実施の形態によれば、本発明の転
写方法をこのようなアクティブマトリクス型回路基板お
よび電気光学装置の製造に適用したものであるため、上
記第1または第2の実施の形態における効果と同様の効
果を奏する。
【0128】特に、本第4の実施の形態によれば、大型
ディスプレー装置のような大面積のアクティブマトリク
ス型回路基板やそれを利用した電気光学装置である場合
に、面積が大きい回路基板の製造を比較的厚くて頑丈な
素子形成基板上で行いながら、最終製品には薄い樹脂基
板に回路構造を設けることができる。そのため、画素領
域にクラックや不良箇所を生じることなく安定した製造
を行いながら、最終的に薄型の製品を製造できるという
ように、製造時と製品上とで相反する要件を共に満たす
ことができる。
【0129】また、本第4の実施の形態によれば、最終
製品において、薄い樹脂で形成された基板や層を構造体
とする回路基板を用いることができるので、従来の回路
基板や電気光学装置に比べ大幅に薄い最終製品を製造す
ることが可能である。
【0130】(第5の実施の形態)本第5の実施の形態
は、前記各実施の形態に係る転写方法によって製造され
る電子機器に関する。
【0131】本実施の形態における電子機器は、本発明
における素子の転写方法によって形成された回路基板を
少なくとも一部に備えて構成されている。
【0132】図6(a)〜図6(f)に、本実施の形態
における電子機器の例を挙げる。
【0133】図6(a)は本発明の転写方法によって製
造される携帯電話の例であり、当該携帯電話110は、
電気光学装置(表示パネル)111、音声出力部11
2、音声入力部113、操作部114、およびアンテナ
部115を備えている。本発明の転写方法は、例えば表
示パネル111や内蔵される回路基板に適用される。
【0134】図6(b)は本発明の転写方法によって製
造されるビデオカメラの例であり、当該ビデオカメラ1
20は、電気光学装置(表示パネル)121、操作部1
22、音声入力部123、および受像部124を備えて
いる。本発明の転写方法は、例えば表示パネル121や
内蔵される回路基板に適用される。
【0135】図6(c)は本発明の転写方法によって製
造される携帯型パーソナルコンピュータの例であり、当
該コンピュータ50は、電気光学装置(表示パネル)1
31、操作部132、およびカメラ部133を備えてい
る。本発明の転写方法は、例えば表示パネル131や内
蔵される回路基板に適用される。
【0136】図6(d)はヘッドマウントディスプレイ
の例であり、当該ヘッドマウントディスプレイ140
は、電気光学装置(表示パネル)141、光学系収納部
142およびバンド部143を備えている。本発明の転
写方法は、例えば表示パネル141や内蔵される回路基
板に適用される。
【0137】図6(e)は本発明の転写方法によって製
造されるリア型プロジェクターの例であり、当該プロジ
ェクター150は、電気光学装置(光変調器)151、
光源152、合成光学系153、ミラー154・155
ミラー及びスクリーン157を筐体156内に備えてい
る。本発明の転写方法は、例えば光変調器151や内蔵
される回路基板に適用される。
【0138】図6(f)は本発明の転写方法によって製
造されるフロント型プロジェクターの例であり、当該プ
ロジェクター160は、電気光学装置(画像表示源)1
61及び光学系162を筐体163内に備え、画像をス
クリーン164に表示可能になっている。本発明の転写
方法は、例えば画像表示源161や内蔵される回路基板
に適用される。
【0139】上記例に限らず本発明に係る転写方法は、
素子や回路を利用するあらゆる電子機器に適用可能であ
る。例えば、この他に、表示機能付きファックス装置、
デジタルカメラのファインダ、携帯型TV、DSP装
置、PDA、電子手帳、電光掲示盤、宣伝公告用ディス
プレイなどにも活用することができる。
【0140】本発明に係る転写方法よれば、前記第1の
実施の形態と同様の効果を奏する。すなわち、従来のよ
うに素子性成層と転写基板との間に接着層が介在せず、
非常に薄い薄膜装置を得ることが可能となるので、薄型
の携帯用電子機器を構成する回路基板を提供するのに好
適である。
【0141】(第6の実施の形態)本第5の実施の形態
は、前記第4の実施の形態における電子機器の好適な一
例としてのICカードに関する。
【0142】図7に、本実施の形態におけるICカード
の概略斜視図を示す。図7に示すように、本ICカード
170は、本体172に内蔵された回路基板上に、表示
パネル171、指紋検出器173、外部端子174、マ
イクロプロセッサ175、メモリ176、通信回路17
7、及びアンテナ部178を備えている。
【0143】本発明に係る転写方法よれば、前記第1の
実施の形態と同様の効果を奏する。すなわち、従来のよ
うに素子性成層と転写基板との間に接着層が介在せず、
非常に薄い薄膜装置を得ることが可能となるので、IC
カードのように極めて薄い回路基板とする必要がある電
子機器に特に好適である。
【0144】なお、本発明の転写方法は、上記のような
ICカードに限定されず、薄型基板を必要とする装置、
例えば、紙幣、クレジットカード、プリペイドカード等
に適用できる。
【0145】
【発明の効果】以上説明したように、本発明において
は、薄膜トランジスタ等が形成される素子形成層に樹脂
を塗布し、硬化させてこれを素子の樹脂基板とするの
で、従来のように素子形成層と転写基板との間に接着層
が介在せず、非常に薄い薄膜装置を得ることが可能とな
る。また、硬化性樹脂は素子形成層との接着性の良否を
考慮すれば良く、材料選択の余地が広がって好ましい。
また本発明によれば、素子形成層上に塗布した接着剤に
よる接着層を最終的に回路全体を支える基板として利用
しているので、従来の転写方法により大幅に薄い最終製
品を製造することが可能である。
【図面の簡単な説明】
【図1】図1は、本発明の第1の実施の形態を説明する
製造工程断面図である。
【図2】図2は、本発明の第2の実施の形態を説明する
製造工程断面図である。
【図3】図3は、本発明の第2の実施の形態を説明する
製造工程断面図である。
【図4】図4は、本発明に係る集積回路の例であり、図
4(a)はその平面図、(b)は第1の実施の形態を適
用した場合の一部断面拡大図であり、(c)は第2の実
施の形態を適用した場合の一部断面拡大図である。
【図5】図5は、本発明に係るアクティブマトリクス型
基板および電気光学装置の接続図である。
【図6】図6は、本発明に係る電子機器の例であり、図
6(a)は携帯電話、図6(b)はビデオカメラ、図6
(c)は携帯型パーソナルコンピュータ、図6(d)は
ヘッドマウントディスプレイ、図6(e)はリア型プロ
ジェクター、図6(f)はフロント型プロジェクターへ
の適用例である。
【図7】図7は本発明に係るICカードの構造を説明す
る概略斜視図である。
【符号の説明】
1 素子形成基板 2 剥離(分離)層 3 素子形成層 4 接着層(溶解性) 5 仮転写基板 6 転写基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 H01L 29/78 612B 21/8244 27/10 381 27/08 331 671C 27/092 27/08 321B 27/108 21/76 D 27/11 29/786 Fターム(参考) 2H092 JA23 JA25 JB56 KA05 KB24 KB25 KB28 MA05 MA10 MA12 MA18 MA27 NA25 NA27 NA29 PA01 5F032 AA02 CA09 CA14 CA15 CA17 CA21 CA23 DA01 DA02 DA04 DA06 DA07 DA10 DA21 DA41 DA71 5F048 AA07 AB01 AC03 AC04 BA16 BC12 BC18 BG12 5F083 AD02 HA02 ZA04 5F110 AA30 BB02 BB04 BB07 BB20 CC02 DD01 DD02 DD03 DD06 DD07 DD12 DD13 DD14 DD19 DD24 EE03 EE04 EE44 FF02 FF30 FF31 FF32 GG02 GG47 HJ01 HJ04 HJ13 HJ22 HJ23 HL03 HL23 NN02 NN04 NN23 NN35 NN72 QQ16

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】素子を形成するための素子形成基板上に、
    一定条件を付与されると結合力が弱まる分離層を形成す
    る工程と、 前記分離層上に素子を含む素子形成層を形成する工程
    と、 前記素子形成層を溶解可能な接合層を介して仮転写基板
    に接合する工程と、 前記分離層の結合力を弱めて前記素子形成基板から前記
    素子形成層を分離し、これを前記仮転写基板側に移動す
    る工程と、 前記仮転写基板に移動された前記素子形成層上に樹脂を
    塗布し、これを硬化して転写基板を形成する工程と、 前記接合層を溶解して前記転写基板から前記仮転写基板
    を分離する工程と、 を含む、素子の転写方法。
  2. 【請求項2】素子を形成するための素子形成基板上に、
    一定条件を付与されると結合力が弱まる分離層を形成す
    る工程と、 前記分離層上に素子を含む素子形成層を形成する工程
    と、 前記素子形成層上に樹脂を塗布し、これを硬化して転写
    基板を形成する工程と、 前記分離層の結合力を弱めて前記素子形成層から前記素
    子形成基板を剥離し、前記素子形成層を前記転写基板側
    に移動する工程と、 を含む、素子の転写方法。
  3. 【請求項3】更に、前記素子形成層にコンタクトホール
    を開口して配線層または電極層を形成する工程と、を含
    む請求項1または2に記載の素子の転写方法。
  4. 【請求項4】前記分離層は、光の照射によって原子間ま
    たは分子間の結合力が消失または減少する材料で構成さ
    れている、請求項1または2に記載の素子の転写方法。
  5. 【請求項5】前記分離層は多層膜からなる、請求項1ま
    たは2に記載の素子の転写方法。
  6. 【請求項6】前記分離層は、アモルファスシリコン、窒
    化シリコン、及び金属からなる群から選ばれる1以上の
    材料により構成されている、請求項1または2に記載の
    素子の転写方法。
  7. 【請求項7】前記分離層は水素を含む、請求項1または
    2に記載の素子の転写方法。
  8. 【請求項8】前記接合層は、液体溶解性接着剤である、
    請求項1に記載の素子の転写方法。
  9. 【請求項9】請求項1または2に記載の素子の転写方法
    の各工程を含んでいる、素子の製造方法。
  10. 【請求項10】請求項1または2に記載の素子の転写方
    法によって製造される集積回路。
  11. 【請求項11】請求項1または2に記載の素子の転写方
    法によって製造される回路基板。
  12. 【請求項12】請求項1または2に記載の素子の転写方
    法によって製造される、二次元に配置された複数の画素
    電極に素子を配置して構成される回路基板。
  13. 【請求項13】請求項12に記載の前記回路基板を使用
    した電気光学装置。
  14. 【請求項14】請求項1または2に記載の素子の転写方
    法によって製造される電子機器。
  15. 【請求項15】請求項1または2に記載の素子の転写方
    法によって製造されるICカード。
JP2002214283A 2001-07-24 2002-07-23 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 Pending JP2003142666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002214283A JP2003142666A (ja) 2001-07-24 2002-07-23 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-223434 2001-07-24
JP2001223434 2001-07-24
JP2002214283A JP2003142666A (ja) 2001-07-24 2002-07-23 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Publications (1)

Publication Number Publication Date
JP2003142666A true JP2003142666A (ja) 2003-05-16

Family

ID=26619187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002214283A Pending JP2003142666A (ja) 2001-07-24 2002-07-23 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Country Status (1)

Country Link
JP (1) JP2003142666A (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349543A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 積層体の剥離方法、薄膜装置の製造法、薄膜装置、電子機器
JP2005085705A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
JP2005203762A (ja) * 2003-12-15 2005-07-28 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置の作製方法、非接触型薄膜集積回路装置並びにその作製方法、該非接触型薄膜集積回路装置を有するidタグ及び硬貨
JP2005229098A (ja) * 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2005317955A (ja) * 2004-04-02 2005-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006032927A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置及び通信システム
US7029960B2 (en) 2003-01-23 2006-04-18 Seiko Epson Corporation Device manufacturing method
JP2006108077A (ja) * 2004-09-10 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法並びにその製造装置
JP2006120726A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP2006120720A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、アクティブマトリクス基板、電気光学装置、電子機器
JP2006135051A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 薄膜装置の製造方法、薄膜装置、電気光学装置、及び電子機器
JP2006287068A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
US7151044B2 (en) 2003-01-28 2006-12-19 Seiko Epson Corporation Thin film transistor type display device, method of manufacturing thin film element, thin film transistor circuit board, electro-optical device, and electronic apparatus
JP2007013121A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 剥離工程を有する半導体装置の作製方法及び半導体装置
US7189631B2 (en) 2002-10-30 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007234981A (ja) * 2006-03-02 2007-09-13 Seiko Epson Corp 薄膜デバイスの製造方法
WO2008075714A1 (ja) * 2006-12-21 2008-06-26 Seiko Epson Corporation 薄膜電子デバイス接合基板の製造方法、及び電子機器
US7825002B2 (en) 2001-08-22 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of peeling thin film device and method of manufacturing semiconductor device using peeled thin film device
JP2011103491A (ja) * 2004-04-02 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011197696A (ja) * 2003-10-28 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8040469B2 (en) 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
US8178958B2 (en) 2004-10-19 2012-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
US8202238B2 (en) 2003-12-15 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
JP2012156523A (ja) * 2004-03-10 2012-08-16 Samsung Led Co Ltd 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US8289164B2 (en) 2003-12-12 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8344369B2 (en) 2001-12-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Vehicle that includes a display panel having a curved surface
KR20130095654A (ko) * 2010-06-15 2013-08-28 덴끼 가가꾸 고교 가부시키가이샤 엑시머광 조사에 의한 접착체의 해체 방법
JP2015201649A (ja) * 2004-06-04 2015-11-12 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US9202987B2 (en) 2001-07-16 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2016038556A (ja) * 2014-08-11 2016-03-22 株式会社ジャパンディスプレイ フレキシブル表示装置の製造方法
KR20160058045A (ko) * 2014-11-14 2016-05-24 소이텍 층들의 전달 방법
US9384439B2 (en) 2004-06-14 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
JP2017028301A (ja) * 2006-03-03 2017-02-02 株式会社半導体エネルギー研究所 剥離方法
JP2018522426A (ja) * 2015-06-19 2018-08-09 キューエムエイティ・インコーポレーテッド 接合剥離層転写プロセス
US10204864B2 (en) 2004-06-04 2019-02-12 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
CN111326454A (zh) * 2018-12-14 2020-06-23 Tdk株式会社 元件阵列的制造方法和特定元件的除去方法
WO2021132106A1 (ja) * 2019-12-26 2021-07-01 Agc株式会社 フレキシブル透明電子デバイスの製造方法及び物品

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181570A (ja) * 1988-01-12 1989-07-19 Nec Corp 薄膜トランジスタの製造方法
JPH0279431A (ja) * 1988-09-14 1990-03-20 Toshiba Ceramics Co Ltd 半導体装置及びその製造方法
JPH04262576A (ja) * 1991-02-16 1992-09-17 Seiko Instr Inc 半導体装置とその製造方法
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Icカード及び薄膜集積回路装置並びにそれらの製造方法
JPH11251518A (ja) * 1998-03-02 1999-09-17 Seiko Epson Corp 3次元デバイス
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181570A (ja) * 1988-01-12 1989-07-19 Nec Corp 薄膜トランジスタの製造方法
JPH0279431A (ja) * 1988-09-14 1990-03-20 Toshiba Ceramics Co Ltd 半導体装置及びその製造方法
JPH04262576A (ja) * 1991-02-16 1992-09-17 Seiko Instr Inc 半導体装置とその製造方法
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Icカード及び薄膜集積回路装置並びにそれらの製造方法
JPH11251518A (ja) * 1998-03-02 1999-09-17 Seiko Epson Corp 3次元デバイス
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202987B2 (en) 2001-07-16 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US10586816B2 (en) 2001-07-16 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US9608004B2 (en) 2001-07-16 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US7825002B2 (en) 2001-08-22 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of peeling thin film device and method of manufacturing semiconductor device using peeled thin film device
US11296131B2 (en) 2001-08-22 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US8674364B2 (en) 2001-08-22 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US10529748B2 (en) 2001-08-22 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9281403B2 (en) 2001-08-22 2016-03-08 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9842994B2 (en) 2001-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9755148B2 (en) 2001-08-22 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US8338198B2 (en) 2001-08-22 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of peeling thin film device and method of manufacturing semiconductor device using peeled thin film device
US10629637B2 (en) 2001-11-30 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10325940B2 (en) 2001-11-30 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10957723B2 (en) 2001-11-30 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US9536901B2 (en) 2001-12-28 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by bonding a layer to a support with curvature
US9123595B2 (en) 2001-12-28 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by bonding a layer to a support with curvature
US8610118B2 (en) 2001-12-28 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Flexible display panel having curvature that matches curved surface of vehicle part
US8344369B2 (en) 2001-12-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Vehicle that includes a display panel having a curved surface
US9337341B2 (en) 2001-12-28 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having aluminum-containing layer between two curved substrates
US7547612B2 (en) 2002-10-30 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9508620B2 (en) 2002-10-30 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9929190B2 (en) 2002-10-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7189631B2 (en) 2002-10-30 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9224667B2 (en) 2002-10-30 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7408207B2 (en) 2003-01-23 2008-08-05 Seiko Epson Corporation Device manufacturing method and device, electro-optic device, and electronic equipment
US7029960B2 (en) 2003-01-23 2006-04-18 Seiko Epson Corporation Device manufacturing method
US7151044B2 (en) 2003-01-28 2006-12-19 Seiko Epson Corporation Thin film transistor type display device, method of manufacturing thin film element, thin film transistor circuit board, electro-optical device, and electronic apparatus
JP2004349543A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 積層体の剥離方法、薄膜装置の製造法、薄膜装置、電子機器
JP2005085705A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
JP2011197696A (ja) * 2003-10-28 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8289164B2 (en) 2003-12-12 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2005229098A (ja) * 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2005203762A (ja) * 2003-12-15 2005-07-28 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置の作製方法、非接触型薄膜集積回路装置並びにその作製方法、該非接触型薄膜集積回路装置を有するidタグ及び硬貨
US8202238B2 (en) 2003-12-15 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
JP2012156523A (ja) * 2004-03-10 2012-08-16 Samsung Led Co Ltd 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
JP2005317955A (ja) * 2004-04-02 2005-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011103491A (ja) * 2004-04-02 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置
US8045369B2 (en) 2004-04-02 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP2015201649A (ja) * 2004-06-04 2015-11-12 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US10204864B2 (en) 2004-06-04 2019-02-12 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US11456258B2 (en) 2004-06-04 2022-09-27 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US10411037B2 (en) 2004-06-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
JP2006032927A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置及び通信システム
US9384439B2 (en) 2004-06-14 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
US8371891B2 (en) 2004-09-10 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
US8040469B2 (en) 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP2006108077A (ja) * 2004-09-10 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法並びにその製造装置
US9559129B2 (en) 2004-10-19 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
JP2006120720A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、アクティブマトリクス基板、電気光学装置、電子機器
JP2006120726A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US8178958B2 (en) 2004-10-19 2012-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
KR101176027B1 (ko) * 2004-10-19 2012-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나를 구비한 반도체장치 및 그 제조 방법
JP2006135051A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 薄膜装置の製造方法、薄膜装置、電気光学装置、及び電子機器
JP2006287068A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
JP4650066B2 (ja) * 2005-04-01 2011-03-16 セイコーエプソン株式会社 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
JP2007013121A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 剥離工程を有する半導体装置の作製方法及び半導体装置
JP2007234981A (ja) * 2006-03-02 2007-09-13 Seiko Epson Corp 薄膜デバイスの製造方法
US10229940B2 (en) 2006-03-03 2019-03-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017028301A (ja) * 2006-03-03 2017-02-02 株式会社半導体エネルギー研究所 剥離方法
US9793150B2 (en) 2006-03-03 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008075714A1 (ja) * 2006-12-21 2008-06-26 Seiko Epson Corporation 薄膜電子デバイス接合基板の製造方法、及び電子機器
KR20130095654A (ko) * 2010-06-15 2013-08-28 덴끼 가가꾸 고교 가부시키가이샤 엑시머광 조사에 의한 접착체의 해체 방법
KR101869935B1 (ko) * 2010-06-15 2018-06-21 덴카 주식회사 엑시머광 조사에 의한 접착체의 해체 방법
JP2016038556A (ja) * 2014-08-11 2016-03-22 株式会社ジャパンディスプレイ フレキシブル表示装置の製造方法
KR20160058045A (ko) * 2014-11-14 2016-05-24 소이텍 층들의 전달 방법
KR102435529B1 (ko) 2014-11-14 2022-08-23 소이텍 층들의 전달 방법
JP2018522426A (ja) * 2015-06-19 2018-08-09 キューエムエイティ・インコーポレーテッド 接合剥離層転写プロセス
CN111326454A (zh) * 2018-12-14 2020-06-23 Tdk株式会社 元件阵列的制造方法和特定元件的除去方法
CN111326454B (zh) * 2018-12-14 2023-10-03 Tdk株式会社 元件阵列的制造方法和特定元件的除去方法
WO2021132106A1 (ja) * 2019-12-26 2021-07-01 Agc株式会社 フレキシブル透明電子デバイスの製造方法及び物品
CN114762024A (zh) * 2019-12-26 2022-07-15 Agc株式会社 柔性透明电子器件的制造方法以及物品

Similar Documents

Publication Publication Date Title
JP2003142666A (ja) 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP4524561B2 (ja) 転写方法
JP4619462B2 (ja) 薄膜素子の転写方法
KR100481994B1 (ko) 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
US7408207B2 (en) Device manufacturing method and device, electro-optic device, and electronic equipment
JP3809712B2 (ja) 薄膜デバイスの転写方法
JP2001189460A (ja) 薄膜デバイスの転写・製造方法
JPH1126733A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JP2004119725A (ja) 電気光学装置の製造方法、電気光学装置、転写チップ、転写元基板、電子機器
US20030008437A1 (en) Method of separating thin film device, method of transferring thin film device, thin film device, active matrix substrate and liquid crystal display device
US20040209442A1 (en) Device manufacturing method and device, electro-optic device, and electronic equipment
JPH11243209A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JPH10125930A (ja) 剥離方法
JP3809710B2 (ja) 薄膜素子の転写方法
JP4378672B2 (ja) 回路基板の製造方法
JP2004327836A (ja) 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP4882244B2 (ja) 転写方法、転写物の製造方法及び回路基板の製造方法
JP2004140381A (ja) 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP2004327728A (ja) 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器
JP2006120726A (ja) 薄膜装置の製造方法、電気光学装置、及び電子機器
JP2004140383A (ja) 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP4945726B2 (ja) 薄膜装置の製造方法
JP4244003B2 (ja) 素子チップの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090820