JP2003133480A - Semiconductor device, multilayer semiconductor device, method for manufacturing semiconductor device, and method for manufacturing multilayer semiconductor device - Google Patents

Semiconductor device, multilayer semiconductor device, method for manufacturing semiconductor device, and method for manufacturing multilayer semiconductor device

Info

Publication number
JP2003133480A
JP2003133480A JP2001332564A JP2001332564A JP2003133480A JP 2003133480 A JP2003133480 A JP 2003133480A JP 2001332564 A JP2001332564 A JP 2001332564A JP 2001332564 A JP2001332564 A JP 2001332564A JP 2003133480 A JP2003133480 A JP 2003133480A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
wiring board
solder resist
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001332564A
Other languages
Japanese (ja)
Other versions
JP3781998B2 (en
Inventor
Hiroyuki Juso
博行 十楚
Atsuya Namii
厚也 並井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001332564A priority Critical patent/JP3781998B2/en
Publication of JP2003133480A publication Critical patent/JP2003133480A/en
Application granted granted Critical
Publication of JP3781998B2 publication Critical patent/JP3781998B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a multilayer semiconductor device in which the yield is enhanced in the connection of an external connection terminal and a solder ball while enhancing the reliability of a product, and the size or the number of semiconductor chips being mounted in the semiconductor device can be altered without altering a resin sealing die. SOLUTION: In the semiconductor device 1, a semiconductor chip 3 is mounted at the through hole part 2a of a wiring board 2 having rear surface land parts 8a. An Au wire 5 and a resin sealing part 4 for protecting the semiconductor chip 3 are formed at the through hole part 2a to be higher than the surface of wiring pattern of the wiring board 2. The multilayer semiconductor device comprises a plurality of semiconductor device 1,... stacked through solder balls 10,... mounted on the rear surface land parts 8a and the surface land parts 8b. Height of a solder resist 11 on the wiring board 2 is set such that the top face of coated surface becomes flush with the top face of the resin sealing part 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、配線基板の穴部に
半導体チップを搭載し、ワイヤボンド法により配線基板
と半導体チップとの間で電気的接続が取られている半導
体装置、及びその半導体装置を複数個積層することによ
り、高機能化、小型化及び薄型化を図る積層型半導体装
置並びに半導体装置の製造方法及び積層型半導体装置の
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor chip is mounted in a hole portion of a wiring board, and the wiring board and the semiconductor chip are electrically connected to each other by a wire bonding method, and a semiconductor device thereof. The present invention relates to a stacked semiconductor device, a semiconductor device manufacturing method and a stacked semiconductor device manufacturing method, which are capable of achieving high functionality, miniaturization, and thinning by stacking a plurality of devices.

【０００２】[0002]

【従来の技術】近年、電子機器の小型化の要求に対応す
るものとして、また、組立工程の自動化に適合するもの
として、ＱＦＰ（Quad Flat Package)型やＢＧＡ（Ball
GridAllay)型のＣＳＰ（Chip Size Package)式半導体
装置が広く用いられている。2. Description of the Related Art In recent years, a QFP (Quad Flat Package) type and a BGA (Ball) have been developed to meet the demand for miniaturization of electronic devices and to meet the automation of assembly processes.
2. Description of the Related Art A CSP (Chip Size Package) type semiconductor device of a GridAllay type is widely used.

【０００３】これらの半導体装置においては、実装効率
を高めるために、半導体装置を複数個積み重ねて電気的
に接続した積層型半導体装置が、例えば特開平１１−２
６０９９９号公報や特開平１１−３１７４９４号公報に
開示されている。In these semiconductor devices, a stacked semiconductor device in which a plurality of semiconductor devices are stacked and electrically connected to each other in order to improve mounting efficiency is disclosed in, for example, Japanese Patent Laid-Open No. 11-2.
It is disclosed in Japanese Patent No. 60999 and Japanese Patent Laid-Open No. 11-317494.

【０００４】上記の積層型半導体装置１００は、例え
ば、図１１（ｃ）に示すように、単品の半導体装置とし
てのチップセレクタ入りメモリモジュール１０１をマザ
ーボード１０２に４個積層したものとなっている。上記
のチップセレクタ入りメモリモジュール１１は、図１１
（ａ）（ｂ）に示すように、キャリア１０３にチップ用
バンプ１０４を用いてチップセレクタチップ１０５とメ
モリチップ１０６とを搭載してなっている。上記キャリ
ア１０３とチップセレクタチップ１０５及びメモリチッ
プ１０６との間には封止樹脂１０７が施されている。ま
た、各キャリア１０３の外周の両面には、積層用のスタ
ックパッド１０８…が形成されており、図１１（ｃ）に
示すように、各キャリア１０３…の上記スタックパッド
１０８…同士をスタックバンプ１０９にて接続すること
により、各チップセレクタ入りメモリモジュール１０１
…を積層し、かつスタックパッド１０８…を電気的に接
続することができる。For example, as shown in FIG. 11C, the stacked semiconductor device 100 is formed by stacking four memory modules 101 with a chip selector as a single semiconductor device on a mother board 102. The memory module 11 with a chip selector is shown in FIG.
As shown in (a) and (b), a chip selector chip 105 and a memory chip 106 are mounted on a carrier 103 using chip bumps 104. A sealing resin 107 is provided between the carrier 103 and the chip selector chip 105 and the memory chip 106. Further, stack pads 108 for stacking are formed on both surfaces of the outer periphery of each carrier 103, and as shown in FIG. 11C, the stack bumps 109 are stacked between the stack pads 108 of each carrier 103. Memory module 101 with each chip selector
Can be stacked and the stack pads 108 can be electrically connected.

【０００５】ところで、上記積層型半導体装置１００で
は、上述したように、チップセレクタ入りメモリモジュ
ール１０１を複数積層したときに、スタックバンプ１０
９…にてスタックパッド１０８…同士を接続している。
しかしながら、チップセレクタチップ１０５及びメモリ
チップ１０６の厚み寸法が大きい場合には、スタックバ
ンプ１０９…での接続が困難となる。By the way, in the stacked semiconductor device 100, as described above, when a plurality of memory modules 101 with chip selectors are stacked, the stack bumps 10 are formed.
The stack pads 108 are connected to each other at 9.
However, if the thickness dimensions of the chip selector chip 105 and the memory chip 106 are large, it becomes difficult to connect the stack bumps 109 ...

【０００６】そこで、この問題を解決するために、例え
ば、特開２００１−８５６０３号公報に開示された半導
体装置では、各スタックバンプの位置にスペーサを設け
て嵩上げすることによりその接続を確実に行なうように
している。To solve this problem, for example, in the semiconductor device disclosed in Japanese Unexamined Patent Publication No. 2001-85603, spacers are provided at the positions of the stack bumps to raise the height of the stack bumps for reliable connection. I am trying.

【０００７】具体的には、図１２に示すように、各半導
体装置１１１…は、配線基板１１２の表面にパターニン
グされた銅箔１１３に接続される半導体チップ１１４を
有している。上記の配線基板１１２の側方にはビア１１
５が設けられており、このビア１１５には接続電極１１
６が埋め込まれている。More specifically, as shown in FIG. 12, each semiconductor device 111 ... Has a semiconductor chip 114 connected to a copper foil 113 patterned on the surface of a wiring board 112. Vias 11 are provided on the side of the wiring board 112.
5 is provided, and the connection electrode 11 is provided in the via 115.
6 is embedded.

【０００８】また、各半導体装置１１１…の間には、図
１３にも示すように、スペーサとして機能する枠状の導
電ビア絶縁基板１１７…がそれぞれ設けられているとと
もに、この導電ビア絶縁基板１１７における、上記接続
電極１１６に対向する位置には接続電極１１８がそれぞ
れ埋め込まれている。Further, as shown in FIG. 13, frame-shaped conductive via insulating substrates 117 ... Which function as spacers are provided between the respective semiconductor devices 111 ... And the conductive via insulating substrates 117 are also provided. The connection electrodes 118 are embedded at positions facing the connection electrodes 116.

【０００９】この結果、上記各半導体装置１１１…は、
図１２に示すように、接続電極１１６・１１８によっ
て、各半導体装置１１１間における共通端子の電気的導
通が可能となっている。そして、上記の導電ビア絶縁基
板１１７は、半導体チップ１１４の高さに応じてその高
さが調整されているので、上記の接続電極１１６・１１
８間の電気的接続は確実なものとなっている。As a result, the semiconductor devices 111 ...
As shown in FIG. 12, the connection electrodes 116 and 118 enable electrical conduction of the common terminal between the semiconductor devices 111. Since the height of the conductive via insulating substrate 117 is adjusted according to the height of the semiconductor chip 114, the connection electrodes 116 and 11 described above are formed.
The electrical connection between the eight is secure.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置及び積層型半導体装置では、接続部分の
固着を確実なものとするために別途導電ビア絶縁基板１
１７を設けている。このため、部品点数が増加するとと
もに、導電ビア絶縁基板１１７を設けるための別途の工
程を必要とするので、工数の増加及びコスト高を招くと
いう問題点を有している。However, in the above-mentioned conventional semiconductor device and stacked semiconductor device, the conductive via insulating substrate 1 is separately provided in order to secure the fixing of the connection portion.
17 are provided. Therefore, the number of parts is increased and a separate step for providing the conductive via insulating substrate 117 is required, which causes an increase in man-hours and cost.

【００１１】一方、これとは別の問題として、半導体装
置の製造においては、半導体チップの樹脂封止が行なわ
れる。例えば、特開平１０−１８９６３８号公報に開示
された半導体装置１２０では、図１４に示すように、半
導体チップ１２１が絶縁基板１２２の開口部１２２ａ内
に埋め込まれ、半導体チップ１２１を覆うように樹脂封
止部１２３が設けられている。On the other hand, as another problem, in the manufacture of a semiconductor device, a semiconductor chip is sealed with resin. For example, in the semiconductor device 120 disclosed in Japanese Unexamined Patent Publication No. 10-189638, as shown in FIG. 14, the semiconductor chip 121 is embedded in the opening 122a of the insulating substrate 122 and is sealed with resin so as to cover the semiconductor chip 121. A stop 123 is provided.

【００１２】この種の半導体装置１３０を製造する際に
は、図１５（ａ）（ｂ）（ｃ）に示すように、半導体チ
ップ１３１の上部を樹脂で覆って樹脂封止部１３３を形
成するときに、金型１３５が用いられる。When manufacturing this type of semiconductor device 130, as shown in FIGS. 15A, 15B, and 15C, the upper portion of the semiconductor chip 131 is covered with resin to form a resin sealing portion 133. Sometimes the mold 135 is used.

【００１３】しかしながら、この金型１３５は、半導体
チップ１３１の大きさ及び半導体チップ１３１を搭載す
る穴に対応して樹脂封止部１３３を形成するように、そ
の封止部形成用凹部１３５ａが形成されているので、例
えば、図１６（ａ）（ｂ）に示すように、半導体チップ
１３１の大きさが変われば、その大きさに対応する樹脂
封止部１３３ａための封止部形成用凹部１３６ａを有す
る金型１３６を使用しなければならない。また、例え
ば、図１６（ａ）（ｃ）に示すように、半導体チップ１
３１が２つの半導体チップ１３１ａ・１３１ｂを積層し
たものである場合には、その高さに対応する樹脂封止部
１３３ｂための封止部形成用凹部１３７ａを有する金型
１３７を使用しなければならない。However, in this die 135, the recess 135a for forming the sealing portion is formed so that the resin sealing portion 133 is formed corresponding to the size of the semiconductor chip 131 and the hole for mounting the semiconductor chip 131. Therefore, for example, as shown in FIGS. 16A and 16B, if the size of the semiconductor chip 131 changes, the recess 136a for forming the sealing portion for the resin sealing portion 133a corresponding to the size is formed. A mold 136 with a must be used. In addition, for example, as shown in FIGS.
When 31 is a stack of two semiconductor chips 131a and 131b, a mold 137 having a sealing portion forming recess 137a for the resin sealing portion 133b corresponding to the height must be used. .

【００１４】したがって、複数種類の金型１３５・１３
６・１３７を用意しなければならないので、製造工程が
煩雑になり、金型費用がコスト高になるという問題点を
有している。また、半導体チップの大きさ毎に金型を変
える必要があるというのは、特定の大きさを有する半導
体チップを至急製造する必要があるという場合に、所望
の金型を製作するには所定の期間を要するため、半導体
装置の納期対応で不利にもなる。Therefore, a plurality of types of molds 135 and 13
Since 6.137 must be prepared, there is a problem that the manufacturing process becomes complicated and the die cost becomes high. Further, it is necessary to change the mold for each size of the semiconductor chip, which means that when a semiconductor chip having a specific size needs to be manufactured urgently, a predetermined mold is required to manufacture a desired mold. Since it takes time, it is disadvantageous to meet the delivery date of the semiconductor device.

【００１５】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、外部接続端子と半田ボー
ルとの接続における歩留りの向上を図り、製品の信頼性
を高めるとともに、半導体装置に搭載する半導体チップ
の大きさや数を変更しても樹脂封止のための金型を変更
する必要のない半導体装置及び積層型半導体装置並びに
半導体装置の製造方法及び積層型半導体装置の製造方法
を提供することにある。The present invention has been made in view of the above conventional problems, and an object thereof is to improve the yield in the connection between the external connection terminal and the solder ball, enhance the reliability of the product, and to improve the semiconductor. Semiconductor device and stacked semiconductor device which do not need to change mold for resin encapsulation even if the size and number of semiconductor chips mounted in the device are changed, and manufacturing method of semiconductor device and manufacturing method of stacked semiconductor device To provide.

【００１６】[0016]

【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するために、外部接続端子を有する配線
基板の穴部に半導体チップが搭載される一方、上記配線
基板と半導体チップとの間には電気的接続をとるための
ワイヤが設けられ、かつ上記穴部にはワイヤ及び半導体
チップを保護するための樹脂封止部が配線基板の配線パ
ターン表面よりも高くなるように形成されている半導体
装置において、上記配線基板の配線パターンを保護する
ためのソルダーレジストが少なくとも配線パターン表面
に塗布されているとともに、上記ソルダーレジストは、
塗布表面の頂面が樹脂封止部の頂面と同一平面上となる
ように、その高さが設定されていることを特徴としてい
る。The semiconductor device of the present invention comprises:
In order to solve the above problems, a semiconductor chip is mounted in a hole of a wiring board having an external connection terminal, while a wire for electrical connection is provided between the wiring board and the semiconductor chip, In addition, in the semiconductor device in which the hole and the resin sealing portion for protecting the wire and the semiconductor chip are formed to be higher than the wiring pattern surface of the wiring board, in order to protect the wiring pattern of the wiring board. Solder resist of is applied to at least the wiring pattern surface, the solder resist,
The height is set such that the top surface of the coating surface is flush with the top surface of the resin sealing portion.

【００１７】また、本発明の積層型半導体装置は、上記
課題を解決するために、外部接続端子を有する配線基板
の穴部に半導体チップが搭載される一方、上記配線基板
と半導体チップとの間には電気的接続をとるためのワイ
ヤが設けられ、かつ上記穴部にはワイヤ及び半導体チッ
プを保護するための樹脂封止部が配線基板の配線パター
ン表面よりも高くなるように形成されている半導体装置
を外部接続端子に搭載された半田ボールにより複数個積
層した積層型半導体装置において、上記各半導体装置に
は、配線基板の配線パターンを保護するためのソルダー
レジストが少なくとも配線パターン表面に塗布されてい
るとともに、上記ソルダーレジストは、塗布表面の頂面
が樹脂封止部の頂面と同一平面上となるように、その高
さが設定されていることを特徴としている。In order to solve the above-mentioned problems, the laminated semiconductor device of the present invention has a semiconductor chip mounted in a hole of a wiring board having external connection terminals, while the semiconductor chip is mounted between the wiring board and the semiconductor chip. Is provided with a wire for electrical connection, and a resin sealing portion for protecting the wire and the semiconductor chip is formed in the hole so as to be higher than the wiring pattern surface of the wiring board. In a laminated semiconductor device in which a plurality of semiconductor devices are laminated by solder balls mounted on external connection terminals, a solder resist for protecting the wiring pattern of the wiring board is applied on at least the wiring pattern surface of each of the semiconductor devices. In addition, the height of the solder resist is set so that the top surface of the coating surface is flush with the top surface of the resin sealing portion. It is characterized in that.

【００１８】上記の発明によれば、配線基板の配線パタ
ーンを保護するためのソルダーレジストは、塗布表面の
頂面が樹脂封止部の頂面と同一平面上となるように、そ
の高さが設定されている。According to the above invention, the solder resist for protecting the wiring pattern of the wiring board has a height such that the top surface of the coating surface is flush with the top surface of the resin sealing portion. It is set.

【００１９】すなわち、配線基板と半導体チップとの間
には電気的接続をとるためのワイヤが設けられるととも
に、樹脂封止部はこのワイヤ及び半導体チップを保護す
るために形成されるので、樹脂封止部は、配線基板の基
板の厚さよりも突出することになる。そして、上述のよ
うに、この樹脂封止部の頂面と同一平面上となるよう
に、ソルダーレジストの塗布表面の頂面を形成するとい
うことは、従来に比較してソルダーレジストを厚くする
ことになる。この結果、外部接続端子に半田ボールを搭
載する場合には、深くなったソルダーレジストのレジス
ト穴に該半田ボールを搭載することになる。したがっ
て、半田ボールの搭載位置が外部接続端子からずれるこ
とを防止できる。That is, a wire for electrical connection is provided between the wiring board and the semiconductor chip, and the resin sealing portion is formed to protect the wire and the semiconductor chip. The stop portion projects more than the thickness of the wiring board. Then, as described above, forming the top surface of the solder resist coating surface so as to be flush with the top surface of the resin encapsulation means that the solder resist is thicker than in the conventional case. become. As a result, when the solder balls are mounted on the external connection terminals, the solder balls are mounted in the deep resist holes of the solder resist. Therefore, it is possible to prevent the mounting position of the solder ball from shifting from the external connection terminal.

【００２０】また、ソルダーレジストを厚くすることに
より、半導体装置全体の剛性が上がり、機械的ストレス
に対する信頼性を向上させることができる。Further, by increasing the thickness of the solder resist, the rigidity of the entire semiconductor device can be increased and the reliability against mechanical stress can be improved.

【００２１】この結果、外部接続端子と半田ボールとの
接続における歩留りの向上を図り、これによって、製品
の信頼性を高める半導体装置及び積層型半導体装置を提
供することができる。As a result, the yield in the connection between the external connection terminals and the solder balls can be improved, thereby providing a semiconductor device and a stacked semiconductor device which improve the reliability of the product.

【００２２】一方、従来においては、樹脂封止部を形成
するときには、半導体チップが搭載される配線基板の穴
部の大きさや樹脂封止部の高さに合わせた金型を用いて
いた。しかし、これでは半導体チップの半導体チップサ
イズや、半導体チップが複数個搭載される場合にはその
深さがその都度異なるので、それに対応する金型を用意
しなければならない。すなわち、外部接続端子は樹脂封
止部よりも低いので、樹脂封止部を形成するための封止
部形成用凹部を半導体チップの種類に応じて変える必要
がある。この結果、製造工程の複雑さ及び製造コストの
増加を招いていた。On the other hand, conventionally, when forming the resin encapsulation portion, a mold has been used that matches the size of the hole portion of the wiring board on which the semiconductor chip is mounted and the height of the resin encapsulation portion. However, in this case, the semiconductor chip size of the semiconductor chip and the depth when a plurality of semiconductor chips are mounted are different each time, so a mold corresponding to it must be prepared. That is, since the external connection terminal is lower than the resin sealing portion, the sealing portion forming recess for forming the resin sealing portion needs to be changed according to the type of the semiconductor chip. As a result, the manufacturing process is complicated and the manufacturing cost is increased.

【００２３】しかし、本発明では、配線基板の配線パタ
ーンを保護するためのソルダーレジストは、塗布表面の
頂面が樹脂封止部の頂面と同一平面上となるように、そ
の高さが設定されている。このため、金型に樹脂封止部
のための封止部形成用凹部を設ける必要がなくなり、金
型は半導体チップの対向面が平面であればよい。この結
果、半導体チップの半導体チップサイズや、半導体チッ
プが複数個搭載される場合にも、影響されることなく、
同じ金型を使用することができる。However, in the present invention, the height of the solder resist for protecting the wiring pattern of the wiring board is set so that the top surface of the coating surface is flush with the top surface of the resin sealing portion. Has been done. Therefore, it is not necessary to provide the recess for forming the sealing portion for the resin sealing portion in the mold, and the mold may be a flat surface facing the semiconductor chip. As a result, even if the semiconductor chip size of the semiconductor chip or a plurality of semiconductor chips are mounted, it is not affected,
The same mold can be used.

【００２４】したがって、半導体装置に搭載する半導体
チップの大きさや数を変更しても樹脂封止のための金型
を変更する必要のない半導体装置及び積層型半導体装置
を提供することができる。Therefore, it is possible to provide a semiconductor device and a laminated semiconductor device in which it is not necessary to change the mold for resin encapsulation even if the size and the number of semiconductor chips mounted on the semiconductor device are changed.

【００２５】また、本発明の半導体装置及び積層型半導
体装置は、上記の半導体装置及び積層型半導体装置にお
いて、ソルダーレジストにおける半田ボール搭載部分の
レジスト穴は、逆円錐台状に形成されていることを特徴
としている。Further, in the semiconductor device and the laminated semiconductor device of the present invention, in the semiconductor device and the laminated semiconductor device described above, the resist hole of the solder ball mounting portion in the solder resist is formed in an inverted truncated cone shape. Is characterized by.

【００２６】上記の発明によれば、ソルダーレジストに
おける半田ボール搭載部分のレジスト穴は、逆円錐台状
に形成されている。このため、レジスト穴の開口が広い
ので、半田ボール搭載工程において、搭載位置が多少位
置ずれしても、該レジスト穴に半田ボールを落とし込む
ことができる。According to the above invention, the resist hole in the solder ball mounting portion of the solder resist is formed in an inverted truncated cone shape. Therefore, since the opening of the resist hole is wide, the solder ball can be dropped into the resist hole even if the mounting position is slightly displaced in the solder ball mounting step.

【００２７】また、レジスト穴の底部は外部接続端子の
大きさに対応して狭くすることによって、確実に半田ボ
ールを外部接続端子に接触させることができる。Further, by making the bottom of the resist hole narrow in correspondence with the size of the external connection terminal, the solder ball can be surely brought into contact with the external connection terminal.

【００２８】この結果、確実に、外部接続端子と半田ボ
ールとの接続における歩留りの向上を図り、これによっ
て、製品の信頼性を高める半導体装置及び積層型半導体
装置を提供することができる。As a result, it is possible to surely improve the yield in the connection between the external connection terminal and the solder ball, and to provide the semiconductor device and the stacked semiconductor device which improve the reliability of the product.

【００２９】また、本発明の半導体装置は、上記の半導
体装置において、複数個の半導体チップが搭載されてい
ることを特徴としている。The semiconductor device of the present invention is characterized in that, in the above-mentioned semiconductor device, a plurality of semiconductor chips are mounted.

【００３０】さらに、本発明の積層型半導体装置は、上
記の積層型半導体装置において、ソル 複数個積層され
た半導体装置のうちのいずれかは、１個の半導体装置に
複数個の半導体チップを搭載したものからなっているこ
とを特徴としている。Further, in the laminated semiconductor device of the present invention, in the laminated semiconductor device described above, one of the semiconductor devices in which a plurality of solders are laminated is mounted with a plurality of semiconductor chips on one semiconductor device. It is characterized by consisting of

【００３１】上記の発明によれば、上記の半導体装置、
又は複数個積層された半導体装置のうちのいずれかは、
１個の半導体装置に複数個の半導体チップを搭載したも
のからなっているので、例えばフラッシュメモリのメモ
リ容量を増やすために１個の半導体装置に複数個の半導
体チップを形成した場合においても、外部接続端子と半
田ボールとの接続における歩留りの向上を図り、製品の
信頼性を高めるとともに、半導体装置に搭載する半導体
チップの大きさや数を変更しても樹脂封止のための金型
を変更する必要のない半導体装置及び積層型半導体装置
を提供することができる。According to the above invention, the above semiconductor device,
Or any one of a plurality of stacked semiconductor devices,
Since a plurality of semiconductor chips are mounted on one semiconductor device, even if a plurality of semiconductor chips are formed on one semiconductor device to increase the memory capacity of a flash memory, for example, external The yield of connecting terminals and solder balls is improved, the reliability of the product is improved, and the mold for resin encapsulation is changed even if the size and number of semiconductor chips mounted on the semiconductor device are changed. An unnecessary semiconductor device and a stacked semiconductor device can be provided.

【００３２】また、本発明の半導体装置の製造方法は、
上記課題を解決するために、外部接続端子を有する配線
基板の穴部に半導体チップを搭載し、上記配線基板と半
導体チップとの間に電気的接続をとるためのワイヤを設
け、かつ上記穴部にはワイヤ及び半導体チップを保護す
るための樹脂封止部を配線基板の配線パターン表面より
も高くなるように形成した半導体装置の製造方法におい
て、上記配線基板の配線パターンを保護するためのソル
ダーレジストを少なくとも配線パターン表面に塗布する
工程を含むとともに、上記ソルダーレジストの塗布工程
において、ソルダーレジストを、その塗布表面の頂面が
樹脂封止部の頂面と同一平面上となるように、その高さ
を調整して形成することを特徴としている。The semiconductor device manufacturing method of the present invention is
In order to solve the above problems, a semiconductor chip is mounted in a hole portion of a wiring board having an external connection terminal, a wire for electrical connection is provided between the wiring board and the semiconductor chip, and the hole portion is provided. In a method for manufacturing a semiconductor device, in which a resin sealing portion for protecting wires and a semiconductor chip is formed to be higher than a wiring pattern surface of a wiring board, a solder resist for protecting the wiring pattern of the wiring board is provided. In addition to the step of applying at least the wiring pattern surface to the surface of the wiring pattern, in the step of applying the solder resist, the solder resist is applied so that the top surface of the application surface is flush with the top surface of the resin sealing portion. The feature is that it is formed by adjusting the height.

【００３３】また、本発明の積層型半導体装置の製造方
法は、上記課題を解決するために、外部接続端子を有す
る配線基板の穴部に半導体チップを搭載し、上記配線基
板と半導体チップとの間に電気的接続をとるためのワイ
ヤを設け、かつ上記穴部にはワイヤ及び半導体チップを
保護するための樹脂封止部を配線基板の配線パターンよ
りも高くなるように形成した半導体装置を外部接続端子
に搭載された半田ボールにより複数個積層する積層型半
導体装置の製造方法において、上記各半導体装置の配線
基板の配線パターンを保護するためのソルダーレジスト
を少なくとも配線表面に塗布する工程を含むとともに、
上記ソルダーレジストの塗布工程において、ソルダーレ
ジストを、その塗布表面の頂面が樹脂封止部の頂面と同
一平面上となるように、その高さを調整して形成するこ
とを特徴としている。Further, in order to solve the above-mentioned problems, the method for manufacturing a laminated semiconductor device of the present invention mounts a semiconductor chip in a hole of a wiring board having an external connection terminal, and connects the wiring board and the semiconductor chip to each other. A semiconductor device in which a wire for electrical connection is provided between the semiconductor device and a resin sealing portion for protecting the wire and the semiconductor chip is formed in the hole so as to be higher than the wiring pattern of the wiring board A method of manufacturing a stacked semiconductor device in which a plurality of solder balls are stacked by using a solder ball mounted on a connection terminal, including a step of applying at least a solder resist for protecting a wiring pattern of a wiring board of each of the semiconductor devices to a wiring surface. ,
In the step of applying the solder resist, the height of the solder resist is adjusted so that the top surface of the application surface is flush with the top surface of the resin sealing portion.

【００３４】上記の発明によれば、ソルダーレジストの
塗布工程において、ソルダーレジストを、その塗布表面
の頂面が樹脂封止部の頂面と同一平面上となるように、
その高さを調整して形成する。According to the above invention, in the step of applying the solder resist, the solder resist is applied such that the top surface of the application surface is flush with the top surface of the resin sealing portion.
It is formed by adjusting its height.

【００３５】このように、樹脂封止部の頂面と同一平面
上となるように、ソルダーレジストの塗布表面の頂面を
形成するということは、従来に比較してソルダーレジス
トを厚くすることになる。この結果、外部接続端子に半
田ボールを搭載する場合に、深くなったソルダーレジス
トのレジスト穴に該半田ボールを搭載することになる。
したがって、半田ボールの搭載位置が外部接続端子から
ずれることを防止できる。As described above, forming the top surface of the solder resist application surface so as to be flush with the top surface of the resin sealing portion means making the solder resist thicker than in the conventional case. Become. As a result, when solder balls are mounted on the external connection terminals, the solder balls are mounted in the deeper resist holes of the solder resist.
Therefore, it is possible to prevent the mounting position of the solder ball from shifting from the external connection terminal.

【００３６】この結果、外部接続端子と半田ボールとの
接続における歩留りの向上を図り、これによって、製品
の信頼性を高める半導体装置及び積層型半導体装置を提
供することができる。As a result, the yield in the connection between the external connection terminal and the solder ball can be improved, thereby providing the semiconductor device and the stacked semiconductor device which improve the reliability of the product.

【００３７】また、樹脂封止部の頂面と同一平面上とな
るように、ソルダーレジストの塗布表面の頂面を形成す
るので、金型に樹脂封止部のための封止部形成用凹部を
設ける必要がなくなり、金型は半導体チップの対向面が
平面であればよい。この結果、半導体チップの半導体チ
ップサイズや、半導体チップが複数個搭載される場合に
も、影響されることなく、同じ金型を使用することがで
きる。Further, since the top surface of the solder resist coating surface is formed so as to be flush with the top surface of the resin sealing portion, the sealing portion forming recess for the resin sealing portion is formed in the mold. Need not be provided, and the mold may have a flat surface facing the semiconductor chip. As a result, the same die can be used without being affected by the semiconductor chip size of the semiconductor chip or when a plurality of semiconductor chips are mounted.

【００３８】したがって、半導体装置に搭載する半導体
チップの大きさや数を変更しても樹脂封止のための金型
を変更する必要のない半導体装置の製造方法及び積層型
半導体装置の製造方法を提供することができる。Therefore, there is provided a method of manufacturing a semiconductor device and a method of manufacturing a stacked semiconductor device in which the mold for resin encapsulation does not need to be changed even if the size and number of semiconductor chips mounted on the semiconductor device are changed. can do.

【００３９】[0039]

【発明の実施の形態】本発明の実施の一形態について図
１ないし図１０に基づいて説明すれば、以下の通りであ
る。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to FIGS. 1 to 10.

【００４０】本実施の形態の積層型半導体装置は、図１
に示すように、半導体装置１…が４段に積層されたもの
からなっている。ただし、必ずしもこれに限らず、他の
複数個の段数に積層されたものであってもよい。The stacked semiconductor device according to this embodiment is shown in FIG.
As shown in FIG. 1, the semiconductor devices 1 ... Are laminated in four stages. However, the number of layers is not limited to this, and the layers may be laminated in other plural numbers.

【００４１】上記の半導体装置１には、図２（ａ）
（ｂ）（ｃ）に示すように、配線基板２の略中央位置に
おいて略矩形に穿設された穴部としての貫通孔部２ａの
内部に半導体チップ３が樹脂封止部４により封止された
状態で設けられいる。したがって、本実施の形態の半導
体装置１では、半導体チップ３が配線基板２の略厚さの
範囲内に収められているので、半導体装置１の薄型化を
図れるものとなっている。このことは、この半導体装置
１…を積層した場合にさらに全体の薄型化を図れるもの
となる。The above semiconductor device 1 has the structure shown in FIG.
As shown in (b) and (c), the semiconductor chip 3 is sealed by the resin sealing portion 4 inside the through hole portion 2 a as a hole portion formed in a substantially rectangular shape at a substantially central position of the wiring board 2. It is provided in a closed state. Therefore, in the semiconductor device 1 of the present embodiment, the semiconductor chip 3 is housed within the range of the thickness of the wiring board 2, so that the semiconductor device 1 can be made thinner. This makes it possible to further reduce the overall thickness when the semiconductor devices 1 ... Are stacked.

【００４２】上記半導体チップ３としては、例えば、Ｃ
ＰＵ（Central Processing Unit)やメモリ等の集積回路
（ＬＳＩ:Large Scaled Integrated circuit）が挙げら
れる。The semiconductor chip 3 is, for example, C
An integrated circuit (LSI: Large Scaled Integrated circuit) such as a PU (Central Processing Unit) and a memory can be used.

【００４３】上記の半導体チップ３からはワイヤボンド
法により接続されるワイヤとしてのＡｕワイヤ５…が配
線基板２の裏面側に形成されたターミナル部６に延びて
いる。配線基板２のターミナル部６からは外方に延びる
Ｃｕからなる配線パターン７が配されているとともに、
この配線パターン７の先端は配線基板２の外部接続端子
としての裏面ランド部８ａにまで延びている。この裏面
ランド部８ａは、半導体装置１の外形周辺に近い位置に
形成されている。From the semiconductor chip 3 described above, Au wires 5 ... As wires connected by the wire bonding method extend to the terminal portion 6 formed on the back surface side of the wiring board 2. A wiring pattern 7 made of Cu extending outward from the terminal portion 6 of the wiring board 2 is arranged, and
The tip of the wiring pattern 7 extends to the back surface land portion 8a as an external connection terminal of the wiring board 2. The back surface land portion 8 a is formed at a position close to the outer periphery of the semiconductor device 1.

【００４４】上記の配線基板２における裏面ランド部８
ａの位置には、この配線基板２を貫通するスルーホール
部９が形成されており、このスルーホール部９には、導
電性金属が充填されている。したがって、この導電性金
属における配線基板２における裏面の露出部が裏面ラン
ド部８ａとなる一方、配線基板２における表面の露出部
が外部接続端子としての表面ランド部８ｂとなる。ま
た、これによって、配線基板２における裏面ランド部８
ａと表面ランド部８ｂとが電気的に接続されるものとな
っている。Back surface land portion 8 in the wiring board 2 described above.
A through hole portion 9 penetrating the wiring board 2 is formed at a position a, and the through hole portion 9 is filled with a conductive metal. Therefore, the exposed portion of the back surface of wiring board 2 in this conductive metal serves as back surface land portion 8a, while the exposed portion of the surface of wiring board 2 serves as front surface land portion 8b as an external connection terminal. Further, as a result, the back surface land portion 8 of the wiring board 2 is
a is electrically connected to the front surface land portion 8b.

【００４５】上記の配線基板２における裏面ランド部８
ａには、例えば半田ボール１０が固着されており、積層
する半導体装置１・１間や外部との接続に使用されるも
のとなっている。Backside land portion 8 of the wiring board 2
For example, a solder ball 10 is fixed to a, and is used for connection between the stacked semiconductor devices 1 and 1 and to the outside.

【００４６】上記構成の半導体装置１及び積層型半導体
装置の製造方法について図３（ａ）〜（ｄ）に基づいて
説明する。なお、同図（ａ）〜（ｄ）では、１個の半導
体装置１についての製造方法の説明を行なうが、実際に
は、平面的に多数個並べた状態で半導体装置１…が形成
されており、同時に全ての半導体装置１…を製造し、そ
れら多数の半導体装置１…が完成した時点でダイシング
等により個片化されて各半導体装置１が得られる。A method of manufacturing the semiconductor device 1 and the stacked semiconductor device having the above-mentioned structures will be described with reference to FIGS. Although the manufacturing method for one semiconductor device 1 will be described with reference to FIGS. 1A to 1D, in reality, the semiconductor devices 1 are formed in a state where a large number of semiconductor devices 1 are arranged side by side. At the same time, all the semiconductor devices 1 ... Are manufactured, and when the large number of semiconductor devices 1 ... Are completed, they are diced into individual pieces to obtain the respective semiconductor devices 1.

【００４７】先ず、図３（ａ）に示すように、配線基板
２を用意する。この配線基板２は、以下のようにして形
成されている。First, as shown in FIG. 3A, the wiring board 2 is prepared. The wiring board 2 is formed as follows.

【００４８】先ず、例えば厚さ０．０６ｍｍ〜０．１ｍ
ｍのガラスクロス入りエポキシ材からなる絶縁基板を用
いてこの絶縁基板に予めＣｕからなる各配線パターン
７、スルーホール部９、裏面ランド部８ａ及び表面ラン
ド部８ｂを形成する。また、上記配線基板２における裏
面ランド部８ａ、表面ランド部８及びワイヤボンド用の
ターミナル部６以外の配線にはソルダーレジスト(Solde
r Resist) １１を塗布し、これによって各配線パターン
７を保護する。なお、上記のソルダーレジスト１１は、
半田ボール１０等の半田が配線パターン７に付着するの
を防止するための有機保護膜である。First, for example, the thickness is 0.06 mm to 0.1 m.
By using an insulating substrate made of epoxy resin containing glass cloth of m, each wiring pattern 7 made of Cu, the through hole portion 9, the back surface land portion 8a and the front surface land portion 8b are formed in advance on this insulating substrate. In addition, a solder resist (Solde) is applied to wiring other than the back surface land portion 8a, the front surface land portion 8 and the terminal portion 6 for wire bonding in the wiring board 2.
r Resist) 11 is applied to protect each wiring pattern 7. In addition, the solder resist 11 is
It is an organic protective film for preventing the solder such as the solder balls 10 from adhering to the wiring pattern 7.

【００４９】ここで、ソルダーレジスト１１の厚さは、
一般的には、例えば１０〜３０μｍであるが、本実施の
形態では、樹脂封止部４の高さに合わせて例えば約９０
μｍとしている。なお、このソルダーレジスト１１の詳
細については後述する。Here, the thickness of the solder resist 11 is
Generally, it is, for example, 10 to 30 μm, but in the present embodiment, it is, for example, about 90 according to the height of the resin sealing portion 4.
μm. The details of the solder resist 11 will be described later.

【００５０】次いで、上記のように形成した配線基板２
の中央部に貫通孔部２ａをルーター又は金型等にて穴あ
け加工する。Next, the wiring board 2 formed as described above
The through hole 2a is formed in the center of the hole using a router or a mold.

【００５１】その後、貫通孔部２ａを含めて配線基板２
の裏面に予めフィルム２１を貼り付け、上記フィルム２
１上の貫通孔部２ａ内に半導体チップ３を搭載する。こ
のフィルム２１は、半導体装置１の組立の各工程での熱
履歴に対して十分な耐熱性を有するものが望ましい。ま
た、フィルム２１は、半導体チップ３を固定するととも
に配線基板２に容易に貼り付けることができるように、
片面に接着成分を備えたものが望ましい。After that, the wiring board 2 including the through holes 2a is also included.
The film 21 is previously attached to the back surface of the
The semiconductor chip 3 is mounted in the through hole portion 2 a on the upper part 1. It is desirable that the film 21 has sufficient heat resistance against heat history in each step of assembling the semiconductor device 1. Further, the film 21 fixes the semiconductor chip 3 and can be easily attached to the wiring board 2.
It is desirable that one side has an adhesive component.

【００５２】次に、図３（ｂ）に示すように、配線基板
２のターミナル部６と半導体チップ３との間をワイヤボ
ンド法つまりＡｕワイヤ５により接続する。その際、半
導体装置１を薄型にするために、例えば、超低ループの
ワイヤボンド法を用いるのが好ましい。このワイヤボン
ド法を用いると半導体チップ３と配線基板２との接続に
柔軟性を備えさせることができる。また、例えば、フリ
ップチップボンディング法やシングルポイントボンディ
ング法等の他の接続方法を用いたときは、半導体装置１
３の種類毎に配線基板２の配線設計を行う必要がある
が、ワイヤボンド法を用いるとチップシュリンク等によ
る半導体チップ３のパッドピッチの変更や、メモリ等の
端子配列が標準化された半導体チップ３等の使用を理由
とする新たな基板設計を行う必要が無い。Next, as shown in FIG. 3B, the terminal portion 6 of the wiring board 2 and the semiconductor chip 3 are connected by the wire bonding method, that is, the Au wire 5. At that time, in order to make the semiconductor device 1 thin, it is preferable to use, for example, an ultra-low loop wire bonding method. By using this wire bonding method, flexibility can be provided in the connection between the semiconductor chip 3 and the wiring board 2. Further, for example, when another connection method such as a flip chip bonding method or a single point bonding method is used, the semiconductor device 1
Although it is necessary to design the wiring of the wiring substrate 2 for each type of the semiconductor chips 3, if the wire bonding method is used, the pad pitch of the semiconductor chip 3 is changed by a chip shrink or the like, and the semiconductor chip 3 having a standardized terminal arrangement such as a memory is used. It is not necessary to design a new board due to the use of the above.

【００５３】次に、図３（ｃ）に示すように、金型２２
を用いて半導体チップ３及びＡｕワイヤ５を樹脂にて封
止すべく樹脂封止部４を形成する。この樹脂封止に際し
ては、従来より用いられているトランスファーモールド
法を用いて、半導体チップ３の回路形成面を片面封止す
る。ここで、本実施の形態では、この樹脂封止に使用さ
れる金型２２は、同図（ｃ）に示すように、半導体チッ
プ３の対向面における全ての面が平面にて構成されてい
る。すなわち、本実施の形態では、ソルダーレジスト１
１の高さを樹脂封止部４の高さに合わせてあるので、樹
脂封止に際しては、配線基板２の貫通孔部２ａの周囲に
形成されたソルダーレジスト１１を堰として、このソル
ダーレジスト１１内に金型２２の注入口２２ａを通して
樹脂を注入すればよい。Next, as shown in FIG. 3C, the mold 22
The resin encapsulation portion 4 is formed to encapsulate the semiconductor chip 3 and the Au wire 5 with resin by using. At the time of this resin sealing, the circuit forming surface of the semiconductor chip 3 is sealed on one side by using a conventionally used transfer molding method. Here, in the present embodiment, in the mold 22 used for this resin encapsulation, as shown in FIG. 3C, all the surfaces of the facing surface of the semiconductor chip 3 are flat. . That is, in the present embodiment, the solder resist 1
Since the height of 1 is adjusted to the height of the resin sealing portion 4, the solder resist 11 formed around the through hole portion 2a of the wiring substrate 2 is used as a weir during resin sealing. Resin may be injected into the inside through the injection port 22a of the mold 22.

【００５４】次いで、注入した樹脂が硬化した後、図３
（ｄ）に示すように、金型２２を外す。さらに、樹脂封
止面と同一面側の裏面ランド部８ａに、半田ボール１０
…を搭載する。なお、半田ボール１０を搭載する代わり
に、裏面ランド部８ａに半田ペーストを印刷した後、リ
フロー（加熱）により半田を半球状に形成させて半田ボ
ール１０を形成することも可能である。Then, after the injected resin is cured, FIG.
As shown in (d), the mold 22 is removed. Further, the solder balls 10 are provided on the back surface land portion 8a on the same surface as the resin sealing surface.
... is equipped with. Instead of mounting the solder balls 10, it is also possible to print the solder paste on the back surface land portion 8a and then form the solder balls in a hemispherical shape by reflow (heating) to form the solder balls 10.

【００５５】その後、同図（ｄ）に示すように、フィル
ム２１を剥がす。このように、本実施の形態の半導体装
置１では、半導体チップ３の裏面に基板を有していない
ので、半導体装置１を例えば厚み約０．２ｍｍ〜０．３
ｍｍとなるように薄く形成することが可能となる。Then, the film 21 is peeled off as shown in FIG. As described above, since the semiconductor device 1 of the present embodiment does not have the substrate on the back surface of the semiconductor chip 3, the semiconductor device 1 has a thickness of, for example, about 0.2 mm to 0.3 mm.
It becomes possible to form thinly so that it may become mm.

【００５６】次いで、例えばダイシングにより多数の半
導体装置１…を個片化する。なお、多数の半導体装置１
…を個片化する方法は、ダイシング法に限定されるもの
ではなく、例えばルーターや金型による切断も可能であ
る。Next, a large number of semiconductor devices 1 ... Are singulated by, for example, dicing. A large number of semiconductor devices 1
The method for separating the individual pieces is not limited to the dicing method, and for example, cutting with a router or a metal mold is also possible.

【００５７】その後、リフロー装置(Reflow Soldering
Equipment)により上記の半導体装置１を複数個積層する
ことによって、図１に示すように、積層型半導体装置を
製造することができる。After that, a reflow device (Reflow Soldering)
By stacking a plurality of the above-mentioned semiconductor devices 1 with (Equipment), a stacked semiconductor device can be manufactured as shown in FIG.

【００５８】次に、本実施の形態において特徴を有する
ソルダーレジスト１１について詳述する。Next, the solder resist 11 having the features of the present embodiment will be described in detail.

【００５９】本実施の形態では、前述したように、各半
導体装置１における配線基板２を保護するためのソルダ
ーレジスト１１は、塗布表面の頂面が樹脂封止部４の頂
面と同一平面上となるようにその高さが設定されてい
る。なお、樹脂封止部４の頂面は、半導体チップ３及び
Ａｕワイヤ５の封止に最低限必要な厚みに形成する必要
があるので、配線基板２よりも表面側に突出したものと
なる。In the present embodiment, as described above, the solder resist 11 for protecting the wiring substrate 2 in each semiconductor device 1 has the top surface of the coating surface flush with the top surface of the resin sealing portion 4. The height is set so that The top surface of the resin encapsulation portion 4 needs to be formed to have a minimum thickness necessary for encapsulating the semiconductor chip 3 and the Au wire 5, and therefore, the top surface of the resin encapsulation portion 4 projects beyond the wiring board 2.

【００６０】具体的には、図４（ａ）に示すように、ソ
ルダーレジスト１１の配線基板２への塗布工程は、樹脂
封止部４の形成工程よりも先に行われるので、ソルダー
レジスト１１の高さとして樹脂封止部４の必要高さを確
保するように、ソルダーレジスト１１を形成しておく。
そして、このソルダーレジスト１１に、底面が平面状に
形成された金型２２を載置して、前記貫通孔部２ａに樹
脂を注入することにより、樹脂封止部４の頂面がソルダ
ーレジスト１１の塗布表面の頂面と同一平面となるよう
に樹脂封止部４が形成される。Specifically, as shown in FIG. 4A, since the step of applying the solder resist 11 to the wiring board 2 is performed before the step of forming the resin sealing portion 4, the solder resist 11 is formed. The solder resist 11 is formed in advance so as to secure the required height of the resin sealing portion 4 as the height.
Then, a mold 22 having a flat bottom surface is placed on the solder resist 11, and resin is injected into the through hole portion 2a, so that the top surface of the resin sealing portion 4 is solder resist 11. The resin sealing portion 4 is formed so as to be flush with the top surface of the application surface of.

【００６１】このことは、半導体チップサイズの小さい
半導体チップ３ａを有する半導体装置１において樹脂封
止部４を形成するときに用いる金型２２が、図４（ｂ）
に示すように、半導体チップサイズの大きい半導体チッ
プ３ａを有する半導体装置１において樹脂封止部４を形
成するときに用いる金型２２を共用できることになる。
また、図４（ｃ）に示すように、２層からなる半導体チ
ップ３ｃを有する半導体装置１において樹脂封止部４を
形成するときにもこの金型２２を共用することができ
る。すなわち、２層からなる半導体チップ３ｃを有する
半導体装置１においては、樹脂封止部４の高さがさらに
高くなる。しかし、本実施の形態では、このように樹脂
封止部４が高くなっても、金型２２を共用して使用する
ことができる。This means that the mold 22 used when forming the resin sealing portion 4 in the semiconductor device 1 having the semiconductor chip 3a having a small semiconductor chip size is as shown in FIG.
As shown in, the mold 22 used when forming the resin sealing portion 4 can be shared in the semiconductor device 1 having the semiconductor chip 3a having a large semiconductor chip size.
Further, as shown in FIG. 4C, the mold 22 can be shared when the resin sealing portion 4 is formed in the semiconductor device 1 having the semiconductor chip 3c composed of two layers. That is, in the semiconductor device 1 having the semiconductor chip 3c composed of two layers, the height of the resin sealing portion 4 is further increased. However, in the present embodiment, the mold 22 can be shared and used even when the resin sealing portion 4 is thus raised.

【００６２】この結果、本実施の形態では、各種の半導
体装置１の樹脂封止部４を形成する場合には、１種類の
金型２２にて全ての半導体チップ３ａ・３ｂ・３ｃに対
応する樹脂封止部４を形成することができるので、半導
体チップ３の大きさに伴って金型２２を変える必要がな
い。この結果、製造の煩雑さの回避及び製造コストの削
減を図ることができる。As a result, in the present embodiment, when the resin sealing portion 4 of various semiconductor devices 1 is formed, one type of die 22 corresponds to all the semiconductor chips 3a, 3b, 3c. Since the resin sealing portion 4 can be formed, it is not necessary to change the mold 22 according to the size of the semiconductor chip 3. As a result, it is possible to avoid the complexity of manufacturing and reduce the manufacturing cost.

【００６３】この金型２２にて樹脂封止部４を形成する
ときには、例えば、同図（ａ）に示すように、先ず、硬
化したソルダーレジスト１１の上に金型２２を載置した
後、金型２２の略中央に形成された注入口２２ａから樹
脂を注入し、金型２２の下方に十分に樹脂を充填する。
次いで、樹脂が硬化したのを見計らって金型２２を脱型
することにより、樹脂封止部４が形成される。そして、
図５に示すように、ソルダーレジスト１１における、裏
面ランド部８ａ…が露出する部分に半田ボール１０…を
搭載し、前記裏面に貼着していたフィルム２１を剥がす
ことにより、前記図２（ａ）（ｂ）（ｃ）に示す半導体
装置１が完成する。When the resin sealing portion 4 is formed by the mold 22, for example, as shown in FIG. 6A, first, the mold 22 is placed on the cured solder resist 11, and then the mold 22 is placed. The resin is injected from an injection port 22a formed at the substantially center of the mold 22, and the resin is sufficiently filled below the mold 22.
Next, the resin 22 is removed by observing that the resin has hardened, whereby the resin sealing portion 4 is formed. And
As shown in FIG. 5, the solder balls 11 are mounted on the portions of the solder resist 11 where the back surface land portions 8a are exposed, and the film 21 attached to the back surface is peeled off to remove the solder balls 10. The semiconductor device 1 shown in (b) and (c) is completed.

【００６４】ここで、上記のソルダーレジスト１１を従
来よりも高く形成したことは、半田ボール１０の位置ず
れの改善を図ることにも繋がる。すなわち、比較例であ
る図６に示すように、ソルダーレジスト１１の高さが低
い場合には、半田ボール１０を搭載した後、半田ボール
１０をリフローするときに、半田ボール１０の位置がず
れることがある。すなわち、半田ボール１０を搭載して
からリフロー装置にかけるまでに半田ボール１０が搭載
した位置からずれることがある。Here, forming the solder resist 11 higher than the conventional one also leads to the improvement of the positional deviation of the solder ball 10. That is, as shown in FIG. 6 which is a comparative example, when the height of the solder resist 11 is low, the position of the solder ball 10 may shift when the solder ball 10 is reflowed after mounting the solder ball 10. There is. That is, the solder ball 10 may be displaced from the mounted position after the solder ball 10 is mounted and before it is applied to the reflow device.

【００６５】このような半田ボール１０が裏面ランド部
８ａ及び表面ランド部８ｂに対して位置ずれを起こすと
導通不良や実装強度、及び疲労破壊といった接続信頼性
の低下を招き、半導体装置１の歩留りの低下を招くこと
になる。この点、本実施の形態では、図７に示すよう
に、半田ボール１０…が搭載されるソルダーレジスト１
１のレジスト穴１１ａが深いので、半田ボール１０のリ
フローに際して、半田ボール１０…が移動するというこ
とがない。したがって、半田ボール１０が確実に裏面ラ
ンド部８ａに接続されることになり、半導体装置１の歩
留りの向上を図ることができる。If the solder balls 10 are displaced relative to the back surface land portion 8a and the front surface land portion 8b, the connection reliability such as poor conduction, mounting strength, and fatigue damage is deteriorated, and the yield of the semiconductor device 1 is increased. Will be reduced. In this respect, in the present embodiment, as shown in FIG. 7, the solder resist 1 on which the solder balls 10 ... Are mounted.
Since the first resist hole 11a is deep, the solder balls 10 do not move during reflow of the solder balls 10. Therefore, the solder balls 10 are surely connected to the back surface land portion 8a, and the yield of the semiconductor device 1 can be improved.

【００６６】ここで、上記のソルダーレジスト１１のレ
ジスト穴１１ａは、その壁面を垂直にするのが一般的で
ある。しかしながら、必ずしもこれに限らず、例えば、
図８に示すように、壁面を逆円錐台状に形成したレジス
ト凹部１１ｂとすることも可能である。これによって、
半田ボール１０…の位置ずれをより確実に防止すること
ができる。なお、このレジスト穴１１ａの壁面を逆円錐
台状にするために、例えば、レーザやエッチッグにより
行なうことができる。The wall surface of the resist hole 11a of the solder resist 11 is generally vertical. However, it is not limited to this, for example,
As shown in FIG. 8, it is also possible to form a resist recess 11b whose wall surface is formed into an inverted truncated cone shape. by this,
It is possible to more reliably prevent the displacement of the solder balls 10 ... In addition, in order to make the wall surface of the resist hole 11a into an inverted truncated cone shape, for example, laser or etching can be used.

【００６７】このように、本実施の形態の半導体装置１
は、裏面ランド部８ａ及び表面ランド部８ｂを有する配
線基板２の貫通孔部２ａに半導体チップ３が搭載される
一方、配線基板２と半導体チップ３との間には電気的接
続をとるためのＡｕワイヤ５が設けられる。また、貫通
孔部２ａにはＡｕワイヤ５及び半導体チップ３を保護す
るための樹脂封止部４が配線基板２の配線パターン７の
表面よりも高くなるように形成されている。そして、積
層型半導体装置は、これら半導体装置１…を、裏面ラン
ド部８ａ及び表面ランド部８ｂに搭載された半田ボール
１０…により複数個積層してなっている。As described above, the semiconductor device 1 of the present embodiment
Is for mounting the semiconductor chip 3 in the through hole portion 2a of the wiring substrate 2 having the back surface land portion 8a and the front surface land portion 8b, and for electrically connecting the wiring substrate 2 and the semiconductor chip 3 to each other. An Au wire 5 is provided. Further, a resin sealing portion 4 for protecting the Au wire 5 and the semiconductor chip 3 is formed in the through hole portion 2 a so as to be higher than the surface of the wiring pattern 7 of the wiring board 2. The laminated semiconductor device is formed by laminating a plurality of these semiconductor devices 1 ... With solder balls 10 mounted on the back surface land portion 8a and the front surface land portion 8b.

【００６８】上記の各半導体装置１…には、配線基板２
の配線パターン７を保護するためのソルダーレジスト１
１が少なくとも表面に塗布されているとともに、ソルダ
ーレジスト１１は、塗布表面の頂面が樹脂封止部４の頂
面と同一平面上となるように、その高さが設定されてい
る。Each of the semiconductor devices 1 ... Has a wiring board 2
Solder resist 1 for protecting the wiring pattern 7 of
1 is applied to at least the surface, and the height of the solder resist 11 is set such that the top surface of the application surface is flush with the top surface of the resin sealing portion 4.

【００６９】すなわち、配線基板２と半導体チップ３と
の間には電気的接続をとるためのＡｕワイヤ５が設けら
れるとともに、樹脂封止部４はこのＡｕワイヤ５及び半
導体チップ３を保護するために形成されるので、樹脂封
止部４は配線基板２の絶縁基板の厚さよりも突出するこ
とになる。そして、上述のように、この樹脂封止部４の
頂面と同一平面上となるように、ソルダーレジスト１１
の塗布表面の頂面を形成するということは、従来に比較
してソルダーレジスト１１を厚くすることになる。この
結果、裏面ランド部８ａ及び表面ランド部８ｂに半田ボ
ール１０を搭載する場合には、深くなったソルダーレジ
スト１１のレジスト穴１１ａに該半田ボール１０を搭載
することになる。したがって、半田ボール１０の搭載位
置が裏面ランド部８ａ及び表面ランド部８ｂからずれる
ことを防止できる。That is, the Au wire 5 for electrical connection is provided between the wiring board 2 and the semiconductor chip 3, and the resin sealing portion 4 protects the Au wire 5 and the semiconductor chip 3. Therefore, the resin sealing portion 4 projects more than the thickness of the insulating substrate of the wiring substrate 2. Then, as described above, the solder resist 11 is placed on the same plane as the top surface of the resin sealing portion 4.
Forming the top surface of the coating surface of (1) means making the solder resist 11 thicker than in the conventional case. As a result, when the solder ball 10 is mounted on the back surface land portion 8a and the front surface land portion 8b, the solder ball 10 is mounted in the deepened resist hole 11a of the solder resist 11. Therefore, the mounting position of the solder ball 10 can be prevented from deviating from the back surface land portion 8a and the front surface land portion 8b.

【００７０】この結果、裏面ランド部８ａ及び表面ラン
ド部８ｂと半田ボール１０…との接続における歩留りの
向上を図り、これによって、製品の信頼性を高める半導
体装置１及び積層型半導体装置を提供することができ
る。As a result, the yield in the connection between the back surface land portion 8a and the front surface land portion 8b and the solder balls 10 is improved, thereby providing the semiconductor device 1 and the stacked semiconductor device which improve the reliability of the product. be able to.

【００７１】一方、従来においては、樹脂封止部４を形
成するときには、半導体チップ３が搭載される配線基板
２の貫通孔部２ａの大きさや樹脂封止部４の高さに合わ
せた金型を用いていた。しかし、これでは半導体チップ
３の半導体チップサイズや、半導体チップ３が複数個搭
載される場合にはその深さがその都度異なるので、それ
に対応する金型を用意しなければならない。すなわち、
裏面ランド部８ａ及び表面ランド部８ｂは樹脂封止部４
よりも高さが低いので、樹脂封止部４を形成するための
封止部形成用凹部を半導体チップ３の種類に応じて変え
る必要がある。この結果、製造工程の複雑さ及び製造コ
ストの増加を招いていた。On the other hand, in the prior art, when the resin encapsulation portion 4 is formed, a metal mold matching the size of the through hole portion 2a of the wiring board 2 on which the semiconductor chip 3 is mounted and the height of the resin encapsulation portion 4 is formed. Was used. However, in this case, since the semiconductor chip size of the semiconductor chip 3 and the depth of the semiconductor chip 3 when a plurality of semiconductor chips 3 are mounted are different each time, it is necessary to prepare a mold corresponding thereto. That is,
The back surface land portion 8a and the front surface land portion 8b are the resin sealing portion 4.
Since the height is lower than that, it is necessary to change the sealing portion forming recess for forming the resin sealing portion 4 according to the type of the semiconductor chip 3. As a result, the manufacturing process is complicated and the manufacturing cost is increased.

【００７２】しかし、本実施の形態では、配線基板２を
保護するためのソルダーレジスト１１は、塗布表面の頂
面が樹脂封止部４の頂面と同一平面上となるように、そ
の高さが設定されている。このため、金型２２に樹脂封
止部４のための封止部形成用凹部を設ける必要がなくな
り、金型２２は半導体チップ３の対向面が平面であれば
よい。この結果、半導体チップ３の半導体チップサイズ
や、半導体チップ３が複数個搭載される場合にも、影響
されることなく、同じ金型２２を使用することができ
る。However, in the present embodiment, the solder resist 11 for protecting the wiring board 2 has its height such that the top surface of the coating surface is flush with the top surface of the resin sealing portion 4. Is set. Therefore, it is not necessary to provide the mold 22 with the recess for forming the sealing portion for the resin sealing portion 4, and the mold 22 only needs to have a flat surface facing the semiconductor chip 3. As a result, the same die 22 can be used without being affected by the semiconductor chip size of the semiconductor chip 3 or when a plurality of semiconductor chips 3 are mounted.

【００７３】したがって、半導体装置１に搭載する半導
体チップ３の大きさや数を変更しても樹脂封止のための
金型２２を変更する必要のない半導体装置１及び積層型
半導体装置を提供することができる。Therefore, it is possible to provide the semiconductor device 1 and the stacked semiconductor device in which the die 22 for resin encapsulation does not need to be changed even if the size and the number of the semiconductor chips 3 mounted on the semiconductor device 1 are changed. You can

【００７４】また、ソルダーレジスト１１の形成工程
は、半導体装置１の配線基板２を製造する工程において
欠くことのできない工程であり、この工程において、ソ
ルダーレジスト１１の高さを高くするのは容易にできる
ことである。すなわち、他の工程を増加することもな
く、かつ他の部品を新たに設けるわけではない。したが
って、製造工程が煩雑になるということがなく、製造コ
ストの増加も殆どない。The step of forming the solder resist 11 is an essential step in the step of manufacturing the wiring board 2 of the semiconductor device 1. In this step, it is easy to increase the height of the solder resist 11. It is possible. That is, the number of other steps is not increased and other parts are not newly provided. Therefore, the manufacturing process does not become complicated, and the manufacturing cost hardly increases.

【００７５】さらに、ソルダーレジスト１１と樹脂封止
部４とが一体化されることによって、半導体装置１の強
度が増加するメリットもある。また、ソルダーレジスト
１１を厚くすることにより、半導体装置１全体の剛性が
上がり、機械的ストレスに対する信頼性を向上させるこ
とができる。すなわち、ソルダーレジスト１１が薄い場
合には、樹脂封止部４は剛性があるが、基板のみの部分
は剛性が弱く折れ曲がる可能性がある。Furthermore, there is an advantage that the strength of the semiconductor device 1 is increased by integrating the solder resist 11 and the resin sealing portion 4. Further, by increasing the thickness of the solder resist 11, the rigidity of the entire semiconductor device 1 can be increased, and the reliability against mechanical stress can be improved. That is, when the solder resist 11 is thin, the resin sealing portion 4 has rigidity, but the portion having only the substrate has low rigidity and may be bent.

【００７６】また、ソルダーレジスト１１を高くすると
いっても、その高さは樹脂封止部４の高さまでである。
したがって、半導体装置１の総厚を変えずに、上記の効
果を得ることができる。Further, even if the solder resist 11 is raised, its height is up to the height of the resin sealing portion 4.
Therefore, the above effect can be obtained without changing the total thickness of the semiconductor device 1.

【００７７】また、本実施の形態の半導体装置１及び積
層型半導体装置は、ソルダーレジスト１１における半田
ボール１０の搭載部分のレジスト穴１１ａは、逆円錐台
状に形成されている。Further, in the semiconductor device 1 and the stacked semiconductor device of this embodiment, the resist hole 11a in the solder resist 11 where the solder ball 10 is mounted is formed in an inverted truncated cone shape.

【００７８】このため、レジスト穴１１ａの開口が広い
ので、半田ボール１０の搭載工程において、搭載位置が
多少位置ずれしても、該レジスト穴１１ａに半田ボール
１０を落とし込むことができる。また、レジスト穴１１
ａの底部は裏面ランド部８ａの大きさに対応して狭くす
ることによって、確実に半田ボール１０を裏面ランド部
８ａを外部接続端子に接触させることができる。Therefore, since the opening of the resist hole 11a is wide, the solder ball 10 can be dropped into the resist hole 11a even if the mounting position is slightly displaced in the mounting process of the solder ball 10. Also, the resist hole 11
By narrowing the bottom of a corresponding to the size of the back surface land portion 8a, the solder ball 10 can surely contact the back surface land portion 8a with the external connection terminal.

【００７９】この結果、確実に、裏面ランド部８ａ及び
表面ランド部８ｂと半田ボール１０との接続における歩
留りの向上を図り、これによって、製品の信頼性を高め
る半導体装置１及び積層型半導体装置を提供することが
できる。As a result, the yield in the connection between the back surface land portion 8a and the front surface land portion 8b and the solder ball 10 is surely improved, and thereby the semiconductor device 1 and the stacked semiconductor device which improve the reliability of the product are obtained. Can be provided.

【００８０】なお、本発明は、上記の実施の形態に限定
されるものではなく、本発明の範囲内で種々の変更が可
能である。例えば、上記実施の形態では、半導体装置１
の半導体チップ３は、１個の半導体装置１に対して１個
の半導体チップ３が設けたものを積層していたが、必ず
しもこれに限らず、図９に示すように、１個の半導体装
置１に対して複数個である例えば２個の半導体チップ３
ｄ・３ｅを搭載したものを積層することも可能である。The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention. For example, in the above embodiment, the semiconductor device 1
The semiconductor chip 3 of FIG. 1 is obtained by stacking one semiconductor chip 3 provided on one semiconductor device 1. However, the present invention is not limited to this, and as shown in FIG. A plurality of semiconductor chips, for example, two semiconductor chips 3
It is also possible to stack those having d3e mounted thereon.

【００８１】また、図１０に示すように、２個の半導体
チップ３ｄ・３ｅを搭載したものと１個の半導体チップ
３とを一緒に積層することも可能である。Further, as shown in FIG. 10, it is also possible to stack one mounting two semiconductor chips 3d and 3e and one semiconductor chip 3 together.

【００８２】このように、本実施の形態の積層型半導体
装置では、複数個積層された半導体装置１…のうちのい
ずれかは、１個の半導体装置１に複数個の半導体チップ
３ｄ・３ｅを搭載することができるので、例えばフラッ
シュメモリのメモリ容量を増やすために１個の半導体装
置１に２個の半導体チップ３ｄ・３ｅを形成した場合に
おいても、裏面ランド部８ａ及び表面ランド部８ｂと半
田ボール１０…との接続における歩留りの向上を図り、
製品の信頼性を高めるとともに、半導体装置１に搭載す
る半導体チップ３の大きさや数を変更しても樹脂封止の
ための金型２２を変更する必要のない積層型半導体装置
を提供することができる。As described above, in the stacked semiconductor device of the present embodiment, any one of the stacked semiconductor devices 1 ... Has a plurality of semiconductor chips 3d and 3e in one semiconductor device 1. Since it can be mounted, even when two semiconductor chips 3d and 3e are formed in one semiconductor device 1 in order to increase the memory capacity of the flash memory, for example, the back surface land portion 8a and the front surface land portion 8b and the solder To improve the yield in connection with the ball 10 ...
It is possible to provide a stacked type semiconductor device which improves the reliability of the product and does not require the die 22 for resin sealing to be changed even if the size and the number of the semiconductor chips 3 mounted on the semiconductor device 1 are changed. it can.

【００８３】また、本実施の形態の半導体装置１の製造
方法、及びこの半導体装置１を裏面ランド部８ａ及び表
面ランド部８ｂに搭載された半田ボール１０…により複
数個積層する積層型半導体装置の製造方法では、ソルダ
ーレジスト１１の塗布工程において、ソルダーレジスト
１１を、その塗布表面の頂面が樹脂封止部４の頂面と同
一平面上となるように、その高さを調整して形成する。Further, a method of manufacturing the semiconductor device 1 of the present embodiment and a laminated semiconductor device in which a plurality of the semiconductor devices 1 are laminated by the solder balls 10 mounted on the back surface land portion 8a and the front surface land portion 8b. In the manufacturing method, in the step of applying the solder resist 11, the solder resist 11 is formed by adjusting its height such that the top surface of the application surface is flush with the top surface of the resin sealing portion 4. .

【００８４】このように、樹脂封止部４の頂面と同一平
面上となるように、ソルダーレジスト１１の塗布表面の
頂面を形成するということは、従来に比較してソルダー
レジスト１１を厚くすることになる。この結果、裏面ラ
ンド部８ａ及び表面ランド部８ｂに半田ボール１０…を
搭載する場合に、深くなったソルダーレジスト１１のレ
ジスト穴１１ａに該半田ボール１０…を搭載することに
なる。したがって、半田ボール１０…の搭載位置が裏面
ランド部８ａ及び表面ランド部８ｂからずれることを防
止できる。As described above, forming the top surface of the coated surface of the solder resist 11 so as to be flush with the top surface of the resin sealing portion 4 means that the solder resist 11 is thicker than the conventional one. Will be done. As a result, when the solder balls 10 are mounted on the back surface land portion 8a and the front surface land portion 8b, the solder balls 10 are mounted on the deeper resist holes 11a of the solder resist 11. Therefore, the mounting positions of the solder balls 10 ... Can be prevented from deviating from the back surface land portion 8a and the front surface land portion 8b.

【００８５】この結果、裏面ランド部８ａ及び表面ラン
ド部８ｂと半田ボール１０…との接続における歩留りの
向上を図り、これによって、製品の信頼性を高める半導
体装置１の製造方法及び積層型半導体装置の製造方法を
提供することができる。As a result, the yield in the connection between the back surface land portion 8a and the front surface land portion 8b and the solder balls 10 is improved, thereby improving the reliability of the product and the manufacturing method of the semiconductor device 1 and the laminated semiconductor device. Can be provided.

【００８６】また、樹脂封止部４の頂面と同一平面上と
なるように、ソルダーレジスト１１の塗布表面の頂面を
形成するので、金型２２に樹脂封止部４のための封止部
形成用凹部を設ける必要がなくなり、金型２２は半導体
チップ３の対向面が平面であればよい。この結果、半導
体チップサイズや、半導体チップ３が複数個搭載される
場合にも、影響されることなく、同じ金型２２を使用す
ることができる。Further, since the top surface of the coating surface of the solder resist 11 is formed so as to be flush with the top surface of the resin sealing portion 4, the mold 22 is sealed for the resin sealing portion 4. It is not necessary to provide a recess for forming a part, and the mold 22 may have a flat surface facing the semiconductor chip 3. As a result, the same die 22 can be used without being affected even when the semiconductor chip size or a plurality of semiconductor chips 3 are mounted.

【００８７】したがって、半導体装置１に搭載する半導
体チップ３の大きさや数を変更しても樹脂封止のための
金型２２を変更する必要のない半導体装置１の製造方法
及び積層型半導体装置の製造方法を提供することができ
る。Therefore, even if the size and number of the semiconductor chips 3 mounted on the semiconductor device 1 are changed, it is not necessary to change the mold 22 for resin encapsulation. A manufacturing method can be provided.

【００８８】なお、本実施の形態では、配線基板２の略
中央位置において略矩形に穿設された貫通孔部２ａの内
部に半導体チップ３が搭載されて、半導体チップ３の表
面が露出される半導体装置１について説明したが、本発
明においては必ずしもこれに限らず、半導体チップ３の
表面に絶縁基板が設けられているものであっても、樹脂
封止部４の上面とソルダーレジスト１１の上面とを同一
面となるように形成することが可能である。In the present embodiment, the semiconductor chip 3 is mounted inside the through hole 2a formed in a substantially rectangular shape at the substantially central position of the wiring board 2, and the surface of the semiconductor chip 3 is exposed. Although the semiconductor device 1 has been described, the present invention is not limited to this, and even if the surface of the semiconductor chip 3 is provided with an insulating substrate, the upper surface of the resin sealing portion 4 and the upper surface of the solder resist 11 are illustrated. It is possible to form and on the same plane.

【００８９】[0089]

【発明の効果】本発明の半導体装置は、以上のように、
配線基板の配線パターンを保護するためのソルダーレジ
ストが少なくとも配線パターン表面に塗布されていると
ともに、上記ソルダーレジストは、塗布表面の頂面が樹
脂封止部の頂面と同一平面上となるように、その高さが
設定されているものである。As described above, the semiconductor device of the present invention has the following features.
At least the solder resist for protecting the wiring pattern of the wiring board is applied to the surface of the wiring pattern, and the solder resist has the top surface of the applied surface flush with the top surface of the resin sealing portion. , Whose height is set.

【００９０】また、本発明の積層型半導体装置は、各半
導体装置には、配線基板の配線パターンを保護するため
のソルダーレジストが少なくとも配線パターン表面に塗
布されているとともに、上記ソルダーレジストは、塗布
表面の頂面が樹脂封止部の頂面と同一平面上となるよう
に、その高さが設定されているものである。Further, in the laminated semiconductor device of the present invention, at least a solder resist for protecting the wiring pattern of the wiring board is applied to at least the surface of the wiring pattern in each semiconductor device, and the solder resist is applied. The height is set so that the top surface of the surface is flush with the top surface of the resin sealing portion.

【００９１】それゆえ、樹脂封止部の頂面と同一平面上
となるように、ソルダーレジストの塗布表面の頂面を形
成するということは、従来に比較してソルダーレジスト
を厚くすることになる。この結果、外部接続端子に半田
ボールを搭載する場合には、深くなったソルダーレジス
トのレジスト穴に該半田ボールを搭載することになる。
したがって、半田ボールの搭載位置が外部接続端子から
ずれることを防止できる。Therefore, forming the top surface of the solder resist application surface so as to be on the same plane as the top surface of the resin encapsulation means making the solder resist thicker than in the conventional case. . As a result, when the solder balls are mounted on the external connection terminals, the solder balls are mounted in the deep resist holes of the solder resist.
Therefore, it is possible to prevent the mounting position of the solder ball from shifting from the external connection terminal.

【００９２】また、ソルダーレジストを厚くすることに
より、半導体装置全体の剛性が上がり、機械的ストレス
に対する信頼性を向上させることができる。Further, by increasing the thickness of the solder resist, the rigidity of the entire semiconductor device is increased, and the reliability against mechanical stress can be improved.

【００９３】この結果、外部接続端子と半田ボールとの
接続における歩留りの向上を図り、これによって、製品
の信頼性を高める半導体装置及び積層型半導体装置を提
供することができるという効果を奏する。As a result, the yield in the connection between the external connection terminal and the solder ball is improved, and the semiconductor device and the stacked semiconductor device having the improved product reliability can be provided.

【００９４】また、本発明では、配線基板の配線パター
ンを保護するためのソルダーレジストは、塗布表面の頂
面が樹脂封止部の頂面と同一平面上となるように、その
高さが設定されている。このため、金型に樹脂封止部の
ための封止部形成用凹部を設ける必要がなくなり、金型
は半導体チップの対向面が平面であればよい。この結
果、半導体チップの半導体チップサイズや、半導体チッ
プが複数個搭載される場合にも、影響されることなく、
同じ金型を使用することができる。In the present invention, the height of the solder resist for protecting the wiring pattern of the wiring board is set so that the top surface of the coating surface is flush with the top surface of the resin sealing portion. Has been done. Therefore, it is not necessary to provide the recess for forming the sealing portion for the resin sealing portion in the mold, and the mold may be a flat surface facing the semiconductor chip. As a result, even if the semiconductor chip size of the semiconductor chip or a plurality of semiconductor chips are mounted, it is not affected,
The same mold can be used.

【００９５】したがって、半導体装置に搭載する半導体
チップの大きさや数を変更しても樹脂封止のための金型
を変更する必要のない半導体装置及び積層型半導体装置
を提供することができるという効果を奏する。Therefore, it is possible to provide a semiconductor device and a laminated semiconductor device which do not need to change the mold for resin encapsulation even if the size and number of semiconductor chips mounted on the semiconductor device are changed. Play.

【００９６】また、本発明の半導体装置及び積層型半導
体装置は、上記の半導体装置及び積層型半導体装置にお
いて、ソルダーレジストにおける半田ボール搭載部分の
レジスト穴は、逆円錐台状に形成されているものであ
る。Further, in the semiconductor device and the laminated semiconductor device of the present invention, in the above-mentioned semiconductor device and laminated semiconductor device, the resist hole of the solder ball mounting portion in the solder resist is formed in an inverted truncated cone shape. Is.

【００９７】それゆえ、レジスト穴の開口が広いので、
半田ボール搭載工程において、搭載位置が多少位置ずれ
しても、該レジスト穴に半田ボールを落とし込むことが
できる。また、レジスト穴の底部は外部接続端子の大き
さに対応して狭くすることによって、確実に半田ボール
を外部接続端子に接触させることができる。Therefore, since the opening of the resist hole is wide,
In the solder ball mounting process, even if the mounting position is slightly displaced, the solder ball can be dropped into the resist hole. Further, by making the bottom of the resist hole narrower in accordance with the size of the external connection terminal, the solder ball can be reliably brought into contact with the external connection terminal.

【００９８】この結果、確実に、外部接続端子と半田ボ
ールとの接続における歩留りの向上を図り、これによっ
て、製品の信頼性を高める半導体装置及び積層型半導体
装置を提供することができるという効果を奏する。As a result, it is possible to surely improve the yield in the connection between the external connection terminal and the solder ball, and to provide the semiconductor device and the stacked semiconductor device which improve the reliability of the product. Play.

【００９９】また、本発明の半導体装置は、上記の半導
体装置において、複数個の半導体チップが搭載されてい
るものである。The semiconductor device of the present invention is the same as the above semiconductor device, on which a plurality of semiconductor chips are mounted.

【０１００】また、本発明の積層型半導体装置は、上記
の積層型半導体装置において、複数個積層された半導体
装置のうちのいずれかは、１個の半導体装置に複数個の
半導体チップを搭載したものからなっているものであ
る。Further, in the laminated semiconductor device of the present invention, in the above laminated semiconductor device, one of the laminated semiconductor devices has a plurality of semiconductor chips mounted on one semiconductor device. It consists of things.

【０１０１】それゆえ、例えばフラッシュメモリのメモ
リ容量を増やすために１個の半導体装置に複数個の半導
体チップを形成した場合においても、外部接続端子と半
田ボールとの接続における歩留りの向上を図り、製品の
信頼性を高めるとともに、半導体装置に搭載する半導体
チップの大きさや数を変更しても樹脂封止のための金型
を変更する必要のない半導体装置及び積層型半導体装置
を提供することができるという効果を奏する。Therefore, even when a plurality of semiconductor chips are formed in one semiconductor device in order to increase the memory capacity of the flash memory, the yield in connecting the external connection terminals and the solder balls can be improved. (EN) Provided are a semiconductor device and a stacked semiconductor device which not only improve the reliability of the product but also do not need to change the mold for resin encapsulation even if the size and the number of semiconductor chips mounted on the semiconductor device are changed. It has the effect of being able to.

【０１０２】また、本発明の半導体装置の製造方法は、
以上のように、配線基板の配線パターンを保護するため
のソルダーレジストを少なくとも表面に塗布する工程を
含むとともに、上記ソルダーレジストの塗布工程におい
て、ソルダーレジストを、その塗布表面の頂面が樹脂封
止部の頂面と同一平面上となるように、その高さを調整
して形成する方法である。The method of manufacturing a semiconductor device according to the present invention is
As described above, the method includes the step of applying at least the surface of the solder resist for protecting the wiring pattern of the wiring board, and in the step of applying the solder resist, the solder resist is applied so that the top surface of the applied surface is resin-sealed. In this method, the height is adjusted so that it is flush with the top surface of the part.

【０１０３】また、本発明の積層型半導体装置の製造方
法は、以上のように、各半導体装置の配線基板の配線パ
ターンを保護するためのソルダーレジストを少なくとも
表面に塗布する工程を含むとともに、上記ソルダーレジ
ストの塗布工程において、ソルダーレジストを、その塗
布表面の頂面が樹脂封止部の頂面と同一平面上となるよ
うに、その高さを調整して形成する方法である。As described above, the method for manufacturing a laminated semiconductor device of the present invention includes the step of applying at least the surface of the solder resist for protecting the wiring pattern of the wiring substrate of each semiconductor device, and In the solder resist coating step, the solder resist is formed by adjusting its height such that the top surface of the coating surface is flush with the top surface of the resin sealing portion.

【０１０４】それゆえ、外部接続端子に半田ボールを搭
載する場合に、深くなったソルダーレジストのレジスト
穴に該半田ボールを搭載することになる。この結果、半
田ボールの搭載位置が外部接続端子からずれることを防
止できる。Therefore, when mounting the solder balls on the external connection terminals, the solder balls are mounted in the deeper resist holes of the solder resist. As a result, the mounting position of the solder ball can be prevented from shifting from the external connection terminal.

【０１０５】したがって、外部接続端子と半田ボールと
の接続における歩留りの向上を図り、これによって、製
品の信頼性を高める半導体装置及び積層型半導体装置を
提供することができるという効果を奏する。Therefore, the yield in the connection between the external connection terminal and the solder ball can be improved, and the semiconductor device and the stacked semiconductor device which improve the reliability of the product can be provided.

【０１０６】また、金型に樹脂封止部のための封止部形
成用凹部を設ける必要がなくなり、金型は半導体チップ
の対向面が平面であればよい。この結果、半導体チップ
の半導体チップサイズや、半導体チップが複数個搭載さ
れる場合にも、影響されることなく、同じ金型を使用す
ることができる。Further, it is not necessary to provide a recess for forming a sealing portion for the resin sealing portion in the die, and the die may be a flat surface facing the semiconductor chip. As a result, the same die can be used without being affected by the semiconductor chip size of the semiconductor chip or when a plurality of semiconductor chips are mounted.

【０１０７】したがって、半導体装置に搭載する半導体
チップの大きさや数を変更しても樹脂封止のための金型
を変更する必要のない半導体装置の製造方法及び積層型
半導体装置の製造方法を提供することができるという効
果を奏する。Therefore, there is provided a method of manufacturing a semiconductor device and a method of manufacturing a stacked semiconductor device in which the mold for resin encapsulation does not need to be changed even if the size and number of semiconductor chips mounted on the semiconductor device are changed. There is an effect that can be done.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明における積層型半導体装置の実施の一形
態を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a stacked semiconductor device according to the present invention.

【図２】（ａ）は上記積層型半導体装置における１個の
半導体装置の構成を示す平面図、（ｂ）は積層型半導体
装置における１個の半導体装置の構成を示す断面図、
（ｃ）は積層型半導体装置における１個の半導体装置の
構成を示す底面図である。2A is a plan view showing the configuration of one semiconductor device in the stacked semiconductor device, FIG. 2B is a sectional view showing the configuration of one semiconductor device in the stacked semiconductor device, FIG.
(C) is a bottom view showing the configuration of one semiconductor device in the stacked semiconductor device.

【図３】（ａ）〜（ｄ）は半導体装置の製造工程を示す
断面図である。3A to 3D are cross-sectional views showing a manufacturing process of a semiconductor device.

【図４】半導体チップの大きさがそれぞれ異なる場合に
同じ金型を使用する状態を示す断面図である。FIG. 4 is a cross-sectional view showing a state where the same mold is used when the semiconductor chips have different sizes.

【図５】配線基板に半田ボールを搭載する状態を示す断
面図である。FIG. 5 is a cross-sectional view showing a state where solder balls are mounted on a wiring board.

【図６】比較例としてソルダーレジストを低く形成した
場合の半田ボールの搭載状態を示すを断面図である。FIG. 6 is a sectional view showing a mounting state of solder balls when a solder resist is formed low as a comparative example.

【図７】ソルダーレジストを高く形成した場合の半田ボ
ールの搭載状態を示すを断面図である。FIG. 7 is a sectional view showing a mounting state of solder balls when a solder resist is formed high.

【図８】ソルダーレジストのレジスト穴を逆円錐台状に
形成した場合の半田ボールの搭載状態を示すを断面図で
ある。FIG. 8 is a cross-sectional view showing a mounting state of solder balls when the resist holes of the solder resist are formed in an inverted truncated cone shape.

【図９】１個の半導体装置に２個の半導体チップを備え
た半導体装置を積層した積層型半導体装置を示す断面図
である。FIG. 9 is a cross-sectional view showing a stacked semiconductor device in which a semiconductor device including two semiconductor chips is stacked on one semiconductor device.

【図１０】１個の半導体装置に１個の半導体チップを備
えた半導体装置と１個の半導体装置に２個の半導体チッ
プを備えた半導体装置を組み合わせて積層した積層型半
導体装置を示す断面図である。FIG. 10 is a cross-sectional view showing a stacked semiconductor device in which a semiconductor device having one semiconductor chip in one semiconductor device and a semiconductor device having two semiconductor chips in one semiconductor device are combined and stacked. Is.

【図１１】（ａ）は従来の積層型半導体装置における半
導体装置を示す平面図、（ｂ）はその半導体装置の断面
図、（ｃ）はその半導体装置を積層した状態を示す断面
図である。11A is a plan view showing a semiconductor device in a conventional stacked semiconductor device, FIG. 11B is a sectional view of the semiconductor device, and FIG. 11C is a sectional view showing a state in which the semiconductor devices are stacked. .

【図１２】従来の他の積層型半導体装置を示す断面図で
ある。FIG. 12 is a cross-sectional view showing another conventional stacked semiconductor device.

【図１３】上記の他の積層型半導体装置を示す分解斜視
図である。FIG. 13 is an exploded perspective view showing another stacked semiconductor device described above.

【図１４】従来のさらに他の積層型半導体装置を示す断
面図である。FIG. 14 is a sectional view showing still another conventional stacked semiconductor device.

【図１５】（ａ）〜（ｃ）は、従来のさらに他の積層型
半導体装置の製造工程を示す断面図である。15A to 15C are cross-sectional views showing a manufacturing process of still another conventional stacked semiconductor device.

【図１６】上記積層型半導体装置の製造工程において使
用される金型を示す断面図である。FIG. 16 is a cross-sectional view showing a mold used in the manufacturing process of the stacked semiconductor device.

【符号の説明】[Explanation of symbols]

１ 半導体装置 ２ 配線基板 ２ａ 貫通孔部（穴部） ３ 半導体チップ ３ａ 半導体チップ ３ｄ 半導体チップ ３ｅ 半導体チップ ４ 樹脂封止部 ５ Ａｕワイヤ（ワイヤ） ６ ターミナル部 ７ 配線パターン ８ａ 裏面ランド部（外部接続端子） ８ｂ 表面ランド部（外部接続端子） ９ スルーホール部 １０ 半田ボール １１ ソルダーレジスト １１ａ レジスト穴 １１ｂ レジスト穴 ２１ フィルム ２２ 金型 ２２ａ 注入口 1 Semiconductor device 2 wiring board 2a Through hole (hole) 3 semiconductor chips 3a Semiconductor chip 3d semiconductor chip 3e Semiconductor chip 4 Resin sealing part 5 Au wire (wire) 6 Terminal section 7 wiring pattern 8a Back surface land part (external connection terminal) 8b Surface land part (external connection terminal) 9 Through hole part 10 solder balls 11 Solder resist 11a Resist hole 11b Resist hole 21 film 22 mold 22a inlet

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F044 KK17 LL01 RR03 5F061 AA01 BA03 CA21 5F067 AA02 CB02 CB05    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F044 KK17 LL01 RR03                 5F061 AA01 BA03 CA21                 5F067 AA02 CB02 CB05

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】外部接続端子を有する配線基板の穴部に半
導体チップが搭載される一方、上記配線基板と半導体チ
ップとの間には電気的接続をとるためのワイヤが設けら
れ、かつ上記穴部にはワイヤ及び半導体チップを保護す
るための樹脂封止部が配線基板の配線パターン表面より
も高くなるように形成されている半導体装置において、 上記配線基板の配線パターンを保護するためのソルダー
レジストが少なくとも配線パターン表面に塗布されてい
るとともに、 上記ソルダーレジストは、塗布表面の頂面が樹脂封止部
の頂面と同一平面上となるように、その高さが設定され
ていることを特徴とする半導体装置。1. A semiconductor chip is mounted in a hole portion of a wiring board having an external connection terminal, and a wire for electrical connection is provided between the wiring board and the semiconductor chip, and the hole is provided. In a semiconductor device in which a resin encapsulation portion for protecting wires and a semiconductor chip is formed so as to be higher than a surface of a wiring pattern of a wiring board, a solder resist for protecting the wiring pattern of the wiring board. Is applied to at least the surface of the wiring pattern, and the height of the solder resist is set so that the top surface of the application surface is flush with the top surface of the resin sealing portion. Semiconductor device. 【請求項２】ソルダーレジストにおける半田ボール搭載
部分のレジスト穴は、逆円錐台状に形成されていること
を特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the resist hole in the solder ball mounting portion of the solder resist is formed in an inverted truncated cone shape. 【請求項３】複数個の半導体チップが搭載されているこ
とを特徴とする請求項１又は２記載の半導体装置。3. The semiconductor device according to claim 1, wherein a plurality of semiconductor chips are mounted. 【請求項４】外部接続端子を有する配線基板の穴部に半
導体チップが搭載される一方、上記配線基板と半導体チ
ップとの間には電気的接続をとるためのワイヤが設けら
れ、かつ上記穴部にはワイヤ及び半導体チップを保護す
るための樹脂封止部が配線基板の配線パターン表面より
も高くなるように形成されている半導体装置を外部接続
端子に搭載された半田ボールにより複数個積層した積層
型半導体装置において、 上記各半導体装置には、配線基板の配線パターンを保護
するためのソルダーレジストが少なくとも配線パターン
表面に塗布されているとともに、 上記ソルダーレジストは、塗布表面の頂面が樹脂封止部
の頂面と同一平面上となるように、その高さが設定され
ていることを特徴とする積層型半導体装置。4. A semiconductor chip is mounted in a hole of a wiring board having an external connection terminal, and a wire for electrical connection is provided between the wiring board and the semiconductor chip, and the hole is provided. A semiconductor device in which a resin encapsulation part for protecting wires and semiconductor chips is formed so as to be higher than the wiring pattern surface of the wiring board is laminated in plural parts by solder balls mounted on external connection terminals. In the stacked semiconductor device, each of the semiconductor devices is coated with a solder resist for protecting the wiring pattern of the wiring substrate at least on the surface of the wiring pattern, and the solder resist has a resin-coated top surface. A stacked semiconductor device, wherein the height is set so as to be flush with the top surface of the stopper. 【請求項５】ソルダーレジストにおける半田ボール搭載
部分のレジスト穴は、逆円錐台状に形成されていること
を特徴とする請求項４記載の積層型半導体装置。5. The stacked semiconductor device according to claim 4, wherein the resist hole in the solder ball mounting portion of the solder resist is formed in an inverted truncated cone shape. 【請求項６】複数個積層された半導体装置のうちのいず
れかは、１個の半導体装置に複数個の半導体チップを搭
載したものからなっていることを特徴とする請求項４又
は５記載の積層型半導体装置。6. The semiconductor device according to claim 4, wherein any one of the stacked semiconductor devices comprises one semiconductor device having a plurality of semiconductor chips mounted thereon. Stacked semiconductor device. 【請求項７】外部接続端子を有する配線基板の穴部に半
導体チップを搭載し、上記配線基板と半導体チップとの
間に電気的接続をとるためのワイヤを設け、かつ上記穴
部にはワイヤ及び半導体チップを保護するための樹脂封
止部を配線基板の配線パターン表面よりも高くなるよう
に形成した半導体装置の製造方法において、 上記配線基板の配線パターンを保護するためのソルダー
レジストを少なくとも配線パターン表面に塗布する工程
を含むとともに、 上記ソルダーレジストの塗布工程において、ソルダーレ
ジストを、その塗布表面の頂面が樹脂封止部の頂面と同
一平面上となるように、その高さを調整して形成するこ
とを特徴とする半導体装置の製造方法。7. A semiconductor chip is mounted in a hole of a wiring board having an external connection terminal, a wire is provided between the wiring board and the semiconductor chip for electrical connection, and the wire is provided in the hole. And a method for manufacturing a semiconductor device in which a resin sealing portion for protecting a semiconductor chip is formed to be higher than a wiring pattern surface of a wiring board, wherein at least a solder resist for protecting the wiring pattern of the wiring board is provided. In addition to the step of applying to the pattern surface, in the step of applying the solder resist, the height of the solder resist is adjusted so that the top surface of the application surface is flush with the top surface of the resin sealing part. A method of manufacturing a semiconductor device, comprising: 【請求項８】外部接続端子を有する配線基板の穴部に半
導体チップを搭載し、上記配線基板と半導体チップとの
間に電気的接続をとるためのワイヤを設け、かつ上記穴
部にはワイヤ及び半導体チップを保護するための樹脂封
止部を配線基板の配線パターンよりも高くなるように形
成した半導体装置を外部接続端子に搭載された半田ボー
ルにより複数個積層する積層型半導体装置の製造方法に
おいて、 上記各半導体装置の配線基板の配線パターンを保護する
ためのソルダーレジストを少なくとも配線表面に塗布す
る工程を含むとともに、 上記ソルダーレジストの塗布工程において、ソルダーレ
ジストを、その塗布表面の頂面が樹脂封止部の頂面と同
一平面上となるように、その高さを調整して形成するこ
とを特徴とする積層型半導体装置の製造方法。8. A semiconductor chip is mounted in a hole portion of a wiring board having an external connection terminal, a wire for electrical connection is provided between the wiring board and the semiconductor chip, and the hole portion has a wire. And a method for manufacturing a laminated semiconductor device, in which a plurality of semiconductor devices, each having a resin sealing portion for protecting a semiconductor chip formed to be higher than a wiring pattern of a wiring board, are stacked by solder balls mounted on external connection terminals. In the step of applying a solder resist for protecting the wiring pattern of the wiring substrate of each of the semiconductor devices to at least the wiring surface, the solder resist is applied in the step of applying the solder resist, and the top surface of the application surface is A stacked semiconductor device is manufactured by adjusting the height of the resin-sealed portion so that it is flush with the top surface of the resin-sealed portion. Method.
JP2001332564A 2001-10-30 2001-10-30 Manufacturing method of stacked semiconductor device Expired - Fee Related JP3781998B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001332564A JP3781998B2 (en) 2001-10-30 2001-10-30 Manufacturing method of stacked semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332564A JP3781998B2 (en) 2001-10-30 2001-10-30 Manufacturing method of stacked semiconductor device

Publications (2)

Publication Number Publication Date
JP2003133480A true JP2003133480A (en) 2003-05-09
JP3781998B2 JP3781998B2 (en) 2006-06-07

Family

ID=19147960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001332564A Expired - Fee Related JP3781998B2 (en) 2001-10-30 2001-10-30 Manufacturing method of stacked semiconductor device

Country Status (1)

Country Link
JP (1) JP3781998B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167004A (en) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP2006147921A (en) * 2004-11-22 2006-06-08 Akita Denshi Systems:Kk Semiconductor device and its manufacturing method
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
JP2007123942A (en) * 2007-02-09 2007-05-17 Sony Corp Semiconductor device
JP2008510304A (en) * 2004-08-11 2008-04-03 インテル・コーポレーション Method and apparatus for providing a die stack device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167004A (en) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP2008510304A (en) * 2004-08-11 2008-04-03 インテル・コーポレーション Method and apparatus for providing a die stack device
US7867818B2 (en) 2004-08-11 2011-01-11 Daewoong Suh Methods and apparatuses for providing stacked-die devices
JP2006147921A (en) * 2004-11-22 2006-06-08 Akita Denshi Systems:Kk Semiconductor device and its manufacturing method
JP4497304B2 (en) * 2004-11-22 2010-07-07 エルピーダメモリ株式会社 Semiconductor device and manufacturing method thereof
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
JP2007123942A (en) * 2007-02-09 2007-05-17 Sony Corp Semiconductor device

Also Published As

Publication number Publication date
JP3781998B2 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US11152296B2 (en) Semiconductor package and manufacturing method thereof
KR101681028B1 (en) Semiconductor package and method of manufacturing the same
KR100493063B1 (en) BGA package with stacked semiconductor chips and manufacturing method thereof
KR101734882B1 (en) Stackable molded microelectronic packages with area array unit connectors
US5172303A (en) Electronic component assembly
US6803254B2 (en) Wire bonding method for a semiconductor package
US8030135B2 (en) Methods for a multiple die integrated circuit package
KR100800478B1 (en) Stack type semiconductor package and method of fabricating the same
US8796561B1 (en) Fan out build up substrate stackable package and method
US6271056B1 (en) Stacked semiconductor package and method of fabrication
US7514297B2 (en) Methods for a multiple die integrated circuit package
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
EP1229577A2 (en) Flip chip semiconductor device in a moulded chip scale package (csp) and method of assembly
US20030218250A1 (en) Method for high layout density integrated circuit package substrate
US20100190294A1 (en) Methods for controlling wafer and package warpage during assembly of very thin die
JP2002093831A (en) Semiconductor device and method of manufacturing the same
US6576998B1 (en) Thin semiconductor package with semiconductor chip and electronic discrete device
KR102655516B1 (en) Mask design for improved attach position
JP2009094434A (en) Semiconductor device, and manufacturing method of the same
JP3781998B2 (en) Manufacturing method of stacked semiconductor device
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
KR100520443B1 (en) Chip scale package and its manufacturing method
KR20020028473A (en) Stack package
CN113270333A (en) Semiconductor packaging structure manufacturing method and semiconductor packaging structure
CN113013112A (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees