JP2003133331A - Thin-film transistor and manufacturing method therefor - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a thin-film transistor and its manufacturing method, by which leakage current can be reduced in a liquid crystal display device driven by laser crystallized polycrystalline silicon thin-film transistor. SOLUTION: This polycrystalline silicon thin-film transistor is formed on a light-shielding metal layer and an insulation film that are provided to reduce optical leakage current. A recessed part is formed therein, to partly thin the lower insulation film of a drain region 9. When applying laser crystallization, a silicon thin film 2 is solidified earlier than other regions 1 and 2, so that it functions as a nucleus-forming site and a silicon thin film 3 made of single crystal or uniform grain boundary can be formed, thus reducing leakage currents.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、ディスプレイ、セ
ンサ、プリンティングデバイスなどの機能機器や、メモ
リ、ＣＰＵなどの半導体デバイスに使用され、特に、絶
縁体上に形成された薄膜トランジスタおよびその製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a functional device such as a display, a sensor and a printing device and a semiconductor device such as a memory and a CPU, and more particularly to a thin film transistor formed on an insulator and a method for manufacturing the thin film transistor.

【０００２】[0002]

【従来の技術】従来、ガラス基板などの絶縁基板上に薄
膜トランジスタ（適宜、ＴＦＴと略称する。）を形成す
る代表的な技術として、水素化アモルファスシリコンＴ
ＦＴ技術や多結晶シリコンＴＦＴ技術が開発され実用に
供されてきた。2. Description of the Related Art Conventionally, hydrogenated amorphous silicon T has been used as a typical technique for forming a thin film transistor (abbreviated as TFT) on an insulating substrate such as a glass substrate.
FT technology and polycrystalline silicon TFT technology have been developed and put to practical use.

【０００３】水素化アモルファスシリコンＴＦＴ技術
は、作製プロセスにおける最高温度が約３００℃であ
り、移動度が約１ｃｍ^２／Ｖｓｅｃのキャリア移動を実
現している。このため、当該技術は、アクティブマトリ
クス型液晶ディスプレイ（適宜、ＡＭ−ＬＣＤと略称す
る。）における各画素のスイッチングトランジスタとし
て用いられ、かかる場合には、薄膜トランジスタは、画
面周辺に配置されたドライバー集積回路（ＩＣまたは単
結晶シリコン基板上に形成されたＬＳＩ）によって駆動
される。また、ＡＭ−ＬＣＤは、各画素毎にスイッチン
グ素子としてＴＦＴが形成されているため、周辺ドライ
バ回路から液晶駆動用の電気信号を送るパッシブマトリ
クス型ＬＣＤに比べ、クロストークなどが低減され良好
な画像品質を得られるという特徴を有している。The hydrogenated amorphous silicon TFT technology has a maximum temperature in the manufacturing process of about 300 ° C. and realizes carrier transfer with a mobility of about 1 cm ² / Vsec. Therefore, the technique is used as a switching transistor of each pixel in an active matrix type liquid crystal display (appropriately referred to as AM-LCD). In such a case, the thin film transistor is a driver integrated circuit arranged around the screen. (IC or LSI formed on a single crystal silicon substrate). Further, in the AM-LCD, since a TFT is formed as a switching element for each pixel, crosstalk is reduced and a good image is obtained as compared with a passive matrix LCD that sends an electric signal for driving a liquid crystal from a peripheral driver circuit. It has the feature that quality can be obtained.

【０００４】一方、多結晶シリコンＴＦＴ技術は、例え
ば、石英基板を用いた作製プロセスにおける最高温度が
約１０００℃のＬＳＩと類似した高温プロセスを用いる
ことで、移動度が約３０〜１００ｃｍ^２／Ｖｓｅｃの高
いキャリア移動を実現している。このため、当該技術を
例えば液晶ディスプレイに応用した場合には、各画素を
駆動する画素ＴＦＴとその周辺駆動回路部を、同一ガラ
ス基板上に同時に形成することができる。また、液晶デ
ィスプレイの小型化、高解像度化に伴い、ＡＭ−ＬＣＤ
基板と周辺ドライバー集積回路の接続ピッチが狭小化
し、タブ接続やワイヤボンディング法では対処しきれな
いといった問題があったが、この技術によって解決さ
れ、製造プロセスのコストを低減し、さらに、製品を小
型化することができた。On the other hand, the polycrystalline silicon TFT technology has a mobility of about 30 to 100 cm ² / Vsec, for example, by using a high temperature process similar to an LSI having a maximum temperature of about 1000 ° C. in a manufacturing process using a quartz substrate. It has achieved high carrier movement. Therefore, when the technique is applied to, for example, a liquid crystal display, the pixel TFT for driving each pixel and its peripheral drive circuit section can be simultaneously formed on the same glass substrate. In addition, with the miniaturization and higher resolution of liquid crystal displays, AM-LCD
There was a problem that the connection pitch between the substrate and the peripheral driver integrated circuit was narrowed, and it could not be dealt with by the tab connection or wire bonding method, but this problem was solved, the cost of the manufacturing process was reduced, and the product was downsized. I was able to

【０００５】ところが、多結晶シリコンＴＦＴ技術は、
上述したような高温プロセスを用いる場合、水素化アモ
ルファスシリコンＴＦＴ技術のプロセスで用いられる安
価な低軟化点ガラスを用いることができない。このた
め、多結晶シリコンＴＦＴの作製プロセスの最高温度を
低くするために、レーザ結晶化技術を応用した多結晶シ
リコン膜の低温形成技術が研究・開発されている。However, the polycrystalline silicon TFT technology is
When using the high temperature process as described above, it is not possible to use the inexpensive low softening point glass used in the process of hydrogenated amorphous silicon TFT technology. Therefore, in order to lower the maximum temperature of the manufacturing process of the polycrystalline silicon TFT, a low temperature forming technique of the polycrystalline silicon film applying the laser crystallization technique has been researched and developed.

【０００６】一般に、このレーザ結晶化技術は、図１１
に示す構成からなるパルスレーザ照射装置により実現さ
れる。パルスレーザ光源から照射されるエネルギービー
ムとしてのレーザ光は、ミラーや光強度の空間的な均一
化を行うビームホモジナイザなどの光学素子群によって
規定される光路を経由し、被照射体であるガラス基板５
上のシリコン薄膜に到達する。通常、レーザ光の照射範
囲は、ガラス基板より小さいため、ガラス基板は、ｘｙ
ステージを移動させることによって、任意の位置へのレ
ーザ照射が行われている。なお、ｘｙステージの代わり
に、上述の光学素子群を移動させることや、光学素子群
とステージを双方移動させる方法も採られている。Generally, this laser crystallization technique is shown in FIG.
This is realized by the pulse laser irradiation device having the configuration shown in. Laser light as an energy beam emitted from a pulsed laser light source passes through an optical path defined by a group of optical elements such as a mirror and a beam homogenizer for spatially homogenizing the light intensity, and a glass substrate as an irradiation target. 5
Reach the top silicon film. Since the irradiation range of the laser light is usually smaller than the glass substrate, the glass substrate is xy
Laser irradiation is performed at an arbitrary position by moving the stage. Note that, instead of the xy stage, a method of moving the above-mentioned optical element group or a method of moving both the optical element group and the stage is also adopted.

【０００７】このように、レーザ照射によって形成され
たレーザ結晶化多結晶シリコン膜は、図１２に示すよう
な薄膜トランジスタに用いられる。同図に示す薄膜トラ
ンジスタは、基板コート層１９でカバーされたガラス基
板５上に、チャネル領域７，ソース領域８，ドレイン領
域９及びＬＤＤ（Ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａ
ｉｎ）領域１４が形成され、ゲート絶縁膜を介してゲー
ト電極１０が形成されている。そして、さらに、二酸化
シリコン４を積層し、コンタクトホールに形成された金
属１１によって配線される。The laser-crystallized polycrystalline silicon film thus formed by laser irradiation is used for a thin film transistor as shown in FIG. The thin film transistor shown in the figure has a channel region 7, a source region 8, a drain region 9 and an LDD (Lightly doped drain) on a glass substrate 5 covered with a substrate coat layer 19.
in) region 14 is formed, and the gate electrode 10 is formed via the gate insulating film. Then, silicon dioxide 4 is further laminated, and wiring is performed by the metal 11 formed in the contact hole.

【０００８】この薄膜トランジスタは、多結晶シリコン
半導体中の結晶粒界に存在する高密度のトラップ準位に
よって、キャリアが移動しオフリーク電流が流れること
を、オフセットゲート領域としてのＬＤＤ領域１４を形
成することによって防止している。In this thin film transistor, carriers are moved and off-leak current flows due to a high-density trap level existing at a crystal grain boundary in a polycrystalline silicon semiconductor, and an LDD region 14 serving as an offset gate region is formed. Are prevented by.

【０００９】[0009]

【発明が解決しようとする課題】ところが、上述したレ
ーザ結晶化多結晶シリコン薄膜は、照射するレーザの強
度、パルス幅、パルス数などに応じて結晶粒径が数ｎ
（ナノ）ｍ〜数μｍの結晶粒径を有する膜となり、これ
らの結晶粒を所望の場所にかつ均一に形成することは困
難であった。特にエキシマレーザを用いたレーザ結晶化
法では、レーザの吸収による加熱再結晶化過程におい
て、結晶核発生がナノ秒オーダの極めて短い時間に生じ
るため、結晶粒を所望の場所にかつ均一に形成すること
は非常に困難であった。なお、レーザ結晶化多結晶シリ
コン薄膜に限らず、固相成長による多結晶シリコン薄膜
や、直接ガラス基板上に多結晶シリコン薄膜を堆積形成
するような方法においても同様である。However, the above-mentioned laser-crystallized polycrystalline silicon thin film has a crystal grain size of several n depending on the intensity of the laser to be irradiated, the pulse width, the number of pulses, and the like.
The film has a crystal grain size of (nano) m to several μm, and it is difficult to uniformly form these crystal grains at a desired place. Particularly, in the laser crystallization method using an excimer laser, crystal nucleation occurs in an extremely short time of the order of nanosecond in the heating recrystallization process by absorption of laser, so that crystal grains are formed uniformly at a desired location. It was very difficult. The same applies not only to the laser crystallized polycrystalline silicon thin film, but also to a polycrystalline silicon thin film by solid phase growth or a method of directly depositing and forming a polycrystalline silicon thin film on a glass substrate.

【００１０】このため、各薄膜トランジスタは、結晶粒
界の状態が均一でないために、各オフリーク電流がばら
つき、ＬＤＤ領域によって均一にオフセットしても、各
薄膜トランジスタのオフリーク電流のばらつきは改善さ
れず、結果的にオフリーク電流を精度良く低減すること
ができないといった問題があった。Therefore, in each thin film transistor, since the state of the crystal grain boundaries is not uniform, each off leak current varies, and even if the off leak current is evenly offset by the LDD region, the variation in off leak current of each thin film transistor is not improved. There is a problem in that the off-leakage current cannot be accurately reduced.

【００１１】なお、上記課題に関連する技術として、特
許２５２５７０７号にて開示された、チャネル領域に低
濃度のオフセットゲート領域（ＬＤＤ領域）を設けるこ
とにより、オフリーク電流を低減することのできる薄膜
トランジスタを有する半導体集積回路が提案されてい
る。この技術は、上述したように、各薄膜トランジスタ
の結晶粒界の状態が均一でないために、オフリーク電流
を精度良く低減することができず、特に、エキシマレー
ザを用いたレーザ結晶化法では、結晶化過程において発
生する結晶核の状態をコントロールすることはできず、
上記課題を解決することはできない。As a technique related to the above problem, a thin film transistor disclosed in Japanese Patent No. 2525707 capable of reducing an off leak current by providing a low concentration offset gate region (LDD region) in a channel region. A semiconductor integrated circuit having the same has been proposed. As described above, this technique cannot accurately reduce the off-leakage current because the state of the crystal grain boundaries of each thin film transistor is not uniform. In particular, in the laser crystallization method using an excimer laser, It is not possible to control the state of crystal nuclei generated in the process,
The above problems cannot be solved.

【００１２】同じく、上記課題に関連する技術として、
特開平９−２９３８７０号にて開示された、ガラス基板
と電気絶縁性を有するアルカリ金属イオン阻止膜との間
に、熱伝導率の高い電気伝導膜が形成された半導体装置
が提案されている。この技術は、溶融シリコンがほぼ均
一に冷却固化し、特定の方位を持つ結晶核の多結晶シリ
コンを得ることによって、高い移動度の薄膜トランジス
タを製造することができる技術であるものの、オフリー
ク電流の低減および結晶核の位置制御を精度良く行なう
ことはできず、上記課題を解決することはできない。Similarly, as a technique related to the above problem,
There is proposed a semiconductor device disclosed in Japanese Patent Laid-Open No. 9-293870, in which an electrically conductive film having a high thermal conductivity is formed between a glass substrate and an electrically insulating alkali metal ion blocking film. Although this technology is a technology that can manufacture a thin film transistor with high mobility by obtaining polycrystalline silicon having crystal nuclei having a specific orientation by cooling and solidifying molten silicon almost uniformly, reduction of off-leakage current Moreover, the position control of the crystal nuclei cannot be performed accurately, and the above problems cannot be solved.

【００１３】なお、この技術は、ＴＦＴの積層構成が、
・・・熱伝導率の高い電気伝導膜／絶縁膜／ゲート電極
／絶縁膜／シリコン膜・・・としてあり、本発明の構成
（・・・熱伝導率の高い電気伝導膜／絶縁膜／シリコン
膜／絶縁膜／ゲート電極・・・）と異なっており、さら
に、本発明と目的および効果も異なっている。In this technique, the laminated structure of the TFT is
・ ・ ・ Electrical conductive film / insulating film / gate electrode / insulating film / silicon film having high thermal conductivity, and the configuration of the present invention (... electrically conductive film / insulating film / silicon having high thermal conductivity). Film / insulating film / gate electrode ...), and the present invention is also different from the object and effect.

【００１４】本発明は、上記の問題を解決すべくなされ
たものであり、結晶粒界のトラップ準位によるオフリー
ク電流を、シリコン薄膜の単結晶化によって結晶粒界を
排除することにより根本的に低減するとともに、これら
の結晶粒を所望の場所にかつ均一に形成することによ
り、各薄膜トランジスタのオフリーク電流のばらつきを
低減し、より精度良くオフリーク電流を低減する薄膜ト
ランジスタおよびその製造方法の提供を目的とする。The present invention has been made to solve the above problems, and fundamentally eliminates the off-leakage current due to the trap level of the crystal grain boundary by eliminating the crystal grain boundary by single crystallization of the silicon thin film. Along with the reduction, by forming these crystal grains in a desired place and uniformly, it is possible to reduce the variation in the off-leakage current of each thin-film transistor, and to provide a thin-film transistor and a manufacturing method thereof that more accurately reduce the off-leakage current. To do.

【００１５】[0015]

【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項１記載の薄膜トランジスタ
は、基板上に絶縁体を介して形成された薄膜トランジス
タにおいて、前記基板と前記絶縁体との間に、前記絶縁
体より熱伝導性の高い材料からなる冷却膜を備え、この
冷却膜は、前記絶縁体上に形成されたドレイン領域，チ
ャネル領域及びソース領域の少なくとも一つの領域と局
所的に接近した構成としてある。In order to achieve the above object, a thin film transistor according to a first aspect of the present invention is a thin film transistor formed on a substrate with an insulator interposed between the substrate and the insulator. A cooling film made of a material having a higher thermal conductivity than the insulator is provided between the cooling film and the cooling film, and the cooling film is locally formed on at least one of a drain region, a channel region and a source region formed on the insulator. It is a close configuration.

【００１６】これにより、薄膜トランジスタは、絶縁体
上に形成されたシリコン薄膜に、エキシマレーザを照射
して結晶性シリコン薄膜を製作する場合に、冷却膜と局
所的に接近した半導体の活性領域（ドレイン領域，チャ
ネル領域及びソース領域）の一部に結晶核が形成され、
この結晶核を中心に再結晶化が始まり、冷却が遅れた部
分に向かって固化が進行する。したがって、結晶核近傍
にシリコン薄膜をエピタキシャル成長させることによ
り、単結晶または均一の結晶粒界からなるシリコン薄膜
を形成することができ、このシリコン薄膜を薄膜トラン
ジスタに用いることによって、薄膜トランジスタは、結
晶粒界のトラップ準位によるオフリーク電流を根本的に
低減するとともに、各薄膜トランジスタのオフリーク電
流をより精度良く低減することができる。As a result, the thin film transistor, when a crystalline silicon thin film is manufactured by irradiating a silicon thin film formed on an insulator with an excimer laser, an active region (drain) of a semiconductor locally close to a cooling film is formed. Region, channel region and source region), a crystal nucleus is formed in a part of
Recrystallization starts around these crystal nuclei, and solidification proceeds toward the part where cooling is delayed. Therefore, by epitaxially growing a silicon thin film in the vicinity of crystal nuclei, a silicon thin film composed of a single crystal or uniform crystal grain boundaries can be formed. By using this silicon thin film for a thin film transistor, the thin film transistor can be The off-leakage current due to the trap level can be fundamentally reduced, and the off-leakage current of each thin film transistor can be reduced more accurately.

【００１７】請求項２記載の発明は、上記請求項１記載
の薄膜トランジスタにおいて、前記ドレイン領域，チャ
ネル領域及びソース領域の少なくとも一つの領域、また
は前記冷却膜の少なくともいずれか一方が、他方に接近
した構成としてある。According to a second aspect of the present invention, in the thin film transistor according to the first aspect, at least one of the drain region, the channel region and the source region, or at least one of the cooling films is close to the other. It is as a configuration.

【００１８】このように、薄膜トランジスタは、冷却膜
および半導体の活性領域（ドレイン領域，チャネル領域
及びソース領域）の構造についての選択肢が多いので、
設計の自由度が大きくなり、最適設計を行なうことがで
きる。As described above, the thin film transistor has many choices regarding the structure of the cooling film and the semiconductor active region (drain region, channel region, and source region).
The degree of freedom in design is increased, and optimal design can be performed.

【００１９】請求項３記載の発明は、上記請求項１記載
の薄膜トランジスタにおいて、前記チャネル領域上にゲ
ート電極が形成されるとともに、前記ドレイン領域が前
記冷却膜と接近した構成としてある。According to a third aspect of the present invention, in the thin film transistor according to the first aspect, a gate electrode is formed on the channel region and the drain region is close to the cooling film.

【００２０】これにより、薄膜トランジスタは、ドレイ
ン領域の近傍、つまり、チャネル領域に単結晶または均
一の結晶粒界が形成されるので、効果的にオフリーク電
流を低減することができる。具体的には、薄膜トランジ
スタのドレイン端付近に単結晶シリコンが形成されるよ
うに設計することで、多結晶シリコンに特有なドレイン
領域におけるフリーク電流を低減することができる。As a result, in the thin film transistor, a single crystal or uniform crystal grain boundary is formed in the vicinity of the drain region, that is, in the channel region, so that the off leak current can be effectively reduced. Specifically, by designing single crystal silicon to be formed in the vicinity of the drain end of the thin film transistor, the freak current in the drain region peculiar to polycrystalline silicon can be reduced.

【００２１】請求項４記載の発明は、上記請求項１〜請
求項３のいずれかに記載の薄膜トランジスタにおいて、
前記冷却膜が遮光性を有する構成としてある。The invention according to claim 4 is the thin film transistor according to any one of claims 1 to 3, wherein:
The cooling film has a light shielding property.

【００２２】これにより、薄膜トランジスタは、光照射
条件下においてもシリコン中の光キャリアの発生を抑
え、誤動作を防ぐことができる。具体的には、例えば、
強光に曝される液晶プロジェクタに用いられるライトバ
ルブ、特に、液晶画素を駆動する薄膜トランジスタにお
いてその効果が大きく好適である。As a result, the thin film transistor can suppress the generation of photocarriers in silicon even under light irradiation conditions and prevent malfunction. Specifically, for example,
A light valve used in a liquid crystal projector exposed to strong light, particularly a thin film transistor for driving a liquid crystal pixel, has a large effect and is suitable.

【００２３】請求項５記載の薄膜トランジスタの製造方
法の発明は、基板上に、熱伝導性の高い冷却膜を形成す
る工程と、この冷却膜上に、冷却膜より熱伝導率の小さ
い絶縁体膜を形成する工程と、この絶縁体膜を局所的に
薄膜化する工程と、この局所的に薄膜化された絶縁体膜
上に、半導体薄膜を形成する工程と、この半導体薄膜に
エネルギービームを照射する工程とを含む方法としてあ
る。According to a fifth aspect of the present invention, there is provided a method of manufacturing a thin film transistor, which comprises a step of forming a cooling film having high thermal conductivity on a substrate, and an insulator film having a thermal conductivity smaller than that of the cooling film on the cooling film. And a step of locally thinning this insulator film, a step of forming a semiconductor thin film on this locally thinned insulator film, and irradiating this semiconductor thin film with an energy beam. And a step of performing.

【００２４】このように、本発明における薄膜トランジ
スタの製造方法は、冷却膜を形成し、この冷却膜を用い
てシリコン薄膜を局所的に冷却することによって、単結
晶または均一の結晶粒界からなるシリコン薄膜を形成す
ることができ、このシリコン薄膜を薄膜トランジスタに
用いることによって、薄膜トランジスタは、結晶粒界の
トラップ準位によるオフリーク電流を根本的に低減する
とともに、各薄膜トランジスタのオフリーク電流をより
精度良く低減することができる。As described above, in the method of manufacturing a thin film transistor according to the present invention, a cooling film is formed, and the silicon thin film is locally cooled by using the cooling film, so that silicon having a single crystal or uniform crystal grain boundaries is formed. A thin film can be formed, and by using this silicon thin film for a thin film transistor, the thin film transistor can fundamentally reduce the off-leakage current due to the trap level of crystal grain boundaries, and also reduce the off-leakage current of each thin film transistor with higher accuracy. be able to.

【００２５】請求項６記載の薄膜トランジスタの製造方
法の発明は、基板上に半導体薄膜を形成する工程と、こ
の半導体薄膜上に、半導体薄膜よりも熱伝導性の高い冷
却膜を形成しパターン化する工程と、前記半導体薄膜お
よび冷却膜にエネルギービームを照射する工程と、前記
冷却膜の少なくとも一部を除去する工程とを含む方法と
してある。According to a sixth aspect of the invention of a method for manufacturing a thin film transistor, a step of forming a semiconductor thin film on a substrate, and a cooling film having higher thermal conductivity than the semiconductor thin film is formed and patterned on the semiconductor thin film. The method includes a step, a step of irradiating the semiconductor thin film and the cooling film with an energy beam, and a step of removing at least a part of the cooling film.

【００２６】このように、薄膜トランジスタは、シリコ
ン薄膜の上方に冷却膜を形成しパターン化することによ
っても、単結晶または均一の結晶粒界からなるシリコン
薄膜を形成することができ、オフリーク電流を根本的に
かつ精度良く低減することができる。As described above, in the thin film transistor, a silicon thin film composed of a single crystal or uniform crystal grain boundaries can be formed by forming a cooling film on the silicon thin film and patterning the thin film. Can be reduced accurately and accurately.

【００２７】[0027]

【発明の実施の形態】以下、本発明の各実施形態および
各実施例に係る薄膜トランジスタ及びその製造方法につ
いて、図面を参照して説明する。先ず、本発明の第一実
施形態に係る薄膜トランジスタについて説明する。 ［第一実施形態］図１は、第一実施形態に係る薄膜トラ
ンジスタの概略図であり、（ａ）は途中工程における概
略上面図を、（ｂ）はＡ−Ａ断面における概略断面図
を、（ｃ）は最終工程後の概略断面図を示している。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a thin film transistor according to each embodiment and each example of the present invention and a manufacturing method thereof will be described with reference to the drawings. First, the thin film transistor according to the first embodiment of the present invention will be described. [First Embodiment] FIG. 1 is a schematic view of a thin film transistor according to the first embodiment. (A) is a schematic top view in an intermediate step, (b) is a schematic cross-sectional view taken along line AA ( c) shows a schematic sectional view after the final step.

【００２８】同図（ａ）において、薄膜トランジスタ
は、途中工程としてシリコン薄膜１〜３が形成してあ
り、具体的には、同図（ｂ）に示すように、ガラス基板
５上に、冷却膜であるタングステンシリサイド６，絶縁
体である二酸化シリコン４及びシリコン薄膜１〜３を順
次積層してある。In FIG. 1A, the thin film transistor has silicon thin films 1 to 3 formed as an intermediate step. Specifically, as shown in FIG. 1B, a cooling film is formed on a glass substrate 5. Of tungsten silicide 6, silicon dioxide 4 which is an insulator, and silicon thin films 1 to 3 are sequentially laminated.

【００２９】タングステンシリサイド６は、二酸化シリ
コン４よりも熱伝導率の大きい材料であり、ガラス基板
５の上面のほぼ全面に積層してある。このため、タング
ステンシリサイド６は、シリコン薄膜１〜３にレーザ光
を照射して結晶化させる際、効率良くこの熱を伝達し冷
却効果を発揮する。なお、タングステンシリサイド６
は、冷却膜としての一例であり、冷却膜をタングステン
シリサイド６に限定するものではない。The tungsten silicide 6 is a material having a thermal conductivity higher than that of the silicon dioxide 4, and is laminated on almost the entire upper surface of the glass substrate 5. Therefore, the tungsten silicide 6 efficiently transmits this heat and exhibits a cooling effect when the silicon thin films 1 to 3 are irradiated with laser light to be crystallized. In addition, tungsten silicide 6
Is an example of the cooling film, and the cooling film is not limited to the tungsten silicide 6.

【００３０】二酸化シリコン４は、タングステンシリサ
イド６の上面のほぼ全面に積層してあり、また、上面に
は、底面がほぼ正方形の凹部が形成してある。このた
め、凹部の底面は、冷却膜であるタングステンシリサイ
ド６との距離が凹部を除く上面より接近しているので、
レーザ光の照射終了後、熱が効率良くタングステンシリ
サイド６に伝達され早く冷える。The silicon dioxide 4 is laminated on almost the entire upper surface of the tungsten silicide 6, and a concave portion having a substantially square bottom surface is formed on the upper surface. Therefore, the bottom surface of the recess is closer to the tungsten silicide 6 which is the cooling film than the top surface except the recess,
After the irradiation of the laser light is finished, the heat is efficiently transferred to the tungsten silicide 6 to cool it quickly.

【００３１】シリコン薄膜１〜３は、二酸化シリコン４
の上面のほぼ全面に、また、凹部については、凹部を覆
うように薄膜状に形成されている。このような構造を有
するガラス基板５に、エキシマレーザをシリコン層１〜
３が溶融するような条件で照射すると、シリコン層１〜
３が再結晶化する際に、熱伝導率の大きいタングステン
シリサイド６に近接する領域から順に固化する。つま
り、凹部に積層されたシリコン薄膜２は、冷却膜である
タングステンシリサイド６に最も近いので、レーザ光の
照射終了後、熱が効率良くタングステンシリサイド６に
伝達され、他のシリコン薄膜１、３より早く冷え早く固
化する。The silicon thin films 1 to 3 are silicon dioxide 4
Is formed in a thin film shape so as to cover almost the entire upper surface of the substrate and the recess. On the glass substrate 5 having such a structure, an excimer laser is provided on the silicon layers 1 to 1.
When irradiated under the condition that 3 melts, the silicon layer 1
When 3 is recrystallized, it solidifies in order from a region close to the tungsten silicide 6 having a high thermal conductivity. That is, since the silicon thin film 2 laminated in the concave portion is closest to the tungsten silicide 6 which is the cooling film, heat is efficiently transferred to the tungsten silicide 6 after the irradiation of the laser beam is completed, and the silicon thin film 1 and the other silicon thin films 1 and 3 are not heated. It cools quickly and solidifies quickly.

【００３２】より具体的には、凹部底面に積層されたシ
リコン薄膜２は、周辺に比べ早く冷却されるためインキ
ュベーションタイムt1、核発生密度n1で固化し、第一の
多結晶シリコン領域を形成する。そして、シリコン薄膜
３は、この第一の多結晶シリコン領域で固化（結晶化）
を開始したシリコン薄膜２が核となり、凹部の側面およ
び外周へ向かって結晶成長する。More specifically, since the silicon thin film 2 laminated on the bottom surface of the recess is cooled faster than the surroundings, it is solidified at the incubation time t1 and the nucleus generation density n1 to form the first polycrystalline silicon region. . Then, the silicon thin film 3 is solidified (crystallized) in this first polycrystalline silicon region.
The silicon thin film 2 which has started as a nucleus serves as a nucleus to grow crystals toward the side surface and the outer periphery of the recess.

【００３３】このときの結晶成長距離は、インキュベー
ションタイムt2(t1<t2)、核発生密度n2(n1n2)で固化す
る第二の多結晶シリコン領域の結晶化領域１と衝突する
点で決まる（結晶成長時間:t3=t2-t1）。したがって、
シリコン薄膜３は、第一の多結晶シリコン領域２を核と
して結晶生長し、第二の多結晶シリコン領域の結晶化領
域（シリコン薄膜１）と衝突するまでに、単結晶シリコ
ンとして形成される。The crystal growth distance at this time is determined by the point of collision with the crystallization region 1 of the second polycrystalline silicon region which solidifies at the incubation time t2 (t1 <t2) and the nucleus generation density n2 (n1n2) (crystal Growth time: t3 = t2-t1). Therefore,
The silicon thin film 3 is formed as single crystal silicon by the time of crystal growth using the first polycrystalline silicon region 2 as a nucleus and colliding with the crystallization region (silicon thin film 1) of the second polycrystalline silicon region.

【００３４】このように、薄膜トランジスタは、エキシ
マレーザによる再結晶化工程において、シリコン薄膜１
〜３が均一に冷却され、所定のインキュベーション時間
を経た後、ランダムに結晶核が形成され、この核を中心
に結晶粒がランダムに成長し、結晶粒界がランダムに発
生することを防止することができる。つまり、薄膜トラ
ンジスタは、再結晶化工程において特定の場所（凹部の
底面）から固化（再結晶化）させ、冷却が遅れた部分に
向かって固化を進行させることができるので、結晶が、
凹部の底面を核として外周方向にエピタキシャル成長
し、単結晶として成長する。As described above, the thin film transistor has the silicon thin film 1 in the recrystallization process by the excimer laser.
~ 3 to be cooled uniformly, after a predetermined incubation time, to randomly form crystal nuclei, to prevent the crystal grains from growing randomly around this nucleus, the occurrence of random grain boundaries You can That is, the thin film transistor can be solidified (recrystallized) from a specific place (bottom surface of the recess) in the recrystallization step, and can be solidified toward a portion where cooling is delayed, so that the crystal is
The bottom surface of the recess is used as a nucleus for epitaxial growth in the outer peripheral direction to grow as a single crystal.

【００３５】このように形成されるシリコン薄膜１〜３
を薄膜トランジスタ（ＴＦＴ）に用いた場合のＴＦＴ構
造を図１（Ｃ）に示す。薄膜トランジスタは、引き続い
て、チャネル領域７、ソース領域８、ドレイン領域９、
がそれぞれ形成され、ゲート絶縁膜１２を介してゲート
１０、金属１１配線、層間絶縁膜１３がそれぞれ形成し
てある。The silicon thin films 1 to 3 thus formed
FIG. 1C shows a TFT structure in the case where is used for a thin film transistor (TFT). The thin film transistor continues to have a channel region 7, a source region 8, a drain region 9,
Are formed, and the gate 10, the metal 11 wiring, and the interlayer insulating film 13 are formed via the gate insulating film 12.

【００３６】ここで、ドレイン領域９をシリコン薄膜２
の位置に合わせて形成することにより、チャネル領域７
は、単結晶層で形成される。ここで、シリコン薄膜３
は、凹部底面の各辺から結晶成長し対角線上に結晶粒界
が発生する場合が考えられるが、ドレイン領域，チャネ
ル領域及びソース領域を、幅の狭い長方形状とすること
により、結晶粒界を含まないようにすることができる。Here, the drain region 9 is replaced by the silicon thin film 2
The channel region 7 is formed in accordance with the position of
Is formed of a single crystal layer. Here, the silicon thin film 3
In some cases, crystals may grow from each side of the bottom surface of the recess and crystal grain boundaries may be generated on a diagonal line. However, by forming the drain region, the channel region and the source region in a narrow rectangular shape, It can be excluded.

【００３７】このため、薄膜トランジスタは、チャネル
領域７の粒界数が削減されているので、多結晶シリコン
特有の粒界トラップによるリーク電流を低減することが
できる。このように、インキュベーションタイムt2、t1
を調整し、結晶成長時間（t3=t2-t1）を長くして、シリ
コン薄膜３を大きく成長させることにより、単結晶から
なる（結晶粒界の存在しない）チャネル領域７を形成す
ることができる。Therefore, in the thin film transistor, since the number of grain boundaries in the channel region 7 is reduced, it is possible to reduce the leak current due to the grain boundary trap peculiar to polycrystalline silicon. In this way, the incubation time t2, t1
Is adjusted, the crystal growth time (t3 = t2-t1) is lengthened, and the silicon thin film 3 is grown large, whereby the channel region 7 made of a single crystal (having no crystal grain boundary) can be formed. .

【００３８】上述したように、第一実施形態における薄
膜トランジスタは、シリコン層であるドレイン領域，チ
ャネル領域及びソース領域の一部が、熱伝導率の大きい
材料からなる冷却膜と局所的に接近しているので、レー
ザ光による加熱後再結晶化する際に、その部分が核とな
って周辺に向かって単結晶として結晶が成長する。これ
により、薄膜トランジスタは、粒界トラップによるリー
ク電流を根本的に低減することができる。As described above, in the thin film transistor according to the first embodiment, a part of the drain region, the channel region, and the source region, which are silicon layers, locally approaches the cooling film made of a material having a high thermal conductivity. Therefore, when recrystallized after being heated by the laser light, that portion becomes a nucleus and the crystal grows as a single crystal toward the periphery. Thereby, the thin film transistor can fundamentally reduce the leak current due to the grain boundary trap.

【００３９】また、薄膜トランジスタは、エキシマレー
ザを用いたレーザ結晶化法による加熱再結晶化過程にお
いて、結晶核発生がナノ秒オーダの極めて短い時間に生
じるが、結晶核を凹部の底面に形成し、この結晶核の周
辺に、単結晶または均一の結晶粒界からなるシリコン薄
膜を形成することができ、薄膜トランジスタのオフリー
ク電流をより精度良く低減することができる。In the thin film transistor, crystal nucleation occurs in the extremely short time of nanosecond order in the heating recrystallization process by the laser crystallization method using the excimer laser, but the crystal nuclei are formed on the bottom surface of the recess, A silicon thin film composed of a single crystal or uniform crystal grain boundaries can be formed around this crystal nucleus, and the off-leakage current of the thin film transistor can be reduced more accurately.

【００４０】また、本発明の第一実施形態における薄膜
トランジスタの説明は、その製造方法についても説明し
たものであり、この薄膜トランジスタの製造方法は、冷
却膜を形成することによって、単結晶または均一の結晶
粒界からなるシリコン薄膜を形成し、結晶粒界のトラッ
プ準位によるオフリーク電流を根本的に低減するととも
に、各薄膜トランジスタのオフリーク電流をより精度良
く低減することができる。Further, the description of the thin film transistor in the first embodiment of the present invention also describes the manufacturing method thereof, and in the manufacturing method of this thin film transistor, a single crystal or a uniform crystal is formed by forming a cooling film. By forming a silicon thin film composed of grain boundaries, it is possible to fundamentally reduce the off-leakage current due to the trap level of the crystal grain boundaries, and it is possible to more accurately reduce the off-leakage current of each thin film transistor.

【００４１】また、第一実施形態における薄膜トランジ
スタは、ドレイン領域，チャネル領域及びソース領域の
一部を、熱伝導率の高い材料からなる冷却膜と局所的に
接近させる構造において、上述した構造に限定するもの
ではなく、様々な構造とすることができる。次に、これ
らの構造について、第一実施形態における応用例とし
て、図面を参照して説明する。Further, the thin film transistor in the first embodiment is limited to the above-mentioned structure in the structure in which a part of the drain region, the channel region and the source region is locally brought close to the cooling film made of a material having a high thermal conductivity. However, various structures can be used. Next, these structures will be described as application examples of the first embodiment with reference to the drawings.

【００４２】［第一応用例］図２は、第一応用例に係る
薄膜トランジスタの概略図であり、（ａ）は途中工程に
おける概略断面図を、（ｂ）は最終工程後の概略断面図
を示している。同図（ａ）において、薄膜トランジスタ
は、途中工程として、ガラス基板５上に、冷却膜である
タングステンシリサイド６，絶縁体である二酸化シリコ
ン４及びシリコン薄膜１〜３を順次積層してある。ここ
で、二酸化シリコン４の上面には、溝部が形成されてお
り、溝部の底面には、シリコン薄膜２が積層されてい
る。したがって、シリコン薄膜２は、タングステンシリ
サイド６に最も近いので、冷却効率が高くなっている。[First Application Example] FIG. 2 is a schematic view of a thin film transistor according to the first application example. (A) is a schematic sectional view in an intermediate step, and (b) is a schematic sectional view after a final step. Shows. In FIG. 1A, as a thin film transistor, as a middle step, a tungsten silicide 6 as a cooling film 6, a silicon dioxide 4 as an insulator, and silicon thin films 1 to 3 are sequentially laminated on a glass substrate 5. Here, a groove is formed on the upper surface of the silicon dioxide 4, and the silicon thin film 2 is laminated on the bottom of the groove. Therefore, since the silicon thin film 2 is closest to the tungsten silicide 6, the cooling efficiency is high.

【００４３】このような構造を有するガラス基板５に、
エキシマレーザをシリコン層１〜３が溶融するような条
件で照射すると、シリコン層１〜３が再結晶化する際
に、第一実施形態の薄膜トランジスタと同様に、タング
ステンシリサイド６に近いシリコン薄膜２から固化し、
単結晶または均一の結晶粒界からなるシリコン薄膜３を
形成する。On the glass substrate 5 having such a structure,
When the excimer laser is irradiated under the condition that the silicon layers 1 to 3 are melted, when the silicon layers 1 to 3 are recrystallized, like the thin film transistor of the first embodiment, the silicon thin film 2 close to the tungsten silicide 6 is removed. Solidify,
A silicon thin film 3 composed of a single crystal or uniform crystal grain boundaries is formed.

【００４４】引き続いて、薄膜トランジスタは、この単
結晶シリコン薄膜３の領域内に、チャネル領域７，ソー
ス領域８及びドレイン領域９がそれぞれ形成され、絶縁
性を有する二酸化シリコン４を介してゲート１０、配線
としての金属１１がそれぞれ形成してある。Subsequently, in the thin film transistor, the channel region 7, the source region 8 and the drain region 9 are formed in the region of the single crystal silicon thin film 3, and the gate 10 and the wiring are formed through the insulating silicon dioxide 4. 11 are formed respectively.

【００４５】これにより、薄膜トランジスタは、ドレイ
ン領域９およびその近傍（チャネル領域７）に単結晶ま
たは均一の結晶粒界が形成されるので、多結晶シリコン
に特有なドレイン領域９におけるフリーク電流を効果的
に低減することができる。ここで、好ましくは、チャネ
ル領域７の両端にＬＤＤ領域１４を形成すると良い。こ
のようにすることにより、各チャネル領域７に、例え
ば、二、三本の結晶粒界が均一に発生している場合に、
この分をオフセットすることにより、非常に精度良くリ
ーク電流の発生を防止することができる。その他の構造
および作用は、第一実施形態における薄膜トランジスタ
と同様としてある。As a result, in the thin film transistor, a single crystal grain or a uniform grain boundary is formed in the drain region 9 and in the vicinity thereof (channel region 7), so that the freak current in the drain region 9 peculiar to polycrystalline silicon is effective. Can be reduced to Here, it is preferable to form the LDD regions 14 on both ends of the channel region 7. By doing so, for example, when two or three crystal grain boundaries are uniformly generated in each channel region 7,
By offsetting this amount, it is possible to prevent the generation of leak current with extremely high accuracy. Other structures and actions are similar to those of the thin film transistor in the first embodiment.

【００４６】このように、第一応用例における薄膜トラ
ンジスタは、ドレイン領域９，チャネル領域７及びソー
ス領域８が単結晶層で形成されるため、多結晶シリコン
特有の粒界トラップによるリーク電流を精度良く低減す
ることができる。As described above, in the thin film transistor according to the first application example, since the drain region 9, the channel region 7 and the source region 8 are formed of a single crystal layer, the leak current due to the grain boundary trap peculiar to polycrystalline silicon is accurately measured. It can be reduced.

【００４７】［第二応用例］図３は、第二応用例に係る
薄膜トランジスタの概略図であり、（ａ）は途中工程に
おける概略断面図を、（ｂ）は最終工程後の概略断面図
を示している。同図（ａ）において、薄膜トランジスタ
は、途中工程として、ガラス基板５上に、冷却膜である
タングステンシリサイド６，絶縁体である二酸化シリコ
ン４及びシリコン薄膜１〜３を順次積層してある。ここ
で、二酸化シリコン４の上面には、ストライプ状に二本
の溝部が形成されており、この二本の溝部を含む二酸化
シリコン４上に、シリコン薄膜１〜３が積層されてい
る。したがって、この溝部底面は、タングステンシリサ
イド６に最も近いので、冷却効率が高くなっている。[Second Application Example] FIG. 3 is a schematic view of a thin film transistor according to a second application example. (A) is a schematic sectional view in an intermediate step, and (b) is a schematic sectional view after a final step. Shows. In FIG. 1A, as a thin film transistor, as a middle step, a tungsten silicide 6 as a cooling film 6, a silicon dioxide 4 as an insulator, and silicon thin films 1 to 3 are sequentially laminated on a glass substrate 5. Here, two groove portions are formed in a stripe shape on the upper surface of the silicon dioxide 4, and the silicon thin films 1 to 3 are laminated on the silicon dioxide 4 including the two groove portions. Therefore, the bottom surface of this groove portion is closest to the tungsten silicide 6, so that the cooling efficiency is high.

【００４８】このような構造を有するガラス基板５に、
エキシマレーザをシリコン層１〜３が溶融するような条
件で照射すると、シリコン層１〜３が再結晶化する際
に、第一実施形態と同様に、タングステンシリサイド６
に近い溝部底面に積層されたシリコン薄膜２から固化
し、単結晶または均一の結晶粒界からなるシリコン薄膜
３を形成する。ここで、好ましくは、各溝部に挟まれた
凸部上面の幅を狭くすると良い。このようにすることに
より、多結晶からなるシリコン薄膜１が形成される前
に、各溝から成長形成するシリコン薄膜３が凸部上面で
衝突すると、結晶粒界の少ないチャネル領域７を形成す
ることができる。On the glass substrate 5 having such a structure,
When the excimer laser is irradiated under the condition that the silicon layers 1 to 3 are melted, when the silicon layers 1 to 3 are recrystallized, the tungsten silicide 6 is formed as in the first embodiment.
Is solidified from the silicon thin film 2 laminated on the bottom surface of the groove portion close to, to form a silicon thin film 3 composed of a single crystal or uniform grain boundaries. Here, it is preferable to reduce the width of the upper surface of the convex portion sandwiched between the groove portions. By doing so, when the silicon thin film 3 grown from each groove collides on the upper surface of the convex portion before the polycrystalline silicon thin film 1 is formed, the channel region 7 with few crystal grain boundaries is formed. You can

【００４９】引き続いて、薄膜トランジスタは、この単
結晶シリコン薄膜３の領域内に、チャネル領域７，ソー
ス領域８及びドレイン領域９がそれぞれ形成され、絶縁
性を有する二酸化シリコン４を介してゲート１０、金属
１１配線がそれぞれ形成してある。Subsequently, in the thin film transistor, the channel region 7, the source region 8 and the drain region 9 are formed in the region of the single crystal silicon thin film 3, and the gate 10 and the metal are formed through the insulating silicon dioxide 4. 11 wirings are formed respectively.

【００５０】このようにすることにより、薄膜トランジ
スタは、単結晶シリコン３領域内に、ソース領域８とド
レイン領域９を形成し、チャネル領域７は単結晶を含む
均一な結晶粒界からなるシリコン薄膜３を形成するた
め、例えば、液晶ディスプレイの画素駆動素子として用
いた場合においても、多結晶シリコン特有の粒界トラッ
プによるリーク電流がなくなり、コントラストが向上す
る。その他の構造および作用は、第一応用例における薄
膜トランジスタと同様としてある。By doing so, the thin film transistor forms the source region 8 and the drain region 9 in the single crystal silicon 3 region, and the channel region 7 is a silicon thin film 3 made of a uniform crystal grain boundary containing a single crystal. Therefore, for example, even when used as a pixel driving element of a liquid crystal display, the leak current due to the grain boundary trap peculiar to polycrystalline silicon is eliminated, and the contrast is improved. Other structures and operations are similar to those of the thin film transistor in the first application example.

【００５１】［第三応用例］図４は、第三応用例に係る
薄膜トランジスタの概略図であり、（ａ）は途中工程に
おける概略断面図を、（ｂ）は最終工程後の概略断面図
を示している。同図（ａ）において、薄膜トランジスタ
は、途中工程として、ガラス基板５上に、冷却膜である
タングステンシリサイド６，絶縁体である二酸化シリコ
ン４及びシリコン薄膜１〜３を順次積層してある。ここ
で、二酸化シリコン４の上面には、一本の溝部が形成さ
れており、この一本の溝部を含む二酸化シリコン４上
に、シリコン薄膜１〜３が積層されている。したがっ
て、この溝部底面は、タングステンシリサイド６に最も
近いので、冷却効率が高くなっている。[Third Application Example] FIG. 4 is a schematic view of a thin film transistor according to a third application example. (A) is a schematic sectional view in an intermediate step, and (b) is a schematic sectional view after a final step. Shows. In FIG. 1A, as a thin film transistor, as a middle step, a tungsten silicide 6 as a cooling film 6, a silicon dioxide 4 as an insulator, and silicon thin films 1 to 3 are sequentially laminated on a glass substrate 5. Here, one groove is formed on the upper surface of the silicon dioxide 4, and the silicon thin films 1 to 3 are laminated on the silicon dioxide 4 including this one groove. Therefore, the bottom surface of this groove portion is closest to the tungsten silicide 6, so that the cooling efficiency is high.

【００５２】このような構造を有するガラス基板５に、
エキシマレーザをシリコン層１〜３が溶融するような条
件で照射すると、シリコン層１〜３が再結晶化する際
に、第一実施形態と同様に、タングステンシリサイド６
に近い溝部底面に積層されたシリコン薄膜２から固化
し、溝部の両側に、単結晶または均一な結晶粒界からな
るシリコン薄膜３を形成する。ここで、好ましくは、溝
部の幅を狭くすると良い。このようにすることにより、
多結晶からなるシリコン薄膜１が形成される領域を減少
させ、単結晶または均一な結晶粒界からなるシリコン薄
膜３を増加させるので、結果的に、結晶粒界の少ないチ
ャネル領域７を形成することができる。On the glass substrate 5 having such a structure,
When the excimer laser is irradiated under the condition that the silicon layers 1 to 3 are melted, when the silicon layers 1 to 3 are recrystallized, the tungsten silicide 6 is formed as in the first embodiment.
Is solidified from the silicon thin film 2 laminated on the bottom surface of the groove portion, and the silicon thin film 3 made of a single crystal or uniform crystal grain boundaries is formed on both sides of the groove portion. Here, it is preferable to narrow the width of the groove. By doing this,
Since the region where the silicon thin film 1 made of polycrystal is formed is reduced and the silicon thin film 3 made of single crystal or uniform crystal grain boundaries is increased, as a result, the channel region 7 having few crystal grain boundaries is formed. You can

【００５３】引き続いて、薄膜トランジスタは、この単
結晶シリコン薄膜３の領域内に、チャネル領域７、ソー
ス領域８、ドレイン領域９がそれぞれ形成され、絶縁性
を有する二酸化シリコン４を介してゲート１０、金属１
１配線がそれぞれ形成してある。その他の構造および作
用は、第一応用例における薄膜トランジスタと同様とし
てある。Subsequently, in the thin film transistor, the channel region 7, the source region 8 and the drain region 9 are formed in the region of the single crystal silicon thin film 3, and the gate 10 and the metal are formed through the insulating silicon dioxide 4. 1
One wiring is formed respectively. Other structures and operations are similar to those of the thin film transistor in the first application example.

【００５４】［第四応用例］図５は、第四応用例に係る
薄膜トランジスタを用いた相補型ＭＯＳ（ＣＭＯＳ）の
概略図であり、（ａ）は途中工程における概略断面図
を、（ｂ）は最終工程後の概略断面図を示している。同
図（ａ）において、ＣＭＯＳは、途中工程として、スト
ライプ状に凸部を形成したガラス基板５上に、厚さが一
定のタングステンシリサイド６，上面が平坦な二酸化シ
リコン４及びシリコン薄膜１〜３を順次積層してある。
したがって、この凸部上方のシリコン薄膜２は、タング
ステンシリサイド６に最も近いので、冷却効率が高くな
っている。[Fourth Application Example] FIG. 5 is a schematic view of a complementary MOS (CMOS) using a thin film transistor according to a fourth application example, (a) is a schematic sectional view in an intermediate step, and (b) is a schematic sectional view. Shows a schematic sectional view after the final step. As shown in FIG. 1A, in the CMOS, as an intermediate step, a tungsten silicide 6 having a constant thickness 6, a silicon dioxide 4 having a flat upper surface, and silicon thin films 1 to 3 are formed on a glass substrate 5 having convex portions formed in stripes. Are sequentially laminated.
Therefore, since the silicon thin film 2 above the convex portion is closest to the tungsten silicide 6, the cooling efficiency is high.

【００５５】ここで、この凸部は、予め、ガラス基板に
段差を設け、その段差を覆うようにタングステンシリサ
イド６を形成する。なお、この凸部は、基板材料自体の
加工に限定するものではなく、酸化膜、窒化膜などの膜
を堆積した後に、パターニングしても良いし、タングス
テンシリサイド６に凸部を設けても良い。Here, the convex portion is provided with a step on the glass substrate in advance, and the tungsten silicide 6 is formed so as to cover the step. The projection is not limited to the processing of the substrate material itself, and may be patterned after depositing a film such as an oxide film or a nitride film, or the projection may be provided on the tungsten silicide 6. .

【００５６】このような構造を有するガラス基板５に、
エキシマレーザをシリコン層１〜３が溶融するような条
件で照射すると、シリコン層１〜３が再結晶化する際
に、第一実施形態と同様に、タングステンシリサイド６
に近い凸部上面に積層されたシリコン薄膜２から固化
し、シリコン薄膜２の両側に単結晶または均一な結晶粒
界からなるシリコン薄膜３を形成することができる。On the glass substrate 5 having such a structure,
When the excimer laser is irradiated under the condition that the silicon layers 1 to 3 are melted, when the silicon layers 1 to 3 are recrystallized, the tungsten silicide 6 is formed as in the first embodiment.
It is possible to solidify the silicon thin film 2 laminated on the upper surface of the convex portion close to, and form the silicon thin film 3 composed of a single crystal or uniform crystal grain boundaries on both sides of the silicon thin film 2.

【００５７】次に、このように形成されるシリコン薄膜
１〜３を用いるＣＭＯＳは、図６に示すように、ゲート
絶縁膜１２、ゲート電極１０を形成した後、イオン注入
により、チャネル領域７，ソース領域８及びドレイン領
域９が形成される。また、レジストを用いることによっ
て、リンとホウ素を注入し分けることにより、n⁺領域１
５とp⁺領域１６を作り分け、相補型ＭＯＳ（ＣＭＯＳ）
回路を形成してある。そして、図５（ｂ）に示すよう
に、層間絶縁膜１３を形成し、コンタクトホールを形成
した後に、金属層１１により配線する。なお、n⁺領域１
５とp⁺領域１６が接する部分は多結晶で構成されている
が、単結晶の方が好ましいことは、勿論である。Next, in the CMOS using the silicon thin films 1 to 3 thus formed, as shown in FIG. 6, after forming the gate insulating film 12 and the gate electrode 10, by ion implantation, the channel region 7, The source region 8 and the drain region 9 are formed. In addition, by using a resist, phosphorus and boron are separately implanted, so that n ⁺ region 1
5 and p ⁺ region 16 are made separately, and complementary MOS (CMOS)
The circuit is formed. Then, as shown in FIG. 5B, after forming an interlayer insulating film 13 and forming a contact hole, wiring is performed by the metal layer 11. Note that n ⁺ region 1
The portion where 5 and the p ⁺ region 16 contact each other is made of polycrystal, but it is needless to say that a single crystal is preferable.

【００５８】このように、第一実施形態における薄膜ト
ランジスタを用いたＣＭＯＳ回路は、チャネル領域７が
単結晶領域に形成することができるので、リーク電流を
低減することができ、結果的に、消費電流を低減するこ
とができる。As described above, in the CMOS circuit using the thin film transistor in the first embodiment, since the channel region 7 can be formed in the single crystal region, the leak current can be reduced, and as a result, the consumed current can be reduced. Can be reduced.

【００５９】各応用例を挙げて上述したように、本発明
における薄膜トランジスタは、冷却膜および半導体の活
性領域（ドレイン領域，チャネル領域及びソース領域）
の構造についての選択肢が多いので、設計の自由度が大
きくなり、最適設計を行なうことができ、結果的に、優
れた性能の薄膜トランジスタを提供することができる。As described above with reference to each application example, the thin film transistor according to the present invention is provided with a cooling film and a semiconductor active region (drain region, channel region and source region).
Since there are many options for the structure of (1), the degree of freedom in designing is increased, optimum designing can be performed, and as a result, a thin film transistor with excellent performance can be provided.

【００６０】また、本発明における薄膜トランジスタの
製造方法は、上述した薄膜トランジスタの製造方法の応
用例として、半導体薄膜の上方に冷却膜を形成およびパ
ターン化して、半導体薄膜および冷却膜にエネルギービ
ームを照射し、冷却膜の下方の半導体薄膜に結晶核を先
に形成する製造方法とすることもできる。この薄膜トラ
ンジスタの製造方法によっても、薄膜トランジスタは、
同様の作用（単結晶または均一な結晶粒界からなるシリ
コン薄膜３を形成する。）を得ることができ、オフリー
ク電流を根本的にかつ精度良く低減することができる。Further, the thin film transistor manufacturing method according to the present invention is, as an application example of the above-described thin film transistor manufacturing method, forming and patterning a cooling film above a semiconductor thin film and irradiating the semiconductor thin film and the cooling film with an energy beam. It is also possible to use a manufacturing method in which crystal nuclei are first formed in the semiconductor thin film below the cooling film. Also by this method of manufacturing a thin film transistor, the thin film transistor,
The same action (forming the silicon thin film 3 formed of a single crystal or a uniform crystal grain boundary) can be obtained, and the off-leakage current can be reduced fundamentally and accurately.

【００６１】また、本発明の薄膜トランジスタは、様々
な電子機器に広く使用される。例えば、本発明の薄膜ト
ランジスタは、図７に示すように半導体メモリに用いる
ことができる。この半導体メモリは、２ｎ×２ｍビット
のメモリセルからなり、メモリセルに薄膜トランジスタ
が形成されている。The thin film transistor of the present invention is widely used in various electronic devices. For example, the thin film transistor of the present invention can be used in a semiconductor memory as shown in FIG. This semiconductor memory is composed of memory cells of 2n × 2m bits, and thin film transistors are formed in the memory cells.

【００６２】また、例えば、本発明の薄膜トランジスタ
は、図８に示すように液晶ディスプレイ（適宜、液晶ラ
イトバルブと略称する。）に用いることができ、図９に
液晶ライトバルブを応用したプロジェクタの概略構成を
示している。図８において、周辺駆動回路（データドラ
イバ、ゲートドライバ）によりアクティブマトリクスア
レイに接続された液晶の画素が駆動される。ここで、薄
膜トランジスタは、データドライバ，ゲートドライバ及
び画素に用いられている。図９において、プロジェクタ
は、ハロゲンランプにより生成された光が、ダイクロイ
ックミラーを介してライトバルブに入射し、その映像が
投影レンズを介してスクリーンに投影される。ここで、
光の赤成分、緑成分、青成分にそれぞれ対応したライト
バルブが用いられる。Further, for example, the thin film transistor of the present invention can be used for a liquid crystal display (appropriately referred to as a liquid crystal light valve) as shown in FIG. 8, and a schematic of a projector to which the liquid crystal light valve is applied is shown in FIG. The configuration is shown. In FIG. 8, a peripheral drive circuit (data driver, gate driver) drives liquid crystal pixels connected to the active matrix array. Here, the thin film transistor is used for a data driver, a gate driver, and a pixel. In FIG. 9, in the projector, the light generated by the halogen lamp enters the light valve through the dichroic mirror, and the image thereof is projected on the screen through the projection lens. here,
Light valves corresponding to the red, green, and blue components of light are used.

【００６３】さらにまた、例えば、図１０に示すよう
に、本発明の薄膜トランジスタは、携帯型スキャナに用
いることができ、具体的には、アモルファスシリコンフ
ォトダイオードの駆動に用いられている。イメージセン
サは、アモルファスシリコンフォトダイオードと主走査
方向を制御する薄膜トランジスタで構成されるシフトレ
ジスタ、および読み出しスイッチで構成される。Furthermore, for example, as shown in FIG. 10, the thin film transistor of the present invention can be used in a portable scanner, and more specifically, it is used for driving an amorphous silicon photodiode. The image sensor includes an amorphous silicon photodiode, a shift register including a thin film transistor that controls the main scanning direction, and a read switch.

【００６４】携帯型スキャナは、光源，イメージセンサ
及びファイバーアレイプレートを備え、イメージセンサ
背面から証明された原稿表面画像を、ファイバーアレイ
プレートを用いて画像読みとりする。そして、この読み
取られた画像信号は、ローラーとエンコーダーにより副
走査方向への移動位置読みとりがなされ、読み出した画
像信号はプリント基板上に形成された外部回路を介し
て、コンピュータや記録装置に出力される。ここでは上
記のような携帯型スキャナを例示したが、フラットベッ
ド型スキャナ、ファクシミリ、デジタル複写機などのイ
メージセンサ、あるいは二次元センサにも応用可能であ
る。The portable scanner is equipped with a light source, an image sensor and a fiber array plate, and the document surface image certified from the back surface of the image sensor is image-read using the fiber array plate. Then, the read image signal is read by the roller and the encoder in the moving position in the sub-scanning direction, and the read image signal is output to a computer or a recording device via an external circuit formed on the printed circuit board. It Although the portable scanner as described above is illustrated here, the invention can be applied to an image sensor such as a flatbed scanner, a facsimile, a digital copying machine, or a two-dimensional sensor.

【００６５】[0065]

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタは、絶縁体上に形成されたシリコン薄膜に、エ
キシマレーザを照射して結晶性シリコン薄膜を製作する
場合に、冷却膜と局所的に接近した半導体の活性領域
（ドレイン領域，チャネル領域及びソース領域）の一部
に結晶核が形成され、この結晶核を中心に再結晶化が始
まり、冷却が遅れた部分に向かって固化が進行する。As described above, in the thin film transistor of the present invention, when a silicon thin film formed on an insulator is irradiated with an excimer laser to form a crystalline silicon thin film, a thin film is locally formed with a cooling film. Crystal nuclei are formed in a part of the active regions (drain region, channel region, and source region) of the semiconductor that are close to each other, recrystallization starts around these crystal nuclei, and solidification proceeds toward the part where cooling is delayed. .

【００６６】このため、結晶核近傍にシリコン薄膜をエ
ピタキシャル成長させることにより、単結晶または均一
の結晶粒界からなるシリコン薄膜を形成することがで
き、このシリコン薄膜を薄膜トランジスタに用いること
によって、薄膜トランジスタは、結晶粒界のトラップ準
位によるオフリーク電流を根本的に低減するとともに、
各薄膜トランジスタのオフリーク電流をより精度良く低
減することができる。Therefore, a silicon thin film consisting of a single crystal or uniform crystal grain boundaries can be formed by epitaxially growing a silicon thin film in the vicinity of crystal nuclei. By using this silicon thin film for a thin film transistor, the thin film transistor is The off-leakage current due to the trap levels at the grain boundaries is fundamentally reduced, and
The off leak current of each thin film transistor can be reduced more accurately.

【図面の簡単な説明】[Brief description of drawings]

【図１】 図１は、第一実施形態に係る薄膜トランジス
タの概略図であり、（ａ）は途中工程における概略上面
図を、（ｂ）はＡ−Ａ断面における概略断面図を、
（ｃ）は最終工程後の概略断面図を示している。1A and 1B are schematic views of a thin film transistor according to a first embodiment, FIG. 1A is a schematic top view in an intermediate step, and FIG. 1B is a schematic cross sectional view taken along the line AA.
(C) has shown the schematic sectional drawing after the last process.

【図２】 図２は、第一応用例に係る薄膜トランジスタ
の概略図であり、（ａ）は途中工程における概略断面図
を、（ｂ）は最終工程後の概略断面図を示している。2A and 2B are schematic diagrams of a thin film transistor according to a first application example, FIG. 2A is a schematic sectional view in an intermediate step, and FIG. 2B is a schematic sectional view after a final step.

【図３】 図３は、第二応用例に係る薄膜トランジスタ
の概略図であり、（ａ）は途中工程における概略断面図
を、（ｂ）は最終工程後の概略断面図を示している。3A and 3B are schematic views of a thin film transistor according to a second application example, FIG. 3A is a schematic sectional view in an intermediate step, and FIG. 3B is a schematic sectional view after a final step.

【図４】 図４は、第三応用例に係る薄膜トランジスタ
の概略図であり、（ａ）は途中工程における概略断面図
を、（ｂ）は最終工程後の概略断面図を示している。4A and 4B are schematic views of a thin film transistor according to a third application example, FIG. 4A is a schematic sectional view in an intermediate step, and FIG. 4B is a schematic sectional view after a final step.

【図５】 図５は、第四応用例に係る薄膜トランジスタ
を用いた相補型ＭＯＳ（ＣＭＯＳ）の概略図であり、
（ａ）は途中工程における概略断面図を、（ｂ）は最終
工程後の概略断面図を示している。FIG. 5 is a schematic view of a complementary MOS (CMOS) using a thin film transistor according to a fourth application example,
(A) is a schematic sectional view in an intermediate step, and (b) is a schematic sectional view after a final step.

【図６】 図６は、第四応用例に係る薄膜トランジスタ
を用いた相補型ＭＯＳ（ＣＭＯＳ）の途中工程における
概略断面図を示している。FIG. 6 is a schematic cross-sectional view of a complementary MOS (CMOS) using a thin film transistor according to a fourth application example at an intermediate step.

【図７】 図７は、本発明に係る薄膜トランジスタを用
いた半導体メモリの概略構成図を示している。FIG. 7 is a schematic configuration diagram of a semiconductor memory using a thin film transistor according to the present invention.

【図８】 図８は、本発明に係る薄膜トランジスタを用
いた液晶ライトバルブの概略構成図を示している。FIG. 8 is a schematic configuration diagram of a liquid crystal light valve using a thin film transistor according to the present invention.

【図９】 図９は、本発明に係る薄膜トランジスタを用
いたプロジェクタの概略構成図を示している。FIG. 9 is a schematic configuration diagram of a projector using a thin film transistor according to the present invention.

【図１０】 図１０は、本発明に係る薄膜トランジスタ
を用いた携帯型スキャナの要部の概略図であり、（ａ）
は内部の斜視図を、（ｂ）は拡大断面図を示している。FIG. 10 is a schematic view of a main part of a portable scanner using a thin film transistor according to the present invention, (a)
Shows a perspective view of the inside, and (b) shows an enlarged sectional view.

【図１１】 図１１は、パルスレーザ照射装置の概略構
成図を示している。FIG. 11 shows a schematic configuration diagram of a pulse laser irradiation device.

【図１２】 図１２は、従来技術における薄膜トランジ
スタの概略断面図を示している。FIG. 12 shows a schematic cross-sectional view of a thin film transistor in the prior art.

【符号の説明】[Explanation of symbols]

１ シリコン薄膜 ２ シリコン薄膜 ３ シリコン薄膜 ４ 二酸化シリコン ５ ガラス基板 ６ タングステンシリサイド ７ チャネル領域 ８ ソース領域 ９ ドレイン領域 １０ ゲート電極 １１ 金属 １２ ゲート絶縁膜 １３ 層間絶縁膜 １４ ＬＤＤ領域 １５ n⁺領域 １６ p⁺領域 １９ 基板コート層1 silicon thin film 2 silicon thin film 3 silicon thin film 4 silicon dioxide 5 glass substrate 6 tungsten silicide 7 channel region 8 source region 9 drain region 10 gate electrode 11 metal 12 gate insulating film 13 interlayer insulating film 14 LDD region 15 n ⁺ region 16 p ⁺ Area 19 Substrate coat layer

フロントページの続き Ｆターム(参考） 5F052 AA02 BB07 DA01 EA11 FA02 FA04 FA16 FA17 JA01 JA04 5F110 AA06 BB01 BB02 BB04 BB05 BB10 CC02 DD02 DD12 DD13 DD17 DD21 DD25 FF02 GG02 GG13 GG22 HJ01 HJ13 HL02 HM02 HM15 NN02 NN23 NN43 NN46 PP03 PP24 PP36 Continued front page    F-term (reference) 5F052 AA02 BB07 DA01 EA11 FA02                       FA04 FA16 FA17 JA01 JA04                 5F110 AA06 BB01 BB02 BB04 BB05                       BB10 CC02 DD02 DD12 DD13                       DD17 DD21 DD25 FF02 GG02                       GG13 GG22 HJ01 HJ13 HL02                       HM02 HM15 NN02 NN23 NN43                       NN46 PP03 PP24 PP36

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 基板上に絶縁体を介して形成された薄膜
トランジスタにおいて、前記基板と前記絶縁体との間
に、前記絶縁体より熱伝導性の高い材料からなる冷却膜
を備え、 この冷却膜は、前記絶縁体上に形成されたドレイン領
域，チャネル領域及びソース領域の少なくとも一つの領
域と局所的に接近し、前記ドレイン領域、チャネル領域
及びソース領域からなる部分は、前記局所的に接近した
部分より成長した半導体膜であることを特徴とする薄膜
トランジスタ。1. A thin film transistor formed on a substrate with an insulator interposed between the substrate and the insulator, comprising a cooling film made of a material having higher thermal conductivity than the insulator. Is locally close to at least one of a drain region, a channel region and a source region formed on the insulator, and a portion including the drain region, the channel region and the source region is close to the local region. A thin film transistor, which is a semiconductor film grown from a portion. 【請求項２】 上記請求項１に記載の薄膜トランジスタ
において、 前記ドレイン領域，チャネル領域及びソース領域の少な
くとも一つの領域、または前記冷却膜の少なくともいず
れか一方が、他方に接近したことを特徴とする薄膜トラ
ンジスタ。2. The thin film transistor according to claim 1, wherein at least one of the drain region, the channel region and the source region, or at least one of the cooling films is close to the other. Thin film transistor. 【請求項３】 上記請求項１または２に記載の薄膜トラ
ンジスタにおいて、 前記チャネル領域上にゲート電極が形成されるととも
に、前記ドレイン領域が前記冷却膜と接近したことを特
徴とする薄膜トランジスタ。3. The thin film transistor according to claim 1, wherein a gate electrode is formed on the channel region, and the drain region is close to the cooling film. 【請求項４】 上記請求項１〜請求項３のいずれかに記
載の薄膜トランジスタにおいて、 前記冷却膜が遮光性を有することを特徴とする薄膜トラ
ンジスタ。4. The thin film transistor according to claim 1, wherein the cooling film has a light shielding property. 【請求項５】 基板上に、熱伝導性の高い冷却膜を形成
する工程と、 この冷却膜上に、冷却膜より熱伝導率の小さい絶縁体膜
を形成する工程と、 この絶縁体膜を局所的に薄膜化する工程と、 この局所的に薄膜化された絶縁体膜上に、半導体薄膜を
形成する工程と、 この半導体薄膜にエネルギービームを照射する工程とを
含むことを特徴とする薄膜トランジスタの製造方法。5. A step of forming a cooling film having high thermal conductivity on a substrate, a step of forming an insulating film having a thermal conductivity smaller than that of the cooling film on the cooling film, and the step of forming the insulating film. A thin film transistor comprising: a step of locally thinning the film, a step of forming a semiconductor thin film on the locally thinned insulator film, and a step of irradiating the semiconductor thin film with an energy beam. Manufacturing method. 【請求項６】 絶縁体上に形成されたシリコン薄膜に、
エキシマレーザを照射して結晶性シリコン薄膜を製作す
る工程において、早く冷える場所から固化させ、冷却が
遅れた部分に向かって固化を進行させることを特徴とす
る薄膜トランジスタの製造方法。6. A silicon thin film formed on an insulator,
A method of manufacturing a thin film transistor, characterized in that in a step of producing a crystalline silicon thin film by irradiating an excimer laser, solidification is performed from a location that cools quickly and solidification proceeds toward a portion where cooling is delayed. 【請求項７】 絶縁体上に形成されたシリコン薄膜に、
エキシマレーザを照射して結晶性シリコン薄膜を製作す
る工程を含む薄膜トランジスタの製造方法において、 薄膜トランジスタのドレイン領域，チャネル領域及びソ
ース領域の少なくとも一部に結晶核が形成され、この結
晶核を中心に再結晶化が始まり、冷却が遅れた部分に向
かって固化が進行する工程を含むことを特徴とする薄膜
トランジスタの製造方法。7. A silicon thin film formed on an insulator,
In a method of manufacturing a thin film transistor including a step of irradiating an excimer laser to form a crystalline silicon thin film, a crystal nucleus is formed in at least a part of a drain region, a channel region, and a source region of the thin film transistor, and the crystal nucleus is re-centered around the crystal nucleus. A method of manufacturing a thin film transistor, comprising a step of solidification progressing toward a portion where crystallization starts and cooling is delayed. 【請求項８】 基板上に、熱伝導性の高い冷却膜を形成
する工程と、 この冷却膜上に、冷却膜より熱伝導率の小さい絶縁体膜
を形成する工程と、 この絶縁体膜を局所的に薄膜化する工程と、 この局所的に薄膜化された絶縁体膜上に、半導体薄膜を
形成する工程と、 この半導体薄膜にエネルギービームを照射する工程とを
含む薄膜トランジスタの製造方法において、 ドレイン領域，チャネル領域及びソース領域を、幅の狭
い長方形状とすることにより、結晶粒界を含まないよう
にすることを特徴とする薄膜トランジスの製造方法。8. A step of forming a cooling film having a high thermal conductivity on a substrate, a step of forming an insulating film having a thermal conductivity smaller than that of the cooling film on the cooling film, and a step of forming the insulating film. In a method of manufacturing a thin film transistor, which includes a step of locally thinning a film, a step of forming a semiconductor thin film on the locally thinned insulator film, and a step of irradiating the semiconductor thin film with an energy beam, A method of manufacturing a thin film transistor, characterized in that the drain region, the channel region, and the source region are formed in a rectangular shape having a narrow width so as not to include a crystal grain boundary. 【請求項９】 基板上に、熱伝導性の高い冷却膜を形成
する工程と、 この冷却膜上に、冷却膜より熱伝導率の小さい絶縁体膜
を形成する工程と、 この絶縁体膜を局所的に少なくとも２箇所薄膜化する工
程と、 この局所的に薄膜化された絶縁体膜上に、半導体薄膜を
形成する工程と、 この半導体薄膜にエネルギービームを照射する工程とを
含む薄膜トランジスタの製造方法において、 局所的に薄膜化された各箇所から成長形成する半導体薄
膜を衝突させることを特徴とする薄膜トランジスの製造
方法。9. A step of forming a cooling film having a high thermal conductivity on a substrate, a step of forming an insulating film having a thermal conductivity smaller than that of the cooling film on the cooling film, and a step of forming the insulating film. Manufacture of a thin film transistor including a step of locally thinning at least two locations, a step of forming a semiconductor thin film on the locally thinned insulator film, and a step of irradiating the semiconductor thin film with an energy beam In the method, a method for producing a thin film transistor is characterized in that a semiconductor thin film grown from each locally thinned portion is made to collide.