JP2003133328A - Thin-film transistor and manufacturing method therefor - Google Patents
Thin-film transistor and manufacturing method thereforInfo
- Publication number
- JP2003133328A JP2003133328A JP2001330374A JP2001330374A JP2003133328A JP 2003133328 A JP2003133328 A JP 2003133328A JP 2001330374 A JP2001330374 A JP 2001330374A JP 2001330374 A JP2001330374 A JP 2001330374A JP 2003133328 A JP2003133328 A JP 2003133328A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film transistor
- polycrystalline silicon
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
及びその製造方法に関する。より詳しくは、薄膜トラン
ジスタの能動層に用いられる多結晶シリコン膜のレーザ
アニールを用いた結晶化技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and its manufacturing method. More specifically, it relates to a crystallization technique using laser annealing of a polycrystalline silicon film used for an active layer of a thin film transistor.
【０００２】[0002]
【従来の技術】薄膜トランジスタは、ガラスなどの絶縁
基板上に形成可能であり、基本的にゲート絶縁膜を介し
てゲート電極と半導体薄膜を重ねた積層構造を有してい
る。薄膜トランジスタの能動層となる半導体薄膜は、通
常多結晶シリコン（ポリシリコン）又は非晶質シリコン
（アモルファスシリコン）が用いられている。2. Description of the Related Art A thin film transistor can be formed on an insulating substrate such as glass, and basically has a laminated structure in which a gate electrode and a semiconductor thin film are stacked with a gate insulating film interposed therebetween. Polycrystalline silicon (polysilicon) or amorphous silicon (amorphous silicon) is usually used for the semiconductor thin film which becomes the active layer of the thin film transistor.
【０００３】[0003]
【発明が解決しようとする課題】近年、能動層（チャネ
ル層）に多結晶シリコンを用いた薄膜トランジスタの実
用化が進んでいる。チャネル層に多結晶シリコンを用い
た場合、薄膜トランジスタの電界移動度が非常に高くな
る為、高性能な回路を形成できる。例えば、係る多結晶
シリコン薄膜トランジスタを液晶ディスプレイなどに内
蔵される駆動回路に用いた場合、ディスプレイの高精細
化、高速化、小型化、低消費電力化を実現することが可
能である。In recent years, a thin film transistor using polycrystalline silicon for an active layer (channel layer) has been put into practical use. When polycrystalline silicon is used for the channel layer, the electric field mobility of the thin film transistor becomes extremely high, and a high performance circuit can be formed. For example, when such a polycrystalline silicon thin film transistor is used in a drive circuit incorporated in a liquid crystal display or the like, it is possible to realize high definition, high speed, small size, and low power consumption of the display.
【０００４】近年、ガラスなどの絶縁基板に高品質の多
結晶シリコン薄膜を形成する為、いわゆる低温多結晶シ
リコンプロセスの実用化が進んでいる。これは、エキシ
マレーザアニール装置を用いて、非晶質シリコンを瞬間
的に加熱し、多結晶シリコンに転換する技術である。こ
の様な低温多結晶シリコンプロセスを薄膜トランジスタ
の製造プロセスに適用することによって、ガラス基板上
に安価に多結晶シリコントランジスタを集積形成するこ
とができる。レーザアニールを用いた低温多結晶シリコ
ンプロセスは、ガラス基板に対する熱損傷が少なく、大
面積で安価なガラス基板を用いることが可能となり、周
辺の駆動回路を内蔵した液晶ディスプレイなどに好適で
ある。In recent years, in order to form a high quality polycrystalline silicon thin film on an insulating substrate such as glass, so-called low temperature polycrystalline silicon process has been put into practical use. This is a technique in which amorphous silicon is instantaneously heated by using an excimer laser annealing device to be converted into polycrystalline silicon. By applying such a low temperature polycrystalline silicon process to the manufacturing process of the thin film transistor, the polycrystalline silicon transistor can be inexpensively integrated and formed on the glass substrate. The low-temperature polycrystalline silicon process using laser annealing makes it possible to use a large-area and inexpensive glass substrate with less heat damage to the glass substrate, and is suitable for a liquid crystal display having a peripheral drive circuit built therein.
【０００５】一般に、多結晶シリコン薄膜トランジスタ
を高性能化する為には、結晶粒径（グレインサイズ）を
均一にして且つ大粒径化することが好ましい。ところ
が、低温多結晶シリコンプロセスに用いられるエキシマ
レーザアニール装置は、その出力パワーが不安定である
為、形成される多結晶シリコンのグレインサイズが大き
く変動する。その為、エキシマレーザアニール装置を用
いて形成された多結晶シリコン薄膜は均一で大型のグレ
インサイズとはならず、薄膜トランジスタの特性ばらつ
きや品質不良をもたらしている。Generally, in order to improve the performance of a polycrystalline silicon thin film transistor, it is preferable to make the crystal grain size (grain size) uniform and to increase the grain size. However, since the output power of the excimer laser annealing apparatus used in the low temperature polycrystalline silicon process is unstable, the grain size of the polycrystalline silicon formed varies greatly. Therefore, the polycrystalline silicon thin film formed by using the excimer laser annealing apparatus does not have a uniform and large grain size, resulting in variations in characteristics of thin film transistors and poor quality.
【０００６】この対応策として、特開平９−５５５０９
号公報や特開平１１−６４８８３号公報に、いわゆる
「横方向結晶成長」技術が開示されている。この技術
は、基板面と平行な方向でレーザ光の強度分布に傾きを
持たせ、結晶を横方向（基板と平行な方向）に成長させ
る方法である。横方向結晶成長は、安定して大粒径の多
結晶シリコン薄膜を作成可能である為、現在盛んに研究
開発が進められている。しかしながら、レーザ照射光学
系で強度分布に傾きを持たせる為には、高価な装置が必
要となったり、安定性に乏しい問題点が挙げられてい
る。As a countermeasure against this, Japanese Patent Laid-Open No. 9-55509
The so-called "lateral crystal growth" technique is disclosed in Japanese Patent Laid-Open No. 11-64883. This technique is a method in which the intensity distribution of laser light is inclined in a direction parallel to the substrate surface to grow crystals in the lateral direction (direction parallel to the substrate). In lateral crystal growth, a polycrystalline silicon thin film having a large grain size can be stably formed, and therefore research and development are being actively conducted at present. However, in order to have a gradient in the intensity distribution in the laser irradiation optical system, an expensive device is required and the stability is poor.
【０００７】一方、レーザ光の強度分布ではなく、基板
側に横方向の温度勾配を持たせる方式も提案されてい
る。例えば、ガラス基板上に所定のパタンで下地膜を形
成し、その上に多結晶シリコン薄膜を形成する。その
際、ガラス基板と下地膜の熱伝導率の相違を利用して、
温度勾配を作り出し、横方向結晶成長を実現するもので
ある。しかしながら、この方式は基板プロセスの工程数
が大幅に増加する為、実用的ではない。On the other hand, there has been proposed a method of providing a lateral temperature gradient on the substrate side instead of the intensity distribution of laser light. For example, a base film is formed on a glass substrate with a predetermined pattern, and a polycrystalline silicon thin film is formed thereon. At that time, by utilizing the difference in thermal conductivity between the glass substrate and the base film,
A temperature gradient is created to achieve lateral crystal growth. However, this method is not practical because it significantly increases the number of steps in the substrate process.
【０００８】[0008]
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は多結晶シリコンの横方向結晶成長を
効率的且つ合理的に実現可能な薄膜トランジスタの構造
及びその製造方法を提供することを目的とする。係る目
的を達成するために以下の手段を講じた。即ち、本発明
に係る薄膜トランジスタの製造方法は、絶縁性の基板上
に薄膜トランジスタのゲート電極を形成するゲート電極
形成工程と、ゲート電極の上にゲート絶縁膜を介して多
結晶シリコンからなる半導体薄膜を形成する半導体薄膜
形成工程と、該半導体薄膜に不純物を選択的に導入して
薄膜トランジスタのチャネル領域とその両側のソース領
域及びドレイン領域を形成する不純物導入工程と、該半
導体薄膜の上に層間絶縁膜を介して金属膜を成膜し、該
ソース領域側及びドレイン領域側を遮閉する一方該チャ
ネル領域を遮閉しない様に該金属膜をパタニングして配
線に加工する配線加工工程と、該配線を介して該半導体
薄膜にレーザ光を照射しチャネル領域と両側のソース領
域及びドレイン領域との間で生じる温度勾配を利用して
多結晶シリコンの結晶性を改質するレーザアニール工程
とからなる。In view of the above-mentioned problems of the prior art, the present invention provides a structure of a thin film transistor capable of efficiently and rationally achieving lateral crystal growth of polycrystalline silicon and a manufacturing method thereof. The purpose is to The following measures have been taken to achieve this purpose. That is, the method of manufacturing a thin film transistor according to the present invention includes a gate electrode forming step of forming a gate electrode of a thin film transistor on an insulating substrate, and a semiconductor thin film made of polycrystalline silicon on the gate electrode via a gate insulating film. A step of forming a semiconductor thin film, a step of selectively introducing impurities into the semiconductor thin film to form a channel region of a thin film transistor and source and drain regions on both sides thereof, and an interlayer insulating film on the semiconductor thin film. And a wiring processing step of forming a metal film through the film and patterning the metal film so as to block the source region side and the drain region side while not blocking the channel region, and a wiring process. Laser light is radiated to the semiconductor thin film through the semiconductor thin film and the temperature gradient generated between the channel region and the source and drain regions on both sides is used to achieve multiple coupling. Consisting of a laser annealing step of modifying the crystalline silicon.
【０００９】好ましくは、前記半導体薄膜形成工程は、
非晶質シリコン又は粒径の小さい多結晶シリコンからな
る半導体薄膜を成膜した後、レーザ光を照射して粒径の
大きい多結晶シリコンに転換する。この場合、前記半導
体薄膜形成工程でレーザ光の照射により該半導体薄膜を
多結晶シリコンに転換した後、該半導体薄膜の表面を大
気に曝露することなく層間絶縁膜で被覆する工程を含
む。又、前記配線加工工程は、該金属膜をパタニングし
て薄膜トランジスタのソース領域及びドレイン領域に電
気接続した配線に加工する。又、前記レーザアニール工
程は、１００ｎｓ以上の時間幅を有するパルス状のレー
ザ光を照射する。或いは、前記レーザアニール工程は、
連続発振により放出された連続レーザ光を照射する。Preferably, in the semiconductor thin film forming step,
After forming a semiconductor thin film made of amorphous silicon or polycrystalline silicon having a small grain size, it is converted to polycrystalline silicon having a large grain size by irradiating laser light. In this case, the method includes the step of converting the semiconductor thin film into polycrystalline silicon by laser beam irradiation in the semiconductor thin film forming step, and then covering the surface of the semiconductor thin film with an interlayer insulating film without exposing to the atmosphere. Further, in the wiring processing step, the metal film is patterned to form a wiring electrically connected to the source region and the drain region of the thin film transistor. In addition, in the laser annealing step, pulsed laser light having a time width of 100 ns or more is irradiated. Alternatively, the laser annealing step,
Irradiation with continuous laser light emitted by continuous oscillation.
【００１０】又、本発明に係る薄膜トランジスタは、絶
縁性の基板上に形成されたゲート電極、ゲート絶縁膜及
び多結晶シリコンの半導体薄膜を有し、該半導体薄膜に
不純物を選択的に導入して設けたチャネル領域とその両
側のソース領域及びドレイン領域を有し、該半導体薄膜
の上に層間絶縁膜を介して金属膜を成膜し、該ソース領
域側及びドレイン領域側を遮閉する一方該チャネル領域
を遮閉しない様に該金属膜をパタニングして加工した配
線を備え、該配線を介して該半導体薄膜にレーザ光を照
射しチャネル領域と両側のソース領域及びドレイン領域
との間で生じる温度勾配を利用して多結晶シリコンの結
晶性を改質したことを特徴とする。Further, the thin film transistor according to the present invention has a gate electrode, a gate insulating film and a semiconductor thin film of polycrystalline silicon formed on an insulating substrate, and impurities are selectively introduced into the semiconductor thin film. The semiconductor device includes a channel region provided and source and drain regions on both sides of the channel region, and a metal film is formed on the semiconductor thin film with an interlayer insulating film interposed therebetween to shield the source region side and the drain region side. The wiring is formed by patterning the metal film so as not to block the channel region, and the semiconductor thin film is irradiated with laser light through the wiring to generate between the channel region and the source and drain regions on both sides. It is characterized in that the crystallinity of polycrystalline silicon is modified by utilizing a temperature gradient.
【００１１】本発明はアルミニウム金属などの配線を遮
光マスクとして利用している。この遮光マスク越しにレ
ーザ光を照射することで、遮光された領域から遮光され
ていない領域に向けて横方向結晶成長を実現している。
その際、薄膜トランジスタのソース領域及びドレイン領
域を遮光マスクで覆う一方、両者の間に位置するチャネ
ル領域は遮光しない。これにより、ソース領域及びドレ
イン領域側から中央のチャネル領域に向けて横方向結晶
成長を実現でき、チャネル領域に均一で且つ大粒径の多
結晶シリコンを作り込める。これにより、薄膜トランジ
スタの高性能化が可能である。The present invention uses wiring made of aluminum metal or the like as a light-shielding mask. By irradiating the laser beam through this light-shielding mask, lateral crystal growth is realized from the light-shielded region to the non-light-shielded region.
At that time, the source region and the drain region of the thin film transistor are covered with a light-shielding mask, while the channel region located between them is not shielded. As a result, lateral crystal growth can be realized from the source region and drain region sides toward the central channel region, and polycrystalline silicon with a uniform and large grain size can be formed in the channel region. As a result, high performance of the thin film transistor can be achieved.
【００１２】[0012]
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は本発明に係る薄膜トラ
ンジスタの基本的な構成を示す模式的な平面図である。
図示の薄膜トランジスタを製造する為、まずゲート電極
形成工程を行ない、絶縁性の基板（図示せず）上に、薄
膜トランジスタのゲート電極２を形成する。続いて半導
体薄膜形成工程を行ない、ゲート電極２の上にゲート絶
縁膜（図示せず）を介して多結晶シリコンからなる半導
体薄膜５を形成する。続いて不純物注入工程を行ない、
半導体薄膜５に不純物を選択的に注入して薄膜トランジ
スタのソース領域及びドレイン領域を形成する。両領域
の間には、不純物が注入されないチャネル領域が形成さ
れる。このチャネル領域はゲート電極２とほぼ整合して
いる。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic plan view showing the basic structure of a thin film transistor according to the present invention.
In order to manufacture the illustrated thin film transistor, a gate electrode forming step is first performed to form the gate electrode 2 of the thin film transistor on an insulating substrate (not shown). Subsequently, a semiconductor thin film forming step is performed to form a semiconductor thin film 5 made of polycrystalline silicon on the gate electrode 2 via a gate insulating film (not shown). Then, an impurity injection step is performed,
Impurities are selectively implanted into the semiconductor thin film 5 to form a source region and a drain region of the thin film transistor. A channel region into which impurities are not implanted is formed between both regions. This channel region is substantially aligned with the gate electrode 2.
【００１３】この後配線加工工程を行なう。具体的に
は、半導体薄膜５の上に層間絶縁膜（図示せず）を介し
て金属膜を形成し、ソース領域側及びドレイン領域側を
遮蔽する一方チャネル領域を遮蔽しない様にこの金属膜
をパタニングして配線８Ｓ，８Ｄに加工する。その際、
配線の一部をチャネル領域側まで延設して、結晶成長用
シールド８Ｚとする。この結晶成長用シールド８Ｚは遮
光マスクとして機能する。最後にレーザアニール工程を
行ない、上述した結晶成長用シールド８Ｚを含む配線８
Ｓ，８Ｄを介して半導体薄膜５にレーザ光を照射し、チ
ャネル領域と両側のソース領域及びドレイン領域との間
で生ずる温度勾配を利用して、多結晶シリコンの結晶性
を改質する。具体的には、レーザ光を照射すると、シー
ルドされているドレイン領域及びソース領域に比べ、シ
ールドされていないチャネル領域の温度が高くなる。こ
の結果、矢印で示す様にドレイン領域及びソース領域の
両端からチャネル領域に向って「横方向結晶成長」が生
じ、均一で且つ大粒径の結晶粒５Ｐが形成される。各結
晶粒５Ｐのサイズは１．５〜２μｍに達する。このレー
ザアニールを行なう前の結晶粒径は、例えば３００〜４
００ｎｍ程度である。横方向結晶成長の結果、チャネル
領域の中央に結晶粒界５Ｂが形成される。尚、結晶成長
用シールド８Ｚの下部にはいわゆるＬＤＤ領域が形成さ
れている場合があり、その幅寸法は例えば１．５〜２μ
ｍである。Thereafter, a wiring processing step is performed. Specifically, a metal film is formed on the semiconductor thin film 5 via an interlayer insulating film (not shown), and the metal film is formed so as to shield the source region side and the drain region side but not the channel region. Patterning is performed to process the wirings 8S and 8D. that time,
A part of the wiring is extended to the channel region side to form a crystal growth shield 8Z. The crystal growth shield 8Z functions as a light blocking mask. Finally, a laser annealing process is performed to form the wiring 8 including the crystal growth shield 8Z described above.
The semiconductor thin film 5 is irradiated with laser light through S and 8D, and the crystallinity of the polycrystalline silicon is modified by utilizing the temperature gradient generated between the channel region and the source and drain regions on both sides. Specifically, when the laser light is irradiated, the temperature of the unshielded channel region becomes higher than that of the shielded drain region and source region. As a result, "lateral crystal growth" occurs from both ends of the drain region and the source region toward the channel region as shown by the arrow, and uniform and large-sized crystal grains 5P are formed. The size of each crystal grain 5P reaches 1.5 to 2 μm. The crystal grain size before this laser annealing is, for example, 300 to 4
It is about 00 nm. As a result of the lateral crystal growth, a crystal grain boundary 5B is formed in the center of the channel region. A so-called LDD region may be formed below the crystal growth shield 8Z, and the width dimension thereof is, for example, 1.5 to 2 μm.
m.
【００１４】好ましくは、前述の半導体薄膜形成工程
は、プラズマＣＶＤ法などで非晶質シリコン又は粒径の
小さい多結晶シリコンからなる半導体薄膜５を成膜した
後、レーザ光を照射して粒径の大きい多結晶シリコンに
転換する。本発明では、この１回目のレーザ光照射によ
り形成された多結晶シリコンを、更に結晶成長用シール
ドを介した２回目のレーザアニール工程により改質し、
粒径の一層の均一化及び拡大化を達成するものである。
但し、半導体薄膜形成工程はこれに限られるものではな
く、最初からある程度の粒径を有する多結晶シリコンを
固相成長法などで形成する様にしてもよい。好ましく
は、半導体薄膜形成工程でレーザ光の照射により半導体
薄膜５を多結晶シリコンに転換した後、半導体薄膜５の
表面を大気に曝露することなく層間絶縁膜で被覆する。
これにより、薄膜トランジスタの電気特性を安定化でき
るとともに、長期信頼性を確保することも可能である。Preferably, in the step of forming a semiconductor thin film, the semiconductor thin film 5 made of amorphous silicon or polycrystalline silicon having a small grain size is formed by a plasma CVD method or the like, and then a laser beam is irradiated to grain size. Converted to large polycrystalline silicon. In the present invention, the polycrystalline silicon formed by this first laser light irradiation is further modified by the second laser annealing step through the crystal growth shield,
It is intended to achieve further uniformization and enlargement of the particle size.
However, the semiconductor thin film forming step is not limited to this, and polycrystalline silicon having a certain grain size may be formed from the beginning by a solid phase growth method or the like. Preferably, after the semiconductor thin film 5 is converted into polycrystalline silicon by irradiation with laser light in the semiconductor thin film forming step, the surface of the semiconductor thin film 5 is covered with an interlayer insulating film without being exposed to the atmosphere.
As a result, the electrical characteristics of the thin film transistor can be stabilized and long-term reliability can be secured.
【００１５】前述した配線加工工程は、アルミニウム又
は銅などの金属薄膜をパタニングして、コンタクトホー
ルＣＯＮを介し薄膜トランジスタのソース領域及びドレ
イン領域に電気接続した配線８Ｓ，８Ｄに加工する。
又、前述したレーザアニール工程は、エキシマレーザ装
置を用いて、１００ｎｍ以上の時間幅を有するパルス状
のエキシマレーザ光を照射する。場合によっては、パル
ス状のレーザ光に代えて、連続発振により放出された連
続レーザ光を照射して、半導体薄膜５の再結晶化を図っ
てもよい。In the wiring processing step described above, a metal thin film such as aluminum or copper is patterned to form wirings 8S and 8D electrically connected to the source region and the drain region of the thin film transistor through the contact holes CON.
In the laser annealing step described above, an excimer laser device is used to irradiate pulsed excimer laser light having a time width of 100 nm or more. In some cases, the semiconductor thin film 5 may be recrystallized by irradiating with continuous laser light emitted by continuous oscillation instead of pulsed laser light.
【００１６】図２及び図３を参照して、本発明に係る薄
膜トランジスタの製造方法の具体例を詳細に説明する。
本実施例ではボトムゲート構造の薄膜トランジスタを作
成しているが、本発明はこれに限られるものではなく、
トップゲート構造の薄膜トランジスタにも適用可能であ
る。まず（Ａ）に示す様に、ガラスなどからなる絶縁基
板１上に、例えばスパッタ法などで、ゲート電極２とな
るＭｏなどの高融点金属を１００ｎｍ程度成膜する。こ
の高融点金属をリソグラフィ技術とドライエッチングも
しくはウェットエッチングで所定の形状にパタニング
し、薄膜トランジスタのゲート電極２に加工する。更に
その上に、減圧化学気相成長法（ＬＰ−ＣＶＤ法）、プ
ラズマＣＶＤ法、スパッタ法などにより、ゲート絶縁膜
となる窒化シリコン膜３や酸化シリコン膜４をそれぞれ
１００ｎｍ程度成膜する。更に連続して、薄膜トランジ
スタの活性層となる半導体薄膜５を例えば４０ｎｍ程度
の厚みで堆積する。本実施例では半導体薄膜５として非
晶質シリコンを堆積している。これに代え、比較的粒径
の小さい多結晶シリコンを堆積してもよい。A specific example of a method of manufacturing a thin film transistor according to the present invention will be described in detail with reference to FIGS.
Although a thin film transistor having a bottom gate structure is formed in this embodiment, the present invention is not limited to this.
It is also applicable to a thin film transistor having a top gate structure. First, as shown in (A), a refractory metal such as Mo to be the gate electrode 2 is deposited to a thickness of about 100 nm on the insulating substrate 1 made of glass or the like by, for example, a sputtering method. This refractory metal is patterned into a predetermined shape by lithography and dry etching or wet etching to process the gate electrode 2 of the thin film transistor. Further thereon, a silicon nitride film 3 and a silicon oxide film 4 to be gate insulating films are formed to a thickness of about 100 nm by a low pressure chemical vapor deposition method (LP-CVD method), a plasma CVD method, a sputtering method and the like. Further continuously, a semiconductor thin film 5 to be an active layer of a thin film transistor is deposited with a thickness of, for example, about 40 nm. In this embodiment, amorphous silicon is deposited as the semiconductor thin film 5. Alternatively, polycrystalline silicon having a relatively small grain size may be deposited.
【００１７】次に（Ｂ）に示す様に、エキシマレーザ装
置でパルス状のレーザ光を照射し、非晶質シリコンある
いは比較的粒径の小さな多結晶シリコンを比較的粒径の
大きな多結晶シリコンに転換する。これにより、多結晶
シリコンの粒径は、例えば３００〜４００ｎｍ程度まで
拡大される。この第１回目のレーザ光照射により、半導
体薄膜５のソース領域及びドレイン領域とＬＤＤ領域と
なる部分が十分に低抵抗化される。Next, as shown in (B), pulsed laser light is irradiated by an excimer laser device to change amorphous silicon or polycrystalline silicon having a relatively small grain size to polycrystalline silicon having a relatively large grain size. Convert to. As a result, the grain size of the polycrystalline silicon is expanded to, for example, about 300 to 400 nm. By the first laser light irradiation, the resistance of the portions of the semiconductor thin film 5, which will be the source and drain regions and the LDD region, is sufficiently reduced.
【００１８】（Ｃ）に示す様に、多結晶シリコンからな
る半導体薄膜５の上に第１の層間絶縁膜６として例えば
酸化シリコンをＣＶＤにより堆積する。その膜厚は２０
ｎｍ程度である。その際、第１回目のレーザ光照射によ
り多結晶シリコンに転換された半導体薄膜５の表面を大
気に曝露することなく、真空中もしくは不活性ガス雰囲
気中でＣＶＤ装置に搬送し、ここで層間絶縁膜６を成膜
する。これにより、半導体薄膜５の不純物汚染を防ぐこ
とができる。As shown in (C), for example, silicon oxide is deposited by CVD as the first interlayer insulating film 6 on the semiconductor thin film 5 made of polycrystalline silicon. The film thickness is 20
It is about nm. At that time, the surface of the semiconductor thin film 5 converted into polycrystalline silicon by the first laser light irradiation is transferred to a CVD device in a vacuum or in an inert gas atmosphere without being exposed to the atmosphere, and the interlayer insulation is performed here. The film 6 is formed. Thereby, the impurity contamination of the semiconductor thin film 5 can be prevented.
【００１９】図３の（Ｄ）に示す様に、所定のマスクを
介して半導体薄膜５に不純物を注入し、ソース領域及び
ドレイン領域を形成する。マスクにより不純物が注入さ
れなかった部分が、チャネル領域として残される。この
チャネル領域はほぼゲート電極２に整合している。場合
によっては、チャネル領域とドレイン領域の間に不純物
が比較的低濃度で注入されたＬＤＤ領域を設けてもよ
い。ソース領域とチャネル領域との間にも同様なＬＤＤ
領域を設けてもよい。この後第１の層間絶縁膜６に重ね
て、第２の層間絶縁膜７を成膜する。例えば酸化シリコ
ンをＣＶＤで３００ｎｍ程度堆積する。第１層間絶縁膜
６及び第２層間絶縁膜７に、ゲート電極２、ソース領
域、ドレイン領域に連通するコンタクトホールＣＯＮを
エッチングで開口する。As shown in FIG. 3D, impurities are implanted into the semiconductor thin film 5 through a predetermined mask to form a source region and a drain region. The portion where the impurities are not implanted by the mask is left as the channel region. This channel region is substantially aligned with the gate electrode 2. Depending on the case, an LDD region in which impurities are implanted at a relatively low concentration may be provided between the channel region and the drain region. Similar LDD between source region and channel region
A region may be provided. After that, a second interlayer insulating film 7 is formed so as to overlap the first interlayer insulating film 6. For example, silicon oxide is deposited by CVD to a thickness of about 300 nm. A contact hole CON that communicates with the gate electrode 2, the source region and the drain region is opened in the first interlayer insulating film 6 and the second interlayer insulating film 7 by etching.
【００２０】最後に（Ｅ）に示す様に、層間絶縁膜７の
上にアルミニウムもしくはアルミニウムとシリコンの化
合物からなる金属膜を、例えばスパッタ法で５００ｎｍ
程度成膜する。場合によっては、アルミニウムに代えて
他の金属材料を成膜してもよい。成膜した金属膜を、所
定のマスクによりパタニングして、薄膜トランジスタ周
りの回路配線に加工する。図示の例では、コンタクトホ
ールを介してドレイン領域に電気接続する配線８Ｄ、ソ
ース領域に電気接続する配線８Ｓが形成されている。本
発明の特徴事項として、金属膜をパタニングする際、薄
膜トランジスタのチャネル領域を、ソース領域端部及び
ドレイン領域端部から囲む様に金属配線パタンを加工す
る。Finally, as shown in (E), a metal film made of aluminum or a compound of aluminum and silicon is formed on the interlayer insulating film 7 by a sputtering method, for example, to a thickness of 500 nm.
Form a film. Depending on the case, other metal materials may be deposited instead of aluminum. The formed metal film is patterned by a predetermined mask to process into circuit wiring around the thin film transistor. In the illustrated example, a wiring 8D electrically connected to the drain region and a wiring 8S electrically connected to the source region are formed through the contact holes. As a feature of the present invention, when the metal film is patterned, the metal wiring pattern is processed so as to surround the channel region of the thin film transistor from the end of the source region and the end of the drain region.
【００２１】この様にパタニングされた金属配線を遮光
シールドとして、層間絶縁膜６，７越しに、第２のレー
ザ光照射を行なう。これにより、チャネル領域部分の多
結晶シリコンを再結晶化し、粒径を均一に１．５〜２μ
ｍ程度まで拡大する。第２のレーザ光照射では、配線８
Ｄ，８Ｓ下のドレイン領域及びソース領域は、配線がレ
ーザ光を反射する為、再結晶化されず、先の第１のレー
ザ光照射で作成した結晶状態を保つ。一方、チャネル領
域の部分はレーザ光照射により溶融する。その後の冷却
過程で、溶融してないソース領域及びドレイン領域端部
から中央のチャネル領域に向けて横方向結晶成長が始ま
り、チャネル領域の中央付近で結晶成長がぶつかり結晶
粒界ができる。よって、図１に示す様にチャネル領域で
キャリアが移動する方向には、結晶粒界５Ｂが１本しか
存在しない、均一で大粒径のポリシリコンが得られる。A second laser beam is radiated through the interlayer insulating films 6 and 7 using the thus patterned metal wiring as a light shielding shield. As a result, the polycrystalline silicon in the channel region is recrystallized and the grain size is made uniform to 1.5 to 2 μm.
Expand to about m. In the second laser light irradiation, the wiring 8
The drain region and the source region under D and 8S are not recrystallized because the wiring reflects the laser beam, and the crystalline state created by the first laser beam irradiation is maintained. On the other hand, the channel region portion is melted by laser light irradiation. In the subsequent cooling process, lateral crystal growth starts from the edges of the unmelted source region and drain region toward the central channel region, and crystal growth collides near the center of the channel region to form a crystal grain boundary. Therefore, as shown in FIG. 1, uniform and large-grain polysilicon having only one crystal grain boundary 5B in the direction in which carriers move in the channel region can be obtained.
【００２２】図４は、本発明に従って製造された薄膜ト
ランジスタを用いた表示パネルの一例を示す模式的な斜
視図である。図示する様に、本表示パネルは一対のガラ
ス基板１０１，１０２と両者の間に保持された電気光学
物質１０３とを備えたフラット構造を有する。電気光学
物質１０３としては液晶材料を用いることができる。下
側のガラス基板１０１の表面には、画素アレイ部１０４
と駆動回路部とが集積形成されている。これにあらかじ
め対向電極が形成された基板１０２を接合し、両者の間
隙に液晶１０３を注入する。FIG. 4 is a schematic perspective view showing an example of a display panel using a thin film transistor manufactured according to the present invention. As shown in the figure, the display panel has a flat structure including a pair of glass substrates 101 and 102 and an electro-optical material 103 held between the glass substrates 101 and 102. A liquid crystal material can be used as the electro-optical substance 103. The pixel array unit 104 is provided on the surface of the lower glass substrate 101.
And the drive circuit section are formed integrally. The substrate 102 on which the counter electrode is formed in advance is bonded to this, and the liquid crystal 103 is injected into the gap between them.
【００２３】駆動回路部は垂直駆動回路１０５と水平駆
動回路１０６とに分かれている。又、基板７の周辺部上
端には外部接続用の端子部１０７が形成されている。端
子部１０７は配線１０８を介して垂直駆動回路１０５及
び水平駆動回路１０６に接続している。画素アレイ部１
０４には行状のゲート配線１０９と列状の信号配線１１
０が形成されている。両配線の交差部には画素電極１１
１とこれを駆動する薄膜トランジスタＴＦＴが形成され
ている。ＴＦＴのゲート電極は対応するゲート配線１０
９に接続され、ドレイン領域は対応する画素電極１１１
に接続され、ソース領域は対応する信号配線１１０に接
続している。ゲート配線１０９は垂直駆動回路１０５に
接続する一方、信号配線１１０は水平駆動回路１０６に
接続している。これらの垂直駆動回路１０５及び水平駆
動回路１０６も、薄膜トランジスタで集積形成されてい
る。周辺駆動回路部の薄膜トランジスタ及び画素アレイ
部の薄膜トランジスタは、何れも本発明に従って製造さ
れたものであり、チャネル領域が大粒径化されている。
この様に高性能化された薄膜トランジスタを用いること
により、安定した特性を示す周辺駆動回路が得られる。The drive circuit section is divided into a vertical drive circuit 105 and a horizontal drive circuit 106. Further, a terminal portion 107 for external connection is formed on the upper end of the peripheral portion of the substrate 7. The terminal portion 107 is connected to the vertical drive circuit 105 and the horizontal drive circuit 106 via the wiring 108. Pixel array section 1
Reference numeral 04 denotes row-shaped gate wirings 109 and column-shaped signal wirings 11.
0 is formed. The pixel electrode 11 is provided at the intersection of both wirings.
1 and a thin film transistor TFT for driving the same are formed. The gate electrode of the TFT is the corresponding gate wiring 10
9 and the drain region corresponds to the corresponding pixel electrode 111.
And the source region is connected to the corresponding signal line 110. The gate wiring 109 is connected to the vertical driving circuit 105, while the signal wiring 110 is connected to the horizontal driving circuit 106. The vertical drive circuit 105 and the horizontal drive circuit 106 are also formed by thin film transistors. Both the thin film transistor of the peripheral drive circuit section and the thin film transistor of the pixel array section are manufactured according to the present invention, and the channel region has a large grain size.
By using such a high performance thin film transistor, a peripheral drive circuit exhibiting stable characteristics can be obtained.
【００２４】[0024]
【発明の効果】以上説明した様に、本発明によれば、ソ
ース領域及びドレイン領域を遮蔽する様に配線を加工
し、この配線を介してレーザ光を照射することで、均一
且つ大粒径の結晶粒を有するチャネル領域を備えた多結
晶シリコン薄膜トランジスタを形成できる。これによ
り、大きな基板上で薄膜トランジスタの特性ばらつきを
抑えることが可能である。又、電流特性が良好な薄膜ト
ランジスタを基板全面に亘って作り込むことができる。
これにより、高性能なシステムを液晶ディスプレイや有
機ＥＬディスプレイに内蔵させることが可能である。液
晶ディスプレイや有機ＥＬディスプレイを駆動する周辺
回路を、画素駆動用のトランジスタと同時に安価に形成
することが可能になる。As described above, according to the present invention, the wiring is processed so as to shield the source region and the drain region, and the laser beam is radiated through the wiring to obtain a uniform and large grain size. It is possible to form a polycrystalline silicon thin film transistor having a channel region having the crystal grains of This makes it possible to suppress variations in characteristics of thin film transistors on a large substrate. Further, a thin film transistor having good current characteristics can be formed over the entire surface of the substrate.
As a result, it is possible to incorporate a high-performance system in a liquid crystal display or an organic EL display. A peripheral circuit for driving a liquid crystal display or an organic EL display can be formed at a low cost simultaneously with a pixel driving transistor.
【図１】本発明に従って製造された薄膜トランジスタの
基本的な構成を示す模式的な平面図である。FIG. 1 is a schematic plan view showing a basic configuration of a thin film transistor manufactured according to the present invention.
【図２】本発明に係る薄膜トランジスタの製造方法を示
す工程図である。FIG. 2 is a process drawing showing a method of manufacturing a thin film transistor according to the present invention.
【図３】本発明に係る薄膜トランジスタの製造方法を示
す工程図である。FIG. 3 is a process drawing showing the method of manufacturing the thin film transistor according to the present invention.
【図４】本発明に従って製造された薄膜トランジスタを
有する表示装置の一例を示す模式的な斜視図である。FIG. 4 is a schematic perspective view showing an example of a display device having a thin film transistor manufactured according to the present invention.
１・・・ガラス基板、２・・・ゲート電極、３・・・窒
化シリコン膜、４・・・酸化シリコン膜、５・・・半導
体薄膜、６・・・層間絶縁膜、７・・・層間絶縁膜、８
Ｄ・・・ドレイン配線、８Ｓ・・・ソース配線、８Ｚ・
・・結晶成長用シールド1 ... Glass substrate, 2 ... Gate electrode, 3 ... Silicon nitride film, 4 ... Silicon oxide film, 5 ... Semiconductor thin film, 6 ... Interlayer insulating film, 7 ... Interlayer Insulating film, 8
D ... Drain wiring, 8S ... Source wiring, 8Z.
..Crystal growth shield
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA24 JA28 JB21 KA05 MA05 MA08 MA12 MA30 NA21 NA29 5F052 AA02 BB07 CA04 DA01 DA02 DB02 DB03 DB07 FA19 FA25 GB06 GB08 HA01 JA01 5F110 AA30 BB02 CC02 CC08 DD02 EE04 EE44 FF02 FF03 FF09 FF28 FF30 FF32 GG02 GG13 GG25 GG43 GG45 GG47 HL02 HL03 HL05 HL06 HL23 HM07 HM12 HM15 HM19 NN02 NN03 NN04 NN23 NN35 NN72 PP03 PP11 PP15 PP24 PP29 PP40 QQ09 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 2H092 JA24 JA28 JB21 KA05 MA05 MA08 MA12 MA30 NA21 NA29 5F052 AA02 BB07 CA04 DA01 DA02 DB02 DB03 DB07 FA19 FA25 GB06 GB08 HA01 JA01 5F110 AA30 BB02 CC02 CC08 DD02 EE04 EE44 FF02 FF03 FF09 FF28 FF30 FF32 GG02 GG13 GG25 GG43 GG45 GG47 HL02 HL03 HL05 HL06 HL23 HM07 HM12 HM15 HM19 NN02 NN03 NN04 NN23 NN35 NN72 PP03 PP11 PP15 PP24 PP29 PP40 QQ09
Claims (7)
ート電極を形成するゲート電極形成工程と、 ゲート電極の上にゲート絶縁膜を介して多結晶シリコン
からなる半導体薄膜を形成する半導体薄膜形成工程と、 該半導体薄膜に不純物を選択的に導入して薄膜トランジ
スタのチャネル領域とその両側のソース領域及びドレイ
ン領域を形成する不純物導入工程と、 該半導体薄膜の上に層間絶縁膜を介して金属膜を成膜
し、該ソース領域側及びドレイン領域側を遮閉する一方
該チャネル領域を遮閉しない様に該金属膜をパタニング
して配線に加工する配線加工工程と、 該配線を介して該半導体薄膜にレーザ光を照射しチャネ
ル領域と両側のソース領域及びドレイン領域との間で生
じる温度勾配を利用して多結晶シリコンの結晶性を改質
するレーザアニール工程とを行なう薄膜トランジスタの
製造方法。1. A gate electrode forming step of forming a gate electrode of a thin film transistor on an insulating substrate, and a semiconductor thin film forming step of forming a semiconductor thin film made of polycrystalline silicon on the gate electrode via a gate insulating film. An impurity introducing step of selectively introducing impurities into the semiconductor thin film to form a channel region of a thin film transistor and source and drain regions on both sides thereof, and forming a metal film on the semiconductor thin film via an interlayer insulating film. A wiring processing step of patterning and processing the metal film into a wiring so as to shield the source region side and the drain region side while not blocking the channel region, and a semiconductor thin film is formed on the semiconductor thin film through the wiring. A laser is irradiated to modify the crystallinity of polycrystalline silicon by utilizing a temperature gradient generated between the channel region and the source and drain regions on both sides. Manufacturing method of a thin film transistor for performing the annealing step.
コン又は粒径の小さい多結晶シリコンからなる半導体薄
膜を成膜した後、レーザ光を照射して粒径の大きい多結
晶シリコンに転換することを特徴とする請求項１記載の
薄膜トランジスタの製造方法。2. In the step of forming a semiconductor thin film, after forming a semiconductor thin film made of amorphous silicon or polycrystalline silicon having a small grain size, laser light is irradiated to convert it to polycrystalline silicon having a large grain size. The method of manufacturing a thin film transistor according to claim 1, wherein.
射により該半導体薄膜を多結晶シリコンに転換した後、
該半導体薄膜の表面を大気に曝露することなく層間絶縁
膜で被覆する工程を含むことを特徴とする請求項２記載
の薄膜トランジスタの製造方法。3. After converting the semiconductor thin film into polycrystalline silicon by irradiating a laser beam in the semiconductor thin film forming step,
3. The method of manufacturing a thin film transistor according to claim 2, including a step of coating the surface of the semiconductor thin film with an interlayer insulating film without exposing it to the atmosphere.
ングして薄膜トランジスタのソース領域及びドレイン領
域に電気接続した配線に加工することを特徴とする請求
項１記載の薄膜トランジスタの製造方法。4. The method of manufacturing a thin film transistor according to claim 1, wherein in the wiring processing step, the metal film is patterned to form a wiring electrically connected to a source region and a drain region of the thin film transistor.
以上の時間幅を有するパルス状のレーザ光を照射するこ
とを特徴とする請求項１記載の薄膜トランジスタの製造
方法。5. The laser annealing step is 100 ns.
The method for manufacturing a thin film transistor according to claim 1, wherein the pulsed laser light having the above time width is irradiated.
より放出された連続レーザ光を照射することを特徴とす
る請求項１記載の薄膜トランジスタの製造方法。6. The method of manufacturing a thin film transistor according to claim 1, wherein in the laser annealing step, continuous laser light emitted by continuous oscillation is irradiated.
極、ゲート絶縁膜及び多結晶シリコンの半導体薄膜を有
し、 該半導体薄膜に不純物を選択的に導入して設けたチャネ
ル領域とその両側のソース領域及びドレイン領域を有
し、 該半導体薄膜の上に層間絶縁膜を介して金属膜を成膜
し、該ソース領域側及びドレイン領域側を遮閉する一方
該チャネル領域を遮閉しない様に該金属膜をパタニング
して加工した配線を備え、 該配線を介して該半導体薄膜にレーザ光を照射しチャネ
ル領域と両側のソース領域及びドレイン領域との間で生
じる温度勾配を利用して多結晶シリコンの結晶性を改質
したことを特徴とする薄膜トランジスタ。7. A channel region having a gate electrode, a gate insulating film, and a semiconductor thin film of polycrystalline silicon formed on an insulating substrate, the channel region being formed by selectively introducing impurities into the semiconductor thin film, and both sides thereof. A metal film is formed on the semiconductor thin film via an interlayer insulating film so that the source region side and the drain region side are shielded while the channel region is not shielded. The semiconductor thin film is irradiated with laser light through the wiring, and the temperature gradient generated between the channel region and the source region and the drain region on both sides is used to increase the temperature. A thin film transistor characterized by modifying the crystallinity of crystalline silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330374A JP2003133328A (en) | 2001-10-29 | 2001-10-29 | Thin-film transistor and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330374A JP2003133328A (en) | 2001-10-29 | 2001-10-29 | Thin-film transistor and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133328A true JP2003133328A (en) | 2003-05-09 |
Family
ID=19146101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330374A Pending JP2003133328A (en) | 2001-10-29 | 2001-10-29 | Thin-film transistor and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133328A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011078169A1 (en) * | 2009-12-25 | 2011-06-30 | シャープ株式会社 | Thin film transistor, display device, and manufacturing method for thin film transistor and display device |
| JP2011159907A (en) * | 2010-02-03 | 2011-08-18 | Mitsubishi Electric Corp | Crystallization method of amorphous semiconductor film, thin-film transistor, and manufacturing method of the thin-film transistor |
| JP2014078717A (en) * | 2012-10-11 | 2014-05-01 | Boe Technology Group Co Ltd | Thin-film transistor, method for manufacturing the same, array substrate, and display device |
| CN109216422A (en) * | 2017-07-05 | 2019-01-15 | 三星显示有限公司 | Thin-film transistor display panel |
-
2001
- 2001-10-29 JP JP2001330374A patent/JP2003133328A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011078169A1 (en) * | 2009-12-25 | 2011-06-30 | シャープ株式会社 | Thin film transistor, display device, and manufacturing method for thin film transistor and display device |
| US8530899B2 (en) | 2009-12-25 | 2013-09-10 | Sharp Kabushiki Kaisha | Thin film transistor, display device, and manufacturing method for thin film transistor and display device |
| JP2011159907A (en) * | 2010-02-03 | 2011-08-18 | Mitsubishi Electric Corp | Crystallization method of amorphous semiconductor film, thin-film transistor, and manufacturing method of the thin-film transistor |
| JP2014078717A (en) * | 2012-10-11 | 2014-05-01 | Boe Technology Group Co Ltd | Thin-film transistor, method for manufacturing the same, array substrate, and display device |
| CN109216422A (en) * | 2017-07-05 | 2019-01-15 | 三星显示有限公司 | Thin-film transistor display panel |
| CN109216422B (en) * | 2017-07-05 | 2024-02-20 | 三星显示有限公司 | Thin film transistor array panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503427B2 (en) | Method for manufacturing thin film transistor | |
| US20060084204A1 (en) | Method of manufacturing a thin film transistor | |
| JPH0823105A (en) | Manufacture of semiconductor chip for display | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JP2003092262A (en) | Mask for polycrystallization and method of manufacturing polycrystal thin-film transistor using the same | |
| JP3402030B2 (en) | Thin-film semiconductor device manufacturing method | |
| US7491972B1 (en) | Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device | |
| JP2003133328A (en) | Thin-film transistor and manufacturing method therefor | |
| JP2000182956A (en) | Crystallization method for semiconductor thin film and laser crystallization device | |
| JP3249508B2 (en) | Method for manufacturing semiconductor device | |
| JPH0917729A (en) | Manufacture of semiconductor device | |
| JP4115584B2 (en) | Method for manufacturing semiconductor device | |
| JP2001320056A (en) | Manufacturing method for thin-film transistor and thin- film semiconductor device | |
| JP3845566B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
| JP4035019B2 (en) | Manufacturing method of semiconductor device | |
| KR100833956B1 (en) | Optical mask for crystallization of amorphous silicon | |
| JP2003318108A (en) | Method for manufacturing thin-film transistor | |
| JPH0582552A (en) | Manufacture of thin film transistor | |
| JP3845569B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
| JP3465772B2 (en) | Method for manufacturing semiconductor device | |
| KR100758156B1 (en) | Manufacturing method of a poly silicon thin film transistor and array substrate for LCD Manufactured thereby | |
| JP2003197523A (en) | Method of manufacturing crystalline semiconductor film and semiconductor device | |
| JPH1117190A (en) | Manufacture of thin film transistor | |
| KR100518352B1 (en) | Thin film transistor and fabrication method thereof | |
| JP2586810B2 (en) | Thin film semiconductor device and method of manufacturing the same |