JP2003130892A - Sampling method and sampling device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a sampling method applying the phase measurement. SOLUTION: This sampling device for repeatedly sampling a data signal 22 comprises a first sampling circuit 14 for sampling the data signal, a second sampling circuit 13 for sampling the clock reference 21 having the known periodic relationship with the data signal, with the known frequency F, a timing circuit 16 for securing the known time relationship between the sampling by the first sampling circuit and the sampling by the second sampling circuit, and a calculating circuit 19 for determining in which phase of the clock reference a sample value of the data signal is generated, on the basis of the information sampled from the clock reference and the known frequency F.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、オシロスコープに
おいて用いられる標本化方法に関するものであり、とり
わけ、位相測定を伴う標本化に関するものである。FIELD OF THE INVENTION The present invention relates to sampling methods used in oscilloscopes, and more particularly to sampling with phase measurements.

【０００２】[0002]

【従来の技術】オシロスコープでは、伝統的に３つの異
なる反復標本化方法が用いられる。順次標本化は、等価
時間標本化有効範囲において利用される。順次標本化・
システムの場合、各サンプルの抽出は、反復トリガ事象
後、順次長く遅延させて行われる。あるいはまた、固定
周波数オフセットが小さくなるように、信号反復周波数
と標本化信号の位相同期がとられる。Ｓ．Ｎｏｇｉｗａ
他によるＩｍｐｒｏｖｅｍｅｎｔ ｏｆ ｓｅｎｓｉｔ
ｉｖｉｔｙ ｉｎ Ｏｐｔｉｃａｌ Ｓａｍｐｌｉｎｇ
Ｓｙｓｔｅｍ，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅ
ｒｓ，２７ Ｍａｙ １９９９，Ｖｏｌ．３５，Ｎｏ．
１１を参照されたい。BACKGROUND OF THE INVENTION Oscilloscopes traditionally use three different iterative sampling methods. Sequential sampling is used in the equivalent time sampling coverage. Sequential sampling
In the case of the system, the sampling of each sample is done sequentially with a long delay after the repetitive trigger event. Alternatively, the signal repetition frequency is phase-synchronized with the sampled signal such that the fixed frequency offset is small. S. Nogawa
Improvment of sens by others
ivity in Optical Sampling
System, Electronics Lette
rs, 27 May 1999, Vol. 35, No.
See 11.

【０００３】非順次標本化は、マイクロ波遷移解析器に
おいて用いられる。標本化パルスとユーザ信号の位相同
期がとられる。それぞれ、より任意性が高いが、既知の
周波数を備えている。Nonsequential sampling is used in microwave transition analyzers. The sampling pulse and the user signal are synchronized in phase. Each has a more arbitrary but known frequency.

【０００４】第３の反復標本化法は、ランダム標本化で
ある。ランダム標本化システムの場合、標本化の位相
は、一般に、反復信号入力とは関連していない。オシロ
スコープ表示の時間軸における各サンプルの位置は、ト
リガ信号に対する各サンプルの位相を測定することによ
って求められる。例えば、米国特許第４，８８４，０２
０号を参照されたい。電気的ランダム標本化に関するこ
れ以上の背景情報については、例えば、米国特許第５，
３１５，２６７号、米国特許第４，９２８，２５１号、
米国特許第４，７１９，，４１６号、米国特許第４，５
７８，６６７号、及び、米国特許第４，４９５，５８６
号を参照されたい。The third iterative sampling method is random sampling. For random sampling systems, the sampling phase is generally unrelated to the repetitive signal input. The position of each sample on the time axis of the oscilloscope display is obtained by measuring the phase of each sample with respect to the trigger signal. For example, US Pat. No. 4,884,02
See issue 0. For more background information on electrical random sampling, see, eg, US Pat.
315,267, U.S. Pat. No. 4,928,251,
U.S. Pat. No. 4,719,416, U.S. Pat.
78,667 and U.S. Pat. No. 4,495,586.
See issue.

【０００５】[0005]

【発明が解決しようとする課題】光学標本化オシロスコ
ープの場合、一般に、順次標本化が利用される。順次標
本化の利用には、いくつかの欠点がある。例えば、信号
源の位相同期にはかなりのジッタが生じる。こうした用
途で用いられる位相同期ループ（ＰＬＬ）の周波数範囲
は狭いので、測定すべき信号の入力周波数範囲が制限さ
れる。また、ＰＬＬを構成するため、位相を測定し、信
号源周波数を制御しなければならない。ＰＬＬは、高価
な、反復周波数の同調が可能な光パルス・レーザ源を必
要とする。For optical sampling oscilloscopes, sequential sampling is commonly used. The use of sequential sampling has several drawbacks. For example, there is significant jitter in the phase synchronization of the signal source. The narrow frequency range of phase locked loops (PLLs) used in such applications limits the input frequency range of the signal to be measured. Further, in order to configure the PLL, it is necessary to measure the phase and control the signal source frequency. PLLs require expensive, pulsed, repetitive frequency tunable optical pulsed laser sources.

【０００６】[0006]

【課題を解決するための手段】本発明の望ましい実施例
によれば、データ信号の反復標本化が実施される。クロ
ック基準を発生させる。クロック基準は、データ信号と
既知の周期関係をなしている。クロック基準及びデータ
信号は、同時に標本化される。標本化は、既知の周波数
で実施される。クロック基準から標本化された情報と既
知の標本化周波数を利用して、クロック基準のどの位相
で、データ信号の標本値が生じたかが求められる。According to a preferred embodiment of the present invention, iterative sampling of the data signal is performed. Generate a clock reference. The clock reference has a known periodic relationship with the data signal. The clock reference and data signals are sampled simultaneously. Sampling is performed at known frequencies. The information sampled from the clock reference and the known sampling frequency are used to determine at which phase of the clock reference the sampled value of the data signal occurred.

【０００７】[0007]

【発明の実施の形態】本発明の望ましい実施例では、測
定パラメータの標本化を行う場合、同時に、または、垂
直チャネル間において既知のタイミング関係をなすよう
に、追加垂直チャネルを測定することによって、サンプ
ルの時間軸値を求めることが可能である。この追加垂直
チャネルは、クロック基準と呼ばれる。クロック基準
は、反復性であり、縦軸のデータとクロック基準とは、
既知の周期関係をなしている。In the preferred embodiment of the present invention, when sampling the measurement parameters, the additional vertical channels are measured at the same time or in a known timing relationship between the vertical channels. It is possible to obtain the time axis value of the sample. This additional vertical channel is called the clock reference. The clock reference is repeatable, and the data on the vertical axis and the clock reference are
It has a known periodic relationship.

【０００８】時間の関数としてのクロック基準信号の形
状を利用し、ルックアップ・テーブルのような方法を用
いて、時間値が計算される。近似関数形式を知り、次
に、最小二乗誤差または他の曲線の当てはめ手法を利用
して、多数の実際のクロック基準データ点を関数に当て
はめて、クロック基準データ点のつじつまの合う記述を
得ることによって、クロック基準信号の形状対時間を求
めることが可能である。Utilizing the shape of the clock reference signal as a function of time, a time value is calculated using a method such as a look-up table. Know the approximate function form, and then use a least-squares error or other curve-fitting method to fit a large number of actual clock-reference data points to the function to get a coherent description of the clock-reference data points. It is possible to determine the shape of the clock reference signal versus time.

【０００９】もう１つのタイム・ベースを利用して、サ
ンプルの時間に関する近似情報が得られるようにする場
合、クロック基準からのデータを利用して、ジッタを補
償し、データ点の時間軸値をより正確に位置決めするこ
とが可能である。一例を挙げると、パターン・トリガを
伴う順次タイム・ベース回路を利用して、サンプルの近
似位置が得られるようにし、クロック基準信号を利用し
て、１ビット周期までのジッタを除去する。If another time base is used to provide approximate information about the time of a sample, then the data from the clock reference is used to compensate for jitter and determine the time base value of the data points. More accurate positioning is possible. As an example, a sequential time base circuit with a pattern trigger is used to obtain approximate sample positions and a clock reference signal is used to remove jitter up to one bit period.

【００１０】既知の周波数で基準信号を標本化すると、
クロック基準が単一値でない（例えば、正弦波の上昇ま
たは下降エッジである）場合の、曖昧さが取り除かれ、
クロック基準信号対時間の勾配が緩やかな点における確
度が向上する。クロック基準の垂直チャネル値の測定に
おけるノイズは、クロック基準対時間の勾配に反比例す
る時間誤差（ジッタ）に変換される。多くの実用的なシ
ステムでは、とりわけ、広い周波数範囲にわたって、低
ジッタの順次タイム・ベース回路を設計するのは困難で
ある。このクロック基準手法によれば、各点毎に、「タ
イム・スタンプ」を有効に実施することが可能になる。
これによって、潜在的システム・コストが削減され、広
い反復周波数範囲でシステムを動作せることが可能にな
り、ジッタが低減する。Sampling the reference signal at a known frequency gives:
Disambiguation when the clock reference is not a single value (eg, rising or falling edge of a sine wave),
Accuracy is improved at points where the slope of the clock reference signal versus time is gentle. Noise in the clock-referenced vertical channel value measurement translates into a time error (jitter) that is inversely proportional to the slope of the clock-reference versus time. In many practical systems, it is difficult to design low jitter sequential time base circuits, especially over a wide frequency range. This clock-based approach makes it possible to effectively implement a "time stamp" for each point.
This reduces potential system cost, allows the system to operate over a wide repetition frequency range, and reduces jitter.

【００１１】図１には、電圧または光学パワーまたは他
の何らかの測定値を表す縦軸７１が示されている。例え
ば、本発明の代替実施例において、縦軸７１は、位相、
変調、または、他の何らかの測定値を表している。横軸
７２は時間を表している。例えば、本発明の代替実施例
の場合、横軸７２は、周波数または他の何らかの値を表
している。本発明の代替実施例の場合、例えば、縦軸を
利用して、時間または周波数を表し、横軸を利用して、
電圧、光学パワー、位相、変調、または、他の何らかの
測定値を表すように、横軸及び縦軸の向を交換すること
も可能である。Shown in FIG. 1 is a vertical axis 71 representing voltage or optical power or some other measurement. For example, in an alternative embodiment of the invention, the vertical axis 71 is the phase,
Represents modulation or some other measurement. The horizontal axis 72 represents time. For example, in an alternative embodiment of the invention, horizontal axis 72 represents frequency or some other value. In an alternative embodiment of the invention, for example, the vertical axis is used to represent time or frequency and the horizontal axis is used to
It is also possible to swap the directions of the horizontal and vertical axes to represent voltage, optical power, phase, modulation, or some other measurement.

【００１２】波形７３は、垂直チャネル・データを表し
ている。波形７４は、クロック基準を表している。例え
ば、クロック基準は、ほぼ正弦波形である。垂直チャネ
ル・データとクロック基準を同時に標本化することによ
って、標本化データをランダム順序で抽出し、次に、ク
ロック基準の１周期にわたって再構成（整列）し、アイ
・ダイヤグラムを形成することができる。これが、図２
に表されている。Waveform 73 represents vertical channel data. Waveform 74 represents the clock reference. For example, the clock reference is approximately sinusoidal. By sampling the vertical channel data and the clock reference simultaneously, the sampled data can be sampled in random order and then reconstructed (aligned) over one period of the clock reference to form an eye diagram. . This is
It is represented in.

【００１３】図２には、縦軸７１及び横軸７２が示され
ている。波形９４は、ほぼ目の形状をした垂直チャネル
・データを表している。波形９５は、クロック基準の１
サイクルに相当する。A vertical axis 71 and a horizontal axis 72 are shown in FIG. Waveform 94 represents vertical channel data in the shape of an eye. Waveform 95 is clock reference 1
Equivalent to a cycle.

【００１４】本願出願人が２００１年６月２２日に出願
し、米国特許出願番号０９／８８７，９９２が与えられ
た「ＲＡＮＤＯＭ ＳＡＭＰＬＩＮＧ ＷＩＴＨ ＰＨ
ＡＳＥ ＭＥＡＳＵＲＥＭＥＮＴ」と題する米国特許出
願には、ランダム標本化オ利用したシステムの記載があ
る。そのシステムの実施例の１つによれば、光学標本化
で電気クロック基準の直交位相を測定して、各サンプル
の時間配置が求められる。これには、光パルス源におけ
るジッタとは無関係なタイム・ベース・ジッタを生じる
という利点がある。しかし、周波数に応じて変動する直
交位相間の光学遅延は、機械的に設定しなければならな
い。このため、コストが増し、ある特定の遅延範囲につ
いて測定可能な周波数範囲が制限される。あるいはま
た、第２の光変調器を追加して、周波数範囲を拡大する
ことが可能であるが、さらにコストが増すことになる。
直交位相タイム・ベース手法では、トリガ波形（アイ・
ライン・モード）を得るには、さらに複雑性を増す必要
がある。The "RANDOM SAMPLING WITH PH" filed by the applicant on June 22, 2001 and assigned US patent application Ser. No. 09 / 887,992.
The US patent application entitled "ASE MEASUREMENT" describes a system utilizing random sampling. According to one embodiment of the system, optical sampling measures the quadrature of an electrical clock reference to determine the time placement of each sample. This has the advantage of producing time base jitter that is independent of the jitter in the optical pulse source. However, the optical delay between quadrature phases, which varies with frequency, must be set mechanically. This adds cost and limits the measurable frequency range for a particular delay range. Alternatively, a second light modulator could be added to extend the frequency range, but at a higher cost.
In the quadrature time base method, the trigger waveform (eye
To get line mode), we need to add more complexity.

【００１５】本発明は、電気標本化オシロスコープでも
光学標本化オシロスコープでも利用することが可能であ
る。The present invention can be used with both electrical and optical sampling oscilloscopes.

【００１６】図３は、ディジタル通信解析器とも呼ばれ
る電気標本化オシロスコープ１１の略ブロック図であ
る。被試験装置１２は、電気標本化オシロスコープ１１
に対してディジタル電気データ信号２２及び同期電気ク
ロック基準信号２１を供給する。同期電気クロック基準
信号２１は、水平タイム・ベース情報に利用される。デ
ィジタル電気データ信号２２と電気クロック基準信号２
１の同期がとられる。ディジタル電気データ信号２２
は、垂直チャネル情報に利用される。FIG. 3 is a schematic block diagram of an electrical sampling oscilloscope 11 also called a digital communication analyzer. The device under test 12 is an electrical sampling oscilloscope 11
For a digital electrical data signal 22 and a synchronous electrical clock reference signal 21. The synchronous electrical clock reference signal 21 is used for horizontal time base information. Digital electrical data signal 22 and electrical clock reference signal 2
1 is synchronized. Digital electrical data signal 22
Are used for vertical channel information.

【００１７】サンプラ・ストローブ１６を利用して、電
気サンプラ１４及び電気サンプラ１３に同時にストロー
ビングが施される。電気サンプラ１４及び電気サンプラ
１３は、従って、同時に標本化を行う。サンプラ・スト
ローブ１６によって発生するストローブ信号は、既知の
周波数で動作する。既知の周波数で標本化すると、各被
標本化点が電気クロック基準信号２１の上昇エッジにあ
るか、下降エッジにあるかに関する曖昧さを解決するこ
とが可能になり、電気クロック基準信号２１対時間の勾
配が緩やかな被標本化点における確度の向上が可能にな
る。Using the sampler strobe 16, the electric sampler 14 and the electric sampler 13 are simultaneously strobed. The electric sampler 14 and the electric sampler 13 therefore sample simultaneously. The strobe signal generated by sampler strobe 16 operates at a known frequency. Sampling at a known frequency makes it possible to resolve the ambiguity as to whether each sampled point is on a rising edge or a falling edge of the electrical clock reference signal 21 and the electrical clock reference signal 21 versus time. It is possible to improve the accuracy at the sampled point with a gradual slope.

【００１８】電気サンプラ１４は、ディジタル電気信号
２２の標本化を行って、垂直チャネル信号２７を送り出
すが、この垂直チャネル信号によって、オシロスコープ
１１が表示の生成に用いる垂直チャネル情報が得られ
る。The electrical sampler 14 samples the digital electrical signal 22 and provides a vertical channel signal 27 which provides the vertical channel information that the oscilloscope 11 uses to generate the display.

【００１９】電気サンプラ１３は、同期電気クロック基
準信号２１の標本化を行って、結果２３をタイム・ベー
ス計算回路１９に送る。タイム・ベース計算回路１９
は、時間軸チャネル情報基準信号２６を生成する。The electrical sampler 13 samples the synchronous electrical clock reference signal 21 and sends the result 23 to the time base calculation circuit 19. Time base calculation circuit 19
Generates a time axis channel information reference signal 26.

【００２０】図４は、光学標本化オシロスコープ３１の
略ブロック図である。光学標本化オシロスコープ３１
は、例えば、その帯域幅が電気標本化オシロスコープ１
１による標本化が可能な帯域幅よりかなり高い信号の標
本化を行うために利用される。例えば、電気標本化オシ
ロスコープ１１は、５０ギガヘルツ（ＧＨｚ）の範囲内
において標本化を実施するが、光学標本化オシロスコー
プ３１は、１テラヘルツ（ＴＨｚ）を超える帯域幅にお
ける標本化を実施することが可能である。FIG. 4 is a schematic block diagram of the optical sampling oscilloscope 31. Optical sampling oscilloscope 31
Is, for example, an electrical sampling oscilloscope 1 whose bandwidth is
It is used to sample a signal well above the bandwidth that can be sampled by one. For example, the electrical sampling oscilloscope 11 performs sampling in the range of 50 gigahertz (GHz), while the optical sampling oscilloscope 31 can perform sampling in bandwidths above 1 terahertz (THz). Is.

【００２１】被測定装置（DUT）３２には、電気データ
発生器５１及び光変調器５２が含まれている。電気デー
タ発生器５１は、光学標本化オシロスコープ３１に対し
て電気クロック基準信号４１を供給する。光変調器５２
は、光学標本化オシロスコープ３１に対して光データ信
号４２を供給する。電気基準クロック信号４１と光デー
タ信号４２の同期がとられる。The device under test (DUT) 32 includes an electrical data generator 51 and an optical modulator 52. The electrical data generator 51 supplies an electrical clock reference signal 41 to the optical sampling oscilloscope 31. Light modulator 52
Supplies an optical data signal 42 to the optical sampling oscilloscope 31. The electrical reference clock signal 41 and the optical data signal 42 are synchronized.

【００２２】電気クロック基準信号４１は、水平タイム
・ベース情報に利用される。光データ信号４２と電気ク
ロック基準信号４１は同期している。光データ信号４２
は、垂直チャネル情報に利用される。The electrical clock reference signal 41 is used for horizontal time base information. The optical data signal 42 and the electric clock reference signal 41 are synchronized. Optical data signal 42
Are used for vertical channel information.

【００２３】サンプラ・ストローブ３６を利用して、ス
トローブ信号４５による、非線形光学サンプラ３４及び
光学サンプラ３７のストロービングが同時に実施され
る。非線形光学サンプラ３４及び光学サンプラ３７は、
従って、同時に標本化を実施する。サンプラ・ストロー
ブ３６によって発生するストローブ信号は、既知の周波
数で動作する。既知の周波数で標本化すると、各被標本
化点が電気クロック基準信号４１の上昇エッジにある
か、下降エッジにあるかに関する曖昧さを解決すること
が可能になり、電気クロック基準信号４１対時間の勾配
が緩やかな被標本化点における確度の向上が可能にな
る。Using the sampler strobe 36, the strobing of the nonlinear optical sampler 34 and the optical sampler 37 by the strobe signal 45 is simultaneously performed. The nonlinear optical sampler 34 and the optical sampler 37 are
Therefore, sampling is performed at the same time. The strobe signal generated by sampler strobe 36 operates at a known frequency. Sampling at a known frequency makes it possible to resolve the ambiguity as to whether each sampled point is on a rising edge or a falling edge of the electrical clock reference signal 41, and the electrical clock reference signal 41 versus time. It is possible to improve the accuracy at the sampled point with a gradual slope.

【００２４】サンプラ・ストローブ３６は、例えば、米
国（１０４４ ＷｏｏｄｒｉｄｇｅＡｖｅｎｕｅ，Ａｎ
ｎ Ａｒｂｏｒ，Ｍｉｃｈｉｇａｎ ４８１０５）のＩ
ＭＲＡ Ａｍｅｒｉｃａ，Ｉｎｃ．から入手可能な受動
モード同期ファイバ・リング・レーザのような、光パル
ス源を利用して実施される。こうした光パルス源は、一
般に、高周波数における位相ノイズに優れている。The sampler strobe 36 is, for example, manufactured in the United States (1044 Woodridge Avenue, An.
n Arbor, Michigan 48105) I
MRA America, Inc. Performed using an optical pulse source, such as a passive mode-locked fiber ring laser available from Such optical pulse sources are generally excellent in phase noise at high frequencies.

【００２５】非線形光学サンプラ３４は、光データ信号
４２の標本化を行う。低速光学／電気及びアナログ・デ
ィジタル変換器５５によって、垂直チャネル信号４７が
生じ、この垂直チャネル信号によって、オシロスコープ
３１が表示の生成に用いる垂直チャネル情報が得られ
る。The non-linear optical sampler 34 samples the optical data signal 42. The low speed optical / electrical and analog-to-digital converter 55 produces a vertical channel signal 47 which provides the vertical channel information that the oscilloscope 31 uses to generate the display.

【００２６】光学サンプラ３７は、電気クロック基準信
号４１の標本化を行って、結果を低速光学／電気及びア
ナログ・ディジタル変換器５３に送る。低速光学／電気
及びアナログ・ディジタル変換器５３は、変換された変
換信号４４をタイム・ベース計算回路４９に送る。タイ
ム・ベース計算回路４９は、時間軸チャネル情報基準信
号５７を送り出す。The optical sampler 37 samples the electrical clock reference signal 41 and sends the result to the low speed optical / electrical and analog-to-digital converter 53. The low speed optical / electrical and analog-to-digital converter 53 sends the converted signal 44 converted to the time base calculation circuit 49. The time base calculation circuit 49 sends out the time base channel information reference signal 57.

【００２７】例えば、光学サンプラ３７は、マッハ・ツ
ェンダ光変調器を利用して実施される。マッハ・ツェン
ダ光変調器の挿入損失は、それに加えられる基準信号に
よって生じる、光変調器の瞬時電圧によって決まる。光
学標本化パルス振幅（エネルギ）は、光変調器の挿入損
失によって決まる。光パルス・エネルギは、低速光検出
器（例えば、低速光学／電気及びアナログ・ディジタル
変換器）によって測定可能である。あるいはまた、光学
サンプラ３７は、例えば、光導電スイッチ（ＰＣＳ）ま
たは他の標本化デバイスによって実施可能である。光学
サンプラ３７は、基本的に、電気クロック基準信号４１
の位相検出器として機能する。For example, the optical sampler 37 is implemented using a Mach-Zehnder optical modulator. The insertion loss of a Mach-Zehnder optical modulator depends on the instantaneous voltage of the optical modulator caused by the reference signal applied to it. The optical sampling pulse amplitude (energy) depends on the insertion loss of the optical modulator. Light pulse energy can be measured by slow photodetectors (eg, slow optical / electrical and analog-to-digital converters). Alternatively, the optical sampler 37 can be implemented, for example, by a photoconductive switch (PCS) or other sampling device. The optical sampler 37 basically consists of an electrical clock reference signal 41.
Function as a phase detector.

【００２８】非線形光学サンプラ３４は、光学標本化パ
ルスのタイム・アパーチャにおいて光データ信号４２の
波長を変換する。波長変換出力は、低速光学／電気及び
アナログ・ディジタル変換器５５によって光学的に濾波
され、測定される。低速光学／電気及びアナログ・ディ
ジタル変換器５５は、変換されたパルス・エネルギの測
定を行う。Nonlinear optical sampler 34 converts the wavelength of optical data signal 42 at the time aperture of the optical sampling pulse. The wavelength converted output is optically filtered and measured by the slow optical / electrical and analog to digital converter 55. The low speed optical / electrical and analog to digital converter 55 provides a measurement of the converted pulse energy.

【００２９】電気標本化オシロスコープ１１及び光学標
本化オシロスコープ３１のような計測器の場合、測定パ
ラメータ（例えば、電圧または光学パワー）は、横軸に
表される時間の関数として縦軸に表示される。For instruments such as the electrical sampling oscilloscope 11 and the optical sampling oscilloscope 31, the measurement parameter (eg voltage or optical power) is displayed on the vertical axis as a function of time represented on the horizontal axis. .

【００３０】望ましい実施例の場合、サンプラ・ストロ
ーブ３６は、高周波数において位相ノイズに優れている
ので、光学標本化パルス毎にジッタを測定する必要がな
くなる。光学標本化パルスについて電気クロック基準４
１の測定を時折実施するだけでも、ストローブ信号４５
の低周波ジッタを補償することが可能である。さらに、
電気クロック基準４１の低周波揺らぎを追跡することが
可能である。時たまの電気クロック基準位相測定は、単
一直交位相だけを利用して実施することが可能である。
実際、非正弦電気クロック基準波形を適合する較正ルッ
クアップ・テーブルに用いることが可能である。これに
よって、オシロスコープ３１の実施が単純化され、コス
トが低下し、動作周波数範囲が拡大され、トリガ波形
（アイ・ライン・モード）の測定が可能になる。In the preferred embodiment, the sampler strobe 36 has excellent phase noise at high frequencies, eliminating the need to measure jitter for each optical sampling pulse. Optical sampling pulse Electric clock reference 4
Strobe signal 45
It is possible to compensate for the low frequency jitter of. further,
It is possible to track low frequency fluctuations of the electrical clock reference 41. Occasional electrical clock reference phase measurements can be performed utilizing only a single quadrature phase.
In fact, a non-sinusoidal electrical clock reference waveform can be used in the matching calibration look-up table. This simplifies the implementation of oscilloscope 31, reduces cost, extends operating frequency range, and allows measurement of the trigger waveform (eye line mode).

【００３１】図５は、例えば、タイム・ベース計算回路
４９によって実施されるような、位相検出器（光学サン
プラ３７）出力の準周期的光学標本化計算の概要を示す
フローチャートである。FIG. 5 is a flow chart outlining a quasi-periodic optical sampling calculation of the output of the phase detector (optical sampler 37), for example as performed by the time base calculation circuit 49.

【００３２】ステップ６１では、サンプルが、電気クロ
ック基準信号４１の勾配が有効な、即ち勾配のきついウ
ィンドウ内にある場合、位相検出器の出力でもある変換
信号４４内のサンプルが利用される。これによって、良
好な位相測定が保証される。In step 61, the samples in the transform signal 44, which are also the output of the phase detector, are used if the samples have a valid slope of the electrical clock reference signal 41, ie, within a tight window of slope. This ensures a good phase measurement.

【００３３】図６には、サンプルの選択が例示されてい
る。図６において、波形８５は、電気クロック基準信号
４１を表している。Ｙ軸８１によって、電気クロック基
準信号４１の振幅に関する基準が得られる。Ｘ軸８２に
よって、経過時間に関する基準が得られる。FIG. 6 illustrates sample selection. In FIG. 6, waveform 85 represents electrical clock reference signal 41. The Y-axis 81 provides a reference for the amplitude of the electrical clock reference signal 41. The X-axis 82 provides a measure of elapsed time.

【００３４】マーク８、マーク８６、及び、マーク８７
は、変換信号４４を介してタイム・ベース計算回路４９
が受信する電気クロック基準信号４１の標本値を表して
いる。点線８３は、電気クロック基準信号４１からのサ
ンプルが利用される勾配のきついウィンドウに関する上
限振幅を表している。点線８４は、電気クロック基準信
号４１からのサンプルが利用される勾配のきついウィン
ドウに関する下限振幅を表している。Mark 8, mark 86, and mark 87
Is converted to a time base calculation circuit 49 via the converted signal 44.
Represents a sampled value of the electrical clock reference signal 41 received by. Dotted line 83 represents the upper limit amplitude for the tight window of slope in which the samples from electrical clock reference signal 41 are utilized. Dotted line 84 represents the lower amplitude limit for the tight window of slope in which the samples from electrical clock reference signal 41 are utilized.

【００３５】マーク８は、勾配のきついウィンドウ内に
おける電気クロック基準信号４１の標本値を表してい
る。これらのサンプルの抽出時における、電気クロック
基準信号４１の勾配は急峻である。これは、この点にお
ける振幅が、時間に対してかなり急速に変化しているこ
とを表しているので、かなりの確度で、振幅から電気ク
ロック基準信号４１の位相を求めることが可能である。The mark 8 represents a sampled value of the electrical clock reference signal 41 within a steep window. The gradient of the electrical clock reference signal 41 at the time of extracting these samples is steep. This indicates that the amplitude at this point is changing quite rapidly with respect to time, so that it is possible to determine the phase of the electrical clock reference signal 41 from the amplitude with considerable accuracy.

【００３６】マーク８６は、点線８３で表される上限振
幅を超える振幅を有する電気クロック基準信号４１の標
本値を表す。マーク８６は、従って、勾配のきついウィ
ンドウ外にあり、表示された標本値は利用されない。The mark 86 represents a sampled value of the electrical clock reference signal 41 having an amplitude exceeding the upper limit amplitude represented by the dotted line 83. The mark 86 is thus outside the steep window and the displayed sample value is not used.

【００３７】マーク８７は、点線８４で表される下限振
幅未満の振幅を有する電気クロック基準信号４１の標本
値を表す。マーク８７は、従って、勾配のきついウィン
ドウ外にあり、表示された標本値は利用されない。The mark 87 represents a sampled value of the electrical clock reference signal 41 having an amplitude less than the lower limit amplitude represented by the dotted line 84. The mark 87 is thus outside the tight window of the slope and the displayed sample value is not used.

【００３８】勾配のきついウィンドウ内に十分な標本値
が存在することを保証するため、電気クロック基準信号
４１及びストローブ信号４５が調波関係にある場合、電
気クロック基準信号４１及びストローブ信号４５のいず
れかの周波数をわずかに変更することが必要になる可能
性がある。In order to ensure that there are sufficient sampled values within the steep window, one of the electrical clock reference signal 41 and the strobe signal 45 will be used if the electrical clock reference signal 41 and the strobe signal 45 are in a harmonic relationship. It may be necessary to change the frequency slightly.

【００３９】図５に示すフローチャートのステップ６２
では、変換信号４４に関して２つの可能性のあるシーケ
ンスが構成される。第１の構成の場合、第１のサンプル
が、電気クロック基準信号４１の上昇エッジにあるもの
と仮定される。第２の構成の場合、第１のサンプルが、
電気クロック基準信号４１の下降エッジにあるものと仮
定される。Step 62 of the flow chart shown in FIG.
, Two possible sequences are constructed for the transformed signal 44. For the first configuration, the first sample is assumed to be on the rising edge of electrical clock reference signal 41. In the case of the second configuration, the first sample is
It is assumed to be on the falling edge of the electrical clock reference signal 41.

【００４０】ステップ６３では、電気クロック基準信号
４１の実際の標本値と、ステップ６２で計算されたシー
ケンスが比較される。最小二乗誤差または他の曲線の当
てはめ手法を利用して、電気クロック基準信号４１の標
本値を曲線に当てはめることにより、累積誤差を最小に
して、電気クロック基準信号４１の標本値のつじつまの
合う記述が得られる。In step 63, the actual sampled value of the electrical clock reference signal 41 is compared with the sequence calculated in step 62. Fitting a sample of the electrical clock reference signal 41 to the curve using a least-squares error or other curve fitting technique to minimize the cumulative error and to provide a coherent description of the sampled value of the electrical clock reference signal 41. Is obtained.

【００４１】ステップ６４では、各標本値の位相と第１
の標本値の位相との近似位相差が求められ、位相計算
が、全ての標本値に拡張される。In step 64, the phase of each sampled value and the first
An approximate phase difference from the phase of the sampled value of is obtained, and the phase calculation is extended to all sampled values.

【００４２】ステップ６５では、計算位相を継続的に調
整して、低周波ジッタの追跡が行われる。低周波数ジッ
タであるため、計算位相値は、その位相検出器出力が勾
配のきついウィンドウ内にある後続の測定値とはわずか
に異なる可能性がある。このため、低周波ジッタが追跡
される。In step 65, the calculated phase is continuously adjusted to track low frequency jitter. Due to the low frequency jitter, the calculated phase value may differ slightly from the subsequent measurement whose phase detector output is within the tight window of the slope. Therefore, low frequency jitter is tracked.

【００４３】低周波ジッタの追跡時には、その位相検出
器出力が勾配のきついウィンドウ内にある測定標本値の
位相は、正しいものと仮定される。その振幅値が勾配の
きついウィンドウ外にある中間標本値に関する位相値
は、各標本値間における位相変化が等しいものと仮定し
て補間される。When tracking low frequency jitter, the phase of a measured sample whose phase detector output is within a tight window is assumed to be correct. Phase values for intermediate sampled values whose amplitude values lie outside the tight window of slope are interpolated assuming equal phase changes between each sampled value.

【００４４】例えば、カウンタを用いて、電気クロック
基準信号４１の入力周波数及びストローブ信号４５の周
波数を直接測定することによって、曲線の当てはめアル
ゴリズムを単純化することが可能である。次に、それら
の周波数比の小数部を利用して、順次サンプルの位相を
かなり正確に予測することができる。勾配のきついウィ
ンドウ内において電気クロック基準信号４１を正確に測
定することが可能な場合、各標本値毎に、連続した付加
位相項を付加することによって、この第１の推測を精緻
化することが可能である。この直接的な周波数比測定結
果の整数部は、後述するように、トリガ測定に役立つ。
さらに、工場でストローブ信号４５の周波数を正確に測
定することによって、電気クロック基準信号４１対スト
ローブ信号４５の周波数比を求める各測定毎に、電気ク
ロック基準信号４１の絶対周波数が得られる。これを利
用して、ビット周期の何分のいくつかではなく、ピコ秒
単位で、オシロスコープのトレースに対する絶対時間軸
が得られるようにすることが可能である。It is possible to simplify the curve fitting algorithm, for example, by directly measuring the input frequency of the electrical clock reference signal 41 and the frequency of the strobe signal 45 using a counter. The fractional part of their frequency ratio can then be used to predict the phase of successive samples fairly accurately. If it is possible to measure the electrical clock reference signal 41 accurately within a tight window, then we can refine this first guess by adding successive additional phase terms for each sample value. It is possible. The integer part of this direct frequency ratio measurement result is useful for trigger measurement, as will be described later.
Further, by accurately measuring the frequency of the strobe signal 45 at the factory, the absolute frequency of the electrical clock reference signal 41 is obtained for each measurement that determines the frequency ratio of the electrical clock reference signal 41 to the strobe signal 45. This can be used to provide an absolute time base for the oscilloscope trace in picoseconds rather than some fractions of the bit period.

【００４５】場合によっては、勾配のきついウィンドウ
内にあって、電気クロック基準信号４１の上昇エッジに
あると推測される電気クロック基準信号４１の標本値を
利用するだけで、タイム・ベースのジッタを低減させる
ことも可能である。これによって、電気クロック基準信
号４１の正確な形状が正確に分からないことによって生
じるタイム・ベース誤差が排除されることになる。多く
の被標本化点を利用しなくても、ストローブ信号４５の
周波数が適度に安定している場合には、より良好な結果
を得ることが可能である。In some cases, the jitter of the time base can be eliminated by simply using the sampled value of the electrical clock reference signal 41, which is inferred to be on the rising edge of the electrical clock reference signal 41, within a steep window. It is also possible to reduce it. This will eliminate the time base error caused by not knowing the exact shape of the electrical clock reference signal 41. Even without using many sampled points, better results can be obtained if the frequency of the strobe signal 45 is reasonably stable.

【００４６】利用可能な標準的なコンポーネントを用い
て、図４に開示の本発明の実施例を実施すると、約４フ
ェムト秒（ｆｓ）のタイム・ベース・ジッタが計算され
た。これは、一般に、タイム・ベース・ジッタが数ピコ
秒の現行高速標本化オシロスコープに対して大幅な改善
である。When implementing the embodiment of the present invention disclosed in FIG. 4 using the standard components available, a time base jitter of approximately 4 femtoseconds (fs) was calculated. This is a significant improvement over current high speed sampling oscilloscopes, which typically have time base jitter of a few picoseconds.

【００４７】図４に開示の本発明の実施例は、電気クロ
ック基準信号４１に関して位相検出器（光学サンプラ３
７）を１つだけしか必要としない。ストローブ信号４５
の低周波ジッタは、制御する必要がない。ストローブ信
号４５の周波数は、入力データ転送速度と位相同期をと
る必要がない。これによって、リング・レーザのコスト
が低下する。広い周波数範囲にわたって、位相測定を実
施することが可能である。正弦波電気クロック基準信号
４１またはクロック基準に対する切り換え可能低域濾波
器を想定すると、１〜４０ＧＨｚの周波数範囲を実現す
ることが可能である。対照的に、位相同期リング・レー
ザは、同調範囲がおそらく１０ＭＨｚ〜１０ＧＨｚであ
る。タイム・ベースは、電気クロック基準信号４１及び
ストローブ信号４５を利用した、自己較正式である。残
留タイム・ベース・エラーは、わずかであり、推定可能
である。この手法は、追加ハードウェアを要せず、トリ
ガ測定に一般化することが可能である。The embodiment of the invention disclosed in FIG. 4 has a phase detector (optical sampler 3) for the electrical clock reference signal 41.
Only 7) is needed. Strobe signal 45
The low-frequency jitter of does not need to be controlled. The frequency of the strobe signal 45 does not have to be in phase synchronization with the input data transfer rate. This reduces the cost of the ring laser. It is possible to make phase measurements over a wide frequency range. Assuming a switchable low-pass filter for the sinusoidal electrical clock reference signal 41 or the clock reference, it is possible to realize a frequency range of 1-40 GHz. Phase-locked ring lasers, by contrast, have a tuning range of perhaps 10 MHz to 10 GHz. The time base is self-calibrating using the electrical clock reference signal 41 and strobe signal 45. The residual time base error is small and can be estimated. This approach does not require additional hardware and can be generalized to trigger measurements.

【００４８】上述の光学標本化オシロスコープ３１は、
クロック基準信号４１のビット周期における各時間サン
プルの位相測定に制限される。クロック基準信号は、シ
ステム・データ転送速度の約数とすることが可能であ
る。The optical sampling oscilloscope 31 described above is
We are limited to measuring the phase of each time sample in the bit period of the clock reference signal 41. The clock reference signal can be a submultiple of the system data rate.

【００４９】図７には、順次タイム・ベース回路１３７
に関連して用いられるクロック基準１３１が例示されて
いる。順次タイム・ベース回路１３７は、共通標本化ス
トローブ１３８の利用時に、パターン・トリガ信号１３
２のジッタを「一掃」するために用いられる。例えば、
パターン・トリガ信号１３２は、パターン・トリガがパ
ターン内の選択ビット位置に必ず生じる反復ディジタル
・パターンである。順次タイム・ベース回路１３７が、
このビットでトリガされ、トリガ波形（アイ・ダイヤグ
ラムではなく一連のビット）を生じさせる。しかし、順
次タイム・ベース回路１３７及び入力パターン・トリガ
１３２におけるジッタは、観測波形にジッタまたはスミ
アを生じさせることになる。ジッタが、１単位間隔（１
ビット）未満の場合、タイム・ベース計算１３６におい
て、クロック基準１３１を利用して、時間位置に微同調
を施し、時間軸値１３４のジッタを排除することが可能
である。望ましい実施例の場合、クロック基準１３１
は、既知周波数のストローブ信号によって標本化され
る。FIG. 7 shows a sequential time base circuit 137.
The clock reference 131 used in connection with is illustrated. The sequential time base circuit 137 uses the pattern sampling signal 13 when the common sampling strobe 138 is used.
Used to "clean up" the jitter of 2. For example,
The pattern trigger signal 132 is a repetitive digital pattern in which a pattern trigger will occur at selected bit positions within the pattern. Sequential time base circuit 137
Trigger on this bit, giving rise to a trigger waveform (a series of bits rather than an eye diagram). However, the jitter in the sequential time base circuit 137 and the input pattern trigger 132 causes jitter or smear in the observed waveform. The jitter is 1 unit interval (1
If less than (bits), the time base calculation 136 may utilize the clock reference 131 to fine tune the time position to eliminate jitter in the time axis value 134. In the preferred embodiment, clock reference 131
Is sampled by a strobe signal of known frequency.

【００５０】順次タイム・ベース回路１３７は、パター
ン・トリガ信号１３２と共通標本化ストローブ１３８と
の間の遅延を表示する順次タイム・ベース標本化遅延１
３３を発生する。タイム・ベース計算１３６では、クロ
ック基準１３１に沿った順次タイム・ベース標本化遅延
１３３を利用して、共通標本化ストローブ１３８のタイ
ミングが正確に計算される。クロック基準１３１を利用
して、順次タイム・ベース回路１３７及び入力パターン
・トリガ１３２内のジッタ及び非線形性が補償される。Sequential time base circuit 137 represents a sequential time base sampling delay 1 indicating the delay between pattern trigger signal 132 and common sampling strobe 138.
33 is generated. The time base calculation 136 utilizes the sequential time base sampling delay 133 along the clock reference 131 to accurately calculate the timing of the common sampling strobe 138. The clock reference 131 is utilized to sequentially compensate for jitter and non-linearity in the time base circuit 137 and the input pattern trigger 132.

【００５１】標本化は、光学標本化または電気標本化と
することが可能である。あるいはまた、標本化は、他の
何らかの方法または方法の組み合わせを利用して実施す
ることが可能である。例えば、垂直チャネルは、光学標
本化によって求めることができるが、クロック基準は、
電気的に標本化される。The sampling can be optical sampling or electrical sampling. Alternatively, the sampling can be performed utilizing any other method or combination of methods. For example, the vertical channel can be determined by optical sampling, but the clock reference is
Electrically sampled.

【００５２】図８には、電気クロック基準チャネル入力
１６５の電気標本化と、垂直軸入力１６７の光学標本化
オ利用する実施例の１つが例示されている。光パルス発
生器１６３（光パルス源）は、電気クロック基準チャネ
ル入力１６５（電気クロック基準）と非同期である。電
気クロック基準チャネル入力１６５に関する標本化スト
ローブ（トリガ）１７１のタイミングは、順次タイム・
ベース回路１６２からのトリガによって、光パルス発生
器１６３から得られる。実施例の１つでは、順次タイム
・ベース回路１６２からの標本化ストローブ１７１に
は、かなりのジッタが含まれている。光パルス発生器１
６３から電気的に検出される出力は、システムの垂直チ
ャネルの１つに入り込む。順次タイム・ベース回路１６
２からの標本化ストローブ１７１は、ほぼ同じ信号であ
る。標本化ストローブ信号１７１に対して垂直チャネル
を適正に遅延させることによって、垂直チャネルを利用
して、固定遅延に関してそれ自体を測定することが可能
になる。これによって、順次タイム・ベース回路におけ
るジッタの補償に利用可能な垂直信号レベル対標本化時
間の勾配が得られる。これは、単一垂直チャネルだけを
利用して実施する時間ジッタ補償の一例である。FIG. 8 illustrates one embodiment of electrical sampling of the electrical clock reference channel input 165 and optical sampling of the vertical axis input 167. The optical pulse generator 163 (optical pulse source) is asynchronous with the electrical clock reference channel input 165 (electrical clock reference). The timing of the sampling strobe (trigger) 171 with respect to the electrical clock reference channel input 165 is sequential time
It is obtained from the optical pulse generator 163 by the trigger from the base circuit 162. In one embodiment, the sampling strobe 171 from the sequential time base circuit 162 contains significant jitter. Optical pulse generator 1
The electrically detected output from 63 enters one of the vertical channels of the system. Sequential time base circuit 16
The sampling strobe 171 from 2 is almost the same signal. Properly delaying the vertical channel with respect to the sampled strobe signal 171 allows the vertical channel to be utilized to measure itself for a fixed delay. This provides a slope of vertical signal level versus sampling time that can be used to compensate for jitter in the sequential time base circuit. This is an example of time jitter compensation implemented using only a single vertical channel.

【００５３】順次タイム・ベース回路１６２は、必ず、
勾配のほぼ同じ点で電気的に検出される光パルスの標本
化を行う。ジッタのため、この点は上下に変動すること
になる。光パルス発生器１６３からの光パルス・クロッ
クは、電気クロック基準チャネル入力１６５対して調波
的に同期がとれないので、サンプルはユーザ・データの
異なる位相点に位置することになる。このデータは、時
間軸計算１６１によって分類される。ユーザに対するデ
ータ表示に用いるため、時間軸測定値１６８が生成され
る。望ましい実施例の場合、光パルス発生器１６３から
の光パルス・クロックの周波数は既知である。The sequential time base circuit 162 must be
Sampling of a light pulse that is electrically detected at approximately the same point in the gradient is performed. Due to the jitter, this point will fluctuate up and down. The optical pulse clock from the optical pulse generator 163 is not harmonically synchronized to the electrical clock reference channel input 165, so the samples will be located at different phase points of the user data. This data is classified by the time axis calculation 161. Time axis measurements 168 are generated for use in displaying data to the user. In the preferred embodiment, the frequency of the optical pulse clock from optical pulse generator 163 is known.

【００５４】例えば、４０ギガバイト／秒（Ｇｂ／ｓ）
システムの場合、クロック基準信号は、１０Ｇｂ／ｓと
することが可能である。この場合、クロック基準信号の
１周期内に、４ビットのデータが生じることになる。例
えば、４０Ｇｂ／ｓの高速光信号は、４つの独立した１
０Ｇｂ／ｓのデータ・ストリームを光学的に組み合わせ
ることによって形成される場合が多い。１０ＧＨｚの電
気クロック基準信号に対して上記準周期的標本化方式を
利用することによって、多重化プロセスにおけるデータ
・ストリーム間のいかなる時間スキューも観測すること
が可能である。上記事例において、４０Ｇｂ／ｓのデー
タ・パターンが反復性で、４ビットの長さである場合、
「トリガ」波形が表示される（アイ・ダイヤグラムでは
なく）。クロック基準信号をさらに分割して（例えば、
２．５ＧＨｚに）より長い反復パターンを観測すること
が可能であるが、ジッタ性能が劣化することになる。こ
の「ハードウェア手法」は面倒で、固定分割比（パター
ン長）だけに制限される。For example, 40 gigabytes / second (Gb / s)
For the system, the clock reference signal can be 10 Gb / s. In this case, 4-bit data is generated within one cycle of the clock reference signal. For example, a 40 Gb / s high-speed optical signal has four independent 1
Often formed by optically combining 0 Gb / s data streams. By utilizing the above quasi-periodic sampling scheme for a 10 GHz electrical clock reference signal, it is possible to observe any time skew between data streams in the multiplexing process. In the above case, if the 40 Gb / s data pattern is repetitive and 4 bits long, then
A "trigger" waveform is displayed (rather than an eye diagram). Further divide the clock reference signal (for example,
Longer repetitive patterns (at 2.5 GHz) can be observed, but will result in degraded jitter performance. This "hardware approach" is cumbersome and limited to a fixed split ratio (pattern length) only.

【００５５】上述の準周期的標本化手法を利用すると、
任意のパターン長（ある程度実際上の制限があるが）に
ついて、トリガ・パターンを得ることが可能である。Using the quasi-periodic sampling technique described above,
It is possible to get a trigger pattern for any pattern length (with some practical limits).

【００５６】準周期的標本化に関する上述の論考におい
て、オシロスコープ表示の時間軸は、１ビット周期と想
定されている。次に、電気クロック基準の測定光学サン
プルを利用して、この単位ビット間隔内におけるそのサ
ンプルの位置が決定される。一般に、電気クロック基準
の周波数は、光パルス周波数よりかなり高い。例えば、
電気クロック基準は、９．９５２ＧＨｚとし、光パルス
は、５０ＭＨｚとすることが可能である。従って、その
比は、１９９．０４０になる。アイ・ダイヤグラムを作
成するため、この比の整数部（１９９）が測定値に影響
することはない。小数部（０．０４０）によって、アイ
における各順次サンプルの相対的時間配置が決まる。整
数部を知らずに、測定データから小数部を演繹すること
が可能である。しかし、実際の比（整数部と小数部）が
測定されると、あるいは、ユーザによって測定周波数
（電気クロック基準の）が入力され、工場において、光
パルス源の周波数が特性解明されると、パターン・トリ
ガが可能になる。限られた事例においては、後述するよ
うに、測定データから整数部を演繹することが可能であ
るという点に留意されたい。In the above discussion of quasi-periodic sampling, the time axis of the oscilloscope display is assumed to be 1 bit period. An electrical clock-referenced measured optical sample is then utilized to determine the position of the sample within this unit bit interval. Generally, the frequency of the electrical clock reference is much higher than the optical pulse frequency. For example,
The electrical clock reference can be 9.952 GHz and the optical pulse can be 50 MHz. Therefore, the ratio is 199.040. The integer part of this ratio (199) does not affect the measurements because it produces an eye diagram. The fractional part (0.040) determines the relative time placement of each sequential sample in the eye. It is possible to deduce the fractional part from the measured data without knowing the integer part. However, if the actual ratio (integer and fractional part) is measured, or if the user inputs the measured frequency (based on the electrical clock) and the factory characterizes the frequency of the optical pulse source, the pattern・ A trigger becomes possible. It should be noted that in a limited number of cases it is possible to deduce the integer part from the measured data, as described below.

【００５７】基本的に、整数部と小数部が分かっていれ
ば、各サンプルの正確な時間位置が分かる。従ってユー
ザは、オシロスコープのタイム・ベースに関して任意の
スパンを選択することが可能である。一般に、パターン
・トリガの場合、パターン反復に等しい時間スパンが選
択される。要するに、ユーザによって、パターン長（例
えば、２^７−１の擬似ランダム・ビット・シーケンス
（ＰＲＢＳ）パターン）が入力され、適切な水平時間ス
ケール（１２７ビット）を利用して、データが再構成さ
れる。表示には、シーケンス全体を示す必要はない。し
かし、データは、パターン全体についてランダムに収集
される。結果生じるトレースは、トリガ波形であり、こ
れは平均化することが可能である。分割比の整数部の正
確な値（上記論考における１９９）が分からなければ、
トリガ波形が得られるまで、異なる値を試してみること
が可能である。Basically, if the integer part and the fractional part are known, the exact time position of each sample can be known. Thus, the user can select any span with respect to the time base of the oscilloscope. Generally, for pattern triggers, a time span equal to the pattern repeat is selected. In short, the user, the pattern length ^{(e.g., 2} 7 pseudo random bit sequence of -1 (PRBS) pattern) is input, and utilizing the appropriate horizontal time scale (127 bits), reconstructed data . The display need not show the entire sequence. However, data is collected randomly for the entire pattern. The resulting trace is the trigger waveform, which can be averaged. If you do not know the exact value of the integer part of the split ratio (199 in the discussion above),
It is possible to experiment with different values until the trigger waveform is obtained.

【００５８】パターンにおける開始位置は、任意であ
る。しかし、入力パターンが既知の場合、オシロスコー
プ・ソフトウェア（高レベル）は、トレースを検分し
て、ユーザの選択したビットがシーケンスの開始位置に
くるまで、シフト（回転）させることが可能である。こ
れは、後続の平均化に備えていくつかの独立したトレー
スをオーバレイするのに役立つ可能性がある。The start position in the pattern is arbitrary. However, if the input pattern is known, the oscilloscope software (high level) can inspect the trace and shift it (rotate) until the user-selected bit is at the start of the sequence. This can help overlay some independent traces for subsequent averaging.

【００５９】標本化周波数は、クロック基準またはデー
タ信号に調波的に関連していないので、パターンの全ビ
ットが等しく標本化される。パターンが、長い（例え
ば、２ ^３１−１のＰＲＢＳパターン；約２０億ビット
長）場合、ビット毎に得られるサンプル数は極めてわず
かである（５千万サンプル／秒の場合でさえ）。これに
よって、パターン長の実際上の限界が１０００ビット
（２^１０−１ＰＲＢＳ）までに設定される。しかし、こ
の標本化手法の利点は、第１のビットに関して完全なデ
ータ・セットが得られや否や、パターン・シーケンス全
体に関するデータも収集されているという利点がある。
従って、パターンの順次遷移をオーバレイして、平均化
アイ・ダイヤグラムを形成するアイ・ライン・モードは
かなり速くなる。１００万のサンプル（２０ｍｓ内に抽
出された）に関するあるデータ・レコードにおける全デ
ータを利用して、２^１０−１のＰＲＢＳアイ・ライン・
モード表示を構成することが可能である。従来の電気順
次オシロスコープの場合、トレース、すなわち、各ビッ
ト位置における測定結果の取得には、おそらく０．５秒
かかるので、１０２３ビット全てには、約８分かかるこ
とになる。The sampling frequency is either the clock reference or the data.
Since it is not harmonically related to the
Are equally sampled. The pattern is long (eg
If 2 ³¹-1 PRBS pattern; about 2 billion bits
Long), the number of samples obtained per bit is extremely small
(Even for 50 million samples / second). to this
Therefore, the practical limit of the pattern length is 1000 bits.
(2¹⁰-1 PRBS). But this
The advantage of the sampling method is that the complete
As soon as a data set is available, the entire pattern sequence
The advantage is that body data is also collected.
Therefore, the sequential transitions of the pattern are overlaid and averaged.
The eye line mode that forms the eye diagram is
It will be considerably faster. 1 million samples (within 20 ms)
(Issued) all data in one data record
Data, 2¹⁰-1 PRBS eye line
It is possible to configure the mode display. Conventional electrical order
For the next oscilloscope, the trace, i.e. each bit
Probably 0.5 seconds to get the measurement result at the
Therefore, it takes about 8 minutes for all 1023 bits.
Becomes

【００６０】光パルス源の周波数が十分に同調可能であ
れば、光パルス発生器の周波数を下記のように選択する
ことが可能である： Ｍ×（ｏｐｔ＿ｆｒｅｑ）＝Ｎ×（ｐａｔｔｅｒｎ＿ｆ
ｒｅｑ）＋ｄｅｌｔａ ここで、ｐａｔｔｅｒｎ＿ｆｒｅｑは、パターンの反復
周波数（一般に、電気クロック基準周波数／パターン
長）である。例えば、ｏｐｔ＿ｆｒｅｑ＝５０ＭＨｚ
で、８ＧＨｚにおける２^２３−１のＰＲＢＳパターン
（パターン長＝約８００万）に関して、ｐａｔｔｅｒｎ
＿ｆｒｅｑ＝１ｋＨｚであるとすると、Ｍ＝１及びＮ＝
５０００の場合、小さい値のデルタ（ｄｅｌｔａ）を選
択することが可能である。従って、５０００のサンプル
毎に確認することによって、パターンを「ざっと検分」
することが可能になる。従って、これは、順次標本化に
なり、パターン・トリガは、このようにパターンが長く
なっても実施可能になる。この例の場合、１０００点の
トリガ測定には、５０００サンプルの１０００倍、すな
わち、５００万サンプルが必要になるが、これには１０
０ｍｓの測定時間を要する。If the frequency of the optical pulse source is sufficiently tunable, then the frequency of the optical pulse generator can be selected as follows: M * (opt_freq) = N * (pattern_f)
req) + delta where pattern_freq is the pattern repetition frequency (generally the electrical clock reference frequency / pattern length). For example, opt_freq = 50 MHz
Then, regarding the 2 ²³ −1 PRBS pattern (pattern length = about 8 million) at 8 GHz, the pattern
Given that _freq = 1 kHz, M = 1 and N =
In the case of 5000, it is possible to select a small value of delta. Therefore, by checking every 5000 samples, the pattern can be "inspected" roughly.
It becomes possible to do. Therefore, this will be a sequential sampling, and the pattern triggering will be feasible even with this long pattern. In the case of this example, 1000 times as many as 5000 samples are required for the trigger measurement of 1000 points, that is, 5 million samples are required.
It takes a measurement time of 0 ms.

【００６１】パターン・トリガ・モード及び高サンプル
・レートに関するもう１つの可能性は、オシロスコープ
に対して単純なビット誤り率（ＢＥＲ）測定を行い、Ｂ
ＥＲ輪郭を作成することができるという点である。例え
ば、ビット周期が、１／１０ビット周期の１０のタイム
・スライスに分割され、適当に短いパターンに対してト
リガ測定が行われるものと仮定する。２秒以内に、各タ
イム・スライス毎に約１０００万ビットが取得されるこ
とになる。従って、このアイの真のＢＥＲ輪郭は、１０
^−７のＢＥＲしきい値まで、１／１０ビット周期の時間
分解能で作成することが可能である。製造適合性テスト
において、２００ｍｓ以内に、１０^−６のＢＥＲレベル
までの真のＢＥＲ測定値を得ることが可能である（正確
な垂直アイ開口及び大ざっぱに約１０％の位相マージン
・データも得られることになる）。準周期的標本化方式
には、伝統的な順次標本化のような誤ったトリガに関す
る問題がないので、真のＢＥＲを得ることが可能であ
る。光学標本化を利用して、入射光信号を測定する場
合、広い帯域幅によって、より多くのノイズが導入され
ることになる。Another possibility for pattern trigger mode and high sample rate is to make a simple bit error rate (BER) measurement on an oscilloscope and
The point is that an ER contour can be created. For example, assume that the bit period is divided into 10 time slices of 1/10 bit period and the trigger measurement is made for a suitably short pattern. Within 2 seconds, approximately 10 million bits will be acquired for each time slice. Therefore, the true BER contour of this eye is 10
It is possible to create up to a BER threshold of ^-7 with a time resolution of 1/10 bit period. It is possible to obtain true BER measurements up to 10 ⁻⁶ BER levels within 200 ms in manufacturing suitability tests (also accurate vertical eye opening and roughly about 10% phase margin data). Will be). It is possible to get a true BER because the quasi-periodic sampling scheme does not have the problem of false triggering like traditional sequential sampling. When utilizing optical sampling to measure the incident optical signal, the large bandwidth will introduce more noise.

【００６２】マスク適合性テストは、ビット周期の１０
％を超える部分をカバーするアイ・マスクによって実施
することが可能である。マスクによってアイの４０％が
カバーされると、５００ｍｓ以内に、１０^−７のＢＥＲ
レベルまでの準拠性テストを実現することが可能であ
る。マスク適合性テストは、任意の長さのパターンにつ
いて実施することが可能である。本明細書に記載のよう
に測定されるＢＥＲは、より帯域の狭い電気濾波器が後
続する光検出器によって得られるものと同じではない可
能性がある。The mask conformance test requires 10 bit periods.
It can be done with an eye mask that covers more than%. If 40% of the eye is covered by the mask, the BER of 10 ^-7 is reached within 500 ms.
It is possible to realize a compliance test up to the level. The mask compatibility test can be performed on patterns of arbitrary length. The BER measured as described herein may not be the same as that obtained by a photodetector followed by a narrower bandpass electrical filter.

【００６３】パターン長及び正確なクロック周波数が分
かっている（または測定される）場合、本明細書に記載
のパターン・トリガ・システムは、約１０００ビットま
での任意のパターンに関してうまく機能する。光パルス
源の周波数を調整することが可能であれば、パターン・
トリガ・システムは、より長いパターンについても機能
することが可能である。ビット・レートのクロック信号
だけを除いて、外部パターン・トリガは不要である。フ
ル・トレースに関するアイ・ライン・モードは、１００
０ビットまでのパターンについて高速である。パターン
・トリガによって、１０^−７のＢＥＲまでの真のＢＥＲ
輪郭に関するデータを約２秒以内に取得することが可能
である。任意の長さのパターンに対して、約５００ｍｓ
以内に、１０^−７ＢＥＲまでのマスク適合性テストを実
施することが可能である。The pattern trigger system described herein works well for any pattern up to about 1000 bits, provided that the pattern length and the exact clock frequency are known (or measured). If it is possible to adjust the frequency of the optical pulse source,
The trigger system can also work for longer patterns. No external pattern trigger is required, except for the bit rate clock signal only. Eye line mode for full trace is 100
Fast for patterns up to 0 bits. True BER up to ^10-7 BER with pattern trigger
It is possible to acquire the contour data within about 2 seconds. Approximately 500 ms for patterns of arbitrary length
Within, it is possible to perform mask compatibility tests up to 10 ⁻⁷ BER.

【００６４】図９は、複数チャネル光学標本化オシロス
コープ２３の略ブロック図である。光学標本化オシロス
コープ２３１は、例えば、電気標本化オシロスコープ１
１による標本化が可能な帯域幅よりはるかに高い帯域幅
の信号の標本化に利用される。FIG. 9 is a schematic block diagram of the multi-channel optical sampling oscilloscope 23. The optical sampling oscilloscope 231 is, for example, the electrical sampling oscilloscope 1
It is used to sample signals with bandwidths much higher than the bandwidth that can be sampled by 1.

【００６５】被測定装置（DUT）２３２には、電気デー
タ発生器２５１と、光変調器２５２が含まれている。電
気データ発生器２５１は、光学標本化オシロスコープ２
３１に電気クロック基準信号２４１を供給する。光変調
器２５２は、光学標本化オシロスコープ２３１に光デー
タ信号２４２を供給する。電気クロック基準信号２４１
は、光データ信号２４２と同期がとられる。The device under test (DUT) 232 includes an electrical data generator 251 and an optical modulator 252. The electrical data generator 251 is an optical sampling oscilloscope 2
An electrical clock reference signal 241 is supplied to 31. The optical modulator 252 supplies the optical data signal 242 to the optical sampling oscilloscope 231. Electric clock reference signal 241
Are synchronized with the optical data signal 242.

【００６６】電気クロック基準信号２４１は、水平タイ
ム・ベース情報に利用される。光データ信号２４２は、
電気クロック基準信号２４１と同期している。光データ
信号２４２は、垂直チャネル情報に利用される。The electrical clock reference signal 241 is used for horizontal time base information. The optical data signal 242 is
It is synchronized with the electrical clock reference signal 241. The optical data signal 242 is used for vertical channel information.

【００６７】サンプラ・ストローブ２３６を利用し、ス
トローブ信号２４５によって、非線形光学サンプラ２３
４と光学サンプラ２３７に同時にストロービングが施さ
れる。非線形光学サンプラ２３４及び光学サンプラ２３
７は、従って、同時に標本化を行う。Utilizing the sampler strobe 236, the non-linear optical sampler 23 is driven by the strobe signal 245.
4 and the optical sampler 237 are strobed at the same time. Nonlinear optical sampler 234 and optical sampler 23
7 therefore samples simultaneously.

【００６８】サンプラ・ストローブ２３６は、例えば、
受動モード同期ファイバ・リング・レーザのような、光
パルス源を利用して実施される。こうした光パルス源
は、一般に、高周波数における位相ノイズに優れてい
る。The sampler strobe 236 is, for example,
It is implemented using an optical pulse source, such as a passive mode-locked fiber ring laser. Such optical pulse sources are generally excellent in phase noise at high frequencies.

【００６９】非線形光学サンプラ２３４は、光データ信
号２４２の標本化を行う。低速光学／電気及びアナログ
・ディジタル変換器２５５によって、垂直チャネル信号
２４７が生じ、この垂直チャネル信号によって、オシロ
スコープ２３１が表示の生成に用いる垂直チャネル情報
が得られる。The nonlinear optical sampler 234 samples the optical data signal 242. The slow optical / electrical and analog-to-digital converter 255 produces a vertical channel signal 247 that provides the vertical channel information that the oscilloscope 231 uses to generate the display.

【００７０】光学サンプラ２３７は、電気クロック基準
信号２４１の標本化を行って、結果を低速光学／電気及
びアナログ・ディジタル変換器２５３に送る。低速光学
／電気及びアナログ・ディジタル変換器２５３は、変換
された信号２４４をタイム・ベース計算回路２４９に送
る。タイム・ベース計算回路２４９は、時間軸チャネル
情報基準信号２５７を送り出す。The optical sampler 237 samples the electrical clock reference signal 241 and sends the result to the low speed optical / electrical and analog-to-digital converter 253. The low speed optical / electrical and analog to digital converter 253 sends the converted signal 244 to a time base calculation circuit 249. The time base calculation circuit 249 sends out the time base channel information reference signal 257.

【００７１】例えば、光学サンプラ２３７は、マッハ・
ツェンダ光変調器を利用して実施される。あるいはま
た、光学サンプラ２３７は、例えば、光導電スイッチ
（ＰＣＳ）または他の標本化デバイスによって実施可能
である。For example, the optical sampler 237 is a Mach
It is implemented by using a Zener optical modulator. Alternatively, the optical sampler 237 can be implemented, for example, by a photoconductive switch (PCS) or other sampling device.

【００７２】非線形光学サンプラ２３４は、光学標本化
パルスのタイム・アパーチャにおいて、光データ信号２
４２の波長を変換する。波長変換出力は、低速光検出器
（例えば、変換パルス・エネルギを測定する低速光学／
電気及びアナログ・ディジタル変換器）によって光学的
に濾過波され、測定される。The non-linear optical sampler 234 produces an optical data signal 2 at the time aperture of the optical sampling pulse.
42 wavelengths are converted. The wavelength converted output is a slow photodetector (eg, a slow optical / measuring device that measures the converted pulse energy).
Optically filtered and measured by electrical and analog-to-digital converters.

【００７３】被測定装置（DUT）２６２には、電気デー
タ発生器２８１と、光変調器２８２が含まれている。電
気データ発生器２８１は、光学標本化オシロスコープ２
３１に電気クロック基準信号２７１を供給する。光変調
器２８２は、光学標本化オシロスコープ２３１に光デー
タ信号２７２を供給する。電気クロック基準信号２７１
は、光データ信号２７２と同期がとられる。The device under test (DUT) 262 includes an electrical data generator 281 and an optical modulator 282. The electrical data generator 281 is an optical sampling oscilloscope 2
An electric clock reference signal 271 is supplied to 31. The optical modulator 282 supplies the optical data signal 272 to the optical sampling oscilloscope 231. Electric clock reference signal 271
Are synchronized with the optical data signal 272.

【００７４】電気クロック基準信号２７１は、水平タイ
ム・ベース情報に利用される。光データ信号２７２は、
電気クロック基準信号２７１と同期している。光データ
信号２７２は、垂直チャネル情報に利用される。The electrical clock reference signal 271 is used for horizontal time base information. The optical data signal 272 is
It is synchronized with the electrical clock reference signal 271. The optical data signal 272 is used for vertical channel information.

【００７５】サンプラ・ストローブ２３６を利用し、ス
トローブ信号２４５によって、非線形光学サンプラ２６
４と光学サンプラ２６７に同時にストロービングが施さ
れる。非線形光学サンプラ２６４及び光学サンプラ２６
７は、従って、同時に標本化を行う。The non-linear optical sampler 26 is utilized by the strobe signal 245 using the sampler strobe 236.
4 and the optical sampler 267 are simultaneously strobed. Nonlinear optical sampler 264 and optical sampler 26
7 therefore samples simultaneously.

【００７６】非線形光学サンプラ２６４は、光データ信
号２７２の標本化を行う。低速光学／電気及びアナログ
・ディジタル変換器２８５によって、垂直チャネル信号
２７７が生じ、この垂直チャネル信号によって、オシロ
スコープ２３１が垂直チャネル情報２７７に関する表示
の生成に用いる垂直チャネル情報が得られる。The non-linear optical sampler 264 samples the optical data signal 272. The low speed optical / electrical and analog-to-digital converter 285 produces a vertical channel signal 277 that provides the vertical channel information that the oscilloscope 231 uses to generate a display of the vertical channel information 277.

【００７７】光学サンプラ２６７は、電気クロック基準
信号２７１の標本化を行って、結果を低速光学／電気及
びアナログ・ディジタル変換器２８３に送る。低速光学
／電気及びアナログ・ディジタル変換器２８３は、変換
された信号２７４をタイム・ベース計算回路２７９に送
る。タイム・ベース計算回路２７９は、時間軸チャネル
情報基準信号２８７を送り出す。代替実施例では、単一
タイム・ベース計算回路だけしか利用せず、タイム・ベ
ース計算回路２４９が全ての計算を実施し、タイム・ベ
ース計算回路２７９は不要になる。The optical sampler 267 samples the electrical clock reference signal 271 and sends the result to the low speed optical / electrical and analog-to-digital converter 283. The low speed optical / electrical and analog to digital converter 283 sends the converted signal 274 to the time base calculation circuit 279. The time base calculation circuit 279 outputs the time base channel information reference signal 287. In an alternative embodiment, only a single time base calculator circuit is utilized, time base calculator circuit 249 performs all calculations, and time base calculator circuit 279 is not needed.

【００７８】例えば、光学サンプラ２６７、マッハ・ツ
ェンダ光変調器を利用して実施される。あるいはまた、
光学サンプラ２６７は、例えば、光導電スイッチ（ＰＣ
Ｓ）または他の標本化・デバイスによって実施可能であ
る。For example, the optical sampler 267 and the Mach-Zehnder optical modulator are used. Alternatively,
The optical sampler 267 is, for example, a photoconductive switch (PC
S) or other sampling device.

【００７９】非線形光学サンプラ２６４は、光学標本化
パルスのタイム・アパーチャにおいて、光データ信号２
７２の波長を変換する。波長変換出力は、低速光検出器
（例えば、変換パルス・エネルギを測定する低速光学／
電気及びアナログ・ディジタル変換器）によって光学的
に濾波され、測定される。The non-linear optical sampler 264 produces an optical data signal 2 at the time aperture of the optical sampling pulse.
Convert 72 wavelengths. The wavelength converted output is a slow photodetector (eg, a slow optical / measuring device that measures the converted pulse energy).
Optically filtered and measured by electrical and analog-to-digital converters.

【００８０】図１０は、ディジタル通信解析器とも呼ば
れる複数チャネル電気標本化オシロスコープ２１１の略
ブロック図である。被測定装置（DUT）２１２は、電気
標本化オシロスコープ２１１にディジタル電気データ信
号２２２及び同期電気クロック基準信号２２１を供給す
る。同期電気クロック基準信号２２１は、水平タイム・
ベース情報に利用される。ディジタル電気データ信号２
２２は、電気クロック基準信号２２１と同期している。
ディジタル電気データ信号２２２は、垂直チャネル情報
に利用される。FIG. 10 is a schematic block diagram of a multi-channel electrical sampling oscilloscope 211, also called a digital communication analyzer. A device under test (DUT) 212 supplies a digital electrical data signal 222 and a synchronous electrical clock reference signal 221 to an electrical sampling oscilloscope 211. The synchronous electrical clock reference signal 221 is a horizontal time
Used for base information. Digital electrical data signal 2
22 is synchronized with the electrical clock reference signal 221.
The digital electrical data signal 222 is used for vertical channel information.

【００８１】サンプラ・ストローブ２１６を利用し、電
気サンプラ２１４と電気サンプラ２１３に同時にストロ
ービングが施される。電気サンプラ２１４及び電気サン
プラ２１３は、従って、同時に標本化を行う。サンプラ
・ストローブ２１６によって発生するストローブ信号
は、既知の周波数で動作する。既知の周波数で標本化す
ると、各被標本化点が電気クロック基準信号２２１の上
昇エッジにあるか、下降エッジにあるかに関する曖昧さ
を減らすことが可能になり、電気クロック基準信号２２
１対時間の勾配が緩やかな被標本化点における確度の向
上が可能になる。Using the sampler strobe 216, the electric sampler 214 and the electric sampler 213 are simultaneously strobed. The electric sampler 214 and the electric sampler 213 thus sample simultaneously. The strobe signal generated by sampler strobe 216 operates at a known frequency. Sampling at a known frequency can reduce the ambiguity as to whether each sampled point is on a rising edge or a falling edge of the electrical clock reference signal 221.
It is possible to improve the accuracy at a sampled point having a gentle slope with respect to time.

【００８２】電気サンプラ２１４は、ディジタル電気信
号２２２の標本化を行って、垂直チャネル信号２２７を
送り出すが、この垂直チャネル信号によって、オシロス
コープ２１１が表示の生成に用いる垂直チャネル情報が
得られる。The electrical sampler 214 samples the digital electrical signal 222 and provides a vertical channel signal 227, which provides the vertical channel information that the oscilloscope 211 uses to generate the display.

【００８３】電気サンプラ２１３は、同期電気クロック
基準信号２２１の標本化を行って、結果２２３をタイム
・ベース計算回路２１９に送る。タイム・ベース計算回
路２１９は、時間軸チャネル情報基準信号２２６を生成
する。The electrical sampler 213 samples the synchronous electrical clock reference signal 221 and sends the result 223 to the time base calculation circuit 219. The time base calculation circuit 219 generates the time base channel information reference signal 226.

【００８４】さらに、被測定装置（DUT）３１２は、電
気標本化オシロスコープ２１１にディジタル電気データ
信号３２２及び同期電気クロック基準信号３２１を供給
する。同期電気クロック基準信号３２１は、水平タイム
・ベース情報に利用される。ディジタル電気データ信号
３２２は、電気クロック基準信号３２１と同期してい
る。ディジタル電気データ信号３２２は、垂直チャネル
情報に利用される。In addition, the device under test (DUT) 312 supplies the electrical sampling oscilloscope 211 with a digital electrical data signal 322 and a synchronous electrical clock reference signal 321. The synchronous electrical clock reference signal 321 is used for horizontal time base information. Digital electrical data signal 322 is synchronized with electrical clock reference signal 321. The digital electrical data signal 322 is used for vertical channel information.

【００８５】サンプラ・ストローブ２１６を利用し、電
気サンプラ３１４と電気サンプラ３１３に同時にストロ
ービングが施される。電気サンプラ３１４及び電気サン
プラ３１３は、従って、電気サンプラ２１３及び電気サ
ンプラ２１４と同時に標本化を行う。サンプラ・ストロ
ーブ２１６によって発生するストローブ信号は、既知の
周波数で動作する。既知の周波数で標本化すると、各被
標本化点が電気クロック基準信号３２１の上昇エッジに
あるか、下降エッジにあるかに関する曖昧さを解決する
ことが可能になり、電気クロック基準信号３２１対時間
の勾配が緩やかな被標本化点における確度の向上が可能
になる。Using the sampler strobe 216, the electric sampler 314 and the electric sampler 313 are simultaneously strobed. The electrical sampler 314 and the electrical sampler 313 thus sample simultaneously with the electrical sampler 213 and the electrical sampler 214. The strobe signal generated by sampler strobe 216 operates at a known frequency. Sampling at a known frequency makes it possible to resolve the ambiguity as to whether each sampled point is on a rising edge or a falling edge of the electrical clock reference signal 321, and the electrical clock reference signal 321 versus time. It is possible to improve the accuracy at the sampled point with a gradual slope.

【００８６】電気サンプラ３１４は、ディジタル電気信
号３２２の標本化を行って、垂直チャネル信号３２７を
送り出すが、この垂直チャネル信号によって、オシロス
コープ２１１が表示の生成に用いる垂直チャネル情報が
得られる。The electrical sampler 314 samples the digital electrical signal 322 and provides a vertical channel signal 327 that provides the vertical channel information that the oscilloscope 211 uses to generate the display.

【００８７】電気サンプラ３１３は、同期電気クロック
基準信号３２１の標本化を行って、結果３２３をタイム
・ベース計算回路３１９に送る。タイム・ベース計算回
路３１９は、時間軸チャネル情報基準信号３２６を生成
する。The electrical sampler 313 samples the synchronous electrical clock reference signal 321 and sends the result 323 to the time base calculation circuit 319. The time base calculation circuit 319 generates a time base channel information reference signal 326.

【００８８】以上の説明においては、本発明の典型的な
方法及び実施例だけが開示され、解説されている。当業
者には明らかなように、本発明は、その精神及び基本特
性から逸脱することなく、他の特定の形態で実施するこ
とが可能である。従って、本発明の開示は、付属の請求
項に記載の本発明の範囲を例証することを意図したもの
であって、それを制限しようとするものではない。な
お、本発明の実施者の便宜をはかるため、以下に本発明
の実施態様の幾つかを例示する。In the foregoing description, only typical methods and embodiments of the present invention have been disclosed and described. Those skilled in the art will appreciate that the present invention can be embodied in other specific forms without departing from its spirit or basic characteristics. Accordingly, the disclosure of the present invention is intended to be illustrative of the scope of the present invention as set forth in the appended claims and is not intended to limit the same. Note that, for the convenience of the practitioner of the present invention, some of the embodiments of the present invention will be exemplified below.

【００８９】（実施態様１）データ信号（２２、４２、
２２２、２４２）の反復標本化を実施するための方法で
あって、（ａ）前記データ信号（２２、４２、２２２、
２４２）と既知の周期関係をなすクロック基準（２１、
４１、２２１、２４１）を発生するステップと、（ｂ）
既知の標本化周波数で前記クロック基準（２１、４１、
２２１、２４１）の標本化を実施するステップと、
（ｃ）前記クロック基準（２１、４１、２２１、２４
１）の標本化との間に既知の時間関係をなすように、前
記データ信号（２２、４２、２２２、２４２）の標本化
を実施するステップと、（ｄ）前記クロック基準（２
１、４１、２２１、２４１）からの標本化された情報
と、前記クロック基準（２１、４１、２２１、２４１）
の前記既知の標本化周波数を利用して、前記クロック基
準（２１、４１、２２１、２４１）のどの位相で、前記
データ信号（２２、４２、２２２、２４２）の前記標本
値が生じるかを求めるステップが含まれている、標本化
方法。(Embodiment 1) Data signals (22, 42,
222, 242), the method comprising: (a) the data signal (22, 42, 222,
242) and a clock reference (21,
41, 221, 241), and (b)
At a known sampling frequency, the clock reference (21, 41,
221, 241) to perform sampling,
(C) The clock reference (21, 41, 221, 24)
1) sampling the data signal (22, 42, 222, 242) in a known time relationship with the sampling (1), and (d) the clock reference (2).
Sampled information from (1, 41, 221, 241) and the clock reference (21, 41, 221, 241).
Using the known sampling frequency of, the phase of the clock reference (21, 41, 221, 241) at which the sampled value of the data signal (22, 42, 222, 242) occurs is determined. A sampling method that includes steps.

【００９０】（実施態様２）実施態様１において、前記
ステップ（ｄ）に、（ｄ．１）前記クロック基準（２
１、４１、２２１、２４１）の標本値の振幅によって該
振幅の変化率が所定の最小値未満であることが示される
全ての該標本値について、前記クロック基準（２１、４
１、２２１、２４１）の標本値を廃棄するサブステップ
が含まれるようにした標本化方法。(Embodiment 2) In Embodiment 1, in the step (d), (d.1) the clock reference (2
1, 41, 221, 241) for all the sampled values whose amplitude rate of change is less than a predetermined minimum value, the clock reference (21, 4).
1, 221, 241) sampling method including a sub-step of discarding sample values.

【００９１】（実施態様３）前記ステップ（ｄ）に、
（ｄ．１）前記クロック基準（２１、４１、２２１、２
４１）の標本値の振幅によって該振幅の変化率が所定の
最小値未満であることが示される全ての該標本値につい
て、前記クロック基準（２１、４１、２２１、２４１）
の標本値を廃棄するサブステップと、（ｄ．２）前記サ
ブステップ（ｄ．１）において廃棄された前記標本値の
代わりに、サブステップ（ｄ．１）において廃棄されな
かった前記クロック基準（２１、４１、２２１、２４
１）の標本値と、前記クロック基準（２１、４１、２２
１、２４１）の前記既知の標本化周波数を利用して、各
前記廃棄された標本値が生じた前記クロック基準（２
１、４１、２２１、２４１）の位相を推定するサブステ
ップが含まれることを特徴とする、実施態様１に記載の
標本化方法。(Embodiment 3) In the step (d),
(D.1) The clock reference (21, 41, 221, 2)
41) the clock reference (21, 41, 221, 241) for all the sampled values whose rate of change of amplitude is less than a predetermined minimum value.
And (d.2) replacing the sample values discarded in substep (d.1) with the clock reference () not discarded in substep (d.1). 21, 41, 221, 24
1) sample value and the clock reference (21, 41, 22)
Utilizing the known sampling frequencies of 1, 241), each clock reference (2
Sampling method according to embodiment 1, characterized in that it comprises a sub-step of estimating the phase of (1, 41, 221, 241).

【００９２】（実施態様４）前記ステップ（ａ）におい
て、前記データ信号（２２、４２、２２２、２４２）
が、その選択されたビット位置にパターン・トリガが必
ず生じる反復ディジタル・パターンであることを特徴と
する、実施態様１に記載の標本化方法。(Embodiment 4) In the step (a), the data signal (22, 42, 222, 242)
Is a repetitive digital pattern in which a pattern trigger always occurs at the selected bit position, the sampling method according to the first embodiment.

【００９３】（実施態様５）前記ステップ（ｂ）におけ
る前記クロック基準（２１、４１、２２１、２４１）の
標本化と前記ステップ（ｃ）における前記データ信号
（２２、４２、２２２、２４２）の標本化が、順次タイ
ム・ベース・トリガに対して既知の時間関係をなすよう
に実施されることを特徴とする、実施態様１に記載の標
本化方法。(Embodiment 5) Sampling of the clock reference (21, 41, 221, 241) in the step (b) and sampling of the data signal (22, 42, 222, 242) in the step (c). Sampling method according to embodiment 1, characterized in that the sampling is carried out in a known time relation to the sequential time base trigger.

【００９４】（実施態様６）データ信号（２２、４２、
２２２、２４２）の反復標本化を実施する装置であっ
て、前記データ信号（２２、４２、２２２、２４２）を
標本化するための第１の標本化回路（１４、３４、２１
４、２３４）と、既知の標本化周波数で、前記データ信
号（２２、４２、２２２、２４２）と既知の周期関係を
なすクロック基準（２１、４１、２２１、２４１）を標
本化するための第２の標本化回路（１３、３７、２１
３、２３７）と、前記第１の標本化回路（１４、３４、
２１４、２３４）によって実施される標本化と前記第２
の標本化回路（１３、３７、２１３、２３７）によって
実施される標本化との間に既知の時間関係を保証するた
めのタイミング回路（１６、３６、２１６、２３６）
と、前記クロック基準（２１、４１、２２１、２４１）
から標本化された情報と、前記第２の標本化回路（１
３、３７、２１３、２３７）が前記クロック基準（２
１、４１、２２１、２４１）の標本化を行う前記既知の
標本化周波数を利用して、前記クロック基準（２１、４
１、２２１、２４１）のどの位相で、前記データ信号
（２２、４２、２２２、２４２）の前記標本値が生じる
かを求める計算回路要素（１９、４９、２１９、２４
９）が含まれている、標本化装置。(Embodiment 6) Data signals (22, 42,
222, 242) for performing an iterative sampling of a first sampling circuit (14, 34, 21) for sampling the data signal (22, 42, 222, 242).
4, 234) and a known sampling frequency to sample a clock reference (21, 41, 221, 241) having a known periodic relationship with the data signal (22, 42, 222, 242). 2 sampling circuits (13, 37, 21
3, 237) and the first sampling circuit (14, 34,
214, 234) and the second
Timing circuits (16, 36, 216, 236) for ensuring a known time relationship with the sampling performed by the sampling circuits (13, 37, 213, 237) of
And the clock reference (21, 41, 221, 241)
Information sampled from the second sampling circuit (1
3, 37, 213, 237) is the clock reference (2
1, 41, 221, 241) are used to sample the clock reference (21, 4).
A calculation circuit element (19, 49, 219, 24) for determining in which phase of (1, 221, 241) the sampled value of the data signal (22, 42, 222, 242) occurs.
9) A sampling device, including:

【００９５】（実施態様７）前記計算回路要素（１９、
４９、２１９、２４９）が、その標本値の振幅によっ
て、前記クロック基準（２１、４１、２２１、２４１）
の振幅の変化率が所定の最小値未満であることが示され
る全ての標本値について、前記クロック基準（２１、４
１、２２１、２４１）の標本値を廃棄することを特徴と
する、実施態様６に記載の標本化装置。(Embodiment 7) The calculation circuit element (19,
49, 219, 249) depending on the amplitude of the sampled value, the clock reference (21, 41, 221, 241).
For all sample values that show that the rate of change of the amplitude of is less than a predetermined minimum value.
Sampling device according to embodiment 6, characterized in that sampled values of 1, 221, 241) are discarded.

【００９６】（実施態様８）前記計算回路要素（１９、
４９、２１９、２４９）が、前記クロック基準（２１、
４１、２２１、２４１）の標本値の振幅によって、該振
幅の変化率が所定の最小値未満であることが示される全
ての該標本値について、前記クロック基準（２１、４
１、２２１、２４１）の標本値を廃棄し、廃棄された前
記標本値の代わりに、廃棄されなかった前記クロック基
準（２１、４１、２２１、２４１）の標本値と、前記ク
ロック基準（２１、４１、２２１、２４１）の前記既知
の標本化周波数を利用して、各廃棄標本値が生じた前記
クロック基準（２１、４１、２２１、２４１）の位相を
推定することを特徴とする、実施態様６に記載の標本化
装置。(Embodiment 8) The calculation circuit element (19,
49, 219, 249) is the clock reference (21,
41, 221, 241) indicates that the rate of change of the amplitude is less than a predetermined minimum value, for all the sampled values, the clock reference (21, 4).
1, 221, 241) are discarded, and instead of the discarded sample values, the sample values of the clock reference (21, 41, 221, 241) that are not discarded and the clock reference (21, 241) are discarded. 41, 221, 241) is used to estimate the phase of the clock reference (21, 41, 221, 241) at which each discarded sample value occurs. The sampling device according to item 6.

【００９７】（実施態様９）前記データ信号（２２、４
２、２２２、２４２）が、その選択されたビット位置に
パターン・トリガが必ず生じる反復ディジタル・パター
ンであることを特徴とする、実施態様６に記載の標本化
装置。(Embodiment 9) The data signals (22, 4)
Sampling device according to embodiment 6, characterized in that 2, 222, 242) is a repetitive digital pattern in which a pattern trigger always occurs at the selected bit position.

【００９８】（実施態様１０）前記タイミング回路（１
６、３６、２１６、２３６）に、共通標本化ストローブ
を発生するための順次タイム・ベース回路（１６２）が
含まれることを特徴とする、実施態様６に記載の標本化
装置。(Embodiment 10) The timing circuit (1
6, 36, 216, 236) including a sequential time base circuit (162) for generating a common sampling strobe.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の望ましい実施例による、垂直軸、水平
軸、垂直チャネル・データを表す波形、及び、クロック
基準を表す波形を示す図である。FIG. 1 illustrates a waveform representing vertical axis, horizontal axis, vertical channel data, and a waveform representing a clock reference, according to a preferred embodiment of the present invention.

【図２】本発明の望ましい実施例による、ほぼ目の形状
をなす垂直チャネル・データを表す波形、及び、クロッ
ク基準の１サイクルを表す波形を示す図である。FIG. 2 is a diagram showing a waveform representing vertical channel data having a substantially eye shape and a waveform representing one cycle of a clock reference according to a preferred embodiment of the present invention.

【図３】本発明の望ましい実施例による電気標本化オシ
ロスコープの略ブロック図である。FIG. 3 is a schematic block diagram of an electrical sampling oscilloscope according to a preferred embodiment of the present invention.

【図４】本発明の望ましい代替実施例による光学標本化
オシロスコープの略ブロック図である。FIG. 4 is a schematic block diagram of an optical sampling oscilloscope according to a preferred alternative embodiment of the present invention.

【図５】本発明の望ましい実施例による準周期的光学標
本化の略ブロック図である。FIG. 5 is a schematic block diagram of quasi-periodic optical sampling according to a preferred embodiment of the present invention.

【図６】本発明の望ましい実施例による電気クロック基
準の標本化オ例示した図である。FIG. 6 is a diagram illustrating sampling of an electrical clock reference according to a preferred embodiment of the present invention.

【図７】本発明の望ましい実施例による共通標本化スト
ローブの利用時に、パターン・トリガ信号のジッタを
「一掃」するために用いられる順次タイム・ベース回路
に関連して利用されるクロック基準を例示した図であ
る。FIG. 7 illustrates a clock reference utilized in connection with a sequential time base circuit used to “sweep” the jitter of a pattern trigger signal when utilizing a common sampling strobe in accordance with a preferred embodiment of the present invention. FIG.

【図８】本発明の望ましい実施例による電気クロック基
準チャネル入力の電気標本化及び縦軸入力の光学標本化
オ利用する本発明の実施例を例示した図である。FIG. 8 is a diagram illustrating an embodiment of the present invention utilizing electrical sampling of an electrical clock reference channel input and optical sampling of a vertical input according to a preferred embodiment of the present invention.

【図９】本発明の望ましい代替実施例による複数チャネ
ル光学標本化オシロスコープの略ブロック図である。FIG. 9 is a schematic block diagram of a multi-channel optical sampling oscilloscope according to a preferred alternative embodiment of the present invention.

【図１０】本発明の望ましい代替実施例による複数チャ
ネル電気標本化オシロスコープの略ブロック図である。FIG. 10 is a schematic block diagram of a multi-channel electrical sampling oscilloscope according to a preferred alternative embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１３ 第２の標本化回路 １４ 第１の標本化回路 １６ タイミング回路 １９ 計算回路要素 ２１ クロック基準 ２２ データ信号 ３４ 第１の標本化回路 ３６ タイミング回路 ３７ 第２の標本化回路 ４９ 計算回路要素 １６２ 順次タイム・ベース回路 ２１３ 第２の標本化回路 ２１４ 第１の標本化回路 ２１６ タイミング回路 ２１９ 計算回路要素 ２３４ 第１の標本化回路 ２３６ タイミング回路 ２３７ 第２の標本化回路 ２４９ 計算回路要素 13 Second sampling circuit 14 First sampling circuit 16 Timing circuit 19 Computation circuit elements 21 clock reference 22 Data signal 34 First Sampling Circuit 36 Timing circuit 37 Second Sampling Circuit 49 Computation circuit elements 162 Sequential time base circuit 213 Second sampling circuit 214 First Sampling Circuit 216 Timing circuit 219 Computational circuit element 234 First sampling circuit 236 Timing circuit 237 Second Sampling Circuit 249 Computational circuit element

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロジャー・リー・ジュンガーマン アメリカ合衆国カリフォルニア州ペトアル マ ケラー・ストリート500 Ｆターム(参考） 5J022 AA01 BA01 BA10 CA10 CE03   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Roger Lee Jungerman             United States Petal, CA             Makerer Street 500 F term (reference) 5J022 AA01 BA01 BA10 CA10 CE03

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】データ信号の反復標本化を実施するための
方法であって、 （ａ）前記データ信号と既知の周期関係をなすクロック
基準を発生するステップと、 （ｂ）既知の標本化周波数で前記クロック基準の標本化
を実施するステップと、 （ｃ）前記クロック基準の標本化との間に既知の時間関
係をなすように、前記データ信号の標本化を実施するス
テップと、 （ｄ）前記クロック基準からの標本化された情報と、前
記クロック基準の前記既知の標本化周波数を利用して、
前記クロック基準のどの位相で、前記データ信号の前記
標本値が生じるかを求めるステップが含まれている、標
本化方法。1. A method for performing iterative sampling of a data signal, comprising: (a) generating a clock reference having a known periodic relationship with the data signal; and (b) a known sampling frequency. And (c) performing the sampling of the data signal such that there is a known time relationship between the sampling of the clock reference and the sampling of the clock reference. Utilizing sampled information from the clock reference and the known sampling frequency of the clock reference,
A sampling method comprising the step of determining at which phase of the clock reference the sampled value of the data signal occurs. 【請求項２】前記ステップ（ｄ）に、 （ｄ．１）前記クロック基準の標本値の振幅によって該
振幅の変化率が所定の最小値未満であることが示される
全ての該標本値について、前記クロック基準の標本値を
廃棄するサブステップが含まれることを特徴とする、請
求項１に記載の標本化方法。2. In step (d), (d.1) for all said sample values for which the amplitude of said clock-referenced sample value indicates that the rate of change of said amplitude is less than a predetermined minimum value, The sampling method according to claim 1, further comprising a sub-step of discarding the clock-based sampled value. 【請求項３】前記ステップ（ｄ）に、 （ｄ．１）前記クロック基準の標本値の振幅によって該
振幅の変化率が所定の最小値未満であることが示される
全ての該標本値について、前記クロック基準の標本値を
廃棄するサブステップと、 （ｄ．２）前記サブステップ（ｄ．１）において廃棄さ
れた前記標本値の代わりに、サブステップ（ｄ．１）に
おいて廃棄されなかった前記クロック基準の標本値と、
前記クロック基準の前記既知の標本化周波数を利用し
て、各前記廃棄された標本値が生じた前記クロック基準
の位相を推定するサブステップが含まれることを特徴と
する、 請求項１に記載の標本化方法。3. In said step (d), (d.1) for all said sampled values whose amplitude of said clock-referenced sampled values indicates that the rate of change of said amplitudes is less than a predetermined minimum value, A substep of discarding the sample value of the clock reference, and (d.2) the sample value not discarded in substep (d.1) in place of the sample value discarded in the substep (d.1). Clock-based sample values,
2. The method of claim 1, including the sub-step of estimating the phase of the clock reference at which each of the discarded sample values occurred utilizing the known sampling frequency of the clock reference. Sampling method. 【請求項４】前記ステップ（ａ）において、前記データ
信号が、その選択されたビット位置にパターン・トリガ
が必ず生じる反復ディジタル・パターンであることを特
徴とする、請求項１に記載の標本化方法。4. The sampling according to claim 1, wherein in the step (a), the data signal is a repetitive digital pattern in which a pattern trigger always occurs at the selected bit position. Method. 【請求項５】前記ステップ（ｂ）における前記クロック
基準の標本化と前記ステップ（ｃ）における前記データ
信号の標本化が、順次タイム・ベース・トリガに対して
既知の時間関係をなすように実施されることを特徴とす
る、請求項１に記載の標本化方法。5. The sampling of the clock reference in step (b) and the sampling of the data signal in step (c) are performed in a known time relationship to a sequential time base trigger. The sampling method according to claim 1, wherein the sampling method is performed. 【請求項６】データ信号の反復標本化を実施する装置で
あって、 前記データ信号を標本化するための第１の標本化回路
と、 既知の標本化周波数で、前記データ信号と既知の周期関
係をなすクロック基準を標本化するための第２の標本化
回路と、 前記第１の標本化回路によって実施される標本化と前記
第２の標本化回路によって実施される標本化との間に既
知の時間関係を保証するためのタイミング回路と、 前記クロック基準から標本化された情報と、前記第２の
標本化回路が前記クロック基準の標本化を行う前記既知
の標本化周波数を利用して、前記クロック基準のどの位
相で、前記データ信号の前記標本値が生じるかを求める
計算回路要素が含まれている、 標本化装置。6. An apparatus for performing repetitive sampling of a data signal, comprising a first sampling circuit for sampling the data signal, a known sampling frequency, and a known period of the data signal. A second sampling circuit for sampling the relevant clock reference, between the sampling performed by the first sampling circuit and the sampling performed by the second sampling circuit Utilizing a timing circuit for ensuring a known time relationship, information sampled from the clock reference, and the known sampling frequency at which the second sampling circuit samples the clock reference. A sampling device for determining at which phase of the clock reference the sampled value of the data signal occurs. 【請求項７】前記計算回路要素が、その標本値の振幅に
よって、前記クロック基準の振幅の変化率が所定の最小
値未満であることが示される全ての標本値について、前
記クロック基準の標本値を廃棄することを特徴とする、
請求項６に記載の標本化装置。7. The clock-based sampled value for all sampled values that the computing circuitry indicates by the sampled-valued amplitude that the rate of change of the clock-based amplitude is less than a predetermined minimum value. Characterized by discarding,
The sampling device according to claim 6. 【請求項８】前記計算回路要素が、前記クロック基準の
標本値の振幅によって、該振幅の変化率が所定の最小値
未満であることが示される全ての該標本値について、前
記クロック基準の標本値を廃棄し、廃棄された前記標本
値の代わりに、廃棄されなかった前記クロック基準の標
本値と、前記クロック基準の前記既知の標本化周波数を
利用して、各廃棄標本値が生じた前記クロック基準の位
相を推定することを特徴とする、請求項６に記載の標本
化装置。8. The clock-referenced sample for all said sampled values for which the calculation circuitry indicates that the rate of change of said amplitude is less than a predetermined minimum value by the amplitude of said clock-referenced sampled value. Discarding a value and using the sampled value of the clock reference that was not discarded and the known sampling frequency of the clocked reference instead of the discarded sampled value, each of the discarded sampled values occurring The sampling device according to claim 6, wherein the phase of the clock reference is estimated. 【請求項９】前記データ信号が、その選択されたビット
位置にパターン・トリガが必ず生じる反復ディジタル・
パターンであることを特徴とする、請求項６に記載の標
本化装置。9. A repetitive digital signal for which the data signal always causes a pattern trigger at its selected bit position.
The sampling device according to claim 6, wherein the sampling device is a pattern. 【請求項１０】前記タイミング回路に、 共通標本化ストローブを発生するための順次タイム・ベ
ース回路が含まれることを特徴とする、請求項６に記載
の標本化装置。10. The sampling device of claim 6, wherein the timing circuit includes a sequential time base circuit for generating a common sampling strobe.