JP2003125014A - Modulator - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a modulator which can adjust a DC offset with respect to an analog balance signal and can minimize the carrier leakage level of a modulated wave output. SOLUTION: An I/Q signal generator 101 generates an I signal and a Q signal of a modulation signal, and unbalance/balance (U/B) converters 106, 107 generate signals I+, I-, Q+, Q- (analog signals) which differ phases from each other at 180 deg., based on the I signal and the Q signal, and the signals are applied to a quadrature modulator 108. In order to minimize the carrier leak of the quadrature modulator 108, when each signal of I and Q is not output from the I/Q signal generator 101, an offset value of Vi+ and Vq+ (or Vi- and Vq-) by DC is set and applied to signal lines of I+ and Q+ (or I- and Q-), based on a level detection value VDET by a level detector 110, so that the carrier leak is minimized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、変調装置に関し、
特に、変調信号のＩ信号及びＱ信号から、互いに１８０
°位相のづれた信号Ｉ＋とＩ−、信号Ｑ＋とＱ−の４種
の信号を生成して直交変調を行うに際し、Ｉ＋とＩ−、
Ｑ＋とＱ−の相互間の電位差を調整可能にし、キャリア
リークレベルの最小化を図った変調装置に関する。TECHNICAL FIELD The present invention relates to a modulator,
In particular, from the I and Q signals of the modulation signal, 180
° When generating four types of signals I + and I- and signals Q + and Q- that are in phase and performing quadrature modulation, I + and I-,
The present invention relates to a modulator capable of adjusting a potential difference between Q + and Q- and minimizing a carrier leak level.

【０００２】[0002]

【従来の技術】従来より、移動通信システム等に用いら
れている直交変調方式として、例えば、ＰＳＫ（Phase
Shift Keying）がある。直交変調器においてキャリアリ
ーク（carrier leak：搬送波の漏れ）が発生した場合、
位相平面上の原点のずれとなって現れることにより位相
誤差が生じる。この位相誤差の発生は、送信機の変調精
度の悪化や、受信機のビットエラーレート（ＢＥＲ：bi
t error rate）の悪化の要因になる。この対策として、
直交変調器に入力される変調信号を大振幅にして、変調
器の出力レベルに対してキャリアリークレベルが十分に
小さくなるような状態で変調器を使用し、キャリアリー
クによる送受信特性の悪化を無視できるようにする方法
がある。また、積極的にキャリアリークを低減する手段
を設けた変調装置もあり、その一例を図５に示す。2. Description of the Related Art Conventionally, as a quadrature modulation method used in a mobile communication system or the like, for example, PSK (Phase
There is Shift Keying). If a carrier leak occurs in the quadrature modulator,
A phase error is generated by appearing as a deviation of the origin on the phase plane. The occurrence of this phase error causes deterioration of the modulation accuracy of the transmitter and the bit error rate (BER: bi) of the receiver.
t error rate). As a measure against this,
The modulation signal input to the quadrature modulator is made to have a large amplitude, and the modulator is used in a state where the carrier leak level is sufficiently small with respect to the output level of the modulator. There is a way to make it possible. Further, there is also a modulator provided with means for positively reducing the carrier leak, one example of which is shown in FIG.

【０００３】図５は、従来の変調装置の構成を示す。FIG. 5 shows the structure of a conventional modulator.

【０００４】従来の変調装置２００は、Ｉ（Inphase ）
信号とＱ（Quandrature ）信号を発生するＩ／Ｑ信号発
生器２０１、このＩ／Ｑ信号発生器２０１からのＩ信号
にＤＣ（直流）オフセット（offset）値を加算する加算
器２０２、Ｉ／Ｑ信号発生器２０１からのＱ信号にＤＣ
オフセット値を加算する加算器２０３、加算器２０２の
デジタル出力をアナログ信号に変換するＤ／Ａ変換器２
０４、加算器２０３のデジタル出力をアナログ信号に変
換するＤ／Ａ変換器２０５、Ｄ／Ａ変換器２０４に接続
されたＬＰＦ（ローパスフィルタ）２０６、Ｄ／Ａ変換
器２０５に接続されたＬＰＦ２０７、ＬＰＦ２０６と２
０７に接続された直交変調器２０８、搬送波信号を直交
変調器２０８に印加する発振器２０９、直交変調器２０
８の出力信号のレベルを検出するレベル検出器２１０、
このレベル検出器２１０の出力に基づいてＤＣオフセッ
ト値を出力するＤＣオフセット制御器２１１を備えて構
成されている。Ｉ／Ｑ信号発生器２０１及びＤＣオフセ
ット制御器２１１には、「ＮＯＲＭＡＬ」と「調整」を
切り替えるためのＮＯＲＭＡＬ／調整信号２１２（制御
信号）が印加される。ここで、「ＮＯＲＭＡＬ」は変調
装置が送信のためにＩ／Ｑ信号発生器２０１からＩ信号
とＱ信号を出力させて変調を行わせるための指令であ
り、「調整」はＤＣオフセットを行うためにＩ／Ｑ信号
発生器２０１からＩ信号とＱ信号を出力させないように
するための指令である。The conventional modulator 200 has an I (Inphase)
I / Q signal generator 201 for generating a signal and a Q (Quandrature) signal, an adder 202 for adding a DC (direct current) offset value to the I signal from this I / Q signal generator 201, and an I / Q DC to the Q signal from the signal generator 201
D / A converter 2 for converting the digital output of the adder 203 and the adder 202 for adding the offset value into an analog signal
04, a D / A converter 205 for converting the digital output of the adder 203 into an analog signal, an LPF (low-pass filter) 206 connected to the D / A converter 204, an LPF 207 connected to the D / A converter 205, LPF 206 and 2
Quadrature modulator 208 connected to 07, oscillator 209 for applying a carrier signal to quadrature modulator 208, quadrature modulator 20
A level detector 210 for detecting the level of the output signal of
A DC offset controller 211 that outputs a DC offset value based on the output of the level detector 210 is provided. A NORMAL / adjustment signal 212 (control signal) for switching between “NORMAL” and “adjustment” is applied to the I / Q signal generator 201 and the DC offset controller 211. Here, “NORMAL” is a command for the modulator to output I and Q signals from the I / Q signal generator 201 for transmission and to perform modulation, and “adjustment” is for DC offset. Is a command to prevent the I / Q signal generator 201 from outputting the I signal and the Q signal.

【０００５】図５の構成においては、送信時には、Ｉ／
Ｑ信号発生器２０１により、送信データに基づいて２系
列の変調信号（Ｉ信号とＱ信号）が生成される。このＩ
信号及びＱ信号には、加算器２０２，２０３によって、
Ｉ信号及びＱ信号に対応してＤＣオフセット制御器２１
１から出力される各ＤＣオフセット値が加算される。加
算器２０２，２０３による各加算結果は、Ｄ／Ａ変換器
２０４，２０５でアナログ信号に変換され、さらにＬＰ
Ｆ２０６，２０７により帯域を制限した後、直交変調器
２０８に入力される。直交変調器２０８は、ＬＰＦ２０
６，２０７からの出力信号に基づいて発振器２０９から
の搬送波信号を直交変調する。In the configuration of FIG. 5, I /
The Q signal generator 201 generates two series of modulated signals (I signal and Q signal) based on the transmission data. This I
The signals and the Q signal are added by the adders 202 and 203.
DC offset controller 21 corresponding to I signal and Q signal
Each DC offset value output from 1 is added. Each addition result by the adders 202 and 203 is converted into an analog signal by the D / A converters 204 and 205, and is further converted into an LP signal.
The band is limited by F206 and 207, and then input to the quadrature modulator 208. The quadrature modulator 208 is the LPF 20.
The carrier wave signal from the oscillator 209 is quadrature-modulated based on the output signals from 6, 207.

【０００６】ＤＣオフセット値の設定は、Ｉ／Ｑ信号発
生器２０１及びＤＣオフセット制御器２１１にＮＯＲＭ
ＡＬ／調整信号２１２として「調整」の信号を付与し、
送信を停止して行われる。Ｉ／Ｑ信号発生器２０１から
Ｉ，Ｑの各信号が出ていないときに、レベル検出検出器
２１０は直交変調器２０８の出力信号（ＩＦＯＵＴ）の
レベルを検出する。Ｉ，Ｑの各信号が無いときの直交変
調器２０８の出力レベルは、理想的には、発振器２０９
からの搬送波信号が抑圧され、直交変調器２０８の出力
は０になるはずである。しかし、実際には、直交変調器
２０８を構成する内部回路のデバイスの不平衡等によっ
て直交変調器２０８に出力信号が生じる。つまり、レベ
ル検出器２１０によってキャリアリークが検出される。The DC offset value can be set by setting NORM in the I / Q signal generator 201 and the DC offset controller 211.
A signal of “adjustment” is given as the AL / adjustment signal 212,
It is done with the transmission stopped. When the I and Q signals are not output from the I / Q signal generator 201, the level detection detector 210 detects the level of the output signal (IFOUT) of the quadrature modulator 208. Ideally, the output level of the quadrature modulator 208 when there is no I or Q signal is the oscillator 209.
The carrier signal from is suppressed and the output of the quadrature modulator 208 should be zero. However, in reality, an output signal is generated in the quadrature modulator 208 due to imbalance of the devices of the internal circuit forming the quadrature modulator 208. That is, the level detector 210 detects the carrier leak.

【０００７】レベル検出検出器２１０の検出結果に基づ
いて、ＤＣオフセット制御器２１１はＩ信号及びＱ信号
のオフセット値を決定し、加算器２０２，２０３に印加
する。このオフセット値は、レベル検出検出器２１０に
よる検出値が最小になる値に設定される。この後、ＮＯ
ＲＭＡＬ／調整信号２１２を「ＮＯＲＭＡＬ」に切り替
え、送信（変調）可能な状態にセットする。以上のよう
に、図５の構成では、Ｉ／Ｑ信号発生器２０１からのデ
ジタルのＩ信号およびＱ信号のアンバランス信号に対し
て加算器２０２，２０３を介してＤＣオフセット値を調
整することにより、キャリアリークを低減している。The DC offset controller 211 determines the offset values of the I signal and the Q signal based on the detection result of the level detection detector 210, and applies them to the adders 202 and 203. This offset value is set to a value that minimizes the value detected by the level detection detector 210. After this, NO
The RMAL / adjustment signal 212 is switched to “NORMAL” and set to a state in which transmission (modulation) is possible. As described above, in the configuration of FIG. 5, the DC offset value is adjusted via the adders 202 and 203 with respect to the digital unbalanced signals of the I and Q signals from the I / Q signal generator 201. , Carrier leakage is reduced.

【０００８】図５の内容にほぼ等しい構成が特開平７−
５８７９１号公報に記載されており、オフセット設定部
（図５のＤＣオフセット制御器２１１に相当）の出力を
一旦レジスタに格納し、このレジスタから加算部（図５
に示す加算器２０２，２０３に相当）に印加する構成と
している。A configuration almost equivalent to the contents of FIG.
JP-A-58791 discloses that the output of an offset setting unit (corresponding to the DC offset controller 211 in FIG. 5) is temporarily stored in a register, and the addition unit (see FIG.
(Corresponding to the adders 202 and 203 shown in 1).

【０００９】また、キャリアリークを低減するものとし
て、特開平８−１８６１２号公報があり、ＤＣオフセッ
トを変化させてキャリアリークを最小化している。具体
的には、ＤＣオフセット電圧を増加させ、これに伴って
直交変調器から出力される変調波の振幅に変動があった
か否かを検波回路及び増幅器で検出し、振幅変動有が検
出されたときにはＤＣオフセット電圧を減少させ、振幅
変動無しが検出されたときにはＤＣオフセット電圧を更
に増加する処理を行い、その後に振幅変動を再チェック
し、振幅変動増が検出されたときにはＤＣオフセット電
圧を増加させた後、そのオフセット電圧値を保持する。
この処理は、ＤＣオフセット電圧に代えて、直交変調器
から出力される出力振幅値の時間変化値を最小化するこ
とによっても達成される。Japanese Patent Laid-Open No. 8-18612 discloses a method for reducing carrier leak, in which the DC offset is changed to minimize the carrier leak. Specifically, the DC offset voltage is increased, and the detection circuit and the amplifier detect whether or not the amplitude of the modulated wave output from the quadrature modulator fluctuates with the increase. When the amplitude fluctuation is detected, The DC offset voltage is decreased, and when the absence of amplitude fluctuation is detected, the processing of further increasing the DC offset voltage is performed. After that, the amplitude fluctuation is rechecked, and when the increase of the amplitude fluctuation is detected, the DC offset voltage is increased. After that, the offset voltage value is held.
This processing is also achieved by minimizing the time-varying value of the output amplitude value output from the quadrature modulator, instead of the DC offset voltage.

【００１０】更に、特開平９−２４７２２４号公報で
は、差動入力型直交変調器において、そのキャリアリー
クが周囲温度の変化によって劣化するのを防止してい
る。この場合、直交変調器へのＩ信号及びＱ信号の印加
をオフにした状態で、直交変調器の入力側に接続されて
いる複数の直流増幅器の入力電圧を可変させながら、キ
ャリアリークである直交変調器の出力が最小になるよう
に調整する。Further, in Japanese Unexamined Patent Publication No. 9-247224, in a differential input type quadrature modulator, its carrier leak is prevented from being deteriorated by a change in ambient temperature. In this case, while the application of the I signal and the Q signal to the quadrature modulator is turned off, the input voltage of the plurality of DC amplifiers connected to the input side of the quadrature modulator is varied, and quadrature that is a carrier leak is generated. Adjust so that the modulator output is minimized.

【００１１】また、特開２０００−２４４５９６号公報
では、送信出力の一部を方向性結合器及びアッテネータ
を介して取り出し、これを直交検波器により検波し、Ｄ
ＳＰ（Digital Signal Processor）に入力する構成と
し、送信の直前又は送信の合間にオフセット調整を実施
する。この場合、送信増幅段をオフにし、直交検波器の
出力を取り込むと共に、無変調信号を直交変調器から出
力させた状態において、ＤＳＰと直交変調器の間に接続
されたオフセット調整回路の調整をＤＳＰにより実行す
る。この調整は、直交検波器への入力が無入力状態にあ
るときの検波器出力と無変調信号を直交変調器から出力
させた状態における検波器出力との差が、最小になるよ
うにオフセット値（直交変調器への直流入力分）を設定
することで達成される。Further, in Japanese Patent Laid-Open No. 2000-244596, a part of the transmission output is taken out through a directional coupler and an attenuator, and this is detected by a quadrature detector, and D
Inputting to an SP (Digital Signal Processor), offset adjustment is performed immediately before transmission or between transmissions. In this case, the transmission amplification stage is turned off, the output of the quadrature detector is taken in, and the offset adjustment circuit connected between the DSP and the quadrature modulator is adjusted while the unmodulated signal is output from the quadrature modulator. Executed by DSP. This adjustment is performed with an offset value so that the difference between the detector output when the input to the quadrature detector is in the non-input state and the detector output when the unmodulated signal is output from the quadrature modulator is minimized. This is achieved by setting (DC input to quadrature modulator).

【００１２】[0012]

【発明が解決しようとする課題】しかし、従来の変調装
置によると、図５に示した変調装置の場合、ＢＥＲが劣
化するほど大きなキャリアリークは大雑把なＤＣオフセ
ット補正を行うだけで可能であるが、ＤＣオフセットの
調整をデジタルのアンバランス（unbalance ）信号に対
して行っているため、直交変調器に入力される変調信号
の振幅が小さくなった場合、キャリアリークを無視する
ことができなくなる。つまり、従来の変調装置は、信号
Ｉ＋、Ｉ−、Ｑ＋、Ｑ−の内、「Ｉ＋とＩ−」及び「Ｑ
＋とＱ−」のグループ単位で共通の電位をＤＣオフセッ
ト値として与えており、Ｉ＋とＩ−の間、及びＱ＋とＱ
−の間にアンバランスが生じていても、それぞれに対し
て微少な電位差によるオフセット補正を施すことができ
ない。このため、それほど大きなキャリアリークでない
にもかかわらず、規格範囲（スペクトラムマスク）をク
リアできない場合があった。この問題は、上記した各特
許公報に示された構成においても生じる。However, according to the conventional modulation device, in the case of the modulation device shown in FIG. 5, a carrier leak as large as the BER is deteriorated can be performed only by performing a rough DC offset correction. Since the DC offset is adjusted for the digital unbalanced signal, the carrier leak cannot be ignored when the amplitude of the modulation signal input to the quadrature modulator becomes small. That is, the conventional modulator uses "I + and I-" and "Q" among the signals I +, I-, Q +, and Q-.
A common electric potential is given as a DC offset value for each group of "+ and Q-", and it is between I + and I- and between Q + and Q-.
Even if there is an imbalance between −, offset correction due to a minute potential difference cannot be applied to each. Therefore, the standard range (spectrum mask) may not be cleared even though the carrier leak is not so large. This problem also occurs in the configurations shown in the above patent publications.

【００１３】さらに、特開平８−１８６１２号公報や特
開２０００−２４４５９６号公報の構成では、マイクロ
プロセッサ（ＣＰＵ）やＤＳＰを必要とし、構成が複雑
化すると共に高価格になる。また、特開平９−２４７２
２４号公報は、差動入力型の直交変調器を用いているた
め、信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−のそれぞれに対応した
構成にしようとすれば、差動増幅器の個数が２倍に増え
て構成が複雑になるほか、調整箇所も２倍になり、調整
作業に時間を要するようになる。Further, the configurations of Japanese Patent Laid-Open No. 8-18612 and Japanese Patent Laid-Open No. 2000-244596 require a microprocessor (CPU) and DSP, which complicates the configuration and raises the cost. In addition, JP-A-9-2472
In Japanese Patent Laid-Open No. 24, since a differential input type quadrature modulator is used, the number of differential amplifiers is doubled when an arrangement corresponding to each of the signals I +, I−, Q +, and Q− is attempted. In addition to increasing the number and complexity of the configuration, the number of adjustment points is doubled, and the adjustment work takes time.

【００１４】したがって、本発明の目的は、アナログの
バランス信号に対してＤＣオフセットを調整できるよう
にし、変調波出力のキャリアリークレベルの最小化を可
能にした変調装置を提供する。Therefore, an object of the present invention is to provide a modulator capable of adjusting a DC offset with respect to an analog balanced signal and minimizing a carrier leak level of a modulated wave output.

【００１５】[0015]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、変調信号のＩ信号とＱ信号を生成するＩ
／Ｑ信号発生器と、前記Ｉ信号から互いに１８０°位相
のづれた信号Ｉ＋，Ｉ−をアナログにより生成する第１
の不平衡／平衡変換器と、前記Ｑ信号から互いに１８０
°位相のづれた信号Ｑ＋，Ｑ−をアナログにより生成す
る第２の不平衡／平衡変換器と、前記第１及び第２の不
平衡／平衡変換器からの前記Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の
各信号に基づいて直交変調を行う直交変調器と、前記直
交変調器の出力信号のレベルを検出するレベル検出器
と、前記Ｉ／Ｑ信号発生器から前記Ｉ信号及び前記Ｑ信
号が出ていないとき、前記レベル検出器のレベル検出値
に基づいて、キャリアリークが最小になるように前記信
号Ｉ＋とＱ＋の信号ライン、又は前記信号Ｉ−とＱ−の
信号ラインに印加する直流電圧のレベルを設定するオフ
セット制御器を備えることを特徴とする変調装置を備え
ることを特徴とする変調装置を提供する。In order to achieve the above object, the present invention provides an I signal for generating an I signal and a Q signal of a modulated signal.
/ Q signal generator and a first analog signal for generating signals I + and I- in phase with each other from the I signal by 180 °
Unbalanced / balanced converter of
A second unbalanced / balanced converter for analogly generating phased signals Q +, Q-, and the I +, I-, Q +, Q from the first and second unbalanced / balanced converters. -A quadrature modulator that performs quadrature modulation based on each signal, a level detector that detects the level of the output signal of the quadrature modulator, and an I / Q signal generator that outputs the I signal and the Q signal. If not, based on the level detection value of the level detector, the DC voltage applied to the signal lines of the signals I + and Q + or the signal lines of the signal I− and Q− so as to minimize the carrier leak. There is provided a modulator including a modulator including an offset controller for setting a level.

【００１６】この構成によれば、直交変調器の出力信号
のレベルをレベル検出器で検出し、その検出値が最小に
なるように、直交変調器に入力されるＩ＋，Ｉ−，Ｑ
＋，Ｑ−の各信号の＋側又は−側の組み合わせの一方、
すなわちＩ＋とＩ−、又はＱ＋とＱ−の一方に対してオ
フセットを設定でき、Ｉ＋とＩ−の間、及びＱ＋とＱ−
の間でアンバランスが生じていても、それぞれに対して
微少な電位差による調整を行うことが可能になる。そし
て、第１及び第２の不平衡／平衡変換器から出力される
Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の各信号は、アナログによるバ
ランス（平衡）信号であり、微小な電位差の調整を容易
に行うことができ、直交変調器に入力される変調信号の
振幅が小さくなった場合でも、キャリアリークを低減す
ることができる。また、構成及び調整の簡略化も可能に
なる。According to this structure, the level of the output signal of the quadrature modulator is detected by the level detector, and I +, I-, Q input to the quadrature modulator so that the detected value is minimized.
One of the + side or − side combination of the + and Q− signals,
That is, an offset can be set for one of I + and I- or Q + and Q-, and between I + and I- and between Q + and Q-.
Even if there is an imbalance between the two, it becomes possible to perform adjustment by a minute potential difference for each. The I +, I-, Q +, and Q- signals output from the first and second unbalanced / balanced converters are analog balanced (balanced) signals, which facilitates adjustment of minute potential differences. Therefore, even if the amplitude of the modulation signal input to the quadrature modulator becomes small, the carrier leak can be reduced. In addition, it is possible to simplify the configuration and adjustment.

【００１７】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【００１８】図１は、本発明の変調装置の構成を示す。FIG. 1 shows the configuration of the modulator of the present invention.

【００１９】本発明の変調装置１００は、Ｉ（Inphase
）信号とＱ（Quandrature ）信号を発生するＩ／Ｑ信
号発生器１０１、このＩ／Ｑ信号発生器１０１のＩ信号
出力端子に接続されたＤ／Ａ（Digital ／Analog）変換
器１０２、Ｉ／Ｑ信号発生器１０１のＱ信号出力端子に
接続されたＤ／Ａ変換器１０３、Ｄ／Ａ変換器１０２に
接続されたＬＰＦ（ローパスフィルタ）１０４、Ｄ／Ａ
変換器１０３に接続されたＬＰＦ１０５、ＬＰＦ１０４
に接続されたＵ／Ｂ（Unbalance ／Balance ：不平衡／
平衡）変換器１０６、ＬＰＦ１０５に接続されたＵ／Ｂ
変換器１０７、Ｕ／Ｂ変換器１０６及び１０７の各出力
信号（Ｉ＋、Ｉ−、Ｑ＋、Ｑ−）に基づいて変調波信号
ＩＦＯＵＴを生成する直交変調器１０８、搬送波信号Ｓ
ｃを直交変調器１０８に印加する発振器１０９、直交変
調器１０８の出力レベルを検出するレベル検出器１１
０、このレベル検出器１１０の出力に基づいてＩ＋，Ｉ
−，Ｑ＋，Ｑ−のそれぞれに対してＤＣオフセット値を
出力するＤＣオフセット制御器１１１を備えて構成され
ている。Ｉ／Ｑ信号発生器１０１及びＤＣオフセット制
御器１１１には、「ＮＯＲＭＡＬ」（送信可）モード
と、「調整」モードを切り替えるためのＮＯＲＭＡＬ／
調整信号２１２が印加される。The modulator 100 according to the present invention has an I (Inphase)
) Signal and a Q (Quandrature) signal, an I / Q signal generator 101, a D / A (Digital / Analog) converter 102 connected to an I signal output terminal of the I / Q signal generator 101, D / A converter 103 connected to the Q signal output terminal of the Q signal generator 101, LPF (low-pass filter) 104 connected to the D / A converter 102, D / A
LPF 105 and LPF 104 connected to converter 103
U / B (Unbalance / Balance: unbalanced / connected to
Balance) converter 106, U / B connected to LPF 105
Quadrature modulator 108 that generates modulated wave signal IFOUT based on each output signal (I +, I-, Q +, Q-) of converter 107, U / B converters 106 and 107, and carrier signal S
Oscillator 109 for applying c to quadrature modulator 108, level detector 11 for detecting output level of quadrature modulator 108
0, I +, I based on the output of the level detector 110
The DC offset controller 111 outputs a DC offset value to each of −, Q +, and Q−. The I / Q signal generator 101 and the DC offset controller 111 have NORMAL / for switching between the “NORMAL” (transmission possible) mode and the “adjustment” mode.
The adjustment signal 212 is applied.

【００２０】ここでは、直交変調器１０８として、ＩＣ
化された市販品を使用することを想定している。一般的
に、メーカーの推奨条件で使用したとしても、直交変調
器のデバイスにばらつきがあるため、直交変調器の変調
波出力にはキャリアリークが現れる。しかし、後述する
ように、Ｉ／Ｑ信号発生器１０１の動作を停止させ、直
交変調器１０８の変調波出力がＣＷ(Carrier Wave)状態
になるようにし、このときの直交変調器１０８の出力レ
ベルをレベル検出器１１０で検出し、ＤＣオフセット制
御器１１１によってＤＣオフセットを制御するようにす
れば、キャリアリークを最小にすることができる。直交
変調器１０８に入力される変調信号は、ＱＰＳＫ、ＱＡ
Ｍ等の直交変調である。Here, an IC is used as the quadrature modulator 108.
It is assumed that a commercialized product will be used. Generally, even when used under the manufacturer's recommended conditions, carrier leak appears in the modulated wave output of the quadrature modulator due to variations in the devices of the quadrature modulator. However, as will be described later, the operation of the I / Q signal generator 101 is stopped so that the modulated wave output of the quadrature modulator 108 is in the CW (Carrier Wave) state, and the output level of the quadrature modulator 108 at this time. Is detected by the level detector 110 and the DC offset is controlled by the DC offset controller 111, the carrier leak can be minimized. The modulated signal input to the quadrature modulator 108 is QPSK, QA
Quadrature modulation of M or the like.

【００２１】Ｉ／Ｑ信号発生器１０１は、使用するシス
テムにおいて求められる変調方式のＩ信号及びＱ各信号
（いずれもディジタル信号）を発生する。Ｄ／Ａ変換器
１０２, １０３は、Ｉ／Ｑ信号発生器１０１が出力した
Ｉ信号とＱ信号の各デジタル信号をアナログ信号に変換
する。ＬＰＦ１０４，１０５は、Ｄ／Ａ変換器１０２,
１０３でアナログ信号に変換されたＩ信号及びＱ各信号
に含まれる高調波成分を除去する。Ｕ／Ｂ変換器１０
６, １０７は、ＬＰＦ１０４，１０５からのＩ信号及び
Ｑ信号のそれぞれを位相が互いに１８０°ずれた信号の
組、Ｉ＋，Ｉ−と、Ｑ＋，Ｑ−とに変換される。なお、
Ｕ／Ｂ変換器１０６と１０７の出力は、ＤＣ成分がカッ
トされているものとする。The I / Q signal generator 101 generates I and Q signals (both are digital signals) of the modulation method required in the system used. The D / A converters 102 and 103 convert each digital signal of the I signal and the Q signal output from the I / Q signal generator 101 into an analog signal. The LPFs 104 and 105 are D / A converters 102,
At 103, harmonic components contained in each of the I and Q signals converted into analog signals are removed. U / B converter 10
Reference numerals 6 and 107 convert the I signal and the Q signal from the LPFs 104 and 105, respectively, into a set of signals whose phases are shifted from each other by 180 °, that is, I +, I−, and Q +, Q−. In addition,
The DC components of the outputs of the U / B converters 106 and 107 are assumed to be cut.

【００２２】直交変調器１０８には、信号Ｉ＋，Ｉ−，
Ｑ＋，Ｑ−のほか、発振器１０９からのキャリア信号が
入力され、変調波信号ＩＦＯＵＴが出力される。この
時、Ｉ＋／Ｉ−、Ｑ＋／Ｑ−の各信号ラインには、ＤＣ
オフセット制御器１１１によって、適切なＤＣオフセッ
ト値が与えられる。レベル検出器１０９は、直交変調器
１０８の出力（変調波信号ＩＦＯＵＴ）のパワーレベル
を常に測定しており、その測定結果をＤＣオフセット制
御器１１１へ出力する。ＤＣオフセット制御器１１１
は、ＮＯＲＭＡＬ／調整切り替え信号２１２が調整側に
設定されている時に限って設定処理が行え、レベル検出
器１１０で検出された出力レベルが最小となるように、
直交変調器１０８に入力されるＤＣオフセット（ＤＣレ
ベル）Ｖｉ＋，Ｖｉ−，Ｖｑ＋，Ｖｑ−の各電位を調整
する。このように、アナログのバランス信号に対してＤ
Ｃオフセットを調整することにより、Ｉ＋とＩ−の間、
及びＱ＋とＱ−の間にアンバランスを生じていても、そ
れぞれに対して微少な電位差による調整が可能になり、
上記した従来の問題を解決することが可能になる。The quadrature modulator 108 includes signals I +, I-,
In addition to Q + and Q-, the carrier signal from the oscillator 109 is input and the modulated wave signal IFOUT is output. At this time, DC is connected to each of the I + / I- and Q + / Q- signal lines.
The offset controller 111 provides an appropriate DC offset value. The level detector 109 constantly measures the power level of the output (modulated wave signal IFOUT) of the quadrature modulator 108, and outputs the measurement result to the DC offset controller 111. DC offset controller 111
The setting process can be performed only when the NORMAL / adjustment switching signal 212 is set to the adjustment side, and the output level detected by the level detector 110 is minimized.
The potentials of DC offsets (DC levels) Vi +, Vi−, Vq +, Vq− input to the quadrature modulator 108 are adjusted. In this way, D
By adjusting the C offset, between I + and I-
Even if there is an imbalance between Q + and Q-, it is possible to adjust by a slight potential difference for each.
It becomes possible to solve the above-mentioned conventional problems.

【００２３】図２は、キャリアリークの有る変調波スペ
クトラム、変調波から飛び出たキャリアリーク、及びス
ペクトラムマスクを表している。FIG. 2 shows a spectrum of a modulated wave having carrier leak, a carrier leak protruding from the modulated wave, and a spectrum mask.

【００２４】図２に示したスペクトラムマスク（この範
囲を越えないことが求められる規格）は、システムによ
って、変調波スペクトラムが超えてはいけない範囲を規
定したものであり、キャリアリーク成分もこれを超える
ことは許されない。スペクトラムマスクの規格が厳しい
システムにおいては、デバイスの推奨条件で直交変調器
を使用しただけでは、規格割れを生じてしまう。図２に
示したキャリアリークとは、変調波スペクトラムの中の
キャリア周波数成分が、他の変調波レベルに比べて高い
レベルで見えている（突出している）部分である。この
発生原因は、第１には、直交変調器１０８に入力される
Ｉ＋とＩ−間、Ｑ＋とＱ−間のそれぞれの電位差、第２
には、直交変調器１０８に入力されるキャリア信号が直
交変調器１０８のデバイス内部で漏れることにある。The spectrum mask (a standard required not to exceed this range) shown in FIG. 2 defines a range in which the modulated wave spectrum should not exceed depending on the system, and the carrier leak component also exceeds this range. Is not allowed. In a system with a strict spectrum mask standard, simply using the quadrature modulator under the recommended conditions of the device will cause the standard to break. The carrier leak shown in FIG. 2 is a part where the carrier frequency component in the modulated wave spectrum is seen (protruded) at a higher level than other modulated wave levels. The cause of this occurrence is, firstly, the potential difference between I + and I− and the potential difference between Q + and Q−, which are input to the quadrature modulator 108.
That is, the carrier signal input to the quadrature modulator 108 leaks inside the device of the quadrature modulator 108.

【００２５】理論的には、Ｉ＋とＩ−の間、及びＱ＋と
Ｑ−の間のそれぞれの電位差は零に近ければキャリアリ
ークは少なくなるが、実際には、直交変調器１０８に用
いられているデバイスの特性にばらつきがあるため、零
ではなく、微妙に電位差を有する状態の方が最良である
場合が多い。キャリア信号の漏れ込みは、外部から調整
することは不可能であるが、電位差は外部から調整可能
である。ここに着目したのが本発明である。Theoretically, if the potential difference between I + and I- and between Q + and Q- is close to zero, the carrier leak is reduced, but in practice, it is used in the quadrature modulator 108. In many cases, it is best to have a slight potential difference rather than zero because the characteristics of the devices vary. The leakage of the carrier signal cannot be adjusted from the outside, but the potential difference can be adjusted from the outside. The present invention focuses on this.

【００２６】ＤＣオフセット制御器１１１によって制御
可能なＤＣオフセット（ＤＣレベル）は、Ｖｉ＋，Ｖｉ
−，Ｖｑ＋，Ｖｑ−の４種類であるが、キャリアリーク
レベルは、Ｖｉ＋とＶｉ−の電位差、及びＶｑ＋とＶｑ
−の電位差に依存するので、ＩとＱの各信号におけるＤ
Ｃオフセットの片側、Ｖｉ＋（又はＶｉ−）及びＶｑ＋
（又はＶｑ−）を制御することとし、他方のＶｉ−（又
はＶｉ＋）及びＶｑ−（又はＶｑ＋）には、直交変調器
１０８が推奨する電位を与えるものとする。DC offsets (DC levels) controllable by the DC offset controller 111 are Vi + and Vi.
There are four types, −, Vq +, and Vq−, but the carrier leak level has a potential difference between Vi + and Vi−, and Vq + and Vq.
Since it depends on the potential difference of −, D in each of the I and Q signals
One side of C offset, Vi + (or Vi-) and Vq +
(Or Vq−) is controlled, and the other Vi− (or Vi +) and Vq− (or Vq +) are given a potential recommended by the quadrature modulator 108.

【００２７】図３は、本発明による変調装置のＤＣオフ
セット制御の処理を示す。この処理はＤＣオフセット制
御器１１１によって実行される処理を示している。図中
のＳは、ステップを意味している。〔００２２〕で説明
したように、Ｖｉ＋，Ｖｉ−，Ｖｑ＋，Ｖｑ−の４種類
のＤＣオフセットの内の片側のＤＣオフセットを制御す
ればよく、ここではＶｉ＋とＶｑ＋のＤＣオフセットを
増減している。FIG. 3 shows the DC offset control process of the modulator according to the present invention. This process shows the process executed by the DC offset controller 111. S in the figure means a step. As described in [0022], one of the four types of DC offsets of Vi +, Vi−, Vq +, and Vq− may be controlled, and here, the DC offsets of Vi + and Vq + are increased or decreased. .

【００２８】変調装置に関するモードとして、ＮＯＲＭ
ＡＬモードと調整モードがある。このいずれにあるかが
最初に判定される（Ｓ３０１）。モード判定は、ＮＯＲ
ＭＡＬ／調整信号２１２の内容が「ＮＯＲＭＡＬ」か
「調整」かをＤＣオフセット制御器１１１で判定するこ
とにより行われる。ＮＯＲＭＡＬモードが判定されれ
ば、送信状態にあることになり、ＤＣオフセットＶｉ
＋，Ｖｉ−，Ｖｑ＋，Ｖｑ−を生成する処理が実行され
る（Ｓ３１３）。また、調整モードが判定されれば、Ｓ
３０２以降の処理が実行される。調整モードであること
が判定されると、ＤＣオフセット制御器１１１は、レベ
ル検出器１１０による検出レベルＶDET がＤＣオフセッ
ト制御器１１１に予め設定したしきい値ＶSLを越えてい
るか否かを判定する（Ｓ３０２）。NORM is used as a mode related to the modulator.
There are AL mode and adjustment mode. It is first determined which one is in this (S301). Mode judgment is NOR
This is performed by the DC offset controller 111 determining whether the content of the MAL / adjustment signal 212 is “NORMAL” or “adjustment”. If the NORMAL mode is determined, it means that the transmission state is set, and the DC offset Vi
A process of generating +, Vi−, Vq +, Vq− is executed (S313). If the adjustment mode is determined, S
The processing after 302 is executed. When it is determined that the adjustment mode is set, the DC offset controller 111 determines whether the detection level VDET by the level detector 110 exceeds the threshold VSL preset in the DC offset controller 111 ( S302).

【００２９】Ｓ３０２でＶSL＞ＶDET が判定された場合
は処理を終了するが、ＶDET ≧ＶSLが判定された場合に
はＳ３０３の処理を実行する。キャリアリークが発生し
ている場合、これを最小化するためには、或るレベルの
オフセット値を生成する必要があることを意味する。そ
こで、ＤＣオフセットＶｉ＋を一定値だけ増加させる処
理を開始する（Ｓ３０３）。このオフセット値の増加に
より、レベル検出器１１０の検出出力（検出レベルＶDE
T ）に増加が生じたか否かをＤＣオフセット制御器１１
１で判定する（Ｓ３０４）。Ｓ３０４で検出レベルＶDE
T の増加が検出されなかったとき（ＮＯ）、Ｓ３０３に
リターンしてＤＣオフセットＶｉ＋の値を増加させる。
このように、Ｓ３０３とＳ３０４により、ＤＣオフセッ
トを一定値づつ増加させる方向でキャリアリークを最小
にできるかどうかを試みる。If VSL> VDET is determined in S302, the process ends, but if VDET ≧ VSL is determined, the process in S303 is executed. When carrier leak occurs, it means that a certain level of offset value needs to be generated in order to minimize it. Therefore, the process of increasing the DC offset Vi + by a constant value is started (S303). Due to this increase in the offset value, the detection output of the level detector 110 (detection level VDE
DC offset controller 11 determines whether or not T) has increased.
It judges by 1 (S304). Detection level VDE in S304
When the increase in T is not detected (NO), the process returns to S303 to increase the value of the DC offset Vi +.
In this way, through S303 and S304, an attempt is made to minimize the carrier leak in the direction in which the DC offset is increased by a fixed value.

【００３０】Ｓ３０３とＳ３０４の処理は、オフセット
値を大きくして行ってキャリアリークを最小にしようと
するものであるが、オフセット値の増加につれてキャリ
アリークも大きくなっしまうことがある。このような状
態は、オフセット値を大きくするのではなく、逆に、オ
フセット値を減少させるべきであることを意味する。そ
こで、逆に、検出レベルＶDET が予め設定した値に到達
した時点でオフセット値の増加を中止する。そして、キ
ャリアリークを最小にするために、逆に、オフセット値
を小さくしていく処理を開始する。この処理がＳ３０
５、Ｓ３０６に相当する。The processes of S303 and S304 are to increase the offset value to minimize the carrier leak, but the carrier leak may increase as the offset value increases. Such a state means that the offset value should be decreased instead of increasing it. Therefore, conversely, when the detection level VDET reaches a preset value, the increase of the offset value is stopped. Then, in order to minimize the carrier leak, conversely, the process of decreasing the offset value is started. This process is S30
5, corresponding to S306.

【００３１】Ｓ３０４で検出レベルＶDET の増加が検出
されたとき（ＹＥＳ）、ＤＣオフセットＶｉ＋の値を一
定値だけ減少させる（Ｓ３０５）。ついで、検出レベル
ＶDET の増加の有無を再度判定し（Ｓ３０６）、増加が
検出されなかったとき（ＮＯ）にはＳ３０５にリターン
してＤＣオフセットＶｉ＋を減少させるループを繰り返
し実行する。このＤＣオフセットの減少を繰り返す過程
で、検出レベルＶDETは徐々に減少して最小になり、つ
いで増大に転じる。この増大に転じた直前の検出レベル
ＶDET がキャリアリークの最小点を示していることにな
る。そこで、Ｓ３０６で増加が検出された時には、それ
以上の増加はキャリアリークが増えることを意味するの
で、ＤＣオフセットＶｉ＋の設定を終了し、検出レベル
ＶDET が増加する直前のＤＣオフセットを設定値として
ＤＣオフセット制御器１１１内のレジスタに保持し（Ｓ
３０７）、次のステップ（Ｓ３０８）へ処理を移行す
る。以上のような処理によって、レベル検出器１１０の
検出レベルＶDET が最小となるようにＩ＋の電位が調整
される。When an increase in the detection level VDET is detected in S304 (YES), the value of the DC offset Vi + is decreased by a constant value (S305). Then, the presence or absence of an increase in the detection level VDET is determined again (S306), and when no increase is detected (NO), the process returns to S305 and the loop for reducing the DC offset Vi + is repeatedly executed. In the process of repeating the decrease of the DC offset, the detection level VDET gradually decreases to the minimum, and then starts to increase. The detection level VDET immediately before this increase indicates the minimum point of carrier leak. Therefore, when an increase is detected in S306, a further increase means an increase in carrier leak, so the setting of the DC offset Vi + is terminated, and the DC offset immediately before the detection level VDET increases is set as the DC value. It is held in a register in the offset controller 111 (S
307) and the process proceeds to the next step (S308). Through the above processing, the potential of I + is adjusted so that the detection level VDET of the level detector 110 is minimized.

【００３２】Ｓ３０３〜Ｓ３０６によるＤＣオフセット
Ｖｉ＋の設定（ＹＥＳ）の後、ＤＣオフセットＶｑ＋の
設定処理が開始される。まず、ＤＣオフセットＶｑ＋を
増加させる（Ｓ３０８）。これに対してレベル検出器１
１０による検出レベルＶDETが増加したか否かをＤＣオ
フセット制御器１１１により判定する（Ｓ３０９）。検
出レベルＶDET が増加しなかったときには、処理をＳ３
０８に戻してＤＣオフセットＶｑ＋の値を更に増加させ
る。Ｓ３０８とＳ３０９の処理によって検出レベルＶDE
T が最小にならず増大したとき、逆に、ＤＣオフセット
Ｖｑ＋の値を減少させる。After setting the DC offset Vi + (YES) in S303 to S306, the setting process of the DC offset Vq + is started. First, the DC offset Vq + is increased (S308). On the other hand, level detector 1
The DC offset controller 111 determines whether or not the detection level VDET of 10 has increased (S309). If the detection level VDET has not increased, the process proceeds to S3.
Returning to 08, the value of the DC offset Vq + is further increased. Detection level VDE by the processing of S308 and S309
On the contrary, when T is not minimized but increased, the value of the DC offset Vq + is decreased.

【００３３】Ｓ３０９で検出レベルＶDET の増加傾向が
判定されたとき、オフセット値の増加ではキャリアリー
クを最小化できないものと判断し、Ｖｑ＋のオフセット
値の減少に転じる（Ｓ３１０）。ＤＣオフセットＶｑ＋
を一定値だけ減少させた後、これによるレベル検出器１
１０の検出レベルＶDET を判定（チェック）する（Ｓ３
１１）。Ｓ３１０とＳ３１１のループを繰り返す過程
で、検出レベルＶDET の値は下がりはじめ、最小点を過
ぎると増大に転じる。この増大に転じたか否かをＳ３１
１で判定し、検出レベルの増加を検出した時点でＤＣオ
フセットＶｑ＋の減少を停止し、その直前のＤＣオフセ
ットＶｑ＋の値をＤＣオフセット制御器１１１のレジス
タに設定値として保持する（Ｓ３１２）。以上により、
レベル検出器１１０の検出レベルＶDET が最小となるよ
うにＶｑ＋の電位が調整される。このとき、ＤＣオフセ
ットＶｑ＋の値は最適点に設定されたことになる。When it is determined in S309 that the detection level VDET is increasing, it is determined that the carrier leak cannot be minimized by increasing the offset value, and the offset value of Vq + is decreased (S310). DC offset Vq +
Is reduced by a constant value, and the level detector 1
The detection level VDET of 10 is judged (checked) (S3)
11). In the process of repeating the loop of S310 and S311, the value of the detection level VDET begins to decrease, and starts increasing when the minimum point is exceeded. Whether or not the increase has started is S31.
When it is determined in step 1, the decrease of the DC offset Vq + is stopped when the increase of the detection level is detected, and the value of the DC offset Vq + immediately before that is held as a set value in the register of the DC offset controller 111 (S312). From the above,
The potential of Vq + is adjusted so that the detection level VDET of the level detector 110 is minimized. At this time, the value of the DC offset Vq + is set to the optimum point.

【００３４】〔他の実施の形態〕次に、本発明の他の実
施の形態について説明する。[Other Embodiments] Next, other embodiments of the present invention will be described.

【００３５】図４は、本発明の他の実施の形態を示す。FIG. 4 shows another embodiment of the present invention.

【００３６】図４の構成が図１の構成と異なるのは、Ｉ
／Ｑ信号発生器１０１のＮＯＲＭＡＬ／調整を切り替え
る信号の供給方法にある。図１の構成では、制御信号と
してのＮＯＲＭＡＬ／調整信号２１２を外部から供給し
ていた。これに対し、図４の構成では、ＤＣオフセット
制御器１１１自身によってＮＯＲＭＡＬ／調整信号２１
２に相当するＮＯＲＭＡＬ／調整信号１１２を生成し、
このＮＯＲＭＡＬ／調整信号１１２をＩ／Ｑ信号発生器
１０１に印加している。ＤＣオフセット制御器１１１の
動作自体は、図１の構成における説明、及び図３のフロ
ーチャートで説明した通りである。図４の構成の場合、
電源投入時においては、ＤＣオフセット制御器１１１か
らのＮＯＲＭＡＬ／調整信号１１２は、「調整」を示す
状態になっている。この状態において、ＤＣオフセット
が最適状態になるようにＤＣオフセット制御器１１１に
より設定が行われる。この設定が終了すると、ＮＯＲＭ
ＡＬ／調整信号１１２は、「調整」から「ＮＯＲＭＡ
Ｌ」（送信可能状態）に切り替えられる。直交変調器１
０８は、個々のデバイスよって様々な特性を持ってお
り、ＤＣオフセット制御器１１１の出力電圧を一度最適
状態に設定しても、直交変調器１０８の電源のオン／オ
フを行うと状態が変わってしまい、再度、最適化を必要
とするものがある。本実施の形態は、このような特性を
持ったデバイスを使用し、かつ、ＤＣオフセットの最適
化を電源断続の度に行う必要がある場合に有効である。The configuration of FIG. 4 differs from that of FIG. 1 in that
A method of supplying a signal for switching NORMAL / adjustment of the / Q signal generator 101. In the configuration of FIG. 1, the NORMAL / adjustment signal 212 as the control signal is supplied from the outside. On the other hand, in the configuration shown in FIG. 4, the NORMAL / adjustment signal 21 is set by the DC offset controller 111 itself.
Generate a NORMAL / adjustment signal 112 corresponding to 2,
The NORMAL / adjustment signal 112 is applied to the I / Q signal generator 101. The operation itself of the DC offset controller 111 is as described in the configuration of FIG. 1 and the flowchart of FIG. In the case of the configuration of FIG.
When the power is turned on, the NORMAL / adjustment signal 112 from the DC offset controller 111 is in a state indicating “adjustment”. In this state, the DC offset controller 111 makes settings so that the DC offset is in the optimum state. When this setting is completed, NORM
The AL / adjustment signal 112 changes from “adjustment” to “NORMA
L ”(transmission possible state). Quadrature modulator 1
No. 08 has various characteristics depending on individual devices, and even if the output voltage of the DC offset controller 111 is once set to the optimum state, the state changes when the power of the quadrature modulator 108 is turned on / off. There are some that need optimization again. The present embodiment is effective when a device having such characteristics is used and it is necessary to optimize the DC offset each time the power supply is interrupted.

【００３７】[0037]

【発明の効果】以上より明らかなように、本発明の変調
装置によれば、レベル検出器によって直交変調器の出力
信号のレベルを検出し、その検出値が最小になるよう
に、オフセット制御器によって直交変調器に入力される
Ｉ＋、Ｉ−、Ｑ＋、Ｑ−の各信号の（＋）側又は（−）
側の組み合わせの一方に対してオフセットを設定するよ
うにした結果、Ｉ＋とＩ−の間、及びＱ＋とＱ−の間で
アンバランスが生じていても、それぞれに対して微少な
電位差による調整を行うことが可能になる。また、第１
及び第２の不平衡／平衡変換器から出力されるＩ＋，Ｉ
−，Ｑ＋，Ｑ−の各信号は、アナログによるバランス
（平衡）信号であるため、微小な電位差の調整を容易に
行うことができ、直交変調器に入力される変調信号の振
幅が小さくなった場合でも、キャリアリークを低減する
ことが可能になる。更には、構成及び調整の簡略化も可
能になる。As is apparent from the above, according to the modulation apparatus of the present invention, the level detector detects the level of the output signal of the quadrature modulator, and the offset controller is set so that the detected value is minimized. (+) Side or (-) of each of the I +, I-, Q +, and Q- signals input to the quadrature modulator by
As a result of setting the offset for one of the combinations on the side, even if there is an imbalance between I + and I- and between Q + and Q-, adjustment by a slight potential difference is required for each. It will be possible to do. Also, the first
And I +, I output from the second unbalanced / balanced converter
Since each of the −, Q +, and Q− signals is an analog balanced signal, a minute potential difference can be easily adjusted, and the amplitude of the modulation signal input to the quadrature modulator becomes small. Even in this case, it is possible to reduce the carrier leak. Further, it is possible to simplify the configuration and adjustment.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の変調装置の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of a modulation device of the present invention.

【図２】キャリアリークのある変調波スペクトラム、変
調波から飛び出たキャリアリーク、及びスペクトラムマ
スクの一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a modulated wave spectrum having carrier leak, a carrier leak protruding from the modulated wave, and a spectrum mask.

【図３】本発明による変調装置のＤＣオフセット制御の
処理を示すフローチャートである。FIG. 3 is a flowchart showing a process of DC offset control of the modulator according to the present invention.

【図４】本発明の他の実施の形態を示すブロック図であ
る。FIG. 4 is a block diagram showing another embodiment of the present invention.

【図５】従来の変調装置を示すブロック図である。FIG. 5 is a block diagram showing a conventional modulator.

【符号の説明】[Explanation of symbols]

１００ 変調装置 １０１ Ｉ／Ｑ信号発生器 １０２，１０３ Ｄ／Ａ変換器 １０４，１０５ ＬＰＦ １０６，１０７ Ｕ／Ｂ変換器 １０８ 直交変調器 １０９ 発振器 １１０ レベル検出器 １１１ ＤＣオフセット制御器 １１２，２１２ ＮＯＲＭＡＬ／調整信号 Ｖｉ＋，Ｖｉ−，Ｖｑ＋，Ｖｑ− ＤＣオフセット（Ｄ
Ｃレベル） Ｉ，Ｑ，Ｉ＋，Ｉ−，Ｑ＋，Ｑ− 信号100 Modulator 101 I / Q signal generator 102, 103 D / A converter 104, 105 LPF 106, 107 U / B converter 108 Quadrature modulator 109 Oscillator 110 Level detector 111 DC offset controller 112, 212 NORMAL / Adjustment signals Vi +, Vi-, Vq +, Vq- DC offset (D
C level) I, Q, I +, I-, Q +, Q- signals

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 変調信号のＩ信号とＱ信号を生成するＩ
／Ｑ信号発生器と、 前記Ｉ信号から互いに１８０°位相のづれた信号Ｉ＋，
Ｉ−をアナログにより生成する第１の不平衡／平衡変換
器と、 前記Ｑ信号から互いに１８０°位相のづれた信号Ｑ＋，
Ｑ−をアナログにより生成する第２の不平衡／平衡変換
器と、 前記第１及び第２の不平衡／平衡変換器からの前記Ｉ
＋，Ｉ−，Ｑ＋，Ｑ−の各信号に基づいて直交変調を行
う直交変調器と、 前記直交変調器の出力信号のレベルを検出するレベル検
出器と、 前記Ｉ／Ｑ信号発生器から前記Ｉ信号及び前記Ｑ信号が
出ていないとき、前記レベル検出器のレベル検出値に基
づいて、キャリアリークが最小になるように前記信号Ｉ
＋とＱ＋の信号ライン、又は前記信号Ｉ−とＱ−の信号
ラインに印加する直流電圧のレベルを設定するオフセッ
ト制御器を備えることを特徴とする変調装置。1. I for generating I and Q signals of a modulated signal
/ Q signal generator and a signal I +, which is 180 ° out of phase with the I signal,
A first unbalanced / balanced converter for generating I-in analog, and a signal Q +, which is 180 ° out of phase with the Q signal,
A second unbalanced / balanced converter that produces Q-in analog; and the I from the first and second unbalanced / balanced converters.
A quadrature modulator that performs quadrature modulation based on +, I-, Q +, and Q- signals, a level detector that detects the level of the output signal of the quadrature modulator, and the I / Q signal generator to the When the I signal and the Q signal are not output, the signal I is adjusted to minimize the carrier leak based on the level detection value of the level detector.
A modulator comprising an offset controller for setting the level of a DC voltage applied to the + and Q + signal lines or the signal I- and Q- signal lines. 【請求項２】 前記オフセット制御器は、前記レベル検
出器によるレベル検出値が閾値を越えたとき、最初に前
記Ｉ＋又はＩ−の信号に対する前記直流電圧のレベルＶ
ｉ＋又はＶｑ＋を増加させていき、前記レベル検出値が
増加を示したときに前記直流電圧のレベルを減少させ、
前記レベル検出値が増加を示した時点で設定を終了し、
同様の処理を前記Ｑ＋又はＱ−の信号に対する前記直流
電圧のレベルＶｉ−又はＶｑ−について設定を行うこと
を特徴とする請求項１記載の変調装置。2. The offset controller, when the level detection value by the level detector exceeds a threshold value, the level V of the DC voltage with respect to the I + or I- signal is first detected.
i + or Vq + is increased, and when the level detection value indicates an increase, the level of the DC voltage is decreased,
When the level detection value shows an increase, the setting is finished,
2. The modulator according to claim 1, wherein similar processing is set for the level Vi- or Vq- of the DC voltage with respect to the Q + or Q- signal. 【請求項３】 前記オフセット制御器は、オフセット制
御の対象にならなかった信号ラインに対しては、前記直
交変調器が推奨する電位を印加することを特徴とする請
求項１又は２記載の変調装置。3. The modulation according to claim 1, wherein the offset controller applies a potential recommended by the quadrature modulator to a signal line that is not a target of offset control. apparatus. 【請求項４】 前記オフセット制御器は、前記直流電圧
のレベルを設定する際、前記Ｉ信号及び前記Ｑ信号の出
力を停止させるための制御信号を生成し、この制御信号
を前記Ｉ／Ｑ信号発生器に送出することを特徴とする請
求項１又は２記載の変調装置。4. The offset controller generates a control signal for stopping output of the I signal and the Q signal when setting the level of the DC voltage, and outputs the control signal to the I / Q signal. 3. Modulator according to claim 1 or 2, characterized in that it is sent to a generator. 【請求項５】 前記第１及び第２の不平衡／平衡変換器
は、前記Ｉ／Ｑ信号発生器との間に前記Ｉ信号及び前記
Ｑ信号をアナログ信号に変換する第１及び第２のＤ／Ａ
変換器と、その出力信号に含まれる高調波成分を除去す
る第１及び第２のローパスフィルタが接続されているこ
とを特徴とする請求項１記載の変調装置。5. The first and second unbalanced / balanced converters convert the I signal and the Q signal into analog signals between the first and second unbalanced / balanced converters, respectively. D / A
2. The modulator according to claim 1, wherein the converter is connected to first and second low-pass filters that remove harmonic components contained in the output signal of the converter.