JP2003124418A - Manufacturing method of lead frame - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a lead frame capable of suppressing consumption of a metal plating material to suppress the cost of manufacturing a semiconductor device, by partially plating a plurality of unit lead frames in which a gap between plating regions is narrow. SOLUTION: A plurality of masks are so formed that the mask pattern corresponding to adjoining unit lead frames, formed in matrix, are formed to be different masks. The masks are used to sequentially plate so that lead frames with a short distance between plating regions are partially plated.

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明はリードフレームの製
造方法に関し、特にマトリックス状に形成したリードフ
レームを対象として、個々のリードフレームに部分めっ
きを施すリードフレームの製造方法に関する。 【０００２】 【従来の技術】通常リードフレームには、ワイヤボンデ
ィング性の向上や半導体チップの接合性を向上させるた
めに、銀などの金属めっきが施される。なお、このよう
な金属メッキ材料は、高価であるため、図４に示すよう
に、半導体装置単位の単位単位リードフレーム１０のリ
ードのボンディング部１１およびパッド１２といった必
要な個所にのみ、めっきを部分的に施している。 【０００３】ここで、部分的にめっきを施す方法として
は、図５に示すように、めっき治具４０のバックプレー
トホルダ２０に設けられた押さえゴム２１と、マスクプ
レート３０に設けられたマスクゴム３１との間に、例え
ば、リードのボンディング部１１やパッド（半導体チッ
プ搭載部）１２などといった、めっきを施す必要がある
個所のみが開口部４１から露出するように単位リードフ
レーム１０をセットし、この開口部４１にめっき液をノ
ズル５０から噴射して部分めっきを施している。 【０００４】一方、近年リードフレームを使用した半導
体装置は、更なる小型化が進んでおり、これら小型の半
導体装置においては、隣接する複数の半導体装置単位の
単位リードフレームを一括して樹脂封止し、その後、各
単位リードフレームの境界部分をタイバーに沿ってダイ
シングソーなどにより切断して、各半導体装置単位に分
離する製造方法が採用されている（ＭＡＰ＝Ｍｏｌｄ
Ａｒｒａｙ Ｐｒｏｃｅｓｓ）。 【０００５】このような半導体装置の製造方法において
は、導電性の帯状あるいは短冊状の材料に、複数の半導
体装置単位の単位リードフレーム１０を、図６に示すよ
うに、マトリックス状に形成し、各単位リードフレーム
にめっきを施した後、各半導体装置単位毎にそれぞれ半
導体チップを搭載してボンディングワイヤなどによって
リードフレームと電気的に接続し、半導体チップ搭載面
のみを樹脂封止している。 【０００６】この方法によれば、複数の半導体装置を一
括して樹脂封止できるため、樹脂封止工程が簡略化でき
ると共に、外形サイズが同じであれば、ひとつの樹脂封
止金型で多品種に対応でき、かつ従来と比較して大幅な
コストダウンを図ることができるといった利点がある。 【０００７】 【発明が解決しようとする課題】しかし、半導体装置の
小型化に伴って隣接する単位リードフレームのめっき領
域間の間隔が狭小となり、図７に示すように、隣接する
単位リードフレームに対応する位置に形成された開口部
４１の間隔が１.０ｍｍよりも小さくなると、めっき治
具の強度が不足するため、治具の作成ができない。 【０００８】よって従来は、めっき領域の間隔が狭小な
リードフレームに対して部分めっきを施すことはでき
ず、例えば、図８に破線を用いて示すように、複数の単
位リードフレーム１０全面にめっきを施すという方法を
用いらざるを得ない。前述したように、金属めっき材料
は高価であるため、このような方法ではコストがかかっ
てしまい、これが半導体装置の価格低減を妨げる一因と
なっていた。 【０００９】本発明では、めっき領域間の間隔が狭小な
複数の単位リードフレームに対して部分めっきを施すこ
とで金属めっき材料の消費量を抑制し、半導体装置の製
造コストを抑えることが可能なリードフレームの製造方
法を提供することを目的とする。 【００１０】 【課題を解決するための手段】本発明のリードフレーム
の製造方法では、個々の半導体装置に対応した単位リー
ドフレームをマトリックス状に形成してなるリードフレ
ームにめっきを施すリードフレームの製造方法におい
て、単位リードフレームに対応する位置に少なくとも１
個の単位リードフレームに対応する間隔を設けて形成さ
れた複数のマスクパターンを有し、かつマスクパターン
は、マスク毎に形成位置が相違するとともにリードフレ
ームにおける全ての単位リードフレームに対応させて形
成されている複数のマスクを用意し、各々のマスクを用
いて順次めっき工程を行うことにより、リードフレーム
におけるすべての単位リードフレームの所定の位置にめ
っきを施す。 【００１１】 【発明の実施の形態】以下、本発明に係わるリードフレ
ームの製造方法の実施の形態を図面を参照して詳細に説
明する。 【００１２】図１に示すように、本発明に関わる方法を
実施するための装置は、バックプレートホルダ２０及び
マスクプレート３０を有するめっき治具４０を備えてい
る。そして、マスクプレート３０には、Ａ、Ｂ、Ｃ、
Ｄ、４つの領域が設けられている。 【００１３】これらの領域には、図２に示すように、領
域Ａ、Ｂ、Ｃ、Ｄでめっきを施す単位リードフレームの
めっき領域のみがを露出するようにマスクパターン２
Ａ、２Ｂ、２Ｃ、２Ｄが形成された複数のマスクが連続
して配設されている。 【００１４】また、領域Ａでめっきが施されたユニット
は、領域Ｂに搬送されてめっきが施されるというよう
に、単位リードフレームのユニットを１ユニット分だけ
順次搬送するとともに、各領域毎にめっき液を噴射して
順次めっきを施すように構成されている。 【００１５】ここで、各領域で施されるめっきは、図５
を用いて従来技術の欄で先ほど述べたように、めっき治
具のバックプレートホルダに設けられた押さえゴムと、
マスクプレートに設けられたマスクゴムとの間に、めっ
きを施す必要がある個所のみがマスクパターンから露出
するように単位リードフレームをセットし、このマスク
パターンにめっき液をノズルから噴射してめっきを施し
ている。 【００１６】そして、領域Ａ、Ｂ、Ｃ、Ｄのすべてでめ
っきが施されることにより、マトリックス状に形成され
た単位リードフレームの１ユニット６０Ｕすべてに部分
めっきが施される。 【００１７】また、領域Ａ、Ｂ、Ｃ、Ｄのマスクパター
ン２は、各半導体装置単位のめっきが必要な領域、すな
わち、リード先端のボンディング部とパッドにのみめっ
きを施すことができるように形成されている。 【００１８】そして、領域Ａ、Ｂ、Ｃ、Ｄに設けられる
マスクパターン２Ａ、２Ｂ、２Ｃ、２Ｄは、重複して同
一の単位リードフレームが露出することはなく、また、
隣接する単位リードフレームのマスクパターンが異なる
マスクに形成され、マスクパターンは少なくとも単位リ
ードフレーム１つ分の間隔を空けて配設されている。 【００１９】従って、マスクパターン２間の距離が１ｍ
ｍ程度は確保されると共に、４つの領域すべてでめっき
が施されることにより、めっき領域間の間隔が狭小な単
位リードフレームのユニットすべてに部分めっきが施さ
れる。 【００２０】以下では、上述した装置を用いた本実施の
形態のリードフレームの製造方法について、図３に基づ
いて順に説明する。 【００２１】まず、図３(ａ)に示すように、銅系の帯状
薄板材料６０をエッチングして、複数の半導体装置単位
の単位リードフレーム１０がマトリックス状に形成され
たリードパターンを用意する。 【００２２】次に、図１に示すように、帯状材料６０を
バックプレートホルダ２０とマスクプレート３０との間
に、ユニット６０Ｕが領域に対応するようにセットす
る。 【００２３】ここでユニット６０Ｕに注目すると、ま
ず、領域Ａに対応してセットされたユニット６０Ｕは、
図３(ｂ)に示すように、領域Ａに形成されたマスクパタ
ーン２Ａに対応するめっき領域１−１にめっきが施され
る。 【００２４】続いてユニット６０Ｕは、１ユニット分だ
け搬送され、領域Ｂに対応する位置にセットされる。そ
して、図３(ｃ)に示すように、領域Ｂに形成された領域
Ａとは異なるマスクパターン２Ｂに対応するめっき領域
１−２にめっきが施される。 【００２５】この後引き続いて、領域Ａ、Ｂと同様に領
域Ｃ、Ｄにユニット６０Ｕが順次搬送され、図３(ｄ)及
び(ｅ)に示すようにめっきが施される。 【００２６】このように、領域Ａ、Ｂ、Ｃ、Ｄに単位リ
ードフレームのユニットを順次搬送すると共に、各領域
毎のマスクパターン２にめっき液を噴射して、順次めっ
きを施す。そして、これをマスクの数だけ（本実施の形
態では４回）繰り返すことにより、リードフレーム上に
マトリックス状に形成された単位リードフレームのすべ
てに部分めっきが施される。 【００２７】なお、リードフレームの材料は、銅系の材
料に限られるものではなく、鉄系合金など所望の材料を
適宜用いることが可能で、また、スタンピングにより形
状形成を行うこともできる。 【００２８】また、マスク（領域）の数は４つに限られ
るものではなく、めっき領域間の距離などに応じて、適
宜設定することができる。 【００２９】加えて、金属材料の特性やリードフレーム
を用いる環境など、必要に応じてマスクごとに異なる金
属材料を用いた部分めっきを施すように構成することも
できる。 【００３０】 【発明の効果】本発明のリードフレームの製造方法で
は、個々の半導体装置に対応した単位リードフレームを
マトリックス状に形成してなるリードフレームにめっき
を施すリードフレームの製造方法において、単位リード
フレームに対応する位置に少なくとも１個の単位リード
フレームに対応する間隔を設けて形成された複数のマス
クパターンを有し、かつマスクパターンは、マスク毎に
形成位置が相違するとともにリードフレームにおける全
ての単位リードフレームに対応させて形成されている複
数のマスクを用意し、各々のマスクを用いて順次めっき
工程を行うことにより、リードフレームにおけるすべて
の単位リードフレームの所定の位置にめっきを施す。 【００３１】このような構成を用いることにより、隣接
するリードパターン間の距離を十分に得ることができる
ため、マトリックス状に形成された隣接する単位リード
フレームのめっき領域間の距離に関係することなく、十
分な強度のめっき治具を形成することができるため、Ｍ
ＡＰ用のリードフレームなど、単位リードパターンのめ
っき領域の間隔が狭小な場合にも、めっき治具を用いて
部分めっきを施すことができる。 【００３２】また、隣接するめっき領域間の間隔に関係
することなく、部分めっきを行うことが可能なため、め
っき金属の使用量を抑え、コストを削減することができ
る。Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing a lead frame, and more particularly, to a lead frame formed in a matrix and subjecting each lead frame to partial plating. And a method for producing the same. 2. Description of the Related Art Usually, a lead frame is plated with a metal such as silver in order to improve the wire bonding property and the bonding property of a semiconductor chip. Since such a metal plating material is expensive, as shown in FIG. 4, the plating is applied only to necessary portions such as the bonding portions 11 and the pads 12 of the leads of the unit lead frame 10 of the semiconductor device. It is given. Here, as a method of partially plating, as shown in FIG. 5, a pressing rubber 21 provided on a back plate holder 20 of a plating jig 40 and a mask rubber 31 provided on a mask plate 30 are provided. In between, the unit lead frame 10 is set so that only the portions that need to be plated, such as the bonding portions 11 of the leads and the pads (semiconductor chip mounting portions) 12, are exposed from the openings 41. The plating solution is sprayed from the nozzle 50 into the opening 41 to perform partial plating. On the other hand, in recent years, semiconductor devices using lead frames have been further downsized. In these small semiconductor devices, unit lead frames of a plurality of adjacent semiconductor device units are collectively sealed with resin. Thereafter, a manufacturing method is employed in which the boundary portion of each unit lead frame is cut along a tie bar with a dicing saw or the like to separate each semiconductor device unit (MAP = Mold).
Array Process). In such a method of manufacturing a semiconductor device, unit lead frames 10 of a plurality of semiconductor device units are formed in a matrix shape on a conductive strip-like or strip-like material as shown in FIG. After plating on each unit lead frame, a semiconductor chip is mounted for each semiconductor device unit and electrically connected to the lead frame by bonding wires or the like, and only the semiconductor chip mounting surface is resin-sealed. According to this method, a plurality of semiconductor devices can be collectively resin-sealed, so that the resin-sealing process can be simplified, and if the external size is the same, a single resin-sealing mold can be used. There is an advantage that it is possible to cope with varieties and to achieve a significant cost reduction as compared with the related art. However, as the size of the semiconductor device is reduced, the distance between the plating regions of adjacent unit lead frames is reduced, and as shown in FIG. If the interval between the openings 41 formed at the corresponding positions is smaller than 1.0 mm, the strength of the plating jig is insufficient, so that the jig cannot be formed. Conventionally, it is not possible to apply partial plating to a lead frame having a small interval between plating regions. For example, as shown by using broken lines in FIG. Method must be used. As described above, since the metal plating material is expensive, such a method is costly, and this has been a factor that hinders the reduction in the price of the semiconductor device. According to the present invention, it is possible to suppress the consumption of the metal plating material and to reduce the manufacturing cost of the semiconductor device by partially plating a plurality of unit lead frames having a small interval between the plating regions. An object of the present invention is to provide a method for manufacturing a lead frame. [0010] In a method of manufacturing a lead frame according to the present invention, a lead frame is formed by plating a lead frame obtained by forming unit lead frames corresponding to individual semiconductor devices in a matrix. In the method, at least one at a position corresponding to the unit lead frame.
A plurality of mask patterns formed at intervals corresponding to the unit lead frames, and the mask patterns are formed at different formation positions for each mask and are formed corresponding to all the unit lead frames in the lead frame. A plurality of masks are prepared, and a plating process is sequentially performed using each mask, whereby plating is performed on predetermined positions of all unit lead frames in the lead frame. Hereinafter, an embodiment of a method for manufacturing a lead frame according to the present invention will be described in detail with reference to the drawings. As shown in FIG. 1, the apparatus for performing the method according to the present invention includes a plating jig 40 having a back plate holder 20 and a mask plate 30. Then, A, B, C,
D, four regions are provided. In these regions, as shown in FIG. 2, the mask pattern 2 is formed such that only the plating regions of the unit lead frames to be plated in the regions A, B, C and D are exposed.
A plurality of masks on which A, 2B, 2C, and 2D are formed are continuously arranged. Further, the units plated in the area A are transported to the area B and plated one by one, so that the units of the unit lead frame are sequentially transported by one unit. It is configured so that plating is performed sequentially by spraying a plating solution. Here, the plating applied in each region is shown in FIG.
As described earlier in the section of the prior art using the pressing rubber provided on the back plate holder of the plating jig,
A unit lead frame is set between the mask rubber provided on the mask plate and only those parts that need to be plated to be exposed from the mask pattern. ing. Then, plating is performed on all of the regions A, B, C, and D, whereby partial plating is performed on all the units 60U of the unit lead frame formed in a matrix. The mask patterns 2 in the regions A, B, C, and D are formed so that plating can be applied only to the regions requiring plating for each semiconductor device, that is, only to the bonding portions and pads at the tips of the leads. Have been. The mask patterns 2A, 2B, 2C, and 2D provided in the regions A, B, C, and D do not overlap and expose the same unit lead frame.
The mask patterns of adjacent unit lead frames are formed on different masks, and the mask patterns are arranged with a space of at least one unit lead frame. Therefore, the distance between the mask patterns 2 is 1 m.
m is ensured, and plating is performed in all four regions, so that partial plating is performed on all units of the unit lead frame having a small interval between the plating regions. Hereinafter, a method of manufacturing a lead frame according to the present embodiment using the above-described apparatus will be sequentially described with reference to FIG. First, as shown in FIG. 3A, a copper-based thin strip material 60 is etched to prepare a lead pattern in which a plurality of unit lead frames 10 for a plurality of semiconductor devices are formed in a matrix. Next, as shown in FIG. 1, the strip material 60 is set between the back plate holder 20 and the mask plate 30 so that the unit 60U corresponds to the area. Attention is paid to the unit 60U. First, the unit 60U set corresponding to the area A is:
As shown in FIG. 3B, plating is performed on the plating region 1-1 corresponding to the mask pattern 2A formed in the region A. Subsequently, the unit 60U is transported by one unit and set at a position corresponding to the area B. Then, as shown in FIG. 3C, plating is performed on the plating region 1-2 corresponding to the mask pattern 2B different from the region A formed in the region B. Subsequently, similarly to the areas A and B, the units 60U are sequentially transported to the areas C and D, and are plated as shown in FIGS. 3 (d) and 3 (e). As described above, the units of the unit lead frame are sequentially transported to the areas A, B, C, and D, and the plating is performed by spraying the plating solution onto the mask pattern 2 for each area. This is repeated by the number of masks (four times in the present embodiment), whereby partial plating is applied to all of the unit lead frames formed in a matrix on the lead frame. The material of the lead frame is not limited to a copper-based material, and a desired material such as an iron-based alloy can be appropriately used, and a shape can be formed by stamping. The number of masks (regions) is not limited to four, but can be set as appropriate according to the distance between the plating regions. In addition, partial plating using a different metal material for each mask may be performed as necessary, such as the characteristics of the metal material and the environment in which the lead frame is used. According to the method for manufacturing a lead frame of the present invention, the method for manufacturing a lead frame in which lead frames formed by forming unit lead frames corresponding to individual semiconductor devices in a matrix form are plated. A plurality of mask patterns are formed at a position corresponding to the lead frame with an interval corresponding to at least one unit lead frame, and the mask patterns are formed at different positions for each mask, and all the patterns in the lead frame are formed. A plurality of masks formed corresponding to the unit lead frame are prepared, and a plating process is sequentially performed using each mask, so that predetermined positions of all the unit lead frames in the lead frame are plated. By using such a configuration, a sufficient distance between adjacent lead patterns can be obtained, and therefore, regardless of the distance between the plating regions of adjacent unit lead frames formed in a matrix. , A plating jig having sufficient strength can be formed.
Even when the interval between the plating regions of the unit lead pattern is narrow, such as a lead frame for an AP, partial plating can be performed using a plating jig. Further, since partial plating can be performed irrespective of the interval between adjacent plating regions, the amount of plating metal used can be suppressed, and the cost can be reduced.

【図面の簡単な説明】 【図１】本発明におけるめっき治具の一実施の形態を示
す斜視図 【図２】第１の実施の形態におけるマスクを示す平面図 【図３】第１の実施の形態におけるリードフレームの製
造方法を示す平面図 【図４】部分めっきを施したリードフレームを示す平面
図 【図５】部分めっき方法を示す断面図 【図６】マトリックス状に形成された単位リードフレー
ムの構成を示す平面図 【図７】複数の半導体装置単位のリードフレームに部分
めっきを施すことが可能なマスクを示す平面図 【図８】リードフレーム全体にめっきを施した構成を示
す平面図 【符号の説明】 １…めっき領域 ２…マスクパターン １０…単位リードフレーム １１…ボンディング部 １２…パッド １３…めっき領域 ２０…バックプレートホルダ ２１…シール材 ３０…マスクプレート ３１…部分めっきシール材 ４０…めっき治具 ４１…開口部 ５０…ノズル ６０…材料 ６０Ｕ…ユニットBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing an embodiment of a plating jig according to the present invention. FIG. 2 is a plan view showing a mask according to the first embodiment. FIG. FIG. 4 is a plan view showing a method of manufacturing a lead frame according to the embodiment. FIG. 4 is a plan view showing a lead frame that has been partially plated. FIG. 5 is a sectional view showing a method of partial plating. FIG. 6 is a unit lead formed in a matrix. FIG. 7 is a plan view showing a mask capable of partially plating a lead frame for a plurality of semiconductor devices; FIG. 8 is a plan view showing a configuration in which the entire lead frame is plated; [Description of Signs] 1 ... Plating area 2 ... Mask pattern 10 ... Unit lead frame 11 ... Bonding part 12 ... Pad 13 ... Plating area 20 ... Back plate holder 21 ... Seal material 30 Mask plate 31 ... partial plating sealant 40 ... plating jig 41 ... opening 50 ... nozzle 60 ... materials 60U ... Unit

Claims (1)

【特許請求の範囲】 【請求項１】 個々の半導体装置に対応した単位リード
フレームをマトリックス状に形成してなるリードフレー
ムにめっきを施すリードフレームの製造方法において、 前記単位リードフレームに対応する位置に少なくとも１
個の単位リードフレームに対応する間隔を設けて形成さ
れた複数のマスクパターンを有し、かつ前記マスクパタ
ーンは、マスク毎に形成位置が相違するとともに前記リ
ードフレームにおける全ての前記単位リードフレームに
対応させて形成されている複数のマスクを用意し、 前記各々のマスクを用いて順次めっき工程を行うことに
より、前記リードフレームにおけるすべての前記単位リ
ードフレームの所定の位置にめっきを施すことを特徴と
するリードフレームの製造方法。Claims: 1. A lead frame manufacturing method for plating a lead frame in which unit lead frames corresponding to individual semiconductor devices are formed in a matrix, wherein a position corresponding to the unit lead frame is provided. At least one
A plurality of mask patterns formed at intervals corresponding to the unit lead frames, and the mask patterns have different formation positions for each mask and correspond to all the unit lead frames in the lead frame. By preparing a plurality of masks formed by performing, by sequentially performing a plating process using the respective masks, plating is performed on predetermined positions of all the unit lead frames in the lead frame. Lead frame manufacturing method.