JP2003124307A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP2003124307A JP2003124307A JP2001316346A JP2001316346A JP2003124307A JP 2003124307 A JP2003124307 A JP 2003124307A JP 2001316346 A JP2001316346 A JP 2001316346A JP 2001316346 A JP2001316346 A JP 2001316346A JP 2003124307 A JP2003124307 A JP 2003124307A
- Authority
- JP
- Japan
- Prior art keywords
- carbon
- silicon oxide
- oxide film
- film
- containing silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、炭素含有シリコン
酸化膜に埋め込まれた金属配線を有する半導体装置及び
その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a metal wiring embedded in a carbon-containing silicon oxide film and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、半導体集積回路の高集積化に伴っ
て配線間隔が小さくなってきており、これに伴って、配
線間に生じる寄生容量が増大してきている。高速動作が
必要な半導体集積回路では配線間の寄生容量を小さくす
ることが必要である。2. Description of the Related Art In recent years, wiring intervals have become smaller with higher integration of semiconductor integrated circuits, and along with this, the parasitic capacitance generated between wirings has increased. In a semiconductor integrated circuit that requires high-speed operation, it is necessary to reduce the parasitic capacitance between wirings.
【０００３】そこで、配線間の寄生容量を低減させるべ
く、配線が埋め込まれる層間絶縁膜の比誘電率を低減さ
せる方法が提案されており、層間絶縁膜としては、シリ
コン酸化膜（比誘電率：３．９〜４．２）よりも比誘電
率が低い、フッ素含有シリコン酸化膜（比誘電率：３．
５〜３．８）又は炭素含有シリコン酸化膜（比誘電率：
２．８程度）を用いる技術が提案されている。Therefore, in order to reduce the parasitic capacitance between the wirings, a method of reducing the relative dielectric constant of the interlayer insulating film in which the wirings are embedded has been proposed. As the interlayer insulating film, a silicon oxide film (relative dielectric constant: Fluorine-containing silicon oxide film having a relative dielectric constant lower than that of 3.9 to 4.2) (relative dielectric constant: 3.
5 to 3.8) or a carbon-containing silicon oxide film (relative dielectric constant:
2.8) has been proposed.
【０００４】炭素含有シリコン酸化膜は、炭素を体積が
大きいアルキル基又はフェニル基の形でシリコン酸化膜
中に取り込むことによりシリコン酸化膜の密度を低減
し、これによって、比誘電率の低減を図っている。この
場合、炭素含有シリコン酸化膜中の炭素含有量を２０ａ
ｔｍ％程度に設定することにより、２．８程度の比誘電
率を実現している。The carbon-containing silicon oxide film reduces the density of the silicon oxide film by incorporating carbon into the silicon oxide film in the form of a large volume alkyl group or phenyl group, thereby reducing the relative dielectric constant. ing. In this case, the carbon content in the carbon-containing silicon oxide film should be 20a.
By setting it to about tm%, a relative dielectric constant of about 2.8 is realized.
【０００５】以下、炭素含有シリコン酸化膜に埋め込ま
れた金属配線を有する従来の半導体装置について、図７
を参照しながら説明する。Hereinafter, a conventional semiconductor device having a metal wiring embedded in a carbon-containing silicon oxide film will be described with reference to FIG.
Will be described with reference to.
【０００６】図７に示すように、シリコン基板よりなる
半導体基板１の上にシリコン酸化膜よりなる第１の絶縁
膜２が形成され、該第１の絶縁膜２の上に炭素濃度が２
０ａｔｍ％である炭素含有シリコン酸化膜３が形成され
ている。炭素含有シリコン酸化膜３には、タンタルナイ
トライド膜よりなるバリア層４ａと銅膜４ｂとからなる
金属配線４が埋め込まれており、金属配線４及び炭素含
有シリコン酸化膜３の上にはシリコン窒化膜よりなる第
２の絶縁膜５が形成されている。尚、シリコン窒化膜よ
りなる第２の絶縁膜５は、金属配線４を構成する銅膜４
ｂの拡散を防止するために設けられている。As shown in FIG. 7, a first insulating film 2 made of a silicon oxide film is formed on a semiconductor substrate 1 made of a silicon substrate, and a carbon concentration of 2 is formed on the first insulating film 2.
A carbon-containing silicon oxide film 3 of 0 atm% is formed. A metal wiring 4 made of a barrier layer 4a made of a tantalum nitride film and a copper film 4b is embedded in the carbon-containing silicon oxide film 3, and a silicon nitride film is formed on the metal wiring 4 and the carbon-containing silicon oxide film 3. A second insulating film 5 made of a film is formed. The second insulating film 5 made of a silicon nitride film is the copper film 4 forming the metal wiring 4.
It is provided to prevent diffusion of b.
【０００７】以下、図７に示した従来の半導体装置の製
造方法について図８（ａ）〜（ｃ）及び図９（ａ）、
（ｂ）を参照しながら説明する。Hereinafter, the manufacturing method of the conventional semiconductor device shown in FIG. 7 will be described with reference to FIGS. 8 (a) to 8 (c) and FIG. 9 (a).
Description will be given with reference to (b).
【０００８】まず、図８（ａ）に示すように、プラズマ
ＣＶＤ法によりシリコン基板よりなる半導体基板１の上
に３００ｎｍの厚さを有するシリコン酸化膜よりなる第
１の絶縁膜２を堆積した後、プラズマＣＶＤ法により第
１の絶縁膜２の上に３００ｎｍの厚さを有する炭素含有
シリコン酸化膜３を堆積し、その後、プラズマＣＶＤ法
により炭素含有シリコン酸化膜３の上に５０ｎｍの厚さ
を有するシリコン酸窒化膜よりなる無機反射防止膜６を
堆積する。First, as shown in FIG. 8A, after depositing a first insulating film 2 made of a silicon oxide film having a thickness of 300 nm on a semiconductor substrate 1 made of a silicon substrate by a plasma CVD method. Then, a carbon-containing silicon oxide film 3 having a thickness of 300 nm is deposited on the first insulating film 2 by the plasma CVD method, and then a 50 nm thickness is formed on the carbon-containing silicon oxide film 3 by the plasma CVD method. The inorganic antireflection film 6 made of the silicon oxynitride film is deposited.
【０００９】次に、レジストパターンをマスクにして無
機反射防止膜６及び炭素含有シリコン酸化膜３に対して
エッチングを行なって、図８（ｂ）に示すように、無機
反射防止膜６及び炭素含有シリコン酸化膜３に配線溝７
を形成する。Next, the inorganic antireflection film 6 and the carbon-containing silicon oxide film 3 are etched by using the resist pattern as a mask, and as shown in FIG. 8B, the inorganic antireflection film 6 and the carbon-containing silicon oxide film 3 are contained. Wiring groove 7 in silicon oxide film 3
To form.
【００１０】次に、図８（ｃ）に示すように、スパッタ
リング法により配線溝７の側部及び底部並びに無機反射
防止膜６の上にタンタルナイトライド膜よりなるバリア
層４ａを堆積した後、電解メッキ法によりバリア層４ａ
の上に銅膜４ｂを堆積する。Next, as shown in FIG. 8C, a barrier layer 4a made of a tantalum nitride film is deposited on the side and bottom portions of the wiring groove 7 and the inorganic antireflection film 6 by a sputtering method, and then, Barrier layer 4a by electrolytic plating method
A copper film 4b is deposited on the above.
【００１１】次に、ＣＭＰ法により、銅膜４ｂ及びバリ
ア層４ａにおける炭素含有シリコン酸化膜３の上に存在
する部分並びに無機反射防止膜６を除去して、図９
（ａ）に示すように、バリア層４ａ及び銅膜４ｂよりな
る金属配線４を形成する。Next, the portions of the copper film 4b and the barrier layer 4a existing on the carbon-containing silicon oxide film 3 and the inorganic antireflection film 6 are removed by the CMP method.
As shown in (a), the metal wiring 4 including the barrier layer 4a and the copper film 4b is formed.
【００１２】次に、図９（ｂ）に示すように、プラズマ
ＣＶＤ法により、金属配線４及び炭素含有シリコン酸化
膜３の上に５０ｎｍの厚さを有するシリコン窒化膜より
なる第２の絶縁膜５を堆積する。Next, as shown in FIG. 9B, a second insulating film made of a silicon nitride film having a thickness of 50 nm is formed on the metal wiring 4 and the carbon-containing silicon oxide film 3 by the plasma CVD method. 5 is deposited.
【００１３】図１０は、図７のＹ−Ｙ’線における膜中
の炭素濃度の分布を示しており、炭素含有シリコン酸化
膜３の炭素濃度はＹａからＹｂに至るまで２０ａｔｍ％
である。FIG. 10 shows the distribution of carbon concentration in the film along the line YY 'in FIG. 7. The carbon concentration of the carbon-containing silicon oxide film 3 is 20 atm% from Ya to Yb.
Is.
【００１４】[0014]
【発明が解決しようとする課題】ところで、炭素含有シ
リコン酸化膜３と拡散防止膜５との密着性が良くないた
め、後工程において拡散防止膜５が炭素含有シリコン酸
化膜３から剥がれるという問題がある。However, since the adhesion between the carbon-containing silicon oxide film 3 and the diffusion preventive film 5 is not good, there is a problem that the diffusion preventive film 5 is peeled off from the carbon-containing silicon oxide film 3 in a later step. is there.
【００１５】また、炭素含有シリコン酸化膜３と無機反
射防止膜６との密着性が良くないため、ＣＭＰ工程にお
いて、無機反射防止膜６が炭素含有シリコン酸化膜３か
ら剥がれ落ちてしまうという問題がある。ＣＭＰ工程に
おいて無機反射防止膜６が剥がれ落ちると、銅膜４ｂ及
び炭素含有シリコン酸化膜３よりも硬い性質を有する、
無機反射防止膜６を構成するシリコン酸窒化膜の破片又
はバリア層４ａを構成するタンタルナイトライド膜の破
片が銅膜４ｂ又は炭素含有シリコン酸化膜３の表面にス
クラッチを発生させてしまう。銅膜４ｂの表面にスクラ
ッチが発生すると欠陥密度の低い金属配線４を形成する
ことができず、また、炭素含有シリコン酸化膜３の表面
にスクラッチが発生すると該スクラッチに埋め込まれる
銅の粉粒を介して隣り合う金属配線４同士が短絡してし
まう。Further, since the adhesion between the carbon-containing silicon oxide film 3 and the inorganic antireflection film 6 is not good, the inorganic antireflection film 6 is peeled off from the carbon-containing silicon oxide film 3 in the CMP process. is there. When the inorganic antireflection film 6 is peeled off in the CMP step, it has a harder property than the copper film 4b and the carbon-containing silicon oxide film 3.
Fragments of the silicon oxynitride film forming the inorganic antireflection film 6 or fragments of the tantalum nitride film forming the barrier layer 4a cause scratches on the surface of the copper film 4b or the carbon-containing silicon oxide film 3. If scratches are generated on the surface of the copper film 4b, the metal wiring 4 having a low defect density cannot be formed, and if scratches are generated on the surface of the carbon-containing silicon oxide film 3, the copper powder particles embedded in the scratches are removed. The adjacent metal wirings 4 are short-circuited with each other.
【００１６】前記に鑑み、本発明は、炭素含有シリコン
酸化膜と、該炭素含有シリコン酸化膜の上に形成される
絶縁膜、例えばシリコン酸窒化膜よりなる無機反射防止
膜又はシリコン窒化膜よりなる拡散防止膜との密着性を
向上させることを目的とする。In view of the above, the present invention comprises a carbon-containing silicon oxide film and an insulating film formed on the carbon-containing silicon oxide film, for example, an inorganic antireflection film or a silicon nitride film made of a silicon oxynitride film. The purpose is to improve the adhesion to the diffusion barrier film.
【００１７】[0017]
【課題を解決するための手段】前記の目的を達成するた
め、本件発明者は、炭素含有シリコン酸膜と、シリコン
酸窒化膜又はシリコン窒化膜との密着性が良くない理由
について検討を加えた結果、密着性が良くないのは炭素
含有シリコン酸化膜に含まれる炭素に原因があると判断
した。In order to achieve the above-mentioned object, the present inventor examined the reason why the adhesion between the carbon-containing silicon oxide film and the silicon oxynitride film or the silicon nitride film is not good. As a result, it was determined that the poor adhesion was due to carbon contained in the carbon-containing silicon oxide film.
【００１８】そこで、種々の炭素濃度を有する炭素含有
シリコン酸化膜の上にシリコン酸窒化膜を堆積し、炭素
含有シリコン酸化膜中の炭素濃度と、シリコン酸窒化膜
と炭素含有シリコン酸化膜との密着強度及びＣＭＰ工程
でのシリコン酸化膜の膜剥がれの有無との関係について
実験を行なった結果、図１１に示すようなデータを得
た。Therefore, a silicon oxynitride film is deposited on the carbon-containing silicon oxide film having various carbon concentrations, and the carbon concentration in the carbon-containing silicon oxide film and the silicon oxynitride film and the carbon-containing silicon oxide film are compared. As a result of an experiment conducted on the relationship between the adhesion strength and the presence or absence of film peeling of the silicon oxide film in the CMP process, the data shown in FIG. 11 were obtained.
【００１９】図１１において、○印は膜剥がれが起きな
かったケースを示し、△印は膜剥がれが起きたケースを
示している。In FIG. 11, the ◯ mark shows the case where the film peeling did not occur, and the Δ mark shows the case where the film peeling occurred.
【００２０】図１１から、炭素含有シリコン酸化膜中の
炭素濃度が１ａｔｍ％以下であれば、シリコン酸窒化膜
は炭素含有シリコン酸化膜から剥がれないことが分か
る。尚、シリコン窒化膜はシリコン酸窒化膜と膜質が似
ているため、シリコン酸窒化膜に代えて、シリコン窒化
膜が用いられる場合でも、炭素含有シリコン酸化膜中の
炭素濃度が１ａｔｍ％以下であれば、膜剥がれは起こら
ないと考えられる。From FIG. 11, it can be seen that the silicon oxynitride film does not peel off from the carbon-containing silicon oxide film when the carbon concentration in the carbon-containing silicon oxide film is 1 atm% or less. Since the silicon nitride film has a film quality similar to that of the silicon oxynitride film, even if a silicon nitride film is used instead of the silicon oxynitride film, the carbon concentration in the carbon-containing silicon oxide film should be 1 atm% or less. Therefore, it is considered that the film peeling does not occur.
【００２１】ところで、炭素含有シリコン酸化膜の炭素
濃度を１ａｔｍ％以下にすると、膜剥がれは起こらない
が、比誘電率が炭素を含有しないシリコン酸化膜と同程
度に高くなってしまう。When the carbon concentration of the carbon-containing silicon oxide film is 1 atm% or less, film peeling does not occur, but the relative dielectric constant becomes as high as that of the silicon oxide film containing no carbon.
【００２２】そこで、膜剥がれの有無と直接に関係する
炭素含有シリコン酸化膜の表面層の炭素濃度のみを１ａ
ｔｍ％以下に設定すれば、低い比誘電率を保持したまま
密着性を向上させることができる。本発明は前述の知見
に基づいてなされたものである。Therefore, only the carbon concentration of the surface layer of the carbon-containing silicon oxide film, which is directly related to the presence or absence of film peeling, is 1a.
When it is set to tm% or less, the adhesion can be improved while keeping the low relative dielectric constant. The present invention has been made based on the above findings.
【００２３】具体的には、本発明に係る半導体装置は、
基板上に形成された炭素含有シリコン酸化膜と、炭素含
有シリコン酸化膜に埋め込まれた金属配線と、炭素含有
シリコン酸化膜及び金属配線の上に形成された絶縁膜と
を備え、炭素含有シリコン酸化膜は、炭素濃度が１ａｔ
ｍ％以下である表面層を有している。Specifically, the semiconductor device according to the present invention is
A carbon-containing silicon oxide film formed on a substrate, a metal wiring embedded in the carbon-containing silicon oxide film, and an insulating film formed on the carbon-containing silicon oxide film and the metal wiring are provided. The film has a carbon concentration of 1 at
It has a surface layer of not more than m%.
【００２４】本発明に係る半導体装置によると、絶縁膜
は、炭素含有シリコン酸化膜の表面部に形成され炭素濃
度が１ａｔｍ％以下である表面層と接しているため、絶
縁膜と炭素含有シリコン酸化膜との密着性が向上してい
る。According to the semiconductor device of the present invention, the insulating film is in contact with the surface layer formed on the surface of the carbon-containing silicon oxide film and having a carbon concentration of 1 atm% or less. Adhesion with the film is improved.
【００２５】また、炭素含有シリコン酸化膜における表
面層を除く領域つまり大部分の領域の炭素濃度は従来と
同様に設定できるので、炭素含有シリコン酸化膜の比誘
電率を低く抑えて、金属配線同士の間の寄生容量を低減
することができる。Further, since the carbon concentration in the region excluding the surface layer of the carbon-containing silicon oxide film, that is, in most of the region, can be set in the same manner as in the conventional case, the relative dielectric constant of the carbon-containing silicon oxide film can be suppressed to a low level so that metal wirings can be connected to each other. The parasitic capacitance between the two can be reduced.
【００２６】本発明に係る半導体装置の製造方法は、基
板上に、炭素濃度が１ａｔｍ％以下である表面層を有す
る炭素含有シリコン酸化膜を形成する第１の工程と、炭
素含有シリコン酸化膜に配線溝を形成する第２の工程
と、炭素含有シリコン酸化膜の上に金属膜を配線溝が充
填されるように堆積する第３の工程と、金属膜における
炭素含有シリコン酸化膜の上に存在する部分をＣＭＰ法
により除去して、炭素含有シリコン酸化膜に埋め込まれ
た金属配線を形成する第４の工程と、炭素含有シリコン
酸化膜及び金属配線の上に絶縁膜を形成する第５の工程
とを備えている。The method of manufacturing a semiconductor device according to the present invention comprises a first step of forming a carbon-containing silicon oxide film having a surface layer having a carbon concentration of 1 atm% or less on a substrate, and a carbon-containing silicon oxide film. A second step of forming a wiring groove, a third step of depositing a metal film on the carbon-containing silicon oxide film so as to fill the wiring groove, and a step of forming a metal film on the carbon-containing silicon oxide film in the metal film. The fourth step of forming a metal wiring embedded in the carbon-containing silicon oxide film by removing the portion to be covered by the CMP method and the fifth step of forming an insulating film on the carbon-containing silicon oxide film and the metal wiring. It has and.
【００２７】本発明に係る半導体装置の製造方法による
と、炭素濃度が１ａｔｍ％以下である表面層を有する炭
素含有シリコン酸化膜を形成するため、該炭素含有シリ
コン酸化膜の密着性は向上している。このため、ＣＭＰ
法により金属膜における炭素含有シリコン酸化膜の上に
存在する部分を除去する工程において、炭素含有シリコ
ン酸化膜の上に堆積されている膜は剥がれ難いので、Ｃ
ＭＰ工程において炭素含有シリコン酸化膜の表面にスク
ラッチが発生し難い。According to the method of manufacturing a semiconductor device of the present invention, since the carbon-containing silicon oxide film having the surface layer having the carbon concentration of 1 atm% or less is formed, the adhesion of the carbon-containing silicon oxide film is improved. There is. Therefore, CMP
In the step of removing the portion of the metal film existing on the carbon-containing silicon oxide film by the method, the film deposited on the carbon-containing silicon oxide film is difficult to peel off.
Scratches are unlikely to occur on the surface of the carbon-containing silicon oxide film in the MP process.
【００２８】また、絶縁膜は炭素濃度が１ａｔｍ％以下
である表面層の上に形成されるため、絶縁膜と炭素含有
シリコン酸化膜との密着性が向上するので、後工程にお
いて絶縁層が炭素含有シリコン酸化膜から剥がれる事態
を防止することができる。Further, since the insulating film is formed on the surface layer having a carbon concentration of 1 atm% or less, the adhesion between the insulating film and the carbon-containing silicon oxide film is improved. It is possible to prevent the silicon oxide film from being peeled off.
【００２９】本発明に係る半導体装置の製造方法は、第
１の工程と第２の工程との間に、炭素含有シリコン酸化
膜の上に無機材料よりなる反射防止膜を形成する工程を
さらに備え、第２の工程は、反射防止膜及び炭素含有シ
リコン酸化膜に配線溝を形成する工程を含み、第３の工
程は、反射防止膜の上に金属膜を堆積する工程を含み、
第４の工程は、金属膜における炭素含有シリコン酸化膜
の上に存在する部分及び反射防止膜をＣＭＰ法により除
去する工程を含むことが好ましい。The method of manufacturing a semiconductor device according to the present invention further comprises a step of forming an antireflection film made of an inorganic material on the carbon-containing silicon oxide film between the first step and the second step. The second step includes a step of forming a wiring groove in the antireflection film and the carbon-containing silicon oxide film, and the third step includes a step of depositing a metal film on the antireflection film,
It is preferable that the fourth step includes a step of removing the portion of the metal film existing on the carbon-containing silicon oxide film and the antireflection film by the CMP method.
【００３０】このようにすると、炭素含有シリコン酸化
膜と反射防止膜との密着性が優れているため、ＣＭＰ法
により、金属膜における炭素含有シリコン酸化膜の上に
存在する部分及び反射防止膜を除去する際に、反射防止
膜の破片が金属配線又は炭素含有シリコン酸化膜の表面
にスクラッチを発生させないので、欠陥密度の低い金属
配線を得ることができると共に、隣り合う金属配線同士
が短絡する事態を防止することができる。By doing so, the adhesion between the carbon-containing silicon oxide film and the antireflection film is excellent. Therefore, the portion of the metal film existing on the carbon-containing silicon oxide film and the antireflection film are formed by the CMP method. When removing, the fragments of the antireflection film do not generate scratches on the surface of the metal wiring or the carbon-containing silicon oxide film, so that a metal wiring with a low defect density can be obtained and adjacent metal wirings are short-circuited. Can be prevented.
【００３１】本発明に係る半導体装置の製造方法は、第
２の工程と第３の工程との間に、配線溝の底部及び側部
にバリア層を形成する工程をさらに備え、第３の工程
は、バリア層の上に金属膜を堆積する工程を含み、第４
の工程は、金属膜及びバリア層における炭素含有シリコ
ン酸化膜の上に存在する部分をＣＭＰ法により除去する
工程を含むことが好ましい。The method for manufacturing a semiconductor device according to the present invention further comprises a step of forming a barrier layer on the bottom and side portions of the wiring groove between the second step and the third step, and the third step. Includes depositing a metal film on the barrier layer, and
The step (2) preferably includes a step of removing a portion of the metal film and the barrier layer existing on the carbon-containing silicon oxide film by the CMP method.
【００３２】このようにすると、ＣＭＰ法により、金属
膜及びバリア層における炭素含有シリコン酸化膜の上に
存在する部分を除去する際に、バリア層の破片が金属配
線又は炭素含有シリコン酸化膜の表面にスクラッチを発
生させないので、欠陥密度の低い金属配線を得ることが
できると共に、隣り合う金属配線同士が短絡する事態を
防止することができる。In this way, when the metal film and the portion of the barrier layer existing on the carbon-containing silicon oxide film are removed by the CMP method, the fragments of the barrier layer cause the metal wiring or the carbon-containing silicon oxide film to surface. Since scratches are not generated, it is possible to obtain a metal wiring having a low defect density and prevent a situation where adjacent metal wirings are short-circuited.
【００３３】本発明に係る半導体装置の製造方法におい
て、第１の工程は、炭素を含む原料ガスを用いるＣＶＤ
法により炭素含有シリコン酸化膜における表面層を除く
領域を堆積する工程と、原料ガスに含まれる炭素の量を
徐々に低減しながら行なうＣＶＤ法により表面層を堆積
する工程とを含むことが好ましい。In the method of manufacturing a semiconductor device according to the present invention, the first step is CVD using a raw material gas containing carbon.
It is preferable to include a step of depositing a region excluding the surface layer of the carbon-containing silicon oxide film by a CVD method and a step of depositing the surface layer by a CVD method performed while gradually reducing the amount of carbon contained in the source gas.
【００３４】このようにすると、炭素含有シリコン酸化
膜の表面部に、炭素濃度が１ａｔｍ％以下である表面層
を確実に形成することができる。By doing so, a surface layer having a carbon concentration of 1 atm% or less can be reliably formed on the surface portion of the carbon-containing silicon oxide film.
【００３５】本発明に係る半導体装置の製造方法におい
て、第１の工程は、炭素含有シリコン酸化膜を堆積した
後、炭素含有シリコン酸化膜に対して脱炭素処理を行な
うことにより表面層を形成する工程を含むことが好まし
い。In the method of manufacturing a semiconductor device according to the present invention, the first step is to deposit a carbon-containing silicon oxide film and then perform a decarbonization treatment on the carbon-containing silicon oxide film to form a surface layer. It is preferable to include a step.
【００３６】このようにすると、炭素含有シリコン酸化
膜の表面部に、炭素濃度が１ａｔｍ％以下である表面層
を確実に形成することができる。By doing so, a surface layer having a carbon concentration of 1 atm% or less can be reliably formed on the surface portion of the carbon-containing silicon oxide film.
【００３７】この場合、脱炭素処理は、炭素含有シリコ
ン酸化膜に、酸素を含むガス又は窒素を含むガスよりな
るプラズマを照射する工程を含むことが好ましい。In this case, it is preferable that the decarbonization process includes a step of irradiating the carbon-containing silicon oxide film with plasma of a gas containing oxygen or a gas containing nitrogen.
【００３８】このようにすると、炭素含有シリコン酸化
膜の表面部から炭素成分を除去して、炭素濃度が１ａｔ
ｍ％以下である表面層を確実に形成することができる。By doing so, the carbon component is removed from the surface portion of the carbon-containing silicon oxide film, and the carbon concentration becomes 1 at.
It is possible to reliably form the surface layer having a content of m% or less.
【００３９】[0039]
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態に係る半導体装置について、図１を参照しな
がら説明する。(First Embodiment) First Embodiment of the Present Invention
The semiconductor device according to the embodiment will be described with reference to FIG.
【００４０】図１に示すように、シリコン基板よりなる
半導体基板１０の上にシリコン酸化膜よりなる第１の絶
縁膜１１が形成され、該第１の絶縁膜１１の上に炭素含
有シリコン酸化膜１２が形成されている。炭素含有シリ
コン酸化膜１２は、例えば２０ａｔｍ％の炭素濃度を有
していると共に、炭素濃度が１ａｔｍ％以下であって最
表面からの深さが５０ｎｍである表面層１２ａを有して
いる。As shown in FIG. 1, a first insulating film 11 made of a silicon oxide film is formed on a semiconductor substrate 10 made of a silicon substrate, and a carbon-containing silicon oxide film is formed on the first insulating film 11. 12 are formed. The carbon-containing silicon oxide film 12 has, for example, a carbon concentration of 20 atm% and a surface layer 12a having a carbon concentration of 1 atm% or less and a depth from the outermost surface of 50 nm.
【００４１】炭素含有シリコン酸化膜１２には、タンタ
ルナイトライド膜よりなるバリア層１３ａと銅膜１３ｂ
とからなる金属配線１３が埋め込まれており、金属配線
１３及び炭素含有シリコン酸化膜１２の上にはシリコン
窒化膜よりなる第２の絶縁膜１４が形成されている。The carbon-containing silicon oxide film 12 has a barrier layer 13a made of a tantalum nitride film and a copper film 13b.
A metal wiring 13 composed of is embedded, and a second insulating film 14 made of a silicon nitride film is formed on the metal wiring 13 and the carbon-containing silicon oxide film 12.
【００４２】尚、バリア層１３ａは、銅膜１３ｂの炭素
含有シリコン酸化膜１２への拡散を防止すると共に銅膜
１３ｂと炭素含有シリコン酸化膜１２との密着性を向上
させるために設けられており、また、シリコン窒化膜よ
りなる第２の絶縁膜１４は、銅膜１３ｂの上層の絶縁膜
への拡散を防止するために設けられている。The barrier layer 13a is provided to prevent the copper film 13b from diffusing into the carbon-containing silicon oxide film 12 and to improve the adhesion between the copper film 13b and the carbon-containing silicon oxide film 12. The second insulating film 14 made of a silicon nitride film is provided to prevent diffusion of the upper layer of the copper film 13b into the insulating film.
【００４３】図２は、図１のＸ−Ｘ’線における膜中の
炭素濃度の分布を示しており、炭素含有シリコン酸化膜
１２における表面層１２ａを除く領域の炭素濃度は２０
ａｔｍ％であると共に、表面層１２ａの炭素濃度は、基
板側が約１ａｔｍ％であって表面に向かって徐々に低下
し、最表面では約０ａｔｍ％である。FIG. 2 shows the distribution of carbon concentration in the film along the line XX ′ in FIG. 1, and the carbon concentration in the region of the carbon-containing silicon oxide film 12 excluding the surface layer 12a is 20.
The carbon concentration of the surface layer 12a is about 1 atm% on the substrate side and gradually decreases toward the surface, and about 0 atm% on the outermost surface.
【００４４】第１の実施形態によると、炭素含有シリコ
ン酸化膜１２は炭素濃度が１ａｔｍ％以下である表面層
１２ａを有しており、第２の絶縁膜１４は表面層１２ａ
と接しているため、第２の絶縁膜１４と炭素含有シリコ
ン酸化膜１２との密着性が向上している。According to the first embodiment, the carbon-containing silicon oxide film 12 has a surface layer 12a having a carbon concentration of 1 atm% or less, and the second insulating film 14 has a surface layer 12a.
Since the second insulating film 14 and the carbon-containing silicon oxide film 12 are in contact with each other, the adhesion is improved.
【００４５】また、炭素含有シリコン酸化膜１２におけ
る表面層１２ａを除く領域つまり大部分の領域の炭素濃
度は２０ａｔｍ％であるから、炭素含有シリコン酸化膜
１２の比誘電率は２．８程度であって、金属配線１３同
士の間の寄生容量の低減は確保されている。Further, since the carbon concentration in the region of the carbon-containing silicon oxide film 12 excluding the surface layer 12a, that is, most of the region, is 20 atm%, the relative permittivity of the carbon-containing silicon oxide film 12 is about 2.8. Thus, reduction of the parasitic capacitance between the metal wirings 13 is ensured.
【００４６】尚、炭素含有シリコン酸化膜１２における
表面層１２ａを除く領域の炭素濃度としては、２０ａｔ
ｍ％でなくてもよいが、比誘電率を低くするためには、
１０ａｔｍ％程度以上であることが好ましく、また炭素
含有シリコン酸化膜１２が多孔質膜である場合には、７
〜８ａｔｍ％程度であってもよい。The carbon concentration in the region of the carbon-containing silicon oxide film 12 excluding the surface layer 12a is 20 at.
However, in order to lower the relative dielectric constant,
It is preferably about 10 atm% or more, and 7 when the carbon-containing silicon oxide film 12 is a porous film.
It may be about 8 atm%.
【００４７】（第２の実施形態）以下、本発明の第２の
実施形態として、第１の実施形態に係る半導体装置の第
１の製造方法について、図３（ａ）〜（ｃ）及び図４
（ａ）、（ｂ）を参照しながら説明する。(Second Embodiment) Hereinafter, as a second embodiment of the present invention, a first method of manufacturing a semiconductor device according to the first embodiment will be described with reference to FIGS. Four
A description will be given with reference to (a) and (b).
【００４８】まず、図３（ａ）に示すように、プラズマ
ＣＶＤ法により、シリコン基板よりなる半導体基板１０
の上に３００ｎｍの厚さを有するシリコン酸化膜よりな
る第１の絶縁膜１１を堆積する。First, as shown in FIG. 3A, a semiconductor substrate 10 made of a silicon substrate is formed by a plasma CVD method.
A first insulating film 11 made of a silicon oxide film having a thickness of 300 nm is deposited on the above.
【００４９】次に、第１の絶縁膜１１の上に、プラズマ
ＣＶＤ法により、表面層１２ａを除く領域の炭素濃度が
２０ａｔｍ％であると共に表面層１２ａの炭素濃度が１
ａｔｍ％以下である炭素含有シリコン酸化膜１２を形成
する。尚、炭素含有シリコン酸化膜１２の厚さは３００
ｎｍであって、表面層１２ａの厚さつまり最表面からの
深さは５０ｎｍである。Next, on the first insulating film 11, the carbon concentration of the region excluding the surface layer 12a is 20 atm% and the carbon concentration of the surface layer 12a is 1 by the plasma CVD method.
A carbon-containing silicon oxide film 12 having an atm% or less is formed. The carbon-containing silicon oxide film 12 has a thickness of 300.
The thickness of the surface layer 12a, that is, the depth from the outermost surface is 50 nm.
【００５０】ここで、表面層１２ａを有する炭素含有シ
リコン酸化膜１２の形成方法について説明する。Now, a method of forming the carbon-containing silicon oxide film 12 having the surface layer 12a will be described.
【００５１】基板温度が４００℃に設定されていると共
に圧力が４００Ｐａ程度に設定されているチャンバー内
に、例えばトリメチルシラン（流量：２５０ｍｌ／ｍｉ
ｎ（標準状態））と亜酸化窒素（流量：２０００ｍｌ／
ｍｉｎ（標準状態））との混合ガスよりなる原料ガスを
導入すると共に、１３．５６ＭＨｚの高周波電力により
原料ガスを励起して、原料ガスよりなるプラズマを生成
することにより、炭素濃度が２０ａｔｍ％である炭素含
有シリコン酸化膜１２の表面層１２ａを除く領域を堆積
する。In a chamber in which the substrate temperature is set to 400 ° C. and the pressure is set to about 400 Pa, for example, trimethylsilane (flow rate: 250 ml / mi) is used.
n (standard state)) and nitrous oxide (flow rate: 2000 ml /
min (standard state)) and a raw material gas consisting of a mixed gas is introduced, and the raw material gas is excited by a high frequency power of 13.56 MHz to generate plasma of the raw material gas, so that the carbon concentration is 20 atm%. A region of the carbon-containing silicon oxide film 12 excluding the surface layer 12a is deposited.
【００５２】そして、炭素含有シリコン膜１２の厚さが
２５０ｎｍになったと推定される成膜時間が経過する
と、原料ガスに含まれるトリメチルシランの流量を、２
５０ｍｌ／ｍｉｎ（標準状態）から０ｍｌ／ｍｉｎ（標
準状態）に徐々に低減する。このようにすると、原料ガ
スに含まれる炭素の量が徐々に低減するので、炭素濃度
が、基板側で約１ａｔｍ％であって表面に向かって徐々
に低下し最表面では約０ａｔｍ％である表面層１２ａを
堆積することができる。Then, after the film formation time estimated that the thickness of the carbon-containing silicon film 12 reaches 250 nm, the flow rate of trimethylsilane contained in the source gas is reduced to 2
Gradually reduce from 50 ml / min (standard state) to 0 ml / min (standard state). By doing so, the amount of carbon contained in the source gas is gradually reduced, so that the carbon concentration is about 1 atm% on the substrate side and gradually decreases toward the surface, and the carbon concentration on the outermost surface is about 0 atm%. Layer 12a can be deposited.
【００５３】尚、炭素含有シリコン酸化膜１２の炭素濃
度は２０ａｔｍ％に限定されず、トリメチルシランと亜
酸化窒素との流量比を調整することにより、炭素含有シ
リコン酸化膜１２における炭素濃度を制御することがで
きる。また、原料ガスに含まれるトリメチルシランの流
量を、２５０ｍｌ／ｍｉｎ（標準状態）から０ｍｌ／ｍ
ｉｎ（標準状態）に徐々に低減しながら表面層１２ａを
堆積する時間を調整することにより、表面層１２ａの厚
さを制御することができる。The carbon concentration of the carbon-containing silicon oxide film 12 is not limited to 20 atm%, and the carbon concentration in the carbon-containing silicon oxide film 12 is controlled by adjusting the flow rate ratio of trimethylsilane and nitrous oxide. be able to. Further, the flow rate of trimethylsilane contained in the raw material gas is changed from 250 ml / min (standard state) to 0 ml / m.
The thickness of the surface layer 12a can be controlled by adjusting the time for depositing the surface layer 12a while gradually decreasing to in (standard state).
【００５４】次に、プラズマＣＶＤ法により、表面層１
２ａを有する炭素含有シリコン酸化膜１２の上に５０ｎ
ｍの厚さを有するシリコン酸窒化膜よりなる無機反射防
止膜１５を堆積する。Next, the surface layer 1 is formed by the plasma CVD method.
50n on the carbon-containing silicon oxide film 12 having 2a
An inorganic antireflection film 15 made of a silicon oxynitride film having a thickness of m is deposited.
【００５５】次に、レジストパターンをマスクにして無
機反射防止膜１５及び炭素含有シリコン酸化膜１２に対
してエッチングを行なって、図３（ｂ）に示すように、
無機反射防止膜１５及び炭素含有シリコン酸化膜１２に
配線溝１６を形成する。Next, the inorganic antireflection film 15 and the carbon-containing silicon oxide film 12 are etched by using the resist pattern as a mask, as shown in FIG.
A wiring groove 16 is formed in the inorganic antireflection film 15 and the carbon-containing silicon oxide film 12.
【００５６】次に、図３（ｃ）に示すように、スパッタ
リング法により配線溝１６の側部及び底部並びに無機反
射防止膜１５の上にタンタルナイトライド膜よりなるバ
リア層１３ａを堆積した後、電解メッキ法によりバリア
層１３ａの上に銅膜１３ｂを堆積する。Next, as shown in FIG. 3C, after a barrier layer 13a made of a tantalum nitride film is deposited on the side and bottom portions of the wiring groove 16 and the inorganic antireflection film 15 by a sputtering method, A copper film 13b is deposited on the barrier layer 13a by electrolytic plating.
【００５７】次に、ＣＭＰ法により、銅膜１３ｂ及びバ
リア層１３ａにおける炭素含有シリコン酸化膜１２の上
に存在する部分並びに無機反射防止膜１５を除去して、
図４（ａ）に示すように、バリア層１３ａ及び銅膜１３
ｂよりなる金属配線１３を形成する。Next, the portions of the copper film 13b and the barrier layer 13a existing on the carbon-containing silicon oxide film 12 and the inorganic antireflection film 15 are removed by CMP,
As shown in FIG. 4A, the barrier layer 13 a and the copper film 13
The metal wiring 13 of b is formed.
【００５８】次に、図４（ｂ）に示すように、プラズマ
ＣＶＤ法により、金属配線１３及び炭素含有シリコン酸
化膜１５の上に５０ｎｍの厚さを有するシリコン窒化膜
よりなる第２の絶縁膜１４を堆積する。Next, as shown in FIG. 4B, a second insulating film made of a silicon nitride film having a thickness of 50 nm is formed on the metal wiring 13 and the carbon-containing silicon oxide film 15 by the plasma CVD method. 14 is deposited.
【００５９】第２の実施形態によると、炭素濃度が１ａ
ｔｍ％以下である表面層１２ａを有する炭素含有シリコ
ン酸化膜１２の上に無機反射防止膜１５を堆積するた
め、炭素含有シリコン酸化膜１２と無機反射防止膜１５
との密着性が向上する。このため、銅膜１３ｂ及びバリ
ア層１３ａにおける炭素含有シリコン酸化膜１２の上に
存在する部分並びに無機反射防止膜１５をＣＭＰ法によ
り除去する工程において無機反射防止膜１５が炭素含有
シリコン酸化膜１２から剥がれないので、無機反射防止
膜１５を構成するシリコン酸窒化膜の破片又はバリア層
１３ａを構成するタンタルナイトライド膜の破片が銅膜
１３ｂ又は炭素含有シリコン酸化膜１２の表面にスクラ
ッチを発生させる事態を回避することができる。このた
め、金属配線１３の欠陥密度を低くすることができると
共に、隣り合う金属配線１３同士が短絡する事態を防止
することができる。According to the second embodiment, the carbon concentration is 1a.
Since the inorganic antireflection film 15 is deposited on the carbon-containing silicon oxide film 12 having the surface layer 12a of tm% or less, the carbon-containing silicon oxide film 12 and the inorganic antireflection film 15 are deposited.
The adhesion with is improved. Therefore, in the step of removing the portion of the copper film 13b and the barrier layer 13a existing on the carbon-containing silicon oxide film 12 and the inorganic antireflection film 15 by the CMP method, the inorganic antireflection film 15 is removed from the carbon-containing silicon oxide film 12. Since the silicon oxynitride film forming the inorganic anti-reflection film 15 or the tantalum nitride film forming the barrier layer 13a does not peel off, it causes scratches on the surface of the copper film 13b or the carbon-containing silicon oxide film 12. Can be avoided. Therefore, it is possible to reduce the defect density of the metal wiring 13 and prevent the adjacent metal wirings 13 from being short-circuited.
【００６０】（第３の実施形態）以下、本発明の第３の
実施形態として、第１の実施形態に係る半導体装置の第
２の製造方法について、図５（ａ）〜（ｄ）及び図６
（ａ）〜（ｃ）を参照しながら説明する。(Third Embodiment) Hereinafter, as a third embodiment of the present invention, a second method of manufacturing a semiconductor device according to the first embodiment will be described with reference to FIGS. 6
A description will be given with reference to (a) to (c).
【００６１】まず、図５（ａ）に示すように、プラズマ
ＣＶＤ法により、シリコン基板よりなる半導体基板１０
の上に３００ｎｍの厚さを有するシリコン酸化膜よりな
る第１の絶縁膜１１を堆積する。First, as shown in FIG. 5A, a semiconductor substrate 10 made of a silicon substrate is formed by a plasma CVD method.
A first insulating film 11 made of a silicon oxide film having a thickness of 300 nm is deposited on the above.
【００６２】次に、図５（ｂ）に示すように、プラズマ
ＣＶＤ法により、第１の絶縁膜１１の上に、３００ｎｍ
の厚さを有し炭素濃度が２０ａｔｍ％である炭素含有シ
リコン酸化膜１２を堆積する。Next, as shown in FIG. 5B, 300 nm is deposited on the first insulating film 11 by the plasma CVD method.
And a carbon-containing silicon oxide film 12 having a carbon concentration of 20 atm% is deposited.
【００６３】次に、基板温度が４００℃に設定されてい
ると共に圧力が４００Ｐａ程度に設定されているチャン
バー内に半導体基板１０を載置した状態で、チャンバー
内に、例えばアンモニアガス（流量：８００ｍｌ／ｍｉ
ｎ（標準状態））を導入すると共に、１３．５６ＭＨｚ
の高周波電力によりアンモニアガスを励起して、炭素含
有シリコン酸化膜１２をアンモニアガスよりなるプラズ
マに６０秒間照射することにより、炭素含有シリコン酸
化膜１２に対して脱炭素処理を行なう。Next, with the semiconductor substrate 10 placed in a chamber in which the substrate temperature is set to 400 ° C. and the pressure is set to about 400 Pa, for example, ammonia gas (flow rate: 800 ml) is placed in the chamber. / Mi
n (standard state)) and 13.56MHz
The carbon gas-containing silicon oxide film 12 is decarbonized by exciting the ammonia gas with the high frequency power and irradiating the carbon-containing silicon oxide film 12 with a plasma of ammonia gas for 60 seconds.
【００６４】このようにすると、炭素含有シリコン酸化
膜１２の表面部から炭素が脱離するので、図５（ｃ）に
示すように、炭素含有シリコン酸化膜１２の表面部に、
炭素濃度が、基板側で約１ａｔｍ％であって表面に向か
って徐々に低下し最表面では約０ａｔｍ％であって、厚
さつまり最表面からの深さが約５０ｎｍである表面層１
２ａが形成される。この場合、炭素含有シリコン酸化膜
１２の組成物例えばＳｉＯＣＨ3 と脱炭素処理に用いら
れるＮＨ3 とが反応すると、ＳｉＯ2 、ＣＮ及びＨ2Ｏ
等が生成される結果、ＳｉＯＣＨ3 からＣが脱離して表
面層１２ａが形成されると考えられる。また、表面層１
２ａの最表面では多量のＣＮが生成される結果、多量の
Ｃが脱離する一方、表面層１２ａの基板側では少量のＣ
Ｎが生成される結果、少量のＣが脱離する。By doing so, carbon is desorbed from the surface portion of the carbon-containing silicon oxide film 12, so that as shown in FIG.
A surface layer 1 in which the carbon concentration is about 1 atm% on the substrate side and gradually decreases toward the surface, is about 0 atm% on the outermost surface, and has a thickness, that is, a depth from the outermost surface of about 50 nm.
2a is formed. In this case, when the composition of the carbon-containing silicon oxide film 12, for example, SiOCH 3 reacts with NH 3 used for the decarbonization treatment, SiO 2 , CN and H 2 O
It is considered that C is desorbed from SiOCH 3 to form the surface layer 12a as a result of the generation of the above. Also, the surface layer 1
As a result of a large amount of CN being generated on the outermost surface of 2a, a large amount of C is desorbed, while a small amount of C is released on the substrate side of the surface layer 12a.
As a result of the generation of N, a small amount of C is eliminated.
【００６５】尚、炭素含有シリコン酸化膜１２をアンモ
ニアガスよりなるプラズマに照射する時間、チャンバー
内に導入するアンモニアガスの流量又はアンモニアガス
を励起する高周波電力のパワー等の処理条件を変化させ
ることにより、表面層１２ａの厚さを制御することがで
きる。By changing the processing conditions such as the time of irradiating the carbon-containing silicon oxide film 12 with the plasma of the ammonia gas, the flow rate of the ammonia gas introduced into the chamber, the power of the high frequency power for exciting the ammonia gas, and the like. , The thickness of the surface layer 12a can be controlled.
【００６６】次に、図５（ｃ）に示すように、プラズマ
ＣＶＤ法により、表面層１２ａを有する炭素含有シリコ
ン酸化膜１２の上に５０ｎｍの厚さを有するシリコン酸
窒化膜よりなる無機反射防止膜１５を堆積する。Next, as shown in FIG. 5C, an inorganic antireflection film made of a silicon oxynitride film having a thickness of 50 nm is formed on the carbon-containing silicon oxide film 12 having the surface layer 12a by the plasma CVD method. The film 15 is deposited.
【００６７】次に、レジストパターンをマスクにして無
機反射防止膜１５及び炭素含有シリコン酸化膜１２に対
してエッチングを行なって、図５（ｄ）に示すように、
無機反射防止膜１５及び炭素含有シリコン酸化膜１２に
配線溝１６を形成する。Next, using the resist pattern as a mask, the inorganic antireflection film 15 and the carbon-containing silicon oxide film 12 are etched, as shown in FIG. 5 (d).
A wiring groove 16 is formed in the inorganic antireflection film 15 and the carbon-containing silicon oxide film 12.
【００６８】次に、図６（ａ）に示すように、スパッタ
リング法により配線溝１６の側部及び底部並びに無機反
射防止膜１５の上にタンタルナイトライド膜よりなるバ
リア層１３ａを堆積した後、電解メッキ法によりバリア
層１３ａの上に銅膜１３ｂを堆積する。Next, as shown in FIG. 6A, after a barrier layer 13a made of a tantalum nitride film is deposited on the side and bottom portions of the wiring groove 16 and the inorganic antireflection film 15 by a sputtering method, A copper film 13b is deposited on the barrier layer 13a by electrolytic plating.
【００６９】次に、ＣＭＰ法により、銅膜１３ｂ及びバ
リア層１３ａにおける炭素含有シリコン酸化膜１２の上
に存在する部分並びに無機反射防止膜１５を除去して、
図６（ｂ）に示すように、バリア層１３ａ及び銅膜１３
ｂよりなる金属配線１３を形成する。Then, the portions of the copper film 13b and the barrier layer 13a existing on the carbon-containing silicon oxide film 12 and the inorganic antireflection film 15 are removed by the CMP method.
As shown in FIG. 6B, the barrier layer 13 a and the copper film 13
The metal wiring 13 of b is formed.
【００７０】次に、図６（ｃ）に示すように、プラズマ
ＣＶＤ法により、金属配線１３及び炭素含有シリコン酸
化膜１５の上に５０ｎｍの厚さを有するシリコン窒化膜
よりなる第２の絶縁膜１４を堆積する。Next, as shown in FIG. 6C, a second insulating film made of a silicon nitride film having a thickness of 50 nm is formed on the metal wiring 13 and the carbon-containing silicon oxide film 15 by the plasma CVD method. 14 is deposited.
【００７１】第３の実施形態によると、炭素濃度が１ａ
ｔｍ％以下である表面層１２ａを有する炭素含有シリコ
ン酸化膜１２の上に無機反射防止膜１５を堆積するた
め、炭素含有シリコン酸化膜１２と無機反射防止膜１５
との密着性が向上する。このため、銅膜１３ｂ及びバリ
ア層１３ａにおける炭素含有シリコン酸化膜１２の上に
存在する部分並びに無機反射防止膜１５をＣＭＰ法によ
り除去する工程において無機反射防止膜１５が炭素含有
シリコン酸化膜１２から剥がれないので、無機反射防止
膜１５を構成するシリコン酸窒化膜の破片又はバリア層
１３ａを構成するタンタルナイトライド膜の破片が銅膜
１３ｂ又は炭素含有シリコン酸化膜１２の表面にスクラ
ッチを発生させる事態を回避することができる。このた
め、金属配線１３の欠陥密度を低くすることができると
共に、隣り合う金属配線１３同士が短絡する事態を防止
することができる。According to the third embodiment, the carbon concentration is 1a.
Since the inorganic antireflection film 15 is deposited on the carbon-containing silicon oxide film 12 having the surface layer 12a of tm% or less, the carbon-containing silicon oxide film 12 and the inorganic antireflection film 15 are deposited.
The adhesion with is improved. Therefore, in the step of removing the portion of the copper film 13b and the barrier layer 13a existing on the carbon-containing silicon oxide film 12 and the inorganic antireflection film 15 by the CMP method, the inorganic antireflection film 15 is removed from the carbon-containing silicon oxide film 12. Since the silicon oxynitride film forming the inorganic anti-reflection film 15 or the tantalum nitride film forming the barrier layer 13a does not peel off, it causes scratches on the surface of the copper film 13b or the carbon-containing silicon oxide film 12. Can be avoided. Therefore, it is possible to reduce the defect density of the metal wiring 13 and prevent the adjacent metal wirings 13 from being short-circuited.
【００７２】尚、第３の実施形態においては、アンモニ
アガスよりなるプラズマを照射して炭素含有シリコン酸
化膜１２に対して脱炭素処理を行なうことにより、表面
層１２ａを形成したが、これに代えて、酸素を含むガス
又は窒素を含むガス等よりなるプラズマを照射して脱炭
素処理を行なってもよい。もっとも、アンモニアガスよ
りなるプラズマを照射すると、表面層１２ａの厚さを小
さくすることができる。In the third embodiment, the surface layer 12a is formed by irradiating plasma containing ammonia gas to decarbonize the carbon-containing silicon oxide film 12, but instead of this, the surface layer 12a is formed. Then, the decarbonization process may be performed by irradiating plasma including a gas containing oxygen or a gas containing nitrogen. However, the thickness of the surface layer 12a can be reduced by irradiating the plasma of ammonia gas.
【００７３】尚、炭素含有シリコン酸化膜１２の組成物
例えばＳｉＯＣＨ3 と脱炭素処理に用いられるＯ2 とが
反応する場合には、ＳｉＯ2 、ＣＯ2 及びＨ2Ｏ等が生
成され、またＳｉＯＣＨ3 と脱炭素処理に用いられるＮ
2 とが反応する場合には、ＳｉＯ、ＣＮ、ＨＣＮ及びＮ
Ｈ3 等が生成されるので、それぞれＳｉＯＣＨ3 からＣ
が脱離して表面層１２ａが形成されると考えられる。When the composition of the carbon-containing silicon oxide film 12, for example, SiOCH 3 reacts with O 2 used for the decarbonization treatment, SiO 2 , CO 2, H 2 O, etc. are produced, and SiOCH. 3 and N used for decarbonization
When 2 reacts with SiO, CN, HCN and N
Since H 3 etc. are generated, they are converted from SiOCH 3 to C, respectively.
Is believed to be desorbed to form the surface layer 12a.
【００７４】[0074]
【発明の効果】本発明に係る半導体装置によると、絶縁
膜は、炭素含有シリコン酸化膜の表面部に形成され、炭
素濃度が１ａｔｍ％以下である表面層と接しているた
め、絶縁膜と炭素含有シリコン酸化膜との密着性が向上
する。According to the semiconductor device of the present invention, the insulating film is formed on the surface of the carbon-containing silicon oxide film and is in contact with the surface layer having a carbon concentration of 1 atm% or less. Adhesion with the contained silicon oxide film is improved.
【００７５】本発明に係る半導体装置の製造方法による
と、炭素濃度が１ａｔｍ％以下である表面層を有する炭
素含有シリコン酸化膜を形成するため、ＣＭＰ法により
金属膜における炭素含有シリコン酸化膜の上に存在する
部分を除去する工程において、炭素含有シリコン酸化膜
の上に堆積されている膜が剥がれ難いので、ＣＭＰ工程
において炭素含有シリコン酸化膜の表面にスクラッチが
発生し難い。According to the method for manufacturing a semiconductor device of the present invention, since the carbon-containing silicon oxide film having the surface layer having the carbon concentration of 1 atm% or less is formed, the carbon-containing silicon oxide film on the metal film is formed by the CMP method. Since the film deposited on the carbon-containing silicon oxide film is less likely to peel off in the step of removing the portion existing in, the scratch is less likely to occur on the surface of the carbon-containing silicon oxide film in the CMP step.
【００７６】また、絶縁膜は炭素濃度が１ａｔｍ％以下
である表面層の上に形成されるため、絶縁膜と炭素含有
シリコン酸化膜との密着性が向上するので、後工程にお
いて絶縁層が炭素含有シリコン酸化膜から剥がれる事態
を防止することができる。Further, since the insulating film is formed on the surface layer having a carbon concentration of 1 atm% or less, the adhesion between the insulating film and the carbon-containing silicon oxide film is improved. It is possible to prevent the silicon oxide film from being peeled off.
【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.
【図２】図１のＸ−Ｘ’線における膜中の炭素濃度の分
布を示す図である。FIG. 2 is a diagram showing a distribution of carbon concentration in the film along line XX ′ in FIG.
【図３】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。3A to 3C are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図４】（ａ）、（ｂ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。4A and 4B are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention.
【図５】（ａ）〜（ｄ）は本発明の第３の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。5A to 5D are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
【図６】（ａ）〜（ｃ）は本発明の第３の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。6A to 6C are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the third embodiment of the present invention.
【図７】従来の半導体装置の断面図である。FIG. 7 is a cross-sectional view of a conventional semiconductor device.
【図８】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の各工程を示す断面図である。8A to 8C are cross-sectional views showing respective steps of a conventional method for manufacturing a semiconductor device.
【図９】（ａ）、（ｂ）は従来の半導体装置の製造方法
の各工程を示す断面図である。9A and 9B are cross-sectional views showing respective steps of a conventional method for manufacturing a semiconductor device.
【図１０】図７のＹ−Ｙ’線における膜中の炭素濃度の
分布を示す図である。10 is a diagram showing the distribution of carbon concentration in the film along the line YY 'in FIG.
【図１１】炭素含有シリコン酸化膜中の炭素濃度と、シ
リコン酸窒化膜と炭素含有シリコン酸化膜との密着強度
及びＣＭＰ工程でのシリコン酸化膜の膜剥がれの有無と
の関係についての実験結果を示す図である。FIG. 11 shows experimental results on the relationship between the carbon concentration in the carbon-containing silicon oxide film, the adhesion strength between the silicon oxynitride film and the carbon-containing silicon oxide film, and the presence or absence of film peeling of the silicon oxide film in the CMP process. FIG.
１０ 半導体基板 １１ 第１の絶縁膜 １２ 炭素含有シリコン酸化膜 １２ａ 表面層 １３ 金属配線 １３ａ バリア層 １３ｂ 銅膜 １４ 第２の絶縁膜 １５ 反射防止膜 １６ 配線溝 10 Semiconductor substrate 11 First insulating film 12 Carbon-containing silicon oxide film 12a surface layer 13 Metal wiring 13a Barrier layer 13b Copper film 14 Second insulating film 15 Antireflection film 16 wiring groove
Claims (7)
化膜と、 前記炭素含有シリコン酸化膜に埋め込まれた金属配線
と、 前記炭素含有シリコン酸化膜及び前記金属配線の上に形
成された絶縁膜とを備え、 前記炭素含有シリコン酸化膜は、炭素濃度が１ａｔｍ％
以下である表面層を有していることを特徴とする半導体
装置。1. A carbon-containing silicon oxide film formed on a substrate, a metal wiring embedded in the carbon-containing silicon oxide film, and an insulating film formed on the carbon-containing silicon oxide film and the metal wiring. The carbon-containing silicon oxide film has a carbon concentration of 1 atm%.
A semiconductor device having the following surface layer.
ある表面層を有する炭素含有シリコン酸化膜を形成する
第１の工程と、 前記炭素含有シリコン酸化膜に配線溝を形成する第２の
工程と、 前記炭素含有シリコン酸化膜の上に金属膜を前記配線溝
が充填されるように堆積する第３の工程と、 前記金属膜における前記炭素含有シリコン酸化膜の上に
存在する部分をＣＭＰ法により除去して、前記炭素含有
シリコン酸化膜に埋め込まれた金属配線を形成する第４
の工程と、 前記炭素含有シリコン酸化膜及び前記金属配線の上に絶
縁膜を形成する第５の工程とを備えていることを特徴と
する半導体装置の製造方法。2. A first step of forming a carbon-containing silicon oxide film having a surface layer having a carbon concentration of 1 atm% or less on a substrate, and a second step of forming a wiring groove in the carbon-containing silicon oxide film. A third step of depositing a metal film on the carbon-containing silicon oxide film so as to fill the wiring trench, and a portion of the metal film existing on the carbon-containing silicon oxide film being subjected to CMP. A metal wiring embedded in the carbon-containing silicon oxide film is removed by a fourth method.
And a fifth step of forming an insulating film on the carbon-containing silicon oxide film and the metal wiring, the method of manufacturing a semiconductor device.
に、前記炭素含有シリコン酸化膜の上に無機材料よりな
る反射防止膜を形成する工程をさらに備え、 前記第２の工程は、前記反射防止膜及び前記炭素含有シ
リコン酸化膜に前記配線溝を形成する工程を含み、 前記第３の工程は、前記反射防止膜の上に前記金属膜を
堆積する工程を含み、 前記第４の工程は、前記金属膜における前記炭素含有シ
リコン酸化膜の上に存在する部分及び前記反射防止膜を
ＣＭＰ法により除去する工程を含むことを特徴とする請
求項２に記載の半導体装置の製造方法。3. The method further comprises a step of forming an antireflection film made of an inorganic material on the carbon-containing silicon oxide film between the first step and the second step, and the second step. Includes a step of forming the wiring groove in the antireflection film and the carbon-containing silicon oxide film, the third step includes a step of depositing the metal film on the antireflection film, 3. The method of manufacturing a semiconductor device according to claim 2, wherein the step 4 includes a step of removing a portion of the metal film existing on the carbon-containing silicon oxide film and the antireflection film by a CMP method. Method.
に、前記配線溝の底部及び側部にバリア層を形成する工
程をさらに備え、 前記第３の工程は、前記バリア層の上に前記金属膜を堆
積する工程を含み、 前記第４の工程は、前記金属膜及び前記バリア層におけ
る前記炭素含有シリコン酸化膜の上に存在する部分をＣ
ＭＰ法により除去する工程を含むことを特徴とする請求
項２に記載の半導体装置の製造方法。4. The method further comprises a step of forming a barrier layer on a bottom portion and a side portion of the wiring groove between the second step and the third step, wherein the third step is the barrier layer. And a step of depositing the metal film on the carbon-containing silicon oxide film in the metal film and the barrier layer.
The method for manufacturing a semiconductor device according to claim 2, further comprising a step of removing by an MP method.
を用いるＣＶＤ法により前記炭素含有シリコン酸化膜に
おける表面層を除く領域を堆積する工程と、前記原料ガ
スに含まれる炭素の量を徐々に低減しながら行なうＣＶ
Ｄ法により前記表面層を堆積する工程とを含むことを特
徴とする請求項２に記載の半導体装置の製造方法。5. The first step comprises the steps of depositing a region of the carbon-containing silicon oxide film excluding a surface layer by a CVD method using a source gas containing carbon, and determining the amount of carbon contained in the source gas. CV performed while gradually reducing
The method of manufacturing a semiconductor device according to claim 2, further comprising the step of depositing the surface layer by a D method.
ン酸化膜を堆積した後、前記炭素含有シリコン酸化膜に
対して脱炭素処理を行なうことにより前記表面層を形成
する工程を含むことを特徴とする請求項２に記載の半導
体装置の製造方法。6. The first step includes the step of forming the surface layer by depositing the carbon-containing silicon oxide film and then performing decarbonization treatment on the carbon-containing silicon oxide film. The method for manufacturing a semiconductor device according to claim 2, wherein the method is for manufacturing a semiconductor device.
ン酸化膜に、酸素を含むガス又は窒素を含むガスよりな
るプラズマを照射する工程を含むことを特徴とする請求
項６に記載の半導体装置の製造方法。7. The semiconductor device according to claim 6, wherein the decarbonization treatment includes a step of irradiating the carbon-containing silicon oxide film with a plasma containing a gas containing oxygen or a gas containing nitrogen. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316346A JP2003124307A (en) | 2001-10-15 | 2001-10-15 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316346A JP2003124307A (en) | 2001-10-15 | 2001-10-15 | Semiconductor device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124307A true JP2003124307A (en) | 2003-04-25 |
Family
ID=19134372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316346A Pending JP2003124307A (en) | 2001-10-15 | 2001-10-15 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003124307A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335847A (en) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | Method for manufacturing semiconductor integrated circuit wafer |
| JP2005223021A (en) * | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | Semiconductor device |
| JP2006351769A (en) * | 2005-06-15 | 2006-12-28 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
| US7354855B2 (en) | 2005-07-06 | 2008-04-08 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US7419901B2 (en) | 2005-07-06 | 2008-09-02 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US7485570B2 (en) | 2002-10-30 | 2009-02-03 | Fujitsu Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
| US7718269B2 (en) | 2005-03-14 | 2010-05-18 | Renesas Technology Corp. | Semiconductor manufacturing method for inter-layer insulating film |
| US7833901B2 (en) | 2003-01-29 | 2010-11-16 | Nec Electronics Corporation | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer |
| US8349722B2 (en) | 2002-10-30 | 2013-01-08 | Fujitsu Semiconductor Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
-
2001
- 2001-10-15 JP JP2001316346A patent/JP2003124307A/en active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8778814B2 (en) | 2002-10-30 | 2014-07-15 | Fujitsu Semiconductor Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
| US8349722B2 (en) | 2002-10-30 | 2013-01-08 | Fujitsu Semiconductor Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
| US7485570B2 (en) | 2002-10-30 | 2009-02-03 | Fujitsu Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
| US7833901B2 (en) | 2003-01-29 | 2010-11-16 | Nec Electronics Corporation | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer |
| JP2004335847A (en) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | Method for manufacturing semiconductor integrated circuit wafer |
| JP2005223021A (en) * | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | Semiconductor device |
| US8158266B2 (en) | 2005-03-14 | 2012-04-17 | Renesas Electronics Corporation | Semiconductor manufacturing method for inter-layer insulating film |
| US7718269B2 (en) | 2005-03-14 | 2010-05-18 | Renesas Technology Corp. | Semiconductor manufacturing method for inter-layer insulating film |
| JP2006351769A (en) * | 2005-06-15 | 2006-12-28 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
| US7981790B2 (en) | 2005-06-15 | 2011-07-19 | Renesas Electronics Corporation | Semiconductor device and method of fabricating the same |
| JP4578332B2 (en) * | 2005-06-15 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| US7602040B2 (en) | 2005-07-06 | 2009-10-13 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US8581415B2 (en) | 2005-07-06 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US7968966B2 (en) | 2005-07-06 | 2011-06-28 | Renesas Electronics Corporation | Semiconductor device with fuse and a method of manufacturing the same |
| US7629251B2 (en) | 2005-07-06 | 2009-12-08 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US7557034B2 (en) | 2005-07-06 | 2009-07-07 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US8269309B2 (en) | 2005-07-06 | 2012-09-18 | Renesas Electronics Corporation | Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same |
| US7419901B2 (en) | 2005-07-06 | 2008-09-02 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US8487412B2 (en) | 2005-07-06 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US8518821B2 (en) | 2005-07-06 | 2013-08-27 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US7932606B2 (en) | 2005-07-06 | 2011-04-26 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US8686538B2 (en) | 2005-07-06 | 2014-04-01 | Renesas Electronics Corporation | Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same |
| US8704373B2 (en) | 2005-07-06 | 2014-04-22 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US7354855B2 (en) | 2005-07-06 | 2008-04-08 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US9391022B2 (en) | 2005-07-06 | 2016-07-12 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US9899316B2 (en) | 2005-07-06 | 2018-02-20 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US10141257B2 (en) | 2005-07-06 | 2018-11-27 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US10600683B2 (en) | 2005-07-06 | 2020-03-24 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US10796953B2 (en) | 2005-07-06 | 2020-10-06 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US11062938B2 (en) | 2005-07-06 | 2021-07-13 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US11600522B2 (en) | 2005-07-06 | 2023-03-07 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400770B2 (en) | Etching method, semiconductor device and manufacturing method thereof | |
| US5850102A (en) | Semiconductor device having a second insulating layer which includes carbon or fluorine at a density lower than a first insulating layer | |
| JP3330554B2 (en) | Etching method | |
| US6967405B1 (en) | Film for copper diffusion barrier | |
| US6962869B1 (en) | SiOCH low k surface protection layer formation by CxHy gas plasma treatment | |
| US8759212B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20030036280A1 (en) | Low dielectric constant etch stop films | |
| JP2001223267A (en) | Manufacturing method for semiconductor device | |
| JP2003045959A (en) | Semiconductor device and method of manufacturing same | |
| JP3827056B2 (en) | Method for forming interlayer insulating film and semiconductor device | |
| US6790778B1 (en) | Method for capping over a copper layer | |
| US20030224599A1 (en) | Semiconductor device with a copper line having an increased resistance against electromigration and a method of forming the same | |
| JP2003124307A (en) | Semiconductor device and method of manufacturing the same | |
| US7199043B2 (en) | Method of forming copper wiring in semiconductor device | |
| US6559048B1 (en) | Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning | |
| JP2011082308A (en) | Method of manufacturing semiconductor apparatus | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| US7172965B2 (en) | Method for manufacturing semiconductor device | |
| US6682972B2 (en) | Methods of forming materials comprising tungsten and nitrogen | |
| JP2004207604A (en) | Semiconductor device and its manufacturing method | |
| JP2001077192A (en) | Semiconductor device and manufacture thereof | |
| US20040219795A1 (en) | Method to improve breakdown voltage by H2 plasma treat | |
| WO2002013234A2 (en) | Stabilized surface between a fluorosilicate glass dielectric and a liner/barrier layer | |
| KR100639886B1 (en) | Method of depositing usg using gap-fill for semiconductor device | |
| JPH06216122A (en) | Manufacture of semiconductor device |