JP2003115534A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2003115534A JP2003115534A JP2001307339A JP2001307339A JP2003115534A JP 2003115534 A JP2003115534 A JP 2003115534A JP 2001307339 A JP2001307339 A JP 2001307339A JP 2001307339 A JP2001307339 A JP 2001307339A JP 2003115534 A JP2003115534 A JP 2003115534A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- opening
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特に、エアギャップを用いた配線構造を有
する半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a wiring structure using an air gap.
【０００２】[0002]
【従来の技術】近時の半導体装置においては、素子の高
速化を図るためエアギャップ配線が検討されている。通
常、配線のＲＣ遅延のうち、容量に基づく遅延は配線の
周囲の絶縁膜の比誘電率によって決定される。エアギャ
ップ配線が検討されている背景としては、素子の微細化
に伴って、絶縁膜の比誘電率による遅延の要素がトラン
ジスタの動作速度と同等以上の影響を与えるようになっ
てきたことが挙げられる。2. Description of the Related Art In recent semiconductor devices, air gap wiring has been studied in order to increase the speed of elements. Usually, of the RC delay of the wiring, the delay based on the capacitance is determined by the relative permittivity of the insulating film around the wiring. The background to the study of air gap wiring is that with the miniaturization of devices, the delay factor due to the relative permittivity of the insulating film has come to have an effect equal to or higher than the operating speed of the transistor. To be
【０００３】一方で、絶縁膜の比誘電率の更なる低減を
図ることも検討されている。層間絶縁膜として主として
用いられているシリコン酸化膜の比誘電率は４．１であ
り、最近では比誘電率が２．０程度の低誘電率膜（ｌｏ
ｗ−ｋ膜）も開発されている。On the other hand, further reduction of the relative dielectric constant of the insulating film has been studied. The relative permittivity of the silicon oxide film mainly used as an interlayer insulating film is 4.1, and recently, the low permittivity film (lo
wk film) has also been developed.
【０００４】しかし、低誘電率膜の比誘電率の低減にも
一定の限界がある。上述のエアギャップ配線では、配線
の周囲に空間を形成しているため、比誘電率を１まで低
減させることができ、半導体素子の一層の高速化が図れ
る。従って、エアギャップ配線は、特に配線幅０．１μ
ｍ世代以降における実用化が期待されている。However, there is a certain limit in reducing the relative dielectric constant of the low dielectric constant film. In the air gap wiring described above, since the space is formed around the wiring, the relative dielectric constant can be reduced to 1 and the speed of the semiconductor element can be further increased. Therefore, the air gap wiring should have a wiring width of 0.1 μm.
Practical application is expected in the m-th generation and beyond.
【０００５】図４は、エアギャップ配線の形成方法を工
程順に示す概略断面図である。以下、図４に基いて、エ
アギャップ配線の形成方法を説明する。FIG. 4 is a schematic sectional view showing a method of forming an air gap wiring in the order of steps. Hereinafter, a method of forming the air gap wiring will be described with reference to FIG.
【０００６】先ず、図４（ａ）に示すように、半導体基
板（不図示）の上層に形成された例えばシリコン酸化
（ＳｉＯ２）膜からなる層間絶縁膜１０１上にシリコン
窒化（ＳｉＮ）膜１０２を形成し、シリコン窒化膜１０
２上にカーボン（Ｃ）膜１０３を形成する。そして、シ
リコン窒化膜１０２をストッパーとして、カーボン膜１
０３中にダマシン配線を形成するための配線溝１０４を
形成する。First, as shown in FIG. 4A, a silicon nitride (SiN) film 102 is formed on an interlayer insulating film 101 made of, for example, a silicon oxide (SiO 2 ) film formed on an upper layer of a semiconductor substrate (not shown). Forming a silicon nitride film 10
A carbon (C) film 103 is formed on 2. Then, using the silicon nitride film 102 as a stopper, the carbon film 1
A wiring groove 104 for forming a damascene wiring is formed in 03.
【０００７】次に、図４（ｂ）に示すように、窒化タン
タル（ＴａＮ）膜１０５、銅（Ｃｕ）膜１０６を順次に
堆積し、化学機械研磨（ＣＭＰ）法で研磨することによ
り、配線溝１０４中にのみ窒化タンタル膜１０５、銅膜
１０６を残存させる。これにより、窒化タンタル膜１０
５、銅膜１０６からなるダマシン配線が形成される。Next, as shown in FIG. 4B, a tantalum nitride (TaN) film 105 and a copper (Cu) film 106 are sequentially deposited and polished by a chemical mechanical polishing (CMP) method to form a wiring. The tantalum nitride film 105 and the copper film 106 are left only in the groove 104. Thereby, the tantalum nitride film 10
5, damascene wiring made of the copper film 106 is formed.
【０００８】次に、図４（ｃ）に示すように、カーボン
膜１０３及び銅膜１０６上を含む全面にシリコン窒化膜
１０７を堆積する。Next, as shown in FIG. 4C, a silicon nitride film 107 is deposited on the entire surface including the carbon film 103 and the copper film 106.
【０００９】次に、図４（ｄ）に示すように、酸素（Ｏ
２）を用いたアッシングにより、カーボン膜１０３を灰
化させて除去する。この際、酸素はシリコン窒化膜１０
７を透過し、下層のカーボン膜１０３のみが除去され
る。これにより、窒化タンタル膜１０５、銅膜１０６か
らなるダマシン配線間にエアギャップ１０８〜１１２が
形成される。その後、図４（ａ）〜図４（ｄ）の工程を
繰り返し、シリコン窒化膜１０７上にエアギャップを備
えたビアコンタクト及びダマシン配線を繰り返し形成
し、多層配線構造を形成する。Next, as shown in FIG. 4 (d), oxygen (O
The carbon film 103 is ashed and removed by ashing using 2 ). At this time, oxygen is the silicon nitride film 10.
7 through which only the lower carbon film 103 is removed. As a result, air gaps 108 to 112 are formed between the damascene wires made of the tantalum nitride film 105 and the copper film 106. After that, the steps of FIGS. 4A to 4D are repeated to repeatedly form via contacts and damascene wirings having an air gap on the silicon nitride film 107 to form a multilayer wiring structure.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、図４に
示した従来のエアギャップ配線では、シリコン窒化膜１
０７を下側から支持するのがダマシン配線（窒化タンタ
ル膜１０５、銅膜１０６）のみであるため、半導体素子
の機械強度が低下してしまうという問題があった。However, in the conventional air gap wiring shown in FIG. 4, the silicon nitride film 1 is used.
Since only the damascene wiring (the tantalum nitride film 105 and the copper film 106) supports 07 from the lower side, there is a problem that the mechanical strength of the semiconductor element is reduced.
【００１１】特に、図４（ｄ）に示すように、ダマシン
配線間の間隔が比較的大きい領域に形成されたエアギャ
ップ１１１においては、この広い領域上に形成されたシ
リコン窒化膜１０７を下側から支えることができない。
このため、上層に形成した多層配線構造の自重によりエ
アギャップ１１１が潰れてしまったり、上層の膜へ化学
的機械研磨を行う際の加工圧によってエアギャップ１１
１が潰れてしまうという問題が生じていた。更に、外部
から与えられる荷重、衝撃などによってエアギャップ１
１１が潰れる虞も生じていた。そして、エアギャップ１
１１が潰れることにより、上層の配線が断線したり短絡
するなどの問題が生じ、半導体装置の信頼性の低下を招
来していた。In particular, as shown in FIG. 4D, in the air gap 111 formed in the region where the distance between the damascene wirings is relatively large, the silicon nitride film 107 formed on this wide region is located on the lower side. Can not support from.
For this reason, the air gap 111 is crushed by the weight of the multilayer wiring structure formed in the upper layer, or the air gap 11 is formed by the processing pressure when chemical mechanical polishing is performed on the upper layer film.
There was a problem that 1 was crushed. In addition, the air gap 1 can be
There was a possibility that 11 was crushed. And the air gap 1
The crushing of 11 causes a problem such as disconnection or short circuit of the upper layer wiring, which causes a decrease in reliability of the semiconductor device.
【００１２】この発明は上述のような問題を解決するた
めになされたものであり、エアギャップを備えた配線構
造の機械的強度を高めることにより、信頼性を向上させ
た半導体装置の製造方法を提供することを目的とする。The present invention has been made to solve the above problems, and provides a method for manufacturing a semiconductor device having improved reliability by increasing the mechanical strength of a wiring structure having an air gap. The purpose is to provide.
【００１３】[0013]
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体基板上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工
程と、前記第２の絶縁膜を選択的に除去して、前記第１
の絶縁膜に到達する第１の開口を形成する工程と、前記
第１の開口内に犠牲膜を形成する工程と、少なくとも前
記犠牲膜の両側と隣接する領域内で前記第２の絶縁膜を
選択的に除去して、前記第１の絶縁膜に到達する第２の
開口を形成する工程と、前記第２の開口内に導電膜を形
成する工程と、前記導電膜、前記犠牲膜及び前記第２の
絶縁膜上に第３の絶縁膜を形成する工程と、前記犠牲膜
を除去して、少なくとも前記犠牲膜の両側に隣接してい
た前記導電膜の間に空洞領域を形成する工程とを有する
ものである。According to a method of manufacturing a semiconductor device of the present invention, a step of forming a first insulating film on a semiconductor substrate and a step of forming a second insulating film on the first insulating film. And removing the second insulating film selectively to remove the first insulating film.
Forming a first opening reaching the insulating film, forming a sacrificial film in the first opening, and forming the second insulating film in at least a region adjacent to both sides of the sacrificial film. A step of selectively removing and forming a second opening reaching the first insulating film; a step of forming a conductive film in the second opening; the conductive film, the sacrificial film, and the Forming a third insulating film on the second insulating film; and removing the sacrificial film to form a cavity region at least between the conductive films adjacent to both sides of the sacrificial film. Is to have.
【００１４】また、前記犠牲膜をカーボン膜とし、前記
犠牲膜を除去する工程で酸素を用いた灰化処理を行うも
のである。The sacrificial film is a carbon film, and an ashing process using oxygen is performed in the step of removing the sacrificial film.
【００１５】また、前記導電膜を形成する工程におい
て、前記第２の開口内、前記犠牲膜及び前記第２の絶縁
膜上に前記導電膜を形成し、前記犠牲膜及び前記第２の
絶縁膜上の前記導電膜を研磨して除去するものである。In the step of forming the conductive film, the conductive film is formed in the second opening, on the sacrificial film and the second insulating film, and the sacrificial film and the second insulating film are formed. The above conductive film is polished and removed.
【００１６】また、この発明の半導体装置の製造方法
は、半導体基板上に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前
記第２の絶縁膜を選択的に除去して、前記第１の絶縁膜
に到達する第１の開口を形成する工程と、前記第１の開
口内に導電膜を形成する工程と、少なくとも隣接する前
記導電膜の間の領域内で前記第２の絶縁膜を選択的に除
去し、前記第１の絶縁膜に到達する第２の開口を形成す
る工程と、前記第２の開口内に犠牲膜を形成する工程
と、前記導電膜、前記犠牲膜及び前記第２の絶縁膜上に
第３の絶縁膜を形成する工程と、前記犠牲膜を除去し
て、前記導電膜の間に空洞領域を形成する工程とを有す
るものである。The method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a first insulating film on a semiconductor substrate, forming a second insulating film on the first insulating film, and At least adjacent to the step of selectively removing the second insulating film to form a first opening reaching the first insulating film, and the step of forming a conductive film in the first opening. A step of selectively removing the second insulating film in a region between the conductive films to form a second opening reaching the first insulating film; and a sacrificial film in the second opening. And a step of forming a third insulating film on the conductive film, the sacrificial film, and the second insulating film, and removing the sacrificial film to form a cavity region between the conductive films. And a step of forming.
【００１７】また、前記導電膜を形成する工程におい
て、前記第１の開口内及び前記第２の絶縁膜上に前記導
電膜を形成し、前記第２の絶縁膜上の前記導電膜を研磨
して除去するものである。In the step of forming the conductive film, the conductive film is formed in the first opening and on the second insulating film, and the conductive film on the second insulating film is polished. To be removed.
【００１８】また、この発明の半導体装置の製造方法
は、半導体基板上に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前
記第２の絶縁膜を選択的に除去して、前記第１の絶縁膜
に到達する第１の開口を形成する工程と、前記第１の開
口内に導電膜を形成する工程と、少なくとも隣接する前
記導電膜の間の領域内で前記第２の絶縁膜を選択的に除
去し、前記第１の絶縁膜に到達する第２の開口を形成す
る工程と、前記導電膜、前記第２の絶縁膜及び前記第２
の開口上に段差被覆性を低減させた第３の絶縁膜を形成
し、前記第２の開口を空洞領域とする工程とを有するも
のである。The method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a first insulating film on a semiconductor substrate, forming a second insulating film on the first insulating film, and At least adjacent to the step of selectively removing the second insulating film to form a first opening reaching the first insulating film, and the step of forming a conductive film in the first opening. Selectively removing the second insulating film in a region between the conductive films to form a second opening reaching the first insulating film; and the conductive film and the second insulating film. Membrane and said second
Forming a third insulating film with reduced step coverage on the opening and making the second opening a cavity region.
【００１９】また、この発明の半導体装置の製造方法
は、半導体基板上に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前
記第２の絶縁膜を選択的に除去して、前記第１の絶縁膜
に到達する複数の第１の開口を形成する工程と、前記第
１の開口内に導電膜を形成する工程と、少なくとも一部
の前記第１の開口において前記導電膜を除去し、下層の
前記第１の絶縁膜を露出させる工程と、前記導電膜、前
記第２の絶縁膜及び前記導電膜が除去された前記第１の
開口上に段差被覆性を低減させた第３の絶縁膜を形成
し、前記導電膜が除去された前記第１の開口を空洞領域
とする工程とを有するものである。The method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a first insulating film on a semiconductor substrate, forming a second insulating film on the first insulating film, and A step of selectively removing the second insulating film to form a plurality of first openings reaching the first insulating film; a step of forming a conductive film in the first opening; Removing the conductive film in a portion of the first opening to expose the underlying first insulating film; and removing the conductive film, the second insulating film, and the conductive film from the first insulating film. Forming a third insulating film with reduced step coverage on the first opening, and using the first opening from which the conductive film has been removed as a hollow region.
【００２０】また、前記導電膜を形成する工程におい
て、前記第１の開口内及び前記第２の絶縁膜上に前記導
電膜を形成し、前記第２の絶縁膜上の前記導電膜を研磨
して除去するものである。In the step of forming the conductive film, the conductive film is formed in the first opening and on the second insulating film, and the conductive film on the second insulating film is polished. To be removed.
【００２１】[0021]
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１にかかる半導体装置の製造方法を工程順
に示す概略断面図である。以下、図１に基いてこの発明
の実施の形態１について説明する。先ず、図１（ａ）に
示すように、所定の半導体素子が形成された半導体基板
（不図示）の上層に層間絶縁膜１を形成し、層間絶縁膜
１上にシリコン窒化膜２（第１の絶縁膜）を形成する。
その後、シリコン窒化膜２上にシリコン酸化膜３（第２
の絶縁膜）を形成する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. 1A to 1D are schematic cross-sectional views showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps. Embodiment 1 of the present invention will be described below with reference to FIG. First, as shown in FIG. 1A, an interlayer insulating film 1 is formed on an upper layer of a semiconductor substrate (not shown) on which a predetermined semiconductor element is formed, and a silicon nitride film 2 (first layer) is formed on the interlayer insulating film 1. Insulating film) is formed.
After that, the silicon oxide film 3 (second
Insulating film) is formed.
【００２２】そして、フォトリソグラフィー及びこれに
続くドライエッチングにより、エアギャップ形成用の溝
４（第１の開口）をシリコン酸化膜３に開口する。この
際、シリコン窒化膜２はストッパーとして機能し、溝４
はシリコン窒化膜２まで到達するように形成される。Then, the groove 4 (first opening) for forming the air gap is opened in the silicon oxide film 3 by photolithography and subsequent dry etching. At this time, the silicon nitride film 2 functions as a stopper and the groove 4
Are formed so as to reach the silicon nitride film 2.
【００２３】次に、図１（ｂ）に示すように、例えばス
パッタ法によりシリコン酸化膜３上の全面にカーボン膜
５（犠牲膜）を堆積する。その後、例えば化学機械研磨
法を用いて研磨を行うことにより、溝４内にのみカーボ
ン膜５を残し、シリコン酸化膜３上のカーボン膜５を除
去する。Next, as shown in FIG. 1B, a carbon film 5 (sacrificial film) is deposited on the entire surface of the silicon oxide film 3 by, eg, sputtering. Then, polishing is performed using, for example, a chemical mechanical polishing method to leave the carbon film 5 only in the groove 4 and remove the carbon film 5 on the silicon oxide film 3.
【００２４】次に、図１（ｃ）に示すように、フォトリ
ソグラフィー及びこれに続くドライエッチングにより、
シリコン窒化膜２まで達する配線溝６（第２の開口）を
シリコン酸化膜３に形成する。この際、図１（ｃ）に示
すように、隣接する配線が近接している領域では、隣接
する配線溝６間にカーボン膜５が挟まれるように配線溝
６を形成する。この領域では、配線溝６の側壁にカーボ
ン膜５が露出する。Next, as shown in FIG. 1C, by photolithography and subsequent dry etching,
A wiring groove 6 (second opening) reaching the silicon nitride film 2 is formed in the silicon oxide film 3. At this time, as shown in FIG. 1C, the wiring groove 6 is formed so that the carbon film 5 is sandwiched between the adjacent wiring grooves 6 in the region where the adjacent wirings are close to each other. In this region, the carbon film 5 is exposed on the side wall of the wiring groove 6.
【００２５】一方、隣接する配線が比較的離れている領
域では、配線間にエアギャップを形成すると機械的強度
が低下するため、隣接する配線溝６間にシリコン酸化膜
３が残るように配線溝６を形成する。On the other hand, in an area where adjacent wirings are relatively distant from each other, formation of an air gap between the wirings lowers mechanical strength, so that the silicon oxide film 3 remains between the adjacent wiring grooves 6. 6 is formed.
【００２６】次に、図１（ｄ）に示すように、配線溝６
内、カーボン膜５上及びシリコン酸化膜３上に窒化タン
タル膜７、銅膜８（導電膜）をこの順に堆積し、化学機
械研磨法を用いて研磨を行う。これにより、配線溝６中
にのみ窒化タンタル膜７、銅膜８が残り、カーボン膜５
及びシリコン酸化膜３上の窒化タンタル膜７、銅膜８が
除去される。そして、配線溝６内の窒化タンタル膜７、
銅膜８からなるダマシン配線が形成される。ここで、窒
化タンタル膜７は絶縁膜中に銅が拡散することを抑える
役割を果たす。Next, as shown in FIG. 1D, the wiring groove 6
Inside, a tantalum nitride film 7 and a copper film 8 (conductive film) are deposited in this order on the carbon film 5 and the silicon oxide film 3 and polished by a chemical mechanical polishing method. As a result, the tantalum nitride film 7 and the copper film 8 remain only in the wiring groove 6, and the carbon film 5
The tantalum nitride film 7 and the copper film 8 on the silicon oxide film 3 are removed. Then, the tantalum nitride film 7 in the wiring groove 6,
Damascene wiring made of the copper film 8 is formed. Here, the tantalum nitride film 7 plays a role of suppressing diffusion of copper into the insulating film.
【００２７】次に、図１（ｅ）に示すように、銅膜８、
カーボン膜５、シリコン酸化膜３上を含む全面にシリコ
ン窒化膜９（第３の絶縁膜）を堆積する。Next, as shown in FIG. 1E, the copper film 8,
A silicon nitride film 9 (third insulating film) is deposited on the entire surface including the carbon film 5 and the silicon oxide film 3.
【００２８】次に、図１（ｆ）に示すように、酸素（Ｏ
２）を用いたアッシング（灰化処理）により、カーボン
膜５を灰化させる。この際、酸素はシリコン窒化膜９を
透過し、下層のカーボン膜５のみが除去される。これに
より、エアギャップ用の溝４中のカーボン膜５が除去さ
れてエアギャップ１０（空洞領域）が形成される。隣接
する配線間が離れている領域では、カーボン膜５を埋め
込んでいないため、エアギャップ１０は形成されない。
従って、実施の形態１の半導体装置では、シリコン窒化
膜２とシリコン窒化膜９の間が窒化タンタル膜７、銅膜
８によるダマシン配線とシリコン酸化膜３の双方で支え
られることになり、機械的強度の高い配線構造を形成す
ることができる。Next, as shown in FIG. 1 (f), oxygen (O
The carbon film 5 is ashed by ashing (ashing treatment) using 2 ). At this time, oxygen permeates the silicon nitride film 9, and only the underlying carbon film 5 is removed. As a result, the carbon film 5 in the air gap groove 4 is removed to form the air gap 10 (cavity region). Since the carbon film 5 is not embedded in the region where the adjacent wirings are separated from each other, the air gap 10 is not formed.
Therefore, in the semiconductor device of the first embodiment, the space between the silicon nitride film 2 and the silicon nitride film 9 is supported by both the damascene wiring made of the tantalum nitride film 7 and the copper film 8 and the silicon oxide film 3, and mechanically. A wiring structure having high strength can be formed.
【００２９】以上説明したように実施の形態１では、隣
接する配線が近接している領域にはエアギャップ１０を
形成し、隣接する配線が離れている領域にはシリコン酸
化膜３を埋め込むようにした。従って、配線間の間隔が
狭く、配線間の容量の影響が大きな領域では、エアギャ
ップ１０の形成によって容量に起因する配線遅延を低減
させることができ、配線間の間隔が広く、配線間の容量
の影響が小さな領域では、シリコン酸化膜３を形成して
上部の絶縁膜を下側から支えることにより、機械的強度
を高めることが可能となる。これにより、エアギャップ
が潰れることを抑止でき、配線の断線、短絡の発生を抑
えることにより、信頼性の高い半導体装置を提供するこ
とが可能となる。As described above, in the first embodiment, the air gap 10 is formed in the area where the adjacent wirings are close to each other, and the silicon oxide film 3 is embedded in the area where the adjacent wirings are separated from each other. did. Therefore, in a region where the distance between the wirings is narrow and the influence of the capacitance between the wirings is large, the wiring delay due to the capacitance can be reduced by forming the air gap 10, the distance between the wirings is wide, and the capacitance between the wirings is large. In the region where the influence of is small, the mechanical strength can be increased by forming the silicon oxide film 3 and supporting the upper insulating film from the lower side. Accordingly, it is possible to prevent the air gap from being crushed, and to prevent the disconnection and the short circuit of the wiring, so that it is possible to provide a highly reliable semiconductor device.
【００３０】なお、実施の形態１では、銅膜８と窒化タ
ンタル膜７を用いてダマシン配線を形成したが他の膜を
用いてもよい。また、エアギャップを形成する際の犠牲
膜としてカーボン膜５を用いたが、図１（ｆ）に示す工
程で除去可能な膜であればカーボン膜５以外の膜を用い
てもよい。In the first embodiment, the damascene wiring is formed by using the copper film 8 and the tantalum nitride film 7, but another film may be used. Although the carbon film 5 is used as the sacrificial film when forming the air gap, a film other than the carbon film 5 may be used as long as it can be removed in the step shown in FIG.
【００３１】更に、図１（ｆ）の工程で、カーボン膜５
を除去するため酸素によるアッシングを用いたが、他の
方法を用いてもよい。また、実施の形態１ではダマシン
配線の上下にシリコン窒化膜２，９を形成してダマシン
配線を覆っているが、同じ機能を有する他の膜を用いて
もよい。Further, in the step of FIG. 1 (f), the carbon film 5
Oxygen ashing was used to remove oxygen, but other methods may be used. Further, although the silicon nitride films 2 and 9 are formed above and below the damascene wiring to cover the damascene wiring in the first embodiment, another film having the same function may be used.
【００３２】次に、実施の形態１の変形例について説明
する。実施の形態１では、この変形例では、エアギャッ
プ形成用の溝４を形成した後にダマシン配線を形成した
が、この変形例ではダマシン配線を形成した後にエアギ
ャップ形成用の溝４を形成する。すなわち、図１（ａ）
の工程でシリコン酸化膜３を形成した後、先に配線溝６
（第１の開口）を形成し、配線溝６内及びシリコン酸化
膜３上に窒化タンタル膜７、銅膜８（導電膜）をこの順
に堆積し、化学機械研磨法による研磨を行うことにより
ダマシン配線を形成する。その後、隣接する配線間が近
接している領域では、配線間にエアギャップ形成用の溝
４（第２の開口）を形成し、カーボン膜５（犠牲膜）を
形成して化学機械研磨法による研磨を行うことにより、
溝４内にカーボン膜５を埋め込む。その後の工程は、図
１（ｅ）以降の実施の形態１と同様である。Next, a modification of the first embodiment will be described. In the first embodiment, in this modification, the damascene wiring is formed after forming the groove 4 for forming the air gap, but in this modification, the groove 4 for forming the air gap is formed after forming the damascene wiring. That is, FIG. 1 (a)
After forming the silicon oxide film 3 in the step of
(First opening) is formed, a tantalum nitride film 7 and a copper film 8 (conductive film) are deposited in this order in the wiring groove 6 and on the silicon oxide film 3, and polishing is performed by a chemical mechanical polishing method, thereby damascene. Form the wiring. Then, in a region where adjacent wirings are close to each other, a groove 4 (second opening) for forming an air gap is formed between the wirings, a carbon film 5 (sacrificial film) is formed, and a chemical mechanical polishing method is used. By polishing,
A carbon film 5 is embedded in the groove 4. Subsequent steps are the same as those of the first embodiment after FIG.
【００３３】この変形例のように、溝４及びカーボン膜
５を形成する前にダマシン配線を形成しても実施の形態
１と同様の構造を形成することができる。As in this modification, even if the damascene wiring is formed before forming the groove 4 and the carbon film 5, the same structure as that of the first embodiment can be formed.
【００３４】実施の形態２．図２は、この発明の実施の
形態２にかかる半導体装置の製造方法を工程順に示す概
略断面図である。以下、図２に基いてこの発明の実施の
形態２について説明する。先ず、図２（ａ）に示すよう
に、所定の半導体素子が形成された半導体基板（不図
示）の上層に層間絶縁膜２１を形成し、層間絶縁膜２１
上にシリコン窒化膜２２（第１の絶縁膜）を形成する。
その後、シリコン窒化膜２２上にシリコン酸化膜２３
（第２の絶縁膜）を形成する。Embodiment 2. 2A to 2D are schematic cross-sectional views showing a method of manufacturing a semiconductor device according to the second embodiment of the present invention in the order of steps. The second embodiment of the present invention will be described below with reference to FIG. First, as shown in FIG. 2A, an interlayer insulating film 21 is formed on an upper layer of a semiconductor substrate (not shown) on which a predetermined semiconductor element is formed.
A silicon nitride film 22 (first insulating film) is formed on top.
Then, the silicon oxide film 23 is formed on the silicon nitride film 22.
(Second insulating film) is formed.
【００３５】そして、フォトリソグラフィー及びこれに
続くドライエッチングにより、シリコン酸化膜２３に配
線溝２４（第１の開口）を開口する。この際、シリコン
窒化膜２２はストッパーとして機能し、配線溝２４はシ
リコン窒化膜２２まで到達するように形成される。Then, a wiring groove 24 (first opening) is formed in the silicon oxide film 23 by photolithography and subsequent dry etching. At this time, the silicon nitride film 22 functions as a stopper, and the wiring groove 24 is formed so as to reach the silicon nitride film 22.
【００３６】次に、図２（ｂ）に示すように、配線溝２
４内、シリコン酸化膜２３上に窒化タンタル膜２５、銅
膜２６（導電膜）をこの順に堆積し、化学機械研磨法を
用いて研磨する。これにより、配線溝２４中にのみ窒化
タンタル膜２５、銅膜２６が残り、窒化タンタル膜２
５、銅膜２６からなるダマシン配線が形成される。Next, as shown in FIG. 2B, the wiring groove 2
4, a tantalum nitride film 25 and a copper film 26 (conductive film) are deposited in this order on the silicon oxide film 23 and polished by a chemical mechanical polishing method. As a result, the tantalum nitride film 25 and the copper film 26 remain only in the wiring groove 24, and the tantalum nitride film 2
5, damascene wiring made of the copper film 26 is formed.
【００３７】次に、図２（ｃ）に示すように、ダマシン
配線及びシリコン酸化膜２３上にシリコン窒化膜２７を
堆積し、フォトリソグラフィー及びこれに続くドライエ
ッチングにより、エアギャップを形成する領域上のシリ
コン窒化膜２７を選択的に除去する。この際、隣接する
配線間が近接している領域では、配線間のシリコン酸化
膜２３が全て露出するようにシリコン窒化膜２７を除去
する。一方、隣接する配線間が比較的離れている領域で
は、配線間のシリコン酸化膜２３の一部のみが露出する
ようにシリコン窒化膜２７を除去する。Next, as shown in FIG. 2C, a silicon nitride film 27 is deposited on the damascene wiring and the silicon oxide film 23, and photolithography and subsequent dry etching are performed to form an air gap. Of the silicon nitride film 27 is selectively removed. At this time, in the region where the adjacent wirings are close to each other, the silicon nitride film 27 is removed so that the silicon oxide film 23 between the wirings is entirely exposed. On the other hand, in the region where the adjacent wirings are relatively distant from each other, the silicon nitride film 27 is removed so that only a part of the silicon oxide film 23 between the wirings is exposed.
【００３８】次に、図２（ｄ）に示すように、シリコン
窒化膜２７をマスクとして、シリコン酸化膜２３をＣＦ
系のガスでドライエッチングする。この時、窒化タンタ
ル膜２５、銅膜２６はフッ化物の蒸気圧が低いためエッ
チングされずに配線溝２４内に残存する。また、シリコ
ン窒化膜２２はストッパーとして機能する。これによ
り、シリコン窒化膜２７で覆われていない領域に、シリ
コン窒化膜２２まで到達するエアギャップ用溝２８（第
２の開口）が形成される。この際、隣接する配線間が比
較的離れている領域では、ダマシン配線と隣接するシリ
コン酸化膜２３が残存する。このため、隣接する配線間
が比較的離れている領域においても、幅の狭いエアギャ
ップ用溝２８を形成することができる。Next, as shown in FIG. 2D, the silicon nitride film 27 is used as a mask to etch the silicon oxide film 23 into CF.
Dry etching with a system gas. At this time, the tantalum nitride film 25 and the copper film 26 remain in the wiring groove 24 without being etched because the vapor pressure of fluoride is low. Further, the silicon nitride film 22 functions as a stopper. As a result, an air gap groove 28 (second opening) reaching the silicon nitride film 22 is formed in a region not covered with the silicon nitride film 27. At this time, the silicon oxide film 23 adjacent to the damascene wiring remains in the region where the adjacent wirings are relatively distant from each other. Therefore, it is possible to form the air gap groove 28 having a narrow width even in the region where the adjacent wirings are relatively separated from each other.
【００３９】次に、図２（ｅ）に示すように、段差被覆
性（カバレッジ）の悪い成膜法を用いて、シリコン窒化
膜２９（第３の絶縁膜）を堆積する。ここで、隣接する
配線間が近接している領域では幅狭のエアギャップ用溝
２８を形成し、隣接する配線間が比較的離れている領域
においてもシリコン酸化膜２３中に幅狭のエアギャップ
用溝２８を形成しているため、シリコン窒化膜２９によ
ってエアギャップ用溝２８が埋め込まれることはない。
特に、シリコン窒化膜は、その特性上、段差被覆性が悪
いため、エアギャップ用溝２８上にシリコン窒化膜２９
を形成することによって、エアギャップ用溝２８が埋め
込まれることを抑止できる。これにより、エアギャップ
用溝２８上がシリコン窒化膜２９で密閉されたエアギャ
ップ（空洞領域）を形成することができる。Next, as shown in FIG. 2E, a silicon nitride film 29 (third insulating film) is deposited by using a film forming method having poor step coverage (coverage). Here, a narrow air gap groove 28 is formed in a region where adjacent wirings are close to each other, and a narrow air gap is formed in the silicon oxide film 23 even in a region where adjacent wirings are relatively separated from each other. Since the air groove 28 is formed, the silicon nitride film 29 does not fill the air gap groove 28.
In particular, since the silicon nitride film has a poor step coverage due to its characteristics, the silicon nitride film 29 is formed on the air gap groove 28.
By forming the groove, it is possible to prevent the air gap groove 28 from being filled. This makes it possible to form an air gap (cavity region) in which the air gap groove 28 is sealed with the silicon nitride film 29.
【００４０】次に、図２（ｆ）に示すように、シリコン
窒化膜２９を化学機械研磨法等の方法を用いて所定の膜
厚だけ除去する。シリコン窒化膜は誘電率が高いため、
必要な膜厚のみ残存させることで、多層配線構造におけ
る配線遅延を抑えることができる。Next, as shown in FIG. 2F, the silicon nitride film 29 is removed by a predetermined film thickness by using a chemical mechanical polishing method or the like. Since the silicon nitride film has a high dielectric constant,
By leaving only the required film thickness, the wiring delay in the multilayer wiring structure can be suppressed.
【００４１】以上説明したように実施の形態２によれ
ば、隣接する配線が近接している領域では、配線間のシ
リコン酸化膜２３を全て除去してエアギャップ用溝２８
を形成し、隣接する配線が離れている領域では所定幅の
エアギャップ用溝２８を形成してシリコン酸化膜２３を
残存させるようにした。これにより、配線間の間隔が狭
く、配線間の容量の影響が大きな領域では、エアギャッ
プの形成によって容量に起因する配線遅延を低減させる
ことができ、配線間の間隔が広く、配線間の容量の影響
が小さな領域では、シリコン酸化膜２３によって上部の
絶縁膜を下側から支えることができる。従って、配線間
の間隔が広い領域の機械的強度を高めることが可能とな
る。これにより、エアギャップが潰れることを抑止で
き、配線の断線、短絡の発生を抑えることにより、信頼
性の高い半導体装置を提供することが可能となる。As described above, according to the second embodiment, in the region where the adjacent wirings are close to each other, the silicon oxide film 23 between the wirings is completely removed and the air gap groove 28 is formed.
Then, the air gap groove 28 having a predetermined width is formed in the region where the adjacent wirings are separated from each other so that the silicon oxide film 23 remains. This makes it possible to reduce wiring delay due to capacitance by forming an air gap in a region where the spacing between wirings is narrow and the influence of capacitance between wirings is large, and the spacing between wirings is wide and the capacitance between wirings is large. In the region where the influence of the above is small, the upper insulating film can be supported from below by the silicon oxide film 23. Therefore, it is possible to increase the mechanical strength in the region where the distance between the wirings is wide. Accordingly, it is possible to prevent the air gap from being crushed, and to prevent the disconnection and the short circuit of the wiring, so that it is possible to provide a highly reliable semiconductor device.
【００４２】また、実施の形態２では、エアギャップ用
溝２８上に段差被覆性の悪いシリコン窒化膜２９を形成
することにより、エアギャップ用溝２８を密閉してエア
ギャップを形成するようにしたため、エアギャップを形
成するための犠牲膜が不要となる。このため、製造工程
を簡略化することができ、半導体装置の製造コストを低
減させることが可能となる。Further, in the second embodiment, since the silicon nitride film 29 having poor step coverage is formed on the air gap groove 28, the air gap groove 28 is hermetically sealed to form the air gap. , A sacrificial film for forming the air gap becomes unnecessary. Therefore, the manufacturing process can be simplified and the manufacturing cost of the semiconductor device can be reduced.
【００４３】なお、実施の形態２においても、ダマシン
配線として銅膜２６、窒化タンタル膜２５以外の膜から
なる構造を用いてもよい。また、ダマシン配線の上下に
形成したシリコン窒化膜は、同じ機能を有する他の膜を
用いてもよい。例えば、シリコン窒化膜２９の代わり
に、カバレッジの悪いモノシラン（ＳｉＨ４）ベースの
シリコン酸化膜、カーボンドープのシリコン酸化膜（Ｓ
ｉＯＣ膜）を用いてもよい。Also in the second embodiment, a structure other than the copper film 26 and the tantalum nitride film 25 may be used as the damascene wiring. Further, as the silicon nitride film formed above and below the damascene wiring, another film having the same function may be used. For example, instead of the silicon nitride film 29, a monosilane (SiH 4 ) based silicon oxide film having a poor coverage, a carbon-doped silicon oxide film (S
iOC film) may be used.
【００４４】実施の形態３．図３は、この発明の実施の
形態３にかかる半導体装置の製造方法を工程順に示す概
略断面図である。以下、図３に基いてこの発明の実施の
形態３について説明する。実施の形態３では、先に形成
したダミーの配線を除去することによってエアギャップ
用の溝を形成している。Embodiment 3. 3A to 3D are schematic sectional views showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps. The third embodiment of the present invention will be described below with reference to FIG. In the third embodiment, the air gap groove is formed by removing the dummy wiring previously formed.
【００４５】先ず、図３（ａ）に示すように、所定の半
導体素子が形成された半導体基板（不図示）の上層に層
間絶縁膜３１を形成し、層間絶縁膜３１上にシリコン窒
化膜３２（第１の絶縁膜）を形成する。その後、シリコ
ン窒化膜３２上にシリコン酸化膜３３（第２の絶縁膜）
を形成する。First, as shown in FIG. 3A, an interlayer insulating film 31 is formed on an upper layer of a semiconductor substrate (not shown) on which predetermined semiconductor elements are formed, and a silicon nitride film 32 is formed on the interlayer insulating film 31. (First insulating film) is formed. After that, the silicon oxide film 33 (second insulating film) is formed on the silicon nitride film 32.
To form.
【００４６】そして、フォトリソグラフィー及びこれに
続くドライエッチングにより、シリコン酸化膜３３に配
線溝３４（第１の開口）を開口する。この際、シリコン
窒化膜３２はストッパーとして機能し、配線溝３４はシ
リコン窒化膜３２まで到達するように形成される。Then, a wiring groove 34 (first opening) is formed in the silicon oxide film 33 by photolithography and subsequent dry etching. At this time, the silicon nitride film 32 functions as a stopper, and the wiring groove 34 is formed so as to reach the silicon nitride film 32.
【００４７】次に、図３（ｂ）に示すように、配線溝３
４内、シリコン酸化膜３３上に窒化タンタル膜３５、銅
膜３６（導電膜）をこの順に堆積し、化学機械研磨法を
用いて研磨する。これにより、配線溝３４中にのみ窒化
タンタル膜３５、銅膜３６が残り、窒化タンタル膜３
５、銅膜３６からなるダマシン配線が形成される。Next, as shown in FIG. 3B, the wiring groove 3
4, a tantalum nitride film 35 and a copper film 36 (conductive film) are deposited in this order on the silicon oxide film 33 and polished by a chemical mechanical polishing method. As a result, the tantalum nitride film 35 and the copper film 36 remain only in the wiring groove 34, and the tantalum nitride film 3 is formed.
5, damascene wiring made of the copper film 36 is formed.
【００４８】次に、図３（ｃ）に示すように、ダマシン
配線及びシリコン酸化膜３３上にシリコン窒化膜３７を
堆積し、フォトリソグラフィー及びこれに続くドライエ
ッチングにより、エアギャップを形成する領域上のシリ
コン窒化膜３７を選択的に除去する。この際、エアギャ
ップを形成する領域では、シリコン窒化膜３７を除去し
て下層のダマシン配線を露出させ、エアギャップを形成
しない領域ではダマシン配線上にシリコン窒化膜３７を
残存させるようにする。Next, as shown in FIG. 3C, a silicon nitride film 37 is deposited on the damascene wiring and the silicon oxide film 33, and photolithography and subsequent dry etching are performed to form an air gap. Of the silicon nitride film 37 is selectively removed. At this time, in the region where the air gap is formed, the silicon nitride film 37 is removed to expose the lower damascene wiring, and in the region where the air gap is not formed, the silicon nitride film 37 remains on the damascene wiring.
【００４９】次に、図３（ｄ）に示すように、硝酸を用
いたエッチングを行うことにより、シリコン窒化膜３７
で覆われていない領域の銅膜３６を除去する。更に、除
去した銅膜３６の下層の窒化タンタル膜３５もエッチン
グにより除去する。これにより、銅膜３６及び窒化タン
タル膜３５を除去した領域にエアギャップ用溝３８が形
成される。硝酸によるエッチングでは、銅膜３６の選択
比がシリコン酸化膜３３に対して高いため、銅膜３６の
みを除去してエアギャップ用溝３８を形成することがで
きる。なお、銅膜３６の下層の窒化タンタル膜３５につ
いては、他の配線膜と接続されていなければそのまま残
しておいてもよい。Next, as shown in FIG. 3D, the silicon nitride film 37 is etched by using nitric acid.
The copper film 36 in the area not covered with is removed. Further, the tantalum nitride film 35 under the removed copper film 36 is also removed by etching. As a result, the air gap groove 38 is formed in the region where the copper film 36 and the tantalum nitride film 35 are removed. In the etching with nitric acid, since the selection ratio of the copper film 36 is higher than that of the silicon oxide film 33, only the copper film 36 can be removed to form the air gap groove 38. Note that the tantalum nitride film 35 below the copper film 36 may be left as it is, unless it is connected to another wiring film.
【００５０】次に、図３（ｅ）に示すように、段差被覆
性の悪い成膜法を用いて、シリコン窒化膜３９（第３の
絶縁膜）を堆積する。ここで、ダマシン配線を除去する
ことによって形成したエアギャップ用溝３８は所定の幅
以下に形成されているため、シリコン窒化膜３９によっ
てエアギャップ用溝３８が埋め込まれることはない。特
に、シリコン窒化膜は、その特性上、段差被覆性が悪い
ため、エアギャップ用溝３８上にシリコン窒化膜３９を
形成することによって、エアギャップ用溝３８が埋め込
まれることを抑止できる。これにより、エアギャップ用
溝３８上がシリコン窒化膜３９で密閉されたエアギャッ
プ（空洞領域）を形成することができる。Next, as shown in FIG. 3E, a silicon nitride film 39 (third insulating film) is deposited by using a film forming method having poor step coverage. Here, since the air gap groove 38 formed by removing the damascene wiring is formed to have a predetermined width or less, the silicon nitride film 39 does not fill the air gap groove 38. In particular, since the silicon nitride film has a poor step coverage due to its characteristics, it is possible to prevent the air gap groove 38 from being filled by forming the silicon nitride film 39 on the air gap groove 38. This makes it possible to form an air gap (cavity region) in which the air gap groove 38 is sealed with the silicon nitride film 39.
【００５１】次に、図３（ｆ）に示すように、シリコン
窒化膜３９を化学機械研磨法等の方法を用いて所定の膜
厚だけ除去する。シリコン窒化膜は誘電率が高いため、
必要な膜厚のみ残存させることで、多層配線構造におけ
る配線遅延を抑えることができる。Next, as shown in FIG. 3F, the silicon nitride film 39 is removed by a predetermined film thickness by using a chemical mechanical polishing method or the like. Since the silicon nitride film has a high dielectric constant,
By leaving only the required film thickness, the wiring delay in the multilayer wiring structure can be suppressed.
【００５２】以上説明したように実施の形態３によれ
ば、ダマシン配線を除去することによりエアギャップ用
溝３８を形成するようにしたため、予めエアギャップを
形成したい領域にダミーのダマシン配線を形成しておく
ことにより所望の領域にエアギャップを形成することが
可能となる。そして、隣接する配線が近接している領域
ではエアギャップ用溝３８を形成し、隣接する配線が離
れている領域ではエアギャップ用溝３８を形成しないよ
うにした。このため、配線間の間隔が狭く、配線間の容
量の影響が大きな領域では、エアギャップの形成によっ
て容量に起因する配線遅延を低減させることができ、配
線間の間隔が広く、配線間の容量の影響が小さな領域で
は、シリコン酸化膜２３によって上部の絶縁膜を下側か
ら支えることができる。従って、配線間の間隔が広い領
域の機械的強度を高めることが可能となる。これによ
り、エアギャップが潰れることを抑止でき、配線の断
線、短絡の発生を抑えることにより、信頼性の高い半導
体装置を提供することが可能となる。As described above, according to the third embodiment, since the air gap groove 38 is formed by removing the damascene wiring, the dummy damascene wiring is previously formed in the region where the air gap is to be formed. This makes it possible to form an air gap in a desired area. The air gap groove 38 is formed in a region where adjacent wirings are close to each other, and the air gap groove 38 is not formed in a region where adjacent wirings are separated from each other. Therefore, in a region where the distance between the wirings is narrow and the influence of the capacitance between the wirings is large, the wiring delay due to the capacitance can be reduced by forming the air gap, the distance between the wirings is wide, and the capacitance between the wirings is large. In the region where the influence of the above is small, the upper insulating film can be supported from below by the silicon oxide film 23. Therefore, it is possible to increase the mechanical strength in the region where the distance between the wirings is wide. Accordingly, it is possible to prevent the air gap from being crushed, and to prevent the disconnection and the short circuit of the wiring, so that it is possible to provide a highly reliable semiconductor device.
【００５３】また、実施の形態３では、シリコン窒化膜
３９の堆積時に、銅膜３６の表面がシリコン窒化膜３７
で覆われているため、銅膜３６の表面が露出することが
ない。従って、銅膜３６の表面を酸化させる虞のある膜
をシリコン窒化膜３９の代わりに堆積することができ
る。これにより材料の選択の自由度を高めることができ
る。また、シリコン窒化膜３９の代わりに形成する膜は
銅膜３６と接触することがないため、銅が拡散して配線
間のリークを起こし易いＣＶＤシリコン酸化膜等の膜で
あっても、シリコン窒化膜３９の代わりに形成すること
ができる。Further, in the third embodiment, the surface of the copper film 36 is covered with the silicon nitride film 37 when the silicon nitride film 39 is deposited.
Therefore, the surface of the copper film 36 is not exposed. Therefore, a film that may oxidize the surface of the copper film 36 can be deposited instead of the silicon nitride film 39. This can increase the degree of freedom in selecting materials. Further, since the film formed in place of the silicon nitride film 39 does not come into contact with the copper film 36, even if it is a film such as a CVD silicon oxide film in which copper is likely to diffuse and leak between wirings, the silicon nitride film It can be formed instead of the film 39.
【００５４】以上の各実施の形態では、エアギャップを
形成する層にシリコン酸化膜３，２３，３３を残して下
側から支持するようにしたが、シリコン酸化膜以外の他
の絶縁膜を用いてもよい。例えばカーボンドープのシリ
コン酸化膜（ＳｉＯＣ膜）、酸化アルミニウム（Ａｌ２
Ｏ３）等からなる膜をシリコン酸化膜３，２３，３３の
代わりに用いることも可能である。In each of the above embodiments, the silicon oxide films 3, 23 and 33 are left in the layer forming the air gap to support the layers from below, but an insulating film other than the silicon oxide film is used. May be. For example, carbon-doped silicon oxide film (SiOC film), aluminum oxide (Al 2
It is also possible to use a film made of O 3 ) or the like instead of the silicon oxide films 3, 23 and 33.
【００５５】[0055]
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。Since the present invention is constructed as described above, it has the following effects.
【００５６】第２の絶縁膜が形成された層に選択的に犠
牲膜を形成し、少なくとも犠牲膜の両側と隣接する領域
内で第２の絶縁膜を除去して導電膜を形成したため、隣
り合う導電膜間に必要に応じて空洞領域を形成すること
ができる。そして、犠牲膜を形成しなかった領域では第
２の絶縁膜を残すことができる。従って、第２の絶縁膜
によって第３の絶縁膜を下側から支えることによって多
層配線構造の機械的強度を高めた半導体装置を製造する
ことができる。Since the sacrificial film is selectively formed on the layer on which the second insulating film is formed and the second insulating film is removed at least in the region adjacent to both sides of the sacrificial film, the conductive film is formed. A cavity region can be formed between the conductive films which match with each other as needed. Then, the second insulating film can be left in the region where the sacrificial film is not formed. Therefore, by supporting the third insulating film from the lower side by the second insulating film, it is possible to manufacture a semiconductor device in which the mechanical strength of the multilayer wiring structure is enhanced.
【００５７】犠牲膜をカーボン膜とし、犠牲膜を除去す
る工程で酸素を用いた灰化処理を行うことにより、酸素
を第３の絶縁膜に透過させてカーボン膜のみを除去でき
る。By using a carbon film as the sacrificial film and performing an ashing process using oxygen in the step of removing the sacrificial film, oxygen can be transmitted to the third insulating film and only the carbon film can be removed.
【００５８】第２の絶縁膜上の導電膜を研磨して第２の
絶縁膜に形成した開口内に埋め込むことにより、ダマシ
ン配線構造に空洞領域を形成することができ、且つダマ
シン配線構造の機械的強度を高めることができる。By polishing the conductive film on the second insulating film and burying it in the opening formed in the second insulating film, a cavity region can be formed in the damascene wiring structure, and a machine of the damascene wiring structure can be formed. Strength can be increased.
【００５９】少なくとも隣接する導電膜の間の領域内で
第２の絶縁膜を選択的に除去し、第２の絶縁膜を除去し
た領域に犠牲膜を形成することにより、隣り合う導電膜
間に必要に応じて空洞領域を形成することができる。そ
して、犠牲膜を形成しなかった領域では第２の絶縁膜を
残すことができる。従って、第２の絶縁膜によって第３
の絶縁膜を下側から支えることによって多層配線構造の
機械的強度を高めた半導体装置を製造することができ
る。The second insulating film is selectively removed at least in the region between the adjacent conductive films, and the sacrificial film is formed in the region where the second insulating film is removed. Cavity regions can be formed as needed. Then, the second insulating film can be left in the region where the sacrificial film is not formed. Therefore, the third insulating film is formed by the second insulating film.
By supporting the insulating film from above from below, it is possible to manufacture a semiconductor device in which the mechanical strength of the multilayer wiring structure is increased.
【００６０】第２の絶縁膜に予め形成しておいた開口上
に段差被覆性を低減させた第３の絶縁膜を形成すること
により、犠牲膜を用いることなく開口を空洞領域とする
ことができる。これにより、製造工程を簡略化すること
ができる。また、少なくとも隣接する導電膜の間の領域
内で第２の絶縁膜を選択的に除去することにより、導電
膜間の必要な領域のみに空洞領域を形成することができ
る。従って、多層配線構造の機械的強度を高めた半導体
装置を製造することができる。By forming a third insulating film with reduced step coverage on the opening previously formed in the second insulating film, the opening can be made a cavity region without using a sacrificial film. it can. Thereby, the manufacturing process can be simplified. Further, by selectively removing the second insulating film at least in the region between the adjacent conductive films, the cavity region can be formed only in a necessary region between the conductive films. Therefore, it is possible to manufacture a semiconductor device in which the mechanical strength of the multilayer wiring structure is increased.
【００６１】少なくとも一部の開口において導電膜を除
去し、空洞領域となる開口を形成することにより、マス
ク工程を簡素化することができ、製造コストを低減させ
ることができる。By removing the conductive film in at least a part of the openings and forming the openings to be the cavity regions, the mask process can be simplified and the manufacturing cost can be reduced.
【００６２】導電膜として銅を含む膜を用いることによ
り、銅からなるダマシン配線構造に空洞領域を形成する
ことができ、且つダマシン配線構造の機械的強度を高め
ることができる。By using a film containing copper as the conductive film, a cavity region can be formed in the damascene wiring structure made of copper and the mechanical strength of the damascene wiring structure can be increased.
【００６３】銅を含む導電膜を形成する前に拡散防止膜
を形成することにより、銅が絶縁膜中に拡散することを
抑止でき、半導体装置の信頼性を高めることができる。By forming the diffusion preventive film before forming the conductive film containing copper, it is possible to prevent copper from diffusing into the insulating film and improve the reliability of the semiconductor device.
【図１】 この発明の実施の形態１にかかる半導体装置
の製造方法を工程順に示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps.
【図２】 この発明の実施の形態２にかかる半導体装置
の製造方法を工程順に示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of steps.
【図３】 この発明の実施の形態３にかかる半導体装置
の製造方法を工程順に示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps.
【図４】 従来のエアギャップ配線の形成方法を工程順
に示す概略断面図である。FIG. 4 is a schematic cross-sectional view showing a method of forming a conventional air gap wiring in process order.
１，２１，３１ 層間絶縁膜、 ２，９，２２，２７，
２９，３２，３７，３９ シリコン窒化膜、 ３，２
３，３３ シリコン酸化膜、 ４ 溝、 ５ カーボン
膜、 ６，２４，３４ 配線溝、 ７，２５，３５ 窒
化タンタル膜、８，２６，３６ 銅膜、 １０ エアギ
ャップ、 ２８，３８ エアギャップ用溝。1, 21, 31 interlayer insulating film, 2, 9, 22, 27,
29, 32, 37, 39 Silicon nitride film, 3, 2
3,33 Silicon oxide film, 4 groove, 5 carbon film, 6,24,34 wiring groove, 7,25,35 tantalum nitride film, 8,26,36 copper film, 10 air gap, 28,38 air gap groove .
Claims (8)
工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を選択的に除去して、前記第１の絶縁
膜に到達する第１の開口を形成する工程と、 前記第１の開口内に犠牲膜を形成する工程と、 少なくとも前記犠牲膜の両側と隣接する領域内で前記第
２の絶縁膜を選択的に除去して、前記第１の絶縁膜に到
達する第２の開口を形成する工程と、 前記第２の開口内に導電膜を形成する工程と、 前記導電膜、前記犠牲膜及び前記第２の絶縁膜上に第３
の絶縁膜を形成する工程と、 前記犠牲膜を除去して、少なくとも前記犠牲膜の両側に
隣接していた前記導電膜の間に空洞領域を形成する工程
とを有することを特徴とする半導体装置の製造方法。1. A step of forming a first insulating film on a semiconductor substrate, a step of forming a second insulating film on the first insulating film, and selectively removing the second insulating film. And forming a first opening reaching the first insulating film, forming a sacrificial film in the first opening, and at least in a region adjacent to both sides of the sacrificial film. A step of selectively removing the second insulating film to form a second opening reaching the first insulating film; a step of forming a conductive film in the second opening; A third layer on the sacrificial film and the second insulating film.
And a step of removing the sacrificial film and forming a cavity region between the conductive films that are adjacent to at least both sides of the sacrificial film. Manufacturing method.
膜を除去する工程で酸素を用いた灰化処理を行うことを
特徴とする請求項１記載の半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the sacrificial film is a carbon film, and an ashing process using oxygen is performed in the step of removing the sacrificial film.
記第２の開口内、前記犠牲膜及び前記第２の絶縁膜上に
前記導電膜を形成し、前記犠牲膜及び前記第２の絶縁膜
上の前記導電膜を研磨して除去することを特徴とする請
求項１又は２記載の半導体装置の製造方法。3. In the step of forming the conductive film, the conductive film is formed in the second opening, on the sacrificial film and the second insulating film, and the sacrificial film and the second insulating film are formed. 3. The method for manufacturing a semiconductor device according to claim 1, wherein the conductive film above is removed by polishing.
工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を選択的に除去して、前記第１の絶縁
膜に到達する第１の開口を形成する工程と、 前記第１の開口内に導電膜を形成する工程と、 少なくとも隣接する前記導電膜の間の領域内で前記第２
の絶縁膜を選択的に除去し、前記第１の絶縁膜に到達す
る第２の開口を形成する工程と、 前記第２の開口内に犠牲膜を形成する工程と、 前記導電膜、前記犠牲膜及び前記第２の絶縁膜上に第３
の絶縁膜を形成する工程と、 前記犠牲膜を除去して、前記導電膜の間に空洞領域を形
成する工程とを有することを特徴とする半導体装置の製
造方法。4. A step of forming a first insulating film on a semiconductor substrate, a step of forming a second insulating film on the first insulating film, and selectively removing the second insulating film. And forming a first opening reaching the first insulating film, forming a conductive film in the first opening, and at least in a region between the adjacent conductive films. Second
Selectively removing the insulating film to form a second opening reaching the first insulating film, forming a sacrificial film in the second opening, the conductive film, the sacrificial film A film and a third insulating film on the second insulating film.
And a step of removing the sacrificial film to form a cavity region between the conductive films.
記第１の開口内及び前記第２の絶縁膜上に前記導電膜を
形成し、前記第２の絶縁膜上の前記導電膜を研磨して除
去することを特徴とする請求項４記載の半導体装置の製
造方法。5. In the step of forming the conductive film, the conductive film is formed in the first opening and on the second insulating film, and the conductive film on the second insulating film is polished. 5. The method of manufacturing a semiconductor device according to claim 4, wherein the semiconductor device is removed.
工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を選択的に除去して、前記第１の絶縁
膜に到達する第１の開口を形成する工程と、 前記第１の開口内に導電膜を形成する工程と、 少なくとも隣接する前記導電膜の間の領域内で前記第２
の絶縁膜を選択的に除去し、前記第１の絶縁膜に到達す
る第２の開口を形成する工程と、 前記導電膜、前記第２の絶縁膜及び前記第２の開口上に
段差被覆性を低減させた第３の絶縁膜を形成し、前記第
２の開口を空洞領域とする工程とを有することを特徴と
する半導体装置の製造方法。6. A step of forming a first insulating film on a semiconductor substrate, a step of forming a second insulating film on the first insulating film, and selectively removing the second insulating film. And forming a first opening reaching the first insulating film, forming a conductive film in the first opening, and at least in a region between the adjacent conductive films. Second
Selectively removing the insulating film to form a second opening reaching the first insulating film; and a step coverage on the conductive film, the second insulating film, and the second opening. Forming a third insulating film having a reduced amount, and using the second opening as a cavity region, a method of manufacturing a semiconductor device.
工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を選択的に除去して、前記第１の絶縁
膜に到達する複数の第１の開口を形成する工程と、 前記第１の開口内に導電膜を形成する工程と、 少なくとも一部の前記第１の開口において前記導電膜を
除去し、下層の前記第１の絶縁膜を露出させる工程と、 前記導電膜、前記第２の絶縁膜及び前記導電膜が除去さ
れた前記第１の開口上に段差被覆性を低減させた第３の
絶縁膜を形成し、前記導電膜が除去された前記第１の開
口を空洞領域とする工程とを有することを特徴とする半
導体装置の製造方法。7. A step of forming a first insulating film on a semiconductor substrate, a step of forming a second insulating film on the first insulating film, and selectively removing the second insulating film. And forming a plurality of first openings reaching the first insulating film, forming a conductive film in the first opening, and forming at least a part of the first opening in the first opening. Removing the conductive film and exposing the underlying first insulating film; and reducing step coverage on the first opening from which the conductive film, the second insulating film, and the conductive film have been removed. And a step of forming the third insulating film thus formed, and using the first opening from which the conductive film is removed as a cavity region, the method of manufacturing a semiconductor device.
記第１の開口内及び前記第２の絶縁膜上に前記導電膜を
形成し、前記第２の絶縁膜上の前記導電膜を研磨して除
去することを特徴とする請求項６又は７記載の半導体装
置の製造方法。8. In the step of forming the conductive film, the conductive film is formed in the first opening and on the second insulating film, and the conductive film on the second insulating film is polished. 8. The method for manufacturing a semiconductor device according to claim 6, wherein the semiconductor device is removed by removing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307339A JP3526289B2 (en) | 2001-10-03 | 2001-10-03 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307339A JP3526289B2 (en) | 2001-10-03 | 2001-10-03 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115534A true JP2003115534A (en) | 2003-04-18 |
| JP3526289B2 JP3526289B2 (en) | 2004-05-10 |
Family
ID=19126816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307339A Expired - Fee Related JP3526289B2 (en) | 2001-10-03 | 2001-10-03 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526289B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123607A (en) * | 2003-09-30 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | Method for selectively forming air gaps and device obtained by the same |
| DE10348641A1 (en) * | 2003-10-15 | 2005-05-25 | Infineon Technologies Ag | Method for reducing parasitic couplings in circuits |
| KR100772835B1 (en) * | 2006-07-12 | 2007-11-01 | 동부일렉트로닉스 주식회사 | A semiconductor device comprising air gap and the manufacturing method thereof |
| JP2009123776A (en) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009123775A (en) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| WO2009104233A1 (en) * | 2008-02-18 | 2009-08-27 | パナソニック株式会社 | Semiconductor device and method for manufacturing the same |
| US7843073B2 (en) | 2007-10-11 | 2010-11-30 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4921945B2 (en) | 2006-12-13 | 2012-04-25 | 株式会社東芝 | Semiconductor device manufacturing method and semiconductor device |
-
2001
- 2001-10-03 JP JP2001307339A patent/JP3526289B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123607A (en) * | 2003-09-30 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | Method for selectively forming air gaps and device obtained by the same |
| DE10348641A1 (en) * | 2003-10-15 | 2005-05-25 | Infineon Technologies Ag | Method for reducing parasitic couplings in circuits |
| KR100772835B1 (en) * | 2006-07-12 | 2007-11-01 | 동부일렉트로닉스 주식회사 | A semiconductor device comprising air gap and the manufacturing method thereof |
| US7741211B2 (en) | 2006-07-12 | 2010-06-22 | Dongbu Hitek Co., Ltd. | Method for manufacturing a semiconductor device |
| US7843073B2 (en) | 2007-10-11 | 2010-11-30 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7977239B2 (en) | 2007-10-11 | 2011-07-12 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2009123776A (en) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009123775A (en) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| WO2009104233A1 (en) * | 2008-02-18 | 2009-08-27 | パナソニック株式会社 | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3526289B2 (en) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
| US7425501B2 (en) | Semiconductor structure implementing sacrificial material and methods for making and implementing the same | |
| JP4118029B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US20050116349A1 (en) | Backend metallization method and device obtained therefrom | |
| JP2012038961A (en) | Semiconductor device and method of manufacturing the same | |
| JP2010258215A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2010258213A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| JP2005340808A (en) | Barrier structure of semiconductor device | |
| KR100389034B1 (en) | Method of forming interlayer connection and semiconductor devices formed by using the same | |
| KR20000026588A (en) | Semiconductor device having contact holes and method for manufacturing the same | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| JP3526289B2 (en) | Method for manufacturing semiconductor device | |
| JP3920590B2 (en) | Manufacturing method of semiconductor device | |
| JPH1187503A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JP2012134422A (en) | Semiconductor device and manufacturing method of the same | |
| KR100571391B1 (en) | Method for manufacturing metal wiring structure of semiconductor device | |
| JP2005033163A (en) | Method of forming metal wiring for semiconductor element | |
| US6277755B1 (en) | Method for fabricating an interconnect | |
| JP2003338539A (en) | Method for forming metal wiring in semiconductor device | |
| JPH11111843A (en) | Semiconductor integrated circuit device and its manufacture | |
| US20230178379A1 (en) | Film deposition for patterning process | |
| KR100315455B1 (en) | a semiconductor device and a manufacturing method thereof | |
| JPH0917860A (en) | Wiring structure in semiconductor element and its manufacture | |
| JP2002076116A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |