JP2003110630A - Signal transmission circuit - Google Patents

Signal transmission circuit

Info

Publication number
JP2003110630A
JP2003110630A JP2001296143A JP2001296143A JP2003110630A JP 2003110630 A JP2003110630 A JP 2003110630A JP 2001296143 A JP2001296143 A JP 2001296143A JP 2001296143 A JP2001296143 A JP 2001296143A JP 2003110630 A JP2003110630 A JP 2003110630A
Authority
JP
Japan
Prior art keywords
current
line
signal
return
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001296143A
Other languages
Japanese (ja)
Inventor
Tatsuo Tokai
達雄 渡海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001296143A priority Critical patent/JP2003110630A/en
Publication of JP2003110630A publication Critical patent/JP2003110630A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a signal transmission circuit capable of preventing production of noise due to a return current with respect to a drive current. SOLUTION: A semiconductor tester T is provided with a differential output driver 1, a noninverted output terminal of the differential output driver 1 transmits a test current 1a to a receiver 2 of a semiconductor device D to be inspected through a first line 3a of a board B, a holding current 1b in reverse phase to the test current 1a is outputted from an inverted output terminal of the differential output driver 1, the holding current Ib absorbs the return current Ir going to be supplied from the semiconductor device D to be detected to the semiconductor tester T through an earth layer of the board B in response to the test current 1a, the return current Ir is stably held in a second line 3b independently of the processing of the earth layer of the board B, reflection noise due to impedance mismatching in a processing section attended with bypass of the return current Ir, radiation noise due to a formed loop of the bypass, and crosstalk to an adjacent conductor pattern are prevented so as to test the operating characteristics of the semiconductor device D to be detected with high accuracy.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は信号伝送回路に係
り、特に戻り電流に基づくノイズの阻止機能を備えた信
号伝送回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission circuit, and more particularly to a signal transmission circuit having a function of blocking noise caused by a return current.

【０００２】[0002]

【従来の技術】半導体技術の進歩に伴って、半導体デバ
イスの高集積化と動作の高速化とが進むと、基板上に形
成されたマイクロストリップ線路を介して、該マイクロ
ストリップ線路の一端側に接続される信号源ユニットか
ら、他端側に接続される駆動ユニットに対して、該駆動
ユニットの所定動作のために、例えば４００ＭＨｚとい
う高速駆動電流が伝送されるようになり、この場合に
は、高速駆動電流に基づき発生するノイズが重要な問題
となる。具体的な例で説明すると、信号源ユニットが半
導体試験装置（半導体テスタ）で、駆動ユニットが被検
半導体デバイスの場合には、半導体試験装置から基板に
形成されたマイクロストリップ線路（導体パターン）を
介して、被検半導体デバイスに試験信号が伝送され、該
試験信号によって被検半導体デバイスの動作特性の検査
が行なわれる場合には、該試験信号に基づいて、寄生イ
ンダクタンスに起因する高周波ノイズ、近接信号間での
クロストークノイズが発生するが、この他にも、試験電
流に対応して基板のアース層を流れる戻り電流に基づく
ノイズの発生が大きな問題になる。2. Description of the Related Art With the progress of semiconductor technology, the higher integration of semiconductor devices and the higher operation speed of semiconductor devices are progressing, and a microstrip line formed on a substrate is used to connect one end side of the microstrip line. A high-speed drive current of, for example, 400 MHz is transmitted from the connected signal source unit to the drive unit connected to the other end for a predetermined operation of the drive unit. In this case, Noise generated due to high-speed drive current is an important issue. Explaining in a specific example, when the signal source unit is a semiconductor test device (semiconductor tester) and the drive unit is a semiconductor device to be tested, a microstrip line (conductor pattern) formed on the substrate from the semiconductor test device is used. When the test signal is transmitted to the semiconductor device to be tested via the test signal and the operating characteristic of the semiconductor device to be tested is inspected by the test signal, high-frequency noise caused by parasitic inductance, proximity Crosstalk noise is generated between signals, but in addition to this, the generation of noise due to the return current flowing through the ground layer of the substrate in response to the test current becomes a major problem.

【０００３】このように半導体試験装置から、被検半導
体デバイスに基板の導体パターンを介して、試験電流を
伝送する場合について説明すると、基板の導体パターン
に流れる試験電流に対応して、基板のアース層におい
て、被検半導体デバイスに対応する位置側から、半導体
試験装置に対応する位置側に戻り電流が流れることが知
られている。この戻り電流は、導体パターンに流れる試
験電流の周波数が小さいと、アース層内を抵抗値が最小
となる経路を選択して流れ、試験電流の周波数が大きい
高速信号の場合には、行きと戻りの電流によるループイ
ンダクタンスが最小となる経路を選択して流れる。この
場合、基板のアース層において、導体パターンの直下の
領域の一部に、加工が施され、例えばアース層に孔が形
成されていると、戻り電流はこの孔部分は通過できない
ので、戻り電流は、孔を迂回してアース層を流れること
になる。The case where the test current is transmitted from the semiconductor test apparatus to the semiconductor device to be tested through the conductor pattern of the substrate in this way will be described below. Corresponding to the test current flowing in the conductor pattern of the substrate, the earth of the substrate is grounded. It is known that in the layer, a return current flows from the position side corresponding to the semiconductor device under test to the position side corresponding to the semiconductor test apparatus. When the frequency of the test current flowing through the conductor pattern is small, this return current flows by selecting the route in the ground layer that minimizes the resistance value, and in the case of high-speed signals with a large test current frequency, the return current Select the path that minimizes the loop inductance due to the current of the current and flow. In this case, in the ground layer of the substrate, if a part of the region immediately below the conductor pattern is processed and, for example, a hole is formed in the ground layer, the return current cannot pass through this hole, so the return current Will bypass the holes and flow through the ground layer.

【０００４】[0004]

【発明が解決しようとする課題】前述のように、基板の
アース層に例えば孔が形成されていて、戻り電流がこの
孔を迂回して流れる状態になると、（ａ）孔の周縁部に
おけるインピーダンス不整合により発生する反射ノイズ
が増加し、（ｂ）試験電流が流れる導体パターンと戻り
電流の経路により大きなループが形成され、このために
発生する不要輻射ノイズが増加し、（ｃ）隣接導体パタ
ーンへのクロストークノイズが増加するという問題が発
生する。例えば、半導体装置から被検半導体デバイスに
基板に形成された導体パターンを介して試験信号を伝送
し、被検半導体デバイスの動作特性の試験を行なう場合
に、基板のアース層を流れる戻り電流に前述の迂回経路
が形成されると、反射ノイズが増加し、不要輻射ノイズ
が増加し、隣接導体パターンへのクロストークが増加す
るために、被検半導体デバイスの動作特性の測定に悪影
響を及ぼすことになる。As described above, when, for example, a hole is formed in the ground layer of the substrate and the return current flows around this hole, (a) the impedance at the peripheral portion of the hole is increased. The reflection noise generated by the mismatch increases, and (b) a large loop is formed by the conductor pattern through which the test current flows and the path of the return current, and unnecessary radiation noise generated by this increases, and (c) the adjacent conductor pattern. There is a problem that the crosstalk noise to the circuit increases. For example, when a test signal is transmitted from a semiconductor device to a semiconductor device to be tested through a conductor pattern formed on the substrate to test the operating characteristics of the semiconductor device to be tested, the return current flowing through the ground layer of the substrate is described above. When the detour path is formed, the reflection noise increases, the unnecessary radiation noise increases, and the crosstalk to the adjacent conductor pattern increases, which adversely affects the measurement of the operating characteristics of the semiconductor device under test. Become.

【０００５】本発明は、信号源ユニットと駆動ユニット
間において基板に形成され、信号源ユニットから駆動ユ
ニットを駆動する駆動電流が伝送される信号伝送回路の
前述したような動作の現状に鑑みてなされたものであ
り、その目的は、駆動電流に対応する戻り電流に基づく
ノイズの発生を大幅に低減可能な信号伝送回路を提供す
ることにある。The present invention has been made in view of the above-mentioned operation of the signal transmission circuit formed on the substrate between the signal source unit and the driving unit and transmitting the driving current for driving the driving unit from the signal source unit. SUMMARY OF THE INVENTION It is an object of the present invention to provide a signal transmission circuit capable of significantly reducing noise generation based on a return current corresponding to a drive current.

【０００６】[0006]

【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明は、信号源ユニット側から伝送
される駆動電流によって、駆動ユニット側で所定の動作
が実行される信号伝送系に適用され、前記信号源ユニッ
トと前記駆動ユニット間において基板上に形成され、前
記駆動電流を前記信号源ユニット側から前記駆動ユニッ
ト側に伝送する差動ライン型の信号伝送回路であり、前
記信号源ユニット側から前記駆動ユニット側に前記駆動
電流を伝送する信号ラインと、該信号ラインに流れる前
記駆動電流と逆相の保持電流が設定保持される戻り信号
ラインとを有することを特徴とするものである。In order to achieve the above object, the invention according to claim 1 is a signal transmission in which a predetermined operation is executed on the drive unit side by a drive current transmitted from the signal source unit side. A differential line type signal transmission circuit applied to a system, formed on a substrate between the signal source unit and the drive unit, and transmitting the drive current from the signal source unit side to the drive unit side, It has a signal line for transmitting the drive current from the signal source unit side to the drive unit side, and a return signal line in which a holding current having a phase opposite to the drive current flowing through the signal line is set and held. It is a thing.

【０００７】このような手段では、信号源ユニット側か
ら駆動ユニット側に駆動電流を伝送する信号ラインと、
信号ラインに流れる駆動電流と逆相の保持電流が設定保
持される戻り信号ラインとが設けられ、信号源ユニット
から信号ラインを介して駆動ユニットに伝送され、駆動
ユニットに所定の動作を行なわせる駆動電流に基づい
て、基板のアース層を駆動ユニット側から信号源ユニッ
ト側に流れようとする戻り電流は、戻り信号ラインに設
定される駆動電流と逆相の保持電流に一致するので、戻
り電流は保持電流に吸収されることになり、基板のアー
ス相ではなく戻り信号ラインを流れる。このために、基
板のアース層に施される加工には関係なく、戻り電流は
戻り電流ラインに安定に保持され、戻り電流の迂回によ
るインピーダンス不整合に起因する反射ノイズ、迂回流
路によるループ形成に起因する輻射ノイズ、隣接導体パ
ターンへのクロストークを防止して、被検半導体デバイ
スに対して、駆動電流に基づく高精度の所定動作が行わ
れる。In such means, a signal line for transmitting a drive current from the signal source unit side to the drive unit side,
A return signal line is provided in which a holding current having an opposite phase to the driving current flowing through the signal line is set and held, and is transmitted from the signal source unit to the driving unit via the signal line to drive the driving unit to perform a predetermined operation. Based on the current, the return current that tries to flow from the drive unit side to the signal source unit side through the ground layer of the substrate matches the drive current set in the return signal line and the holding current in opposite phase, so the return current is It will be absorbed by the holding current and will flow through the return signal line instead of the ground phase of the substrate. For this reason, the return current is stably held in the return current line regardless of the processing applied to the ground layer of the substrate, reflection noise due to impedance mismatch due to the return current bypass, and loop formation due to the bypass flow path. The radiation noise caused by the noise and the crosstalk to the adjacent conductor pattern are prevented, and a highly accurate predetermined operation based on the drive current is performed on the semiconductor device to be tested.

【０００８】同様に前記目的を達成するために、請求項
２記載の発明は、請求項１記載の信号伝送回路に対し
て、前記信号ライン及び前記戻り信号ラインの前記信号
源ユニット側端部に設けられ、前記信号ラインに前記駆
動電流を設定送信し、前記戻り信号ラインに前記保持電
流を設定保持するドライバ手段と、前記信号ライン及び
前記戻り信号ラインの前記駆動ユニット側端部に設けら
れ、前記駆動電流を前記駆動ユニットに入力するレシー
バ手段とがさらに設けられていることを特徴とするもの
である。[0008] Similarly, in order to achieve the above object, the invention according to claim 2 is different from the signal transmission circuit according to claim 1 in that the signal line and the return signal line are provided at the end portions on the signal source unit side. Driver means for setting and transmitting the drive current to the signal line and setting and holding the holding current to the return signal line, and to the drive unit side end of the signal line and the return signal line, Receiver means for inputting the drive current to the drive unit is further provided.

【０００９】このような手段によると、信号ライン及び
戻り信号ラインの信号源ユニット側端部に設けられるド
ライバ手段によって、信号ラインには駆動電流が設定送
信され、戻り信号ラインには保持電流が設定保持され、
信号ライン及び戻り信号ラインの駆動ユニット側端部に
設けられるレシーバ手段によって、駆動電流が駆動ユニ
ットに入力され、戻り電流は、保持電流に吸収されて、
基板のアース層に施される加工には関係なく、戻り電流
ラインに安定に保持され、戻り電流の迂回によるインピ
ーダンス不整合に起因する反射ノイズ、迂回流路による
ループ形成に起因する輻射ノイズ、隣接導体パターンへ
のクロストークを防止した状態で、被検半導体デバイス
Ｄに対して、駆動電流に基づく高精度の所定動作が行わ
れる。According to such means, the driver means provided at the ends of the signal line and the return signal line on the side of the signal source unit sets and transmits the drive current to the signal line and sets the holding current to the return signal line. Retained,
The drive current is input to the drive unit by the receiver means provided at the drive unit side ends of the signal line and the return signal line, and the return current is absorbed by the holding current,
Irrespective of the processing applied to the ground layer of the board, it is stably held in the return current line, reflection noise due to impedance mismatch due to return current bypass, radiation noise due to loop formation by the bypass flow path, adjacent With the crosstalk to the conductor pattern being prevented, the semiconductor device D to be tested is subjected to a high-precision predetermined operation based on the drive current.

【００１０】同様に前記目的を達成するために、請求項
３記載の発明は、請求項１記載の信号伝送回路におい
て、前記信号源ユニットが半導体テスタ装置であり、前
記駆動ユニットが被検半導体デバイスであることを特徴
とするものである。Similarly, to achieve the above object, the invention according to claim 3 is the signal transmission circuit according to claim 1, wherein the signal source unit is a semiconductor tester device and the drive unit is a semiconductor device to be tested. It is characterized by being.

【００１１】このような手段によると、請求項１記載の
発明において、半導体テスタ装置を信号源ユニットと
し、被検半導体デバイスを駆動ユニットとして、戻り電
流は、基板のアース層に施される加工には関係なく、戻
り電流ラインに安定に保持され、戻り電流の迂回による
インピーダンス不整合に起因する反射ノイズ、迂回流路
によるループ形成に起因する輻射ノイズ、隣接導体パタ
ーンへのクロストークを防止した状態で、半導体テスタ
装置からの駆動電流に基づき、被検半導体デバイスに対
して、動作特性の高精度の試験動作が行われる。According to such means, in the invention according to claim 1, the semiconductor tester device is used as a signal source unit, the semiconductor device to be tested is used as a drive unit, and the return current is applied to the ground layer of the substrate. Irrespective of the above, it is stably held in the return current line, and reflection noise due to impedance mismatch due to the return current bypass, radiation noise due to loop formation due to the bypass flow path, and crosstalk to adjacent conductor patterns are prevented. Then, based on the drive current from the semiconductor tester device, the semiconductor device to be tested is subjected to a highly accurate test operation of operating characteristics.

【００１２】同様に前記目的を達成するために、請求項
４記載の発明は、請求項１記載の信号伝送回路におい
て、前記駆動ユニット側端部において、前記駆動ユニッ
トのインピーダンスと前記戻り信号ラインのインピーダ
ンスとが、インピーダンスマッチングされていることを
特徴とするものである。[0012] Similarly, in order to achieve the above-mentioned object, the invention according to claim 4 is the signal transmission circuit according to claim 1, wherein the impedance of the drive unit and the return signal line at the end of the drive unit are The impedance is characterized by impedance matching.

【００１３】このような手段によると、請求項１記載の
発明での作用に加えて、駆動ユニット側端末において、
駆動ユニットのインピーダンスと戻り信号ラインのイン
ピーダンスとが、インピーダンスマッチングされている
ので、戻り信号ラインの駆動ユニット側端部での信号の
反射を防止した状態で、戻り電流を戻り信号ラインに安
定に保持され、反射によるノイズに起因する悪影響が除
去される。According to such means, in addition to the operation of the invention according to claim 1, in the drive unit side terminal,
Since the impedance of the drive unit and the impedance of the return signal line are impedance-matched, the return current is stably held in the return signal line while the reflection of the signal at the end of the drive unit side of the return signal line is prevented. Then, the adverse effect caused by the noise due to the reflection is removed.

【００１４】[0014]

【発明の実施の形態】以下に、本発明が半導体試験装置
に適用された場合の実施例について、図１ないし図５を
参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments in which the present invention is applied to a semiconductor test apparatus will be described below with reference to FIGS.

【００１５】［第１の実施の形態］本発明の第１の実施
の形態を、図１、図２及び図５を参照して説明する。図
１は本実施の形態の要部の構成を示す説明図、図２は同
実施の形態の動作の説明図、図５は本発明の基礎となる
差動ライン伝送の説明図である。[First Embodiment] A first embodiment of the present invention will be described with reference to FIGS. 1, 2 and 5. FIG. 1 is an explanatory diagram showing the configuration of the main part of the present embodiment, FIG. 2 is an explanatory diagram of the operation of the same embodiment, and FIG. 5 is an explanatory diagram of differential line transmission which is the basis of the present invention.

【００１６】図５（ａ）は、本発明の基礎となる単方向
差動ライン伝送の説明図で、同図（ｂ）は双方向差動ラ
イン伝送の説明図であり、何れもＬＶＤＳ（Ｌｏｗ Ｖ
ｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａ
ｌｉｎｇ）作動ラインとして使用される場合を示してお
り、端局Ｌ１に差動出力ドライバ１１が設けられ、端局
Ｌ２に差動入力レシーバ１２が設けられ、差動出力ドラ
イバ１１と差動入力レシーバ１２とが、伝送経路ＴＲに
設けられた差動ライン７によって、互いに接続されてい
る。FIG. 5A is an explanatory diagram of unidirectional differential line transmission which is the basis of the present invention, and FIG. 5B is an explanatory diagram of bidirectional differential line transmission, both of which are LVDS (Low). V
oltage Differential Signa
1) is provided as a differential output driver 11 at the terminal station L1, a differential input receiver 12 is provided at the terminal station L2, and the differential output driver 11 and the differential input receiver are shown. 12 and 12 are connected to each other by a differential line 7 provided on the transmission path TR.

【００１７】このような構成の端方向差動ラインでは、
差動出力ドライバ１１の入力端子ｔ１に入力される伝送
信号は、差動出力ドライバ１１によつて、非反転出力端
子から第１のライン７ａに出力される第１の信号と、反
転出力端子から第２のライン７ｂに出力される第２の信
号とに分離して出力され、差動ライン７によつて差動入
力レシーバ１２に転送され、第１の信号は差動入力レシ
ーバ１２の非反転入力端子に、第２の信号は差動入力レ
シーバ１２の反転入力端子に入力され、差動入力レシー
バ１２の出力端子ｔｏから伝送信号が出力される。この
場合、差動出力ドライバ１１においては、構成回路素子
に対して、第１の信号と第２の信号による磁化力が相殺
され、発生する磁化力による悪影響を避けて、伝送信号
の高品質の伝送が行われる。In the end-direction differential line having such a structure,
The transmission signal input to the input terminal t1 of the differential output driver 11 is output by the differential output driver 11 from the non-inverting output terminal to the first line 7a and the inverting output terminal. It is output separately from the second signal output to the second line 7b, transferred to the differential input receiver 12 by the differential line 7, and the first signal is the non-inverted signal of the differential input receiver 12. The second signal is input to the inverting input terminal of the differential input receiver 12 at the input terminal, and the transmission signal is output from the output terminal to of the differential input receiver 12. In this case, in the differential output driver 11, the magnetizing forces of the first signal and the second signal are canceled with respect to the constituent circuit elements, the adverse effect of the generated magnetizing force is avoided, and high quality transmission signals are obtained. Transmission takes place.

【００１８】図５（ｂ）では、同図（ａ）に対して、端
局Ｌ１において差動入力レシーバ１４を新たに設け、差
動入力レシーバ１４の非反転入力端子を第１のライン７
ａに、差動入力レシーバ１４の反転入力端子を第２のラ
イン７ｂにそれぞれ接続し、端局Ｌ２において差動出力
ドライバ１３を新たに設け、差動出力ドライバ１３の非
反転出力端子を第１のライン７ａに、差動出力ドライバ
１３の反転出力端子を第２のライン７ｂにそれぞれ接続
した構成となっている。この場合には、図５（ａ）を参
照してすでに説明した単方向差動ライン伝送に加えて、
差動出力ドライバ１３と差動入力レシーバ１４とによっ
て、端局Ｌ２から端局Ｌ１への伝送信号の伝送が行わ
れ、双方向差動ライン伝送を行うことが可能になる。In FIG. 5B, in contrast to FIG. 5A, a differential input receiver 14 is newly provided in the terminal station L1 and the non-inverting input terminal of the differential input receiver 14 is connected to the first line 7.
a, the inverting input terminals of the differential input receiver 14 are respectively connected to the second line 7b, a differential output driver 13 is newly provided in the terminal station L2, and the non-inverting output terminal of the differential output driver 13 is the first Of the differential output driver 13 is connected to the second line 7b. In this case, in addition to the unidirectional differential line transmission already described with reference to FIG.
The differential output driver 13 and the differential input receiver 14 perform transmission of a transmission signal from the terminal station L2 to the terminal station L1 to enable bidirectional differential line transmission.

【００１９】本実施の形態は、本発明が被検半導体デバ
イスの動作特性を半導体試験装置（半導体テスタ）で試
験する試験測定系に適用された場合であり、図５（ａ）
に示す単方向差動ライン伝送に基づきなされたものであ
り、図１に示すように、差動出力ドライバ１を備えた半
導体テスタＴと、レシーバ２を備えた被検半導体デバイ
スＤとが、基板Ｂに形成された差動ライン３を介して互
いに接続されている。この場合、ドライバ１の非反転出
力端子は、第１のライン３ａを介して、レシーバ２の第
１の入力端子に接続され、該入力端子とアース間に受信
端抵抗Ｒｒ１（５０Ω）が接続され、被検半導体デバイ
スＤと第１のライン３ａの特性インピーダンスＺｏ（５
０Ω）とのインピーダンス整合（インピーダンスマッチ
ング）が取られ、第１のライン３ａ側への信号の反射が
防止されている。また、ドライバ１の反転出力端子は、
第２のライン３ｂを介して、レシーバ２の第２の入力端
子に接続されるが、第２のライン３ｂとレシーバ２との
接続点において、第２のライン３ｂと被検半導体デバイ
スＤ側とのインピーダンス整合を取るために、第２のラ
イン３ｂには終端抵抗Ｒｒ２（５０Ω）が接続され、第
２のライン３ｂ側への信号の反射が防止されている。This embodiment is a case where the present invention is applied to a test measurement system for testing the operating characteristics of a semiconductor device to be tested by a semiconductor test apparatus (semiconductor tester), and FIG.
1 is performed based on the unidirectional differential line transmission, and as shown in FIG. 1, a semiconductor tester T including a differential output driver 1 and a semiconductor device D to be tested including a receiver 2 are provided on a substrate. They are connected to each other via a differential line 3 formed on B. In this case, the non-inverting output terminal of the driver 1 is connected to the first input terminal of the receiver 2 via the first line 3a, and the receiving end resistance Rr1 (50Ω) is connected between the input terminal and the ground. , The semiconductor device D to be tested and the characteristic impedance Zo (5 of the first line 3a
Impedance matching (impedance matching) with 0 Ω) is taken to prevent reflection of a signal to the first line 3a side. Further, the inverting output terminal of the driver 1 is
Although it is connected to the second input terminal of the receiver 2 via the second line 3b, at the connection point between the second line 3b and the receiver 2, the second line 3b and the semiconductor device D side to be tested are connected. In order to achieve impedance matching of the second line 3b, a terminating resistor Rr2 (50Ω) is connected to the second line 3b to prevent reflection of a signal to the second line 3b side.

【００２０】このような構成の本実施の形態の動作を説
明する。本実施の形態において、半導体テスタＴによっ
て、被検半導体デバイスＤの動作特性の試験を行なうに
は、基板Ｂの差動ライン３を介して、半導体テスタＴの
差動出力ドライバ１と、被検半導体デバイスＤのレシー
バ２とを互いに接続し、半導体テスタＴにおいては、被
検半導体デバイスＤの特性検査に対応する試験信号が、
差動出力ドライバ１の入力端子に入力される。この試験
信号の入力によって、差動出力ドライバ１では、該試験
信号に対応する試験電流Ｉａを非反転出力端子から出力
し、この試験電流Ｉａは第１のライン３ａを伝送され
て、被検半導体デバイスＤのレシーバ２に入力され、同
時に、差動出力ドライバ１の反転出力端子からは、試験
電流Ｉａと逆位相の保持電流Ｉｂが出力され、第２のラ
イン３ｂに出力保持される状態となる。The operation of this embodiment having such a configuration will be described. In the present embodiment, in order to test the operating characteristics of the semiconductor device D to be tested by the semiconductor tester T, the differential output driver 1 of the semiconductor tester T and the device under test are tested via the differential line 3 of the substrate B. The receiver 2 of the semiconductor device D is connected to each other, and in the semiconductor tester T, a test signal corresponding to the characteristic inspection of the semiconductor device D to be tested is
It is input to the input terminal of the differential output driver 1. By the input of the test signal, the differential output driver 1 outputs the test current Ia corresponding to the test signal from the non-inverting output terminal, and the test current Ia is transmitted through the first line 3a to be tested semiconductor. It is input to the receiver 2 of the device D, and at the same time, the holding current Ib having a phase opposite to that of the test current Ia is output from the inverting output terminal of the differential output driver 1, and the output current is held in the second line 3b. .

【００２１】この時、第１のライン３ａを流れる試験電
流Ｉａに対応して、すでに説明した戻り電流Ｉｒが、基
板Ｂのアース層を被検半導体デバイスＤ側から、半導体
テスタＴ側に流れようとするが、この戻り電流Ｉｒは第
２のライン３ｂに設定される試験電流Ｉａと逆相の保持
電流Ｉｂと一致するので、基板Ｂのアース層に流れよう
とする戻り電流Ｉｒは、差動出力ドライバ１の反転出力
端子から出力保持される保持電流Ｉｂに吸収され、第２
のライン３ｂに戻り電流Ｉｒが流れ保持されることにな
る。At this time, in response to the test current Ia flowing through the first line 3a, the return current Ir already described will flow from the semiconductor device D side under test to the semiconductor tester T side through the ground layer of the substrate B. However, the return current Ir matches the test current Ia set in the second line 3b and the holding current Ib having a reverse phase, so that the return current Ir attempting to flow to the ground layer of the substrate B is The holding current Ib output from the inverting output terminal of the output driver 1 is held,
The return current Ir flows and is held in the line 3b.

【００２２】このようにして、被検半導体デバイスＤに
対して、レシーバ２を介して入力される試験電流Ｉａに
基づき、予め設定された対応する動作特性の検査が行な
われるが、この場合発生する戻り電流Ｉｒは、差動ライ
ン３の第２のライン３ｂに流れ保持される状態となり、
例えば、基板Ｂのアース層に加工が施されても、戻り電
流Ｉｒが迂回して流れることはなくなる。このために、
アース層の加工部周縁におけるインピーダンス不整合に
より発生する反射ノイズ、試験電流Ｉｒが流れる導体パ
ターンと戻り電流の経路による大きなループの形成で発
生する不要輻射ノイズ、隣接導体パターンへのクロスト
ークノイズの増加を完全に防止され、さらに、被検半導
体デバイスＤの第１のライン３ａとの接続点での第１の
ライン３ａ側への信号の反射と、被検半導体デバイスＤ
の第２のライン３ｂとの接続点での第２のライン３ｂ側
への信号の反射とが、インピーダンス整合により除去さ
れた状態で、被検半導体デバイスＤに対して、半導体テ
スタＴからの試験電流Ｉａに適確に対応する高精度の動
作特性の試験を行なうことが可能になる。In this way, the semiconductor device D to be tested is inspected for the corresponding operating characteristic set in advance on the basis of the test current Ia input via the receiver 2. This occurs in this case. The return current Ir is in a state of flowing and being held in the second line 3b of the differential line 3,
For example, even if the ground layer of the substrate B is processed, the return current Ir does not flow around. For this,
Increase in reflection noise generated due to impedance mismatch at the periphery of the processed portion of the ground layer, unnecessary radiation noise generated due to formation of a large loop due to the conductor pattern in which the test current Ir flows and the path of the return current, and crosstalk noise to adjacent conductor patterns And the reflection of the signal to the first line 3a side at the connection point with the first line 3a of the semiconductor device D to be tested and the semiconductor device D to be tested.
In the state in which the reflection of the signal to the second line 3b side at the connection point with the second line 3b is removed by impedance matching, the semiconductor device D to be tested is tested by the semiconductor tester T. It is possible to perform a highly accurate operation characteristic test that accurately corresponds to the current Ia.

【００２３】このように、本実施の形態によると、半導
体テスタＴに差動出力ドライバ１を設け、基板Ｂに形成
された差動ライン３の第１のライン３ａを介して、差動
出力ドライバ１の非反転出力端子から、被検半導体デバ
イスＤのレシーバ２に試験電流Ｉａを伝送し、差動出力
ドライバ１の反転出力端子から、試験電流Ｉａと逆層の
保持電流Ｉｂを設定出力することにより、試験電流Ｉａ
に対応して基板Ｂのアース層を非検半導体デバイスＤ側
から、半導体テスタＴ側に流れようとする戻り電流Ｉｒ
が、保持電流Ｉｂに吸収されて、戻り電流Ｉｒが第２の
ライン３ｂに流れ保持される。このために、基板Ｂのア
ース層に加工が施されても、戻り電流Ｉｒの迂回はな
く、迂回に伴う加工部でのインピーダンス不整合による
反射ノイズ、戻り電流Ｉｒの迂回流路によるループ形成
に起因する輻射ノイズ、隣接導体パターンへのクロスト
ークを防止し、インピーダンス整合により反射信号によ
る悪影響を除去した状態で、被検半導体デバイスＤに対
する高精度の動作特性の試験を行なうことが可能にな
る。As described above, according to the present embodiment, the differential output driver 1 is provided in the semiconductor tester T, and the differential output driver is provided via the first line 3a of the differential line 3 formed on the substrate B. The test current Ia is transmitted to the receiver 2 of the semiconductor device D to be tested from the non-inverting output terminal of No. 1 and the test current Ia and the holding current Ib of the opposite layer are set and output from the inverting output terminal of the differential output driver 1. The test current Ia
Corresponding to, the return current Ir that tends to flow from the non-detection semiconductor device D side to the semiconductor tester T side in the ground layer of the substrate B
Is absorbed by the holding current Ib, and the return current Ir flows and is held in the second line 3b. For this reason, even if the ground layer of the substrate B is processed, there is no detour of the return current Ir, and reflection noise due to impedance mismatch in the processed portion due to the detour and loop formation by the detour flow path of the return current Ir. It is possible to perform a highly accurate operation characteristic test on the semiconductor device D to be tested in a state in which radiation noise and crosstalk to the adjacent conductor pattern are prevented and the adverse effect of the reflected signal is removed by impedance matching.

【００２４】［第２の実施の形態］本発明の第２の実施
の形態を、図３及び図４を参照して説明する。図３は本
実施の形態の要部の構成を示す説明図、図４は同実施の
形態の動作の説明図である。[Second Embodiment] A second embodiment of the present invention will be described with reference to FIGS. FIG. 3 is an explanatory diagram showing the configuration of the main part of this embodiment, and FIG. 4 is an explanatory diagram of the operation of the same embodiment.

【００２５】本実施の形態は、すでに図１を参照して説
明した第１の実施の形態に対して、図３に示すように、
差動出力ドライバ１に代えて、半導体テスタＴには、試
験電流Ｉａを出力するドライバ５ａと、試験電流Ｉａと
逆位相の保持電流Ｉｂを出力するドライバ５ｂとが設け
られており、半導体テスタＴでは半導体デバイスＤの動
作特性の試験に対応する試験信号に基づいて、ドライバ
５ａの入力端子ｔ１に第１の駆動信号が入力され、この
第１の駆動信号によって、ドライバ５ａの出力端子から
試験電流Ｉａが、差動ライン３の第１のライン３ａに出
力され、ドライバ５ｂの入力端子ｔ２に入力される第２
の駆動信号によって、ドライバ５ｂの出力端子から保持
電流Ｉｂが出力されるように構成されている。本実施の
形態のその他の部分の構成は、すでに、図１を参照して
説明した第１の実施の形態と同一なので、重複する説明
は行なわない。This embodiment is different from the first embodiment already described with reference to FIG. 1 in that, as shown in FIG.
Instead of the differential output driver 1, the semiconductor tester T is provided with a driver 5a that outputs a test current Ia and a driver 5b that outputs a holding current Ib having a phase opposite to the test current Ia. Then, the first drive signal is input to the input terminal t1 of the driver 5a based on the test signal corresponding to the test of the operation characteristics of the semiconductor device D, and the first drive signal causes the test current to flow from the output terminal of the driver 5a. The second Ia is output to the first line 3a of the differential line 3 and input to the input terminal t2 of the driver 5b.
The holding signal Ib is output from the output terminal of the driver 5b by the drive signal of. The configuration of the other parts of the present embodiment is the same as that of the first embodiment already described with reference to FIG. 1, and therefore will not be described again.

【００２６】このような構成の本実施の形態の動作を説
明する。本実施の形態において、半導体テスタＴによっ
て、被検半導体デバイスＤの動作特性の試験を行なうに
は、半導体テスタＴのドライバ５ａの出力端子を、基板
Ｂに形成された差動ライン３の第１のライン３ａに、ド
ライバ５ｂの出力端子を第２のライン３ｂにそれぞれ接
続し、被検半導体デバイスＤのレシーバ２の第１の入力
端子を第１のライン３ａに、第２の入力端子を第２のラ
イン３ｂにそれぞれ接続し、基板Ｂを介して、半導体テ
スタＴと被検半導体デバイスＤとを互いに接続する。こ
の状態で、半導体テスタＴからの試験信号に基づいて、
第１の駆動信号がドライバ５ａの入力端子に、第２の駆
動信号がドライバ５ｂの入力端子にそれぞれ入力され、
ドライバ５ａの出力端子からは、試験信号に対応する試
験電流Ｉａが出力され、この試験電流Ｉａは第１のライ
ン３ａを伝送されて、被検半導体デバイスＤのレシーバ
２の第１の入力端子に入力され、同時に、ドライバ５ｂ
の出力端子から、試験電流Ｉａと逆位相の保持電流Ｉｂ
が出力され、第２のライン３ｂに出力保持される状態と
なる。The operation of this embodiment having such a configuration will be described. In the present embodiment, in order to test the operation characteristics of the semiconductor device D to be tested by the semiconductor tester T, the output terminal of the driver 5a of the semiconductor tester T is set to the first of the differential line 3 formed on the substrate B. To the line 3a, the output terminal of the driver 5b is connected to the second line 3b, and the first input terminal of the receiver 2 of the semiconductor device D to be tested is connected to the first line 3a and the second input terminal is connected to the second input terminal. The semiconductor tester T and the semiconductor device D to be tested are connected to each other through the substrate B through the respective lines 3b. In this state, based on the test signal from the semiconductor tester T,
The first drive signal is input to the input terminal of the driver 5a, and the second drive signal is input to the input terminal of the driver 5b,
A test current Ia corresponding to the test signal is output from the output terminal of the driver 5a, and the test current Ia is transmitted through the first line 3a to the first input terminal of the receiver 2 of the semiconductor device D to be tested. Input, and at the same time, driver 5b
From the output terminal of the holding current Ib having a phase opposite to the test current Ia
Is output, and the output is held in the second line 3b.

【００２７】この時、第１のライン３ａを流れる試験電
流Ｉａに対応して、すでに説明した戻り電流Ｉｒが、基
板Ｂのアース層を被検半導体デバイスＤ側から、半導体
テスタＴ側に流れようとするが、この戻り電流Ｉｒは第
２のライン３ｂに出力保持される試験電流Ｉａと逆相の
保持電流Ｉｂと一致するので、基板Ｂのアース層に流れ
ようとする戻り電流Ｉｒは、ドライバ５ｂの出力端子か
ら出力され、第２のライン３ｂに出力保持される保持電
流Ｉｂに吸収され、第２のライン３ｂに戻り電流Ｉｒが
流れ保持されることになる。At this time, in response to the test current Ia flowing through the first line 3a, the return current Ir already described will flow from the semiconductor device D side of the substrate B to the semiconductor tester T side of the ground layer of the substrate B. However, since this return current Ir matches the holding current Ib of the opposite phase to the test current Ia output-held in the second line 3b, the return current Ir that is about to flow in the ground layer of the substrate B is The holding current Ib output from the output terminal of 5b and output and held in the second line 3b is absorbed, and the return current Ir flows and is held in the second line 3b.

【００２８】このようにして、被検半導体デバイスＤに
対して、レシーバ２を介して入力される試験電流Ｉａに
基づき、予め設定された対応する動作特性の検査が行な
われるが、この場合発生する戻り電流Ｉｒは、差動ライ
ン３の第２のライン３ｂに流れ保持される状態となり、
例えば、基板Ｂのアース層に加工が施されても、戻り電
流Ｉｒが迂回して流れることはなくなる。このために、
アース層の加工部周縁におけるインピーダンス不整合に
より発生する反射ノイズ、試験電流Ｉｒが流れる導体パ
ターンと戻り電流の経路による大きなループの形成で発
生する不要輻射ノイズ、隣接導体パターンへのクロスト
ークノイズの増加を完全に防止され、さらに、被検半導
体デバイスＤの第１のライン３ａとの接続点での第１の
ライン３ａ側への信号の反射と、被検半導体デバイスＤ
の第２のライン３ｂとの接続点での第２のライン３ｂ側
への信号の反射とが、インピーダンス整合により除去さ
れた状態で、被被検半導体デバイスＤに対して試験電流
Ｉａに適確に対応する高精度の動作特性の試験を行なう
ことが可能になる。In this way, the semiconductor device D to be tested is inspected for the corresponding operating characteristics set in advance on the basis of the test current Ia input via the receiver 2. This occurs in this case. The return current Ir is in a state of flowing and being held in the second line 3b of the differential line 3,
For example, even if the ground layer of the substrate B is processed, the return current Ir does not flow around. For this,
Increase in reflection noise generated due to impedance mismatch at the periphery of the processed portion of the ground layer, unnecessary radiation noise generated due to formation of a large loop due to the conductor pattern in which the test current Ir flows and the path of the return current, and crosstalk noise to adjacent conductor patterns And the reflection of the signal to the first line 3a side at the connection point with the first line 3a of the semiconductor device D to be tested and the semiconductor device D to be tested.
In the state where the reflection of the signal to the second line 3b side at the connection point with the second line 3b of 1 is removed by impedance matching, the test current Ia for the semiconductor device D under test is appropriate. It becomes possible to perform a highly accurate operation characteristic test corresponding to.

【００２９】このように、本実施の形態によると、半導
体テスタＴにドライバ５ａ、５ｂを設け、基板Ｂに形成
された差動ライン３の第１のライン３ａを介して、ドラ
イバ５ａの出力端子から、被検半導体デバイスＤのレシ
ーバ２の第１の入力端子に試験電流Ｉａを伝送し、ドラ
イバ５ｂの出力端子から、試験電流Ｉａと逆層の保持電
流Ｉｂを設定出力することにより、試験電流Ｉａに対応
して基板Ｂのアース層を非検半導体デバイスＤ側から、
半導体テスタＴ側に流れようとする戻り電流Ｉｒが保持
電流Ｉｂに吸収される。このために、戻り電流Ｉｒが第
２のライン３ｂに流れ保持されるので、基板Ｂのアース
層に加工が施されても、戻り電流Ｉｒの迂回はなく、迂
回に伴う加工部でのインピーダンス不整合による反射ノ
イズ、戻り電流Ｉｒの迂回流路によるループ形成に起因
する輻射ノイズ、隣接導体パターンへのクロストークを
防止し、インピーダンス整合により反射信号による悪影
響を除去した状態で、被検半導体デバイスＤに対する高
精度の動作特性の試験を行なうことが可能になる。As described above, according to this embodiment, the semiconductor tester T is provided with the drivers 5a and 5b, and the output terminal of the driver 5a is provided via the first line 3a of the differential line 3 formed on the substrate B. The test current Ia is transmitted to the first input terminal of the receiver 2 of the semiconductor device D to be tested, and the test current Ia and the holding current Ib in the opposite layer are set and output from the output terminal of the driver 5b. Corresponding to Ia, the ground layer of the substrate B from the non-detection semiconductor device D side,
The return current Ir that tends to flow to the semiconductor tester T side is absorbed by the holding current Ib. For this reason, since the return current Ir flows and is held in the second line 3b, even if the ground layer of the substrate B is processed, there is no detour of the return current Ir, and there is no impedance in the processed portion due to the detour. Reflection noise due to matching, radiation noise due to loop formation due to the bypass path of the return current Ir, crosstalk to an adjacent conductor pattern are prevented, and adverse effects due to reflected signals are removed by impedance matching, and the semiconductor device D to be tested is removed. It is possible to perform a highly accurate operation characteristic test with respect to.

【００３０】なお、以上に説明した各実施の形態は、本
発明が被検半導体デバイスの動作特性を半導体テスタで
試験する試験測定系に適用された場合であるが、本発明
は、これらの実施の形態に限定されるものではなく、広
く信号源ユニットから伝送される駆動電流によって、駆
動ユニットで所定の動作が実行される信号伝送系に適用
することが可能である。また、各実施の形態では、信号
伝送回路を電流が、半導体テスタ側から被検半導体デバ
イス側へ流れる単方向転送方式の場合を説明したが、本
発明はこれらの実施の形態に限定されるものではなく、
前述の図５（ｂ）に基づき双方向転送方式にも適用する
ことが可能である。Each of the embodiments described above is a case where the present invention is applied to a test measurement system for testing the operating characteristics of a semiconductor device to be tested with a semiconductor tester. However, the present invention is not limited to this form, and can be widely applied to a signal transmission system in which a predetermined operation is executed by the drive unit by the drive current transmitted from the signal source unit. Further, in each of the embodiments, the case of the unidirectional transfer method in which the current flows through the signal transmission circuit from the semiconductor tester side to the semiconductor device side to be tested has been described, but the present invention is not limited to these embodiments. not,
It is also possible to apply to the bidirectional transfer method based on FIG. 5 (b) described above.

【００３１】[0031]

【発明の効果】請求項１記載の信号伝送回路に係る発明
は、信号源ユニット側から伝送される駆動電流により、
駆動ユニット側で所定の動作が実行される信号伝送系に
適用され、信号源ユニットと駆動ユニット間に配設され
る基板上に形成され、駆動電流を信号源ユニットから駆
動ユニットに伝送する信号伝送回路であり、信号源ユニ
ット側から駆動ユニット側に駆動電流を伝送する信号ラ
インと、信号ラインに流れる駆動電流と逆相の保持電流
が設定保持される戻り信号ラインとが設けられ、信号源
ユニットから信号ラインを介して駆動ユニットに伝送さ
れ、駆動ユニットに所定の動作を行なわせる駆動電流に
基づき、基板のアース層を駆動ユニット側から信号源ユ
ニット側に流れようとする戻り電流は、戻り信号ライン
に設定される駆動電流と逆相の保持電流と一致するの
で、戻り電流は保持電流に吸収されることになり、基板
のアース相ではなく戻り信号ラインを流れる。このため
に、基板のアース層に施される加工には関係なく、戻り
電流は戻り電流ラインに安定に保持され、戻り電流の迂
回によるインピーダンス不整合に起因する反射ノイズ、
迂回流路によるループ形成に起因する輻射ノイズ、隣接
導体パターンへのクロストークを防止して、被検半導体
デバイスＤに対して、駆動電流に基づく高精度の所定動
作を行なわせることが可能になる。According to the invention of the signal transmission circuit of claim 1, the drive current transmitted from the signal source unit side causes
A signal transmission that is applied to a signal transmission system in which a predetermined operation is performed on the drive unit side and is formed on a substrate arranged between the signal source unit and the drive unit and transmits a drive current from the signal source unit to the drive unit. A signal line that transmits a drive current from the signal source unit side to the drive unit side, and a return signal line in which a holding current having a phase opposite to the drive current flowing through the signal line is set and held. From the drive unit side to the signal source unit side based on the drive current transmitted from the drive unit side to the drive unit through the signal line and causing the drive unit to perform a predetermined operation. Since the drive current set in the line matches the holding current of the opposite phase, the return current is absorbed by the holding current, not the earth phase of the board. Ri flowing through the signal line. For this reason, the return current is stably held in the return current line regardless of the processing performed on the ground layer of the substrate, and the reflection noise due to the impedance mismatch due to the bypass of the return current,
It is possible to prevent the radiation noise caused by the loop formation by the bypass flow path and the crosstalk to the adjacent conductor pattern, and to make the semiconductor device D under test perform a highly accurate predetermined operation based on the drive current. .

【００３２】請求項２記載の発明によると、請求項１記
載の発明に対して、信号ライン及び戻り信号ラインの信
号源ユニット側端部に設けられるドライバ手段によっ
て、信号ラインには駆動電流が設定送信され、戻り信号
ラインには保持電流が設定保持され、信号ライン及び戻
り信号ラインの駆動ユニット側端部に設けられるレシー
バ手段によって、駆動電流が駆動ユニットに入力され、
戻り電流は、基板のアース層に施される加工には関係な
く、戻り電流ラインに安定に保持されるので、戻り電流
の迂回によるインピーダンス不整合に起因する反射ノイ
ズ、迂回流路によるループ形成に起因する輻射ノイズ、
隣接導体パターンへのクロストークを防止して、被検半
導体デバイスＤに対して、駆動電流に基づく高精度の所
定動作を行なわせることが可能になる。According to the second aspect of the present invention, in contrast to the first aspect of the invention, the driving current is set in the signal line by the driver means provided at the ends of the signal line and the return signal line on the signal source unit side. A holding current is set and held in the return signal line, and the driving current is input to the driving unit by the receiver means provided at the end of the driving unit side of the signal line and the returning signal line,
The return current is stably held in the return current line regardless of the processing applied to the ground layer of the substrate, so that reflection noise due to impedance mismatch due to the return current bypass and loop formation due to the bypass flow path are formed. Radiation noise due to
It is possible to prevent crosstalk to the adjacent conductor pattern and to cause the semiconductor device D to be tested to perform a highly accurate predetermined operation based on the drive current.

【００３３】請求項３記載の発明によると、請求項１記
載の発明において、半導体テスタ装置を信号源ユニット
とし、被検半導体デバイスを駆動ユニットとして、戻り
電流は、基板のアース層に施される加工には関係なく、
戻り電流ラインに安定に保持され、戻り電流の迂回によ
るインピーダンス不整合に起因する反射ノイズ、迂回流
路によるループ形成に起因する輻射ノイズ、隣接導体パ
ターンへのクロストークを防止して、半導体テスタ装置
からの駆動電流に基づき、被検半導体デバイスに対し
て、動作特性の高精度の試験動作を行なわせることが可
能になる。According to the invention of claim 3, in the invention of claim 1, the semiconductor tester device serves as a signal source unit, the semiconductor device under test serves as a drive unit, and a return current is applied to the ground layer of the substrate. Regardless of processing,
The semiconductor tester device is stably held in the return current line and prevents reflection noise caused by impedance mismatch due to bypass of the return current, radiation noise caused by loop formation due to the bypass flow path, and crosstalk to adjacent conductor patterns. It becomes possible to cause the semiconductor device under test to perform a highly accurate test operation of the operation characteristics based on the drive current from the.

【００３４】請求項４記載の発明によると、請求項１記
載の発明で得られる効果に加えて、駆動ユニット側端末
において、駆動ユニットのインピーダンスと戻り信号ラ
インのインピーダンスとが、インピーダンスマッチング
されているので、戻り信号ラインの駆動ユニット側端部
での信号の反射を防止した状態で、戻り電流を戻り信号
ラインに安定に保持することが可能になり、反射による
ノイズに起因する動作への悪影響を防止することが可能
になる。According to the invention of claim 4, in addition to the effect obtained by the invention of claim 1, in the drive unit side terminal, the impedance of the drive unit and the impedance of the return signal line are impedance-matched. Therefore, it is possible to stably hold the return current in the return signal line while preventing the reflection of the signal at the end of the drive unit side of the return signal line, and the adverse effect on the operation due to the noise due to the reflection. It becomes possible to prevent.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施の形態の要部の構成を示す
説明図である。FIG. 1 is an explanatory diagram showing a configuration of a main part of a first embodiment of the present invention.

【図２】本発明の第１の実施の形態の動作の説明図であ
る。FIG. 2 is an explanatory diagram of an operation of the first exemplary embodiment of the present invention.

【図３】本発明の第２の実施の形態の要部の構成を示す
説明図である。FIG. 3 is an explanatory diagram showing a configuration of a main part of a second embodiment of the present invention.

【図４】本発明の第２の実施の形態の動作の説明図であ
る。FIG. 4 is an explanatory diagram of an operation of the second exemplary embodiment of the present invention.

【図５】本発明の基礎となる差動ライン伝送の説明図で
ある。FIG. 5 is an explanatory diagram of differential line transmission which is the basis of the present invention.

【符号の説明】[Explanation of symbols]

１・・差動出力ドライバ、２・・レシーバ、３・・差動
ライン、３ａ・・第１のライン、３ｂ・・第２のライ
ン、１１、１３・・差動出力ドライバ、１２、１４・・
差動入力ドライバ、Ｔ・・半導体テスタ、Ｂ・・基板、
Ｄ・・被検半導体デバイス、Ｉａ・・試験電流、Ｉｂ・
・保持電流、Ｉｒ・・戻り電流。1 ... Differential output driver, 2 ... Receiver, 3 ... Differential line, 3a ... First line, 3b ... Second line, 11,13 ... Differential output driver, 12,14.・
Differential input driver, T ... Semiconductor tester, B ... Board,
D ... Semiconductor device to be tested, Ia ... Test current, Ib ...
・ Holding current, Ir ・ ・ Return current.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 信号源ユニット側から伝送される駆動電
流によって、駆動ユニット側で所定の動作が実行される
信号伝送系に適用され、前記信号源ユニットと前記駆動
ユニット間において基板上に形成され、前記駆動電流を
前記信号源ユニット側から前記駆動ユニット側に伝送す
る差動ライン型の信号伝送回路であり、 前記信号源ユニット側から前記駆動ユニット側に前記駆
動電流を伝送する信号ラインと、 該信号ラインに流れる前記駆動電流と逆相の保持電流が
設定保持される戻り信号ラインとを有することを特徴と
する信号伝送回路。1. A signal transmission system in which a predetermined operation is executed on the drive unit side by a drive current transmitted from the signal source unit side, and is formed on a substrate between the signal source unit and the drive unit. A differential line type signal transmission circuit for transmitting the drive current from the signal source unit side to the drive unit side, and a signal line for transmitting the drive current from the signal source unit side to the drive unit side, A signal transmission circuit, comprising: a return signal line in which a holding current having a phase opposite to that of the drive current flowing through the signal line is set and held. 【請求項２】 請求項１記載の信号伝送回路に対して、 前記信号ライン及び前記戻り信号ラインの前記信号源ユ
ニット側端部に設けられ、前記信号ラインに前記駆動電
流を設定送信し、前記戻り信号ラインに前記保持電流を
設定保持するドライバ手段と、 前記信号ライン及び前記戻り信号ラインの前記駆動ユニ
ット側端部に設けられ、前記駆動電流を前記駆動ユニッ
トに入力するレシーバ手段とがさらに設けられているこ
とを特徴とする信号伝送回路。2. The signal transmission circuit according to claim 1, wherein the signal line and the return signal line are provided at ends of the signal source unit side, and the drive current is set and transmitted to the signal line. Driver means for setting and holding the holding current in a return signal line, and receiver means for providing the drive current to the drive unit, which are provided at end portions of the signal line and the return signal line on the drive unit side, are further provided. A signal transmission circuit characterized by being provided. 【請求項３】 請求項１記載の信号伝送回路において、
前記信号源ユニットが半導体テスタ装置であり、前記駆
動ユニットが被検半導体デバイスであることを特徴とす
る信号伝送回路。3. The signal transmission circuit according to claim 1,
A signal transmission circuit, wherein the signal source unit is a semiconductor tester device, and the drive unit is a semiconductor device to be tested. 【請求項４】 請求項１記載の信号伝送回路において、
前記駆動ユニット側端部において、前記駆動ユニットの
インピーダンスと前記戻り信号ラインのインピーダンス
とが、インピーダンスマッチングされていることを特徴
とする信号伝送回路。4. The signal transmission circuit according to claim 1,
A signal transmission circuit, wherein impedance of the drive unit and impedance of the return signal line are impedance-matched at an end of the drive unit.
JP2001296143A 2001-09-27 2001-09-27 Signal transmission circuit Pending JP2003110630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001296143A JP2003110630A (en) 2001-09-27 2001-09-27 Signal transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001296143A JP2003110630A (en) 2001-09-27 2001-09-27 Signal transmission circuit

Publications (1)

Publication Number Publication Date
JP2003110630A true JP2003110630A (en) 2003-04-11

Family

ID=19117439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001296143A Pending JP2003110630A (en) 2001-09-27 2001-09-27 Signal transmission circuit

Country Status (1)

Country Link
JP (1) JP2003110630A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304524B2 (en) 2002-01-17 2007-12-04 Nec Electronics Corporation Data interface circuit and data transmitting method
CN110880915A (en) * 2018-09-06 2020-03-13 精工爱普生株式会社 Circuit device, oscillator, electronic apparatus, and moving object

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304524B2 (en) 2002-01-17 2007-12-04 Nec Electronics Corporation Data interface circuit and data transmitting method
CN110880915A (en) * 2018-09-06 2020-03-13 精工爱普生株式会社 Circuit device, oscillator, electronic apparatus, and moving object
CN110880915B (en) * 2018-09-06 2023-06-16 精工爱普生株式会社 Circuit device, oscillator, electronic apparatus, and moving object

Similar Documents

Publication Publication Date Title
US6960920B2 (en) Method for correcting measurement error and electronic component characteristic measurement apparatus
US8648614B2 (en) Electronic circuit testing apparatus
JP4726679B2 (en) Semiconductor test method and semiconductor device
US9419684B2 (en) Inter-module communication apparatus
US8081487B2 (en) Signal transmission circuit, IC package, and mounting board
JPH11205118A (en) Differential signal transmission circuit
JP4866995B2 (en) Probing method and apparatus
EP3058468B1 (en) Receiver architecture for memory reads
US7723999B2 (en) Calibration structures for differential signal probing
EP3381138B1 (en) On-chip test interface for voltage-mode mach-zehnder modulator driver
US8593166B2 (en) Semiconductor wafer, semiconductor circuit, substrate for testing and test system
JP2003110630A (en) Signal transmission circuit
US7795889B2 (en) Probe device
US20080136441A1 (en) Semiconductor integrated circuit and measuring method of terminator resistor in the semiconductor integrated circuit
JP2003270278A (en) Return loss bridge
US20080049872A1 (en) Method and device for matching output impedance of a transmitter
JP2007218779A (en) Test board for semiconductor tester
US8305099B2 (en) High speed full duplex test interface
US7622930B2 (en) Method for inspecting transmission line characteristic of a semiconductor device using signal reflection measurement
EP3078976B1 (en) Tuning asymmetry of a digital interface to cancel magnetic coupling
JP2002055144A (en) Signal detector, and method of detecting signal
US20040145376A1 (en) Network for facilitating determination of one or more characteristics of signal propagated via transmission line
US9048249B2 (en) Integrated circuit chip with high speed input and output pins directly coupled to common node
JPH02197912A (en) Clock skew adjusting system
JP2003255022A (en) Semiconductor-testing apparatus