JP2003110314A - Laminated chip balun device and manufacturing method therefor - Google Patents
Laminated chip balun device and manufacturing method thereforInfo
- Publication number
- JP2003110314A JP2003110314A JP2001294767A JP2001294767A JP2003110314A JP 2003110314 A JP2003110314 A JP 2003110314A JP 2001294767 A JP2001294767 A JP 2001294767A JP 2001294767 A JP2001294767 A JP 2001294767A JP 2003110314 A JP2003110314 A JP 2003110314A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pattern
- laminated
- strip line
- balun element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高周波回路におい
て不平衡信号と平衡信号を相互に変換するために用いる
バラン素子及びその製造方法に関し、更に詳しく述べる
と、ストリップラインとそれに繋がる引き出しパターン
とが別個のパターンとして印刷形成され、積層されてい
る構造の積層チップバラン素子及びその製造方法に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a balun element used for converting an unbalanced signal and a balanced signal to each other in a high frequency circuit and a method for manufacturing the same, and more specifically, it describes a stripline and a lead pattern connected to the stripline. The present invention relates to a laminated chip balun element having a structure in which printed patterns are formed as separate patterns and laminated, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】バラン素子は、高周波回路において不平
衡信号と平衡信号を相互に変換するために用いる変換器
である。近年、各種デバイスの小型化の要求に伴って、
相互に電磁結合しているストリップラインを誘電体チッ
プ中に埋設した構造の積層チップバラン素子が開発され
ている。2. Description of the Related Art A balun element is a converter used to convert an unbalanced signal and a balanced signal to each other in a high frequency circuit. In recent years, along with the demand for miniaturization of various devices,
A laminated chip balun element having a structure in which strip lines electromagnetically coupled to each other are embedded in a dielectric chip has been developed.
【０００３】従来構造の一例としては、λ／２ストリッ
プラインと２つのλ／４ストリップライン（但し、λは
使用波長を表す）を対向配置し、λ／２ストリップライ
ンの一部と一方のλ／４ストリップライン、λ／２スト
リップラインの残部と他方のλ／４ストリップラインが
相互に電磁結合するようにした構造がある。λ／２スト
リップラインに不平衡伝送線路を接続し、２つのλ／４
ストリップラインのそれぞれに平衡伝送線路を接続して
使用する。As an example of a conventional structure, a λ / 2 strip line and two λ / 4 strip lines (where λ represents a used wavelength) are arranged to face each other, and a part of the λ / 2 strip line and one λ There is a structure in which the rest of the / 4 strip line and the λ / 2 strip line and the other λ / 4 strip line are electromagnetically coupled to each other. Connect an unbalanced transmission line to a λ / 2 stripline and connect two λ / 4
A balanced transmission line is connected to each strip line for use.
【０００４】しかし、この構造は、λ／２ストリップラ
インを形成するために広いチップ面積が必要となり、小
型化には限界があった。そこで、他の構造として、２組
の相互に電磁結合するλ／４ストリップラインの組を用
いる構成が提案されている。各ストリップラインは、外
部線路に接続するために引き出しパターンを用いて外部
端子に繋ぐ必要があり、そのためにストリップラインと
引き出しパターンが連続一体となった印刷スクリーンを
用いて１回の印刷で形成し、それを積層している。However, this structure requires a large chip area in order to form a λ / 2 stripline, and there is a limit to miniaturization. Therefore, as another structure, a configuration using two sets of λ / 4 striplines electromagnetically coupled to each other has been proposed. Each stripline needs to be connected to an external terminal by using a lead pattern to connect to an external line. Therefore, the stripline and the lead pattern are formed in one printing using a printing screen in which they are continuously integrated. , It is stacked.
【０００５】[0005]
【発明が解決しようとする課題】この構造は、λ／４ス
トリップラインを形成すればよいためにチップ面積が少
なくて済み、小型化できる利点がある。しかし、電磁結
合するλ／４ストリップラインと引き出しパターンが連
続した印刷スクリーンを用いて印刷形成するために、１
種類の積層チップバラン素子の製造に多種類の印刷スク
リーンを用意する必要があり、コストがかかる欠点があ
った。また、異なる周波数帯のバラン素子を製造する場
合、殆ど全ての印刷スクリーンを取り替えなければなら
ず、段取り替え工数の増大を招き、製造効率の低下、コ
ストアップを招来していた。This structure has an advantage that the chip area is small and the size can be reduced because the λ / 4 strip line is formed. However, in order to perform printing using a printing screen in which the electromagnetically coupled λ / 4 strip line and the drawing pattern are continuous, 1
It is necessary to prepare many kinds of printing screens for manufacturing various kinds of laminated chip balun elements, which is a disadvantage in that it is expensive. Further, when manufacturing balun elements of different frequency bands, almost all printing screens have to be replaced, resulting in an increase in setup man-hours, a decrease in manufacturing efficiency, and an increase in cost.
【０００６】本発明の目的は、チップの小型化に適し、
段取り替え工数が少なくて済み、そのため安価に製造で
きる積層チップバラン素子及びその製造方法を提供する
ことである。The object of the present invention is suitable for miniaturization of chips,
It is an object of the present invention to provide a laminated chip balun element which can be manufactured at low cost and a manufacturing method thereof, because the number of man-hours required for setup change is small.
【０００７】[0007]
【課題を解決するための手段】本発明は、相互に電磁結
合しているλ／４ストリップラインの組が２組以上、誘
電体チップ中で実装面に対して垂直方向に配列された状
態で埋設されている構造の積層チップバラン素子におい
て、各ストリップラインと該ストリップラインに繋がる
引き出しパターンとが別個のパターンとして印刷形成さ
れ積層されていることを特徴とする積層チップバラン素
子である。外部電極及び方向識別マーカは、誘電体チッ
プ外面に印刷形成するのが好ましい。According to the present invention, two or more sets of λ / 4 strip lines electromagnetically coupled to each other are arranged in a dielectric chip in a direction perpendicular to a mounting surface. In a laminated chip balun element having an embedded structure, each strip line and a lead-out pattern connected to the strip line are printed and formed as separate patterns and laminated. The external electrodes and the direction identification marker are preferably printed on the outer surface of the dielectric chip.
【０００８】典型的な例では、相互に電磁結合している
λ／４ストリップラインの組を２組配置する。各ストリ
ップラインと該ストリップラインに繋がる引き出しパタ
ーンとを全て別個のパターンとして印刷形成する。相互
に電磁結合しているストリップラインの組の間に、中間
アース電極パターンが介在するようにしてもよい。それ
によってストリップラインの組同士の間の不要な電磁的
結合を防止できる。また、それら上下方向に配列したス
トリップライン群の上方及び／又は下方に、外側アース
電極パターンを埋設する構成も有効である。それによっ
て外部への電磁波の漏洩を低減することができ、他のデ
バイスへ及ぼす悪影響を最小限に低減できる。In a typical example, two sets of λ / 4 strip lines electromagnetically coupled to each other are arranged. Each strip line and the lead pattern connected to the strip line are all printed and formed as separate patterns. An intermediate ground electrode pattern may be interposed between a set of strip lines electromagnetically coupled to each other. Thereby, unnecessary electromagnetic coupling between the stripline pairs can be prevented. It is also effective to embed the outer ground electrode pattern above and / or below the strip line group arranged in the vertical direction. As a result, leakage of electromagnetic waves to the outside can be reduced, and adverse effects on other devices can be reduced to a minimum.
【０００９】各ストリップラインは、例えば渦巻き状パ
ターンであって、その内周端がチップ面のほぼ中心に、
外周端がチップ面のほぼ中心線上の一定点に位置するよ
うに形成する。Each strip line has, for example, a spiral pattern, the inner peripheral edge of which is substantially at the center of the chip surface.
The outer peripheral edge is formed so as to be located at a fixed point on the center line of the chip surface.
【００１０】また本発明は、相互に電磁結合しているλ
／４ストリップラインの組を２組以上、誘電体チップ中
で実装面に対して垂直方向に配列するように埋設す積層
チップバラン素子を製造する方法において、各ストリッ
プラインと該ストリップラインに繋がる引き出しパター
ンとを、導体ペーストを用いて全て別工程で誘電体上に
印刷し、その積層体を焼成することを特徴とする積層チ
ップバラン素子の製造方法である。The present invention also relates to λ electromagnetically coupled to each other.
In a method of manufacturing a laminated chip balun element in which two or more sets of / 4 strip lines are embedded in a dielectric chip so as to be arranged in a direction perpendicular to the mounting surface, each strip line and a lead connected to the strip line And a pattern is printed on a dielectric in a separate step using a conductor paste, and the laminated body is fired, which is a method for manufacturing a laminated chip balun element.
【００１１】更に本発明は、各ストリップラインを渦巻
き状パターンとし、その内周端はチップ面のほぼ中心
に、外周端はチップ面の中心線上の一定点に位置するよ
うに形成して、使用周波数帯の異なるバラン素子に対し
ても全く同じ引き出しパターンを使用し、ストリップラ
インの長さのみ変更するだけで、複数種類のバラン素子
を製造可能とした積層チップバラン素子の製造方法であ
る。Further, according to the present invention, each strip line is formed in a spiral pattern, the inner peripheral edge of which is formed substantially at the center of the chip surface and the outer peripheral edge of which is formed at a certain point on the center line of the chip surface for use. This is a method of manufacturing a laminated chip balun element, which makes it possible to manufacture a plurality of types of balun elements by using exactly the same extraction pattern for balun elements having different frequency bands and changing only the length of the strip line.
【００１２】本発明では、１種類のバラン素子を構成す
る全ての渦巻き状パターンを同一形状とすることがで
き、渦巻き状パターンは１版の印刷スクリーンのみで対
応できる。なお、本発明の積層チップバラン素子は、印
刷積層法もしくはシート積層法で製造できる。In the present invention, all the spiral patterns constituting one type of balun element can have the same shape, and the spiral pattern can be dealt with only by one printing screen. The laminated chip balun element of the present invention can be manufactured by a printing laminating method or a sheet laminating method.
【００１３】[0013]
【実施例】図１は本発明に係る積層チップバラン素子の
一実施例を示す説明図であり、内部構造を分解して示し
ている。これは誘電体基板上に必要な導体パターンを印
刷して積層する構造の例である。FIG. 1 is an explanatory view showing an embodiment of a laminated chip balun element according to the present invention, in which the internal structure is shown in an exploded manner. This is an example of a structure in which necessary conductor patterns are printed and laminated on a dielectric substrate.
【００１４】下から上へ、次のような順序で誘電体基板
を積層する。まず、ほぼ全面にアース電極パターン１０
を形成した誘電体基板１１を用意する。アース電極パタ
ーン１０は、横方向（図１で紙面の左右方向）の中央部
のみが前後（手前と奥）の外周縁まで達し、それ以外は
全体的に誘電体基板の外周縁よりも若干引っ込んでいる
形状である。これは外側（下側）アース電極となる。Dielectric substrates are laminated in the following order from bottom to top. First, the ground electrode pattern 10 is formed on almost the entire surface.
A dielectric substrate 11 on which is formed is prepared. In the ground electrode pattern 10, only the central portion in the lateral direction (left and right direction of the paper surface in FIG. 1) reaches the front and rear (front and back) outer peripheral edges, and other than that, it is slightly retracted slightly from the outer peripheral edge of the dielectric substrate. It has a protruding shape. This will be the outer (lower) ground electrode.
【００１５】その上に、引き出しパターン１２を印刷し
た誘電体基板１３が位置する。この引き出しパターン１
２は、誘電体基板１３の中心と中央奥の外周縁とを直線
的に繋ぐものである。その上に、第１のλ／４ストリッ
プライン１４と引き出しパターン１５を有する誘電体基
板１６、及び第２のλ／４ストリップライン１７と引き
出しパターン１８を有する誘電体基板１９が載る。両ス
トリップライン１４，１７は同一形状の渦巻き状パター
ンであって、その内周端がチップ面の中心に、外周端が
チップ面の中心線上の一定点に位置するように形成され
ている。誘電体基板１６では、引き出しパターン１５は
クランク状であり、渦巻き状パターンの外周端と基板左
手前の縁との間を繋ぐように設けられる。誘電体基板１
９でも、引き出しパターン１８はクランク状であり、渦
巻き状パターンの外周端と基板右手前の縁との間を繋ぐ
ように設けられる。両方のストリップライン１４，１７
は上下で対向し相互に電磁結合するように配置されてい
る。ここでストリップライン（渦巻き状パターン）と引
き出しパターンは１パターンで描かれているが、実際に
は別個のものであり、別工程で（２段階で）印刷形成さ
れる。本発明はこの点に特徴がある。なお誘電体基板１
６の渦巻き状パターンの内周端と、その下層の誘電体基
板１３の引き出しパターン１２との間は、チップの中心
位置でビア穴接続する。即ち、微***に導電材料を埋め
込んで、それによって層間の電気的な接続を実現する。
誘電体基板１９の渦巻き状パターンの内周端は開放（オ
ープン）である。On top of that, the dielectric substrate 13 on which the extraction pattern 12 is printed is located. This drawer pattern 1
Reference numeral 2 linearly connects the center of the dielectric substrate 13 and the outer peripheral edge in the center. A dielectric substrate 16 having the first λ / 4 strip line 14 and the lead pattern 15 and a dielectric substrate 19 having the second λ / 4 strip line 17 and the lead pattern 18 are mounted thereon. Both strip lines 14 and 17 have a spiral pattern of the same shape, and are formed such that the inner peripheral end thereof is located at the center of the chip surface and the outer peripheral end thereof is located at a fixed point on the center line of the chip surface. In the dielectric substrate 16, the extraction pattern 15 has a crank shape, and is provided so as to connect the outer peripheral end of the spiral pattern and the edge on the left front side of the substrate. Dielectric substrate 1
9 also, the extraction pattern 18 has a crank shape, and is provided so as to connect the outer peripheral end of the spiral pattern and the edge on the right front side of the substrate. Both striplines 14,17
Are arranged so as to face each other vertically and to be electromagnetically coupled to each other. Here, the strip line (spiral pattern) and the lead-out pattern are drawn as one pattern, but they are actually different and are printed and formed in separate steps (in two steps). The present invention is characterized in this respect. The dielectric substrate 1
A via hole is connected between the inner peripheral end of the spiral pattern 6 and the lead-out pattern 12 of the underlying dielectric substrate 13 at the center position of the chip. That is, a conductive material is embedded in the minute holes, thereby realizing electrical connection between layers.
The inner peripheral edge of the spiral pattern of the dielectric substrate 19 is open.
【００１６】その上に、ほぼ全面のアース電極パターン
２０を形成した誘電体基板２１が位置する。このアース
電極パターン２０も、横方向の中央部のみが前後の外周
縁にまで達し、それ以外は誘電体基板の外周縁よりも一
回り小さくなっており、中間アース電極となる。On top of that, a dielectric substrate 21 on which a ground electrode pattern 20 is formed on almost the entire surface is located. Also in this earth electrode pattern 20, only the central portion in the lateral direction reaches the front and rear outer peripheral edges, and other than that, it is slightly smaller than the outer peripheral edge of the dielectric substrate, and becomes an intermediate earth electrode.
【００１７】その上に、引き出しパターン２２を印刷し
た誘電体基板２３が位置する。この引き出しパターン２
２は、誘電体基板２３の中心と基板右手前の縁との間を
クランク状に繋ぐものである。その上に、第３のλ／４
ストリップライン２４と引き出しパターン２５を有する
誘電体基板２６、及び第４のλ／４ストリップライン２
７と引き出しパターン２８を有する誘電体基板２９が載
る。両ストリップライン２４，２７は同一の渦巻き状パ
ターンであって、その内周端がチップ面の中心に、外周
端がチップ面の中心線上の一定点に位置するように形成
されている。誘電体基板２６では、引き出しパターン２
５はクランク状であり、渦巻き状パターンの外周端と基
板右奥の縁との間を繋ぐように設けられる。誘電体基板
２９では、引き出しパターン２８は直線状であり、渦巻
き状パターンの外周端と基板中央奥の縁との間を繋ぐよ
うに設けられる。両方のストリップライン２４，２７は
上下で対向し相互に電磁結合するようになっている。こ
こでも、渦巻き状パターンと引き出しパターンは１パタ
ーンで描かれているが別個のものであり、別工程で（２
段階で）印刷される。その上に、引き出しパターン３０
を印刷した誘電体基板３１が載る。この引き出しパター
ン３０は、誘電体基板３１の中心と基板左奥の縁との間
をクランク状に繋ぐものである。なお、誘電体基板２６
の渦巻き状パターンの内周端と、その下層の誘電体基板
２３の引き出しパターン２２がチップの中心位置で繋が
るように、また誘電体基板２９の渦巻き状パターンの内
周端と、その上層の誘電体基板３１の引き出しパターン
３０がチップの中心位置で繋がるように、それぞれビア
穴接続する。On top of that, a dielectric substrate 23 on which the extraction pattern 22 is printed is located. This drawer pattern 2
2 connects the center of the dielectric substrate 23 and the edge on the right front side of the substrate in a crank shape. On top of that, the third λ / 4
Dielectric substrate 26 having strip line 24 and lead pattern 25, and fourth λ / 4 strip line 2
7 and the dielectric substrate 29 having the lead-out pattern 28 is placed. Both strip lines 24 and 27 have the same spiral pattern, and are formed such that the inner peripheral edge is located at the center of the chip surface and the outer peripheral edge is located at a fixed point on the center line of the chip surface. In the dielectric substrate 26, the extraction pattern 2
Reference numeral 5 is a crank shape, and is provided so as to connect the outer peripheral end of the spiral pattern and the right rear edge of the substrate. In the dielectric substrate 29, the lead-out pattern 28 has a linear shape, and is provided so as to connect the outer peripheral end of the spiral pattern and the edge in the center of the substrate. Both strip lines 24 and 27 face each other vertically and are electromagnetically coupled to each other. In this case as well, the spiral pattern and the drawing pattern are drawn as one pattern, but they are separate patterns.
Printed). On top of that, a drawer pattern 30
The dielectric substrate 31 on which is printed is placed. The lead-out pattern 30 connects the center of the dielectric substrate 31 and the left rear edge of the substrate in a crank shape. The dielectric substrate 26
So that the inner peripheral edge of the spiral pattern and the extraction pattern 22 of the lower dielectric substrate 23 are connected at the center position of the chip, and the inner peripheral edge of the spiral pattern of the dielectric substrate 29 and the upper dielectric layer Via holes are connected so that the extraction patterns 30 of the body substrate 31 are connected at the center position of the chip.
【００１８】その上に、ほぼ全面にアース電極パターン
３２を形成した誘電体基板３３が位置する。アース電極
パターン３２は、横方向の中央部のみが前後の外周縁に
まで達し、それ以外は誘電体基板の外周縁よりも若干引
っ込んでいる形状である。これは外側（上側）アース電
極となる。その上に、必要に応じて、所望の枚数、誘電
体基板３４を設ける。On top of that, a dielectric substrate 33 having a ground electrode pattern 32 formed on almost the entire surface is positioned. The ground electrode pattern 32 has a shape in which only the central portion in the horizontal direction reaches the front and rear outer peripheral edges, and the other portions are slightly recessed from the outer peripheral edge of the dielectric substrate. This will be the outer (upper) ground electrode. On top of that, a desired number of dielectric substrates 34 are provided as needed.
【００１９】このような順序で誘電体基板を積層して一
体化しチップ状とする。相互に電磁結合しているストリ
ップラインの組が２組（第１のストリップライン１４と
第２のストリップライン１７の組、及び第３のストリッ
プライン２４と第４のストリップライン２７の組）、誘
電体チップ中に埋設されており、それらの間に中間アー
ス電極パターン２０が介在し、更にそれらの上下に外側
アース電極パターン１０，３２が埋設された構造とな
る。中間アース電極パターン２０は、相互に電磁結合し
ているストリップラインの組同士の間で不要な電磁的結
合が生じるのを防止する機能を果たす。外側アース電極
パターン１０，３２はチップ外に電磁界が漏れるのを防
ぐ機能を果たす。Dielectric substrates are laminated in this order and integrated into a chip. Two sets of strip lines electromagnetically coupled to each other (a set of the first strip line 14 and the second strip line 17, and a set of the third strip line 24 and the fourth strip line 27), The structure is such that it is embedded in the body chip, the intermediate earth electrode pattern 20 is interposed between them, and the outer earth electrode patterns 10 and 32 are embedded above and below them. The intermediate ground electrode pattern 20 has a function of preventing unnecessary electromagnetic coupling from occurring between the sets of striplines that are electromagnetically coupled to each other. The outer ground electrode patterns 10 and 32 have a function of preventing the electromagnetic field from leaking to the outside of the chip.
【００２０】最終的には、図２に示すように、チップ３
５の外表面に６箇所の外部端子３６を設け、チップ側面
にて引き出しパターンの端部及びアース電極パターンの
突出端部と接続する。従って、各外部端子３６は、導体
パターンの端部が露出している側面から下面（実装面）
もしくは上下両面に至るように形成し、上面に方向識別
マーカ３７（チップの方向性を示すための目印）を付
す。６箇所の外部端子のうちの右手前の位置の外部端子
によって、第２のストリップライン１７と第３のストリ
ップライン２４とが接続されることになる。Finally, as shown in FIG.
Six external terminals 36 are provided on the outer surface of 5, and are connected to the end of the lead pattern and the protruding end of the ground electrode pattern on the side surface of the chip. Therefore, each of the external terminals 36 extends from the side surface where the end of the conductor pattern is exposed to the lower surface (mounting surface).
Alternatively, it is formed so as to reach both upper and lower surfaces, and a direction identification marker 37 (a mark for indicating the directionality of the chip) is attached to the upper surface. The second strip line 17 and the third strip line 24 are connected to each other by the external terminal located on the front right side of the six external terminals.
【００２１】前記のように、各ストリップラインは使用
波長λの１／４の長さに設定されている。従って、積層
チップバルン素子は、等価回路的には図３のように表せ
る。各端子の符号は、図２の外部端子の符号に対応して
いる。ａとｄが平衡端子、ｂとｅがアース端子（ＧＮ
Ｄ），ｆが不平衡端子となり、ｃは第２と第３のストリ
ップラインを繋ぐ内部接続用の端子となる。As described above, each strip line is set to have a length of 1/4 of the used wavelength λ. Therefore, the multilayer chip balun element can be represented as an equivalent circuit as shown in FIG. The reference numeral of each terminal corresponds to the reference numeral of the external terminal in FIG. a and d are balanced terminals, b and e are ground terminals (GN
D) and f are unbalanced terminals, and c is a terminal for internal connection connecting the second and third strip lines.
【００２２】使用する誘電体基板は、例えばアルミナ等
からなる。小型化のためには比誘電率の大きな材料が望
ましい。製造方法としては、未焼成の誘電体セラミック
スシート（グリーンシート）を用い、その上にスクリー
ン印刷法などによって導体ペースト（例えば銀ペース
ト）で導体パターンを印刷し、所定の順序で積層して、
加圧一体化した後、焼成する方法がある。その他、誘電
体基板上に導体パターンを形成し、所定の順序で接着層
を介して積層し、一体化する方法でもよい。この方法で
は、焼結済みの誘電体セラミック基板を用いることもで
きるし、その他の樹脂基板を用いることもできる。The dielectric substrate used is made of alumina, for example. A material having a large relative dielectric constant is desirable for miniaturization. As a manufacturing method, an unfired dielectric ceramic sheet (green sheet) is used, a conductor pattern (for example, silver paste) is printed on the dielectric ceramic sheet by a screen printing method or the like, and the layers are laminated in a predetermined order,
After pressure integration, there is a method of firing. Alternatively, a method may be used in which a conductor pattern is formed on a dielectric substrate, laminated in a predetermined order via an adhesive layer, and integrated. In this method, a sintered dielectric ceramic substrate can be used, or another resin substrate can be used.
【００２３】本発明の特徴であるパターン構造につい
て、図４により更に詳しく説明する。本発明では、誘電
体基板上に印刷するストリップライン（渦巻きパター
ン）と引き出しパターンとは、別個に（即ち、順序は任
意であるが別工程で）一部が重なるように形成される。
図４のＡ、Ｄに示すように、ストリップラインとして、
内周端チップ面の中心に、外終端がチップ面の中心線上
の一定点に位置に位置するように決めた、λ／４の長さ
の渦巻きパターンを用いる。Ａに示す渦巻きパターンと
Ｄに示す渦巻きパターンとは、図からも分かるように、
向きが１８０度異なるだけで同一形状である。そのた
め、１種類のバラン素子の製造に対しては全て同一の
（即ち１種類の）渦巻きパターンの印刷スクリーンを用
意すればよいことになる。誘電体基板１６では、渦巻き
状パターンの外周端と基板左手前の縁との間にクランク
状の引き出しパターン１５を設ける（Ｂ参照）。誘電体
基板１９では、渦巻き状パターンの外周端と基板右手前
の縁との間にクランク状の引き出しパターン１８を設け
る（Ｃ参照）。誘電体基板２６では、渦巻き状パターン
の外周端と基板右奥の縁との間にクランク状の引き出し
パターン２５を設ける（Ｅ参照）。誘電体基板２９で
は、渦巻き状パターンの外周端と基板中央奥の縁との間
に直線的な引き出しパターン２８を設ける（Ｆ参照）。
Ｂに示す引き出しパターン１５とＥに示す引き出しパタ
ーン２５とは、図からも分かるように、向きが１８０度
異なるだけで同一形状である。従って、Ｂの全パターン
とＥの全パターンとは同一形状である。これらのことか
ら、１種類のバラン素子の製造に対しては１種類の渦巻
きパターンと３種類の引き出しパターンの印刷スクリー
ンを用意すれば、それらの組み合わせでストリップライ
ンを有する誘電体基板の印刷形成が可能となる。The pattern structure, which is a feature of the present invention, will be described in more detail with reference to FIG. In the present invention, the strip line (spiral pattern) and the lead-out pattern to be printed on the dielectric substrate are formed separately (that is, in any order but in another step) so as to partially overlap each other.
As shown in A and D of FIG. 4, as a strip line,
A spiral pattern having a length of λ / 4, which is determined so that the outer end is located at a fixed point on the center line of the chip surface, is used at the center of the inner peripheral end chip surface. The swirl pattern shown in A and the swirl pattern shown in D are
The shape is the same except that the orientation differs by 180 degrees. Therefore, for the production of one type of balun element, it is sufficient to prepare the same (that is, one type) spiral pattern printing screen. In the dielectric substrate 16, the crank-shaped lead-out pattern 15 is provided between the outer peripheral end of the spiral pattern and the edge on the left front side of the substrate (see B). In the dielectric substrate 19, a crank-shaped lead-out pattern 18 is provided between the outer peripheral edge of the spiral pattern and the edge on the front right side of the substrate (see C). In the dielectric substrate 26, the crank-shaped lead-out pattern 25 is provided between the outer peripheral edge of the spiral pattern and the right rear edge of the substrate (see E). In the dielectric substrate 29, the linear lead-out pattern 28 is provided between the outer peripheral end of the spiral pattern and the edge at the back of the substrate center (see F).
The lead-out pattern 15 shown in B and the lead-out pattern 25 shown in E have the same shape except that the directions thereof are different by 180 degrees. Therefore, all B patterns and all E patterns have the same shape. From these facts, if one type of spiral pattern and three types of drawing pattern printing screens are prepared for the production of one type of balun element, it is possible to print a dielectric substrate having a stripline by combining them. It will be possible.
【００２４】図４は中心周波数が８００ＭＨｚのバラン
素子を想定しているが、使用波長が短い場合（例えば中
心周波数２０００ＭＨｚ）には図５のようにすればよ
い。渦巻きパターンは使用波長が短くなるのでλ／４に
相当する長さは短くなる。具体的には、中心周波数８０
０ＭＨｚでのλ／４ストリップラインの長さは約４２mm
であるのに対して、中心周波数２０００ＭＨｚでのλ／
４ストリップラインの長さは約１７mmである。しかし、
使用波長が変わっても、内終端がチップ面の中心に、外
終端がチップ面の中心線上の一定点（前記８００ＭＨｚ
用と同じ位置）に設定する。図４のＡ〜Ｆは図５のＡ〜
Ｆに対応している（説明を簡略化するために対応する部
分には同一符号を付す）。従って、全ての引き出しパタ
ーンは共通で使用でき、渦巻きパターンの印刷スクリー
ンを交換するだけで（引き出しパターンの印刷スクリー
ンは交換することなく）、異なる使用周波数帯域の複数
種類のバラン素子の製造に対応できることになる。Although FIG. 4 assumes a balun element having a center frequency of 800 MHz, it may be arranged as shown in FIG. 5 when the wavelength used is short (for example, center frequency 2000 MHz). Since the spiral pattern has a shorter usable wavelength, the length corresponding to λ / 4 becomes shorter. Specifically, the center frequency is 80
The length of the λ / 4 strip line at 0 MHz is about 42 mm.
While λ / at the center frequency of 2000 MHz
The length of the four strip lines is about 17 mm. But,
Even if the wavelength used changes, the inner end is at the center of the chip surface and the outer end is at a certain point on the center line of the chip surface (800 MHz above).
Set to the same position as for. A to F of FIG. 4 are A to F of FIG.
It corresponds to F (the same reference numerals are given to corresponding parts for simplification of description). Therefore, all the drawing patterns can be used in common, and it is possible to support the manufacture of multiple types of balun elements with different operating frequency bands simply by exchanging the spiral pattern printing screen (without exchanging the drawing pattern printing screen). become.
【００２５】図６は本発明に係る積層チップバラン素子
の製造方法の一例を示す工程説明図であり、印刷積層法
による製造工程を示している。印刷積層法は、セラミッ
クスペースト（アルミナとガラスなどの粉末を含むスラ
リー）を用いたセラミックスパターンと導体ペースト
（銀ペーストなど）を用いた導体パターンをスクリーン
印刷し重ねていくことで積層体とする方法である。FIG. 6 is a process explanatory view showing an example of a method of manufacturing a laminated chip balun element according to the present invention, showing a manufacturing process by a printing laminating method. The print lamination method is a method in which a ceramic pattern using a ceramic paste (a slurry containing powder of alumina and glass) and a conductor pattern using a conductor paste (silver paste, etc.) are screen-printed to form a laminate. Is.
【００２６】（１）外部電極パターン５０を印刷する。
（２）所定の厚みまでセラミックスパターン５１を重ね
印刷する。
（３）導体ペーストで下側のアース電極パターン５２を
印刷する。
（４）中心と中央奥の外周縁とを直線的に繋ぐように、
導体ペーストで引き出しパターン５３を印刷する。
（５）引き出しパターン５３の内側端部のみが露出し、
その大部分が隠れるように、部分的にセラミックススト
ライプ５４を印刷する。
（６）引き出しパターンの内側端部に内周端が繋がるよ
うに、導体ペーストで渦巻き状パターン（第１のストリ
ップライン）５５を印刷する。
（７）渦巻き状パターン５５の外周単に繋がるように、
導体ペーストで引き出しパターン５６を印刷する。
（８）セラミックスパターン５７を印刷する。必要に応
じて複数層重ねて印刷してもよい。
（９）導体ペーストで引き出しパターン５８を印刷す
る。
（１０）引き出しパターン５８の内側端部に外周端が繋
がるように、導体ペーストで渦巻き状パターン（第２の
ストリップライン）５９を印刷する。(1) Print the external electrode pattern 50. (2) The ceramic pattern 51 is overprinted to a predetermined thickness. (3) The lower ground electrode pattern 52 is printed with a conductor paste. (4) so that the center and the outer peripheral edge of the center back are connected linearly,
The lead pattern 53 is printed with a conductor paste. (5) Only the inner end of the extraction pattern 53 is exposed,
The ceramic stripes 54 are partially printed so that most of them are hidden. (6) A spiral pattern (first strip line) 55 is printed with a conductor paste so that the inner peripheral end is connected to the inner end of the extraction pattern. (7) Just to connect the outer circumference of the spiral pattern 55,
The lead pattern 56 is printed with a conductor paste. (8) The ceramic pattern 57 is printed. If desired, a plurality of layers may be stacked and printed. (9) Print the lead-out pattern 58 with a conductor paste. (10) A spiral pattern (second strip line) 59 is printed with a conductor paste so that the outer peripheral end is connected to the inner end of the lead-out pattern 58.
【００２７】（１１）所定の厚みまでセラミックスパタ
ーン６０を重ね印刷する。
（１２）導体ペーストで中間のアース電極パターン６１
を印刷する。(11) The ceramic pattern 60 is overprinted to a predetermined thickness. (12) Intermediate ground electrode pattern 61 with conductor paste
To print.
【００２８】（１３）左奥の外周縁と中心とをクランク
状に繋ぐように、導体ペーストで引き出しパターン６２
を印刷する。
（１４）引き出しパターン６２の内側端部のみが露出
し、その大部分が隠れるように、部分的にセラミックス
ストライプ６３を印刷する。
（１５）引き出しパターンの内側端部に内周端が繋がる
ように、導体ペーストで渦巻き状パターン（第３のスト
リップライン）６４を印刷する。
（１６）渦巻き状パターンの外周端に繋がるように、導
体ペーストで引き出しパターン６５を印刷する。
（１７）セラミックスパターン６６を印刷する。必要に
応じて複数層重ねて印刷してもよい。
（１８）導体ペーストで渦巻き状パターン（第４のスト
リップライン）６７を印刷する。
（１９）渦巻き状パターンの外周端に繋がるように、導
体ペーストで引き出しパターン６８を印刷する。
（２０）渦巻き状パターンの内周端が露出し、ほぼ半分
が隠れるように、部分的にセラミックスストライプ６９
を印刷する。
（２１）渦巻き状パターンの内周端に繋がるように、導
体ペーストで引き出しパターン７０を印刷する。(13) A lead-out pattern 62 made of a conductive paste so as to connect the outer peripheral edge of the left back and the center in a crank shape.
To print. (14) The ceramic stripe 63 is partially printed so that only the inner end of the lead-out pattern 62 is exposed and most of it is hidden. (15) A spiral pattern (third strip line) 64 is printed with a conductor paste so that the inner peripheral edge is connected to the inner edge of the extraction pattern. (16) The lead-out pattern 65 is printed with a conductor paste so as to be connected to the outer peripheral edge of the spiral pattern. (17) Print the ceramic pattern 66. If desired, a plurality of layers may be stacked and printed. (18) A spiral pattern (fourth strip line) 67 is printed with a conductor paste. (19) The lead-out pattern 68 is printed with a conductor paste so as to be connected to the outer peripheral edge of the spiral pattern. (20) The ceramic stripe 69 is partially formed so that the inner peripheral edge of the spiral pattern is exposed and almost half is hidden.
To print. (21) The lead-out pattern 70 is printed with a conductor paste so as to be connected to the inner peripheral edge of the spiral pattern.
【００２９】（２２）導体ペーストで上側のアース電極
パターン７１を印刷する。
（２３）所定の厚みまでセラミックスパターン７２を重
ね印刷する。
（２４）外部電極パターン７３及び方向識別マーカ７４
を印刷する。(22) Print the upper ground electrode pattern 71 with a conductor paste. (23) The ceramic pattern 72 is overprinted to a predetermined thickness. (24) External electrode pattern 73 and direction identification marker 74
To print.
【００３０】このようにして積層一体化したチップが得
られる。実際には、生産効率を高めるために、同じパタ
ーンが前後左右に規則的に配列されるように印刷し、積
層後に縦横に切断して１個１個のチップに切り出す多数
個取り方式とする。そして、焼成後に側面に外部端子を
設ける方法でもよいし、あるいは逆に側面に外部端子を
形成した後に焼成する方法でもよい。In this way, a laminated and integrated chip is obtained. In practice, in order to increase the production efficiency, the same pattern is printed so as to be regularly arrayed in the front, rear, left and right, and after stacking, it is cut in vertical and horizontal directions and cut into individual chips. The external terminals may be provided on the side surfaces after firing, or conversely, the external terminals may be formed on the side surfaces and then fired.
【００３１】使用周波数帯の異なるバラン素子に対して
は、渦巻き状パターンの印刷スクリーンのみ交換し、ス
トリップラインの長さのみ変更すればよい。その場合、
渦巻き状パターンは、内周端をチップ面の中心に、外周
端をチップ面の中心線上の一定点（使用周波数帯が異な
るバラン素子であっても常に同じ位置）となるように形
成する。ストリップライン（渦巻き状パターン）の印刷
スクリーンを、図６の（６）と（１０）を図７のＡに、
図６の（１５）と（１８）を図７のＢにそれぞれ変更す
るだけで、使用周波数帯の異なるバラン素子が製造可能
である。なお、図６の（６）、（１０）、（１５）、
（１８）あるいは図７のＡとＢは、向きは１８０度異な
るが全く同じ形状である。そのため渦巻き状パターンに
ついては印刷スクリーン１版のみで１種類のバラン素子
を製造できることになる。For a balun element having a different frequency band to be used, it is sufficient to replace only the spiral pattern printing screen and change only the length of the strip line. In that case,
The spiral pattern is formed such that the inner peripheral end is located at the center of the chip surface and the outer peripheral end is located at a fixed point on the center line of the chip surface (always the same position even for balun elements with different frequency bands used). A stripline (spiral pattern) printing screen is shown in (6) and (10) of FIG.
Balun elements having different used frequency bands can be manufactured only by changing (15) and (18) in FIG. 6 to B in FIG. 7, respectively. In addition, (6), (10), (15), and
(18) Alternatively, A and B in FIG. 7 have exactly the same shape although the directions are different by 180 degrees. Therefore, for the spiral pattern, one type of balun element can be manufactured with only one printing screen plate.
【００３２】なお、上記の各実施例では、外部電極は、
チップの上下両面に形成されているが、下面（実装面）
にのみ形成する構成でもよい。外部電極は、積層印刷時
に形成するのが望ましいが、切断焼成後に作製してもよ
い。アース電極パターンについては、特性向上の観点か
らは設けることが望ましいが、必要としない場合もあ
る。In each of the above embodiments, the external electrode is
It is formed on both the upper and lower sides of the chip, but the bottom surface (mounting surface)
It may be configured to be formed only in the. The external electrodes are preferably formed during laminated printing, but may be formed after cutting and firing. It is desirable to provide the ground electrode pattern from the viewpoint of improving the characteristics, but it may not be necessary in some cases.
【００３３】[0033]
【発明の効果】本発明は上記のように構成した積層チッ
プバラン素子及びその製造方法であるから、小型化に適
することは無論のこと、機種変更の場合でもストリップ
ラインの印刷スクリーンのみ取り替えることで製造で
き、そのため、段取り工数が少なく、用意する印刷スク
リーンの種類も少なくて済むため、機種の数が多くなる
ほど安価に且つ容易に製造できる。Since the present invention is the laminated chip balun element and the method of manufacturing the same configured as described above, it is needless to say that it is suitable for downsizing, and even if the model is changed, only the stripline printing screen can be replaced. Since it can be manufactured, the number of setup steps is small and the number of kinds of printing screens to be prepared is small. Therefore, the larger the number of models, the cheaper and easier the manufacturing.
【図１】本発明に係る積層チップバラン素子の一実施例
を示す説明図。FIG. 1 is an explanatory view showing an embodiment of a laminated chip balun element according to the present invention.
【図２】その積層チップバラン素子の外観説明図。FIG. 2 is an external view of the laminated chip balun element.
【図３】その積層チップバラン素子の等価回路を示す説
明図。FIG. 3 is an explanatory diagram showing an equivalent circuit of the multilayer chip balun element.
【図４】ストリップラインを有する誘電体基板の一例を
示す説明図。FIG. 4 is an explanatory view showing an example of a dielectric substrate having a strip line.
【図５】ストリップラインを有する誘電体基板の他の例
を示す説明図。FIG. 5 is an explanatory view showing another example of a dielectric substrate having a strip line.
【図６】本発明に係る積層チップバラン素子の製造方法
の一例を示す工程説明図。FIG. 6 is a process explanatory view showing an example of a method of manufacturing a layered chip balun element according to the present invention.
【図７】他の使用周波数帯で用いるバラン素子のストリ
ップラインの例を示す説明図。FIG. 7 is an explanatory diagram showing an example of a strip line of a balun element used in another used frequency band.
１０，２０，３２ アース電極パターン
１１，１３，１６，１９，２１，２３，２６，２９，３
１，３３，３４ 誘電体基板
１２，２２，３２ 引き出しパターン
１４，１７，２４，２７ ストリップライン
１５，１８，２５，２８ 引き出しパターン10, 20, 32 Ground electrode patterns 11, 13, 16, 19, 21, 21, 23, 26, 29, 3
1, 33, 34 Dielectric substrate 12, 22, 32 Lead pattern 14, 17, 24, 27 Strip line 15, 18, 25, 28 Lead pattern
Claims (11)
プラインの組が、２組以上、誘電体チップ中で実装面に
対して垂直方向に配列された状態で埋設されている積層
チップバラン素子において、 各ストリップラインと該ストリップラインに繋がる引き
出しパターンとが別個のパターンとして印刷形成され積
層されていることを特徴とする積層チップバラン素子。1. A multilayer chip balun in which two or more sets of λ / 4 strip lines electromagnetically coupled to each other are embedded in a dielectric chip in a state of being arranged in a direction perpendicular to a mounting surface. In the element, a laminated chip balun element characterized in that each strip line and a lead pattern connected to the strip line are printed and formed as separate patterns and laminated.
プラインの組が、２組、配置されており、各ストリップ
ラインと該ストリップラインに繋がる全ての引き出しパ
ターンとが別個のパターンとして印刷形成されている請
求項１記載の積層チップバラン素子。2. Two sets of λ / 4 strip lines electromagnetically coupled to each other are arranged, and each strip line and all lead-out patterns connected to the strip lines are printed and formed as separate patterns. The laminated chip balun element according to claim 1, which is provided.
されている請求項１又は２記載の積層チップバラン素
子。3. The laminated chip balun element according to claim 1, wherein external electrodes are formed by printing on the outer surface of the dielectric chip.
刷形成されている請求項１乃至３のいずれかに記載の積
層チップバラン素子。4. The laminated chip balun element according to claim 1, wherein the direction identification marker is printed on the outer surface of the dielectric chip.
ンの組同士の間に、中間アース電極パターンが介在して
いる請求項１乃至４のいずれかに記載の積層チップバラ
ン素子。5. The laminated chip balun element according to claim 1, wherein an intermediate earth electrode pattern is interposed between the sets of strip lines electromagnetically coupled to each other.
群の上方及び／又は下方に外側アース電極パターンが埋
設されている請求項１乃至５のいずれかに記載の積層チ
ップバラン素子。6. The laminated chip balun element according to claim 1, wherein an outer ground electrode pattern is buried above and / or below the laminated λ / 4 strip line group.
であって、その内周端はチップ面のほぼ中心に、外周端
はチップ面の中心線上の一定点に位置するように形成さ
れている請求項１乃至６のいずれかに記載の積層チップ
バラン素子。7. The strip line has a spiral pattern, the inner peripheral edge of which is formed substantially at the center of the chip surface, and the outer peripheral edge of which is formed at a fixed point on the center line of the chip surface. 7. The laminated chip balun element according to any one of 1 to 6.
プラインの組を、２組以上、誘電体チップ中で実装面に
対して垂直方向に配列するように埋設する積層チップバ
ラン素子の製造方法において、 各ストリップラインと該ストリップラインに繋がる引き
出しパターンを、導体ペーストを用いて全て別工程で誘
電体上に印刷し、その積層体を焼成することを特徴とす
る積層チップバラン素子の製造方法。8. A laminated chip balun element in which two or more sets of λ / 4 strip lines electromagnetically coupled to each other are embedded so as to be arranged in a dielectric chip in a direction perpendicular to a mounting surface. In the method, a method for manufacturing a laminated chip balun element, characterized in that each strip line and a lead pattern connected to the strip line are all printed on a dielectric in a separate step using a conductor paste and the laminated body is fired. .
であり、その内周端はチップ面のほぼ中心に、外周端は
チップ面の中心線上の一定点に位置するように形成し
て、使用周波数帯の異なるバラン素子に対しても全く同
じ引き出しパターンを使用し、ストリップラインの長さ
のみ変更するだけで、複数種類のバラン素子を製造可能
とした請求項８記載の積層チップバラン素子の製造方
法。9. Each of the strip lines has a spiral pattern, the inner peripheral edge of which is formed substantially at the center of the chip surface, and the outer peripheral edge of which is located at a fixed point on the center line of the chip surface. 9. The method for manufacturing a laminated chip balun element according to claim 8, wherein the balun elements of different types can be manufactured by using exactly the same extraction pattern and changing only the length of the strip line.
渦巻き状パターンが同一形状をなしている請求項９記載
の積層チップバラン素子の製造方法。10. The method for manufacturing a laminated chip balun element according to claim 9, wherein all spiral patterns constituting one type of balun element have the same shape.
造する請求項８乃至１０のいずれかに記載の積層チップ
バラン素子の製造方法。11. The method of manufacturing a laminated chip balun element according to claim 8, wherein the manufacturing method is a printing lamination method or a sheet lamination method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294767A JP3658350B2 (en) | 2001-09-26 | 2001-09-26 | Manufacturing method of multilayer chip balun element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294767A JP3658350B2 (en) | 2001-09-26 | 2001-09-26 | Manufacturing method of multilayer chip balun element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110314A true JP2003110314A (en) | 2003-04-11 |
| JP3658350B2 JP3658350B2 (en) | 2005-06-08 |
Family
ID=19116315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294767A Expired - Fee Related JP3658350B2 (en) | 2001-09-26 | 2001-09-26 | Manufacturing method of multilayer chip balun element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658350B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236064B2 (en) * | 2004-09-23 | 2007-06-26 | Samsung Electro-Mechanics Co. Ltd. | Laminated balun transformer |
| US9035717B2 (en) | 2012-08-09 | 2015-05-19 | Murata Manufacturing Co., Ltd. | Balun transformer |
| US9337797B2 (en) | 2012-10-17 | 2016-05-10 | Murata Manufacturing Co., Ltd. | High frequency module |
| JP2016225399A (en) * | 2015-05-28 | 2016-12-28 | Tdk株式会社 | Laminated electronic component |
| CN115117583A (en) * | 2022-08-09 | 2022-09-27 | 广东环波新材料有限责任公司 | LTCC-based miniaturized ultra-wideband balun |
| CN115516707A (en) * | 2020-05-13 | 2022-12-23 | 株式会社村田制作所 | Weighing apparatus |
| JP7434948B2 (en) | 2020-01-31 | 2024-02-21 | Tdk株式会社 | stacked balun |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064414A (en) * | 1983-06-23 | 1985-04-13 | ムラタ エリア エヌ．エ−．，アイエヌシ−． | Monolithic inductor applicable to transformer |
| JPH09260145A (en) * | 1996-03-22 | 1997-10-03 | Murata Mfg Co Ltd | Layer-built balun transformer |
| JPH11340704A (en) * | 1998-05-21 | 1999-12-10 | Mitsubishi Electric Corp | High frequency switch |
| JP2000253395A (en) * | 1999-03-02 | 2000-09-14 | Sony Corp | Low noise converter |
| JP2002033216A (en) * | 2000-07-17 | 2002-01-31 | Tdk Corp | Laminated balun transformer |
| JP2002271111A (en) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | Laminated balance element |
| JP2003115708A (en) * | 2001-07-31 | 2003-04-18 | Kyocera Corp | Balun transformer |
-
2001
- 2001-09-26 JP JP2001294767A patent/JP3658350B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064414A (en) * | 1983-06-23 | 1985-04-13 | ムラタ エリア エヌ．エ−．，アイエヌシ−． | Monolithic inductor applicable to transformer |
| JPH09260145A (en) * | 1996-03-22 | 1997-10-03 | Murata Mfg Co Ltd | Layer-built balun transformer |
| JPH11340704A (en) * | 1998-05-21 | 1999-12-10 | Mitsubishi Electric Corp | High frequency switch |
| JP2000253395A (en) * | 1999-03-02 | 2000-09-14 | Sony Corp | Low noise converter |
| JP2002033216A (en) * | 2000-07-17 | 2002-01-31 | Tdk Corp | Laminated balun transformer |
| JP2002271111A (en) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | Laminated balance element |
| JP2003115708A (en) * | 2001-07-31 | 2003-04-18 | Kyocera Corp | Balun transformer |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236064B2 (en) * | 2004-09-23 | 2007-06-26 | Samsung Electro-Mechanics Co. Ltd. | Laminated balun transformer |
| US9035717B2 (en) | 2012-08-09 | 2015-05-19 | Murata Manufacturing Co., Ltd. | Balun transformer |
| US9337797B2 (en) | 2012-10-17 | 2016-05-10 | Murata Manufacturing Co., Ltd. | High frequency module |
| JP2016225399A (en) * | 2015-05-28 | 2016-12-28 | Tdk株式会社 | Laminated electronic component |
| JP7434948B2 (en) | 2020-01-31 | 2024-02-21 | Tdk株式会社 | stacked balun |
| CN115516707A (en) * | 2020-05-13 | 2022-12-23 | 株式会社村田制作所 | Weighing apparatus |
| CN115117583A (en) * | 2022-08-09 | 2022-09-27 | 广东环波新材料有限责任公司 | LTCC-based miniaturized ultra-wideband balun |
| CN115117583B (en) * | 2022-08-09 | 2023-09-19 | 广东环波新材料有限责任公司 | Miniaturized ultra-wideband balun based on LTCC |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3658350B2 (en) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4905498B2 (en) | Multilayer ceramic electronic components | |
| US6498555B1 (en) | Monolithic inductor | |
| JPH0446405A (en) | Delay line and its manufacture | |
| JP2002270428A (en) | Laminated chip inductor | |
| US6165866A (en) | Manufacturing method for laminated chip electronic part | |
| JP2004063664A (en) | Multilayer ceramic substrate with cavity | |
| JP3658350B2 (en) | Manufacturing method of multilayer chip balun element | |
| KR100519815B1 (en) | Chip inductor | |
| JP2003109818A (en) | Laminated inductor | |
| JP5294319B2 (en) | Multilayer chip balun element | |
| JP2003198221A (en) | Chip-type laminated balun element | |
| US20010054472A1 (en) | Manufacturing method for a laminated ceramic electronic component | |
| US6236558B1 (en) | Multilayer electronic part | |
| US5682674A (en) | Dielectric filter and method of manufacturing the same | |
| JP4295660B2 (en) | Balun transformer | |
| JPH11195531A (en) | Chip parts and chip network parts | |
| JP3642462B2 (en) | Manufacturing method of laminated parts | |
| JP2003110393A (en) | Laminated low pass filter | |
| JP2005229525A (en) | Lc composite emi filter | |
| JP2001177434A (en) | Front end module for mobile communication device | |
| JP2004336623A (en) | Laminate chip balun element | |
| JP2002260931A (en) | Stacked chip balun element and its manufacturing method | |
| JP3735332B2 (en) | Multilayer directional coupler | |
| JPH08227821A (en) | Termination and manufacture of electronic thick film element | |
| JPH04288809A (en) | Electronic component of laminated ceramic and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3658350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |