JP2003110085A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2003110085A JP2003110085A JP2001302289A JP2001302289A JP2003110085A JP 2003110085 A JP2003110085 A JP 2003110085A JP 2001302289 A JP2001302289 A JP 2001302289A JP 2001302289 A JP2001302289 A JP 2001302289A JP 2003110085 A JP2003110085 A JP 2003110085A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- electrode
- internal connection
- electrodes
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップの表
面に他の半導体チップを重ね合わせて接続するチップオ
ンチップ構造を有する半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a chip-on-chip structure in which another semiconductor chip is superposed and connected on the surface of the semiconductor chip.
【０００２】[0002]
【従来の技術】複数の半導体チップを互いに接続して樹
脂モールドしたマルチチップ型半導体装置がある。マル
チチップ型半導体装置の形態の１つとして、個々の半導
体チップの活性面を対向させて接続したチップオンチッ
プ構造を有するものがある。このような構造の半導体装
置において、活性面に内部接続用電極が形成された複数
の半導体チップが、それぞれの内部接続用電極が接続
（内部接続）されるように位置合わせして接続されてい
る。2. Description of the Related Art There is a multi-chip type semiconductor device in which a plurality of semiconductor chips are connected to each other and resin-molded. As one of the forms of the multi-chip type semiconductor device, there is one having a chip-on-chip structure in which active surfaces of individual semiconductor chips are opposed to each other and connected. In the semiconductor device having such a structure, a plurality of semiconductor chips having the internal connection electrodes formed on the active surface are aligned and connected so that the respective internal connection electrodes are connected (internal connection). .
【０００３】半導体チップの１つは外部取出用電極を備
えており、この外部取出用電極はリードフレームなどの
外部接続用部材に接続されている。外部接続用部材を介
して、この半導体装置を他の配線基板などに接続でき
る。内部接続が良好になされている場合、外部接続用部
材を端子として所定の入出力特性が得られる。それぞれ
の半導体チップには内部接続用電極が多数設けられてお
り、対応する内部接続用電極のすべてについて良好に接
続されていないと、半導体装置として所定の入出力特性
が得られず不良品となる。内部接続の状態の確認は、完
成された半導体装置としてだけではなく、製造工程にお
ける中間検査としても行われる。中間検査において、内
部接続が良好になされているか否かを確認するために
は、外部取出用電極を介した電気特性の測定が行われ
る。すなわち、外部取出用電極のすべてに電気特性測定
用のプローブをあて、所期の入出力特性を有するか否
か、特定の組の外部取出用電極の間の導通状態などを測
定することが行われていた。One of the semiconductor chips is provided with an external extraction electrode, and this external extraction electrode is connected to an external connection member such as a lead frame. The semiconductor device can be connected to another wiring board or the like via the external connection member. When the internal connection is made well, a predetermined input / output characteristic can be obtained by using the external connection member as a terminal. Each semiconductor chip is provided with a large number of internal connection electrodes, and unless all the corresponding internal connection electrodes are connected well, the semiconductor device cannot obtain the prescribed input / output characteristics and becomes a defective product. . The state of the internal connection is confirmed not only as a completed semiconductor device but also as an intermediate inspection in the manufacturing process. In the intermediate inspection, in order to confirm whether or not the internal connection is made well, the electrical characteristics are measured through the external extraction electrode. That is, probes for measuring electrical characteristics are applied to all of the external extraction electrodes to measure whether or not they have the desired input / output characteristics, and the conduction state between the specific external extraction electrodes. It was being appreciated.
【０００４】[0004]
【発明が解決しようとする課題】ところが、内部接続の
不良は、多くの場合、互いに接続される複数の半導体チ
ップの活性面が、互いに平行に配されていないために生
ずる。このような場合、活性面相互の間隔が広い部分で
内部接続用電極が相互に接続されないか、または接続が
不安定となることが多い。このような単純な原因による
接続不良が生じていた場合でも、従来の半導体装置にお
いては、すべての外部取出用電極にプローブをあてて、
導通状態や入出力特性を調べなければないため、検査に
手間を要していた。However, defective internal connections are often caused by the fact that the active surfaces of a plurality of semiconductor chips connected to each other are not arranged in parallel with each other. In such a case, the internal connection electrodes are often not connected to each other or the connection becomes unstable in a portion where the distance between the active surfaces is large. Even in the case where the connection failure occurs due to such a simple cause, in the conventional semiconductor device, the probe is applied to all the external extraction electrodes,
Since it was necessary to check the conduction state and the input / output characteristics, the inspection required a lot of work.
【０００５】そこで、この発明の目的は、簡易に内部接
続の状態の良否を判定することができる半導体装置を提
供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a semiconductor device capable of easily determining the quality of internal connection.
【０００６】[0006]
【課題を解決するための手段および発明の効果】上記の
課題を解決するための請求項１記載の発明は、内部接続
用電極（３）、および少なくとも１対の接続確認用電極
対（４）を備えた第１の半導体チップ（１）と、上記第
１の半導体チップに対向して接続され、上記第１の半導
体チップの内部接続用電極に対応する内部接続用電極
（５）、および上記接続確認用電極対の間を短絡する短
絡用配線（６）を備えた第２の半導体チップ（２）とを
含むことを特徴とする半導体装置である。Means for Solving the Problems and Effects of the Invention The invention according to claim 1 for solving the above-mentioned problems is an electrode for internal connection (3), and at least one pair of connection confirmation electrodes (4). A first semiconductor chip (1) provided with an internal connection electrode (5) facing the first semiconductor chip and corresponding to an internal connection electrode of the first semiconductor chip; and A semiconductor device comprising: a second semiconductor chip (2) provided with a short-circuiting wire (6) for short-circuiting the connection confirmation electrode pair.
【０００７】なお、括弧内の数字は後述の実施形態にお
ける対応構成要素等を示す。接続確認用電極対は、短絡
用配線が接続（接合）されていない場合に、電気的に絶
縁された状態にある２つの電極を含むものとすることが
できる。内部接続用電極は、突起（バンプ）として形成
されたものであってもよい。この場合、第１の半導体チ
ップの内部接続用電極と接続確認用電極対とは、同じ高
さの突起として構成することができ、第２の半導体チッ
プの内部接続用電極と短絡用配線とは、同じ高さの突起
として構成することができる。The numbers in parentheses indicate corresponding components in the embodiments described later. The connection confirmation electrode pair may include two electrodes that are in an electrically insulated state when the short-circuit wiring is not connected (joined). The internal connection electrodes may be formed as protrusions (bumps). In this case, the internal connection electrode and the connection confirmation electrode pair of the first semiconductor chip can be configured as protrusions having the same height, and the internal connection electrode and the short-circuit wiring of the second semiconductor chip can be , Can be configured as protrusions of the same height.
【０００８】内部接続用電極は、複数設けられていても
よい。接続確認用電極対は、いずれかの内部電極に近接
して配置されていることが好ましい。また、接続確認用
電極対は、少なくとも３対のものが互いに離間して配置
されていることが好ましく、たとえば、第２の半導体チ
ップの周縁部近傍に対応する位置に配されているものと
することができる。この発明によれば、第１および第２
の半導体チップの活性面（内部接続用電極が形成されて
いる面）が、互いに平行に配されていた場合、すべての
対応する内部接続用電極は良好に接続され、接続確認用
電極対は短絡用配線と接続して短絡された状態となる。
したがって、いずれの接続確認用電極対の間の電気抵抗
も低い。A plurality of electrodes for internal connection may be provided. It is preferable that the connection confirmation electrode pair is arranged close to any one of the internal electrodes. Further, it is preferable that at least three pairs of connection confirmation electrodes are arranged apart from each other, and for example, they are arranged at a position corresponding to the vicinity of the peripheral portion of the second semiconductor chip. be able to. According to the present invention, the first and second
If the active surfaces of the semiconductor chips (where the internal connection electrodes are formed) are arranged parallel to each other, all corresponding internal connection electrodes are connected well and the connection confirmation electrode pairs are short-circuited. It becomes a short-circuited state by connecting with the wiring for.
Therefore, the electric resistance between any pair of connection confirmation electrodes is low.
【０００９】一方、第１および第２の半導体チップの活
性面が互いに平行に配されていない場合、これら双方の
活性面が最も広い部分の近傍にある内部接続用電極が良
好に接続されていないことがある。また、双方の活性面
が互いに離れた部分に接続確認用電極対があると、これ
らの接続確認用電極対は、短絡用配線と充分強固に接合
（接触）されないか、または接触しない。したがって、
このような状態の接続確認用電極対の間の電気抵抗は高
いか、または導通がない。少なくとも３対の接続確認用
電極対が、互いに離間して配置されている場合、双方の
活性面の間隔が最も広い部分の近傍に、いずれかの接続
確認用電極対が存在する確率が高い。On the other hand, when the active surfaces of the first and second semiconductor chips are not arranged in parallel with each other, the internal connection electrodes near the widest part of these active surfaces are not well connected. Sometimes. Further, when the connection confirmation electrode pairs are present in the portions where the two active surfaces are separated from each other, these connection confirmation electrode pairs are not sufficiently firmly joined (contacted) with the short-circuiting wiring or do not contact. Therefore,
The electrical resistance between the connection confirmation electrode pair in such a state is high or there is no conduction. When at least three pairs of connection confirmation electrodes are arranged apart from each other, it is highly probable that any one of the connection confirmation electrode pairs exists in the vicinity of the portion where the distance between the two active surfaces is widest.
【００１０】以上のことから、各接続確認用電極対の間
の電気抵抗を調べることにより、双方の活性面が平行に
配されているか否か推定することが可能である。すなわ
ち、すべての接続確認用電極対について、電気抵抗が所
定の値より低ければ、双方の活性面は平行であると考え
られる。一方、いずれかの接続確認用電極対について、
電気抵抗が所定の値より高いか、または導通がなけれ
ば、双方の活性面は平行でないと考えられる。接続確認
用電極対がいずれかの内部接続用電極に近接して配され
ていた場合、電気抵抗が高い（導通がない）接続確認用
電極対に近接した内部接続用電極にも、接続不良が生じ
ている可能性が極めて高い。From the above, it is possible to estimate whether or not both active surfaces are arranged in parallel by examining the electric resistance between each connection confirmation electrode pair. That is, if the electrical resistances of all the connection confirmation electrode pairs are lower than a predetermined value, both active surfaces are considered to be parallel. On the other hand, for any of the connection confirmation electrode pairs,
If the electrical resistance is higher than a predetermined value or there is no conduction, both active surfaces are considered not parallel. If the connection confirmation electrode pair is placed close to any of the internal connection electrodes, the internal connection electrodes close to the connection confirmation electrode pair with high electrical resistance (no continuity) will also have a poor connection. It is very likely that it has occurred.
【００１１】したがって、このような半導体装置は、接
続確認用電極対の間の電気抵抗を測定するだけで、内部
接続用電極が良好に接続されているか否かを判定するこ
とができる。すなわち、このような半導体装置は、簡易
に内部接続の状態の良否を判定することができる。ま
た、電気抵抗が所定の値より高いかまたは導通がない接
続確認用電極対の近傍で、双方の活性面の間隔が最も広
くなっていると考えられるので、活性面のおよその傾斜
方向も簡易に知ることができる。すべての接続確認用電
極対の間の電気抵抗が所定の値より低い半導体装置につ
いてのみ、必要により従来のように、すべて外部取出用
電極にプローブをあて、より詳細な検査を行えばよい。Therefore, in such a semiconductor device, it is possible to determine whether or not the internal connection electrodes are satisfactorily connected only by measuring the electric resistance between the connection confirmation electrode pairs. That is, such a semiconductor device can easily determine the quality of the internal connection state. Further, it is considered that the distance between the two active surfaces is the widest in the vicinity of the connection confirmation electrode pair where the electric resistance is higher than a predetermined value or there is no continuity, so that the approximate inclination direction of the active surface is simple. You can know Only in the case of a semiconductor device in which the electrical resistance between all pairs of connection confirmation electrodes is lower than a predetermined value, a probe may be applied to the electrodes for external extraction as necessary, and a more detailed inspection may be performed.
【００１２】第１の半導体チップは、さらに、リードフ
レームなどの外部接続部材と接続するための外部取出用
電極を含んでいてもよい。外部取出用電極の一部は、接
続確認用電極対と１対１に接続された電気抵抗測定用電
極対であってもよい。この場合、電気抵抗測定用電極対
にプローブをあてて、接続確認用電極対の間の電気抵抗
を測定することができる。接続確認用電極対は、第１お
よび第２の半導体チップの間にあるので、直接、接続確
認用電極対にプローブをあてることは困難である。これ
に対して、電気抵抗測定用電極対（外部取出用電極）
は、第１および第２の半導体チップが対向しない部分に
配置されるので、容易にプローブをあて電気抵抗を測定
することができる。接続確認用電極対および短絡用配線
は小さなものであり電気抵抗が低い。このため、正確な
測定値を得るために、電気抵抗の測定は４端子（探針）
法によることが好ましい。The first semiconductor chip may further include an external extraction electrode for connecting to an external connection member such as a lead frame. A part of the electrode for external extraction may be an electrode pair for measuring electrical resistance, which is connected to the electrode pair for confirmation of connection in a one-to-one relationship. In this case, a probe can be applied to the electrical resistance measuring electrode pair to measure the electrical resistance between the connection confirmation electrode pair. Since the connection confirmation electrode pair is located between the first and second semiconductor chips, it is difficult to directly apply the probe to the connection confirmation electrode pair. On the other hand, an electrical resistance measurement electrode pair (external extraction electrode)
Since the first and second semiconductor chips are arranged in the portions where they do not face each other, the probe can be easily applied to measure the electric resistance. The electrode pair for connection confirmation and the wiring for short circuit are small and have low electric resistance. Therefore, in order to obtain an accurate measurement value, the electrical resistance is measured with 4 terminals (probe).
The method is preferred.
【００１３】半導体装置は、３つ以上の半導体チップを
含んでいてもよい。すなわち、１つの大きな半導体チッ
プの上に、複数の小さな半導体チップが配置されていて
もよい。この場合でも、同様の手法により簡易に内部接
続の状態の良否を判定することができる。請求項２記載
の発明は、上記第２の半導体チップが平面視において矩
形であり、上記接続確認用電極対が、平面視において上
記第２の半導体チップの角部近傍に対応する上記第１の
半導体チップ上の位置に配されていることを特徴とする
請求項１記載の半導体装置である。The semiconductor device may include three or more semiconductor chips. That is, a plurality of small semiconductor chips may be arranged on one large semiconductor chip. Even in this case, the quality of the internal connection can be easily determined by the same method. According to a second aspect of the present invention, the second semiconductor chip has a rectangular shape in a plan view, and the connection confirmation electrode pair corresponds to the vicinity of a corner of the second semiconductor chip in a plan view. The semiconductor device according to claim 1, wherein the semiconductor device is arranged at a position on a semiconductor chip.
【００１４】第１の半導体チップの活性面と第２の半導
体チップの活性面とが平行に配されていない場合、第２
の半導体チップのいずれかの角部で、双方の活性面の間
隔が最も広くなる。このように双方の活性面の間隔が最
も広い部分に接続確認用電極対が存在すると、内部接続
用電極同士の接続不良を高い確率で発見することができ
る。接続確認用電極対は、第２の半導体チップの４つの
角部近傍に対応する第１の半導体チップ上の位置に、そ
れぞれ配されていることが好ましい。この場合、活性面
がいずれの方向に傾いても、双方の活性面の間隔が最も
広い部分の近傍には、必ず接続確認用電極対が存在する
ことになる。これにより、内部接続用電極の接続不良を
さらに高い確率で発見することができる。When the active surface of the first semiconductor chip and the active surface of the second semiconductor chip are not arranged in parallel, the second surface
At either corner of the semiconductor chip, the distance between the two active surfaces is the largest. Thus, when the connection confirmation electrode pair exists in the portion where the distance between the two active surfaces is widest, it is possible to detect a connection failure between the internal connection electrodes with high probability. It is preferable that the connection confirmation electrode pairs are respectively arranged at positions on the first semiconductor chip corresponding to the vicinity of the four corners of the second semiconductor chip. In this case, no matter which direction the active surface is inclined, the connection confirmation electrode pair always exists in the vicinity of the portion where the distance between the two active surfaces is widest. This makes it possible to detect a connection failure of the internal connection electrode with a higher probability.
【００１５】内部接続用電極は、平面視において第２の
半導体チップの周縁部近傍および内部の双方に設けられ
ていてもよい。たとえば、内部接続用電極は、第２の半
導体チップの活性面のほぼ全面に渡って格子状に配列さ
れていてもよい。The internal connection electrodes may be provided both in the vicinity of the peripheral portion of the second semiconductor chip and inside thereof in plan view. For example, the internal connection electrodes may be arranged in a grid pattern over substantially the entire active surface of the second semiconductor chip.
【００１６】[0016]
【発明の実施の形態】以下では、添付図面を参照して、
本発明の実施の形態について詳細に説明する。図１は、
本発明の第１の実施形態に係る半導体装置の図解的な断
面図である。この半導体装置は、第１の半導体チップと
しての親チップ１と、第２の半導体チップとしての子チ
ップ２とを、重ね合わせて接合した、いわゆるチップオ
ンチップ(Chip-On-Chip)構造を有している。子チップ２
は、親チップ１より小さく、親チップ１のほぼ中央部に
配されている。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, referring to the accompanying drawings,
Embodiments of the present invention will be described in detail. Figure 1
1 is a schematic sectional view of a semiconductor device according to a first embodiment of the present invention. This semiconductor device has a so-called chip-on-chip structure in which a parent chip 1 as a first semiconductor chip and a child chip 2 as a second semiconductor chip are superposed and joined. is doing. Child chip 2
Are smaller than the parent chip 1 and are arranged substantially in the center of the parent chip 1.
【００１７】親チップ１および子チップ２の互いに対向
する表面は、それぞれ、機能素子や配線などが形成され
た活性面１ａ，２ａとなっている。親チップ１の活性面
１ａには、内部接続用電極３および接続確認用電極対４
が設けられている。内部接続用電極３および接続確認用
電極対４は、活性面１ａから同じ高さに突出したバンプ
（突起）として構成されている。活性面１ａの周縁部近
傍で、活性面２ａが対向していない部分には、外部取出
用電極７が設けられている。Surfaces of the parent chip 1 and the child chip 2 facing each other are active surfaces 1a and 2a on which functional elements and wirings are formed, respectively. An electrode 3 for internal connection and an electrode pair 4 for connection confirmation are provided on the active surface 1a of the parent chip 1.
Is provided. The internal connection electrode 3 and the connection confirmation electrode pair 4 are formed as bumps (protrusions) protruding from the active surface 1a at the same height. An electrode 7 for external extraction is provided in the vicinity of the peripheral edge of the active surface 1a in a portion where the active surface 2a does not face each other.
【００１８】子チップ２の活性面２ａには、内部接続用
電極３に対応する位置に内部接続用電極５が設けられて
おり、接続確認用電極対４に対応する位置に短絡用配線
６が設けられている。内部接続用電極５および短絡用配
線６は、活性面２ａから同じ高さに突出したバンプとし
て構成されている。内部接続用電極３と内部接続用電極
５とが接続され、接続確認用電極対４と短絡用配線６と
が接続されている。親チップ１の側方には、親チップ１
と間隔をあけて、側方へ延びるリードフレーム９が配さ
れている。外部取出用電極７とリードフレーム９とは、
ボンディングワイヤ８により接続されている。親チップ
１、子チップ２、ボンディングワイヤ８、およびボンデ
ィングワイヤ８とリードフレーム９との接続部を含む領
域は、封止用樹脂１０で保護されている。On the active surface 2a of the child chip 2, an internal connection electrode 5 is provided at a position corresponding to the internal connection electrode 3, and a short circuit wiring 6 is provided at a position corresponding to the connection confirmation electrode pair 4. It is provided. The internal connection electrode 5 and the short-circuit wiring 6 are formed as bumps protruding from the active surface 2a at the same height. The internal connection electrode 3 and the internal connection electrode 5 are connected, and the connection confirmation electrode pair 4 and the short-circuit wiring 6 are connected. To the side of the parent chip 1, the parent chip 1
A lead frame 9 extending laterally is arranged at a distance. The external extraction electrode 7 and the lead frame 9 are
It is connected by a bonding wire 8. A region including the parent chip 1, the child chip 2, the bonding wire 8, and the connecting portion between the bonding wire 8 and the lead frame 9 is protected by the sealing resin 10.
【００１９】図２は、内部接続用電極３，５、接続確認
用電極対４、および短絡用配線６の配置を示す図解的な
平面図である。図２では、親チップ１と子チップ２と
は、位置をずらして示している。親チップ１および子チ
ップ２は、平面視において矩形の形状を有している。内
部接続用電極５および短絡用配線６は、子チップ２の周
縁部近傍に、周縁部に沿って配列されている。内部接続
用電極５は子チップ２の４辺に沿って配されている。短
絡用配線６は、４つの短絡用配線６ａ〜６ｄを含んでお
り、それぞれが子チップ２の４つの角部近傍に配されて
いる。FIG. 2 is a schematic plan view showing the arrangement of the internal connection electrodes 3, 5, the connection confirmation electrode pair 4, and the short-circuit wiring 6. In FIG. 2, the parent chip 1 and the child chip 2 are shown in different positions. The parent chip 1 and the child chip 2 have a rectangular shape in a plan view. The internal connection electrodes 5 and the short-circuit wires 6 are arranged near the peripheral portion of the child chip 2 along the peripheral portion. The internal connection electrodes 5 are arranged along the four sides of the child chip 2. The short-circuit wiring 6 includes four short-circuit wirings 6 a to 6 d, which are arranged near the four corners of the child chip 2.
【００２０】内部接続用電極３および接続確認用電極対
４は、親チップ１において、内部接続用電極５および短
絡用配線６に、それぞれ対応するように配置されてい
る。接続確認用電極対４は、互いに離間した４対の接続
確認用電極対４ａ〜４ｄを含んでおり、それぞれの接続
確認用電極対４ａ〜４ｄは、互いに近接した２つの電極
を含んでいる。接続確認用電極対４ａ〜４ｄを構成する
電極および内部接続用電極３は、ほぼ等間隔で配列して
いる。The internal connection electrode 3 and the connection confirmation electrode pair 4 are arranged in the parent chip 1 so as to correspond to the internal connection electrode 5 and the short-circuit wiring 6, respectively. The connection confirmation electrode pair 4 includes four pairs of connection confirmation electrodes 4a to 4d that are separated from each other, and each connection confirmation electrode pair 4a to 4d includes two electrodes that are close to each other. The electrodes forming the connection confirmation electrode pairs 4a to 4d and the internal connection electrodes 3 are arranged at substantially equal intervals.
【００２１】子チップ２が親チップ１の所定の位置（図
２に２点鎖線で示す。）に配されているとき、内部接続
用電極３と内部接続用電極５とは、対応するもの同士が
それぞれ接続している。この場合、各接続確認用電極対
４ａ〜４ｄについて、電極対を構成する各電極にまたが
ってそれぞれ短絡用配線６ａ〜６ｄが接合されて（接触
して）いる。これにより、各接続確認用電極対４ａ〜４
ｄは、電気的に短絡された状態となっている。接続確認
用電極対４ａ〜４ｄは、短絡用配線６ａ〜６ｄが接合
（接触）されていないときは、電気的に絶縁した状態に
ある。When the child chip 2 is arranged at a predetermined position of the parent chip 1 (shown by a chain double-dashed line in FIG. 2), the internal connection electrodes 3 and the internal connection electrodes 5 correspond to each other. Are connected to each other. In this case, for each of the connection confirmation electrode pairs 4a to 4d, the short-circuit wirings 6a to 6d are joined (contacted) to each other of the electrodes forming the electrode pair. Thereby, each connection confirmation electrode pair 4a-4
d is in an electrically short-circuited state. The connection confirmation electrode pairs 4a to 4d are in an electrically insulated state when the short-circuit wirings 6a to 6d are not joined (contacted).
【００２２】外部取出用電極７の一部は、接続確認用電
極対４ａ〜４ｄと１対１で接続された電気抵抗測定用電
極対７ａ〜７ｄとなっている。すなわち、接続確認用電
極対４ａ〜４ｄを構成する電極の一方は、電気抵抗測定
用電極対７ａ〜７ｄを構成する電極の一方と接続されて
おり、接続確認用電極対４ａ〜４ｄを構成する電極の他
方は、電気抵抗測定用電極対７ａ〜７ｄを構成する電極
の他方と接続されている。図２では、通常の外部取出用
電極７（ボンディングワイヤ８を介してリードフレーム
９に接続されているもの）は図示を省略している。A part of the external extraction electrode 7 is an electrical resistance measuring electrode pair 7a to 7d which is connected to the connection confirming electrode pair 4a to 4d in a one-to-one relationship. That is, one of the electrodes forming the connection confirmation electrode pairs 4a to 4d is connected to one of the electrodes forming the electric resistance measurement electrode pairs 7a to 7d, and forms the connection confirmation electrode pairs 4a to 4d. The other of the electrodes is connected to the other of the electrodes forming the electrical resistance measuring electrode pairs 7a to 7d. In FIG. 2, the normal external extraction electrode 7 (which is connected to the lead frame 9 via the bonding wire 8) is omitted in the drawing.
【００２３】図３は、親チップ１と子チップ２との接続
状態を示す図解的な側面図である。内部接続用電極３と
接続確認用電極対４とは同じ高さを有しており、内部接
続用電極５と短絡用配線６とは同じ高さを有している。
したがって、活性面１ａと活性面２ａとが平行な場合
（図３（ａ））、内部接続用電極３と内部接続用電極５
とが接触し、接続確認用電極対４と短絡用配線６とが接
触した状態となる。ただし、対応する内部接続用電極
３，５の平面内の位置合わせはされているものとする。
たとえば、接続確認用電極対４ａと短絡用配線６ａと
は、充分強固に接合（接触）されているので、電気抵抗
測定用電極対７ａの間の電気抵抗を測定すると、充分に
低い値が得られる。接続確認用電極対４ｂ〜４ｄと短絡
用配線６ｂ〜６ｄとについても同様である。FIG. 3 is a schematic side view showing a connection state between the parent chip 1 and the child chip 2. The internal connection electrode 3 and the connection confirmation electrode pair 4 have the same height, and the internal connection electrode 5 and the short-circuit wiring 6 have the same height.
Therefore, when the active surface 1a and the active surface 2a are parallel to each other (FIG. 3A), the internal connection electrode 3 and the internal connection electrode 5 are formed.
And the contact confirmation electrode pair 4 and the short-circuit wiring 6 are in contact with each other. However, it is assumed that the corresponding internal connection electrodes 3 and 5 are aligned in the plane.
For example, since the connection confirmation electrode pair 4a and the short-circuit wiring 6a are joined (contacted) sufficiently firmly, a sufficiently low value is obtained when the electric resistance between the electric resistance measurement electrode pair 7a is measured. To be The same applies to the connection confirmation electrode pairs 4b to 4d and the short-circuit wirings 6b to 6d.
【００２４】図３（ｂ）は、活性面１ａと活性面２ａと
が平行でない場合を示す。図３（ｂ）では、子チップ２
全体が親チップ１に対して傾いた状態を示しているが、
たとえば、親チップ１や子チップ２の厚さが均一でない
ために、活性面１ａと活性面２ａとが平行でない場合
（親チップ１の下面と子チップ２の上面とが平行である
場合を含む）でも同様である。双方の活性面１ａ，２ａ
の間隔は、子チップ２において短絡用配線６ａ，６ｄ近
傍の角部で最も狭く、短絡用配線６ｂ，６ｃ近傍の角部
で最も広くなっている。この場合、接続確認用電極対４
ａ，４ｄと短絡用配線６ａ，６ｄとは接触し、これらか
ら一定の範囲内にある内部接続用電極３，５も互いに接
触する。ところが、接続確認用電極対４ｂ，４ｃと短絡
用配線６ｂ，６ｃとは接触せず、また、これらから一定
の範囲内にある内部接続用電極３，５も互いに接触しな
い。このため、電気抵抗測定用電極対７ａ，７ｄの間の
電気抵抗を測定すると、充分に低い値が得られるが、電
気抵抗測定用電極対７ｂ，７ｃの間には導通が得られな
い。FIG. 3B shows a case where the active surface 1a and the active surface 2a are not parallel. In FIG. 3B, the child chip 2
Although the whole is shown tilted with respect to the parent chip 1,
For example, when the active surface 1a and the active surface 2a are not parallel to each other because the thickness of the parent chip 1 and the child chip 2 is not uniform (including the case where the lower surface of the parent chip 1 and the upper surface of the child chip 2 are parallel to each other). ) Is the same. Both active surfaces 1a, 2a
In the child chip 2, the interval is the smallest in the corners near the short-circuiting wires 6a and 6d, and is the largest in the corners near the short-circuiting wires 6b and 6c. In this case, connection confirmation electrode pair 4
a, 4d and the short-circuit wirings 6a, 6d are in contact with each other, and the internal connection electrodes 3, 5 within a certain range from these are also in contact with each other. However, the connection confirmation electrode pair 4b, 4c does not make contact with the short-circuit wiring 6b, 6c, and the internal connection electrodes 3, 5 within a certain range from these do not make contact with each other. Therefore, when the electric resistance between the electric resistance measuring electrode pairs 7a and 7d is measured, a sufficiently low value is obtained, but no conduction is obtained between the electric resistance measuring electrode pairs 7b and 7c.
【００２５】このように、電気抵抗測定用電極対７ａ〜
７ｄの間の電気抵抗を測定することにより、活性面１ａ
と活性面２ａとが平行であるか否かを推定することがで
きる。すなわち、すべての電気抵抗測定用電極対７ａ〜
７ｄの間の電気抵抗が低い場合は、活性面１ａと活性面
２ａとは平行であると推定される。一方、電気抵抗測定
用電極対７ａ〜７ｄのいずれかで導通が得られなかった
場合、双方の活性面１ａ，２ａが平行ではなく、導通が
得られなかった電気抵抗測定用電極対７ａないし７ｄが
存在する部分の近傍で、最も間隔が広くなっていると推
定される。In this way, the electrical resistance measuring electrode pairs 7a ...
Active surface 1a is measured by measuring the electrical resistance between 7d.
It can be estimated whether or not and the active surface 2a are parallel to each other. That is, all the electrical resistance measuring electrode pairs 7a to
When the electric resistance between 7d is low, it is presumed that the active surface 1a and the active surface 2a are parallel to each other. On the other hand, when the electrical resistance measurement electrode pairs 7a to 7d are not electrically connected, the two active surfaces 1a and 2a are not parallel, and the electrical resistance measurement electrode pairs 7a to 7d are not electrically connected. It is estimated that the interval is the widest in the vicinity of the part where is present.
【００２６】接続確認用電極対４ａないし４ｄの間に導
通が得られた場合でも、抵抗値が高い場合は、接続確認
用電極対４ａないし４ｄと短絡用配線６ａないし６ｄと
が、充分強固に接合（接触）されていないので、活性面
１ａと活性面２ａとが平行でないと推定される。抵抗値
の大小の判断基準は、接続確認用電極対４ａ〜４ｄと短
絡用配線６ａ〜６ｄとが、充分強固に接合（接触）され
ていた場合をもとにして定めることができる。Even if conduction is obtained between the connection confirmation electrode pairs 4a to 4d, if the resistance value is high, the connection confirmation electrode pairs 4a to 4d and the short-circuit wirings 6a to 6d are sufficiently strong. Since they are not joined (contacted), it is presumed that the active surface 1a and the active surface 2a are not parallel. The criterion for determining the resistance value can be determined based on the case where the connection confirmation electrode pairs 4a to 4d and the short-circuit wirings 6a to 6d are sufficiently strongly joined (contacted).
【００２７】活性面１ａと活性面２ａとが平行でないと
推定された場合、導通が得られなかったか、または抵抗
値が高かった接続確認用電極対４ａないし４ｄだけでな
く、その近傍の内部接続用電極３，５も接続されていな
いか、または充分強固に接合（接触）されていない可能
性が極めて高い。したがって、接続確認用電極対４ａ〜
４ｄの間の電気抵抗を測定するだけで、内部接続用電極
３，５が良好に接続されているか否かを判定することが
できる。すなわち、このような半導体装置は、簡易に内
部接続の状態の良否を判定することができる。When it is presumed that the active surface 1a and the active surface 2a are not parallel to each other, not only the connection confirmation electrode pairs 4a to 4d whose conduction was not obtained or whose resistance value was high, but also the internal connection in the vicinity thereof. There is a very high possibility that the electrodes 3 and 5 are not connected or are not sufficiently strongly joined (contacted). Therefore, the connection confirmation electrode pair 4a-
It is possible to determine whether or not the internal connection electrodes 3 and 5 are satisfactorily connected simply by measuring the electric resistance during 4d. That is, such a semiconductor device can easily determine the quality of the internal connection state.
【００２８】接続確認用電極対４および短絡用配線６
は、小さなものであり電気抵抗が低いので、接続確認用
電極対４（電気抵抗測定用電極対７）の間の電気抵抗
は、４端子（探針）法で測定することが好ましい。たと
えば、電気抵抗測定用電極対７において、接続確認用電
極対４との間の配線の接続部に対して、より近い側に電
圧測定用のプローブ（探針）をあて、より遠い側に通電
用のプローブをあてて測定することができる。Connection confirmation electrode pair 4 and short-circuit wiring 6
Is small and has a low electric resistance. Therefore, the electric resistance between the connection confirmation electrode pair 4 (electric resistance measurement electrode pair 7) is preferably measured by a four-terminal (probe) method. For example, in the electrical resistance measuring electrode pair 7, a voltage measuring probe (probe) is placed on the side closer to the connecting portion of the wiring between the connection confirmation electrode pair 4 and the farther side is energized. It is possible to measure by applying a probe for.
【００２９】また、電気抵抗が所定の値より高いか、ま
たは導通がなかった接続確認用電極対４ａないし４ｄの
近傍で、双方の活性面の間隔が最も広くなっていると考
えられるので、活性面１ａに対する活性面２ａのおよそ
の傾斜方向も簡易に知ることができる。このような活性
面２ａの傾斜の情報を、製造工程にフィードバックする
ことにより、不良品の数を低減することができる。すべ
ての接続確認用電極対４ａ〜４ｄの間の電気抵抗が所定
の値より低い半導体装置についてのみ、必要により従来
のように、すべて外部取出用電極７にプローブを当て、
より詳細な試験を行えばよい。In addition, it is considered that the distance between the two active surfaces is widest in the vicinity of the connection confirmation electrode pairs 4a to 4d where the electric resistance is higher than a predetermined value or there is no conduction, so The approximate inclination direction of the active surface 2a with respect to the surface 1a can be easily known. The number of defective products can be reduced by feeding back the information on the inclination of the active surface 2a to the manufacturing process. Only for semiconductor devices in which the electric resistance between all the connection confirmation electrode pairs 4a to 4d is lower than a predetermined value, if necessary, a probe is applied to the external extraction electrodes 7 as in the conventional case,
More detailed tests may be performed.
【００３０】双方の活性面１ａ，２ａの間隔が、たとえ
ば、子チップ２において短絡用配線６ａ近傍の角部で最
も狭く、短絡用配線６ｃ近傍の角部で最も広くなってい
る場合でも同様である。この場合、接続確認用電極対４
ｃは短絡用配線６ｃと充分強固に接合（接触）されない
か、または接触しないので、電気抵抗測定用電極対７ｃ
の間の電気抵抗は高いか、または導通が得られない。そ
して、接続確認用電極対４ｃおよび短絡用配線６ｃ近傍
の内部接続用電極３，５に接続不良が生じていると判定
することができる。The same applies to the case where the distance between the two active surfaces 1a and 2a is, for example, the smallest in the corner portion near the short-circuit wiring 6a and the largest in the corner portion near the short-circuit wiring 6c in the child chip 2. is there. In this case, connection confirmation electrode pair 4
Since c is not sufficiently strongly joined (contacted) with the short-circuiting wire 6c or does not come into contact with it, the electric resistance measuring electrode pair 7c
The electrical resistance between the two is high or no conduction is obtained. Then, it can be determined that the connection failure occurs in the internal connection electrodes 3 and 5 near the connection confirmation electrode pair 4c and the short-circuit wiring 6c.
【００３１】活性面１ａと活性面２ａとが平行でなかっ
た場合、子チップ２の４つの角部の１つまたは２つで活
性面１ａと活性面２ａとの間隔が最も広くなる。すなわ
ち、子チップ２の辺の中央部近傍などで、活性面１ａと
活性面２ａとの間隔が最も広くなることはあり得ない。
また、本実施形態においては、親チップ１において、子
チップ２の４つの角部近傍に対応する位置に、接続確認
用電極対４ａ〜４ｄが配されている。したがって、双方
の活性面１ａ，２ａの間隔が最も広い部分の近傍には、
接続確認用電極対４ａ〜４ｄの少なくとも１つが、必ず
存在することになる。これにより、内部接続用電極３，
５の接続不良を高い確率で発見することができる。When the active surface 1a and the active surface 2a are not parallel to each other, the distance between the active surface 1a and the active surface 2a is widest at one or two of the four corners of the child chip 2. That is, the distance between the active surface 1a and the active surface 2a cannot be the largest in the vicinity of the central portion of the side of the child chip 2.
Further, in the present embodiment, in the parent chip 1, the connection confirmation electrode pairs 4a to 4d are arranged at positions corresponding to the vicinity of the four corners of the child chip 2. Therefore, in the vicinity of the part where the distance between the two active surfaces 1a and 2a is the widest,
At least one of the connection confirmation electrode pairs 4a to 4d is always present. Thereby, the electrodes for internal connection 3,
The connection failure of No. 5 can be found with high probability.
【００３２】図４は、本発明の第２の実施形態に係る半
導体装置における、内部接続用電極、接続確認用電極
対、および短絡用配線の配置を示す図解的な平面図であ
る。図２に示す構成要素と同じ構成要素の部分は、同じ
参照符号を付して説明を省略する。図４では、親チップ
１と子チップ２とは、位置をずらして示している。内部
接続用電極５および短絡用配線６は、子チップ２の周縁
部近傍に、周縁部に沿って配列されている。短絡用配線
６は、４つの短絡用配線６ｅ〜６ｈを含んでおり、それ
ぞれが子チップ２の４辺の中央部に対向する位置に配さ
れている。内部接続用電極５は、それ以外の部分に配さ
れている。FIG. 4 is a schematic plan view showing the arrangement of electrodes for internal connection, electrode pairs for connection confirmation, and short-circuit wiring in the semiconductor device according to the second embodiment of the present invention. The same components as those shown in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted. In FIG. 4, the parent chip 1 and the child chip 2 are shown at different positions. The internal connection electrodes 5 and the short-circuit wires 6 are arranged near the peripheral portion of the child chip 2 along the peripheral portion. The short-circuit wiring 6 includes four short-circuit wirings 6e to 6h, and each is arranged at a position facing the central portion of the four sides of the child chip 2. The internal connection electrode 5 is arranged in the other portion.
【００３３】内部接続用電極３および接続確認用電極対
４は、親チップ１において、内部接続用電極５および短
絡用配線６に、それぞれ対応するように配置されてい
る。接続確認用電極対４は、互いに離間した４対の接続
確認用電極対４ｅ〜４ｈを含んでおり、それぞれの接続
確認用電極対４ｅ〜４ｈは、互いに近接した２つの電極
を含んでいる。接続確認用電極対４ｅ〜４ｈを構成する
電極および内部接続用電極３は、ほぼ等間隔で配列して
いる。The internal connection electrode 3 and the connection confirmation electrode pair 4 are arranged in the parent chip 1 so as to correspond to the internal connection electrode 5 and the short-circuit wiring 6, respectively. The connection confirmation electrode pair 4 includes four pairs of connection confirmation electrodes 4e to 4h that are separated from each other, and each connection confirmation electrode pair 4e to 4h includes two electrodes that are close to each other. The electrodes forming the connection confirmation electrode pairs 4e to 4h and the internal connection electrodes 3 are arranged at substantially equal intervals.
【００３４】子チップ２が親チップ１の所定の位置（図
４に２点鎖線で示す。）に配されているとき、接続確認
用電極対４ｅ〜４ｈは、それぞれ短絡用配線６ｅ〜６ｈ
により短絡されている。接続確認用電極対４ｅ〜４ｈ
は、短絡用配線６ｅ〜６ｈが接合（接触）されていない
ときは、電気的に絶縁した状態にある。外部取出用電極
７の一部は、接続確認用電極対４ｅ〜４ｈと１対１で接
続された電気抵抗測定用電極対７ｅ〜７ｈとなってい
る。When the child chip 2 is arranged at a predetermined position of the parent chip 1 (shown by a chain double-dashed line in FIG. 4), the connection confirmation electrode pairs 4e to 4h are respectively connected to the short-circuit wirings 6e to 6h.
Shorted by. Connection confirmation electrode pairs 4e-4h
Is electrically insulated when the short-circuit wires 6e to 6h are not joined (contacted). A part of the external extraction electrode 7 is an electrical resistance measurement electrode pair 7e to 7h connected to the connection confirmation electrode pair 4e to 4h in a one-to-one relationship.
【００３５】第１の実施形態と同様に、この実施形態の
半導体装置においても、接続確認用電極対４ｅ〜４ｈと
短絡用配線６ｅ〜６ｈとの接合状態から、活性面１ａと
活性面２ａとが平行であるか否かを推定することができ
る。電気抵抗測定用電極対７ｅ〜７ｈを介して、接続確
認用電極対４ｅ〜４ｈの間の電気抵抗を測定することに
より知ることができる。いずれかの、接続確認用電極対
４ｅ〜４ｈの間の電気抵抗が高いか、または導通が得ら
れなかった場合は、活性面１ａと活性面２ａとが平行で
ないと推定される。そして、その接続確認用電極対４ｅ
ないし４ｈ近傍の内部接続用電極３，５は、接続が不良
であると判定することができる。Similar to the first embodiment, also in the semiconductor device of this embodiment, the active surface 1a and the active surface 2a are connected from the connection state of the connection confirmation electrode pairs 4e to 4h and the short-circuit wirings 6e to 6h. It can be estimated whether or not are parallel. This can be known by measuring the electrical resistance between the connection confirmation electrode pairs 4e to 4h via the electrical resistance measurement electrode pairs 7e to 7h. When the electrical resistance between any of the connection confirmation electrode pairs 4e to 4h is high or no electrical connection is obtained, it is presumed that the active surface 1a and the active surface 2a are not parallel. Then, the connection confirmation electrode pair 4e
It is possible to determine that the internal connection electrodes 3 and 5 in the vicinity of 4 to 4 h are poorly connected.
【００３６】子チップ２が、親チップ１に対して、１対
の対辺の一方が下がり他方が上がるように傾く傾向があ
る場合、この実施形態の半導体装置により、内部接続用
電極３，５の接続状態を好適に判定することができる。
また、半導体装置の設計上、子チップ２の角部近傍に対
応する親チップ１上の位置に、接続確認用電極対４を配
することが困難な場合にも、このような構成にすること
ができる。図５は、本発明の第３の実施形態に係る半導
体装置における、内部接続用電極、接続確認用電極対、
および短絡用配線の配置を示す図解的な平面図である。
図２に示す構成要素と同じ構成要素の部分は、同じ参照
符号を付して説明を省略する。図５では、親チップ１と
子チップ２とは、位置をずらして示している。When the child chip 2 tends to incline with respect to the parent chip 1 so that one of the pair of opposite sides is lowered and the other is raised, the semiconductor device of this embodiment allows the internal connection electrodes 3 and 5 to be formed. The connection state can be appropriately determined.
Also, in the case where it is difficult to arrange the connection confirmation electrode pair 4 at a position on the parent chip 1 corresponding to the vicinity of the corner of the child chip 2 due to the design of the semiconductor device, such a configuration is adopted. You can FIG. 5 shows an internal connection electrode, a connection confirmation electrode pair in a semiconductor device according to a third embodiment of the present invention,
FIG. 3 is a schematic plan view showing the arrangement of short-circuit wiring.
The same components as those shown in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted. In FIG. 5, the parent chip 1 and the child chip 2 are shown at different positions.
【００３７】内部接続用電極５および短絡用配線６は、
子チップ２の周縁部近傍に、子チップ２の周縁部に沿っ
て配列されている。短絡用配線６は、３つの短絡用配線
６ｉ〜６ｋを含んでいる。それらのうち２つ（短絡用配
線６ｊ，６ｋ）が隣り合った角部近傍に配されており、
他の１つ（短絡用配線６ｉ）がそれらの角部を結ぶ辺に
対向する辺の中央部に対向する位置に配されている。内
部接続用電極５は、それ以外の部分に配されている。The internal connection electrode 5 and the short-circuit wiring 6 are
They are arranged in the vicinity of the peripheral edge of the child chip 2 along the peripheral edge of the child chip 2. The short-circuit wiring 6 includes three short-circuit wirings 6i to 6k. Two of them (short-circuit wiring 6j, 6k) are arranged in the vicinity of adjacent corners,
The other one (short-circuit wiring 6i) is arranged at a position facing the center of the side facing the side connecting the corners. The internal connection electrode 5 is arranged in the other portion.
【００３８】内部接続用電極３および接続確認用電極対
４は、親チップ１において、内部接続用電極５および短
絡用配線６に、それぞれ対応するように配置されてい
る。接続確認用電極対４は、互いに離間した３対の接続
確認用電極対４ｉ〜４ｋを含んでおり、それぞれの接続
確認用電極対４ｉ〜４ｋは、互いに近接した２つの電極
を含んでいる。接続確認用電極対４ｉ〜４ｋを構成する
電極および内部接続用電極３は、ほぼ等間隔で配列して
いる。The internal connection electrode 3 and the connection confirmation electrode pair 4 are arranged so as to correspond to the internal connection electrode 5 and the short-circuit wiring 6 in the parent chip 1, respectively. The connection confirmation electrode pair 4 includes three pairs of connection confirmation electrodes 4i to 4k that are separated from each other, and each connection confirmation electrode pair 4i to 4k includes two electrodes that are close to each other. The electrodes forming the connection confirmation electrode pairs 4i to 4k and the internal connection electrodes 3 are arranged at substantially equal intervals.
【００３９】子チップ２が親チップ１の所定の位置（図
５に２点鎖線で示す。）に配されているとき、接続確認
用電極対４ｉ〜４ｋは、それぞれ短絡用配線６ｉ〜６ｋ
により短絡されている。接続確認用電極対４ｉ〜４ｋ
は、短絡用配線６ｉ〜６ｋが接合（接触）されていない
ときは、電気的に絶縁した状態にある。外部取出用電極
７の一部は、接続確認用電極対４ｉ〜４ｋと１対１で接
続された電気抵抗測定用電極対７ｉ〜７ｋとなってい
る。When the child chip 2 is arranged at a predetermined position of the parent chip 1 (indicated by a chain double-dashed line in FIG. 5), the connection confirmation electrode pairs 4i-4k are connected to the short-circuit wirings 6i-6k, respectively.
Shorted by. Connection confirmation electrode pairs 4i-4k
Is electrically insulated when the short-circuit wires 6i to 6k are not joined (contacted). A part of the external extraction electrode 7 is an electrical resistance measurement electrode pair 7i to 7k connected to the connection confirmation electrode pair 4i to 4k in a one-to-one relationship.
【００４０】この実施形態の半導体装置においても、第
１および第２の実施形態と同様、電気抵抗測定用電極対
７ｉ〜７ｋ間の電気抵抗を測定することにより、内部接
続用電極３，５の接続状態を判定することができる。こ
の実施形態においては、電気抵抗を測定する接続確認用
電極対４（電気抵抗測定用電極対７）が３対なので、さ
らに測定に要する時間を短くして、簡易に内部接続の状
態の良否を判定することができる。Also in the semiconductor device of this embodiment, as in the first and second embodiments, by measuring the electric resistance between the electric resistance measuring electrode pairs 7i to 7k, the internal connecting electrodes 3 and 5 are measured. The connection status can be determined. In this embodiment, since there are three pairs of connection confirmation electrode pairs 4 (electrical resistance measurement electrode pairs 7) for measuring electrical resistance, the time required for measurement is further shortened to easily determine the quality of the internal connection. Can be determined.
【００４１】以上の実施形態においては、内部接続用電
極５は、平面視において、子チップ２の周縁部近傍にの
み設けられていたが、内方にも設けられていてもよい。
たとえば、内部接続用電極５は、子チップ２の活性面２
ａのほぼ全面に渡って格子状に配列されていてもよい。
また、以上の実施形態においては、親チップ１の上に
は、１つの子チップ２のみが重ねて接続されていたが、
２つ以上の子チップ２が重ねて接続されていてもよい。
その場合でも、同様に各子チップ２ごとに、活性面１ａ
と活性面２ａとが平行であるか否かを推定し、内部接続
の状態の良否を判定することができる。In the above embodiment, the internal connection electrode 5 is provided only in the vicinity of the peripheral portion of the child chip 2 in plan view, but may be provided inward.
For example, the internal connection electrode 5 is used as the active surface 2 of the child chip 2.
It may be arranged in a grid pattern over substantially the entire surface of a.
Further, in the above-described embodiment, only one child chip 2 is superposed and connected on the parent chip 1,
Two or more child chips 2 may be overlapped and connected.
Even in that case, the active surface 1a is likewise provided for each child chip 2.
It is possible to estimate whether or not the active surface 2a and the active surface 2a are parallel to each other, and determine whether the internal connection state is good or bad.
【００４２】接続確認用電極対４の数は、１対または２
対であってもよい。この場合、少なくとも接続確認用電
極対４が設けられている位置近傍での、内部接続用電極
３，５の接続状態を判定することができる。また、接続
確認用電極対４の数は、５対以上であってもよい。この
場合、より正確に内部接続用電極３，５の接続状態を判
定することができる。検査に要する時間と内部接続状態
の判定の正確さとを考慮して、接続確認用電極対４の数
を決定することができる。The number of connection confirmation electrode pairs 4 is one pair or two.
It may be a pair. In this case, the connection state of the internal connection electrodes 3 and 5 can be determined at least near the position where the connection confirmation electrode pair 4 is provided. The number of connection confirmation electrode pairs 4 may be five or more. In this case, the connection state of the internal connection electrodes 3 and 5 can be determined more accurately. The number of connection confirmation electrode pairs 4 can be determined in consideration of the time required for the inspection and the accuracy of the determination of the internal connection state.
【００４３】直接、接続確認用電極対４の間の電気抵抗
を測定可能な場合は、必ずしも、電気抵抗測定用電極対
７ａ〜７ｋは設けなくてもよい。この場合、接続確認用
電極対４が子チップ２（外部取出用電極７を有していな
い半導体チップ）に設けられており、短絡用配線６が親
チップ１（外部取出用電極７を有する半導体チップ）に
設けられていても良い。その他、特許請求の範囲に記載
された事項の範囲で種々の変更を施すことが可能であ
る。When the electric resistance between the connection confirmation electrode pair 4 can be directly measured, the electric resistance measurement electrode pairs 7a to 7k are not necessarily provided. In this case, the connection confirmation electrode pair 4 is provided on the child chip 2 (semiconductor chip having no external extraction electrode 7), and the short-circuit wiring 6 is provided on the parent chip 1 (semiconductor having external extraction electrode 7). Chip). In addition, various changes can be made within the scope of the matters described in the claims.
【図１】本発明の第１の実施形態に係る半導体装置の図
解的な断面図である。FIG. 1 is a schematic sectional view of a semiconductor device according to a first embodiment of the present invention.
【図２】図１の半導体装置における、内部接続用電極、
接続確認用電極対、および短絡用配線の配置を示す図解
的な平面図である。2 is an internal connection electrode in the semiconductor device of FIG.
It is a schematic plan view showing an arrangement of a connection confirmation electrode pair and a short-circuit wiring.
【図３】親チップと子チップとの接続状態を示す図解的
な側面図である。FIG. 3 is a schematic side view showing a connection state between a parent chip and a child chip.
【図４】本発明の第２の実施形態に係る半導体装置にお
ける、内部接続用電極、接続確認用電極対、および短絡
用配線の配置を示す図解的な平面図である。FIG. 4 is a schematic plan view showing an arrangement of an internal connection electrode, a connection confirmation electrode pair, and a short circuit wiring in a semiconductor device according to a second embodiment of the present invention.
【図５】本発明の第３の実施形態に係る半導体装置にお
ける、内部接続用電極、接続確認用電極対、および短絡
用配線の配置を示す図解的な平面図である。FIG. 5 is a schematic plan view showing an arrangement of an internal connection electrode, a connection confirmation electrode pair, and a short-circuit wiring in a semiconductor device according to a third embodiment of the present invention.
１ 親チップ ２ 子チップ ３，５ 内部接続用電極 ４ 接続確認用電極対 ６ 短絡用配線 ７ａ〜７ｋ 電気抵抗測定用電極対 1 parent chip 2 child chips 3,5 Internal connection electrode 4 Connection confirmation electrode pair 6 Short circuit wiring 7a-7k Electrode resistance electrode pairs
Claims (2)
接続確認用電極対を備えた第１の半導体チップと、 上記第１の半導体チップに対向して接続され、上記第１
の半導体チップの内部接続用電極に対応する内部接続用
電極、および上記接続確認用電極対の間を短絡する短絡
用配線を備えた第２の半導体チップとを含むことを特徴
とする半導体装置。1. A first semiconductor chip provided with an internal connection electrode and at least one pair of connection confirmation electrodes, and the first semiconductor chip is connected to face the first semiconductor chip.
2. A semiconductor device comprising: an internal connection electrode corresponding to the internal connection electrode of the semiconductor chip; and a second semiconductor chip provided with a short-circuit wiring for short-circuiting the connection confirmation electrode pair.
矩形であり、 上記接続確認用電極対が、平面視において上記第２の半
導体チップの角部近傍に対応する上記第１の半導体チッ
プ上の位置に配されていることを特徴とする請求項１記
載の半導体装置。2. The first semiconductor chip, wherein the second semiconductor chip has a rectangular shape in a plan view, and the connection confirmation electrode pair corresponds to the vicinity of a corner of the second semiconductor chip in a plan view. 2. The semiconductor device according to claim 1, wherein the semiconductor device is arranged at the position.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302289A JP4732642B2 (en) | 2001-09-28 | 2001-09-28 | Semiconductor device |
| US10/255,958 US6815832B2 (en) | 2001-09-28 | 2002-09-27 | Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302289A JP4732642B2 (en) | 2001-09-28 | 2001-09-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110085A true JP2003110085A (en) | 2003-04-11 |
| JP4732642B2 JP4732642B2 (en) | 2011-07-27 |
Family
ID=19122556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001302289A Expired - Fee Related JP4732642B2 (en) | 2001-09-28 | 2001-09-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4732642B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135546A (en) * | 1984-07-27 | 1986-02-20 | Fujitsu Ltd | Semiconductor device |
| JPH0737951A (en) * | 1993-07-23 | 1995-02-07 | Mega Chips:Kk | Semiconductor device, and apparatus and method for inspecting semiconductor |
| JPH10189660A (en) * | 1996-12-27 | 1998-07-21 | Nec Corp | Flip chip connection circuit device |
| JP2001004709A (en) * | 1999-06-17 | 2001-01-12 | Rohm Co Ltd | Composite substrate body and method for inspecting the same |
| JP2001135778A (en) * | 1999-11-04 | 2001-05-18 | Rohm Co Ltd | Semiconductor device |
| JP2001176939A (en) * | 1999-12-14 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Flip chip mounting evaluating device |
-
2001
- 2001-09-28 JP JP2001302289A patent/JP4732642B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135546A (en) * | 1984-07-27 | 1986-02-20 | Fujitsu Ltd | Semiconductor device |
| JPH0737951A (en) * | 1993-07-23 | 1995-02-07 | Mega Chips:Kk | Semiconductor device, and apparatus and method for inspecting semiconductor |
| JPH10189660A (en) * | 1996-12-27 | 1998-07-21 | Nec Corp | Flip chip connection circuit device |
| JP2001004709A (en) * | 1999-06-17 | 2001-01-12 | Rohm Co Ltd | Composite substrate body and method for inspecting the same |
| JP2001135778A (en) * | 1999-11-04 | 2001-05-18 | Rohm Co Ltd | Semiconductor device |
| JP2001176939A (en) * | 1999-12-14 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Flip chip mounting evaluating device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4732642B2 (en) | 2011-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8691601B2 (en) | Semiconductor device and penetrating electrode testing method | |
| JP2003142539A (en) | Semiconductor device, manufacturing method, and inspection method thereof | |
| JP2000258494A (en) | Semiconductor integrated device | |
| JP2000021939A (en) | Semiconductor chip with bump electrode and its inspecting method | |
| JP2003007778A (en) | Semiconductor device and method and device for mounting the same | |
| JP4732642B2 (en) | Semiconductor device | |
| JP3214420B2 (en) | Film carrier type semiconductor device, inspection probe head, and alignment method | |
| JP3870067B2 (en) | Semiconductor device | |
| JP3989631B2 (en) | Semiconductor device | |
| US7498180B2 (en) | Method for manufacturing semiconductor device | |
| JP2006005163A (en) | Semiconductor device, and mounting inspecting method thereof | |
| JPH0349409Y2 (en) | ||
| JP3227207B2 (en) | Semiconductor device and measuring method thereof | |
| JP3208095B2 (en) | Inspection equipment for semiconductor devices | |
| JP2004361249A (en) | Substrate inspection device | |
| JP4292013B2 (en) | Circuit board inspection equipment | |
| JP2024051858A (en) | Semiconductor device, base-side semiconductor chip and attachment-side semiconductor chip | |
| JP3346707B2 (en) | Inspection method for semiconductor integrated circuit device | |
| JP4915792B2 (en) | Pitch conversion unit | |
| JP2008218810A (en) | Semiconductor device and testing method thereof | |
| JP2024062542A (en) | Semiconductor device and method for inspecting the same | |
| JPH065674A (en) | Semiconductor integrated circuit device | |
| JPH10104301A (en) | Method for inspecting package substrate | |
| JP2652705B2 (en) | Inspection method for wiring protrusion height | |
| JPH0618559A (en) | Probe card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4732642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |