JP2003108084A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003108084A JP2003108084A JP2001298243A JP2001298243A JP2003108084A JP 2003108084 A JP2003108084 A JP 2003108084A JP 2001298243 A JP2001298243 A JP 2001298243A JP 2001298243 A JP2001298243 A JP 2001298243A JP 2003108084 A JP2003108084 A JP 2003108084A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- gate
- drain
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】フィールドシーケンシャル方式の液晶表示装置
で、リセット動作用のトランジスタを不要とする。 【解決手段】画素部21のゲートライン信号を順次選択的
に出力するゲートドライバ22と、ドレインラインにそれ
ぞれ表示データに応じた書込みデータ信号を供給駆動す
るドレインドライバ23とを備え、サブフレーム中の、上
記表示データに応じた書込みデータ信号を書込む表示書
込み時に先立つリセット時に、ゲートドライバ22により
該表示書込み時より高速のクロックでゲートライン信号
を順次選択的に出力させ、これに同期してドレインドラ
イバ23により上記全ドレインラインに上記画素部21の透
過率が最大または最小となる書込みデータ信号を供給駆
動させる。
で、リセット動作用のトランジスタを不要とする。 【解決手段】画素部21のゲートライン信号を順次選択的
に出力するゲートドライバ22と、ドレインラインにそれ
ぞれ表示データに応じた書込みデータ信号を供給駆動す
るドレインドライバ23とを備え、サブフレーム中の、上
記表示データに応じた書込みデータ信号を書込む表示書
込み時に先立つリセット時に、ゲートドライバ22により
該表示書込み時より高速のクロックでゲートライン信号
を順次選択的に出力させ、これに同期してドレインドラ
イバ23により上記全ドレインラインに上記画素部21の透
過率が最大または最小となる書込みデータ信号を供給駆
動させる。
Description
【0001】
【発明の属する技術分野】本発明は、フィールドシーケ
ンシャル方式の液晶表示装置に関する。
ンシャル方式の液晶表示装置に関する。
【0002】
【従来の技術】近時、カラー画像を表示する液晶表示装
置として、対向する内面それぞれに電極が形成された一
対の基板間に液晶を挟持した液晶素子を有し、光の透過
を制御して画像を表示する液晶表示素子と、上記液晶表
示素子の背後に配置され、複数の色の光を所定の周期で
順次上記液晶表示素子に向けて出射するバックライト
と、1つのカラー画像を表示するための1フレームを上
記バックライトが出射する光の色の数で分割した複数の
サブフレーム毎に、上記液晶表示素子への上記複数の色
のうちの1つの色に対応する表示データの書込みと、上
記バックライトからの上記表示データに対応する色の光
の出射とを行なわせる制御手段とを備え、上記複数のサ
ブフレーム毎の複数の色の表示の合成により1つのカラ
ー画像を表示する方式のものが研究されている。
置として、対向する内面それぞれに電極が形成された一
対の基板間に液晶を挟持した液晶素子を有し、光の透過
を制御して画像を表示する液晶表示素子と、上記液晶表
示素子の背後に配置され、複数の色の光を所定の周期で
順次上記液晶表示素子に向けて出射するバックライト
と、1つのカラー画像を表示するための1フレームを上
記バックライトが出射する光の色の数で分割した複数の
サブフレーム毎に、上記液晶表示素子への上記複数の色
のうちの1つの色に対応する表示データの書込みと、上
記バックライトからの上記表示データに対応する色の光
の出射とを行なわせる制御手段とを備え、上記複数のサ
ブフレーム毎の複数の色の表示の合成により1つのカラ
ー画像を表示する方式のものが研究されている。
【0003】この方式は、一般にフィールドシーケンシ
ャル方式と呼ばれており、従来のフィールドシーケンシ
ャル方式の液晶表示装置では、上記複数のサブフレーム
毎に、上記バックライトから1つの色の光をサブフレー
ム期間中出射させ、その状態で上記液晶表示素子に上記
1つの色に対応する表示データを書込むようにした構成
となっている。
ャル方式と呼ばれており、従来のフィールドシーケンシ
ャル方式の液晶表示装置では、上記複数のサブフレーム
毎に、上記バックライトから1つの色の光をサブフレー
ム期間中出射させ、その状態で上記液晶表示素子に上記
1つの色に対応する表示データを書込むようにした構成
となっている。
【0004】このフィールドシーケンシャル方式の液晶
表示装置は、液晶表示素子がカラーフィルタを備えてい
ないため、カラーフィルタによる光の吸収がなく、ま
た、1フレームをバックライトが出射する光の色の数で
分割した複数のサブフレーム毎の複数の色の明るい光の
合成により1つのカラー画像を表示するため、複数の画
素にそれぞれ対応する複数の色のカラーフィルタを備え
た液晶表示素子を用いる液晶表示装置に比べて、明る
く、しかも高精細なカラー画像を表示することができ
る。
表示装置は、液晶表示素子がカラーフィルタを備えてい
ないため、カラーフィルタによる光の吸収がなく、ま
た、1フレームをバックライトが出射する光の色の数で
分割した複数のサブフレーム毎の複数の色の明るい光の
合成により1つのカラー画像を表示するため、複数の画
素にそれぞれ対応する複数の色のカラーフィルタを備え
た液晶表示素子を用いる液晶表示装置に比べて、明る
く、しかも高精細なカラー画像を表示することができ
る。
【0005】図4は、従来のフィールドシーケンシャル
方式の液晶表示装置の一般的な回路構成を示すものであ
る。同図で、液晶表示素子としては、薄膜トランジスタ
(以下「TFT」と称する)11a,11a,‥‥を能
動素子(画素ドライバ)とするアクティブマトリックス
型のものが用いられた画素部11に対し、該TFT11
a,11a,‥‥のゲート端子に接続された複数のゲー
トラインG1〜Gnにそれぞれ上記TFT11a,11
a,‥‥をオンさせるゲート信号を供給するゲートドラ
イバ12と、同TFT11a,11a,‥‥のドレイン
端子に接続された複数のドレインラインD1〜Dmに上
記ゲート信号と同期させてそれぞれ表示データに応じた
書込みデータ信号を供給するドレインドライバ13とを
備えている。
方式の液晶表示装置の一般的な回路構成を示すものであ
る。同図で、液晶表示素子としては、薄膜トランジスタ
(以下「TFT」と称する)11a,11a,‥‥を能
動素子(画素ドライバ)とするアクティブマトリックス
型のものが用いられた画素部11に対し、該TFT11
a,11a,‥‥のゲート端子に接続された複数のゲー
トラインG1〜Gnにそれぞれ上記TFT11a,11
a,‥‥をオンさせるゲート信号を供給するゲートドラ
イバ12と、同TFT11a,11a,‥‥のドレイン
端子に接続された複数のドレインラインD1〜Dmに上
記ゲート信号と同期させてそれぞれ表示データに応じた
書込みデータ信号を供給するドレインドライバ13とを
備えている。
【0006】画素部11の各画素位置においては、上記
ゲートライン、ドレインラインに接続されたTFT11
aのソース端子が、液晶の画素電極間で構成される液晶
容量CLCと補助容量CSの両一端に接続され、液晶容
量CLCの他端が他の画素との共通電極COMに、補助
容量CSの他端が補助容量電極CSにそれぞれ接続され
ることとなる。
ゲートライン、ドレインラインに接続されたTFT11
aのソース端子が、液晶の画素電極間で構成される液晶
容量CLCと補助容量CSの両一端に接続され、液晶容
量CLCの他端が他の画素との共通電極COMに、補助
容量CSの他端が補助容量電極CSにそれぞれ接続され
ることとなる。
【0007】加えて、液晶容量CLC及び補助容量CS
の一端とTFT11aのソース端子には、リセット用の
TFT11bのソース端子が併せて接続構成される。こ
のリセット用のTFT11bは、全ての画素共通でドレ
イン端子にリセットドレイン信号REDが印加され、ゲ
ート電極にリセットゲート信号REGが与えられるもの
となっている。
の一端とTFT11aのソース端子には、リセット用の
TFT11bのソース端子が併せて接続構成される。こ
のリセット用のTFT11bは、全ての画素共通でドレ
イン端子にリセットドレイン信号REDが印加され、ゲ
ート電極にリセットゲート信号REGが与えられるもの
となっている。
【0008】図5は、上記図4の回路構成における各信
号波形を例示するもので、ここでは上記ゲートライン数
nを「160」とし、ゲートラインG1〜G160を順
次走査駆動するものとする。
号波形を例示するもので、ここでは上記ゲートライン数
nを「160」とし、ゲートラインG1〜G160を順
次走査駆動するものとする。
【0009】また、図5(1)に示すドレインラッチ信
号はドレインドライバ13内部で発生され、図5(2)
に示すゲートスタート信号、図5(3)に示すゲートシ
フト信号、図5(7)〜(10)に示す各ゲート信号G
1〜G160はいずれもゲートドライバ12内部で発生
されるものとする。
号はドレインドライバ13内部で発生され、図5(2)
に示すゲートスタート信号、図5(3)に示すゲートシ
フト信号、図5(7)〜(10)に示す各ゲート信号G
1〜G160はいずれもゲートドライバ12内部で発生
されるものとする。
【0010】図5(13)に示すように、フィールドシ
ーケンシャル方式の液晶表示装置では、1サブフレーム
毎に「(全画素の)リセット」「(表示データの)書込
み」「(表示データの)保持」及び「(表示データを保
持した状態での)バックライト(BL)の点灯」の4つ
の状態を繰返し実行するものとなる。
ーケンシャル方式の液晶表示装置では、1サブフレーム
毎に「(全画素の)リセット」「(表示データの)書込
み」「(表示データの)保持」及び「(表示データを保
持した状態での)バックライト(BL)の点灯」の4つ
の状態を繰返し実行するものとなる。
【0011】最初の「リセット」状態においては、図5
(5)に示すリセットドレイン信号が1サブフレームに
渡って“H”レベルとなる一方、図5(6)に示すリセ
ットゲート信号と図5(3)に示すゲートシフト信号に
同期して1ゲート走査時間分だけ“H”レベルとなり、
これによって図5(7)〜(10)に示すように全ゲー
トG1〜G160が一括して選択状態となって、全画素
のリセット用TFT11b,11b,‥‥がオンし、そ
れぞれの液晶容量CLC及び補助容量CSをリセットす
る。
(5)に示すリセットドレイン信号が1サブフレームに
渡って“H”レベルとなる一方、図5(6)に示すリセ
ットゲート信号と図5(3)に示すゲートシフト信号に
同期して1ゲート走査時間分だけ“H”レベルとなり、
これによって図5(7)〜(10)に示すように全ゲー
トG1〜G160が一括して選択状態となって、全画素
のリセット用TFT11b,11b,‥‥がオンし、そ
れぞれの液晶容量CLC及び補助容量CSをリセットす
る。
【0012】その後の「書込み」状態で、図5(2)に
示すゲートスタート信号と、図5(3)に示すゲートシ
フト信号とに同期して図5(7)〜(10)に示すよう
に各全ゲートG1〜G160が順次走査駆動され、各ゲ
ートライン毎に表示用のTFT11a,11a,‥‥が
オンされて、図5(4)に示す表示データが書込まれて
いく。
示すゲートスタート信号と、図5(3)に示すゲートシ
フト信号とに同期して図5(7)〜(10)に示すよう
に各全ゲートG1〜G160が順次走査駆動され、各ゲ
ートライン毎に表示用のTFT11a,11a,‥‥が
オンされて、図5(4)に示す表示データが書込まれて
いく。
【0013】そして、最後のゲートラインG160での
表示書込みを終えた時点から「保持」状態に遷移するも
ので、この「保持」状態において、画素部11の背面側
に設けられたバックライトを構成するLED(発光ダイ
オード)が図5(11)に示すように点灯駆動されるこ
とで「点灯」状態となり、保持していた表示内容が透過
表示される。
表示書込みを終えた時点から「保持」状態に遷移するも
ので、この「保持」状態において、画素部11の背面側
に設けられたバックライトを構成するLED(発光ダイ
オード)が図5(11)に示すように点灯駆動されるこ
とで「点灯」状態となり、保持していた表示内容が透過
表示される。
【0014】なお、上記図5では、図5(5)に示した
リセットドレイン信号が1サブフレーム中ずっと“H”
レベルとなる一方、図5(12)に示す共通電極COM
が1サブフレーム中ずっと“L”レベルとなるものとし
て説明したが、これは液晶表示素子を交流駆動するため
になされるものであり、1サブフレーム毎に各“L”レ
ベルと“H”レベルとが交互に反転されるものである。
リセットドレイン信号が1サブフレーム中ずっと“H”
レベルとなる一方、図5(12)に示す共通電極COM
が1サブフレーム中ずっと“L”レベルとなるものとし
て説明したが、これは液晶表示素子を交流駆動するため
になされるものであり、1サブフレーム毎に各“L”レ
ベルと“H”レベルとが交互に反転されるものである。
【0015】
【発明が解決しようとする課題】上述した如く従来の一
般的なフィールドシーケンシャル方式の液晶表示装置で
は、画素部11を構成する各1画素当たりで、表示デー
タを書込むためのTFT11aとリセット用のTFT1
1bの2つのTFTが必要となるもので、この点によ
り、開口率の低下や液晶表示素子パネル上での配線レイ
アウトの複雑化、配線容量の増大等を招くと共に、配線
間の短絡などで素子製造の歩留まりを低下させる要因と
もなるなど多くの不具合を有している。
般的なフィールドシーケンシャル方式の液晶表示装置で
は、画素部11を構成する各1画素当たりで、表示デー
タを書込むためのTFT11aとリセット用のTFT1
1bの2つのTFTが必要となるもので、この点によ
り、開口率の低下や液晶表示素子パネル上での配線レイ
アウトの複雑化、配線容量の増大等を招くと共に、配線
間の短絡などで素子製造の歩留まりを低下させる要因と
もなるなど多くの不具合を有している。
【0016】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、リセット動作用の
トランジスタを不要として、各画素の開口率を向上させ
ると共に、液晶表示パネル上での配線を簡略化すること
が可能なフィールドシーケンシャル方式の液晶表示装置
を提供することにある。
たもので、その目的とするところは、リセット動作用の
トランジスタを不要として、各画素の開口率を向上させ
ると共に、液晶表示パネル上での配線を簡略化すること
が可能なフィールドシーケンシャル方式の液晶表示装置
を提供することにある。
【0017】
【課題を解決するための手段】請求項1記載の発明は、
対向する内面それぞれに電極が形成された一対の基板間
に液晶を挟持した液晶素子、上記一対の基板のうちの一
方の基板の内面に行方向および列方向にマトリックス状
に配列させて設けられた複数の画素電極、上記複数の画
素電極にそれぞれ対応させて一つずつ配置され、それぞ
れのソース電極が対応する上記画素電極に接続された複
数の薄膜トランジスタ、各画素電極行にそれぞれ対応さ
せて配線され、上記薄膜トランジスタのゲート電極に接
続された複数のゲートライン、各画素電極列にそれぞれ
対応させて配線され、上記薄膜トランジスタのドレイン
電極に接続された複数のドレインライン、及び上記一対
の基板のうちの他方の基板の内面に設けられ、上記複数
の画素電極に対向する対向電極を有し、光の透過を制御
して画像を表示する液晶表示素子と、上記液晶表示素子
の背後に配置され、複数の色の光を所定の周期で順次上
記液晶表示素子に向けて出射するバックライトとを備
え、1つのカラー画像を表示するための1フレームを上
記バックライトが出射する光の色の数で分割した複数の
サブフレーム毎に、上記液晶表示素子への上記複数の色
のうちの1つの色に対応する表示データの書込みと、上
記バックライトからの上記表示データに対応する色の光
の出射とを行なわせて、上記複数のサブフレーム毎の複
数の色の表示の合成により1つのカラー画像を表示する
液晶表示装置において、上記液晶表示素子への上記ゲー
トライン信号を順次選択的に出力するゲート駆動手段
と、上記ドレインラインにそれぞれ上記複数の色のうち
の1つの色に対応する表示データに応じた書込みデータ
信号を供給駆動するドレイン駆動手段と、サブフレーム
中の、上記表示データに応じた書込みデータ信号を書込
む表示書込み時に先立つリセット時に、上記ゲート駆動
手段により該表示書込み時より高速のクロックで上記ゲ
ートライン信号を順次選択的に出力させ、これに同期し
て上記ドレイン駆動手段により上記全ドレインラインに
上記液晶表示素子の透過率が最大または最小となる書込
みデータ信号を供給駆動させるリセット制御手段とを具
備したことを特徴とする。
対向する内面それぞれに電極が形成された一対の基板間
に液晶を挟持した液晶素子、上記一対の基板のうちの一
方の基板の内面に行方向および列方向にマトリックス状
に配列させて設けられた複数の画素電極、上記複数の画
素電極にそれぞれ対応させて一つずつ配置され、それぞ
れのソース電極が対応する上記画素電極に接続された複
数の薄膜トランジスタ、各画素電極行にそれぞれ対応さ
せて配線され、上記薄膜トランジスタのゲート電極に接
続された複数のゲートライン、各画素電極列にそれぞれ
対応させて配線され、上記薄膜トランジスタのドレイン
電極に接続された複数のドレインライン、及び上記一対
の基板のうちの他方の基板の内面に設けられ、上記複数
の画素電極に対向する対向電極を有し、光の透過を制御
して画像を表示する液晶表示素子と、上記液晶表示素子
の背後に配置され、複数の色の光を所定の周期で順次上
記液晶表示素子に向けて出射するバックライトとを備
え、1つのカラー画像を表示するための1フレームを上
記バックライトが出射する光の色の数で分割した複数の
サブフレーム毎に、上記液晶表示素子への上記複数の色
のうちの1つの色に対応する表示データの書込みと、上
記バックライトからの上記表示データに対応する色の光
の出射とを行なわせて、上記複数のサブフレーム毎の複
数の色の表示の合成により1つのカラー画像を表示する
液晶表示装置において、上記液晶表示素子への上記ゲー
トライン信号を順次選択的に出力するゲート駆動手段
と、上記ドレインラインにそれぞれ上記複数の色のうち
の1つの色に対応する表示データに応じた書込みデータ
信号を供給駆動するドレイン駆動手段と、サブフレーム
中の、上記表示データに応じた書込みデータ信号を書込
む表示書込み時に先立つリセット時に、上記ゲート駆動
手段により該表示書込み時より高速のクロックで上記ゲ
ートライン信号を順次選択的に出力させ、これに同期し
て上記ドレイン駆動手段により上記全ドレインラインに
上記液晶表示素子の透過率が最大または最小となる書込
みデータ信号を供給駆動させるリセット制御手段とを具
備したことを特徴とする。
【0018】このような構成とすれば、リセット動作用
のトランジスタを不要としながらもリセット動作を実行
させるものとしたことで、各画素の開口率を向上させる
と共に、液晶表示パネル上での配線を簡略化することが
可能となる。
のトランジスタを不要としながらもリセット動作を実行
させるものとしたことで、各画素の開口率を向上させる
と共に、液晶表示パネル上での配線を簡略化することが
可能となる。
【0019】請求項2記載の発明は、上記請求項1記載
の発明において、上記リセット制御手段は、リセット時
に上記ドレイン駆動手段により上記液晶表示素子がノー
マリブラック方式であればその透過率が最大となる書込
みデータ信号を、ノーマリホワイト方式であればその透
過率が最小となる書込みデータ信号を上記全ドレインラ
インに供給駆動させることを特徴とする。
の発明において、上記リセット制御手段は、リセット時
に上記ドレイン駆動手段により上記液晶表示素子がノー
マリブラック方式であればその透過率が最大となる書込
みデータ信号を、ノーマリホワイト方式であればその透
過率が最小となる書込みデータ信号を上記全ドレインラ
インに供給駆動させることを特徴とする。
【0020】このような構成とすれば、上記請求項1記
載の発明の作用に加えて、リセット時に液晶表示素子の
全画素で書込みデータ信号に対応して最大の電圧が印加
された状態でリセットされるため、続く表示書込み時の
応答性と安定性をより高めることができる。
載の発明の作用に加えて、リセット時に液晶表示素子の
全画素で書込みデータ信号に対応して最大の電圧が印加
された状態でリセットされるため、続く表示書込み時の
応答性と安定性をより高めることができる。
【0021】
【発明の実施の形態】以下本発明をフィールドシーケン
シャル方式の液晶表示装置に適用した場合の実施の一形
態について図面を参照して説明する。
シャル方式の液晶表示装置に適用した場合の実施の一形
態について図面を参照して説明する。
【0022】図1はその回路構成を示すものである。同
図で、液晶表示素子としてはTFT21a,21a,‥
‥を能動素子(画素ドライバ)とするアクティブマトリ
ックス型のものが用いられた画素部21に対し、該TF
T21a,21a,‥‥のゲート端子に接続された複数
のゲートラインG1〜Gnにそれぞれ上記TFT21
a,21a,‥‥をオンさせるゲート信号を供給するゲ
ートドライバ22と、同TFT21a,21a,‥‥の
ドレイン端子に接続された複数のドレインラインD1〜
Dmに上記ゲート信号と同期させてそれぞれ表示データ
に応じた書込みデータ信号を供給するドレインドライバ
23とを備えている。
図で、液晶表示素子としてはTFT21a,21a,‥
‥を能動素子(画素ドライバ)とするアクティブマトリ
ックス型のものが用いられた画素部21に対し、該TF
T21a,21a,‥‥のゲート端子に接続された複数
のゲートラインG1〜Gnにそれぞれ上記TFT21
a,21a,‥‥をオンさせるゲート信号を供給するゲ
ートドライバ22と、同TFT21a,21a,‥‥の
ドレイン端子に接続された複数のドレインラインD1〜
Dmに上記ゲート信号と同期させてそれぞれ表示データ
に応じた書込みデータ信号を供給するドレインドライバ
23とを備えている。
【0023】画素部21の各画素位置においては、上記
ゲートライン、ドレインラインに接続されたTFT21
aのソース端子が、液晶の画素電極間で構成される液晶
容量CLCと補助容量CSの両一端に接続され、液晶容
量CLCの他端が他の画素との共通電極COMに、補助
容量CSの他端が補助容量電極CSにそれぞれ接続され
ることとなる。
ゲートライン、ドレインラインに接続されたTFT21
aのソース端子が、液晶の画素電極間で構成される液晶
容量CLCと補助容量CSの両一端に接続され、液晶容
量CLCの他端が他の画素との共通電極COMに、補助
容量CSの他端が補助容量電極CSにそれぞれ接続され
ることとなる。
【0024】しかるにゲートドライバ22は、図2に示
すようなシフトクロック切換回路31を内在する。この
シフトクロック切換回路31は、図示しないこの液晶表
示装置の制御動作を司る表示コントローラからの信号に
基づいて、動作タイミング、具体的には表示データの書
込み時とリセット時とでゲートシフトの発振周波数を切
換えて出力するものであり、切換回路32からの切換信
号がアンド回路33には直接、アンド回路34にはイン
バータ35を介して反転されて入力される。
すようなシフトクロック切換回路31を内在する。この
シフトクロック切換回路31は、図示しないこの液晶表
示装置の制御動作を司る表示コントローラからの信号に
基づいて、動作タイミング、具体的には表示データの書
込み時とリセット時とでゲートシフトの発振周波数を切
換えて出力するものであり、切換回路32からの切換信
号がアンド回路33には直接、アンド回路34にはイン
バータ35を介して反転されて入力される。
【0025】また、この液晶表示素子の基準クロックM
clkが第1の分周回路(Gpck1)36及び第2の
分周回路(Gpck2)37に入力される。
clkが第1の分周回路(Gpck1)36及び第2の
分周回路(Gpck2)37に入力される。
【0026】第1の分周回路36は、この基準クロック
Mclkを分周してリセット時の充分に高速な、例えば
1.6[μS]周期のシフトクロック(Gpck1)を
上記アンド回路33へ送出する。
Mclkを分周してリセット時の充分に高速な、例えば
1.6[μS]周期のシフトクロック(Gpck1)を
上記アンド回路33へ送出する。
【0027】一方、第2の分周回路37は、上記基準ク
ロックMclkを分周して表示書込み時のゲートライン
数に対応した例えば8.0[μS]周期のシフトクロッ
ク(Gpck2)を上記アンド回路34へ送出する。
ロックMclkを分周して表示書込み時のゲートライン
数に対応した例えば8.0[μS]周期のシフトクロッ
ク(Gpck2)を上記アンド回路34へ送出する。
【0028】しかして、アンド回路33または34の出
力がオア回路38を介し、ゲートシフトクロックGpc
kとして上記ゲートドライバ22内へ出力され、このゲ
ートシフトクロックGpckに基づいてゲート信号G1
〜Gnが出力されるようになる。
力がオア回路38を介し、ゲートシフトクロックGpc
kとして上記ゲートドライバ22内へ出力され、このゲ
ートシフトクロックGpckに基づいてゲート信号G1
〜Gnが出力されるようになる。
【0029】また、上記ドレインドライバ23は、サブ
フレーム中の表示書込み時には、上述した如く表示デー
タに応じた書込みデータ信号をドレインラインD1〜D
mに供給するものであるが、その表示書込み時に先立つ
リセット時においては、中間調ではなく、画素部21の
各画素での透過率が最大または最小となる書込みデータ
信号を供給する。
フレーム中の表示書込み時には、上述した如く表示デー
タに応じた書込みデータ信号をドレインラインD1〜D
mに供給するものであるが、その表示書込み時に先立つ
リセット時においては、中間調ではなく、画素部21の
各画素での透過率が最大または最小となる書込みデータ
信号を供給する。
【0030】これは、例えば画素部21がノーマリホワ
イト方式であれば「黒」を、ノーマリブラック方式であ
れば「白」を表示するように、リセット時に各画素で書
込みデータ信号に対応して最大の電圧が印加された状態
でリセットされるようにするものである。
イト方式であれば「黒」を、ノーマリブラック方式であ
れば「白」を表示するように、リセット時に各画素で書
込みデータ信号に対応して最大の電圧が印加された状態
でリセットされるようにするものである。
【0031】次に上記実施の形態の動作について説明す
る。
る。
【0032】図3は、上記図1の回路構成における各信
号波形を例示するもので、ここでは上記ゲートライン数
nを「160」とし、ゲートラインG1〜G160を順
次走査駆動するものとする。
号波形を例示するもので、ここでは上記ゲートライン数
nを「160」とし、ゲートラインG1〜G160を順
次走査駆動するものとする。
【0033】また、図3(1)に示すドレインラッチ信
号はドレインドライバ23内部で発生され、上記図2で
も示した図3(2)のゲートシフトクロックGpck、
図3(4)のゲートスタート信号、及び図3(5)〜
(8)の各ゲート信号G1〜G160のいずれもゲート
ドライバ22内部で発生されるものとする。
号はドレインドライバ23内部で発生され、上記図2で
も示した図3(2)のゲートシフトクロックGpck、
図3(4)のゲートスタート信号、及び図3(5)〜
(8)の各ゲート信号G1〜G160のいずれもゲート
ドライバ22内部で発生されるものとする。
【0034】図3(11)に示すように、本発明に係る
フィールドシーケンシャル方式の液晶表示装置では、1
サブフレーム毎に「(全画素の)リセット」「(表示デ
ータの)書込み」「(表示データの)保持」及び「(表
示データを保持した状態での)バックライト(BL)の
点灯」の4つの状態を繰返し実行するものとなる。
フィールドシーケンシャル方式の液晶表示装置では、1
サブフレーム毎に「(全画素の)リセット」「(表示デ
ータの)書込み」「(表示データの)保持」及び「(表
示データを保持した状態での)バックライト(BL)の
点灯」の4つの状態を繰返し実行するものとなる。
【0035】最初の「リセット」状態においては、図3
(1)に示すドレインラッチ信号と図3(4)に示すゲ
ートスタート信号に同期して、図3(2)に示すゲート
シフトクロックGpckがゲートライン数の160回分
だけ出力される。
(1)に示すドレインラッチ信号と図3(4)に示すゲ
ートスタート信号に同期して、図3(2)に示すゲート
シフトクロックGpckがゲートライン数の160回分
だけ出力される。
【0036】このとき、上記図2に示した切換回路32
の出力は“H”レベルとなっており、したがってアンド
回路33側が開状態、アンド回路34側が閉状態となっ
て、より高速な1.6[μS]周期のゲートシフトクロ
ックGpckが出力される。
の出力は“H”レベルとなっており、したがってアンド
回路33側が開状態、アンド回路34側が閉状態となっ
て、より高速な1.6[μS]周期のゲートシフトクロ
ックGpckが出力される。
【0037】これにより図3(5)〜図3(8)に示す
ように全ゲートラインG1〜G160がリセット状態で
より短時間のうちに順次走査駆動されるもので、このと
き同時に図3(3)に示すように書込みデータとして、
中間調ではなく、画素電極に最大の電圧が印加されるよ
うな信号(ここでは「1(または0)」と示す)が全ド
レインラインD1〜Dmに与えられる。
ように全ゲートラインG1〜G160がリセット状態で
より短時間のうちに順次走査駆動されるもので、このと
き同時に図3(3)に示すように書込みデータとして、
中間調ではなく、画素電極に最大の電圧が印加されるよ
うな信号(ここでは「1(または0)」と示す)が全ド
レインラインD1〜Dmに与えられる。
【0038】そのため、結果として画素部21の全画素
が、画素部21がノーマリホワイト方式であれば「黒」
に、ノーマリブラック方式であれば「白」となり、画素
電極間に最大の電圧が印加された状態でリセットされる
ようになるが、このときバックライトは点灯されていな
いので、実際の表示内容には影響しない。
が、画素部21がノーマリホワイト方式であれば「黒」
に、ノーマリブラック方式であれば「白」となり、画素
電極間に最大の電圧が印加された状態でリセットされる
ようになるが、このときバックライトは点灯されていな
いので、実際の表示内容には影響しない。
【0039】その後の「書込み」状態で、再び図3
(4)に示すゲートスタート信号と、図3(2)に示す
ゲートシフトクロックGpckとに同期して図3(5)
〜(8)に示すように各全ゲートラインG1〜G160
が順次走査駆動され、各ゲートライン毎に表示用のTF
T21a,21a,‥‥がオンされて、図3(3)に示
す表示データが書込まれていく。
(4)に示すゲートスタート信号と、図3(2)に示す
ゲートシフトクロックGpckとに同期して図3(5)
〜(8)に示すように各全ゲートラインG1〜G160
が順次走査駆動され、各ゲートライン毎に表示用のTF
T21a,21a,‥‥がオンされて、図3(3)に示
す表示データが書込まれていく。
【0040】このとき、上記図2に示した切換回路32
の出力は“L”レベルとされており、したがってアンド
回路34側が開状態、アンド回路33側が閉状態となっ
て、表示書込みに適した8.0[μS]周期のゲートシ
フトクロックGpckで順次ゲートラインが走査駆動さ
れることとなる。
の出力は“L”レベルとされており、したがってアンド
回路34側が開状態、アンド回路33側が閉状態となっ
て、表示書込みに適した8.0[μS]周期のゲートシ
フトクロックGpckで順次ゲートラインが走査駆動さ
れることとなる。
【0041】そして、最後のゲートラインG160の走
査駆動と表示データの書込みを終えた時点から「保持」
状態に遷移するもので、この「保持」状態において、画
素部11の背面側に設けられたバックライトを構成する
LED(発光ダイオード)が図3(9)に示すように点
灯駆動されることでさらに「点灯」状態に遷移し、保持
していた表示内容が透過表示される。
査駆動と表示データの書込みを終えた時点から「保持」
状態に遷移するもので、この「保持」状態において、画
素部11の背面側に設けられたバックライトを構成する
LED(発光ダイオード)が図3(9)に示すように点
灯駆動されることでさらに「点灯」状態に遷移し、保持
していた表示内容が透過表示される。
【0042】以上の動作をサブフレーム単位で繰返し実
行するようになる。
行するようになる。
【0043】このように、画素部21の各画素毎に表示
用のTFT21aのみでリセット用のTFTを必要とせ
ずに構成しながらも、確実に画素部21のリセットと表
示データの書込みとを実行することができ、各画素の開
口率を向上させると共に、画素部21を含む液晶表示素
子パネル上での配線レイアウトの複雑化や配線容量の増
大等を回避することができ、併せて配線間の短絡などの
素子製造の歩留まりを低下させる要因も排除することが
できるなど、製造コストの大幅な削減に寄与できる。
用のTFT21aのみでリセット用のTFTを必要とせ
ずに構成しながらも、確実に画素部21のリセットと表
示データの書込みとを実行することができ、各画素の開
口率を向上させると共に、画素部21を含む液晶表示素
子パネル上での配線レイアウトの複雑化や配線容量の増
大等を回避することができ、併せて配線間の短絡などの
素子製造の歩留まりを低下させる要因も排除することが
できるなど、製造コストの大幅な削減に寄与できる。
【0044】これに加えて、画素部21のゲートドライ
バ22及びドレインドライバ23自体は従来の一般的な
構成のものをそのまま流用し、上述したシフトクロック
切換回路31などの比較的小規模な付加回路構成のみで
実現できる。
バ22及びドレインドライバ23自体は従来の一般的な
構成のものをそのまま流用し、上述したシフトクロック
切換回路31などの比較的小規模な付加回路構成のみで
実現できる。
【0045】また、この実施の形態によれば、上記図5
に示した従来の駆動方法のように、全てのゲートライン
を同時に選択してリセット信号を印加することなく、全
てのゲートラインを高側のクロック信号により、選択す
るタイミングをずらして順次選択しているので、ゲート
ドライバ22は、同時に多数のゲート信号を供給するよ
うに動作することがないから、上記ゲートドライバ22
にかかる負荷が軽減され、一般的な集積回路により上記
ゲートドライバ22を構成することができる。
に示した従来の駆動方法のように、全てのゲートライン
を同時に選択してリセット信号を印加することなく、全
てのゲートラインを高側のクロック信号により、選択す
るタイミングをずらして順次選択しているので、ゲート
ドライバ22は、同時に多数のゲート信号を供給するよ
うに動作することがないから、上記ゲートドライバ22
にかかる負荷が軽減され、一般的な集積回路により上記
ゲートドライバ22を構成することができる。
【0046】なお、上記実施の形態では、リセット時に
各画素に書込む表示データは、画素電極間に最大の電位
差が生じるような信号であるものとし、具体的には画素
部21がノーマリホワイト方式であれば「黒」データ
を、ノーマリブラック方式であれば「白」データを書込
むものとした。
各画素に書込む表示データは、画素電極間に最大の電位
差が生じるような信号であるものとし、具体的には画素
部21がノーマリホワイト方式であれば「黒」データ
を、ノーマリブラック方式であれば「白」データを書込
むものとした。
【0047】これは、液晶表示素子の特性によりこのリ
セット期間に続く実際の表示データの書込み期間での液
晶物質の応答性及び安定性を考慮したものであるが、特
に応答性や安定性が問題にならないのであれば、消費電
力の点からも、あえてリセット時には各画素部の画素電
極間に全く電位差が生じないような信号を与えるものと
してもよい。
セット期間に続く実際の表示データの書込み期間での液
晶物質の応答性及び安定性を考慮したものであるが、特
に応答性や安定性が問題にならないのであれば、消費電
力の点からも、あえてリセット時には各画素部の画素電
極間に全く電位差が生じないような信号を与えるものと
してもよい。
【0048】その他、本発明は上記実施の形態に限ら
ず、その要旨を逸脱しない範囲内で種々変形して実施す
ることが可能であるものとする。
ず、その要旨を逸脱しない範囲内で種々変形して実施す
ることが可能であるものとする。
【0049】さらに、上記実施の形態には種々の段階の
発明が含まれており、開示される複数の構成要件におけ
る適宜な組合わせにより種々の発明が抽出され得る。例
えば、実施の形態に示される全構成要件からいくつかの
構成要件が削除されても、発明が解決しようとする課題
の欄で述べた課題の少なくとも1つが解決でき、発明の
効果の欄で述べられている効果の少なくとも1つが得ら
れる場合には、この構成要件が削除された構成が発明と
して抽出され得る。
発明が含まれており、開示される複数の構成要件におけ
る適宜な組合わせにより種々の発明が抽出され得る。例
えば、実施の形態に示される全構成要件からいくつかの
構成要件が削除されても、発明が解決しようとする課題
の欄で述べた課題の少なくとも1つが解決でき、発明の
効果の欄で述べられている効果の少なくとも1つが得ら
れる場合には、この構成要件が削除された構成が発明と
して抽出され得る。
【0050】
【発明の効果】請求項1記載の発明によれば、リセット
動作用のトランジスタを不要としながらもリセット動作
を実行させるものとしたことで、各画素の開口率を向上
させると共に、液晶表示パネル上での配線を簡略化する
ことが可能となる。
動作用のトランジスタを不要としながらもリセット動作
を実行させるものとしたことで、各画素の開口率を向上
させると共に、液晶表示パネル上での配線を簡略化する
ことが可能となる。
【0051】請求項2記載の発明によれば、上記請求項
1記載の発明の効果に加えて、リセット時に液晶表示素
子の全画素で書込みデータ信号に対応して最大の電圧が
印加された状態でリセットされるため、続く表示書込み
時の応答性と安定性をより高めることができる。
1記載の発明の効果に加えて、リセット時に液晶表示素
子の全画素で書込みデータ信号に対応して最大の電圧が
印加された状態でリセットされるため、続く表示書込み
時の応答性と安定性をより高めることができる。
【図1】本発明の実施の一形態に係る液晶表示装置の回
路構成を示す図。
路構成を示す図。
【図2】図1のゲートドライバ内に設けられるシフトク
ロック切換回路の構成を示すブロック図。
ロック切換回路の構成を示すブロック図。
【図3】同実施の形態に係る各信号の駆動波形を示すタ
イミングチャート。
イミングチャート。
【図4】一般的なフィールドシーケンシャル方式の液晶
表示装置の回路構成を示す図。
表示装置の回路構成を示す図。
【図5】図4の各信号の駆動波形を示すタイミングチャ
ート。
ート。
11…画素部
11a…(表示用)TFT
11b…(リセット用)TFT
12…ゲートドライバ
13…ドレインドライバ
21…画素部
21a…(表示用)TFT
22…ゲートドライバ
23…ドレインドライバ
31…シフトクロック切換回路
32…タイミング信号発生回路(TG)
33,34…アンド回路
35…インバータ
36…第1の分周回路
37…第2の分周回路
38…オア回路
CLC…液晶容量
CS…補助容量
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
G09G 3/20 624 G09G 3/20 624B
641 641E
3/34 3/34
Fターム(参考) 2H093 NA16 NA65 NC09 NC11 NC15
NC16 NC29 NC34 NC43 ND04
ND17
5C006 AA14 AC21 AC22 AC24 AC25
BB16 BC03 BC06 BC11 BC16
BF31 FA42 FA43 FA47
5C080 AA10 BB05 DD22 FF11 JJ02
JJ03 JJ04
Claims (2)
- 【請求項1】対向する内面それぞれに電極が形成された
一対の基板間に液晶を挟持した液晶素子、上記一対の基
板のうちの一方の基板の内面に行方向および列方向にマ
トリックス状に配列させて設けられた複数の画素電極、
上記複数の画素電極にそれぞれ対応させて一つずつ配置
され、それぞれのソース電極が対応する上記画素電極に
接続された複数の薄膜トランジスタ、各画素電極行にそ
れぞれ対応させて配線され、上記薄膜トランジスタのゲ
ート電極に接続された複数のゲートライン、各画素電極
列にそれぞれ対応させて配線され、上記薄膜トランジス
タのドレイン電極に接続された複数のドレインライン、
及び上記一対の基板のうちの他方の基板の内面に設けら
れ、上記複数の画素電極に対向する対向電極を有し、光
の透過を制御して画像を表示する液晶表示素子と、上記
液晶表示素子の背後に配置され、複数の色の光を所定の
周期で順次上記液晶表示素子に向けて出射するバックラ
イトとを備え、1つのカラー画像を表示するための1フ
レームを上記バックライトが出射する光の色の数で分割
した複数のサブフレーム毎に、上記液晶表示素子への上
記複数の色のうちの1つの色に対応する表示データの書
込みと、上記バックライトからの上記表示データに対応
する色の光の出射とを行なわせて、上記複数のサブフレ
ーム毎の複数の色の表示の合成により1つのカラー画像
を表示する液晶表示装置において、 上記液晶表示素子への上記ゲートライン信号を順次選択
的に出力するゲート駆動手段と、 上記ドレインラインにそれぞれ上記複数の色のうちの1
つの色に対応する表示データに応じた書込みデータ信号
を供給駆動するドレイン駆動手段と、 サブフレーム中の、上記表示データに応じた書込みデー
タ信号を書込む表示書込み時に先立つリセット時に、上
記ゲート駆動手段により該表示書込み時より高速のクロ
ックで上記ゲートライン信号を順次選択的に出力させ、
これに同期して上記ドレイン駆動手段により上記全ドレ
インラインに上記液晶表示素子の透過率が最大または最
小となる書込みデータ信号を供給駆動させるリセット制
御手段とを具備したことを特徴とする液晶表示装置。 - 【請求項2】上記リセット制御手段は、リセット時に上
記ドレイン駆動手段により上記液晶表示素子がノーマリ
ブラック方式であればその透過率が最大となる書込みデ
ータ信号を、ノーマリホワイト方式であればその透過率
が最小となる書込みデータ信号を上記全ドレインライン
に供給駆動させることを特徴とする請求項1記載の液晶
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298243A JP2003108084A (ja) | 2001-09-27 | 2001-09-27 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298243A JP2003108084A (ja) | 2001-09-27 | 2001-09-27 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003108084A true JP2003108084A (ja) | 2003-04-11 |
Family
ID=19119171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001298243A Pending JP2003108084A (ja) | 2001-09-27 | 2001-09-27 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003108084A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005024755A (ja) * | 2003-06-30 | 2005-01-27 | Casio Comput Co Ltd | 液晶表示装置 |
JP2005316092A (ja) * | 2004-04-28 | 2005-11-10 | Casio Comput Co Ltd | フィールドシーケンシャル液晶表示装置 |
JP2006293030A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、液晶表示装置の製造方法、および画像データの転送方法 |
CN116612728A (zh) * | 2023-07-18 | 2023-08-18 | 惠科股份有限公司 | 一种显示面板的驱动方法、驱动电路及显示设备 |
-
2001
- 2001-09-27 JP JP2001298243A patent/JP2003108084A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005024755A (ja) * | 2003-06-30 | 2005-01-27 | Casio Comput Co Ltd | 液晶表示装置 |
JP2005316092A (ja) * | 2004-04-28 | 2005-11-10 | Casio Comput Co Ltd | フィールドシーケンシャル液晶表示装置 |
JP2006293030A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、液晶表示装置の製造方法、および画像データの転送方法 |
CN116612728A (zh) * | 2023-07-18 | 2023-08-18 | 惠科股份有限公司 | 一种显示面板的驱动方法、驱动电路及显示设备 |
CN116612728B (zh) * | 2023-07-18 | 2023-09-15 | 惠科股份有限公司 | 一种显示面板的驱动方法、驱动电路及显示设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3229250B2 (ja) | 液晶表示装置における画像表示方法及び液晶表示装置 | |
US8698724B2 (en) | Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver | |
US7319453B2 (en) | Image display apparatus having plurality of pixels arranged in rows and columns | |
EP1189193A2 (en) | Active matrix display device | |
JP4692996B2 (ja) | 表示装置 | |
JP2005532590A (ja) | 液晶表示装置及びその駆動方法 | |
JPH04249291A (ja) | 液晶表示コントローラ、液晶表示装置、及び情報処理装置 | |
US7420534B2 (en) | Display apparatus | |
JP2003015611A (ja) | 液晶駆動装置 | |
JP2001343924A (ja) | デジタル駆動装置およびこれを用いた画像表示装置 | |
KR100519466B1 (ko) | 평면표시장치 | |
JP2001282170A (ja) | 画像表示装置の行電極駆動装置 | |
JP3698137B2 (ja) | 表示ドライバ、電気光学装置及び表示ドライバの制御方法 | |
JP3959256B2 (ja) | アクティブマトリックス表示パネルの駆動装置 | |
JP5186627B2 (ja) | 表示装置 | |
JP2003271110A (ja) | アクティブマトリックス表示装置およびその駆動方法 | |
JP2003108084A (ja) | 液晶表示装置 | |
JP2003131630A (ja) | 液晶表示装置 | |
JP4322479B2 (ja) | 平面表示装置 | |
US7397453B2 (en) | Liquid crystal display device and driving method thereof | |
WO2007052384A1 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
JPH04171481A (ja) | Lcd駆動装置 | |
JP2007171567A (ja) | 液晶表示装置 | |
JP2003108083A (ja) | 液晶表示装置 | |
KR100853215B1 (ko) | 액정 표시 장치 |