JP2003108084A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】フィールドシーケンシャル方式の液晶表示装置
で、リセット動作用のトランジスタを不要とする。 【解決手段】画素部21のゲートライン信号を順次選択的
に出力するゲートドライバ22と、ドレインラインにそれ
ぞれ表示データに応じた書込みデータ信号を供給駆動す
るドレインドライバ23とを備え、サブフレーム中の、上
記表示データに応じた書込みデータ信号を書込む表示書
込み時に先立つリセット時に、ゲートドライバ22により
該表示書込み時より高速のクロックでゲートライン信号
を順次選択的に出力させ、これに同期してドレインドラ
イバ23により上記全ドレインラインに上記画素部21の透
過率が最大または最小となる書込みデータ信号を供給駆
動させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィールドシーケ
ンシャル方式の液晶表示装置に関する。

【０００２】

【従来の技術】近時、カラー画像を表示する液晶表示装
置として、対向する内面それぞれに電極が形成された一
対の基板間に液晶を挟持した液晶素子を有し、光の透過
を制御して画像を表示する液晶表示素子と、上記液晶表
示素子の背後に配置され、複数の色の光を所定の周期で
順次上記液晶表示素子に向けて出射するバックライト
と、１つのカラー画像を表示するための１フレームを上
記バックライトが出射する光の色の数で分割した複数の
サブフレーム毎に、上記液晶表示素子への上記複数の色
のうちの１つの色に対応する表示データの書込みと、上
記バックライトからの上記表示データに対応する色の光
の出射とを行なわせる制御手段とを備え、上記複数のサ
ブフレーム毎の複数の色の表示の合成により１つのカラ
ー画像を表示する方式のものが研究されている。

【０００３】この方式は、一般にフィールドシーケンシ
ャル方式と呼ばれており、従来のフィールドシーケンシ
ャル方式の液晶表示装置では、上記複数のサブフレーム
毎に、上記バックライトから１つの色の光をサブフレー
ム期間中出射させ、その状態で上記液晶表示素子に上記
１つの色に対応する表示データを書込むようにした構成
となっている。

【０００４】このフィールドシーケンシャル方式の液晶
表示装置は、液晶表示素子がカラーフィルタを備えてい
ないため、カラーフィルタによる光の吸収がなく、ま
た、１フレームをバックライトが出射する光の色の数で
分割した複数のサブフレーム毎の複数の色の明るい光の
合成により１つのカラー画像を表示するため、複数の画
素にそれぞれ対応する複数の色のカラーフィルタを備え
た液晶表示素子を用いる液晶表示装置に比べて、明る
く、しかも高精細なカラー画像を表示することができ
る。

【０００５】図４は、従来のフィールドシーケンシャル
方式の液晶表示装置の一般的な回路構成を示すものであ
る。同図で、液晶表示素子としては、薄膜トランジスタ
（以下「ＴＦＴ」と称する）１１ａ，１１ａ，‥‥を能
動素子（画素ドライバ）とするアクティブマトリックス
型のものが用いられた画素部１１に対し、該ＴＦＴ１１
ａ，１１ａ，‥‥のゲート端子に接続された複数のゲー
トラインＧ１〜Ｇｎにそれぞれ上記ＴＦＴ１１ａ，１１
ａ，‥‥をオンさせるゲート信号を供給するゲートドラ
イバ１２と、同ＴＦＴ１１ａ，１１ａ，‥‥のドレイン
端子に接続された複数のドレインラインＤ１〜Ｄｍに上
記ゲート信号と同期させてそれぞれ表示データに応じた
書込みデータ信号を供給するドレインドライバ１３とを
備えている。

【０００６】画素部１１の各画素位置においては、上記
ゲートライン、ドレインラインに接続されたＴＦＴ１１
ａのソース端子が、液晶の画素電極間で構成される液晶
容量ＣＬＣと補助容量ＣＳの両一端に接続され、液晶容
量ＣＬＣの他端が他の画素との共通電極ＣＯＭに、補助
容量ＣＳの他端が補助容量電極ＣＳにそれぞれ接続され
ることとなる。

【０００７】加えて、液晶容量ＣＬＣ及び補助容量ＣＳ
の一端とＴＦＴ１１ａのソース端子には、リセット用の
ＴＦＴ１１ｂのソース端子が併せて接続構成される。こ
のリセット用のＴＦＴ１１ｂは、全ての画素共通でドレ
イン端子にリセットドレイン信号ＲＥＤが印加され、ゲ
ート電極にリセットゲート信号ＲＥＧが与えられるもの
となっている。

【０００８】図５は、上記図４の回路構成における各信
号波形を例示するもので、ここでは上記ゲートライン数
ｎを「１６０」とし、ゲートラインＧ１〜Ｇ１６０を順
次走査駆動するものとする。

【０００９】また、図５（１）に示すドレインラッチ信
号はドレインドライバ１３内部で発生され、図５（２）
に示すゲートスタート信号、図５（３）に示すゲートシ
フト信号、図５（７）〜（１０）に示す各ゲート信号Ｇ
１〜Ｇ１６０はいずれもゲートドライバ１２内部で発生
されるものとする。

【００１０】図５（１３）に示すように、フィールドシ
ーケンシャル方式の液晶表示装置では、１サブフレーム
毎に「（全画素の）リセット」「（表示データの）書込
み」「（表示データの）保持」及び「（表示データを保
持した状態での）バックライト（ＢＬ）の点灯」の４つ
の状態を繰返し実行するものとなる。

【００１１】最初の「リセット」状態においては、図５
（５）に示すリセットドレイン信号が１サブフレームに
渡って“Ｈ”レベルとなる一方、図５（６）に示すリセ
ットゲート信号と図５（３）に示すゲートシフト信号に
同期して１ゲート走査時間分だけ“Ｈ”レベルとなり、
これによって図５（７）〜（１０）に示すように全ゲー
トＧ１〜Ｇ１６０が一括して選択状態となって、全画素
のリセット用ＴＦＴ１１ｂ，１１ｂ，‥‥がオンし、そ
れぞれの液晶容量ＣＬＣ及び補助容量ＣＳをリセットす
る。

【００１２】その後の「書込み」状態で、図５（２）に
示すゲートスタート信号と、図５（３）に示すゲートシ
フト信号とに同期して図５（７）〜（１０）に示すよう
に各全ゲートＧ１〜Ｇ１６０が順次走査駆動され、各ゲ
ートライン毎に表示用のＴＦＴ１１ａ，１１ａ，‥‥が
オンされて、図５（４）に示す表示データが書込まれて
いく。

【００１３】そして、最後のゲートラインＧ１６０での
表示書込みを終えた時点から「保持」状態に遷移するも
ので、この「保持」状態において、画素部１１の背面側
に設けられたバックライトを構成するＬＥＤ（発光ダイ
オード）が図５（１１）に示すように点灯駆動されるこ
とで「点灯」状態となり、保持していた表示内容が透過
表示される。

【００１４】なお、上記図５では、図５（５）に示した
リセットドレイン信号が１サブフレーム中ずっと“Ｈ”
レベルとなる一方、図５（１２）に示す共通電極ＣＯＭ
が１サブフレーム中ずっと“Ｌ”レベルとなるものとし
て説明したが、これは液晶表示素子を交流駆動するため
になされるものであり、１サブフレーム毎に各“Ｌ”レ
ベルと“Ｈ”レベルとが交互に反転されるものである。

【００１５】

【発明が解決しようとする課題】上述した如く従来の一
般的なフィールドシーケンシャル方式の液晶表示装置で
は、画素部１１を構成する各１画素当たりで、表示デー
タを書込むためのＴＦＴ１１ａとリセット用のＴＦＴ１
１ｂの２つのＴＦＴが必要となるもので、この点によ
り、開口率の低下や液晶表示素子パネル上での配線レイ
アウトの複雑化、配線容量の増大等を招くと共に、配線
間の短絡などで素子製造の歩留まりを低下させる要因と
もなるなど多くの不具合を有している。

【００１６】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、リセット動作用の
トランジスタを不要として、各画素の開口率を向上させ
ると共に、液晶表示パネル上での配線を簡略化すること
が可能なフィールドシーケンシャル方式の液晶表示装置
を提供することにある。

【００１７】

【課題を解決するための手段】請求項１記載の発明は、
対向する内面それぞれに電極が形成された一対の基板間
に液晶を挟持した液晶素子、上記一対の基板のうちの一
方の基板の内面に行方向および列方向にマトリックス状
に配列させて設けられた複数の画素電極、上記複数の画
素電極にそれぞれ対応させて一つずつ配置され、それぞ
れのソース電極が対応する上記画素電極に接続された複
数の薄膜トランジスタ、各画素電極行にそれぞれ対応さ
せて配線され、上記薄膜トランジスタのゲート電極に接
続された複数のゲートライン、各画素電極列にそれぞれ
対応させて配線され、上記薄膜トランジスタのドレイン
電極に接続された複数のドレインライン、及び上記一対
の基板のうちの他方の基板の内面に設けられ、上記複数
の画素電極に対向する対向電極を有し、光の透過を制御
して画像を表示する液晶表示素子と、上記液晶表示素子
の背後に配置され、複数の色の光を所定の周期で順次上
記液晶表示素子に向けて出射するバックライトとを備
え、１つのカラー画像を表示するための１フレームを上
記バックライトが出射する光の色の数で分割した複数の
サブフレーム毎に、上記液晶表示素子への上記複数の色
のうちの１つの色に対応する表示データの書込みと、上
記バックライトからの上記表示データに対応する色の光
の出射とを行なわせて、上記複数のサブフレーム毎の複
数の色の表示の合成により１つのカラー画像を表示する
液晶表示装置において、上記液晶表示素子への上記ゲー
トライン信号を順次選択的に出力するゲート駆動手段
と、上記ドレインラインにそれぞれ上記複数の色のうち
の１つの色に対応する表示データに応じた書込みデータ
信号を供給駆動するドレイン駆動手段と、サブフレーム
中の、上記表示データに応じた書込みデータ信号を書込
む表示書込み時に先立つリセット時に、上記ゲート駆動
手段により該表示書込み時より高速のクロックで上記ゲ
ートライン信号を順次選択的に出力させ、これに同期し
て上記ドレイン駆動手段により上記全ドレインラインに
上記液晶表示素子の透過率が最大または最小となる書込
みデータ信号を供給駆動させるリセット制御手段とを具
備したことを特徴とする。

【００１８】このような構成とすれば、リセット動作用
のトランジスタを不要としながらもリセット動作を実行
させるものとしたことで、各画素の開口率を向上させる
と共に、液晶表示パネル上での配線を簡略化することが
可能となる。

【００１９】請求項２記載の発明は、上記請求項１記載
の発明において、上記リセット制御手段は、リセット時
に上記ドレイン駆動手段により上記液晶表示素子がノー
マリブラック方式であればその透過率が最大となる書込
みデータ信号を、ノーマリホワイト方式であればその透
過率が最小となる書込みデータ信号を上記全ドレインラ
インに供給駆動させることを特徴とする。

【００２０】このような構成とすれば、上記請求項１記
載の発明の作用に加えて、リセット時に液晶表示素子の
全画素で書込みデータ信号に対応して最大の電圧が印加
された状態でリセットされるため、続く表示書込み時の
応答性と安定性をより高めることができる。

【００２１】

【発明の実施の形態】以下本発明をフィールドシーケン
シャル方式の液晶表示装置に適用した場合の実施の一形
態について図面を参照して説明する。

【００２２】図１はその回路構成を示すものである。同
図で、液晶表示素子としてはＴＦＴ２１ａ，２１ａ，‥
‥を能動素子（画素ドライバ）とするアクティブマトリ
ックス型のものが用いられた画素部２１に対し、該ＴＦ
Ｔ２１ａ，２１ａ，‥‥のゲート端子に接続された複数
のゲートラインＧ１〜Ｇｎにそれぞれ上記ＴＦＴ２１
ａ，２１ａ，‥‥をオンさせるゲート信号を供給するゲ
ートドライバ２２と、同ＴＦＴ２１ａ，２１ａ，‥‥の
ドレイン端子に接続された複数のドレインラインＤ１〜
Ｄｍに上記ゲート信号と同期させてそれぞれ表示データ
に応じた書込みデータ信号を供給するドレインドライバ
２３とを備えている。

【００２３】画素部２１の各画素位置においては、上記
ゲートライン、ドレインラインに接続されたＴＦＴ２１
ａのソース端子が、液晶の画素電極間で構成される液晶
容量ＣＬＣと補助容量ＣＳの両一端に接続され、液晶容
量ＣＬＣの他端が他の画素との共通電極ＣＯＭに、補助
容量ＣＳの他端が補助容量電極ＣＳにそれぞれ接続され
ることとなる。

【００２４】しかるにゲートドライバ２２は、図２に示
すようなシフトクロック切換回路３１を内在する。この
シフトクロック切換回路３１は、図示しないこの液晶表
示装置の制御動作を司る表示コントローラからの信号に
基づいて、動作タイミング、具体的には表示データの書
込み時とリセット時とでゲートシフトの発振周波数を切
換えて出力するものであり、切換回路３２からの切換信
号がアンド回路３３には直接、アンド回路３４にはイン
バータ３５を介して反転されて入力される。

【００２５】また、この液晶表示素子の基準クロックＭ
ｃｌｋが第１の分周回路（Ｇｐｃｋ１）３６及び第２の
分周回路（Ｇｐｃｋ２）３７に入力される。

【００２６】第１の分周回路３６は、この基準クロック
Ｍｃｌｋを分周してリセット時の充分に高速な、例えば
１．６［μＳ］周期のシフトクロック（Ｇｐｃｋ１）を
上記アンド回路３３へ送出する。

【００２７】一方、第２の分周回路３７は、上記基準ク
ロックＭｃｌｋを分周して表示書込み時のゲートライン
数に対応した例えば８．０［μＳ］周期のシフトクロッ
ク（Ｇｐｃｋ２）を上記アンド回路３４へ送出する。

【００２８】しかして、アンド回路３３または３４の出
力がオア回路３８を介し、ゲートシフトクロックＧｐｃ
ｋとして上記ゲートドライバ２２内へ出力され、このゲ
ートシフトクロックＧｐｃｋに基づいてゲート信号Ｇ１
〜Ｇｎが出力されるようになる。

【００２９】また、上記ドレインドライバ２３は、サブ
フレーム中の表示書込み時には、上述した如く表示デー
タに応じた書込みデータ信号をドレインラインＤ１〜Ｄ
ｍに供給するものであるが、その表示書込み時に先立つ
リセット時においては、中間調ではなく、画素部２１の
各画素での透過率が最大または最小となる書込みデータ
信号を供給する。

【００３０】これは、例えば画素部２１がノーマリホワ
イト方式であれば「黒」を、ノーマリブラック方式であ
れば「白」を表示するように、リセット時に各画素で書
込みデータ信号に対応して最大の電圧が印加された状態
でリセットされるようにするものである。

【００３１】次に上記実施の形態の動作について説明す
る。

【００３２】図３は、上記図１の回路構成における各信
号波形を例示するもので、ここでは上記ゲートライン数
ｎを「１６０」とし、ゲートラインＧ１〜Ｇ１６０を順
次走査駆動するものとする。

【００３３】また、図３（１）に示すドレインラッチ信
号はドレインドライバ２３内部で発生され、上記図２で
も示した図３（２）のゲートシフトクロックＧｐｃｋ、
図３（４）のゲートスタート信号、及び図３（５）〜
（８）の各ゲート信号Ｇ１〜Ｇ１６０のいずれもゲート
ドライバ２２内部で発生されるものとする。

【００３４】図３（１１）に示すように、本発明に係る
フィールドシーケンシャル方式の液晶表示装置では、１
サブフレーム毎に「（全画素の）リセット」「（表示デ
ータの）書込み」「（表示データの）保持」及び「（表
示データを保持した状態での）バックライト（ＢＬ）の
点灯」の４つの状態を繰返し実行するものとなる。

【００３５】最初の「リセット」状態においては、図３
（１）に示すドレインラッチ信号と図３（４）に示すゲ
ートスタート信号に同期して、図３（２）に示すゲート
シフトクロックＧｐｃｋがゲートライン数の１６０回分
だけ出力される。

【００３６】このとき、上記図２に示した切換回路３２
の出力は“Ｈ”レベルとなっており、したがってアンド
回路３３側が開状態、アンド回路３４側が閉状態となっ
て、より高速な１．６［μＳ］周期のゲートシフトクロ
ックＧｐｃｋが出力される。

【００３７】これにより図３（５）〜図３（８）に示す
ように全ゲートラインＧ１〜Ｇ１６０がリセット状態で
より短時間のうちに順次走査駆動されるもので、このと
き同時に図３（３）に示すように書込みデータとして、
中間調ではなく、画素電極に最大の電圧が印加されるよ
うな信号（ここでは「１（または０）」と示す）が全ド
レインラインＤ１〜Ｄｍに与えられる。

【００３８】そのため、結果として画素部２１の全画素
が、画素部２１がノーマリホワイト方式であれば「黒」
に、ノーマリブラック方式であれば「白」となり、画素
電極間に最大の電圧が印加された状態でリセットされる
ようになるが、このときバックライトは点灯されていな
いので、実際の表示内容には影響しない。

【００３９】その後の「書込み」状態で、再び図３
（４）に示すゲートスタート信号と、図３（２）に示す
ゲートシフトクロックＧｐｃｋとに同期して図３（５）
〜（８）に示すように各全ゲートラインＧ１〜Ｇ１６０
が順次走査駆動され、各ゲートライン毎に表示用のＴＦ
Ｔ２１ａ，２１ａ，‥‥がオンされて、図３（３）に示
す表示データが書込まれていく。

【００４０】このとき、上記図２に示した切換回路３２
の出力は“Ｌ”レベルとされており、したがってアンド
回路３４側が開状態、アンド回路３３側が閉状態となっ
て、表示書込みに適した８．０［μＳ］周期のゲートシ
フトクロックＧｐｃｋで順次ゲートラインが走査駆動さ
れることとなる。

【００４１】そして、最後のゲートラインＧ１６０の走
査駆動と表示データの書込みを終えた時点から「保持」
状態に遷移するもので、この「保持」状態において、画
素部１１の背面側に設けられたバックライトを構成する
ＬＥＤ（発光ダイオード）が図３（９）に示すように点
灯駆動されることでさらに「点灯」状態に遷移し、保持
していた表示内容が透過表示される。

【００４２】以上の動作をサブフレーム単位で繰返し実
行するようになる。

【００４３】このように、画素部２１の各画素毎に表示
用のＴＦＴ２１ａのみでリセット用のＴＦＴを必要とせ
ずに構成しながらも、確実に画素部２１のリセットと表
示データの書込みとを実行することができ、各画素の開
口率を向上させると共に、画素部２１を含む液晶表示素
子パネル上での配線レイアウトの複雑化や配線容量の増
大等を回避することができ、併せて配線間の短絡などの
素子製造の歩留まりを低下させる要因も排除することが
できるなど、製造コストの大幅な削減に寄与できる。

【００４４】これに加えて、画素部２１のゲートドライ
バ２２及びドレインドライバ２３自体は従来の一般的な
構成のものをそのまま流用し、上述したシフトクロック
切換回路３１などの比較的小規模な付加回路構成のみで
実現できる。

【００４５】また、この実施の形態によれば、上記図５
に示した従来の駆動方法のように、全てのゲートライン
を同時に選択してリセット信号を印加することなく、全
てのゲートラインを高側のクロック信号により、選択す
るタイミングをずらして順次選択しているので、ゲート
ドライバ２２は、同時に多数のゲート信号を供給するよ
うに動作することがないから、上記ゲートドライバ２２
にかかる負荷が軽減され、一般的な集積回路により上記
ゲートドライバ２２を構成することができる。

【００４６】なお、上記実施の形態では、リセット時に
各画素に書込む表示データは、画素電極間に最大の電位
差が生じるような信号であるものとし、具体的には画素
部２１がノーマリホワイト方式であれば「黒」データ
を、ノーマリブラック方式であれば「白」データを書込
むものとした。

【００４７】これは、液晶表示素子の特性によりこのリ
セット期間に続く実際の表示データの書込み期間での液
晶物質の応答性及び安定性を考慮したものであるが、特
に応答性や安定性が問題にならないのであれば、消費電
力の点からも、あえてリセット時には各画素部の画素電
極間に全く電位差が生じないような信号を与えるものと
してもよい。

【００４８】その他、本発明は上記実施の形態に限ら
ず、その要旨を逸脱しない範囲内で種々変形して実施す
ることが可能であるものとする。

【００４９】さらに、上記実施の形態には種々の段階の
発明が含まれており、開示される複数の構成要件におけ
る適宜な組合わせにより種々の発明が抽出され得る。例
えば、実施の形態に示される全構成要件からいくつかの
構成要件が削除されても、発明が解決しようとする課題
の欄で述べた課題の少なくとも１つが解決でき、発明の
効果の欄で述べられている効果の少なくとも１つが得ら
れる場合には、この構成要件が削除された構成が発明と
して抽出され得る。

【００５０】

【発明の効果】請求項１記載の発明によれば、リセット
動作用のトランジスタを不要としながらもリセット動作
を実行させるものとしたことで、各画素の開口率を向上
させると共に、液晶表示パネル上での配線を簡略化する
ことが可能となる。

【００５１】請求項２記載の発明によれば、上記請求項
１記載の発明の効果に加えて、リセット時に液晶表示素
子の全画素で書込みデータ信号に対応して最大の電圧が
印加された状態でリセットされるため、続く表示書込み
時の応答性と安定性をより高めることができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る液晶表示装置の回
路構成を示す図。

【図２】図１のゲートドライバ内に設けられるシフトク
ロック切換回路の構成を示すブロック図。

【図３】同実施の形態に係る各信号の駆動波形を示すタ
イミングチャート。

【図４】一般的なフィールドシーケンシャル方式の液晶
表示装置の回路構成を示す図。

【図５】図４の各信号の駆動波形を示すタイミングチャ
ート。

【符号の説明】

１１…画素部 １１ａ…（表示用）ＴＦＴ １１ｂ…（リセット用）ＴＦＴ １２…ゲートドライバ １３…ドレインドライバ ２１…画素部 ２１ａ…（表示用）ＴＦＴ ２２…ゲートドライバ ２３…ドレインドライバ ３１…シフトクロック切換回路 ３２…タイミング信号発生回路（ＴＧ） ３３，３４…アンド回路 ３５…インバータ ３６…第１の分周回路 ３７…第２の分周回路 ３８…オア回路 ＣＬＣ…液晶容量 ＣＳ…補助容量

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ ６４１ ６４１Ｅ 3/34 3/34 Ｆターム(参考） 2H093 NA16 NA65 NC09 NC11 NC15 NC16 NC29 NC34 NC43 ND04 ND17 5C006 AA14 AC21 AC22 AC24 AC25 BB16 BC03 BC06 BC11 BC16 BF31 FA42 FA43 FA47 5C080 AA10 BB05 DD22 FF11 JJ02 JJ03 JJ04

Claims (2)

【特許請求の範囲】
1. 【請求項１】対向する内面それぞれに電極が形成された
   一対の基板間に液晶を挟持した液晶素子、上記一対の基
   板のうちの一方の基板の内面に行方向および列方向にマ
   トリックス状に配列させて設けられた複数の画素電極、
   上記複数の画素電極にそれぞれ対応させて一つずつ配置
   され、それぞれのソース電極が対応する上記画素電極に
   接続された複数の薄膜トランジスタ、各画素電極行にそ
   れぞれ対応させて配線され、上記薄膜トランジスタのゲ
   ート電極に接続された複数のゲートライン、各画素電極
   列にそれぞれ対応させて配線され、上記薄膜トランジス
   タのドレイン電極に接続された複数のドレインライン、
   及び上記一対の基板のうちの他方の基板の内面に設けら
   れ、上記複数の画素電極に対向する対向電極を有し、光
   の透過を制御して画像を表示する液晶表示素子と、上記
   液晶表示素子の背後に配置され、複数の色の光を所定の
   周期で順次上記液晶表示素子に向けて出射するバックラ
   イトとを備え、１つのカラー画像を表示するための１フ
   レームを上記バックライトが出射する光の色の数で分割
   した複数のサブフレーム毎に、上記液晶表示素子への上
   記複数の色のうちの１つの色に対応する表示データの書
   込みと、上記バックライトからの上記表示データに対応
   する色の光の出射とを行なわせて、上記複数のサブフレ
   ーム毎の複数の色の表示の合成により１つのカラー画像
   を表示する液晶表示装置において、 上記液晶表示素子への上記ゲートライン信号を順次選択
   的に出力するゲート駆動手段と、 上記ドレインラインにそれぞれ上記複数の色のうちの１
   つの色に対応する表示データに応じた書込みデータ信号
   を供給駆動するドレイン駆動手段と、 サブフレーム中の、上記表示データに応じた書込みデー
   タ信号を書込む表示書込み時に先立つリセット時に、上
   記ゲート駆動手段により該表示書込み時より高速のクロ
   ックで上記ゲートライン信号を順次選択的に出力させ、
   これに同期して上記ドレイン駆動手段により上記全ドレ
   インラインに上記液晶表示素子の透過率が最大または最
   小となる書込みデータ信号を供給駆動させるリセット制
   御手段とを具備したことを特徴とする液晶表示装置。
2. 【請求項２】上記リセット制御手段は、リセット時に上
   記ドレイン駆動手段により上記液晶表示素子がノーマリ
   ブラック方式であればその透過率が最大となる書込みデ
   ータ信号を、ノーマリホワイト方式であればその透過率
   が最小となる書込みデータ信号を上記全ドレインライン
   に供給駆動させることを特徴とする請求項１記載の液晶
   表示装置。