JP2003101035A - SiC SEMICONDUCTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND SiC SEMICONDUCTOR DEVICE - Google Patents
SiC SEMICONDUCTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND SiC SEMICONDUCTOR DEVICEInfo
- Publication number
- JP2003101035A JP2003101035A JP2001295028A JP2001295028A JP2003101035A JP 2003101035 A JP2003101035 A JP 2003101035A JP 2001295028 A JP2001295028 A JP 2001295028A JP 2001295028 A JP2001295028 A JP 2001295028A JP 2003101035 A JP2003101035 A JP 2003101035A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- film
- type
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、大電力の制御に用
いられるＳｉＣ半導体装置を作成するための素子形成用
基板（以下、単にＳｉＣ半導体基板と記す）に係わり、
特にＳｉＣ半導体装置におけるオン状態での電圧降下の
低減等に寄与し得るＳｉＣ半導体基板とその製造方法、
更にはこれを用いたＳｉＣ半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an element formation substrate (hereinafter simply referred to as a SiC semiconductor substrate) for producing a SiC semiconductor device used for controlling high power.
In particular, a SiC semiconductor substrate that can contribute to reduction of a voltage drop in an on state in a SiC semiconductor device, and a manufacturing method thereof,
Furthermore, it relates to a SiC semiconductor device using the same.
【０００２】[0002]
【従来の技術】近年、電力制御用の半導体装置として、
Ｓｉ−ＭＯＳＦＥＴが広く用いられている。ＭＯＳＦＥ
Ｔはユニポーラ素子であり、高速性，制御の容易性など
の種々の利点を有している。このような優位性を最大限
生かし、Ｓｉ−ＭＯＳＦＥＴの理論限界を下回るオン状
態での抵抗を実現するために、基板内にフローティング
ドーピング層を設けた構造がＳｕｐｅｒＦＥＴ構造とし
て提案されている（特開平９−１９１１０９号公報）。2. Description of the Related Art In recent years, as semiconductor devices for power control,
Si-MOSFET is widely used. MOSFE
T is a unipolar element, and has various advantages such as high speed and easy control. A structure in which a floating doping layer is provided in the substrate has been proposed as a SuperFET structure in order to realize the resistance in the on-state below the theoretical limit of Si-MOSFET by making the most of such superiority. 9-191109).
【０００３】また、ＳｉＣを用いてこの構造を実現しよ
うとする試みは、ＳｉＣの持つＳｉよりも優れた物性か
ら予想されるように、更に高い耐圧の半導体装置を実現
するであろうと容易に予想される。実際にそのような特
許提案もなされている（特開平１１−３３０４９６号公
報）。Further, it is easily predicted that an attempt to realize this structure using SiC will realize a semiconductor device having a higher breakdown voltage, as expected from the physical properties of SiC which are superior to Si. To be done. In fact, such a patent proposal has been made (Japanese Patent Laid-Open No. 11-330496).
【０００４】上記文献においては、基板内にフローティ
ングドーピング層を形成するために次のようなプロセス
を採用している。まず、低抵抗のｎ型ＳｉＣ基板の上に
高抵抗のｎ型ＳｉＣ膜をエピタキシャル成長し、メタル
マスクを用いたイオン注入を行うことによって、ｎ型Ｓ
ｉＣ膜の表面にｐ型ＳｉＣ領域（フローティングドーピ
ング層）を形成する。さらにその上に高抵抗のｎ型Ｓｉ
Ｃ膜を再成長する。そして、これらの手順を繰り返すこ
とにより、フローティングドーピング層を多層に形成す
ることが可能となる。In the above literature, the following process is adopted to form the floating doping layer in the substrate. First, a high-resistance n-type SiC film is epitaxially grown on a low-resistance n-type SiC substrate, and ion implantation is performed using a metal mask to obtain an n-type S
A p-type SiC region (floating doping layer) is formed on the surface of the iC film. On top of that, high resistance n-type Si
Re-grow C film. Then, by repeating these procedures, it becomes possible to form the floating doping layer in multiple layers.
【０００５】しかしながら、この種の方法にあっては次
のような問題があった。即ち、ｐ型のフローティングド
ーピング層を形成したその上にｎ型の層を成長させるこ
とが必要であり、導電型を決める不純物種と濃度が違う
ことに起因する歪や、イオン注入後の表面ダメージを引
き継ぐことによる表面モフォロジーの劣化などが生じ
る。つまり、ｐ型のフローティングドーピング層を形成
した状態は、その上にｎ型ＳｉＣ膜を成長させるための
下地という観点からすると、種々の問題点を内在してお
り、ｎ型ＳｉＣ膜中に新たな欠陥を誘発してしまうとい
った問題点も有している。However, this type of method has the following problems. That is, it is necessary to grow a p-type floating doping layer on which an n-type layer is grown, which causes strain due to a difference in concentration from an impurity species that determines the conductivity type and surface damage after ion implantation. Deterioration of the surface morphology occurs due to taking over. That is, the state in which the p-type floating doping layer is formed has various problems from the viewpoint of an underlayer for growing the n-type SiC film on the p-type floating doping layer, and a new problem occurs in the n-type SiC film. It also has the problem of inducing defects.
【０００６】また、フローティングドーピング層の複数
の対を形成するためには複数回の再成長を行う必要があ
るので、基板に近い側ほど、再成長の時間に高温に晒さ
れる時間が蓄積される。従って、イオン注入でｐ型フロ
ーティングドーピング層を形成した場合には、ｎ型Ｓｉ
Ｃ膜との界面が明確で無くなってくるなどの不都合があ
り、所望の対の数を作り込むことは非常に困難となる。
このことは、当該基板を用いて製造される半導体素子の
各種特性が設計値通りにならない、所望の特性を示す半
導体装置の歩留まりが低いという問題の主原因となる。Further, since it is necessary to perform re-growth a plurality of times to form a plurality of pairs of floating doping layers, the closer to the substrate, the longer the time of exposure to high temperature during the re-growth. . Therefore, when a p-type floating doping layer is formed by ion implantation, n-type Si
There are disadvantages such as the fact that the interface with the C film becomes unclear, and it is very difficult to create the desired number of pairs.
This is a main cause of problems such that various characteristics of semiconductor elements manufactured using the substrate do not meet design values and the yield of semiconductor devices showing desired characteristics is low.
【０００７】[0007]
【発明が解決しようとする課題】このように従来、電力
制御用の半導体装置を形成するためのＳｉＣ半導体基板
においては、フローティングドーピング層の形成により
耐圧向上及びオン状態での電圧降下の低減をはかること
はできるが、導電型の異なる境界面でのだれが生じ、安
定した構造を実現することは困難であった。このため
に、ＳｉＣ半導体装置を再現性良く且つ歩留まり良く作
成することは困難であった。As described above, in a conventional SiC semiconductor substrate for forming a semiconductor device for power control, a floating doping layer is formed to improve the breakdown voltage and reduce the voltage drop in the ON state. However, it is difficult to realize a stable structure because sagging occurs on the boundary surface of different conductivity type. For this reason, it has been difficult to manufacture the SiC semiconductor device with good reproducibility and high yield.
【０００８】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、高耐圧でオン状態での
電圧降下を低減し得るＳｉＣ半導体装置を安定して再現
性良く実現するためのＳｉＣ半導体基板及びその製造方
法、更にはこれを用いたＳｉＣ半導体装置を提供するこ
とにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to realize a stable and reproducible SiC semiconductor device which has a high breakdown voltage and can reduce a voltage drop in an ON state. To provide an SiC semiconductor substrate and a method for manufacturing the same, and an SiC semiconductor device using the same.
【０００９】[0009]
【課題を解決するための手段】（構成）上記課題を解決
するために本発明は次のような構成を採用している。(Structure) In order to solve the above problems, the present invention adopts the following structure.
【００１０】即ち本発明は、ＳｉＣ半導体基板におい
て、第１導電型又は第２導電型のＳｉＣ基板と、この基
板上に形成された第１導電型の第１のＳｉＣ膜と、この
第１のＳｉＣ膜上に選択的に形成された第２導電型の第
２のＳｉＣ膜と、第１及び第２のＳｉＣ膜上に形成され
て表面平坦化された第１導電型の第３のＳｉＣ膜とを具
備してなることを特徴とする。That is, according to the present invention, in a SiC semiconductor substrate, a first conductivity type or second conductivity type SiC substrate, a first conductivity type first SiC film formed on the substrate, and the first conductivity type SiC film. A second conductivity type second SiC film selectively formed on the SiC film, and a first conductivity type third SiC film formed on the first and second SiC films and having a flat surface. It is characterized by comprising:
【００１１】また本発明は、ＳｉＣ半導体基板におい
て、第１導電型で低抵抗のＳｉＣ基板と、この基板上に
形成された第１導電型で高抵抗の第１のＳｉＣ膜と、こ
の第１のＳｉＣ膜上に選択的に形成された第２導電型の
第２のＳｉＣ膜と、第１及び第２のＳｉＣ膜上に形成さ
れて表面平坦化された第１導電型で高抵抗の第３のＳｉ
Ｃ膜とを具備してなることを特徴とする。According to the present invention, in a SiC semiconductor substrate, a SiC substrate of a first conductivity type and a low resistance, a first SiC film of a first conductivity type and a high resistance formed on the substrate, and a first SiC film of the first conductivity type. Second conductive type second SiC film selectively formed on the SiC film, and the first conductive type high resistance first surface type planarized surface formed on the first and second SiC films. 3 Si
And a C film.
【００１２】ここで、第２のＳｉＣ膜は、該膜の存在す
る面内で周期的に分離されていることが望ましい。ま
た、第２及び第３のＳｉＣ膜からなる層を１単位とし、
これを複数層積層することが望ましい。Here, it is desirable that the second SiC film is periodically separated in the plane in which the film exists. In addition, the layer composed of the second and third SiC films is defined as one unit,
It is desirable to stack a plurality of layers.
【００１３】また本発明は、ＳｉＣ半導体基板の製造方
法において、第１導電型で低抵抗のＳｉＣ基板の上に、
第１導電型で高抵抗の第１のＳｉＣ膜をエピタキシャル
成長する工程と、第１のＳｉＣ膜上に複数の開口部を有
するマスクを形成する工程と、前記マスクの開口部に露
出した第１のＳｉＣ膜上に第２導電型の第２のＳｉＣ膜
をエピタキシャル成長する工程と、前記マスクを除去し
た後に、第１及び第２のＳｉＣ膜上に第１導電型で高抵
抗の第３のＳｉＣ膜をエピタキシャル成長する工程とを
含むことを特徴とする。ここで、第２のＳｉＣ膜は、そ
の厚みがマスクの厚みと同じか、又はそれより薄く形成
されることが望ましい。The present invention also provides a method of manufacturing a SiC semiconductor substrate, wherein a SiC substrate having a first conductivity type and a low resistance is
A step of epitaxially growing a first SiC film of a first conductivity type and a high resistance; a step of forming a mask having a plurality of openings on the first SiC film; and a step of exposing a first opening exposed in the mask. A step of epitaxially growing a second SiC film of the second conductivity type on the SiC film; and a third SiC film of the first conductivity type and high resistance on the first and second SiC films after removing the mask. And a step of epitaxially growing. Here, the second SiC film is preferably formed so that its thickness is the same as or thinner than the thickness of the mask.
【００１４】また本発明は、上記のＳｉＣ半導体基板を
用いて所望の半導体デバイスを実現したＳｉＣ半導体装
置において、ＳｉＣ半導体基板の最上層の第３のＳｉＣ
膜に設けられたデバイス形成のためのイオン注入層と、
第３のＳｉＣ膜側に部分的に設けられた第１の電極と、
ＳｉＣ基板の裏面側に設けられた第２の電極とを具備
し、前記各ＳｉＣ膜の積層方向に電流経路を形成してな
ることを特徴とする。Further, according to the present invention, in a SiC semiconductor device in which a desired semiconductor device is realized by using the above-mentioned SiC semiconductor substrate, the third SiC which is the uppermost layer of the SiC semiconductor substrate is provided.
An ion-implanted layer provided on the film for forming a device,
A first electrode partially provided on the third SiC film side;
A second electrode is provided on the back surface side of the SiC substrate, and a current path is formed in the stacking direction of the SiC films.
【００１５】（作用）本発明によれば、フローティング
ドーピング層として機能する第２導電型の第２のＳｉＣ
膜を気相成長による選択成長で形成することにより、従
来方法のようなイオン注入による損傷が無く、安定した
界面が保持できる。従って、その上に再成長する第１導
電型の第３のＳｉＣ膜に欠陥が誘発されることもなく、
更に導電型の異なる境界でのだれをなくすことができ、
安定した構造を実現することができる。これにより、高
耐圧でオン状態での電圧降下を低減し得るＳｉＣ半導体
装置を安定して再現性良く実現することが可能となる。(Operation) According to the present invention, the second SiC of the second conductivity type which functions as the floating doping layer.
By forming the film by selective growth by vapor phase growth, a stable interface can be maintained without damage due to ion implantation unlike the conventional method. Therefore, defects are not induced in the third SiC film of the first conductivity type regrown on it,
Furthermore, it is possible to eliminate sagging at boundaries of different conductivity types,
A stable structure can be realized. As a result, it is possible to realize a SiC semiconductor device that has a high breakdown voltage and can reduce the voltage drop in the ON state in a stable and reproducible manner.
【００１６】[0016]
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。なお、以下の実施形態では第１
導電型をｎ型、第２導電型をｐ型としている。DETAILED DESCRIPTION OF THE INVENTION The details of the present invention will be described below with reference to the illustrated embodiments. In the following embodiments, the first
The conductivity type is n-type and the second conductivity type is p-type.
【００１７】（第１の実施形態）図１は、本発明の第１
の実施形態に使用した気相成長装置の概略構成を示す図
である。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
It is a figure which shows schematic structure of the vapor phase growth apparatus used for embodiment of this.
【００１８】図中の１１は横型の反応炉であり、この反
応炉１１は、外部に設けた誘導加熱コイル１２によって
内部に配置したグラファイト製サセプタ１３が加熱され
る仕組みになっており、サセプタ１３上に被処理基板１
４をセットする構造になっている。ガスは上流のマニホ
ールド１５より供給され、下流のマニホールド１６から
ドライポンプ１７によって排気されるようになってい
る。Reference numeral 11 in the drawing is a horizontal reaction furnace. This reaction furnace 11 has a mechanism in which a graphite susceptor 13 arranged inside is heated by an induction heating coil 12 provided outside. Substrate 1 to be processed
It has a structure to set 4. The gas is supplied from the upstream manifold 15 and exhausted from the downstream manifold 16 by the dry pump 17.
【００１９】図２は、本発明の第１の実施形態に係わる
ＳｉＣ半導体基板の製造方法を説明するための工程断面
図である。2A to 2D are process sectional views for explaining a method for manufacturing an SiC semiconductor substrate according to the first embodiment of the present invention.
【００２０】まず、被処理基板１４として、直径２イン
チの４Ｈ−ＳｉＣ単結晶基板で、（０００１）Ｓｉ面か
ら［１１−２０］方向へ８°オフカットされたｎ型低抵
抗基板２０を用意した。このｎ+ 型ＳｉＣ基板１４（２
０）を、図１に示す気相成長装置の反応炉１１中に搬入
し、サセプタ１３上の所定の位置にセットした。反応炉
１１をドライポンプ１７で排気して真空度を確認してか
ら１００ｍｂａｒになるまで上流マニホールド１５より
水素ガスを供給し、この圧力を保つように圧力制御をし
ながら誘導加熱コイル１２に高周波電流を流して加熱を
開始した。サセプタ１３の温度が１４００℃を越えたと
ころでプロパンガスを導入し、１５００℃まで温度が上
昇して安定したところでモノシランガスと窒素ガスの供
給を開始して、ＳｉＣの成長を開始した。First, as the substrate 14 to be processed, an n-type low resistance substrate 20 is prepared which is a 4H-SiC single crystal substrate having a diameter of 2 inches and is off-cut by 8 ° in the [11-20] direction from the (0001) Si plane. did. This n + type SiC substrate 14 (2
0) was loaded into the reaction furnace 11 of the vapor phase growth apparatus shown in FIG. 1 and set at a predetermined position on the susceptor 13. After the reactor 11 is evacuated by the dry pump 17 and the degree of vacuum is confirmed, hydrogen gas is supplied from the upstream manifold 15 until the pressure reaches 100 mbar, and the induction heating coil 12 is supplied with high-frequency current while controlling the pressure so as to maintain this pressure. To start heating. When the temperature of the susceptor 13 exceeded 1400 ° C, propane gas was introduced, and when the temperature rose to 1500 ° C and became stable, the supply of monosilane gas and nitrogen gas was started to start the growth of SiC.
【００２１】この成長層は、図２（ａ）に示すように、
ｎ+ 型ＳｉＣ基板２０直上の高抵抗のｎ- 型ＳｉＣ膜
（第１のＳｉＣ膜）２１であり、厚みは８μｍ成長させ
た。そして、モノシランガス，窒素ガス，プロパンガス
の供給を停止して、誘導加熱コイル１２への通電を切
り、反応炉１１はそのまま放冷してから被処理基板１４
を取り出した。This growth layer, as shown in FIG.
It was a high-resistance n − type SiC film (first SiC film) 21 directly on the n + type SiC substrate 20, and was grown to a thickness of 8 μm. Then, the supply of monosilane gas, nitrogen gas, and propane gas is stopped, the induction heating coil 12 is de-energized, the reaction furnace 11 is allowed to cool, and then the substrate to be processed 14 is processed.
Took out.
【００２２】次に、図２（ｂ）に示すように、ｎ- 型Ｓ
ｉＣ膜２１の表面にフォトレジスト２２を塗布した後、
後述するようなパターンを持つマスクを用いてレジスト
２２に該パターンを露光した。続いて、現像処理を行
い、アルゴンガス気流中で２５０℃のオーブンでレジス
トベークを行うことにより、耐熱性レジストパターンを
厚み約２μｍになるように形成した。Next, as shown in FIG. 2B, n - type S
After applying the photoresist 22 on the surface of the iC film 21,
The resist 22 was exposed to the pattern using a mask having a pattern as described below. Subsequently, development processing was performed and resist baking was performed in an oven at 250 ° C. in an argon gas stream to form a heat resistant resist pattern having a thickness of about 2 μm.
【００２３】以上のように耐熱性レジストパターンを形
成した被処理基板１４を再度反応炉１１に入れ、サセプ
タ１３上の所定の位置にセットした。反応炉１１をドラ
イポンプ１７で排気して真空度を確認してから１００ｍ
ｂａｒになるまで上流マニホールド１５より水素ガスを
供給し、この圧力を保つように圧力制御をしながら誘導
加熱コイル１２に高周波電流を流して加熱を開始した。
サセプタ１３の温度が１４００℃を越えたところでプロ
パンガスを導入し、１５００℃まで温度が上昇して安定
したところでモノシランガスとｐ型不純物のＡｌを入れ
るべく有機金属原料であるＴＭＡ（トリメチルアルミニ
ウム）に水素ガスでバブリングしたガスの供給を開始し
た。これにより、レジスト２２をマスクに用いて、フロ
ーティングドーピング層となるＳｉＣの選択成長を行っ
た。The substrate 14 to be processed on which the heat resistant resist pattern was formed as described above was put into the reaction furnace 11 again and set at a predetermined position on the susceptor 13. 100m after evacuating the reaction furnace 11 with the dry pump 17 and confirming the degree of vacuum
Hydrogen gas was supplied from the upstream manifold 15 until reaching bar, and high-frequency current was passed through the induction heating coil 12 while controlling the pressure so as to maintain this pressure, and heating was started.
When the temperature of the susceptor 13 exceeds 1400 ° C, propane gas is introduced, and when the temperature rises to 1500 ° C and becomes stable, hydrogen is added to TMA (trimethylaluminum), which is an organic metal raw material, so that monosilane gas and p-type impurity Al can be added. The gas bubbling was started to be supplied. As a result, the resist 22 was used as a mask to selectively grow the SiC serving as the floating doping layer.
【００２４】この時、ガス供給時間を制御してｐ型Ｓｉ
Ｃ膜（第２のＳｉＣ膜）２３を図２（ｃ）に示すように
１．５μｍ成長させた。この厚さは、フローティングド
ーピング層をイオン注入で形成する場合の最大の厚さ
０．５μｍ程度よりも十分厚いものである。そして、モ
ノシランガス，ＴＭＡ，プロパンガスの供給を停止し
て、誘導加熱コイル１２への通電を切り、反応炉１１は
そのまま放冷してから被処理基板１４を取り出した。At this time, p-type Si is controlled by controlling the gas supply time.
A C film (second SiC film) 23 was grown to a thickness of 1.5 μm as shown in FIG. This thickness is sufficiently thicker than the maximum thickness of about 0.5 μm when the floating doping layer is formed by ion implantation. Then, the supply of monosilane gas, TMA, and propane gas was stopped, the induction heating coil 12 was de-energized, the reaction furnace 11 was allowed to cool, and the substrate 14 to be processed was taken out.
【００２５】次に、この被処理基板１４を酸素プラズマ
アッシャー中に挿入し、レジスト２２を除去した後に、
表面の酸化物層を取り除くために弗化アンモニウム水溶
液で表面処理を行った。水洗して乾燥した後、再度反応
炉１１に入れ、サセプタ１３上の所定の位置にセットし
た。反応炉１１をドライポンプ１７で排気して真空度を
確認してから１００ｍｂａｒになるまで上流マニホール
ド１５より水素ガスを供給し、この圧力を保つように圧
力制御をしながら誘導加熱コイル１２に高周波電流を流
して加熱を開始した。サセプタ１３の温度が１４００℃
を越えたところでプロパンガスを導入し、１５００℃ま
で温度が上昇して安定したところでモノシランガスと窒
素ガスの供給を開始して、ＳｉＣの成長を開始した。Next, after the substrate 14 to be processed is inserted into an oxygen plasma asher and the resist 22 is removed,
Surface treatment was performed with an aqueous solution of ammonium fluoride in order to remove the oxide layer on the surface. After being washed with water and dried, it was put into the reaction furnace 11 again and set at a predetermined position on the susceptor 13. After the reactor 11 is evacuated by the dry pump 17 and the degree of vacuum is confirmed, hydrogen gas is supplied from the upstream manifold 15 until the pressure reaches 100 mbar, and the induction heating coil 12 is supplied with high-frequency current while controlling the pressure so as to maintain this pressure. To start heating. Temperature of susceptor 13 is 1400 ℃
Propane gas was introduced where the temperature exceeded 1500 ° C., and when the temperature rose to 1500 ° C. and became stable, the supply of monosilane gas and nitrogen gas was started to start the growth of SiC.
【００２６】この成長層２４は高抵抗のｎ- 型ＳｉＣ膜
（第３のＳｉＣ膜）であり、図２（ｄ）に示すように、
先に選択成長したｐ型ＳｉＣ膜２３を埋め込むように成
長させ、ｐ型ＳｉＣ膜２３の頂上から２．５μｍになる
ようにガス供給時間を調整することによって成長させ
た。そして、モノシランガス，窒素ガス，プロパンガス
の供給を停止して、誘導加熱コイル１２への通電を切
り、反応炉１１はそのまま放冷してから被処理基板１４
を取り出した。The growth layer 24 is a high-resistance n -- type SiC film (third SiC film), and as shown in FIG.
The selective growth of the p-type SiC film 23 was performed so as to be buried, and the p-type SiC film 23 was grown by adjusting the gas supply time to 2.5 μm from the top. Then, the supply of monosilane gas, nitrogen gas, and propane gas is stopped, the induction heating coil 12 is de-energized, the reaction furnace 11 is allowed to cool, and then the substrate to be processed 14 is processed.
Took out.
【００２７】次に、これまで述べた図２（ｂ）から
（ｄ）までに示した工程を更に２回繰り返すことによっ
て、図２（ｅ）に示すように、フローティングドーピン
グ層が３層形成された積層構造を形成した。Next, by repeating the above-described steps shown in FIGS. 2B to 2D twice more, three floating doping layers are formed as shown in FIG. 2E. Formed a laminated structure.
【００２８】このようにして作製したＳｉＣ半導体基板
の断面を走査型電子顕微鏡で観察をしたところ、ｐ型の
フローティングドーピング層のコントラストが濃く見え
た。また、周辺のｎ型部分との界面が明瞭であり、添加
不純物の拡散などによる界面のだれが起こっていないこ
とが確認できた。これは、フローティングドーピング層
となるｐ型ＳｉＣ膜２３をイオン注入ではなく選択成長
で形成し、該膜２３を比較的厚く形成しても良質な結晶
性が得られるためと考えられる。従って、このＳｉＣ半
導体基板を用いてＭＯＳＦＥＴやＩＧＢＴ等のＳｉＣ半
導体装置を作成することにより、安定した構造を再現性
良く実現できると期待される。When the cross section of the SiC semiconductor substrate thus manufactured was observed with a scanning electron microscope, the contrast of the p-type floating doping layer appeared to be high. Further, it was confirmed that the interface with the peripheral n-type portion was clear, and no sagging of the interface due to diffusion of added impurities occurred. This is considered to be because even if the p-type SiC film 23 to be the floating doping layer is formed by selective growth instead of ion implantation and the film 23 is formed relatively thick, good crystallinity can be obtained. Therefore, it is expected that a stable structure can be realized with good reproducibility by producing an SiC semiconductor device such as MOSFET or IGBT using this SiC semiconductor substrate.
【００２９】ちなみに、以上のように作製されたＳｉＣ
半導体基板を用いてＭＯＳＦＥＴを作製したところ、耐
圧１８００Ｖの場合には、理論限界に対してほぼ半分の
オン抵抗を実現できた。耐圧３６００Ｖの場合には、理
論限界の数分の一までオン抵抗を低減することが可能で
あることが分かった。Incidentally, the SiC produced as described above
When a MOSFET was manufactured using a semiconductor substrate, when the withstand voltage was 1800 V, an on-resistance that was almost half the theoretical limit could be realized. It has been found that when the withstand voltage is 3600 V, the on-resistance can be reduced to a fraction of the theoretical limit.
【００３０】なお、フローティングドーピング層として
のｐ型ＳｉＣ膜２３を選択成長させるためにレジスト２
２に形成するパターンには、ｐ型ＳｉＣ膜２３に必要な
パターンから次のような制約がある。The resist 2 is used to selectively grow the p-type SiC film 23 as a floating doping layer.
The pattern formed in 2 has the following restrictions from the pattern required for the p-type SiC film 23.
【００３１】基板をチップ上に切断することによって素
子化を行う際に切断面に現れたｐ型ＳｉＣ膜２３は、切
断面において電流リークの原因となる不具合がある。し
かしながら、切断面に現れないで、その全体がｎ- 型Ｓ
ｉＣ膜２４で囲まれているｐ型ＳｉＣ膜２３が半導体素
子動作上大多数であって、切断面に現れたｐ型ＳｉＣ膜
２３の数が無視できる程度であればよい。従って、ｐ型
ＳｉＣ膜２３が存在する面内で、そのパターンが周期的
に途切れているような構造を採用することにより、本発
明の効果を最大に発揮させることができる。The p-type SiC film 23 that appears on the cut surface when the device is formed by cutting the substrate on the chip has a defect that causes a current leak at the cut surface. However, it does not appear on the cut surface and the whole is n − type S
It suffices that the p-type SiC film 23 surrounded by the iC film 24 is the majority in the operation of the semiconductor device and the number of p-type SiC films 23 appearing on the cut surface is negligible. Therefore, the effect of the present invention can be maximized by adopting a structure in which the pattern is periodically interrupted in the plane where the p-type SiC film 23 is present.
【００３２】本実施形態では、マスクのパターンとし
て、図３（ａ）に示すようなハニカム構造、（ｂ）に示
すようなストライプ構造、（ｃ）に示すような井型構
造、（ｄ）に示すような水玉構造のそれぞれのパターン
を採用して、マスク開口部の幅は２μｍとした。どのパ
ターンも周期的に切断されており、特にチップサイズが
３００μｍ□以上の時には、その上に作成される半導体
装置の電気特性において電流リークは問題視される程度
以下に十分抑えられていることが確認された。図３
（ｃ）（ｄ）においては、十字，水玉は隣り合う列で半
周期ずれた配置にしてもよい。また、切断面にｎ+ 型層
を形成すれば、空乏層の広がりを完全に止めることがで
きるので、確実に電流リークを抑えることができる。In this embodiment, the mask pattern has a honeycomb structure as shown in FIG. 3A, a stripe structure as shown in FIG. 3B, a well structure as shown in FIG. Each pattern of the polka dot structure as shown is adopted, and the width of the mask opening is set to 2 μm. All the patterns are periodically cut, and particularly when the chip size is 300 μm or more, the current leakage is sufficiently suppressed to a level that is not a problem in the electrical characteristics of the semiconductor device formed thereon. confirmed. Figure 3
In (c) and (d), the crosses and polka dots may be arranged so as to be shifted by a half cycle between adjacent rows. Further, by forming the n + -type layer on the cut surface, it is possible to completely prevent the depletion layer from spreading, so that the current leakage can be surely suppressed.
【００３３】（第２の実施形態）図４は、本発明の第２
の実施形態に係わるＳｉＣ半導体装置の素子構造を示す
断面図である。(Second Embodiment) FIG. 4 shows a second embodiment of the present invention.
3 is a cross-sectional view showing the element structure of the SiC semiconductor device according to the embodiment of FIG.
【００３４】本実施形態は、第１の実施形態で作成した
ＳｉＣ半導体基板を用いて高耐圧のＭＯＳＦＥＴを作製
したものである。ｎ+ 型ＳｉＣ基板２０上のｎ- 型Ｓｉ
Ｃ膜２１と３つのｎ- 型ＳｉＣ膜２４はｎ型ベース層と
なる。最上層のｎ- 型ＳｉＣ膜２４の表面には複数のｐ
型ベース層４１が選択的にイオン注入によって形成され
ており、各ｐ型ベース層４１の表面にはｎ型ソース層４
２が選択的に形成されている。In this embodiment, a high breakdown voltage MOSFET is manufactured using the SiC semiconductor substrate manufactured in the first embodiment. n − type Si on n + type SiC substrate 20
The C film 21 and the three n − -type SiC films 24 become an n-type base layer. A plurality of p layers are formed on the surface of the uppermost n − -type SiC film 24.
The type base layer 41 is selectively formed by ion implantation, and the n-type source layer 4 is formed on the surface of each p-type base layer 41.
2 is selectively formed.
【００３５】ｎ型ソース層４２とｎ型ＳｉＣ膜２４の間
のｐ型ベース層４１の表面上、及びｎ- 型ベース層２４
の最表面上には、Ｓｉ酸化膜４３を介してゲート電極４
４が形成されている。また、ゲート電極４４を挟むよう
に、ｐ型ベース層４１及びｎ型ソース層４２にコンタク
トするようにソース電極４５が形成されている。また、
ｎ+ 型ＳｉＣ基板２０の裏面側にはドレイン電極４６が
形成されている。On the surface of the p-type base layer 41 between the n-type source layer 42 and the n-type SiC film 24, and the n -- type base layer 24.
On the outermost surface of the gate electrode 4 via the Si oxide film 43.
4 are formed. A source electrode 45 is formed so as to contact the p-type base layer 41 and the n-type source layer 42 with the gate electrode 44 interposed therebetween. Also,
A drain electrode 46 is formed on the back surface side of the n + type SiC substrate 20.
【００３６】このような構成であれば、２１，２４の各
々のｎ- 型ベース層がそれぞれ２００Ｖの耐圧を持つと
すれば、ＭＯＳＦＥＴの耐圧は８００Ｖとなる。単に膜
厚を厚くしただけでは、この耐圧を得ることは難しい。
さらに、特開平９−１９１１０９号公報と同様にＳｕｐ
ｅｒＦＥＴ構造を実現することができ、高耐圧でありな
がらオン抵抗を低くすることができる。そしてこの場
合、ＳｉＣ半導体基板におけるｐ型ＳｉＣ膜２３がイオ
ン注入ではなくエピタキシャルによって形成されたもの
であることから、ＳｕｐｅｒＦＥＴ構造を安定して再現
性良く実現することができ、製造コストの低減に寄与す
ることも可能となる。With such a structure, assuming that each of the n − type base layers 21 and 24 has a withstand voltage of 200V, the withstand voltage of the MOSFET is 800V. It is difficult to obtain this breakdown voltage simply by increasing the film thickness.
Further, as in Japanese Patent Laid-Open No. 9-191109, Sup
The erFET structure can be realized, and the on-resistance can be reduced while having a high breakdown voltage. In this case, since the p-type SiC film 23 on the SiC semiconductor substrate is formed not by ion implantation but by epitaxial growth, the SuperFET structure can be stably realized with good reproducibility, which contributes to reduction in manufacturing cost. It is also possible to do.
【００３７】（第３の実施形態）図５は、本発明の第３
の実施形態に係わるＳｉＣ半導体装置の素子構造を示す
断面図である。これは、ＳｉＣを主体としたダイオード
の場合であり、特に素子のターミネーション領域を示し
ている。(Third Embodiment) FIG. 5 shows a third embodiment of the present invention.
3 is a cross-sectional view showing the element structure of the SiC semiconductor device according to the embodiment of FIG. This is the case of a diode mainly composed of SiC, and particularly shows the termination region of the element.
【００３８】第１の実施形態で作成したＳｉＣ半導体基
板を用いた。このＳｉＣ半導体基板の最上層のｎ- 型Ｓ
ｉＣ膜２４の表面には、ｐ型層５１とｎ型層５２が離間
してイオン注入により形成されている。最上層のｎ- 型
ＳｉＣ膜２４及びｐ型層５１，ｎ型層５２の表面上には
絶縁層５４が形成されており、この絶縁層５４の下部の
ｎ- 型ＳｉＣ膜２４の表面には高抵抗領域５３が形成さ
れている。そして、ｐ型層５１にはアノード電極５５が
設けられ、ｎ型ＳｉＣ基板２０の裏面にはカソード電極
５６が設けられている。The SiC semiconductor substrate prepared in the first embodiment was used. The n - type S of the uppermost layer of this SiC semiconductor substrate
On the surface of the iC film 24, a p-type layer 51 and an n-type layer 52 are formed separately by ion implantation. An insulating layer 54 is formed on the surfaces of the uppermost n − -type SiC film 24, p-type layer 51, and n-type layer 52, and on the surface of the n − -type SiC film 24 below the insulating layer 54. The high resistance region 53 is formed. An anode electrode 55 is provided on the p-type layer 51, and a cathode electrode 56 is provided on the back surface of the n-type SiC substrate 20.
【００３９】このような構成であれば、特開平１１−３
３０４９６号公報と同様に、ｐ型層５１からｎ型層５２
に至る絶縁膜５４直下の基板表面とｐ型ＳｉＣ膜２３の
間のｎ型領域２４に高抵抗領域５３を設けることによ
り、ＳｉＣ内部でブレークダウンを生じさせることがで
き、高い耐圧が得られた。そしてこの場合、ＳｉＣ半導
体基板におけるｐ型ＳｉＣ膜２３がイオン注入ではなく
エピタキシャルによって形成されたものであることか
ら、第２の実施形態と同様にデバイス構造を安定して再
現性良く実現することができ、製造コストの低減に寄与
することも可能となる。With such a configuration, Japanese Patent Laid-Open No. 11-3
No. 30496, the p-type layer 51 to the n-type layer 52
By providing the high-resistance region 53 in the n-type region 24 between the substrate surface immediately below the insulating film 54 and the p-type SiC film 23, a breakdown can be generated inside the SiC, and a high breakdown voltage was obtained. . In this case, since the p-type SiC film 23 on the SiC semiconductor substrate is formed not by ion implantation but by epitaxial growth, it is possible to realize a stable and reproducible device structure as in the second embodiment. It is also possible to contribute to the reduction of manufacturing cost.
【００４０】（変形例）なお、本発明は上述した各実施
形態に限定されるものではない。実施形態では第１導電
型をｎ型、第２導電型をｐ型としたが、第１導電型がｐ
型、第２導電型をｎ型とした場合にも同様の効果を得る
ことができる。また、本発明の基板を用いて作製した半
導体装置はＭＯＳＦＥＴを例に取って説明したが、ショ
ットキーバリアダイオードやＩＧＢＴ等、他の半導体装
置を形成する場合にも適応でき、同様の効果が得られ
る。ＩＧＢＴに適用する場合の例として、前記図４に示
す構成において、ＳｉＣ基板をｐ型にすればよい。(Modification) The present invention is not limited to the above embodiments. In the embodiment, the first conductivity type is n-type and the second conductivity type is p-type, but the first conductivity type is p-type.
Similar effects can be obtained when the type and the second conductivity type are n-type. Further, although the semiconductor device manufactured using the substrate of the present invention has been described by taking the MOSFET as an example, it can be applied to the case of forming another semiconductor device such as a Schottky barrier diode or an IGBT, and similar effects can be obtained. To be As an example of application to an IGBT, the p-type SiC substrate may be used in the structure shown in FIG.
【００４１】また、ＳｉＣの成長に使用する気相成長装
置の構成は前記図１に何ら限定されるものではなく、仕
様に応じて適宜変更可能である。さらに、フローティン
グドーピング層として機能する第２導電型のＳｉＣ膜の
厚みや積層数も、仕様に応じて適宜変更可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。Further, the structure of the vapor phase growth apparatus used for growing SiC is not limited to that shown in FIG. 1 and can be appropriately changed according to the specifications. Further, the thickness and the number of layers of the second conductivity type SiC film functioning as the floating doping layer can be appropriately changed according to the specifications. In addition, various modifications can be made without departing from the scope of the present invention.
【００４２】[0042]
【発明の効果】以上詳述したように本発明によれば、第
１導電型の第１のＳｉＣ膜上に第２導電型の第２のＳｉ
Ｃ膜をエピタキシャル成長により選択的に形成すること
によって、導電型の異なる境界での界面のだれなどが無
く、安定した構造を実現することができる。従って、Ｓ
ｉＣの物性的な利点を最大に生かすことが可能な半導体
装置を再現性良く、歩留まり高く製造することができるAs described above in detail, according to the present invention, the second conductivity type second Si film is formed on the first conductivity type first SiC film.
By selectively forming the C film by epitaxial growth, it is possible to realize a stable structure without sagging of interfaces at boundaries of different conductivity types. Therefore, S
A semiconductor device capable of maximizing the physical properties of iC can be manufactured with high reproducibility and high yield.
【図１】第１の実施形態に使用した気相成長装置の概略
構成を示す図。FIG. 1 is a diagram showing a schematic configuration of a vapor phase growth apparatus used in a first embodiment.
【図２】第１の実施形態に係わるＳｉＣ半導体基板の製
造工程を示す断面図。FIG. 2 is a cross-sectional view showing a manufacturing process of the SiC semiconductor substrate according to the first embodiment.
【図３】マスクのパターン配置例を示す図。FIG. 3 is a diagram showing an example of a mask pattern arrangement.
【図４】第２の実施形態に係わるＳｉＣ半導体装置の素
子構造を示す断面図。FIG. 4 is a sectional view showing an element structure of a SiC semiconductor device according to a second embodiment.
【図５】第３の実施形態に係わるＳｉＣ半導体装置の素
子構造を示す断面図。FIG. 5 is a sectional view showing an element structure of a SiC semiconductor device according to a third embodiment.
１１…反応炉 １２…誘導加熱コイル １３…サセプタ １４…被処理基板 １５…上流マニホールド １６…下流マニホールド １７…ドライポンプ ２０…ｎ+ 型ＳｉＣ基板 ２１…ｎ- 型ＳｉＣ膜（第１のＳｉＣ膜） ２２…耐熱性レジスト ２３…ｐ型ＳｉＣ膜（第２のＳｉＣ膜） ２４…ｎ- 型ＳｉＣ膜（第３のＳｉＣ膜） ４１…ｐ型ベース層 ４２…ｎ型ソース層 ４３…Ｓｉ酸化膜 ４４…ゲート電極 ４５…ソース電極 ４６…ドレイン電極 ５１…ｐ型層 ５２…ｎ型層 ５３…高抵抗領域 ５４…絶縁層 ５５…アノード電極 ５６…カソード電極DESCRIPTION OF SYMBOLS 11 ... Reactor 12 ... Induction heating coil 13 ... Susceptor 14 ... Substrate 15 ... Upstream manifold 16 ... Downstream manifold 17 ... Dry pump 20 ... N + type SiC substrate 21 ... N -- type SiC film (first SiC film) 22 ... Heat-resistant resist 23 ... p-type SiC film (second SiC film) 24 ... n - type SiC film (third SiC film) 41 ... p-type base layer 42 ... n-type source layer 43 ... Si oxide film 44 ... gate electrode 45 ... source electrode 46 ... drain electrode 51 ... p type layer 52 ... n type layer 53 ... high resistance region 54 ... insulating layer 55 ... anode electrode 56 ... cathode electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/161 Ｈ０１Ｌ 29/91 Ｆ 29/78 ６５２ 29/163 29/48 Ｄ 29/872 29/78 ６５８Ｅ (72)発明者 大村 一郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 齋藤 渉 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 山口 正一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 大橋 弘通 神奈川県川崎市幸区小向東芝町１番地 東 芝リサーチコンサルティング株式会社内 Ｆターム(参考） 4K030 AA06 AA09 AA18 BA37 BB12 CA04 CA05 CA12 4M104 AA03 CC01 CC03 CC05 EE03 EE16 GG02 GG03 GG09 GG18 HH20 5F045 AA06 AB06 AC01 AC15 AD18 AE19 AF02 AF13 BB12 BB16 DA52 DB02 EK02 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 29/161 H01L 29/91 F 29/78 652 29/163 29/48 D 29/872 29/78 658E (72) Inventor Ichiro Omura 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Stock company in Toshiba Microelectronics Center (72) Inventor Wataru Saito 1 Komu-Toshiba, Ko-ku, Kawasaki-shi, Kanagawa Stock company Toshiba Microelectronics Center (72) Inventor Shoichi Yamaguchi 1 Komukai-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Toshiba Microelectronics Center (72) Inventor Hiromichi Ohashi Komukai, Kawasaki-shi, Kanagawa Toshiba Town No. 1 F-term in Toshiba Research Consulting Co., Ltd. (reference) 4K030 AA06 AA09 AA18 BA37 BB12 CA04 CA05 CA12 4M104 AA03 CC01 CC03 CC05 EE03 EE16 GG02 GG03 GG09 GG18 HH20 5F045 AA06 AB06 AC01 AC15 AD18 AE19 AF02 AF13 BB12 BB16 DA52 DB02 EK02
Claims (7)
と、この基板上に形成された第１導電型の第１のＳｉＣ
膜と、この第１のＳｉＣ膜上に選択的に形成された第２
導電型の第２のＳｉＣ膜と、第１及び第２のＳｉＣ膜上
に形成されて表面平坦化された第１導電型の第３のＳｉ
Ｃ膜とを具備してなることを特徴とするＳｉＣ半導体基
板。1. A first-conductivity-type or second-conductivity-type SiC substrate and a first-conductivity-type first SiC formed on the substrate.
A film and a second selectively formed on the first SiC film.
A conductive second SiC film and a first conductive third Si formed on the first and second SiC films and having a planarized surface.
A SiC semiconductor substrate comprising a C film.
基板上に形成された第１導電型で高抵抗の第１のＳｉＣ
膜と、この第１のＳｉＣ膜上に選択的に形成された第２
導電型の第２のＳｉＣ膜と、第１及び第２のＳｉＣ膜上
に形成されて表面平坦化された第１導電型で高抵抗の第
３のＳｉＣ膜とを具備してなることを特徴とするＳｉＣ
半導体基板。2. A first-conductivity-type low-resistance SiC substrate and a first-conductivity-type high-resistance SiC substrate formed on the substrate.
A film and a second selectively formed on the first SiC film.
A second SiC film of conductivity type; and a third SiC film of the first conductivity type and high resistance, which is formed on the first and second SiC films and whose surface is flattened. SiC
Semiconductor substrate.
周期的に分離されていることを特徴とする請求項１又は
２記載のＳｉＣ半導体基板。3. The SiC semiconductor substrate according to claim 1, wherein the second SiC film is periodically separated in a plane where the second SiC film exists.
位とし、これを複数層積層してなることを特徴とする請
求項１〜３のいずれかに記載のＳｉＣ半導体基板。4. The SiC semiconductor substrate according to claim 1, wherein a layer composed of the second and third SiC films is set as one unit and a plurality of layers are laminated.
第１導電型で高抵抗の第１のＳｉＣ膜をエピタキシャル
成長する工程と、第１のＳｉＣ膜上に複数の開口部を有
するマスクを形成する工程と、前記マスクの開口部に露
出した第１のＳｉＣ膜上に第２導電型の第２のＳｉＣ膜
をエピタキシャル成長する工程と、前記マスクを除去し
た後に、第１及び第２のＳｉＣ膜上に第１導電型で高抵
抗の第３のＳｉＣ膜をエピタキシャル成長する工程とを
含むことを特徴とするＳｉＣ半導体基板の製造方法。5. A first-conductivity-type low-resistance SiC substrate,
A step of epitaxially growing a first SiC film of a first conductivity type and a high resistance; a step of forming a mask having a plurality of openings on the first SiC film; and a step of exposing a first opening exposed in the mask. A step of epitaxially growing a second SiC film of the second conductivity type on the SiC film; and a third SiC film of the first conductivity type and high resistance on the first and second SiC films after removing the mask. And a step of epitaxially growing the SiC semiconductor substrate.
の厚みと同じか、又はそれより薄く形成されることを特
徴とする請求項５記載のＳｉＣ半導体基板の製造方法。6. The method of manufacturing an SiC semiconductor substrate according to claim 5, wherein the second SiC film is formed to have a thickness equal to or smaller than that of the mask.
導体基板と、このＳｉＣ半導体基板の最上層の第３のＳ
ｉＣ膜に設けられたデバイス形成のためのイオン注入層
と、第３のＳｉＣ膜側に部分的に設けられた第１の電極
と、前記ＳｉＣ基板の裏面側に設けられた第２の電極と
を具備し、 前記各ＳｉＣ膜の積層方向に電流経路を形成してなるこ
とを特徴とするＳｉＣ半導体装置。7. The SiC semiconductor substrate according to claim 1, and the third S of the uppermost layer of the SiC semiconductor substrate.
An ion implantation layer provided on the iC film for device formation, a first electrode partially provided on the third SiC film side, and a second electrode provided on the back surface side of the SiC substrate. And a current path is formed in a stacking direction of the respective SiC films.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295028A JP2003101035A (en) | 2001-09-26 | 2001-09-26 | SiC SEMICONDUCTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND SiC SEMICONDUCTOR DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295028A JP2003101035A (en) | 2001-09-26 | 2001-09-26 | SiC SEMICONDUCTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND SiC SEMICONDUCTOR DEVICE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101035A true JP2003101035A (en) | 2003-04-04 |
Family
ID=19116531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001295028A Pending JP2003101035A (en) | 2001-09-26 | 2001-09-26 | SiC SEMICONDUCTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND SiC SEMICONDUCTOR DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003101035A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115460A (en) * | 2001-10-04 | 2003-04-18 | Denso Corp | Method for fabricating silicon carbide semiconductor device |
| KR100746333B1 (en) | 2005-08-10 | 2007-08-03 | 한국광기술원 | Nitride based Light Emitting Diode with Patterned Silicon Carbide on Silicon Substrate and Fabrication Method thereof |
| WO2010100950A1 (en) * | 2009-03-05 | 2010-09-10 | 国立大学法人大阪大学 | Method for manufacturing semiconductor thin film using substrate irradiated with focused beam, apparatus for manufacturing semiconductor thin film, method for selectively growing semiconductor thin film, and semiconductor element |
| JP2023508761A (en) * | 2020-03-17 | 2023-03-03 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | A semiconductor device that gradually injects charge carriers for slower reverse recovery |
-
2001
- 2001-09-26 JP JP2001295028A patent/JP2003101035A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115460A (en) * | 2001-10-04 | 2003-04-18 | Denso Corp | Method for fabricating silicon carbide semiconductor device |
| KR100746333B1 (en) | 2005-08-10 | 2007-08-03 | 한국광기술원 | Nitride based Light Emitting Diode with Patterned Silicon Carbide on Silicon Substrate and Fabrication Method thereof |
| WO2010100950A1 (en) * | 2009-03-05 | 2010-09-10 | 国立大学法人大阪大学 | Method for manufacturing semiconductor thin film using substrate irradiated with focused beam, apparatus for manufacturing semiconductor thin film, method for selectively growing semiconductor thin film, and semiconductor element |
| JP5424363B2 (en) * | 2009-03-05 | 2014-02-26 | 国立大学法人大阪大学 | Semiconductor thin film manufacturing method using focused irradiation substrate, semiconductor thin film manufacturing apparatus, and semiconductor thin film selective growth method |
| US8673748B2 (en) | 2009-03-05 | 2014-03-18 | Osaka University | Method for fabricating semiconductor thin film using substrate irradiated with focused light, apparatus for fabricating semiconductor thin film using substrate irradiated with focused light, method for selectively growing semiconductor thin film using substrate irradiated with focused light, and semiconductor element using substrate irradiated with focused light |
| JP2023508761A (en) * | 2020-03-17 | 2023-03-03 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | A semiconductor device that gradually injects charge carriers for slower reverse recovery |
| JP7266761B2 (en) | 2020-03-17 | 2023-04-28 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | A semiconductor device that gradually injects charge carriers for slower reverse recovery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8697555B2 (en) | Method of producing semiconductor device and semiconductor device | |
| JP4463448B2 (en) | SiC substrate and method of manufacturing SiC semiconductor device | |
| US7569496B2 (en) | Method for manufacturing SiC semiconductor device | |
| US8916881B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP6222771B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2002314099A (en) | Schottky diode and its manufacturing method | |
| JP2002329670A (en) | Semiconductor device and its manufacturing method | |
| JP2005303010A (en) | Silicon carbide element and its manufacturing method | |
| JP2011114028A (en) | SiC SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING THE SAME | |
| JP5236281B2 (en) | Manufacturing method of vertical MOSFET | |
| CN109860273B (en) | MPS diode device and preparation method thereof | |
| US20210066081A1 (en) | Methods and apparatuses related to shaping wafers fabricated by ion implantation | |
| JP2015216182A (en) | Semiconductor device, and method for manufacturing the same | |
| JP4842527B2 (en) | Manufacturing method of semiconductor device | |
| JP2010034481A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| WO2008053628A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2019534553A (en) | Method for manufacturing insulating layer on silicon carbide and semiconductor device | |
| CN109888024B (en) | MPS diode device and preparation method thereof | |
| WO2015033740A1 (en) | Silicon carbide semiconductor element and method for manufacturing silicon carbide semiconductor element | |
| CN111129163A (en) | Schottky diode and preparation method thereof | |
| JP4532853B2 (en) | Semiconductor device | |
| JP2003101035A (en) | SiC SEMICONDUCTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND SiC SEMICONDUCTOR DEVICE | |
| JP3635956B2 (en) | Method for manufacturing silicon carbide Schottky barrier diode | |
| JP2004039946A (en) | Manufacturing method of semiconductor device | |
| CN209766431U (en) | MPS diode device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040618 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051206 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20060404 Free format text: JAPANESE INTERMEDIATE CODE: A02 |