JP2003079175A - Motor rotation control means and imaging equipment provided with motor rotation control means - Google Patents
Motor rotation control means and imaging equipment provided with motor rotation control meansInfo
- Publication number
- JP2003079175A JP2003079175A JP2001267343A JP2001267343A JP2003079175A JP 2003079175 A JP2003079175 A JP 2003079175A JP 2001267343 A JP2001267343 A JP 2001267343A JP 2001267343 A JP2001267343 A JP 2001267343A JP 2003079175 A JP2003079175 A JP 2003079175A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- digital
- speed
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Optical Scanning Systems (AREA)
- Electrophotography Configuration And Component (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、速度および位相角
をある程度の精度で制御された状態で用いられるモータ
回転制御手段、およびモータ回転制御手段を備えた画像
形成装置に関するものであって、特に、画像信号によっ
て変調されたレーザービームで感光体上を走査して画像
を形成するカラーレーザービームプリンタのモータの等
速回転および位相ロック制御を改善するためのモータ回
転制御手段、およびモータ回転制御手段を備えた画像形
成装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor rotation control means used in a state in which a speed and a phase angle are controlled with a certain degree of accuracy, and an image forming apparatus equipped with the motor rotation control means. A motor rotation control means for improving constant-speed rotation and phase lock control of a motor of a color laser beam printer that scans a photoconductor with a laser beam modulated by an image signal to form an image, and a motor rotation control means The present invention relates to an image forming apparatus including.
【０００２】[0002]
【従来の技術】一般に、レーザービームプリンタを構成
するモータは、その回転速度の精密な制御を要求され
る。2. Description of the Related Art In general, a motor constituting a laser beam printer is required to precisely control its rotation speed.
【０００３】特にカラーレーザービームプリンタを構成
するモータでは、その回転速度は、速度のレベルでだけ
でなく、位相のレベルでの制御が要求される。Particularly, in the motor constituting the color laser beam printer, the rotation speed thereof is required to be controlled not only at the speed level but also at the phase level.
【０００４】これは、カラーレーザープリンタにおいて
は、指定した位置に画像を精密に重ねて画像形成をする
ため、書込動作に関する位置精度が重要となるからであ
る。This is because, in the color laser printer, since the image is formed by precisely superimposing the image on the designated position, the positional accuracy regarding the writing operation is important.
【０００５】また、印刷精度を高く保つには、感光体な
どの画像形成機構や紙搬送機構等の動作と、スキャナモ
ータ回転を同期させることも必要になるからである。Further, in order to keep the printing accuracy high, it is necessary to synchronize the operation of the image forming mechanism such as the photoconductor or the paper conveying mechanism with the rotation of the scanner motor.
【０００６】図５は、従来のレーザービームプリンタの
要部構成を示す斜視図である。FIG. 5 is a perspective view showing the structure of the main part of a conventional laser beam printer.
【０００７】１０１は画像信号（ＶＤＯ信号）、１０２
は、レーザービームの発光源であるレーザーユニット、
１０３は、レーザーユニット１０２によりオン／オフ変
調されたレーザービーム、１０４は、モータ駆動回路
（スキャナモータユニット）、１０５は回転多面鏡（ポ
リゴンミラー）、１０６は結像レンズ、１０７は、ポリ
ゴンミラー１０５によって偏向されたレーザービーム、
１０８は感光ドラム、１０９は、光電変換手段である光
電変換素子（ＢＤセンサ）、１１０は、束線を通るパル
ス信号であるＢＤ信号（モータ同期信号）、１１１は制
御回路、１１２は記録紙である。Reference numeral 101 is an image signal (VDO signal), and 102.
Is a laser unit that is a light source of a laser beam,
Reference numeral 103 is a laser beam on / off-modulated by the laser unit 102, 104 is a motor drive circuit (scanner motor unit), 105 is a rotary polygon mirror (polygon mirror), 106 is an imaging lens, and 107 is a polygon mirror 105. Laser beam, deflected by
Reference numeral 108 is a photosensitive drum, 109 is a photoelectric conversion element (BD sensor) that is a photoelectric conversion unit, 110 is a BD signal (motor synchronization signal) that is a pulse signal that passes through a bundle, 111 is a control circuit, and 112 is recording paper. is there.
【０００８】ここで、画像信号１０１は、レーザーユニ
ット１０２に入力され、このレーザーユニット１０２に
よりオン／オフ変調されたレーザービーム１０３が得ら
れる。Here, the image signal 101 is input to a laser unit 102, and a laser beam 103 on / off modulated by the laser unit 102 is obtained.
【０００９】そして、スキャナモータユニット１０４
は、回転多面鏡（ポリゴンミラー）１０５を定常回転さ
せ、前記レーザーユニット１０２によりオン／オフ変調
されたレーザービーム１０３は、このポリゴンミラー１
０５によって偏向され、ポリゴンミラー１０５によって
偏向されたレーザービーム１０７となる。Then, the scanner motor unit 104
Causes the rotary polygon mirror (polygon mirror) 105 to steadily rotate, and the laser beam 103 on / off modulated by the laser unit 102 is generated by the polygon mirror 1
The laser beam 107 is deflected by 05 and deflected by the polygon mirror 105.
【００１０】ポリゴンミラー１０５によって偏向された
レーザービーム１０７は、結像レンズ１０６によって、
被走査面である感光ドラム１０８上に焦点を結ぶ。The laser beam 107 deflected by the polygon mirror 105 is moved by the imaging lens 106.
The light is focused on the photosensitive drum 108 that is the surface to be scanned.
【００１１】したがって、ポリゴンミラー１０５によっ
て偏向されたレーザービーム１０７は、ポリゴンミラー
１０５の回転に伴って、感光ドラム１０８上を水平走査
（主走査方向の走査）して潜像を形成する。Therefore, the laser beam 107 deflected by the polygon mirror 105 horizontally scans (scans in the main scanning direction) on the photosensitive drum 108 as the polygon mirror 105 rotates to form a latent image.
【００１２】また、光電変換素子１０９は、水平走査さ
れたレーザービーム１０７の照射を受けると、水平同期
信号であるモータ同期信号（以下、ＢＤ信号と記す）１
１０を生成する。When the photoelectric conversion element 109 is irradiated with the horizontally scanned laser beam 107, a motor synchronizing signal (hereinafter referred to as a BD signal) 1 which is a horizontal synchronizing signal.
Generate 10.
【００１３】このＢＤ信号１１０は、束線を通って制御
回路１１１へ導かれる。The BD signal 110 is guided to the control circuit 111 through a bundle.
【００１４】また、変調されたレーザービーム１０７に
より感光ドラム１０８に形成される潜像は、現像器（図
示せず）により可視化されトナー像となり、記録紙１１
２に転写される。The latent image formed on the photosensitive drum 108 by the modulated laser beam 107 is visualized by a developing device (not shown) into a toner image, and the recording paper 11
Transferred to 2.
【００１５】次に、従来のモータ回転制御手段、すなわ
ちスキャナモータユニット１０４およびその制御回路１
１１について説明する。Next, conventional motor rotation control means, that is, the scanner motor unit 104 and its control circuit 1
11 will be described.
【００１６】モータ回転制御手段には多種多様の方式が
あり、その用途に応じて最適な方式が採用されている。There are various types of motor rotation control means, and the most suitable method is adopted according to the application.
【００１７】中でも、特開平０９−１８３２５１号公報
の「画像形成装置及び画像形成方法」に示されている、
加速信号と減速信号のみで制御できる、ノイズに強くか
つ低価格な制御インターフェイスを実現できるモータ回
転制御手段がある。Among them, it is disclosed in "Image forming apparatus and image forming method" of Japanese Patent Application Laid-Open No. 09-183251.
There is a motor rotation control means that can realize a noise-resistant and low-priced control interface that can be controlled only by acceleration signals and deceleration signals.
【００１８】以下に、この方式を用いたモータ回転制御
手段について説明する。The motor rotation control means using this method will be described below.
【００１９】図６は、このモータ回転制御手段の全体構
成図である。FIG. 6 is an overall configuration diagram of the motor rotation control means.
【００２０】１２３は、加速信号である／ＡＣＣ信号
（「／」は負論理を表す、以下同じ）、１２４は、減速
信号である／ＤＥＣ信号、１３９Ｂは速度目標値信号、
１４０、１４１は定電流回路、１４２、１４３はスイッ
チング素子、１４４はアンプ、１４５はコンデンサ、１
４６は相励磁信号発生部および駆動部、１４７はスキャ
ナモータ、１４８は相励磁電流、１４９は積分回路、１
５０はＲＥＦ信号である。Reference numeral 123 is an acceleration signal / ACC signal ("/" represents negative logic, the same applies hereinafter), 124 is a deceleration signal / DEC signal, 139B is a speed target value signal,
140 and 141 are constant current circuits, 142 and 143 are switching elements, 144 is an amplifier, 145 is a capacitor, 1
46 is a phase excitation signal generator and drive unit, 147 is a scanner motor, 148 is a phase excitation current, 149 is an integrating circuit, 1
50 is a REF signal.
【００２１】図６に示すように、ＲＥＦ信号１５０、／
ＢＤ信号１１０、速度目標値信号１３９Ｂが、制御回路
１１１の入力値である。As shown in FIG. 6, the REF signals 150, /
The BD signal 110 and the speed target value signal 139B are input values of the control circuit 111.
【００２２】この制御回路１１１の内部構成については
後述する。The internal structure of the control circuit 111 will be described later.
【００２３】２本のデジタル信号である、／ＡＣＣ信号
１２３、および、／ＤＥＣ信号１２４が、このモータ回
転制御手段を用いた場合のスキャナモータユニット１０
４の制御インターフェイスの形態である。The scanner motor unit 10 when the / ACC signal 123 and the / DEC signal 124, which are two digital signals, use this motor rotation control means.
4 is a form of control interface.
【００２４】制御回路１１１は、／ＡＣＣ信号１２３に
よって加速を伝え、／ＤＥＣ信号１２４によって減速を
伝え、これらによって、加減速方向を指示し、さらに、
／ＡＣＣ信号１２３、／ＤＥＣ信号１２４のパルス幅に
より、加減速量を指示する。The control circuit 111 transmits the acceleration by the / ACC signal 123 and the deceleration by the / DEC signal 124, thereby instructing the acceleration / deceleration direction, and further,
The acceleration / deceleration amount is instructed by the pulse widths of the / ACC signal 123 and the / DEC signal 124.
【００２５】そして、この／ＡＣＣ信号１２３、／ＤＥ
Ｃ信号１２４を用い、表１の論理関係に従って加速指
令、減速指令、回転保持指令の３つの指令を伝える。Then, the / ACC signals 123, / DE
Using the C signal 124, three commands of an acceleration command, a deceleration command, and a rotation holding command are transmitted according to the logical relationship of Table 1.
【００２６】[0026]
【表１】
そして、前記／ＡＣＣ信号１２３、／ＤＥＣ信号１２４
は、積分回路１４９に入力される。[Table 1] Then, the / ACC signal 123 and / DEC signal 124
Is input to the integrating circuit 149.
【００２７】積分回路１４９は、定電流回路１４０、１
４１、スイッチング素子１４２、１４３、コンデンサ１
４５、及び、アンプ１４４よりなっている。The integrating circuit 149 comprises constant current circuits 140, 1
41, switching elements 142 and 143, capacitor 1
45 and an amplifier 144.
【００２８】定電流回路１４０、１４１とスイッチング
素子１４２、１４３はコンデンサ１４５の充放電回路を
形成しており、／ＡＣＣ信号１２３＝Ｌが入力される
と、スイッチング素子１４２がオンになり、定電流回路
１４０からの電流がコンデンサ１４５に充電される。The constant current circuits 140 and 141 and the switching elements 142 and 143 form a charging / discharging circuit for the capacitor 145. When the / ACC signal 123 = L is input, the switching element 142 is turned on and the constant current is constant. Current from circuit 140 charges capacitor 145.
【００２９】また、／ＤＥＣ信号１２４＝Ｌが入力され
ると、スイッチング素子１４３がオンになり、定電流回
路１４１で設定された電流がコンデンサ１４５から放電
される。When the / DEC signal 124 = L is input, the switching element 143 is turned on and the current set by the constant current circuit 141 is discharged from the capacitor 145.
【００３０】したがって、このコンデンサ１４５の電圧
は、／ＡＣＣ信号１２３、／ＤＥＣ信号１２４のオン時
間に比例して増減する。Therefore, the voltage of the capacitor 145 increases / decreases in proportion to the ON time of the / ACC signal 123 and / DEC signal 124.
【００３１】この電圧をアンプ１４４を通し、相励磁信
号発生部および駆動部１４６へ伝える。This voltage is transmitted to the phase excitation signal generator and the driver 146 through the amplifier 144.
【００３２】相励磁信号発生部および駆動部１４６で
は、この電圧値に比例した相励磁電流１４８をスキャナ
モータ１４７に供給し、スキャナモータ１４７を回転さ
せる。In the phase excitation signal generator and driver 146, the phase excitation current 148 proportional to this voltage value is supplied to the scanner motor 147 to rotate the scanner motor 147.
【００３３】そして、コンデンサ１４５の電圧が高い
と、スキャナモータ１４７が速く回るように相励磁およ
び駆動される。When the voltage of the capacitor 145 is high, the scanner motor 147 is phase-excited and driven so as to rotate faster.
【００３４】逆にコンデンサ１４５の電圧が低いと、ス
キャナモータ１４７は遅く回るように相励磁および駆動
される。On the contrary, when the voltage of the capacitor 145 is low, the scanner motor 147 is phase-excited and driven so as to rotate slowly.
【００３５】モータの回転速度は、光電変換素子（ＢＤ
センサ）１０９により／ＢＤ信号１１０として測定さ
れ、制御回路１１１へとフィードバックされる。The rotation speed of the motor depends on the photoelectric conversion element (BD
It is measured as a / BD signal 110 by the sensor) 109 and is fed back to the control circuit 111.
【００３６】最終的には、このフィードバックによって
スキャナモータ１４７の回転数は速度目標値で安定する
よう制御される。Finally, this feedback controls the rotation speed of the scanner motor 147 to be stable at the target speed value.
【００３７】次に、図７および図８を用いて、速度制御
指令の様子を説明する。Next, the state of the speed control command will be described with reference to FIGS. 7 and 8.
【００３８】図７は、従来例によるスキャナモータの加
速状態、減速状態、速度維持状態における制御指令を表
す図、図８は、従来例による制御回路の構成を示すブロ
ック図である。FIG. 7 is a diagram showing control commands in the acceleration state, deceleration state, and speed maintenance state of the scanner motor according to the conventional example, and FIG. 8 is a block diagram showing the configuration of the control circuit according to the conventional example.
【００３９】１１３は、／ＢＤ信号１１０をポリゴン面
数にあわせて分周して得られる、１回転を１周期とする
モータ回転同期信号（ＢＤＮ信号）、１３１は波形整形
部、１３２は分周器、１３３は立ち上がりエッジ検出
器、１３４は立ち下がりエッジ検出器、１３５、１３６
は、１７ｂｉｔカウンタ、１３５ａは第１のカウンタ、
１３７はＯＲ回路、１３８はＮＡＮＤ回路、１３９は、
高速クロック信号である高速クロックＣＬＫ、１３９Ｂ
は速度目標値信号、１５０は、制御目標値となる１回転
１周期信号である基準同期信号ＲＥＦ、１５１は分周
器、１５２は位相差検出器、１５２ａは、位相差検出器
１５２に内蔵される第２のカウンタである位相差カウン
タ、１５４はＰＷＭ発振器、１５５、１５６は、論理和
信号を発生させるＡＮＤ回路、１５７は位相系加速信号
である／ＰＡＣＣ信号（ＰＷＭパルス）、１５８は位相
系減速信号である／ＰＤＥＣ信号（ＰＷＭパルス）、１
６０は１７ｂｉｔ位相差情報、１６１は速度系加速信号
である／ＦＡＣＣ信号（ＰＷＭパルス）、１６２は速度
系減速信号である／ＦＤＥＣ信号（ＰＷＭパルス）、１
６３は位相系制御許可信号である／ＰＥＮ信号、１６４
は速度差検出器、１６５は速度制御回路、１７０と１７
１は／ＰＡＣＣ信号１５７と／ＰＤＥＣ信号１５８のＯ
Ｒ回路である。Reference numeral 113 denotes a motor rotation synchronization signal (BDN signal) obtained by dividing the / BD signal 110 in accordance with the number of polygonal faces and having one rotation as one cycle, 131 is a waveform shaping section, and 132 is frequency division. , 133 is a rising edge detector, 134 is a falling edge detector, 135, 136
Is a 17-bit counter, 135a is a first counter,
137 is an OR circuit, 138 is a NAND circuit, and 139 is
High-speed clock CLK, which is a high-speed clock signal, 139B
Is a speed target value signal, 150 is a reference synchronization signal REF that is a one-revolution one-cycle signal that is a control target value, 151 is a frequency divider, 152 is a phase difference detector, and 152a is built in the phase difference detector 152. A second counter that is a second counter, 154 is a PWM oscillator, 155 and 156 are AND circuits that generate a logical sum signal, 157 is a phase system acceleration signal, / PACC signal (PWM pulse), and 158 is a phase system. Deceleration signal / PDEC signal (PWM pulse), 1
Reference numeral 60 is 17-bit phase difference information, 161 is a speed system acceleration signal / FACC signal (PWM pulse), 162 is a speed system deceleration signal / FDEC signal (PWM pulse), 1
63 is a phase system control permission signal / PEN signal, 164
Is a speed difference detector, 165 is a speed control circuit, 170 and 17
1 is the O of / PACC signal 157 and / PDEC signal 158.
It is an R circuit.
【００４０】１７ｂｉｔカウンタ１３５、１３６は、第
１のカウンタ１３５ａを構成する。The 17-bit counters 135 and 136 form a first counter 135a.
【００４１】／ＦＡＣＣ信号１６１、および／ＦＤＥＣ
信号１６２が第１のデジタル制御量（速度系制御信
号）、／ＰＡＣＣ信号１５７、および／ＰＤＥＣ信号１
５８が第２のデジタル制御量（位相系制御信号）であ
る。/ FACC signal 161 and / FDEC
The signal 162 is the first digital control amount (speed system control signal), the / PACC signal 157, and the / PDEC signal 1
Reference numeral 58 is a second digital control amount (phase system control signal).
【００４２】まず、速度系の加減速信号の生成について
説明する。First, the generation of the acceleration / deceleration signal of the speed system will be described.
【００４３】スキャナモータ１４７を規定の回転数に立
ち上げるまでの状態、つまり加速状態のときには、制御
指令は、図７に示す加速状態の時間領域のように、加速
指令（／ＡＣＣ信号１２３＝Ｌ（ローレベル）、／ＤＥ
Ｃ信号１２４＝Ｈ（ハイレベル））と回転保持指令（／
ＡＣＣ信号１２３＝／ＤＥＣ信号１２４＝Ｈ）の２つの
制御指令よりなる。In the state until the scanner motor 147 is started up to the prescribed number of revolutions, that is, in the acceleration state, the control command is an acceleration command (/ ACC signal 123 = L) as in the time region of the acceleration state shown in FIG. (Low level), / DE
C signal 124 = H (high level) and rotation hold command (/
ACC signal 123 = / DEC signal 124 = H).
【００４４】この、／ＡＣＣ信号１２３および／ＤＥＣ
信号１２４は、制御回路１１１により作成され、ＢＤＮ
信号１１３の周期が画像形成時の周期に比べて長い分だ
け加速指令としてスキャナモータ１４７に伝えられる。This / ACC signal 123 and / DEC
The signal 124 is generated by the control circuit 111 and
The period of the signal 113 is transmitted to the scanner motor 147 as an acceleration command by an amount that is longer than the period of image formation.
【００４５】つまり、回転数が低いほど加速指令の割合
が多く、規定の回転数に近づくにつれて加速指令の割合
が少なくなってくる。That is, the lower the number of revolutions, the greater the proportion of acceleration commands, and the closer to the prescribed number of revolutions, the smaller the proportion of acceleration commands.
【００４６】一方、スキャナモータ１４７の回転数が、
画像形成時の回転数より高いときには、制御指令は、図
７の減速状態の時間領域に示すように減速指令（／ＡＣ
Ｃ信号１２３＝Ｈ、／ＤＥＣ信号１２４＝Ｌ）と回転保
持指令（／ＡＣＣ信号１２３＝／ＤＥＣ信号１２４＝
Ｈ）の２つの制御指令よりなる。On the other hand, the number of rotations of the scanner motor 147 is
When the rotational speed is higher than that at the time of image formation, the control command is the deceleration command (/ AC
C signal 123 = H, / DEC signal 124 = L) and rotation hold command (/ ACC signal 123 = / DEC signal 124 =
H).
【００４７】回転数が高いほど、速度維持状態に占める
減速指令の割合が大きく、最終的には、速度維持状態
（画像形成時の回転数）へと推移する。The higher the rotation speed, the greater the proportion of the deceleration command in the speed maintaining state, and finally the speed maintaining state (rotation speed during image formation) is entered.
【００４８】この速度維持状態においては、回転保持指
令（／ＡＣＣ信号１２３＝／ＤＥＣ信号１２４＝Ｈ）で
回転が制御される。In this speed maintaining state, the rotation is controlled by the rotation holding command (/ ACC signal 123 = / DEC signal 124 = H).
【００４９】実際には、ノイズやドライバばらつきなど
による微小な加減速を補うために、１〜数パルス程度の
加減速指令が適宜まばらに出力され、ほぼ回転速度が変
化しないように制御される。In actuality, in order to compensate for minute acceleration / deceleration due to noise or driver variations, acceleration / deceleration commands of about 1 to several pulses are appropriately sparsely output, and control is performed so that the rotational speed does not substantially change.
【００５０】このようにして速度制御が安定すると、速
度差検出器１６４は、位相系制御許可信号である／ＰＥ
Ｎ信号１６３をイネーブルにし、これによって位相系制
御が速度系制御に平行してできるようになる。When the speed control becomes stable in this way, the speed difference detector 164 outputs the phase system control permission signal / PE.
The N signal 163 is enabled, which allows phase system control in parallel with speed system control.
【００５１】なお、速度系加速状態および速度系減速状
態における加減速指令は、モータ回転同期信号であるＢ
ＤＮ信号１１３と速度目標値信号１３９Ｂとの速度差に
基づいて（モータ回転同期信号であるＢＤＮ信号１１３
を起点または終点として）、出される。The acceleration / deceleration command in the speed system acceleration state and the speed system deceleration state is the motor rotation synchronizing signal B.
Based on the speed difference between the DN signal 113 and the speed target value signal 139B (the BDN signal 113 which is a motor rotation synchronizing signal)
(Starting point or ending point) is issued.
【００５２】次に、位相系の加減速信号の生成について
説明する。Next, generation of the phase system acceleration / deceleration signal will be described.
【００５３】位相系制御の加減速信号である／ＰＡＣＣ
信号１５７、／ＰＤＥＣ信号１５８は、基準同期信号Ｒ
ＥＦ１５０とモータ回転同期信号であるＢＤＮ信号１１
３の位相差に基づいて（起点または終点として）、加減
速指令を出す。Acceleration / deceleration signal for phase system control / PACC
The signal 157 and the / PDEC signal 158 are the reference synchronization signals R
EF150 and BDN signal 11 which is a motor rotation synchronizing signal
An acceleration / deceleration command is issued based on the phase difference of 3 (as a starting point or an end point).
【００５４】実際には、ノイズやドライバばらつきなど
による微小な加減速を補うために、１〜数パルス程度の
加減速指令が適宜まばらに出力され、ほぼ回転速度およ
び位相関係が変化しないように制御される。In practice, in order to compensate for minute acceleration / deceleration due to noise or driver variations, acceleration / deceleration commands of about 1 to several pulses are appropriately sparsely output, and control is performed so that the rotational speed and phase relationship do not change. To be done.
【００５５】次に、図８を参照して、速度系の加減速信
号の生成についてさらに詳しく説明する。Next, the generation of the acceleration / deceleration signal of the speed system will be described in more detail with reference to FIG.
【００５６】／ＢＤ信号１１０は、波形整形部１３１に
て規定のパルス幅に整形された後、分周器１５１でポリ
ゴン面数にあわせて分周され、１回転を１周期とするＢ
ＤＮ信号１１３となる。The / BD signal 110 is shaped into a prescribed pulse width by the waveform shaping section 131, and then divided by the frequency divider 151 according to the number of polygon faces, and one rotation makes one cycle B.
It becomes the DN signal 113.
【００５７】さらに分周器１３２により２分周され、立
ち上がりエッジ検出器１３３および立ち下がりエッジ検
出器１３４により、分周されたＢＤＮ信号１１３の立ち
上がりと立ち下がりに対応したパルスが生成される。Further, the frequency is divided by 2 by the frequency divider 132, and the rising edge detector 133 and the falling edge detector 134 generate pulses corresponding to the rising and falling of the divided BDN signal 113.
【００５８】従って、立ち上がりエッジ検出器１３３と
立ち下がりエッジ検出器１３４とから交互にＢＤＮ信号
１１３が出力される。Therefore, the rising edge detector 133 and the falling edge detector 134 alternately output the BDN signal 113.
【００５９】これらの出力は、１７ｂｉｔカウンタ１３
５、１３６に交互に入力される。These outputs are output to the 17-bit counter 13
5, 136 are alternately input.
【００６０】１７ｂｉｔカウンタ１３５，１３６は、立
ち上がりエッジ検出器１３３、立ち下がりエッジ検出器
１３４の出力でカウント値をリセットし、基準となる高
速クロックＣＬＫ１３９を速度目標値までカウントした
後、カウントを停止する。The 17-bit counters 135 and 136 reset the count values by the outputs of the rising edge detector 133 and the falling edge detector 134, count the reference high-speed clock CLK139 to the speed target value, and then stop the counting. .
【００６１】これらの出力は、リセット後カウント中は
Ｈで、速度目標値までカウントしたときにＬとなる。These outputs are H during counting after reset and become L when counting up to the speed target value.
【００６２】１７ｂｉｔカウンタ１３５，１３６の出力
がＬである時間が、画像形成時のＢＤＮ信号１１３の周
期と同じになるように高速クロックＣＬＫ１３９と速度
目標値が設定されている。The high-speed clock CLK139 and the speed target value are set so that the time when the outputs of the 17-bit counters 135 and 136 are L is the same as the cycle of the BDN signal 113 during image formation.
【００６３】１７ｂｉｔカウンタ１３５，１３６の出力
をＯＲ回路１３７で取ることにより、速度系加速信号／
ＦＡＣＣ信号１６１が得られ、１７ｂｉｔカウンタ１３
５，１３６の出力をＮＡＮＤ回路１３８で取ることによ
り、速度系減速信号／ＦＤＥＣ信号１６２が得られる。By taking the outputs of the 17-bit counters 135 and 136 by the OR circuit 137, the speed system acceleration signal /
The FACC signal 161 is obtained, and the 17-bit counter 13
By taking the outputs of 5, 136 by the NAND circuit 138, the speed system deceleration signal / FDEC signal 162 is obtained.
【００６４】次に、図８を参照して、位相系の加減速信
号の生成についてさらに詳しく説明する。Next, the generation of the phase system acceleration / deceleration signal will be described in more detail with reference to FIG.
【００６５】／ＢＤ信号１１０は、波形整形部１３１で
整形されたのち分周器１５１でポリゴン面数にあわせて
分周され、１回転を１周期とするＢＤＮ信号１１３とな
る。The / BD signal 110 is shaped by the waveform shaping section 131 and then divided by the frequency divider 151 according to the number of polygonal faces, and becomes a BDN signal 113 having one rotation as one cycle.
【００６６】このＢＤＮ信号１１３と基準同期信号ＲＥ
Ｆ１５０（制御目標値となる１回転１周期信号）の位相
差が、位相差検出器１５２内の位相差カウンタ１５２ａ
によりカウントされ、１７ｂｉｔ位相差情報１６０が得
られる。This BDN signal 113 and the reference synchronization signal RE
The phase difference of F150 (1 rotation 1 cycle signal which becomes a control target value) is the phase difference counter 152a in the phase difference detector 152.
And the 17-bit phase difference information 160 is obtained.
【００６７】この１７ｂｉｔ位相差情報１６０によっ
て、基準よりＢＤＮ信号１１３の位相が進んでいれば、
ＰＷＭ発振器１５４は位相系減速信号／ＰＤＥＣ信号１
５８を基準同期信号ＲＥＦ１５０のエッジより位相差幅
でＬパルス出力し、基準よりＢＤＮ信号１１３の位相が
遅れていれば、ＰＷＭ発振器１５４は位相系加速信号／
ＰＡＣＣ信号１５７を基準同期信号ＲＥＦ１５０のエッ
ジより位相差幅でＬパルス出力する。According to the 17-bit phase difference information 160, if the phase of the BDN signal 113 is ahead of the reference,
The PWM oscillator 154 is a phase system deceleration signal / PDEC signal 1
When 58 pulses are output from the edge of the reference synchronization signal REF150 with a phase difference width and the phase of the BDN signal 113 is delayed from the reference, the PWM oscillator 154 determines that the phase system acceleration signal /
The PACC signal 157 is output as an L pulse with a phase difference width from the edge of the reference synchronization signal REF150.
【００６８】以上の速度系・位相系の加減速信号／ＦＡ
ＣＣ信号１６１、／ＦＤＥＣ信号１６２、／ＰＡＣＣ信
号１５７、／ＰＤＥＣ信号１５８は、最終的にそれぞれ
ＡＮＤ回路１５５，ＡＮＤ回路１５６へ入力され、論理
和（負論理）として、加速信号である／ＡＣＣ信号１２
３、減速信号である／ＤＥＣ信号１２４が得られ、これ
を制御インターフェイス上に出力することになる。Acceleration / deceleration signals for the speed system and phase system / FA
The CC signal 161, the / FDEC signal 162, the / PACC signal 157, and the / PDEC signal 158 are finally input to the AND circuit 155 and the AND circuit 156, respectively, and as the logical sum (negative logic), the / ACC signal which is the acceleration signal. 12
3. A / DEC signal 124, which is a deceleration signal, is obtained and is output on the control interface.
【００６９】ただし、速度差が目標速度より著しくずれ
ている場合は、速度差検出器１６４は、速度系の安定が
不十分であると判断し、位相系制御許可信号である／Ｐ
ＥＮ信号１６３をディスイネーブル状態（＝Ｈ）に保持
するようになっている。However, when the speed difference is significantly deviated from the target speed, the speed difference detector 164 determines that the stability of the speed system is insufficient, and the phase system control permission signal / P is output.
The EN signal 163 is kept in the disenable state (= H).
【００７０】以上の説明において速度差系制御、位相差
系制御との表現をしているが、これらは最終的にコンデ
ンサへの充放電に共に積分されることからわかるよう
に、物理的にはいずれも“回転多面鏡の速度”を示して
いる。In the above description, the speed difference system control and the phase difference system control are expressed, but as they are finally integrated together with the charging and discharging of the capacitor, they are physically expressed. Both show the "speed of the rotating polygon mirror".
【００７１】しかし制御の元となるパラメータの速度測
定手段の違いからこのように分けて表現しており、制御
する高速クロック単位で取得される“隣接する２つのＢ
ＤＮ信号１１３間で測定される１回転速度測定値”に対
するフィードバック制御を“速度系制御”、“基準同期
信号１５０と１つのＢＤＮ信号１１３間で測定される回
転速度測定値”に対するフィードバック制御を“位相系
制御“と表現している。However, because of the difference in the speed measuring means of the parameter which is the source of the control, it is expressed separately in this way, and the "adjacent two B's acquired in units of the high-speed clock to be controlled.
Feedback control for "1 rotational speed measurement value measured between DN signals 113" is "speed system control", and feedback control for "rotational speed measurement value measured between reference synchronization signal 150 and one BDN signal 113" is "backward control". It is expressed as "phase system control".
【００７２】以上が、従来例のスキャナモータユニット
１０４およびその制御回路１１１の動作説明である。The above is the description of the operation of the conventional scanner motor unit 104 and its control circuit 111.
【００７３】[0073]
【発明が解決しようとする課題】しかしながら、上記従
来のモータ回転制御手段には、次のような問題点があっ
た。However, the above-mentioned conventional motor rotation control means has the following problems.
【００７４】加減速信号（／ＡＣＣ信号１２３、／ＤＥ
Ｃ信号１２４）に対する速度変化の応答ゲイン（速度変
化量÷加減速信号のパルス幅）が大き過ぎるため、１７
ｂｉｔ位相差情報１６０が大きいと位相系制御が強くか
かり、これによって速度安定領域から外れるため安定回
転動作に至らない。Acceleration / deceleration signal (/ ACC signal 123, / DE
Since the response gain (speed change amount / pulse width of the acceleration / deceleration signal) of the speed change for the C signal 124) is too large,
When the bit phase difference information 160 is large, the phase system control is strongly applied, which causes the phase to deviate from the speed stable region, so that stable rotation operation cannot be achieved.
【００７５】またこれを避けるため、加減速信号（／Ａ
ＣＣ信号１２３、／ＤＥＣ信号１２４）に対する速度変
化の応答ゲインを小さくする（定電流源回路１４０、１
４１の電流値を小さく設定する）と、スキャナモータ１
４７の停止状態から定速安定状態に至るまでの所要時間
が著しく長くなってしまう。In order to avoid this, the acceleration / deceleration signal (/ A
The response gain of the speed change with respect to the CC signal 123 and / DEC signal 124 is reduced (constant current source circuit 140, 1
41, the current value of 41 is set small), and the scanner motor 1
The time required to reach the constant speed stable state from the stopped state of 47 becomes extremely long.
【００７６】また、位相系制御のパルス（／ＰＡＣＣ信
号１５７、／ＰＤＥＣ信号１５８）の幅を狭い固定値と
して、位相系の加減速信号に対する速度変化の応答ゲイ
ンを小さくすると、速度安定状態から位相ロック状態
（位相差≒０）に至るまでの所要時間が著しく長くなっ
てしまう。If the width of the phase control pulse (/ PACC signal 157, / PDEC signal 158) is set to a narrow fixed value and the response gain of the speed change to the acceleration / deceleration signal of the phase system is reduced, the phase is changed from the stable state to the phase. The time required to reach the locked state (phase difference ≈ 0) becomes extremely long.
【００７７】この起動時間の遅さは、高速プリンタや、
特に複数スキャナモータをＰＬＬ制御する必要のあるカ
ラーレーザープリンタにおいては、ファーストプリント
時間の遅延に繋がるため、問題となる。This slow start-up time is due to the high speed printer,
In particular, in a color laser printer that requires PLL control of a plurality of scanner motors, it causes a delay in the first print time, which is a problem.
【００７８】そこで、本発明は、低コストでスキャナモ
ータの回転速度かつ回転位相をすばやく且つ精度よく制
御することができるモータ回転制御手段、およびモータ
回転制御手段を備えた画像形成装置を提供することを目
的とする。Therefore, the present invention provides a motor rotation control means capable of controlling the rotation speed and rotation phase of a scanner motor quickly and accurately at low cost, and an image forming apparatus provided with the motor rotation control means. With the goal.
【００７９】[0079]
【課題を解決するための手段】このため、本発明におい
ては、下記の各項（１）〜（１３）のいずれかに示すモ
ータ回転制御手段、または、モータ回転制御手段を備え
た画像形成装置を提供することにより、前記目的を達成
しようとするものである。Therefore, in the present invention, the motor rotation control means shown in any one of the following items (1) to (13) or an image forming apparatus equipped with the motor rotation control means is provided. It is intended to achieve the above-mentioned object by providing.
【００８０】（１）加減速方向および加減速量を入力可
能な制御インターフェイスをもつモータおよびモータ駆
動回路を備え、かつ前記制御インターフェイスを通して
制御する制御回路には、前記モータの回転状態検知およ
び制御のための高速クロック信号を備え、前記モータの
回転位相目標となる基準同期信号を備え、前記モータの
回転速度目標となる速度目標値信号を備え、前記モータ
の回転位相に同期したモータ同期信号を備え、前記モー
タ同期信号から得られるモータ回転同期信号の間隔を、
前記高速クロック信号によりカウントする第１のカウン
タを備え、前記基準同期信号と前記モータ回転同期信号
の間隔を、前記高速クロック信号によりカウントする第
２のカウンタを備え、前記第１および第２カウンタのそ
れぞれまたはいずれか片方でカウントされたカウント数
を、演算するデジタル演算器を備え、前記デジタル演算
器を介しまたは介せずして演算される第１のデジタル制
御量および第２のデジタル制御量との２つのデジタル制
御量と、速度目標値信号とに基づいて、制御インターフ
ェイスを介してモータ駆動回路に信号入力するモータ回
転制御手段であって、前記第２のデジタル制御量を、前
記第１のデジタル制御量より相対的に小さく演算して前
記モータを加減速制御することを特徴とするモータ回転
制御手段。(1) A control circuit equipped with a motor and a motor drive circuit having a control interface capable of inputting an acceleration / deceleration direction and an acceleration / deceleration amount, and controlling through the control interface includes a rotation state detection and control of the motor. A high-speed clock signal, a reference synchronization signal that is a rotation phase target of the motor, a speed target value signal that is a rotation speed target of the motor, and a motor synchronization signal that is synchronized with a rotation phase of the motor. , The interval of the motor rotation synchronization signal obtained from the motor synchronization signal,
A first counter that counts with the high-speed clock signal; and a second counter that counts the interval between the reference synchronization signal and the motor rotation synchronization signal with the high-speed clock signal. A first digital controlled variable and a second digital controlled variable which are provided with a digital computing unit for computing a count number counted by each or one of them, and which are computed with or without the digital computing unit; Which is a motor rotation control means for inputting a signal to a motor drive circuit through a control interface based on the two digital control amounts of No. 1 and the speed target value signal. Motor rotation control means for performing acceleration / deceleration control of the motor by calculating a value relatively smaller than a digital control amount.
【００８１】（２）前記第２のデジタル制御量は、加減
算するデジタル加減算器を介して、前記速度目標値信号
に加減算処理することによって、前記速度目標値信号
を、第２のデジタル制御量を含んだ速度目標値信号と
し、前記第１のカウンタによりカウントされるカウント
数と、前記第２のデジタル制御量を含んだ速度目標値信
号とから得られる第１のデジタル制御量に基づいて、前
記制御インターフェイスを介してモータ駆動回路に信号
入力するようにしたことを特徴とする前記（１）項に記
載のモータ回転制御手段。(2) The second digital control amount is added to or subtracted from the speed target value signal through a digital adder / subtractor for adding / subtracting to obtain the speed target value signal as a second digital control amount. Based on a first digital control amount obtained from a count number counted by the first counter and a speed target value signal including the second digital control amount, The motor rotation control means according to (1) above, wherein a signal is input to the motor drive circuit via a control interface.
【００８２】（３）前記モータ同期信号は、モータ軸に
固定された回転多面鏡に反射されたレーザービームを検
知して、パルス信号を発生する光電変換手段により発生
される、ＢＤ信号であることを特徴とする前記（１）項
に記載のモータ回転制御手段。(3) The motor synchronization signal is a BD signal generated by photoelectric conversion means for detecting a laser beam reflected by a rotary polygon mirror fixed to a motor shaft and generating a pulse signal. The motor rotation control means according to item (1) above.
【００８３】（４）前記モータ同期信号は、モータ軸に
固定された磁性体またはコイル等によって発生する磁界
または電流の変動検知により、パルス信号を発生する手
段より発生される、ＦＧ信号であることを特徴とする前
記（１）項に記載のモータ回転制御手段。(4) The motor synchronizing signal is an FG signal generated by a means for generating a pulse signal by detecting a change in magnetic field or current generated by a magnetic material, a coil or the like fixed to the motor shaft. The motor rotation control means according to item (1) above.
【００８４】（５）前記加減速方向および加減速量を入
力可能な制御インターフェイスは、前記２つのデジタル
制御量に基づく２本のデジタル信号で構成されることを
特徴とする前記（１）項に記載のモータ回転制御手段。(5) The control interface capable of inputting the acceleration / deceleration direction and the acceleration / deceleration amount is composed of two digital signals based on the two digital control amounts. Motor rotation control means described.
【００８５】（６）前記２本のデジタル信号は、加減速
方向を、それぞれの専用の加速信号、減速信号で指示
し、加減速量を、それぞれ加速信号、減速信号のパルス
幅により表現することを特徴とする前記（５）項に記載
のモータ回転制御手段。(6) In the two digital signals, the acceleration / deceleration direction is indicated by respective dedicated acceleration and deceleration signals, and the acceleration / deceleration amount is expressed by the pulse widths of the acceleration and deceleration signals, respectively. The motor rotation control means according to item (5) above.
【００８６】（７）前記デジタル演算器による、第１の
カウンタによりカウントされるカウント数に行う演算
は、２のｎ乗（ｎは整数）の積を用い、前記デジタル演
算器による、第２のカウンタによりカウントされるカウ
ント数に行う演算は、２のｍ乗（ｍは整数かつｎ＞ｍ）
の積を用いることを特徴とする前記（１）項に記載のモ
ータ回転制御手段。(7) The operation performed on the count number counted by the first counter by the digital arithmetic unit uses a product of 2 to the n-th power (n is an integer), and the second arithmetic operation by the digital arithmetic unit is performed. The calculation performed on the count number counted by the counter is the m-th power of 2 (m is an integer and n> m)
The motor rotation control means according to item (1), wherein the product of
【００８７】（８）前記デジタル演算器による、前記第
２のカウンタによりカウントされるカウント数に行う演
算は、前記第２のカウンタによりカウントされるカウン
ト数に２のｎ乗（ｎは整数）の積を乗算し、定数を加え
て行うことを特徴とする前記（１）項または（７）項に
記載のモータ回転制御手段。(8) The operation performed by the digital arithmetic unit on the count number counted by the second counter is 2 n (n is an integer) times the count number counted by the second counter. The motor rotation control means according to item (1) or (7), which is performed by multiplying a product and adding a constant.
【００８８】（９）前記デジタル演算器による、前記第
２のカウンタによりカウントされるカウント数に行う演
算は、２の負整数乗の積を用い、その演算結果が０とな
る場合に限り、別途、演算結果を前記第２のカウンタに
よりカウントされるカウント数に応じた諸定数とするこ
とを特徴とする前記（１）項または（７）項に記載のモ
ータ回転制御手段。(9) The operation performed on the count number counted by the second counter by the digital arithmetic unit uses a product of negative integer powers of 2 and is separately provided only when the operation result is 0. The motor rotation control means according to item (1) or (7), wherein the calculation result is a constant corresponding to the number of counts counted by the second counter.
【００８９】（１０）前記第１のカウンタによりカウン
トされるカウント数と、前記速度目標値信号とから速度
差を求め、前記第２のカウンタによりカウントされるカ
ウント数と、前記基準同期信号とから位相差を求め、前
記速度差から第１のデジタル制御量を、前記位相差から
第２のデジタル制御量を得ることを特徴とする前記
（１）項または（７）項に記載のモータ回転制御手段。(10) A speed difference is obtained from the count number counted by the first counter and the speed target value signal, and is calculated from the count number counted by the second counter and the reference synchronization signal. The motor rotation control according to item (1) or (7), wherein a phase difference is obtained, and a first digital control amount is obtained from the speed difference, and a second digital control amount is obtained from the phase difference. means.
【００９０】（１１）前記速度差から得られる前記第１
のデジタル制御量は、速度差デジタル制御量幅のＰＷＭ
パルスであり、前記位相差から得られる前記第２のデジ
タル制御量は、位相差デジタル制御量幅のＰＷＭパルス
であって、これらの論理和信号を制御インターフェイス
からモータ駆動回路に入力して、モータの加減速方向お
よび加減速量とすることを特徴とする前記（１０）項に
記載のモータ回転制御手段。(11) The first obtained from the speed difference
The digital control amount of is the PWM of the speed difference digital control amount width.
The second digital control amount obtained from the phase difference is a PWM pulse having a phase difference digital control amount width, and these logical sum signals are input to the motor drive circuit from the control interface to drive the motor. The motor rotation control means according to item (10), wherein the acceleration / deceleration direction and the acceleration / deceleration amount are set.
【００９１】（１２）前記速度差デジタル制御量幅のＰ
ＷＭパルスおよび位相差デジタル制御量幅のＰＷＭパル
スは、モータ同期信号または基準同期信号を、起点また
は終点とすることを特徴とする前記（１１）項に記載の
モータ回転制御手段。(12) P of the speed difference digital control amount range
The motor rotation control means according to item (11), wherein the WM pulse and the PWM pulse of the phase difference digital control amount width have a motor synchronization signal or a reference synchronization signal as a starting point or an ending point.
【００９２】（１３）前記（１）項〜（１２）項のいず
れかに記載のモータ回転制御手段を備えることを特徴と
するモータ回転制御手段を備えた画像形成装置。(13) An image forming apparatus provided with a motor rotation control means characterized by comprising the motor rotation control means according to any one of the above items (1) to (12).
【００９３】[0093]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００９４】（実施例１）まず、図１および図２を用い
て実施例１を説明する。Example 1 First, Example 1 will be described with reference to FIGS. 1 and 2.
【００９５】図１は、実施例１によるモータ回転制御手
段にてスキャナモータを制御した場合の、制御回路１１
１ａの構成を示すブロック図である。FIG. 1 shows a control circuit 11 when the scanner motor is controlled by the motor rotation control means according to the first embodiment.
It is a block diagram which shows the structure of 1a.
【００９６】図２は、その制御回路１１１ａとスキャナ
モータユニットとの間のインターフェイス信号の状態図
である。FIG. 2 is a state diagram of interface signals between the control circuit 111a and the scanner motor unit.
【００９７】なお、実施例１は、制御回路を除いて、従
来例で説明した図５、６に示すものと同じハードウェア
構成で実現される。The first embodiment is realized by the same hardware configuration as that shown in FIGS. 5 and 6 described in the conventional example except for the control circuit.
【００９８】また、スキャナモータユニット１０４と制
御回路との間の構成、および制御回路内部の速度系加速
信号／ＦＡＣＣ信号１６１、速度系減速信号／ＦＤＥＣ
信号１６２の生成に関する速度制御回路１６５の構成に
ついても、従来例で説明した図８に破線で示す部分と同
じハードウェア構成で実現される。Further, the structure between the scanner motor unit 104 and the control circuit, the speed system acceleration signal / FACC signal 161, the speed system deceleration signal / FDEC inside the control circuit.
The configuration of the speed control circuit 165 relating to the generation of the signal 162 is also realized by the same hardware configuration as the part shown by the broken line in FIG. 8 described in the conventional example.
【００９９】したがって、同一の部分には同一の符号を
付して説明は省略し、ここでは、位相系制御に注目して
全体動作を説明する。Therefore, the same parts are designated by the same reference numerals and the description thereof will be omitted. Here, the entire operation will be described focusing on the phase system control.
【０１００】１８１はデジタル乗除算器（デジタル演算
器）、１８２はデジタル加減算器（デジタル演算器）で
ある。Reference numeral 181 is a digital multiplier / divider (digital calculator), and 182 is a digital adder / subtractor (digital calculator).
【０１０１】なお、高速クロックＣＬＫ１３９は２０Ｍ
Ｈｚ、速度目標値信号１３９Ｂは６００００ｃｌｋ、ポ
リゴンミラー１０５は６面に設計されている。The high speed clock CLK139 is 20M.
Hz, the target velocity value signal 139B is designed to be 60000 clk, and the polygon mirror 105 is designed to have 6 faces.
【０１０２】図１、図２に示すように、スキャナモータ
１４７を規定の回転数に立ち上げるまでの状態、つまり
速度系加速状態のときには、速度制御回路１６５は従来
例同様に位相系制御許可信号である／ＰＥＮ信号１６３
をディスイネーブル（＝Ｈ）に保持する。As shown in FIGS. 1 and 2, in the state until the scanner motor 147 is started up to the specified number of revolutions, that is, in the speed system acceleration state, the speed control circuit 165 outputs the phase system control permission signal as in the conventional example. Is / PEN signal 163
Hold disenable (= H).
【０１０３】すなわち、制御指令は／ＦＡＣＣ信号１６
１に支配される。That is, the control command is / FACC signal 16
Ruled by 1.
【０１０４】一方、スキャナモータ１４７の回転数が、
速度目標値の回転数より高い状態、つまり速度系減速状
態のときには、速度制御回路１６５は従来例同様に位相
系制御許可信号である／ＰＥＮ信号１６３をディスイネ
ーブル（＝Ｈ）に保持する。On the other hand, the number of rotations of the scanner motor 147 is
When the rotation speed is higher than the target speed value, that is, in the speed system deceleration state, the speed control circuit 165 holds the / PEN signal 163, which is the phase system control permission signal, in the disenable state (= H) as in the conventional example.
【０１０５】すなわち、制御指令は／ＦＤＥＣ信号１６
２に支配される。That is, the control command is the / FDEC signal 16
Controlled by 2.
【０１０６】以上のように、実施例１の構成においても
スキャナモータ１４７は、従来の速度帰還のみの場合と
同等の起動時間で立ち上がる。As described above, also in the configuration of the first embodiment, the scanner motor 147 starts up in a startup time equivalent to that in the case of only the conventional speed feedback.
【０１０７】速度系制御は、最終的に速度維持状態へ推
移する。The speed system control finally shifts to the speed maintaining state.
【０１０８】速度維持状態になると、速度制御回路１６
５は、従来例同様に位相系制御許可信号である／ＰＥＮ
信号１６３をイネーブル（＝Ｌ）に保持し、制御指令
は、／ＰＡＣＣ信号１５７または／ＰＤＥＣ信号１５８
が発生し始める。When the speed is maintained, the speed control circuit 16
5 is a phase system control permission signal as in the conventional example / PEN
The signal 163 is held enabled (= L), and the control command is / PACC signal 157 or / PDEC signal 158.
Begins to occur.
【０１０９】ここで、本発明の特徴であるデジタル乗除
算器１８１を用いて、位相差検出器１５２の出力である
１７ｂｉｔ位相差情報１６０に対して、１／６４（＝２
の−６乗の積）を乗算する。Here, using the digital multiplier / divider 181 which is a feature of the present invention, 1/64 (= 2) with respect to the 17-bit phase difference information 160 which is the output of the phase difference detector 152.
-6 product).
【０１１０】つまり下位ビット６を切り捨てる容易な乗
算処理によって速度系とのゲイン比を確保して動作させ
る。That is, the operation is performed while ensuring the gain ratio with the speed system by the easy multiplication process of discarding the lower bits 6.
【０１１１】ただし、図２中の“Ｉｎｔ（）”はこの小
数以下切り捨てを意味する関数である。However, "Int ()" in FIG. 2 is a function that means rounding down below the decimal point.
【０１１２】この演算によって、過剰な位相系制御のゲ
インを避け、位相差の小さな領域では、パルス幅の狭い
制御信号が発生し、且つ位相差の大きな領域では、位相
差の小さな領域より比較的パルス幅の長い制御信号を発
生する。By this calculation, an excessive gain of the phase system control is avoided, a control signal with a narrow pulse width is generated in a region with a small phase difference, and in a region with a large phase difference, it is relatively larger than in a region with a small phase difference. Generates a control signal with a long pulse width.
【０１１３】これによって、本実施例のスキャナモータ
１４７は、位相差情報の大小をある程度含めた状態でゲ
イン応答を小さくして制御することができ、速度系に関
しては従来と同じ速度制御回路１６５を採り、スキャナ
モータ起動時の所要時間を従来と同等に保ちつつ、位相
の制御がなされる。As a result, the scanner motor 147 of this embodiment can be controlled by reducing the gain response in a state in which the magnitude of the phase difference information is included to some extent, and the same speed control circuit 165 as the conventional speed control circuit can be used. Thus, the phase is controlled while maintaining the time required for starting the scanner motor to be equal to the conventional one.
【０１１４】さらに本実施例では、１／６４の乗算結果
に対して、デジタル加減算器１８２により定数“＋１”
を加える演算を行っている。Further, in the present embodiment, the digital addition / subtraction unit 182 applies a constant "+1" to the multiplication result of 1/64.
The calculation is performed to add.
【０１１５】これは、乗算によって位相差が“０”と判
断されてしまう位相差帯において、位相系の最小限のゲ
インを持たせるためのものである。This is for giving the minimum gain of the phase system in the phase difference band where the phase difference is judged to be "0" by multiplication.
【０１１６】詳細に説明すると、位相差検出器１５２の
出力のうち、下位６ビットの情報は乗算により失われて
しまうため、乗算のみの演算で制御した場合、位相差が
±１２８クロック以内の位相差帯においては位相系の制
御がかからないため、完全な位相ロック状態には至らな
い。More specifically, of the output of the phase difference detector 152, the lower 6 bits of information are lost by multiplication. Therefore, when the operation is controlled only by multiplication, the phase difference is within ± 128 clocks. Since the phase system is not controlled in the phase difference band, the phase cannot be completely locked.
【０１１７】そこで乗算結果に常に“＋１”を加え、位
相系の最小限のゲインを“１”とすることによって位相
差が±１２８クロック以内の位相差帯においても、位相
ロック状態までの位相制御を行わせる構成になってい
る。Therefore, by always adding "+1" to the multiplication result and setting the minimum gain of the phase system to "1", the phase control up to the phase locked state is achieved even in the phase difference band within ± 128 clocks. It is configured to do.
【０１１８】なお、実施例１では、第１のデジタル制御
量である／ＦＡＣＣ信号１６１または／ＦＤＥＣ信号１
６２は、デジタル演算器を介さずに演算されているが、
図示しないデジタル演算器を介して演算することも可能
であり、この場合は、第２のデジタル制御量１５７、１
５８を、第１のデジタル制御量１６１、１６２より相対
的に小さく演算すればよい。In the first embodiment, the / FACC signal 161 or the / FDEC signal 1 which is the first digital control amount.
62 is calculated without going through a digital calculator,
It is also possible to perform calculation through a digital calculator (not shown). In this case, the second digital control amounts 157, 1
58 may be calculated to be relatively smaller than the first digital control amounts 161 and 162.
【０１１９】また、第２のデジタル制御量である／ＰＡ
ＣＣ信号１５７または／ＰＤＥＣ信号１５８は、デジタ
ル演算器１８１、１８２を介することなく演算すること
も可能であり、この場合は、図示しないデジタル演算器
を介して演算させる第１のデジタル制御量と対比させ
て、第２のデジタル制御量１５７、１５８を第１のデジ
タル制御量１６１、１６２より相対的に小さく演算すれ
ば良い。Also, the second digital control amount / PA
The CC signal 157 or the / PDEC signal 158 can be calculated without using the digital calculators 181 and 182. In this case, a comparison is made with the first digital control amount calculated by a digital calculator not shown. Then, the second digital control amounts 157 and 158 may be calculated to be relatively smaller than the first digital control amounts 161 and 162.
【０１２０】例えば、デジタル演算器１８１、１８２に
よる、第１のカウンタ１３５ａによりカウントされるカ
ウント数の演算には、２のｎ乗（ｎは整数）の積を用
い、第２のカウンタ１５２ａによりカウントされるカウ
ント数の演算には、２のｍ乗（ｍは整数かつｎ＞ｍ）の
積を用いてもよい。For example, for the calculation of the count number counted by the first counter 135a by the digital calculators 181, 182, the product of the nth power of 2 (n is an integer) is used, and the count by the second counter 152a is performed. For the calculation of the counted number, a product of 2 to the m-th power (m is an integer and n> m) may be used.
【０１２１】（実施例２）次に、図３および図４を用い
て本発明の実施例２を説明する。(Embodiment 2) Next, Embodiment 2 of the present invention will be described with reference to FIGS.
【０１２２】図３は、実施例２のモータ回転制御手段に
てスキャナモータを制御した場合の制御回路１１１ｂの
構成を示すブロック図である。FIG. 3 is a block diagram showing the configuration of the control circuit 111b when the scanner motor is controlled by the motor rotation control means of the second embodiment.
【０１２３】図４は、その制御回路１１１ｂとスキャナ
モータユニットとの間の制御インターフェイス信号の状
態図である。FIG. 4 is a state diagram of control interface signals between the control circuit 111b and the scanner motor unit.
【０１２４】なお、実施例２の構成は、実施例１と同様
に、制御回路を除いて、従来例で説明した図５、６に示
すものと同じハードウェア構成で実現される。The configuration of the second embodiment is realized by the same hardware configuration as that shown in FIGS. 5 and 6 described in the conventional example except for the control circuit, as in the first embodiment.
【０１２５】また、スキャナモータユニット１０４と制
御回路との間の構成、および制御回路内部の速度系加速
信号／ＦＡＣＣ信号１６１、速度系減速信号／ＦＤＥＣ
信号１６２の生成に関する速度制御回路１６５の構成に
ついても、従来例で説明した図８に破線で示す部分と同
じハードウェア構成で実現され、また、位相差検出器１
５２により検出結果が出力されるまでの構成および過程
は実施例１と同じである。Further, the structure between the scanner motor unit 104 and the control circuit, the speed system acceleration signal / FACC signal 161, the speed system deceleration signal / FDEC inside the control circuit.
The configuration of the speed control circuit 165 relating to the generation of the signal 162 is also realized by the same hardware configuration as the part shown by the broken line in FIG. 8 described in the conventional example, and the phase difference detector 1
The configuration and process until the detection result is output by 52 are the same as in the first embodiment.
【０１２６】したがって、同一の部分には同一の符号を
付して説明を省略し、ここでは、特に実施例１と異なる
位相系制御に注目して全体動作を説明する。Therefore, the same parts are designated by the same reference numerals, and the description thereof will be omitted. Here, the entire operation will be described focusing on the phase system control different from the first embodiment.
【０１２７】１５４ｂはセレクタ、１６０ａは出力２ｂ
ｉｔ、１７５は、第２のデジタル制御量である位相差デ
ジタル制御量、１７５ａは、第２のデジタル制御量を含
んだ速度目標値信号である、位相差デジタル制御量１７
５を含んだ速度目標値信号である。154b is a selector and 160a is an output 2b.
It 175, a phase difference digital control amount that is the second digital control amount, and 175 a is a phase difference digital control amount 17 that is a speed target value signal including the second digital control amount.
It is a speed target value signal including 5.
【０１２８】実施例１では、速度系加減速信号／ＦＡＣ
Ｃ信号１６１，／ＦＤＥＣ信号１６２と、位相系加減速
信号／ＰＡＣＣ信号１５７，／ＰＤＥＣ信号１５８をＡ
ＮＤロジックにより論理和（負論理）として、制御イン
ターフェイスに対する加減速信号である／ＡＣＣ信号１
２３、／ＤＥＣ信号１２４としていた。In the first embodiment, the speed system acceleration / deceleration signal / FAC
The C signal 161, / FDEC signal 162 and the phase system acceleration / deceleration signal / PACC signal 157, / PDEC signal 158 are
/ ACC signal 1 which is an acceleration / deceleration signal for the control interface as a logical sum (negative logic) by ND logic
23, / DEC signal 124.
【０１２９】しかしながら、実施例２では、位相差デジ
タル制御量１７５を直接、速度目標値にデジタル加減算
器１８２を介して加減算して、位相差デジタル制御量１
７５を含んだ速度目標値信号とし、これを速度制御回路
１６５に入力して、その結果に基づいて／ＡＣＣ信号１
２３および／ＤＥＣ信号１２４を出力することによっ
て、その効果を得ている。However, in the second embodiment, the phase difference digital control amount 175 is directly added to or subtracted from the speed target value via the digital adder / subtractor 182 to obtain the phase difference digital control amount 1
A speed target value signal including 75 is input to the speed control circuit 165, and based on the result, the / ACC signal 1
The effect is obtained by outputting 23 and / DEC signal 124.
【０１３０】図３、図４に示すように、スキャナモータ
１４７が速度目標値の回転速度に安定するまで、位相系
制御許可信号である／ＰＥＮ信号１６３＝Ｈにより位相
制御がディスイネーブル状態に保持され、速度系加減速
状態の動作は、従来例、実施例１と変わらず、スキャナ
モータ１４７は、従来の速度帰還のみの場合と同等の起
動時間で立ち上がる。As shown in FIGS. 3 and 4, until the scanner motor 147 stabilizes at the rotation speed of the target speed value, the phase control is kept disabled by the / PEN signal 163 = H which is a phase system control permission signal. The operation in the speed system acceleration / deceleration state is the same as that of the conventional example and the first embodiment, and the scanner motor 147 starts up with the same start-up time as in the case of only the conventional speed feedback.
【０１３１】速度系制御の後に、最終的に速度維持状態
へ推移し、位相系制御許可信号である／ＰＥＮ信号１６
３＝Ｌによりイネーブル状態となり、位相差デジタル制
御量１７５が“０”でなくなり、速度目標値を通して位
相系制御が動作し始める。After the speed system control, the speed system is finally transited to the speed maintaining state and the phase system control permission signal / PEN signal 16
When 3 = L, it is enabled, the phase difference digital control amount 175 is not "0", and the phase system control starts to operate through the speed target value.
【０１３２】ここで、本発明の特徴であるデジタル乗除
算器１８１を用いて、位相差検出器１５２の出力に対し
て、１／１２８（＝２の−７乗の積）を乗算する。Here, the output of the phase difference detector 152 is multiplied by 1/128 (= the product of -7 to the power of 2) using the digital multiplier / divider 181 which is a feature of the present invention.
【０１３３】さらに、１／１２８を乗算した結果が０と
なる位相差帯に限り、別途、その位相差帯の、±３２ク
ロックの位相差帯を除く領域（−１２８〜−３２、＋３
２〜＋１２８）について位相差デジタル制御量を１とす
る処理を行っている。Further, only in the phase difference band in which the result of multiplication by 1/128 becomes 0, the area (-128 to -32, +3 of the phase difference band except the phase difference band of ± 32 clocks is separately provided.
2 to +128), the process of setting the phase difference digital control amount to 1 is performed.
【０１３４】これらの操作は、位相差検出器１５２の出
力２ｂｉｔにしたがって、セレクタ１５４ｂの切替で実
現されている。These operations are realized by switching the selector 154b according to the output 2 bits of the phase difference detector 152.
【０１３５】以下、この処理について詳細に説明する。This processing will be described in detail below.
【０１３６】位相差デジタル制御量を“１”とする領域
については、実施例１と同じ理由で、乗算によって位相
差が“０”と判断されてしまう位相差帯において、位相
系のゲインを持たせるためのものである。For the area where the phase difference digital control amount is "1", the gain of the phase system is provided in the phase difference band where the phase difference is judged to be "0" by multiplication for the same reason as in the first embodiment. It is for making it.
【０１３７】さらに、位相差“０”とする±３２クロッ
クの位相差帯（−３２〜＋３２）を別途設けるのは、こ
の領域における位相差制御をしないことにより、位相系
デジタル制御量による制御状態の発振を避けるためであ
る。Further, the phase difference band (-32 to +32) of ± 32 clocks for setting the phase difference to "0" is additionally provided because the phase difference is not controlled in this area, and the control state by the phase system digital control amount is set. This is to avoid the oscillation of.
【０１３８】本実施例にて安定した位相制御を得るため
には、±３２クロックの位相差帯付近の位相差系ゲイン
は非常に小さくする必要があるが、現状の制御インター
フェイスでは１ＣＬＫクロックパルス幅以下の極小ゲイ
ンを入力できないためにこのような領域ができてしま
う。In order to obtain stable phase control in this embodiment, the phase difference gain in the vicinity of the phase difference band of ± 32 clocks needs to be extremely small. However, in the current control interface, the 1CLK clock pulse width is used. Such a region is created because the following minimum gain cannot be input.
【０１３９】仮に１ＣＬＫ当りの積分量を小さくするよ
う積分回路１４９を変更すると、今度は速度制御におけ
るゲインが小さくなってしまうため、停止状態からの起
動時間が遅くなってしまう。If the integrating circuit 149 is changed so as to reduce the integration amount per 1 CLK, the gain in the speed control becomes small this time, and the start-up time from the stopped state is delayed.
【０１４０】この状況において本実施例では、画像形成
装置の回転多面鏡１０５制御の観点から、この位相系の
制御をしない領域を設けても問題はないと判断し、制御
を行っている。In this situation, in the present embodiment, from the viewpoint of controlling the rotary polygon mirror 105 of the image forming apparatus, it is judged that there is no problem even if an area in which the phase system is not controlled is provided, and control is performed.
【０１４１】以下にこれを説明する。This will be described below.
【０１４２】本発明のモータ回転制御手段による回転多
面鏡を用いた画像形成装置において、速度系制御のばら
つきは、主走査（スキャン方向）の画像倍率、画素間隔
のばらつきに影響し、位相系制御のばらつきは、副走査
（感光体回転方向）の画像位置のばらつきに影響する。In the image forming apparatus using the rotary polygon mirror by the motor rotation control means of the present invention, the variation of the speed system control affects the image magnification of the main scanning (scan direction) and the variation of the pixel interval, and the phase system control is performed. Variation affects the image position variation in the sub-scanning (photosensitive member rotation direction).
【０１４３】例として、主走査Ａ４サイズ・６００ｄｐ
ｉ・主走査１００００ｃｌｋ・７０００画素の画像形成
について概算する。As an example, main scanning A4 size / 600 dp
i. Main scan 10000 clk. Approximately about image formation of 7000 pixels.
【０１４４】すると、速度系１００ｃｌｋジッタ（１主
走査に対して１％）は、７０００×１００／１００００
＝７０画素の主走査ズレに相当する。Then, the speed system 100 clk jitter (1% for one main scan) is 7000 × 100/10000.
This corresponds to a main scanning shift of 70 pixels.
【０１４５】しかし、位相系１００ｃｌｋジッタ（１主
走査に対して１％）は、その時点で基準同期信号が示す
正確な記録位置に対する副走査方向の位置ズレに相当す
るため、１×１００／１００００＝１／１００画素の副
走査ズレに相当する。However, the phase system 100 clk jitter (1% for one main scanning) corresponds to the positional deviation in the sub scanning direction with respect to the accurate recording position indicated by the reference synchronization signal at that time, and therefore 1 × 100/10000. This corresponds to a sub-scan shift of 1/100 pixel.
【０１４６】つまり、その比で３桁〜４桁影響力が異な
る。That is, the influence is different by 3 to 4 digits depending on the ratio.
【０１４７】この観点から、本実施例では、位相系制御
は速度系制御ジッタに悪影響を及ぼさない範囲で制御す
るよう設計・構成されている。From this point of view, in this embodiment, the phase system control is designed and constructed so as to be controlled within a range that does not adversely affect the speed system control jitter.
【０１４８】そして、このようにして得られた、第２の
デジタル制御量である位相差デジタル制御量１７５を、
直接、速度目標値にデジタル加減算器１８２により加減
算することで、速度目標値信号を第２のデジタル制御量
を含んだ速度目標値信号１７５ａとする。The phase difference digital control amount 175 which is the second digital control amount thus obtained is
By directly adding and subtracting the speed target value by the digital adder / subtractor 182, the speed target value signal becomes the speed target value signal 175a including the second digital control amount.
【０１４９】そして、これを速度制御回路１６５に入力
することで、そこから得られる第１のデジタル制御量
は、そのまま、出力される／ＡＣＣ信号１２３または／
ＤＥＣ信号１２４となる。Then, by inputting this to the speed control circuit 165, the first digital control amount obtained therefrom is directly output as the / ACC signal 123 or /.
It becomes the DEC signal 124.
【０１５０】なお、実施例２では、第１のデジタル制御
量は、デジタル演算器を介さずに演算されているが、図
示しないデジタル演算器を介して演算することも可能で
あり、この場合は、第２のデジタル制御量である位相差
デジタル制御量１７５を、第１のデジタル制御量より相
対的に小さく演算すればよい。In the second embodiment, the first digital control amount is calculated without using the digital calculator, but it is also possible to calculate it using a digital calculator (not shown). The phase difference digital control amount 175, which is the second digital control amount, may be calculated to be relatively smaller than the first digital control amount.
【０１５１】また、第２のデジタル制御量１７５は、デ
ジタル演算器１８１を介することなく演算することも可
能であり、この場合は、図示しないデジタル演算器を介
して演算させる第１のデジタル制御量と対比させて、第
２のデジタル制御量１７５を第１のデジタル制御量より
相対的に小さく演算すれば良い。The second digital control amount 175 can also be calculated without using the digital arithmetic unit 181, and in this case, the first digital control amount to be calculated via a digital arithmetic unit (not shown). In contrast to this, the second digital control amount 175 may be calculated to be relatively smaller than the first digital control amount.
【０１５２】例えば、デジタル演算器１８１による、第
１のカウンタ１３５ａによりカウントされるカウント数
の演算には、２のｎ乗（ｎは整数）の積を用い、第２の
カウンタ１５２ａによりカウントされるカウント数の演
算には、２のｍ乗（ｍは整数かつｎ＞ｍ）の積を用いて
もよい。For example, for the calculation of the count number counted by the first counter 135a by the digital calculator 181, a product of 2 to the n-th power (n is an integer) is used and counted by the second counter 152a. A product of 2 to the m-th power (m is an integer and n> m) may be used to calculate the count number.
【０１５３】（他の実施例）本発明は、実施例１、２で
説明したレーザープリンタのポリゴンミラーのモータ以
外にも、一般に同様な加減速デジタルインターフェイス
およびモータ回転同期信号取得手段を備えたモータ制御
に適用可能である。(Other Embodiments) In addition to the polygon mirror motor of the laser printer described in the first and second embodiments, the present invention is generally a motor having a similar acceleration / deceleration digital interface and motor rotation synchronization signal acquisition means. It is applicable to control.
【０１５４】例えば、カラープリンタの画像形成部の駆
動等、位相制御が必要な駆動系のモータ制御において、
ＢＤ信号の代わりに、モータ軸に固定された磁性体また
はコイル等によって発生する磁界または電流の変動検知
により、発生されるパルス信号であるＦＧ信号などに基
づくモータ回転同期信号を用いてこの制御を適用するこ
とも可能である。For example, in motor control of a drive system that requires phase control, such as driving an image forming unit of a color printer,
Instead of the BD signal, this control is performed using a motor rotation synchronization signal based on a FG signal or the like which is a pulse signal generated by detecting a change in a magnetic field or current generated by a magnetic body or a coil fixed to the motor shaft. It is also possible to apply.
【０１５５】以上、本発明について３実施例を記述した
が、デジタル演算器については、実施例１のようにデジ
タル乗除算器１８１とデジタル加減算器１８２を併用す
る場合は勿論のこと、実施例２のようにデジタル乗除算
器１８１のみとし、デジタル加減算器１８２は他の構成
として形成することもできる。As described above, the third embodiment of the present invention has been described. Regarding the digital arithmetic unit, the digital multiplier / divider 181 and the digital adder / subtractor 182 are used together as in the first embodiment. As described above, only the digital multiplier / divider 181 can be used, and the digital adder / subtractor 182 can be formed as another configuration.
【０１５６】[0156]
【発明の効果】以上説明したように、本発明によれば、
モータ回転位相制御用に新たにインターフェイス信号の
数を増やすことが無く、従来の制御回路に、デジタル演
算器を付加するだけの構成をとるので、殆どコストアッ
プを招かずに速度制御に位相制御を加えた、すばやくか
つ高精度のモータ回転制御手段を提供できる。As described above, according to the present invention,
It does not increase the number of interface signals for motor rotation phase control, and it has a configuration that only adds a digital arithmetic unit to the conventional control circuit, so phase control can be performed for speed control with almost no increase in cost. In addition, a quick and highly accurate motor rotation control means can be provided.
【０１５７】また、このモータ回転制御手段を画像形成
装置、特に、多色の画像を合成する必要があるカラーレ
ーザービームプリンタに適用した場合には、制御に時間
をかけることなく、位相制御により色ずれを極めて小さ
くすることができ、すばやくかつ画質の向上した画像形
成装置を提供することができる。Further, when this motor rotation control means is applied to an image forming apparatus, especially a color laser beam printer which needs to synthesize multicolor images, it is possible to perform color control by phase control without taking time for control. It is possible to provide an image forming apparatus in which the deviation can be made extremely small and the image quality can be improved quickly.
【図１】 本発明の特徴をもっとも良く表す図であり、
本発明の実施例１による制御回路の構成を示すブロック
図である。FIG. 1 is a diagram best representing the features of the present invention,
3 is a block diagram showing the configuration of a control circuit according to the first embodiment of the present invention. FIG.
【図２】 本発明の実施例１によるスキャナモータの加
速状態、減速状態、速度維持状態における制御指令を表
す図である。FIG. 2 is a diagram showing control commands in an acceleration state, a deceleration state, and a speed maintaining state of the scanner motor according to the first embodiment of the present invention.
【図３】 本発明の実施例２による制御回路の構成を示
すブロック図である。FIG. 3 is a block diagram showing a configuration of a control circuit according to a second embodiment of the present invention.
【図４】 本発明の実施例２によるスキャナモータの加
速状態、減速状態、速度維持状態における制御指令を表
す図である。FIG. 4 is a diagram showing control commands in an acceleration state, a deceleration state, and a speed maintenance state of a scanner motor according to a second embodiment of the present invention.
【図５】 従来例による画像形成装置の概念的構成図で
ある。FIG. 5 is a conceptual configuration diagram of an image forming apparatus according to a conventional example.
【図６】 従来例による制御回路とスキャナモータユニ
ットの全体構成図である。FIG. 6 is an overall configuration diagram of a control circuit and a scanner motor unit according to a conventional example.
【図７】 従来例によるスキャナモータの加速状態、減
速状態、速度維持状態における制御指令を表す図であ
る。FIG. 7 is a diagram showing control commands in an acceleration state, a deceleration state, and a speed maintenance state of a scanner motor according to a conventional example.
【図８】 従来例による制御回路の構成を示すブロック
図である。FIG. 8 is a block diagram showing a configuration of a control circuit according to a conventional example.
１１０ ／ＢＤ信号 １１３ ＢＤＮ信号 １２３ ／ＡＣＣ信号 １２４ ／ＤＥＣ信号 １３５ａ 第１のカウンタ １３９ 高速クロックＣＬＫ １３９Ｂ 速度目標値信号 １５０ ＲＥＦ信号 １５２ａ 第２のカウンタ １５４ｂ セレクタ １５７ ／ＰＡＣＣ信号 １５８ ／ＰＤＥＣ信号 １６０ １７ｂｉｔ位相差情報 １６０ａ 出力２ｂｉｔ １６１ ／ＦＡＣＣ信号 １６２ ／ＦＤＥＣ信号 １６３ ／ＰＥＮ信号 １７５ 位相差デジタル制御量 １８１ デジタル乗除算器 １８２ デジタル加減算器 110 / BD signal 113 BDN signal 123 / ACC signal 124 / DEC signal 135a First counter 139 High-speed clock CLK 139B Speed target value signal 150 REF signal 152a Second counter 154b selector 157 / PACC signal 158 / PDEC signal 160 17-bit phase difference information 160a output 2bit 161 / FACC signal 162 / FDEC signal 163 / PEN signal 175 Phase difference digital control amount 181 Digital Multiplier / divider 182 Digital adder / subtractor
Claims (13)
制御インターフェイスをもつモータおよびモータ駆動回
路を備え、かつ前記制御インターフェイスを通して制御
する制御回路には、前記モータの回転状態検知および制
御のための高速クロック信号を備え、前記モータの回転
位相目標となる基準同期信号を備え、前記モータの回転
速度目標となる速度目標値信号を備え、前記モータの回
転位相に同期したモータ同期信号を備え、前記モータ同
期信号から得られるモータ回転同期信号の間隔を、前記
高速クロック信号によりカウントする第１のカウンタを
備え、前記基準同期信号と前記モータ回転同期信号の間
隔を、前記高速クロック信号によりカウントする第２の
カウンタを備え、前記第１および第２カウンタのそれぞ
れまたはいずれか片方でカウントされたカウント数を、
演算するデジタル演算器を備え、前記デジタル演算器を
介しまたは介せずして演算される第１のデジタル制御量
および第２のデジタル制御量との２つのデジタル制御量
と、速度目標値信号とに基づいて、制御インターフェイ
スを介してモータ駆動回路に信号入力するモータ回転制
御手段であって、前記第２のデジタル制御量を、前記第
１のデジタル制御量より相対的に小さく演算して前記モ
ータを加減速制御することを特徴とするモータ回転制御
手段。1. A control circuit comprising a motor and a motor drive circuit having a control interface capable of inputting an acceleration / deceleration direction and an acceleration / deceleration amount, and controlling the motor through the control interface, for detecting and controlling a rotation state of the motor. A high speed clock signal, a reference synchronization signal that is a rotation phase target of the motor is provided, a speed target value signal that is a rotation speed target of the motor is provided, and a motor synchronization signal that is synchronized with a rotation phase of the motor is provided. A first counter for counting the interval of the motor rotation synchronizing signal obtained from the motor synchronizing signal by the high speed clock signal is provided, and the interval of the reference synchronizing signal and the motor rotation synchronizing signal is counted by the high speed clock signal. A second counter, each of the first and second counters or any one of the first and second counters The number of counts counted by
Two digital control amounts, a first digital control amount and a second digital control amount, which are provided with a digital computing unit for computing, and which are computed with or without the digital computing unit, and a speed target value signal. A motor rotation control means for inputting a signal to a motor drive circuit via a control interface based on the above, wherein the second digital control amount is calculated to be relatively smaller than the first digital control amount. Rotation control means for controlling acceleration and deceleration of the motor.
るデジタル加減算器を介して、前記速度目標値信号に加
減算処理することによって、前記速度目標値信号を、第
２のデジタル制御量を含んだ速度目標値信号とし、前記
第１のカウンタによりカウントされるカウント数と、前
記第２のデジタル制御量を含んだ速度目標値信号とから
得られる第１のデジタル制御量に基づいて、前記制御イ
ンターフェイスを介してモータ駆動回路に信号入力する
ようにしたことを特徴とする請求項１に記載のモータ回
転制御手段。2. The second digital control amount includes a second digital control amount for the speed target value signal by performing an addition / subtraction process on the speed target value signal via a digital adder / subtractor for adding / subtracting. The control based on the first digital control amount obtained from the count number counted by the first counter and the speed target value signal including the second digital control amount The motor rotation control means according to claim 1, wherein a signal is input to the motor drive circuit through an interface.
された回転多面鏡に反射されたレーザービームを検知し
て、パルス信号を発生する光電変換手段により発生され
る、ＢＤ信号であることを特徴とする請求項１に記載の
モータ回転制御手段。3. The motor synchronization signal is a BD signal generated by a photoelectric conversion unit that detects a laser beam reflected by a rotating polygon mirror fixed to a motor shaft and generates a pulse signal. The motor rotation control means according to claim 1, which is characterized in that.
された磁性体またはコイル等によって発生する磁界また
は電流の変動検知により、パルス信号を発生する手段よ
り発生される、ＦＧ信号であることを特徴とする請求項
１に記載のモータ回転制御手段。4. The motor synchronizing signal is an FG signal generated by a means for generating a pulse signal by detecting a change in a magnetic field or a current generated by a magnetic body, a coil or the like fixed to a motor shaft. The motor rotation control means according to claim 1, which is characterized in that.
能な制御インターフェイスは、前記２つのデジタル制御
量に基づく２本のデジタル信号で構成されることを特徴
とする請求項１に記載のモータ回転制御手段。5. The motor according to claim 1, wherein the control interface capable of inputting the acceleration / deceleration direction and the acceleration / deceleration amount is composed of two digital signals based on the two digital control amounts. Rotation control means.
を、それぞれの専用の加速信号、減速信号で指示し、加
減速量を、それぞれ加速信号、減速信号のパルス幅によ
り表現することを特徴とする請求項５に記載のモータ回
転制御手段。6. The two digital signals indicate an acceleration / deceleration direction by a dedicated acceleration signal and a deceleration signal respectively, and an acceleration / deceleration amount is expressed by pulse widths of the acceleration signal and the deceleration signal, respectively. The motor rotation control means according to claim 5, which is characterized in that.
ンタによりカウントされるカウント数に行う演算は、２
のｎ乗（ｎは整数）の積を用い、前記デジタル演算器に
よる、第２のカウンタによりカウントされるカウント数
に行う演算は、２のｍ乗（ｍは整数かつｎ＞ｍ）の積を
用いることを特徴とする請求項１に記載のモータ回転制
御手段。7. The calculation performed on the count number counted by the first counter by the digital calculator is 2
The nth power (n is an integer) of the product is used, and the operation performed on the count number counted by the second counter by the digital calculator is a product of 2mth power (m is an integer and n> m). The motor rotation control means according to claim 1, which is used.
カウンタによりカウントされるカウント数に行う演算
は、前記第２のカウンタによりカウントされるカウント
数に２のｎ乗（ｎは整数）の積を乗算し、定数を加えて
行うことを特徴とする請求項１または７に記載のモータ
回転制御手段。8. The operation performed on the count number counted by the second counter by the digital calculator is a product of the count number counted by the second counter and the n-th power of 2 (n is an integer). 9. The motor rotation control means according to claim 1 or 7, which is performed by multiplying by and adding a constant.
カウンタによりカウントされるカウント数に行う演算
は、２の負整数乗の積を用い、その演算結果が０となる
場合に限り、別途、演算結果を前記第２のカウンタによ
りカウントされるカウント数に応じた諸定数とすること
を特徴とする請求項１または７に記載のモータ回転制御
手段。9. The calculation performed by the digital calculator on the count number counted by the second counter uses a product of negative integer powers of 2 and is separately provided only when the calculation result is 0. 8. The motor rotation control means according to claim 1, wherein the calculation result is set to various constants according to the count number counted by the second counter.
れるカウント数と、前記速度目標値信号とから速度差を
求め、前記第２のカウンタによりカウントされるカウン
ト数と、前記基準同期信号とから位相差を求め、前記速
度差から第１のデジタル制御量を、前記位相差から第２
のデジタル制御量を得ることを特徴とする請求項１また
は７に記載のモータ回転制御手段。10. The speed difference is calculated from the count number counted by the first counter and the speed target value signal, and the difference is calculated from the count number counted by the second counter and the reference synchronization signal. The phase difference is obtained, and the first digital control amount is obtained from the speed difference and the second digital control amount is obtained from the phase difference.
The motor rotation control means according to claim 1 or 7, wherein the digital control amount is obtained.
ジタル制御量は、速度差デジタル制御量幅のＰＷＭパル
スであり、前記位相差から得られる前記第２のデジタル
制御量は、位相差デジタル制御量幅のＰＷＭパルスであ
って、これらの論理和信号を制御インターフェイスから
モータ駆動回路に入力して、モータの加減速方向および
加減速量とすることを特徴とする請求項１０に記載のモ
ータ回転制御手段。11. The first digital control amount obtained from the speed difference is a PWM pulse having a speed difference digital control amount width, and the second digital control amount obtained from the phase difference is a phase difference digital control amount. 11. The motor according to claim 10, which is a PWM pulse having a control amount width, and these logical sum signals are input from a control interface to a motor drive circuit to set an acceleration / deceleration direction and an acceleration / deceleration amount of the motor. Rotation control means.
パルスおよび位相差デジタル制御量幅のＰＷＭパルス
は、モータ同期信号または基準同期信号を、起点または
終点とすることを特徴とする請求項１１に記載のモータ
回転制御手段。12. The PWM of the speed difference digital control amount width
The motor rotation control means according to claim 11, wherein the PWM pulse of the pulse and the phase difference digital control amount width has a motor synchronization signal or a reference synchronization signal as a starting point or an ending point.
ータ回転制御手段を備えることを特徴とするモータ回転
制御手段を備えた画像形成装置。13. An image forming apparatus having a motor rotation control means, comprising the motor rotation control means according to claim 1. Description:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267343A JP4827341B2 (en) | 2001-09-04 | 2001-09-04 | Motor rotation control device and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267343A JP4827341B2 (en) | 2001-09-04 | 2001-09-04 | Motor rotation control device and image forming apparatus |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003079175A true JP2003079175A (en) | 2003-03-14 |
| JP2003079175A5 JP2003079175A5 (en) | 2008-10-23 |
| JP4827341B2 JP4827341B2 (en) | 2011-11-30 |
Family
ID=19093483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001267343A Expired - Fee Related JP4827341B2 (en) | 2001-09-04 | 2001-09-04 | Motor rotation control device and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4827341B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005351981A (en) * | 2004-06-08 | 2005-12-22 | Canon Inc | Rotating polygon mirror driving apparatus, method of controlling the same and program |
| JP2009069433A (en) * | 2007-09-12 | 2009-04-02 | Canon Inc | Polygon mirror drive motor control circuit, and image forming device |
| EP2405569A3 (en) * | 2010-07-08 | 2018-01-24 | S-Printing Solution Co., Ltd. | Image forming apparatus, motor control apparatus and motor control method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731386A (en) * | 1980-08-01 | 1982-02-19 | Matsushita Electric Ind Co Ltd | Speed controlling device for motor |
| JPH02237487A (en) * | 1989-03-08 | 1990-09-20 | Sanyo Electric Co Ltd | Digital servo equipment |
| JPH09183251A (en) * | 1995-05-22 | 1997-07-15 | Canon Inc | Image forming device and image forming method |
| JP2000221422A (en) * | 1999-01-28 | 2000-08-11 | Canon Inc | Image forming device |
| JP2000347742A (en) * | 1999-06-01 | 2000-12-15 | Meidensha Corp | Synchronous controller |
| JP2001229608A (en) * | 2000-02-16 | 2001-08-24 | Rohm Co Ltd | Optical disk servo circuit |
-
2001
- 2001-09-04 JP JP2001267343A patent/JP4827341B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731386A (en) * | 1980-08-01 | 1982-02-19 | Matsushita Electric Ind Co Ltd | Speed controlling device for motor |
| JPH02237487A (en) * | 1989-03-08 | 1990-09-20 | Sanyo Electric Co Ltd | Digital servo equipment |
| JPH09183251A (en) * | 1995-05-22 | 1997-07-15 | Canon Inc | Image forming device and image forming method |
| JP2000221422A (en) * | 1999-01-28 | 2000-08-11 | Canon Inc | Image forming device |
| JP2000347742A (en) * | 1999-06-01 | 2000-12-15 | Meidensha Corp | Synchronous controller |
| JP2001229608A (en) * | 2000-02-16 | 2001-08-24 | Rohm Co Ltd | Optical disk servo circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005351981A (en) * | 2004-06-08 | 2005-12-22 | Canon Inc | Rotating polygon mirror driving apparatus, method of controlling the same and program |
| JP2009069433A (en) * | 2007-09-12 | 2009-04-02 | Canon Inc | Polygon mirror drive motor control circuit, and image forming device |
| EP2405569A3 (en) * | 2010-07-08 | 2018-01-24 | S-Printing Solution Co., Ltd. | Image forming apparatus, motor control apparatus and motor control method thereof |
| US9954468B2 (en) | 2010-07-08 | 2018-04-24 | S-Printing Solution Co., Ltd. | Image forming apparatus, motor control apparatus and motor control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4827341B2 (en) | 2011-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3606029B2 (en) | Image forming apparatus | |
| JP2854366B2 (en) | Laser scanning type image forming apparatus | |
| US9024568B2 (en) | Motor speed controller and control method | |
| JPH09183250A (en) | Image forming device | |
| US6825636B2 (en) | Circuit and method for controlling stepping motor | |
| JP3067495B2 (en) | Image forming device | |
| JP2003079175A (en) | Motor rotation control means and imaging equipment provided with motor rotation control means | |
| US5764270A (en) | Image forming apparatus with a plurality of image forming units | |
| JP4714529B2 (en) | Light beam scanning apparatus, image forming apparatus, and light beam scanning method | |
| US6122068A (en) | Image forming apparatus | |
| JP3458878B2 (en) | Laser beam scanning device | |
| JP2006201606A (en) | Light beam scanner and image forming apparatus | |
| JP4424230B2 (en) | Image forming apparatus | |
| JP4770388B2 (en) | Color image forming apparatus and control method thereof | |
| JP2000221422A (en) | Image forming device | |
| JP2615668B2 (en) | Laser recording device | |
| JP2003009568A (en) | Motor controller, motor control method, image forming device, and its control method | |
| JP4371628B2 (en) | Image forming apparatus and control method thereof | |
| JP2022077098A (en) | Image forming apparatus | |
| JP2782202B2 (en) | Phase control circuit in image forming apparatus | |
| JP3056505B2 (en) | Synchronous circuit | |
| JP3099399B2 (en) | Multi-color printing device | |
| JPH03253284A (en) | Controlling device for rotation of rotary deflector | |
| JPH0990257A (en) | Color image forming device | |
| JPH09136451A (en) | Laser beam printing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |