JP2003070295A - ステッピングモータのマイクロステップ駆動装置及びその駆動方法 - Google Patents
ステッピングモータのマイクロステップ駆動装置及びその駆動方法Info
- Publication number
- JP2003070295A JP2003070295A JP2001255185A JP2001255185A JP2003070295A JP 2003070295 A JP2003070295 A JP 2003070295A JP 2001255185 A JP2001255185 A JP 2001255185A JP 2001255185 A JP2001255185 A JP 2001255185A JP 2003070295 A JP2003070295 A JP 2003070295A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- pwm
- stepping motor
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
装置の回路構成を簡単にする。 【構成】 同装置は、フルステップの1ステップ期間を
1周期としてパルス幅が最大レベルから最小レベルに変
化するPWM信号fを生成するパルス幅変調信号生成部
10と、相励磁カウンタ20と、相励磁カウンタ20が
示すステップに応じたパターンでHIGHレベル信号、LOW
レベル信号、PWM信号fのいずれかを各相に分配する
相分配回路部30と、相分配された信号に基づいて相電
流を各相毎に生成する駆動回路部40とを備えた構成と
なっている。相分配回路部30は、フルステップの各々
について全相のうち一相にPWM信号fを分配する一
方、他の相にはHIGHレベル信号又はLOW レベル信号を分
配するとともに、ステップが進むに従って、PWM信号
fの分配相を相回転方向に順次移行させる構成となって
いる。
Description
ルス幅変調)制御方式により細かく制御することによ
り、ステッピングモータのマイクロステップ駆動を行う
ステッピングモータのマイクロステップ駆動装置及びそ
の駆動方法に関する。
ップ駆動装置の従来例として特開平11−122991号公報に
開示されたものがある。同装置は図7に示すような基本
構成となっている。
類(正負の違いを考慮に入れると8種類)のPWM信号
Up1、Up2、Dw1、Dw2等を生成するパルス幅
変調信号生成部である。図中60はフルステップのステ
ップを繰り返し計数する相励磁カウンタである。図中7
0は相励磁カウンタのカウントに応じたパターンでPW
M信号Up1、Up2、Dw1、Dw2等をA〜E相に
分配する相分配回路部である。
配された信号に基づいて相電流を各相毎に生成する駆動
回路部(図示省略)が接続されている。
信号Up1、Up2、PWM信号Dw1、Dwのデュー
ティ比を示すデータが予め記録されたデータテーブル5
31、532が各々備えられている。データテーブル5
31、532の読み出しアドレスは入力パルス信号に応
じて動作するアドレス生成回路51及びデータセレクタ
52により生成されている。データテーブル531、5
32から読み出された各データは、データレジスタ54
1〜544で保持され、ミラー回路55で加工された
後、PWM生成回路561〜564に入力される。
信号Up1、Up2、Dw1、Dw2等の原型となる各
信号を生成するとともに同信号をPWMカウンタ57の
カウント値を参照して各相に振り分け、これをPWM信
号Up1、Up2、Dw1、Dw2等として出力するよ
うになっている。
出力される信号は、PWM信号Up1、Up2、Dw
1、Dw2以外に、ミラー回路55で加工されたUp1
R、Up2R、Dw1R、Dw2Rもあるが、これは図
示省略されている。
p2、Dw1、Dw2等を相励磁カウンタ60のカウン
タ値に従って図8に示すように相分配するようになって
いる。例えば、ステップ0においては、A+ 、A- 相に
おいてPWM信号Dw1、Dw1B(BはDw1に対し
て反転した信号であることを示している。他の信号につ
いても同様の表現をしている)が各々出力される。同様
に、B+ 、B- 相においてPWM信号Dw2、Dw2B
Rが、C+ 、C- 相においてHIGHレベル信号、LOW レベ
ル信号が、D+ 、D- 相においてPWM信号Up2、U
p2BRが、E + 、E- 相においてPWM信号Up1、
Up1Bが各々出力される。
に入力されると、ステッピングモータに流れる相電流が
PWM制御され、この結果、ステッピングモータがマイ
クロステップ駆動することになる。
来例による場合、ステッピングモータをマイクロステッ
プ駆動させるには、複数種のPWM信号を生成すること
が必要不可欠である以上、回路構成が複雑となり、これ
に伴って装置自体がコスト高になるという問題が指摘さ
れている。
のであり、その目的とするところは、回路構成を簡単に
することが可能なステッピングモータのマイクロステッ
プ駆動装置及びその駆動方法を提供することにある。
グモータのマイクロステップ駆動装置は、ステッピング
モータのマイクロステップ駆動を行う装置であって、フ
ルステップの1ステップ期間を1周期としてパルス幅が
最大レベルから最小レベルに又は最小レベルから最大レ
ベルに変化するパルス幅変調信号を生成するパルス幅変
調信号生成部と、フルステップのステップを繰り返し計
数する相励磁カウンタと、相励磁カウンタが示すステッ
プに応じたパターンでHIGHレベル信号、LOW レベル信
号、前記パルス幅変調信号のいずれかを各相に分配する
相分配回路部と、相分配回路部により相分配された信号
に基づいて相電流を各相毎に生成する駆動回路部とを具
備しており、前記相分配回路部は、ステッピングモータ
において回転磁界が得られるように、フルステップの各
々について全相のうち少なくとも一相に前記パルス幅変
調信号を分配する一方、他の相にはHIGHレベル信号又は
LOW レベル信号を分配するとともに、ステップが進むに
従って、当該パルス幅変調信号の分配相を相回転方向に
順次移行させる構成となっていることを特徴としてい
る。
ロステップ駆動方法は、フルステップの1ステップ期間
を1周期としてパルス幅が最大レベルから最小レベルに
又は最小レベルから最大レベルに変化するパルス幅変調
信号の他、HIGHレベル信号及びLOW レベル信号を生成
し、ステッピングモータにおいて回転磁界が得られるよ
うに、フルステップの各々について全相のうち少なくと
も一相に前記パルス幅変調信号を分配する一方、他の相
にはHIGHレベル信号又はLOW レベル信号を分配し、この
ように相分配された信号に基づいて相電流を各相毎に生
成し、ステップが進むに従って、当該パルス幅変調信号
の分配相を相回転方向に順次移行させるようにしたこと
を特徴としている。
の1ステップ期間を1周期としてパルス幅が最大レベル
から最小レベルに又は最小レベルから最大レベルに変化
するパルス幅変調信号を全相のうち少なくとも一相に分
配する一方、他の相にはHIGHレベル信号又はLOW レベル
信号を分配し、ステップが進むに従って、当該パルス幅
変調信号の分配相を相回転方向に順次移行させることに
より、ステッピングモータのマイクロステップ駆動が行
われる。
テッピングモータのマイクロステップ駆動装置及びその
駆動方法の実施の形態を図面を参照して説明する。図1
は同装置のブロック図、図2は同装置のパルス幅変調信
号生成部により生成されるPWM信号の模式的波形図、
図3はPWM信号の波形図、図4は同装置の相分配回路
図の出力パターンを示す図、図5は本発明の他の実施の
形態を説明するための図4に対応する図、図6は本発明
の他の実施の形態を説明するための図4に対応する図で
ある。
ロステップ駆動装置は、図1に示すように5相ステッピ
ングモータMに供給すべき相電流をPWM(パルス幅変
調)制御方式により細かく制御することにより、5相ス
テッピングモータMのマイクロステップ駆動を行う装置
である。ここでは同装置には入力パルス信号a、クロッ
クモード信号b及び分解能設定信号c等が入力されてい
る。
を1周期としてパルス幅が最大レベルから最小レベルに
又は最小レベルから最大レベルに変化するPWM信号f
(パルス幅変調信号:図2参照)を生成するパルス幅変
調信号生成部10と、フルステップのステップを繰り返
し計数する相励磁カウンタ20と、相励磁カウンタ20
が示すステップに応じたパターンでHIGHレベル信号、LO
W レベル信号、PWM信号fのいずれかを各相に分配す
る相分配回路部30と、相分配回路部30により相分配
された信号に基づいて相電流を各相毎に生成して5相ス
テッピングモータMに出力する駆動回路部40とを備え
た構成となっている。ここでは5相ステッピングモータ
Mがスター結線されており、駆動回路部40のA+ ,A
- 、B+,B- 、C+ ,C- 、D+ ,D- 、E+ ,E-
相の各出力端子に各々接続されている。以下、各構成部
の構成を順に詳しく説明する。
信号fのパルス幅を示すデータ(以下、PWM波形生成
データとする)がデータテーブルとして記録/保持され
たメモリ11及びJYO回路部14が備えられている。
ここではメモリ11として外部接続されたROMを用い
ている一方、JYO回路部14としてデコーダを用いて
いる。PWM波形生成データは5相ステッピングモータ
Mをマイクロステップで駆動させた場合に実際に流れる
相電流の電流値に基づいて作成されたもので、下位8ビ
ットがメモリ11に記録されている一方、上位3ビット
がJYO回路部14に保持されている。
な方法を用いて作成している。まず、5相ステッピング
モータMを1/100でマイクロステップ駆動させ、1
パルスずつ動作させたときの各角度毎の相電流値を計測
する。計測する範囲については角度位置が0度から0.
72度(相励磁カウンタ20の1カウント分に相当す
る)までとする。そして計測された各角度毎の相電流値
を線形補間することにより、5相ステッピングモータM
を1/1000で駆動させたときに相当する各相毎の相
電流値を求める。相電流の実測値を線形補間をするのは
5相ステッピングモータMを実際には1/1000でマ
イクロステップ駆動させることができないものの、高精
度なマイクロステップ駆動を実現するためである。
を1/1000で駆動させたときの各角度毎の相電流値
が求められると、これをPWM波形のパルス幅の値に変
換する。この変換に当たっては、角度位置が0度である
ときにPWM波形のデューティ比が50となり、0.7
2度に近づくにつれて、PWM波形のデューティ比が1
00に近づくようにする。
アドレス生成部13により生成されている。アドレス生
成部13から出力されるアドレス信号e1により、メモ
リ11上に記録されたPWM波形生成データの下位8ビ
ットが読み出されるようになっている一方、アドレス信
号e2によりJYO回路部14上に保持されたPWM波
形生成データの上位3ビットが読み出されるようになっ
ている。
路部12から出力された信号d1のパルスを計数するカ
ウンタであり、当該計数結果をアドレス信号e1、e2
として出力する基本構成となっている。アドレス生成部
13には、信号d1に含まれる回転方向情報に基づいて
計数方向を変える他、分解能設定信号cに応じて読み出
しアドレスの変化の度合いを変更させる機能が含まれて
いる。
信号a、クロックモード信号b及び分解能設定信号cが
入力されており、これらの信号に基づいて信号d1、d
2を生成する回路モジュールとなっている。信号d1は
入力パルス信号aと同一周波数のパルス信号であって、
入力パルス信号a等から得た回転方向及び分解能の情報
が付加されており、アドレス生成部13に出力されてい
る。一方、信号d2は入力パルス信号aを分周したパル
ス信号であって、入力パルス信号a等から得た回転方向
及び分解能の情報が付加されており、PWM周期制御部
19及び相励磁カウンタ20に出力されている。
コードするデコーダである。デコードされたデータをP
WM波形生成データの上位3ビットとしてPLSCKI
M回路部15に出力されている。
部14から読み出されたPWM波形生成データは、PL
SCKIM回路部15を介してPWM波形生成部17に
導かれている。
するための11ビットのフリーランカウンタである。こ
こでは、電源がONにされると、000(H)から7F
F(H)までウカントした後、再び000(H)まで戻
って7FF(H)までカウントするというのがその基本
的な動作となっている。000(H)から7FF(H)
までカウントする期間はPWM信号fの1PWM周期
(図2及び図3参照)と一致している。カウントデータ
はPWM波形生成部17に出力されている。
路部15から入力されたPWM波形生成データとPWM
カウンタ部16から入力されたカウントデータとを大小
比較し、この比較結果等に基づいてPWM信号fを生成
する基本構成となっている。図2及び図3においては、
PWM信号fのプラス側をPWM信号f+ として表す一
方、マイナス側をPWM信号f- として表している。
ップの1ステップ期間を1周期とした信号であって、図
示例においてはPWM信号f+ のパルス幅が最大レベル
から最小レベルに3段階に変化している一方、PWM信
号f- のパルス幅が最小レベルから最大レベルに3段階
に変化している。5相ステッピングモータMのマイクロ
ステップ駆動を行うには、フルステップの1ステップ期
間中に角度位置0.36度付近を境にして相電流を正か
ら負(又は負から正)に推移させることが必要であるの
で、これに合わせてPWM出力の正負を角度位置0.3
6度付近を境にして反転させている。PWM出力を反転
させた期間を図中PWM出力正負反転領域として示して
いる。このようなPWM信号fがPWM波形生成部17
においては次のようにして生成されている。
回路部12に1パルス入力されると、アドレス生成部1
3により生成される信号e1、e2が変化する。これに
伴って、上記データテーブルからPWM波形生成データ
が読み出され、PLSCKIM回路部15を介してPW
M波形生成部17に入力される。このときのPWM波形
生成データがAであるとする。
図3に示すようにPWMカウンタ部16のカウントデー
タが0になったタイミングで(図中)、HIGHレベル
となり、その後、PWMカウンタ部16のカウントデー
タがAになったタイミングで(図中)、LOW レベルに
変化する。この状態はPWMカウンタ部16のカウント
データが7FFを示すまで継続される。この結果、PW
M信号f+ (PWM出力正負反転領域においてはPWM
信号f- になる)の1PWM周期の波形が作成される。
出力は、PWMカウンタ部16のカウントデータがAを
示した後、所定のデッドタイム分をカウントしたタイミ
ングで(図中)、LOW レベルからHIGHレベルに変化す
る。その後、デッドタイムに応じて設定された所定値を
カウントしたタイミングで(図中)、LOW レベルとな
る。図示例ではPWMカウンタ部16のカウントデータ
がCを示すタイミングでHIGHレベルからLOW レベルに変
化している。この状態はPWMカウンタ部16のカウン
トデータが7FFを示すまで継続される。この結果、P
WM信号f- (PWM出力正負反転領域においてはPW
M信号f+ になる)の1PWM周期の波形が作成され
る。PWM信号f- は基本的にデッドタイムを勘案して
PWM信号f+ を反転した信号であり、両信号の関係は
常に一定である。
DE回路部12に1パルス入力される度にPWM波形生
成部17においてPWM信号fの1PWM周期分の波形
が次々と作成される。PWM波形生成データが大きくな
るに伴って、PWM信号fのプラス側の比率が長くなる
一方、マイナス側の比率が短くなることから、結果とし
て、PWM信号fの波形はPWM波形生成データに対応
したものとなる。
たborrow信号をカウントし、カウント値が回転角
度0.36度付近を示すときには、PWM出力を反転さ
せるようになっている。この結果、図2に示すようにP
WM信号f+ とPWM信号f - とが回転角度0.36°
付近を境にしてその前半期間と後半期間(PWM出力正
負反転領域)とで対称になったPWM信号fが生成され
る。
相分配回路部30を介して駆動回路部40に出力される
と、駆動回路部40において当該信号に基づいた相電流
が生成される。当該相電流はフルステップの1ステップ
期間において+100%から−100%に変化し、その
電流方向は角度位置0.36度付近において逆転する。
このときの相電流の変化はPWM信号f+ ,f- を構成
する各PWM波形により決定されることから、結果とし
て、フルステップの1ステップ期間における相電流は上
記データテーブルに記録されたPWM波形生成データに
より細かく制御されることになる。
も、その直前の入力パルス信号aにより得られたPWM
波形生成データ(PLSCKIM回路部15にラッチさ
れたPWM波形生成データである)により、PWM信号
fの波形出力を維持するようになっている。これは、5
相ステッピングモータMをその時の相励磁位置に保持す
るためである。
期でカウントをしていることから、このカウント周波数
に対して入力パルス信号aの周波数が余りにも高いとき
には、PWM波形を生成することができなくなる。この
ような高速域の入力パルス信号aに対応するためにPW
M周期制御部19が備えられている。
E回路部12からの信号d2とアドレス生成部13から
の信号e2が入力されており、両信号に基づいて制御信
号h1、h2を生成するとともにPLSCKIM回路部
15及びPWMカウンタ部16に出力するようになって
いる。
回路部12からの信号d2を通じて入力パルス信号aの
パルス長を求め、当該パルス長と設定値とを比較し、当
該比較結果に基づいて、PWM周期を入力パルス信号a
のパルス長に応じて2n(n=1、2・・・)段階に短
くするための制御信号h1を生成する機能を有してい
る。制御信号h1はPLSCKIM回路部15及びPW
Mカウンタ部16に出力されている。
部16に入力されると、PWMカウンタ部16において
は次のような動作となる。即ち、制御信号h1を通じて
PWM周期を1/2nにすることを命じられた場合、0
00(H)から始まって7FF(H)で終わるというフ
リーランカウントが、m00(H)から始まって7FF
×m/2n(H)(m=0,1,2・・・2n−1の整
数)で終わりとするフリーランカウントに変更される。
例えば、n=1である場合、000(H)〜3FF
(H)、400(H)〜7FF(H)の各フリーランカ
ウンタが連続して行われ、その結果、PWM周期が1/
2に短縮されることになる。
部15に入力されると、PLSCKIM回路部15にお
いては、PWMカウンタ部16でのPWM周期の短縮に
対応して次のような動作となる。即ち、制御信号h1を
通じてPWM周期を1/2nにすることを命じられた場
合、PWM波形生成データを下位方向にnビットシフト
して、空いた上位ビットにはPWMカウンタ部16の同
位桁ビットを入るようにされている。
路部15に入力されたPWM波形生成データが3FF
(H)であったとする。PWM波形生成データが3FF
(H)であるときには本来デューティ比50のPWM波
形が生成される。この場合、11ビット長の3FF
(H)のPWM波形生成データが下位方向に1ビットシ
フトされ、10ビット長の1FF(H)となる。
(H)〜3FF(H)のフリーランカウントを行ってい
るときは、その最上位ビットが0となり、次の400
(H)〜7FF(H)のフリーランカウンタを行ってい
るときは、その最上位ビットが1になる。3FF(H)
のPWM波形生成データが下位方向に1ビットシフトさ
れるとともに、空いた上位ビットにはPWMカウンタ部
16の最上位ビットの0又は1が入れられる。この結
果、3FF(H)というデータを2つの分割した形の1
FF(H)、5FF(H)という2つのPWM波形生成
データが得られ、このデータに基づいて2つのPWM波
形が生成される。PWMカウンタ部16においてはPW
M周期が1/2に短縮されていることから、上記したP
WM波形のデューティ比はいずれも50になる。
たが、n=2、3、4・・である場合についても全く同
様であり、PWM周期が1/4、1/8、1/16・・
に短縮される。また、元のPWM波形生成データが3F
F(H)以外である場合についても同様であり、短縮さ
れた各時間領域において同一のデューティ比を有したP
WM波形が各々生成される。
により入力パルス信号aの周波数が高いときであって
も、PWM波形が確保されることになる。もっとも、P
WM周期が極端に短くなると、PWM波形が矩形波に近
づいてしまい、その結果、PWM周期が最短であるとき
には、相分配回路部30との関係で5相ステッピングモ
ータMがマイクロステップからフルステップに移行し、
PWM制御を行うことができなくなる。そのためPWM
周期制御部19等には、入力パルス信号aについてPW
M波形が矩形波に近くなるような高速域であっても、P
WM制御を行うことを可能にする機能が付加されてい
る。
回路部12からの信号d2を通じて入力パルス信号aの
パルス長を求め、当該パルス長が所定値(入力パルス信
号aの周波数に換算したときの値をf1とし、これはP
WM波形が矩形波に近くなるような高速域に設定されて
いる)以下であるときに、アドレス生成部13から出力
された信号e2が示すアドレスと予め用意された複数の
アドレス設定値Mとが一致するか否かを判定し、当該判
定結果を制御信号h2として出力する機能を有してい
る。制御信号h2については両アドレスが一致したとき
にアクティブ状態になる一方、不一致であるときに非ア
クティブ状態になり、PLSCKIM回路部15及びP
WMカウンタ部16に出力されている。
WM波形生成データが順次入力されているが、制御信号
h2がアクティブ状態であるときにPWM波形生成デー
タをラッチしながら随時更新する一方、非アクティブ状
態であるときにPWM波形生成データの更新を中止して
直前のPWM波形生成データをラッチするようになって
いる。これはPWMカウンタ部16においても同様であ
り、制御信号h2がアクティブ状態から非アクティブ状
態に変化すると、フリーランカウンタの動作が強制的に
停止されるようになっている。
るときに、入力パルス信号aのパルスが順次入力される
と、これに伴って、上記データベースからPWM波形生
成データが読み出され、PLSCKIM回路部15に順
次入力される。例えば、このときのPWM波形データが
1、2、3・・・9、10,11・・・・19、20、
21であったとすると、これらのデータに基づいてPW
M波形のPWM幅が順次更新される。
1以上であるときには、例えば、入力パルス信号aを通
じて10個のパルスが入力される度に、PWM波形デー
タを1、10、20と順次更新され、これによりPWM
幅の更新の周期が間引かれる。これは、入力パルス信号
aの周波数を1/10に分周したのと見掛け上同じこと
であることを意味している。この分周の度合いは複数の
アドレス設定値Mのアドレス間隔に応じて決定されるよ
うになっている。
計数する10進カウンタであり、当該計数結果を相分配
回路部30等に出力する構成となっている。相励磁カウ
ンタ20には、信号d2に含まれる回転方向の情報に応
じて計数方向を逆転させる機能の他、分解能の情報に応
じてカウントモードを変更させる機能が含まれている。
即ち、PLSMODE回路部12に入力された分解能設
定信号cが5 相、4 相以外のモード、例えば、分解能が
1/5であることを示しているときには、信号d2を通
じて5パルス入力される度に1カウントするようになっ
ている。
のカウントデータに応じたパターンでHIGHレベル信号、
LOW レベル信号及びPWM信号f+ ,f- をA+ ,
A- 、B + ,B- 、C+ ,C- 、D+ ,D- 、E+ ,E
- の各相出力に分配するPWM分配回路31と、PWM
分配回路31から出力された各相信号を波形整形して駆
動回路部40に出力する出力ラッチ回路32から構成さ
れている。
に示す通りとなっている。横軸はフルステップのステッ
プ、縦軸は各相出力を示している。図中1はHIGHレベル
信号が割り振られることを示す一方、0はLOW レベル信
号が割り振られることを示している。同様に、空白に斜
線を入れることなくPWMと記載された部分はPWM信
号f- が割り振られることを示している一方、空白に斜
線が入れられてPWMと記載された部分はPWM信号f
+ が割り振られることを示している。
ッピングモータMについて回転磁界が得られるように、
フルステップの各々についてA〜E相のうち一相にPW
M信号fを分配する一方、他の相にはHIGHレベル信号又
はLOW レベル信号を分配するとともに、PWM信号fの
分配相をステップが進むに従って相回転方向、即ち、A
〜E相へと順次移行させる構成となっている。
号を見ると、ステップ6〜9までHIGHレベル信号が連続
して出力された後、ステップ0においてPWM信号
f+ 、が出力され、その後、ステップ1〜4までLOW レ
ベル信号が連続して出力される。一方、A- 相に現れる
信号を見ると、ステップ6〜9までHIGHレベル信号が連
続して出力された後、ステップ0においてPWM信号f
- が出力され、ステップ1〜4までHIGHレベル信号が連
続して出力される。
ベル信号からLOW レベル信号に切り換えられる間の相当
するステップに割り振られる一方、PWM信号f- につ
いては、LOW レベル信号からHIGHレベル信号から切り換
えられる間の相当するステップに割り振られる。このこ
とはA相だけでなくB〜E相についても全く同様であ
る。そのため、PWM動作と通常の励磁状態への切り替
えがスムーズに行われることになる。
WM信号fが入力されない場合に、PWM信号fを割り
振るべき相にPWM信号fの代わりにHIGHレベル信号又
はLOW レベル信号を割り振り、これによりマイクロステ
ップではなくフルステップの相出力を行う機能も含まれ
ている。
素子から構成されたバイポーラ型の5相スイッチング回
路であって、相分配回路部30から出力された各相信号
に基づいて各相のスイッチング素子をオンオフさせ、こ
れにより5相ステッピングモータMに供給すべき各相電
流を生成する基本構成となっている。
合、フルステップの各々についてA〜E相のうち一相に
PWM信号fを分配する一方、他の相にはHIGHレベル信
号又はLOW レベル信号を分配し、PWM信号fの分配相
をステップが進むに従って相回転方向に順次移行させる
だけで、5相ステッピングモータMをマイクロステップ
駆動させることが可能である。従来装置による場合とは
異なり、パルス幅変調信号生成部10において1種類の
PWM信号fを生成するだけで良いので、パルス幅変調
信号生成部10の回路構成が非常に簡単になる。また、
他の相に分配されるHIGHレベル信号、LOW レベル信号の
パターンは従来のフルステップの励磁パターンと同一で
あるので、相分配回路部30についても既存の回路に若
干の設計変更を加えるだけで良い。
方法による場合、5相のうち4相を同時にPWM動作さ
せる従来のマイクロステップ駆動方法とは異なり、PW
M動作を行っている相以外の4相がHighかLowで
固定されているため、従来方法に比べて大きなトルクが
得られる。それ故、回路構成の簡単化による装置の低コ
スト化だけでなく、装置の高性能化も図られる。
タMを5相励磁によりマイクロステップ駆動させる形態
であったが、4相励磁によりマイクロステップ駆動させ
るには、相分配回路部30において図5に示すような励
磁パターンを採用すると良い。即ち、フルステップの各
々についてA〜E相のうち2相にPWM信号Md、PW
M信号Muを分配する一方、他の相にはHIGHレベル信号
又はLOW レベル信号を分配し、PWM信号Md、PWM
信号Muの分配相をステップが進むに従って相回転方向
に順次移行させるようになっている。他の相に分配され
るHIGHレベル信号又はLOW レベル信号のパターンは既存
のパターンと同一となっている。
フルステップでの1ステップ間を、デューティ比100
から始まりデューティ比50まで変化した後またデュー
ティ比10へ推移する動作を行うが、同じフルステップ
の1ステップ間をデューティ比100から始まりデュー
ティ比50まで変化する波形となっている一方、PWM
信号Muは、フルステップの1ステップ間をデューティ
比50から始まりデューティ比100まで変化する波形
になっている。
場合、パルス幅変調信号生成部10において2種類のP
WM信号Md、PWM信号Muを生成する必要があるも
のの、上記と同様のメリットを期待することができる。
して、5相のうち少なくとも一相にPWM信号を分配す
るように変更すれば、上記と同様に5相ステッピングモ
ータをマイクロステップ駆動させることが可能となり、
ベースとなるフルステップの励磁パターンについては問
われない。5相ステッピングモータの結線方式について
も問われず、スター結線以外のペンタゴン結線等につい
ても同様に適用可能である。
に限定されず、4相や2相ステッピングモータについて
も同様に適用可能である。例えば、2相ステッピングモ
ータの励磁パターンの一例として図6に示すようなもの
がある。これはハーフステップの既存の励磁パターンを
ベースとしたものである。
クロステップ駆動装置の構成については上記実施形態に
限定されず、以下のような形態であっても良い。例え
ば、パルス幅変調信号生成部については、メモリを用い
ることなく、パルス幅変調信号を生成するようにしても
かまわない。即ち、フルステップの1ステップ期間を1
周期としてパルス幅が最大レベルから最小レベルに又は
最小レベルから最大レベルに変化するパルス幅変調信号
を生成する機能を有する限り、その回路構成は問われな
い。また、駆動回路部についても、相分配された信号に
基づいて相電流を各相毎に生成する限り、どのような回
路構成のものを用いても良い。
のマイクロステップ駆動装置及びその駆動方法による場
合、フルステップの1ステップ期間を1周期としてパル
ス幅が最大レベルから最小レベルに又は最小レベルから
最大レベルに変化するパルス幅変調信号を全相のうち少
なくとも一相に分配する一方、他の相にはHIGHレベル信
号又はLOW レベル信号を分配し、ステップが進むに従っ
て、当該パルス幅変調信号の分配相を相回転方向に順次
移行させることにより、ステッピングモータのマイクロ
ステップ駆動が行われる。即ち、マイクロステップ駆動
を行うのに必要なパルス幅変調信号の種類が従来例によ
る場合に比べて少なくて良いことから、回路構成が簡単
になり、これに伴って装置自体の低コスト化を図ること
が可能になる。しかもPWM動作を行っている相以外の
相がHighかLowで固定されているため、従来例に
よる場合に比べて大きなトルクが得られる。それ故、回
路構成の簡単化による装置の低コスト化だけでなく、装
置の高性能化も図られる。
て、5相ステッピングモータのマイクロステップ駆動装
置のブロック図である。
れるPWM信号の模式的波形図である。
である。
に対応する図である。
に対応する図である。
対応する図である。
対応する図である。
Claims (2)
- 【請求項1】 ステッピングモータのマイクロステップ
駆動を行うステッピングモータのマイクロステップ駆動
装置において、フルステップの1ステップ期間を1周期
としてパルス幅が最大レベルから最小レベルに又は最小
レベルから最大レベルに変化するパルス幅変調信号を生
成するパルス幅変調信号生成部と、フルステップのステ
ップを繰り返し計数する相励磁カウンタと、相励磁カウ
ンタが示すステップに応じたパターンでHIGHレベル信
号、LOW レベル信号、前記パルス幅変調信号のいずれか
を各相に分配する相分配回路部と、相分配回路部により
相分配された信号に基づいて相電流を各相毎に生成する
駆動回路部とを具備しており、前記相分配回路部は、ス
テッピングモータにおいて回転磁界が得られるように、
フルステップの各々について全相のうち少なくとも一相
に前記パルス幅変調信号を分配する一方、他の相にはHI
GHレベル信号又はLOW レベル信号を分配するとともに、
ステップが進むに従って、当該パルス幅変調信号の分配
相を相回転方向に順次移行させる構成となっていること
を特徴とするステッピングモータのマイクロステップ駆
動装置。 - 【請求項2】 ステッピングモータのマイクロステップ
駆動を行うステッピングモータのマイクロステップ駆動
方法において、フルステップの1ステップ期間を1周期
としてパルス幅が最大レベルから最小レベルに又は最小
レベルから最大レベルに変化するパルス幅変調信号の
他、HIGHレベル信号及びLOW レベル信号を生成し、ステ
ッピングモータにおいて回転磁界が得られるように、フ
ルステップの各々について全相のうち少なくとも一相に
前記パルス幅変調信号を分配する一方、他の相にはHIGH
レベル信号又はLOW レベル信号を分配し、このように相
分配された信号に基づいて相電流を各相毎に生成し、ス
テップが進むに従って、当該パルス幅変調信号の分配相
を相回転方向に順次移行させるようにしたことを特徴と
するステッピングモータのマイクロステップ駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001255185A JP2003070295A (ja) | 2001-08-24 | 2001-08-24 | ステッピングモータのマイクロステップ駆動装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001255185A JP2003070295A (ja) | 2001-08-24 | 2001-08-24 | ステッピングモータのマイクロステップ駆動装置及びその駆動方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006129475A Division JP4653692B2 (ja) | 2006-05-08 | 2006-05-08 | ステッピングモータのマイクロステップ駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003070295A true JP2003070295A (ja) | 2003-03-07 |
Family
ID=19083207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001255185A Pending JP2003070295A (ja) | 2001-08-24 | 2001-08-24 | ステッピングモータのマイクロステップ駆動装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003070295A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011041369A (ja) * | 2009-08-07 | 2011-02-24 | Mycom Inc | ステッピングモータ駆動装置 |
CN107769669A (zh) * | 2016-08-23 | 2018-03-06 | 瑞萨集成电路设计(北京)有限公司 | 一种脉冲宽度调制信号的输出装置及方法 |
-
2001
- 2001-08-24 JP JP2001255185A patent/JP2003070295A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011041369A (ja) * | 2009-08-07 | 2011-02-24 | Mycom Inc | ステッピングモータ駆動装置 |
CN107769669A (zh) * | 2016-08-23 | 2018-03-06 | 瑞萨集成电路设计(北京)有限公司 | 一种脉冲宽度调制信号的输出装置及方法 |
CN107769669B (zh) * | 2016-08-23 | 2024-05-07 | 瑞萨集成电路设计(北京)有限公司 | 一种脉冲宽度调制信号的输出装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4642544A (en) | Control circuit for driving step motor | |
JPH031920B2 (ja) | ||
WO2006129706A1 (ja) | モータ駆動回路 | |
US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
JP2003070295A (ja) | ステッピングモータのマイクロステップ駆動装置及びその駆動方法 | |
JP4653692B2 (ja) | ステッピングモータのマイクロステップ駆動装置 | |
JP3381561B2 (ja) | ステッピングモータの駆動装置及びこれを用いた監視カメラ装置 | |
JPH07170794A (ja) | ステッピングモータ制御方式 | |
JP3223216B2 (ja) | ステッピングモータの駆動方式 | |
JPH0614798B2 (ja) | パルスモ−タ−用駆動装置 | |
KR970008366B1 (ko) | 스테핑모터 제어회로 | |
JP3266557B2 (ja) | ステッピングモータの微小角駆動装置 | |
SU1582291A1 (ru) | Вентильный электропривод с цифровым управлением | |
JPH09163759A (ja) | デジタルpwm制御装置 | |
JP2001320890A (ja) | モータのpwm駆動回路 | |
SU1594488A1 (ru) | Устройство дл программного управлени @ -фазным шаговым двигателем | |
SU1427526A1 (ru) | Устройство дл управлени преобразователем | |
JPH09233891A (ja) | モータ駆動回路およびモータ駆動方法 | |
JPH08331896A (ja) | フロッピーディスク装置 | |
JPH0614593A (ja) | ステッピング・モータ制御回路 | |
JPS63186597A (ja) | ステツピングモ−タ駆動回路 | |
JPH10290597A (ja) | 回転体駆動制御回路 | |
JPS61147798A (ja) | ステツピングモ−タの駆動回路 | |
JPH0767287B2 (ja) | インバータ制御装置 | |
JPH09271199A (ja) | モータ駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |
|
A521 | Written amendment |
Effective date: 20040524 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040714 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061024 |