JP2003068872A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP2003068872A JP2003068872A JP2002163484A JP2002163484A JP2003068872A JP 2003068872 A JP2003068872 A JP 2003068872A JP 2002163484 A JP2002163484 A JP 2002163484A JP 2002163484 A JP2002163484 A JP 2002163484A JP 2003068872 A JP2003068872 A JP 2003068872A
- Authority
- JP
- Japan
- Prior art keywords
- metal electrode
- diffusion region
- region
- semiconductor device
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
導体装置を提供すること。 【解決手段】 半導体領域2と、コンタクト用拡散領域
6と、分離拡散領域4と、フィールド絶縁膜16と、コ
ンタクト用拡散領域6と電気的に接続された金属電極2
5と、フローティング状態で形成された複数のプレート
電極18a、19aとを備えた高耐圧半導体装置であ
る。金属電極25の一部(25−1、25−2)は、プ
レート電極18a、19aの上に位置する層間絶縁膜3
4上に延在しており、金属電極の一部(25−1、25
−2)とプレート電極18a、19のそれぞれとは互い
に容量結合している。コンタクト用拡散領域6に囲まれ
た半導体領域2に、CMOS回路(7〜11など)、抵
抗(13など)、容量(12など)が設けられている。
Description
に関する。特に、インバ−タ制御用高耐圧半導体装置に
関する。
置を使用した例として、照明用インバータ制御システム
を図16に示す。図16は、照明用インバ−タ制御シス
テムの概略構成を示している。
テムは、蛍光灯100を含むLC共振回路と、蛍光灯1
00に電力を供給するための高耐圧パワーNchMOS
FET101、102と、高耐圧パワ−NchMOSF
ET101を駆動するための高電圧側駆動回路105
と、高耐圧パワ−MOSFET102を駆動するための
低電圧側駆動回路106とを有している。高電圧側駆動
回路105は、インバータ制御用高耐圧半導体装置によ
って構成されている。なお、高耐圧パワ−NchMOS
FET101、102は、ディスクリート型の素子であ
る。照明用インバ−タ制御システムは、さらに、高電圧
側駆動回路用電源電圧V2を与えるための高耐圧ダイオ
−ド104およびコンデンサ103と、蛍光灯駆動用の
高電圧電源端子110と、低電圧側駆動回路用電源端子
107と、蛍光灯を駆動するための出力端子109とを
有している。
加するV1は、交流電源を整流した直流電圧であり、最
大600V程度の高電圧である。一方、低電圧側駆動回
路用電源端子107に印加するV3は、低電圧側駆動回
路の電源電圧であり、通常15V程度の低電圧である。
そして、高電圧側駆動回路用の電源端子108に印加す
るV2は、低電圧側駆動回路電圧V3と高耐圧ダイオー
ド104とコンデンサ103と高耐圧パワ−NchMO
S101、102とによって規定される電圧であり、高
耐圧パワ−NchMOS101、102のON・OFF
動作に従って、V3の電圧15V程度の電圧から、(V
1+V3)の高電圧615V程度までの範囲を動く。
作の概要を説明する。
えた初期状態において、通常、蛍光灯駆動用出力端子電
圧V4はGND電位に近い状態に設定される。したがっ
て、この状態においては、高耐圧ダイオード104の順
方向動作によってコンデンサ103の充電が行われ、V
2は、V3=15Vから、高耐圧ダイオード104の順
方向電圧分を引いた値に設定される。
chパワ−MOSFET102がOFF状態に設定さ
れ、且つ、高電圧側制御信号により高耐圧パワ−MOS
FET101がON状態に設定される。これにより、蛍
光灯100を含むLC共振回路のコンデンサの充電が行
われる。この時、蛍光灯駆動用出力端子電圧V4は、高
耐圧パワ−MOSFET101がONすることによっ
て、GND電位付近からV1=600V程度の電位(V
1から高耐圧パワ−NchMOSFET101のオン電
圧を引いた電圧)まで上昇する。その際、コンデンサ1
03の充電が行われるため、高電圧側駆動回路の実質的
な電源電圧となるV2とV4との電位差は初期の電圧V
3=15V程度の電位(V3から高耐圧ダイオ−ド10
4の順方向電圧を引いた電圧)を保持することができ
る。このようにして、V2は、V3=15V程度の電位
から、(V1+V3)=615V程度の電位まで上昇す
る。
パワ−NchMOS101がOFF状態に設定され、且
つ、低電圧側制御信号によって高耐圧パワ−NchMO
S102がON状態に設定されるため、蛍光灯100が
放電する。この時、蛍光灯駆動用出力端子電圧V4は、
高耐圧パワ−NchMOS102がON状態になること
により、V1=600V程度の電位(V1から高耐圧パ
ワーNchMOS101のオン電圧を引いた電位)か
ら、GND電位付近(GND電位から高耐圧パワ−Nc
hMOS102のオン電圧を足した電位)に下降する。
その際、コンデンサ103が充電されているため、高電
圧側駆動回路の実質的な電源電圧となるV2とV4の電
位差はV3=15V程度の電位(V3から高耐圧ダイオ
ード104の順方向電圧を引いた電圧)を保持すること
ができる。このようにして、V2は(V1+V3)=6
15V程度の電位から V3=15V程度の電位に下降
する。
路が充・放電する際の一周期の動作である。
御システムの低電圧側駆動回路(図16中の符号10
6)と高電圧側駆動回路(図16中の符号105)及び
その他の制御回路を集積化することが検討されている。
この種の高電圧側駆動回路(図16中の符号105)は
一般的にフローテイングブロックと称される回路ブロッ
クであり、電源端子108は固定電位にバイアスされ
ず、フローティング状態になっている。このフローティ
ングブロックを集積化した場合の断面構造を図17に示
す。
は、P型半導体基板1と、基板上に形成された低濃度の
N型不純物を含む半導体領域2と、N型の埋込拡散領域
3と、素子間を電気的に分離するP型の分離拡散領域4
と、半導体領域2に電源端子108の電位を与えるため
の高濃度のコンタクト用N型拡散領域6と、半導体領域
2に電位を与えるための金属電極25と、分離拡散領域
4及びP型半導体基板1に電位を与えるための金属電極
33とを有している。
は、薄い酸化膜15及び厚い酸化膜16が形成されてお
り、酸化膜15及び16上には、金属電極33と同電位
に設定されたポリシリコン製のプレート電極17bと、
電気的にフローテイングとなっているポリシリコン製の
プレート電極18bと金属電極25に接続されたポリシ
リコン製のプレート電極19bが形成されている。プレ
ート電極17b・18b・19bの上には、層間絶縁膜
34が形成されており、層間絶縁膜34の上には、電気
的にフローテイングとなっている金属電極40及び金属
電極41が形成されている。そして、金属電極40・4
1の上には、表面保護膜35が形成されており、さら
に、封止用樹脂36が形成されている。
用N型拡散領域6に囲まれた領域には、高電圧側駆動回
路を構成するCMOS・容量・抵抗などの素子が形成さ
れている。この素子が形成されている領域を「高電圧側
駆動回路用素子領域」と呼ぶこととする。
域内には、高電圧側駆動回路の一部を構成するNchM
OSのP型ボデイ拡散領域7と、P型ボデイ拡散領域7
内に形成されたNchMOSのN型ソース及びドレイン
拡散領域(8、9)と、NchMOSのポリシリコンゲ
ート電極22とが形成されている。N型ソース及びドレ
イン拡散領域(8、9)には、NchMOSのソース及
びドレイン金属電極(26、27)が接続されている。
また、高電圧側駆動回路の一部を構成するPchMOS
のP型ソース及びドレイン拡散領域(10、11)と、
PchMOSのポリシリコンゲート電極23と、Pch
MOSのソース及びドレイン金属電極(28、29)も
形成されている。これらによって、CMOSトランジス
タ素子(CMOSインバータ)が形成されている。
散領域12と、P型拡散領域12に接続される金属電極
30と、容量素子の他方の電極となるポリシリコン製の
電極24とが形成されており、これらによって容量素子
が形成されている。さらに、高電圧側駆動回路の一部を
構成するP型拡散抵抗13と、P型拡散抵抗13の金属
電極31及び32も形成されている。これらによって、
抵抗素子が形成されている。
5には、図16に示した高電圧側駆動回路用の電源電圧
V2が与えられ、そして、分離拡散領域4に接続する金
属電極33には、GND電位が与えられる。また、CM
OSを構成するNchMOSのP型ボデイ拡散領域7
は、高電圧側駆動回路のV4の電位となる。
動作の説明から理解できるように、V2が与えられる金
属電極25、ポリシリコン製のプレート電極19b、及
びコンタクト用N型拡散領域6は、15V程度の低電圧
から615V程度の高電圧まで変化する。一方、図16
中のV4の電位は、図17において、NchMOSのP
型ボデイ拡散領域7の電位となるから、P型ボデイ拡散
領域7の電位は、GND電位付近からV1=600V程
度の電位まで変化する。その際、金属電極25、ポリシ
リコン製のプレート電極19b、高濃度拡散領域6とN
chMOSのP型ボデイ拡散領域7の電位差は、15V
程度の電位差に保持される。
離拡散領域4と、低濃度N型半導体領域2との間のPN
接合には、615V程度の高電圧が印加される。図17
に示した構成において、プレート電極17b、18b、
19bは、フィールドプレートの一種であり、その上に
形成された層間絶縁膜34の更に上に形成されるフロー
ティング金属電極40、41との容量結合によって、金
属電極25からプレート電極17bまでの電位を分圧し
て、半導体領域2表面の電位分布が局部的に集中しない
ようにする役割を有している。
ブロックの平面構造を示している。図面を見やすくする
ため、ポリシリコン製のプレート電極17b、18b、
19bと、金属電極25、33、40、41及びコンタ
クト用N型拡散領域6だけを表記している。
8b、19bは、所定の幅を有し、且つ、コーナー部が
円弧の形状を持った略長方形環状の形状である。プレー
ト電極17b、18b、19bの上層に位置する金属電
極25、33、40、41の形状は、所定の幅を有し、
且つ、コーナー部が円弧の形状を持った略長方形環状の
形である。ただし、その一部は、切り取られている。切
り取られた部分には、高電圧側制御信号を伝搬するため
の金属配線49が配置されている。そして、金属電極2
5及びコンタクト用N型拡散領域6で囲まれた領域に
は、高電圧側駆動回路用の素子が配置されている。
よって、どうやって、高耐圧の半導体装置を実現してい
るかについて説明する。図19は、図17に示した構成
における寄生容量を示している。一方、図20は、図1
7に示した構成の高耐圧半導体装置に、高電圧(600
V)を与えた時の電位分布を示している。図20では、
各電位毎の等電位線を破線で表している。
とフローティング金属電極40との間には寄生容量C1
が存在し、フローティング金属電極40とプレート電極
18bとの間には寄生容量C2が存在し、プレート電極
18bとフローティング金属電極41との間には寄生容
量C3が存在し、そして、フローティング金属電極41
とプレート電極19bとの間には寄生容量C4が存在す
る。これらの寄生容量C1〜C4による直列接続回路の
分圧作用によって、プレート電極18bの電位を設定し
て、半導体領域2に適切な電位分布を与えている。この
ようにして、適切な電位分布を与えることができること
により、高耐圧半導体装置が実現される。なお、図19
中の封止用樹脂36との間に生じる寄生容量C5および
C6については、通常は存在しないものと考えられるも
のであり、そのことについては後述する。
時における従来の高耐圧半導体装置の電位分布の概念を
説明するための模式図である。なお、本願発明者は、図
20に示した電位分布と、本願発明者が行ったシュミレ
ーションの結果とが同様の傾向を示すことを確認してい
る。
基板1、P型の分離拡散領域3、プレート電極17bお
よび金属電極33に0(V)を与え、N型拡散領域6、
プレート電極19b、金属電極25に600(V)を与
えた場合のものを例示している。図20から理解できる
ように、プレート電極19bにN型拡散領域6と同じ6
00(V)の高電位が与えられると、プレート電極18
bには、600(V)と0(V)との中間電位が与えら
れることになる。これによって、半導体領域2内の電位
分布を表す等電位線は垂直方向となり、且つほぼ等間隔
になる。その結果、半導体領域2内の電界集中を緩和す
ることができ、高耐圧の特性を維持することができる。
(V)以上の高電圧、例えば600(V)を金属電極2
5に印加したまま、周囲温度150℃の高温状態で動作
させると金属電極25と金属電極33の間の耐圧(図1
6において、V2を印加する端子108とGNDとの間
の耐圧)が劣化するという現象が生じる。この現象は、
高温バイアス試験という寿命試験で再現することがで
き、高温バイアス試験において、金属電極25の印加電
圧を大きくするとその耐圧劣化が顕著になり、印加電圧
を下げると耐圧劣化が少なくなる傾向がある。
GND間の耐圧劣化については、そのメカニズムはまだ
解明されておらず推論の域を出ない。しかし、次のよう
なことが推論できる。
止され、水分が樹脂パッケージの中に浸透しないように
対策されている。しかし、封止用樹脂として一般的に用
いられるノボラックエポキシ樹脂には0.9%〜1.6
%の水酸基OHが含まれており、この水酸基OHが高温
時に活性化して、一般的には絶縁物として考えられてい
る封止用樹脂36が半絶縁状態(高抵抗で導通する状
態)になる。
を封止用樹脂36でモールドしており、複数の外部端子
(図示せず)と半導体チップ上の複数のパッド(図示せ
ず)との間をそれぞれ金属ワイヤ(図示せず)によって
接続している。それらの金属ワイヤには接地電位である
0(V)、電源電圧である600(V)、および制御信
号がそれぞれ印加されるから、上述した理由で封止用樹
脂36が半絶縁状態になれば、600(V)と0(V)
との中間電位が表面保護膜35の表面に与えられるもの
と推測される。半導体チップのレイアウトで左右される
ことであるが、例えば、半導体チップ上の絶縁ゲート型
トランジスタの側に接地用パッド(図示せず)が設けら
れ、電源用パッド(図示せず)がそこから離れた位置に
設けられている場合、絶縁ゲート型トランジスタ上の封
止用樹脂36が約100(V)の中間電位になることが
あり得る。そのようなことを考え合わせて、高温バイア
ス試験時に半導体チップの表面保護膜35と封止用樹脂
36との界面が100(V)の電位を持った場合を仮定
し、その時の電位分布がどのようになるかを本願発明者
は検討した。
ス試験時における電位分布について説明する。図21
は、図20で説明したのと同じバイアス条件の下、高温
状態にした高温バイアス試験をしている最中の電位分布
を想定した図である。図21では、等電位線を破線で示
している。
ィング金属電極40には、上述した寄生容量C1、C2
が付属する他に、封止用樹脂36との間に形成される寄
生容量C5が存在する(図19参照)。また、フローテ
ィング金属電極41についても、前述した寄生容量C
3、C4が付属する他に、封止用樹脂36との間に形成
される寄生容量C6が存在する。したがって、寄生容量
C5、C6が、寄生容量C1〜C4に対して同程度の容
量値を持つ場合、高温バイアス試験中に封止用樹脂36
が半絶縁状態になり、封止用樹脂36におけるフローテ
ィング金属電極40、41上の箇所が100(V)にな
ると、室温では約450(V)であったフローティング
金属電極41の電位が、寄生容量C6の影響によって約
300(V)に低下する。それと同様に、室温では約1
50(V)であったフローティング金属電極40の電位
は、寄生容量C5の影響で約130(V)に低下する。
それに応じて、プレート電極18bの電位は、室温で約
300(V)だったものが200(V)程度に低下す
る。その結果、図21に示すように、半導体領域2と酸
化膜16との界面を横切る等電位線のうち、200
(V)以上の部分は、N型拡散領域6の方向へと傾き、
そして、その界面における酸化膜16側の電位は、N型
の半導体領域2表面に対して負電位になる。
の界面において、酸化膜16側が高温雰囲気中で負電位
になると、その界面のSi−H、Si−OHなどの結合
が破壊され、正の固定電荷が発生することが報告されて
いる(日科技連出版社発行の著書『半導体デバイスの信
頼性技術』)。このような現象が起きて、半導体領域2
と酸化膜16との界面に正の固定電荷が発生すると、酸
化膜16中に負の可動電荷も発生する。すると、酸化膜
16中の負の可動電荷は、金属電極25の正の高電位に
時間の経過と共に引き寄せられ、酸化膜16中の金属電
極25寄りに負電荷が多く分布する領域が生じる一方、
負の可動電荷が発生した元々の箇所に正の固定電荷が多
く分布する領域が生じる。すなわち、金属電極25に近
い酸化膜16中の界面には負電荷が多く存在するため、
半導体領域2中の正孔が引き寄せられ、N型の半導体領
域2の表面がP型に反転してP型反転層43になる。ま
た正の固定電荷が残存した領域では、半導体領域2中の
電子が引き寄せられ、半導体領域2中の電子密度が局部
的に高くなり、半導体領域2の表面近傍にN型蓄積層4
2が生じる。
層43とN型蓄積層42とが半導体領域2の表面に形成
された場合、P型反転層43の、N型拡散領域6に近い
部分で電界集中が発生する。このような電界集中は、高
耐圧半導体装置の耐圧を経時的に劣化させるものと考え
られる。
ら、第2の従来例としての高耐圧半導体装置を説明す
る。図22は、第2の従来例の高耐圧半導体装置の要部
断面を示しており、図23は、図22に示した構成にお
ける寄生容量を示している。なお、図22、図23中の
部位において、第1の従来例(図17)と同じ部位には
同じ符号を付与して説明を省略する。
のガードリング領域44、45を設けることによって半
導体装置の高耐圧化を図ったものである。図22に示し
た第2の従来例と、図17に示した第1の従来例との違
いは、第2の従来例では、フローティング金属電極(図
17中の40、41)を設けていない点、およびN型の
半導体領域2内にP型のガードリング領域44、45が
形成されている点である。
は、プレート電極17bとガードリング領域44との間
に寄生容量C7が存在し、ガードリング領域44とプレ
ート電極18bとの間に寄生容量C8が存在し、プレー
ト電極18bとガードリング領域45との間に寄生容量
C9が存在し、そして、ガードリング領域45とプレー
ト電極19bとの間に寄生容量C10が存在する。これ
らの寄生容量C7〜C10による直列回路によって、金
属電極25と金属電極33との間に印加される電圧を分
圧し、ガードリング領域44、45およびプレート電極
18bの電位を設定している。少なくとも、室温状態で
はそのように考えても支障はない。
高温バイアス試験を行うと、封止用樹脂36が半絶縁状
態となり、その結果、表面保護膜35表面が600
(V)と0(V)との中間電位を持つことになる。その
中間電位が約100(V)という低い電位になったとす
れば、封止用樹脂36とプレート電極18bとの間に寄
生容量C11が存在するため、例えば、室温であれば約
300(V)になるプレート電極18bの電位が約20
0(V)まで低下するようなことが起こる。すると、図
22に示すように、ガードリング領域44と45との間
にP型反転層43が生じて、ガードリング領域44と4
5との間が導通し、高耐圧半導体装置の耐圧が低下す
る。
であり、その主な目的は、高温で使用しても耐圧の劣化
が生じない優れた信頼性を有する高耐圧半導体装置を提
供することにある。
体装置は、第1導電型の半導体基板上に形成された第2
導電型の半導体領域と、前記半導体領域に形成された第
2導電型のコンタクト用拡散領域と、前記コンタクト用
拡散領域から離間し且つ前記コンタクト用拡散領域を包
囲するように前記半導体領域内に形成された第1導電型
の分離拡散領域と、前記分離拡散領域と前記コンタクト
用拡散領域との間に位置する前記半導体領域の上に形成
されたフィールド絶縁膜と、前記コンタクト用拡散領域
と電気的に接続された金属電極と、前記コンタクト用拡
散領域から離間し且つ基板法線方向から見て前記コンタ
クト用拡散領域を包囲するように前記フィールド絶縁膜
上にフローティング状態で形成された複数のプレート電
極と、前記フィールド絶縁膜と前記複数のプレート電極
との上に形成された層間絶縁膜とを備え、前記金属電極
の一部は、前記複数のプレート電極のそれぞれの上に位
置する前記層間絶縁膜上に延在しており、前記金属電極
の前記一部と前記複数のプレート電極のそれぞれとは、
互いに容量結合しており、前記第2導電型のコンタクト
用拡散領域に囲まれた前記第2導電型の半導体領域に
は、CMOS回路と、抵抗および容量のいずれか一つま
たは両方とが設けられている。
半導体装置は、高電圧側駆動回路を含むインバータ制御
用高耐圧半導体装置であり、前記高電圧側駆動回路は、
前記CMOS回路と、前記抵抗および前記容量のいずれ
か一つまたは両方とを含んでいる。
極は、前記金属電極の一部として、複数の金属電極を有
しており、前記複数の金属電極のうちの少なくとも1つ
は、当該金属電極と容量結合しているプレート電極より
も狭い横幅を有する。
極は、前記複数のプレート電極のうちの最も前記コンタ
クト用拡散領域寄りに位置するプレート電極の上面の全
てを前記層間絶縁膜を介して覆っている部分を有してい
る。
極は、前記金属電極の一部として、複数の金属電極を有
しており、前記複数の金属電極のそれぞれの横幅は、前
記コンタクト用拡散領域から離れるほど狭くなってい
る。
プレート電極のそれぞれの下に位置する前記半導体領域
の上部に、第1導電型の複数のガードリング領域が形成
されている。
電型の半導体基板と、前記第2導電型の半導体領域との
間の高電圧側駆動回路用素子領域に対応した位置に、第
2導電型の埋込領域が形成されている。
1導電型の半導体基板上に形成された絶縁層と、前記絶
縁層上に配置された第2導電型の半導体領域と、前記半
導体領域に形成された第2導電型のコンタクト用拡散領
域と、前記コンタクト用拡散領域から離間し且つ前記コ
ンタクト用拡散領域を包囲するように前記半導体領域内
に形成された分離用絶縁領域と、前記分離用絶縁領域と
前記コンタクト用拡散領域との間に位置する前記半導体
領域の上に形成されたフィールド絶縁膜と、前記コンタ
クト用拡散領域と電気的に接続された金属電極と、前記
コンタクト用拡散領域から離間し且つ基板法線方向から
見て前記コンタクト用拡散領域を包囲するように前記フ
ィールド絶縁膜上にフローティング状態で形成された複
数のプレート電極と、前記フィールド絶縁膜と前記複数
のプレート電極との上に形成された層間絶縁膜とを備
え、前記金属電極の一部は、前記複数のプレート電極の
それぞれの上に位置する前記層間絶縁膜上に延在してお
り、前記金属電極の前記一部と前記複数のプレート電極
のそれぞれとは、互いに容量結合しており、前記第2導
電型のコンタクト用拡散領域に囲まれた前記第2導電型
半導体領域には、CMOS回路と、抵抗および容量のい
ずれか一つまたは両方とが設けられている。
半導体装置は、高電圧側駆動回路を含むインバータ制御
用高耐圧半導体装置であり、前記高電圧側駆動回路は、
前記CMOS回路と、前記抵抗および前記容量のいずれ
か一つまたは両方とを含んでいる。
極は、前記金属電極の一部として、複数の環状金属電極
を有しており、前記複数の環状金属電極のうちの少なく
とも1つは、当該環状金属電極と容量結合しているプレ
ート電極よりも狭い横幅を有する。
極は、前記複数のプレート電極のうちの最も前記ドレイ
ン拡散領域寄りに位置するプレート電極の上面の全てを
前記層間絶縁膜を介して覆っている部分を有している。
極は、前記金属電極の一部として、複数の環状金属電極
を有しており、前記複数の環状金属電極のそれぞれの横
幅は、前記ドレイン拡散領域から離れるほど狭くなって
いる。
プレート電極のそれぞれの下に位置する前記半導体領域
の上部に、第1導電型の複数のガードリング領域が形成
されている。
は、第1導電型の半導体基板上に形成された第2導電型
の半導体領域と、前記半導体領域に形成された第2導電
型のコンタクト用拡散領域と、前記半導体領域の上に形
成されたフィールド絶縁膜と、前記コンタクト用拡散領
域と電気的に接続された金属電極と、前記コンタクト用
拡散領域から離間し且つ基板法線方向から見て前記コン
タクト用拡散領域を包囲するように前記フィールド絶縁
膜上にフローティング状態で形成された複数のプレート
電極と、前記フィールド絶縁膜と前記複数のプレート電
極との上に形成された層間絶縁膜とを備え、前記金属電
極の一部は、前記複数のプレート電極のそれぞれの上に
位置する前記層間絶縁膜上に延在しており、前記金属電
極の前記一部と前記複数のプレート電極のそれぞれと
は、互いに容量結合しており、前記第2導電型のコンタ
クト用拡散領域に囲まれた前記第2導電型の半導体領域
には、CMOS回路と、抵抗および容量のいずれか一つ
または両方とが設けられている。
極および前記層間絶縁膜の上に形成された表面保護膜
と、前記表面保護膜上に形成された封止樹脂部とをさら
に有する。
護膜は、ポリイミド系樹脂から構成された上層と、それ
よりも下層に、無機系材料から構成された絶縁層とを含
む多層膜である。
ールド絶縁膜上にフローティング状態で形成された複数
のプレート電極のそれぞれの上に位置する層間絶縁膜上
に金属電極の一部が延在しており、その金属電極の一部
と複数のプレート電極のそれぞれとが互いに容量結合し
ている。このため、この容量結合により構成される容量
直列回路によって、プレート電極直下の半導体領域部分
の電位とプレート電極の上に位置する層間絶縁膜上の金
属電極の電位とを分圧して、フローティング状態のプレ
ート電極に適切なバイアス電圧を与えることが可能とな
る。その結果、半導体領域表面に発生し易いP型反転層
を抑制することができるため、抵抗および容量のいずれ
か一つまたは両方とを含む高耐圧半導体装置の耐圧を高
温時においても確保することができ、それにより、信頼
性に優れた高耐圧半導体装置を実現することができる。
のプレート電極が、層間絶縁膜を介して金属電極により
全て覆われている場合には、ストレスを受け易い表面保
護膜が絶縁不良を起こしても、下層の半導体領域に対し
て安定な電位を与えることができる。このため、高温時
の耐圧劣化を防止できるだけでなく、表面保護膜の絶縁
不良に起因する耐圧不良も防止することができる。
明による実施形態を説明する。以下の図面においては、
説明の簡潔さのため、実質的に同一の機能を有する構成
要素を同一の参照符号で示す。以下の実施形態では、1
00V以上(例えば、500〜800V)の耐圧を有す
る高耐圧半導体装置に焦点を合わせて説明する。なお、
本発明は、以下の実施形態に限定されない。 (実施形態1)図1から図3を参照しながら、実施形態
1にかかる高耐圧半導体装置を説明する。図1は、本実
施形態の高耐圧半導体装置の断面構成を模式的に示して
おり、図2は、本実施形態の高耐圧半導体装置の平面構
成を模式的に示している。図2では、図面を見やすくす
るためにポリシリコン製のプレート電極と金属電極、及
び、コンタクト用N型拡散領域のみ表示している。
ト電極18a、19aと、それらの上に位置する層間絶
縁膜34を介して設けられた金属電極25の一部(25
−1、25−2)とを互いに容量結合させることによっ
て、高温時における耐圧の劣化を防止している。高温時
における耐圧の劣化を防止する機構については後述す
る。本実施形態の高耐圧半導体装置は、PN接合分離技
術を用いて構成されており、プレート電極18a、19
aおよび金属電極25の一部(25−1、25−2)の
内側(中央部)に位置する高電圧側駆動回路用素子領域
内に、CMOS回路(CMOSトランジスタ)と、抵抗
および容量のいずれか一つまたは両方とから構成された
高電圧側駆動回路が形成されている。図2に示すよう
に、高電圧側駆動回路用素子領域内の高電圧側駆動回路
は、金属配線49を介して高電圧側制御信号によって制
御することができる。この高電圧側駆動回路は、インバ
ータ制御システムの低電圧側駆動回路と組み合わせて、
インバータ制御システムを構成することができる。当該
高電圧側駆動回路を含むインバータ制御システムは、照
明用、PDP用、モータ用など、インバータ制御回路を
用いる各種用途に使用することができる。
金属配線33の外側の領域に、インバータ制御システム
の低電圧側駆動回路(図16中の106)が形成されて
おり、高電圧側駆動回路と低電圧側駆動回路とは、1チ
ップのIC内に含まれている。ただし、この構成に限ら
ず、高電圧側駆動回路と、低電圧側駆動回路とを別々に
構成してもよい。
らに詳述する。本実施形態の高耐圧半導体装置は、P型
の半導体基板1と、半導体基板1に低濃度N型不純物を
導入することによって形成された半導体領域2とを有し
ている。本実施形態では、半導体領域2は、基板1の上
部(基板表面を含む)に形成されている。半導体領域2
の中央寄り表面には、高濃度N型不純物を導入させてな
るコンタクト用拡散領域6が形成されており、半導体基
板1と半導体領域2との界面の中央部には、N型埋込領
域3が形成されている。また、半導体領域2には、N型
拡散領域6から離間し且つN型拡散領域6を包囲するよ
うに、P型不純物を導入させてなる分離用拡散領域4が
形成されている。高濃度N型拡散領域6に囲まれた低濃
度N型半導体領域2内には、CMOS、容量、抵抗のよ
うな高電圧側駆動回路用素子が配置されている。
15が形成されており、酸化膜15の上には、ドープド
ポリシリコンからなるプレート電極17aが形成されて
いる。分離拡散領域4と高濃度N型拡散領域6との間に
位置する半導体領域2の上には、厚さの厚い酸化膜(フ
ィールド絶縁膜)16が形成されている。フィールド絶
縁膜16上には、N型拡散領域6から離間し且つ基板法
線方向から見てN型拡散領域6を包囲するように複数の
プレート電極18a、19aが形成されている。プレー
ト電極18a、19aは、それぞれ、電気的にフローテ
ィング状態になっており、ドープドポリシリコンから構
成されている。また、酸化膜15、16およびプレート
電極17a、18a、19a上には、酸化膜または窒化
膜などから構成された層間絶縁膜34が形成されてい
る。
が接続されている。また、コンタクト用N型拡散領域6
には、金属電極25が接続されている。金属電極25の
一部(25−1、25−2)は、プレート電極18a、
19aのそれぞれの上に位置する層間絶縁膜34上に延
在しており、金属電極25の一部(25−1、25−
2)とプレート電極18a、19aのそれぞれとは、互
いに容量結合している。
−2は、連結部25−3および金属電極本体(25)を
介して、コンタクト用N型拡散領域6に電気的に接続さ
れている。さらに、金属電極25(25−1〜25−
3)、金属電極26〜33を覆うように層間絶縁膜34
上に表面保護膜35が形成されており、そして、その上
をモールドする封止用樹脂36が形成されている。
シリケートガラス、シリコンナイトライド、ポリイミド
系樹脂から構成されている。あるいは、これらの組み合
わせによって構成してもよく、表面保護膜35は、積層
膜として構成してもよい。表面保護膜35を積層膜とし
て構成する場合、上層には、ポリイミド系樹脂からなる
絶縁層を形成するのが好ましい。その場合、下層には、
無機材料からなる絶縁層(例えば、シリケートガラス
層、シリコンナイトライド層)が形成される。ポリイミ
ド系樹脂としては、ポリイミド樹脂の他、ポリアミドイ
ミド樹脂、ポリアミド酸樹脂(ポリイミド樹脂の前駆
体)などを挙げることができる。そして、本実施形態の
封止用樹脂36は、例えば、ノボラックエポキシ樹脂等
から構成されている。
ポキシ樹脂とは異なって高温(150℃)でも高い絶縁
性を維持するので、信頼性の有機絶縁膜として活用する
ことができる。また、CVD法で形成する場合の無機系
の絶縁膜と比較して、ポリイミド系樹脂は、その膜厚を
制御し易いという利点もある。例えば、ポリイミド系樹
脂の前駆体の粘度を高めたり、その前駆体を2度塗りす
ることにより、容易に膜厚を厚くすることができる。そ
れゆえ、表面保護膜35が、ポリイミド樹脂層から構成
されている場合や、ポリイミド樹脂層を例えば最上層に
有する多層膜から構成されている場合には、表面保護膜
の厚さを容易に制御することができる。表面保護膜35
の厚さを厚くすると、プレート電極18a、19aと封
止用樹脂36との容量結合を小さくすることができるた
め、高温時の耐圧劣化を防ぐ効果をより大きくすること
ができる。
度N型不純物を導入して構成するものであり、そして、
P型の半導体基板1とN型の半導体領域2との界面に
は、N型の埋込拡散層3が存在する。このN型埋込拡散
領域3の存在により、局部的に設けた埋込拡散領域3と
半導体基板1のPN接合でブレークダウン現象を起こさ
せて、絶縁ゲート型トランジスタのドレインに印加され
る印加電圧を制限することができ、その結果、静電気、
電源サージ、落雷等によるサージに対する耐圧を高める
ことができる。また、P型半導体基板1との接合面から
N型半導体領域2内に拡がる空乏層が、高電圧側駆動回
路を構成するP型拡散層(例えば、7、12、13)に
到達すると、いわゆるパンチスルー現象により、P型拡
散層(例えば、7、12、13)からP型半導体基板1
に電流が漏れるという不具合が発生するのであるが、N
型の埋込拡散層3は、このような不具合を防止する役割
も担っている。
拡散層3がある場合の構成を示したが、N型埋込拡散層
3はなくてもよい。その場合、P型の半導体基板1上に
N型のエピタキシャル層を成長させた構成にしても良い
し、P型の半導体基板1に選択的にN型ウエルを形成
し、そのN型ウエルを半導体領域2として活用しても良
い。N型ウエルを半導体領域2として活用する場合に
は、分離領域(分離拡散領域)4を形成せずに、N型ウ
エルの半導体領域2に、CMOS、容量、抵抗を形成す
ることも可能である。
ャル層を成長させた構成の場合には、N型のエピタキシ
ャル層の厚さを比較的厚くして、P型半導体基板1とN
型エピタキシャル層との接合面からN型エピタキシャル
層内に拡がる空乏層が、高電圧側駆動回路を構成するP
型拡散層(例えば、7、12、13)に達しないように
すればよい。また、P型の半導体基板1に選択的にN型
ウエルを形成する場合には、N型ウエルを比較的深く形
成して、P型半導体基板1とN型ウエル層との接合面か
らN型ウエル層内に拡がる空乏層が、P型拡散層(例え
ば、7、12、13)に達しないようにすればよい。
体装置の初期耐圧に関するものである。以下に、高温バ
イアス状態における寿命試験であってもその初期耐圧を
維持することができる動作原理について説明する。
半導体領域2との間には寄生容量Ca1が存在し、プレ
ート電極19aと半導体領域2との間には寄生容量Ca
2が存在している。また、プレート電極18aと金属電
極25−1との間には、寄生容量Cb1が存在してお
り、プレート電極19aと金属電極25−2との間に
は、寄生容量Cb2が存在している。そして、金属電極
25−1と封止用樹脂36との間には寄生容量Cc1が
存在し、金属電極25−2と封止用樹脂36との間には
寄生容量Cc2が存在している。なお、金属電極25−
1、25−2には、金属電極25の印加電圧V2=60
0(V)が印加されるため、寄生容量Cc1、Cc2
は、プレート電極18a、19aにまで影響を及ぼさな
い。したがって、寄生容量Ca1、Ca2、Cb1、C
b2の影響について考えれば良い。
位置する部分の半導体領域2の電位と金属電極25の電
圧V2=600(V)との電位差を、Ca1とCb1と
の直列回路で分圧した電位となる。また、プレート電極
19aの電位は、その直下に位置する部分の半導体領域
2の電位と金属電極25の電圧600(V)との電位差
を、Ca2とCb2との直列回路で分圧した電位とな
る。このことを前提として、以下さらに説明を続ける。
拡散領域4とコンタクト用N型拡散領域6の間の領域の
うち、N型埋込拡散領域3が無い部分においては、いわ
ゆるリサーフと呼ばれる技術を活用して初期耐圧を確保
する。その原理を次に説明する。
を0(V)にした状態で、金属電極25に高電圧側駆動
回路用電圧V2を与える。その印加電圧V2を0(V)
から徐々に上げてゆくと、まだそのV2が低い時には、
P型の分離拡散領域4とN型の半導体領域2とのPN接
合による空乏層は、分離拡散領域4から半導体領域2に
向けてコンタクト用N型拡散領域6の方向に伸びる。そ
れと同時に、N型半導体領域2と半導体基板1とのPN
接合からも空乏層が伸びてゆく。
のN型埋込拡散領域3が無い部分は空乏層で埋まり、い
わゆる完全空乏化の状態になる。完全空乏化の状態にお
いては、空乏層の形状に起因して生じる電界集中が緩和
されるため、ポテンシャル分布は均一になり、その結
果、耐圧が向上する。このように、半導体領域内を空乏
化することにより、電界を緩和し半導体装置の耐圧を確
保する技術をリサーフ技術と呼んでいる。この技術によ
れば、横方向の距離を長くとると、単位距離あたりの電
位差が小さくなり、電界強度は小さくなるため、より高
耐圧特性を得ることができる。
5にV2=600(V)の電圧を与えても、図1におけ
るコンタクト用N型拡散領域6の近傍では空乏化されな
いように、分離拡散領域4とコンタクト用N型拡散領域
6との距離を確保した高耐圧のデバイス設計がなされて
いる。そして、この構成においては、空乏層内ではPN
接合からの距離に依存して電位が変化し、まだ空乏化さ
れていない部分は同電位となる。
に示した構成においては、コンタクト用N型拡散領域6
に一番近いプレート電極19a直下に位置する部分の半
導体領域2の電位は、ドレイン電圧よりも幾分下がる程
度であり、約500(V)程度になる。また、分離拡散
領域4とコンタクト用N型拡散領域6との間の分離拡散
領域4寄りのプレート電極18a直下に位置する半導体
領域2の部分の電位は、V2印加電圧600(V)の半
分より少なめの電位となり、約240(V)になる。
18aの電位を検証すると、その電位は、プレート電極
18a直下の半導体領域2部分の電位(約240V)
と、金属電極25−1の電圧600(V)との電位差
を、Ca1とCb1の直列回路で分圧した電位となるの
で、約420(V)となる。また、プレート電極19a
の電位を検証すると、その電位は、その直下の半導体領
域2部分の電位(約500V)と金属電極25−2の電
圧600(V)との電位差を、Ca2とCb2の直列回
路で分圧した電位となるので、約550(V)となる。
これと同じ条件での電位分布の概念図を図4に示す。図
4は、金属電極25に600Vを印加した場合のポテン
シャル分布を示しており、0V、100V、200V、
300V、400V、500V、600Vの等電位線を
破線で表している。なお、図4に示した電位分布は、本
願発明者が行ったシミュレーションの結果と同様の傾向
を示すものである。
ては、500(V)以上の高電圧(例えば、600V)
を金属電極25に印加したまま、周囲温度150℃の高
温状態で動作させると金属電極25と金属電極33の間
の耐圧(図16において、V2を印加する端子108と
GNDとの間の耐圧)が劣化するという現象が生じる。
装置では、同様に、500(V)以上の高電圧(例え
ば、600V)を金属電極25に印加したまま、周囲温
度150℃の高温状態で動作させても、図4に示したよ
うな電位分布は維持され、金属電極25と金属電極33
の間における耐圧の劣化は生じない。その理由は、本実
施形態では、複数のプレート電極(18a、19a)の
それぞれの直上の層間絶縁膜34上にまで金属電極25
を延在させて、プレート電極(18a、19a)と金属
電極(25−1、25−2)とを容量結合させているた
め、表面保護膜35以上の上層の影響を殆ど受けないよ
うにすることができるからである。
半導体領域2との界面では、半導体領域2のほぼ全域に
わたって酸化膜16側が高電位になる。このため、高温
バイアス試験をしても、従来例のように負の可動電荷が
発生しない。したがって、P型反転層の発生を防止する
ことができ、高温バイアス試験で初期耐圧が劣化する心
配を取り除くことができる。
は、複数のプレート電極(18a、19a)のそれぞれ
の直上の層間絶縁膜34上にまで金属電極25を延在さ
せて、プレート電極(18a、19a)と金属電極(2
5−1、25−2)とを容量結合させているため、プレ
ート電極(18a、19a)とその直上の金属電極(2
5−1、25−2)との間の寄生容量と、そのプレート
電極(18a、19a)直下の半導体領域2との間の寄
生容量との直列回路で分圧された電圧によって、そのプ
レート電極(18a、19a)の電位を決定することが
でき、表面保護膜35以上の上層の影響を殆ど受けない
ようにすることができる。その結果、フローティング状
態の各プレート電極(18a、19a)に半導体領域2
よりも高い電位を安定して与えることができ、高温バイ
アス信頼性試験においても金属電極25と金属電極33
の間の耐圧(図16において、V2を印加する電源端子
108とGNDとの間の耐圧)が劣化しない高耐圧半導
体装置を実現することができる。
電極18a、19aの横幅と金属電極25−1、25−
2の横幅とを等しくしている。この構成においては、C
a1とCb1の直列回路によってほぼ1/2の分圧を行
うので、プレート電極18aの電位と、その直下に位置
する部分の半導体領域2の電位との差が約180(V)
となる。場合によっては、その差電圧が大きいために、
プレート電極17a寄りのプレート電極18a端部の近
傍で電界集中が大きくなり、初期耐圧が十分に確保でき
ない問題が生じるおそれがある。そこで、この問題を回
避すべく、プレート電極と半導体領域との電位差を小さ
くするように、以下の実施形態2のような改変を行って
もよい。 (実施形態2)図5は、実施形態2にかかる高耐圧半導
体装置の断面構造を模式的に示している。本実施形態で
は、上記実施形態1と異なり、金属電極25−1、25
−2の横幅がプレート電極18a、19aの1/2倍に
なるように構成されている。
1のものと同様に検証すると、本実施形態の構成におい
ては、プレート電極18a直下に位置する部分の半導体
領域2の電位(約240V)と、金属電極25−1の電
圧600(V)との電位差を、Ca1とCb1の直列回
路で分圧したものがプレート電極18aと半導体領域2
との電位差(約120V)となるので、プレート電極1
8aは、約360(V)となる。また、プレート電極1
9aの電位を検証すると、その電位は約530(V)と
なる。それは、プレート電極19aの電位は、その直下
の半導体領域2部分の電位(約500V)と金属電極2
5−2の電圧600(V)との電位差を、Ca2とCb
2の直列回路で分圧した電位となるからである。
図5にあわせて示してある。図5中の破線は、等電位線
を表している。なお、図5に示した電位分布は、本願発
明者が行ったシミュレーションの結果と同様の傾向を示
すものである。
半導体領域2との界面では、半導体領域2のほぼ全域に
わたって酸化膜16側が高電位になる。その結果、P型
反転層の発生を防止して高温バイアス試験での耐圧劣化
を防止することができる。しかも、金属電極25−1、
25−2の横幅をプレート電極18a、19aと等しく
した上記実施形態1の実験結果に比べると、金属電極2
5−1、25−2の横幅を1/2倍した本実施形態の実
験結果の方が、プレート電極18aのプレート電極17
a寄り端部における電界集中を緩和することができるこ
とがわかった。具体的には、上記実施形態1の例に比べ
て約200(V)大きい初期耐圧が本実施形態の構成で
得られ、初期耐圧は約700(V)となった。
19a)と金属電極(25−1、25−2)との容量結
合よりも、プレート電極(18a、19a)と半導体領
域2との容量結合の方を大きくすることができるため、
プレート電極(18a、19a)とその直下の半導体領
域2との電位差を小さくすることができ、その結果、プ
レート電極18aのプレート電極17a寄り端部での電
界集中を緩和することができ、初期耐圧を十分に確保す
ることができる。しかも、その耐圧は高温バイアス試験
においても劣化しない。
行った実験で使用した条件を示すと、P型の半導体基板
1は、抵抗率50Ω・cmのものを使用し、N型の半導
体領域2は、抵抗率5Ω・cmで厚み15μmとし、N
型の埋込拡散領域3は、1×1015(cm-3)の不純物
濃度のピークを持ち、深さ方向に約8μmの幅を持って
いる。膜厚の厚い酸化膜(フィールド酸化膜)16の厚
みは、2μmとした。層間絶縁膜34は、1.2μm厚
のCVD膜と、8.5wt%のリンを含んだ1.8μm
厚のCVD膜とを積層した2層構造とした。また、表面
保護膜35は、4.0wt%のリンを含んだ0.5μm
厚のCVD膜と、1.0μmの窒化膜とを積層した2層
構造のものを用いた。これらの条件の下での実験によ
り、高温バイアス試験において金属電極25と金属電極
33の間の耐圧(図16中の端子108とGNDとの間
の耐圧)が劣化しない良好な結果が得られた。
5−1、25−2は、その直下に位置するプレート電極
18a、19aの1/2の横幅としたが、半導体装置に
要求される耐圧が低め(例えば、500V程度のもの)
であれば、少し太め(例えば、2/3倍)の横幅であれ
ば良いし、逆に高めの耐圧が要求されるのであれば、少
し細め(例えば、1/4倍)の横幅に設定すれば良い。
でも表面保護膜35の絶縁性を確保することができると
いう前提に立ったものであり、金属電極25−1、25
−2の横幅をプレート電極18a、19aの横幅に対し
て一律に(1/2倍と)狭くされている。しかし、この
構成の場合、仮に表面保護膜35の欠陥が生じて絶縁性
が損なわれたときに、高電位側のプレート電極19aが
その影響を受け易くなるという不都合が生じるおそれが
ある。そこで、この不都合を回避すべく、以下の実施形
態3のような改変を行ってもよい。 (実施形態3)図6は、実施形態3にかかる高耐圧半導
体装置の要部断面構造を模式的に示している。本実施形
態では、上記実施形態2と異なり、プレート電極に対す
る金属電極との容量結合と、半導体領域2との容量結合
との割合をプレート電極毎に異ならせた構成にしてい
る。この構成によって、表面保護膜35の絶縁性が損な
われた場合でも、高電位側のプレート電極19aへの影
響を小さくすることが可能となる。
電極25−1の横幅をプレート電極18aの1/2幅に
した上で、環状の金属電極25−2の横幅を広くしてい
る。つまり、最もN型拡散領域6寄りに位置するプレー
ト電極19aの上面の全てを層間絶縁膜34を介して覆
うように、環状の金属電極25−2の横幅を広くした構
成にしている。その他の点については、上記実施形態1
および2と同じであるため、説明を省略する。
−2の横幅を下層部に位置するプレート電極19aの横
幅よりも広くしても、プレート電極19aと金属電極2
5−2との間の寄生容量Cb2の値はほとんど変わらな
いため、実質的に上記実施形態と同様な作用・効果を得
ることができる。
幅を更に広げてドレイン用金属電極25と一体化させ
て、図7に示すような金属電極25−4にしても、上記
実施形態と同様な作用・効果を得ることができる。な
お、図7は、図6に示した構成の改変例であり、金属電
極25−4と、P型のガードリング領域44、45とを
設けたこと以外は、図6に示した構成と同じである。P
型のガードリング領域44、45の働きについては後述
する。なお、図7においてP型のガードリング領域4
4、45を設けない構成にすることも可能である。
態のプレート電極19aの上層を金属電極25−4で完
全に覆っているため、表面保護膜35に欠陥が生じて絶
縁不良状態になったとしても、金属電極25−4にドレ
イン電圧が与えられるため、絶縁不良の影響は金属電極
25−4で遮断され、下層部に位置するプレート電極1
9aやその直下に位置する半導体領域2部分に悪影響を
与えない。
ローティング状態のプレート電極18aは、半導体領域
2との間の寄生容量Ca1と、環状の金属電極25−1
との間の寄生容量Cb1との直列回路による分圧で電位
が決まる。そして、金属電極25−1の横幅がプレート
電極の横幅の1/2となっているため、Ca1/Cb1
が約2倍の状態であり、プレート電極18aの電位は、
その直下の半導体領域2部分の電位より少し高めに設定
される。したがって、半導体領域2の表面にP型反転層
が生じることは無く、それゆえ、高温バイアス試験のよ
うな寿命試験を行っても、耐圧の劣化は生じない。ま
た、半導体領域2表面の電位が金属電極25−1と25
−2(または25−4)によって段階的に下げられるた
め、局部的な電界集中は避けられ、高い初期耐圧が得ら
れる。
でも、金属電極25−1は、金属電極25に接続されて
いるため、絶縁不良の影響を受けずに、印加電位を維持
することができる。また、絶縁不良によって金属電極2
5−1の周辺部が導電性を持つと、その導電性を持った
部分が金属電極25−1と同じ電位となり、その結果、
寄生容量Cb1が等価的に大きくなって、プレート電極
18aの電位が多少高めに設定される。すなわち、スト
レスの影響を受け易い表面保護膜35が絶縁不良を起こ
しても、その絶縁不良が程度の小さなものであれば、信
頼性に殆ど影響しない高信頼性の高耐圧半導体装置を実
現することができる。
は、2つのフローティング状態のプレート電極(18
a、19a)を用いた例で説明したが、これに限定され
ない。例えば、プレート電極を更に増やして3つや4つ
とし、その上層にそれぞれの金属電極を設けることも可
能である。 図8は、図7に示した実施形態の改変例で
あり、プレート電極を5つに増やし、且つ、P型のガー
ドリング領域を4つに増やしたものである。この構成で
実験した場合でも、高温バイアス試験において金属電極
25と金属電極33の間の耐圧(図16中の端子108
とGNDとの間の耐圧)が劣化しない良好な結果が得ら
れた。
のようである。P型の半導体基板1は、抵抗率50Ω・
cmのものを使用し、N型の半導体領域2は、抵抗率5
Ω・cmで厚み20μmとし、N型の埋込拡散領域3
は、1×1015(cm-3)の不純物濃度のピークを持
ち、深さ方向に約8μmの幅を持っている。P型のガー
ドリング領域44、45、46、47は、5×10
16(cm-3)の不純物表面濃度を持ち、接合深さは5μ
mである。ちなみに、P型のガードリング領域を配置し
ない構造においては、N型の半導体領域2は、抵抗率5
Ω・cm、厚み15μmとし、厚みを薄めに設定して、
半導体領域2の周縁部を空乏化し易くして、リサーフ技
術を活用できるように配慮する必要がある。
6の厚みは、2μmとした。層間絶縁膜34は、1.2
μm厚のCVD膜と、8.5wt%のリンを含んだ1.
8μm厚のCVD膜とを積層した2層構造とした。ま
た、表面保護膜35は、4.0wt%のリンを含んだ
0.5μm厚のCVD膜と、1.0μmの窒化膜とを積
層した2層構造のものを用いた。プレート電極17a、
18a、19a、20a、21aは、リンをドープした
N型のポリシリコン電極を用いた。図8に示す断面での
各プレート電極の厚さは、0.5μmであり、横幅は、
18μmである。また、各プレート電極の間隔は、3μ
mである。金属電極25−1、25−2、25−4は、
Siを1%添加したAl電極を用いており、その厚さ
は、1.2μmである。金属電極25−1、25−2の
横幅は、7μmであり、金属電極25−4とプレート電
極20aとの重なりは、6μmである。図8に示した本
実施形態の構成は、耐圧のマージを確保する上で最も好
ましいと本願発明者が考えたものであり、上記の条件
は、本願発明者が最良と考えたものである。なお、原理
を説明する上で簡略化した図4および図5の構造の条件
は、上記の寸法等と多少異なる。
る。例えば、複数の金属電極の横幅をコンタクト用N型
拡散領域6から離れるごとに段階的に狭くすれば、電界
集中をより緩和することができ、高い初期耐圧を確保で
きる他、表面保護膜の絶縁不良に対する影響をより受け
にくくすることができる。つまり、このような構成の場
合、N型拡散領域6から遠ざかるほどプレート電極と半
導体領域2との容量結合が大きくなるので、プレート電
極と半導体領域との電位差が小さくなる。このため、半
導体領域の全域に渡って電界集中を軽減することがで
き、その結果、初期耐圧を高くすることができる。しか
も、その耐圧は高温バイアス試験においても劣化しな
い。
(25−1等)を略長方形環状にしたが、図9に示すよ
うに、高電圧側駆動回路用素子領域を略円形にして、基
板法線方向から見て金属電極25の一部が放射状となる
ように構成してもよい。すなわち、金属電極25の一部
とプレート電極18a、19aとが交差するようにした
金属電極25にしてもよい。このような構成にしても、
上記実施形態と同様に、高温バイアス試験時に負の可動
電荷の発生を防止することができ、初期耐圧の劣化を抑
制することができる。また、図10に示すように、放射
状に延びた金属電極25の一部の根本を太くすれば、表
面保護膜35の絶縁性が損なわれた場合でも、高電位側
のプレート電極への影響を小さくすることができる。
長方形の場合でも、図11に示すように、金属電極25
の一部を放射状に構成することもできる。この構成の場
合も、表面保護膜35の絶縁性が損なわれても、高電位
側のプレート電極への影響を小さくするために、放射状
に延びた金属電極25の一部の根本を太くすることが好
ましい。 (実施形態4)次に、図12を参照しながら、実施形態
4にかかる高耐圧半導体装置を説明する。図12は、本
実施形態の高耐圧半導体装置の要部断面構造を模式的に
示している。本実施形態は、誘電体分離構造を有してい
る点において、PN接合分離構造を有する上記実施形態
と異なる。同様の点については、説明の簡潔化を図るた
め省略する。
分離法を用いて半導体領域2の周辺を絶縁物で完全に包
囲した構造を有している。すなわち、P型の半導体基板
1上に形成された張り合わせ用酸化膜37の上に半導体
領域2が形成され、半導体領域2の周辺にトレンチ溝が
形成され、そのトレンチ溝内に分離用酸化膜38とポリ
シリコン層39とが埋設された構成となっている。
は、プレート電極17a、半導体基板1、N型半導体領
域48を接地電位とし、金属電極25に高電圧側駆動回
路用電源電圧V2を印加する。
5の電圧V2を徐々に上昇させると、分離用酸化膜38
からN型拡散領域6に向かって横方向に空乏層が広が
り、一方、貼り合わせ用酸化膜37からは上方向に空乏
層が広がる。金属電極25の電圧V2の大きさに応じて
空乏層の広がりが変動する間は、高耐圧半導体装置の耐
圧は維持される。その空乏層がN型拡散領域6のような
高濃度N型不純物の領域にぶつかり電界強度が上昇する
と、ブレークダウン現象が起きる。
更した本実施形態の構成においても、上述した実施形態
1の構成と同様にリサーフ技術を適用することができ
る。また、半導体領域2上の構造を上記実施形態2また
は3と同じようにすれば、同様に耐圧に関する信頼性
(特に、高温バイアスによる寿命試験)をより向上させ
ることができる。本実施形態のような誘電体分離構造を
採用した場合、半導体領域2と半導体基板1との間の寄
生容量が極めて小さくすることができるため、高周波特
性または高速スイッチング特性と高耐圧特性との両方を
満足する半導体装置を実現することができるため利点が
大きい。 (実施形態5)次に、図13を参照しながら、実施形態
5にかかる高耐圧半導体装置を説明する。図13は、本
実施形態の高耐圧半導体装置の要部断面構造を模式的に
示している。本実施形態の高耐圧半導体装置は、図5に
示した実施形態2の構成におけるプレート電極18a、
19aの直下に位置する半導体領域2に、ガードリング
領域44および45が付加された構成を有している。他
の点については、実施形態2の構成と同様であり、説明
の簡潔化を図るため省略する。
域4とコンタクト用N型拡散領域6との間に位置する半
導体領域2内にP型不純物を拡散することによって、ガ
ードリング領域44と45とが形成されている。ガード
リング領域44は、プレート電極18a直下に位置し、
一方、ガードリング領域45は、プレート電極19a直
下に位置している。
域6との間にガードリング領域44、45を形成した場
合、P型の分離拡散領域4とN型の半導体領域2とのP
N接合で生じる空乏層が横方向に広がる時に、ガードリ
ング領域44や45から広がる空乏層とくっつき合っ
て、空乏層全体の曲率を大きくすることができ、その結
果、電界集中を緩和して初期耐圧を大幅に向上すること
ができる。
a、19aと金属電極25との間の寄生容量Cb1、C
b2と、プレート電極18a、19aとガードリング領
域44、45表面との間の寄生容量Ca1、Ca2との
直列回路によって、プレート電極18a、19aの電位
が決定されるため、ガードリング領域44、45の表面
電位や半導体領域2の表面電位よりも、プレート電極1
8a及び19aの電位を高電位に設定することができ
る。その結果、半導体領域2表面の電位よりも酸化膜1
6側の電位を高くすることができ、高温バイアス試験時
にN型の半導体領域2の表面にP型反転層が生じること
を防止することができる。これにより、初期の耐圧が劣
化しないような優れた信頼性を得ることができる。
うな改変を行うことも可能である。図14Aは、図13
に示した構成の改変例を示しており、半導体領域2を誘
電体分離した構造を有している。より詳細に説明する
と、図14Aに示した高耐圧半導体装置では、P型の半
導体基板1上に張り合わせ用酸化膜37が形成され、且
つ、その上にN型の半導体領域2が配置されたSOI基
板を用いている。当該SOI基板には、分離用溝が形成
されており、その分離用溝には、分離用酸化膜38及び
ポリシリコン層39が埋設されている。半導体領域2が
誘電体分離されている点以外は、図11に示した構成と
基本的には変わらないため、同様の点については、説明
を省略する。
接合分離構造と同じようにリサーフ技術を活用できるこ
とは、上記実施形態4で説明した通りであり、図14A
に示した構成の耐圧特性は、図13に示した構成のもの
とほぼ同等となる。したがって、誘電体分離構造を採用
することによって、高耐圧特性の信頼性と高周波特性の
両方を満足する高耐圧半導体装置を実現することができ
る。
Bに示すような構成にすることも可能である。図14B
に示した構成は、図14AにおけるN型拡散領域6に一
番近い金属電極25−2を金属電極25と一体化したも
のである。
に一番近いプレート電極19aの上を金属電極25−4
で完全に覆って、プレート電極19aをドレイン電圧に
近い電位にすることができる。その結果、表面保護膜3
5が絶縁不良を起こしても、その下層部への悪影響を阻
止することができる。また、分離拡散領域4に近いプレ
ート電極18aの横幅に対して、プレート電極18aの
上層に位置する環状の金属電極25−1の横幅を1/2
倍としているため、直下の半導体領域2部分との容量結
合を大きくすることができる。その結果、その半導体領
域2部分との電位差を余り大きくしないようにすること
ができ、局所的な電界集中を避けることができ、初期耐
圧を高くすることができる。さらに、表面保護膜35が
絶縁不良を起こして、金属電極25−1の周辺部が導電
性を持つようになったとしても、寄生容量が等価的に大
きくなり、プレート電極18aの電位が多少大きめに設
定されるだけなので、高耐圧に関する信頼性が殆ど損な
われないという利点も得られる。
領域、分離用溝など)とともに、半導体領域2が形成さ
れた例を示したが、分離領域は必ずしも必要でなく、分
離領域なしで半導体領域2を形成し、その半導体領域2
に半導体素子(CMOS回路、抵抗、容量)を形成する
ことも可能である。分離領域なしで半導体領域2を形成
するには、例えば、図15(a)から(c)に示すよう
にすればよい。
低濃度P型の半導体基板1上にレジスト101を形成
し、次いで、レジスト101をマスクとして、半導体基
板1に、低エネルギーイオン注入と高エネルギーイオン
注入との2段階のイオン注入を行う。図15(a)中の
点線115は高エネルギーイオン注入の注入位置を表し
ており、点線116は低エネルギーイオン注入の注入位
置を表している。その後、加熱処理を行うと、図15
(b)に示すような、N型ウェル領域(半導体領域)2
を得ることができる。
イオン注入を行い、加熱処理を行えば、図15(c)に
示すように、拡散領域118(例えば、P型ウェルとし
てのP型拡散層7など)を形成すればよい。このように
して、N型ウェル領域(半導体領域)2が形成された後
は、公知の技術を利用して、N型ウェル領域(半導体領
域)2に半導体素子を形成することができるので、上記
実施形態で説明したようなデバイス構造を実現すること
ができる。
場合、例えば、N型不純物としてリンを使用するとき、
加速エネルギー70KeV〜300KeVの低エネルギ
ーイオン注入によって半導体基板の表面から浅い位置に
リンを注入し、そして、加速エネルギー500KeV〜
5MeVの高エネルギーイオン注入によって半導体基板
の表面から深い位置にリンをイオン注入した後、加熱処
理を行えばよい。
用いると、エピタキシャル層を用いないでよいこと、お
よび/または、半導体領域2を包囲する分離領域を形成
する必要が無いため、工程数を大幅に簡略化することが
でき、その結果、製造コストを大幅に削減することがで
きるというメリットが得られる。
術に基づいて、同一基板上に複数の半導体装置を作製す
る場合、図15(d)に示すように、隣接するN型ウェ
ル領域2−1、2−2の間は、低濃度P型の半導体基板
1のみで電気的分離を行うことになる。この構成を有す
るデバイスにおいて、半導体基板1の表面上に形成され
た金属配線(不図示)に高電位が印加されると、その金
属配線直下に位置する半導体基板1の表面がN型に反転
して、N型反転層が生じ易くなる。すると、N型ウェル
領域2−1と2−2との間(図15(d)中のx)にリ
ーク電流が流れ易くなるので、トランジスタ同士の電気
的分離が不完全になりやすい。
ェル領域2−1と2−2との離間距離xを十分確保すれ
ば、解決することができる。したがって、高電位が印加
される出力トランジスタについての離間距離xは大きく
し、一方、集積比率の大きい小信号処理用のトランジス
タについての離間距離xは小さくすれば、半導体装置
(IC)の集積度を損なわずに、電気的分離を行うこと
ができる。
ェル領域2−1と2−2との間の表面にP型の高濃度分
離拡散領域119を形成することによっても、当該電気
的分離の問題を解決することができる。このように高濃
度分離拡散領域119(119−1、119−2)を形
成すると、金属配線(不図示)の印加電圧にかかわら
ず、金属配線直下に位置する半導体基板1の表面にN型
反転層が発生することを防止することができる。そのた
め、高電圧が印加される複数の出力トランジスタ(半導
体領域2−1,2−2)同士の離間距離xを小さくして
も、良好な電気的絶縁を得ることができ、そして、高耐
圧半導体装置の集積度を高めることが可能となる。
たが、こうした記述は限定事項ではなく、勿論、種々の
変形が可能である。
ィールド絶縁膜上にフローティング状態で形成された複
数のプレート電極のそれぞれの上に位置する層間絶縁膜
上に金属電極の一部が延在しており、その金属電極の一
部と複数のプレート電極のそれぞれとが互いに容量結合
しているため、高温で使用しても耐圧が劣化しない信頼
性に優れた高耐圧半導体装置を提供することができる。
本発明の高耐圧半導体装置が、高電圧側駆動回路を含む
インバータ制御用高耐圧半導体装置である場合には、高
温で使用する場合でも優れた信頼性を有するインバータ
制御システムを構成することができる。
面構造を示す要部断面図である。
面構造を示す要部平面図である。
量を説明するための断面図である。
布を説明するための断面図である。
面構造と電位分布を示す要部断面図である。
面構造を示す要部断面図である。
断面図である。
断面図である。
ある。
である。
である。
断面構造を示す要部断面図である。
断面構造を示す要部断面図である。
要部断面図である。
要部断面図である。
領域2を形成する方法を説明するための工程断面図であ
る。(d)は、半導体基板1のみで電気的分離を行う構
成を模式的に示す断面図であり、そして、(e)は、高
濃度分離拡散領域109が形成された構成を模式的に示
す断面図である。
用インバータ制御システムの概要構成図である。
図である。
図である。
面図である。
明するための断面図である。
耐圧劣化を説明するための断面図である。
劣化を説明するための断面図である。
容量を説明するための断面図である。
域 8 高電圧側駆動回路用NchMOSのソース拡散領
域 9 高電圧側駆動回路用NchMOSのドレイン拡散
領域 10 高電圧側駆動回路用PchMOSのソース拡散領
域 11 高電圧側駆動回路用PchMOSのドレイン拡散
領域 12 高電圧側駆動回路用MOS容量の電極用P型拡散
領域 13 高電圧側駆動回路用P型拡散抵抗 15 薄い酸化膜 16 厚い酸化膜 18a、18b、19a、20a、21a フローティ
ング状態のプレート電極 17a、17b、19b プレート電極 22 高電圧側駆動回路用NchMOSのゲート電極 23 高電圧側駆動回路用PchMOSのゲート電極 24 高電圧側駆動回路用MOS容量の電極 25 N型半導体領域2に電位を与えるための金属電極 25−1、25−2 25に接続されている金属電極 25−3 金属電極25、25−1、25−2を接続す
るための連結部 25−4 プレート電極19aを覆うように延長され
た、半導体領域2に電位を与えるための金属電極 26 高電圧側駆動回路用NchMOSのソース金属電
極 27 高電圧側駆動回路用NchMOSのドレイン金属
電極 28 高電圧側駆動回路用PchMOSのソース金属電
極 29 高電圧側駆動回路用PchMOSのドレイン金属
電極 30 高電圧側駆動回路用MOS容量の金属電極 31、32 高電圧側駆動回路用抵抗の金属電極 33 P型分離拡散領域とP型基板に電位を与えるため
の金属電極 34 層間絶縁膜 35 表面保護膜 36 封止用樹脂 37 張り合わせ用酸化膜 38 分離用酸化膜 39 ポリシリコン層 40、41 フローテイング金属電極 42 N型蓄積層 43 P型反転層 44、45、46、47 P型ガードリング拡散領域 48 N型半導体領域 49 高電圧側制御信号用の金属配線 101、102 高耐圧Nchパワ−MOSトランジス
タ 103 コンデンサ 104 高耐圧ダイオード 105 高電圧側駆動回路ブロック(フローテイングブ
ロック) 106 低電圧側駆動回路ブロック 107 低電圧側駆動回路用電源端子 108 高電圧側駆動回路用電源端子 109 蛍光灯駆動用出力端子 110 蛍光灯駆動用高電圧端子
Claims (19)
- 【請求項1】 第1導電型の半導体基板上に形成された
第2導電型の半導体領域と、 前記半導体領域に形成された第2導電型のコンタクト用
拡散領域と、 前記コンタクト用拡散領域から離間し且つ前記コンタク
ト用拡散領域を包囲するように前記半導体領域内に形成
された第1導電型の分離拡散領域と、 前記分離拡散領域と前記コンタクト用拡散領域との間に
位置する前記半導体領域の上に形成されたフィールド絶
縁膜と、 前記コンタクト用拡散領域と電気的に接続された金属電
極と、 前記コンタクト用拡散領域から離間し且つ基板法線方向
から見て前記コンタクト用拡散領域を包囲するように前
記フィールド絶縁膜上にフローティング状態で形成され
た複数のプレート電極と、 前記フィールド絶縁膜と前記複数のプレート電極との上
に形成された層間絶縁膜とを備え、 前記金属電極の一部は、前記複数のプレート電極のそれ
ぞれの上に位置する前記層間絶縁膜上に延在しており、
前記金属電極の前記一部と前記複数のプレート電極のそ
れぞれとは、互いに容量結合しており、 前記第2導電型のコンタクト用拡散領域に囲まれた前記
第2導電型の半導体領域には、CMOS回路と、抵抗お
よび容量のいずれか一つまたは両方とが設けられてい
る、高耐圧半導体装置。 - 【請求項2】 前記高耐圧半導体装置は、高電圧側駆動
回路を含むインバータ制御用高耐圧半導体装置であり、 前記高電圧側駆動回路は、前記CMOS回路と、前記抵
抗および前記容量のいずれか一つまたは両方とを含んで
いる、請求項1に記載の高耐圧半導体装置。 - 【請求項3】 前記金属電極は、前記金属電極の一部と
して、複数の金属電極を有しており、 前記複数の金属電極のうちの少なくとも1つは、当該金
属電極と容量結合しているプレート電極よりも狭い横幅
を有する、請求項1または2に記載の高耐圧半導体装
置。 - 【請求項4】 前記金属電極は、前記複数のプレート電
極のうちの最も前記コンタクト用拡散領域寄りに位置す
るプレート電極の上面の全てを前記層間絶縁膜を介して
覆っている部分を有している、請求項1から3の何れか
一つに記載の高耐圧半導体装置。 - 【請求項5】 前記金属電極は、前記金属電極の一部と
して、複数の金属電極を有しており、 前記複数の金属電極のそれぞれの横幅は、前記コンタク
ト用拡散領域から離れるほど狭くなっている、請求項1
から4の何れか一つに記載の高耐圧半導体装置。 - 【請求項6】 前記複数のプレート電極のそれぞれの下
に位置する前記半導体領域の上部に、第1導電型の複数
のガードリング領域が形成されている、請求項1から5
の何れか一つに記載の高耐圧半導体装置。 - 【請求項7】 前記第1導電型の半導体基板と、前記第
2導電型の半導体領域との間の高電圧側駆動回路用素子
領域に対応した位置に、第2導電型の埋込領域が形成さ
れている、請求項1から6の何れか一つに記載の高耐圧
半導体装置。 - 【請求項8】 前記金属電極および前記層間絶縁膜の上
に形成された表面保護膜と、前記表面保護膜上に形成さ
れた封止樹脂部とをさらに有する、請求項1から7の何
れか一つに記載の高耐圧半導体装置。 - 【請求項9】 前記表面保護膜は、ポリイミド系樹脂か
ら構成された上層と、それよりも下層に、無機系材料か
ら構成された絶縁層とを含む多層膜である、請求項8に
記載の高耐圧半導体装置。 - 【請求項10】 第1導電型の半導体基板上に形成され
た絶縁層と、 前記絶縁層上に配置された第2導電型の半導体領域と、 前記半導体領域に形成された第2導電型のコンタクト用
拡散領域と、 前記コンタクト用拡散領域から離間し且つ前記コンタク
ト用拡散領域を包囲するように前記半導体領域内に形成
された分離用絶縁領域と、 前記分離用絶縁領域と前記コンタクト用拡散領域との間
に位置する前記半導体領域の上に形成されたフィールド
絶縁膜と、 前記コンタクト用拡散領域と電気的に接続された金属電
極と、 前記コンタクト用拡散領域から離間し且つ基板法線方向
から見て前記コンタクト用拡散領域を包囲するように前
記フィールド絶縁膜上にフローティング状態で形成され
た複数のプレート電極と、 前記フィールド絶縁膜と前記複数のプレート電極との上
に形成された層間絶縁膜とを備え、 前記金属電極の一部は、前記複数のプレート電極のそれ
ぞれの上に位置する前記層間絶縁膜上に延在しており、
前記金属電極の前記一部と前記複数のプレート電極のそ
れぞれとは、互いに容量結合しており、 前記第2導電型のコンタクト用拡散領域に囲まれた前記
第2導電型半導体領域には、CMOS回路と、抵抗およ
び容量のいずれか一つまたは両方とが設けられている、
高耐圧半導体装置。 - 【請求項11】 前記高耐圧半導体装置は、高電圧側駆
動回路を含むインバータ制御用高耐圧半導体装置であ
り、 前記高電圧側駆動回路は、前記CMOS回路と、前記抵
抗および前記容量のいずれか一つまたは両方とを含んで
いる、請求項10に記載の高耐圧半導体装置。 - 【請求項12】 前記金属電極は、前記金属電極の一部
として、複数の環状金属電極を有しており、 前記複数の環状金属電極のうちの少なくとも1つは、当
該環状金属電極と容量結合しているプレート電極よりも
狭い横幅を有する、請求項10または11に記載の高耐
圧半導体装置。 - 【請求項13】 前記金属電極は、前記複数のプレート
電極のうちの最も前記ドレイン拡散領域寄りに位置する
プレート電極の上面の全てを前記層間絶縁膜を介して覆
っている部分を有している、請求項10から12の何れ
か一つに記載の高耐圧半導体装置。 - 【請求項14】 前記金属電極は、前記金属電極の一部
として、複数の環状金属電極を有しており、 前記複数の環状金属電極のそれぞれの横幅は、前記ドレ
イン拡散領域から離れるほど狭くなっている、請求項1
0から13の何れか一つに記載の高耐圧半導体装置。 - 【請求項15】 前記複数のプレート電極のそれぞれの
下に位置する前記半導体領域の上部に、第1導電型の複
数のガードリング領域が形成されている、請求項10か
ら14の何れか一つに記載の高耐圧半導体装置。 - 【請求項16】 前記金属電極および前記層間絶縁膜の
上に形成された表面保護膜と、前記表面保護膜上に形成
された封止樹脂部とをさらに有する、請求項10から1
5の何れか一つに記載の高耐圧半導体装置。 - 【請求項17】 前記表面保護膜は、ポリイミド系樹脂
から構成された上層と、それよりも下層に、無機系材料
から構成された絶縁層とを含む多層膜である、請求項1
6に記載の高耐圧半導体装置。 - 【請求項18】 第1導電型の半導体基板上に形成され
た第2導電型の半導体領域と、 前記半導体領域に形成された第2導電型のコンタクト用
拡散領域と、 前記半導体領域の上に形成されたフィールド絶縁膜と、 前記コンタクト用拡散領域と電気的に接続された金属電
極と、 前記コンタクト用拡散領域から離間し且つ基板法線方向
から見て前記コンタクト用拡散領域を包囲するように前
記フィールド絶縁膜上にフローティング状態で形成され
た複数のプレート電極と、 前記フィールド絶縁膜と前記複数のプレート電極との上
に形成された層間絶縁膜とを備え、 前記金属電極の一部は、前記複数のプレート電極のそれ
ぞれの上に位置する前記層間絶縁膜上に延在しており、
前記金属電極の前記一部と前記複数のプレート電極のそ
れぞれとは、互いに容量結合しており、 前記第2導電型のコンタクト用拡散領域に囲まれた前記
第2導電型の半導体領域には、CMOS回路と、抵抗お
よび容量のいずれか一つまたは両方とが設けられてい
る、高耐圧半導体装置。 - 【請求項19】 前記金属電極および前記層間絶縁膜の
上に形成された表面保護膜と、前記表面保護膜上に形成
された封止樹脂部とをさらに有する、請求項18に記載
の高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163484A JP3654872B2 (ja) | 2001-06-04 | 2002-06-04 | 高耐圧半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001168746 | 2001-06-04 | ||
JP2001-168746 | 2001-06-04 | ||
JP2002163484A JP3654872B2 (ja) | 2001-06-04 | 2002-06-04 | 高耐圧半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003068872A true JP2003068872A (ja) | 2003-03-07 |
JP3654872B2 JP3654872B2 (ja) | 2005-06-02 |
Family
ID=26616321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163484A Expired - Lifetime JP3654872B2 (ja) | 2001-06-04 | 2002-06-04 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654872B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251903A (ja) * | 2004-03-03 | 2005-09-15 | Mitsubishi Electric Corp | 半導体装置 |
JP2005268249A (ja) * | 2004-03-16 | 2005-09-29 | Philtech Inc | 半導体装置およびその製造方法 |
JP2006165026A (ja) * | 2004-12-02 | 2006-06-22 | Mitsubishi Electric Corp | 半導体装置 |
US7122875B2 (en) | 2004-01-26 | 2006-10-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2007027358A (ja) * | 2005-07-15 | 2007-02-01 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2011018929A (ja) * | 2010-09-08 | 2011-01-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2011018928A (ja) * | 2010-09-08 | 2011-01-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2011023734A (ja) * | 2010-09-08 | 2011-02-03 | Mitsubishi Electric Corp | 半導体装置 |
JP2012212821A (ja) * | 2011-03-31 | 2012-11-01 | Denso Corp | 半導体装置 |
JP2015133527A (ja) * | 2015-04-27 | 2015-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US10847610B2 (en) | 2018-04-16 | 2020-11-24 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
US11476045B2 (en) | 2020-05-29 | 2022-10-18 | Analog Devices International Unlimited Company | Electric field grading protection design surrounding a galvanic or capacitive isolator |
-
2002
- 2002-06-04 JP JP2002163484A patent/JP3654872B2/ja not_active Expired - Lifetime
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7122875B2 (en) | 2004-01-26 | 2006-10-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2005251903A (ja) * | 2004-03-03 | 2005-09-15 | Mitsubishi Electric Corp | 半導体装置 |
JP4667756B2 (ja) * | 2004-03-03 | 2011-04-13 | 三菱電機株式会社 | 半導体装置 |
JP2005268249A (ja) * | 2004-03-16 | 2005-09-29 | Philtech Inc | 半導体装置およびその製造方法 |
JP2006165026A (ja) * | 2004-12-02 | 2006-06-22 | Mitsubishi Electric Corp | 半導体装置 |
US7812402B2 (en) | 2004-12-02 | 2010-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP4620437B2 (ja) * | 2004-12-02 | 2011-01-26 | 三菱電機株式会社 | 半導体装置 |
JP2007027358A (ja) * | 2005-07-15 | 2007-02-01 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2011018928A (ja) * | 2010-09-08 | 2011-01-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2011023734A (ja) * | 2010-09-08 | 2011-02-03 | Mitsubishi Electric Corp | 半導体装置 |
JP2011018929A (ja) * | 2010-09-08 | 2011-01-27 | Mitsubishi Electric Corp | 半導体装置 |
JP2012212821A (ja) * | 2011-03-31 | 2012-11-01 | Denso Corp | 半導体装置 |
JP2015133527A (ja) * | 2015-04-27 | 2015-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US10847610B2 (en) | 2018-04-16 | 2020-11-24 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
US11476045B2 (en) | 2020-05-29 | 2022-10-18 | Analog Devices International Unlimited Company | Electric field grading protection design surrounding a galvanic or capacitive isolator |
US11798741B2 (en) | 2020-05-29 | 2023-10-24 | Analog Devices International Unlimited Company | Electric field grading protection design surrounding a galvanic or capacitive isolator |
Also Published As
Publication number | Publication date |
---|---|
JP3654872B2 (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100535062B1 (ko) | 고내압 반도체장치 | |
KR100683293B1 (ko) | 고내압 반도체장치 | |
JP5172654B2 (ja) | 半導体装置 | |
JP4471480B2 (ja) | 半導体装置 | |
CN1231977C (zh) | 高耐压半导体器件 | |
JP2011096967A (ja) | 半導体装置 | |
KR20060045747A (ko) | 유전체 분리형 반도체 장치 | |
JP3654872B2 (ja) | 高耐圧半導体装置 | |
JP3730394B2 (ja) | 高耐圧半導体装置 | |
JP3425131B2 (ja) | 高耐圧半導体装置 | |
CN106960841B (zh) | 高压晶体管 | |
JP5040135B2 (ja) | 誘電体分離型半導体装置及びその製造方法 | |
KR101606374B1 (ko) | 반도체장치 | |
JPH10313064A (ja) | 半導体装置 | |
JP3749191B2 (ja) | 高耐圧半導体装置 | |
JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
JPH11145277A (ja) | 誘電体分離型半導体装置 | |
JP3175923B2 (ja) | 半導体装置 | |
JP2004006555A (ja) | 半導体装置 | |
TWI440178B (zh) | 半導體功率元件 | |
US11916116B2 (en) | Semiconductor device | |
CN113497026B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 | |
US10998439B2 (en) | Gate driver integrated circuit | |
US20230140348A1 (en) | High-voltage semiconductor device | |
JP2022161434A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |