JP2003066902A - Display panel drive circuit - Google Patents
Display panel drive circuitInfo
- Publication number
- JP2003066902A JP2003066902A JP2001251430A JP2001251430A JP2003066902A JP 2003066902 A JP2003066902 A JP 2003066902A JP 2001251430 A JP2001251430 A JP 2001251430A JP 2001251430 A JP2001251430 A JP 2001251430A JP 2003066902 A JP2003066902 A JP 2003066902A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- chip
- output
- line
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005401 electroluminescence Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 5
- 235000019557 luminance Nutrition 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- -1 and the like Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はディスプレイパネル
の駆動回路に関し、特に有機エレクトロルミネセンス素
子などの自発光素子からなるディスプレイパネルの駆動
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel drive circuit, and more particularly to a display panel drive circuit including a self-luminous element such as an organic electroluminescence element.
【０００２】[0002]
【従来の技術】薄型で低消費電力なディスプレイ装置を
実現するための自発光素子として有機エレクトロルミネ
センス（以下、ＥＬと称する）素子が知られている。こ
のＥＬ素子を用いたディスプレイ装置やその駆動回路が
特開２００１−４２８２１号公報に記載されている。2. Description of the Related Art An organic electroluminescence (hereinafter referred to as EL) element is known as a self-luminous element for realizing a thin and low power consumption display device. A display device using this EL element and its drive circuit are described in Japanese Patent Application Laid-Open No. 2001-42821.
【０００３】図５はかかるＥＬ素子の概略構成を示す図
である。同図に示されているように、ＥＬ素子は、透明
電極１０１が形成されたガラス板等からなる透明基板１
００上に、電子輸送層、発光層、正孔輸送層等からなる
少なくとも１層の有機機能層１０２，及び、金属電極１
０３が積層されたものである。図６は、かかるＥＬ素子
の特性を電気的に示す透過回路を示す図である。同図に
示されているように、ＥＬ素子は、容量成分Ｃと、その
容量成分Ｃに並列に結合するダイオード特性の成分Ｂと
によって置き換えることができる。ここで、透明電極１
０１の陽極にマイナスの電圧を加えて透明電極と金属電
極との間に直流を印加すると、容量成分Ｃに電荷が蓄積
される。この際、ＥＬ素子固有の障壁電圧又は発光閾値
電圧を越えると、電極（ダイオード成分Ｅの陽極側）か
ら発光層を担う有機機能層に電流が流れ始め、この電流
に比例した強度で有機機能層１０２が発光する。FIG. 5 is a diagram showing a schematic structure of such an EL element. As shown in the figure, the EL element has a transparent substrate 1 made of a glass plate or the like on which a transparent electrode 101 is formed.
00, at least one organic functional layer 102 including an electron transport layer, a light emitting layer, a hole transport layer, and the like, and a metal electrode 1.
03 is laminated. FIG. 6 is a diagram showing a transmission circuit that electrically shows the characteristics of such an EL element. As shown in the figure, the EL element can be replaced by a capacitance component C and a diode characteristic component B coupled in parallel with the capacitance component C. Here, the transparent electrode 1
When a negative voltage is applied to the anode of No. 01 and a direct current is applied between the transparent electrode and the metal electrode, electric charge is accumulated in the capacitance component C. At this time, when the barrier voltage or the light emission threshold voltage peculiar to the EL element is exceeded, a current starts to flow from the electrode (the anode side of the diode component E) to the organic functional layer serving as the light emitting layer, and the organic functional layer has an intensity proportional to this current. 102 emits light.
【０００４】図７は、複数の上記ＥＬ素子をマトリクス
状に配列してなるＥＬディスプレイパネルを用いて画像
表示を行うＥＬディスプレイ装置の概略構成を示す図で
ある。同図において、ＥＬディスプレイパネルとしての
ＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各
々を担う陰極線（金属電極）Ｂ1〜Ｂnと、これら陰極線
Ｂ1〜Ｂn各々に交差して配列されたｍ個の陽極線（透明
電極）Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜
Ｂn及び陽極線Ａ1〜Ａmの交差した部分の各々（ｎ×ｍ
個）に、上述した構造を有するＥＬ素子Ｅ11〜Ｅnmが形
成されている。なお、これらＥＬ素子Ｅ11〜Ｅnm各々
は、ＥＬＤＰ１０としての１画素を担うものである。FIG. 7 is a diagram showing a schematic configuration of an EL display device for displaying an image using an EL display panel in which a plurality of EL elements are arranged in a matrix. In FIG. 1, an ELDP 10 serving as an EL display panel includes cathode lines (metal electrodes) B 1 to B n that carry the first display line to the nth display line, and an array that intersects with the cathode lines B 1 to B n. is the m anode lines (transparent electrodes) a 1 to a m are formed. These cathode lines B 1 ~
Each crossing portion of B n and anode lines A 1 ~A m (n × m
The pieces), EL elements E 11 to E nm having the above structure is formed. Note that these EL elements E 11 to E nm each are those responsible for the 1 pixel as ELDP10.
【０００５】発光制御回路１は、入力された１画面分
（ｎ行、ｍ列）の画像データをＥＬＤＰ１０の各画素、
すなわち上記ＥＬ素子Ｅ11〜Ｅnmの各々に対応した画素
データＤ11〜Ｄnmに変換し、これらを図８に示されてい
るように、１行分毎に順次、陽極線ドライブ回路２に供
給して行く。例えば、画素データＤ11〜Ｄnmとは、ＥＬ
ＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ11〜Ｅnm
各々に対して発光を実施させるか否かを指定するｍ個の
データビットであり、それぞれ論理レベル「１」である
場合には「発光」、論理レベル「０」である場合には
「非発光」を示す。The emission control circuit 1 receives the input image data for one screen (n rows, m columns) from each pixel of the ELDP 10,
That is converted into pixel data D 11 to D nm corresponding to each of the EL elements E 11 to E nm, these as shown in FIG. 8, sequentially for each row, the anode line drive circuit 2 Supply. For example, the pixel data D 11 to D nm are EL
EL elements belonging to the first display line of DP10 E 11 to E nm
There are m data bits that specify whether or not light emission is performed for each of them. When the logic level is “1”, “light emission” is performed, and when the logic level is “0”, “non-light emission” is performed. Is shown.
【０００６】また、発光制御回路１は、図８に示されて
いるように、１行分毎の画素データの供給タイミングに
同期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ラ
イン各々を順次走査すべき走査線選択信号を陰極線走査
回路３に供給する。陽極線ドライブ回路２は、まず、上
記画素データ群におけるｍ個のデータビットの内から、
「発光」を指定する論理レベル「１」のデータビットを
全て抽出する。次に、この抽出したデータビット各々に
対応した「列」に属する陽極線Ａ1〜Ａmの内から全て選
択し、この選択した陽極線のみに定電流源を接続し、所
定の画素駆動電流ｉを供給する。As shown in FIG. 8, the light-emission control circuit 1 sequentially synchronizes the first display line to the n-th display line of the ELDP 10 in synchronization with the supply timing of pixel data for each row. A scanning line selection signal to be scanned is supplied to the cathode line scanning circuit 3. The anode line drive circuit 2 firstly selects from among the m data bits in the pixel data group,
All data bits of logic level "1" that specify "light emission" are extracted. Next, the anode line A 1 selects all from among to A m, connects the constant current source only to the selected anode lines, a predetermined pixel drive currents belonging to the "column" corresponding to the data bits each obtained by this extraction supply i.
【０００７】陰極線走査回路３は、上記陰極線Ｂ1〜Ｂn
の内から、上記走査線選択信号で示される表示ラインに
対応した陰極線を択一的に選択してこの陰極線をアース
電位に設定すると共に、その他の陰極線の各々に所定の
高電位ＶCCをそれぞれ印加する。なお、かかる高電位Ｖ
CCは、ＥＬ素子が所望の輝度で発光しているときの両端
電圧（寄生容量Ｃへの充電量に基づいて決定する電圧）
とほぼ同一値に設定される。The cathode ray scanning circuit 3 includes the cathode rays B 1 to B n.
From among the above, the cathode line corresponding to the display line indicated by the scanning line selection signal is selectively selected to set this cathode line to the ground potential, and a predetermined high potential V CC is set to each of the other cathode lines. Apply. The high potential V
CC is the voltage across the EL element when it is emitting light with the desired brightness (voltage determined based on the amount of charge to the parasitic capacitance C)
Is set to almost the same value as.
【０００８】この際、上記陽極線ドライブ回路２によっ
て上記定電流源が接続された「列」と、上記陰極線走査
回路３にてアース電位に設定された表示ラインとの間に
は発光駆動電流が流れ、かかる表示ライン及び「列」に
交差して形成されているＥＬ素子は、この発光駆動電流
に応じて発光する。一方、上記陰極線走査回路３によっ
て高電位ＶCCに設定された表示ラインと、上記定電流源
が接続された「列」との間には電流が流れ込まないの
で、かかる表示ライン及び「列」に交差して形成されて
いるＥＬ素子は非発光のままである。At this time, a light emission drive current is provided between the "column" to which the constant current source is connected by the anode line drive circuit 2 and the display line set to the ground potential by the cathode line scanning circuit 3. The EL element that flows and intersects the display line and the “column” emits light according to the light emission drive current. On the other hand, since no current flows between the display line set to the high potential V CC by the cathode ray scanning circuit 3 and the “column” to which the constant current source is connected, the display line and the “column” are not supplied. The EL elements formed to intersect each other remain non-luminous.
【０００９】以上のような動作が、画素データＤ11〜Ｄ
1m，Ｄ21〜Ｄ2m，…，Ｄn1〜Ｄnm各々に基づいて実施さ
れると、ＥＬＤＰ１０の画面上には、入力された画像デ
ータに応じた１フィールド分の発光パターン、つまり画
像が表示されるのである。The above operation is performed by the pixel data D 11 to D.
When performed based on 1 m , D 21 to D 2m , ..., D n1 to D nm , a light emission pattern for one field corresponding to the input image data, that is, an image is displayed on the screen of the ELDP 10. Is done.
【００１０】[0010]
【発明が解決しようとする課題】近年、ディスプレイパ
ネルの大画面化を実現するにあたり、表示ライン、つま
り上記陰極線Ｂの本数を増加すると共に、陽極線Ａの本
数を増加して画面の高精細化を行う必要が生じてきた。
したがって、これら陽極線Ａ及び陰極線Ｂ各々の本数の
増加につれ、陽極線ドライブ回路２及び陰極線走査回路
３各々の回路規模も増大するので、両者をＩＣ化するに
あたり、チップ面積の増大に伴う歩留まりの悪化が懸念
される。そこで、これら陽極線ドライブ回路２及び陰極
線走査回路３各々を、それぞれ複数のＩＣチップで構築
することも考えられる。In recent years, in order to increase the screen size of a display panel, the number of display lines, that is, the number of the cathode lines B is increased and the number of the anode lines A is increased to improve the definition of the screen. The need has arisen.
Therefore, as the number of each of the anode lines A and the cathode lines B increases, the circuit scale of each of the anode line drive circuit 2 and the cathode line scanning circuit 3 also increases. Therefore, when the both are integrated into an IC, the yield accompanying the increase in the chip area increases. There is concern about deterioration. Therefore, it is possible to construct each of the anode line drive circuit 2 and the cathode line scanning circuit 3 by a plurality of IC chips.
【００１１】例えば、図９に示されているように、陽極
線ドライブ回路２を２つのＩＣチップ２ａ、２ｂで構築
することが考えられる。このように２つのＩＣチップ２
ａ及び２ｂで陽極線ドライブ回路２を構築する場合、図
１０に示されているように、陽極線Ａ1から陽極線ＡNま
でをＩＣチップ２ａで駆動し、陽極線ＡN+1から陽極線
ＡmまでをＩＣチップ２ｂで駆動することになる。な
お、同図においては、各画素素子への電流出力、すなわ
ち駆動出力のチャネル番号として「１」〜「Ｎ−１」、
「Ｎ」、「Ｎ＋１」、「Ｎ＋２」〜「ｍ」が付されてい
る。For example, as shown in FIG. 9, it is possible to construct the anode line drive circuit 2 with two IC chips 2a and 2b. In this way, two IC chips 2
When the anode line drive circuit 2 is constructed by a and 2b, as shown in FIG. 10, the anode line A 1 to the anode line A N are driven by the IC chip 2a, and the anode line A N + 1 to the anode line A N are driven. up to line a m will be driven by the IC chip 2b. In the figure, as the channel number of the current output to each pixel element, that is, the drive output, "1" to "N-1",
“N”, “N + 1”, and “N + 2” to “m” are attached.
【００１２】ところで、陽極線ドライブ回路２を複数の
ＩＣチップで構築すると、製造上のバラツキ等により、
各ＩＣチップ間で、上記陽極線に供給すべき発光駆動電
流の値に格差が生じる場合がある。よって、かかる発光
駆動電流の違いによりＥＬＤＰ１０の画面上には互いに
輝度の異なる領域ができてしまい、特に、その境界上で
の輝度段差が画質を損ねてしまうという欠点があった。By the way, if the anode line drive circuit 2 is constructed by a plurality of IC chips, due to manufacturing variations and the like,
There may be a difference in the value of the light emission drive current to be supplied to the anode line between the IC chips. Therefore, due to the difference in the light emission drive current, regions having different brightness are formed on the screen of the ELDP 10, and in particular, the brightness difference on the boundary impairs the image quality.
【００１３】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は陽極線ドライ
ブ回路を複数のＩＣチップで構築した際における画質劣
化を抑制することができるディスプレイパネル駆動回路
を提供することである。The present invention has been made in order to solve the above-mentioned drawbacks of the prior art, and an object thereof is a display panel capable of suppressing image quality deterioration when an anode line drive circuit is constructed by a plurality of IC chips. A drive circuit is provided.
【００１４】[0014]
【課題を解決するための手段】本発明の請求項１による
ディスプレイパネル駆動回路は、第１及び第２のＩＣチ
ップを含みこれら第１及び第２のＩＣチップの駆動出力
群を、ディスプレイパネルを構成する複数の画素素子を
駆動するための第１及び第２の駆動ライン群に与えるデ
ィスプレイパネル駆動回路であって、前記第１のＩＣチ
ップの駆動出力群に属する第１の駆動出力と第２のＩＣ
チップの駆動出力群に属する第２の駆動出力とを入力と
し、これら第１及び第２の駆動出力を所定周期で切り替
えて、前記第１の駆動ライン群に属する駆動ラインのう
ち前記第２の駆動ライン群に隣接配置されている駆動ラ
インに与えるスイッチング回路を含むことを特徴とす
る。A display panel drive circuit according to claim 1 of the present invention includes a first and a second IC chip and a drive output group of the first and the second IC chip, A display panel drive circuit for providing a first and a second drive line group for driving a plurality of constituent pixel elements, the first drive output and the second drive output belonging to the drive output group of the first IC chip. IC
The second drive output belonging to the drive output group of the chip is used as an input, and these first and second drive outputs are switched at a predetermined cycle to select the second drive line of the drive lines belonging to the first drive line group. It is characterized in that it includes a switching circuit applied to the drive lines arranged adjacent to the drive line group.
【００１５】本発明の請求項２によるディスプレイパネ
ル駆動回路は、請求項１において、前記スイッチング回
路は、前記第１のＩＣチップ内に形成されていることを
特徴とする。本発明の請求項３によるディスプレイパネ
ル駆動回路は、請求項１又は２において、前記第２のＩ
Ｃチップは、前記第２の駆動ライン群を構成する駆動ラ
インに対応しないダミーの駆動出力を有し、このダミー
の駆動出力が前記第２の駆動出力として前記スイッチン
グ回路に入力されることを特徴とする。A display panel drive circuit according to a second aspect of the present invention is the display panel drive circuit according to the first aspect, characterized in that the switching circuit is formed in the first IC chip. A display panel driving circuit according to claim 3 of the present invention is the display panel driving circuit according to claim 1 or 2, wherein:
The C chip has a dummy drive output that does not correspond to a drive line that constitutes the second drive line group, and the dummy drive output is input to the switching circuit as the second drive output. And
【００１６】本発明の請求項４によるディスプレイパネ
ル駆動回路は、請求項１〜３のいずれか１項において、
前記ディスプレイパネルを構成する複数の画素素子は、
エレクトロルミネセンス素子であることを特徴とする。
要するに本発明では、ダミーの駆動出力を設けておき、
これと隣接するＩＣチップにおける本来の駆動出力とを
所定周期で切り替えて、駆動ラインに与えているので、
ＩＣチップ間で隣り合う出力電流のばらつきを抑えるこ
とができる。よって、陽極線ドライブ回路を複数のＩＣ
チップで構築した際に、各ＩＣチップ間の電流駆動能力
の格差によってディスプレイ上に互いに輝度の異なる２
つの表示領域における輝度段差は緩やかなものとなり、
画質の劣化が抑制できる。そして、上記スイッチング回
路をＩＣチップ内に形成すれば、上記スイッチング回路
を実装するためのスペースを新たに用意する必要はな
い。A display panel driving circuit according to claim 4 of the present invention is the display panel driving circuit according to any one of claims 1 to 3, wherein
The plurality of pixel elements forming the display panel are
It is characterized in that it is an electroluminescent element.
In short, in the present invention, a dummy drive output is provided,
Since this and the original drive output of the adjacent IC chip are switched in a predetermined cycle and given to the drive line,
It is possible to suppress variations in output currents that are adjacent to each other between IC chips. Therefore, the anode line drive circuit can
When built with chips, the brightness on the display is different due to the difference in the current drive capability between the IC chips.
The brightness difference in the two display areas becomes gentle,
Image quality deterioration can be suppressed. If the switching circuit is formed in the IC chip, it is not necessary to newly prepare a space for mounting the switching circuit.
【００１７】[0017]
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。図１は本発明によるディスプレイパネ
ル駆動回路の実施の一形態の主要部分の構成を示す図で
ある。同図に示されているように、本実施形態によるデ
ィスプレイパネル駆動回路は、第１のＩＣチップ２ａ
と、第２のＩＣチップ２ｂとを含んで構成される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. In each drawing referred to in the following description, the same parts as those in the other drawings are denoted by the same reference numerals. FIG. 1 is a diagram showing a configuration of a main part of an embodiment of a display panel drive circuit according to the present invention. As shown in the same figure, the display panel drive circuit according to the present embodiment includes the first IC chip 2a.
And a second IC chip 2b.
【００１８】第１のＩＣチップ２ａは、チャネル番号１
〜Ｎ＋１の駆動出力を有している。そして、チャネル番
号１〜Ｎ−１の駆動出力は、陽極線Ａ1〜ＡN-1に与えら
れ、それら陽極線Ａ1〜ＡN-1に対応する画素素子が駆動
される。一方、第２のＩＣチップ２ｂは、チャネル番号
Ｎ〜ｍの駆動出力を有している。そして、チャネル番号
Ｎ＋２〜ｍの駆動出力は、陽極線ＡN+2〜Ａmに与えら
れ、それら陽極線ＡN+2〜Ａmに対応する画素素子が駆動
される。The first IC chip 2a has a channel number 1
It has a drive output of ~ N + 1. The drive output of the channel numbers 1 to N-1 is supplied to the anode line A 1 ~A N-1, the pixel elements are driven to their corresponding anode lines A 1 ~A N-1. On the other hand, the second IC chip 2b has drive outputs of channel numbers N to m. The drive output of the channel number N + 2 to m is supplied to the anode line A N + 2 ~A m, pixel elements corresponding to those anode lines A N + 2 ~A m are driven.
【００１９】また、第１のＩＣチップ２ａのチャネル番
号Ｎの駆動出力の他、第２のＩＣチップ２ｂのチャネル
番号Ｎの駆動出力が、第１のＩＣチップ２ａ内のスイッ
チング回路ＳＷ１に入力されている。このスイッチング
回路ＳＷ１では、それら２つの駆動出力を択一的に出力
し、陽極線ＡNに与えている。つまり、スイッチング回
路ＳＷ１は、ＩＣチップ２ａの駆動出力群（チャネル番
号１〜Ｎ＋１）に属するチャネル番号Ｎの駆動出力と、
ＩＣチップ２ｂの駆動出力群（チャネル番号Ｎ〜ｍ）に
属するチャネル番号Ｎの駆動出力とを入力とし、これら
２つの駆動出力を所定周期で切り替えて、第１の駆動ラ
イン群である陽極線Ａ1〜陽極線ＡNに属する陽極線のう
ち第２の駆動ライン群である陽極線ＡN〜陽極線Ａmに隣
接配置されている陽極線ＡNに与えている。なお、ＩＣ
チップ２ｂのチャネル番号Ｎの駆動出力は、第２の駆動
ライン群である陽極線ＡN〜陽極線Ａmを構成する各陽極
線（駆動ライン）に対応しないダミーの駆動出力ｄ２で
ある。In addition to the drive output of the channel number N of the first IC chip 2a, the drive output of the channel number N of the second IC chip 2b is input to the switching circuit SW1 in the first IC chip 2a. ing. In the switching circuit SW1, the two drive outputs are selectively output and given to the anode line A N. That is, the switching circuit SW1 includes the drive output of the channel number N belonging to the drive output group (channel numbers 1 to N + 1) of the IC chip 2a,
The drive output of the channel number N belonging to the drive output group (channel numbers N to m) of the IC chip 2b is input, these two drive outputs are switched at a predetermined cycle, and the anode line A which is the first drive line group. giving 1 to the anode line a N is a second driving line group of anode line belonging to an anode line a N-anode line to a m are arranged adjacent the anode line a N. In addition, IC
Driving the output of the channel number N of the chip 2b is the anode line A N ~ anode line A each constituting the m anode lines drive output of the dummy that does not correspond to the (drive line) d2 is the second drive line groups.
【００２０】同様に、第２のＩＣチップ２ａのチャネル
番号Ｎ＋１の駆動出力の他、第１のＩＣチップ２ｂのチ
ャネル番号Ｎ＋１の駆動出力が、第２のＩＣチップ２ｂ
内のスイッチング回路ＳＷ２に入力されている。このス
イッチング回路ＳＷ２では、それら２つの駆動出力を択
一的に出力し、陽極線ＡN+1に与えている。つまり、ス
イッチング回路ＳＷ２は、ＩＣチップ２ｂの駆動出力群
（チャネル番号Ｎ〜ｍ）に属するチャネル番号Ｎ＋１の
駆動出力と、ＩＣチップ２ａの駆動出力群（チャネル番
号１〜Ｎ＋１）に属するチャネル番号Ｎ＋１の駆動出力
とを入力とし、これら２つの駆動出力を所定周期で切り
替えて、第２の駆動ライン群である陽極線ＡN〜陽極線
Ａmに属する陽極線のうち第１の駆動ライン群である陽
極線Ａ1〜陽極線ＡNに隣接配置されている陽極線ＡN+1
に与えている。なお、ＩＣチップ２ａのチャネル番号Ｎ
＋１の駆動出力は、第１の駆動ライン群である陽極線Ａ
1〜陽極線ＡNを構成する各陽極線（駆動ライン）に対応
しないダミーの駆動出力ｄ１である。Similarly, in addition to the drive output of the channel number N + 1 of the second IC chip 2a, the drive output of the channel number N + 1 of the first IC chip 2b is the second IC chip 2b.
It is input to the internal switching circuit SW2. In the switching circuit SW2, these two drive outputs are selectively output and given to the anode line A N + 1 . That is, the switching circuit SW2 includes the drive output of the channel number N + 1 belonging to the drive output group (channel numbers N to m) of the IC chip 2b and the channel output N + 1 belonging to the drive output group of the IC chip 2a (channel numbers 1 to N + 1). Drive output of the first drive line group among the anode lines belonging to the second drive line group, that is, the anode line A N to the anode line A m , by switching these two drive outputs at predetermined intervals. Anode line A 1 -Anode line A N + 1 adjacent to anode line A N
Is given to. The channel number N of the IC chip 2a
The drive output of +1 is the anode line A which is the first drive line group.
1 to a dummy drive output d1 that does not correspond to each anode line (driving line) constituting the anode line A N.
【００２１】以上のようにスイッチング回路ＳＷ１，Ｓ
Ｗ２においては、ＩＣチップ内の本来の駆動出力の他、
隣接する他のＩＣチップからのダミーの駆動出力をも入
力とし、所定周期で２つの駆動出力を切り替えて陽極線
に与えることにより、時分割制御を行う。ＩＣチップ２
ａ及び２ｂは、両端にそれぞれダミーの出力が設けられ
ている。一方のＩＣチップ２ａにおけるダミーの出力
は、他方のＩＣチップ２ｂに入力されている。そして、
このＩＣチップ２ｂから入力されるダミーの出力は、Ｉ
Ｃチップ２ａに入力されている。As described above, the switching circuits SW1 and S
In W2, in addition to the original drive output in the IC chip,
The dummy drive output from another adjacent IC chip is also used as an input, and two drive outputs are switched at a predetermined cycle and given to the anode line, whereby time division control is performed. IC chip 2
Dummy outputs are provided at both ends of a and 2b. The dummy output of one IC chip 2a is input to the other IC chip 2b. And
The dummy output input from the IC chip 2b is I
It is input to the C chip 2a.
【００２２】なお、スイッチング回路ＳＷ１，ＳＷ２
は、ＩＣチップ２ａ，２ｂの内部に形成されているた
め、配線Ｓ１，Ｓ２を追加するだけで済み、その実装ス
ペースを新たに用意する必要はない。図２は、本駆動回
路による駆動切り替えタイミングを示すタイミングチャ
ートである。同図においては、陽極線ＡNに与える、Ｉ
Ｃチップ２ａの駆動出力とＩＣチップ２ｂの駆動出力と
の割合（以下、切り替え比率と称する）が、２対１の場
合の例が示されている。The switching circuits SW1 and SW2
Is formed inside the IC chips 2a and 2b, it is only necessary to add the wirings S1 and S2, and it is not necessary to newly prepare the mounting space. FIG. 2 is a timing chart showing the drive switching timing by this drive circuit. In the figure, I given to the anode wire A N ,
An example is shown in which the ratio of the drive output of the C chip 2a and the drive output of the IC chip 2b (hereinafter referred to as the switching ratio) is 2: 1.
【００２３】同図に示されている走査線選択信号によっ
て、陰極線Ｂ1，Ｂ2，Ｂ3，Ｂ4が順に選択されるとき、
各陽極線にＩＣチップ２ａ又は２ｂの駆動出力が与えら
れる。陽極線ＡN-1には、ＩＣチップ２ａのチャネル番
号Ｎ−１の駆動出力が与えられ、陽極線ＡN+2には、Ｉ
Ｃチップ２ｂのチャネル番号Ｎ＋２の駆動出力が与えら
れる。When the cathode lines B 1 , B 2 , B 3 , B 4 are sequentially selected by the scanning line selection signal shown in FIG.
The drive output of the IC chip 2a or 2b is given to each anode line. The drive output of the channel number N-1 of the IC chip 2a is given to the anode line A N-1, and I is given to the anode line A N + 2.
The drive output of the channel number N + 2 of the C chip 2b is given.
【００２４】陽極線ＡNについては、ＩＣチップ２ａの
チャネル番号Ｎの駆動出力と、ＩＣチップ２ｂのチャネ
ル番号Ｎの駆動出力（ダミーの駆動出力）とが所定の周
期で択一的に与えられる。本例では、ＩＣチップ２ａの
チャネル番号Ｎの駆動出力を与える期間が２回続いて生
じた後、ＩＣチップ２ｂのチャネル番号Ｎの駆動出力を
与える期間が１回生じる。すなわち、ＩＣチップ２ａと
ＩＣチップ２ｂの切り替え比率は２対１である。With respect to the anode line A N , the drive output of the channel number N of the IC chip 2a and the drive output of the channel number N of the IC chip 2b (dummy drive output) are selectively given in a predetermined cycle. . In this example, the period for providing the drive output of the channel number N of the IC chip 2a occurs twice, and then the period for providing the drive output of the channel number N of the IC chip 2b occurs once. That is, the switching ratio between the IC chip 2a and the IC chip 2b is 2: 1.
【００２５】また、陽極線ＡN+1については、ＩＣチッ
プ２ｂのチャネル番号Ｎ＋１の駆動出力と、ＩＣチップ
２ａのチャネル番号Ｎ＋１の駆動出力（ダミーの駆動出
力）とが所定の周期で択一的に与えられる。本例では、
ＩＣチップ２ｂのチャネル番号Ｎの駆動出力を与える期
間が２回続いて生じた後、ＩＣチップ２ａのチャネル番
号Ｎの駆動出力を与える期間が１回生じる。すなわち、
ＩＣチップ２ａとＩＣチップ２ｂの切り替え比率は１対
２である。For the anode line A N + 1 , the drive output of the channel number N + 1 of the IC chip 2b and the drive output of the channel number N + 1 of the IC chip 2a (dummy drive output) are selected at a predetermined cycle. Is given to you. In this example,
After the period of providing the drive output of the channel number N of the IC chip 2b occurs twice in succession, the period of providing the drive output of the channel number N of the IC chip 2a occurs once. That is,
The switching ratio between the IC chip 2a and the IC chip 2b is 1 to 2.
【００２６】もっとも、同図に示されている切り替え周
期に限定されるものではなく、他の切り替え比率に従っ
た周期で切り替えを行っても良い。ここで、陽極線のチ
ャンネル番号と出力電流との関係について図３を参照し
て説明する。同図には、スイッチング回路における切り
替え比率を１対１にした場合と、２対１にした場合と、
切り替えをしない場合とが示されている。同図中の黒丸
を結ぶ実線は、切り替えをしない場合で、陽極線ＡNの
チャンネルの出力電流と陽極線ＡN+1のチャンネルの出
力電流との間の変化が急激である。したがって、このよ
うな輝度段差が画質を損ねる。However, the switching cycle is not limited to that shown in the figure, and switching may be performed at cycles according to other switching ratios. Here, the relationship between the channel number of the anode wire and the output current will be described with reference to FIG. In the figure, the switching ratio in the switching circuit is set to 1: 1 and the switching ratio is set to 2: 1.
The case without switching is shown. The solid line connecting black circles in the figure, if not to switch, the change between the channels of the output current and the anode lines A N + 1 channel of the output current of the anode lines A N is abrupt. Therefore, such a brightness difference impairs the image quality.
【００２７】これに対して同図中の二重丸を結ぶ実線
は、切り替え比率を１対１にした場合で、陽極線ＡNの
チャンネルの出力電流と陽極線ＡN+1のチャンネルの出
力電流との間の変化はほとんど無い。陽極線ＡN+1のチ
ャンネルの出力電流と陽極線ＡN+2のチャンネルの出力
電流との間の変化、及び陽極線ＡN-1と陽極線ＡNの変化
は切り替えをしない場合の陽極線ＡNと陽極線ＡN+1との
間の変化に比べて小さい。The solid line connecting the double circle in the figure, on the other hand, in the case where the switching ratio 1: 1, the output current channel of the anode line A N and anode line A N + 1 of the channel output There is almost no change with the current. The change between the output current of the channel of the anode line A N + 1 and the channel of the anode line A N + 2 , and the change of the anode line A N-1 and the anode line A N are the anodes when switching is not performed. Small compared to the change between line A N and anode line A N + 1 .
【００２８】同図中の白丸を結ぶ破線は、切り替え比率
を２対１にした場合で、陽極線ＡN- 1のチャンネルから
陽極線ＡNのチャンネル、陽極線ＡN+1のチャンネルを経
て、陽極線ＡN+2のチャンネルに至るまでの出力電流の
変化が緩やかである。このため、切り替え比率を１対１
にした場合よりも、輝度の段差が小さくなっている。陽
極線ドライブ回路を複数のＩＣチップで構築すると、製
造上のバラツキ等により、各ＩＣチップ間で陽極線に供
給すべき発光駆動電流の値に格差が生じ、画面上に互い
に輝度の異なる領域ができてしまう。そのような場合で
あっても、ＩＣチップの駆動出力を所定周期で切り替え
て２つの駆動ライン群の境目の駆動ラインに与えること
により、輝度の異なる領域の境界上での輝度変化がなめ
らかになり、画質を損ねないのである。The broken line connecting the white circles in the figure shows the case where the switching ratio is set to 2: 1 and passes from the channel of the anode line A N - 1 to the channel of the anode line A N and the channel of the anode line A N + 1. , The change of the output current until reaching the channel of the anode wire A N + 2 is gradual. Therefore, the switching ratio is 1: 1
The difference in luminance is smaller than that in the case of. When the anode line drive circuit is constructed by a plurality of IC chips, a difference in the light emission drive current to be supplied to the anode line occurs between the IC chips due to manufacturing variations and the like, and regions with different brightness are displayed on the screen. I can do it. Even in such a case, by switching the drive output of the IC chip at a predetermined cycle and applying it to the drive line at the boundary between the two drive line groups, the brightness change on the boundary between the areas having different brightness becomes smooth. , It does not impair the image quality.
【００２９】ここで、陽極線ＡNに対応して設けられて
いるスイッチング回路ＳＷ１の構成例が図４に示されて
いる。同図に示されているスイッチング回路ＳＷ１は、
それぞれ対応する ＩＣチップのチャネル番号Ｎから出
力される電流が入力される２つのアナログスイッチ２１
及び２２を含んで構成されている。アナログスイッチ２
１及び２２は、共に、ソース及びドレインを共通とする
Ｎ型ＭＯＳ（Ｍｅｔａｌ ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）トランジスタ及びＰ型ＭＯＳトランジス
タによって構成されている。そして、これらＮ型ＭＯＳ
トランジスタ及びＰ型ＭＯＳトランジスタのゲートがス
イッチング制御端子となり、互いに反転した信号により
オンオフが制御される。Here, an example of the structure of the switching circuit SW1 provided corresponding to the anode line A N is shown in FIG. The switching circuit SW1 shown in FIG.
Two analog switches 21 to which the current output from the channel number N of the corresponding IC chip is input
And 22 are included. Analog switch 2
1 and 22 are both N-type MOS (Metal oxide Semiconductor) having a common source and drain.
It is composed of a transistor) and a P-type MOS transistor. And these N-type MOS
The gates of the transistor and the P-type MOS transistor serve as a switching control terminal, and ON / OFF is controlled by mutually inverted signals.
【００３０】また、同図においては、上記スイッチング
制御端子であるゲートに出力パルス２００を与えるカウ
ンタ２０と、この出力パルス２００を反転するインバー
タＩＮＶとを含んで構成されている。なお、インバータ
ＩＮＶは、例えば周知のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎ
ｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）インバータ回路で構成する。Further, in the figure, a counter 20 for giving an output pulse 200 to the gate which is the switching control terminal and an inverter INV for inverting the output pulse 200 are included. The inverter INV is, for example, a well-known CMOS (Complement).
Tarry Metal Oxide Semiconductor
uctor) Inverter circuit.
【００３１】アナログスイッチ２１のＮ型ＭＯＳトラン
ジスタ及びアナログスイッチ２２のＰ型ＭＯＳトランジ
スタにはカウンタ２０の出力パルス２００がそのまま入
力されるのに対し、アナログスイッチ２１のＰ型ＭＯＳ
トランジスタ及びアナログスイッチ２２のＮ型ＭＯＳト
ランジスタには出力パルス２００がインバータＩＮＶに
よって論理反転されて入力される。このため、カウンタ
２０の出力パルス２００がハイレベルのときにアナログ
スイッチ２１がオン状態で、アナログスイッチ２２がオ
フ状態となる。一方、カウンタ２０の出力パルス２００
がローレベルのときにアナログスイッチ２１がオフ状態
で、アナログスイッチ２２がオン状態となる。The output pulse 200 of the counter 20 is directly input to the N-type MOS transistor of the analog switch 21 and the P-type MOS transistor of the analog switch 22, while the P-type MOS transistor of the analog switch 21 is input.
The output pulse 200 is logically inverted and input to the transistor and the N-type MOS transistor of the analog switch 22 by the inverter INV. Therefore, when the output pulse 200 of the counter 20 is at the high level, the analog switch 21 is in the on state and the analog switch 22 is in the off state. On the other hand, the output pulse 200 of the counter 20
Is low, the analog switch 21 is off and the analog switch 22 is on.
【００３２】カウンタ２０には、走査線選択信号（図２
参照）に同期しているクロックＣＬＫが入力され、その
クロックＣＬＫによってカウント動作が行われる。そし
て、そのカウント動作によって上述した比率に対応する
デューティ比を有する出力パルス２００が生成される。
この出力パルス２００によってアナログスイッチ２１及
び２２のオンオフ状態を制御することにより、アナログ
スイッチ２１及び２２を択一的にオン状態とする。The counter 20 has a scanning line selection signal (see FIG. 2).
The clock CLK synchronized with the clock CLK is input, and the count operation is performed by the clock CLK. Then, the counting operation produces the output pulse 200 having the duty ratio corresponding to the above-mentioned ratio.
By controlling the on / off state of the analog switches 21 and 22 by this output pulse 200, the analog switches 21 and 22 are selectively turned on.
【００３３】すなわち、同図（ｂ）に示されているよう
に、クロックＣＬＫを入力とするカウンタ２０からの出
力パルス２００がアナログスイッチ２１及び２２に与え
られることにより、アナログスイッチ２２がオン状態に
なる期間とアナログスイッチ２１がオン状態になる期間
との比率は、２対１になる。これにより、陽極線ＡNに
は、ＩＣチップ２ａのチャネル番号Ｎの駆動出力とＩＣ
チップ２ｂのチャネル番号Ｎの駆動出力とが２対１の割
合で与えられることになる。陽極線ＡN+1に対応して設
けられているスイッチング回路ＳＷ２も同様に、２つの
アナログスイッチ及びカウンタを用いて構成すれば良
い。That is, as shown in FIG. 2B, the output pulse 200 from the counter 20 which receives the clock CLK is applied to the analog switches 21 and 22, so that the analog switch 22 is turned on. And the period when the analog switch 21 is in the ON state are 2: 1. As a result, the drive output of the channel number N of the IC chip 2a and the IC are connected to the anode wire A N.
The drive output of the channel number N of the chip 2b is given at a ratio of 2: 1. Similarly, the switching circuit SW2 provided corresponding to the anode line A N + 1 may be configured by using two analog switches and a counter.
【００３４】なお、以上は２つのＩＣチップを用いた場
合について説明したが、それに限定されず、より多くの
ＩＣチップを用いた場合について本発明が適用できるこ
とは明らかである。この場合においても、ＩＣチップに
対応する各駆動ラインに対応しないダミーの駆動出力を
設けておき、これと隣接するＩＣチップにおける本来の
駆動出力とを所定周期で上記と同様に切り替えて、駆動
ラインに与えれば良い。こうすることにより、各ＩＣチ
ップ間の電流駆動能力の格差によってディスプレイ上に
互いに輝度の異なる２つの表示領域の輝度段差は緩やか
なものとなり、画質の劣化が抑制されるのである。Although the case of using two IC chips has been described above, the present invention is not limited to this and it is obvious that the present invention can be applied to the case of using more IC chips. Also in this case, a dummy drive output that does not correspond to each drive line corresponding to the IC chip is provided, and the original drive output of the adjacent IC chip is switched in a predetermined cycle in the same manner as described above, and the drive line is changed. To give to. By doing so, the luminance difference between the two display regions having different luminances on the display becomes gentle due to the difference in the current driving capability between the IC chips, and the deterioration of the image quality is suppressed.
【００３５】また、以上は、隣接するＩＣチップにそれ
ぞれ１つのダミーの駆動出力を設けた場合について説明
したが、それに限定されず、それぞれに複数のダミーの
駆動出力を設けた場合についても本発明が適用できるこ
とは明らかである。ＩＣチップに対応する各駆動ライン
に対応する複数のダミーの駆動出力を設けておき、これ
と隣接するＩＣチップにおける本来の複数の駆動出力と
を所定周期で上記と同様に切り替えて駆動ラインに与え
ればよい。切り替え比率を複数の駆動出力ごとにそれぞ
れ変えることにより、各ＩＣチップ間の電流駆動能力の
格差によってディスプレイ上の互いに輝度の異なる２つ
の表示領域の輝度段差はさらに緩やかなものとなり、画
質の劣化が抑制されるのである。Further, although the case where one dummy drive output is provided for each of the adjacent IC chips has been described above, the present invention is not limited to this, and the present invention is also applicable to the case where a plurality of dummy drive outputs are provided for each IC chip. Is obviously applicable. A plurality of dummy drive outputs corresponding to the respective drive lines corresponding to the IC chip are provided, and a plurality of original drive outputs of the adjacent IC chips are switched to a drive line in the same manner as above at a predetermined cycle. Good. By changing the switching ratio for each of a plurality of driving outputs, the difference in luminance between the two display areas having different luminances on the display becomes more gradual due to the difference in the current driving capability between the IC chips, and the image quality is deteriorated. It is suppressed.
【００３６】また、以上はディスプレイパネルを構成す
る画素素子がＥＬ素子である場合について説明したが、
それ以外の素子である場合についても本発明が適用でき
ることは明らかである。Further, although the case where the pixel element forming the display panel is an EL element has been described above,
It is obvious that the present invention can be applied to the case of other elements.
【００３７】[0037]
【発明の効果】以上説明したように本発明は、ダミーの
駆動出力を設けておき、これと隣接するＩＣチップにお
ける本来の駆動出力とを所定周期で切り替えて、駆動ラ
インに与えることにより、陽極線ドライブ回路を複数の
ＩＣチップで構築した際に、各ＩＣチップ間の電流駆動
能力の格差によってディスプレイ上に互いに輝度の異な
る２つの表示領域における輝度段差は緩やかなものとな
り、画質の劣化が抑制できるという効果がある。As described above, according to the present invention, a dummy drive output is provided, and the drive output of the adjacent IC chip is switched at a predetermined cycle and is applied to the drive line. When the line drive circuit is constructed by a plurality of IC chips, the difference in the current driving capability between the IC chips causes a gradual difference in brightness between the two display areas having different brightness on the display, thus suppressing deterioration of image quality. The effect is that you can do it.
【図１】本発明によるディスプレイパネル駆動回路の実
施の一形態の主要部分の構成を示す図である。FIG. 1 is a diagram showing a configuration of a main part of an embodiment of a display panel drive circuit according to the present invention.
【図２】図１のディスプレイパネル駆動回路による駆動
切り替えタイミングを示すタイミングチャートである。FIG. 2 is a timing chart showing drive switching timing by the display panel drive circuit of FIG.
【図３】陽極線のチャンネル番号と出力電流との関係を
示す図である。FIG. 3 is a diagram showing a relationship between a channel number of an anode wire and an output current.
【図４】（ａ）はスイッチング回路の構成例を示す図、
（ｂ）は（ａ）のスイッチング回路の動作を示すタイミ
ングチャートである。FIG. 4A is a diagram showing a configuration example of a switching circuit,
(B) is a timing chart showing the operation of the switching circuit of (a).
【図５】ＥＬ素子の概略構成を示す図である。FIG. 5 is a diagram showing a schematic configuration of an EL element.
【図６】ＥＬ素子の特性を電気的に示す透過回路を示す
図である。FIG. 6 is a diagram showing a transmission circuit that electrically shows the characteristics of an EL element.
【図７】複数のＥＬ素子をマトリクス状に配列してなる
ＥＬディスプレイパネルを用いて画像表示を行うＥＬデ
ィスプレイ装置の概略構成を示す図である。FIG. 7 is a diagram showing a schematic configuration of an EL display device that displays an image using an EL display panel in which a plurality of EL elements are arranged in a matrix.
【図８】画素データ及び走査線選択信号の供給タイミン
グを示す図である。FIG. 8 is a diagram showing a supply timing of pixel data and a scanning line selection signal.
【図９】陽極線ドライブ回路を２つのＩＣチップで構築
した場合を示す図である。FIG. 9 is a diagram showing a case where an anode line drive circuit is constructed by two IC chips.
【図１０】陽極線ドライブ回路の駆動出力と陽極線との
対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between a drive output of an anode line drive circuit and an anode line.
１ 発光制御回路 ２ａ、２ｂ ＩＣチップ ２ 陽極線ドライブ回路 ３ 陰極線走査回路 ２０ カウンタ ２１、２２ ＭＯＳトランジスタ １００ 透明基板 １０１ 透明電極 １０２ 有機機能層 １０３ 金属電極 ２００ 出力パルス ＳＷ１，ＳＷ２ スイッチング回路 1 Light emission control circuit 2a, 2b IC chip 2 Anode line drive circuit 3 Cathode line scanning circuit 20 counter 21, 22 MOS transistor 100 transparent substrate 101 transparent electrode 102 organic functional layer 103 metal electrode 200 output pulses SW1, SW2 switching circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB02 AB17 BA06 DA01 DB03 EB00 GA04 5C006 AC02 AF43 AF46 AF59 BB12 BB15 BC12 BF22 BF24 FA01 FA20 FA22 5C080 AA06 AA10 BB05 DD05 DD28 EE28 JJ02 JJ04 JJ05 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05B 33/14 H05B 33/14 AF term (reference) 3K007 AB02 AB17 BA06 DA01 DB03 EB00 GA04 5C006 AC02 AF43 AF46 AF59 BB12 BB15 BC12 BF22 BF24 FA01 FA20 FA22 5C080 AA06 AA10 BB05 DD05 DD28 EE28 JJ02 JJ04 JJ05
Claims (4)
第１及び第２のＩＣチップの駆動出力群を、ディスプレ
イパネルを構成する複数の画素素子を駆動するための第
１及び第２の駆動ライン群に与えるディスプレイパネル
駆動回路であって、前記第１のＩＣチップの駆動出力群
に属する第１の駆動出力と第２のＩＣチップの駆動出力
群に属する第２の駆動出力とを入力とし、これら第１及
び第２の駆動出力を所定周期で切り替えて、前記第１の
駆動ライン群に属する駆動ラインのうち前記第２の駆動
ライン群に隣接配置されている駆動ラインに与えるスイ
ッチング回路を含むことを特徴とするディスプレイパネ
ル駆動回路。1. A first and a second IC chip for driving a plurality of pixel elements constituting a display panel, the driving output group including the first and the second IC chips being driven by the first and second IC chips. A display panel drive circuit applied to a drive line group, wherein a first drive output belonging to the drive output group of the first IC chip and a second drive output belonging to the drive output group of the second IC chip are input. A switching circuit that switches between the first and second drive outputs at a predetermined cycle and supplies the drive lines belonging to the first drive line group to drive lines adjacent to the second drive line group. A display panel drive circuit comprising:
Ｃチップ内に形成されていることを特徴とする請求項１
記載のディスプレイパネル駆動回路。2. The switching circuit comprises the first I
It is formed in a C chip.
The display panel drive circuit described.
動ライン群を構成する駆動ラインに対応しないダミーの
駆動出力を有し、このダミーの駆動出力が前記第２の駆
動出力として前記スイッチング回路に入力されることを
特徴とする請求項１又は２記載のディスプレイパネル駆
動回路。3. The second IC chip has a dummy drive output that does not correspond to a drive line that constitutes the second drive line group, and the dummy drive output is used as the second drive output. The display panel drive circuit according to claim 1 or 2, wherein the display panel drive circuit is input to a switching circuit.
の画素素子は、エレクトロルミネセンス素子であること
を特徴とする請求項１〜３のいずれか１項に記載のディ
スプレイパネル駆動回路。4. The display panel drive circuit according to claim 1, wherein the plurality of pixel elements forming the display panel are electroluminescence elements.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251430A JP5102418B2 (en) | 2001-08-22 | 2001-08-22 | Display panel drive circuit |
| KR10-2003-7005553A KR100505773B1 (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
| CNB028029771A CN100403375C (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
| PCT/JP2002/008471 WO2003019516A1 (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
| US10/399,627 US7233322B2 (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
| CNB2005100836194A CN100383848C (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
| DE10295686T DE10295686B4 (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251430A JP5102418B2 (en) | 2001-08-22 | 2001-08-22 | Display panel drive circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003066902A true JP2003066902A (en) | 2003-03-05 |
| JP2003066902A5 JP2003066902A5 (en) | 2008-05-22 |
| JP5102418B2 JP5102418B2 (en) | 2012-12-19 |
Family
ID=19080077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251430A Expired - Fee Related JP5102418B2 (en) | 2001-08-22 | 2001-08-22 | Display panel drive circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5102418B2 (en) |
| CN (1) | CN100383848C (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004334124A (en) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | Current driving device and display device |
| JP2005037916A (en) * | 2003-06-27 | 2005-02-10 | Rohm Co Ltd | Organic el drive circuit and organic el display device |
| JPWO2003091978A1 (en) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Driving method of EL display panel |
| JP2005274620A (en) * | 2004-03-22 | 2005-10-06 | Sharp Corp | Display apparatus and driving circuit for the same |
| JP2007233398A (en) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Driving method of el display panel |
| JP2007256958A (en) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Method of driving el display panel |
| US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101062259B1 (en) * | 2006-05-15 | 2011-09-06 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | Driving device, driving method, and information device |
| CN106683577B (en) * | 2016-11-21 | 2021-11-16 | 深圳市洲明科技股份有限公司 | Lamp strip and overlength lamp strip screen |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08340243A (en) * | 1995-06-14 | 1996-12-24 | Canon Inc | Bias circuit |
| JPH09101759A (en) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | Method and device for driving light emitting element |
| JPH1185092A (en) * | 1997-09-01 | 1999-03-30 | Citizen Watch Co Ltd | Electrode driving ic for matrix display device |
| JP2001042827A (en) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | Display device and driving circuit of display panel |
| JP2001042821A (en) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | Display device and driving circuit of display panel |
| JP2001092424A (en) * | 1999-09-27 | 2001-04-06 | Seiko Epson Corp | Electrooptical device and electronic equipment using the device and display driving ic |
| JP2001134234A (en) * | 2000-09-12 | 2001-05-18 | Nichia Chem Ind Ltd | Display device and lighting method for led display unit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0243600A (en) * | 1988-08-04 | 1990-02-14 | Fuji Electric Co Ltd | Display driving circuit for plasma display panel |
-
2001
- 2001-08-22 JP JP2001251430A patent/JP5102418B2/en not_active Expired - Fee Related
-
2002
- 2002-08-22 CN CNB2005100836194A patent/CN100383848C/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08340243A (en) * | 1995-06-14 | 1996-12-24 | Canon Inc | Bias circuit |
| JPH09101759A (en) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | Method and device for driving light emitting element |
| JPH1185092A (en) * | 1997-09-01 | 1999-03-30 | Citizen Watch Co Ltd | Electrode driving ic for matrix display device |
| JP2001042827A (en) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | Display device and driving circuit of display panel |
| JP2001042821A (en) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | Display device and driving circuit of display panel |
| JP2001092424A (en) * | 1999-09-27 | 2001-04-06 | Seiko Epson Corp | Electrooptical device and electronic equipment using the device and display driving ic |
| JP2001134234A (en) * | 2000-09-12 | 2001-05-18 | Nichia Chem Ind Ltd | Display device and lighting method for led display unit |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004513B2 (en) | 2002-03-06 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| US8373694B2 (en) | 2002-03-06 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method of driving the same |
| JPWO2003091978A1 (en) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Driving method of EL display panel |
| JP2007233398A (en) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Driving method of el display panel |
| JP2007256958A (en) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Method of driving el display panel |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| US9626913B2 (en) | 2003-01-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| JP2004334124A (en) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | Current driving device and display device |
| US7477094B2 (en) | 2003-05-12 | 2009-01-13 | Panasonic Corporation | Current driving device and display device |
| JP2005037916A (en) * | 2003-06-27 | 2005-02-10 | Rohm Co Ltd | Organic el drive circuit and organic el display device |
| JP2005274620A (en) * | 2004-03-22 | 2005-10-06 | Sharp Corp | Display apparatus and driving circuit for the same |
| JP4628688B2 (en) * | 2004-03-22 | 2011-02-09 | シャープ株式会社 | Display device and drive circuit thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1725281A (en) | 2006-01-25 |
| JP5102418B2 (en) | 2012-12-19 |
| CN100383848C (en) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756951B1 (en) | Display apparatus and driving circuit of display panel | |
| KR100675551B1 (en) | Display device, data driving circuit, and display panel driving method | |
| US7019721B2 (en) | Organic light-emitting diode drive circuit for a display application | |
| KR100570903B1 (en) | Display device and driving method | |
| US6633270B2 (en) | Display device | |
| US7079092B2 (en) | Organic light-emitting diode (OLED) pre-charge circuit for use in a common anode large-screen display | |
| US20210366373A1 (en) | Image display device | |
| CN110021261B (en) | Array substrate, driving method thereof and display panel | |
| US20040104870A1 (en) | Display device and method of driving the same | |
| JP5108187B2 (en) | Display panel drive circuit | |
| KR20040076614A (en) | Display device and operating method thereof | |
| JP5226920B2 (en) | Display panel drive circuit | |
| JP5102418B2 (en) | Display panel drive circuit | |
| JP3748738B2 (en) | Display device and display panel drive circuit | |
| US7250929B2 (en) | Active matrix display device and digital-to-analog converter | |
| JP5076042B2 (en) | Display panel drive circuit | |
| JP2003345307A (en) | Display device and its driving method | |
| KR100768980B1 (en) | Display | |
| KR20040096422A (en) | An organic light-emitting diode(oled) pre-charge circuit for use in a common anode large-screen display | |
| JP4486335B2 (en) | Display device and display panel driving method | |
| US8237636B2 (en) | Method of manufacturing display and method of adjusting color balance | |
| EP1471493A1 (en) | Organic light-emitting diode (Oled) pre-charge circuit for use in a large-screen display | |
| TWI834387B (en) | Driving circuit for led panel and led panel thereof | |
| JP2007072319A (en) | Display apparatus | |
| JP5464865B2 (en) | Image display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |