JP2003066415A - Device for driving liquid crystal display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To prevent unevenness of luminance from occurring at the end side of data lines of a liquid crystal panel. SOLUTION: When a 4-bit display data of a data value '15' expressed by the decimal system to be supplied to a horizontal driver IC 30, and a scanning position signal GS='11' presenting a 4th scanning position when the scanning positions of the liquid crystal panel scanning lines are divided into the 1st scanning position to the 4th scanning position, are supplied to a decoder 37, 5-bit data signals DAA='22', DAB='19', and DAC=15 (expressed by the decimal system) are latched into data registers 32a, 32b, 32c from the decoder 37. Then, for example, the polarity is selected positive, and a positive polarity voltage VP22, a positive polarity voltage VP19, and a positive polarity gradation voltage VP15 are selected by a D-A converter 35 based on the data signals DAC='22' during a 1st preliminary driving period, DAB='19' during a 2nd preliminary driving period, and DAC=15 during a main driving period, respectively, and outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明はアクティブマトリッ
クス方式の液晶表示装置の駆動装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive device for an active matrix type liquid crystal display device.

【０００２】[0002]

【従来の技術】アクティブマトリックス方式の液晶表示
装置の液晶表示モジュールは、図３に示すように液晶パ
ネル１００と液晶パネル１００の外周に配置した駆動装
置２００とを具備している。液晶パネル１００は、画素
を構成する画素電極およびＴＦＴ（薄膜トランジスタ）
がマトリックス状に形成されたリア側のガラス基板と、
コモン電極およびカラーフィルタが形成されたフロント
側のガラス基板とが液晶を介して互いに対向配置され、
ＴＦＴと画素電極に、水平方向に延在し垂直方向に並設
される走査線と、垂直方向に延在し水平方向に並設され
るデータ線が接続されて構成されている。駆動装置２０
０は、液晶パネル１００のデータ線に接続される水平ド
ライバＩＣ２１０と、走査線に接続される垂直ドライバ
ＩＣ２２０とで構成されている。垂直ドライバＩＣ２２
０から各走査線に線順次に走査信号が供給されることに
より、走査信号が供給された走査線に接続されている各
ＴＦＴがオンし、水平ドライバＩＣ２１０から各データ
線に同時に供給された駆動電圧がこのオンしたＴＦＴを
介して対応する画素電極に供給され、コモン電極に供給
される電圧（以下、コモン電圧Ｖcomという）との電位
差で液晶を駆動する。2. Description of the Related Art A liquid crystal display module of an active matrix type liquid crystal display device includes a liquid crystal panel 100 and a driving device 200 arranged on the outer periphery of the liquid crystal panel 100, as shown in FIG. The liquid crystal panel 100 includes a pixel electrode that constitutes a pixel and a TFT (thin film transistor).
A glass substrate on the rear side formed in a matrix,
The glass substrate on the front side, on which the common electrode and the color filter are formed, are arranged so as to face each other through the liquid crystal,
A scanning line extending in the horizontal direction and arranged in the vertical direction and a data line extending in the vertical direction and arranged in the horizontal direction are connected to the TFT and the pixel electrode. Drive device 20
Reference numeral 0 is composed of a horizontal driver IC 210 connected to the data line of the liquid crystal panel 100 and a vertical driver IC 220 connected to the scanning line. Vertical driver IC22
By supplying a scanning signal from 0 to each scanning line in a line-sequential manner, each TFT connected to the scanning line to which the scanning signal is supplied is turned on, and driving is simultaneously supplied from the horizontal driver IC 210 to each data line. A voltage is supplied to the corresponding pixel electrode via the turned-on TFT, and the liquid crystal is driven by the potential difference from the voltage supplied to the common electrode (hereinafter referred to as common voltage Vcom).

【０００３】各ドライバＩＣ２１０，２２０のモジュー
ルへの実装は、例えばＸＧＡ（１０２４×７６８画素）
表示の場合、 水平ドライバＩＣ２１０は、１画素を表示するために
データ線はＲ（赤）、Ｇ（緑）、Ｂ（青）用の３本が必
要なため、１０２４×３＝３０７２本のデータ線を駆動
する必要があり、例えば、３８４本分の駆動能力を有す
る水平ドライバＩＣ２１０を液晶パネル１００の上側外
周に８個をカスケード接続で片側配置される。 垂直ドライバＩＣ２２０は、７６８本のゲート線を駆
動する必要があり、例えば１９２本分の駆動能力を有す
る垂直ドライバＩＣ２２０を液晶パネル１００の左側外
周に４個をカスケード接続で片側配置される。The driver ICs 210 and 220 are mounted on a module by, for example, XGA (1024 × 768 pixels).
In the case of display, since the horizontal driver IC 210 needs three data lines for R (red), G (green), and B (blue) to display one pixel, data of 1024 × 3 = 3072 lines is required. It is necessary to drive the lines, and for example, eight horizontal driver ICs 210 having a driving capability of 384 lines are arranged on the outer periphery of the upper side of the liquid crystal panel 100 in a cascade connection on one side. The vertical driver IC 220 needs to drive 768 gate lines, and for example, four vertical driver ICs 220 having a driving capability of 192 are arranged on the left outer periphery of the liquid crystal panel 100 in a cascade connection on one side.

【０００４】水平ドライバＩＣ２１０により各画素電極
に供給される駆動電圧は、液晶固有の特性からコモン電
圧に対して正電圧と負電圧を交互に供給しなければなら
ず、例えば、６４階調表示の場合、正電圧として正極性
階調電圧ＶＰ０〜ＶＰ６３（Ｖcom＜ＶＰ０＜…＜ＶＰ
６３）のうちのひとつの階調電圧ＶＰｘと、負電圧とし
て負極性階調電圧ＶＮ０〜ＶＮ６３（Ｖcom＞ＶＮ０＞
…＞ＶＮ６３）のうちのひとつの階調電圧ＶＮｘとが交
互に供給される。この正電圧と負電圧を交互に供給する
駆動方式としては、１画面（フレーム）ごとに切り換え
るフレーム反転駆動や、１走査線ごとに切り換えるライ
ン反転駆動や、１画素電極単位で切り換えるドット反転
駆動等の交流駆動方式が提案されており、ライン反転駆
動やドット反転駆動の場合では、１走査線を走査するご
とに、フレーム反転駆動の場合では、１フレームを走査
するごとに、液晶パネルの駆動電圧として、データ線に
正電圧と負電圧を交互に供給する。The driving voltage supplied to each pixel electrode by the horizontal driver IC 210 must alternately supply a positive voltage and a negative voltage with respect to the common voltage due to the characteristic of the liquid crystal. In this case, the positive gradation voltages VP0 to VP63 (Vcom <VP0 <... <VP
63) and one of the negative gradation voltages VN0 to VN63 (Vcom>VN0>) as a negative voltage.
..> VN63), and one of the gradation voltages VNx is alternately supplied. As a driving method for alternately supplying the positive voltage and the negative voltage, a frame inversion drive that switches for each screen (frame), a line inversion drive that switches for each scanning line, a dot inversion drive that switches for each pixel electrode, etc. The AC driving method has been proposed, and in the case of line inversion driving or dot inversion driving, the driving voltage of the liquid crystal panel is scanned every time one scanning line is scanned, and in the case of frame inversion driving, each time one frame is scanned. As a result, a positive voltage and a negative voltage are alternately supplied to the data line.

【０００５】以下に、上記水平ドライバＩＣ２１０とし
ての従来のドット反転駆動の水平ドライバＩＣ１０の概
略構成について、３８４本分の駆動能力を有するものと
して、図４を参照して説明する。水平ドライバＩＣ１０
は表示データとしてＲ、Ｇ、Ｂ各色６ビットのデータ信
号ＤＡＴＡを供給することにより６４階調の正極性およ
び負極性階調電圧を駆動電圧として３８４本のデータ線
に奇数線と偶数線とで極性が互い違いとなるようにして
１走査期間ごとに交互に出力するもので、主回路として
シフトレジスタ１１、データレジスタ１２、データラッ
チ１３、レベルシフタ１４、ＤＡコンバータ１５および
出力バッファ１６を有している。シフトレジスタ１１
は、例えば、６４ビット双方向性でシフト方向切換え信
号Ｒ／Ｌにより右シフト・スタートパルス入出力ＳＴＨ
Ｒまたは左シフト・スタートパルス入出力ＳＴＨＬが選
択され、クロック信号ＣＬＫのエッジでスタートパルス
ＳＴＨＲまたはＳＴＨＬの“Ｈ”レベルを読込み、デー
タ取込み用の制御信号Ｃ１、Ｃ２、…、Ｃ６４を順次生
成し、データレジスタ１２に供給する。データレジスタ
１２は、シフトレジスタ１１の制御信号Ｃ１、Ｃ２、
…、Ｃ６４に基づき、６ビット×６ドット（ＲＧＢ×
２）の３６ビット幅で供給されるデータ信号ＤＡＴＡを
取込み、データラッチ１３は、データレジスタ１２に取
込まれたデータ信号ＤＡＴＡをストローブ信号ＳＴＢの
タイミングで保持するとともに、レベルシフタ１４に１
走査期間ごとに一括供給する。レベルシフタ１４は、デ
ータラッチ１３からのデータ信号を電圧レベルを高めて
ＤＡコンバータ１５に１走査期間ごとに供給する。ＤＡ
コンバータ１５は、３８４個の各出力に対応するデータ
信号ＤＡＴＡに基づき内部の階調電圧発生回路で生成さ
れた６４階調の階調電圧のうち１つを極性制御信号ＰＯ
Ｌにより１走査期間ごと正極性と負極性を交互に切り換
えて内部のＲＯＭデコーダで選択し出力バッファ１６で
駆動能力を高めて３８４本の各データ線に駆動電圧とし
て奇数線と偶数線とで極性が互い違いになるように出力
する。A schematic structure of a conventional dot inversion driving horizontal driver IC 10 as the horizontal driver IC 210 will be described below with reference to FIG. 4 as having a driving capacity of 384 lines. Horizontal driver IC10
By supplying a 6-bit data signal DATA for each color of R, G, and B as display data, positive and negative gray scale voltages of 64 gray scales are used as drive voltages and 384 data lines are divided into odd lines and even lines. It outputs alternately every scanning period so that the polarities are alternated, and has a shift register 11, a data register 12, a data latch 13, a level shifter 14, a DA converter 15, and an output buffer 16 as a main circuit. . Shift register 11
Is, for example, 64-bit bidirectional and right shift / start pulse input / output STH by the shift direction switching signal R / L.
The R or left shift start pulse input / output STHL is selected, the "H" level of the start pulse STHR or STHL is read at the edge of the clock signal CLK, and the control signals C1, C2, ..., C64 for data acquisition are sequentially generated. , To the data register 12. The data register 12 includes control signals C1, C2 for the shift register 11,
..., 6 bits x 6 dots (RGB x
2) The data signal DATA supplied in the 36-bit width of 2) is taken in, and the data latch 13 holds the data signal DATA taken in in the data register 12 at the timing of the strobe signal STB and sets the level shifter 14 to 1
Supplied in batches for each scanning period. The level shifter 14 raises the voltage level of the data signal from the data latch 13 and supplies it to the DA converter 15 every scanning period. DA
The converter 15 outputs one of the grayscale voltages of 64 grayscales generated by the internal grayscale voltage generation circuit based on the data signal DATA corresponding to each of the 384 outputs to the polarity control signal PO.
The positive polarity and the negative polarity are alternately switched for each scanning period by L and selected by the internal ROM decoder to enhance the driving capability by the output buffer 16 to make the polarity of the odd-numbered line and the even-numbered line as the driving voltage for each of the 384 data lines. Output so that they are staggered.

【０００６】[0006]

【発明が解決しようとする課題】ところで、出力バッフ
ァ１６から各データ線への駆動電圧は、図５に示すよう
に、ストローブ信号ＳＴＢのタイミングで、例えば、極
性制御信号ＰＯＬ＝“Ｈ”レベルのとき正電圧ＶＰｘ、
“Ｌ”レベルのとき負電圧ＶＮｘとで交互に出力される
ため、この駆動電圧の波形は、負電圧から正電圧の立ち
上がり波形と正電圧から負電圧の立ち下がり波形とな
る。この立ち上がり波形および立ち下がり波形の立ち上
がりおよび立ち下がり時間は、液晶パネルの負荷が一定
とした場合、出力バッファ１６のスルーレートにより決
定され、正電圧と負電圧との電圧差が大きくなるほど長
くなり、正電圧と負電圧との電圧差が最大となるとき最
長となるため、このスルーレートはこの最長時間を考慮
して決定されている。しかしながら、液晶パネルは、昨
今の液晶表示装置の需要の高まりとともに、大型化して
きており、この大型化はデータ線における信号伝送距離
の増大を招来する。その結果、液晶パネル面内におい
て、データ線の配線抵抗および配線容量が大きくなり、
これらと液晶の容量により形成されるＣＲ分布定数回路
により、例えば、図３に示す液晶パネルの走査線の走査
位置をデータ線の給電側より終端側に、第１走査位置〜
第４走査位置に分けたときの終端側に近い、第３走査位
置や第４走査位置では、図６の破線で示すように、駆動
電圧波形が歪み、駆動電圧の実効値の低下となり、液晶
パネルにおいて、データ線の給電側と終端側の位置とで
輝度の相違が生じ、いわゆる輝度むらが発生するという
問題がある。本発明は上記問題点に鑑みてなされたもの
であり、液晶パネルの位置によって輝度むらが生じない
液晶表示装置の駆動装置を提供することである。The drive voltage from the output buffer 16 to each data line is, for example, at the timing of the strobe signal STB as shown in FIG. 5, for example, the polarity control signal POL = “H” level. When positive voltage VPx,
Since the negative voltage VNx and the negative voltage VNx are alternately output at the “L” level, the waveform of the drive voltage has a rising waveform from the negative voltage to the positive voltage and a falling waveform from the positive voltage to the negative voltage. The rising and falling times of the rising and falling waveforms are determined by the slew rate of the output buffer 16 when the load of the liquid crystal panel is constant, and become longer as the voltage difference between the positive voltage and the negative voltage increases. Since the maximum voltage difference between the positive voltage and the negative voltage is the longest, the slew rate is determined in consideration of the longest time. However, liquid crystal panels have become larger in size with the recent increase in demand for liquid crystal display devices, and this increase in size leads to an increase in the signal transmission distance in the data lines. As a result, the wiring resistance and wiring capacitance of the data line increase in the plane of the liquid crystal panel,
With the CR distributed constant circuit formed by these and the capacitance of the liquid crystal, for example, the scanning position of the scanning line of the liquid crystal panel shown in FIG.
At the third scanning position and the fourth scanning position, which are close to the terminal end side when divided into the fourth scanning position, the drive voltage waveform is distorted and the effective value of the drive voltage is reduced, as shown by the broken line in FIG. In the panel, there is a problem that a difference in brightness occurs between the power supply side and the end side of the data line, causing so-called brightness unevenness. The present invention has been made in view of the above problems, and it is an object of the present invention to provide a driving device for a liquid crystal display device in which uneven brightness does not occur depending on the position of the liquid crystal panel.

【０００７】[0007]

【課題を解決するための手段】（１）本発明の液晶表示
装置の駆動装置は、液晶パネルの走査線の線順次の走査
ごとに、ストローブ信号を供給することにより、液晶パ
ネルのデータ線に対応して、階調を示すｋビットのデー
タ信号を２のｋ乗階調数の階調電圧のうちの所望の階調
電圧に変換し、コモン電圧に対して正極性と負極性で交
互に出力して２のｋ乗階調表示するアクティブマトリッ
クス駆動方式の液晶表示装置の駆動装置において、所望
の階調電圧を出力する前に、所望の階調電圧以上の電圧
を、走査線の走査位置がデータ線の給電側より終端側で
高く出力することを特徴とする。 （２）本発明の液晶表示装置の駆動装置は、上記（１）
項において、所望の階調電圧以上の電圧と所望の階調電
圧との電圧差の絶対値を、所望の階調電圧が高い側で大
きくすることを特徴とする。 （３）本発明の液晶表示装置の駆動装置は、上記（１）
項において、所望の階調電圧以上の電圧をステップダウ
ンの階段状に出力することを特徴とする。 （４）本発明の液晶表示装置の駆動装置は、上記（１）
項において、走査線の走査位置をデータ線の給電側より
終端側に２のｍ乗グループに分けるｍビットの走査位置
信号に基づいて、ｋビットデータ信号をｋ＋１ビットデ
ータ信号に変換し、ｋ＋１ビットデータ信号に基づき所
望の階調電圧以上の電圧を出力することを特徴とする （５）本発明の液晶表示装置の駆動装置は、液晶パネル
の走査線の線順次の走査ごとに、ストローブ信号を供給
することにより、液晶パネルのデータ線に対応して、階
調を示すｋビットのデータ信号を２のｋ乗階調数の階調
電圧のうちの所望の階調電圧に変換し、コモン電圧に対
して正極性と負極性で交互に出力するアクティブマトリ
ックス駆動方式の液晶表示装置の駆動装置において、ｋ
ビットのデータ信号と液晶パネルの走査線の走査位置を
データ線の給電側より終端側に２のｍ乗グループに分け
るｍビット走査線位置信号を供給して、ｋビットのデー
タ信号をｋ＋１ビットのｎ種類のデータ信号に変換する
デコーダと、液晶パネルのデータ線に対応してｎ種類の
データ信号を格納するｎ個のデータレジスタと、ストロ
ーブ信号によりｎ個のデータレジスタからの出力をラッ
チするｎ個のデータラッチと、ストローブ信号によりｎ
種類の順次のスイッチ信号を生成するスイッチ制御回路
と、各スイッチ信号によりｎ個のデータラッチからの出
力を順次出力するｎ個のスイッチと、各スイッチから順
次出力されたｋ＋１ビットのデータ信号に基づき所望の
階調電圧より高い電圧と所望の階調電圧とを順次出力す
るＤＡコンバータと、を具備したアクティブマトリック
ス駆動方式の液晶表示装置の駆動装置。(1) A drive unit for a liquid crystal display device according to the present invention supplies a strobe signal to each data line of a liquid crystal panel by supplying a strobe signal for each line-sequential scanning of a scan line of the liquid crystal panel. Correspondingly, the k-bit data signal indicating the grayscale is converted into a desired grayscale voltage of the grayscale voltages of the 2kth grayscale number, and the positive polarity and the negative polarity are alternately applied to the common voltage. In a driving device of an active matrix driving type liquid crystal display device which outputs and outputs 2 k-th gradation, a voltage equal to or higher than a desired gradation voltage is applied to a scanning position of a scanning line before outputting a desired gradation voltage. Is higher on the terminal side than on the power supply side of the data line. (2) The driving device of the liquid crystal display device of the present invention is the same as the above (1).
In the item, the absolute value of the voltage difference between the voltage equal to or higher than the desired gradation voltage and the desired gradation voltage is increased on the side where the desired gradation voltage is high. (3) The driving device of the liquid crystal display device of the present invention is the same as the above (1).
In the item (1), a voltage equal to or higher than a desired gray scale voltage is output in a step-down step shape. (4) The driving device of the liquid crystal display device of the present invention is the same as the above (1)
In the section, the scanning position of the scanning line is divided into 2 m-th group from the power supply side of the data line to the terminal side thereof. Based on the m-bit scanning position signal, the k-bit data signal is converted into the k + 1-bit data signal, and the k + 1-bit data signal is converted. A driving device for a liquid crystal display device according to the present invention is characterized in that a voltage higher than a desired gradation voltage is output based on a data signal. (5) A strobe signal is output for each line-sequential scanning of scanning lines of a liquid crystal panel. By supplying, the k-bit data signal indicating the grayscale is converted into a desired grayscale voltage of the grayscale voltage of 2 to the kth grayscale corresponding to the data line of the liquid crystal panel, and the common voltage is obtained. In the drive device of the liquid crystal display device of the active matrix drive system which alternately outputs positive polarity and negative polarity with respect to
A bit data signal and an m-bit scanning line position signal for dividing the scanning position of the scanning line of the liquid crystal panel into the 2 m-th group from the power supply side of the data line to the terminal side are supplied to convert the k-bit data signal into the k + 1-bit group. A decoder for converting into n types of data signals, n data registers for storing n types of data signals corresponding to the data lines of the liquid crystal panel, and n for latching outputs from the n data registers by strobe signals. N by each data latch and strobe signal
Based on a switch control circuit that generates various kinds of sequential switch signals, n switches that sequentially output the outputs from n data latches by each switch signal, and a k + 1 bit data signal that is sequentially output from each switch. A drive device for an active matrix drive type liquid crystal display device, comprising a DA converter that sequentially outputs a voltage higher than a desired gradation voltage and a desired gradation voltage.

【０００８】[0008]

【発明の実施の形態】以下に、本発明に基づき、上記水
平ドライバＩＣ２１０としての一実施例のドット反転駆
動の水平ドライバＩＣ３０について、図１を参照して説
明する。水平ドライバＩＣ３０は、従来の水平ドライバ
ＩＣ１０と同様に、基本的には、例えば、データ線３８
４本分に対応するｋ＝６ビットのデータ信号ＤＡＴＡを
供給することにより、各データ線に対応して２のｋ乗＝
６４階調の階調電圧のうち１つの階調電圧が選択され、
この選択された各階調電圧を３８４本のデータ線に１走
査期間ごとに奇数線と偶数線とで極性が互い違いとなる
ようにして出力するものであるが、以下の説明を簡明に
するために、ｋ＝４ビット×１ドット分の４ビット幅の
データ信号ＤＡＴＡのシリアル供給による２のｋ乗＝１
６階調表示するものとして、データ線３８４本分に対応
する出力のうちＮ＝１番目のデータ線に対応する構成に
ついて説明する。ドライバＩＣ３０は、主回路としてシ
フトレジスタ３１、データレジスタ３２ａ，３２ｂ，３
２ｃ、データラッチ３３ａ，３３ｂ，３３ｃ、レベルシ
フタ３４、ＤＡコンバータ３５、出力バッファ３６、デ
コーダ３７、スイッチ制御回路３８およびスイッチ３９
ａ，３９ｂ，３９ｃを有している。BEST MODE FOR CARRYING OUT THE INVENTION A dot inversion driving horizontal driver IC 30 as one example of the horizontal driver IC 210 according to the present invention will be described below with reference to FIG. Like the conventional horizontal driver IC 10, the horizontal driver IC 30 basically has, for example, the data line 38.
By supplying the data signal DATA of k = 6 bits corresponding to four lines, 2 k power = corresponding to each data line =
One of the 64 gradation voltages is selected,
The selected gradation voltages are output to the 384 data lines so that the polarities of the odd lines and the even lines are alternated for each scanning period. However, in order to simplify the following description, , K = 4 bits × 1 dot, the 4-bit width data signal DATA is serially supplied, and the power of 2 is 1 = 1.
A structure corresponding to the N = 1st data line of the outputs corresponding to 384 data lines will be described as an example of displaying 6 gradations. The driver IC 30 includes a shift register 31 and data registers 32a, 32b, 3 as main circuits.
2c, data latches 33a, 33b, 33c, level shifter 34, DA converter 35, output buffer 36, decoder 37, switch control circuit 38 and switch 39.
a, 39b, 39c.

【０００９】デコーダ３７は、１６階調を示すｋ＝４ビ
ットのデータ信号ＤＡＴＡと、液晶パネルの走査線の走
査位置をデータ線の給電側より終端側に、例えば、図３
に示すように、第１走査位置、第２走査位置、第３走査
位置および第４走査位置の４（＝２のｍ乗）グループに
分けるｍ＝２ビットの走査位置信号ＧＳとを供給して、
４ビットのデータ信号ＤＡＴＡを５ビットの３種類のデ
ータ信号ＤＡＡ，ＤＡＢ，ＤＡＣに変換し、データ信号
ＤＡＡを第１予備駆動期間、データ信号ＤＡＢを第２予
備駆動期間、データ信号ＤＡＣを本駆動期間のデータ信
号としてデータレジスタ３２ａ，３２ｂ，３２ｃに供給
する。デコーダ３７は、ＡＮＤ回路、ＮＯＲ回路、ＮＯ
Ｔ回路等のゲート回路からなる論理回路により構成さ
れ、各階調のデータ信号ＤＡＴＡに対応して各走査位置
でのデータ信号ＤＡＡ，ＤＡＢ，ＤＡＣを、例えば、表
１に十進法で示すように、出力する。The decoder 37 outputs the data signal DATA of k = 4 bits indicating 16 gradations and the scanning position of the scanning line of the liquid crystal panel from the feeding side of the data line to the terminal side, for example, as shown in FIG.
, The scanning position signal GS of m = 2 bits is divided into 4 (= 2 m-th power) groups of the first scanning position, the second scanning position, the third scanning position, and the fourth scanning position. ,
The 4-bit data signal DATA is converted into 3-bit data signals DAA, DAB, and DAC, and the data signal DAA is first pre-driving period, the data signal DAB is second pre-driving period, and the data signal DAC is main-driving. It is supplied to the data registers 32a, 32b, 32c as a period data signal. The decoder 37 includes an AND circuit, a NOR circuit, and a NO.
The data signal DAA, DAB, DAC at each scanning position corresponding to the data signal DATA of each gradation is output by a logic circuit including a gate circuit such as a T circuit, for example, as shown in decimal notation in Table 1. To do.

【００１０】[0010]

【表１】 [Table 1]

【００１１】データ信号ＤＡＣは、全ての走査位置で、
データ信号ＤＡＴＡと同じデータ値である。データ信号
ＤＡＡは、第１および第２走査位置で、データ信号ＤＡ
ＴＡと同じデータ値である。これに対して、第３走査位
置で、データ信号ＤＡＴＡ＝“０”〜“１３”のときデ
ータ信号ＤＡＴＡと同じデータ値であるが、“１４”の
とき“１７”および“１５”のとき“１９”とデータ信
号ＤＡＴＡより大きいデータ値となる。さらに、第４走
査位置で、データ信号ＤＡＴＡ＝“０”〜“１０”のと
きデータ信号ＤＡＴＡと同じデータ値であるが、“１
１”のとき“１６”、“１２”のとき“１７”、“１
３”のとき“１９”、“１４”のとき“２１”、および
“１５”のとき“２２”と、データ信号ＤＡＴＡが“１
１”以上では第３走査位置のデータ信号ＤＡＡより大き
いデータ値となる。データ信号ＤＡＢは、第１および第
２走査位置で、データ信号ＤＡＴＡと同じデータ値であ
る。これに対して、第３走査位置で、データ信号ＤＡＴ
Ａ＝“０”〜“１３”のときデータ信号ＤＡＴＡと同じ
データ値であるが、“１４”のとき“１６”および“１
５”のとき“１７”と、データ信号ＤＡＡよりは小さい
がデータ信号ＤＡＴＡより大きいデータ値となる。第４
走査位置で、データ信号ＤＡＴＡ＝“０”〜“１１”の
ときデータ信号ＤＡＴＡと同じデータ値であるが、“１
２”のとき“１６”、“１３”のとき“１７”、“１
４”のとき“１８”、および“１５”のとき“１９”
と、データ信号ＤＡＴＡが“１１”以上でデータ信号Ｄ
ＡＡより小さく、かつデータ信号ＤＡＴＡが“１２”以
上で第３走査位置のデータ信号ＤＡＢよりより大きいデ
ータ値となる。The data signal DAC is supplied at all scanning positions.
It has the same data value as the data signal DATA. The data signal DAA is the data signal DAA at the first and second scanning positions.
It has the same data value as TA. On the other hand, at the third scanning position, when the data signal DATA = "0" to "13", the data value is the same as that of the data signal DATA, but "14" is "17" and "15" is " 19 "and a data value larger than the data signal DATA. Further, at the fourth scanning position, when the data signal DATA = “0” to “10”, the data value is the same as that of the data signal DATA.
"1" is "16", "12" is "17", "1"
When the data signal DATA is "1", the data signal DATA is "19" when it is "3", "21" when it is "14", and "22" when it is "15".
At 1 ″ or more, the data value becomes larger than the data signal DAA at the third scanning position. The data signal DAB has the same data value as the data signal DATA at the first and second scanning positions. Data signal DAT at the scanning position
When A = “0” to “13”, it has the same data value as the data signal DATA, but when “14”, “16” and “1”.
When it is 5 ", the data value is" 17 ", which is smaller than the data signal DAA but larger than the data signal DATA.
At the scanning position, when the data signal DATA = “0” to “11”, the data value is the same as that of the data signal DATA.
"2", "16", "13", "17", "1"
"18" for 4 "and" 19 "for" 15 "
When the data signal DATA is “11” or more, the data signal D
The data value is smaller than AA and the data signal DATA is “12” or more and larger than the data signal DAB at the third scanning position.

【００１２】シフトレジスタ３１は、例えば、６４ビッ
ト双方向性でシフト方向切換え信号Ｒ／Ｌにより右シフ
ト・スタートパルス入出力ＳＴＨＲまたは左シフト・ス
タートパルス入出力ＳＴＨＬが選択され、クロック信号
ＣＬＫのエッジでスタートパルスＳＴＨＲまたはＳＴＨ
Ｌの“Ｈ”レベルを読込み、データ取込み用の制御信号
Ｃ１、Ｃ２、…、Ｃ６４を順次生成し、制御信号Ｃ１を
データレジスタ３２ａ，３２ｂ，３２ｃにそれぞれ供給
する。The shift register 31 is, for example, 64-bit bidirectional, and the right shift / start pulse input / output STHR or the left shift / start pulse input / output STHL is selected by the shift direction switching signal R / L, and the edge of the clock signal CLK is selected. Start pulse STHR or STH
The control signal C1, C2, ..., C64 for fetching data is sequentially generated by reading the "H" level of L, and the control signal C1 is supplied to the data registers 32a, 32b, 32c, respectively.

【００１３】データレジスタ３２ａ，３２ｂ，３２ｃ
は、シフトレジスタ３１の制御信号Ｃ１に基づき、デコ
ーダ３７から供給される５ビットの３種類のデータ信号
ＤＡＡ，ＤＡＢ，ＤＡＣをそれぞれ取込み格納する。Data registers 32a, 32b, 32c
Receives and stores three types of 5-bit data signals DAA, DAB, and DAC supplied from the decoder 37 based on the control signal C1 of the shift register 31.

【００１４】データラッチ３３ａ，３３ｂ，３３ｃは、
データレジスタ３２ａ，３２ｂ，３２ｃに取込まれたデ
ータ信号ＤＡＡ，ＤＡＢ，ＤＡＣをストローブ信号ＳＴ
Ｂのタイミングで、３個のスイッチ３９ａ，３９ｂ，３
９ｃに１走査期間ごとに一括供給する。The data latches 33a, 33b and 33c are
The strobe signal ST receives the data signals DAA, DAB, and DAC captured by the data registers 32a, 32b, and 32c.
At the timing of B, the three switches 39a, 39b, 3
9c is supplied all at once for each scanning period.

【００１５】スイッチ制御回路３８は、ストローブ信号
ＳＴＢを供給することにより、第１予備駆動期間、第２
予備駆動期間および本駆動期間を順次規制する３種類の
スイッチ信号ＳＷＡ，ＳＷＢ，ＳＷＣを生成し、スイッ
チ３９ａ，３９ｂ，３９ｃにそれぞれ供給する。The switch control circuit 38 supplies the strobe signal STB so that the first pre-driving period and the second pre-driving period are performed.
Three types of switch signals SWA, SWB, and SWC that sequentially regulate the pre-driving period and the main driving period are generated and supplied to the switches 39a, 39b, and 39c, respectively.

【００１６】スイッチ３９ａ，３９ｂ，３９ｃは、スイ
ッチ信号ＳＷＡ，ＳＷＢ，ＳＷＣを供給することによ
り、データラッチ３３ａ，３３ｂ，３３ｃからのデータ
信号ＤＡＡ，ＤＡＢ，ＤＡＣをレベルシフタ３４に順次
供給する。The switches 39a, 39b, 39c supply the switch signals SWA, SWB, SWC to sequentially supply the data signals DAA, DAB, DAC from the data latches 33a, 33b, 33c to the level shifter 34.

【００１７】レベルシフタ３４は、データラッチ３３
ａ，３３ｂ，３３ｃからのデータ信号ＤＡＡ，ＤＡＢ，
ＤＡＣの電圧レベルを順次高めて、ＤＡコンバータ３５
に供給する。The level shifter 34 includes a data latch 33.
data signals DAA, DAB from a, 33b, 33c,
The voltage level of the DAC is gradually increased to increase the DA converter 35.
Supply to.

【００１８】ＤＡコンバータ３５は、データ信号ＤＡ
Ａ，ＤＡＢに基づき、内部の階調電圧発生回路で生成さ
れた１６階調の階調電圧、正電圧として正極性階調電圧
ＶＰ０〜ＶＰ１５（Ｖcom＜ＶＰ０＜…＜ＶＰ１５）、
負電圧として負極性階調電圧ＶＮ０〜ＶＮ１５（Ｖcom
＞ＶＮ０＞…＞ＶＮ１５）、または、それよりコモン電
圧Ｖcomに対して絶対値が高い複数の電圧、例えば、正
極性電圧ＶＰ１６〜ＶＰ２２（ＶＰ１５＜ＶＰ１６＜…
＜ＶＰ２２）、負極性電圧ＶＮ１６〜ＶＮ２２（ＶＮ１
５＞ＶＮ１６＞…＞ＶＮ２２）のうちのそれぞれ１つの
電圧と、データ信号ＤＡＣに基づき、１６階調の階調電
圧のうち所望の階調電圧とを極性制御信号ＰＯＬにより
１走査期間ごと正極性と負極性を交互に切り換えて内部
のＲＯＭデコーダで選択して出力バッファ３６で駆動能
力を高めてデータ線に駆動電圧として出力する。The DA converter 35 uses the data signal DA.
Based on A and DAB, a gray scale voltage of 16 gray scales generated by an internal gray scale voltage generation circuit, positive gray scale voltages VP0 to VP15 (Vcom <VP0 <... <VP15) as positive voltages,
As a negative voltage, the negative gradation voltage VN0 to VN15 (Vcom
>VN0>...> VN15) or a plurality of voltages having an absolute value higher than the common voltage Vcom, for example, positive polarity voltages VP16 to VP22 (VP15 <VP16 <...
<VP22), negative voltage VN16 to VN22 (VN1)
5> VN16 >>...> VN22) and a desired grayscale voltage of the grayscale voltages of 16 grayscales based on the data signal DAC by the polarity control signal POL. And the negative polarity are alternately switched and selected by the internal ROM decoder to enhance the driving capability by the output buffer 36 and output as the driving voltage to the data line.

【００１９】次に、水平ドライバＩＣ３０の動作を説明
する。先ず、図３に示す第１走査位置の走査期間での動
作について説明する。表１に示すように、十進法で示し
たときのデータ値が、例えば、“１５”のデータ信号Ｄ
ＡＴＡと、第１走査位置を示す“００”の走査位置信号
ＧＳとがデコーダ３７に供給されると、内部で論理演算
され、データ信号ＤＡＡ，ＤＡＢ，ＤＡＣとして、デー
タ信号ＤＡＴＡと同じデータ値のＤＡＡ＝ＤＡＢ＝ＤＡ
Ｃ＝“１５”でデコーダ３７からデータレジスタ３２
ａ，３２ｂ，３２ｃにそれぞれ供給される。Next, the operation of the horizontal driver IC 30 will be described. First, the operation during the scanning period of the first scanning position shown in FIG. 3 will be described. As shown in Table 1, the data value in decimal notation is, for example, a data signal D of "15".
When the ATA and the scanning position signal GS of "00" indicating the first scanning position are supplied to the decoder 37, the logical operation is internally performed and the data signals DAA, DAB, and DAC have the same data value as the data signal DATA. DAA = DAB = DA
When C = “15”, the decoder 37 to the data register 32
a, 32b, 32c, respectively.

【００２０】シフトレジスタ３１において、シフト方向
切換え信号Ｒ／Ｌにより、例えば、右シフト・スタート
パルス入出力ＳＴＨＲが選択されている。スタートパル
スＳＴＨＲがシフトレジスタ３１に供給されると、クロ
ック信号ＣＬＫのエッジでスタートパルスＳＴＨＲの
“Ｈ”レベルが読込まれ、データ取込み用の制御信号Ｃ
１，Ｃ２，…，Ｃ６４を順次生成され、制御信号Ｃ１が
データレジスタ３２ａ，３２ｂ，３２ｃにそれぞれ供給
される。In the shift register 31, for example, the right shift / start pulse input / output STHR is selected by the shift direction switching signal R / L. When the start pulse STHR is supplied to the shift register 31, the "H" level of the start pulse STHR is read at the edge of the clock signal CLK, and the control signal C for data acquisition is read.
1, C2, ..., C64 are sequentially generated, and the control signal C1 is supplied to the data registers 32a, 32b, 32c, respectively.

【００２１】制御信号Ｃ１とデコーダ３７からのデータ
信号ＤＡＡ，ＤＡＢ，ＤＡＣとがデータレジスタ３２
ａ，３２ｂ，３２ｃにそれぞれ供給されると、シフトレ
ジスタ３１の制御信号Ｃ１に基づいて、データ信号ＤＡ
Ａ，ＤＡＢ，ＤＡＣがデータレジスタ３２ａ，３２ｂ，
３２ｃにそれぞれ取込まれ格納されるとともにデータラ
ッチ３３ａ，３３ｂ，３３ｃにそれぞれ供給される。The control signal C1 and the data signals DAA, DAB and DAC from the decoder 37 are transferred to the data register 32.
a, 32b, and 32c, respectively, the data signal DA based on the control signal C1 of the shift register 31 is supplied.
A, DAB and DAC are data registers 32a, 32b,
The data is fetched and stored in 32c and supplied to the data latches 33a, 33b and 33c.

【００２２】データラッチ３３ａ，３３ｂ，３３ｃにデ
ータ信号ＤＡＡ，ＤＡＢ，ＤＡＣが供給され、図２に示
すように、ストローブ信号ＳＴＢが供給されると、スト
ローブ信号ＳＴＢの立ち上がりエッジでデータ信号ＤＡ
Ａ，ＤＡＢ，ＤＡＣがデータラッチ３３ａ，３３ｂ，３
３ｃに保持されるとともにスイッチ３９ａ，３９ｂ，３
９ｃにそれぞれ供給される。When the data signals DAA, DAB, DAC are supplied to the data latches 33a, 33b, 33c and the strobe signal STB is supplied as shown in FIG. 2, the data signal DA is generated at the rising edge of the strobe signal STB.
A, DAB, DAC are data latches 33a, 33b, 3
3c and switches 39a, 39b, 3
9c, respectively.

【００２３】ストローブ信号ＳＴＢがスイッチ制御回路
３８に供給されると、ストローブ信号ＳＴＢの立ち上が
りエッジでスイッチ信号ＳＷＡが立ち上がり、スイッチ
信号ＳＷＡの立ち下がりエッジでスイッチ信号ＳＷＢが
立ち上がり、スイッチ信号ＳＷＢの立ち下がりエッジで
スイッチ信号ＳＷＣが立ち上がり、スイッチ３９ａ，３
９ｂ，３９ｃにそれぞれ供給される。When the strobe signal STB is supplied to the switch control circuit 38, the switch signal SWA rises at the rising edge of the strobe signal STB, the switch signal SWB rises at the falling edge of the switch signal SWA, and the fall of the switch signal SWB. The switch signal SWC rises at the edge and switches 39a, 3
9b and 39c, respectively.

【００２４】スイッチ３９ａ，３９ｂ，３９ｃにデータ
信号ＤＡＡ，ＤＡＢ，ＤＡＣが供給され、図２に示すよ
うに、スイッチ信号ＳＷＡ，ＳＷＢ，ＳＷＣが供給され
ると、第１予備駆動期間にスイッチ信号ＳＷＡのパルス
により、データ信号ＤＡＡが、第２予備駆動期間にスイ
ッチ信号ＳＷＢのパルスにより、データ信号ＤＡＢが、
および本駆動期間にスイッチ信号ＳＷＣのパルスによ
り、データ信号ＤＡＣが、それぞれレベルシフタ３４に
順次供給される。When the data signals DAA, DAB, DAC are supplied to the switches 39a, 39b, 39c and the switch signals SWA, SWB, SWC are supplied as shown in FIG. 2, the switch signal SWA is supplied in the first pre-driving period. , The data signal DAA, and the pulse of the switch signal SWB during the second preliminary drive period, the data signal DAB
The data signal DAC is sequentially supplied to the level shifter 34 by the pulse of the switch signal SWC during the main drive period.

【００２５】データ信号ＤＡＡ，ＤＡＢ，ＤＡＣがレベ
ルシフタ３４に順次供給されると、データ信号ＤＡＡ，
ＤＡＢ，ＤＡＣの電圧レベルを順次高めて、ＤＡコンバ
ータ３５に順次供給される。When the data signals DAA, DAB, and DAC are sequentially supplied to the level shifter 34, the data signals DAA, DAB,
The voltage levels of DAB and DAC are sequentially increased and sequentially supplied to the DA converter 35.

【００２６】データ信号ＤＡＡ，ＤＡＢ，ＤＡＣがＤＡ
コンバータ３５に供給されると、極性制御信号ＰＯＬに
より極性が、例えば、正に選択されて、第１予備駆動期
間、第２予備駆動期間および本駆動期間を通して、デー
タ信号ＤＡＡ＝ＤＡＢ＝ＤＡＣ＝“１５”に基づいて、
正極性階調電圧ＶＰ１５が内部のＲＯＭデコーダで選択
されて出力バッファ３６で駆動能力を高めてデータ線に
駆動電圧として出力される。このときの駆動電圧は、第
１予備駆動期間、第２予備駆動期間および本駆動期間を
通して、表示データＤＡＴＡに対応した所望の階調電圧
のみが供給されるが、データ線の給電側に近い第１走査
位置の走査期間であり、ＣＲ分布定数回路の影響を受け
ないため、正常な駆動電圧波形が出力される。The data signals DAA, DAB and DAC are DA
When supplied to the converter 35, the polarity is selected by the polarity control signal POL, for example, to be positive, and the data signal DAA = DAB = DAC = “through the first preliminary driving period, the second preliminary driving period, and the main driving period. Based on 15 "
The positive gradation voltage VP15 is selected by the internal ROM decoder, the driving capability is increased by the output buffer 36, and the data is output to the data line as the driving voltage. As the driving voltage at this time, only the desired gradation voltage corresponding to the display data DATA is supplied through the first preliminary driving period, the second preliminary driving period, and the main driving period, but the driving voltage near the power supply side of the data line is supplied. Since it is a scanning period of one scanning position and is not affected by the CR distributed constant circuit, a normal drive voltage waveform is output.

【００２７】次に、図３に示す第２走査位置の走査期間
での動作について説明する。表１に示すように、十進法
で示したときのデータ値が、例えば、“１５”のデータ
信号ＤＡＴＡと、第２走査位置を示す“０１”の走査位
置信号ＧＳとがデコーダ３７に供給されると、内部で論
理演算され、データ信号ＤＡＡ，ＤＡＢ，ＤＡＣとし
て、上記第１走査位置の走査期間と同様に、データ信号
ＤＡＴＡと同じデータ値のＤＡＡ＝ＤＡＢ＝ＤＡＣ＝
“１５”でデコーダ３７からデータレジスタ３２ａ，３
２ｂ，３２ｃにそれぞれ供給される。以下、上記第１走
査位置の走査期間と同様に動作する。このときの駆動電
圧も、上記第１走査位置の走査期間と同様に、第１予備
駆動期間、第２予備駆動期間および本駆動期間を通し
て、表示データＤＡＴＡに対応した所望の階調電圧のみ
が供給されるが、データ線の給電側に近い第２走査位置
の走査期間であり、ＣＲ分布定数回路の影響を受けない
ため、正常な駆動電圧波形が出力される。Next, the operation during the scanning period of the second scanning position shown in FIG. 3 will be described. As shown in Table 1, for the data value in decimal notation, for example, the data signal DATA of "15" and the scanning position signal GS of "01" indicating the second scanning position are supplied to the decoder 37. Then, a logical operation is performed internally, and as the data signals DAA, DAB, and DAC, DAA = DAB = DAC = having the same data value as the data signal DATA as in the scanning period of the first scanning position.
The data register 32a, 3 from the decoder 37 at "15"
2b and 32c, respectively. Hereinafter, the same operation as in the scanning period at the first scanning position is performed. As for the driving voltage at this time, like the scanning period at the first scanning position, only the desired gradation voltage corresponding to the display data DATA is supplied through the first preliminary driving period, the second preliminary driving period, and the main driving period. However, since it is the scanning period of the second scanning position near the power supply side of the data line and is not affected by the CR distributed constant circuit, a normal drive voltage waveform is output.

【００２８】次に、図３に示す第３走査位置の走査期間
での動作について説明する。表１に示すように、十進法
で示したときのデータ値が、例えば、“１５”のデータ
信号ＤＡＴＡと、第３走査位置を示す“１０”の走査位
置信号ＧＳとがデコーダ３７に供給されると、内部で論
理演算され、データ信号ＤＡＡ，ＤＡＢ，ＤＡＣとし
て、ＤＡＡ＝“１９”、ＤＡＢ＝“１７”およびＤＡＣ
＝１５でデコーダ３７からデータレジスタ３２ａ，３２
ｂ，３２ｃにそれぞれ供給される。Next, the operation during the scanning period of the third scanning position shown in FIG. 3 will be described. As shown in Table 1, the decoder 37 is supplied with a data signal DATA having a decimal value of "15" and a scanning position signal GS of "10" indicating the third scanning position. Then, a logical operation is performed internally, and DAA = “19”, DAB = “17” and DAC are used as the data signals DAA, DAB, DAC.
= 15 from the decoder 37 to the data registers 32a, 32
b and 32c, respectively.

【００２９】以下、上記第１走査位置の走査期間と同様
に、データ信号ＤＡＡ，ＤＡＢ，ＤＡＣがＤＡコンバー
タ３５に供給されると、図２に示すように、極性制御信
号ＰＯＬにより、例えば、極性が正に選択されて、スイ
ッチ信号ＳＷＡのパルス期間である第１予備駆動期間
に、データ信号ＤＡＡ＝“１９”に基づき、正極性電圧
ＶＰ１９が、スイッチ信号ＳＷＢのパルス期間である第
２予備駆動期間に、ＤＡＢ＝“１７” に基づき、正極
性電圧ＶＰ１７が、およびスイッチ信号ＳＷＣのパルス
期間である本駆動期間に、正極性階調電圧ＶＰ１５が内
部のＲＯＭデコーダで選択されて出力バッファ３６で駆
動能力を高めてデータ線に駆動電圧として出力される。
このときの駆動電圧は、データ線の終端側に近い第３走
査位置の走査期間であり、ＣＲ分布定数回路の影響を受
けるが、図６の実線で示すように、本駆動期間を表示デ
ータＤＡＴＡに対応した正極性階調電圧ＶＰ１５で駆動
する前に、第１予備駆動期間に正極性階調電圧ＶＰ１５
より高い正極性電圧ＶＰ１９、第２予備駆動期間に正極
性階調電圧ＶＰ１５より高く正極性電圧ＶＰ１９より低
い正極性電圧ＶＰ１７のステップダウンの階段状電圧で
駆動するため、図６の点線で示すように、正常な駆動電
圧波形が出力される。Thereafter, when the data signals DAA, DAB, and DAC are supplied to the DA converter 35 as in the scanning period of the first scanning position, the polarity control signal POL causes the polarity to be changed, for example, as shown in FIG. Is positively selected, and the positive polarity voltage VP19 is the second pre-driving period which is the pulse period of the switch signal SWB based on the data signal DAA = “19” in the first pre-driving period which is the pulse period of the switch signal SWA. During the period, the positive polarity voltage VP17 is selected based on DAB = “17”, and the positive polarity gradation voltage VP15 is selected by the internal ROM decoder during the main drive period which is the pulse period of the switch signal SWC, and the output buffer 36 The driving capability is enhanced and the driving voltage is output to the data line.
The driving voltage at this time is the scanning period of the third scanning position near the end side of the data line and is influenced by the CR distributed constant circuit. However, as shown by the solid line in FIG. 6, the main driving period is the display data DATA. Before being driven by the positive gray scale voltage VP15 corresponding to the positive gray scale voltage VP15.
Since the driving is performed with a higher positive polarity voltage VP19 and a positive step-down voltage of a positive polarity voltage VP17 higher than the positive polarity gradation voltage VP15 and lower than the positive polarity voltage VP19 in the second pre-driving period, as shown by a dotted line in FIG. Then, a normal drive voltage waveform is output.

【００３０】次に、図３に示す第４走査位置の走査期間
での動作について説明する。表１に示すように、十進法
で示したときのデータ値が、例えば、“１５”のデータ
信号ＤＡＴＡと、第４走査位置を示す“１１”の走査位
置信号ＧＳとがデコーダ３７に供給されると、内部で論
理演算され、データ信号ＤＡＡ，ＤＡＢ，ＤＡＣとし
て、ＤＡＡ＝“２２”、ＤＡＢ＝“１９”およびＤＡＣ
＝１５でデコーダ３７からデータレジスタ３２ａ，３２
ｂ，３２ｃにそれぞれ供給される。Next, the operation during the scanning period of the fourth scanning position shown in FIG. 3 will be described. As shown in Table 1, for example, a data signal DATA having a decimal value of "15" and a scanning position signal GS of "11" indicating the fourth scanning position are supplied to the decoder 37. Then, a logical operation is performed internally, and DAA = “22”, DAB = “19” and DAC are used as the data signals DAA, DAB, DAC.
= 15 from the decoder 37 to the data registers 32a, 32
b and 32c, respectively.

【００３１】以下、上記第１走査位置の走査期間と同様
に、データ信号ＤＡＡ，ＤＡＢ，ＤＡＣがＤＡコンバー
タ３５に供給されると、図２に示した第３走査位置の走
査期間のときと同様に、極性制御信号ＰＯＬにより、例
えば、極性が正に選択されて、第１予備駆動期間に、デ
ータ信号ＤＡＡ＝“２２”に基づき、正極性電圧ＶＰ２
２が、第２予備駆動期間に、ＤＡＢ＝“１９” に基づ
き、正極性電圧ＶＰ１９が、および本駆動期間に、正極
性階調電圧ＶＰ１５が内部のＲＯＭデコーダで選択され
て出力バッファ３６で駆動能力を高めてデータ線に駆動
電圧として出力される。このときの駆動電圧は、第３走
査位置よりデータ線の終端側にさらに近い第４走査位置
の走査期間であり、第３走査位置の走査期間よりさらに
ＣＲ分布定数回路の影響を受けるが、本駆動期間を表示
データＤＡＴＡに対応した正極性階調電圧ＶＰ１５で駆
動する前に、第３走査位置の走査期間のときよりさらに
高く、第１予備駆動期間に正極性電圧ＶＰ２２、第２予
備駆動期間に正極性電圧ＶＰ１９のステップダウンの階
段状電圧で駆動するため、正常な駆動電圧波形が出力さ
れる。Thereafter, when the data signals DAA, DAB, and DAC are supplied to the DA converter 35 as in the scanning period of the first scanning position, the same as in the scanning period of the third scanning position shown in FIG. For example, the polarity is selected to be positive by the polarity control signal POL, and the positive voltage VP2 is generated based on the data signal DAA = “22” during the first pre-driving period.
2, the positive voltage VP19 is selected based on DAB = “19” in the second pre-driving period, and the positive gradation voltage VP15 is selected by the internal ROM decoder in the main driving period to be driven by the output buffer 36. The capacity is increased and the voltage is output to the data line as a drive voltage. The drive voltage at this time is the scanning period of the fourth scanning position closer to the end side of the data line than the third scanning position, and is further influenced by the CR distributed constant circuit than the scanning period of the third scanning position. Before the driving period is driven by the positive gradation voltage VP15 corresponding to the display data DATA, it is higher than that in the scanning period of the third scanning position, and the positive voltage VP22 and the second preliminary driving period are set in the first preliminary driving period. In addition, since the positive polarity voltage VP19 is driven by the step-down voltage of step-down, a normal driving voltage waveform is output.

【００３２】以上のように、表示データＤＡＴＡに対応
した階調電圧で駆動する本駆動期間の前に、第１予備駆
動期間および第２予備駆動期間を設けて、データ線の給
電側に近い走査位置の走査期間では、第１予備駆動期間
および第２予備駆動期間においても表示データＤＡＴＡ
に対応した階調電圧で駆動し、データ線の終端側に近い
走査位置の走査期間では、第１予備駆動期間および第２
予備駆動期間において高階調側で、表示データＤＡＴＡ
に対応した階調電圧より高い電圧で第２予備駆動期間よ
り第１予備駆動期間のほうを高くして駆動するので、Ｃ
Ｒ分布定数回路の影響を受けるデータ線の終端側に近い
走査位置の走査期間においても、正常な駆動電圧波形で
液晶パネルのデータ線を駆動することができる。As described above, the first pre-driving period and the second pre-driving period are provided before the main driving period in which the gray scale voltage corresponding to the display data DATA is driven, and scanning near the power supply side of the data line is performed. In the position scanning period, the display data DATA is also displayed in the first preliminary driving period and the second preliminary driving period.
Is driven by the gradation voltage corresponding to the first pre-driving period and the second pre-driving period in the scanning period of the scanning position near the end side of the data line.
Display data DATA on the high gradation side during the pre-driving period
Since the first pre-driving period is driven higher than the second pre-driving period with a voltage higher than the gradation voltage corresponding to
The data line of the liquid crystal panel can be driven with a normal drive voltage waveform even in the scanning period of the scanning position near the end side of the data line affected by the R distributed constant circuit.

【００３３】尚、上記実施例では、走査線の走査位置を
第１から第４走査位置の４グループに分けて説明した
が、液晶パネルの大きさにより必要に応じてグループ数
を設定すればよい。In the above embodiment, the scanning position of the scanning line is divided into four groups of the first to fourth scanning positions, but the number of groups may be set according to the size of the liquid crystal panel. .

【００３４】[0034]

【発明の効果】以上説明したように、本発明によれば、
データ線の終端側に近い走査位置の走査期間に、高階調
側の表示データＤＡＴＡに対応した階調電圧で駆動する
とき、その本駆動の前に、表示データＤＡＴＡに対応し
た階調電圧より高い電圧で予備駆動するので、液晶パネ
ルが大型化しても、ＣＲ分布定数回路の影響による輝度
むらの発生を防止することができる。As described above, according to the present invention,
When driving with the gradation voltage corresponding to the display data DATA on the high gradation side during the scanning period of the scanning position near the end side of the data line, before the main driving, the voltage higher than the gradation voltage corresponding to the display data DATA is higher. Since the voltage is preliminarily driven, it is possible to prevent the occurrence of luminance unevenness due to the influence of the CR distributed constant circuit even if the liquid crystal panel becomes large.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の一実施例の水平ドライバＩＣの概略
構成を示すブロック図。FIG. 1 is a block diagram showing a schematic configuration of a horizontal driver IC according to an embodiment of the present invention.

【図２】 図１の水平ドライバＩＣの回路動作を示すタ
イミング図。FIG. 2 is a timing diagram showing a circuit operation of the horizontal driver IC of FIG.

【図３】 液晶表示モジュールの概略構造図。FIG. 3 is a schematic structural diagram of a liquid crystal display module.

【図４】 従来の水平ドライバＩＣの概略構成を示すブ
ロック図。FIG. 4 is a block diagram showing a schematic configuration of a conventional horizontal driver IC.

【図５】 図４の水平ドライバＩＣの回路動作を示すタ
イミング図。5 is a timing diagram showing a circuit operation of the horizontal driver IC of FIG.

【図６】 図１および図４の水平ドライバＩＣの回路動
作における波形図。FIG. 6 is a waveform diagram in the circuit operation of the horizontal driver IC of FIGS. 1 and 4.

【符号の説明】[Explanation of symbols]

３０ 水平ドライバＩＣ ３１ シフトレジスタ ３２ａ、３２ｂ、３２ｃ データレジスタ ３３ａ、３３ｂ、３３ｃ データラッチ ３４ レベルシフタ ３５ ＤＡコンバータ ３６ 出力バッファ ３７ デコーダ ３８ スイッチ制御回路 ３９ａ、３９ｂ、３９ｃ スイッチ 30 Horizontal driver IC 31 shift register 32a, 32b, 32c data register 33a, 33b, 33c Data latch 34 Level shifter 35 DA converter 36 output buffers 37 decoder 38 switch control circuit 39a, 39b, 39c switch

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ａ 3/36 3/36 Ｆターム(参考） 2H093 NA34 NA52 NA57 NC03 NC22 NC24 NC26 NC28 NC34 ND06 ND09 5C006 AA16 AA22 AC21 AC27 AF46 AF50 AF51 AF53 AF64 AF71 AF83 BB16 BC03 BC12 BC20 BC24 BF04 BF26 FA22 FA37 5C080 AA10 BB05 CC03 DD05 EE29 FF11 JJ02 JJ04 JJ07 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. ⁷ Identification code FI theme code (reference) G09G 3/20 642 G09G 3/20 642A 3/36 3/36 F term (reference) 2H093 NA34 NA52 NA57 NC03 NC22 NC24 NC26 NC28 NC34 ND06 ND09 5C006 AA16 AA22 AC21 AC27 AF46 AF50 AF51 AF53 AF64 AF71 AF83 BB16 BC03 BC12 BC20 BC24 BF04 BF26 FA22 FA37 5C080 AA10 BB05 CC03 DD05 EE29 FF11 JJ02 JJ04 JJ07

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】液晶パネルの走査線の線順次の走査ごと
に、ストローブ信号を供給することにより、液晶パネル
のデータ線に対応して、階調を示すｋビットのデータ信
号を２のｋ乗階調数の階調電圧のうちの所望の階調電圧
に変換し、コモン電圧に対して正極性と負極性で交互に
出力して２のｋ乗階調表示するアクティブマトリックス
駆動方式の液晶表示装置の駆動装置において、 前記所望の階調電圧を出力する前に、前記所望の階調電
圧以上の電圧を、走査線の走査位置がデータ線の給電側
より終端側で高く出力することを特徴とする液晶表示装
置の駆動装置。1. A strobe signal is supplied for each line-sequential scanning of scanning lines of a liquid crystal panel, so that a k-bit data signal indicating a gray scale corresponding to a data line of a liquid crystal panel is raised to the power of 2 k. A liquid crystal display of an active matrix drive system, which converts a desired grayscale voltage out of the grayscale voltages of the number of grayscales and alternately outputs positive and negative polarities with respect to a common voltage to display grayscales of 2 k. In the driving device of the device, before the desired gray scale voltage is output, a voltage equal to or higher than the desired gray scale voltage is output at a scanning position of the scanning line higher on the terminal side than on the power supply side of the data line. A driving device for a liquid crystal display device. 【請求項２】前記所望の階調電圧以上の電圧と所望の階
調電圧との電圧差の絶対値を、前記所望の階調電圧が高
い側で大きくすることを特徴とする請求項１記載の液晶
表示装置の駆動装置。2. The absolute value of the voltage difference between the voltage equal to or higher than the desired gradation voltage and the desired gradation voltage is increased on the side where the desired gradation voltage is high. Driving device for liquid crystal display device. 【請求項３】前記所望の階調電圧以上の電圧をステップ
ダウンの階段状に出力することを特徴とする請求項１記
載の液晶表示装置の駆動装置。3. The driving device for a liquid crystal display device according to claim 1, wherein a voltage equal to or higher than the desired gradation voltage is output in a step-down step shape. 【請求項４】前記走査線の走査位置をデータ線の給電側
より終端側に２のｍ乗グループに分けるｍビットの走査
位置信号に基づいて、前記データ信号をｋ＋１ビットデ
ータ信号に変換し、ｋ＋１ビットデータ信号に基づき前
記所望の階調電圧以上の電圧を出力することを特徴とす
る請求項１記載の液晶表示装置の駆動装置。4. The data signal is converted into a k + 1-bit data signal based on an m-bit scanning position signal that divides the scanning position of the scanning line into 2 m-th power groups from the power supply side to the terminal side of the data line, 2. The driving device for a liquid crystal display device according to claim 1, wherein a voltage equal to or higher than the desired gradation voltage is output based on a k + 1 bit data signal. 【請求項５】液晶パネルの走査線の線順次の走査ごと
に、ストローブ信号を供給することにより、液晶パネル
のデータ線に対応して、階調を示すｋビットのデータ信
号を２のｋ乗階調数の階調電圧のうちの所望の階調電圧
に変換し、コモン電圧に対して正極性と負極性で交互に
出力するアクティブマトリックス駆動方式の液晶表示装
置の駆動装置において、 ｋビットのデータ信号と液晶パネルの走査線の走査位置
をデータ線の給電側より終端側に２のｍ乗グループに分
けるｍビット走査線位置信号を供給して、ｋビットのデ
ータ信号をｋ＋１ビットのｎ種類のデータ信号に変換す
るデコーダと、 液晶パネルのデータ線に対応して前記ｎ種類のデータ信
号を格納するｎ個のデータレジスタと、 前記ストローブ信号により前記ｎ個のデータレジスタか
らの出力をラッチするｎ個のデータラッチと、 前記ストローブ信号によりｎ種類の順次のスイッチ信号
を生成するスイッチ制御回路と、 前記各スイッチ信号により前記ｎ個のデータラッチから
の出力を順次出力するｎ個のスイッチと、 前記各スイッチから順次出力されたｋ＋１ビットのデー
タ信号に基づき前記所望の階調電圧より高い電圧と前記
所望の階調電圧とを順次出力するＤＡコンバータと、を
具備したアクティブマトリックス駆動方式の液晶表示装
置の駆動装置。5. A k-bit data signal indicating a gray level corresponding to a data line of the liquid crystal panel is supplied to the power of 2 by supplying a strobe signal for each line-sequential scanning of the liquid crystal panel scanning line. In a drive device of an active matrix drive type liquid crystal display device, which converts a desired grayscale voltage out of the grayscale voltages of the number of grayscales and alternately outputs positive polarity and negative polarity with respect to a common voltage, An m-bit scanning line position signal that divides the data signal and the scanning position of the scanning line of the liquid crystal panel into the 2 m-th power group from the power supply side of the data line to the terminal side is supplied, and the k-bit data signal is k + 1-bit n kinds A data signal of the liquid crystal panel, n data registers for storing the n kinds of data signals corresponding to the data lines of the liquid crystal panel, and the n data registers by the strobe signal. Data latches that latch the output from the data latch, a switch control circuit that generates n kinds of sequential switch signals according to the strobe signal, and the output from the n data latches according to the switch signals. And a DA converter that sequentially outputs the voltage higher than the desired gradation voltage and the desired gradation voltage based on the k + 1-bit data signal sequentially output from each switch. A drive device for an active matrix drive type liquid crystal display device.