JP2003061171A - クロスコネクト装置 - Google Patents

Abstract

(57)【要約】 【課題】 同時に２つ以上のクロスコネクト単位でのク
ロスコネクトを行うクロスコネクト装置において、回路
規模を削減し、サービス向上、回線設定のフレキシビリ
ティの向上及びアクセシビリティの向上を実現できるク
ロスコネクト装置を得ること。 【解決手段】 高速伝送路−高速伝送路間および高速伝
送路−低速伝送路間で伝送フレーム信号の方路設定を第
１の情報ブロック単位で行う第１のクロスコネクト装置
（空間スイッチ１）と、該第１のクロスコネクト装置に
よって低速伝送路側へクロスコネクトされた第１の情報
ブロックを、この第１の情報ブロックよりも容量の小さ
い第２の情報ブロック単位またはタイムスロット単位で
前記低速伝送路にクロスコネクトを行う第２のクロスコ
ネクト装置（時間スイッチ２，３）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期光ネットワー
ク（ＳＯＮＥＴ）／同期デジタルハイアラーキ（ＳＤ
Ｈ）伝送方式などの光ネットワーク上に適用されるクロ
スコネクト装置に関し、特に高速伝送路側と低速伝送路
側（加入者線側）との間で方路設定を行うクロスコネク
ト装置に関するものである。

【０００２】

【従来の技術】同期光ネットワーク（ＳＯＮＥＴ）／同
期デジタルハイアラーキ（ＳＤＨ）伝送方式を用いたデ
ィジタル同期網においては、高速伝送路側（高次パス）
側では、大きな情報ブロック単位のクロスコネクト行
い、加入者側の低速伝送路側（低次パス）では小さな情
報ブロック単位でのクロスコネクトを行う必要がある。
しかし、このようなクロスコネクトを行うためのクロス
コネクト装置（ＸＣ）あるいは挿入分離多重変換装置
（ＡＤＭ）においては、従来、これら異なる情報ブロッ
ク単位での同時のクロスコネクトを１つのクロスコネク
ト装置で実現したものはなかった。

【０００３】特開平６−１７７８４８には、複数の異な
るクロスコネクト単位で兼用可能なクロスコネクト装置
に関する発明が開示されている。この従来技術は、ＴＵ
（トリビュタリユニット）１１信号単位（１．５Ｍｂｐ
ｓ）のクロスコネクトと、ＡＵ(アドミニストラティブ
ユニット)３信号単位（４９Ｍｂｐｓ）のクロスコネク
トとを１つのクロスコネクト装置で兼用して行えるよう
したものであり、ＴＵ１１信号単位のクロスコネクトが
可能な装置に対して、ＡＵ３信号を処理するために不要
な回路構成を排除するための切替回路と、ＡＵ３信号を
処理するに必要な制御回路が付加される。

【０００４】ＴＵ１１信号を処理する際には、前記切替
回路を非排除側に切り替えて、ＴＵ１１信号単位のクロ
スコネクトを行う。ＡＵ３信号単位のクロスコネクトを
行なう場合は、前記切替回路を排除側に切り替えて、不
要な回路構成を排除して装置を動作させる。また、ＡＣ
３信号を仮想的にＴＵ１１信号単位に分割し、同じＡＵ
３信号から分割された複数個の仮想ＴＵ１１信号を、常
に同一方向に出力するようなクロスコネクト動作を行わ
せることで、ＡＵ３信号単位でのクロスコネクトを実現
する。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来技術を同時に２つ以上のクロスコネクト単位でのクロ
スコネクトを行うクロスコネクト装置に適用した場合、
次のような問題が発生する。

【０００６】上記従来技術においては、交換単位の異な
るクロスコネクトを実現するために、最小のクロスコネ
クト単位でのタイムスロット変換機能の他に、より大き
なクロスコネクト単位でのタイムスロット変換機能を追
加する必要があるので、回路構成が冗長である。また、
ＡＵ信号を処理するための回路構成、不要回路を排除す
るための切替回路を余分に設ける必要があるので、回路
構成が冗長である。したがって、この従来装置を、同時
に２つ以上のクロスコネクト単位でのクロスコネクトを
行うクロスコネクト装置に適用した場合、この従来装置
を大きな情報ブロック単位のクロスコネクトを行う第１
のクロスコネクト部と、小さな情報ブロック単位でのク
ロスコネクトを行う第２のクロスコネクト部の２箇所に
配置する必要があり、回路規模が加算的に増大する問題
がある。

【０００７】この発明は上記に鑑みてなされたもので、
同時に２つ以上のクロスコネクト単位でのクロスコネク
トを行うクロスコネクト装置において、回路規模を削減
し、サービス向上、回線設定のフレキシビリティの向上
及びアクセシビリティの向上を実現できるクロスコネク
ト装置を得ることを目的としている。

【０００８】

【課題を解決するための手段】上記目的を達成するため
この発明にかかるクロスコネクト装置は、高速伝送路上
を伝送される高速伝送フレーム信号を受信し、該受信し
た伝送フレーム内の情報領域を、所定の容量の第１の情
報ブロック単位に変換し、該変換した第１の情報ブロッ
クを第１の情報ブロック単位で低速伝送路側および高速
伝送路側の何れかにクロスコネクトを行うとともに、低
速伝送路側から受信した低速伝送フレーム信号を前記第
１の情報ブロック単位で前記高速伝送路側へクロスコネ
クトを行う第１のクロスコネクト装置と、前記第１のク
ロスコネクト装置によって低速伝送路側へクロスコネク
トされた第１の情報ブロックを、この第１の情報ブロッ
クよりも容量の小さい第２の情報ブロック単位またはタ
イムスロット単位で前記低速伝送路にクロスコネクトを
行う第２のクロスコネクト装置とを備えることを特徴と
する。

【０００９】この発明によれば、高速伝送路−高速伝送
路間および高速伝送路−低速伝送路間で伝送フレーム信
号の方路設定を第１の情報ブロック単位で行う第１のク
ロスコネクト装置と、該第１のクロスコネクト装置によ
って低速伝送路側へクロスコネクトされた第１の情報ブ
ロックを、この第１の情報ブロックよりも容量の小さい
第２の情報ブロック単位またはタイムスロット単位で前
記低速伝送路にクロスコネクトを行う第２のクロスコネ
クト装置を備えるようにしている。

【００１０】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第２のクロスコネクト装
置は、低速伝送路から受信した低速伝送フレーム信号を
前記第２の情報ブロック単位またはタイムスロット単位
で前記第１のクロスコネクト装置側へクロスコネクトを
行う機能をさらに備えることを特徴とする。

【００１１】この発明によれば、低速伝送路から受信し
た低速伝送フレーム信号を前記第２の情報ブロック単位
またはタイムスロット単位で前記第１のクロスコネクト
装置側へクロスコネクトを行う機能を第２のクロスコネ
クト装置に追加するようにしている。

【００１２】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第１のクロスコネクト装
置は、第１の情報ブロック単位の方路設定を行う空間ス
イッチを有し、前記第２のクロスコネクト装置は、第２
の情報ブロック単位またはタイムスロット単位の方路設
定を行う時間スイッチを有することを特徴とする。

【００１３】この発明によれば、第１のクロスコネクト
装置では、空間スイッチによって第１の情報ブロック単
位の方路設定を行い、第２のクロスコネクト装置は、時
間スイッチによって第２の情報ブロック単位またはタイ
ムスロット単位の方路設定を行うようにしている。

【００１４】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第１のクロスコネクト装
置は、複数の第１の高速伝送路から受信した高速伝送フ
レーム信号を前記第１の情報ブロック単位に分離する複
数の第１の情報ブロック分離手段と、前記分離された第
１の情報ブロックを該第１の情報ブロック単位で低速伝
送路側および第２の高速伝送路側の何れかに方路設定す
る方路設定手段と、前記方路設定手段によって低速伝送
路側に方路設定された第１の情報ブロックを多重化して
前記低速伝送フレーム信号を生成する第１の情報ブロッ
ク多重手段と、前記方路設定手段によって第２の高速伝
送路側に方路設定された第１の情報ブロックを多重化し
て前記高速伝送フレーム信号を生成して、第２の高速伝
送路に送出する複数の第２の情報ブロック多重手段と、
前記第２のクロスコネクト装置によって前記第１のクロ
スコネクト装置側へ方路設定された低速伝送フレーム信
号を前記第１の情報ブロック単位に分離して前記方路設
定手段に入力する第２の情報ブロック分離手段とを備
え、前記方路設定手段は、前記第２の情報ブロック分離
手段から入力された第１の情報ブロックを該第１の情報
ブロック単位で前記第２の高速伝送路側に方路設定する
ことを特徴とする。

【００１５】この発明によれば、第１のクロスコネクト
装置においては、複数の第１の情報ブロック分離手段に
よって複数の第１の高速伝送路から受信した高速伝送フ
レーム信号を前記第１の情報ブロック単位に分離し、方
路設定手段によって前記分離された第１の情報ブロック
を該第１の情報ブロック単位で低速伝送路側および第２
の高速伝送路側の何れかに方路設定する。低速伝送路側
に方路設定された第１の情報ブロックは、第１の情報ブ
ロック多重手段によって多重化されて低速伝送フレーム
信号が生成され、高速伝送路側に方路設定された第１の
情報ブロックは、複数の第２の情報ブロック多重手段に
よって多重化されて高速伝送フレーム信号が生成され
る。また、第２のクロスコネクト装置によって第１のク
ロスコネクト装置側へ方路設定された低速伝送フレーム
信号は、第２の情報ブロック分離手段によって第１の情
報ブロック単位に分離されて方路設定手段に入力され
る。この第２の情報ブロック分離手段から方路設定手段
に入力された第１の情報ブロックは、方路設定手段によ
って第１の情報ブロック単位で第２の高速伝送路側に方
路設定される。

【００１６】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記高速伝送フレーム信号
は、ＳＴＭ−Ｎフレーム構造を有し、前記低速伝送フレ
ーム信号は、ＳＴＭ−ｎ（ｎ＜Ｎ）フレーム構造を有
し、前記第１の情報ブロック分離手段は、ＳＴＭ−Ｎフ
レームのペイロード中のバーチャルコンテナ単位にＳＴ
Ｍ−Ｎフレームを分離するものであり、前記方路設定手
段は、バーチャルコンテナ単位のクロスコネクトを行う
空間スイッチであり、前記第１の情報ブロック多重手段
は、前記空間スイッチによって低速伝送路側に方路設定
されたバーチャルコンテナをＳＴＮ−ｎフレームに多重
化するものであり、前記第２の情報ブロック多重手段
は、前記空間スイッチによって第２の高速伝送路側に方
路設定されたバーチャルコンテナをＳＴＮ−Ｎフレーム
に多重化するものであり、前記第２の情報ブロック分離
手段は、前記第２のクロスコネクト装置によって前記第
１のクロスコネクト装置側へ方路設定されたＳＴＭ−ｎ
フレームを該ＳＴＭ−ｎフレームのペイロード中のバー
チャルコンテナ単位に分離するものであることを特徴と
している。

【００１７】この発明によれば、高速伝送フレーム信号
はＳＴＭ−Ｎフレーム構造を有し、前記低速伝送フレー
ム信号はＳＴＭ−ｎ（ｎ＜Ｎ）フレーム構造を有してい
る。第１の情報ブロック分離手段は、ＳＴＭ−Ｎフレー
ムのペイロード中のバーチャルコンテナ単位にＳＴＭ−
Ｎフレームを分離し、分離したバーチャルコンテナを空
間スイッチに入力する。第１の情報ブロック多重手段
は、空間スイッチによって低速伝送路側に方路設定され
たバーチャルコンテナをＳＴＮ−ｎフレームに多重化す
る。第２の情報ブロック多重手段は、空間スイッチによ
って第２の高速伝送路側に方路設定されたバーチャルコ
ンテナをＳＴＮ−Ｎフレームに多重化する。第２の情報
ブロック分離手段は、第２のクロスコネクト装置によっ
て第１のクロスコネクト装置側へ方路設定されたＳＴＭ
−ｎフレームを該ＳＴＭ−ｎフレームのペイロード中の
バーチャルコンテナ単位に分離する。空間スイッチで
は、バーチャルコンテナ単位の方路設定を行う。

【００１８】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第２のクロスコネクト装
置は、前記第１のクロスコネクト装置の前記第１の情報
ブロック多重手段からＳＴＭ−ｎフレームを受信してＳ
ＴＭ−１フレームに変換する第１のフレーム変換手段
と、前記低速伝送路から受信したＳＴＭ−ｎフレームを
ＳＴＭ−１フレームに変換する第２のフレーム変換手段
と、前記第１または第２のフレーム変換手段からのＳＴ
Ｍ−１フレームのペイロード中のタイムスロット単位の
交換を行う時間スイッチと、前記時間スイッチで交換さ
れた前記第１のフレーム変換手段からのＳＴＭ−１フレ
ームをＳＴＭ−ｎフレームに変換して前記低速伝送路に
送出する第３のフレーム変換手段と、前記時間スイッチ
で交換された前記第２のフレーム変換手段からのＳＴＭ
−１フレーム信号をＳＴＭ−ｎフレーム信号に変換して
前記第１のクロスコネクト装置の第２の情報ブロック多
重手段に入力する第４のフレーム変換手段とを備えるこ
とを特徴とする。

【００１９】この発明によれば、第２のクロスコネクト
装置においては、第１のフレーム変換手段は、第１のク
ロスコネクト装置の第１の情報ブロック多重手段からＳ
ＴＭ−ｎフレームを受信してＳＴＭ−１フレームに変換
する。また、第２のフレーム変換手段は、低速伝送路か
ら受信したＳＴＭ−ｎフレームをＳＴＭ−１フレームに
変換する。時間スイッチでは、第１または第２のフレー
ム変換手段からのＳＴＭ−１フレームのペイロード中の
タイムスロット単位の交換を行う。第３のフレーム変換
手段は、時間スイッチで交換された第１のフレーム変換
手段からのＳＴＭ−１フレームをＳＴＭ−ｎフレームに
変換して低速伝送路に送出する。第４のフレーム変換手
段は、時間スイッチで交換された第２のフレーム変換手
段からのＳＴＭ−１フレーム信号をＳＴＭ−ｎフレーム
信号に変換して第１のクロスコネクト装置の第２の情報
ブロック多重手段に入力する。

【００２０】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第２のクロスコネクト装
置は、前記第１のクロスコネクト装置の前記第１の情報
ブロック多重手段からＳＴＭ−ｎフレームを受信してＳ
ＴＭ−１フレームに変換する第１のフレーム変換手段
と、前記低速伝送路から受信した低速伝送フレーム信号
をＳＴＭ−１フレームに変換する第２のフレーム変換手
段と、前記第１または第２のフレーム変換手段からのＳ
ＴＭ−１フレームのペイロード中のタイムスロット単位
の交換を行う時間スイッチと、前記時間スイッチで交換
された前記第１のフレーム変換手段からのＳＴＭ−１フ
レームを前記低速伝送路での低速伝送フレーム信号に変
換して前記低速伝送路に送出する第３のフレーム変換手
段と、前記時間スイッチで交換された前記第２のフレー
ム変換手段からのＳＴＭ−１フレーム信号をＳＴＭ−ｎ
フレーム信号に変換して前記第１のクロスコネクト装置
の第２の情報ブロック多重手段に入力する第４のフレー
ム変換手段とを備えることを特徴とする。

【００２１】この発明によれば、第２のクロスコネクト
装置においては、第１のフレーム変換手段は、第１のク
ロスコネクト装置の第１の情報ブロック多重手段からＳ
ＴＭ−ｎフレームを受信してＳＴＭ−１フレームに変換
する。また、第２のフレーム変換手段は、低速伝送路か
ら受信したＳＴＭ−ｎフレームをＳＴＭ−１フレームに
変換する。時間スイッチでは、第１または第２のフレー
ム変換手段からのＳＴＭ−１フレームのペイロード中の
タイムスロット単位の交換を行う。第３のフレーム変換
手段は、時間スイッチで交換された第１のフレーム変換
手段からのＳＴＭ−１フレームを低速伝送路での低速伝
送フレーム信号に変換して低速伝送路に送出する。第４
のフレーム変換手段では、時間スイッチで交換された第
２のフレーム変換手段からのＳＴＭ−１フレーム信号を
ＳＴＭ−ｎフレーム信号に変換して第１のクロスコネク
ト装置の第２の情報ブロック多重手段に入力する。

【００２２】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第１のクロスコネクト装
置は、前記第１の高速伝送路から受信したＳＴＭ−Ｎフ
レームのＳＯＨをバーチャルコンテナ単位に分離して前
記空間スイッチに入力する第１のＳＯＨ分離手段と、前
記第２のクロスコネクト装置によって前記第１のクロス
コネクト装置側へ方路設定されたＳＴＭ−ｎフレームか
らＳＯＨをバーチャルコンテナ単位に分離して前記空間
スイッチに入力する第２のＳＯＨ分離手段と、前記第１
のＳＯＨ分離手段から入力されたＳＯＨを当該ＳＯＨと
同一ＳＴＭ−Ｎフレーム内の対応するバーチャルコンテ
ナと同一方路側に方路設定するとともに、前記第２のＳ
ＯＨ分離手段から入力されたＳＯＨを当該ＳＯＨと同一
ＳＴＭ−ｎフレーム内の対応するバーチャルコンテナと
同一方路側に方路設定する前記空間スイッチと、前記空
間スイッチによって低速伝送路側に方路設定されたＳＯ
Ｈを前記第１の情報ブロック多重手段で作成されるＳＴ
Ｍ−ｎフレームに挿入する第１のＳＯＨ挿入手段と、前
記空間スイッチによって第２の高速伝送路側に方路設定
されたＳＯＨを前記第２の情報ブロック多重手段で作成
されるＳＴＭ−Ｎフレームに挿入する第２のＳＯＨ挿入
手段とを備え、前記第１の情報ブロック多重手段は、前
記第１のＳＯＨ挿入手段によって挿入されたＳＯＨを用
いてＳＴＭ−ｎフレームを作成し、前記第２の情報ブロ
ック多重手段は前記第２のＳＯＨ挿入手段によって挿入
されたＳＯＨを用いてＳＴＭ−Ｎフレームを作成するこ
とを特徴とする。

【００２３】この発明によれば、第１のクロスコネクト
装置では、空間スイッチにおいて、ＳＤＨフレーム（Ｓ
ＴＭ−Ｎ，ＳＴＭ−ｎフレーム）に含まれるセクション
オーバーヘッド（ＳＯＨ）もバーチャルコンテナ単位に
クロスコネクトする。第１のクロスコネクト装置におい
て、第１のＳＯＨ分離手段は、第１の高速伝送路から受
信したＳＴＭ−ＮフレームのＳＯＨをバーチャルコンテ
ナ単位に分離して空間スイッチに入力する。第２のＳＯ
Ｈ分離手段では、第２のクロスコネクト装置によって第
１のクロスコネクト装置側へ方路設定されたＳＴＭ−ｎ
フレームからＳＯＨをバーチャルコンテナ単位に分離し
て前記空間スイッチに入力する。空間スイッチでは、第
１のＳＯＨ分離手段から入力されたＳＯＨを当該ＳＯＨ
と同一ＳＴＭ−Ｎフレーム内の対応するバーチャルコン
テナと同一方路側に方路設定するとともに、第２のＳＯ
Ｈ分離手段から入力されたＳＯＨを当該ＳＯＨと同一Ｓ
ＴＭ−ｎフレーム内の対応するバーチャルコンテナと同
一方路側に方路設定する。第１のＳＯＨ挿入手段では、
空間スイッチによって低速伝送路側に方路設定されたＳ
ＯＨを前記第１の情報ブロック多重手段で作成されるＳ
ＴＭ−ｎフレームに挿入する。第１の情報ブロック多重
手段は、第１のＳＯＨ挿入手段によって挿入されたＳＯ
Ｈを用いてＳＴＭ−ｎフレームを作成して、第２のクロ
スコネクト装置に入力する。第２のＳＯＨ挿入手段は、
空間スイッチによって第２の高速伝送路側に方路設定さ
れたＳＯＨを第２の情報ブロック多重手段で作成される
ＳＴＭ−Ｎフレームに挿入する。第２の情報ブロック多
重手段は前記第２のＳＯＨ挿入手段によって挿入された
ＳＯＨを用いてＳＴＭ−Ｎフレームを作成して、第２の
高速伝送路に送出する。

【００２４】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第２のクロスコネクト装
置は、前記第１の情報ブロック多重手段から前記第１の
フレーム変換手段に入力されるＳＴＭ−ｎフレームから
ＳＯＨを分離し、該分離したＳＯＨを前記第３のフレー
ム変換手段に直接出力する第１のＳＯＨ転送手段をさら
に備え、前記第３のフレーム変換手段は、第１のＳＯＨ
転送手段から入力されたＳＯＨを用いてＳＴＭ−ｎフレ
ーム信号を作成することを特徴とする。

【００２５】この発明によれば、第２のクロスコネクト
装置において、第１のＳＯＨ転送手段は、第１の情報ブ
ロック多重手段から第１のフレーム変換手段に入力され
るＳＴＭ−ｎフレームからＳＯＨを分離し、該分離した
ＳＯＨを時間スイッチを介することなく第３のフレーム
変換手段に直接出力する。第３のフレーム変換手段は、
第１のＳＯＨ転送手段から入力されたＳＯＨを用いてＳ
ＴＭ−ｎフレーム信号を作成して、低速伝送路に送出す
る。

【００２６】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第２のクロスコネクト装
置は、前記第１の情報ブロック多重手段から前記第１の
フレーム変換手段に入力されるＳＴＭ−ｎフレームから
ＳＯＨを分離し、該分離したＳＯＨを前記第３のフレー
ム変換手段に直接入力する第１のＳＯＨ転送手段と、前
記第４のフレーム変換手段で受信されるＳＴＭ−ｎフレ
ームからＳＯＨを分離し、該分離したＳＯＨを前記第４
のフレーム変換手段に直接入力する第２のＳＯＨ転送手
段とをさらに備え、前記第３および第４のフレーム変換
手段は、第１および第２のＳＯＨ転送手段から夫々入力
されたＳＯＨを用いてＳＴＭ−ｎフレーム信号を作成す
ることを特徴とする。

【００２７】この発明によれば、第２のクロスコネクト
装置において、第１のＳＯＨ転送手段は、第１の情報ブ
ロック多重手段から第１のフレーム変換手段に入力され
るＳＴＭ−ｎフレームからＳＯＨを分離し、該分離した
ＳＯＨを第３のフレーム変換手段に時間スイッチを介す
ることなく直接出力する。第３のフレーム変換手段は、
第１のＳＯＨ転送手段から入力されたＳＯＨを用いてＳ
ＴＭ−ｎフレーム信号を作成して、低速伝送路に送出す
る。一方、第２のＳＯＨ転送手段は、第４のフレーム変
換手段で受信されるＳＴＭ−ｎフレームからＳＯＨを分
離し、該分離したＳＯＨを時間スイッチを介することな
く第４のフレーム変換手段に直接入力する。第４のフレ
ーム変換手段は、入力されたＳＯＨを用いてＳＴＭ−ｎ
フレーム信号を作成して、第１のクロスコネクト装置側
に出力する。

【００２８】

【発明の実施の形態】以下に添付図面を参照して、この
発明にかかるクロスコネクト装置の好適な実施の形態を
詳細に説明する。

【００２９】実施の形態１.この発明の実施の形態１を
図１および図２に従って説明する。図１は、３つの方路
Ａ，Ｂ，Ｃについてのクロスコネクトを行うクロスコネ
クト装置の完全線群構成を概念的に示すものである。図
２は、図１の時間スイッチ２（または３）の具体的な構
成を示すものである。

【００３０】方路Ａ、Ｂは高速伝送路、方路Ｃは高速伝
送路Ａ，Ｂに対し挿入（アド）・分離（ドロップ）され
る加入者線側の低速伝送路である。方路Ａはｎチャネル
の入出力線を有し、方路Ｂはｍチャネルの入出力線を有
している。ここでは、方路Ａの全チャネルｎおよび方路
Ｂの全チャネルｍをアドドロップ側の方路Ｃに設定する
ものとする。したがって、方路Ｃは、（ｍ＋ｎ）チャネ
ルの入出力線を有している。

【００３１】ｎ×ｍのマトリックス状に配置される複数
の光スイッチ素子を有する空間スイッチ１は、方路Ａか
らの入力線を方路Ｂあるいは方路Ｃへ方路設定し、また
方路Ｂからの入力線を方路Ａあるいは方路Ｃへ方路設定
し、さらに方路Ｃからの入力線を方路Ａまたは方路Ｂへ
方路設定するクロスコネクト動作を実行する。

【００３２】空間スイッチ１でのクロスコネクト動作
は、方路Ａまたは方路Ｂ上を伝送されるディジタル伝送
フレーム信号内の情報領域（ペイロード）と同じまたは
小さい所定の容量単位の第１の情報ブロック単位で実行
される。

【００３３】時間スイッチ（ＴＳＩ：Time Slot Interc
hanger）２，３は、データメモリの読出しを制御するこ
とにより、タイムスロット変換を行うものであり、この
時間スイッチ２，３でのクロスコネクト動作は、空間ス
イッチ１でのクロスコネクト単位よりも小さい第２の情
報ブロック単位またはタイムスロット単位（１バイト）
で行われる。

【００３４】方路Ａの入出力線ｎのうちの入力線の本数
をｋ１（１≦ｋ１＜ｎ）とすると、ｋ１チャネルが時間
スイッチ２−１〜２−ｋ１に入力（ドロップ）され、時
間スイッチ２−１〜２−ｋ１で第２の情報ブロック単位
またはタイムスロット単位での交換が行われる。方路Ｂ
の入出力線ｍのうちの入力線の本数をｋ２（１≦ｋ２＜
ｍ）とすると、ｋ２チャネルが時間スイッチ３−１〜３
−ｋ２に入力（ドロップ）され、時間スイッチ３−１〜
３−ｋ２で第２の情報ブロック単位またはタイムスロッ
ト単位での交換が行われる。

【００３５】残りのチャネル（ｎ＋ｍ−ｋ１−ｋ２）
が、方路Ｃから方路Ａまたは方路Ｂへの挿入（アド）用
として確保されている。図１では、空間スイッチ１への
アド用の時間スイッチの図示は省略している。

【００３６】１つの時間スイッチ２，３はＬ×Ｌ（Ｌ入
力Ｌ出力）の時間スイッチであり、ｋ１はｎ／Ｌ（小数
点以下は切り上げ）となり、ｋ２はｍ／Ｌとなる。

【００３７】図２は、１つの時間スイッチ２−１（また
は３−１）の内部構成を示すものである。時間スイッチ
２−１は、空間スイッチ１からの第１の情報ブロック単
位の入力信号をＬチャネルの入力ポートを介して入力す
る複数のメモリ４−１〜４−Ｌと、アドレスメモリ６か
ら出力されるアドレス信号の出力タイミング信号を発生
するカウンタ７と、メモリ４−１〜４−Ｌへの書き込み
のための書き込みアドレスが記憶されるとともに、図示
しない監視制御インターフェイスの設定によりメモリ４
−１〜４−Ｌからの読み出しのための読み出しアドレス
信号が記憶されるアドレスメモリ６を備えている。メモ
リ４−１〜４−Ｌへの書き込みは、入力信号の位相で行
われる。

【００３８】ここで、メモリ４−１〜４−Ｌからは、ア
ドレスメモリ６から出力される読み出しアドレス信号に
よって、空間スイッチ１でのクロスコネクト単位よりも
小さい第２の情報ブロック単位またはタイムスロット単
位で、データが読み出される。

【００３９】さらに、時間スイッチ２−１は、各メモリ
４−１〜４−Ｌから並列に第２の情報ブロック単位また
はタイムスロット単位で出力される信号を択一選択する
セレクタ５−１〜５−Ｌと、各セレクタ５−１〜５−Ｌ
から第２の情報ブロック単位またはタイムスロット単位
で出力される信号をＬチャネルの出力ポートに出力する
セレクタ５−１〜５−Ｌと、アドレスメモリ８から出力
されるセレクト信号の出力タイミング信号を発生するカ
ウンタ９と、前記監視制御インターフェイスの設定によ
りセレクタ５−１〜５−Ｌに対して入力されるセレクト
信号が記憶されるアドレスメモリ８を備えている。

【００４０】つぎに、空間スイッチ１および時間スイッ
チ２−１〜２−ｋ１を用いた方路Ａから方路Ｃへのクロ
スコネクト動作について説明する。

【００４１】ｎチャネルの方路Ａから入力された高速伝
送フレーム信号は、空間スイッチ１により方路設定さ
れ、一部が方路Ｃへ出力され、残りが方路Ｂへ出力され
る。この空間スイッチ１におけるクロスコネクト動作
は、第１の情報ブロック単位に実行される。

【００４２】方路Ｃ側へ方路設定された第１の情報ブロ
ック単位の信号は時間スイッチ２−１〜２−ｋ１のメモ
リ４−１〜４−Ｌに入力される。格納時の位相は入力信
号の入力位相で行う。メモリ４−１〜４−Ｌからの読み
出しは、監視制御インターフェイスからの設定により読
み出しアドレスをアドレスメモリ６に格納し、この読み
出しアドレスをカウンタ７で生成されるタイミングに従
ってメモリ４−１〜４−Ｌに出力することにより行われ
る。読み出しデータはセレクタ５−１〜５−Ｌに出力さ
れる。

【００４３】セレクタ５−１〜５−Ｌにおいては、メモ
リ４−１〜４−Ｌからの読み出しデータのうち１つを選
択して出力する。アドレスメモリ８には、監視制御イン
ターフェイスからの設定によって、メモリ４−１〜４−
Ｌのどこからの読み出しデータを選択するかを各セレク
タ５−１〜５−Ｌに指示するためのセレクト信号が格納
されており、これらのセレクト信号はカウンタ７からの
読み出しタイミングに従ってセレクタ５−１〜５−Ｌに
出力される。

【００４４】したがって、セレクタ５−１〜５−Ｌから
は、第２の情報ブロック単位またはタイムスロット単位
の信号がＬチャネルの出力ポートに出力される。

【００４５】方路Ｂから方路Ｃへのクロスコネクト動作
も同様にして行われる。また、方路Ｃから方路Ａまたは
方路Ｂへのクロスコネクト動作も同様にして行われる。
すなわち、空間スイッチ１では、第１の情報ブロック単
位でのクロスコネクト動作が行われ、時間スイッチ２で
は、第１の情報ブロック単位よりも小さい容量の第２の
情報ブロック単位またはタイムスロット単位でのクロス
コネクト動作が実行される。

【００４６】このようにこの実施の形態１においては、
高速伝送路−高速伝送路間および高速伝送路−低速伝送
路間で伝送フレーム信号の方路設定を第１の情報ブロッ
ク単位で行う第１のクロスコネクト装置（空間スイッ
チ）と、該第１のクロスコネクト装置によって低速伝送
路側へクロスコネクトされた第１の情報ブロックを、こ
の第１の情報ブロックよりも容量の小さい第２の情報ブ
ロック単位またはタイムスロット単位で低速伝送路にク
ロスコネクトを行う第２のクロスコネクト装置（時間ス
イッチ）を備えるようにしているので、同時に２つ以上
のクロスコネクト単位でのクロスコネクトを行う場合の
回路規模が削減され、またサービス向上、回線設定のフ
レキシビリティさらにはアクセシビリティの向上を図る
ことが可能となる。

【００４７】実施の形態２．つぎに、この発明の実施の
形態２を図３〜図８を用いて説明する。この実施の形態
２では、本発明のクロスコネクト装置をITU-T G.707に
規定されるＳＤＨ(Synchronous Digital Hierarchy)を
基本とするディジタル同期網に適用する場合について説
明する。

【００４８】このクロスコネクト装置は、ＶＣ４（バー
チャルコンテナ４）単位（１５５．５２Ｍｂｐｓ）単位
のクロスコネクトを行う図３に示す第１のクロスコネク
ト装置と、６４ｋｂｐｓフレーム単位（タイムスロット
単位）でのクロスコネクトを行う図５に示す第２のクロ
スコネクト装置を備えている。

【００４９】図３に示す第１のクロスコネクト装置は、
ｎチャネルの高速伝送路から受信したＳＴＭ−１６フレ
ーム信号の受信終端処理（ＳＯＰの分離など）を行う複
数のＳＴＭ−１６受信インターフェイス１０−１〜１０
−ｎと、ＳＴＭ−１６フレーム内のペイロードをＶＣ４
単位（ＳＯＰを含まないＳＴＭ−１単位）に分離して夫
々空間スイッチ１２の１６個の入力ポートに入力する複
数のＶＣ４分離部１１−１〜１１−ｎと、ＶＣ４単位の
クロスコネクト動作を行う空間スイッチ１２と、空間ス
イッチ１２において高速伝送路側へ方路設定された１６
チャネルのＶＣ４を多重化する複数のＶＣ４多重部１３
−１〜１３−ｎと、ＳＴＭ―１６フレーム信号の送信終
端処理（ＳＯＰの挿入など）を行うＳＴＭ−１６送信イ
ンターフェイス１４−１〜１４−ｎとを備えている。

【００５０】さらに、第１のクロスコネクト装置は、空
間スイッチ１２において低速伝送路側へ方路設定された
４チャネルのＶＣ４を多重化してＳＴＭ−４フレーム信
号とする４個のＶＣ４多重部１５と、ＳＴＭ−４フレー
ム信号の送信終端処理を行って４チャネルのＳＴＭ−４
フレーム信号を送出するＳＴＭ−４送信インターフェイ
ス１７と、第２のクロスコネクト装置側から受信した４
チャネルのＳＴＭ−４フレーム信号の受信終端処理を行
うＳＴＭ−４受信インターフェイス１８と、ＳＴＭ−４
フレーム内のペイロードをＶＣ４単位に分離する４個の
ＶＣ４分離部１６とを備えている。

【００５１】この第１のクロスコネクト装置の空間スイ
ッチ１２での方路設定を行うなどのために、ＣＰＵ２
１、バーチャルコンテナルーティングテーブル（ＶＣ−
ＲＴ）２０およびアドレス生成部１９を備えている。Ｖ
Ｃ−ＲＴ２０には、空間スイッチ１２内の複数の光スイ
ッチを切り替えるための伝送パスが設定されている。Ｃ
ＰＵ２１は、ＶＣ−ＲＴ２０を参照して、空間スイッチ
１２に入力されるＶＣ４の番号と、このＶＣ４に対応し
て指定する方路をアドレス生成部１９に出力する。アド
レス生成部１９では、これらの入力情報に基づいて該当
ＶＣ４のアドレスを生成し、空間スイッチ１２に入力す
る。空間スイッチ１２では、この入力されたアドレスを
用いて複数の光スイッチを切り替えることで、空間スイ
ッチ１２の受信側高速伝送路−送信側高速伝送路−第２
のクロスコネクト装置間での方路設定を行う。

【００５２】つぎに、第１のクロスコネクト装置の動作
を説明する。他の伝送装置から受信側高速伝送路を介し
て受信されるＳＴＭ−１６信号は、ＳＴＭ−１６受信イ
ンターフェイス１０−１〜１０−ｎでＳＴＭ−１６信号
の受信終端処理が行われる。この受信終端処理が行われ
たＳＴＭ−１６信号は、ＶＣ４分離部１１−１〜１１−
ｎで、バーチャルコンテナ４（ＶＣ４）単位に分離され
る。

【００５３】図４は、ＳＴＭ−Ｎ信号のフレーム構造を
示すもので、ＳＴＭ−Ｎ信号は、３行×９×Ｎバイトか
ら成る中継セクションオーバーヘッドＲＳＯＨおよび５
行×９×Ｎバイトから成る多重セクションオーバーヘッ
ドＭＳＯＨと、１行×９×Ｎバイトから成るバーチャル
コンテナ（ＶＣ）の先頭位置を指示する管理ユニットポ
インタ（ＡＵポインタ）とを有するセクションオーバー
ヘッドＳＯＨと、ペイロード領域を有している。ＳＴＭ
−Ｎ信号のペイロード領域、すなわちバーチャルコンテ
ナ領域は、９行×ＮバイトのパスオーバーヘッドＰＯＨ
と、９行×２６０×Ｎバイトのペイロード領域を有して
いる。ＳＴＭ−１フレームには、ＶＣ４が１個多重化さ
れ、ＳＴＭ−Ｎフレームには、Ｎ個のＶＣ４が多重化さ
れている。なお、ＳＴＭ−Ｎ信号のペイロード領域、す
なわちバーチャルコンテナ領域は、バイト単位に多重化
されるバイトインタリーブが行われている。

【００５４】ＶＣ４分離部１１−１〜１１−ｎで、ＶＣ
４単位に分離されたＶＣ４は並列に空間スイッチ１２に
入力される。空間スイッチ１２では、アドレス生成部１
９から入力されたアドレスに従った方路設定に基づいて
ＶＣ４単位のクロスコネクトを実行する。すなわち、Ｃ
ＰＵ２１は、ＶＣ−ＲＴ２０を参照して、空間スイッチ
１２に入力されるＶＣ４の番号と、このＶＣ４に対応し
て指定する方路をアドレス生成部１９に出力する。アド
レス生成部１９では、これらの入力情報に基づいて該当
ＶＣ４のアドレスを生成し、空間スイッチ１２に入力す
る。空間スイッチ１２では、この入力されたアドレスを
用いて複数の光スイッチを切り替えることで、送信側の
高速送路及び加入者側へのＶＣ４の方路設定を行う。

【００５５】空間スイッチ１２において送信側高速伝送
路へ方路設定されたＶＣ４は、ＶＣ４多重部１３−１〜
１３−ｎのいずれかに入力される。ＶＣ４多重部１３−
１〜１３−ｎは入力されたＶＣ４を１６個多重化して出
力する。多重化されたＶＣ４は、ＳＴＭ−１６送信イン
ターフェイス１４−１〜１４−ｎで、ＳＴＭ−１６信号
の送信終端が行われ、送信側高速伝送路に送信される。

【００５６】一方、空間スイッチ１２において加入者側
へ方路設定されたＶＣ４は、ＶＣ４多重部１５に入力さ
れる。ＶＣ４多重部１５では、入力されたＶＣ４を４個
多重化してＳＴＭ−４フレームのペイロードを作成す
る。多重化されたＶＣ４は、ＳＴＭ−４送信インターフ
ェイス１７で、ＳＯＰが付加されるなどしてＳＴＭ−４
信号の送信終端が行われる。

【００５７】他方、加入者側からのＳＴＭ−４信号は、
ＳＴＭ−４受信インターフェイス１８においてＳＴＭ−
４信号の受信終端処理が行われる。ＶＣ４分離部１６
は、ＳＴＭ−４フレーム内のペイロードをＶＣ４単位に
分離し、該分離したＶＣ４を空間スイッチ１２に入力す
る。そして、空間スイッチ１２において、送信側高速伝
送路への方路設定が行われる。

【００５８】つぎに、図５に示す第２のクロスコネクト
装置の詳細を説明する。この第２のクロスコネクト装置
は、ＳＴＭ−１フレーム信号のタイムスロット単位すな
わち６４ｋｂｐｓフレーム単位（１バイト単位）でクロ
スコネクトを行うものである。

【００５９】この第２のクロスコネクト装置は、第１の
クロスコネクト装置側より入力される４チャネルのＳＴ
Ｍ−４フレーム信号の受信終端処理を行うＳＴＭ−４受
信インターフェイス２２と、ＳＴＭ−４受信インターフ
ェイス２２から入力されるＳＴＭ−４信号を６４ｋｂｐ
ｓフレーム単位でクロスコネクトする４×４（４入力４
出力）の時間スイッチ２３と、時間スイッチ２３からＶ
Ｃ４単位に多重化して出力されるＳＴＭ−４信号の送信
終端処理を実行するＳＴＭ−４送信インターフェイス２
４と、加入者線（低速伝送路）側から受信したＳＴＭ−
４フレーム信号の受信終端処理を行うＳＴＭ−４受信イ
ンターフェイス２５と、ＳＴＭ−４受信インターフェイ
ス２５から入力されたＳＴＭ−４フレーム信号の送信終
端処理を行って第１のクロスコネクト装置側に出力する
ＳＴＭ−４送信インターフェイス２６とを備えている。

【００６０】図６は、４×４の時間スイッチ２３の内部
構成を示すものである。時間スイッチ２３は、入力され
るＳＴＭ−４フレーム信号のペイロードをＶＣ４単位に
分離するＶＣ４分離部２７−１〜２７−４と、ＶＣ４分
離部２７−１〜２７−４から夫々入力されるＶＣ４をＶ
Ｃ４の入力位相で記憶するメモリ２８−１〜２８−４
と、アドレスメモリ３１から出力されるアドレス信号の
出力タイミング信号を発生するカウンタ３２と、メモリ
２８−１〜２８−Ｌへの書き込みのための書き込みアド
レスが記憶されるとともに、図示しない監視制御インタ
ーフェイスの設定によりメモリ２８−１〜２８−４から
の読み出しのための読み出しアドレス信号が記憶される
アドレスメモリ３１を備えている。アドレスメモリ３１
から出力される読み出しアドレス信号によって、メモリ
２８−１〜２８−４からは６４ｋｂｐｓフレーム単位
（１バイト単位）にデータが読み出される。この場合、
各メモリ２８−１〜２８−４は、３フレーム分のＶＣ４
データ（２４３０バイト×３）をそれぞれ記憶できるメ
モリ容量を有している。

【００６１】また、時間スイッチ２３は、各メモリ２８
−１〜２８−４から並列に６４ｋｂｐｓ単位に出力され
る信号を択一選択するセレクタ２９−１〜２９−４と、
各セレクタ２９−１〜２９−４から６４ｋｂｐｓフレー
ム単位に出力される信号をＶＣ４に多重化するＶＣ４多
重部３０−１〜３０−４と、アドレスメモリ３３から出
力されるセレクト信号の出力タイミング信号を発生する
カウンタ３４と、前記監視制御インターフェイスの設定
によりセレクタ２９−１〜２９−４に対するセレクト信
号が記憶されるアドレスメモリ３３を備えている。

【００６２】つぎに、第２のクロスコネクト装置の動作
を説明する。第１のクロスコネクト装置側から入力され
た４チャネルのＳＴＭ−４信号は、ＳＴＭ−４受信イン
ターフェイス２２でＳＴＭ−４フレーム信号の受信終端
処理が行われ、４×４の時間スイッチ２３に入力され
る。時間スイッチ２３において、６４ｋｂｐｓ単位のク
ロスコネクトが行われる。

【００６３】時間スイッチ２３において、まず、４チャ
ネルの入力ポートを介して夫々入力されたＳＴＭ−４フ
レーム信号のペイロードは、ＶＣ４分離部２７−１〜２
７−４でＶＣ４単位に分離される。

【００６４】図７は、時間スイッチ２３で行われる６４
ｋｂｐｓ単位のクロスコネクトを説明するための図であ
り、ＳＴＭ−Ｎ信号のフレーム構造が示されている。前
述したように、ＳＴＭ−Ｎ信号は、ＳＴＭ−Ｎ信号は、
３行×９×Ｎバイトから成る中継セクションオーバーヘ
ッドＲＳＯＨおよび５行×９×Ｎバイトから成る多重セ
クションオーバーヘッドＭＳＯＨと、１行×９×Ｎバイ
トから成るバーチャルコンテナ（ＶＣ）の先頭位置を指
示する管理ユニットポインタ（ＡＵポインタ）とを有す
るセクションオーバーヘッドＳＯＨと、ペイロード領域
を有している。ＳＴＭ−Ｎ信号のペイロード領域、すな
わちバーチャルコンテナ領域は、９行×Ｎバイトのパス
オーバーヘッドＰＯＨと、９行×２６０×Ｎバイトのペ
イロード領域を有している。ＳＴＭ−１フレームには、
ＶＣ４が１個多重化され、ＳＴＭ−Ｎフレームには、Ｎ
個のＶＣ４が多重化されている。また、ＶＣ４すなわち
ＳＴＭ−１のペイロード領域には、バーチャルコンテナ
１１（ＶＣ１１：１．５４４Ｍｂｐｓ）が４×７×３個
多重化されている。すなわち、時間スイッチ２３では、
ＳＴＭ−１信号（バーチャルコンテナ）のタイムスロッ
ト単位（１バイト）のタイムスロット交換が行われる。

【００６５】ＶＣ４分離部２７−１〜２７−４において
ＶＣ４単位に分離されたＶＣ４は、メモリ２８−１〜２
８−４に格納される。格納時の位相はＶＣ４の入力位相
で行う。メモリ２８−１〜２８−４からの読み出しは、
監視制御インターフェイスからの設定により読み出しア
ドレスをアドレスメモリ３１に格納し、この読み出しア
ドレスをカウンタ３２で生成されるタイミングに従って
メモリ２８−１〜２８−４に出力することにより行われ
る。ただし、メモリ２８−１〜２８−４からは、６４ｋ
ｂｐｓ単位でデータの読み出しが行われるような読み出
しアドレスがアドレスメモリ３１に格納されている。メ
モリ２８−１〜２８−４から６４ｋｂｐｓ単位に読み出
されたデータは、セレクタ２９−１〜２９−４に出力さ
れる。

【００６６】セレクタ２９−１〜２９−４においては、
メモリ２８−１〜２８−４からの読み出しデータのうち
１つを選択して出力する。アドレスメモリ３３には、監
視制御インターフェイスからの設定によって、メモリ２
８−１〜２８−４のどこからの読み出しデータを選択す
るかを各セレクタ２９−１〜２９−４に指示するための
セレクト信号が格納されており、これらのセレクト信号
はカウンタ３４からの読み出しタイミングに従ってセレ
クタ２９−１〜２９−４に出力される。

【００６７】図８は、セレクタ２９−１〜２９−４での
選択論理を示すものである。各セレクタ２９−１〜２９
−４に入力される各セレクト信号は、２４３０バイトの
ＶＣ４データを１バイト毎に選択できるように、２４３
０個の識別ができるように設定されている。

【００６８】このようにして選択された読み出しデータ
は、ＶＣ４多重部３０−１〜３０−４に入力される。Ｖ
Ｃ４多重部３０−１〜３０−４では、６４ｋｂｐｓ単位
に出力される信号をＶＣ４に多重化して、４つの出力ポ
ートへ出力する。ＶＣ４多重部３０−１〜３０−４から
出力された４チャネルのＶＣ４は、図５のＳＴＭ−４送
信インターフェイス２４に入力され、ここでＳＴＭ−４
信号の送信終端処理が実行されて低速伝送路に送出され
る。

【００６９】このようにこの実施の形態２においては、
第１のクロスコネクト装置ではＶＣ４単位のクロスコネ
クトが行われ、第２のクロスコネクト装置では、６４ｋ
ｂｐｓ単位のクロスコネクトが行われる。

【００７０】なお、上記の実施の形態２においては、加
入者線側から第１のクロスコネクト装置に入力されるＳ
ＴＭ−４信号については、６４ｋｂｐｓフレーム単位で
のクロスコネクトを行っていないが、ＳＴＭ−４受信イ
ンターフェイス２５とＳＴＭ−４送信インターフェイス
２６との間に時間スイッチ２３と同様の時間スイッチを
挿入し、加入者線側から第１のクロスコネクト装置に入
力されるＳＴＭ−４信号についても６４ｋｂｐｓ単位で
のクロスコネクトを行うようにしてもよい。

【００７１】実施の形態３．つぎに、図９〜図１１を用
いてこの発明の実施の形態３を説明する。実施の形態２
では、第２のクロスコネクト装置において、６４ｋｂｐ
ｓ単位のクロスコネクトを行うために４×４の時間スイ
ッチ２３を採用しているが、この実施の形態３において
は、２×２の時間スイッチ３６−１〜３６−４を採用し
ている。また、この第２のクロスコネクト装置は、低速
伝送路側（加入者線側）には、２つの異なる入出力イン
ターフェイスが備えられている。一方は、３チャネルの
光インターフェイス３８−１〜３８−３であり、この場
合ＳＯＮＥＴの１５５．５２ＭｂｐｓとしてのＯＣ３イ
ンターフェイスが用いられている。他方は、多重化バス
インターフェイス３７である。これら光インターフェイ
ス３８−１〜３８−３および多重化バスインターフェイ
ス３７毎に、ループバック機能が個別にサポートされて
いる。なお、実施の形態３において、第１のクロスコネ
クト装置は、図３に示した構成と同じであり、ＶＣ４単
位のクロスコネクトを実行する。

【００７２】図９に示す実施形態３の第２のクロスコネ
クト装置は、第１のクロスコネクト装置側より入力され
るＳＴＭ−４フレーム信号の受信終端処理を行うＳＴＭ
−４受信インターフェイス３５と、６４ｋｂｐｓ単位で
クロスコネクトする２×２の時間スイッチ３６−１〜３
６−４と、時間スイッチ３６−１〜３６−４と多重化バ
スとの間に配される多重化バスインターフェイス３７
と、時間スイッチ３６−１〜３６−４と３チャネルのＯ
Ｃ３光伝送路との間に配されるＯＣ３インターフェイス
３８−１〜３８−３と、時間スイッチ３６−１〜３６−
４から第１のクロスコネクト装置側へ出力されるＳＴＭ
−４フレーム信号の送信終端処理を行うＳＴＭ−４送信
インターフェイス３９とを備えている。多重化バスイン
ターフェイス３７は、例えば、ＳＤＨフレーム以外のフ
レームフォーマット信号をＶＣ４フレームにマッピング
し、またその逆の変換を行うためのインターフェイスで
ある。例えば、８ビットのペイロードと８ビットの監視
信号が交互に繰り返される多重化バスのフレームフォー
マット信号と、ＶＣ４フレームとの間のインターフェイ
スである。

【００７３】時間スイッチ３６−１〜３６−４において
は、多重化バスインターフェイス３７から入力された多
重化バスフレーム信号を６４ｋｂｐｓ単位で第１のクロ
スコネクト装置側および光インターフェイス３８−１〜
３８−３のいずれかに方路設定し、また光インターフェ
イス３８−１〜３８−３から入力されたＯＣ３フレーム
信号を６４ｋｂｐｓ単位で第１のクロスコネクト装置側
および多重化バスインターフェイス３７のいずれかに方
路設定し、また第１のクロスコネクト装置側から入力さ
れたＳＴＭ−４フレーム信号を６４ｋｂｐｓ単位で多重
化バスインターフェイス３７および光インターフェイス
３８−１〜３８−３のいずれかに方路設定するように動
作する。

【００７４】図１０は、上記のようなクロスコネクト動
作を行う２×２時間スイッチ３６−１の内部構成を示す
ものである。時間スイッチ３６−１は、先の図６に示し
た構成とほぼ同様の構成をとっており、ＶＣ４分離部４
０と、多重分離バスインターフェイス４１と、メモリ４
２−１〜４２−２と、セレクタ４３−１〜４３−２と、
ＶＣ４多重部４４と、多重分離バスインターフェイス４
５と、アドレスメモリ４６と、カウンタ４７と、アドレ
スメモリ４８と、カウンタ４９を備えている。

【００７５】この第２のクロスコネクト装置は次のよう
に動作する。図９のＳＴＭ受信インターフェイス３５か
らのＳＴＭ−４信号またはＯＣ３インターフェイス３８
−１〜３８−３からのフレーム信号は、図１０のＶＣ４
分離部４０に入力され、ＶＣ４分離部４０においてＶＣ
４単位に分離される。分離されたＶＣ４はメモリ４２−
１に入力される。一方、多重化バスからのフレーム信号
は、多重分離バスインターフェイス４１に入力され、こ
こで所定の情報ブロック（ＶＣ４単位）にマッピングさ
れる。ＶＣ４単位の情報ブロックは順次メモリ４２−２
に入力される。

【００７６】各メモリ４２−１〜４２−２のメモリ容量
は、ＶＣ４フレーム相当で３フレーム分（２４３０バイ
ト×３）である。格納時の位相はＶＣ４の入力位相或い
は多重分離バスからのフレーム信号のパルス位相で行
う。メモリ４２−１〜４２−２からの読み出しは、監視
制御インターフェイスからの設定により読み出しアドレ
スをアドレスメモリ４６に格納し、この読み出しアドレ
スをカウンタ４７で生成されるタイミングに従ってメモ
リ４２−１〜４２−２に出力することにより行われる。
ただし、メモリ４２−１〜４２−２からは、６４ｋｂｐ
ｓ単位でデータの読み出しが行われるような読み出しア
ドレスがアドレスメモリ４６に格納されている。メモリ
４２−１〜４２−２からそれぞれ６４ｋｂｐｓ単位に読
み出されたデータは、セレクタ４３−１〜４３−２に出
力される。

【００７７】セレクタ４３−１〜４３−２においては、
メモリ４２−１〜４２−２からの読み出しデータのうち
１つを選択して出力する。アドレスメモリ４８には、監
視制御インターフェイスからの設定によって、メモリ４
２−１〜４２−２のいずれからの読み出しデータを選択
するかを各セレクタ４３−１〜４３−２に指示するため
のセレクト信号が格納されており、これらのセレクト信
号はカウンタ４９からの読み出しタイミングに従ってセ
レクタ４３−１〜４３−２に出力される。

【００７８】図１１は、セレクタ４３−１〜４３−２で
の選択論理を示すものである。各セレクタ４３−１〜４
３−２に入力される各セレクト信号は、２４３０バイト
のＶＣ４データを１バイト毎に選択できるように、２４
３０個の識別ができるように設定されている。

【００７９】このようにしてセレクタ４３−１で選択さ
れたデータは、ＶＣ４多重部４４に入力される。ＶＣ４
多重部４４では、６４ｋｂｐｓ単位に入力される信号を
ＶＣ４に多重化する。そして、これら多重化したＶＣ４
を図９のＳＴＭ−４送信インターフェイス３９またはＯ
Ｃ３インターフェイス３８−１〜３８−３に出力する。
ＳＴＭ−４送信インターフェイス３９では、入力された
ＶＣ４の送信終端処理を行って、ＳＴＭ−４フレーム信
号を第１のクロスコネクト装置側へ出力する。また、Ｏ
Ｃ３インターフェイス３８−１〜３８−３では、入力さ
れたＶＣ４をＯＣ３フレーム信号に変換して光伝送路に
送出する。

【００８０】一方、セレクタ４３−２で選択されたデー
タは、多重分離バスインターフェイス４５に入力され
る。多重分離バスインターフェイス４５では、６４ｋｂ
ｐｓ単位に入力される信号をＶＣ４フレームに多重化
し、さらにこのＶＣ４フレームからＳＤＨフレーム以外
の前述した多重化バス用のフレームフォーマット信号に
デマッピングする動作を実行し、該デマッピングしたフ
レーム信号を多重化バスに出力する。

【００８１】このようにこの実施の形態３においても、
第１のクロスコネクト装置ではＶＣ４単位のクロスコネ
クトが行われ、第２のクロスコネクト装置では、６４ｋ
ｂｐｓ単位のクロスコネクトが行われる。また、ＳＴＭ
−１単位以外の多重化バスさらには光伝送路の信号を扱
うことが可能となり、サービス、回線設定のフレキシビ
リティ及びアクセシビリティの向上につながる。

【００８２】実施の形態４．つぎに、図１２〜図１４を
用いてこの発明の実施の形態４について説明する。この
実施の形態４においては、第１のクロスコネクト装置で
は、ＳＴＭ−Ｎフレーム信号のセクションオーバーヘッ
ド（ＳＯＨ）もクロスコネクトを行うようにしている。
すなわち、空間スイッチ１２では、ＶＣ４単位のクロス
コネクトが行われるので、空間スイッチ１２では、ＳＴ
Ｍ−１単位のＳＯＨを当該ＳＴＭ−１のペイロードであ
る、すなわち対応するバーチャルコンテナと、同一方路
側に方路設定する。

【００８３】一方、第２のクロスコネクト装置側では、
６５ｋｂｐｓ単位のクロスコネクトが行われるので、時
間スイッチで、ＳＯＨまでも６４ｋｂｐｓ単位のクロス
コネクトを受けることのないように、ＳＯＰを時間スイ
ッチを経由させることなく、時間スイッチをバイパスし
て転送させる。

【００８４】図１２は、実施の形態４の第１のクロスコ
ネクト装置の構成を示すものであり、図３に示した第１
のクロスコネクト装置の構成要素に、ＳＯＨ分離部５０
−１〜５０−ｎと、ＳＯＨ挿入部５１−１〜５１−ｎ
と、ＳＯＨ挿入部５２と、ＳＯＨ分離部５３が追加され
ている。

【００８５】図１２において、他の伝送装置から受信側
高速伝送路を介して受信されるＳＴＭ−１６信号は、Ｓ
ＴＭ−１６受信インターフェイス１０−１〜１０−ｎで
ＳＴＭ−１６信号の受信終端処理が行われ、ＳＯＰとペ
イロードに分離される。ペイロードはＶＣ４分離部１１
−１〜１１−ｎに入力され、その後空間スイッチ１２に
入力され、前述と同様の動作が行われる。一方、ＳＴＭ
−１６信号から分離されたＳＴＭ−１フレーム１６個分
のＳＯＨは、ＳＯＨ分離部５０−１〜５０−ｎに入力さ
れ、ここでバーチャルコンテナ単位（ＶＣ４単位）、す
なわちＳＴＭ−１単位に分離されて、空間スイッチ１２
に入力される。そして、空間スイッチ１２に入力された
各ＳＴＭ−１単位のＳＯＨは、前述したように、当該Ｓ
ＴＭ−１のペイロードであるすなわち対応するＶＣ４
と、同一方路に方路設定される。このような方路設定
が、アドレス生成部１９，ＶＣ−ＲＴ２０およびＣＰＵ
２１による構成によって実行される。

【００８６】空間スイッチ１２において、送信側高速伝
送路側に方路設定されたＳＯＨは、ＳＯＨ挿入部５１−
１〜５１−ｎの何れかに入力される。ＳＯＨ挿入部５１
−１〜５１−ｎでは、入力されたＳＯＨをＳＴＭ−１６
フレームに対応する１６個分多重化してＳＴＭ−１６送
信インターフェイス１４−１〜１４−ｎに入力する。Ｓ
ＴＭ−１６送信インターフェイス１４−１〜１４−ｎで
は、入力されたＳＯＨをＶＣ４多重部１３−１〜１３−
ｎから入力されたＳＴＭ−１６フレームのペイロードと
合成してＳＴＭ−１６フレームを形成し、該形成したＳ
ＴＭ−１６フレームを送信側高速伝送路に送出する。

【００８７】一方、空間スイッチ１２において、第２の
クロスコネクト装置側に方路設定されたＳＯＨは、ＳＯ
Ｈ挿入部５２に入力される。ＳＯＨ挿入部５２では、入
力されたＳＯＨをＳＴＭ−４フレームに対応する４個分
多重化してＳＴＭ−４送信インターフェイス１７に入力
する。ＳＴＭ−４送信インターフェイス１７では、入力
されたＳＯＨをＶＣ４多重部１５から入力されたＳＴＭ
−４フレームのペイロードと合成してＳＴＭ−４フレー
ムを形成し、該形成したＳＴＭ−４フレームを第２のク
ロスコネクト装置に送出する。

【００８８】さらに、第２のクロスコネクト装置からＳ
ＴＭ−４受信インターフェイス１８に入力されたＳＴＭ
−４は、ＳＴＭ−４受信インターフェイス１８でＳＴＭ
−４信号の受信終端処理が行われ、ＳＯＰとペイロード
に分離される。ペイロードはＶＣ４分離部１６に入力さ
れ、その後空間スイッチ１２に入力され、前述と同様の
動作が行われる。一方、ＳＴＭ−４信号から分離された
ＳＴＭ−１フレーム４個分のＳＯＨは、ＳＯＨ分離部５
３に入力され、ここでバーチャルコンテナ単位（ＶＣ４
単位）、すなわちＳＴＭ−１単位に分離されて、空間ス
イッチ１２に入力される。そして、空間スイッチ１２に
入力された各ＳＴＭ−１単位のＳＯＨは、前述したよう
に、対応するＶＣ４と同一方路に方路設定される。そし
て、これらＳＯＨおよびＶＣ４は、ＶＣ４多重部１３−
１〜１３−ｎ、ＳＯＨ挿入部５１−１〜５１−ｎ、およ
びＳＴＭ−１６送信インターフェイス１４−１〜１４−
ｎを経由して、送信側高速伝送路に送出される。

【００８９】つぎに、図１３および図１４を用いて実施
の形態４における第２のクロスコネクト装置について説
明する。

【００９０】図１３に示す第２のクロスコネクト装置
は、図５に示した第２のクロスコネクト装置の構成要素
に、ＳＯＨ転送部５４が追加されている。

【００９１】すなわち、６４ｋｂｐｓ単位のクロスコネ
クトを行う第２のクロスコネクト装置では、ＳＯＨまで
６４ｋｂｐｓ単位のクロスコネクトを受けることのない
ように、ＳＯＨ転送部５４を設け、このＳＯＨ転送部５
４によって時間スイッチ２３をバイパスして、ＳＯＨを
ＳＴＭ−４受信インターフェイス２２からＳＤＭ−４送
信インターフェイス２４に直接入力するようにしてい
る。

【００９２】ＳＴＭ−４受信インターフェイス２２で
は、ＳＴＭ−４信号の受信終端処理が行われ、ＳＯＰと
ペイロードに分離される。ペイロードは時間スイッチ２
３に入力され、前述と同様の動作が行われる。一方、Ｓ
ＴＭ−４信号から分離されたＳＴＭ−１フレーム４個分
のＳＯＨは、ＳＯＨ転送部５４を経由してＳＴＭ−４送
信インターフェイス２４に入力される。ＳＴＭ−４送信
インターフェイス２４では、時間スイッチ２３から入力
されたＳＴＭ−４信号のペイロードと、ＳＯＨ転送部５
４から入力されたＳＯＨを合成してＳＴＭ−４フレーム
信号を形成し、該形成したＳＴＭ４フレーム信号を加入
者線に送出する。

【００９３】つぎに、図１４に示す第２のクロスコネク
ト装置は、図９に示した第２のクロスコネクト装置の構
成要素に、ＳＯＨ転送部５５およびＳＯＨ転送部５６を
追加している。ＳＯＨ転送部５５は、ＳＴＭ−４受信イ
ンターフェイス３５とＯＣ３インターフェイス３８−１
〜３８−３との間に挿入され、ＳＯＨ転送部５６は、Ｏ
Ｃ３インターフェイス３８−１〜３８−３とＳＴＭ−４
送信インターフェイス３９との間に挿入されている。

【００９４】すなわち、この第２のクロスコネクト装置
においても、ＳＯＨまで６４ｋｂｐｓ単位のクロスコネ
クトを受けることのないように、ＳＯＨ転送部５５，５
６を設け、これらＳＯＨ転送部５５，５６によって時間
スイッチ３６−１〜３６−４をバイパスして、ＳＯＨを
ＳＴＭ−４受信インターフェイス３５からＯＣ３インタ
ーフェイス３８−１〜３８−３に対し、あるいはＯＣ３
インターフェイス３８−１〜３８−３からＳＴＭ−４送
信インターフェイス３９に対し直接入力するようにして
いる。

【００９５】ＳＴＭ−４受信インターフェイス３５で
は、ＳＴＭ−４信号の受信終端処理が行われ、ＳＯＰと
ペイロードに分離される。ペイロードは時間スイッチ３
６−１〜３６−４に入力され、前述と同様の動作が行わ
れる。一方、ＳＴＭ−４信号から分離されたＳＴＭ−１
フレーム４個分のＳＯＨは、ＳＯＨ転送部５５を経由し
てＯＣ３インターフェイス３８−１〜３８−３に入力さ
れる。ＯＣ３インターフェイス３８−１〜３８−３で
は、時間スイッチ３６−１〜３６−４から入力されたペ
イロードと、ＳＯＨ転送部５５から入力されたＳＯＨを
合成してＯＣ３フレーム信号を形成し、該形成したＯＣ
３フレーム信号を光伝送路に送出する。

【００９６】一方、光伝送路からＯＣ３インターフェイ
ス３８−１〜３８−３に入力されたＯＣ３フレーム信号
は、ＯＣ３インターフェイス３８−１〜３８−３で受信
終端処理が行われ、ＳＯＰとペイロードに分離される。
ペイロードは時間スイッチ３６−１〜３６−４に入力さ
れ、前述と同様の動作が行われる。他方、ＯＣ３信号か
ら分離されたＳＯＨは、ＳＯＨ転送部５６を経由してＳ
ＴＭ−４送信インターフェイス３９に入力される。ＳＴ
Ｍ−４送信インターフェイス３９では、時間スイッチ３
６−１〜３６−４から入力されたペイロードと、ＳＯＨ
転送部５６から入力されたＳＯＨを合成してＳＴＭ−４
フレーム信号を形成し、該形成したＳＴＭ−４フレーム
信号を第１のクロスコネクト装置に出力する。

【００９７】このようにして、高速伝送路側および加入
者線側の各種監視制御情報が第１のクロスコネクト装置
の空間スイッチ１２の方路設定に対応して転送される。

【００９８】以上、本発明のクロスコネクト装置の実施
の形態の構成及び動作について説明したが、本発明で
は、上記実施の形態にとらわれることなく、請求の範囲
に記載した範囲内で種々の変更実施が可能である。

【００９９】また、上記実施の形態では、空間スイッチ
１２で行うクロスコネクトの単位がＶＣ４の例について
説明したが、その他のＶＣ単位（ＶＣ３、ＶＣ１１等）
を適用してもよい。また、時間スイッチで行うクロスコ
ネクト単位も６４ｋｂｐｓに限ることなく、空間スイッ
チ１２でのクロスコネクト単位よりも小さい単位であれ
ば、任意の容量単位のクロスコネクトを行うようにして
もよい。

【０１００】

【発明の効果】以上説明したように、この発明にかかる
クロスコネクト装置によれば、高速伝送路−高速伝送路
間および高速伝送路−低速伝送路間で伝送フレーム信号
の方路設定を第１の情報ブロック単位で行う第１のクロ
スコネクト装置と、該第１のクロスコネクト装置によっ
て低速伝送路側へクロスコネクトされた第１の情報ブロ
ックを、この第１の情報ブロックよりも容量の小さい第
２の情報ブロック単位またはタイムスロット単位で前記
低速伝送路にクロスコネクトを行う第２のクロスコネク
ト装置を備えるようにしているので、同時に２つ以上の
クロスコネクト単位でのクロスコネクトを行う場合の回
路規模が削減され、またサービス向上、回線設定のフレ
キシビリティさらにはアクセシビリティの向上を図るこ
とが可能となる。

【０１０１】つぎの発明にかかるクロスコネクト装置に
よれば、第２のクロスコネクト装置は、低速伝送路から
受信した低速伝送フレーム信号を前記第２の情報ブロッ
ク単位またはタイムスロット単位で前記第１のクロスコ
ネクト装置側へクロスコネクトを行う機能をさらに備え
るようにしているので、第２のクロスコネクト装置にお
いて双方向の方路設定が可能となり、また同時に２つ以
上のクロスコネクト単位でのクロスコネクトを行う場合
の回路規模が削減され、またサービス向上、回線設定の
フレキシビリティさらにはアクセシビリティの向上を図
ることが可能となる。

【０１０２】つぎの発明にかかるクロスコネクト装置に
よれば、第１のクロスコネクト装置での大きな容量単位
での方路設定は高速処理に適した空間スイッチによって
行い、第２のクロスコネクト装置での小さな容量単位で
の方路設定は時間スイッチによって行うようにしている
ので、両スイッチの特性を生かした効率的なクロスコネ
クト動作を実現することができる。

【０１０３】つぎの発明にかかるクロスコネクト装置に
よれば、第１のクロスコネクト装置は、複数の第１の情
報ブロック分離手段、方路設定手段、第１の情報ブロッ
ク多重手段、複数の第２の情報ブロック多重手段、およ
び第２の情報ブロック分離手段を備え、方路設定手段に
よって第１の高速伝送路、第２の高速伝送路および低速
伝送路側間の方路設定を所定の第１の情報ブロック単位
で実現するようにしたので、加入者線側の低速伝送路側
と高速伝送路側との任意の信号を一定の情報ブロック単
位でクロスコネクトが可能となる。

【０１０４】つぎの発明にかかるクロスコネクト装置に
よれば、高速伝送フレーム信号がＳＴＭ−Ｎフレーム構
造を有し、低速伝送フレーム信号がＳＴＭ−ｎ（ｎ＜
Ｎ）フレーム構造を有する場合において、第１のクロス
コネクト装置で、高速伝送路側と低速伝送路側の任意の
信号をＶＣ４などのバーチャルコンテナ単位でクロスコ
ネクトが可能となる。

【０１０５】つぎの発明にかかるクロスコネクト装置に
よれば、高速伝送フレーム信号がＳＴＭ−Ｎフレーム構
造を有し、低速伝送フレーム信号がＳＴＭ−ｎ（ｎ＜
Ｎ）フレーム構造を有する場合において、第１のクロス
コネクト装置で、高速伝送路側と低速伝送路側の任意の
信号をＶＣ４などのバーチャルコンテナ単位でクロスコ
ネクトが可能となり、また第２のクロスコネクト装置
で、タイムスロット単位すなわち６４ｋｂｐｓ単位での
クロスコネクトを行うことが可能となり、サービス、回
線設定のフレキシビリティ及びアクセシビリティの向上
につながる。

【０１０６】つぎの発明にかかるクロスコネクト装置に
よれば、低速伝送路から受信した低速伝送フレーム信号
をＳＴＭ−１フレームに変換するとともに時間スイッチ
で交換されたＳＴＭ−１フレームを低速伝送路での低速
伝送フレーム信号に変換するフレーム変換手段を備える
ようにしたので、低速伝送路として外部伝送路を用いた
場合などにおいて、ＳＴＭ−１以外の多重化バス等の信
号を扱うことが可能となり、サービス、回線設定のフレ
キシビリティ及びアクセシビリティの向上につながる。

【０１０７】つぎの発明にかかるクロスコネクト装置に
よれば、第１のクロスコネクト装置の空間スイッチにお
いて、ＳＤＨフレーム（ＳＴＭ−Ｎ，ＳＴＭ−ｎフレー
ム）に含まれるセクションオーバーヘッド（ＳＯＨ）も
バーチャルコンテナ単位にクロスコネクトするようにし
たので、同一のＳＴＭ−１フレームのＶＣ４とＳＯＨ
が、共に同じ方路に設定可能となる。

【０１０８】つぎの発明にかかるクロスコネクト装置に
よれば、第２のクロスコネクト装置において、第１のク
ロスコネクト装置側からのＳＯＨを受信し、該受信した
ＳＯＨを時間スイッチを経由せずに低速伝送路側のフレ
ーム変換手段に転送するようにしているので、時間スイ
ッチでの６４ｋｂｐｓのクロスコネクトの影響を受ける
ことなく、ＳＴＭ−１単位におけるＳＯＨの転送が可能
となる。したがって、高速伝送路側〜低速伝送路側の各
種監視制御情報がＶＣ４クロスコネクトの方路設定に対
応して転送される。

【０１０９】つぎの発明にかかるクロスコネクト装置に
よれば、第２のクロスコネクト装置において、第１のク
ロスコネクト装置側からのＳＯＨを受信し、該受信した
ＳＯＨを時間スイッチを経由せずに低速伝送路側のフレ
ーム変換手段に転送するとともに、低速送路路側のフレ
ーム変換手段からのＳＯＨを受信し、該受信したＳＯＨ
を時間スイッチを経由せずに第１のクロスコネクト装置
側に転送するようにしているので、時間スイッチでの６
４ｋｂｐｓのクロスコネクトの影響を受けることなく、
ＳＴＭ−１単位におけるＳＯＨの転送が可能となる。し
たがって、高速伝送路側〜低速伝送路側の各種監視制御
情報がＶＣ４クロスコネクトの方路設定に対応して転送
される。

【図面の簡単な説明】

【図１】 本発明の実施の形態１におけるクロスコネク
ト装置の概念的構成を示すブロック図である。

【図２】 本発明の実施の形態１における時間スイッチ
の内部構成を示すブロック図である。

【図３】 本発明の実施の形態２におけるクロスコネク
ト装置の第１のクロスコネクト装置の構成を示すブロッ
ク図である。

【図４】 ＳＤＨフレーム（ＳＴＭ−Ｎフレーム）のフ
レーム構成を示すフォーマット図である。

【図５】 本発明の実施の形態２におけるクロスコネク
ト装置の第２のクロスコネクト装置の構成を示すブロッ
ク図である。

【図６】 ４×４の時間スイッチの構成を示すブロック
図である。

【図７】 ＳＤＨフレーム（ＳＴＭ−Ｎフレーム）のペ
イロード（ＶＣ１１及び６４ｋｂｐｓフレーム）を説明
するためのＳＴＭ−Ｎフレームのフレーム構成を示すフ
ォーマット図である。

【図８】 ４×４時間スイッチの選択論理を示す図であ
る。

【図９】 本発明の実施の形態３におけるクロスコネク
ト装置の第２のクロスコネクト装置の構成を示すブロッ
ク図である。

【図１０】 実施の形態３の第２のクロスコネクト装置
に用いる２×２の時間スイッチの構成を示すブロック図
である。

【図１１】 ２×２時間スイッチの選択論理を示す図で
ある。

【図１２】 本発明の実施の形態４におけるクロスコネ
クト装置の第１のクロスコネクト装置の構成を示すブロ
ック図である。

【図１３】 本発明の実施の形態４におけるクロスコネ
クト装置の第２のクロスコネクト装置の構成を示すブロ
ック図である。

【図１４】 本発明の実施の形態４におけるクロスコネ
クト装置の第２のクロスコネクト装置の他の構成を示す
ブロック図である。

【符号の説明】

１ 空間スイッチ、２，３ 時間スイッチ、４ メモ
リ、５ セレクタ、６アドレスメモリ、７ カウンタ、
８ アドレスメモリ、９ カウンタ、１０ ＳＴＭ−１
６受信インターフェイス、１１ ＶＣ４分離部、１２
空間スイッチ、１３ ＶＣ４多重部、１４ ＳＴＭ−１
６送信インターフェイス、１５ ＶＣ４多重部、１６
ＶＣ４分離部、１７ ＳＴＭ−４送信インターフェイ
ス、１８ＳＴＭ−４受信インターフェイス、１９ アド
レス生成部、２０ バーチャルコンテナルーティングテ
ーブル（ＶＣ−ＲＴ）、２１ ＣＰＵ、２２ ＳＴＭ−
４受信インターフェイス、２３ 時間スイッチ、２４
ＳＴＭ−４送信インターフェイス、２５ ＳＴＭ−４受
信インターフェイス、２６ ＳＴＭ−４送信インターフ
ェイス、２７ ＶＣ４分離部、２８ メモリ、２９ セ
レクタ、３０ ＶＣ４多重部、３１ アドレスメモリ、
３２ カウンタ、３３ アドレスメモリ、３４ カウン
タ、３５ ＳＴＭ−４受信インターフェイス、３６ 時
間スイッチ、３７ 多重化バスインターフェイス、３８
ＯＣ３（光）インターフェイス、３９ ＳＴＭ−４送
信インターフェイス、４０ ＶＣ４分離部、４１ 多重
分離バスインターフェイス、４２ メモリ、４３ セレ
クタ、４４ ＶＣ４多重部、４５ 多重分離バスインタ
ーフェイス、４６ アドレスメモリ、４７ カウンタ、
４８ アドレスメモリ、４９ カウンタ、５０ ＳＯＨ
分離部、５１ ＳＯＨ挿入部、５２ ＳＯＨ挿入部、５
３ ＳＯＨ分離部、５４，５５，５６ ＳＯＨ転送部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小崎 成治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 一番ヶ瀬 広 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5K028 AA07 BB08 KK01 KK03 KK05 MM05 RR02 TT01 5K069 AA13 BA02 CB08 DB02 DB11 DB56

Claims (10)

【特許請求の範囲】
1. 【請求項１】 高速伝送路上を伝送される高速伝送フレ
   ーム信号を受信し、該受信した伝送フレーム内の情報領
   域を、所定の容量の第１の情報ブロック単位に変換し、
   該変換した第１の情報ブロックを第１の情報ブロック単
   位で低速伝送路側および高速伝送路側の何れかにクロス
   コネクトを行うとともに、低速伝送路側から受信した低
   速伝送フレーム信号を前記第１の情報ブロック単位で前
   記高速伝送路側へクロスコネクトを行う第１のクロスコ
   ネクト装置と、 前記第１のクロスコネクト装置によって低速伝送路側へ
   クロスコネクトされた第１の情報ブロックを、この第１
   の情報ブロックよりも容量の小さい第２の情報ブロック
   単位またはタイムスロット単位で前記低速伝送路にクロ
   スコネクトを行う第２のクロスコネクト装置と、 を備えることを特徴とするクロスコネクト装置。
2. 【請求項２】 前記第２のクロスコネクト装置は、 低速伝送路から受信した低速伝送フレーム信号を前記第
   ２の情報ブロック単位またはタイムスロット単位で前記
   第１のクロスコネクト装置側へクロスコネクトを行う機
   能をさらに備えることを特徴とする請求項１に記載のク
   ロスコネクト装置。
3. 【請求項３】 前記第１のクロスコネクト装置は、第１
   の情報ブロック単位の方路設定を行う空間スイッチを有
   し、 前記第２のクロスコネクト装置は、第２の情報ブロック
   単位またはタイムスロット単位の方路設定を行う時間ス
   イッチを有することを特徴とする請求項１または２に記
   載のクロスコネクト装置。
4. 【請求項４】 前記第１のクロスコネクト装置は、 複数の第１の高速伝送路から受信した高速伝送フレーム
   信号を前記第１の情報ブロック単位に分離する複数の第
   １の情報ブロック分離手段と、 前記分離された第１の情報ブロックを該第１の情報ブロ
   ック単位で低速伝送路側および第２の高速伝送路側の何
   れかに方路設定する方路設定手段と、 前記方路設定手段によって低速伝送路側に方路設定され
   た第１の情報ブロックを多重化して前記低速伝送フレー
   ム信号を生成する第１の情報ブロック多重手段と、 前記方路設定手段によって第２の高速伝送路側に方路設
   定された第１の情報ブロックを多重化して前記高速伝送
   フレーム信号を生成して、第２の高速伝送路に送出する
   複数の第２の情報ブロック多重手段と、 前記第２のクロスコネクト装置によって前記第１のクロ
   スコネクト装置側へ方路設定された低速伝送フレーム信
   号を前記第１の情報ブロック単位に分離して前記方路設
   定手段に入力する第２の情報ブロック分離手段と、 を備え、 前記方路設定手段は、前記第２の情報ブロック分離手段
   から入力された第１の情報ブロックを該第１の情報ブロ
   ック単位で前記第２の高速伝送路側に方路設定すること
   を特徴とする請求項２に記載のクロスコネクト装置。
5. 【請求項５】 前記高速伝送フレーム信号は、ＳＴＭ−
   Ｎフレーム構造を有し、前記低速伝送フレーム信号は、
   ＳＴＭ−ｎ（ｎ＜Ｎ）フレーム構造を有し、 前記第１の情報ブロック分離手段は、ＳＴＭ−Ｎフレー
   ムのペイロード中のバーチャルコンテナ単位にＳＴＭ−
   Ｎフレームを分離するものであり、 前記方路設定手段は、バーチャルコンテナ単位のクロス
   コネクトを行う空間スイッチであり、 前記第１の情報ブロック多重手段は、前記空間スイッチ
   によって低速伝送路側に方路設定されたバーチャルコン
   テナをＳＴＮ−ｎフレームに多重化するものであり、 前記第２の情報ブロック多重手段は、前記空間スイッチ
   によって第２の高速伝送路側に方路設定されたバーチャ
   ルコンテナをＳＴＮ−Ｎフレームに多重化するものであ
   り、 前記第２の情報ブロック分離手段は、前記第２のクロス
   コネクト装置によって前記第１のクロスコネクト装置側
   へ方路設定されたＳＴＭ−ｎフレームを該ＳＴＭ−ｎフ
   レームのペイロード中のバーチャルコンテナ単位に分離
   するものであることを特徴とする請求項４に記載のクロ
   スコネクト装置。
6. 【請求項６】 前記第２のクロスコネクト装置は、 前記第１のクロスコネクト装置の前記第１の情報ブロッ
   ク多重手段からＳＴＭ−ｎフレームを受信してＳＴＭ−
   １フレームに変換する第１のフレーム変換手段と、 前記低速伝送路から受信したＳＴＭ−ｎフレームをＳＴ
   Ｍ−１フレームに変換する第２のフレーム変換手段と、 前記第１または第２のフレーム変換手段からのＳＴＭ−
   １フレームのペイロード中のタイムスロット単位の交換
   を行う時間スイッチと、 前記時間スイッチで交換された前記第１のフレーム変換
   手段からのＳＴＭ−１フレームをＳＴＭ−ｎフレームに
   変換して前記低速伝送路に送出する第３のフレーム変換
   手段と、 前記時間スイッチで交換された前記第２のフレーム変換
   手段からのＳＴＭ−１フレーム信号をＳＴＭ−ｎフレー
   ム信号に変換して前記第１のクロスコネクト装置の第２
   の情報ブロック多重手段に入力する第４のフレーム変換
   手段と、 を備えることを特徴とする請求項５に記載のクロスコネ
   クト装置。
7. 【請求項７】 前記第２のクロスコネクト装置は、 前記第１のクロスコネクト装置の前記第１の情報ブロッ
   ク多重手段からＳＴＭ−ｎフレームを受信してＳＴＭ−
   １フレームに変換する第１のフレーム変換手段と、 前記低速伝送路から受信した低速伝送フレーム信号をＳ
   ＴＭ−１フレームに変換する第２のフレーム変換手段
   と、 前記第１または第２のフレーム変換手段からのＳＴＭ−
   １フレームのペイロード中のタイムスロット単位の交換
   を行う時間スイッチと、 前記時間スイッチで交換された前記第１のフレーム変換
   手段からのＳＴＭ−１フレームを前記低速伝送路での低
   速伝送フレーム信号に変換して前記低速伝送路に送出す
   る第３のフレーム変換手段と、 前記時間スイッチで交換された前記第２のフレーム変換
   手段からのＳＴＭ−１フレーム信号をＳＴＭ−ｎフレー
   ム信号に変換して前記第１のクロスコネクト装置の第２
   の情報ブロック多重手段に入力する第４のフレーム変換
   手段と、 を備えることを特徴とする請求項５に記載のクロスコネ
   クト装置。
8. 【請求項８】 前記第１のクロスコネクト装置は、前記
   第１の高速伝送路から受信したＳＴＭ−ＮフレームのＳ
   ＯＨをバーチャルコンテナ単位に分離して前記空間スイ
   ッチに入力する第１のＳＯＨ分離手段と、 前記第２のクロスコネクト装置によって前記第１のクロ
   スコネクト装置側へ方路設定されたＳＴＭ−ｎフレーム
   からＳＯＨをバーチャルコンテナ単位に分離して前記空
   間スイッチに入力する第２のＳＯＨ分離手段と、 前記第１のＳＯＨ分離手段から入力されたＳＯＨを当該
   ＳＯＨと同一ＳＴＭ−Ｎフレーム内の対応するバーチャ
   ルコンテナと同一方路側に方路設定するとともに、前記
   第２のＳＯＨ分離手段から入力されたＳＯＨを当該ＳＯ
   Ｈと同一ＳＴＭ−ｎフレーム内の対応するバーチャルコ
   ンテナと同一方路側に方路設定する前記空間スイッチ
   と、 前記空間スイッチによって低速伝送路側に方路設定され
   たＳＯＨを前記第１の情報ブロック多重手段で作成され
   るＳＴＭ−ｎフレームに挿入する第１のＳＯＨ挿入手段
   と、 前記空間スイッチによって第２の高速伝送路側に方路設
   定されたＳＯＨを前記第２の情報ブロック多重手段で作
   成されるＳＴＭ−Ｎフレームに挿入する第２のＳＯＨ挿
   入手段と、 を備え、前記第１の情報ブロック多重手段は、前記第１
   のＳＯＨ挿入手段によって挿入されたＳＯＨを用いてＳ
   ＴＭ−ｎフレームを作成し、前記第２の情報ブロック多
   重手段は前記第２のＳＯＨ挿入手段によって挿入された
   ＳＯＨを用いてＳＴＭ−Ｎフレームを作成することを特
   徴とする請求項５または６に記載のクロスコネクト装
   置。
9. 【請求項９】 前記第２のクロスコネクト装置は、 前記第１の情報ブロック多重手段から前記第１のフレー
   ム変換手段に入力されるＳＴＭ−ｎフレームからＳＯＨ
   を分離し、該分離したＳＯＨを前記第３のフレーム変換
   手段に直接出力する第１のＳＯＨ転送手段をさらに備
   え、 前記第３のフレーム変換手段は、第１のＳＯＨ転送手段
   から入力されたＳＯＨを用いてＳＴＭ−ｎフレーム信号
   を作成することを特徴とする請求項８に記載のクロスコ
   ネクト装置。
10. 【請求項１０】 前記第２のクロスコネクト装置は、 前記第１の情報ブロック多重手段から前記第１のフレー
    ム変換手段に入力されるＳＴＭ−ｎフレームからＳＯＨ
    を分離し、該分離したＳＯＨを前記第３のフレーム変換
    手段に直接入力する第１のＳＯＨ転送手段と、 前記第４のフレーム変換手段で受信されるＳＴＭ−ｎフ
    レームからＳＯＨを分離し、該分離したＳＯＨを前記第
    ４のフレーム変換手段に直接入力する第２のＳＯＨ転送
    手段と、 をさらに備え、 前記第３および第４のフレーム変換手段は、第１および
    第２のＳＯＨ転送手段から夫々入力されたＳＯＨを用い
    てＳＴＭ−ｎフレーム信号を作成することを特徴とする
    請求項８に記載のクロスコネクト装置。