JP2003061171A - クロスコネクト装置 - Google Patents
クロスコネクト装置Info
- Publication number
- JP2003061171A JP2003061171A JP2001250595A JP2001250595A JP2003061171A JP 2003061171 A JP2003061171 A JP 2003061171A JP 2001250595 A JP2001250595 A JP 2001250595A JP 2001250595 A JP2001250595 A JP 2001250595A JP 2003061171 A JP2003061171 A JP 2003061171A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- cross
- stm
- speed transmission
- information block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 同時に2つ以上のクロスコネクト単位でのク
ロスコネクトを行うクロスコネクト装置において、回路
規模を削減し、サービス向上、回線設定のフレキシビリ
ティの向上及びアクセシビリティの向上を実現できるク
ロスコネクト装置を得ること。 【解決手段】 高速伝送路−高速伝送路間および高速伝
送路−低速伝送路間で伝送フレーム信号の方路設定を第
1の情報ブロック単位で行う第1のクロスコネクト装置
(空間スイッチ1)と、該第1のクロスコネクト装置に
よって低速伝送路側へクロスコネクトされた第1の情報
ブロックを、この第1の情報ブロックよりも容量の小さ
い第2の情報ブロック単位またはタイムスロット単位で
前記低速伝送路にクロスコネクトを行う第2のクロスコ
ネクト装置(時間スイッチ2,3)とを備える。
ロスコネクトを行うクロスコネクト装置において、回路
規模を削減し、サービス向上、回線設定のフレキシビリ
ティの向上及びアクセシビリティの向上を実現できるク
ロスコネクト装置を得ること。 【解決手段】 高速伝送路−高速伝送路間および高速伝
送路−低速伝送路間で伝送フレーム信号の方路設定を第
1の情報ブロック単位で行う第1のクロスコネクト装置
(空間スイッチ1)と、該第1のクロスコネクト装置に
よって低速伝送路側へクロスコネクトされた第1の情報
ブロックを、この第1の情報ブロックよりも容量の小さ
い第2の情報ブロック単位またはタイムスロット単位で
前記低速伝送路にクロスコネクトを行う第2のクロスコ
ネクト装置(時間スイッチ2,3)とを備える。
Description
【0001】
【発明の属する技術分野】本発明は、同期光ネットワー
ク(SONET)/同期デジタルハイアラーキ(SD
H)伝送方式などの光ネットワーク上に適用されるクロ
スコネクト装置に関し、特に高速伝送路側と低速伝送路
側(加入者線側)との間で方路設定を行うクロスコネク
ト装置に関するものである。
ク(SONET)/同期デジタルハイアラーキ(SD
H)伝送方式などの光ネットワーク上に適用されるクロ
スコネクト装置に関し、特に高速伝送路側と低速伝送路
側(加入者線側)との間で方路設定を行うクロスコネク
ト装置に関するものである。
【0002】
【従来の技術】同期光ネットワーク(SONET)/同
期デジタルハイアラーキ(SDH)伝送方式を用いたデ
ィジタル同期網においては、高速伝送路側(高次パス)
側では、大きな情報ブロック単位のクロスコネクト行
い、加入者側の低速伝送路側(低次パス)では小さな情
報ブロック単位でのクロスコネクトを行う必要がある。
しかし、このようなクロスコネクトを行うためのクロス
コネクト装置(XC)あるいは挿入分離多重変換装置
(ADM)においては、従来、これら異なる情報ブロッ
ク単位での同時のクロスコネクトを1つのクロスコネク
ト装置で実現したものはなかった。
期デジタルハイアラーキ(SDH)伝送方式を用いたデ
ィジタル同期網においては、高速伝送路側(高次パス)
側では、大きな情報ブロック単位のクロスコネクト行
い、加入者側の低速伝送路側(低次パス)では小さな情
報ブロック単位でのクロスコネクトを行う必要がある。
しかし、このようなクロスコネクトを行うためのクロス
コネクト装置(XC)あるいは挿入分離多重変換装置
(ADM)においては、従来、これら異なる情報ブロッ
ク単位での同時のクロスコネクトを1つのクロスコネク
ト装置で実現したものはなかった。
【0003】特開平6−177848には、複数の異な
るクロスコネクト単位で兼用可能なクロスコネクト装置
に関する発明が開示されている。この従来技術は、TU
(トリビュタリユニット)11信号単位(1.5Mbp
s)のクロスコネクトと、AU(アドミニストラティブ
ユニット)3信号単位(49Mbps)のクロスコネク
トとを1つのクロスコネクト装置で兼用して行えるよう
したものであり、TU11信号単位のクロスコネクトが
可能な装置に対して、AU3信号を処理するために不要
な回路構成を排除するための切替回路と、AU3信号を
処理するに必要な制御回路が付加される。
るクロスコネクト単位で兼用可能なクロスコネクト装置
に関する発明が開示されている。この従来技術は、TU
(トリビュタリユニット)11信号単位(1.5Mbp
s)のクロスコネクトと、AU(アドミニストラティブ
ユニット)3信号単位(49Mbps)のクロスコネク
トとを1つのクロスコネクト装置で兼用して行えるよう
したものであり、TU11信号単位のクロスコネクトが
可能な装置に対して、AU3信号を処理するために不要
な回路構成を排除するための切替回路と、AU3信号を
処理するに必要な制御回路が付加される。
【0004】TU11信号を処理する際には、前記切替
回路を非排除側に切り替えて、TU11信号単位のクロ
スコネクトを行う。AU3信号単位のクロスコネクトを
行なう場合は、前記切替回路を排除側に切り替えて、不
要な回路構成を排除して装置を動作させる。また、AC
3信号を仮想的にTU11信号単位に分割し、同じAU
3信号から分割された複数個の仮想TU11信号を、常
に同一方向に出力するようなクロスコネクト動作を行わ
せることで、AU3信号単位でのクロスコネクトを実現
する。
回路を非排除側に切り替えて、TU11信号単位のクロ
スコネクトを行う。AU3信号単位のクロスコネクトを
行なう場合は、前記切替回路を排除側に切り替えて、不
要な回路構成を排除して装置を動作させる。また、AC
3信号を仮想的にTU11信号単位に分割し、同じAU
3信号から分割された複数個の仮想TU11信号を、常
に同一方向に出力するようなクロスコネクト動作を行わ
せることで、AU3信号単位でのクロスコネクトを実現
する。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来技術を同時に2つ以上のクロスコネクト単位でのクロ
スコネクトを行うクロスコネクト装置に適用した場合、
次のような問題が発生する。
来技術を同時に2つ以上のクロスコネクト単位でのクロ
スコネクトを行うクロスコネクト装置に適用した場合、
次のような問題が発生する。
【0006】上記従来技術においては、交換単位の異な
るクロスコネクトを実現するために、最小のクロスコネ
クト単位でのタイムスロット変換機能の他に、より大き
なクロスコネクト単位でのタイムスロット変換機能を追
加する必要があるので、回路構成が冗長である。また、
AU信号を処理するための回路構成、不要回路を排除す
るための切替回路を余分に設ける必要があるので、回路
構成が冗長である。したがって、この従来装置を、同時
に2つ以上のクロスコネクト単位でのクロスコネクトを
行うクロスコネクト装置に適用した場合、この従来装置
を大きな情報ブロック単位のクロスコネクトを行う第1
のクロスコネクト部と、小さな情報ブロック単位でのク
ロスコネクトを行う第2のクロスコネクト部の2箇所に
配置する必要があり、回路規模が加算的に増大する問題
がある。
るクロスコネクトを実現するために、最小のクロスコネ
クト単位でのタイムスロット変換機能の他に、より大き
なクロスコネクト単位でのタイムスロット変換機能を追
加する必要があるので、回路構成が冗長である。また、
AU信号を処理するための回路構成、不要回路を排除す
るための切替回路を余分に設ける必要があるので、回路
構成が冗長である。したがって、この従来装置を、同時
に2つ以上のクロスコネクト単位でのクロスコネクトを
行うクロスコネクト装置に適用した場合、この従来装置
を大きな情報ブロック単位のクロスコネクトを行う第1
のクロスコネクト部と、小さな情報ブロック単位でのク
ロスコネクトを行う第2のクロスコネクト部の2箇所に
配置する必要があり、回路規模が加算的に増大する問題
がある。
【0007】この発明は上記に鑑みてなされたもので、
同時に2つ以上のクロスコネクト単位でのクロスコネク
トを行うクロスコネクト装置において、回路規模を削減
し、サービス向上、回線設定のフレキシビリティの向上
及びアクセシビリティの向上を実現できるクロスコネク
ト装置を得ることを目的としている。
同時に2つ以上のクロスコネクト単位でのクロスコネク
トを行うクロスコネクト装置において、回路規模を削減
し、サービス向上、回線設定のフレキシビリティの向上
及びアクセシビリティの向上を実現できるクロスコネク
ト装置を得ることを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するため
この発明にかかるクロスコネクト装置は、高速伝送路上
を伝送される高速伝送フレーム信号を受信し、該受信し
た伝送フレーム内の情報領域を、所定の容量の第1の情
報ブロック単位に変換し、該変換した第1の情報ブロッ
クを第1の情報ブロック単位で低速伝送路側および高速
伝送路側の何れかにクロスコネクトを行うとともに、低
速伝送路側から受信した低速伝送フレーム信号を前記第
1の情報ブロック単位で前記高速伝送路側へクロスコネ
クトを行う第1のクロスコネクト装置と、前記第1のク
ロスコネクト装置によって低速伝送路側へクロスコネク
トされた第1の情報ブロックを、この第1の情報ブロッ
クよりも容量の小さい第2の情報ブロック単位またはタ
イムスロット単位で前記低速伝送路にクロスコネクトを
行う第2のクロスコネクト装置とを備えることを特徴と
する。
この発明にかかるクロスコネクト装置は、高速伝送路上
を伝送される高速伝送フレーム信号を受信し、該受信し
た伝送フレーム内の情報領域を、所定の容量の第1の情
報ブロック単位に変換し、該変換した第1の情報ブロッ
クを第1の情報ブロック単位で低速伝送路側および高速
伝送路側の何れかにクロスコネクトを行うとともに、低
速伝送路側から受信した低速伝送フレーム信号を前記第
1の情報ブロック単位で前記高速伝送路側へクロスコネ
クトを行う第1のクロスコネクト装置と、前記第1のク
ロスコネクト装置によって低速伝送路側へクロスコネク
トされた第1の情報ブロックを、この第1の情報ブロッ
クよりも容量の小さい第2の情報ブロック単位またはタ
イムスロット単位で前記低速伝送路にクロスコネクトを
行う第2のクロスコネクト装置とを備えることを特徴と
する。
【0009】この発明によれば、高速伝送路−高速伝送
路間および高速伝送路−低速伝送路間で伝送フレーム信
号の方路設定を第1の情報ブロック単位で行う第1のク
ロスコネクト装置と、該第1のクロスコネクト装置によ
って低速伝送路側へクロスコネクトされた第1の情報ブ
ロックを、この第1の情報ブロックよりも容量の小さい
第2の情報ブロック単位またはタイムスロット単位で前
記低速伝送路にクロスコネクトを行う第2のクロスコネ
クト装置を備えるようにしている。
路間および高速伝送路−低速伝送路間で伝送フレーム信
号の方路設定を第1の情報ブロック単位で行う第1のク
ロスコネクト装置と、該第1のクロスコネクト装置によ
って低速伝送路側へクロスコネクトされた第1の情報ブ
ロックを、この第1の情報ブロックよりも容量の小さい
第2の情報ブロック単位またはタイムスロット単位で前
記低速伝送路にクロスコネクトを行う第2のクロスコネ
クト装置を備えるようにしている。
【0010】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第2のクロスコネクト装
置は、低速伝送路から受信した低速伝送フレーム信号を
前記第2の情報ブロック単位またはタイムスロット単位
で前記第1のクロスコネクト装置側へクロスコネクトを
行う機能をさらに備えることを特徴とする。
は、上記の発明において、前記第2のクロスコネクト装
置は、低速伝送路から受信した低速伝送フレーム信号を
前記第2の情報ブロック単位またはタイムスロット単位
で前記第1のクロスコネクト装置側へクロスコネクトを
行う機能をさらに備えることを特徴とする。
【0011】この発明によれば、低速伝送路から受信し
た低速伝送フレーム信号を前記第2の情報ブロック単位
またはタイムスロット単位で前記第1のクロスコネクト
装置側へクロスコネクトを行う機能を第2のクロスコネ
クト装置に追加するようにしている。
た低速伝送フレーム信号を前記第2の情報ブロック単位
またはタイムスロット単位で前記第1のクロスコネクト
装置側へクロスコネクトを行う機能を第2のクロスコネ
クト装置に追加するようにしている。
【0012】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第1のクロスコネクト装
置は、第1の情報ブロック単位の方路設定を行う空間ス
イッチを有し、前記第2のクロスコネクト装置は、第2
の情報ブロック単位またはタイムスロット単位の方路設
定を行う時間スイッチを有することを特徴とする。
は、上記の発明において、前記第1のクロスコネクト装
置は、第1の情報ブロック単位の方路設定を行う空間ス
イッチを有し、前記第2のクロスコネクト装置は、第2
の情報ブロック単位またはタイムスロット単位の方路設
定を行う時間スイッチを有することを特徴とする。
【0013】この発明によれば、第1のクロスコネクト
装置では、空間スイッチによって第1の情報ブロック単
位の方路設定を行い、第2のクロスコネクト装置は、時
間スイッチによって第2の情報ブロック単位またはタイ
ムスロット単位の方路設定を行うようにしている。
装置では、空間スイッチによって第1の情報ブロック単
位の方路設定を行い、第2のクロスコネクト装置は、時
間スイッチによって第2の情報ブロック単位またはタイ
ムスロット単位の方路設定を行うようにしている。
【0014】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第1のクロスコネクト装
置は、複数の第1の高速伝送路から受信した高速伝送フ
レーム信号を前記第1の情報ブロック単位に分離する複
数の第1の情報ブロック分離手段と、前記分離された第
1の情報ブロックを該第1の情報ブロック単位で低速伝
送路側および第2の高速伝送路側の何れかに方路設定す
る方路設定手段と、前記方路設定手段によって低速伝送
路側に方路設定された第1の情報ブロックを多重化して
前記低速伝送フレーム信号を生成する第1の情報ブロッ
ク多重手段と、前記方路設定手段によって第2の高速伝
送路側に方路設定された第1の情報ブロックを多重化し
て前記高速伝送フレーム信号を生成して、第2の高速伝
送路に送出する複数の第2の情報ブロック多重手段と、
前記第2のクロスコネクト装置によって前記第1のクロ
スコネクト装置側へ方路設定された低速伝送フレーム信
号を前記第1の情報ブロック単位に分離して前記方路設
定手段に入力する第2の情報ブロック分離手段とを備
え、前記方路設定手段は、前記第2の情報ブロック分離
手段から入力された第1の情報ブロックを該第1の情報
ブロック単位で前記第2の高速伝送路側に方路設定する
ことを特徴とする。
は、上記の発明において、前記第1のクロスコネクト装
置は、複数の第1の高速伝送路から受信した高速伝送フ
レーム信号を前記第1の情報ブロック単位に分離する複
数の第1の情報ブロック分離手段と、前記分離された第
1の情報ブロックを該第1の情報ブロック単位で低速伝
送路側および第2の高速伝送路側の何れかに方路設定す
る方路設定手段と、前記方路設定手段によって低速伝送
路側に方路設定された第1の情報ブロックを多重化して
前記低速伝送フレーム信号を生成する第1の情報ブロッ
ク多重手段と、前記方路設定手段によって第2の高速伝
送路側に方路設定された第1の情報ブロックを多重化し
て前記高速伝送フレーム信号を生成して、第2の高速伝
送路に送出する複数の第2の情報ブロック多重手段と、
前記第2のクロスコネクト装置によって前記第1のクロ
スコネクト装置側へ方路設定された低速伝送フレーム信
号を前記第1の情報ブロック単位に分離して前記方路設
定手段に入力する第2の情報ブロック分離手段とを備
え、前記方路設定手段は、前記第2の情報ブロック分離
手段から入力された第1の情報ブロックを該第1の情報
ブロック単位で前記第2の高速伝送路側に方路設定する
ことを特徴とする。
【0015】この発明によれば、第1のクロスコネクト
装置においては、複数の第1の情報ブロック分離手段に
よって複数の第1の高速伝送路から受信した高速伝送フ
レーム信号を前記第1の情報ブロック単位に分離し、方
路設定手段によって前記分離された第1の情報ブロック
を該第1の情報ブロック単位で低速伝送路側および第2
の高速伝送路側の何れかに方路設定する。低速伝送路側
に方路設定された第1の情報ブロックは、第1の情報ブ
ロック多重手段によって多重化されて低速伝送フレーム
信号が生成され、高速伝送路側に方路設定された第1の
情報ブロックは、複数の第2の情報ブロック多重手段に
よって多重化されて高速伝送フレーム信号が生成され
る。また、第2のクロスコネクト装置によって第1のク
ロスコネクト装置側へ方路設定された低速伝送フレーム
信号は、第2の情報ブロック分離手段によって第1の情
報ブロック単位に分離されて方路設定手段に入力され
る。この第2の情報ブロック分離手段から方路設定手段
に入力された第1の情報ブロックは、方路設定手段によ
って第1の情報ブロック単位で第2の高速伝送路側に方
路設定される。
装置においては、複数の第1の情報ブロック分離手段に
よって複数の第1の高速伝送路から受信した高速伝送フ
レーム信号を前記第1の情報ブロック単位に分離し、方
路設定手段によって前記分離された第1の情報ブロック
を該第1の情報ブロック単位で低速伝送路側および第2
の高速伝送路側の何れかに方路設定する。低速伝送路側
に方路設定された第1の情報ブロックは、第1の情報ブ
ロック多重手段によって多重化されて低速伝送フレーム
信号が生成され、高速伝送路側に方路設定された第1の
情報ブロックは、複数の第2の情報ブロック多重手段に
よって多重化されて高速伝送フレーム信号が生成され
る。また、第2のクロスコネクト装置によって第1のク
ロスコネクト装置側へ方路設定された低速伝送フレーム
信号は、第2の情報ブロック分離手段によって第1の情
報ブロック単位に分離されて方路設定手段に入力され
る。この第2の情報ブロック分離手段から方路設定手段
に入力された第1の情報ブロックは、方路設定手段によ
って第1の情報ブロック単位で第2の高速伝送路側に方
路設定される。
【0016】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記高速伝送フレーム信号
は、STM−Nフレーム構造を有し、前記低速伝送フレ
ーム信号は、STM−n(n<N)フレーム構造を有
し、前記第1の情報ブロック分離手段は、STM−Nフ
レームのペイロード中のバーチャルコンテナ単位にST
M−Nフレームを分離するものであり、前記方路設定手
段は、バーチャルコンテナ単位のクロスコネクトを行う
空間スイッチであり、前記第1の情報ブロック多重手段
は、前記空間スイッチによって低速伝送路側に方路設定
されたバーチャルコンテナをSTN−nフレームに多重
化するものであり、前記第2の情報ブロック多重手段
は、前記空間スイッチによって第2の高速伝送路側に方
路設定されたバーチャルコンテナをSTN−Nフレーム
に多重化するものであり、前記第2の情報ブロック分離
手段は、前記第2のクロスコネクト装置によって前記第
1のクロスコネクト装置側へ方路設定されたSTM−n
フレームを該STM−nフレームのペイロード中のバー
チャルコンテナ単位に分離するものであることを特徴と
している。
は、上記の発明において、前記高速伝送フレーム信号
は、STM−Nフレーム構造を有し、前記低速伝送フレ
ーム信号は、STM−n(n<N)フレーム構造を有
し、前記第1の情報ブロック分離手段は、STM−Nフ
レームのペイロード中のバーチャルコンテナ単位にST
M−Nフレームを分離するものであり、前記方路設定手
段は、バーチャルコンテナ単位のクロスコネクトを行う
空間スイッチであり、前記第1の情報ブロック多重手段
は、前記空間スイッチによって低速伝送路側に方路設定
されたバーチャルコンテナをSTN−nフレームに多重
化するものであり、前記第2の情報ブロック多重手段
は、前記空間スイッチによって第2の高速伝送路側に方
路設定されたバーチャルコンテナをSTN−Nフレーム
に多重化するものであり、前記第2の情報ブロック分離
手段は、前記第2のクロスコネクト装置によって前記第
1のクロスコネクト装置側へ方路設定されたSTM−n
フレームを該STM−nフレームのペイロード中のバー
チャルコンテナ単位に分離するものであることを特徴と
している。
【0017】この発明によれば、高速伝送フレーム信号
はSTM−Nフレーム構造を有し、前記低速伝送フレー
ム信号はSTM−n(n<N)フレーム構造を有してい
る。第1の情報ブロック分離手段は、STM−Nフレー
ムのペイロード中のバーチャルコンテナ単位にSTM−
Nフレームを分離し、分離したバーチャルコンテナを空
間スイッチに入力する。第1の情報ブロック多重手段
は、空間スイッチによって低速伝送路側に方路設定され
たバーチャルコンテナをSTN−nフレームに多重化す
る。第2の情報ブロック多重手段は、空間スイッチによ
って第2の高速伝送路側に方路設定されたバーチャルコ
ンテナをSTN−Nフレームに多重化する。第2の情報
ブロック分離手段は、第2のクロスコネクト装置によっ
て第1のクロスコネクト装置側へ方路設定されたSTM
−nフレームを該STM−nフレームのペイロード中の
バーチャルコンテナ単位に分離する。空間スイッチで
は、バーチャルコンテナ単位の方路設定を行う。
はSTM−Nフレーム構造を有し、前記低速伝送フレー
ム信号はSTM−n(n<N)フレーム構造を有してい
る。第1の情報ブロック分離手段は、STM−Nフレー
ムのペイロード中のバーチャルコンテナ単位にSTM−
Nフレームを分離し、分離したバーチャルコンテナを空
間スイッチに入力する。第1の情報ブロック多重手段
は、空間スイッチによって低速伝送路側に方路設定され
たバーチャルコンテナをSTN−nフレームに多重化す
る。第2の情報ブロック多重手段は、空間スイッチによ
って第2の高速伝送路側に方路設定されたバーチャルコ
ンテナをSTN−Nフレームに多重化する。第2の情報
ブロック分離手段は、第2のクロスコネクト装置によっ
て第1のクロスコネクト装置側へ方路設定されたSTM
−nフレームを該STM−nフレームのペイロード中の
バーチャルコンテナ単位に分離する。空間スイッチで
は、バーチャルコンテナ単位の方路設定を行う。
【0018】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1のクロスコネクト装置の前記第1の情報
ブロック多重手段からSTM−nフレームを受信してS
TM−1フレームに変換する第1のフレーム変換手段
と、前記低速伝送路から受信したSTM−nフレームを
STM−1フレームに変換する第2のフレーム変換手段
と、前記第1または第2のフレーム変換手段からのST
M−1フレームのペイロード中のタイムスロット単位の
交換を行う時間スイッチと、前記時間スイッチで交換さ
れた前記第1のフレーム変換手段からのSTM−1フレ
ームをSTM−nフレームに変換して前記低速伝送路に
送出する第3のフレーム変換手段と、前記時間スイッチ
で交換された前記第2のフレーム変換手段からのSTM
−1フレーム信号をSTM−nフレーム信号に変換して
前記第1のクロスコネクト装置の第2の情報ブロック多
重手段に入力する第4のフレーム変換手段とを備えるこ
とを特徴とする。
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1のクロスコネクト装置の前記第1の情報
ブロック多重手段からSTM−nフレームを受信してS
TM−1フレームに変換する第1のフレーム変換手段
と、前記低速伝送路から受信したSTM−nフレームを
STM−1フレームに変換する第2のフレーム変換手段
と、前記第1または第2のフレーム変換手段からのST
M−1フレームのペイロード中のタイムスロット単位の
交換を行う時間スイッチと、前記時間スイッチで交換さ
れた前記第1のフレーム変換手段からのSTM−1フレ
ームをSTM−nフレームに変換して前記低速伝送路に
送出する第3のフレーム変換手段と、前記時間スイッチ
で交換された前記第2のフレーム変換手段からのSTM
−1フレーム信号をSTM−nフレーム信号に変換して
前記第1のクロスコネクト装置の第2の情報ブロック多
重手段に入力する第4のフレーム変換手段とを備えるこ
とを特徴とする。
【0019】この発明によれば、第2のクロスコネクト
装置においては、第1のフレーム変換手段は、第1のク
ロスコネクト装置の第1の情報ブロック多重手段からS
TM−nフレームを受信してSTM−1フレームに変換
する。また、第2のフレーム変換手段は、低速伝送路か
ら受信したSTM−nフレームをSTM−1フレームに
変換する。時間スイッチでは、第1または第2のフレー
ム変換手段からのSTM−1フレームのペイロード中の
タイムスロット単位の交換を行う。第3のフレーム変換
手段は、時間スイッチで交換された第1のフレーム変換
手段からのSTM−1フレームをSTM−nフレームに
変換して低速伝送路に送出する。第4のフレーム変換手
段は、時間スイッチで交換された第2のフレーム変換手
段からのSTM−1フレーム信号をSTM−nフレーム
信号に変換して第1のクロスコネクト装置の第2の情報
ブロック多重手段に入力する。
装置においては、第1のフレーム変換手段は、第1のク
ロスコネクト装置の第1の情報ブロック多重手段からS
TM−nフレームを受信してSTM−1フレームに変換
する。また、第2のフレーム変換手段は、低速伝送路か
ら受信したSTM−nフレームをSTM−1フレームに
変換する。時間スイッチでは、第1または第2のフレー
ム変換手段からのSTM−1フレームのペイロード中の
タイムスロット単位の交換を行う。第3のフレーム変換
手段は、時間スイッチで交換された第1のフレーム変換
手段からのSTM−1フレームをSTM−nフレームに
変換して低速伝送路に送出する。第4のフレーム変換手
段は、時間スイッチで交換された第2のフレーム変換手
段からのSTM−1フレーム信号をSTM−nフレーム
信号に変換して第1のクロスコネクト装置の第2の情報
ブロック多重手段に入力する。
【0020】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1のクロスコネクト装置の前記第1の情報
ブロック多重手段からSTM−nフレームを受信してS
TM−1フレームに変換する第1のフレーム変換手段
と、前記低速伝送路から受信した低速伝送フレーム信号
をSTM−1フレームに変換する第2のフレーム変換手
段と、前記第1または第2のフレーム変換手段からのS
TM−1フレームのペイロード中のタイムスロット単位
の交換を行う時間スイッチと、前記時間スイッチで交換
された前記第1のフレーム変換手段からのSTM−1フ
レームを前記低速伝送路での低速伝送フレーム信号に変
換して前記低速伝送路に送出する第3のフレーム変換手
段と、前記時間スイッチで交換された前記第2のフレー
ム変換手段からのSTM−1フレーム信号をSTM−n
フレーム信号に変換して前記第1のクロスコネクト装置
の第2の情報ブロック多重手段に入力する第4のフレー
ム変換手段とを備えることを特徴とする。
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1のクロスコネクト装置の前記第1の情報
ブロック多重手段からSTM−nフレームを受信してS
TM−1フレームに変換する第1のフレーム変換手段
と、前記低速伝送路から受信した低速伝送フレーム信号
をSTM−1フレームに変換する第2のフレーム変換手
段と、前記第1または第2のフレーム変換手段からのS
TM−1フレームのペイロード中のタイムスロット単位
の交換を行う時間スイッチと、前記時間スイッチで交換
された前記第1のフレーム変換手段からのSTM−1フ
レームを前記低速伝送路での低速伝送フレーム信号に変
換して前記低速伝送路に送出する第3のフレーム変換手
段と、前記時間スイッチで交換された前記第2のフレー
ム変換手段からのSTM−1フレーム信号をSTM−n
フレーム信号に変換して前記第1のクロスコネクト装置
の第2の情報ブロック多重手段に入力する第4のフレー
ム変換手段とを備えることを特徴とする。
【0021】この発明によれば、第2のクロスコネクト
装置においては、第1のフレーム変換手段は、第1のク
ロスコネクト装置の第1の情報ブロック多重手段からS
TM−nフレームを受信してSTM−1フレームに変換
する。また、第2のフレーム変換手段は、低速伝送路か
ら受信したSTM−nフレームをSTM−1フレームに
変換する。時間スイッチでは、第1または第2のフレー
ム変換手段からのSTM−1フレームのペイロード中の
タイムスロット単位の交換を行う。第3のフレーム変換
手段は、時間スイッチで交換された第1のフレーム変換
手段からのSTM−1フレームを低速伝送路での低速伝
送フレーム信号に変換して低速伝送路に送出する。第4
のフレーム変換手段では、時間スイッチで交換された第
2のフレーム変換手段からのSTM−1フレーム信号を
STM−nフレーム信号に変換して第1のクロスコネク
ト装置の第2の情報ブロック多重手段に入力する。
装置においては、第1のフレーム変換手段は、第1のク
ロスコネクト装置の第1の情報ブロック多重手段からS
TM−nフレームを受信してSTM−1フレームに変換
する。また、第2のフレーム変換手段は、低速伝送路か
ら受信したSTM−nフレームをSTM−1フレームに
変換する。時間スイッチでは、第1または第2のフレー
ム変換手段からのSTM−1フレームのペイロード中の
タイムスロット単位の交換を行う。第3のフレーム変換
手段は、時間スイッチで交換された第1のフレーム変換
手段からのSTM−1フレームを低速伝送路での低速伝
送フレーム信号に変換して低速伝送路に送出する。第4
のフレーム変換手段では、時間スイッチで交換された第
2のフレーム変換手段からのSTM−1フレーム信号を
STM−nフレーム信号に変換して第1のクロスコネク
ト装置の第2の情報ブロック多重手段に入力する。
【0022】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第1のクロスコネクト装
置は、前記第1の高速伝送路から受信したSTM−Nフ
レームのSOHをバーチャルコンテナ単位に分離して前
記空間スイッチに入力する第1のSOH分離手段と、前
記第2のクロスコネクト装置によって前記第1のクロス
コネクト装置側へ方路設定されたSTM−nフレームか
らSOHをバーチャルコンテナ単位に分離して前記空間
スイッチに入力する第2のSOH分離手段と、前記第1
のSOH分離手段から入力されたSOHを当該SOHと
同一STM−Nフレーム内の対応するバーチャルコンテ
ナと同一方路側に方路設定するとともに、前記第2のS
OH分離手段から入力されたSOHを当該SOHと同一
STM−nフレーム内の対応するバーチャルコンテナと
同一方路側に方路設定する前記空間スイッチと、前記空
間スイッチによって低速伝送路側に方路設定されたSO
Hを前記第1の情報ブロック多重手段で作成されるST
M−nフレームに挿入する第1のSOH挿入手段と、前
記空間スイッチによって第2の高速伝送路側に方路設定
されたSOHを前記第2の情報ブロック多重手段で作成
されるSTM−Nフレームに挿入する第2のSOH挿入
手段とを備え、前記第1の情報ブロック多重手段は、前
記第1のSOH挿入手段によって挿入されたSOHを用
いてSTM−nフレームを作成し、前記第2の情報ブロ
ック多重手段は前記第2のSOH挿入手段によって挿入
されたSOHを用いてSTM−Nフレームを作成するこ
とを特徴とする。
は、上記の発明において、前記第1のクロスコネクト装
置は、前記第1の高速伝送路から受信したSTM−Nフ
レームのSOHをバーチャルコンテナ単位に分離して前
記空間スイッチに入力する第1のSOH分離手段と、前
記第2のクロスコネクト装置によって前記第1のクロス
コネクト装置側へ方路設定されたSTM−nフレームか
らSOHをバーチャルコンテナ単位に分離して前記空間
スイッチに入力する第2のSOH分離手段と、前記第1
のSOH分離手段から入力されたSOHを当該SOHと
同一STM−Nフレーム内の対応するバーチャルコンテ
ナと同一方路側に方路設定するとともに、前記第2のS
OH分離手段から入力されたSOHを当該SOHと同一
STM−nフレーム内の対応するバーチャルコンテナと
同一方路側に方路設定する前記空間スイッチと、前記空
間スイッチによって低速伝送路側に方路設定されたSO
Hを前記第1の情報ブロック多重手段で作成されるST
M−nフレームに挿入する第1のSOH挿入手段と、前
記空間スイッチによって第2の高速伝送路側に方路設定
されたSOHを前記第2の情報ブロック多重手段で作成
されるSTM−Nフレームに挿入する第2のSOH挿入
手段とを備え、前記第1の情報ブロック多重手段は、前
記第1のSOH挿入手段によって挿入されたSOHを用
いてSTM−nフレームを作成し、前記第2の情報ブロ
ック多重手段は前記第2のSOH挿入手段によって挿入
されたSOHを用いてSTM−Nフレームを作成するこ
とを特徴とする。
【0023】この発明によれば、第1のクロスコネクト
装置では、空間スイッチにおいて、SDHフレーム(S
TM−N,STM−nフレーム)に含まれるセクション
オーバーヘッド(SOH)もバーチャルコンテナ単位に
クロスコネクトする。第1のクロスコネクト装置におい
て、第1のSOH分離手段は、第1の高速伝送路から受
信したSTM−NフレームのSOHをバーチャルコンテ
ナ単位に分離して空間スイッチに入力する。第2のSO
H分離手段では、第2のクロスコネクト装置によって第
1のクロスコネクト装置側へ方路設定されたSTM−n
フレームからSOHをバーチャルコンテナ単位に分離し
て前記空間スイッチに入力する。空間スイッチでは、第
1のSOH分離手段から入力されたSOHを当該SOH
と同一STM−Nフレーム内の対応するバーチャルコン
テナと同一方路側に方路設定するとともに、第2のSO
H分離手段から入力されたSOHを当該SOHと同一S
TM−nフレーム内の対応するバーチャルコンテナと同
一方路側に方路設定する。第1のSOH挿入手段では、
空間スイッチによって低速伝送路側に方路設定されたS
OHを前記第1の情報ブロック多重手段で作成されるS
TM−nフレームに挿入する。第1の情報ブロック多重
手段は、第1のSOH挿入手段によって挿入されたSO
Hを用いてSTM−nフレームを作成して、第2のクロ
スコネクト装置に入力する。第2のSOH挿入手段は、
空間スイッチによって第2の高速伝送路側に方路設定さ
れたSOHを第2の情報ブロック多重手段で作成される
STM−Nフレームに挿入する。第2の情報ブロック多
重手段は前記第2のSOH挿入手段によって挿入された
SOHを用いてSTM−Nフレームを作成して、第2の
高速伝送路に送出する。
装置では、空間スイッチにおいて、SDHフレーム(S
TM−N,STM−nフレーム)に含まれるセクション
オーバーヘッド(SOH)もバーチャルコンテナ単位に
クロスコネクトする。第1のクロスコネクト装置におい
て、第1のSOH分離手段は、第1の高速伝送路から受
信したSTM−NフレームのSOHをバーチャルコンテ
ナ単位に分離して空間スイッチに入力する。第2のSO
H分離手段では、第2のクロスコネクト装置によって第
1のクロスコネクト装置側へ方路設定されたSTM−n
フレームからSOHをバーチャルコンテナ単位に分離し
て前記空間スイッチに入力する。空間スイッチでは、第
1のSOH分離手段から入力されたSOHを当該SOH
と同一STM−Nフレーム内の対応するバーチャルコン
テナと同一方路側に方路設定するとともに、第2のSO
H分離手段から入力されたSOHを当該SOHと同一S
TM−nフレーム内の対応するバーチャルコンテナと同
一方路側に方路設定する。第1のSOH挿入手段では、
空間スイッチによって低速伝送路側に方路設定されたS
OHを前記第1の情報ブロック多重手段で作成されるS
TM−nフレームに挿入する。第1の情報ブロック多重
手段は、第1のSOH挿入手段によって挿入されたSO
Hを用いてSTM−nフレームを作成して、第2のクロ
スコネクト装置に入力する。第2のSOH挿入手段は、
空間スイッチによって第2の高速伝送路側に方路設定さ
れたSOHを第2の情報ブロック多重手段で作成される
STM−Nフレームに挿入する。第2の情報ブロック多
重手段は前記第2のSOH挿入手段によって挿入された
SOHを用いてSTM−Nフレームを作成して、第2の
高速伝送路に送出する。
【0024】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1の情報ブロック多重手段から前記第1の
フレーム変換手段に入力されるSTM−nフレームから
SOHを分離し、該分離したSOHを前記第3のフレー
ム変換手段に直接出力する第1のSOH転送手段をさら
に備え、前記第3のフレーム変換手段は、第1のSOH
転送手段から入力されたSOHを用いてSTM−nフレ
ーム信号を作成することを特徴とする。
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1の情報ブロック多重手段から前記第1の
フレーム変換手段に入力されるSTM−nフレームから
SOHを分離し、該分離したSOHを前記第3のフレー
ム変換手段に直接出力する第1のSOH転送手段をさら
に備え、前記第3のフレーム変換手段は、第1のSOH
転送手段から入力されたSOHを用いてSTM−nフレ
ーム信号を作成することを特徴とする。
【0025】この発明によれば、第2のクロスコネクト
装置において、第1のSOH転送手段は、第1の情報ブ
ロック多重手段から第1のフレーム変換手段に入力され
るSTM−nフレームからSOHを分離し、該分離した
SOHを時間スイッチを介することなく第3のフレーム
変換手段に直接出力する。第3のフレーム変換手段は、
第1のSOH転送手段から入力されたSOHを用いてS
TM−nフレーム信号を作成して、低速伝送路に送出す
る。
装置において、第1のSOH転送手段は、第1の情報ブ
ロック多重手段から第1のフレーム変換手段に入力され
るSTM−nフレームからSOHを分離し、該分離した
SOHを時間スイッチを介することなく第3のフレーム
変換手段に直接出力する。第3のフレーム変換手段は、
第1のSOH転送手段から入力されたSOHを用いてS
TM−nフレーム信号を作成して、低速伝送路に送出す
る。
【0026】つぎの発明にかかるクロスコネクト装置
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1の情報ブロック多重手段から前記第1の
フレーム変換手段に入力されるSTM−nフレームから
SOHを分離し、該分離したSOHを前記第3のフレー
ム変換手段に直接入力する第1のSOH転送手段と、前
記第4のフレーム変換手段で受信されるSTM−nフレ
ームからSOHを分離し、該分離したSOHを前記第4
のフレーム変換手段に直接入力する第2のSOH転送手
段とをさらに備え、前記第3および第4のフレーム変換
手段は、第1および第2のSOH転送手段から夫々入力
されたSOHを用いてSTM−nフレーム信号を作成す
ることを特徴とする。
は、上記の発明において、前記第2のクロスコネクト装
置は、前記第1の情報ブロック多重手段から前記第1の
フレーム変換手段に入力されるSTM−nフレームから
SOHを分離し、該分離したSOHを前記第3のフレー
ム変換手段に直接入力する第1のSOH転送手段と、前
記第4のフレーム変換手段で受信されるSTM−nフレ
ームからSOHを分離し、該分離したSOHを前記第4
のフレーム変換手段に直接入力する第2のSOH転送手
段とをさらに備え、前記第3および第4のフレーム変換
手段は、第1および第2のSOH転送手段から夫々入力
されたSOHを用いてSTM−nフレーム信号を作成す
ることを特徴とする。
【0027】この発明によれば、第2のクロスコネクト
装置において、第1のSOH転送手段は、第1の情報ブ
ロック多重手段から第1のフレーム変換手段に入力され
るSTM−nフレームからSOHを分離し、該分離した
SOHを第3のフレーム変換手段に時間スイッチを介す
ることなく直接出力する。第3のフレーム変換手段は、
第1のSOH転送手段から入力されたSOHを用いてS
TM−nフレーム信号を作成して、低速伝送路に送出す
る。一方、第2のSOH転送手段は、第4のフレーム変
換手段で受信されるSTM−nフレームからSOHを分
離し、該分離したSOHを時間スイッチを介することな
く第4のフレーム変換手段に直接入力する。第4のフレ
ーム変換手段は、入力されたSOHを用いてSTM−n
フレーム信号を作成して、第1のクロスコネクト装置側
に出力する。
装置において、第1のSOH転送手段は、第1の情報ブ
ロック多重手段から第1のフレーム変換手段に入力され
るSTM−nフレームからSOHを分離し、該分離した
SOHを第3のフレーム変換手段に時間スイッチを介す
ることなく直接出力する。第3のフレーム変換手段は、
第1のSOH転送手段から入力されたSOHを用いてS
TM−nフレーム信号を作成して、低速伝送路に送出す
る。一方、第2のSOH転送手段は、第4のフレーム変
換手段で受信されるSTM−nフレームからSOHを分
離し、該分離したSOHを時間スイッチを介することな
く第4のフレーム変換手段に直接入力する。第4のフレ
ーム変換手段は、入力されたSOHを用いてSTM−n
フレーム信号を作成して、第1のクロスコネクト装置側
に出力する。
【0028】
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかるクロスコネクト装置の好適な実施の形態を
詳細に説明する。
発明にかかるクロスコネクト装置の好適な実施の形態を
詳細に説明する。
【0029】実施の形態1.この発明の実施の形態1を
図1および図2に従って説明する。図1は、3つの方路
A,B,Cについてのクロスコネクトを行うクロスコネ
クト装置の完全線群構成を概念的に示すものである。図
2は、図1の時間スイッチ2(または3)の具体的な構
成を示すものである。
図1および図2に従って説明する。図1は、3つの方路
A,B,Cについてのクロスコネクトを行うクロスコネ
クト装置の完全線群構成を概念的に示すものである。図
2は、図1の時間スイッチ2(または3)の具体的な構
成を示すものである。
【0030】方路A、Bは高速伝送路、方路Cは高速伝
送路A,Bに対し挿入(アド)・分離(ドロップ)され
る加入者線側の低速伝送路である。方路Aはnチャネル
の入出力線を有し、方路Bはmチャネルの入出力線を有
している。ここでは、方路Aの全チャネルnおよび方路
Bの全チャネルmをアドドロップ側の方路Cに設定する
ものとする。したがって、方路Cは、(m+n)チャネ
ルの入出力線を有している。
送路A,Bに対し挿入(アド)・分離(ドロップ)され
る加入者線側の低速伝送路である。方路Aはnチャネル
の入出力線を有し、方路Bはmチャネルの入出力線を有
している。ここでは、方路Aの全チャネルnおよび方路
Bの全チャネルmをアドドロップ側の方路Cに設定する
ものとする。したがって、方路Cは、(m+n)チャネ
ルの入出力線を有している。
【0031】n×mのマトリックス状に配置される複数
の光スイッチ素子を有する空間スイッチ1は、方路Aか
らの入力線を方路Bあるいは方路Cへ方路設定し、また
方路Bからの入力線を方路Aあるいは方路Cへ方路設定
し、さらに方路Cからの入力線を方路Aまたは方路Bへ
方路設定するクロスコネクト動作を実行する。
の光スイッチ素子を有する空間スイッチ1は、方路Aか
らの入力線を方路Bあるいは方路Cへ方路設定し、また
方路Bからの入力線を方路Aあるいは方路Cへ方路設定
し、さらに方路Cからの入力線を方路Aまたは方路Bへ
方路設定するクロスコネクト動作を実行する。
【0032】空間スイッチ1でのクロスコネクト動作
は、方路Aまたは方路B上を伝送されるディジタル伝送
フレーム信号内の情報領域(ペイロード)と同じまたは
小さい所定の容量単位の第1の情報ブロック単位で実行
される。
は、方路Aまたは方路B上を伝送されるディジタル伝送
フレーム信号内の情報領域(ペイロード)と同じまたは
小さい所定の容量単位の第1の情報ブロック単位で実行
される。
【0033】時間スイッチ(TSI:Time Slot Interc
hanger)2,3は、データメモリの読出しを制御するこ
とにより、タイムスロット変換を行うものであり、この
時間スイッチ2,3でのクロスコネクト動作は、空間ス
イッチ1でのクロスコネクト単位よりも小さい第2の情
報ブロック単位またはタイムスロット単位(1バイト)
で行われる。
hanger)2,3は、データメモリの読出しを制御するこ
とにより、タイムスロット変換を行うものであり、この
時間スイッチ2,3でのクロスコネクト動作は、空間ス
イッチ1でのクロスコネクト単位よりも小さい第2の情
報ブロック単位またはタイムスロット単位(1バイト)
で行われる。
【0034】方路Aの入出力線nのうちの入力線の本数
をk1(1≦k1<n)とすると、k1チャネルが時間
スイッチ2−1〜2−k1に入力(ドロップ)され、時
間スイッチ2−1〜2−k1で第2の情報ブロック単位
またはタイムスロット単位での交換が行われる。方路B
の入出力線mのうちの入力線の本数をk2(1≦k2<
m)とすると、k2チャネルが時間スイッチ3−1〜3
−k2に入力(ドロップ)され、時間スイッチ3−1〜
3−k2で第2の情報ブロック単位またはタイムスロッ
ト単位での交換が行われる。
をk1(1≦k1<n)とすると、k1チャネルが時間
スイッチ2−1〜2−k1に入力(ドロップ)され、時
間スイッチ2−1〜2−k1で第2の情報ブロック単位
またはタイムスロット単位での交換が行われる。方路B
の入出力線mのうちの入力線の本数をk2(1≦k2<
m)とすると、k2チャネルが時間スイッチ3−1〜3
−k2に入力(ドロップ)され、時間スイッチ3−1〜
3−k2で第2の情報ブロック単位またはタイムスロッ
ト単位での交換が行われる。
【0035】残りのチャネル(n+m−k1−k2)
が、方路Cから方路Aまたは方路Bへの挿入(アド)用
として確保されている。図1では、空間スイッチ1への
アド用の時間スイッチの図示は省略している。
が、方路Cから方路Aまたは方路Bへの挿入(アド)用
として確保されている。図1では、空間スイッチ1への
アド用の時間スイッチの図示は省略している。
【0036】1つの時間スイッチ2,3はL×L(L入
力L出力)の時間スイッチであり、k1はn/L(小数
点以下は切り上げ)となり、k2はm/Lとなる。
力L出力)の時間スイッチであり、k1はn/L(小数
点以下は切り上げ)となり、k2はm/Lとなる。
【0037】図2は、1つの時間スイッチ2−1(また
は3−1)の内部構成を示すものである。時間スイッチ
2−1は、空間スイッチ1からの第1の情報ブロック単
位の入力信号をLチャネルの入力ポートを介して入力す
る複数のメモリ4−1〜4−Lと、アドレスメモリ6か
ら出力されるアドレス信号の出力タイミング信号を発生
するカウンタ7と、メモリ4−1〜4−Lへの書き込み
のための書き込みアドレスが記憶されるとともに、図示
しない監視制御インターフェイスの設定によりメモリ4
−1〜4−Lからの読み出しのための読み出しアドレス
信号が記憶されるアドレスメモリ6を備えている。メモ
リ4−1〜4−Lへの書き込みは、入力信号の位相で行
われる。
は3−1)の内部構成を示すものである。時間スイッチ
2−1は、空間スイッチ1からの第1の情報ブロック単
位の入力信号をLチャネルの入力ポートを介して入力す
る複数のメモリ4−1〜4−Lと、アドレスメモリ6か
ら出力されるアドレス信号の出力タイミング信号を発生
するカウンタ7と、メモリ4−1〜4−Lへの書き込み
のための書き込みアドレスが記憶されるとともに、図示
しない監視制御インターフェイスの設定によりメモリ4
−1〜4−Lからの読み出しのための読み出しアドレス
信号が記憶されるアドレスメモリ6を備えている。メモ
リ4−1〜4−Lへの書き込みは、入力信号の位相で行
われる。
【0038】ここで、メモリ4−1〜4−Lからは、ア
ドレスメモリ6から出力される読み出しアドレス信号に
よって、空間スイッチ1でのクロスコネクト単位よりも
小さい第2の情報ブロック単位またはタイムスロット単
位で、データが読み出される。
ドレスメモリ6から出力される読み出しアドレス信号に
よって、空間スイッチ1でのクロスコネクト単位よりも
小さい第2の情報ブロック単位またはタイムスロット単
位で、データが読み出される。
【0039】さらに、時間スイッチ2−1は、各メモリ
4−1〜4−Lから並列に第2の情報ブロック単位また
はタイムスロット単位で出力される信号を択一選択する
セレクタ5−1〜5−Lと、各セレクタ5−1〜5−L
から第2の情報ブロック単位またはタイムスロット単位
で出力される信号をLチャネルの出力ポートに出力する
セレクタ5−1〜5−Lと、アドレスメモリ8から出力
されるセレクト信号の出力タイミング信号を発生するカ
ウンタ9と、前記監視制御インターフェイスの設定によ
りセレクタ5−1〜5−Lに対して入力されるセレクト
信号が記憶されるアドレスメモリ8を備えている。
4−1〜4−Lから並列に第2の情報ブロック単位また
はタイムスロット単位で出力される信号を択一選択する
セレクタ5−1〜5−Lと、各セレクタ5−1〜5−L
から第2の情報ブロック単位またはタイムスロット単位
で出力される信号をLチャネルの出力ポートに出力する
セレクタ5−1〜5−Lと、アドレスメモリ8から出力
されるセレクト信号の出力タイミング信号を発生するカ
ウンタ9と、前記監視制御インターフェイスの設定によ
りセレクタ5−1〜5−Lに対して入力されるセレクト
信号が記憶されるアドレスメモリ8を備えている。
【0040】つぎに、空間スイッチ1および時間スイッ
チ2−1〜2−k1を用いた方路Aから方路Cへのクロ
スコネクト動作について説明する。
チ2−1〜2−k1を用いた方路Aから方路Cへのクロ
スコネクト動作について説明する。
【0041】nチャネルの方路Aから入力された高速伝
送フレーム信号は、空間スイッチ1により方路設定さ
れ、一部が方路Cへ出力され、残りが方路Bへ出力され
る。この空間スイッチ1におけるクロスコネクト動作
は、第1の情報ブロック単位に実行される。
送フレーム信号は、空間スイッチ1により方路設定さ
れ、一部が方路Cへ出力され、残りが方路Bへ出力され
る。この空間スイッチ1におけるクロスコネクト動作
は、第1の情報ブロック単位に実行される。
【0042】方路C側へ方路設定された第1の情報ブロ
ック単位の信号は時間スイッチ2−1〜2−k1のメモ
リ4−1〜4−Lに入力される。格納時の位相は入力信
号の入力位相で行う。メモリ4−1〜4−Lからの読み
出しは、監視制御インターフェイスからの設定により読
み出しアドレスをアドレスメモリ6に格納し、この読み
出しアドレスをカウンタ7で生成されるタイミングに従
ってメモリ4−1〜4−Lに出力することにより行われ
る。読み出しデータはセレクタ5−1〜5−Lに出力さ
れる。
ック単位の信号は時間スイッチ2−1〜2−k1のメモ
リ4−1〜4−Lに入力される。格納時の位相は入力信
号の入力位相で行う。メモリ4−1〜4−Lからの読み
出しは、監視制御インターフェイスからの設定により読
み出しアドレスをアドレスメモリ6に格納し、この読み
出しアドレスをカウンタ7で生成されるタイミングに従
ってメモリ4−1〜4−Lに出力することにより行われ
る。読み出しデータはセレクタ5−1〜5−Lに出力さ
れる。
【0043】セレクタ5−1〜5−Lにおいては、メモ
リ4−1〜4−Lからの読み出しデータのうち1つを選
択して出力する。アドレスメモリ8には、監視制御イン
ターフェイスからの設定によって、メモリ4−1〜4−
Lのどこからの読み出しデータを選択するかを各セレク
タ5−1〜5−Lに指示するためのセレクト信号が格納
されており、これらのセレクト信号はカウンタ7からの
読み出しタイミングに従ってセレクタ5−1〜5−Lに
出力される。
リ4−1〜4−Lからの読み出しデータのうち1つを選
択して出力する。アドレスメモリ8には、監視制御イン
ターフェイスからの設定によって、メモリ4−1〜4−
Lのどこからの読み出しデータを選択するかを各セレク
タ5−1〜5−Lに指示するためのセレクト信号が格納
されており、これらのセレクト信号はカウンタ7からの
読み出しタイミングに従ってセレクタ5−1〜5−Lに
出力される。
【0044】したがって、セレクタ5−1〜5−Lから
は、第2の情報ブロック単位またはタイムスロット単位
の信号がLチャネルの出力ポートに出力される。
は、第2の情報ブロック単位またはタイムスロット単位
の信号がLチャネルの出力ポートに出力される。
【0045】方路Bから方路Cへのクロスコネクト動作
も同様にして行われる。また、方路Cから方路Aまたは
方路Bへのクロスコネクト動作も同様にして行われる。
すなわち、空間スイッチ1では、第1の情報ブロック単
位でのクロスコネクト動作が行われ、時間スイッチ2で
は、第1の情報ブロック単位よりも小さい容量の第2の
情報ブロック単位またはタイムスロット単位でのクロス
コネクト動作が実行される。
も同様にして行われる。また、方路Cから方路Aまたは
方路Bへのクロスコネクト動作も同様にして行われる。
すなわち、空間スイッチ1では、第1の情報ブロック単
位でのクロスコネクト動作が行われ、時間スイッチ2で
は、第1の情報ブロック単位よりも小さい容量の第2の
情報ブロック単位またはタイムスロット単位でのクロス
コネクト動作が実行される。
【0046】このようにこの実施の形態1においては、
高速伝送路−高速伝送路間および高速伝送路−低速伝送
路間で伝送フレーム信号の方路設定を第1の情報ブロッ
ク単位で行う第1のクロスコネクト装置(空間スイッ
チ)と、該第1のクロスコネクト装置によって低速伝送
路側へクロスコネクトされた第1の情報ブロックを、こ
の第1の情報ブロックよりも容量の小さい第2の情報ブ
ロック単位またはタイムスロット単位で低速伝送路にク
ロスコネクトを行う第2のクロスコネクト装置(時間ス
イッチ)を備えるようにしているので、同時に2つ以上
のクロスコネクト単位でのクロスコネクトを行う場合の
回路規模が削減され、またサービス向上、回線設定のフ
レキシビリティさらにはアクセシビリティの向上を図る
ことが可能となる。
高速伝送路−高速伝送路間および高速伝送路−低速伝送
路間で伝送フレーム信号の方路設定を第1の情報ブロッ
ク単位で行う第1のクロスコネクト装置(空間スイッ
チ)と、該第1のクロスコネクト装置によって低速伝送
路側へクロスコネクトされた第1の情報ブロックを、こ
の第1の情報ブロックよりも容量の小さい第2の情報ブ
ロック単位またはタイムスロット単位で低速伝送路にク
ロスコネクトを行う第2のクロスコネクト装置(時間ス
イッチ)を備えるようにしているので、同時に2つ以上
のクロスコネクト単位でのクロスコネクトを行う場合の
回路規模が削減され、またサービス向上、回線設定のフ
レキシビリティさらにはアクセシビリティの向上を図る
ことが可能となる。
【0047】実施の形態2.つぎに、この発明の実施の
形態2を図3〜図8を用いて説明する。この実施の形態
2では、本発明のクロスコネクト装置をITU-T G.707に
規定されるSDH(Synchronous Digital Hierarchy)を
基本とするディジタル同期網に適用する場合について説
明する。
形態2を図3〜図8を用いて説明する。この実施の形態
2では、本発明のクロスコネクト装置をITU-T G.707に
規定されるSDH(Synchronous Digital Hierarchy)を
基本とするディジタル同期網に適用する場合について説
明する。
【0048】このクロスコネクト装置は、VC4(バー
チャルコンテナ4)単位(155.52Mbps)単位
のクロスコネクトを行う図3に示す第1のクロスコネク
ト装置と、64kbpsフレーム単位(タイムスロット
単位)でのクロスコネクトを行う図5に示す第2のクロ
スコネクト装置を備えている。
チャルコンテナ4)単位(155.52Mbps)単位
のクロスコネクトを行う図3に示す第1のクロスコネク
ト装置と、64kbpsフレーム単位(タイムスロット
単位)でのクロスコネクトを行う図5に示す第2のクロ
スコネクト装置を備えている。
【0049】図3に示す第1のクロスコネクト装置は、
nチャネルの高速伝送路から受信したSTM−16フレ
ーム信号の受信終端処理(SOPの分離など)を行う複
数のSTM−16受信インターフェイス10−1〜10
−nと、STM−16フレーム内のペイロードをVC4
単位(SOPを含まないSTM−1単位)に分離して夫
々空間スイッチ12の16個の入力ポートに入力する複
数のVC4分離部11−1〜11−nと、VC4単位の
クロスコネクト動作を行う空間スイッチ12と、空間ス
イッチ12において高速伝送路側へ方路設定された16
チャネルのVC4を多重化する複数のVC4多重部13
−1〜13−nと、STM―16フレーム信号の送信終
端処理(SOPの挿入など)を行うSTM−16送信イ
ンターフェイス14−1〜14−nとを備えている。
nチャネルの高速伝送路から受信したSTM−16フレ
ーム信号の受信終端処理(SOPの分離など)を行う複
数のSTM−16受信インターフェイス10−1〜10
−nと、STM−16フレーム内のペイロードをVC4
単位(SOPを含まないSTM−1単位)に分離して夫
々空間スイッチ12の16個の入力ポートに入力する複
数のVC4分離部11−1〜11−nと、VC4単位の
クロスコネクト動作を行う空間スイッチ12と、空間ス
イッチ12において高速伝送路側へ方路設定された16
チャネルのVC4を多重化する複数のVC4多重部13
−1〜13−nと、STM―16フレーム信号の送信終
端処理(SOPの挿入など)を行うSTM−16送信イ
ンターフェイス14−1〜14−nとを備えている。
【0050】さらに、第1のクロスコネクト装置は、空
間スイッチ12において低速伝送路側へ方路設定された
4チャネルのVC4を多重化してSTM−4フレーム信
号とする4個のVC4多重部15と、STM−4フレー
ム信号の送信終端処理を行って4チャネルのSTM−4
フレーム信号を送出するSTM−4送信インターフェイ
ス17と、第2のクロスコネクト装置側から受信した4
チャネルのSTM−4フレーム信号の受信終端処理を行
うSTM−4受信インターフェイス18と、STM−4
フレーム内のペイロードをVC4単位に分離する4個の
VC4分離部16とを備えている。
間スイッチ12において低速伝送路側へ方路設定された
4チャネルのVC4を多重化してSTM−4フレーム信
号とする4個のVC4多重部15と、STM−4フレー
ム信号の送信終端処理を行って4チャネルのSTM−4
フレーム信号を送出するSTM−4送信インターフェイ
ス17と、第2のクロスコネクト装置側から受信した4
チャネルのSTM−4フレーム信号の受信終端処理を行
うSTM−4受信インターフェイス18と、STM−4
フレーム内のペイロードをVC4単位に分離する4個の
VC4分離部16とを備えている。
【0051】この第1のクロスコネクト装置の空間スイ
ッチ12での方路設定を行うなどのために、CPU2
1、バーチャルコンテナルーティングテーブル(VC−
RT)20およびアドレス生成部19を備えている。V
C−RT20には、空間スイッチ12内の複数の光スイ
ッチを切り替えるための伝送パスが設定されている。C
PU21は、VC−RT20を参照して、空間スイッチ
12に入力されるVC4の番号と、このVC4に対応し
て指定する方路をアドレス生成部19に出力する。アド
レス生成部19では、これらの入力情報に基づいて該当
VC4のアドレスを生成し、空間スイッチ12に入力す
る。空間スイッチ12では、この入力されたアドレスを
用いて複数の光スイッチを切り替えることで、空間スイ
ッチ12の受信側高速伝送路−送信側高速伝送路−第2
のクロスコネクト装置間での方路設定を行う。
ッチ12での方路設定を行うなどのために、CPU2
1、バーチャルコンテナルーティングテーブル(VC−
RT)20およびアドレス生成部19を備えている。V
C−RT20には、空間スイッチ12内の複数の光スイ
ッチを切り替えるための伝送パスが設定されている。C
PU21は、VC−RT20を参照して、空間スイッチ
12に入力されるVC4の番号と、このVC4に対応し
て指定する方路をアドレス生成部19に出力する。アド
レス生成部19では、これらの入力情報に基づいて該当
VC4のアドレスを生成し、空間スイッチ12に入力す
る。空間スイッチ12では、この入力されたアドレスを
用いて複数の光スイッチを切り替えることで、空間スイ
ッチ12の受信側高速伝送路−送信側高速伝送路−第2
のクロスコネクト装置間での方路設定を行う。
【0052】つぎに、第1のクロスコネクト装置の動作
を説明する。他の伝送装置から受信側高速伝送路を介し
て受信されるSTM−16信号は、STM−16受信イ
ンターフェイス10−1〜10−nでSTM−16信号
の受信終端処理が行われる。この受信終端処理が行われ
たSTM−16信号は、VC4分離部11−1〜11−
nで、バーチャルコンテナ4(VC4)単位に分離され
る。
を説明する。他の伝送装置から受信側高速伝送路を介し
て受信されるSTM−16信号は、STM−16受信イ
ンターフェイス10−1〜10−nでSTM−16信号
の受信終端処理が行われる。この受信終端処理が行われ
たSTM−16信号は、VC4分離部11−1〜11−
nで、バーチャルコンテナ4(VC4)単位に分離され
る。
【0053】図4は、STM−N信号のフレーム構造を
示すもので、STM−N信号は、3行×9×Nバイトか
ら成る中継セクションオーバーヘッドRSOHおよび5
行×9×Nバイトから成る多重セクションオーバーヘッ
ドMSOHと、1行×9×Nバイトから成るバーチャル
コンテナ(VC)の先頭位置を指示する管理ユニットポ
インタ(AUポインタ)とを有するセクションオーバー
ヘッドSOHと、ペイロード領域を有している。STM
−N信号のペイロード領域、すなわちバーチャルコンテ
ナ領域は、9行×NバイトのパスオーバーヘッドPOH
と、9行×260×Nバイトのペイロード領域を有して
いる。STM−1フレームには、VC4が1個多重化さ
れ、STM−Nフレームには、N個のVC4が多重化さ
れている。なお、STM−N信号のペイロード領域、す
なわちバーチャルコンテナ領域は、バイト単位に多重化
されるバイトインタリーブが行われている。
示すもので、STM−N信号は、3行×9×Nバイトか
ら成る中継セクションオーバーヘッドRSOHおよび5
行×9×Nバイトから成る多重セクションオーバーヘッ
ドMSOHと、1行×9×Nバイトから成るバーチャル
コンテナ(VC)の先頭位置を指示する管理ユニットポ
インタ(AUポインタ)とを有するセクションオーバー
ヘッドSOHと、ペイロード領域を有している。STM
−N信号のペイロード領域、すなわちバーチャルコンテ
ナ領域は、9行×NバイトのパスオーバーヘッドPOH
と、9行×260×Nバイトのペイロード領域を有して
いる。STM−1フレームには、VC4が1個多重化さ
れ、STM−Nフレームには、N個のVC4が多重化さ
れている。なお、STM−N信号のペイロード領域、す
なわちバーチャルコンテナ領域は、バイト単位に多重化
されるバイトインタリーブが行われている。
【0054】VC4分離部11−1〜11−nで、VC
4単位に分離されたVC4は並列に空間スイッチ12に
入力される。空間スイッチ12では、アドレス生成部1
9から入力されたアドレスに従った方路設定に基づいて
VC4単位のクロスコネクトを実行する。すなわち、C
PU21は、VC−RT20を参照して、空間スイッチ
12に入力されるVC4の番号と、このVC4に対応し
て指定する方路をアドレス生成部19に出力する。アド
レス生成部19では、これらの入力情報に基づいて該当
VC4のアドレスを生成し、空間スイッチ12に入力す
る。空間スイッチ12では、この入力されたアドレスを
用いて複数の光スイッチを切り替えることで、送信側の
高速送路及び加入者側へのVC4の方路設定を行う。
4単位に分離されたVC4は並列に空間スイッチ12に
入力される。空間スイッチ12では、アドレス生成部1
9から入力されたアドレスに従った方路設定に基づいて
VC4単位のクロスコネクトを実行する。すなわち、C
PU21は、VC−RT20を参照して、空間スイッチ
12に入力されるVC4の番号と、このVC4に対応し
て指定する方路をアドレス生成部19に出力する。アド
レス生成部19では、これらの入力情報に基づいて該当
VC4のアドレスを生成し、空間スイッチ12に入力す
る。空間スイッチ12では、この入力されたアドレスを
用いて複数の光スイッチを切り替えることで、送信側の
高速送路及び加入者側へのVC4の方路設定を行う。
【0055】空間スイッチ12において送信側高速伝送
路へ方路設定されたVC4は、VC4多重部13−1〜
13−nのいずれかに入力される。VC4多重部13−
1〜13−nは入力されたVC4を16個多重化して出
力する。多重化されたVC4は、STM−16送信イン
ターフェイス14−1〜14−nで、STM−16信号
の送信終端が行われ、送信側高速伝送路に送信される。
路へ方路設定されたVC4は、VC4多重部13−1〜
13−nのいずれかに入力される。VC4多重部13−
1〜13−nは入力されたVC4を16個多重化して出
力する。多重化されたVC4は、STM−16送信イン
ターフェイス14−1〜14−nで、STM−16信号
の送信終端が行われ、送信側高速伝送路に送信される。
【0056】一方、空間スイッチ12において加入者側
へ方路設定されたVC4は、VC4多重部15に入力さ
れる。VC4多重部15では、入力されたVC4を4個
多重化してSTM−4フレームのペイロードを作成す
る。多重化されたVC4は、STM−4送信インターフ
ェイス17で、SOPが付加されるなどしてSTM−4
信号の送信終端が行われる。
へ方路設定されたVC4は、VC4多重部15に入力さ
れる。VC4多重部15では、入力されたVC4を4個
多重化してSTM−4フレームのペイロードを作成す
る。多重化されたVC4は、STM−4送信インターフ
ェイス17で、SOPが付加されるなどしてSTM−4
信号の送信終端が行われる。
【0057】他方、加入者側からのSTM−4信号は、
STM−4受信インターフェイス18においてSTM−
4信号の受信終端処理が行われる。VC4分離部16
は、STM−4フレーム内のペイロードをVC4単位に
分離し、該分離したVC4を空間スイッチ12に入力す
る。そして、空間スイッチ12において、送信側高速伝
送路への方路設定が行われる。
STM−4受信インターフェイス18においてSTM−
4信号の受信終端処理が行われる。VC4分離部16
は、STM−4フレーム内のペイロードをVC4単位に
分離し、該分離したVC4を空間スイッチ12に入力す
る。そして、空間スイッチ12において、送信側高速伝
送路への方路設定が行われる。
【0058】つぎに、図5に示す第2のクロスコネクト
装置の詳細を説明する。この第2のクロスコネクト装置
は、STM−1フレーム信号のタイムスロット単位すな
わち64kbpsフレーム単位(1バイト単位)でクロ
スコネクトを行うものである。
装置の詳細を説明する。この第2のクロスコネクト装置
は、STM−1フレーム信号のタイムスロット単位すな
わち64kbpsフレーム単位(1バイト単位)でクロ
スコネクトを行うものである。
【0059】この第2のクロスコネクト装置は、第1の
クロスコネクト装置側より入力される4チャネルのST
M−4フレーム信号の受信終端処理を行うSTM−4受
信インターフェイス22と、STM−4受信インターフ
ェイス22から入力されるSTM−4信号を64kbp
sフレーム単位でクロスコネクトする4×4(4入力4
出力)の時間スイッチ23と、時間スイッチ23からV
C4単位に多重化して出力されるSTM−4信号の送信
終端処理を実行するSTM−4送信インターフェイス2
4と、加入者線(低速伝送路)側から受信したSTM−
4フレーム信号の受信終端処理を行うSTM−4受信イ
ンターフェイス25と、STM−4受信インターフェイ
ス25から入力されたSTM−4フレーム信号の送信終
端処理を行って第1のクロスコネクト装置側に出力する
STM−4送信インターフェイス26とを備えている。
クロスコネクト装置側より入力される4チャネルのST
M−4フレーム信号の受信終端処理を行うSTM−4受
信インターフェイス22と、STM−4受信インターフ
ェイス22から入力されるSTM−4信号を64kbp
sフレーム単位でクロスコネクトする4×4(4入力4
出力)の時間スイッチ23と、時間スイッチ23からV
C4単位に多重化して出力されるSTM−4信号の送信
終端処理を実行するSTM−4送信インターフェイス2
4と、加入者線(低速伝送路)側から受信したSTM−
4フレーム信号の受信終端処理を行うSTM−4受信イ
ンターフェイス25と、STM−4受信インターフェイ
ス25から入力されたSTM−4フレーム信号の送信終
端処理を行って第1のクロスコネクト装置側に出力する
STM−4送信インターフェイス26とを備えている。
【0060】図6は、4×4の時間スイッチ23の内部
構成を示すものである。時間スイッチ23は、入力され
るSTM−4フレーム信号のペイロードをVC4単位に
分離するVC4分離部27−1〜27−4と、VC4分
離部27−1〜27−4から夫々入力されるVC4をV
C4の入力位相で記憶するメモリ28−1〜28−4
と、アドレスメモリ31から出力されるアドレス信号の
出力タイミング信号を発生するカウンタ32と、メモリ
28−1〜28−Lへの書き込みのための書き込みアド
レスが記憶されるとともに、図示しない監視制御インタ
ーフェイスの設定によりメモリ28−1〜28−4から
の読み出しのための読み出しアドレス信号が記憶される
アドレスメモリ31を備えている。アドレスメモリ31
から出力される読み出しアドレス信号によって、メモリ
28−1〜28−4からは64kbpsフレーム単位
(1バイト単位)にデータが読み出される。この場合、
各メモリ28−1〜28−4は、3フレーム分のVC4
データ(2430バイト×3)をそれぞれ記憶できるメ
モリ容量を有している。
構成を示すものである。時間スイッチ23は、入力され
るSTM−4フレーム信号のペイロードをVC4単位に
分離するVC4分離部27−1〜27−4と、VC4分
離部27−1〜27−4から夫々入力されるVC4をV
C4の入力位相で記憶するメモリ28−1〜28−4
と、アドレスメモリ31から出力されるアドレス信号の
出力タイミング信号を発生するカウンタ32と、メモリ
28−1〜28−Lへの書き込みのための書き込みアド
レスが記憶されるとともに、図示しない監視制御インタ
ーフェイスの設定によりメモリ28−1〜28−4から
の読み出しのための読み出しアドレス信号が記憶される
アドレスメモリ31を備えている。アドレスメモリ31
から出力される読み出しアドレス信号によって、メモリ
28−1〜28−4からは64kbpsフレーム単位
(1バイト単位)にデータが読み出される。この場合、
各メモリ28−1〜28−4は、3フレーム分のVC4
データ(2430バイト×3)をそれぞれ記憶できるメ
モリ容量を有している。
【0061】また、時間スイッチ23は、各メモリ28
−1〜28−4から並列に64kbps単位に出力され
る信号を択一選択するセレクタ29−1〜29−4と、
各セレクタ29−1〜29−4から64kbpsフレー
ム単位に出力される信号をVC4に多重化するVC4多
重部30−1〜30−4と、アドレスメモリ33から出
力されるセレクト信号の出力タイミング信号を発生する
カウンタ34と、前記監視制御インターフェイスの設定
によりセレクタ29−1〜29−4に対するセレクト信
号が記憶されるアドレスメモリ33を備えている。
−1〜28−4から並列に64kbps単位に出力され
る信号を択一選択するセレクタ29−1〜29−4と、
各セレクタ29−1〜29−4から64kbpsフレー
ム単位に出力される信号をVC4に多重化するVC4多
重部30−1〜30−4と、アドレスメモリ33から出
力されるセレクト信号の出力タイミング信号を発生する
カウンタ34と、前記監視制御インターフェイスの設定
によりセレクタ29−1〜29−4に対するセレクト信
号が記憶されるアドレスメモリ33を備えている。
【0062】つぎに、第2のクロスコネクト装置の動作
を説明する。第1のクロスコネクト装置側から入力され
た4チャネルのSTM−4信号は、STM−4受信イン
ターフェイス22でSTM−4フレーム信号の受信終端
処理が行われ、4×4の時間スイッチ23に入力され
る。時間スイッチ23において、64kbps単位のク
ロスコネクトが行われる。
を説明する。第1のクロスコネクト装置側から入力され
た4チャネルのSTM−4信号は、STM−4受信イン
ターフェイス22でSTM−4フレーム信号の受信終端
処理が行われ、4×4の時間スイッチ23に入力され
る。時間スイッチ23において、64kbps単位のク
ロスコネクトが行われる。
【0063】時間スイッチ23において、まず、4チャ
ネルの入力ポートを介して夫々入力されたSTM−4フ
レーム信号のペイロードは、VC4分離部27−1〜2
7−4でVC4単位に分離される。
ネルの入力ポートを介して夫々入力されたSTM−4フ
レーム信号のペイロードは、VC4分離部27−1〜2
7−4でVC4単位に分離される。
【0064】図7は、時間スイッチ23で行われる64
kbps単位のクロスコネクトを説明するための図であ
り、STM−N信号のフレーム構造が示されている。前
述したように、STM−N信号は、STM−N信号は、
3行×9×Nバイトから成る中継セクションオーバーヘ
ッドRSOHおよび5行×9×Nバイトから成る多重セ
クションオーバーヘッドMSOHと、1行×9×Nバイ
トから成るバーチャルコンテナ(VC)の先頭位置を指
示する管理ユニットポインタ(AUポインタ)とを有す
るセクションオーバーヘッドSOHと、ペイロード領域
を有している。STM−N信号のペイロード領域、すな
わちバーチャルコンテナ領域は、9行×Nバイトのパス
オーバーヘッドPOHと、9行×260×Nバイトのペ
イロード領域を有している。STM−1フレームには、
VC4が1個多重化され、STM−Nフレームには、N
個のVC4が多重化されている。また、VC4すなわち
STM−1のペイロード領域には、バーチャルコンテナ
11(VC11:1.544Mbps)が4×7×3個
多重化されている。すなわち、時間スイッチ23では、
STM−1信号(バーチャルコンテナ)のタイムスロッ
ト単位(1バイト)のタイムスロット交換が行われる。
kbps単位のクロスコネクトを説明するための図であ
り、STM−N信号のフレーム構造が示されている。前
述したように、STM−N信号は、STM−N信号は、
3行×9×Nバイトから成る中継セクションオーバーヘ
ッドRSOHおよび5行×9×Nバイトから成る多重セ
クションオーバーヘッドMSOHと、1行×9×Nバイ
トから成るバーチャルコンテナ(VC)の先頭位置を指
示する管理ユニットポインタ(AUポインタ)とを有す
るセクションオーバーヘッドSOHと、ペイロード領域
を有している。STM−N信号のペイロード領域、すな
わちバーチャルコンテナ領域は、9行×Nバイトのパス
オーバーヘッドPOHと、9行×260×Nバイトのペ
イロード領域を有している。STM−1フレームには、
VC4が1個多重化され、STM−Nフレームには、N
個のVC4が多重化されている。また、VC4すなわち
STM−1のペイロード領域には、バーチャルコンテナ
11(VC11:1.544Mbps)が4×7×3個
多重化されている。すなわち、時間スイッチ23では、
STM−1信号(バーチャルコンテナ)のタイムスロッ
ト単位(1バイト)のタイムスロット交換が行われる。
【0065】VC4分離部27−1〜27−4において
VC4単位に分離されたVC4は、メモリ28−1〜2
8−4に格納される。格納時の位相はVC4の入力位相
で行う。メモリ28−1〜28−4からの読み出しは、
監視制御インターフェイスからの設定により読み出しア
ドレスをアドレスメモリ31に格納し、この読み出しア
ドレスをカウンタ32で生成されるタイミングに従って
メモリ28−1〜28−4に出力することにより行われ
る。ただし、メモリ28−1〜28−4からは、64k
bps単位でデータの読み出しが行われるような読み出
しアドレスがアドレスメモリ31に格納されている。メ
モリ28−1〜28−4から64kbps単位に読み出
されたデータは、セレクタ29−1〜29−4に出力さ
れる。
VC4単位に分離されたVC4は、メモリ28−1〜2
8−4に格納される。格納時の位相はVC4の入力位相
で行う。メモリ28−1〜28−4からの読み出しは、
監視制御インターフェイスからの設定により読み出しア
ドレスをアドレスメモリ31に格納し、この読み出しア
ドレスをカウンタ32で生成されるタイミングに従って
メモリ28−1〜28−4に出力することにより行われ
る。ただし、メモリ28−1〜28−4からは、64k
bps単位でデータの読み出しが行われるような読み出
しアドレスがアドレスメモリ31に格納されている。メ
モリ28−1〜28−4から64kbps単位に読み出
されたデータは、セレクタ29−1〜29−4に出力さ
れる。
【0066】セレクタ29−1〜29−4においては、
メモリ28−1〜28−4からの読み出しデータのうち
1つを選択して出力する。アドレスメモリ33には、監
視制御インターフェイスからの設定によって、メモリ2
8−1〜28−4のどこからの読み出しデータを選択す
るかを各セレクタ29−1〜29−4に指示するための
セレクト信号が格納されており、これらのセレクト信号
はカウンタ34からの読み出しタイミングに従ってセレ
クタ29−1〜29−4に出力される。
メモリ28−1〜28−4からの読み出しデータのうち
1つを選択して出力する。アドレスメモリ33には、監
視制御インターフェイスからの設定によって、メモリ2
8−1〜28−4のどこからの読み出しデータを選択す
るかを各セレクタ29−1〜29−4に指示するための
セレクト信号が格納されており、これらのセレクト信号
はカウンタ34からの読み出しタイミングに従ってセレ
クタ29−1〜29−4に出力される。
【0067】図8は、セレクタ29−1〜29−4での
選択論理を示すものである。各セレクタ29−1〜29
−4に入力される各セレクト信号は、2430バイトの
VC4データを1バイト毎に選択できるように、243
0個の識別ができるように設定されている。
選択論理を示すものである。各セレクタ29−1〜29
−4に入力される各セレクト信号は、2430バイトの
VC4データを1バイト毎に選択できるように、243
0個の識別ができるように設定されている。
【0068】このようにして選択された読み出しデータ
は、VC4多重部30−1〜30−4に入力される。V
C4多重部30−1〜30−4では、64kbps単位
に出力される信号をVC4に多重化して、4つの出力ポ
ートへ出力する。VC4多重部30−1〜30−4から
出力された4チャネルのVC4は、図5のSTM−4送
信インターフェイス24に入力され、ここでSTM−4
信号の送信終端処理が実行されて低速伝送路に送出され
る。
は、VC4多重部30−1〜30−4に入力される。V
C4多重部30−1〜30−4では、64kbps単位
に出力される信号をVC4に多重化して、4つの出力ポ
ートへ出力する。VC4多重部30−1〜30−4から
出力された4チャネルのVC4は、図5のSTM−4送
信インターフェイス24に入力され、ここでSTM−4
信号の送信終端処理が実行されて低速伝送路に送出され
る。
【0069】このようにこの実施の形態2においては、
第1のクロスコネクト装置ではVC4単位のクロスコネ
クトが行われ、第2のクロスコネクト装置では、64k
bps単位のクロスコネクトが行われる。
第1のクロスコネクト装置ではVC4単位のクロスコネ
クトが行われ、第2のクロスコネクト装置では、64k
bps単位のクロスコネクトが行われる。
【0070】なお、上記の実施の形態2においては、加
入者線側から第1のクロスコネクト装置に入力されるS
TM−4信号については、64kbpsフレーム単位で
のクロスコネクトを行っていないが、STM−4受信イ
ンターフェイス25とSTM−4送信インターフェイス
26との間に時間スイッチ23と同様の時間スイッチを
挿入し、加入者線側から第1のクロスコネクト装置に入
力されるSTM−4信号についても64kbps単位で
のクロスコネクトを行うようにしてもよい。
入者線側から第1のクロスコネクト装置に入力されるS
TM−4信号については、64kbpsフレーム単位で
のクロスコネクトを行っていないが、STM−4受信イ
ンターフェイス25とSTM−4送信インターフェイス
26との間に時間スイッチ23と同様の時間スイッチを
挿入し、加入者線側から第1のクロスコネクト装置に入
力されるSTM−4信号についても64kbps単位で
のクロスコネクトを行うようにしてもよい。
【0071】実施の形態3.つぎに、図9〜図11を用
いてこの発明の実施の形態3を説明する。実施の形態2
では、第2のクロスコネクト装置において、64kbp
s単位のクロスコネクトを行うために4×4の時間スイ
ッチ23を採用しているが、この実施の形態3において
は、2×2の時間スイッチ36−1〜36−4を採用し
ている。また、この第2のクロスコネクト装置は、低速
伝送路側(加入者線側)には、2つの異なる入出力イン
ターフェイスが備えられている。一方は、3チャネルの
光インターフェイス38−1〜38−3であり、この場
合SONETの155.52MbpsとしてのOC3イ
ンターフェイスが用いられている。他方は、多重化バス
インターフェイス37である。これら光インターフェイ
ス38−1〜38−3および多重化バスインターフェイ
ス37毎に、ループバック機能が個別にサポートされて
いる。なお、実施の形態3において、第1のクロスコネ
クト装置は、図3に示した構成と同じであり、VC4単
位のクロスコネクトを実行する。
いてこの発明の実施の形態3を説明する。実施の形態2
では、第2のクロスコネクト装置において、64kbp
s単位のクロスコネクトを行うために4×4の時間スイ
ッチ23を採用しているが、この実施の形態3において
は、2×2の時間スイッチ36−1〜36−4を採用し
ている。また、この第2のクロスコネクト装置は、低速
伝送路側(加入者線側)には、2つの異なる入出力イン
ターフェイスが備えられている。一方は、3チャネルの
光インターフェイス38−1〜38−3であり、この場
合SONETの155.52MbpsとしてのOC3イ
ンターフェイスが用いられている。他方は、多重化バス
インターフェイス37である。これら光インターフェイ
ス38−1〜38−3および多重化バスインターフェイ
ス37毎に、ループバック機能が個別にサポートされて
いる。なお、実施の形態3において、第1のクロスコネ
クト装置は、図3に示した構成と同じであり、VC4単
位のクロスコネクトを実行する。
【0072】図9に示す実施形態3の第2のクロスコネ
クト装置は、第1のクロスコネクト装置側より入力され
るSTM−4フレーム信号の受信終端処理を行うSTM
−4受信インターフェイス35と、64kbps単位で
クロスコネクトする2×2の時間スイッチ36−1〜3
6−4と、時間スイッチ36−1〜36−4と多重化バ
スとの間に配される多重化バスインターフェイス37
と、時間スイッチ36−1〜36−4と3チャネルのO
C3光伝送路との間に配されるOC3インターフェイス
38−1〜38−3と、時間スイッチ36−1〜36−
4から第1のクロスコネクト装置側へ出力されるSTM
−4フレーム信号の送信終端処理を行うSTM−4送信
インターフェイス39とを備えている。多重化バスイン
ターフェイス37は、例えば、SDHフレーム以外のフ
レームフォーマット信号をVC4フレームにマッピング
し、またその逆の変換を行うためのインターフェイスで
ある。例えば、8ビットのペイロードと8ビットの監視
信号が交互に繰り返される多重化バスのフレームフォー
マット信号と、VC4フレームとの間のインターフェイ
スである。
クト装置は、第1のクロスコネクト装置側より入力され
るSTM−4フレーム信号の受信終端処理を行うSTM
−4受信インターフェイス35と、64kbps単位で
クロスコネクトする2×2の時間スイッチ36−1〜3
6−4と、時間スイッチ36−1〜36−4と多重化バ
スとの間に配される多重化バスインターフェイス37
と、時間スイッチ36−1〜36−4と3チャネルのO
C3光伝送路との間に配されるOC3インターフェイス
38−1〜38−3と、時間スイッチ36−1〜36−
4から第1のクロスコネクト装置側へ出力されるSTM
−4フレーム信号の送信終端処理を行うSTM−4送信
インターフェイス39とを備えている。多重化バスイン
ターフェイス37は、例えば、SDHフレーム以外のフ
レームフォーマット信号をVC4フレームにマッピング
し、またその逆の変換を行うためのインターフェイスで
ある。例えば、8ビットのペイロードと8ビットの監視
信号が交互に繰り返される多重化バスのフレームフォー
マット信号と、VC4フレームとの間のインターフェイ
スである。
【0073】時間スイッチ36−1〜36−4において
は、多重化バスインターフェイス37から入力された多
重化バスフレーム信号を64kbps単位で第1のクロ
スコネクト装置側および光インターフェイス38−1〜
38−3のいずれかに方路設定し、また光インターフェ
イス38−1〜38−3から入力されたOC3フレーム
信号を64kbps単位で第1のクロスコネクト装置側
および多重化バスインターフェイス37のいずれかに方
路設定し、また第1のクロスコネクト装置側から入力さ
れたSTM−4フレーム信号を64kbps単位で多重
化バスインターフェイス37および光インターフェイス
38−1〜38−3のいずれかに方路設定するように動
作する。
は、多重化バスインターフェイス37から入力された多
重化バスフレーム信号を64kbps単位で第1のクロ
スコネクト装置側および光インターフェイス38−1〜
38−3のいずれかに方路設定し、また光インターフェ
イス38−1〜38−3から入力されたOC3フレーム
信号を64kbps単位で第1のクロスコネクト装置側
および多重化バスインターフェイス37のいずれかに方
路設定し、また第1のクロスコネクト装置側から入力さ
れたSTM−4フレーム信号を64kbps単位で多重
化バスインターフェイス37および光インターフェイス
38−1〜38−3のいずれかに方路設定するように動
作する。
【0074】図10は、上記のようなクロスコネクト動
作を行う2×2時間スイッチ36−1の内部構成を示す
ものである。時間スイッチ36−1は、先の図6に示し
た構成とほぼ同様の構成をとっており、VC4分離部4
0と、多重分離バスインターフェイス41と、メモリ4
2−1〜42−2と、セレクタ43−1〜43−2と、
VC4多重部44と、多重分離バスインターフェイス4
5と、アドレスメモリ46と、カウンタ47と、アドレ
スメモリ48と、カウンタ49を備えている。
作を行う2×2時間スイッチ36−1の内部構成を示す
ものである。時間スイッチ36−1は、先の図6に示し
た構成とほぼ同様の構成をとっており、VC4分離部4
0と、多重分離バスインターフェイス41と、メモリ4
2−1〜42−2と、セレクタ43−1〜43−2と、
VC4多重部44と、多重分離バスインターフェイス4
5と、アドレスメモリ46と、カウンタ47と、アドレ
スメモリ48と、カウンタ49を備えている。
【0075】この第2のクロスコネクト装置は次のよう
に動作する。図9のSTM受信インターフェイス35か
らのSTM−4信号またはOC3インターフェイス38
−1〜38−3からのフレーム信号は、図10のVC4
分離部40に入力され、VC4分離部40においてVC
4単位に分離される。分離されたVC4はメモリ42−
1に入力される。一方、多重化バスからのフレーム信号
は、多重分離バスインターフェイス41に入力され、こ
こで所定の情報ブロック(VC4単位)にマッピングさ
れる。VC4単位の情報ブロックは順次メモリ42−2
に入力される。
に動作する。図9のSTM受信インターフェイス35か
らのSTM−4信号またはOC3インターフェイス38
−1〜38−3からのフレーム信号は、図10のVC4
分離部40に入力され、VC4分離部40においてVC
4単位に分離される。分離されたVC4はメモリ42−
1に入力される。一方、多重化バスからのフレーム信号
は、多重分離バスインターフェイス41に入力され、こ
こで所定の情報ブロック(VC4単位)にマッピングさ
れる。VC4単位の情報ブロックは順次メモリ42−2
に入力される。
【0076】各メモリ42−1〜42−2のメモリ容量
は、VC4フレーム相当で3フレーム分(2430バイ
ト×3)である。格納時の位相はVC4の入力位相或い
は多重分離バスからのフレーム信号のパルス位相で行
う。メモリ42−1〜42−2からの読み出しは、監視
制御インターフェイスからの設定により読み出しアドレ
スをアドレスメモリ46に格納し、この読み出しアドレ
スをカウンタ47で生成されるタイミングに従ってメモ
リ42−1〜42−2に出力することにより行われる。
ただし、メモリ42−1〜42−2からは、64kbp
s単位でデータの読み出しが行われるような読み出しア
ドレスがアドレスメモリ46に格納されている。メモリ
42−1〜42−2からそれぞれ64kbps単位に読
み出されたデータは、セレクタ43−1〜43−2に出
力される。
は、VC4フレーム相当で3フレーム分(2430バイ
ト×3)である。格納時の位相はVC4の入力位相或い
は多重分離バスからのフレーム信号のパルス位相で行
う。メモリ42−1〜42−2からの読み出しは、監視
制御インターフェイスからの設定により読み出しアドレ
スをアドレスメモリ46に格納し、この読み出しアドレ
スをカウンタ47で生成されるタイミングに従ってメモ
リ42−1〜42−2に出力することにより行われる。
ただし、メモリ42−1〜42−2からは、64kbp
s単位でデータの読み出しが行われるような読み出しア
ドレスがアドレスメモリ46に格納されている。メモリ
42−1〜42−2からそれぞれ64kbps単位に読
み出されたデータは、セレクタ43−1〜43−2に出
力される。
【0077】セレクタ43−1〜43−2においては、
メモリ42−1〜42−2からの読み出しデータのうち
1つを選択して出力する。アドレスメモリ48には、監
視制御インターフェイスからの設定によって、メモリ4
2−1〜42−2のいずれからの読み出しデータを選択
するかを各セレクタ43−1〜43−2に指示するため
のセレクト信号が格納されており、これらのセレクト信
号はカウンタ49からの読み出しタイミングに従ってセ
レクタ43−1〜43−2に出力される。
メモリ42−1〜42−2からの読み出しデータのうち
1つを選択して出力する。アドレスメモリ48には、監
視制御インターフェイスからの設定によって、メモリ4
2−1〜42−2のいずれからの読み出しデータを選択
するかを各セレクタ43−1〜43−2に指示するため
のセレクト信号が格納されており、これらのセレクト信
号はカウンタ49からの読み出しタイミングに従ってセ
レクタ43−1〜43−2に出力される。
【0078】図11は、セレクタ43−1〜43−2で
の選択論理を示すものである。各セレクタ43−1〜4
3−2に入力される各セレクト信号は、2430バイト
のVC4データを1バイト毎に選択できるように、24
30個の識別ができるように設定されている。
の選択論理を示すものである。各セレクタ43−1〜4
3−2に入力される各セレクト信号は、2430バイト
のVC4データを1バイト毎に選択できるように、24
30個の識別ができるように設定されている。
【0079】このようにしてセレクタ43−1で選択さ
れたデータは、VC4多重部44に入力される。VC4
多重部44では、64kbps単位に入力される信号を
VC4に多重化する。そして、これら多重化したVC4
を図9のSTM−4送信インターフェイス39またはO
C3インターフェイス38−1〜38−3に出力する。
STM−4送信インターフェイス39では、入力された
VC4の送信終端処理を行って、STM−4フレーム信
号を第1のクロスコネクト装置側へ出力する。また、O
C3インターフェイス38−1〜38−3では、入力さ
れたVC4をOC3フレーム信号に変換して光伝送路に
送出する。
れたデータは、VC4多重部44に入力される。VC4
多重部44では、64kbps単位に入力される信号を
VC4に多重化する。そして、これら多重化したVC4
を図9のSTM−4送信インターフェイス39またはO
C3インターフェイス38−1〜38−3に出力する。
STM−4送信インターフェイス39では、入力された
VC4の送信終端処理を行って、STM−4フレーム信
号を第1のクロスコネクト装置側へ出力する。また、O
C3インターフェイス38−1〜38−3では、入力さ
れたVC4をOC3フレーム信号に変換して光伝送路に
送出する。
【0080】一方、セレクタ43−2で選択されたデー
タは、多重分離バスインターフェイス45に入力され
る。多重分離バスインターフェイス45では、64kb
ps単位に入力される信号をVC4フレームに多重化
し、さらにこのVC4フレームからSDHフレーム以外
の前述した多重化バス用のフレームフォーマット信号に
デマッピングする動作を実行し、該デマッピングしたフ
レーム信号を多重化バスに出力する。
タは、多重分離バスインターフェイス45に入力され
る。多重分離バスインターフェイス45では、64kb
ps単位に入力される信号をVC4フレームに多重化
し、さらにこのVC4フレームからSDHフレーム以外
の前述した多重化バス用のフレームフォーマット信号に
デマッピングする動作を実行し、該デマッピングしたフ
レーム信号を多重化バスに出力する。
【0081】このようにこの実施の形態3においても、
第1のクロスコネクト装置ではVC4単位のクロスコネ
クトが行われ、第2のクロスコネクト装置では、64k
bps単位のクロスコネクトが行われる。また、STM
−1単位以外の多重化バスさらには光伝送路の信号を扱
うことが可能となり、サービス、回線設定のフレキシビ
リティ及びアクセシビリティの向上につながる。
第1のクロスコネクト装置ではVC4単位のクロスコネ
クトが行われ、第2のクロスコネクト装置では、64k
bps単位のクロスコネクトが行われる。また、STM
−1単位以外の多重化バスさらには光伝送路の信号を扱
うことが可能となり、サービス、回線設定のフレキシビ
リティ及びアクセシビリティの向上につながる。
【0082】実施の形態4.つぎに、図12〜図14を
用いてこの発明の実施の形態4について説明する。この
実施の形態4においては、第1のクロスコネクト装置で
は、STM−Nフレーム信号のセクションオーバーヘッ
ド(SOH)もクロスコネクトを行うようにしている。
すなわち、空間スイッチ12では、VC4単位のクロス
コネクトが行われるので、空間スイッチ12では、ST
M−1単位のSOHを当該STM−1のペイロードであ
る、すなわち対応するバーチャルコンテナと、同一方路
側に方路設定する。
用いてこの発明の実施の形態4について説明する。この
実施の形態4においては、第1のクロスコネクト装置で
は、STM−Nフレーム信号のセクションオーバーヘッ
ド(SOH)もクロスコネクトを行うようにしている。
すなわち、空間スイッチ12では、VC4単位のクロス
コネクトが行われるので、空間スイッチ12では、ST
M−1単位のSOHを当該STM−1のペイロードであ
る、すなわち対応するバーチャルコンテナと、同一方路
側に方路設定する。
【0083】一方、第2のクロスコネクト装置側では、
65kbps単位のクロスコネクトが行われるので、時
間スイッチで、SOHまでも64kbps単位のクロス
コネクトを受けることのないように、SOPを時間スイ
ッチを経由させることなく、時間スイッチをバイパスし
て転送させる。
65kbps単位のクロスコネクトが行われるので、時
間スイッチで、SOHまでも64kbps単位のクロス
コネクトを受けることのないように、SOPを時間スイ
ッチを経由させることなく、時間スイッチをバイパスし
て転送させる。
【0084】図12は、実施の形態4の第1のクロスコ
ネクト装置の構成を示すものであり、図3に示した第1
のクロスコネクト装置の構成要素に、SOH分離部50
−1〜50−nと、SOH挿入部51−1〜51−n
と、SOH挿入部52と、SOH分離部53が追加され
ている。
ネクト装置の構成を示すものであり、図3に示した第1
のクロスコネクト装置の構成要素に、SOH分離部50
−1〜50−nと、SOH挿入部51−1〜51−n
と、SOH挿入部52と、SOH分離部53が追加され
ている。
【0085】図12において、他の伝送装置から受信側
高速伝送路を介して受信されるSTM−16信号は、S
TM−16受信インターフェイス10−1〜10−nで
STM−16信号の受信終端処理が行われ、SOPとペ
イロードに分離される。ペイロードはVC4分離部11
−1〜11−nに入力され、その後空間スイッチ12に
入力され、前述と同様の動作が行われる。一方、STM
−16信号から分離されたSTM−1フレーム16個分
のSOHは、SOH分離部50−1〜50−nに入力さ
れ、ここでバーチャルコンテナ単位(VC4単位)、す
なわちSTM−1単位に分離されて、空間スイッチ12
に入力される。そして、空間スイッチ12に入力された
各STM−1単位のSOHは、前述したように、当該S
TM−1のペイロードであるすなわち対応するVC4
と、同一方路に方路設定される。このような方路設定
が、アドレス生成部19,VC−RT20およびCPU
21による構成によって実行される。
高速伝送路を介して受信されるSTM−16信号は、S
TM−16受信インターフェイス10−1〜10−nで
STM−16信号の受信終端処理が行われ、SOPとペ
イロードに分離される。ペイロードはVC4分離部11
−1〜11−nに入力され、その後空間スイッチ12に
入力され、前述と同様の動作が行われる。一方、STM
−16信号から分離されたSTM−1フレーム16個分
のSOHは、SOH分離部50−1〜50−nに入力さ
れ、ここでバーチャルコンテナ単位(VC4単位)、す
なわちSTM−1単位に分離されて、空間スイッチ12
に入力される。そして、空間スイッチ12に入力された
各STM−1単位のSOHは、前述したように、当該S
TM−1のペイロードであるすなわち対応するVC4
と、同一方路に方路設定される。このような方路設定
が、アドレス生成部19,VC−RT20およびCPU
21による構成によって実行される。
【0086】空間スイッチ12において、送信側高速伝
送路側に方路設定されたSOHは、SOH挿入部51−
1〜51−nの何れかに入力される。SOH挿入部51
−1〜51−nでは、入力されたSOHをSTM−16
フレームに対応する16個分多重化してSTM−16送
信インターフェイス14−1〜14−nに入力する。S
TM−16送信インターフェイス14−1〜14−nで
は、入力されたSOHをVC4多重部13−1〜13−
nから入力されたSTM−16フレームのペイロードと
合成してSTM−16フレームを形成し、該形成したS
TM−16フレームを送信側高速伝送路に送出する。
送路側に方路設定されたSOHは、SOH挿入部51−
1〜51−nの何れかに入力される。SOH挿入部51
−1〜51−nでは、入力されたSOHをSTM−16
フレームに対応する16個分多重化してSTM−16送
信インターフェイス14−1〜14−nに入力する。S
TM−16送信インターフェイス14−1〜14−nで
は、入力されたSOHをVC4多重部13−1〜13−
nから入力されたSTM−16フレームのペイロードと
合成してSTM−16フレームを形成し、該形成したS
TM−16フレームを送信側高速伝送路に送出する。
【0087】一方、空間スイッチ12において、第2の
クロスコネクト装置側に方路設定されたSOHは、SO
H挿入部52に入力される。SOH挿入部52では、入
力されたSOHをSTM−4フレームに対応する4個分
多重化してSTM−4送信インターフェイス17に入力
する。STM−4送信インターフェイス17では、入力
されたSOHをVC4多重部15から入力されたSTM
−4フレームのペイロードと合成してSTM−4フレー
ムを形成し、該形成したSTM−4フレームを第2のク
ロスコネクト装置に送出する。
クロスコネクト装置側に方路設定されたSOHは、SO
H挿入部52に入力される。SOH挿入部52では、入
力されたSOHをSTM−4フレームに対応する4個分
多重化してSTM−4送信インターフェイス17に入力
する。STM−4送信インターフェイス17では、入力
されたSOHをVC4多重部15から入力されたSTM
−4フレームのペイロードと合成してSTM−4フレー
ムを形成し、該形成したSTM−4フレームを第2のク
ロスコネクト装置に送出する。
【0088】さらに、第2のクロスコネクト装置からS
TM−4受信インターフェイス18に入力されたSTM
−4は、STM−4受信インターフェイス18でSTM
−4信号の受信終端処理が行われ、SOPとペイロード
に分離される。ペイロードはVC4分離部16に入力さ
れ、その後空間スイッチ12に入力され、前述と同様の
動作が行われる。一方、STM−4信号から分離された
STM−1フレーム4個分のSOHは、SOH分離部5
3に入力され、ここでバーチャルコンテナ単位(VC4
単位)、すなわちSTM−1単位に分離されて、空間ス
イッチ12に入力される。そして、空間スイッチ12に
入力された各STM−1単位のSOHは、前述したよう
に、対応するVC4と同一方路に方路設定される。そし
て、これらSOHおよびVC4は、VC4多重部13−
1〜13−n、SOH挿入部51−1〜51−n、およ
びSTM−16送信インターフェイス14−1〜14−
nを経由して、送信側高速伝送路に送出される。
TM−4受信インターフェイス18に入力されたSTM
−4は、STM−4受信インターフェイス18でSTM
−4信号の受信終端処理が行われ、SOPとペイロード
に分離される。ペイロードはVC4分離部16に入力さ
れ、その後空間スイッチ12に入力され、前述と同様の
動作が行われる。一方、STM−4信号から分離された
STM−1フレーム4個分のSOHは、SOH分離部5
3に入力され、ここでバーチャルコンテナ単位(VC4
単位)、すなわちSTM−1単位に分離されて、空間ス
イッチ12に入力される。そして、空間スイッチ12に
入力された各STM−1単位のSOHは、前述したよう
に、対応するVC4と同一方路に方路設定される。そし
て、これらSOHおよびVC4は、VC4多重部13−
1〜13−n、SOH挿入部51−1〜51−n、およ
びSTM−16送信インターフェイス14−1〜14−
nを経由して、送信側高速伝送路に送出される。
【0089】つぎに、図13および図14を用いて実施
の形態4における第2のクロスコネクト装置について説
明する。
の形態4における第2のクロスコネクト装置について説
明する。
【0090】図13に示す第2のクロスコネクト装置
は、図5に示した第2のクロスコネクト装置の構成要素
に、SOH転送部54が追加されている。
は、図5に示した第2のクロスコネクト装置の構成要素
に、SOH転送部54が追加されている。
【0091】すなわち、64kbps単位のクロスコネ
クトを行う第2のクロスコネクト装置では、SOHまで
64kbps単位のクロスコネクトを受けることのない
ように、SOH転送部54を設け、このSOH転送部5
4によって時間スイッチ23をバイパスして、SOHを
STM−4受信インターフェイス22からSDM−4送
信インターフェイス24に直接入力するようにしてい
る。
クトを行う第2のクロスコネクト装置では、SOHまで
64kbps単位のクロスコネクトを受けることのない
ように、SOH転送部54を設け、このSOH転送部5
4によって時間スイッチ23をバイパスして、SOHを
STM−4受信インターフェイス22からSDM−4送
信インターフェイス24に直接入力するようにしてい
る。
【0092】STM−4受信インターフェイス22で
は、STM−4信号の受信終端処理が行われ、SOPと
ペイロードに分離される。ペイロードは時間スイッチ2
3に入力され、前述と同様の動作が行われる。一方、S
TM−4信号から分離されたSTM−1フレーム4個分
のSOHは、SOH転送部54を経由してSTM−4送
信インターフェイス24に入力される。STM−4送信
インターフェイス24では、時間スイッチ23から入力
されたSTM−4信号のペイロードと、SOH転送部5
4から入力されたSOHを合成してSTM−4フレーム
信号を形成し、該形成したSTM4フレーム信号を加入
者線に送出する。
は、STM−4信号の受信終端処理が行われ、SOPと
ペイロードに分離される。ペイロードは時間スイッチ2
3に入力され、前述と同様の動作が行われる。一方、S
TM−4信号から分離されたSTM−1フレーム4個分
のSOHは、SOH転送部54を経由してSTM−4送
信インターフェイス24に入力される。STM−4送信
インターフェイス24では、時間スイッチ23から入力
されたSTM−4信号のペイロードと、SOH転送部5
4から入力されたSOHを合成してSTM−4フレーム
信号を形成し、該形成したSTM4フレーム信号を加入
者線に送出する。
【0093】つぎに、図14に示す第2のクロスコネク
ト装置は、図9に示した第2のクロスコネクト装置の構
成要素に、SOH転送部55およびSOH転送部56を
追加している。SOH転送部55は、STM−4受信イ
ンターフェイス35とOC3インターフェイス38−1
〜38−3との間に挿入され、SOH転送部56は、O
C3インターフェイス38−1〜38−3とSTM−4
送信インターフェイス39との間に挿入されている。
ト装置は、図9に示した第2のクロスコネクト装置の構
成要素に、SOH転送部55およびSOH転送部56を
追加している。SOH転送部55は、STM−4受信イ
ンターフェイス35とOC3インターフェイス38−1
〜38−3との間に挿入され、SOH転送部56は、O
C3インターフェイス38−1〜38−3とSTM−4
送信インターフェイス39との間に挿入されている。
【0094】すなわち、この第2のクロスコネクト装置
においても、SOHまで64kbps単位のクロスコネ
クトを受けることのないように、SOH転送部55,5
6を設け、これらSOH転送部55,56によって時間
スイッチ36−1〜36−4をバイパスして、SOHを
STM−4受信インターフェイス35からOC3インタ
ーフェイス38−1〜38−3に対し、あるいはOC3
インターフェイス38−1〜38−3からSTM−4送
信インターフェイス39に対し直接入力するようにして
いる。
においても、SOHまで64kbps単位のクロスコネ
クトを受けることのないように、SOH転送部55,5
6を設け、これらSOH転送部55,56によって時間
スイッチ36−1〜36−4をバイパスして、SOHを
STM−4受信インターフェイス35からOC3インタ
ーフェイス38−1〜38−3に対し、あるいはOC3
インターフェイス38−1〜38−3からSTM−4送
信インターフェイス39に対し直接入力するようにして
いる。
【0095】STM−4受信インターフェイス35で
は、STM−4信号の受信終端処理が行われ、SOPと
ペイロードに分離される。ペイロードは時間スイッチ3
6−1〜36−4に入力され、前述と同様の動作が行わ
れる。一方、STM−4信号から分離されたSTM−1
フレーム4個分のSOHは、SOH転送部55を経由し
てOC3インターフェイス38−1〜38−3に入力さ
れる。OC3インターフェイス38−1〜38−3で
は、時間スイッチ36−1〜36−4から入力されたペ
イロードと、SOH転送部55から入力されたSOHを
合成してOC3フレーム信号を形成し、該形成したOC
3フレーム信号を光伝送路に送出する。
は、STM−4信号の受信終端処理が行われ、SOPと
ペイロードに分離される。ペイロードは時間スイッチ3
6−1〜36−4に入力され、前述と同様の動作が行わ
れる。一方、STM−4信号から分離されたSTM−1
フレーム4個分のSOHは、SOH転送部55を経由し
てOC3インターフェイス38−1〜38−3に入力さ
れる。OC3インターフェイス38−1〜38−3で
は、時間スイッチ36−1〜36−4から入力されたペ
イロードと、SOH転送部55から入力されたSOHを
合成してOC3フレーム信号を形成し、該形成したOC
3フレーム信号を光伝送路に送出する。
【0096】一方、光伝送路からOC3インターフェイ
ス38−1〜38−3に入力されたOC3フレーム信号
は、OC3インターフェイス38−1〜38−3で受信
終端処理が行われ、SOPとペイロードに分離される。
ペイロードは時間スイッチ36−1〜36−4に入力さ
れ、前述と同様の動作が行われる。他方、OC3信号か
ら分離されたSOHは、SOH転送部56を経由してS
TM−4送信インターフェイス39に入力される。ST
M−4送信インターフェイス39では、時間スイッチ3
6−1〜36−4から入力されたペイロードと、SOH
転送部56から入力されたSOHを合成してSTM−4
フレーム信号を形成し、該形成したSTM−4フレーム
信号を第1のクロスコネクト装置に出力する。
ス38−1〜38−3に入力されたOC3フレーム信号
は、OC3インターフェイス38−1〜38−3で受信
終端処理が行われ、SOPとペイロードに分離される。
ペイロードは時間スイッチ36−1〜36−4に入力さ
れ、前述と同様の動作が行われる。他方、OC3信号か
ら分離されたSOHは、SOH転送部56を経由してS
TM−4送信インターフェイス39に入力される。ST
M−4送信インターフェイス39では、時間スイッチ3
6−1〜36−4から入力されたペイロードと、SOH
転送部56から入力されたSOHを合成してSTM−4
フレーム信号を形成し、該形成したSTM−4フレーム
信号を第1のクロスコネクト装置に出力する。
【0097】このようにして、高速伝送路側および加入
者線側の各種監視制御情報が第1のクロスコネクト装置
の空間スイッチ12の方路設定に対応して転送される。
者線側の各種監視制御情報が第1のクロスコネクト装置
の空間スイッチ12の方路設定に対応して転送される。
【0098】以上、本発明のクロスコネクト装置の実施
の形態の構成及び動作について説明したが、本発明で
は、上記実施の形態にとらわれることなく、請求の範囲
に記載した範囲内で種々の変更実施が可能である。
の形態の構成及び動作について説明したが、本発明で
は、上記実施の形態にとらわれることなく、請求の範囲
に記載した範囲内で種々の変更実施が可能である。
【0099】また、上記実施の形態では、空間スイッチ
12で行うクロスコネクトの単位がVC4の例について
説明したが、その他のVC単位(VC3、VC11等)
を適用してもよい。また、時間スイッチで行うクロスコ
ネクト単位も64kbpsに限ることなく、空間スイッ
チ12でのクロスコネクト単位よりも小さい単位であれ
ば、任意の容量単位のクロスコネクトを行うようにして
もよい。
12で行うクロスコネクトの単位がVC4の例について
説明したが、その他のVC単位(VC3、VC11等)
を適用してもよい。また、時間スイッチで行うクロスコ
ネクト単位も64kbpsに限ることなく、空間スイッ
チ12でのクロスコネクト単位よりも小さい単位であれ
ば、任意の容量単位のクロスコネクトを行うようにして
もよい。
【0100】
【発明の効果】以上説明したように、この発明にかかる
クロスコネクト装置によれば、高速伝送路−高速伝送路
間および高速伝送路−低速伝送路間で伝送フレーム信号
の方路設定を第1の情報ブロック単位で行う第1のクロ
スコネクト装置と、該第1のクロスコネクト装置によっ
て低速伝送路側へクロスコネクトされた第1の情報ブロ
ックを、この第1の情報ブロックよりも容量の小さい第
2の情報ブロック単位またはタイムスロット単位で前記
低速伝送路にクロスコネクトを行う第2のクロスコネク
ト装置を備えるようにしているので、同時に2つ以上の
クロスコネクト単位でのクロスコネクトを行う場合の回
路規模が削減され、またサービス向上、回線設定のフレ
キシビリティさらにはアクセシビリティの向上を図るこ
とが可能となる。
クロスコネクト装置によれば、高速伝送路−高速伝送路
間および高速伝送路−低速伝送路間で伝送フレーム信号
の方路設定を第1の情報ブロック単位で行う第1のクロ
スコネクト装置と、該第1のクロスコネクト装置によっ
て低速伝送路側へクロスコネクトされた第1の情報ブロ
ックを、この第1の情報ブロックよりも容量の小さい第
2の情報ブロック単位またはタイムスロット単位で前記
低速伝送路にクロスコネクトを行う第2のクロスコネク
ト装置を備えるようにしているので、同時に2つ以上の
クロスコネクト単位でのクロスコネクトを行う場合の回
路規模が削減され、またサービス向上、回線設定のフレ
キシビリティさらにはアクセシビリティの向上を図るこ
とが可能となる。
【0101】つぎの発明にかかるクロスコネクト装置に
よれば、第2のクロスコネクト装置は、低速伝送路から
受信した低速伝送フレーム信号を前記第2の情報ブロッ
ク単位またはタイムスロット単位で前記第1のクロスコ
ネクト装置側へクロスコネクトを行う機能をさらに備え
るようにしているので、第2のクロスコネクト装置にお
いて双方向の方路設定が可能となり、また同時に2つ以
上のクロスコネクト単位でのクロスコネクトを行う場合
の回路規模が削減され、またサービス向上、回線設定の
フレキシビリティさらにはアクセシビリティの向上を図
ることが可能となる。
よれば、第2のクロスコネクト装置は、低速伝送路から
受信した低速伝送フレーム信号を前記第2の情報ブロッ
ク単位またはタイムスロット単位で前記第1のクロスコ
ネクト装置側へクロスコネクトを行う機能をさらに備え
るようにしているので、第2のクロスコネクト装置にお
いて双方向の方路設定が可能となり、また同時に2つ以
上のクロスコネクト単位でのクロスコネクトを行う場合
の回路規模が削減され、またサービス向上、回線設定の
フレキシビリティさらにはアクセシビリティの向上を図
ることが可能となる。
【0102】つぎの発明にかかるクロスコネクト装置に
よれば、第1のクロスコネクト装置での大きな容量単位
での方路設定は高速処理に適した空間スイッチによって
行い、第2のクロスコネクト装置での小さな容量単位で
の方路設定は時間スイッチによって行うようにしている
ので、両スイッチの特性を生かした効率的なクロスコネ
クト動作を実現することができる。
よれば、第1のクロスコネクト装置での大きな容量単位
での方路設定は高速処理に適した空間スイッチによって
行い、第2のクロスコネクト装置での小さな容量単位で
の方路設定は時間スイッチによって行うようにしている
ので、両スイッチの特性を生かした効率的なクロスコネ
クト動作を実現することができる。
【0103】つぎの発明にかかるクロスコネクト装置に
よれば、第1のクロスコネクト装置は、複数の第1の情
報ブロック分離手段、方路設定手段、第1の情報ブロッ
ク多重手段、複数の第2の情報ブロック多重手段、およ
び第2の情報ブロック分離手段を備え、方路設定手段に
よって第1の高速伝送路、第2の高速伝送路および低速
伝送路側間の方路設定を所定の第1の情報ブロック単位
で実現するようにしたので、加入者線側の低速伝送路側
と高速伝送路側との任意の信号を一定の情報ブロック単
位でクロスコネクトが可能となる。
よれば、第1のクロスコネクト装置は、複数の第1の情
報ブロック分離手段、方路設定手段、第1の情報ブロッ
ク多重手段、複数の第2の情報ブロック多重手段、およ
び第2の情報ブロック分離手段を備え、方路設定手段に
よって第1の高速伝送路、第2の高速伝送路および低速
伝送路側間の方路設定を所定の第1の情報ブロック単位
で実現するようにしたので、加入者線側の低速伝送路側
と高速伝送路側との任意の信号を一定の情報ブロック単
位でクロスコネクトが可能となる。
【0104】つぎの発明にかかるクロスコネクト装置に
よれば、高速伝送フレーム信号がSTM−Nフレーム構
造を有し、低速伝送フレーム信号がSTM−n(n<
N)フレーム構造を有する場合において、第1のクロス
コネクト装置で、高速伝送路側と低速伝送路側の任意の
信号をVC4などのバーチャルコンテナ単位でクロスコ
ネクトが可能となる。
よれば、高速伝送フレーム信号がSTM−Nフレーム構
造を有し、低速伝送フレーム信号がSTM−n(n<
N)フレーム構造を有する場合において、第1のクロス
コネクト装置で、高速伝送路側と低速伝送路側の任意の
信号をVC4などのバーチャルコンテナ単位でクロスコ
ネクトが可能となる。
【0105】つぎの発明にかかるクロスコネクト装置に
よれば、高速伝送フレーム信号がSTM−Nフレーム構
造を有し、低速伝送フレーム信号がSTM−n(n<
N)フレーム構造を有する場合において、第1のクロス
コネクト装置で、高速伝送路側と低速伝送路側の任意の
信号をVC4などのバーチャルコンテナ単位でクロスコ
ネクトが可能となり、また第2のクロスコネクト装置
で、タイムスロット単位すなわち64kbps単位での
クロスコネクトを行うことが可能となり、サービス、回
線設定のフレキシビリティ及びアクセシビリティの向上
につながる。
よれば、高速伝送フレーム信号がSTM−Nフレーム構
造を有し、低速伝送フレーム信号がSTM−n(n<
N)フレーム構造を有する場合において、第1のクロス
コネクト装置で、高速伝送路側と低速伝送路側の任意の
信号をVC4などのバーチャルコンテナ単位でクロスコ
ネクトが可能となり、また第2のクロスコネクト装置
で、タイムスロット単位すなわち64kbps単位での
クロスコネクトを行うことが可能となり、サービス、回
線設定のフレキシビリティ及びアクセシビリティの向上
につながる。
【0106】つぎの発明にかかるクロスコネクト装置に
よれば、低速伝送路から受信した低速伝送フレーム信号
をSTM−1フレームに変換するとともに時間スイッチ
で交換されたSTM−1フレームを低速伝送路での低速
伝送フレーム信号に変換するフレーム変換手段を備える
ようにしたので、低速伝送路として外部伝送路を用いた
場合などにおいて、STM−1以外の多重化バス等の信
号を扱うことが可能となり、サービス、回線設定のフレ
キシビリティ及びアクセシビリティの向上につながる。
よれば、低速伝送路から受信した低速伝送フレーム信号
をSTM−1フレームに変換するとともに時間スイッチ
で交換されたSTM−1フレームを低速伝送路での低速
伝送フレーム信号に変換するフレーム変換手段を備える
ようにしたので、低速伝送路として外部伝送路を用いた
場合などにおいて、STM−1以外の多重化バス等の信
号を扱うことが可能となり、サービス、回線設定のフレ
キシビリティ及びアクセシビリティの向上につながる。
【0107】つぎの発明にかかるクロスコネクト装置に
よれば、第1のクロスコネクト装置の空間スイッチにお
いて、SDHフレーム(STM−N,STM−nフレー
ム)に含まれるセクションオーバーヘッド(SOH)も
バーチャルコンテナ単位にクロスコネクトするようにし
たので、同一のSTM−1フレームのVC4とSOH
が、共に同じ方路に設定可能となる。
よれば、第1のクロスコネクト装置の空間スイッチにお
いて、SDHフレーム(STM−N,STM−nフレー
ム)に含まれるセクションオーバーヘッド(SOH)も
バーチャルコンテナ単位にクロスコネクトするようにし
たので、同一のSTM−1フレームのVC4とSOH
が、共に同じ方路に設定可能となる。
【0108】つぎの発明にかかるクロスコネクト装置に
よれば、第2のクロスコネクト装置において、第1のク
ロスコネクト装置側からのSOHを受信し、該受信した
SOHを時間スイッチを経由せずに低速伝送路側のフレ
ーム変換手段に転送するようにしているので、時間スイ
ッチでの64kbpsのクロスコネクトの影響を受ける
ことなく、STM−1単位におけるSOHの転送が可能
となる。したがって、高速伝送路側〜低速伝送路側の各
種監視制御情報がVC4クロスコネクトの方路設定に対
応して転送される。
よれば、第2のクロスコネクト装置において、第1のク
ロスコネクト装置側からのSOHを受信し、該受信した
SOHを時間スイッチを経由せずに低速伝送路側のフレ
ーム変換手段に転送するようにしているので、時間スイ
ッチでの64kbpsのクロスコネクトの影響を受ける
ことなく、STM−1単位におけるSOHの転送が可能
となる。したがって、高速伝送路側〜低速伝送路側の各
種監視制御情報がVC4クロスコネクトの方路設定に対
応して転送される。
【0109】つぎの発明にかかるクロスコネクト装置に
よれば、第2のクロスコネクト装置において、第1のク
ロスコネクト装置側からのSOHを受信し、該受信した
SOHを時間スイッチを経由せずに低速伝送路側のフレ
ーム変換手段に転送するとともに、低速送路路側のフレ
ーム変換手段からのSOHを受信し、該受信したSOH
を時間スイッチを経由せずに第1のクロスコネクト装置
側に転送するようにしているので、時間スイッチでの6
4kbpsのクロスコネクトの影響を受けることなく、
STM−1単位におけるSOHの転送が可能となる。し
たがって、高速伝送路側〜低速伝送路側の各種監視制御
情報がVC4クロスコネクトの方路設定に対応して転送
される。
よれば、第2のクロスコネクト装置において、第1のク
ロスコネクト装置側からのSOHを受信し、該受信した
SOHを時間スイッチを経由せずに低速伝送路側のフレ
ーム変換手段に転送するとともに、低速送路路側のフレ
ーム変換手段からのSOHを受信し、該受信したSOH
を時間スイッチを経由せずに第1のクロスコネクト装置
側に転送するようにしているので、時間スイッチでの6
4kbpsのクロスコネクトの影響を受けることなく、
STM−1単位におけるSOHの転送が可能となる。し
たがって、高速伝送路側〜低速伝送路側の各種監視制御
情報がVC4クロスコネクトの方路設定に対応して転送
される。
【図1】 本発明の実施の形態1におけるクロスコネク
ト装置の概念的構成を示すブロック図である。
ト装置の概念的構成を示すブロック図である。
【図2】 本発明の実施の形態1における時間スイッチ
の内部構成を示すブロック図である。
の内部構成を示すブロック図である。
【図3】 本発明の実施の形態2におけるクロスコネク
ト装置の第1のクロスコネクト装置の構成を示すブロッ
ク図である。
ト装置の第1のクロスコネクト装置の構成を示すブロッ
ク図である。
【図4】 SDHフレーム(STM−Nフレーム)のフ
レーム構成を示すフォーマット図である。
レーム構成を示すフォーマット図である。
【図5】 本発明の実施の形態2におけるクロスコネク
ト装置の第2のクロスコネクト装置の構成を示すブロッ
ク図である。
ト装置の第2のクロスコネクト装置の構成を示すブロッ
ク図である。
【図6】 4×4の時間スイッチの構成を示すブロック
図である。
図である。
【図7】 SDHフレーム(STM−Nフレーム)のペ
イロード(VC11及び64kbpsフレーム)を説明
するためのSTM−Nフレームのフレーム構成を示すフ
ォーマット図である。
イロード(VC11及び64kbpsフレーム)を説明
するためのSTM−Nフレームのフレーム構成を示すフ
ォーマット図である。
【図8】 4×4時間スイッチの選択論理を示す図であ
る。
る。
【図9】 本発明の実施の形態3におけるクロスコネク
ト装置の第2のクロスコネクト装置の構成を示すブロッ
ク図である。
ト装置の第2のクロスコネクト装置の構成を示すブロッ
ク図である。
【図10】 実施の形態3の第2のクロスコネクト装置
に用いる2×2の時間スイッチの構成を示すブロック図
である。
に用いる2×2の時間スイッチの構成を示すブロック図
である。
【図11】 2×2時間スイッチの選択論理を示す図で
ある。
ある。
【図12】 本発明の実施の形態4におけるクロスコネ
クト装置の第1のクロスコネクト装置の構成を示すブロ
ック図である。
クト装置の第1のクロスコネクト装置の構成を示すブロ
ック図である。
【図13】 本発明の実施の形態4におけるクロスコネ
クト装置の第2のクロスコネクト装置の構成を示すブロ
ック図である。
クト装置の第2のクロスコネクト装置の構成を示すブロ
ック図である。
【図14】 本発明の実施の形態4におけるクロスコネ
クト装置の第2のクロスコネクト装置の他の構成を示す
ブロック図である。
クト装置の第2のクロスコネクト装置の他の構成を示す
ブロック図である。
1 空間スイッチ、2,3 時間スイッチ、4 メモ
リ、5 セレクタ、6アドレスメモリ、7 カウンタ、
8 アドレスメモリ、9 カウンタ、10 STM−1
6受信インターフェイス、11 VC4分離部、12
空間スイッチ、13 VC4多重部、14 STM−1
6送信インターフェイス、15 VC4多重部、16
VC4分離部、17 STM−4送信インターフェイ
ス、18STM−4受信インターフェイス、19 アド
レス生成部、20 バーチャルコンテナルーティングテ
ーブル(VC−RT)、21 CPU、22 STM−
4受信インターフェイス、23 時間スイッチ、24
STM−4送信インターフェイス、25 STM−4受
信インターフェイス、26 STM−4送信インターフ
ェイス、27 VC4分離部、28 メモリ、29 セ
レクタ、30 VC4多重部、31 アドレスメモリ、
32 カウンタ、33 アドレスメモリ、34 カウン
タ、35 STM−4受信インターフェイス、36 時
間スイッチ、37 多重化バスインターフェイス、38
OC3(光)インターフェイス、39 STM−4送
信インターフェイス、40 VC4分離部、41 多重
分離バスインターフェイス、42 メモリ、43 セレ
クタ、44 VC4多重部、45 多重分離バスインタ
ーフェイス、46 アドレスメモリ、47 カウンタ、
48 アドレスメモリ、49 カウンタ、50 SOH
分離部、51 SOH挿入部、52 SOH挿入部、5
3 SOH分離部、54,55,56 SOH転送部。
リ、5 セレクタ、6アドレスメモリ、7 カウンタ、
8 アドレスメモリ、9 カウンタ、10 STM−1
6受信インターフェイス、11 VC4分離部、12
空間スイッチ、13 VC4多重部、14 STM−1
6送信インターフェイス、15 VC4多重部、16
VC4分離部、17 STM−4送信インターフェイ
ス、18STM−4受信インターフェイス、19 アド
レス生成部、20 バーチャルコンテナルーティングテ
ーブル(VC−RT)、21 CPU、22 STM−
4受信インターフェイス、23 時間スイッチ、24
STM−4送信インターフェイス、25 STM−4受
信インターフェイス、26 STM−4送信インターフ
ェイス、27 VC4分離部、28 メモリ、29 セ
レクタ、30 VC4多重部、31 アドレスメモリ、
32 カウンタ、33 アドレスメモリ、34 カウン
タ、35 STM−4受信インターフェイス、36 時
間スイッチ、37 多重化バスインターフェイス、38
OC3(光)インターフェイス、39 STM−4送
信インターフェイス、40 VC4分離部、41 多重
分離バスインターフェイス、42 メモリ、43 セレ
クタ、44 VC4多重部、45 多重分離バスインタ
ーフェイス、46 アドレスメモリ、47 カウンタ、
48 アドレスメモリ、49 カウンタ、50 SOH
分離部、51 SOH挿入部、52 SOH挿入部、5
3 SOH分離部、54,55,56 SOH転送部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小崎 成治
東京都千代田区丸の内二丁目2番3号 三
菱電機株式会社内
(72)発明者 一番ヶ瀬 広
東京都千代田区丸の内二丁目2番3号 三
菱電機株式会社内
Fターム(参考) 5K028 AA07 BB08 KK01 KK03 KK05
MM05 RR02 TT01
5K069 AA13 BA02 CB08 DB02 DB11
DB56
Claims (10)
- 【請求項1】 高速伝送路上を伝送される高速伝送フレ
ーム信号を受信し、該受信した伝送フレーム内の情報領
域を、所定の容量の第1の情報ブロック単位に変換し、
該変換した第1の情報ブロックを第1の情報ブロック単
位で低速伝送路側および高速伝送路側の何れかにクロス
コネクトを行うとともに、低速伝送路側から受信した低
速伝送フレーム信号を前記第1の情報ブロック単位で前
記高速伝送路側へクロスコネクトを行う第1のクロスコ
ネクト装置と、 前記第1のクロスコネクト装置によって低速伝送路側へ
クロスコネクトされた第1の情報ブロックを、この第1
の情報ブロックよりも容量の小さい第2の情報ブロック
単位またはタイムスロット単位で前記低速伝送路にクロ
スコネクトを行う第2のクロスコネクト装置と、 を備えることを特徴とするクロスコネクト装置。 - 【請求項2】 前記第2のクロスコネクト装置は、 低速伝送路から受信した低速伝送フレーム信号を前記第
2の情報ブロック単位またはタイムスロット単位で前記
第1のクロスコネクト装置側へクロスコネクトを行う機
能をさらに備えることを特徴とする請求項1に記載のク
ロスコネクト装置。 - 【請求項3】 前記第1のクロスコネクト装置は、第1
の情報ブロック単位の方路設定を行う空間スイッチを有
し、 前記第2のクロスコネクト装置は、第2の情報ブロック
単位またはタイムスロット単位の方路設定を行う時間ス
イッチを有することを特徴とする請求項1または2に記
載のクロスコネクト装置。 - 【請求項4】 前記第1のクロスコネクト装置は、 複数の第1の高速伝送路から受信した高速伝送フレーム
信号を前記第1の情報ブロック単位に分離する複数の第
1の情報ブロック分離手段と、 前記分離された第1の情報ブロックを該第1の情報ブロ
ック単位で低速伝送路側および第2の高速伝送路側の何
れかに方路設定する方路設定手段と、 前記方路設定手段によって低速伝送路側に方路設定され
た第1の情報ブロックを多重化して前記低速伝送フレー
ム信号を生成する第1の情報ブロック多重手段と、 前記方路設定手段によって第2の高速伝送路側に方路設
定された第1の情報ブロックを多重化して前記高速伝送
フレーム信号を生成して、第2の高速伝送路に送出する
複数の第2の情報ブロック多重手段と、 前記第2のクロスコネクト装置によって前記第1のクロ
スコネクト装置側へ方路設定された低速伝送フレーム信
号を前記第1の情報ブロック単位に分離して前記方路設
定手段に入力する第2の情報ブロック分離手段と、 を備え、 前記方路設定手段は、前記第2の情報ブロック分離手段
から入力された第1の情報ブロックを該第1の情報ブロ
ック単位で前記第2の高速伝送路側に方路設定すること
を特徴とする請求項2に記載のクロスコネクト装置。 - 【請求項5】 前記高速伝送フレーム信号は、STM−
Nフレーム構造を有し、前記低速伝送フレーム信号は、
STM−n(n<N)フレーム構造を有し、 前記第1の情報ブロック分離手段は、STM−Nフレー
ムのペイロード中のバーチャルコンテナ単位にSTM−
Nフレームを分離するものであり、 前記方路設定手段は、バーチャルコンテナ単位のクロス
コネクトを行う空間スイッチであり、 前記第1の情報ブロック多重手段は、前記空間スイッチ
によって低速伝送路側に方路設定されたバーチャルコン
テナをSTN−nフレームに多重化するものであり、 前記第2の情報ブロック多重手段は、前記空間スイッチ
によって第2の高速伝送路側に方路設定されたバーチャ
ルコンテナをSTN−Nフレームに多重化するものであ
り、 前記第2の情報ブロック分離手段は、前記第2のクロス
コネクト装置によって前記第1のクロスコネクト装置側
へ方路設定されたSTM−nフレームを該STM−nフ
レームのペイロード中のバーチャルコンテナ単位に分離
するものであることを特徴とする請求項4に記載のクロ
スコネクト装置。 - 【請求項6】 前記第2のクロスコネクト装置は、 前記第1のクロスコネクト装置の前記第1の情報ブロッ
ク多重手段からSTM−nフレームを受信してSTM−
1フレームに変換する第1のフレーム変換手段と、 前記低速伝送路から受信したSTM−nフレームをST
M−1フレームに変換する第2のフレーム変換手段と、 前記第1または第2のフレーム変換手段からのSTM−
1フレームのペイロード中のタイムスロット単位の交換
を行う時間スイッチと、 前記時間スイッチで交換された前記第1のフレーム変換
手段からのSTM−1フレームをSTM−nフレームに
変換して前記低速伝送路に送出する第3のフレーム変換
手段と、 前記時間スイッチで交換された前記第2のフレーム変換
手段からのSTM−1フレーム信号をSTM−nフレー
ム信号に変換して前記第1のクロスコネクト装置の第2
の情報ブロック多重手段に入力する第4のフレーム変換
手段と、 を備えることを特徴とする請求項5に記載のクロスコネ
クト装置。 - 【請求項7】 前記第2のクロスコネクト装置は、 前記第1のクロスコネクト装置の前記第1の情報ブロッ
ク多重手段からSTM−nフレームを受信してSTM−
1フレームに変換する第1のフレーム変換手段と、 前記低速伝送路から受信した低速伝送フレーム信号をS
TM−1フレームに変換する第2のフレーム変換手段
と、 前記第1または第2のフレーム変換手段からのSTM−
1フレームのペイロード中のタイムスロット単位の交換
を行う時間スイッチと、 前記時間スイッチで交換された前記第1のフレーム変換
手段からのSTM−1フレームを前記低速伝送路での低
速伝送フレーム信号に変換して前記低速伝送路に送出す
る第3のフレーム変換手段と、 前記時間スイッチで交換された前記第2のフレーム変換
手段からのSTM−1フレーム信号をSTM−nフレー
ム信号に変換して前記第1のクロスコネクト装置の第2
の情報ブロック多重手段に入力する第4のフレーム変換
手段と、 を備えることを特徴とする請求項5に記載のクロスコネ
クト装置。 - 【請求項8】 前記第1のクロスコネクト装置は、前記
第1の高速伝送路から受信したSTM−NフレームのS
OHをバーチャルコンテナ単位に分離して前記空間スイ
ッチに入力する第1のSOH分離手段と、 前記第2のクロスコネクト装置によって前記第1のクロ
スコネクト装置側へ方路設定されたSTM−nフレーム
からSOHをバーチャルコンテナ単位に分離して前記空
間スイッチに入力する第2のSOH分離手段と、 前記第1のSOH分離手段から入力されたSOHを当該
SOHと同一STM−Nフレーム内の対応するバーチャ
ルコンテナと同一方路側に方路設定するとともに、前記
第2のSOH分離手段から入力されたSOHを当該SO
Hと同一STM−nフレーム内の対応するバーチャルコ
ンテナと同一方路側に方路設定する前記空間スイッチ
と、 前記空間スイッチによって低速伝送路側に方路設定され
たSOHを前記第1の情報ブロック多重手段で作成され
るSTM−nフレームに挿入する第1のSOH挿入手段
と、 前記空間スイッチによって第2の高速伝送路側に方路設
定されたSOHを前記第2の情報ブロック多重手段で作
成されるSTM−Nフレームに挿入する第2のSOH挿
入手段と、 を備え、前記第1の情報ブロック多重手段は、前記第1
のSOH挿入手段によって挿入されたSOHを用いてS
TM−nフレームを作成し、前記第2の情報ブロック多
重手段は前記第2のSOH挿入手段によって挿入された
SOHを用いてSTM−Nフレームを作成することを特
徴とする請求項5または6に記載のクロスコネクト装
置。 - 【請求項9】 前記第2のクロスコネクト装置は、 前記第1の情報ブロック多重手段から前記第1のフレー
ム変換手段に入力されるSTM−nフレームからSOH
を分離し、該分離したSOHを前記第3のフレーム変換
手段に直接出力する第1のSOH転送手段をさらに備
え、 前記第3のフレーム変換手段は、第1のSOH転送手段
から入力されたSOHを用いてSTM−nフレーム信号
を作成することを特徴とする請求項8に記載のクロスコ
ネクト装置。 - 【請求項10】 前記第2のクロスコネクト装置は、 前記第1の情報ブロック多重手段から前記第1のフレー
ム変換手段に入力されるSTM−nフレームからSOH
を分離し、該分離したSOHを前記第3のフレーム変換
手段に直接入力する第1のSOH転送手段と、 前記第4のフレーム変換手段で受信されるSTM−nフ
レームからSOHを分離し、該分離したSOHを前記第
4のフレーム変換手段に直接入力する第2のSOH転送
手段と、 をさらに備え、 前記第3および第4のフレーム変換手段は、第1および
第2のSOH転送手段から夫々入力されたSOHを用い
てSTM−nフレーム信号を作成することを特徴とする
請求項8に記載のクロスコネクト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001250595A JP2003061171A (ja) | 2001-08-21 | 2001-08-21 | クロスコネクト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001250595A JP2003061171A (ja) | 2001-08-21 | 2001-08-21 | クロスコネクト装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003061171A true JP2003061171A (ja) | 2003-02-28 |
Family
ID=19079384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001250595A Abandoned JP2003061171A (ja) | 2001-08-21 | 2001-08-21 | クロスコネクト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003061171A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006106973A1 (ja) * | 2005-03-31 | 2006-10-12 | Nec Corporation | 光通信方法、光通信装置、及び光通信システム |
-
2001
- 2001-08-21 JP JP2001250595A patent/JP2003061171A/ja not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006106973A1 (ja) * | 2005-03-31 | 2006-10-12 | Nec Corporation | 光通信方法、光通信装置、及び光通信システム |
US8027585B2 (en) | 2005-03-31 | 2011-09-27 | Nec Corporation | Optical communication method, optical communication device, and optical communication system |
JP4844558B2 (ja) * | 2005-03-31 | 2011-12-28 | 日本電気株式会社 | 光通信方法、光通信装置、及び光通信システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5850387A (en) | Processor device for terminating and creating synchronous transport signals | |
AU2004253068B2 (en) | Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform | |
US7173930B2 (en) | Transparent flexible concatenation | |
US6034947A (en) | Cross connection system for time-division multiplexed signal | |
JPH10173657A (ja) | 伝送装置 | |
US5452307A (en) | Data multiplexing system having at least one low-speed interface circuit connected to a bus | |
JP3442180B2 (ja) | アド・ドロップ・マルチプレクス装置 | |
EP0638216B1 (en) | Cross-connection architecture for sdh-signals comprising time- and space division switch groups | |
JPH06500221A (ja) | ネットワークのセクションオーバヘッド−サーバにおけるstm−1−信号のセクションオーバヘッドの受信、送信及び当該stm−1−信号向けのセクションオーバヘッドの受信、送信のための方法 | |
JPH07170238A (ja) | 追加/ドロップ・マルチプレクサ装置 | |
US6765933B1 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
US5682257A (en) | Optical interface in SONET system | |
EP1705817B1 (en) | Apparatus for transmitting data using virtual concatenation | |
US20010053146A1 (en) | Processor device for terminating and creating synchronous transport signals | |
JP2003061171A (ja) | クロスコネクト装置 | |
JP2937666B2 (ja) | クロスコネクト装置 | |
JP2980050B2 (ja) | Sdh伝送システム | |
JP3466962B2 (ja) | Sdhリングシステム | |
JP4037730B2 (ja) | クロスコネクト制御方式 | |
JP3334868B2 (ja) | 同期光伝送装置 | |
JP2000013348A (ja) | 多重変換装置及びリングネットワークシステム | |
JP3635083B2 (ja) | 伝送装置の多重分離方法 | |
JP3635083B6 (ja) | 多重化信号の伝送方法 | |
KR100669898B1 (ko) | 회선 교환망의 보호 절체 모드를 지원하는 통합 스위칭장치 및 그 방법 | |
KR20030020744A (ko) | 동기식 전송시스템의 채널 스위치의 읽기/쓰기 어드레스생성장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070326 |