JP2003060934A - Drive controller for amplifier, and signal processing system provided with the controller - Google Patents
Drive controller for amplifier, and signal processing system provided with the controllerInfo
- Publication number
- JP2003060934A JP2003060934A JP2001245539A JP2001245539A JP2003060934A JP 2003060934 A JP2003060934 A JP 2003060934A JP 2001245539 A JP2001245539 A JP 2001245539A JP 2001245539 A JP2001245539 A JP 2001245539A JP 2003060934 A JP2003060934 A JP 2003060934A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- output
- time
- driven
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、増幅器の駆動制御
装置及びこれを備えた信号処理システムに関し、特に、
ディジタルカメラなどの固体撮像装置に搭載された増幅
器の駆動制御装置及びこれを備えた信号処理システムに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier drive control device and a signal processing system including the same, and more particularly,
The present invention relates to a drive control device for an amplifier mounted on a solid-state imaging device such as a digital camera and a signal processing system including the drive control device.
【０００２】[0002]
【従来の技術】従来、デジタルカメラなどの固体撮像装
置には、被写体からの光信号を電気信号に変換する光電
変換装置が搭載されている。光電変換装置で変換された
電気信号は増幅手段によって増幅され信号処理回路へ送
られる。2. Description of the Related Art Conventionally, a solid-state image pickup device such as a digital camera is equipped with a photoelectric conversion device for converting an optical signal from a subject into an electric signal. The electric signal converted by the photoelectric conversion device is amplified by the amplification means and sent to the signal processing circuit.
【０００３】図１０は、従来の光電変換装置で変換され
た電気信号を増幅する増幅手段の等価回路図である。図
１０には、いわゆるカレントミラーを用いた１ポール型
オペアンプを示している。FIG. 10 is an equivalent circuit diagram of an amplification means for amplifying an electric signal converted by a conventional photoelectric conversion device. FIG. 10 shows a one-pole type operational amplifier using a so-called current mirror.
【０００４】図１０において、Ｍ１１，Ｍ１２は入力端
子１３１，１３２に印加される電位に応じた出力信号電
流をそのドレイン端子から発生する入力差動トランジス
タ、１３３はトランジスタＭ１３，Ｍ１５を備えるカレ
ントミラー回路、１３４はトランジスタＭ１４，Ｍ１６
を備えるカレントミラー回路、１３５はトランジスタＭ
１７，Ｍ１８を備えるカレントミラー回路、１３６は増
幅手段が使用ゲインで発振しないような信号帯域を決定
する位相補償容量、１３８は入力差動トランジスタＭ１
１，Ｍ１２のバイアス電流源である。In FIG. 10, M11 and M12 are input differential transistors for generating output signal currents corresponding to the potentials applied to the input terminals 131 and 132 from their drain terminals, and 133 is a current mirror circuit having transistors M13 and M15. , 134 are transistors M14 and M16
And a current mirror circuit 135 including a transistor M
A current mirror circuit 17 and M18, 136 is a phase compensation capacitor that determines a signal band in which the amplifying means does not oscillate at the used gain, and 138 is an input differential transistor M1.
1 and M12 are bias current sources.
【０００５】ここで、図１０に示す増幅手段は、入力差
動トランジスタＭ１１，Ｍ１２で発生した信号電流が出
力端子１８で電圧増幅されることから１ポール型と称さ
れている。The amplifying means shown in FIG. 10 is called a one-pole type because the signal current generated in the input differential transistors M11 and M12 is voltage-amplified at the output terminal 18.
【０００６】入力端子１３１，１３２に入力される信号
は、カレントミラー回路１３３〜１３５を介して信号電
流が出力端子１１８側に伝達される。出力端子１１８か
ら信号電流の差分が出力される。Signals input to the input terminals 131 and 132 are transmitted to the output terminal 118 side as signal currents via the current mirror circuits 133 to 135. The difference in signal current is output from the output terminal 118.
【０００７】入力端子１３１，１３２に入力される信号
の振幅が小さい時は、増幅手段が精度よく信号を増幅で
きる上限周波数は前記信号帯域で決定され、信号振幅が
大きいときは、位相補償容量１３６を充放電する出力端
子１１８に流れる出力電流のピーク値で決定され、いわ
ゆるスルーレートと呼ばれる、時間に対する信号変化率
が出力可能な信号周波数を決める。When the amplitude of the signal input to the input terminals 131 and 132 is small, the upper limit frequency at which the amplifying means can accurately amplify the signal is determined by the signal band, and when the signal amplitude is large, the phase compensation capacitance 136 Is determined by the peak value of the output current flowing through the output terminal 118 for charging and discharging, and the so-called slew rate, the rate of signal change with time, determines the output signal frequency.
【０００８】増幅手段は、出力電圧のスルーレートはよ
く知られているように、入力差動トランジスタＭ１１，
Ｍ１２に接続されているバイアス電流源１３８で決定さ
れる。このスルーレートや小信号帯域が求められる仕様
を満足するように位相補償容量１３６やバイアス電流源
１３８が決定され、同時に増幅手段のノイズ特性もほぼ
決定される。As the slew rate of the output voltage is well known, the amplifying means uses the input differential transistor M11,
Determined by bias current source 138 connected to M12. The phase compensation capacitance 136 and the bias current source 138 are determined so that the specifications required for the slew rate and the small signal band are satisfied, and at the same time, the noise characteristic of the amplification means is also determined.
【０００９】[0009]
【発明が解決しようとする課題】しかし、従来の技術
は、増幅手段の出力電圧におけるランダムノイズの主な
発生源は、図１１に示す光電変換セル１００内の増幅ト
ランジスタ１０２と、図１０の増幅手段本体であること
がノイズ解析の結果から分かっている。However, in the prior art, the main sources of random noise in the output voltage of the amplifying means are the amplifying transistor 102 in the photoelectric conversion cell 100 shown in FIG. 11 and the amplifying transistor of FIG. It is known from the result of noise analysis that it is the main body of the means.
【００１０】増幅トランジスタ１０２で発生するノイズ
は、光電変換セル１００における信号電荷を増加させる
ために、そのフォトダイオード１０１の開口率を高める
ことで相対的に増幅トランジスタ１０２のゲートサイズ
が小さくなること、また消費電力を低減するためにバイ
アス電流を小さく設定することなどから、必然的にチャ
ネルサーマルノイズが大きくなるので、減少させること
が困難である。The noise generated in the amplification transistor 102 increases the aperture ratio of the photodiode 101 in order to increase the signal charge in the photoelectric conversion cell 100, so that the gate size of the amplification transistor 102 becomes relatively small. Further, since the bias current is set to be small in order to reduce the power consumption, the channel thermal noise inevitably becomes large, and it is difficult to reduce it.
【００１１】一方、転送トランジスタ１０６等の各種ト
ランジスタのスイッチングの際に発生するノイズは、サ
ンプル・ホールド容量や配線に附随する寄生容量などの
容量で一義的に決まってしまうため、容量の設定に配慮
すれば大きなノイズ源にはならない。On the other hand, noise generated during switching of various transistors such as the transfer transistor 106 is uniquely determined by the capacitance such as the sample and hold capacitance and the parasitic capacitance accompanying the wiring. It does not become a large noise source.
【００１２】また、増幅手段で発生するノイズは、各垂
直信号線１０８−１〜１０８−ｍから送られてくる信号
を増幅手段で出力する必要から、垂直信号線１０８−１
〜１０８−ｍの本数であるｍ本が多くなるほど、すなわ
ち画素数が多くなるほど高速に動作させる必要があるの
で、増幅手段の信号帯域を広く設定することになり、し
たがってその信号帯域幅に比例するランダムノイズの積
分値（いわゆるr.m.s;root mean square）は大きくな
る。As for the noise generated in the amplifying means, the signals sent from the vertical signal lines 108-1 to 108-m need to be output by the amplifying means.
As the number of m, which is the number of ~ 108-m, increases, that is, as the number of pixels increases, the signal band of the amplifying means needs to be set wider, and therefore the signal band of the amplifying means is proportional to the signal band width. The integrated value of random noise (so-called rms; root mean square) becomes large.
【００１３】近年、センサーの画素数は増加傾向が強
く、それだけ増幅手段の高速性が求められる状況にあ
り、ゆえにその帯域幅も広くなるため増幅手段で発生す
るランダムノイズは増加する。In recent years, the number of pixels of the sensor has a strong tendency to increase and the high speed of the amplifying means is required accordingly. Therefore, the bandwidth of the amplifying means is widened, so that the random noise generated in the amplifying means increases.
【００１４】そこで、本発明は、出力アンプの高速性と
ローノイズ性とを兼ね備えるようにすることを課題とす
る。Therefore, an object of the present invention is to combine the high speed and low noise characteristics of an output amplifier.
【００１５】[0015]
【課題を解決するための手段】上記課題を解決するため
に、本発明の増幅器の駆動制御装置は、互いに異なる速
度で駆動する増幅器にパラレルに入力される入力信号の
信号レベルに応じて変化する出力信号の信号レベルが平
衡状態になったときに前記各増幅器のうち低速で駆動す
る増幅器を駆動し、前記出力信号の信号レベルの遷移時
間中の少なくとも一部で前記増幅器の双方を駆動する駆
動手段を備える。In order to solve the above problems, the drive control device for an amplifier according to the present invention changes in accordance with the signal level of an input signal input in parallel to the amplifiers driven at different speeds. Driving the one of the amplifiers that drives at a low speed when the signal level of the output signal is in a balanced state, and driving both of the amplifiers at least in part during the transition time of the signal level of the output signal. Means are provided.
【００１６】すなわち、本発明は、増幅器で発生するノ
イズは増幅器の信号帯域の広さに比例して増加するこ
と、及び信号帯域を広くしないと高速で信号を出力する
ことができないことに着目し、増幅器の信号帯域の広狭
を時間によって制御し、出力信号電圧の遷移時に信号帯
域を広くし、低ノイズである必要がある時間では信号帯
域を狭くするようにしている。That is, the present invention focuses on the fact that the noise generated in the amplifier increases in proportion to the width of the signal band of the amplifier, and that the signal cannot be output at high speed unless the signal band is widened. The width of the signal band of the amplifier is controlled by time, the signal band is widened at the time of transition of the output signal voltage, and the signal band is narrowed at the time when low noise is required.
【００１７】信号帯域の広狭の制御は、たとえば位相補
償容量の値や入力段のバイアス電流値、出力電流ピーク
値を、増幅器の入力信号の切り替えに同期した信号に基
づいて変更することによって行う。The control of the width of the signal band is performed by changing, for example, the value of the phase compensation capacitance, the bias current value of the input stage, and the output current peak value based on the signal synchronized with the switching of the input signal of the amplifier.
【００１８】例えば、図１２に示す光電変換装置では、
水平転送スイッチ１６がＯＮすると、光電変換セル１０
０からの信号が増幅手段１１７に入力されるので、入力
端子電位が変化し、その結果増幅手段１１７の出力電位
も変化する。For example, in the photoelectric conversion device shown in FIG.
When the horizontal transfer switch 16 is turned on, the photoelectric conversion cell 10
Since the signal from 0 is input to the amplifying means 117, the input terminal potential changes, and as a result, the output potential of the amplifying means 117 also changes.
【００１９】したがって、水平転送スイッチ１６のオン
／オフを切り替えるクロック信号に基づいて水平転送ス
イッチ１１７がオンする直前に増幅器の帯域を広くして
おけば増幅手段１１７の出力は高速に遷移する。また、
出力電位の遷移が終了して一定電位に達した後は、増幅
器の信号帯域を狭くしてノイズを小さくする。Therefore, if the band of the amplifier is widened immediately before the horizontal transfer switch 117 is turned on based on the clock signal for switching the horizontal transfer switch 16 on / off, the output of the amplification means 117 transits at high speed. Also,
After the transition of the output potential is completed and a certain potential is reached, the signal band of the amplifier is narrowed to reduce noise.
【００２０】また、本発明の信号処理システムは、上記
駆動制御装置と、前記駆動制御装置によって駆動される
増幅器と、前記増幅器によって増幅される信号を生成す
る信号生成装置とを備える。Further, a signal processing system of the present invention comprises the above drive control device, an amplifier driven by the drive control device, and a signal generation device for generating a signal amplified by the amplifier.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００２２】（実施形態１）図１２は、本発明の実施形
態１の固体撮像装置の模式的な構成図である。図１１
は、図１２の光電変換セル１００の等価回路図である。(Embodiment 1) FIG. 12 is a schematic configuration diagram of a solid-state imaging device according to Embodiment 1 of the present invention. Figure 11
FIG. 13 is an equivalent circuit diagram of the photoelectric conversion cell 100 of FIG.
【００２３】図１２において、１００は光電変換セル、
１１５は光電変換セル１００の動作を制御する垂直シフ
トレジスタ、１２３−１〜１２３−ｎは転送スイッチ１
０６のゲートをオン／オフを制御する信号を供給する信
号線、１２１−１〜１２１−ｎは選択トランジスタ１０
３のゲートのオン／オフを制御する信号を供給する信号
線、１２２−１〜１２２−ｎはリセットトランジスタ１
０４のゲートのオン／オフを制御する信号を供給する信
号線、１０８−１〜１０８−ｍは光電変換セル１００の
出力を転送する垂直信号線、１１０−１〜１１０−ｍは
ノイズ除去回路、１１６−１〜１１６−ｍは水平転送ス
イッチ、１１４は水平転送スイッチ１１６−１〜１１６
−ｍを順次ＯＮする水平転送用シフトレジスタ、１１９
は共通水平信号線、１１７は光電変換セル１００の出力
を増幅する増幅手段である。In FIG. 12, 100 is a photoelectric conversion cell,
115 is a vertical shift register for controlling the operation of the photoelectric conversion cell 100, and 123-1 to 123-n are transfer switches 1.
A signal line for supplying a signal for controlling the ON / OFF of the gate of 06, 121-1 to 121-n is the selection transistor 10
A signal line for supplying a signal for controlling ON / OFF of the gate of the third transistor, 122-1 to 122-n are reset transistors 1
A signal line for supplying a signal for controlling ON / OFF of the gate of 04, 108-1 to 108-m are vertical signal lines for transferring the output of the photoelectric conversion cell 100, 110-1 to 110-m are noise removal circuits, 116-1 to 116-m are horizontal transfer switches, 114 is horizontal transfer switches 116-1 to 116
-M shift-on horizontal transfer shift register 119
Is a common horizontal signal line, and 117 is an amplification means for amplifying the output of the photoelectric conversion cell 100.
【００２４】垂直シフトレジスタ１１５によって信号線
１２１−１〜１２１−ｎを通じて選択された光電変換セ
ル１００からの出力は、垂直信号線１０８−１〜１０８
−ｍによってノイズ除去回路１１０−１〜１１０−ｍに
伝送される。Outputs from the photoelectric conversion cells 100 selected through the signal lines 121-1 to 121-n by the vertical shift register 115 are vertical signal lines 108-1 to 108.
-M to the noise elimination circuits 110-1 to 110-m.
【００２５】ノイズ除去回路１１０では、垂直信号線１
０８−１〜１０８−ｍを通じて伝送された信号に重畳さ
れている光電変換セル１００の製造バラツキによるノイ
ズを除去する。In the noise removing circuit 110, the vertical signal line 1
The noise due to the manufacturing variation of the photoelectric conversion cell 100 superimposed on the signal transmitted through 08-1 to 108-m is removed.
【００２６】ノイズ除去回路１１０を経た信号は、水平
転送用シフトレジスタ１１４の制御に応じて駆動される
水平転送スイッチ１１６−１〜１１６−ｍを介して共通
水平信号線１１９に出力される。この信号は、増幅手段
１１７によって増幅され、出力端子９から出力される。The signal passed through the noise removing circuit 110 is output to the common horizontal signal line 119 through the horizontal transfer switches 116-1 to 116-m driven under the control of the horizontal transfer shift register 114. This signal is amplified by the amplification means 117 and output from the output terminal 9.
【００２７】図１１において、１０１はフォトダイオー
ド、１０２は増幅ＭＯＳトランジスタ、１０３は選択ト
ランジスタ、１０４がリセットトランジスタ、１０５は
増幅トランジスタ１０２にバイアス電流を供給する定電
流源、１０６はフォトダイオード１０１の電荷を増幅ト
ランジスタ１０２のゲートに転送する転送スイッチであ
る。In FIG. 11, 101 is a photodiode, 102 is an amplification MOS transistor, 103 is a selection transistor, 104 is a reset transistor, 105 is a constant current source for supplying a bias current to the amplification transistor 102, and 106 is the charge of the photodiode 101. Is a transfer switch for transferring to the gate of the amplification transistor 102.
【００２８】フォトダイオード１０１で、入射光に応じ
て発生した信号電荷は、増幅ＭＯＳトランジスタ１０２
のゲート端子に附随する寄生容量によって電圧に変換さ
れ、選択トランジスタ１０３のゲート端子にハイレベル
の信号を与えることによって選択トランジスタ１０３を
ＯＮすると、増幅トランジスタ１０２のゲートの信号電
圧はソースフォロワーの回路構成となっている増幅トラ
ンジスタ１０２のソース端子から出力される。Signal charges generated by the photodiode 101 in response to incident light are amplified MOS transistor 102.
When the selection transistor 103 is turned on by applying a high-level signal to the gate terminal of the selection transistor 103, the signal voltage at the gate of the amplification transistor 102 is converted into a voltage by the parasitic capacitance attached to the gate terminal of the source follower. Is output from the source terminal of the amplification transistor 102.
【００２９】光電変換セルを選択しない場合には、選択
トランジスタ１０３のゲート端子にローレベルの信号を
与えることによって、選択トランジスタ１０３をＯＦＦ
する。When the photoelectric conversion cell is not selected, a low level signal is given to the gate terminal of the selection transistor 103 to turn off the selection transistor 103.
To do.
【００３０】図１は、図１２の増幅手段１１７の等価回
路図である。図１には、水平転送スイッチ１６−１〜１
６−ｍを駆動するクロックに同期したクロックＨＣＬＫ
を用いて位相補償容量の値を実効的に変化させて増幅手
段１１７の信号帯域を制御し、かつ出力電流ブースト回
路を付加することで出力ピーク電流を増大させる増幅手
段を示している。FIG. 1 is an equivalent circuit diagram of the amplifying means 117 of FIG. FIG. 1 shows horizontal transfer switches 16-1 to 16-1.
Clock HCLK synchronized with the clock driving 6-m
Is used to control the signal band of the amplification means 117 by effectively changing the value of the phase compensation capacitance, and to increase the output peak current by adding an output current boost circuit.
【００３１】図１において、Ａ１は低速ローノイズアン
プ、Ａ２は出力電流をブーストする高速アンプ、３，４
は低速ローノイズアンプＡ１，高速アンプＡ２の各増幅
率を決定するためのインピーダンス素子、５は低速ロー
ノイズアンプＡ１，高速アンプＡ２の非反転入力端子に
バイアス電圧を印加する固定バイアス電圧源、６は入力
信号電圧源、７は低速ローノイズアンプＡ１の位相補償
容量、８は位相補償容量７の合成インピーダンスを制御
するための可変抵抗、９は低速ローノイズアンプＡ１，
高速アンプＡ２で増幅された信号を出力する出力端子、
１０は信号源６から低速ローノイズアンプＡ１，高速ア
ンプＡ２に信号を伝達するスイッチ、１３は可変抵抗８
の抵抗値を制御すると共にスイッチ１０のオン／オフを
制御するロジック回路である。In FIG. 1, A1 is a low speed low noise amplifier, A2 is a high speed amplifier for boosting the output current, 3, 4
Is an impedance element for determining the amplification factor of each of the low-speed low-noise amplifier A1 and the high-speed amplifier A2, 5 is a fixed bias voltage source that applies a bias voltage to the non-inverting input terminals of the low-speed low-noise amplifier A1 and high-speed amplifier A2, and 6 is an input A signal voltage source, 7 is a phase compensation capacitance of the low speed low noise amplifier A1, 8 is a variable resistor for controlling the combined impedance of the phase compensation capacitance 7, and 9 is a low speed low noise amplifier A1,
An output terminal for outputting the signal amplified by the high speed amplifier A2,
Reference numeral 10 is a switch for transmitting a signal from the signal source 6 to the low speed low noise amplifier A1 and the high speed amplifier A2, and 13 is a variable resistor 8
Is a logic circuit that controls the resistance value of the switch and the on / off of the switch.
【００３２】ロジック回路１３は、遅延素子Ｄ２，Ｄ３
と、遅延素子Ｄ２の出力とＨＣＬＫとの論理積を算出す
るＡＮＤ回路１３ａと、ＨＣＬＫを反転するＮＯＴ回路
１３ｄと、ＮＯＴ回路１３ｄの出力と遅延素子Ｄ３の出
力との論理和を算出するＯＲ回路１３ｃとを備えてい
る。ロジック回路１３は、出力端子９から増幅された信
号が出力されている間、ＨＣＬＫに基づいて可変抵抗８
の抵抗値大きくなるように制御する。The logic circuit 13 includes delay elements D2 and D3.
An AND circuit 13a that calculates the logical product of the output of the delay element D2 and HCLK, a NOT circuit 13d that inverts HCLK, and an OR circuit that calculates the logical sum of the output of the NOT circuit 13d and the output of the delay element D3. 13c and. The logic circuit 13 controls the variable resistor 8 based on HCLK while the amplified signal is being output from the output terminal 9.
The resistance value is controlled so as to increase.
【００３３】図２は、図１の高速アンプＡ２の回路構成
図である。図２に示すように、高速アンプＡ２は、Ｍ１
〜Ｍ４からなる差動入力段と、差動入力段Ｍ１〜Ｍ４の
出力にその入力が接続されたソースフォロワー回路Ｍ５
の出力段とを備えている。差動入力段Ｍ１〜Ｍ４にはオ
フセットが与えられている。FIG. 2 is a circuit diagram of the high speed amplifier A2 shown in FIG. As shown in FIG. 2, the high speed amplifier A2 is
To M4, and a source follower circuit M5 whose inputs are connected to the outputs of the differential input stages M1 to M4.
And an output stage of. An offset is given to the differential input stages M1 to M4.
【００３４】オフセットの極性は、反転入力端子電位が
非反転入力端子電位より低い設定である。このようにオ
フセットを与えて図１にような反転アンプ構成で、スイ
ッチ１０によって高速アンプＡ２に図３に示す入力電圧
を印加する場合の動作について説明する。The polarity of the offset is set so that the inverting input terminal potential is lower than the non-inverting input terminal potential. The operation when the input voltage shown in FIG. 3 is applied to the high speed amplifier A2 by the switch 10 in the inverting amplifier configuration as shown in FIG.
【００３５】図３は、図２の高速アンプＡ２に印加する
入力電圧と出力電圧との時間変化を示す図である。ここ
では説明の便宜上、ロジック回路１３の動作は考慮しな
いものとする。FIG. 3 is a diagram showing the time change of the input voltage and the output voltage applied to the high speed amplifier A2 of FIG. Here, for convenience of description, the operation of the logic circuit 13 is not considered.
【００３６】時間ｔ１で印加している入力電圧がたち下
がると、低速ローノイズアンプＡ１，高速アンプＡ２の
反転入力端子の電位は降下し、各非反転入力端子に与え
られている電圧源５の電位と異なる電圧になる。When the input voltage applied at time t1 drops, the potentials of the inverting input terminals of the low speed low noise amplifier A1 and the high speed amplifier A2 drop, and the potential of the voltage source 5 applied to each non-inverting input terminal. And different voltage.
【００３７】そのため、低速ローノイズアンプＡ１，高
速アンプＡ２に差動入力が発生し、低速ローノイズアン
プＡ１，高速アンプＡ２とも、その差動入力に応じて出
力電圧が上昇する。Therefore, a differential input is generated in the low speed low noise amplifier A1 and the high speed amplifier A2, and the output voltage of both the low speed low noise amplifier A1 and the high speed amplifier A2 rises according to the differential input.
【００３８】高速アンプＡ２は、低速ローノイズアンプ
Ａ１に比べて高速で作動するようにしているので、出力
端子９に接続されている位相補償容量７の充電電流のほ
とんどは高速アンプＡ２から供給される。Since the high speed amplifier A2 operates at a higher speed than the low speed low noise amplifier A1, most of the charging current of the phase compensation capacitor 7 connected to the output terminal 9 is supplied from the high speed amplifier A2. .
【００３９】出力端子９の電位が上昇すると、インピー
ダンス素子３によって低速ローノイズアンプＡ１，高速
アンプＡ２の非反転入力端子の電位も上昇するが、高速
アンプＡ２に印加されているオフセットによって、低速
ローノイズアンプＡ１によって与えられる出力電圧より
低い電圧で、高速アンプＡ２は平衡状態に達し、出力端
子９への電流供給を抑えるように動作する。When the potential of the output terminal 9 rises, the potential of the non-inverting input terminals of the low speed low noise amplifier A1 and the high speed amplifier A2 also rises due to the impedance element 3. However, due to the offset applied to the high speed amplifier A2, the low speed low noise amplifier At a voltage lower than the output voltage provided by A1, the high speed amplifier A2 reaches the equilibrium state and operates to suppress the current supply to the output terminal 9.
【００４０】時間ｔ２では、低速ローノイズアンプＡ１
によってさらに高い出力電圧が出力端子９に供給される
ようになるので、この時間以降は高速アンプＡ２内の出
力ソースフォロワーＭ５はカットオフするよう動作す
る。At time t2, the low speed low noise amplifier A1
As a result, a higher output voltage is supplied to the output terminal 9, and after this time, the output source follower M5 in the high speed amplifier A2 operates so as to be cut off.
【００４１】このように、低速ローノイズアンプＡ１，
高速アンプＡ２の入力端子に印加された入力信号に応じ
た出力の遷移している時間であって時間ｔ１〜時間ｔ２
のみ高速アンプＡ２が動作し、出力端子９の出力電圧を
高くし、時間ｔ２以降は低速ローノイズアンプＡ１のみ
を作動させる。Thus, the low speed low noise amplifier A1,
The time during which the output changes in accordance with the input signal applied to the input terminal of the high-speed amplifier A2, which is time t1 to time t2
Only the high speed amplifier A2 operates to increase the output voltage of the output terminal 9, and only the low speed low noise amplifier A1 is operated after the time t2.
【００４２】図４は、図１に示すＨＣＬＫ，遅延素子Ｄ
２の出力，ＯＲ回路１３ｃの出力、出力端子９の電位の
各波形図である。ロジック回路１３にパルス波形のＨＣ
ＬＫが入力されると、遅延素子Ｄ１からＨＣＬＫに対し
て所定時間遅延した信号が出力され、スイッチ１０に印
加される。FIG. 4 shows the HCLK and delay element D shown in FIG.
FIG. 3 is a waveform diagram of the output of 2, the output of the OR circuit 13c, and the potential of the output terminal 9. The logic circuit 13 has a pulse-shaped HC
When LK is input, a signal delayed by a predetermined time with respect to HCLK is output from the delay element D1 and applied to the switch 10.
【００４３】さらに、ＨＣＬＫはＡＮＤ回路１３ａ、遅
延回路Ｄ２、ＮＯＴ回路１３ｄに入力される。遅延素子
Ｄ２の出力はＨＣＬＫに対して所定時間遅延した信号が
出力され、ＡＮＤ回路１３ａに入力される。ＮＯＴ回路
１３ｄの出力は遅延回路Ｄ３とＡＮＤ回路１３ｂとに入
力される。Further, HCLK is input to the AND circuit 13a, the delay circuit D2, and the NOT circuit 13d. As the output of the delay element D2, a signal delayed by a predetermined time from HCLK is output and input to the AND circuit 13a. The output of the NOT circuit 13d is input to the delay circuit D3 and the AND circuit 13b.
【００４４】ＡＮＤ回路１３ａ，１３ｂの論理積の出力
はＯＲ回路１３ｃに入力され論理和が可変抵抗素子８に
対して出力される。The outputs of the logical products of the AND circuits 13a and 13b are input to the OR circuit 13c, and the logical sum is output to the variable resistance element 8.
【００４５】図１では、ＯＲ回路１３ｃの出力がハイレ
ベルの時に、可変抵抗素子８の抵抗値が非常に大きくな
り、ローレベルの時に小さくなるよう設定しておくと、
ＨＣＬＫの入力によって、スイッチ１０がＯＮし、低速
ローノイズアンプＡ１，高速アンプＡ２の入力に入力電
圧が印加される前後のある時間幅で可変抵抗素子８の値
が大きくなり、位相補償容量７との合成インピーダンス
が増大し、出力端子９の出力電圧変化の時定数に対し負
荷容量として実質機能しなくなる。In FIG. 1, when the output of the OR circuit 13c is at a high level, the resistance value of the variable resistance element 8 becomes very large, and when it is at a low level, it is set to be small.
The switch 10 is turned on by the input of HCLK, and the value of the variable resistance element 8 increases in a certain time width before and after the input voltage is applied to the inputs of the low-speed low-noise amplifier A1 and the high-speed amplifier A2. The combined impedance increases, and the load capacitance does not substantially function with respect to the time constant of the output voltage change of the output terminal 9.
【００４６】したがって、低速ローノイズアンプＡ１，
高速アンプＡ２からの出力電流に対し、容量負荷が軽く
なることで、出力端子９の電圧遷移時間は短くなり、よ
り高速動作が可能になる。出力端子９の遷移が終了する
ところで可変抵抗素子８の抵抗値は小さい値になり、位
相補償容量７によって、低速ローノイズアンプＡ１が狭
い信号帯域を有するようになりローノイズ化される。Therefore, the low speed low noise amplifier A1,
By reducing the capacitive load with respect to the output current from the high speed amplifier A2, the voltage transition time of the output terminal 9 is shortened, and higher speed operation becomes possible. When the transition of the output terminal 9 ends, the resistance value of the variable resistance element 8 becomes a small value, and the low-speed low-noise amplifier A1 has a narrow signal band due to the phase compensation capacitance 7, so that it becomes low noise.
【００４７】図５は、図１の可変抵抗素子８の回路図で
ある。図５に示すように、可変抵抗素子８はＭＯＳトラ
ンジスタを用いて構成している。さらに、図１における
ロジック回路１３のＯＲ回路１３ｃの出力にローパスフ
ィルター１４を挿入している。FIG. 5 is a circuit diagram of the variable resistance element 8 of FIG. As shown in FIG. 5, the variable resistance element 8 is composed of MOS transistors. Further, a low pass filter 14 is inserted in the output of the OR circuit 13c of the logic circuit 13 in FIG.
【００４８】これは、図４におけるＯＲ回路１３ｃの出
力にあるようなパルスで急激に可変抵抗素子８の抵抗値
を変えた場合に、出力端子９の電圧がその遷移時に乱
れ、収束するのに必要な時間が大きくなることで、低速
ローノイズアンプＡ１，高速アンプＡ２の高速動作に支
障が生じないようにするためであり、ローパスフィルタ
ー１４で可変抵抗８の抵抗変化を緩やかにしている。This is because when the resistance value of the variable resistance element 8 is suddenly changed by a pulse such as the output of the OR circuit 13c in FIG. 4, the voltage at the output terminal 9 is disturbed at the transition and converges. This is to prevent the high-speed operations of the low-speed low-noise amplifier A1 and the high-speed amplifier A2 from being hindered by the increase in the required time, and the low-pass filter 14 moderates the resistance change of the variable resistor 8.
【００４９】（実施形態２）図６は、本発明の実施形態
２に係る高速アンプＡ２の回路構成図であり、図２に相
当するものである。なお、本実施形態の固体撮像装置
は、高速アンプＡ２以外の部分は図１と同様にしてい
る。(Second Embodiment) FIG. 6 is a circuit configuration diagram of a high speed amplifier A2 according to a second embodiment of the present invention and corresponds to FIG. The solid-state imaging device of this embodiment has the same configuration as that of FIG. 1 except for the high-speed amplifier A2.
【００５０】図２に示す高速アンプＡ２は、出力電位が
上昇（source）する場合に作動するものであるが、図６
に示す高速アンプＡ２は出力電流が上昇する場合のみな
らず下降する場合（sink）にも作動するようにしてい
る。The high speed amplifier A2 shown in FIG. 2 operates when the output potential rises.
The high-speed amplifier A2 shown in FIG. 6 operates not only when the output current rises but also when it falls (sink).
【００５１】図６に示す高速アンプＡ２は、図２に示す
部分に、さらに差動入力段Ｍ６〜Ｍ８とソースフォロワ
ーＭ１０の出力段とを加えている。差動入力段Ｍ６〜Ｍ
９にはオフセットが与えられており、その極性は反転入
力端子の方が非反転入力端子より低い電位となるように
設定している。The high speed amplifier A2 shown in FIG. 6 further includes a differential input stage M6 to M8 and an output stage of a source follower M10 in addition to the portion shown in FIG. Differential input stage M6 to M
9 is provided with an offset, and its polarity is set so that the inverting input terminal has a lower potential than the non-inverting input terminal.
【００５２】なお、差動入力段Ｍ１，Ｍ２，Ｍ６，Ｍ７
に与えられるオフセットは、過渡応答におけるセトリン
グを改善するために、同程度とすることが好ましい。The differential input stages M1, M2, M6 and M7
It is preferable that the offsets given to the same are similar in order to improve the settling in the transient response.
【００５３】このような構成とすることで、図１の出力
端子９の出力電圧がたち下がる場合にも高速アンプＡ２
が作動するようになる。With such a structure, even when the output voltage of the output terminal 9 in FIG. 1 drops, the high speed amplifier A2
Will work.
【００５４】具体的には、図１３に示すように、入力信
号の信号レベルをローレベルからハイレベルへの切り替
えに応じて出力信号の信号レベルが差動入力段Ｍ６，Ｍ
７のオフセット分の遷移する時間ｔ１までは、低速ロー
ノイズアンプＡ１だけを作動させる。Specifically, as shown in FIG. 13, the signal level of the output signal changes according to the switching of the signal level of the input signal from the low level to the high level.
Only the low-speed low-noise amplifier A1 is operated until the time t1 at which the offset of 7 shifts.
【００５５】時間ｔ１から、出力信号の信号レベルが平
衡状態となるときから差動入力段Ｍ１，Ｍ２のオフセッ
ト分の変化時間を差し引くまでの時間ｔ２までは、低速
ローノイズアンプＡ１及びトランジスタＭ１〜Ｍ５を作
動させる。From time t1 to time t2 from the time when the signal level of the output signal is in a balanced state to the time t2 from which the change time of the offset of the differential input stages M1 and M2 is subtracted, the low speed low noise amplifier A1 and the transistors M1 to M5. Operate.
【００５６】時間ｔ２から、入力信号の信号レベルをハ
イレベルからローレベルへの切り替えに応じて出力信号
の信号レベルが差動入力段Ｍ１，Ｍ２のオフセット分の
遷移する時間ｔ３までは、低速ローノイズアンプＡ１だ
けを作動させる。From time t2 to time t3 at which the signal level of the output signal transits by the offset of the differential input stages M1 and M2 in response to the switching of the signal level of the input signal from the high level to the low level, low speed low noise is generated. Only the amplifier A1 is activated.
【００５７】時間ｔ３から、出力信号の信号レベルが平
衡状態となるときから差動入力段Ｍ６，Ｍ７のオフセッ
ト分の変化時間を差し引くまでの時間ｔ４までは、低速
ローノイズアンプＡ１及びトランジスタＭ６〜Ｍ１０を
作動させる。時間ｔ２〜ｔ３の平衡状態に達している時
間において出力信号を通常読み取るので、高速アンプＡ
２で発生するランダムノイズは出力端子９には現れず、
高速アンプＡ２はそのノイズ特性に配慮する必要はな
い。From time t3 to time t4 from the time when the signal level of the output signal is in a balanced state until the change time of the offset of the differential input stages M6 and M7 is subtracted, the low speed low noise amplifier A1 and the transistors M6 to M10. Operate. Since the output signal is normally read at the time when the equilibrium state of time t2 to t3 is reached, the high speed amplifier A
The random noise generated in 2 does not appear at the output terminal 9,
The high speed amplifier A2 does not need to consider its noise characteristics.
【００５８】図７は、図１の低速ローノイズアンプＡ
１，高速アンプＡ２の出力が平衡状態に達し、高速アン
プＡ２の出力がオフしている時のノイズシミュレーショ
ン解析結果を示す図である。FIG. 7 shows the low speed low noise amplifier A of FIG.
FIG. 1 is a diagram showing a noise simulation analysis result when the output of the high speed amplifier A2 reaches a balanced state and the output of the high speed amplifier A2 is off.
【００５９】なお、図７の横軸は周波数、縦軸はノイズ
スペクトル電圧を示している。また、図７には、比較の
ため、従来技術として図１０に示す、ある程度高速性を
有する増幅回路のノイズシミュレーション解析結果も示
している。前記説明したように高速性とランダムノイズ
実効値とは元来相反する電気的特性であり、本発明の増
幅器と同等の高速性を持たせるとノイズ特性はさらに悪
化する。The horizontal axis in FIG. 7 represents frequency and the vertical axis represents noise spectrum voltage. Further, FIG. 7 also shows, for comparison, a noise simulation analysis result of the amplifier circuit shown in FIG. 10 which is a conventional technique and has a somewhat high speed. As described above, the high speed property and the random noise effective value are inherently contradictory electrical characteristics, and if the high speed property equivalent to that of the amplifier of the present invention is provided, the noise property is further deteriorated.
【００６０】図１０に示した固体撮像装置のノイズ実効
値は０．３２ｍＶｒｍｓであるのに対し、図１に示す固
体撮像装置のノイズ実行値は、０．０５ｍＶｒｍｓと非
常にローノイズ化されている。While the effective noise value of the solid-state imaging device shown in FIG. 10 is 0.32 mVrms, the effective noise value of the solid-state imaging device shown in FIG. 1 is 0.05 mVrms, which is extremely low noise.
【００６１】図８は、従来技術の増幅手段１１７と図１
の本発明の増幅器の高速性のシミュレーション結果を示
す図である。なお、図８の横軸は時間、縦軸は電圧を示
している。FIG. 8 shows a conventional amplification means 117 and FIG.
FIG. 6 is a diagram showing a simulation result of high speed of the amplifier of the present invention. The horizontal axis of FIG. 8 represents time and the vertical axis represents voltage.
【００６２】図８に示すように、図１の本発明ではは信
号の入力に対して、なまりが少なく非常に高速に信号を
出力するようになる。これに対して図１０に示す従来技
術増幅器では信号の入力に対して、立ち上がり、立ち下
がりとも変化の遅い出力となっている。ちなみに、図１
０に示す固体撮像装置の信号応答を速くしようとする
と、出力が安定しなくなってしまう。As shown in FIG. 8, in the present invention shown in FIG. 1, a signal is inputted with little bluntness and a signal is outputted at a very high speed. On the other hand, in the conventional amplifier shown in FIG. 10, the output changes slowly at the rising and falling edges of the signal input. By the way, Figure 1
If the signal response of the solid-state imaging device indicated by 0 is attempted to be fast, the output becomes unstable.
【００６３】図９は、図１に示す増幅器の過渡解析シミ
ュレーション結果を示し、図１における可変抵抗８を固
定抵抗に変更した場合との比較を行ったものである。な
お、図９の横軸は時間、縦軸は電圧を示している。FIG. 9 shows a transient analysis simulation result of the amplifier shown in FIG. 1, which is compared with the case where the variable resistor 8 in FIG. 1 is changed to a fixed resistor. The horizontal axis of FIG. 9 represents time and the vertical axis represents voltage.
【００６４】図９におけるＡは可変抵抗８に代えて固定
抵抗を用いた場合のシミュレーション結果、Ｂは図１の
ロジック回路１３によって駆動される可変抵抗８を用い
た場合のシミュレーション結果である。結果Ｂのは、結
果Ａよりもオーバーシュートが少なく、セトリングが改
善されていることが判る。9A shows a simulation result when a fixed resistor is used instead of the variable resistor 8, and B shows a simulation result when the variable resistor 8 driven by the logic circuit 13 of FIG. 1 is used. It can be seen that the result B has less overshoot than the result A and the settling is improved.
【００６５】（実施形態３）図１４は、本発明の実施形
態３の撮像システムの構成的な構成を示すブロック図で
ある。図１４において、１０５１はレンズのプロテクト
とメインスイッチを兼ねるバリア、１０５２は被写体の
光学像を実施形態１，２で説明した固体撮像装置１０５
４に結像させるレンズ、１０５３はレンズ１０５２を通
った光量を可変するための絞り、１０５４はレンズ１０
５２で結像された被写体を画像信号として取り込むため
の固体撮像素子、１０５５は固体撮像素子１０５４から
出力される画像信号に各種の補正、クランプ等の処理を
行う撮像信号処理回路、１０５６は固体撮像素子１０５
４より出力される画像信号のアナログ−ディジタル変換
を行うＡ／Ｄ変換器、１０５７はＡ／Ｄ変換器１０５６
より出力された画像データに各種の補正を行ったりデー
タを圧縮する信号処理部、１０５８は固体撮像装置１０
５４，撮像信号処理回路１０５５，Ａ／Ｄ変換器１０５
６，信号処理部１０５７に各種タイミング信号を出力す
るタイミング発生部、１０５９は各種演算とスチルビデ
オカメラ全体を制御する全体制御・演算部、１０６０は
画像データを一時的に記憶するためのメモリ部、１０６
１は記録媒体に記録又は読み出しを行うための記録媒体
制御インターフェース（Ｉ／Ｆ）部、１０６２は画像デ
ータの記録又は読み出しを行うための半導体メモリ等の
着脱可能な記録媒体、１０６３は外部コンピュータ等と
通信するための外部インターフェース（Ｉ／Ｆ）部であ
る。(Third Embodiment) FIG. 14 is a block diagram showing the structural arrangement of an image pickup system according to the third embodiment of the present invention. In FIG. 14, reference numeral 1051 denotes a barrier that also serves as a lens switch and a main switch, and 1052 denotes an optical image of a subject, which is the solid-state imaging device 105 described in the first and second embodiments.
4, 1053 is an aperture for changing the amount of light passing through the lens 1052, and 1054 is a lens 10
A solid-state image sensor for capturing the object imaged at 52 as an image signal, 1055 is an image signal processing circuit for performing various corrections, clamps, and other processing on the image signal output from the solid-state image sensor 1054, and 1056 is a solid-state image sensor. Element 105
4, an A / D converter 1057 for performing analog-digital conversion of the image signal output from
A signal processing unit 1058 for performing various corrections and compressing the image data output from the solid-state imaging device 10
54, imaging signal processing circuit 1055, A / D converter 105
6, a timing generation unit that outputs various timing signals to the signal processing unit 1057, 1059 is an overall control / operation unit that controls various operations and the entire still video camera, and 1060 is a memory unit that temporarily stores image data, 106
Reference numeral 1 is a recording medium control interface (I / F) unit for recording or reading on a recording medium, 1062 is a removable recording medium such as a semiconductor memory for recording or reading image data, and 1063 is an external computer or the like. It is an external interface (I / F) unit for communicating with.
【００６６】つぎに、前述の構成における撮影時のスチ
ルビデオカメラの動作について、説明する。バリア１０
５１がオープンされるとメイン電源がオンされ、つぎに
コントロール系の電源がオンし、さらに、Ａ／Ｄ変換器
１０５６などの撮像系回路の電源がオンされる。Next, the operation of the still video camera at the time of shooting in the above-mentioned structure will be described. Barrier 10
When 51 is opened, the main power source is turned on, then the control system power source is turned on, and further, the image pickup system circuit such as the A / D converter 1056 is turned on.
【００６７】それから、露光量を制御するために、全体
制御・演算部１０５９は絞り１０５３を開放にし、固体
撮像装置１０５４から出力された信号は、撮像信号処理
回路１０５５をスルーしてＡ／Ｄ変換器１０５６へ出力
される。Then, in order to control the exposure amount, the overall control / arithmetic unit 1059 opens the diaphragm 1053, and the signal output from the solid-state image pickup device 1054 is passed through the image pickup signal processing circuit 1055 and A / D converted. To the instrument 1056.
【００６８】Ａ／Ｄ変換器１０５６は、その信号をＡ／
Ｄ変換して、信号処理部１０５７に出力する。信号処理
部１０５７は、そのデータを基に露出の演算を全体制御
・演算部１０５９で行う。The A / D converter 1056 outputs the signal to A / D.
It is D-converted and output to the signal processing unit 1057. The signal processing unit 1057 causes the overall control / calculation unit 1059 to perform exposure calculation based on the data.
【００６９】この測光を行った結果により明るさを判断
し、その結果に応じて全体制御・演算部１０５９は絞り
を制御する。The brightness is judged based on the result of this photometry, and the overall control / arithmetic unit 1059 controls the diaphragm according to the result.
【００７０】つぎに、固体撮像素子１０５４から出力さ
れた信号をもとに、高周波成分を取り出し被写体までの
距離の演算を全体制御・演算部１０５９で行う。その
後、レンズ１０５２を駆動して合焦か否かを判断し、合
焦していないと判断したときは、再びレンズ１０５２を
駆動し測距を行う。Next, based on the signal output from the solid-state image sensor 1054, the high frequency component is extracted and the distance to the object is calculated by the overall control / calculation unit 1059. After that, the lens 1052 is driven to determine whether or not it is in focus. When it is determined that the lens is not in focus, the lens 1052 is driven again to measure the distance.
【００７１】そして、合焦が確認された後に本露光が始
まる。露光が終了すると、固体撮像装置１０５４から出
力された画像信号は、撮像信号処理回路１０５５におい
て補正等がされ、さらにＡ／Ｄ変換器１０５６でＡ／Ｄ
変換され、信号処理部１０５７を通り全体制御・演算１
０５９によりメモリ部１０６０に蓄積される。Then, after the focus is confirmed, the main exposure starts. When the exposure is completed, the image signal output from the solid-state image pickup device 1054 is corrected in the image pickup signal processing circuit 1055, and further A / D converted by the A / D converter 1056.
Converted and passed through the signal processing unit 1057 for overall control / operation 1
It is stored in the memory unit 1060 by 059.
【００７２】その後、メモリ部１０６０に蓄積されたデ
ータは、全体制御・演算部１０５９の制御により記録媒
体制御Ｉ／Ｆ部１０６１を通り半導体メモリ等の着脱可
能な記録媒体１０６２に記録される。また外部Ｉ／Ｆ部
１０６３を通り直接コンピュータ等に入力して画像の加
工を行ってもよい。Thereafter, the data stored in the memory unit 1060 is recorded on the removable recording medium 1062 such as a semiconductor memory through the recording medium control I / F unit 1061 under the control of the overall control / arithmetic unit 1059. Further, the image may be processed by directly inputting it to a computer or the like through the external I / F unit 1063.
【００７３】[0073]
【発明の効果】以上、説明したように、本発明による
と、高速駆動が可能で、その入力段はオフセットが意図
的に与えられて、出力が変化する遷移時間のみ、その高
速動作する増幅回路が動作し、出力が平衡状態に達した
ところでは低速、ローノイズの増幅回路のみが動作する
ようになるので、本来相反する特性である、高速性とロ
ーノイズ性とを兼ね備えるようにすることができる。特
に、増幅器の帯域を決定する容量に直列に可変抵抗素子
を接続し、増幅器の入力の変位をもたらすスイッチを駆
動するパルスを用いて可変抵抗素子の抵抗値を制御する
ことで、増幅器の出力変位におけるセトリングがさらに
短くなり駆動を高速化できる。As described above, according to the present invention, an amplifier circuit which can be driven at high speed and whose input stage is intentionally given an offset and which operates at high speed only during a transition time when the output changes. Is operated, and only the low-speed, low-noise amplifier circuit operates when the output reaches the balanced state, so that it is possible to combine the originally contradictory characteristics of high speed and low noise. In particular, by connecting a variable resistance element in series with the capacitance that determines the bandwidth of the amplifier and controlling the resistance value of the variable resistance element using a pulse that drives a switch that causes displacement of the input of the amplifier, the output displacement of the amplifier The settling at is further shortened and the driving speed can be increased.
【図１】図１２の増幅手段１１７の等価回路図である。FIG. 1 is an equivalent circuit diagram of an amplification means 117 of FIG.
【図２】図１の高速アンプＡ２の回路構成図である。FIG. 2 is a circuit configuration diagram of a high speed amplifier A2 in FIG.
【図３】図２の高速アンプＡ２に印加する入力電圧と出
力電圧との時間変化を示す図である。FIG. 3 is a diagram showing a time change of an input voltage and an output voltage applied to the high speed amplifier A2 of FIG.
【図４】図１に示すＨＣＬＫ，遅延素子Ｄ２の出力，Ｏ
Ｒ回路１３ｃの出力、出力端子９の電位の各波形図であ
る。FIG. 4 shows HCLK, output of delay element D2, and O shown in FIG.
FIG. 7 is a waveform chart showing the output of the R circuit 13c and the potential of the output terminal 9.
【図５】図１の可変抵抗素子８の回路図である。5 is a circuit diagram of a variable resistance element 8 of FIG.
【図６】本発明の実施形態２に係る高速アンプＡ２の回
路構成図である。FIG. 6 is a circuit configuration diagram of a high speed amplifier A2 according to a second exemplary embodiment of the present invention.
【図７】図１の低速ローノイズアンプＡ１，高速アンプ
Ａ２の出力が平衡状態に達し、高速アンプＡ２の出力が
オフしている時のノイズシミュレーション解析結果を示
す図である。7 is a diagram showing a noise simulation analysis result when the outputs of the low-speed low-noise amplifier A1 and the high-speed amplifier A2 in FIG. 1 reach a balanced state and the output of the high-speed amplifier A2 is off.
【図８】従来技術の増幅回路、本発明の増幅回路の過渡
解析シミュレーション結果を示す図である。FIG. 8 is a diagram showing a transient analysis simulation result of a conventional amplification circuit and an amplification circuit of the present invention.
【図９】図１に示す本発明の増幅回路における可変抵抗
８の効果を示す過渡解析シミュレーション結果を示す図
である。9 is a diagram showing a transient analysis simulation result showing the effect of the variable resistor 8 in the amplifier circuit of the present invention shown in FIG.
【図１０】従来の光電変換装置で変換された電気信号を
増幅する増幅手段の等価回路図である。FIG. 10 is an equivalent circuit diagram of amplification means for amplifying an electric signal converted by a conventional photoelectric conversion device.
【図１１】図１２の光電変換セル１００の等価回路図で
ある。11 is an equivalent circuit diagram of the photoelectric conversion cell 100 of FIG.
【図１２】本発明の実施形態１の、光電変換装置の模式
的な構成図である。FIG. 12 is a schematic configuration diagram of a photoelectric conversion device according to the first embodiment of the present invention.
【図１３】図６に示した増幅回路を、図１の高速アンプ
Ａ２に用いた場合の入力電圧と出力電圧との時間変化を
示す図である。13 is a diagram showing a time change of an input voltage and an output voltage when the amplifier circuit shown in FIG. 6 is used for the high speed amplifier A2 of FIG.
【図１４】本発明の実施形態３の撮像システムの構成的
な構成を示すブロック図である。FIG. 14 is a block diagram showing a structural configuration of an image pickup system according to a third embodiment of the present invention.
Ａ１ 低速ローノイズアンプ Ａ２ 高速アンプ ３，４ インピーダンス素子 ５ 固定バイアス電圧源 ６ 入力信号電圧源 ７ 位相補償容量 ８ 可変抵抗 ９ 出力端子 １０ スイッチ １３ ロジック回路 １００ 光電変換セル １０１ フォトダイオード １０２ 増幅ＭＯＳトランジスタ １０３ 選択トランジスタ １０４ リセットトランジスタ １０５ 定電流源 １０６ 転送スイッチ １１５ 垂直シフトレジスタ １２３−１〜１２３−ｎ 信号線 １２１−１〜１２１−ｎ 信号線 １２２−１〜１２２−ｎ 信号線 １０８−１〜１０８−ｍ 垂直信号線 １１０−１〜１１０−ｍ ノイズ除去回路 １１６−１〜１１６−ｍ 水平転送スイッチ １１４ 水平転送用シフトレジスタ １１９ 共通水平信号線 １１７ 増幅手段 A1 low speed low noise amplifier A2 high speed amplifier 3,4 Impedance element 5 Fixed bias voltage source 6 Input signal voltage source 7 Phase compensation capacity 8 variable resistance 9 output terminals 10 switches 13 Logic circuit 100 photoelectric conversion cell 101 photodiode 102 amplification MOS transistor 103 selection transistor 104 reset transistor 105 constant current source 106 Transfer switch 115 Vertical shift register 123-1 to 123-n signal line 121-1 to 121-n signal lines 122-1 to 122-n signal line 108-1 to 108-m vertical signal line 110-1 to 110-m noise removal circuit 116-1 to 116-m Horizontal transfer switch 114 Horizontal transfer shift register 119 Common horizontal signal line 117 Amplification means
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 3/68 Ｈ０１Ｌ 27/04 Ｆ ５Ｊ０９１ Ｈ０４Ｎ 5/21 27/14 Ａ 5/335 Ｆターム(参考） 4M118 AA05 AB01 BA14 CA02 DD10 DD12 FA06 FA33 5C021 PA03 PA45 XA03 YA01 5C024 CX03 GX03 GY31 5F038 BH19 DF01 DF20 EZ20 5J069 AA01 AA56 CA41 CA65 FA18 HA10 HA17 HA19 HA25 HA26 HA29 HA38 HA44 KA02 KA05 KA09 KA33 KA34 SA08 TA01 TA03 TA06 5J091 AA01 AA18 AA21 AA56 CA41 CA65 FA15 HA10 HA17 HA19 HA25 HA26 HA29 HA38 HA44 KA02 KA04 KA05 KA15 KA33 KA34 MA02 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H03F 3/68 H01L 27/04 F 5J091 H04N 5/21 27/14 A 5/335 F term (reference) 4M118 AA05 AB01 BA14 CA02 DD10 DD12 FA06 FA33 5C021 PA03 PA45 XA03 YA01 5C024 CX03 GX03 GY31 5F038 BH19 DF01 DF20 EZ20 5J069 AA01 AA56 CA41 CA65 FA18 HA10 HA17 HA01 HA21 HA01 HA01 HA01 HA01 HA19 HA08 HA09 HA08 HA01 KA02 KA02 KA02 KA05 KA02 KA05 KA02 KA05 KA02 KA02 KA02 KA02 KA02 KA05 KA02 KA02 KA02 KA02 KA02 KA05 KA02 ZA02 CA41 CA65 FA15 HA10 HA17 HA19 HA25 HA26 HA29 HA38 HA44 KA02 KA04 KA05 KA15 KA33 KA34 MA02
Claims (10)
パラレルに入力される入力信号の信号レベルに応じて変
化する出力信号の信号レベルが平衡状態になったとき
に、前記各増幅器のうち低速で駆動する増幅器を駆動
し、前記出力信号の信号レベルの遷移時間中の少なくと
も一部で前記増幅器の双方を駆動する駆動手段を備える
ことを特徴とする増幅器の駆動制御装置。1. An amplifier driven at different speeds,
When the signal level of the output signal, which changes according to the signal level of the input signal input in parallel, is in the equilibrium state, one of the amplifiers that drives at a low speed is driven to change the signal level of the output signal. A drive control device for an amplifier, comprising drive means for driving both of the amplifiers at least in part during a transition time.
器は、反転入力端子電位が非反転入力端子電位より低い
オフセットが与えられている差動入力段と、前記差動入
力段の出力にその入力が接続された出力段とを備えてお
り、 前記駆動手段は、前記増幅器双方の駆動時間を、前記入
力信号の信号レベルの切替時から、当該切替に応じて遷
移する出力信号の信号レベルが平衡状態となるときから
前記オフセット分の変化時間を差し引くまでの時間とす
ることを特徴とする請求項１記載の駆動制御装置。2. An amplifier which is driven at a high speed among the amplifiers includes a differential input stage to which an inverting input terminal potential is offset lower than a non-inverting input terminal potential, and an output of the differential input stage. And an output stage to which an input is connected, the drive means, the drive time of both the amplifier, from the time of switching the signal level of the input signal, the signal level of the output signal transition according to the switching 2. The drive control device according to claim 1, wherein the time is from the time of reaching the equilibrium state until the change time of the offset is subtracted.
器は、反転入力端子電位が非反転入力端子電位より低い
オフセットが与えられている第１及び第２差動入力段
と、前記第１及び第２差動入力段の出力にそれぞれの入
力が接続された第１及び第２出力段とを備えており、 前記駆動手段は、前記増幅器双方の駆動時間を、前記入
力信号の信号レベルに応じて出力信号の信号レベルが前
記第１差動入力段のオフセット分の遷移してから、当該
出力信号の信号レベルが平衡状態となるときから前記第
２差動入力段のオフセット分の変化時間を差し引くまで
の時間とすることを特徴とする請求項１記載の駆動制御
装置。3. An amplifier which is driven at high speed among the amplifiers includes first and second differential input stages to which an inverting input terminal potential is offset lower than a non-inverting input terminal potential, and the first and second differential input stages. A first and a second output stage having respective inputs connected to the outputs of the second differential input stage, wherein the drive means sets the drive time of both the amplifiers according to the signal level of the input signal. The transition of the signal level of the output signal by the offset of the first differential input stage, and the change time of the offset of the second differential input stage from the time when the signal level of the output signal is in a balanced state. The drive control device according to claim 1, wherein the time until subtraction is set.
増幅器の入力端子との間に設けられているスイッチのオ
ン／オフを制御する制御手段を備えることを特徴とする
請求項１から３のいずれか１項記載の駆動制御装置。4. The driving means comprises a control means for controlling on / off of a switch provided between the input signal and an input terminal of each amplifier. The drive control device according to claim 1.
のうち、低速で駆動する増幅器の信号帯域を決定する容
量に直列に接続されている可変抵抗素子の抵抗値を可変
する可変手段を備えることを特徴とする請求項４記載の
駆動制御装置。5. The driving means further comprises a varying means for varying a resistance value of a variable resistance element connected in series with a capacitance that determines a signal band of an amplifier that is driven at a low speed among the amplifiers. The drive control device according to claim 4, wherein.
時間に前記可変抵抗素子の抵抗値を大きくすることを特
徴とする請求項５記載の駆動制御装置。6. The drive control device according to claim 5, wherein the variable means increases the resistance value of the variable resistance element during the drive time of both the amplifiers.
動する増幅器よりも増幅可能な信号の信号帯域が広く設
定されていることを特徴とする請求項１から６のいずれ
か１項記載の駆動制御装置。7. The amplifier driven at high speed has a wider signal band of an amplifiable signal than the amplifier driven at low speed is set. Drive controller.
動制御装置と、前記駆動制御装置によって駆動される増
幅器と、前記増幅器によって増幅される信号を生成する
信号生成装置とを備えることを特徴とする信号処理シス
テム。8. The drive control device according to claim 1, an amplifier driven by the drive control device, and a signal generation device that generates a signal amplified by the amplifier. Signal processing system characterized by.
号を電気信号に変換する光電変換装置であることを特徴
とする請求項８記載の信号処理システム。9. The signal processing system according to claim 8, wherein the signal generation device is a photoelectric conversion device that converts an optical signal from a subject into an electrical signal.
読み出しを制御する制御手段を備えており、当該制御手
段で用いる信号によって前記可変手段を駆動することを
特徴とする請求項９記載の信号処理システム。10. The signal according to claim 9, wherein the photoelectric conversion device includes control means for controlling the reading of the electric signal, and the variable means is driven by a signal used by the control means. Processing system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001245539A JP2003060934A (en) | 2001-08-13 | 2001-08-13 | Drive controller for amplifier, and signal processing system provided with the controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001245539A JP2003060934A (en) | 2001-08-13 | 2001-08-13 | Drive controller for amplifier, and signal processing system provided with the controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060934A true JP2003060934A (en) | 2003-02-28 |
Family
ID=19075269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001245539A Pending JP2003060934A (en) | 2001-08-13 | 2001-08-13 | Drive controller for amplifier, and signal processing system provided with the controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060934A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045702A (en) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | Differential amplifier circuit and test circuit with differential amplifier circuit packaged therein |
| JP2005057744A (en) * | 2003-07-23 | 2005-03-03 | Nec Corp | Differential amplifier, data driver and display device |
| JP2012044549A (en) * | 2010-08-20 | 2012-03-01 | Canon Inc | Sample-and-hold circuit and imaging apparatus |
| JP2012065168A (en) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | High-frequency differential amplification circuit |
| JP2014107730A (en) * | 2012-11-28 | 2014-06-09 | Yamaha Corp | Signal processing device and amplifier |
| CN105429604A (en) * | 2014-09-16 | 2016-03-23 | 拉碧斯半导体株式会社 | Amplifying circuit |
| WO2021124910A1 (en) * | 2019-12-17 | 2021-06-24 | ローム株式会社 | Output feedback control circuit |
| WO2021187053A1 (en) * | 2020-03-17 | 2021-09-23 | ローム株式会社 | Output feedback control circuit and switching power supply |
| JP7468380B2 (en) | 2021-01-27 | 2024-04-16 | 株式会社デンソー | Amplification circuit |
-
2001
- 2001-08-13 JP JP2001245539A patent/JP2003060934A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057744A (en) * | 2003-07-23 | 2005-03-03 | Nec Corp | Differential amplifier, data driver and display device |
| JP4614704B2 (en) * | 2003-07-23 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | Differential amplifier, data driver and display device |
| JP2005045702A (en) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | Differential amplifier circuit and test circuit with differential amplifier circuit packaged therein |
| JP2012044549A (en) * | 2010-08-20 | 2012-03-01 | Canon Inc | Sample-and-hold circuit and imaging apparatus |
| JP2012065168A (en) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | High-frequency differential amplification circuit |
| CN103853070A (en) * | 2012-11-28 | 2014-06-11 | 雅马哈株式会社 | Signal processing device and amplifier |
| JP2014107730A (en) * | 2012-11-28 | 2014-06-09 | Yamaha Corp | Signal processing device and amplifier |
| US9207255B2 (en) | 2012-11-28 | 2015-12-08 | Yamaha Corporation | Signal processing device and amplifier |
| CN105429604A (en) * | 2014-09-16 | 2016-03-23 | 拉碧斯半导体株式会社 | Amplifying circuit |
| JP2016063281A (en) * | 2014-09-16 | 2016-04-25 | ラピスセミコンダクタ株式会社 | Amplifier circuit |
| WO2021124910A1 (en) * | 2019-12-17 | 2021-06-24 | ローム株式会社 | Output feedback control circuit |
| WO2021187053A1 (en) * | 2020-03-17 | 2021-09-23 | ローム株式会社 | Output feedback control circuit and switching power supply |
| JP7468380B2 (en) | 2021-01-27 | 2024-04-16 | 株式会社デンソー | Amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660193B1 (en) | Self compensating correlated double sampling circuit | |
| US7297925B2 (en) | Photoelectric conversion device having holding circuits for temporarily holding the readouts from amplification circuits | |
| US7030922B2 (en) | Image pickup apparatus which reduces noise generated in an amplifier transistor | |
| JP4677310B2 (en) | Image sensor detection circuit | |
| US20090218477A1 (en) | Image sensing apparatus and image sensing system | |
| JPH0927883A (en) | Image read signal processing unit | |
| JP6317568B2 (en) | Comparison circuit, image pickup device using the same, and control method of comparison circuit | |
| JP2002185328A (en) | A/d converter and solid-state image pickup device using it | |
| JP2001230974A (en) | Solid-state image pickup device and image pickup system | |
| JP2011239068A (en) | Solid state image pickup device | |
| US9344652B2 (en) | Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal | |
| JPH10190038A (en) | Photoelectric converting device | |
| JP2003060934A (en) | Drive controller for amplifier, and signal processing system provided with the controller | |
| JP3618689B2 (en) | Chopper type voltage comparator and analog-digital converter using the same | |
| JP2003163843A (en) | Image read signal processor | |
| JP5247299B2 (en) | Optical sensor, photometric device and camera system | |
| US7898337B2 (en) | High slew rate amplifier, analog-to-digital converter using same, CMOS imager using the analog-to-digital converter and related methods | |
| JP2003315149A (en) | Photometric circuit | |
| JPH0935492A (en) | Peak hold circuit, solid state imaging device employing it and camera mounting it | |
| JPH10136266A (en) | Solid-state image pickup device | |
| JP4708583B2 (en) | Imaging device | |
| JPH10164442A (en) | Correlated double sampling circuit | |
| US20070145244A1 (en) | Image sensor | |
| KR101862056B1 (en) | Cmos image sensor having generating ramp signal | |
| JP2006311348A (en) | Solid-state imaging device, driving method thereof and camera |