JP2003060402A - Printed board - Google Patents

Abstract

PROBLEM TO BE SOLVED: To make the soldering conditions of electrodes of a leadless HEMT visually checkable. SOLUTION: Through-holes 5 are formed in microstriplines 2, 3 and a ground pattern 4 (foot pattern) on a board for soldering electrodes G, D, S of an HEMT, and solder deposited to the HEMT electrodes is made to flow into each through-hole to make the soldering condition of each electrode checkable, by seeing the through-hole from the backside of the board. Since inductance components are formed resulting from the through-holes, chip capacitors are connected between a land pattern of the through-holes of the electrodes G, D, and the ground pattern on the board backside, or the land pattern is formed on an open stub to form LPFs or traps with the inductance components, thereby preventing deterioration of the impedance characteristics or abnormal oscillations.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明はリードレスＨＥＭＴ
（高電子移動度トランジスタ、以降、ＨＥＭＴと略す）
を実装するためのプリント基板（以降、基板と略す）に
係り、半田付けの外観検査を可能にすると共に、異常発
振を防止するものに関する。TECHNICAL FIELD The present invention relates to a leadless HEMT.
(High electron mobility transistor, hereinafter abbreviated as HEMT)
The present invention relates to a printed circuit board (hereinafter, abbreviated as a board) for mounting a device, which enables a visual inspection of soldering and prevents abnormal oscillation.

【０００２】[0002]

【従来の技術】マイクロ波帯では、基板にＨＥＭＴを実
装したものが多く用いられる。この場合、ＨＥＭＴの電
極部分が小さく、特にＨＥＭＴがリードレスの場合には
基板の上面からは半田付け部分が見えず、また、サイド
からでもよく見えないため、半田付けの外観検査が困難
である。このため、各電極用のフットパターンにスルー
ホールを設け、基板の裏面から半田付けの外観検査をす
る方法があるが、信号の周波数がマイクロ波帯のため、
電極用のフットパターンに設けた外観検査用スルーホー
ルによりインダクタンス成分が形成され、入出力インピ
ーダンスが変化する等の問題が生じる場合がある。2. Description of the Related Art In the microwave band, a substrate on which HEMT is mounted is often used. In this case, the electrode portion of the HEMT is small, and especially when the HEMT is leadless, the soldering portion cannot be seen from the upper surface of the substrate, nor can it be seen well from the side, so it is difficult to perform a visual inspection of soldering. . Therefore, there is a method of providing a through hole in the foot pattern for each electrode and performing a visual inspection of soldering from the back surface of the board, but since the frequency of the signal is in the microwave band,
In some cases, an inductance component is formed by the visual inspection through hole provided in the electrode foot pattern, which causes a problem such as a change in input / output impedance.

【０００３】[0003]

【発明が解決しようとする課題】本発明は、基板に実装
したＨＥＭＴの、電極の半田付けの外観検査が容易にで
き、また、電極用のフットパターンに設けた外観検査用
スルーホールにより形成されるインダクタンス成分によ
る入出力インピーダンスの変化により、異常発信等がお
こらないようにすることを目的とする。DISCLOSURE OF THE INVENTION The present invention makes it possible to easily carry out a visual inspection for electrode soldering of a HEMT mounted on a substrate, and to form a visual inspection through hole provided in a foot pattern for an electrode. The purpose is to prevent abnormal transmission from occurring due to changes in input / output impedance due to the inductance component.

【０００４】[0004]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、基板にＨＥＭＴを半田付けし、マイクロ
波回路を形成するものであって、前記基板の表面に、前
記ＨＥＭＴのゲート、ドレイン、ソースの各電極に対応
させてそれぞれフットパターンを設けると共に、同各フ
ットパターンそれぞれにスルーホールを形成し、同基板
の裏面のグランドパターンに、前記ソース電極に対応す
るスルーホールを接続すると共に、前記ゲートおよびド
レインの各電極に対応する各スルーホールの周囲に、同
各スルーホールと前記グランドパターンを非接続にする
ための逃げ（銅箔を除去した領域）を設けてなる基板に
おいて、前記基板の裏面の前記ゲートおよびドレインの
各電極に対応する各スルーホールそれぞれに接続する第
１ランドパターンを形成すると共に、同各第１ランドパ
ターンそれぞれにチップコンデンサの一端を接続し、同
各チップコンデンサの他端をグランドパターンに接続し
てなり、同各チップコンデンサの容量の設定により、前
記各スルーホールにより生じる各インダクタンス成分と
同各チップコンデンサとで不要周波数成分の除去やイン
ピーダンス特性の劣化を防止するためのＬＰＦ(Low Pas
s Filter）を形成する。In order to achieve the above object, the present invention is to form a microwave circuit by soldering a HEMT to a substrate, wherein a gate of the HEMT is formed on the surface of the substrate. A foot pattern is provided corresponding to each of the drain and source electrodes, a through hole is formed in each of the foot patterns, and a through hole corresponding to the source electrode is connected to the ground pattern on the back surface of the substrate. A substrate provided with a clearance (a region from which the copper foil is removed) for disconnecting the through hole and the ground pattern around each through hole corresponding to each of the gate and drain electrodes, A first land pattern connected to each through hole corresponding to each of the gate and drain electrodes on the back surface of the substrate is formed. In addition, each of the first land patterns is connected to one end of a chip capacitor, and the other end of each chip capacitor is connected to a ground pattern. LPF (Low Pas) to prevent unnecessary frequency component removal and impedance characteristic deterioration by each inductance component and each chip capacitor caused by
s Filter) is formed.

【０００５】または、前記各チップコンデンサの容量の
設定により、前記各スルーホールにより生じる各インダ
クタンス成分と同各チップコンデンサとで異常発振周波
数に共振するトラップを形成し、異常発振を防止するよ
うにしてもよい。Alternatively, by setting the capacitance of each chip capacitor, each inductance component generated by each through hole and each chip capacitor form a trap that resonates at an abnormal oscillation frequency to prevent abnormal oscillation. Good.

【０００６】なお、前記異常発振周波数が二つある場
合、前記ゲート電極に対応するスルーホールで生じるイ
ンダクタンス成分と同ゲート電極用のチップコンデンサ
とで一方の異常発振周波数に共振するトラップを形成
し、前記ドレイン電極に対応するスルーホールで生じる
インダクタンス成分と同ドレイン電極用のチップコンデ
ンサとで他方の異常発振周波数に共振するトラップを形
成するようにしてもよい。When there are two abnormal oscillation frequencies, the inductance component generated in the through hole corresponding to the gate electrode and the chip capacitor for the gate electrode form a trap that resonates at one abnormal oscillation frequency, The inductance component generated in the through hole corresponding to the drain electrode and the chip capacitor for the drain electrode may form a trap that resonates at the other abnormal oscillation frequency.

【０００７】また、前記各第１ランドパターンの近傍に
それぞれ第２ランドパターンを形成し、前記各スルーホ
ールにより生じる各インダクタンス成分が不足し、前記
ＬＰＦまたはトラップを形成できない場合、前記各第１
ランドパターンと各第２ランドパターンとの間それぞれ
にインダクタンス成分となるボンディングワイヤを接続
し、同各第２ランドパターンとグランドパターンとの間
それぞれに前記チップコンデンサを接続することによ
り、前記各スルーホールおよび各ボンディングワイヤに
より生じる各インダクタンス成分と同各チップコンデン
サとによりそれぞれ前記ＬＰＦまたはトラップを形成す
るようにしてもよい。When the second land pattern is formed near each of the first land patterns and the inductance components generated by the through holes are insufficient to form the LPF or the trap, the first land patterns are formed.
Each of the through holes is formed by connecting a bonding wire serving as an inductance component between the land pattern and each of the second land patterns and connecting the chip capacitor between each of the second land pattern and the ground pattern. Also, the LPF or the trap may be formed by each inductance component generated by each bonding wire and each chip capacitor.

【０００８】あるいは、上記各第１ランドパターンと各
第２ランドパターンとの間にそれぞれ銅箔パターンまた
はマイクロストリップラインを設け、インダクタンス成
分とするようにしてもよい。Alternatively, a copper foil pattern or a microstrip line may be provided between each of the first land patterns and each of the second land patterns to serve as an inductance component.

【０００９】または、前記基板の裏面の前記ゲートおよ
びドレインの各電極に対応する各スルーホールそれぞれ
に接続するオープンスタブを形成し、同各オープンスタ
ブの長さを適宜に設定することにより、不要周波数成分
の除去やインピーダンス特性の劣化を防止するためのＬ
ＰＦ、または異常発振周波数に共振して異常発振を防止
するためのトラップとするようにしてもよい。Alternatively, by forming an open stub connected to each through hole corresponding to each of the gate and drain electrodes on the back surface of the substrate and appropriately setting the length of each open stub, an unnecessary frequency can be obtained. L for removing components and preventing deterioration of impedance characteristics
A trap for preventing abnormal oscillation by resonating with PF or abnormal oscillation frequency may be used.

【００１０】前記各オープンスタブとスルーホールとの
接続箇所それぞれに引出しパターンを設け、同引出しパ
ターンを介して前記ＨＥＭＴのゲート電圧またはドレイ
ン電圧を供給するようにしてもよい。A lead-out pattern may be provided at each of the connection points between the open stubs and the through holes, and the gate voltage or drain voltage of the HEMT may be supplied through the lead-out pattern.

【００１１】[0011]

【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１は本発明によるプリン
ト基板の一実施例の要部構成図で、図の（イ）はＨＥＭ
Ｔ（電極側）、（ロ）は基板の表面側、（ハ）は基板の
裏面側で、１はＨＥＭＴ、ＨＥＭＴ１のＧはゲート電
極、Ｄはドレイン電極、Ｓはソース電極、２と３はゲー
ト(G) 電極、ドレイン(D) 電極のフットパターンとなる
マイクロストリップライン、４はソース(S) 電極のフッ
トパターンとなるグランドパターン、５はスルーホー
ル、６はグランドパターン、７はランドパターン、８は
逃げ（銅箔を除去した領域）である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described based on examples with reference to the drawings. FIG. 1 is a schematic view of the essential part of an embodiment of a printed circuit board according to the present invention, in which FIG.
T (electrode side), (b) is the front surface side of the substrate, (c) is the back surface side of the substrate, 1 is HEMT, HEMT 1 G is a gate electrode, D is a drain electrode, S is a source electrode, 2 and 3 are Microstrip line which is the foot pattern of the gate (G) electrode, drain (D) electrode, 4 is a ground pattern which is the foot pattern of the source (S) electrode, 5 is a through hole, 6 is a ground pattern, 7 is a land pattern, Reference numeral 8 is a relief (a region where the copper foil is removed).

【００１２】図２〜図５は基板裏面側のスルーホール部
分に形成するランドパターンの例および等価回路で、図
２（イ）の11は第１ランドパターン、12はグランドパタ
ーン、13はチップコンデンサ、（ロ）のL1、L2はスルー
ホールによるインダクタンス成分、C1、C2はチップコン
デンサ13に該当する。図３の21は第２ランドパターン、
22はグランドパターン、23はボンディングワイヤであ
る。また、図４（イ）の31はオープンスタブ、図５
（イ）の41は引出しパターンである。2 to 5 show examples of land patterns formed in the through holes on the back side of the substrate and an equivalent circuit. In FIG. 2A, 11 is a first land pattern, 12 is a ground pattern, and 13 is a chip capacitor. , (B) L1 and L2 correspond to the inductance component due to the through hole, and C1 and C2 correspond to the chip capacitor 13. 21 in FIG. 3 is the second land pattern,
22 is a ground pattern and 23 is a bonding wire. Also, 31 in FIG. 4 (a) is an open stub, and FIG.
Reference numeral 41 in (a) is a drawing pattern.

【００１３】図１（ロ）に示すように、基板のＨＥＭＴ
１のゲート(G) 、ドレイン(D) 電極を半田付けするフッ
トパターンとなるマイクロストリップライン２、３と、
ソース(S) 電極を半田付けするフットパターンとなるグ
ランドパターン４の、各電極に対応する位置にスルーホ
ール５を形成し、（ハ）に示すように、Ｓ電極のスルー
ホール５は基板裏面のグランドパターン６に接続され、
Ｇ、Ｄ電極のスルーホール５の基板裏面側のランドパタ
ーン７は、周囲にグランドパターン６と非接続にするた
めの逃げ８を設ける。これにより、ＨＥＭＴ１のＧ、Ｄ
およびＳの各電極の半田付けにより、各電極に半田付け
された半田はそれぞれのスルーホール５に流れ込むの
で、基板の裏面側からスルーホールを目視することによ
り各電極の半田付けの状態を確認することができる。As shown in FIG. 1B, the HEMT of the substrate is
Gate strip (G) and drain (D) electrodes of 1 are microstrip lines 2 and 3 that will be the foot pattern for soldering,
Through holes 5 are formed at the positions corresponding to the respective electrodes of the ground pattern 4 serving as a foot pattern for soldering the source (S) electrode. As shown in FIG. Connected to the ground pattern 6,
The land pattern 7 on the substrate rear surface side of the through holes 5 of the G and D electrodes is provided with a clearance 8 around the land pattern 7 for disconnecting the ground pattern 6. As a result, G and D of HEMT1
By soldering each electrode of S and S, the solder soldered to each electrode flows into each through hole 5, so that the state of soldering of each electrode is confirmed by visually observing the through hole from the back surface side of the substrate. be able to.

【００１４】取り扱う信号周波数が数ＧＨｚ以上のマイ
クロ波のため、上述のＧおよびＤ電極のスルーホール５
によりインダクタンス成分が生じ、このインダクタンス
成分がＨＥＭＴ１の入出力インピーダンスに変化を与
え、不安定にするため、インピーダンス特性の劣化や異
常発振の原因となる。この対策として、図２（イ）に示
すように、基板裏面側のＧ、Ｄ電極の各スルーホール５
に接続する第１ランドパターン11を形成し、グランドパ
ターン12との間にそれぞれチップコンデンサ13を接続す
る。このチップコンデンサ13により、（ロ）の等価回路
に示すように、Ｇ電極のスルーホール５のインダクタン
ス成分L1とチップコンデンサ13の容量C1、Ｄ電極のスル
ーホール５のインダクタンス成分L2とチップコンデンサ
13の容量C2とがそれぞれ直列接続になるので、信号の角
周波数ωs に対して直列角共振周波数ωo が十分小くな
るようにチップコンデンサ13の値を選定することにより
（インダクタンス成分の値は測定で求める）、不要周波
数成分の除去やインピーダンス特性の劣化を防止するた
めのＬＰＦを形成し、あるいは、各チップコンデンサ13
の容量を異常発振を生じる周波数で共振するように選定
することにより、インダクタンス成分L1またはL2とコン
デンサC1またはC2とでそれぞれトラップを形成し、異常
発振を防止する。なお、異常発振周波数が二つある場
合、Ｇ電極のインダクタンス成分L1と容量C1とで一方の
異常発振周波数に共振するトラップを形成し、Ｄ電極の
インダクタンス成分L2と容量C2とで他方の異常発振周波
数に共振するトラップを形成するようにしてもよい。Since the signal frequency to be handled is a microwave of several GHz or more, the through hole 5 of the G and D electrodes described above is used.
Then, an inductance component is generated, and this inductance component changes the input / output impedance of the HEMT 1 and makes it unstable, which causes deterioration of impedance characteristics and abnormal oscillation. As a countermeasure against this, as shown in FIG. 2A, each through hole 5 of the G and D electrodes on the rear surface side of the substrate is formed.
The first land pattern 11 connected to the ground pattern 12 is formed, and the chip capacitors 13 are respectively connected to the ground pattern 12. With this chip capacitor 13, as shown in the equivalent circuit of (b), the inductance component L1 of the G electrode through hole 5 and the capacitance C1 of the chip capacitor 13, the inductance component L2 of the D electrode through hole 5 and the chip capacitor
Since the capacitors C2 and 13 are connected in series, select the value of the chip capacitor 13 so that the series angular resonance frequency ωo is sufficiently small with respect to the signal angular frequency ωs. Is obtained by the above), an LPF is formed to remove unnecessary frequency components or prevent deterioration of impedance characteristics, or each chip capacitor 13
The capacitance is selected so as to resonate at a frequency that causes abnormal oscillation, whereby traps are formed by the inductance component L1 or L2 and the capacitor C1 or C2, respectively, and abnormal oscillation is prevented. When there are two abnormal oscillation frequencies, the inductance component L1 of the G electrode and the capacitance C1 form a trap that resonates at one abnormal oscillation frequency, and the inductance component L2 of the D electrode and the capacitance C2 cause the other abnormal oscillation frequency. You may make it form the trap which resonates in frequency.

【００１５】また、スルーホール５によるインダクタン
ス成分が不足し、チップコンデンサ13とで所望のＬＰＦ
やトラップが形成できない場合、図３に示すように、各
電極の各第１ランドパターン11の近傍にそれぞれ第２ラ
ンドパターン21を形成し、各第１ランドパターン11と各
第２ランドパターン21との間それぞれにボンディングワ
イヤ23を接続してインダクタンス成分とし、各第２ラン
ドパターン21とグランドパターン22との間それぞれにチ
ップコンデンサ13を接続することにより、各スルーホー
ル５と各ボンディングワイヤ23によるインダクタンス成
分と各チップコンデンサ13の容量とによりＬＰＦまたは
トラップを形成するようにしてもよい。なお、各第１ラ
ンドパターン11と各第２ランドパターン21との間それぞ
れに銅箔パターンまたはマイクロストリップラインを設
け、インダクタンス成分とするようにしてもよい。Further, the inductance component due to the through hole 5 is insufficient, and the desired LPF is formed by the chip capacitor 13.
In the case where a trap or a trap cannot be formed, a second land pattern 21 is formed in the vicinity of each first land pattern 11 of each electrode, and each first land pattern 11 and each second land pattern 21 are formed as shown in FIG. The bonding wire 23 is connected between each of them to form an inductance component, and the chip capacitor 13 is connected between each of the second land patterns 21 and the ground pattern 22, respectively, so that the inductance of each through hole 5 and each bonding wire 23 is increased. An LPF or a trap may be formed by the component and the capacitance of each chip capacitor 13. In addition, a copper foil pattern or a microstrip line may be provided between each first land pattern 11 and each second land pattern 21 so as to serve as an inductance component.

【００１６】または、図４（イ）に示すように、基板裏
面に、Ｇ、Ｄの各電極に対応する各スルーホール５それ
ぞれに接続するオープンスタブ31を形成し、オープンス
タブ31の長さＬを適宜に設定することにより、ＬＰＦま
たはトラップとするようにしてもよい。これにより、チ
ップコンデンサ13が不要となる。オープンスタブ31は、
同図（ロ）の特性図に示すように、長さＬがλ/4以下で
は容量性となるので、スルーホール５のインダクタンス
成分とでＬＰＦが形成され、長さＬがλ/4以下のとき波
長λに対するトラップとなる。Alternatively, as shown in FIG. 4A, an open stub 31 connected to each of the through holes 5 corresponding to the G and D electrodes is formed on the back surface of the substrate, and the length L of the open stub 31 is L. May be set as an LPF or a trap. As a result, the chip capacitor 13 becomes unnecessary. Open stub 31
As shown in the characteristic diagram of (b) in the figure, when the length L is λ / 4 or less, it becomes capacitive, so that an LPF is formed with the inductance component of the through hole 5, and the length L is λ / 4 or less. At this time, it becomes a trap for the wavelength λ.

【００１７】なお、図５（イ）に示すように、各オープ
ンスタブ31とスルーホール５との接続箇所それぞれに引
出しパターン41を設け、引出しパターン41を介してＧ電
圧(Vg)またはＤ電圧(Vd)を供給するようにしてもよい。
これにより、同図（ロ）の等価回路に示すように、Vgは
L1とC1とからなるＬＰＦを介してＨＥＭＴ１のＧ電極に
供給され、VdはL2とC2とからなるＬＰＦを介してＤ電極
に供給され、かつ、Ｇ電極またはＤ電極から見たインピ
ーダンスＺinが無限大となるようにスルーホール５によ
るインダクタンス成分、オープンスタブ31の長さ、およ
び外部に付加するインダクタンスを選ぶことにより、不
要周波数成分の除去、インピーダンス特性の劣化や異常
発振を防止することができる。また、基板を取付けるシ
ャーシには、上記ランドパターン７、第１、第２ランド
パターン11、21、チップコンデンサ13、ボンディングワ
イヤ23、オープンスタブ31、引出しパターン41等と接す
る部分に凹部を作り、これらがシャーシを介してグラン
ドパターンに短絡しないようにする。なお、上記ではリ
ードレスＨＥＭＴを用いる場合の例で説明したが、ＨＥ
ＭＴと同様の半田付け構造を持つＭＭＩＣ（モノリシッ
クマイクロウェーブＩＣ）やトランジスタ等にも適用で
きる。As shown in FIG. 5A, a lead-out pattern 41 is provided at each connection point between each open stub 31 and the through hole 5, and a G voltage (Vg) or a D voltage ( Vd) may be supplied.
As a result, as shown in the equivalent circuit of Fig.
It is supplied to the G electrode of HEMT1 via the LPF composed of L1 and C1, Vd is supplied to the D electrode via the LPF composed of L2 and C2, and the impedance Zin seen from the G electrode or the D electrode is infinite. By selecting the inductance component by the through hole 5, the length of the open stub 31, and the inductance to be added to the outside so as to be large, it is possible to remove unnecessary frequency components, prevent deterioration of impedance characteristics, and abnormal oscillation. Further, in the chassis to which the substrate is mounted, a recess is formed in a portion in contact with the land pattern 7, the first and second land patterns 11, 21, the chip capacitor 13, the bonding wire 23, the open stub 31, the lead-out pattern 41, etc. To avoid shorting to the ground pattern through the chassis. In the above, the example using the leadless HEMT has been described.
It can also be applied to an MMIC (monolithic microwave IC) having the same soldering structure as MT, a transistor, or the like.

【００１８】[0018]

【発明の効果】以上に説明したように、本発明によるプ
リント基板によれば、ＨＥＭＴの各電極に半田付けされ
た半田がスルーホール内に流出するので、基板の裏面側
（グランド面側）からのスルーホールの目視によりＨＥ
ＭＴの各電極の半田付けの状態を容易に確認することが
できる。また、Ｇ、Ｄ電極の各スルーホールにより生じ
るインダクタンス成分は、各スルーホールに接続する各
ランドパターンとグランドパターンとの間にそれぞれチ
ップコンデンサを接続し、ＬＰＦまたはトラップを形成
することにより、不要周波数成分を除去し、各スルーホ
ールのインダクタンス成分に起因して生じる特性の劣化
や異常発振を防止することができる。ＬＰＦやトラップ
を形成するのにスルーホールによるインダクタンス成分
が不足の場合はボンディングワイヤを用いて補う。な
お、ゲートおよびドレイン電極のスルーホールにオープ
ンスタブを形成するようにすれば、オープンスタブの長
さを適宜に設定することにより、チップコンデンサを用
いずにＬＰＦまたはトラップを形成することができる。
これらにより、従来、ＬＰＦやトラップ用として用いて
いたインダクタやコンデンサを不要にすることができ
る。As described above, according to the printed circuit board of the present invention, the solder soldered to each electrode of the HEMT flows into the through holes, so that the back surface side (ground surface side) of the board is HE by visual inspection of the through hole
It is possible to easily confirm the soldering state of each electrode of the MT. In addition, the inductance component generated by each through hole of the G and D electrodes is obtained by connecting a chip capacitor between each land pattern connected to each through hole and a ground pattern to form an LPF or a trap, thereby eliminating an unnecessary frequency. By removing the component, it is possible to prevent characteristic deterioration and abnormal oscillation caused by the inductance component of each through hole. When the inductance component due to the through hole is insufficient to form the LPF or the trap, a bonding wire is used to compensate. If the open stub is formed in the through holes of the gate and drain electrodes, the LPF or the trap can be formed without using the chip capacitor by appropriately setting the length of the open stub.
As a result, it is possible to eliminate the need for inductors and capacitors that have been conventionally used for LPFs and traps.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明によるプリント基板の一実施例の要部構
成図である。FIG. 1 is a configuration diagram of a main part of an embodiment of a printed circuit board according to the present invention.

【図２】ゲート、ドレイン電極のスルーホールにチップ
コンデンサを接続し、ＬＰＦまたはトラップを形成する
例である。FIG. 2 is an example in which a chip capacitor is connected to through holes of a gate and a drain electrode to form an LPF or a trap.

【図３】スルーホールのインダクタンス成分を補うため
にボンディングワイヤを接続する例である。FIG. 3 is an example in which a bonding wire is connected to supplement an inductance component of a through hole.

【図４】スルーホールにオープンスタブを形成する例で
ある。FIG. 4 is an example of forming an open stub in a through hole.

【図５】オープンスタブの根元に引出しパターンを設け
る例である。FIG. 5 is an example in which a drawing pattern is provided at the base of an open stub.

【符号の説明】[Explanation of symbols]

１ ＨＥＭＴ ２、３ マイクロストリップライン ４、６ グランドパターン ５ スルーホール ７ ランドパターン ８ 逃げ 11 第１ランドパターン 12、22 グランドパターン 13 チップコンデンサ 21 第２ランドパターン 23 ボンディングワイヤ 31 オープンスタブ 41 引出しパターン L1、L2 スルーホールのインダクタンス成分 C1、C2 チップコンデンサ 1 HEMT A few microstrip lines 4, 6 ground pattern 5 through holes 7 land pattern 8 escape 11 First land pattern 12, 22 ground pattern 13 Chip capacitor 21 Second land pattern 23 Bonding wire 31 Open Stub 41 Drawer pattern Inductance component of L1 and L2 through holes C1, C2 chip capacitors

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/02 Ｈ０１Ｌ 23/12 Ｅ ─────────────────────────────────────────────────── ─── Continued Front Page (51) Int.Cl. ⁷ Identification Code FI Theme Coat (Reference) H05K 1/02 H01L 23/12 E

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 プリント基板にリードレスＨＥＭＴ（高
電子移動度トランジスタ）を半田付けし、マイクロ波回
路を形成するものであって、前記プリント基板の表面
に、前記リードレスＨＥＭＴのゲート、ドレイン、ソー
スの各電極に対応させてそれぞれフットパターンを設け
ると共に、同各フットパターンそれぞれにスルーホール
を形成し、同プリント基板の裏面のグランドパターン
に、前記ソース電極に対応するスルーホールを接続する
と共に、前記ゲートおよびドレインの各電極に対応する
各スルーホールの周囲に、同各スルーホールと前記グラ
ンドパターンを非接続にするための逃げを設けてなるプ
リント基板において、前記プリント基板の裏面の前記ゲ
ートおよびドレインの各電極に対応する各スルーホール
それぞれに接続する第１ランドパターンを形成すると共
に、同各第１ランドパターンそれぞれにチップコンデン
サの一端を接続し、同各チップコンデンサの他端をグラ
ンドパターンに接続してなり、同各チップコンデンサの
容量の設定により、前記各スルーホールにより生じる各
インダクタンス成分と同各チップコンデンサとで不要周
波数成分の除去やインピーダンス特性の劣化を防止する
ためのＬＰＦ(Low Pass Filter）を形成するようにした
プリント基板。1. A microwave circuit is formed by soldering a leadless HEMT (high electron mobility transistor) to a printed circuit board, wherein a gate, a drain of the leadless HEMT are formed on a surface of the printed circuit board. A foot pattern is provided corresponding to each electrode of the source, a through hole is formed in each foot pattern, and a through hole corresponding to the source electrode is connected to the ground pattern on the back surface of the printed circuit board, In a printed circuit board provided with a clearance around each through hole corresponding to each electrode of the gate and the drain for disconnecting the through hole and the ground pattern, the gate on the back surface of the printed circuit board and First connecting to each through hole corresponding to each drain electrode A land pattern is formed, one end of each chip capacitor is connected to each of the first land patterns, and the other end of each chip capacitor is connected to a ground pattern. By setting the capacitance of each chip capacitor, A printed circuit board that forms an LPF (Low Pass Filter) with each inductance component generated by each through hole and each chip capacitor to prevent unnecessary frequency components and prevent deterioration of impedance characteristics. 【請求項２】 プリント基板にリードレスＨＥＭＴを半
田付けし、マイクロ波回路を形成するものであって、前
記プリント基板の表面に、前記リードレスＨＥＭＴのゲ
ート、ドレイン、ソースの各電極に対応させてそれぞれ
フットパターンを設けると共に、同各フットパターンそ
れぞれにスルーホールを形成し、同プリント基板の裏面
のグランドパターンに、前記ソース電極に対応するスル
ーホールを接続すると共に、前記ゲートおよびドレイン
の各電極に対応する各スルーホールの周囲に、同各スル
ーホールと前記グランドパターンを非接続にするための
逃げを設けてなるプリント基板において、前記プリント
基板の裏面の前記ゲートおよびドレインの各電極に対応
する各スルーホールそれぞれに接続する第１ランドパタ
ーンを形成すると共に、同各第１ランドパターンそれぞ
れにチップコンデンサの一端を接続し、同各チップコン
デンサの他端をグランドパターンに接続してなり、同各
チップコンデンサの容量の設定により、前記各スルーホ
ールにより生じる各インダクタンス成分と同各チップコ
ンデンサとで異常発振周波数に共振するトラップを形成
し、異常発振を防止するようにしたプリント基板。2. A microwave circuit is formed by soldering a leadless HEMT to a printed circuit board, wherein a surface of the printed circuit board is made to correspond to respective electrodes of a gate, a drain and a source of the leadless HEMT. Foot patterns are provided, through holes are formed in each of the foot patterns, and the through holes corresponding to the source electrodes are connected to the ground pattern on the back surface of the printed circuit board, and the gate and drain electrodes are connected. In a printed circuit board provided with a clearance around each of the through holes corresponding to the above, for providing a disconnection between the through holes and the ground pattern, the printed circuit board corresponds to each of the gate and drain electrodes on the back surface of the printed circuit board. When forming the first land pattern connected to each through hole, , One end of the chip capacitor is connected to each of the first land patterns, and the other end of the chip capacitor is connected to the ground pattern, and the through holes are generated by setting the capacitance of each chip capacitor. A printed circuit board that prevents abnormal oscillation by forming a trap that resonates at the abnormal oscillation frequency with each inductance component and each chip capacitor. 【請求項３】 前記異常発振周波数が二つある場合、前
記ゲート電極に対応するスルーホールで生じるインダク
タンス成分と同ゲート電極用のチップコンデンサとで一
方の異常発振周波数に共振するトラップを形成し、前記
ドレイン電極に対応するスルーホールで生じるインダク
タンス成分と同ドレイン電極用のチップコンデンサとで
他方の異常発振周波数に共振するトラップを形成するよ
うにした請求項２記載のプリント基板。3. When there are two abnormal oscillation frequencies, an inductance component generated in a through hole corresponding to the gate electrode and a chip capacitor for the gate electrode form a trap that resonates at one abnormal oscillation frequency, The printed circuit board according to claim 2, wherein a trap that resonates at the other abnormal oscillation frequency is formed by the inductance component generated in the through hole corresponding to the drain electrode and the chip capacitor for the drain electrode. 【請求項４】 前記各第１ランドパターンの近傍にそれ
ぞれ第２ランドパターンを形成し、前記各スルーホール
により生じる各インダクタンス成分が不足し、前記ＬＰ
Ｆまたはトラップを形成できない場合、前記各第１ラン
ドパターンと各第２ランドパターンとの間それぞれにイ
ンダクタンス成分となるボンディングワイヤを接続し、
同各第２ランドパターンとグランドパターンとの間それ
ぞれに前記チップコンデンサを接続することにより、前
記各スルーホールおよび各ボンディングワイヤにより生
じる各インダクタンス成分と同各チップコンデンサとに
よりそれぞれ前記ＬＰＦまたはトラップを形成するよう
にした請求項１、２または３記載のプリント基板。4. A second land pattern is formed in the vicinity of each of the first land patterns, and each inductance component generated by each of the through holes is insufficient, so that the LP
When F or a trap cannot be formed, a bonding wire that is an inductance component is connected between each of the first land patterns and each of the second land patterns,
By connecting the chip capacitors between the second land patterns and the ground patterns, the LPFs or the traps are formed by the inductance components generated by the through holes and the bonding wires and the chip capacitors. The printed circuit board according to claim 1, 2 or 3, wherein 【請求項５】 前記各第１ランドパターンの近傍にそれ
ぞれ第２ランドパターンを形成し、前記各スルーホール
により生じる各インダクタンス成分が不足し、前記ＬＰ
Ｆまたはトラップを形成できない場合、前記各第１ラン
ドパターンと各第２ランドパターンとの間それぞれにイ
ンダクタンス成分となる銅箔パターンまたはマイクロス
トリップラインを設け、同各第２ランドパターンとグラ
ンドパターンとの間それぞれに前記チップコンデンサを
接続することにより、前記各スルーホールおよび各銅箔
パターンまたはマイクロストリップラインにより生じる
各インダクタンス成分と同各チップコンデンサとにより
それぞれ前記ＬＰＦまたはトラップを形成するようにし
た請求項１、２または３記載のプリント基板。5. A second land pattern is formed in the vicinity of each of the first land patterns, and each inductance component generated by each of the through holes is insufficient, so that the LP
When F or a trap cannot be formed, a copper foil pattern or a microstrip line, which becomes an inductance component, is provided between each of the first land patterns and each of the second land patterns, and the second land pattern and the ground pattern are connected to each other. The LPF or the trap is formed by connecting each of the chip capacitors to each other between the through holes and the copper foil patterns or the microstrip lines, and the inductance components and the chip capacitors, respectively. The printed circuit board according to 1, 2, or 3. 【請求項６】 プリント基板にリードレスＨＥＭＴを半
田付けし、マイクロ波回路を形成するものであって、前
記プリント基板の表面に、前記リードレスＨＥＭＴのゲ
ート、ドレイン、ソースの各電極に対応させてそれぞれ
フットパターンを設けると共に、同各フットパターンそ
れぞれにスルーホールを形成し、同プリント基板の裏面
のグランドパターンに、前記ソース電極に対応するスル
ーホールを接続すると共に、前記ゲートおよびドレイン
の各電極に対応する各スルーホールの周囲に、同各スル
ーホールと前記グランドパターンを非接続にするための
逃げを設けてなるプリント基板において、前記プリント
基板の裏面の前記ゲートおよびドレインの各電極に対応
する各スルーホールそれぞれに接続するオープンスタブ
を形成し、同各オープンスタブの長さを適宜に設定する
ことにより、不要周波数成分の除去やインピーダンス特
性の劣化を防止するためのＬＰＦ、または異常発振周波
数に共振して異常発振を防止するためのトラップとする
ようにしたプリント基板。6. A microwave circuit is formed by soldering a leadless HEMT to a printed circuit board, wherein a surface of the printed circuit board is made to correspond to respective gate, drain and source electrodes of the leadless HEMT. Foot patterns are provided, through holes are formed in each of the foot patterns, and the through holes corresponding to the source electrodes are connected to the ground pattern on the back surface of the printed circuit board, and the gate and drain electrodes are connected. In a printed circuit board provided with a clearance around each of the through holes corresponding to the above, for providing a disconnection between the through holes and the ground pattern, the printed circuit board corresponds to each of the gate and drain electrodes on the back surface of the printed circuit board. Form an open stub that connects to each through hole, and By appropriately setting the length of the punch tab, an LPF for removing unnecessary frequency components and preventing deterioration of impedance characteristics, or a trap for preventing abnormal oscillation by resonating with the abnormal oscillation frequency is provided. Printed board. 【請求項７】 前記各オープンスタブとスルーホールと
の接続箇所それぞれに引出しパターンを設け、同引出し
パターンを介して前記リードレスＨＥＭＴのゲート電圧
またはドレイン電圧を供給するようにした請求項６記載
のプリント基板。7. The lead pattern is provided at each of the connection points between the open stubs and the through holes, and the gate voltage or the drain voltage of the leadless HEMT is supplied through the lead patterns. Printed board.