JP2003060132A - 基板構造、半導体装置及びその製造方法 - Google Patents

基板構造、半導体装置及びその製造方法

Info

Publication number
JP2003060132A
JP2003060132A JP2001246902A JP2001246902A JP2003060132A JP 2003060132 A JP2003060132 A JP 2003060132A JP 2001246902 A JP2001246902 A JP 2001246902A JP 2001246902 A JP2001246902 A JP 2001246902A JP 2003060132 A JP2003060132 A JP 2003060132A
Authority
JP
Japan
Prior art keywords
bonding pad
radiation fin
die bonding
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001246902A
Other languages
English (en)
Inventor
Minoru Senda
実 仙田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001246902A priority Critical patent/JP2003060132A/ja
Publication of JP2003060132A publication Critical patent/JP2003060132A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子から放熱フィンへの放熱経路が封
止樹脂を介しているため、放熱効果がよくなかった。 【解決手段】 基板１１の中心部に形成したダイボンデ
ィングパッド１２の周囲を囲むように配置され、ダイボ
ンディングパッド１２と接続された放熱フィン取付け配
線１３を設け、放熱フィン１８に放熱フィン取付け配線
１３に対応した形状の脚部１７を形成し、放熱フィン取
付け配線１３に脚部１７を固着して半導体素子４から放
熱フィン取付け配線１３を通して放熱フィン１８に効率
的に熱が伝わるようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の基板構
造・半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】図５は従来の基板構造を示す平面図であ
る。
【０００３】基板１の中心部に半導体素子を搭載するた
めのダイボンディングパッド２を形成し、その外側にワ
イヤを接続するためのワイヤボンディングパッド３を形
成している。
【０００４】図６は従来の半導体装置を示す断面図で、
図５に示した基板に半導体素子を搭載している。
【０００５】基板１のダイボンディングパッド２に半導
体素子４をダイボンディングし、半導体素子４の配線と
基板１の配線を電気的に接続するため、半導体素子４の
電極とワイヤボンディングパッド３とをワイヤ５により
ボンディングする。
【０００６】半導体素子４やワイヤ５を保護するため、
封止樹脂６を基板１上に形成し、基板１の下面に半導体
装置の出力端子として例えば半田ボール７を接続する。
【０００７】更に、半導体素子４から発する熱を逃すた
めに放熱フィン８を封止樹脂６の上に接着している。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
実装構造では、図７に従来技術の問題点を説明する断面
図を示したように、半導体素子４から放熱フィン８への
放熱経路は熱の流れＡの矢印の通り封止樹脂６を介して
いる。
【０００９】封止樹脂６にはエポキシ樹脂が一般に使用
されるが、エポキシ樹脂は表１に示すように熱伝導率が
小さく、半導体素子４から発する熱が効率よく放熱フィ
ン８に伝わらないという問題があった。
【００１０】
【表１】 そのため、半導体装置として良好な放熱効果が得られな
かった。
【００１１】
【課題を解決するための手段】上記した課題を解決する
ため、本発明は基板構造として、ダイボンディングパッ
ドの周囲を囲むように配置され、ダイボンディングパッ
ドと接続された放熱フィン取付け配線を設けたものであ
る。
【００１２】また、本発明は半導体装置として、半導体
素子とダイボンディングパッドの周囲を囲むように配置
され、ダイボンディングパッドと接続された放熱フィン
取付け配線を有する基板と放熱フィン取付け配線に対応
した形状の脚部を底面に形成し、放熱フィン取付け配線
に脚部を固着した放熱フィンとを備えたものである。
【００１３】
【発明の実施の形態】図１は本発明の実施形態である基
板構造を示す平面図である。なお、従来と同じ構成要素
にはすべての図において同じ符号を付してある。
【００１４】基板１１の中心部に半導体素子を搭載する
ためのダイボンディングパッド１２を形成し、その外側
に従来と同様にワイヤを接続するためのワイヤボンディ
ングパッド３を形成している。
【００１５】更に、その外側にダイボンディングパッド
１２、ワイヤボンディングパッド３の周囲を囲むように
放熱フィン取付け配線１３が形成されている。
【００１６】放熱フィン取付け配線１３はダイボンディ
ングパッド１２の４角１４とブリッジ部１５により接続
されている。ダイボンディングパッド１２、放熱フィン
取付け配線１３及びブリッジ部１５は導電体パターンに
より同時に形成することができる。
【００１７】図２は本発明の実施形態の半導体装置を示
す断面図で、図１に示した基板に半導体素子を搭載して
いる。
【００１８】基板１１のダイボンディングパッド１２に
半導体素子４をダイボンディングし、従来と同様に半導
体素子４の配線と基板１１の配線を電気的に接続するた
め、半導体素子４の電極とワイヤボンディングパッド３
とをワイヤ５によりボンディングする。
【００１９】次に、基板１１の下面に半導体装置の出力
端子として、例えば半田ボール７を接続する。
【００２０】更に、半導体素子４から発する熱を逃すた
めに、上方に複数のフィン部１６を形成し、底面に脚部
１７を形成した放熱フィン１８を放熱フィン取付け配線
１３に脚部１７を位置合わせして導電体が混入された接
着剤で固着する。
【００２１】図３は本発明の実施形態の放熱フィンを示
す斜視図で、脚部がわかるように下方から見た図であ
る。
【００２２】放熱フィン１８の脚部１７は茶碗の高台の
ように形成され、図１に示した放熱フィン取付け配線１
３の四角形に対応した形状をしており、放熱フィン取付
け配線１３に接着することにより半導体素子４を封止し
て保護する作用をする。
【００２３】図４は本発明による効果を説明する断面図
である。
【００２４】半導体素子４から放熱フィン１８への経路
は、熱の流れＢの矢印のように、半導体素子４、ダイボ
ンディングパッド１２、図１のブリッジ部１５、放熱フ
ィン取付け配線１３、脚部１７を通して構成される。
【００２５】ダイボンディングパッド１２、ブリッジ部
１５及び放熱フィン取付け配線１３は例えば銅パターン
であり、表１に示すように熱伝導率が３９８．０Ｗ／ｍ
・Ｋと大きく、半導体素子４から発する熱が効率よく放
熱フィン１８に伝わる。
【００２６】このため、実施形態によれば半導体装置全
体として、良好な放熱効果を得ることができる。
【００２７】また、脚部１７を有する放熱フィン１８を
搭載することによって、半導体素子４が保護されるの
で、封止樹脂が不用になるという利点もある。
【００２８】次に本発明の半導体装置の製造方法につい
て図１及び図２を参照して説明する。
【００２９】まず、半導体素子４を準備し、半導体素子
４を搭載するために中心部に形成したダイボンディング
パッド１２と、ダイボンディングパッド１２の外側に形
成したワイヤボンディングパッド３と、ダイボンディン
グパッド１２及びワイヤボンディングパッド３の周囲を
囲むように配置され、ダイボンディングパッド１２とブ
リッジ部１５により接続された放熱フィン取付け配線１
３を有する基板１１を準備する。
【００３０】更に、放熱フィン取付け配線１３に対応し
た形状の脚部１７を底面に形成した放熱フィン１８を準
備する。
【００３１】半導体素子４をダイボンディングパッド１
２にダイボンディングし、従来と同様に半導体素子４の
電極とワイヤボンディングパッド３をワイヤ５によりワ
イヤボンディングする。
【００３２】次に半導体装置の出力端子として、従来と
同様に例えば半田ボール７を接続する。
【００３３】そして、放熱フィン取付け配線１３に放熱
フィン１８の脚部１７を位置合わせして、導電体の混入
された接着剤で固着して完成する。
【００３４】このようにすれば、半導体素子４は放熱フ
ィン１８によって密閉された空間に封止されて保護され
るので、従来のような封止樹脂は不用となり、従って樹
脂封止工程を省略することができ、製造工程を短縮する
ことができる。
【００３５】上記の実施形態においては、ＢＧＡ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造の半導体装置で説明
したが、ＬＧＡ（Ｌａｎｇ Ｇｒｉｄ Ａｒｒａｙ）や
ＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋａｇ
ｅ）等のパッケージ構造の半導体装置にも適用すること
ができる。
【００３６】
【発明の効果】上記したように、本発明によれば、基板
に放熱フィン取付け配線を設け、放熱フィンの脚部を放
熱フィン取付け配線に固着することにより、良好な放熱
効果を得ることができる。
【００３７】更に、半導体素子の保護のために必要であ
った封止樹脂を無くすこともできる。
【図面の簡単な説明】
【図１】本発明の実施形態の基板構造を示す平面図
【図２】実施形態の半導体装置を示す断面図
【図３】実施形態の放熱フィンを示す斜視図
【図４】本発明による効果を説明する断面図
【図５】従来の基板構造を示す平面図
【図６】従来の半導体装置を示す断面図
【図７】従来技術による問題点を説明する断面図
【符号の説明】
３ ワイヤボンディングパッド ４ 半導体素子 ５ ワイヤ ７ 半田ボール １１ 基板 １２ ダイボンディングパッド １３ 放熱フィン取付け配線 １４ ４角 １５ ブリッジ部 １６ フィン部 １７ 脚部 １８ 放熱フィン

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載するために基板の中心
    部に形成したダイボンディングパッドと、 前記ダイボンディングパッドの周囲を囲むように配置さ
    れ、前記ダイボンディングパッドと接続された放熱フィ
    ン取付け配線とを備えたことを特徴とする基板構造。
  2. 【請求項２】 前記放熱フィン取付け配線が前記ダイボ
    ンディングパッドの４角とブリッジ部で接続されたこと
    を特徴とする請求項１記載の基板構造。
  3. 【請求項３】 前記放熱フィン取付け配線とダイボンデ
    ィングパッドが導電体パターンで同時に形成されたこと
    を特徴とする請求項１又は２記載の基板構造。
  4. 【請求項４】 半導体素子と、 前記半導体素子を搭載するために基板の中心部に形成し
    たダイボンディングパッドと、前記ダイボンディングパ
    ッドの周囲に配置され、前記ダイボンディングパッドと
    接続された放熱フィン取付け配線を有する基板と、 前記放熱フィン取付け配線に対応した形状の脚部を底面
    に形成し、前記放熱フィン取付け配線に前記脚部を固着
    した放熱フィンとを備えたことを特徴とする半導体装
    置。
  5. 【請求項５】 前記放熱フィン取付け配線が前記ダイボ
    ンディングパッドの４角とブリッジ部で接続されたこと
    を特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 半導体素子を準備する工程と、 前記半導体素子を搭載するために中心部に形成したダイ
    ボンディングパッドと、前記ダイボンディングパッドの
    周囲を囲むように配置され、前記ダイボンディングパッ
    ドと接続された放熱フィン取付け配線を有する基板を準
    備する工程と、 前記放熱フィン取付け配線に対応した形状の脚部を底面
    に形成した放熱フィンを準備する工程と、 前記半導体素子を前記ダイボンディングパッドにダイボ
    ンディングする工程と、 前記放熱フィン取付け配線に前記放熱フィンの脚部を固
    着する工程とを備えたことを特徴とする半導体装置の製
    造方法。
  7. 【請求項７】 前記放熱フィン取付け配線とダイボンデ
    ィングパッドを導電体パターンで同時に形成することを
    特徴とする請求項６記載の半導体装置の製造方法。
JP2001246902A 2001-08-16 2001-08-16 基板構造、半導体装置及びその製造方法 Pending JP2003060132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246902A JP2003060132A (ja) 2001-08-16 2001-08-16 基板構造、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246902A JP2003060132A (ja) 2001-08-16 2001-08-16 基板構造、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003060132A true JP2003060132A (ja) 2003-02-28

Family

ID=19076344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246902A Pending JP2003060132A (ja) 2001-08-16 2001-08-16 基板構造、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003060132A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062480A (ja) * 2011-09-14 2013-04-04 Samsung Electro-Mechanics Co Ltd 電力モジュールパッケージ
WO2014182403A1 (en) * 2013-05-08 2014-11-13 Delphi Technologies, Inc. Printed circuit board heat dissipation system
US8933558B2 (en) 2011-09-30 2015-01-13 Fujitsu Limited Semiconductor package, wiring board unit, and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062480A (ja) * 2011-09-14 2013-04-04 Samsung Electro-Mechanics Co Ltd 電力モジュールパッケージ
US8933558B2 (en) 2011-09-30 2015-01-13 Fujitsu Limited Semiconductor package, wiring board unit, and electronic apparatus
WO2014182403A1 (en) * 2013-05-08 2014-11-13 Delphi Technologies, Inc. Printed circuit board heat dissipation system

Similar Documents

Publication Publication Date Title
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6781242B1 (en) Thin ball grid array package
US7122401B2 (en) Area array type semiconductor package fabrication method
US5293301A (en) Semiconductor device and lead frame used therein
US20180040541A1 (en) Semiconductor chip package having heat dissipating structure
US20030178719A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20120306064A1 (en) Chip package
JPH04207061A (ja) 半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
JP2003060132A (ja) 基板構造、半導体装置及びその製造方法
JP2007036035A (ja) 半導体装置
JP2736161B2 (ja) 半導体装置
JPH08162575A (ja) 半導体装置およびその製造方法
US9190355B2 (en) Multi-use substrate for integrated circuit
JP2690248B2 (ja) 表面実装型半導体装置
TWI643297B (zh) 具有內置散熱片之半導體封裝構造
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JPH11163229A (ja) 半導体装置およびその製造方法
JPH1027866A (ja) 半導体集積回路装置およびその製造方法
JPH11289031A (ja) 半導体装置及びその製造方法
JP2000349202A (ja) テープ基板およびそれを用いた半導体装置ならびにその製造方法
JPH09107047A (ja) 半導体装置およびその製造方法ならびに電子装置