JP2003054041A - 光プリントヘッド及びそれに用いるドライバｉｃ - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、ドライバと発光素子間の配線を
良好に行なうことを課題の1つとする。また、発光素子
とドライバ間のワイヤボンド特性を向上させることを課
題の１つとする。 【解決手段】 時分割数に対応した複数の共通電極と複
数の個別電極２８を有する時分割駆動型の発光素子２２
と、前記複数の共通電極に接続する共通電極用のドライ
バＤＲと、前記複数の個別電極に接続する個別電極用の
ドライバ１とを回路基板２０上に備え、前記個別電極用
のドライバ１は、その上面に前記共通電極用のドライバ
と前記複数の共通電極の間を接続するための配線ＳＬが
形成されている。さらに、前記回路基板２０は、その上
面に前記共通電極用のドライバＤＲと前記複数の共通電
極の間を接続するための配線パターンＩＰが形成され、
この配線パターンＩＰは、前記個別電極用のドライバ１
を基準として前記発光素子とは反対側に配置されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光プリントヘッド
及びそれに用いるドライバＩＣに関する。

【０００２】

【従来の技術】時分割駆動（ダイナミックタイプ）の光
プリントヘッドは、スタテックタイプに比べてワイヤボ
ンド密度が小さくなり、ワイヤボンド数を低減すること
が出来る。最近ではＬＥＤアレイによって構成される発
光素子の内部構造を時分割駆動に対応した構造とするこ
とが提案されている。すなわち、発光素子内の複数のＬ
ＥＤを時分割数に応じて複数のグループに区分けし、こ
のグループを選択するための複数の共通電極とグループ
内のＬＥＤを選択するための個別電極を発光素子の上面
に形成している。そして、この時分割駆動対応の発光素
子と対応して、その駆動を行なうためのドライバ用のＩ
Ｃを発光素子に1対１の対応関係で配置している（例え
ば、特開平１０−２０２９４７号公報等）。

【０００３】ドライバＩＣは、発光素子内の複数の共通
電極を選択するための共通電極用ドライバ（駆動部）を
内蔵しており、1つのＩＣで1つの発光素子を駆動するこ
とが出来るようにしている。

【０００４】このように、各ドライバＩＣに共通電極を
選択駆動するためのドライバを内蔵させると、専用の1
つのドライバを設ける場合に比べて、共通電極を選択す
る回路に流れる電流を分散させることが出来る。しかし
その反面、１つのＬＥＤ当たりの電流量が大きい場合等
において、発光素子の点灯パターンによっては、発光素
子間で発光状態にバラツキが大きくなり、それによって
各ドライバでの発熱状態にバラツキが生じ易く、それが
ドライバの特性に悪影響を与え、発光素子の光強度の不
均化の要因になる。これを解決するためには、ドライバ
ＩＣの放熱を良くする必要が有り、放熱フィンの形状を
大きくする必要が有るなど、形状の大型化を招きやす
い。

【０００５】したがって、このような場合には、共通電
極選択用のドライバを別途設ける方が好ましい。別途共
通電極用のドライバを設けるのが好ましい場合として
は、上記のように発光素子の１つのＬＥＤ当たりの発熱
量が大きい場合や、発光素子の時分割数が２〜４と比較
的少なく、基板に時分割用の配線が占める割合が少なく
て済む場合や、共通電極用のドライバを別にして、必要
な特性に応じて設計した方が最適化設計を行なうことが
出来る場合などを挙げることができる。

【０００６】

【発明が解決しようとする課題】本発明は、上記のよう
に別途共通電極選択用のドライバを設ける場合の各種の
問題を解決することを主な課題とする。すなわち、この
ドライバと発光素子間の配線を良好に行なうことを課題
の1つとする。また、発光素子とドライバＩＣ間のワイ
ヤボンド特性を向上させることを課題の１つとする。ま
た、ワイヤボンド用配線が発光部の発光状態に与える悪
影響を低減し、この光プリンタヘッドを組み込んだ光学
式プリンタの印字品質を良好にすることを課題の1つと
する。また、ドライバの発熱による熱問題を改善するこ
とを課題の1つとする。また、発光素子や光プリントヘ
ッドの幅が増加することを防止することを課題の１つと
する。

【０００７】

【課題を解決するための手段】本発明の光プリントヘッ
ドは請求項１に記載のように、複数の発光部に共通接続
した共通電極の端子を上面に有する発光素子と、この発
光素子を駆動するドライバＩＣと、このドライバＩＣを
前記発光素子と対向する側からその反対側に横切るよう
にドライバＩＣの上面に形成した配線パターンとを備え
ることを特徴とする。

【０００８】本発明の光プリントヘッドは請求項２に記
載のように、時分割数に対応した複数の共通電極と複数
の個別電極を有する時分割駆動型の発光素子と、前記複
数の共通電極に接続する共通電極用のドライバと、前記
複数の個別電極に接続する個別電極用のドライバとを備
え、前記個別電極用のドライバは、その上面に前記共通
電極用のドライバと前記複数の共通電極の間を接続する
ための配線が形成されていることを特徴とする。

【０００９】本発明の光プリントヘッドは請求項３に記
載のように、時分割数に対応した複数の共通電極と複数
の個別電極を有する時分割駆動型の発光素子と、前記複
数の共通電極に接続する共通電極用のドライバと、前記
複数の個別電極に接続する個別電極用のドライバとを回
路基板上に備え、前記個別電極用のドライバは、その上
面に前記共通電極用のドライバと前記複数の共通電極の
間を接続するための配線が形成され、前記回路基板は、
その上面に前記共通電極用のドライバと前記複数の共通
電極の間を接続するための配線パターンが形成され、こ
の配線パターンは、前記個別電極用のドライバを基準と
して前記発光素子とは反対側に配置されていることを特
徴とする。

【００１０】本発明の光プリントヘッドは請求項４〜７
に記載のように、前記個別電極用のドライバは、前記共
通電極用のドライバに与える制御信号用の出力端子を備
えることができ、前記共通電極用のドライバは、前記個
別電極用のドライバに与える信号と共通の信号が与えら
れる回路によって制御されることができ、前記共通電極
用のドライバを制御する回路は、カウンタによって構成
することができ、前記カウンタに与える信号数は、前記
発光素子の共通電極数よりも少なくすることができる。

【００１１】本発明のドライバＩＣは請求項８に記載の
ように、時分割数に対応した複数の共通電極と複数の個
別電極を有する時分割駆動型の発光素子の前記個別電極
に接続されるドライバＩＣであって、両端にワイヤボン
ド用の端子を有する配線を上面に形成したことを特徴と
する。

【００１２】本発明のドライバＩＣは請求項９，１０に
記載のように、前記配線は、ドライバ１Ｃの上面に複数
組形成することができ、前記配線は、ドライバ１Ｃの長
手方向の中央部もしくは両端部に配置することができ
る。

【００１３】

【発明の実施の形態】以下本発明の実施形態を図面を参
照して説明する。図１は、本発明が適用された光プリン
トヘッド２０の一例を示す要部平面図、図2はその回路
ブロック図である。この光プリントヘッド２０は、絶縁
性で長尺の基板２１の上に複数、例えばＬ＝２０個の発
光素子２２を一列に配列し、この発光素子２２の片側に
隣接させてドライバ用のＩＣ１を発光素子２２と１対１
で対応させて一列に配列している。この例では、ドライ
バＩＣ１と発光素子２２を１対１の関係で配列している
が、１対複数の関係で配列することも出来る。また、こ
の例では、ドライバＩＣ１を発光素子２２の片側に配列
しているが、ドライバＩＣ１を発光素子２２の両側に配
列する場合は、発光素子２２とドライバＩＣ１を１対２
の対応関係で配列すれば良い。

【００１４】発光素子２２とドライバＩＣ１間には、両
者を接続するための配線２３が施される。配線２３とし
ては、金線等のワイヤボンド線による直接接続構造を採
用しているが、これ以外に、中継用のパターンを介在し
たワイヤボンド線による間接的接続構造や、高密度のフ
レキシブル配線を異方性導電接着剤を用いて接続する構
造を用いることも出来る。

【００１５】ドライバＩＣ１と発光素子２２の間には、
後述する配線パターンＩＰＯ１〜４がないので、配線２
３をワイヤボンド配線する場合などに、その長さを短く
することが出来、隣接する配線間の短絡事故を未然に防
止することが出来る。

【００１６】基板２１の上には、信号用、電力供給用等
の複数種類の配線パターン２４を形成している。配線パ
ターンの大部分は、発光素子２２の配列方向に沿って延
びる長尺形状に形成している。ドライバＩＣ１と配線パ
ターン２４の間には、前記配線２３と同様の配線２５を
設けている。

【００１７】発光素子２２はモノリシックタイプの半導
体発光素子で構成され、その上面に複数（例えばｍ×ｎ
＝３８４）個のＬＥＤからなる発光部２６をその長手方
向に沿って一列に、例えば１２００ＤＰＩ（Ｄｏｔ／Ｉ
ｎｃｈ）の密度（解像度）で配列している。そして、こ
の複数の発光部２６は、時分割駆動出来るようにそれぞ
れが独立して形成されており、群単位に時分割駆動出来
るように、複数ｍの群に区分けしている。この例では、
発光部２６の１，５，９番目を第1の群、２，６，１０
番目を第２の群というように、発光部２６の配置順序を
示す番号を４で割った場合の余りの数に基づいて４つの
群に区分けした場合を例示している。

【００１８】そして、発光素子２２は、第１〜第4の群
に属する発光部２６をそれぞれ共通に接続した複数個
（ｍ＝４）の共通電極２７を発光素子２２の長手方向に
沿って設けている。発光素子２２は、１つの群に属する
複数の発光部２６を選択するための個別電極２８を設け
ている。個別電極２８は、異なる群に属する発光部２
６、この例では隣接する４つの発光部２６に接続して構
成され、１つの発光素子２２当たり９６個（ｎ＝９６）
の個別電極２８を発光部２６の配列方向と同方向に配列
して設けている。各共通電極２７には、それぞれ外部取
出し用の端子２７−１〜２７−４が設けられ、発光素子
２２上面の個別電極２８が配列される側と同じ側に配列
されている。この例では、端子２７−１〜２７−４を個
別電極２８の列に沿って配列しているが、それ以外の配
列にしても良い。

【００１９】ドライバＩＣ１は、図１，２に示すよう
に、発光素子２２と対向する辺に複数の出力端子ＤＯ
と、複数の出力端子ＣＤを配置している。出力端子ＣＤ
１〜ＣＤ４を1組とする端子部３１は長辺の中央部に配
置している。出力端子ＤＯは、端子部３１の両側にそれ
を半数ずつに区分けして配置している。端子部３１は、
その出力端子ＣＤ１〜ＣＤ４を、発光素子２２の端子２
７−１〜２７−４にワイヤボンド線を用いて接続してい
る。出力端子ＣＤ１〜ＣＤ４が設けられた長辺と反対側
の長辺には、端子ＣＤＤ１〜ＣＤＤ４が配置され、補助
配線ＳＬ１〜ＳＬ４を介して端子ＣＤ１〜ＣＤ４と個別
に接続している。両端にワイヤボンド用の端子を備える
補助配線ＳＬ１〜ＳＬ４は、ドライバＩＣ１の表面に設
けたアルミニウム等の金属膜で構成され、ドライバＩＣ
１を横切るように、この例ではドライバＩＣの短辺と同
方向にドライバＩＣを横切るように配置している。

【００２０】回路基板２１には、端子ＣＤＤ１〜ＣＤＤ
４に個別に共通電極選択用の信号を与えるための配線パ
ターンを形成している。このパターンは、ドライバＩＣ
１の端子ＣＤＤ１〜ＣＤＤ４と対応する位置に配置した
島状のパターンＩＰＯ１〜ＩＰＯ４と、この島状のパタ
ーンに形成したスルーホール等を介して対応する島状パ
ターンＩＰＯ１〜ＩＰＯ４同士を相互に接続するパター
ン（基板２１の端や裏側に配置）などによって構成して
いる。これらのパターンには、回路基板２１の周辺もし
くは裏面等に配置した共通電極選択用のドライバ（回
路）ＤＲが接続され、このドライバＤＲによって共通電
極２７の1つが所定の電位、この例ではグランド電位に
選択的に切り替えられる。

【００２１】ドライバＤＲは、複数個のトランジスタあ
るいは複数個のＦＥＴなどを組み合わせた回路あるいは
ＩＣによって構成され、ドライバＩＣ１の信号端子ＣＳ
１〜ＣＳ４から配線パターンＩＰＩ１〜４を経由して出
力される制御信号によってその動作が制御される。ドラ
イバＤＲに制御信号を与えるための信号端子ＣＳ１〜Ｃ
Ｓ４は、端子ＣＤＤ１〜ＣＤＤ４が配置された側と同じ
側に配置されている。配線パターンＩＰＩ１〜４は、そ
の各々に形成したスルーホールを介してドライバＤＲに
接続される。尚、ドライバＤＲは、基板２１の放熱に優
れる個所に配置しておくのが望ましい。

【００２２】図３は、ドライバＩＣ１の回路ブロック図
を示している。

【００２３】ドライバＩＣ１は、図３に示すように、発
光素子駆動用（個別電極２８用）の複数個（ｎ）の出力
端子ＤＯで構成された個別端子部と、各出力端子ＤＯと
接続され、これらに対して駆動信号としての所定の電流
出力を与える駆動部２と、複数の群（ｍ）を選択するた
めの回路の一部（中継用パターン）を構成する複数
（ｍ）の補助配線ＳＬを備える共通端子部ＣＯＭを備え
ている。

【００２４】駆動部２は、複数（ｒ）のデータ入力端子
ＳＩ１〜ＳＩ４を介して順次与えられるシリアル入力デ
ータ信号を一時的に記憶するデータ信号記憶回路４と、
このデータ信号記憶回路４から出力されたデータ信号に
基づき上記各出力端子ＤＯ１〜ＤＯ９６に駆動信号を出
力する駆動回路５と、この駆動回路５に定電流を供給す
る電流供給回路６と、駆動部２の各部並びに後述する端
子ＣＳ１〜４に所定のタイミング信号を供給するタイミ
ング制御回路７とを備えている。

【００２５】データ信号記憶回路４は、データ入力端子
ＳＩ１〜ＳＩ４からシリアルに入力されるデータ信号を
クロック信号ＣＬＫ１に同期して取り込み、データ出力
端子ＳＯ１〜ＳＯ４からシリアル出力するｎ×ｍ（３８
４）ビット構成の多入力シフトレジスタ８と、このシフ
トレジスタ８に取り込まれたデータ信号を、ロード信号
ＬＯＡＤ１に基づいてｎ×ｍ（３８４）ビット単位に並
列に取り込むｎ×ｍ（３８４）ビット構成のラッチ回路
９とを備えている。シフトレジスタ８から並列に出力さ
れるｎ×ｍ（３８４）個のデータ信号はラッチ回路９を
介さないで記憶回路１０に供給することも出来るように
している。

【００２６】尚、データ信号を複数ビットで構成する場
合などにおいては、それに応じてシフトレジスタ８やラ
ッチ回路９等の構成を変更することもでき、例えば、シ
フトレジスタ８をアドレス指定方式のメモリで構成する
ことも出来る。

【００２７】駆動回路５は、ラッチ回路９が出力するｎ
×ｍ（３８４）個のデータ信号から、ｎ個単位にデータ
信号を順次選択して出力する第1の選択回路１１Ａと、
この第1の選択回路１１Ａの出力に基づいて前記出力端
子ＤＯ１〜ＤＯ９６を介して一定の電流を出力するｎ
（９６）ビット構成の第1のドライブ回路１２Ａを基本
的な構成として備えている。駆動回路５は、この基本構
成に加えて、必要に応じて、出力電流補正に対応するた
めの補正データをｎ×ｍ（３８４）個記憶するための補
正データ記憶回路１０と、この補正データ記憶回路１０
から出力されるｎ×ｍ（３８４）個の補正データ信号か
ら、 ｎ個単位に補正データ信号を順次選択して出力す
る補正データ用の第2の選択回路１１Ｂと、この補正デ
ータ用の選択回路１１Ｂの出力に基づいて増加減した電
流値の出力を前記出力端子ＤＯ１〜ＤＯ９６を介して駆
動信号として出力するｎ（９６）ビット構成の補正用の
第2のドライブ回路１２Ｂを備えることが出来る。

【００２８】記憶回路１０は、 複数（Ｓ）ビット（例
えば３ビット構成）で構成される補正データを、データ
信号に対応してｎ×ｍ（３８４）個記憶することが出来
るように、例えばＳ×ｎ×ｍビット構成のラッチ回路で
構成することが出来る。そして、各補正データ記憶回路
１０に対する補正データの書き込みは、シフトレジスタ
８から並列に供給されるｎ×ｍ個単位の信号に基づいて
行われるようになっている。

【００２９】補正データ記憶回路１０の書き込みは、前
もって行うことが出来る。すなわち、記憶回路１０のみ
を書き込み状態としてシフトレジスタ８を介して補正デ
ータの各ビットを記憶する作業を複数（Ｓ＝3）回繰り
返すことによって行うことが出来る。

【００３０】ドライブ回路１２は、１つの出力端子ＤＯ
に対してそれぞれ電流出力が異なる複数の電流増幅器を
１組として、それを出力端子ＤＯと同数備えて構成され
ている。電流供給回路６から電流が供給される電流増幅
器は、個々にその作動状態を制御することによって、点
灯状態における合計出力電流を４ｍＡをベースとして３
〜５ｍＡ程度の範囲で変更出来るようにしている。

【００３１】選択回路１１は、時分割駆動を行うために
前記ラッチ回路９や補正データ記憶回路１０に記憶され
たｎ×ｍ個分のデータや補正データを、ｎ個単位に選択
してｍ回取り出すための回路で、複数の論理ゲート回路
によって構成されている。この選択回路１１は、タイミ
ング制御回路７の一部を構成する分割タイミング信号発
生回路１４によってゲートの開閉が制御される。

【００３２】この分割タイミング信号発生回路１４は、
時分割のタイミング（前記選択回路の選択タイミング）
を規定するように外部から供給される制御信号の１つで
ある外部信号ＤＩＶＳＥＬ１，２に基づいて、分割タイ
ミング信号（ＤＩＶ１〜４）を生成するための回路で、
論理ゲート回路を組み合わせて構成することが出来る。
このように、分割タイミング発生回路１４は、少数の外
部信号ＤＩＶＳＥＬ１，２に基づいて４つの分割タイミ
ング信号（ＤＩＶ１〜４）を生成するので、外部と接続
する制御信号の端子の数を削減してＩＣの小型化を図る
ことが出来るとともに、ワイヤボンド配線などの外部配
線数を削減することが出来る。

【００３３】ラッチ回路９に記憶された１つのＩＣ１分
のデータ（３８４個のオン／オフデータ）は、分割タイ
ミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わるこ
とによって、その分割タイミング信号ＤＩＶ１〜４と接
続されたアンドゲート回路のみが開く結果、その間に選
択的に出力される。また、補正データ記憶回路１０に記
憶された３ビット構成の補正データも同様に、分割タイ
ミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わるこ
とによって３個一組のアンドゲート回路が開く結果、そ
の間に選択的に出力される。補正データ記憶回路１０の
出力は、ドライブ回路１２に供給され、電流増幅器を選
択的に動作させる。

【００３４】尚、発光素子２２はＬ個（２０個）である
ので、ヘッド２０全体の発光部２６の数は、Ｌ×ｍ×ｎ
＝２０×４×９６＝７６８０個となる。

【００３５】次に、上記ドライバＩＣ１の動作を含めた
上記光プリントヘッド２０の動作について、以下簡単に
説明する。尚、記憶回路１０に記憶すべき補正データ
は、発光素子２２の各発光部２６の光量を均一にするた
めに、各発光部２６に対応して予め求めた光量補正デー
タが用いられ、これらのデータは、既に記憶回路１０に
記憶されているものとする。

【００３６】２０番目のドライバＩＣ１のデータ入力端
子ＳＩ１〜ＳＩ４にデータ信号（７６８０個）がｒ個単
位に順次与えられ、これがクロック信号ＣＬＫ１に同期
して順次各ドライバＩＣ１の多入力シフトレジスタ８に
取り込まれる。ここで、各データ入力端子ＳＩ１〜ＳＩ
４に与えられるデータ信号は、入力端子ＳＩ１に１，
５，９番目のデータ、入力端子ＳＩ２に２，６，１０番
目のデータというように、予め発光素子の４つの群に対
応した形態に振り分けられて入力される。１つのドライ
バＩＣ１のシフトレジスタ８への入力が終わると、その
出力端子ＳＯ１〜４を介して、隣に位置するドライバＩ
Ｃ１のシフトレジスタ８にデータ信号が与えられる。こ
のように、データ信号を多入力するので、１入力の場合
に比べてデータ入力の時間を大幅に短縮することが出来
る。

【００３７】１ライン分のデータ入力が終了すると、ロ
ード信号ＬＯＡＤ１が、所定時間Ｈレベルに保持され、
各ＩＣ１のシフトレジスタ８に保持されたｎ×ｍ個のデ
ータ信号の取り込みが行われる。この時、ロード信号Ｌ
ＯＡＤ１の立ち下がり時点でラッチ回路９が選択（ラッ
チ）されるので、シフトレジスタ８に取り込まれたｎ×
ｍ個のデータ信号がラッチ回路９に一斉に入力されて記
憶される。

【００３８】ロード信号ＬＯＡＤ１がＨレベルからＬレ
ベルに切り替わった直後に、外部信号ＤＩＶＳＥＬ１，
２が共にＬレベルに保持され、分割タイミング発生回路
１４が出力する分割タイミング信号のＤＩＶ１のみがＬ
レベルからＨレベルに切り替わる。その直後に発光のタ
イミングを示す外部ストローブ信号（反転ＳＴＢ）がＨ
レベルから所定期間Ｌレベルに保持され、その関に発光
素子の選択的な発光が行われる。

【００３９】外部信号ＤＩＶＳＥＬ１，２の組み合わせ
を変更することにより、分割タイミング信号のＤＩＶ２
のみをＨレベルに切り替えることができ、同様に順次Ｄ
ＩＶ３、ＤＩＶ４のみをＨレベルに切り替えることが出
来る。

【００４０】この分割タイミングＤＩＶ１〜４の切り替
わりによって、選択回路１１がラッチ回路９や記憶回路
１０から選択して出力するデータ信号の位置が順次切り
替わる。例えば分割タイミングＤＩＶ１によって、１番
目、５番目、…７６７７番目のデータが選択され、分割
タイミングＤＩＶ２によって、２番目、６番目、…７６
７８番目のデータが選択される。

【００４１】これらのデータ（必要に応じて３ビットの
補正データが付加される）がドライブ回路１２に与えら
れる。ドライブ回路１２は、データ信号やそれに付加さ
れた補正データに基づいて、複数の電流増幅器を選択的
に作動させてその出力電流を出力端子ＤＯを介して発光
素子２２の各個別電極２８に供給する。

【００４２】全ての発光素子２２の個別電極２８にデー
タ信号や補正データに応じた電流が供給可能な状態とな
るが、４分の１の発光部２６のみが共通電極２７を介し
てグランド電位レベルに接続されているので、この例で
は４個置きの発光部２６のみがストローブ信号（反転Ｓ
ＴＢ）のＬレベル期間に選択的に発光する。

【００４３】ここで、タイミング制御回路７が出力する
信号ＤＩＶ１〜４が端子ＣＳ１〜４に与えられることに
より、図２に示すドライバＤＲが動作し、端子ＣＤＤ１
〜４の何れかを選択的にグランド電位のレベルに保持す
る。端子ＣＳ１〜４は、各ドライバＩＣ１に設けている
が、１つのドライバＩＣの端子ＣＳ１〜４のみをドライ
バＤＲに接続すれば良い。端子ＣＤＤ１〜４は、補助配
線ＳＬ、端子ＣＤ１〜ＣＤ４等を介して共通電極２７の
何れか１つを選択的にグランド電位レベルに保持する。

【００４４】この光プリントヘッド２０を露光用光源と
して用いる光学式プリンタは、上記のような、４分の１
ずつの切り替えによる時分割駆動によって１ライン分の
選択的な発光を行い、これを順次繰り返すことによっ
て、１画面分の露光を行うことが出来る。

【００４５】上記の実施形態は、ドライバＩＣ１の長辺
の中央部に位置するように端子ＣＤＤ１〜４を配置し、
補助配線ＳＬ、反対側の端子ＣＤも同様に中央に配置し
たが、図４〜６に概略的に示すように補助配線ＳＬを複
数組とするなど、それらの位置や数を変更することも出
来る。

【００４６】図４は、補助配線ＳＬを２組とし、補助配
線ＳＬの一方の端をドライバＩＣ１の一方の長辺の両端
部分に配置し、補助配線ＳＬの他方の端を他方の長辺の
両端部分よりも若干内側に寄った位置に配置した例を示
している。ここで、長手方向の内側に寄った若干の長さ
は、隣接するドライバＩＣ１間で信号を授受するために
設けた両端の端子部ＳＩ，ＳＯを避けるに必要な長さと
することが出来る。

【００４７】図５は、補助配線ＳＬを２組とし、補助配
線ＳＬの一方の端をドライバＩＣ１の一方の長辺の両端
部分に配置し、補助配線ＳＬの他方の端を他方の長辺の
両端部分に配置するとともに、ドライバＩＣ１の短辺方
向の両端よりも若干内側に寄った位置に配置した例を示
している。ここで、短辺方向の両端よりも内側に寄った
若干の長さは、隣接するドライバＩＣ１間で信号を授受
するために設けた両端の端子部ＳＩ、ＳＯを避けるに必
要な長さとすることが出来る。

【００４８】図６は、補助配線ＳＬを２組とし、補助配
線ＳＬの一方の端をドライバＩＣ１の一方の長辺の両端
部分に配置し、補助配線ＳＬの他方の端を他方の長辺の
両端部分に配置した例を示している。ここで、隣接する
ドライバＩＣ１間で信号を授受するために設けた両端の
端子部ＳＩ，ＳＯは、前記端子ＣＤＤ１〜４を避けるよ
うにその内側に配置している。

【００４９】端子ＣＤＤ１〜ＣＤＤ４に接続するパター
ンＩＰＯ１〜４は、図４〜６に示すように、回路基板２
１の表側に位置することにより、ドライバＩＣ１に沿っ
て延びる複数の帯状のパターンとすることも出来る。

【００５０】また、上記実施形態は、共通電極２７を選
択するためのドライバＤＲをＩＣ１の外に配置し、その
ドライバＤＲに与える制御信号をドライバＩＣ１内部で
生成し、その信号を利用するとともに、端子ＣＳ１〜４
から取り出すようにしたが、図７に示すように、ドライ
バＤＲに与える制御信号をドライバＩＣ１の外に設けた
カウンタ回路ＣＴなどの外部回路で生成し、その信号を
利用するようにしても良い。ここで、ドライバＤＲに与
える制御信号を生成するための外部回路は、ドライバＩ
Ｃ１との同期を確実に取ることが出来るように、ドライ
バＩＣ１に与える制御信号と同一の制御信号が共通して
与えられるようにする。この共通に与えられる信号は、
例えば発光素子２２内の時分割数(ｍ)より少ない数の制
御信号を利用するのが信号パターン数を削減する上で好
ましい。

【００５１】上記のように、各ドライバＩＣ１を、この
ＩＣの外に配置した共通電極選択駆動用のドライバＤＲ
とともに用いるようにしたので、このドライバＤＲを各
ＩＣ１に内蔵した際の熱問題を解消することが出来る。

【００５２】また、光プリントヘッド２０は、時分割駆
動を行う構成でありながら、１ライン分のデータ信号を
一度の処理作業で入力することが出来るので、従来の回
路で行なっていたような分割数と同じ回数にわたって繰
り返しデータ信号を入力する処理が不要となる。特に、
群の数（ｍ）とデータ入力端子数（ｒ）を同じに設定し
ているので、群単位に予めデータを振り分けてデータ入
力を行なうことができ、データ入力処理等を容易に実行
することが出来る。

【００５３】また、時分割数を増加させても、その分割
数よりも少数の制御信号の供給線を利用して時分割用の
タイミング（分割タイミング信号）を発生させるように
しているので、ＩＣの端子数や組立て作業数の削減を図
ることが出来る。

【００５４】また、発光素子２２の共通電極２７に設け
た端子２７−１〜２７−４を発光部２６の列に対して、
個別電極２８と同じ側に配置したので、個別電極２８と
反対側に配置する場合に比べて、端子２７−１〜２７−
４の配置スペース分だけ発光素子２２の幅を狭くするこ
とができ、光プリントヘッド２０の幅も狭くすることが
出来る。

【００５５】本発明は、上記実施形態に限定されるもの
ではなく、その趣旨を逸脱しない範囲で、種主の変更が
可能であり、上記実施形態以外の形態にも適用すること
が出来る。

【００５６】

【発明の効果】本発明によれば、ドライバと発光素子間
の配線を良好に行なった光プリントヘッドを提供するこ
とが出来る。また、発光素子とドライバ間の間隔を短く
出来るので、ワイヤボンド特性を向上させることが出来
る。また、個別電極用と共通電極洋のワイヤボンド用配
線を同じように行なうことが出来るので、ワイヤボンド
を均一に行なうことが出来る。その結果、ワイヤによる
反射光が印字品質に与える悪影響を低減し、プリンタの
印字品質を良好にすることが出来る。また、ドライバの
発熱による熱問題を改善することが出来る。その結果、
放熱のための機構が簡素化でき、形状の小型化を図るこ
とが出来る。

【図面の簡単な説明】

【図１】本発明の実施形態を示す光プリントヘッドの要
部平面図である。

【図２】同光プリントヘッドの要部回路ブロックであ
る。

【図３】本発明の実施形態を示すドライバＩＣのブロッ
ク図である。

【図４】本発明の別の実施形態を示す光プリントヘッド
の要部平面図である。

【図５】本発明の別の実施形態を示す光プリントヘッド
の要部平面図である。

【図６】本発明の別の実施形態を示す光プリントヘッド
の要部平面図である。

【図７】本発明の別の実施形態を示す光プリントヘッド
の要部回路ブロック図である。

【符号の説明】

１ ドライバＩＣ ２０ 光プリントヘッド ２２ 発光素子 ＳＬ 補助配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾前 充弘 鳥取県鳥取市南吉方３丁目201番地 鳥取 三洋電機株式会社内 Ｆターム(参考） 2C162 AE28 AE47 AH04 AH27 AH54 AH83 FA04 FA17 FA23

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の発光部に共通接続した共通電極の
   端子を上面に有する発光素子と、この発光素子を駆動す
   るドライバＩＣと、このドライバＩＣを前記発光素子と
   対向する側からその反対側に横切るようにドライバＩＣ
   の上面に形成した配線パターンとを備えることを特徴と
   する光プリントヘッド。
2. 【請求項２】 時分割数に対応した複数の共通電極と複
   数の個別電極を有する時分割駆動型の発光素子と、前記
   複数の共通電極に接続する共通電極用のドライバと、前
   記複数の個別電極に接続する個別電極用のドライバとを
   備え、前記個別電極用のドライバは、その上面に前記共
   通電極用のドライバと前記複数の共通電極の間を接続す
   るための配線が形成されていることを特徴とする光プリ
   ントヘッド。
3. 【請求項３】 時分割数に対応した複数の共通電極と複
   数の個別電極を有する時分割駆動型の発光素子と、前記
   複数の共通電極に接続する共通電極用のドライバと、前
   記複数の個別電極に接続する個別電極用のドライバとを
   回路基板上に備え、前記個別電極用のドライバは、その
   上面に前記共通電極用のドライバと前記複数の共通電極
   の間を接続するための配線が形成され、前記回路基板
   は、その上面に前記共通電極用のドライバと前記複数の
   共通電極の間を接続するための配線パターンが形成さ
   れ、この配線パターンは、前記個別電極用のドライバを
   基準として前記発光素子とは反対側に配置されているこ
   とを特徴とする光プリントヘッド。
4. 【請求項４】 前記個別電極用のドライバは、前記共通
   電極用のドライバに与える制御信号用の出力端子を備え
   ることを特徴とする請求項２もしくは請求項３に記載の
   光プリントヘッド。
5. 【請求項５】 前記共通電極用のドライバは、前記個別
   電極用のドライバに与える信号と共通の信号が与えられ
   る回路によって制御されることを特徴とする請求項２も
   しくは請求項３に記載の光プリントヘッド。
6. 【請求項６】 前記共通電極用のドライバを制御する回
   路は、カウンタによって構成していることを特徴とする
   請求項５に記載の光プリントヘッド。
7. 【請求項７】 前記カウンタに与える信号数は、前記発
   光素子の共通電極数よりも少ないことを特徴とする請求
   項６に記載の光プリントヘッド。
8. 【請求項８】 時分割数に対応した複数の共通電極と複
   数の個別電極を有する時分割駆動型の発光素子の前記個
   別電極に接続されるドライバＩＣであって、両端にワイ
   ヤボンド用の端子を有する配線を上面に形成したことを
   特徴とするドライバＩＣ。
9. 【請求項９】 前記配線は、ドライバ１Ｃの上面に複数
   組形成したことを特徴とする請求項８記載のドライバＩ
   Ｃ。
10. 【請求項１０】 前記配線は、ドライバ１Ｃの長手方向
    の中央部もしくは両端部に配置したことを特徴とする請
    求項８記載のドライバＩＣ。