JP2003051576A - Method for manufacturing circuit device - Google Patents

Method for manufacturing circuit device

Info

Publication number
JP2003051576A
JP2003051576A JP2002207452A JP2002207452A JP2003051576A JP 2003051576 A JP2003051576 A JP 2003051576A JP 2002207452 A JP2002207452 A JP 2002207452A JP 2002207452 A JP2002207452 A JP 2002207452A JP 2003051576 A JP2003051576 A JP 2003051576A
Authority
JP
Japan
Prior art keywords
manufacturing
circuit device
insulating resin
conductive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002207452A
Other languages
Japanese (ja)
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Yukio Okada
幸夫 岡田
Yuusuke Igarashi
優助 五十嵐
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002207452A priority Critical patent/JP2003051576A/en
Publication of JP2003051576A publication Critical patent/JP2003051576A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that there is a circuit device in which a circuit element is mounted on a ceramic substrate, a flexible sheet or the like as a support substrate, but, when the circuit device is reduced in size and thickness, a method for manufacturing the device having high productivity is not established. SOLUTION: The method for manufacturing the circuit device comprises the steps of forming a conductive pattern 51 at each block 62, then mounting a circuit element thereon, molding the element with an insulating resin 50, etching a rear surface of a conductive foil 60, and forming a conductive pattern 51 at each block. The method further comprises a step of executing a marking step at each block. Accordingly, the method for manufacturing the circuit device which is suitable for a large quantity production in an extreme resource conservation can be realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a circuit device, and more particularly to a method for manufacturing a thin circuit device which does not require a supporting substrate.

【０００２】[0002]

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。2. Description of the Related Art Conventionally, a circuit device set in an electronic apparatus has been used in a mobile phone, a portable computer, etc., and thus has been required to be small, thin and lightweight.

【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１０のように、プ
リント基板ＰＳに実装される。For example, when a semiconductor device is taken as an example of a circuit device, there is a package type semiconductor device sealed by a conventional transfer mold as a general semiconductor device. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.

【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。Further, in this package type semiconductor device, the periphery of the semiconductor chip 2 is covered with a resin layer 3, and lead terminals 4 for external connection are led out from the side portions of the resin layer 3.

【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。However, this package type semiconductor device 1 is
Since the lead terminal 4 is out of the resin layer 3, the overall size is large, and the reduction in size, thickness, and weight are not satisfied.

【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。[0006] Therefore, each company has developed various structures in order to competitively realize downsizing, thinning, and weight reduction, and recently, a wafer scale CSP called a CSP (chip size package), which is equivalent to a chip size, Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【０００７】図１１は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。FIG. 11 shows a CS which uses a glass epoxy substrate 5 as a supporting substrate and is slightly larger than the chip size.
It shows P6. Here, glass epoxy substrate 5
The description will be made assuming that the transistor chip T is mounted on.

【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。A first electrode 7, a second electrode 8 and a die pad 9 are formed on the front surface of the glass epoxy substrate 5, and a first back surface electrode 10 and a second back surface electrode 11 are formed on the back surface.
Are formed. And through the through hole TH,
The first electrode 7 and the first back surface electrode 10 are electrically connected, and the second electrode 8 and the second back surface electrode 11 are electrically connected. The bare transistor chip T is fixed to the die pad 9, and the emitter electrode of the transistor and the first electrode 7 are attached.
Are connected via a metal thin wire 12, and the base electrode of the transistor and the second electrode 8 are connected via a metal thin wire 12. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.

【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。The CSP 6 adopts the glass epoxy substrate 5, but unlike the wafer scale CSP, it has a simple structure of extending from the chip T to the backside electrodes 10 and 11 for external connection, and has an advantage that it can be manufactured at low cost. Have.

【００１０】また前記ＣＳＰ６は、図１０のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS has
The CSP is provided with electrodes and wiring that form an electric circuit.
6, the package type semiconductor device 1, the chip resistor CR, the chip capacitor CC, etc. are electrically connected and fixed.

【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。The circuit composed of this printed circuit board is mounted in various sets.

【００１２】つぎに、このＣＳＰの製造方法を図１２お
よび図１３を参照しながら説明する。Next, a method of manufacturing this CSP will be described with reference to FIGS.

【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１２Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図１２Ｂを
参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図１２Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＡｕメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。First, a glass epoxy substrate 5 is prepared as a base material (supporting substrate), and C is formed on both surfaces of the glass epoxy substrate 5 via an insulating adhesive.
The u foils 20 and 21 are pressure bonded. (See FIG. 12A above) Subsequently, C corresponding to the first electrode 7, the second electrode 8, the die pad 9, the first back surface electrode 10 and the second back surface electrode 11
The u foils 20 and 21 are covered with an etching resistant resist 22, and the Cu foils 20 and 21 are patterned. The patterning may be performed separately on the front side and the back side (see FIG. 12B above). Next, a hole for the through hole TH is formed in the glass epoxy substrate by using a drill or a laser, and this hole is formed in this hole. Plating is performed to form through holes TH. Due to this through hole TH, the first electrode 7 and the first back surface electrode 1
0, the second electrode 8 and the second back surface electrode 10 are electrically connected. Although not shown in the drawing, the first electrode 7 and the second electrode 8 that will be the bonding posts are plated with Au, and the die pad 9 that will be the die bonding post is Au-plated.
Plating is performed, and the transistor chip T is die-bonded.

【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１２Ｄを参照） 以上の製造方法により、支持基板５を採用したＣＳＰ型
の電気素子が完成する。この製造方法は、支持基板とし
てフレキシブルシートを採用しても同様である。Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode of the transistor chip T and the second electrode 8 are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 12D above) By the above manufacturing method, the CSP type electric element employing the supporting substrate 5 is completed. This manufacturing method is the same when a flexible sheet is used as the supporting substrate.

【００１５】一方、セラミック基板を採用した製造方法
を図１３のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
２の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。On the other hand, a manufacturing method using a ceramic substrate is shown in the flow chart of FIG. After preparing a ceramic substrate that is a supporting substrate, through holes are formed, and thereafter, a conductive paste is used to print electrodes on the front and back sides and sintering is performed. After that, the process shown in FIG.
Although it is the same as the manufacturing method of No. 2, the ceramic substrate is very brittle, and unlike a flexible sheet or a glass epoxy substrate, there is a problem that it cannot be molded using a mold because it is immediately chipped. Therefore, the sealing resin is potted, cured, and then polished to flatten the sealing resin, and finally separated by a dicing device.

【００１６】更に、上述したＣＳＰ型等の微小回路装置
では、製品番号等のマーキングを個別に分離してから行
うのが一般的であった。Further, in the above-mentioned CSP type microcircuit device, it is general that marking such as a product number is performed separately.

【００１７】[0017]

【発明が解決しようとする課題】図１１に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。In FIG. 11, the transistor chip T, the connecting means 7 to 12 and the resin layer 13 are provided.
Is a necessary component for electrical connection with the outside and protection of the transistor, but it was difficult to provide a circuit element that achieves downsizing, thinning, and weight saving with only these components. .

【００１８】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。Further, the glass epoxy substrate 5 serving as the supporting substrate is essentially unnecessary as described above. However, because of the manufacturing method, since the electrodes are bonded together, they are used as a supporting substrate, and the glass epoxy substrate 5 cannot be eliminated.

【００１９】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。Therefore, by adopting this glass epoxy substrate 5, the cost increases, and further, since the glass epoxy substrate 5 is thick, it becomes thick as a circuit element,
There were limits to miniaturization, thinning, and weight reduction.

【００２０】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。Further, in the glass epoxy substrate and the ceramic substrate, the through hole forming step for connecting the electrodes on both sides is indispensable, and there is also a problem that the manufacturing step becomes long.

【００２１】更にまた、個別の回路装置へのマーキング
は個別分離した後に行われているために、回路装置の方
向や表裏の判別を行ってから行う必要があり、微小であ
るが故の取り扱いが難しく、印刷作業にも時間がかかる
問題もあった。Furthermore, since the marking on the individual circuit devices is performed after they are individually separated, it is necessary to determine the direction and front / back of the circuit device, which is minute, so handling is difficult. There was also a problem that it was difficult and it took time to print.

【００２２】[0022]

【課題を解決するための手段】本発明は、導電箔に回路
素子の搭載部を多数個形成する導電パターンをブロック
毎に形成する工程と、前記ブロック毎の前記導電パター
ンの前記各搭載部に前記回路素子を配置する工程と、前
記各搭載部の前記回路素子を前記ブロック毎に一括して
被覆するように絶縁性樹脂で共通モールドする工程と、
前記絶縁性樹脂表面にマーキングをする工程と、前記絶
縁性樹脂を各搭載部毎にダイシングにより分離する工程
とを具備することを特徴とする。According to the present invention, a step of forming a conductive pattern for forming a large number of circuit element mounting portions on a conductive foil for each block, and a step of forming the conductive pattern on each block for each conductive portion. A step of arranging the circuit element, and a step of commonly molding with an insulating resin so as to collectively cover the circuit element of each mounting portion for each block,
The method is characterized by including a step of marking the surface of the insulating resin and a step of separating the insulating resin for each mounting portion by dicing.

【００２３】本発明では、導電パターンを形成する導電
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。In the present invention, the conductive foil forming the conductive pattern is a starting material, the conductive foil has a supporting function until the insulating resin is molded, and the insulating resin has a supporting function after the molding. This can eliminate the need for a support substrate,
The conventional problem can be solved.

【００２４】また本発明では、モールド、マーキングお
よびダイシングをブロック毎にできるので、多数個の回
路装置を量産でき、従来の課題を解決することができ
る。Further, according to the present invention, since molding, marking and dicing can be performed for each block, a large number of circuit devices can be mass-produced and the conventional problems can be solved.

【００２５】[0025]

【発明の実施の形態】まず本発明の回路装置の製造方法
について図１を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a method of manufacturing a circuit device according to the present invention will be described with reference to FIG.

【００２６】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、所望の前記導
電パターンの前記各搭載部に回路素子を固着する工程
と、各搭載部の前記回路素子を一括して被覆し、前記分
離溝に充填されるように絶縁性樹脂で共通モールドする
工程と、前記絶縁性樹脂表面にマーキングをする工程
と、前記絶縁性樹脂を各搭載部毎にダイシングにより分
離する工程から構成されている。According to the present invention, a conductive pattern is prepared by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil in a region excluding the conductive pattern forming at least a large number of circuit element mounting portions. And a step of fixing a circuit element to each of the mounting portions of the desired conductive pattern, and collectively covering the circuit elements of each mounting portion so that the isolation groove is filled with an insulating material. It is composed of a step of common molding with resin, a step of marking the surface of the insulating resin, and a step of separating the insulating resin for each mounting portion by dicing.

【００２７】図１に示すフローは上述した工程とは一致
していないが、Ｃｕ箔、Ａｇメッキ、ハーフエッチング
の３つのフローで導電パターンの形成が行われる。ダイ
ボンドおよびワイヤーボンディングの２つのフローで各
搭載部への回路素子の固着と回路素子の電極と導電パタ
ーンの接続が行われる。トランスファーモールドのフロ
ーでは絶縁性樹脂による共通モールドが行われる。マー
キングのフローではブロック毎の絶縁性樹脂の表面にマ
ーキングが行われる。裏面Ｃｕ箔除去のフローでは分離
溝のない厚み部分の導電箔のエッチングが行われる。裏
面処理のフローでは裏面に露出した導電パターンの電極
処理が行われる。ダイシングのフローでは絶縁性樹脂か
らダイシングで個別の回路素子への分離が行われる。Although the flow shown in FIG. 1 does not correspond to the above-mentioned process, the conductive pattern is formed by three flows of Cu foil, Ag plating and half etching. The circuit element is fixed to each mounting portion and the electrode of the circuit element and the conductive pattern are connected by two flows of die bonding and wire bonding. In the transfer molding flow, common molding is performed using an insulating resin. In the marking flow, marking is performed on the surface of the insulating resin for each block. In the flow of removing the Cu foil on the back surface, the conductive foil in the thickness portion without the separation groove is etched. In the back surface processing flow, the electrode processing of the conductive pattern exposed on the back surface is performed. In the dicing flow, the insulating resin is separated into individual circuit elements by dicing.

【００２８】以下に、本発明の各工程を図２〜図９を参
照して説明する。なお、図２〜図５は、各ブロックに搭
載部を構成する導電パターンを形成し、この導電パター
ン上に回路素子を固着する工程を示している。Each step of the present invention will be described below with reference to FIGS. 2 to 5 show a process of forming a conductive pattern forming a mounting portion in each block and fixing a circuit element on the conductive pattern.

【００２９】本発明の第１の工程は、図２から図４に示
すように、導電箔６０を用意し、少なくとも回路素子５
２の搭載部を多数個形成する導電パターン５１を除く領
域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６
１を形成して導電パターン５１を形成することにある。In the first step of the present invention, as shown in FIGS. 2 to 4, a conductive foil 60 is prepared and at least the circuit element 5 is provided.
In the conductive foil 60 in the region excluding the conductive pattern 51 that forms a large number of mounting portions of the second mounting portion 2, the separation groove 6 that is shallower than the thickness of the conductive foil 60 is formed.
1 to form the conductive pattern 51.

【００３０】本工程では、まず図２Ａの如く、シート状
の導電箔６０を用意する。この導電箔６０は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合
金から成る導電箔等が採用される。In this step, first, as shown in FIG. 2A, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesiveness, the bonding property, and the plating property of the brazing material, and the material is a conductive foil containing Cu as a main material, a conductive foil containing Al as a main material, or Fe. -A conductive foil or the like made of an alloy such as Ni is adopted.

【００３１】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of later etching.
A copper foil of 0 μm (2 ounce) was used. But 300μ
It is basically good if it is m or more or 10 μm or less. As described later, it suffices if the separation groove 61 that is shallower than the thickness of the conductive foil 60 can be formed.

【００３２】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。The sheet-shaped conductive foil 60 has a predetermined width,
For example, it may be prepared by being rolled into a roll of 45 mm and conveyed to each step described below, or a strip-shaped conductive foil 60 cut into a predetermined size may be prepared and conveyed to each step described below. May be.

【００３３】具体的には、図２Ｂに示す如く、短冊状の
導電箔６０に多数の搭載部が形成されるブロック６２が
４〜５個離間して並べられる。各ブロック６２間にはス
リット６３が設けられ、モールド工程等での加熱処理で
発生する導電箔６０の応力を吸収する。また導電箔６０
の上下周端にはインデックス孔６４が一定の間隔で設け
られ、各工程での位置決めに用いられる。Specifically, as shown in FIG. 2B, 4 to 5 blocks 62 each having a large number of mounting portions are formed on a strip-shaped conductive foil 60 so as to be spaced apart from each other. Slits 63 are provided between the blocks 62 to absorb the stress of the conductive foil 60 generated by the heat treatment in the molding process or the like. In addition, the conductive foil 60
Index holes 64 are provided at the upper and lower peripheral ends at a constant interval and are used for positioning in each step.

【００３４】続いて、導電パターンを形成する。Subsequently, a conductive pattern is formed.

【００３５】まず、図３に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図４Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。First, as shown in FIG. 3, a photoresist (etching resistant mask) PR is formed on the Cu foil 60, and the photoresist PR is patterned so that the conductive foil 60 except for the region to be the conductive pattern 51 is exposed. To do.
Then, as shown in FIG. 4A, the conductive foil 60 is selectively etched through the photoresist PR.

【００３６】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is a rough surface, so that the adhesiveness with the insulating resin 50 is improved.

【００３７】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。Although the side wall of the separation groove 61 is schematically shown as straight, it has a different structure depending on the removing method. For this removing step, wet etching, dry etching, laser evaporation, or dicing can be adopted. In the case of wet etching, ferric chloride or cupric chloride is mainly used as the etchant, and the conductive foil is dipped in the etchant or showered with the etchant. Since the wet etching is generally non-anisotropic, the side surface has a curved structure.

【００３８】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that Cu cannot be removed by reactive ion etching, but it can be removed by sputtering. Moreover, anisotropic or non-anisotropic etching can be performed depending on the sputtering conditions.

【００３９】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。In the case of a laser, the separation groove 61 can be formed by direct irradiation of laser light. In this case, the side surface of the separation groove 61 is rather straight.

【００４０】なお、図３に於いて、ホトレジストの代わ
りにエッチング液に対して耐食性のある導電被膜（図示
せず）を選択的に被覆しても良い。導電路と成る部分に
選択的に被着すれば、この導電被膜がエッチング保護膜
となり、レジストを採用することなく分離溝をエッチン
グできる。この導電被膜として考えられる材料は、Ａ
ｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれ
ら耐食性の導電被膜は、ダイパッド、ボンディングパッ
ドとしてそのまま活用できる特徴を有する。In FIG. 3, instead of the photoresist, a conductive film (not shown) having corrosion resistance to the etching solution may be selectively coated. When the conductive film is selectively deposited on the part to be the conductive path, the conductive film serves as an etching protection film, and the separation groove can be etched without using a resist. The material considered as the conductive coating is A
g, Ni, Au, Pt, or Pd. Moreover, these corrosion-resistant conductive coatings have the feature that they can be used as they are as die pads and bonding pads.

【００４１】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。For example, the Ag coating adheres to Au and also to the brazing material. Therefore, if the back surface of the chip is covered with the Au film, the chip can be directly thermocompression-bonded to the Ag film on the conductive path 51, and the chip can be fixed via a brazing material such as solder. Further, since the Au thin wire can be adhered to the Ag conductive film, wire bonding is also possible. Therefore, there is a merit that these conductive coatings can be directly used as a die pad and a bonding pad.

【００４２】図４Ｂに具体的な導電パターン５１を示
す。本図は図２Ｂで示したブロック６２の１個を拡大し
たもの対応する。黒く塗られた部分の１個が１つの搭載
部６５であり、導電パターン５１を構成し、１つのブロ
ック６２には５行１０列のマトリックス状に多数の搭載
部６５が配列され、各搭載部６５毎に同一の導電パター
ン５１が設けられている。各ブロックの周辺には枠状の
パターン６６が設けられ、それと少し離間しその内側に
ダイシング時の位置合わせマーク６７が設けられてい
る。枠状のパターン６６はモールド金型との嵌合に使用
し、また導電箔６０の裏面エッチング後には絶縁性樹脂
５０の補強をする働きを有する。FIG. 4B shows a specific conductive pattern 51. This figure corresponds to an enlargement of one of the blocks 62 shown in FIG. 2B. One of the portions painted in black is one mounting portion 65, which constitutes the conductive pattern 51, and a large number of mounting portions 65 are arranged in a matrix of 5 rows and 10 columns in one block 62. The same conductive pattern 51 is provided for each 65. A frame-shaped pattern 66 is provided around each block, and a positioning mark 67 at the time of dicing is provided inside the frame-shaped pattern 66 with a slight distance therebetween. The frame-shaped pattern 66 is used for fitting with the molding die, and has a function of reinforcing the insulating resin 50 after the back surface of the conductive foil 60 is etched.

【００４３】本発明の第２の工程は、図５に示す如く、
所望の導電パターン５１の各搭載部６５に回路素子５２
を固着し、各搭載部６５の回路素子５２の電極と所望の
導電パターン５１とを電気的に接続する接続手段を形成
することにある。The second step of the present invention is as shown in FIG.
The circuit element 52 is attached to each mounting portion 65 of the desired conductive pattern 51.
To form a connection means for electrically connecting the electrode of the circuit element 52 of each mounting portion 65 and the desired conductive pattern 51.

【００４４】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。The circuit elements 52 are transistors, diodes, semiconductor elements such as IC chips, passive elements such as chip capacitors and chip resistors. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted.

【００４５】ここでは、ベアのトランジスタチップ５２
Ａが導電パターン５１Ａにダイボンディングされ、エミ
ッタ電極と導電パターン５１Ｂ、ベース電極と導電パタ
ーン５１Ｂが、熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着された金
属細線５５Ａを介して接続される。また５２Ｂは、チッ
プコンデンサまたは受動素子であり、半田等のロウ材ま
たは導電ペースト５５Ｂで固着される。Here, the bare transistor chip 52 is used.
A is die-bonded to the conductive pattern 51A, and the emitter electrode and the conductive pattern 51B, and the base electrode and the conductive pattern 51B are connected to each other through a metal thin wire 55A fixed by ball bonding by thermocompression bonding or wedge bonding by ultrasonic waves. . Further, 52B is a chip capacitor or a passive element, which is fixed by a brazing material such as solder or a conductive paste 55B.

【００４６】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。In this step, since a large number of conductive patterns 51 are integrated in each block 62, there is an advantage that the circuit elements 52 can be fixed and wire bonded very efficiently.

【００４７】本発明の第３の工程は、図６に示す如く、
各搭載部６３の回路素子５２を一括して被覆し、分離溝
６１に充填されるように絶縁性樹脂５０で共通モールド
することにある。The third step of the present invention is as shown in FIG.
The circuit element 52 of each mounting portion 63 is collectively covered and is commonly molded with the insulating resin 50 so as to fill the separation groove 61.

【００４８】本工程では、図６Ａに示すように、絶縁性
樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導電パ
ターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆し、導電パ
ターン５１間の分離溝６１には絶縁性樹脂５０が充填さ
れてた導電パターン５１Ａ、５１Ｂ、５１Ｃの側面の湾
曲構造と嵌合して強固に結合する。そして絶縁性樹脂５
０により導電パターン５１が支持されている。In this step, as shown in FIG. 6A, the insulating resin 50 completely covers the circuit elements 52A and 52B and the plurality of conductive patterns 51A, 51B and 51C, and the separation groove 61 between the conductive patterns 51 is formed. The conductive patterns 51A, 51B, and 51C filled with the insulating resin 50 are fitted with the curved structures on the side surfaces and firmly coupled. And insulating resin 5
The conductive pattern 51 is supported by 0.

【００４９】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。Further, this step can be realized by transfer molding, injection molding or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be realized by injection molding.

【００５０】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図６Ｂに示
すように各ブロック６２は１つの共通のモールド金型に
搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５
０で共通にモールドを行う。このために従来のトランス
ファーモールド等の様に各搭載部を個別にモールドする
方法に比べて、大幅な樹脂量の削減が図れ、モールド金
型も共通化が図れる。Further, at the time of transfer molding or injection molding in this step, as shown in FIG. 6B, each block 62 accommodates the mounting portion 63 in one common molding die, and one insulating resin is provided for each block. 5
A common mold is performed at 0. Therefore, compared to the conventional method of individually molding each mounting portion such as transfer molding, the amount of resin can be significantly reduced and the molding die can be standardized.

【００５１】導電箔６０表面に被覆された絶縁性樹脂５
０の厚さは、回路素子５２の金属細線５５Ａの最頂部か
ら約１００μｍ程度が被覆されるように調整されてい
る。この厚みは、強度を考慮して厚くすることも、薄く
することも可能である。Insulating resin 5 coated on the surface of the conductive foil 60
The thickness of 0 is adjusted so that about 100 μm is covered from the top of the metal thin wire 55A of the circuit element 52. This thickness can be increased or decreased in consideration of strength.

【００５２】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。従来では、図１２の様に、本来必
要としない支持基板５を採用して導電路７〜１１を形成
しているが、本発明では、支持基板となる導電箔６０
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。The feature of this step is that the conductive foil 60 which becomes the conductive pattern 51 serves as a supporting substrate until the insulating resin 50 is covered. Conventionally, as shown in FIG. 12, the conductive substrate 7 to 11 is formed by using the supporting substrate 5 which is not necessary originally, but in the present invention, the conductive foil 60 serving as the supporting substrate.
Is a material required as an electrode material. Therefore, there is a merit that the constituent materials can be omitted as much as possible, and the cost can be reduced.

【００５３】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。Since the separation groove 61 is formed to be shallower than the thickness of the conductive foil, the conductive foil 60 is formed in the conductive pattern 51.
As not individually separated. Therefore, the sheet-shaped conductive foil 60 can be handled as a unit, and when the insulating resin 50 is molded, the work of transferring to the mold and mounting on the mold is very easy.

【００５４】本発明の第４の工程は、図７に示す如く、
絶縁性樹脂５０表面にマーキングをすることにある。The fourth step of the present invention is as shown in FIG.
The purpose is to mark the surface of the insulating resin 50.

【００５５】本工程では、図７Ａに示す如く、短冊状の
導電箔６０に多数の搭載部が形成されるブロック６２毎
に共通モールドされた絶縁性樹脂５０が４〜５個離間し
て並べられた状態で、導電箔６０の上下周端にはインデ
ックス孔６４で位置決めをしてレーザー印刷機で製品番
号やロット番号をマーキングする。In this step, as shown in FIG. 7A, 4 to 5 pieces of the commonly molded insulating resin 50 are arranged separately for each block 62 in which a large number of mounting portions are formed on the strip-shaped conductive foil 60. In this state, index holes 64 are positioned at the upper and lower peripheral edges of the conductive foil 60, and a product number or lot number is marked by a laser printer.

【００５６】図７Ｂはその拡大図を示しており、前述し
た第１の工程で既にインデックス孔６４と各搭載部６５
の導電パターン５１とは関連がつけられているので、本
工程でインデックス孔６４を位置合わせに用いれば、自
動的に各搭載部６５の絶縁性樹脂５０表面にマーキング
（図ではＩＳＢと印刷）が行える。FIG. 7B shows an enlarged view of the index hole 64 and each mounting portion 65 in the first step described above.
Since it is associated with the conductive pattern 51 of No. 6, if the index hole 64 is used for alignment in this step, the marking (ISB and printing in the figure) is automatically made on the surface of the insulating resin 50 of each mounting portion 65. You can do it.

【００５７】本工程の特徴は、このマーキングをブロッ
ク６２毎に行え、位置合わせもインデックス孔６４にレ
ーザー印刷機のガイドピンを挿入する等の簡単な位置合
わせで効率よく行える。また、短冊状の導電箔６０を用
いれば、レーザー印刷機にブロック毎に送り機能を持た
せることで、短冊状の導電箔６０単位での大量印刷が可
能となる。The feature of this process is that this marking can be performed for each block 62, and the alignment can be efficiently performed by simple alignment such as inserting a guide pin of a laser printer into the index hole 64. Further, when the strip-shaped conductive foil 60 is used, it is possible to print a large amount in units of the strip-shaped conductive foil 60 by providing the laser printing machine with a feeding function for each block.

【００５８】なお、本工程は次工程の導電箔６０の裏面
除去を行う前にマーキングを行うので、導電箔６０も強
く、変形のおそれも少ないし、マーキング時に不純物が
付着しても次工程で除去できる。In this step, since marking is performed before removing the back surface of the conductive foil 60 in the next step, the conductive foil 60 is also strong and is less likely to be deformed. Can be removed.

【００５９】本発明の第５の工程は、図６に示す如く、
分離溝６１を設けていない厚み部分の導電箔６０を除去
することにある。The fifth step of the present invention is as shown in FIG.
The purpose is to remove the conductive foil 60 in the thickness portion where the separation groove 61 is not provided.

【００６０】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。In this step, the back surface of the conductive foil 60 is chemically and / or physically removed to separate it as the conductive pattern 51. This step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【００６１】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図６では点線で
示している。その結果、約４０μｍの厚さの導電パター
ン５１となって分離される。また、絶縁性樹脂５０が露
出する手前まで、導電箔６０を全面ウェトエッチング
し、その後、研磨または研削装置により全面を削り、絶
縁性樹脂５０を露出させても良い。更にまた、導電箔６
０を点線まで全面ウェトエッチングし、絶縁性樹脂５０
を露出させても良い。In the experiment, the entire surface was ground to about 30 μm by a polishing device or a grinding device, and the insulating resin 50
Is exposed. This exposed surface is shown by a dotted line in FIG. As a result, the conductive patterns 51 having a thickness of about 40 μm are separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and then the entire surface may be shaved by a polishing or grinding device to expose the insulating resin 50. Furthermore, the conductive foil 6
Wet-etched all the way to 0 up to the dotted line
May be exposed.

【００６２】この結果、絶縁性樹脂５０に導電パターン
５１の裏面が露出する構造となる。すなわち、分離溝６
１に充填された絶縁性樹脂５０の表面と導電パターン５
１の表面は、実質的に一致している構造となっている。
従って、本発明の回路装置５３は図１１に示した従来の
裏面電極１０、１１のように段差が設けられないため、
マウント時に半田等の表面張力でそのまま水平に移動し
てセルフアラインできる特徴を有する。As a result, the back surface of the conductive pattern 51 is exposed to the insulating resin 50. That is, the separation groove 6
1 and the surface of the insulating resin 50 filled with the conductive pattern 5
The surface of No. 1 has a structure that is substantially matched.
Therefore, the circuit device 53 of the present invention does not have a step like the conventional back electrodes 10 and 11 shown in FIG.
It has the feature that it can move horizontally as it is due to the surface tension of solder etc. at the time of mounting and can be self-aligned.

【００６３】更に、導電パターン５１の裏面処理を行
い、図８に示す最終構造を得る。すなわち、必要によっ
て露出した導電パターン５１に半田等の導電材を被着し
て裏面電極５６Ａ、５６Ｂ、５６Ｃを形成して、回路装
置として完成する。Further, the back surface of the conductive pattern 51 is processed to obtain the final structure shown in FIG. That is, a conductive material such as solder is applied to the exposed conductive pattern 51 as necessary to form the back surface electrodes 56A, 56B, and 56C, and the circuit device is completed.

【００６４】本発明の第６の工程は、図９に示す如く、
複数個のブロック６２を絶縁性樹脂５０の表面を当接さ
せて粘着シート８０に貼り付けることにある。The sixth step of the present invention is as shown in FIG.
The plurality of blocks 62 are attached to the adhesive sheet 80 with the surface of the insulating resin 50 being brought into contact with each other.

【００６５】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は絶縁性樹脂５０で導電箔６０の
残余部と連結されているので、切断金型を用いず機械的
に導電箔６０の残余部から剥がすことで達成できる。After the back surface of the conductive foil 60 is etched in the previous step, each block 62 is separated from the conductive foil 60. Since this block 62 is connected to the remaining portion of the conductive foil 60 by the insulating resin 50, it can be achieved by mechanically peeling it from the remaining portion of the conductive foil 60 without using a cutting die.

【００６６】本工程は本発明の特徴とする工程であり、
ステンレス製のリング状の金属枠８１に粘着シート８０
の周辺を貼り付け、粘着シート８０の中央部分には４個
のブロック６２をダイシング時のブレードが当たらない
ような間隔を設けて絶縁性樹脂５０を当接させて貼り付
けられる。粘着シート８０としてはＵＶシート（リンテ
ック社製）が用いられるが、各ブロック６２は絶縁性樹
脂５０で機械的強度があるので、安価なダイシングシー
トでも使用できる。This step is a characteristic step of the present invention,
Adhesive sheet 80 on a ring-shaped metal frame 81 made of stainless steel
The four blocks 62 are attached to the central portion of the pressure-sensitive adhesive sheet 80 with the insulating resin 50 in contact with the gaps so that the blades do not hit the dicing blade. A UV sheet (manufactured by Lintec Co., Ltd.) is used as the adhesive sheet 80. Since each block 62 has mechanical strength due to the insulating resin 50, an inexpensive dicing sheet can also be used.

【００６７】本発明の第７の工程は、図１０に示す如
く、粘着シート８０に貼り付けられた状態でブロック６
２の絶縁性樹脂５０を各搭載部６５毎にダイシングによ
り分離することにある。In the seventh step of the present invention, as shown in FIG. 10, the block 6 is attached to the adhesive sheet 80.
The second insulating resin 50 is separated for each mounting portion 65 by dicing.

【００６８】本工程では、粘着シート８０に貼り付けら
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各搭載部６
５間のダイシングライン７０に沿って分離溝６１の絶縁
性樹脂５０をダイシングし、個別の回路装置５３に分離
する。In this step, a plurality of blocks 62 attached to the adhesive sheet 80 are vacuum-sucked to the mounting table of the dicing device, and each mounting portion 6 is moved by the dicing blade 69.
The insulating resin 50 in the separation groove 61 is diced along the dicing line 70 between the five to separate the individual circuit devices 53.

【００６９】本工程で、ダイシングブレード６９は完全
に絶縁性樹脂５０を切断し粘着シートの表面に達する切
削深さでダイシングを行い、完全に各搭載部６５毎に分
離する。ダイシング時は予め前述した第１の工程で設け
た各ブロックの周辺の枠状のパターン６６の内側の位置
合わせマーク６７を認識して、これを基準としてダイシ
ングを行う。周知ではあるが、ダイシングは縦方向にす
べてのダイシングライン７０をダイシングをした後、載
置台を９０度回転させて横方向のダイシングライン７０
に従ってダイシングを行う。In this step, the dicing blade 69 completely cuts the insulating resin 50 and performs dicing with a cutting depth reaching the surface of the adhesive sheet, and completely separates each mounting portion 65. At the time of dicing, the alignment mark 67 inside the frame-shaped pattern 66 around each block provided in the above-described first step is recognized in advance, and dicing is performed using this as a reference. As is well known, the dicing is performed by dicing all the dicing lines 70 in the vertical direction and then rotating the mounting table by 90 degrees to obtain the horizontal dicing lines 70.
Dicing according to.

【００７０】また本工程では、ダイシングライン７０に
は分離溝６１に充填された絶縁性樹脂５０しか存在しな
いので、ダイシングブレード６９の摩耗は少なく、金属
バリも発生せず極めて正確な外形にダイシングできる特
徴がある。Further, in this step, since only the insulating resin 50 with which the separation groove 61 is filled is present in the dicing line 70, the dicing blade 69 is less worn, and metal burrs do not occur, so that the dicing can be performed with an extremely accurate outer shape. There are features.

【００７１】更に本工程後でも、ダイシング後も粘着シ
ート８０の働きで個別の回路装置にバラバラにならず、
その後のテーピング工程でも効率よく作業できる。すな
わち、粘着シート８０に一体に支持された回路装置は良
品のみを識別してキャリアテープの収納孔に吸着コレッ
トで粘着シート８０から離脱させて収納できる。このた
めに微小な回路装置であっても、テーピングまで一度も
バラバラに分離されない特徴がある。Further, even after this step, the adhesive sheet 80 does not cause the individual circuit devices to fall apart even after the dicing.
You can work efficiently in the subsequent taping process. That is, in the circuit device integrally supported by the adhesive sheet 80, only non-defective products can be identified and stored in the storage hole of the carrier tape by separating from the adhesive sheet 80 with the suction collet. For this reason, even a minute circuit device is characterized in that it is not separated into pieces even before taping.

【００７２】[0072]

【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。According to the present invention, the conductive foil itself, which is the material of the conductive pattern, functions as a supporting substrate, and the conductive foil is used as a whole until the formation of the separation groove, the mounting of the circuit element, and the deposition of the insulating resin. When supporting and separating the conductive foil as each conductive pattern, an insulating resin is used as a support substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary amount. As described in the conventional example, a supporting substrate is not required to originally configure a circuit device, and the cost can be reduced. In addition, a support substrate is not required, the conductive pattern is embedded in the insulating resin, and the thickness of the insulating resin and conductive foil can be adjusted. There is also.

【００７３】また、本発明では短冊状の導電箔に多数の
搭載部が形成されるブロック毎に共通モールドされた絶
縁性樹脂が４〜５個離間して並べられた状態で、ブロッ
ク毎にマーキングを行えるので、ブロック毎の大量印刷
が可能となる。そして短冊状の導電箔６０の単位での処
理も可能であり、更に大量印刷を行える。Further, in the present invention, marking is performed on each block in a state where 4 to 5 pieces of the insulating resin commonly molded for each block in which a large number of mounting portions are formed on the strip-shaped conductive foil are arranged side by side. Therefore, it is possible to print a large amount of each block. Further, the strip-shaped conductive foil 60 can be processed in units, and more mass printing can be performed.

【００７４】更に、本発明では導電箔の上下周端にはイ
ンデックス孔で位置決めをしてマーキングするので、レ
ーザー印刷装置も識別機能を持たないもので十分に行え
る。Further, according to the present invention, since the upper and lower peripheral edges of the conductive foil are positioned and marked by the index holes, the laser printing apparatus can be sufficiently performed without the identification function.

【００７５】更に、ダイシング工程で粘着シートに貼り
付けられた複数個のブロックで処理を行える利点を有す
る。また、ダイシング工程では位置合わせマークを用い
てダイシングラインの認識が早く確実に行われる利点を
有する。更にダイシングは絶縁性樹脂層のみの切断でよ
く、導電箔を切断しないことによりダイシングブレード
の寿命も長くでき、導電箔を切断する場合に発生する金
属バリの発生もない。Further, there is an advantage that processing can be performed by a plurality of blocks attached to the adhesive sheet in the dicing process. Further, in the dicing process, there is an advantage that the dicing line can be recognized quickly and surely by using the alignment mark. Further, dicing may be performed by cutting only the insulating resin layer, and by not cutting the conductive foil, the life of the dicing blade can be extended and metal burrs generated when cutting the conductive foil are not generated.

【００７６】更にまた、粘着シート８０に複数個のブロ
ックを貼り付けることで、微小な回路装置を最後までバ
ラバラにすることなく処理でき、極めて量産効果が高い
製造方法を実現できる。Furthermore, by adhering a plurality of blocks to the adhesive sheet 80, it is possible to process a minute circuit device without breaking it up to the end, and it is possible to realize a manufacturing method having an extremely high mass production effect.

【００７７】最後に、図１４から明白なように、スルー
ホールの形成工程、導体の印刷工程（セラミック基板の
場合）等を省略できるので、従来より従来より製造工程
を大幅に短縮でき、全行程を内作できる利点を有する。
またフレーム金型も一切不要であり、極めて短納期とな
る製造方法である。Finally, as is clear from FIG. 14, since the through hole forming step, the conductor printing step (in the case of a ceramic substrate) and the like can be omitted, the manufacturing process can be greatly shortened as compared with the conventional one, and the whole process can be performed. It has the advantage of being able to produce in-house.
In addition, no frame mold is required, and the manufacturing method is extremely short.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の製造フローを説明する図である。FIG. 1 is a diagram illustrating a manufacturing flow of the present invention.

【図２】本発明の回路装置の製造方法を説明する図であ
る。FIG. 2 is a diagram illustrating a method of manufacturing a circuit device according to the present invention.

【図３】本発明の回路装置の製造方法を説明する図であ
る。FIG. 3 is a diagram illustrating a method of manufacturing a circuit device according to the present invention.

【図４】本発明の回路装置の製造方法を説明する図であ
る。FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図５】本発明の回路装置の製造方法を説明する図であ
る。FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図６】本発明の回路装置の製造方法を説明する図であ
る。FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図７】本発明の回路装置の製造方法を説明する図であ
る。FIG. 7 is a diagram illustrating a method of manufacturing a circuit device according to the present invention.

【図８】本発明の回路装置の製造方法を説明する図であ
る。FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図９】本発明の回路装置の製造方法を説明する図であ
る。FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図１０】本発明の回路装置の製造方法を説明する図で
ある。FIG. 10 is a drawing for explaining the manufacturing method of the circuit device of the present invention.

【図１１】従来の回路装置の実装構造を説明する図であ
る。FIG. 11 is a diagram illustrating a mounting structure of a conventional circuit device.

【図１２】従来の回路装置を説明する図である。FIG. 12 is a diagram illustrating a conventional circuit device.

【図１３】従来の回路装置の製造方法を説明する図であ
る。FIG. 13 is a diagram illustrating a conventional method for manufacturing a circuit device.

【図１４】従来の回路装置の製造方法を説明する図であ
る。FIG. 14 is a diagram illustrating a conventional method for manufacturing a circuit device.

【符号の説明】[Explanation of symbols]

５０ 絶縁性樹脂 ５１ 導電パターン ５２ 回路素子 ５３ 回路装置 ６１ 分離溝 ６２ ブロック ６４ インデックス孔 ８０ 粘着シート 50 Insulating resin 51 Conductive pattern 52 circuit elements 53 Circuit device 61 separation groove 62 blocks 64 index holes 80 Adhesive sheet

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 岡田 幸夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 五十嵐 優助 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 5F067 AA01 BC12    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Junji Sakamoto             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. (72) Inventor Yukio Okada             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. (72) Inventor Yusuke Igarashi             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. (72) Inventor Eiju Maehara             2-5-3 Keihan Hondori, Moriguchi City, Osaka Prefecture             Within Yo Denki Co., Ltd. (72) Inventor Kouji Takahashi             29 Kita-cho, Isesaki-shi, Gunma Kanto Sanyoden             Child Co., Ltd. F-term (reference) 5F067 AA01 BC12

Claims (15)

【特許請求の範囲】[Claims] 【請求項１】 導電箔に回路素子の搭載部を多数個形成
する導電パターンをブロック毎に形成する工程と、 前記ブロック毎の前記導電パターンの前記各搭載部に前
記回路素子を配置する工程と、 前記各搭載部の前記回路素子を前記ブロック毎に一括し
て被覆するように絶縁性樹脂で共通モールドする工程
と、 前記絶縁性樹脂表面にマーキングをする工程と、 前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程とを具備することを特徴とする回路装置の製造方
法。1. A step of forming a conductive pattern for forming a large number of circuit element mounting portions on a conductive foil for each block, and a step of disposing the circuit element on each mounting portion of the conductive pattern of each block. , A step of common molding with an insulating resin so as to collectively cover the circuit elements of the respective mounting parts for each block, a step of marking the surface of the insulating resin, and a step of mounting the insulating resin on each And a step of separating each portion by dicing. 【請求項２】 導電箔に回路素子の搭載部を多数個形成
する導電パターンをブロック毎に形成する工程と、 前記ブロック毎の前記導電パターンの前記各搭載部に前
記回路素子を配置する工程と、 前記各搭載部の前記回路素子の電極と所望の前記導電パ
ターンとを電気的に接続する接続手段を形成する工程
と、 前記各搭載部の前記回路素子を前記ブロック毎に一括し
て被覆するように絶縁性樹脂で共通モールドする工程
と、 前記絶縁性樹脂表面にマーキングをする工程と、 前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程とを具備することを特徴とする回路装置の製造方
法。2. A step of forming a conductive pattern for forming a plurality of circuit element mounting portions on a conductive foil for each block, and a step of disposing the circuit element on each mounting portion of the conductive pattern of each block. Forming a connecting means for electrically connecting the electrodes of the circuit element of each mounting portion and the desired conductive pattern, and collectively covering the circuit element of each mounting portion for each block A circuit device comprising: a step of commonly molding with an insulating resin; a step of marking the surface of the insulating resin; Manufacturing method. 【請求項３】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
１または請求項２に記載された回路装置の製造方法。3. The method for manufacturing a circuit device according to claim 1, wherein the conductive foil is made of any one of copper, aluminum and iron-nickel. 【請求項４】 前記導電箔の表面を導電皮膜で少なくと
も部分的に被覆することを特徴とする請求項１または請
求項２に記載された回路装置の製造方法。4. The method for manufacturing a circuit device according to claim 1, wherein the surface of the conductive foil is at least partially covered with a conductive film. 【請求項５】 前記導電被膜はニッケル、金あるいは銀
メッキ形成されることを特徴とする請求項４に記載され
た回路装置の製造方法。5. The method of manufacturing a circuit device according to claim 4, wherein the conductive coating is formed by nickel, gold or silver plating. 【請求項６】 前記回路素子は半導体ベアチップ、チッ
プ回路部品のいずれかあるいは両方を固着されることを
特徴とする請求項１または請求項２に記載された回路装
置の製造方法。6. The method of manufacturing a circuit device according to claim 1, wherein either or both of a semiconductor bare chip and a chip circuit component are fixed to the circuit element. 【請求項７】 前記接続手段はワイヤーボンディングで
形成されることを特徴とする請求項２に記載された回路
装置の製造方法。7. The method of manufacturing a circuit device according to claim 2, wherein the connecting means is formed by wire bonding. 【請求項８】 前記絶縁性樹脂はトランスファーモール
ドで付着されることを特徴とする請求項１または請求項
２に記載された回路装置の製造方法。8. The method for manufacturing a circuit device according to claim 1, wherein the insulating resin is attached by transfer molding. 【請求項９】 前記導電箔には少なくとも回路素子の搭
載部を多数個形成する導電パターンをマトリックス状に
配列したブロックを複数個並べたことを特徴とする請求
項１または請求項２に記載された回路装置の製造方法。9. The conductive foil according to claim 1, wherein a plurality of blocks in which conductive patterns for forming at least a large number of circuit element mounting portions are arranged in a matrix are arranged on the conductive foil. Circuit device manufacturing method. 【請求項１０】 前記絶縁性樹脂は前記ブロック毎にト
ランスファーモールドで付着されることを特徴とする請
求項９に記載された回路装置の製造方法。10. The method of manufacturing a circuit device according to claim 9, wherein the insulating resin is attached to each of the blocks by transfer molding. 【請求項１１】 前記導電箔に設けたインデックス孔で
位置合わせをした後、前記絶縁性樹脂表面の前記各搭載
部に対応する位置にマーキングをすることを特徴とする
請求項１または請求項２に記載された回路装置の製造方
法。11. The method according to claim 1, wherein after the positioning is performed by the index holes provided in the conductive foil, the positions corresponding to the mounting portions on the surface of the insulating resin are marked. A method for manufacturing the circuit device described in. 【請求項１２】 前記マーキングを前記導電箔に設けた
複数個の前記ブロックを一括して行うことを特徴とする
請求項１１記載された回路装置の製造方法。12. The method of manufacturing a circuit device according to claim 11, wherein the marking is performed collectively on a plurality of blocks provided on the conductive foil. 【請求項１３】 前記マーキングをレーザー印刷で行う
ことを特徴とする請求項１１記載された回路装置の製造
方法。13. The method for manufacturing a circuit device according to claim 11, wherein the marking is performed by laser printing. 【請求項１４】 前記絶縁性樹脂でモールドされた前記
各ブロック毎に各搭載部にダイシングにより分離するこ
とを特徴とする請求項９に記載された回路装置の製造方
法。14. The method of manufacturing a circuit device according to claim 9, wherein each mounting portion is separated by dicing for each block molded with the insulating resin. 【請求項１５】 前記導電パターンと一緒に形成した合
わせマークを用いてダイシングを行うことを特徴とする
請求項１４に記載された回路装置の製造方法。15. The method of manufacturing a circuit device according to claim 14, wherein dicing is performed using an alignment mark formed together with the conductive pattern.
JP2002207452A 2002-07-16 2002-07-16 Method for manufacturing circuit device Pending JP2003051576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002207452A JP2003051576A (en) 2002-07-16 2002-07-16 Method for manufacturing circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002207452A JP2003051576A (en) 2002-07-16 2002-07-16 Method for manufacturing circuit device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000266765A Division JP3600137B2 (en) 2000-09-04 2000-09-04 Circuit device manufacturing method

Publications (1)

Publication Number Publication Date
JP2003051576A true JP2003051576A (en) 2003-02-21

Family

ID=19195816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002207452A Pending JP2003051576A (en) 2002-07-16 2002-07-16 Method for manufacturing circuit device

Country Status (1)

Country Link
JP (1) JP2003051576A (en)

Similar Documents

Publication Publication Date Title
JP3609737B2 (en) Circuit device manufacturing method
JP4761662B2 (en) Circuit device manufacturing method
JP2003037239A (en) Semiconductor device and manufacturing method therefor
JP2002110717A (en) Manufacturing method of circuit device
JP2002280488A (en) Method for manufacturing circuit unit
JP3600131B2 (en) Circuit device manufacturing method
JP2003037344A (en) Circuit device and its manufacturing method
JP3600137B2 (en) Circuit device manufacturing method
JP4698080B2 (en) Circuit device manufacturing method
JP4663172B2 (en) Manufacturing method of semiconductor device
JP3600130B2 (en) Circuit device manufacturing method
JP3600132B2 (en) Circuit device manufacturing method
JP4342157B2 (en) Circuit device manufacturing method
JP3600133B2 (en) Circuit device manufacturing method
JP3600136B2 (en) Circuit device manufacturing method
JP2003051576A (en) Method for manufacturing circuit device
JP3600135B2 (en) Circuit device manufacturing method
JP4393038B2 (en) Circuit device manufacturing method
JP4471559B2 (en) Circuit device manufacturing method
JP4334187B2 (en) Circuit device manufacturing method
JP2003037345A (en) Circuit device and its manufacturing method
JP3600134B2 (en) Circuit device manufacturing method
JP2003188333A (en) Semiconductor device and its manufacturing method
JP3643764B2 (en) Circuit device manufacturing method
JP2002329739A (en) Method of manufacturing circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602