JP2003046566A - パケット処理装置及び方法 - Google Patents
パケット処理装置及び方法Info
- Publication number
- JP2003046566A JP2003046566A JP2001228144A JP2001228144A JP2003046566A JP 2003046566 A JP2003046566 A JP 2003046566A JP 2001228144 A JP2001228144 A JP 2001228144A JP 2001228144 A JP2001228144 A JP 2001228144A JP 2003046566 A JP2003046566 A JP 2003046566A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- information
- header
- storage means
- header information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 パケットの受信からパケットの生成までを短
時間に完了する高速のパケット処理装置及び方法を提供
する 【解決手段】 パケット分解手段１０３が受信パケット
をヘッダを含む第１の情報と第１の情報に続き受信する
第２の情報とに分解して各々を第１の記憶手段１０４と
第２の記憶手段１０５とに記憶し、第２の記憶手段が第
２の情報を記憶するときにヘッダ生成手段１０６が第１
の記憶手段に記憶された情報に基づいて送信ヘッダの生
成を開始し、パケット生成手段１０７が送信ヘッダと第
２の記憶手段が記憶した情報に基づいて送信パケットを
生成する。
時間に完了する高速のパケット処理装置及び方法を提供
する 【解決手段】 パケット分解手段１０３が受信パケット
をヘッダを含む第１の情報と第１の情報に続き受信する
第２の情報とに分解して各々を第１の記憶手段１０４と
第２の記憶手段１０５とに記憶し、第２の記憶手段が第
２の情報を記憶するときにヘッダ生成手段１０６が第１
の記憶手段に記憶された情報に基づいて送信ヘッダの生
成を開始し、パケット生成手段１０７が送信ヘッダと第
２の記憶手段が記憶した情報に基づいて送信パケットを
生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、受信パケットのヘ
ッダ情報を変換して新しい送信パケットを生成するパケ
ット処理装置及び方法に関し、特に高速光加入者システ
ムに好適なパケット処理装置及び方法に関する。
ッダ情報を変換して新しい送信パケットを生成するパケ
ット処理装置及び方法に関し、特に高速光加入者システ
ムに好適なパケット処理装置及び方法に関する。
【０００２】
【従来の技術】デジタル通信の分野においては、情報受
け渡しの際にパケット通信が広く用いられている。パケ
ットはその先頭に送信先に関する情報や情報の種類など
を示すヘッダを有し、ヘッダはパケットの種類毎に異な
る。
け渡しの際にパケット通信が広く用いられている。パケ
ットはその先頭に送信先に関する情報や情報の種類など
を示すヘッダを有し、ヘッダはパケットの種類毎に異な
る。
【０００３】広く用いられているパケットを図１０に示
す。パケットは種類別に ・ＲＦＣ１９４記載のＤＩＸパケット４１４と、 ・ＩＥＥＥ８０２．３記載のＲＡＷパケット４１５ａ
と、 ・ＩＥＥＥ８０２．２記載のＬＬＣ情報４０５を搭載し
たＬＬＣパケット４１５ｂと、 ・ＬＬＣ＋ＳＮＡＰパケット４１６と、 ・上述の４種のパケット４１４、４１５ａ、４１５ｂ、
４１６にそれぞれＩＥＥＥ８０２．１Ｑ記載のＶＬＡＮ
情報４０７を搭載したＤＩＸ＋ＶＬＡＮパケット４１
１、 ・ＲＡＷ＋ＶＬＡＮパケット４１２ａ、 ・ＬＬＣ＋ＶＬＡＮパケット４１２ｂ、及び ・ＬＬＣ＋ＳＮＡＰ＋ＶＬＡＮパケット４１３の合計８
種類があり、これらのパケットを受け渡して通信網を構
成するパケット処理装置には、これら８種類のパケット
の正確かつ速やかな処理が求められている。
す。パケットは種類別に ・ＲＦＣ１９４記載のＤＩＸパケット４１４と、 ・ＩＥＥＥ８０２．３記載のＲＡＷパケット４１５ａ
と、 ・ＩＥＥＥ８０２．２記載のＬＬＣ情報４０５を搭載し
たＬＬＣパケット４１５ｂと、 ・ＬＬＣ＋ＳＮＡＰパケット４１６と、 ・上述の４種のパケット４１４、４１５ａ、４１５ｂ、
４１６にそれぞれＩＥＥＥ８０２．１Ｑ記載のＶＬＡＮ
情報４０７を搭載したＤＩＸ＋ＶＬＡＮパケット４１
１、 ・ＲＡＷ＋ＶＬＡＮパケット４１２ａ、 ・ＬＬＣ＋ＶＬＡＮパケット４１２ｂ、及び ・ＬＬＣ＋ＳＮＡＰ＋ＶＬＡＮパケット４１３の合計８
種類があり、これらのパケットを受け渡して通信網を構
成するパケット処理装置には、これら８種類のパケット
の正確かつ速やかな処理が求められている。
【０００４】各々のパケットの先頭には、下位レイヤヘ
ッダとしてパケットの種類に応じて、 ・ＭＡＣ−ＤＡ情報４０１（６バイト）、 ・ＭＡＣ−ＳＡ情報４０２（６バイト）、 ・Type情報４０３（２バイト）、 ・Length情報４０４（２バイト）、 ・ＬＬＣ情報４０５（３バイト）、 ・ＳＮＡＰ情報４０６（５バイト）、 ・ＯＵＩ情報（不図示）、 ・ＶＬＡＮ情報４０７（４バイト）、が搭載されてい
る。下位レイヤヘッダは図１０に示すように各々の情報
４０１〜４０７の組み合わせにより構成されているた
め、パケットの種類毎に下位レイヤヘッダであるＬ２ヘ
ッダの長さが異なる。
ッダとしてパケットの種類に応じて、 ・ＭＡＣ−ＤＡ情報４０１（６バイト）、 ・ＭＡＣ−ＳＡ情報４０２（６バイト）、 ・Type情報４０３（２バイト）、 ・Length情報４０４（２バイト）、 ・ＬＬＣ情報４０５（３バイト）、 ・ＳＮＡＰ情報４０６（５バイト）、 ・ＯＵＩ情報（不図示）、 ・ＶＬＡＮ情報４０７（４バイト）、が搭載されてい
る。下位レイヤヘッダは図１０に示すように各々の情報
４０１〜４０７の組み合わせにより構成されているた
め、パケットの種類毎に下位レイヤヘッダであるＬ２ヘ
ッダの長さが異なる。
【０００５】また、パケット処理装置は図１０に示すよ
うに、下位レイヤヘッダに続いてペイロード４０８を受
信する。図１１に示すように、ペイロード４０８の種類
がＩＰの場合には、上位レイヤヘッダであるＬ３ヘッダ
として、先頭から順にVersion情報７０１、ヘッダ長情
報７０２、ＴＯＳ情報７０３、トータル長情報７０４、
識別番号情報７０５、フラグメント情報７０６、ＴＴＬ
情報７０７、プロトコル番号情報７０８、ヘッダチェッ
クサム情報７０９、送信元ＩＰアドレス情報７１０、送
信先ＩＰアドレス情報７１１、オプション情報７１２が
搭載されされている。パケット処理装置は受信したパケ
ットから上述の各々の情報に応じて新たにヘッダを生成
する。
うに、下位レイヤヘッダに続いてペイロード４０８を受
信する。図１１に示すように、ペイロード４０８の種類
がＩＰの場合には、上位レイヤヘッダであるＬ３ヘッダ
として、先頭から順にVersion情報７０１、ヘッダ長情
報７０２、ＴＯＳ情報７０３、トータル長情報７０４、
識別番号情報７０５、フラグメント情報７０６、ＴＴＬ
情報７０７、プロトコル番号情報７０８、ヘッダチェッ
クサム情報７０９、送信元ＩＰアドレス情報７１０、送
信先ＩＰアドレス情報７１１、オプション情報７１２が
搭載されされている。パケット処理装置は受信したパケ
ットから上述の各々の情報に応じて新たにヘッダを生成
する。
【０００６】従来例として、図１２に示される特開平１
１−３１７７８３号公報に記載のパケット処理装置が知
られている。図１２において、複数のレジスタ１５０の
各々は、ＭＡＣ層から受信した、下位レイヤヘッダと上
位レイヤヘッダとを含む受信パケットの先頭部分の情報
を記憶するメモリであり、ＣＰＵ１５４にてレジスタ１
５０に記憶されたヘッダを解析し、ヘッダに含まれる新
しいヘッダ生成に必要な情報を抽出して複数のレジスタ
１５１の各々に格納する。次いでレジスタ１５１に対応
する値をＣＰＵ１５５にてテーブル１５７を参照して複
数のレジスタ１５２の各々に格納し、次いでレジスタ１
５２の値に応じてＣＰＵ１５６にて新たにヘッダを生成
して複数のレジスタ１５３の各々に格納する構成となっ
ている。
１−３１７７８３号公報に記載のパケット処理装置が知
られている。図１２において、複数のレジスタ１５０の
各々は、ＭＡＣ層から受信した、下位レイヤヘッダと上
位レイヤヘッダとを含む受信パケットの先頭部分の情報
を記憶するメモリであり、ＣＰＵ１５４にてレジスタ１
５０に記憶されたヘッダを解析し、ヘッダに含まれる新
しいヘッダ生成に必要な情報を抽出して複数のレジスタ
１５１の各々に格納する。次いでレジスタ１５１に対応
する値をＣＰＵ１５５にてテーブル１５７を参照して複
数のレジスタ１５２の各々に格納し、次いでレジスタ１
５２の値に応じてＣＰＵ１５６にて新たにヘッダを生成
して複数のレジスタ１５３の各々に格納する構成となっ
ている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たように、従来のパケット処理装置では、受信したパケ
ットのヘッダを含むパケットの先頭部分をいったんレジ
スタ１５０に記憶する構成となっているため、レジスタ
１５０に記憶が完了するまでＣＰＵ１５４はヘッダの解
析が開始できず、パケットを受信してからＣＰＵ１５５
がヘッダの解析を開始するまでの期間で遅延が発生す
る。
たように、従来のパケット処理装置では、受信したパケ
ットのヘッダを含むパケットの先頭部分をいったんレジ
スタ１５０に記憶する構成となっているため、レジスタ
１５０に記憶が完了するまでＣＰＵ１５４はヘッダの解
析が開始できず、パケットを受信してからＣＰＵ１５５
がヘッダの解析を開始するまでの期間で遅延が発生す
る。
【０００８】また、ヘッダの生成に必要な情報をレジス
タ１５１に記憶する構成となっているため、同様にＣＰ
Ｕ１５４がヘッダを解析してヘッダの生成に必要な情報
をレジスタ１５１に記憶させるまで、ＣＰＵ１５５はテ
ーブル１５７の参照を開始できず、その間にも遅延が発
生し、さらにＣＰＵ１５５がテーブル１５７を参照して
いる間はレジスタ１５２には値が格納されておらずＣＰ
Ｕ１５６はヘッダを生成することができない。
タ１５１に記憶する構成となっているため、同様にＣＰ
Ｕ１５４がヘッダを解析してヘッダの生成に必要な情報
をレジスタ１５１に記憶させるまで、ＣＰＵ１５５はテ
ーブル１５７の参照を開始できず、その間にも遅延が発
生し、さらにＣＰＵ１５５がテーブル１５７を参照して
いる間はレジスタ１５２には値が格納されておらずＣＰ
Ｕ１５６はヘッダを生成することができない。
【０００９】また、ヘッダの生成に必要な情報はレジス
タ１５０とレジスタ１５１との両方に記憶されており、
また新たなヘッダが生成されてレジスタ１５３に格納さ
れても、受信されたヘッダはレジスタ１５０に記憶され
ているため、余分なメモリを必要とし、製品のコスト高
を招いてしまう。
タ１５０とレジスタ１５１との両方に記憶されており、
また新たなヘッダが生成されてレジスタ１５３に格納さ
れても、受信されたヘッダはレジスタ１５０に記憶され
ているため、余分なメモリを必要とし、製品のコスト高
を招いてしまう。
【００１０】よって本発明は、上述した従来の問題点に
鑑み、処理の遅延が少く高速なパケット処理装置及び方
法を提供することを目的とする。本発明はまた、余分な
メモリを必要としない安価なパケット処理装置及び方法
を提供することを目的とする。
鑑み、処理の遅延が少く高速なパケット処理装置及び方
法を提供することを目的とする。本発明はまた、余分な
メモリを必要としない安価なパケット処理装置及び方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、図１の基本構成図に示すように、受信パケ
ットをヘッダ情報を含む第１の情報と前記第１の情報に
続いて受信する第２の情報に受信順に分解するパケット
分解手段１０３と、前記パケット分解手段１０３により
分解された前記第１の情報を分解順に記憶する第１の記
憶手段１０４と、前記パケット分解手段１０３により分
解された前記第２の情報を分解順に記憶する第２の記憶
手段１０５と、前記第１の記憶手段１０４に記憶された
前記第１の情報に基づいて新しいヘッダ情報を生成する
ヘッダ生成手段１０６と、前記ヘッダ生成手段１０６に
より生成されたヘッダ情報と前記第２の記憶手段１０５
に記憶された第２の情報に基づいて新しいパケットを生
成するパケット生成手段１０７とを備え、前記第２の記
憶手段１０５が前記第２の情報の記憶を完了する前に、
前記ヘッダ生成手段１０６が新しいヘッダ情報の生成を
開始する構成とした（請求項１）。上記構成により、ヘ
ッダ情報を含む第１の情報が第１の記憶手段１０４に既
に記憶されているときに、ヘッダ生成手段１０６が新し
いヘッダ情報の生成を開始するので、新しいヘッダの生
成が完了すればパケット生成手段１０７がパケットの生
成を開始でき。このため、パケット受信から新しいパケ
ット生成までを短時間に完了することができる。
するために、図１の基本構成図に示すように、受信パケ
ットをヘッダ情報を含む第１の情報と前記第１の情報に
続いて受信する第２の情報に受信順に分解するパケット
分解手段１０３と、前記パケット分解手段１０３により
分解された前記第１の情報を分解順に記憶する第１の記
憶手段１０４と、前記パケット分解手段１０３により分
解された前記第２の情報を分解順に記憶する第２の記憶
手段１０５と、前記第１の記憶手段１０４に記憶された
前記第１の情報に基づいて新しいヘッダ情報を生成する
ヘッダ生成手段１０６と、前記ヘッダ生成手段１０６に
より生成されたヘッダ情報と前記第２の記憶手段１０５
に記憶された第２の情報に基づいて新しいパケットを生
成するパケット生成手段１０７とを備え、前記第２の記
憶手段１０５が前記第２の情報の記憶を完了する前に、
前記ヘッダ生成手段１０６が新しいヘッダ情報の生成を
開始する構成とした（請求項１）。上記構成により、ヘ
ッダ情報を含む第１の情報が第１の記憶手段１０４に既
に記憶されているときに、ヘッダ生成手段１０６が新し
いヘッダ情報の生成を開始するので、新しいヘッダの生
成が完了すればパケット生成手段１０７がパケットの生
成を開始でき。このため、パケット受信から新しいパケ
ット生成までを短時間に完了することができる。
【００１２】本発明はまた、前記ヘッダ生成手段１０６
が新しいヘッダ情報を前記第１の記憶手段１０４に書き
込み、前記パケット生成手段１０７が前記第１の記憶手
段１０４に記憶されたヘッダ情報と前記第２の記憶手段
１０５に記憶された第２の情報に基づいて新しいパケッ
トを生成する構成とした（請求項２）。上記構成によ
り、ヘッダ生成手段１０６は新しく生成したヘッダを記
憶する必要がないので、余分なメモリを必要としない安
価なパケット処理装置を実現することができる。
が新しいヘッダ情報を前記第１の記憶手段１０４に書き
込み、前記パケット生成手段１０７が前記第１の記憶手
段１０４に記憶されたヘッダ情報と前記第２の記憶手段
１０５に記憶された第２の情報に基づいて新しいパケッ
トを生成する構成とした（請求項２）。上記構成によ
り、ヘッダ生成手段１０６は新しく生成したヘッダを記
憶する必要がないので、余分なメモリを必要としない安
価なパケット処理装置を実現することができる。
【００１３】本発明はまた、前記ヘッダ情報が受信パケ
ットの下位レイヤヘッダ情報と前記下位レイヤヘッダに
続いて受信する上位レイヤヘッダ情報により構成され
て、前記第１の記憶手段１０４が記憶する前記第１の情
報が前記下位レイヤヘッダ情報と前記上位レイヤヘッダ
情報とを含み、前記第１の記憶手段１０４が前記上位レ
イヤヘッダ情報を記憶しているときに、前記ヘッダ生成
手段１０６が新しい下位レイヤヘッダの生成を開始する
構成とした（請求項３）。上記構成により、第１の記憶
手段１０４に上位レイヤヘッダ情報を記憶しているとき
には、既に下位レイヤヘッダ情報は第１の記憶手段１０
４に記憶されており、ヘッダ生成手段１０６が下位レイ
ヤヘッダの生成を開始できるので、高速にヘッダを処理
することができる。
ットの下位レイヤヘッダ情報と前記下位レイヤヘッダに
続いて受信する上位レイヤヘッダ情報により構成され
て、前記第１の記憶手段１０４が記憶する前記第１の情
報が前記下位レイヤヘッダ情報と前記上位レイヤヘッダ
情報とを含み、前記第１の記憶手段１０４が前記上位レ
イヤヘッダ情報を記憶しているときに、前記ヘッダ生成
手段１０６が新しい下位レイヤヘッダの生成を開始する
構成とした（請求項３）。上記構成により、第１の記憶
手段１０４に上位レイヤヘッダ情報を記憶しているとき
には、既に下位レイヤヘッダ情報は第１の記憶手段１０
４に記憶されており、ヘッダ生成手段１０６が下位レイ
ヤヘッダの生成を開始できるので、高速にヘッダを処理
することができる。
【００１４】本発明はまた、前記第２の記憶手段１０５
が前記第２の情報を記憶しているときに、前記ヘッダ生
成手段１０６が新しい上位レイヤヘッダ情報の生成を開
始する構成とした（請求項４）。上記構成により、第２
の記憶手段１０５に第２の情報を記憶しているときに
は、既に第１の記憶手段１０４には上位レイヤヘッダ情
報が記憶されており、ヘッダ生成手段１０６が上位レイ
ヤヘッダの生成を開始できるので、高速にヘッダを処理
することができる。
が前記第２の情報を記憶しているときに、前記ヘッダ生
成手段１０６が新しい上位レイヤヘッダ情報の生成を開
始する構成とした（請求項４）。上記構成により、第２
の記憶手段１０５に第２の情報を記憶しているときに
は、既に第１の記憶手段１０４には上位レイヤヘッダ情
報が記憶されており、ヘッダ生成手段１０６が上位レイ
ヤヘッダの生成を開始できるので、高速にヘッダを処理
することができる。
【００１５】本発明はまた、前記ヘッダ情報がパケット
の種類によらず共通の情報である共通ヘッダ情報とパケ
ットの種類毎に異なる種類別ヘッダ情報を有し、前記第
１の記憶手段１０４が、前記共通ヘッダ情報を記憶する
共通ヘッダ情報領域１０４ａと、前記種類別ヘッダ情報
を記憶する種類別ヘッダ情報領域１０４ｂとを具備する
構成とした（請求項５）。上記構成により、第１の記憶
手段１０４がパケットの種類によらない共通ヘッダ情報
とパケットの種類毎に異なる種類別ヘッダ情報とを各々
の領域１０４ａ、１０４ｂに記憶する構成となっている
ために、ヘッダ生成手段１０６がパケットの種類にかか
わらず、受信パケットの共通ヘッダ情報に基づいて新し
いヘッダの生成が可能となり、このため、高速にヘッダ
を処理することができる。
の種類によらず共通の情報である共通ヘッダ情報とパケ
ットの種類毎に異なる種類別ヘッダ情報を有し、前記第
１の記憶手段１０４が、前記共通ヘッダ情報を記憶する
共通ヘッダ情報領域１０４ａと、前記種類別ヘッダ情報
を記憶する種類別ヘッダ情報領域１０４ｂとを具備する
構成とした（請求項５）。上記構成により、第１の記憶
手段１０４がパケットの種類によらない共通ヘッダ情報
とパケットの種類毎に異なる種類別ヘッダ情報とを各々
の領域１０４ａ、１０４ｂに記憶する構成となっている
ために、ヘッダ生成手段１０６がパケットの種類にかか
わらず、受信パケットの共通ヘッダ情報に基づいて新し
いヘッダの生成が可能となり、このため、高速にヘッダ
を処理することができる。
【００１６】本発明はまた、前記パケット分解手段１０
３が受信パケットヘッダ内の前記共通ヘッダ情報を記憶
することなく判別して前記第１の記憶手段１０４の共通
ヘッダ情報領域１０４ａに書き込む構成とした（請求項
６）。上記構成により、パケット分解手段１０３が共通
ヘッダ情報を記憶する必要がないので、遅延が少なく余
分なメモリを必要としない安価なパケット処理装置を実
現することができる。
３が受信パケットヘッダ内の前記共通ヘッダ情報を記憶
することなく判別して前記第１の記憶手段１０４の共通
ヘッダ情報領域１０４ａに書き込む構成とした（請求項
６）。上記構成により、パケット分解手段１０３が共通
ヘッダ情報を記憶する必要がないので、遅延が少なく余
分なメモリを必要としない安価なパケット処理装置を実
現することができる。
【００１７】本発明はまた、前記パケット分解手段１０
３が受信パケットヘッダ内の前記種類別ヘッダ情報を記
憶することなく判別して前記第１の記憶手段１０４の種
類別ヘッダ情報領域１０４ｂに書き込む構成とした（請
求項７）。上記構成により、パケット分解手段１０３が
種類別ヘッダ情報を記憶する必要がないので、遅延が少
なく余分なメモリを必要としない安価なパケット処理装
置を実現することができる。
３が受信パケットヘッダ内の前記種類別ヘッダ情報を記
憶することなく判別して前記第１の記憶手段１０４の種
類別ヘッダ情報領域１０４ｂに書き込む構成とした（請
求項７）。上記構成により、パケット分解手段１０３が
種類別ヘッダ情報を記憶する必要がないので、遅延が少
なく余分なメモリを必要としない安価なパケット処理装
置を実現することができる。
【００１８】本発明はまた、前記ヘッダ情報が目的別に
異なる複数の目的別ヘッダ情報を有し、前記第１の記憶
手段１０４が前記複数の目的別ヘッダ情報の各々毎に記
憶エリア１０４ｃを有する構成とした（請求項８）。上
記構成により、ヘッダ生成手段１０６が所望の目的別情
報を記憶エリア１０４ｃから得ることが可能であるの
で、高速でヘッダを処理することができる。
異なる複数の目的別ヘッダ情報を有し、前記第１の記憶
手段１０４が前記複数の目的別ヘッダ情報の各々毎に記
憶エリア１０４ｃを有する構成とした（請求項８）。上
記構成により、ヘッダ生成手段１０６が所望の目的別情
報を記憶エリア１０４ｃから得ることが可能であるの
で、高速でヘッダを処理することができる。
【００１９】本発明はまた、前記パケット分解手段１０
３が受信パケットヘッダ内の前記複数の目的別ヘッダ情
報を記憶することなく判別して前記第１の記憶手段１０
４の記憶エリア１０４ｃに書き込む構成とした（請求項
９）。上記構成により、パケット分解手段１０３が受信
した目的別情報の各々を個別に記憶する必要がないの
で、遅延が少なく余分なメモリを必要としない安価なパ
ケット処理装置を実現することができる。
３が受信パケットヘッダ内の前記複数の目的別ヘッダ情
報を記憶することなく判別して前記第１の記憶手段１０
４の記憶エリア１０４ｃに書き込む構成とした（請求項
９）。上記構成により、パケット分解手段１０３が受信
した目的別情報の各々を個別に記憶する必要がないの
で、遅延が少なく余分なメモリを必要としない安価なパ
ケット処理装置を実現することができる。
【００２０】本発明はまた、前記ヘッダ生成手段１０６
が前記第１の記憶手段１０４に書き込まれた前記目的別
ヘッダ情報に基づいて新しい目的別ヘッダ情報を生成し
て前記第１の記憶手段１０４に書き込む構成とした（請
求項１０）。上記構成により、ヘッダ生成手段１０６が
生成したヘッダをパケット生成手段１０７が第１の記憶
手段１０４から読み出して新しいパケットを生成するこ
とができるので、遅延が少なく余分なメモリを必要とし
ない安価なパケット処理装置を実現することができる。
が前記第１の記憶手段１０４に書き込まれた前記目的別
ヘッダ情報に基づいて新しい目的別ヘッダ情報を生成し
て前記第１の記憶手段１０４に書き込む構成とした（請
求項１０）。上記構成により、ヘッダ生成手段１０６が
生成したヘッダをパケット生成手段１０７が第１の記憶
手段１０４から読み出して新しいパケットを生成するこ
とができるので、遅延が少なく余分なメモリを必要とし
ない安価なパケット処理装置を実現することができる。
【００２１】本発明はまた、前記パケット分解手段１０
３が前記複数の目的別情報を受信順に一時蓄積して判別
して前記第１の記憶手段１０４に書き込む構成とした
（請求項１１）。上記構成により、パケット分解手段１
０６を目的別情報を受信して判別が完了する期間だけ記
憶する構成としたので、遅延が少なく余分なメモリを必
要としない安価なパケット処理装置を実現することがで
きる。
３が前記複数の目的別情報を受信順に一時蓄積して判別
して前記第１の記憶手段１０４に書き込む構成とした
（請求項１１）。上記構成により、パケット分解手段１
０６を目的別情報を受信して判別が完了する期間だけ記
憶する構成としたので、遅延が少なく余分なメモリを必
要としない安価なパケット処理装置を実現することがで
きる。
【００２２】本発明はまた、前記第１の記憶手段１０４
が下位レイヤヘッダ情報を記憶しているときに、前記ヘ
ッダ生成手段１０６が受信パケットの種類の判別を開始
する構成とした（請求項１２）。上記構成により、下位
レイヤヘッダ情報を記憶しているときに受信パケットの
種類の判別を開始するので、高速でヘッダを処理するこ
とができる。
が下位レイヤヘッダ情報を記憶しているときに、前記ヘ
ッダ生成手段１０６が受信パケットの種類の判別を開始
する構成とした（請求項１２）。上記構成により、下位
レイヤヘッダ情報を記憶しているときに受信パケットの
種類の判別を開始するので、高速でヘッダを処理するこ
とができる。
【００２３】本発明はまた、前記パケット分解手段１０
３が前記第１の記憶手段１０４に前記目的別情報を書き
込むときに、前記ヘッダ生成手段１０６がその書き込み
エリアに基づいて受信パケットの種類を判断する構成と
した（請求項１３）。上記構成により、目的別情報の書
き込みエリアに基づいて受信パケットの種類を判断する
ので、高速でヘッダを処理することができる。
３が前記第１の記憶手段１０４に前記目的別情報を書き
込むときに、前記ヘッダ生成手段１０６がその書き込み
エリアに基づいて受信パケットの種類を判断する構成と
した（請求項１３）。上記構成により、目的別情報の書
き込みエリアに基づいて受信パケットの種類を判断する
ので、高速でヘッダを処理することができる。
【００２４】本発明はまた、前記ヘッダ生成手段１０６
が、前記パケット分解手段１０３が前記第１の記憶手段
１０４に前記目的別情報を書き込むときにその記憶エリ
ア１０４ｃを検知することにより、前記第１の記憶手段
１０４に既に記憶されている下位レイヤヘッダ情報の生
成を開始する構成とした（請求項１４）。上記構成によ
り、パケット分解手段１０３が目的別情報を書き込んだ
記憶エリア１０４ｃをヘッダ生成手段１０６が検知して
下位レイヤヘッダの生成を開始するので、高速でヘッダ
を処理することができる。
が、前記パケット分解手段１０３が前記第１の記憶手段
１０４に前記目的別情報を書き込むときにその記憶エリ
ア１０４ｃを検知することにより、前記第１の記憶手段
１０４に既に記憶されている下位レイヤヘッダ情報の生
成を開始する構成とした（請求項１４）。上記構成によ
り、パケット分解手段１０３が目的別情報を書き込んだ
記憶エリア１０４ｃをヘッダ生成手段１０６が検知して
下位レイヤヘッダの生成を開始するので、高速でヘッダ
を処理することができる。
【００２５】本発明はまた、前記パケット分解手段１０
３が受信パケット内の複数の目的別情報を全て前記第１
の記憶手段１０４の個々の記憶エリア１０４ｃに書き込
み、前記ヘッダ生成手段１０６が前記第１の記憶手段１
０４に記憶された目的別情報に基づいて新しい目的別情
報を生成して前記個々の記憶エリア１０４ｃに書き込
み、前記パケット生成手段１０７が新しく生成するパケ
ットの種類に応じて前記個々の記憶エリア１０４ｃから
前記目的別情報を読み出して新しいパケットを生成する
構成とした（請求項１５）。上記構成により、パケット
生成手段１０７は個別の記憶エリア１０４ｃから、生成
するパケットの種類に応じた前記目的別情報を読み出し
て所望の種類のパケットを生成するので、例えば大規模
網方向へも小規模網方向へも、さらにブリッジモード、
ＩＰ終端モード時、ＶＬＡＮ変換モード時のいずれの場
合においても所望の種類のパケットを高速で柔軟に生成
することができる。
３が受信パケット内の複数の目的別情報を全て前記第１
の記憶手段１０４の個々の記憶エリア１０４ｃに書き込
み、前記ヘッダ生成手段１０６が前記第１の記憶手段１
０４に記憶された目的別情報に基づいて新しい目的別情
報を生成して前記個々の記憶エリア１０４ｃに書き込
み、前記パケット生成手段１０７が新しく生成するパケ
ットの種類に応じて前記個々の記憶エリア１０４ｃから
前記目的別情報を読み出して新しいパケットを生成する
構成とした（請求項１５）。上記構成により、パケット
生成手段１０７は個別の記憶エリア１０４ｃから、生成
するパケットの種類に応じた前記目的別情報を読み出し
て所望の種類のパケットを生成するので、例えば大規模
網方向へも小規模網方向へも、さらにブリッジモード、
ＩＰ終端モード時、ＶＬＡＮ変換モード時のいずれの場
合においても所望の種類のパケットを高速で柔軟に生成
することができる。
【００２６】本発明はまた、前記第２の記憶手段１０５
が、複数の受信パケット内の個々の前記第２の情報を前
記パケット生成手段１０７が判別して読み出し可能に記
憶する判別記憶手段１０５ａを有する構成とした（請求
項１６）。上記構成により、パケット生成手段１０７が
第２の情報を各々判別してパケットを生成することがで
きるので、高速でパケットを生成することができる。
が、複数の受信パケット内の個々の前記第２の情報を前
記パケット生成手段１０７が判別して読み出し可能に記
憶する判別記憶手段１０５ａを有する構成とした（請求
項１６）。上記構成により、パケット生成手段１０７が
第２の情報を各々判別してパケットを生成することがで
きるので、高速でパケットを生成することができる。
【００２７】本発明はまた、受信パケットをヘッダ情報
を含む第１の情報と前記第１の情報に続いて受信する第
２の情報に受信順に分解するパケット分解ステップと、
前記パケット分解ステップにより分解された第１の情報
及び第２の情報を分解順にそれぞれ第１、第２の記憶手
段に記憶するステップと、前記第１の記憶手段に記憶さ
れた前記第１の情報に基づいて新しいヘッダ情報を生成
するヘッダ生成ステップと、前記ヘッダ生成ステップに
より生成されたヘッダ情報と前記第２の記憶手段に記憶
された第２の情報に基づいて新しいパケットを生成する
パケット生成ステップとを備え、前記第２の記憶手段が
前記第２の情報の記憶を完了する前に、前記ヘッダ生成
ステップが新しいヘッダ情報の生成を開始する構成とし
た（請求項１７）。上記構成により、ヘッダ情報を含む
第１の情報が第１の記憶手段１０４に既に記憶されてい
るときに、ヘッダ生成手段１０６が新しいヘッダ情報の
生成を開始するので、新しいヘッダの生成が完了すれば
パケット生成手段１０７がパケットの生成を開始でき。
このため、パケット受信から新しいパケット生成までを
短時間に完了することができる。
を含む第１の情報と前記第１の情報に続いて受信する第
２の情報に受信順に分解するパケット分解ステップと、
前記パケット分解ステップにより分解された第１の情報
及び第２の情報を分解順にそれぞれ第１、第２の記憶手
段に記憶するステップと、前記第１の記憶手段に記憶さ
れた前記第１の情報に基づいて新しいヘッダ情報を生成
するヘッダ生成ステップと、前記ヘッダ生成ステップに
より生成されたヘッダ情報と前記第２の記憶手段に記憶
された第２の情報に基づいて新しいパケットを生成する
パケット生成ステップとを備え、前記第２の記憶手段が
前記第２の情報の記憶を完了する前に、前記ヘッダ生成
ステップが新しいヘッダ情報の生成を開始する構成とし
た（請求項１７）。上記構成により、ヘッダ情報を含む
第１の情報が第１の記憶手段１０４に既に記憶されてい
るときに、ヘッダ生成手段１０６が新しいヘッダ情報の
生成を開始するので、新しいヘッダの生成が完了すれば
パケット生成手段１０７がパケットの生成を開始でき。
このため、パケット受信から新しいパケット生成までを
短時間に完了することができる。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図２は本発明に係るパケッ
ト処理装置の一実施形態を示すブロック図、図３は図２
のＲＡＭの記憶エリアの構成を示す説明図、図４は図２
のパケット処理装置のパケット処理タイミングを示す説
明図、図５は図２のパケット分解手段の下位レイヤヘッ
ダ分解処理手順を示すフローチャート、図６は図５のＶ
ＬＡＮ無しパケットの下位レイヤヘッダ分解処理手順を
詳しく示すフローチャート、図７は図２のヘッダ生成手
段のパケット種類判定手順を示すフローチャート、図８
は図７のパケット種類判定処理を示す説明図、図９は図
２のヘッダ生成手段のＶＬＡＮ処理手順を示すフローチ
ャートである。
施の形態について説明する。図２は本発明に係るパケッ
ト処理装置の一実施形態を示すブロック図、図３は図２
のＲＡＭの記憶エリアの構成を示す説明図、図４は図２
のパケット処理装置のパケット処理タイミングを示す説
明図、図５は図２のパケット分解手段の下位レイヤヘッ
ダ分解処理手順を示すフローチャート、図６は図５のＶ
ＬＡＮ無しパケットの下位レイヤヘッダ分解処理手順を
詳しく示すフローチャート、図７は図２のヘッダ生成手
段のパケット種類判定手順を示すフローチャート、図８
は図７のパケット種類判定処理を示す説明図、図９は図
２のヘッダ生成手段のＶＬＡＮ処理手順を示すフローチ
ャートである。
【００２９】図２において、このパケット処理装置が受
信したパケットはパケット分解手段１０３により解析さ
れて分解され、受信パケット内のヘッダ情報が受信した
順に受信ヘッダ書き込みポート２０１から第１の記憶手
段であるＲＡＭ１０４に書き込まれる。ヘッダ生成手段
１０６はＲＡＭ１０４が記憶した受信ヘッダ情報を受信
ヘッダ読み込みポート２０２より読み込み、受信ヘッダ
情報の内容に応じて新たに送信ヘッダ情報を生成するよ
う構成されている。ヘッダ生成手段１０６で生成された
送信ヘッダ情報は、送信ヘッダ書き込みポート２０３か
ら再度ＲＡＭ１０４に書き込まれた後、パケット生成手
段１０７により送信ヘッダ読み込みポート２０４で読み
込まれる。なお、図２の信号線中、ＤＡＴＡ、ＡＤＤＲ
ＥＳＳ、Ｗｒｉｔｅ、Ｒｅａｄは、それぞれデータ、ア
ドレス、書き込み命令、読み出し命令を示す。
信したパケットはパケット分解手段１０３により解析さ
れて分解され、受信パケット内のヘッダ情報が受信した
順に受信ヘッダ書き込みポート２０１から第１の記憶手
段であるＲＡＭ１０４に書き込まれる。ヘッダ生成手段
１０６はＲＡＭ１０４が記憶した受信ヘッダ情報を受信
ヘッダ読み込みポート２０２より読み込み、受信ヘッダ
情報の内容に応じて新たに送信ヘッダ情報を生成するよ
う構成されている。ヘッダ生成手段１０６で生成された
送信ヘッダ情報は、送信ヘッダ書き込みポート２０３か
ら再度ＲＡＭ１０４に書き込まれた後、パケット生成手
段１０７により送信ヘッダ読み込みポート２０４で読み
込まれる。なお、図２の信号線中、ＤＡＴＡ、ＡＤＤＲ
ＥＳＳ、Ｗｒｉｔｅ、Ｒｅａｄは、それぞれデータ、ア
ドレス、書き込み命令、読み出し命令を示す。
【００３０】ＲＡＭ１０４の記憶エリアは図３に示すよ
うに、概略的に３０バイト（＄０１〜＄３０）の下位レ
イヤヘッダエリアと、３０バイト（＄３１〜＄６０）の
上位レイヤヘッダエリアにより構成されている。６バイ
ト毎に詳しく説明すると、下位レイヤヘッダエリアは ・ＭＡＣ−ＤＡエリア（６バイト＝＄０１−＄０６）
と、 ・ＭＡＣ−ＳＡエリア（６バイト＝＄０７−＄１２）
と、 ・ＶＬＡＮエリア（４バイト＝＄１３−＄１６）及び空
きエリア（２バイト＝＄１７、＄１８）と、 ・空きエリア（１バイト＝＄１９）、Lengthエリア（２
バイト＝＄２０、＄２１）及びＬＬＣエリア（３バイト
＝＄２２−＄２４）と、 ・空きエリア（１バイト＝＄２５）、ＯＵＩエリア（３
バイト＝＄２６−＄２８）及びTypeエリア（２バイト＝
＄２９、＄３０）とに、より構成されている。ＭＡＣ−
ＤＡエリアとＭＡＣ−ＳＡエリアは共通ヘッダ情報エリ
ア（以下、共通情報領域）１０４ａを構成し、残りが種
類別ヘッダ情報エリア（以下、種類別情報領域）１０４
ｂを構成している。
うに、概略的に３０バイト（＄０１〜＄３０）の下位レ
イヤヘッダエリアと、３０バイト（＄３１〜＄６０）の
上位レイヤヘッダエリアにより構成されている。６バイ
ト毎に詳しく説明すると、下位レイヤヘッダエリアは ・ＭＡＣ−ＤＡエリア（６バイト＝＄０１−＄０６）
と、 ・ＭＡＣ−ＳＡエリア（６バイト＝＄０７−＄１２）
と、 ・ＶＬＡＮエリア（４バイト＝＄１３−＄１６）及び空
きエリア（２バイト＝＄１７、＄１８）と、 ・空きエリア（１バイト＝＄１９）、Lengthエリア（２
バイト＝＄２０、＄２１）及びＬＬＣエリア（３バイト
＝＄２２−＄２４）と、 ・空きエリア（１バイト＝＄２５）、ＯＵＩエリア（３
バイト＝＄２６−＄２８）及びTypeエリア（２バイト＝
＄２９、＄３０）とに、より構成されている。ＭＡＣ−
ＤＡエリアとＭＡＣ−ＳＡエリアは共通ヘッダ情報エリ
ア（以下、共通情報領域）１０４ａを構成し、残りが種
類別ヘッダ情報エリア（以下、種類別情報領域）１０４
ｂを構成している。
【００３１】上位レイヤヘッダエリアは、図１０に示す
ようにＩＰの場合に上位レイヤヘッダであるＬ３ヘッダ
を格納するために、同じく６バイト毎に説明すると、 ・空きエリア（２バイト＝＄３１、＄３２）、及びVers
ionエリア、ヘッダ長エリア、ＴＯＳエリア、トータル
長エリア（４バイト＝＄３３−＄３６）と、 ・空きエリア（２バイト＝＄３７、＄３８）、及び識別
番号エリア、フラグメントエリア（４バイト＝＄３９−
＄４２）と、 ・空きエリア（２バイト＝＄４３、＄４４）、及びＴＴ
Ｌエリア、プロトコル番号エリア、ヘッダチェックサム
エリア（４バイト＝＄４５−＄４８）と、 ・空きエリア（２バイト＝＄４９、＄５０）、及び送信
元ＩＰアドレスエリア（４バイト＝＄５１−＄５４）
と、 ・空きエリア（２バイト＝＄５５、＄５６）、及び送信
先ＩＰアドレスエリア（４バイト＝＄５７−＄６０）と
に、より構成されている。
ようにＩＰの場合に上位レイヤヘッダであるＬ３ヘッダ
を格納するために、同じく６バイト毎に説明すると、 ・空きエリア（２バイト＝＄３１、＄３２）、及びVers
ionエリア、ヘッダ長エリア、ＴＯＳエリア、トータル
長エリア（４バイト＝＄３３−＄３６）と、 ・空きエリア（２バイト＝＄３７、＄３８）、及び識別
番号エリア、フラグメントエリア（４バイト＝＄３９−
＄４２）と、 ・空きエリア（２バイト＝＄４３、＄４４）、及びＴＴ
Ｌエリア、プロトコル番号エリア、ヘッダチェックサム
エリア（４バイト＝＄４５−＄４８）と、 ・空きエリア（２バイト＝＄４９、＄５０）、及び送信
元ＩＰアドレスエリア（４バイト＝＄５１−＄５４）
と、 ・空きエリア（２バイト＝＄５５、＄５６）、及び送信
先ＩＰアドレスエリア（４バイト＝＄５７−＄６０）と
に、より構成されている。
【００３２】上述のように受信されたヘッダの情報と、
生成された送信ヘッダの情報はいずれも第１の記憶手段
であるＲＡＭ１０４に格納され、またヘッダ生成手段１
０６はＲＡＭ１０４に格納された情報に基づき送信ヘッ
ダを生成する。よって、ＲＡＭ１０４は従来のヘッダ生
成装置が有するレジスタ全ての機能を兼ねている。
生成された送信ヘッダの情報はいずれも第１の記憶手段
であるＲＡＭ１０４に格納され、またヘッダ生成手段１
０６はＲＡＭ１０４に格納された情報に基づき送信ヘッ
ダを生成する。よって、ＲＡＭ１０４は従来のヘッダ生
成装置が有するレジスタ全ての機能を兼ねている。
【００３３】一方、ＲＡＭ１０４に受信ヘッダを含む情
報の書き込みが完了したパケット分解手段１０３は、受
信したパケットヘッダ内に含まれない第２の情報を受信
データ書き込みポート２０５から第２の記憶手段である
ＦＩＦＯ１０５に書き込む。パケット生成手段１０７は
ＦＩＦＯ１０５の情報を送信データ読み込みポート２０
６で読み込み、送信ヘッダ読み込みポート２０４から読
み込んだヘッダと送信データ読み込みポート２０６から
読み込んだデータから送信パケットを新しく生成する。
報の書き込みが完了したパケット分解手段１０３は、受
信したパケットヘッダ内に含まれない第２の情報を受信
データ書き込みポート２０５から第２の記憶手段である
ＦＩＦＯ１０５に書き込む。パケット生成手段１０７は
ＦＩＦＯ１０５の情報を送信データ読み込みポート２０
６で読み込み、送信ヘッダ読み込みポート２０４から読
み込んだヘッダと送信データ読み込みポート２０６から
読み込んだデータから送信パケットを新しく生成する。
【００３４】また、パケット生成手段１０７には内部レ
ジスタ１０６ａとテーブル１０６ｂが設けられ、内部レ
ジスタ１０６ａには ・ＶＬＡＮレジスタ１０６ａ１、 ・ＶＬＡＮ完了フラグ１０６ａ２、 ・ＶＬＡＮフラグ１０６а３、 ・ＳＮＡＰフラグ１０６ａ４、 ・アドレス値記憶レジスタ１０６ａ５、 ・ＶＬＡＮ変換処理フラグ１０６ａ６、 ・パケット方向設定フラグ１０６ａ７、 ・ＭＡＣ−ＳＡレジスタ１０６ａ８が設けられている。
ジスタ１０６ａとテーブル１０６ｂが設けられ、内部レ
ジスタ１０６ａには ・ＶＬＡＮレジスタ１０６ａ１、 ・ＶＬＡＮ完了フラグ１０６ａ２、 ・ＶＬＡＮフラグ１０６а３、 ・ＳＮＡＰフラグ１０６ａ４、 ・アドレス値記憶レジスタ１０６ａ５、 ・ＶＬＡＮ変換処理フラグ１０６ａ６、 ・パケット方向設定フラグ１０６ａ７、 ・ＭＡＣ−ＳＡレジスタ１０６ａ８が設けられている。
【００３５】パケット分解手段１０３は下位／上位レイ
ヤヘッダの分解がそれぞれ完了すると、ヘッダ生成手段
制御ポート２０７を介して、図４に示すようにヘッダ生
成手段１０６へ順次、下位レイヤヘッダ分解完了通知８
１０と上位レイヤヘッダ分解完了通知８０７を送る。ヘ
ッダ生成手段１０６は下位レイヤヘッダ分解完了通知８
１０を受け取ると、パケット分解手段１０３がＲＡＭ１
０４に上位レイヤヘッダを書き込んでいるときに、下位
レイヤヘッダ情報に基づいて受信パケットの種類を判別
する。ヘッダ生成手段１０６はまた、パケット分解手段
１０３がＲＡＭ１０４に上位レイヤヘッダの書き込みを
完了し、ＦＩＦＯ１０５に書き込みを開始したときに、
図３に示すＲＡＭ１０４の上位レイヤヘッダを記憶して
いる領域（＄３３−＄６０）を読み込む。
ヤヘッダの分解がそれぞれ完了すると、ヘッダ生成手段
制御ポート２０７を介して、図４に示すようにヘッダ生
成手段１０６へ順次、下位レイヤヘッダ分解完了通知８
１０と上位レイヤヘッダ分解完了通知８０７を送る。ヘ
ッダ生成手段１０６は下位レイヤヘッダ分解完了通知８
１０を受け取ると、パケット分解手段１０３がＲＡＭ１
０４に上位レイヤヘッダを書き込んでいるときに、下位
レイヤヘッダ情報に基づいて受信パケットの種類を判別
する。ヘッダ生成手段１０６はまた、パケット分解手段
１０３がＲＡＭ１０４に上位レイヤヘッダの書き込みを
完了し、ＦＩＦＯ１０５に書き込みを開始したときに、
図３に示すＲＡＭ１０４の上位レイヤヘッダを記憶して
いる領域（＄３３−＄６０）を読み込む。
【００３６】また、図４に示すようにヘッダ生成手段１
０６は、受信パケットのＶＬＡＮ情報４０７に応じて決
定されるＶＬＡＮ通知８０５と、生成する送信パケット
の種類を指示するパケット種類通知８０６と、パケット
分解手段１０３から受けた上位レイヤヘッダ分解完了通
知８０７と、下位レイヤヘッダの生成完了を通知する下
位レイヤヘッダ生成通知８０８と、上位レイヤヘッダの
生成完了を通知する上位生成通知８０９と、を順次、パ
ケット生成手段制御ポート２０８からパケット生成手段
１０７へ送る。
０６は、受信パケットのＶＬＡＮ情報４０７に応じて決
定されるＶＬＡＮ通知８０５と、生成する送信パケット
の種類を指示するパケット種類通知８０６と、パケット
分解手段１０３から受けた上位レイヤヘッダ分解完了通
知８０７と、下位レイヤヘッダの生成完了を通知する下
位レイヤヘッダ生成通知８０８と、上位レイヤヘッダの
生成完了を通知する上位生成通知８０９と、を順次、パ
ケット生成手段制御ポート２０８からパケット生成手段
１０７へ送る。
【００３７】以上のように、下位レイヤヘッダの各々の
情報に対応する個別の記憶エリア（＄０１−＄３０）に
は、ＲＡＭ１０４内には共通情報と種類別情報の各々を
記憶する領域１０４ａ、１０４ｂが設けられており、さ
らに上述の目的別情報別に各々個別の記憶エリア（＄３
３−＄６０）を設けている。以下、パケット分解手段１
０３、ヘッダ生成手段１０６及びパケット生成手段１０
７の処理について詳しく説明する。
情報に対応する個別の記憶エリア（＄０１−＄３０）に
は、ＲＡＭ１０４内には共通情報と種類別情報の各々を
記憶する領域１０４ａ、１０４ｂが設けられており、さ
らに上述の目的別情報別に各々個別の記憶エリア（＄３
３−＄６０）を設けている。以下、パケット分解手段１
０３、ヘッダ生成手段１０６及びパケット生成手段１０
７の処理について詳しく説明する。
【００３８】＜パケット分解手段１０３＞パケットを受
信すると、パケット分解手段１０３は図５及び図６に示
される下位レイヤヘッダの分解手順に従い、ＲＡＭ１０
４に第１の情報の書き込みを開始する。まず、処理ステ
ップ５１０にてＲＡＭ１０４の全てのエリア（＄１−＄
６０）を０にクリアした後、判断ステップ５０５にて受
信パケットの最初の１２バイト（＃１−＃１２）である
ＭＡＣ−ＤＡ情報４０１とＭＡＣ−ＳＡ情報４０２が正
常か否かを判断し、異常の場合にはパケットの分解処理
を終了する。このときパケット分解手段１０３は後述の
処理ステップ５１８にてなされるヘッダ生成手段１０６
への下位レイヤヘッダ分解完了通知８１０を送らないの
で、パケットは破棄される。
信すると、パケット分解手段１０３は図５及び図６に示
される下位レイヤヘッダの分解手順に従い、ＲＡＭ１０
４に第１の情報の書き込みを開始する。まず、処理ステ
ップ５１０にてＲＡＭ１０４の全てのエリア（＄１−＄
６０）を０にクリアした後、判断ステップ５０５にて受
信パケットの最初の１２バイト（＃１−＃１２）である
ＭＡＣ−ＤＡ情報４０１とＭＡＣ−ＳＡ情報４０２が正
常か否かを判断し、異常の場合にはパケットの分解処理
を終了する。このときパケット分解手段１０３は後述の
処理ステップ５１８にてなされるヘッダ生成手段１０６
への下位レイヤヘッダ分解完了通知８１０を送らないの
で、パケットは破棄される。
【００３９】他方、正常な場合には処理ステップ５１１
に進み、１２バイト（＃１−＃１２）のＭＡＣ−ＤＡ情
報４０１とＭＡＣ−ＳＡ情報４０２をＲＡＭ１０４のア
ドレス＄１−＄１２に書き込む。ここで、前述の８種類
のパケットの先頭１２バイトは媒体アクセス制御アドレ
ス（Media Access Control Address）と呼ばれ ネット
ワークでコンピュータ同士を識別するために設定される
ハードウェアアドレスであり、先頭６バイト＃１−＃６
のＭＡＣ−ＤＡ情報４０１はパケットの送信先コンピュ
ータ、後に続く６バイト＃７−＃１２のＭＡＣ−ＳＡ情
報４０２は送信元コンピュータのアドレスを意味する。
に進み、１２バイト（＃１−＃１２）のＭＡＣ−ＤＡ情
報４０１とＭＡＣ−ＳＡ情報４０２をＲＡＭ１０４のア
ドレス＄１−＄１２に書き込む。ここで、前述の８種類
のパケットの先頭１２バイトは媒体アクセス制御アドレ
ス（Media Access Control Address）と呼ばれ ネット
ワークでコンピュータ同士を識別するために設定される
ハードウェアアドレスであり、先頭６バイト＃１−＃６
のＭＡＣ−ＤＡ情報４０１はパケットの送信先コンピュ
ータ、後に続く６バイト＃７−＃１２のＭＡＣ−ＳＡ情
報４０２は送信元コンピュータのアドレスを意味する。
【００４０】また、ＭＡＣ−ＤＡ情報４０１とＭＡＣ−
ＳＡ情報４０２各々の先頭の３バイト＃１−＃３、＃７
−＃９は、ベンダコードとしてＩＥＥＥが管理／割り当
てを行なっており、後に続く３バイトは各ベンダで重複
しないように管理しているコードなので、結果として、
世界中で同じ物理アドレスを持つコンピュータは存在せ
ず、すべて異なるアドレスが割り当てられていることに
なる。Ethernet（登録商標）（イーサネット（登録商
標））では、このアドレスを元にしてフレームの送受信
を行なっている。
ＳＡ情報４０２各々の先頭の３バイト＃１−＃３、＃７
−＃９は、ベンダコードとしてＩＥＥＥが管理／割り当
てを行なっており、後に続く３バイトは各ベンダで重複
しないように管理しているコードなので、結果として、
世界中で同じ物理アドレスを持つコンピュータは存在せ
ず、すべて異なるアドレスが割り当てられていることに
なる。Ethernet（登録商標）（イーサネット（登録商
標））では、このアドレスを元にしてフレームの送受信
を行なっている。
【００４１】処理ステップ５１１の処理が完了すると判
断ステップ５０１に進み、続き受信した１３，１４バイ
ト目のデータ（＃１３、＃１４）に基づき下位レイヤヘ
ッダにＶＬＡＮ情報４０７が挿入されているか否かを判
定する。ここで、４バイト＃１３−＃１６のＶＬＡＮ情
報４０７は、複数のルータを持つ大規模網上で仮想的な
ＬＡＮ（ＶＬＡＮ）を構築するために、ノード間で受け
渡されるパケットに付加した４バイトのバーチャルＬＡ
Ｎ情報であって、ＩＥＥＥ８０２委員会で標準化作業が
進められており、バーチャルＬＡＮの標準規格「ＩＥＥ
Ｅ ８２０．１Ｑ」での採用が決定されている。また、
図１０に示すように、ＶＬＡＮ情報４０７の先頭２バイ
ト＃１３、＃１４には１６進数表示で８１００ｈの固定
データが挿入され、また、１ビットのＣＦＩフラグ４０
７ａ、１２ビット（bits）のＶＩＤ情報４０７ｂなどが
挿入されている。
断ステップ５０１に進み、続き受信した１３，１４バイ
ト目のデータ（＃１３、＃１４）に基づき下位レイヤヘ
ッダにＶＬＡＮ情報４０７が挿入されているか否かを判
定する。ここで、４バイト＃１３−＃１６のＶＬＡＮ情
報４０７は、複数のルータを持つ大規模網上で仮想的な
ＬＡＮ（ＶＬＡＮ）を構築するために、ノード間で受け
渡されるパケットに付加した４バイトのバーチャルＬＡ
Ｎ情報であって、ＩＥＥＥ８０２委員会で標準化作業が
進められており、バーチャルＬＡＮの標準規格「ＩＥＥ
Ｅ ８２０．１Ｑ」での採用が決定されている。また、
図１０に示すように、ＶＬＡＮ情報４０７の先頭２バイ
ト＃１３、＃１４には１６進数表示で８１００ｈの固定
データが挿入され、また、１ビットのＣＦＩフラグ４０
７ａ、１２ビット（bits）のＶＩＤ情報４０７ｂなどが
挿入されている。
【００４２】ＶＬＡＮ情報４０７の先頭２バイト＃１
３、＃１４は、１６進数表示で８１００ｈの固定データ
が挿入されているため、パケット分解手段１０３は８１
００ｈであれば「ＶＬＡＮ有り」、８１００ｈでなけれ
ば「ＶＬＡＮ無し」と判定する。判断ステップ５０１に
てパケット分解手段１０３が「ＶＬＡＮ無し」と判定す
ると、図６に示すＶＬＡＮ無しパケットの下位レイヤヘ
ッダの分解手順である処理ステップ６０１に進む。
３、＃１４は、１６進数表示で８１００ｈの固定データ
が挿入されているため、パケット分解手段１０３は８１
００ｈであれば「ＶＬＡＮ有り」、８１００ｈでなけれ
ば「ＶＬＡＮ無し」と判定する。判断ステップ５０１に
てパケット分解手段１０３が「ＶＬＡＮ無し」と判定す
ると、図６に示すＶＬＡＮ無しパケットの下位レイヤヘ
ッダの分解手順である処理ステップ６０１に進む。
【００４３】他方、判断ステップ５０１にて「ＶＬＡ
Ｎ」有りと判定すると、判断ステップ５０２では、図１
０に示されるＶＬＡＮ情報４０７のうちの第３バイト目
の先頭から４ビット目のＣＦＩフラグ４０７ａを判断す
る。ＣＦＩフラグ４０７ａはＶＬＡＮ情報４０７が可変
長であるか固定長であるかを表示するフラグであり、固
定長であれば０、可変長であれば１が表示される。結果
が１だった場合には受信パケットの分解処理を終了す
る。このときパケット分解手段１０３は後述の処理ステ
ップ５１８にてなされるヘッダ生成手段１０６への下位
レイヤヘッダ分解完了通知８１０を送らないのでパケッ
トは破棄される。
Ｎ」有りと判定すると、判断ステップ５０２では、図１
０に示されるＶＬＡＮ情報４０７のうちの第３バイト目
の先頭から４ビット目のＣＦＩフラグ４０７ａを判断す
る。ＣＦＩフラグ４０７ａはＶＬＡＮ情報４０７が可変
長であるか固定長であるかを表示するフラグであり、固
定長であれば０、可変長であれば１が表示される。結果
が１だった場合には受信パケットの分解処理を終了す
る。このときパケット分解手段１０３は後述の処理ステ
ップ５１８にてなされるヘッダ生成手段１０６への下位
レイヤヘッダ分解完了通知８１０を送らないのでパケッ
トは破棄される。
【００４４】判断ステップ５０２での判断結果が０（Ｎ
Ｏ）だった場合にはステップ５１２に進み、ＶＬＡＮ情
報４０７をＲＡＭ１０４のアドレス＄１３−＄１６に書
き込む。次いでパケット分解手段１０３は判断ステップ
５０３にて、固定長のＶＬＡＮ情報４０７に続き受信し
た第１７，１８バイト目＃１７、＃１８の値がLength情
報４０４なのかType情報４０３なのかを判断する。Leng
th情報４０４は情報４０４に続き受信されるペイロード
４０８の長さを示し、国際標準規格であるＲＦＣ８９４
には１５００バイト以下と規定されている。またType情
報４０３はペイロード４０８に搭載された情報の形式を
示すものである。
Ｏ）だった場合にはステップ５１２に進み、ＶＬＡＮ情
報４０７をＲＡＭ１０４のアドレス＄１３−＄１６に書
き込む。次いでパケット分解手段１０３は判断ステップ
５０３にて、固定長のＶＬＡＮ情報４０７に続き受信し
た第１７，１８バイト目＃１７、＃１８の値がLength情
報４０４なのかType情報４０３なのかを判断する。Leng
th情報４０４は情報４０４に続き受信されるペイロード
４０８の長さを示し、国際標準規格であるＲＦＣ８９４
には１５００バイト以下と規定されている。またType情
報４０３はペイロード４０８に搭載された情報の形式を
示すものである。
【００４５】判断ステップ５０３において第１７、１８
バイト目＃１７、＃１８が１５００を超えた値を示す場
合にはType情報４０３と判断して受信パケットをＤＩＸ
＋ＶＬＡＮパケット４１１であるとみなし、処理ステッ
プ５１６にて第１７，１８バイト目＃１７、＃１８をＲ
ＡＭ１０４のアドレス＄２９、＄３０に書き込んだ後、
処理ステップ５１８に進む。
バイト目＃１７、＃１８が１５００を超えた値を示す場
合にはType情報４０３と判断して受信パケットをＤＩＸ
＋ＶＬＡＮパケット４１１であるとみなし、処理ステッ
プ５１６にて第１７，１８バイト目＃１７、＃１８をＲ
ＡＭ１０４のアドレス＄２９、＄３０に書き込んだ後、
処理ステップ５１８に進む。
【００４６】他方、１５００以下の場合にはLength情報
４０４であると判定し、処理ステップ５１３にて第１
７，、８バイト目＃１７、＃１８（Length情報４０４）
をＲＡＭ１０４のアドレス＄２０、＄２１に書き込んだ
後、処理ステップ５１４に進む。処理ステップ５１４で
はLength情報４０４に続き受信された３バイトの情報で
ある第１９−２１バイト目＃１９−＃２１の情報をＬＬ
Ｃ情報４０５とし、ＲＡＭ１０４のアドレス＄２２−＄
２４に書き込んだ後、判断ステップ５０４に進む。
４０４であると判定し、処理ステップ５１３にて第１
７，、８バイト目＃１７、＃１８（Length情報４０４）
をＲＡＭ１０４のアドレス＄２０、＄２１に書き込んだ
後、処理ステップ５１４に進む。処理ステップ５１４で
はLength情報４０４に続き受信された３バイトの情報で
ある第１９−２１バイト目＃１９−＃２１の情報をＬＬ
Ｃ情報４０５とし、ＲＡＭ１０４のアドレス＄２２−＄
２４に書き込んだ後、判断ステップ５０４に進む。
【００４７】ここで、ＬＬＣ情報４０５は論理リンク制
御（Logical Link Control）情報と呼ばれ、ＩＥＥＥ
８０２．２で定義されており、上位レイヤとＩＥＥＥ
８０２．２規定のＳＮＡＰ（Subnetwork Access Protoc
ol）情報４０６との仲介をなす情報であり、ＳＮＡＰ情
報４０６がＬＬＣ情報４０５の後に続く場合にはＬＬＣ
情報４０５の先頭の２バイトは１６進数表示でＡＡ、Ａ
Ａｈの値をとる。
御（Logical Link Control）情報と呼ばれ、ＩＥＥＥ
８０２．２で定義されており、上位レイヤとＩＥＥＥ
８０２．２規定のＳＮＡＰ（Subnetwork Access Protoc
ol）情報４０６との仲介をなす情報であり、ＳＮＡＰ情
報４０６がＬＬＣ情報４０５の後に続く場合にはＬＬＣ
情報４０５の先頭の２バイトは１６進数表示でＡＡ、Ａ
Ａｈの値をとる。
【００４８】判断ステップ５０４では受信パケットの第
１９、２０バイト目＃１９、＃２０の情報がＡＡ、ＡＡ
ｈの値を取っていた場合、ＳＮＡＰ情報４０６がＬＬＣ
情報４０５の後に続いているものと判断し、受信したパ
ケットはＬＬＣ＋ＳＮＡＰ＋ＶＬＡＮパケット４１３で
あるとみなし、処理ステップ５１５にて第２２−２６バ
イト目＃２２−＃２６の情報をＲＡＭ１０４のアドレス
＄２６−＄３０に書き込んだ後、処理ステップ５１８に
進む。
１９、２０バイト目＃１９、＃２０の情報がＡＡ、ＡＡ
ｈの値を取っていた場合、ＳＮＡＰ情報４０６がＬＬＣ
情報４０５の後に続いているものと判断し、受信したパ
ケットはＬＬＣ＋ＳＮＡＰ＋ＶＬＡＮパケット４１３で
あるとみなし、処理ステップ５１５にて第２２−２６バ
イト目＃２２−＃２６の情報をＲＡＭ１０４のアドレス
＄２６−＄３０に書き込んだ後、処理ステップ５１８に
進む。
【００４９】他方、判断ステップ５０４にてＬＬＣ情報
４０５の先頭の２バイト＃１９、＃２０がＡＡ、ＡＡｈ
をとっていなかったときは、受信パケットはＲＡＷ＋Ｖ
ＬＡＮパケット４１２ａか又はＬＬＣ＋ＶＬＡＮパケッ
ト４１２ｂであり、下位レイヤヘッダを全てＲＡＭ１０
４に書き込んだものと判断し、処理ステップ５１８に進
む。処理ステップ５１８では下位レイヤヘッダ分解完了
通知８１０をヘッダ生成手段１０６に送り、続く処理ス
テップ５１９では上位レイヤヘッダを分解し、分解が完
了すると上位レイヤヘッダ分解完了通知８０７をパケッ
ト生成手段１０７に送る。
４０５の先頭の２バイト＃１９、＃２０がＡＡ、ＡＡｈ
をとっていなかったときは、受信パケットはＲＡＷ＋Ｖ
ＬＡＮパケット４１２ａか又はＬＬＣ＋ＶＬＡＮパケッ
ト４１２ｂであり、下位レイヤヘッダを全てＲＡＭ１０
４に書き込んだものと判断し、処理ステップ５１８に進
む。処理ステップ５１８では下位レイヤヘッダ分解完了
通知８１０をヘッダ生成手段１０６に送り、続く処理ス
テップ５１９では上位レイヤヘッダを分解し、分解が完
了すると上位レイヤヘッダ分解完了通知８０７をパケッ
ト生成手段１０７に送る。
【００５０】判断ステップ５０１にてＶＬＡＮ無しと判
定すると、図６に示す判断ステップ６０１にて、固定長
のＭＡＣ−ＳＡ情報４０２に続き受信した第１３，１４
バイト目＃１３、＃１４の値を検出し、それら２バイト
＃１３、＃１４がLength情報４０４であるかType情報４
０３であるかを判断する。上述の２バイト＃１３、＃１
４の示す値が１５００を超えている場合にはType情報４
０３と判断して受信パケットはＤＩＸパケットであると
みなし、処理ステップ６１１にて２バイト＃１３、＃１
４をＲＡＭ１０４のアドレス＄２９、＄３０に書き込ん
だ後、処理ステップ５１８に進む。
定すると、図６に示す判断ステップ６０１にて、固定長
のＭＡＣ−ＳＡ情報４０２に続き受信した第１３，１４
バイト目＃１３、＃１４の値を検出し、それら２バイト
＃１３、＃１４がLength情報４０４であるかType情報４
０３であるかを判断する。上述の２バイト＃１３、＃１
４の示す値が１５００を超えている場合にはType情報４
０３と判断して受信パケットはＤＩＸパケットであると
みなし、処理ステップ６１１にて２バイト＃１３、＃１
４をＲＡＭ１０４のアドレス＄２９、＄３０に書き込ん
だ後、処理ステップ５１８に進む。
【００５１】他方、１５００以下の場合にはLength情報
４０４であると判定し、処理ステップ６１２にて２バイ
ト＃１３、＃１４（Length情報４０４）をＲＡＭ１０４
のアドレス＄２０、＄２１に書き込んだ後、処理ステッ
プ６１３に進む。処理ステップ６１３ではLength情報４
０４に続き受信された３バイトの情報である第１５−１
７バイト目＃１５−＃１７の情報をＬＬＣ情報４０５と
してＲＡＭ１０４のアドレス＄２２−＄２４に書き込ん
だ後、判断ステップ６０２に進む。
４０４であると判定し、処理ステップ６１２にて２バイ
ト＃１３、＃１４（Length情報４０４）をＲＡＭ１０４
のアドレス＄２０、＄２１に書き込んだ後、処理ステッ
プ６１３に進む。処理ステップ６１３ではLength情報４
０４に続き受信された３バイトの情報である第１５−１
７バイト目＃１５−＃１７の情報をＬＬＣ情報４０５と
してＲＡＭ１０４のアドレス＄２２−＄２４に書き込ん
だ後、判断ステップ６０２に進む。
【００５２】判断ステップ６０２ではＬＬＣ情報４０５
の先頭の２バイトである受信パケットの第１５、１６バ
イト目＃１５、＃１６の情報がＡＡ、ＡＡｈの値をとる
場合、ＳＮＡＰ情報４０６がＬＬＣ情報４０５の後に続
いているものと判断して受信パケットはＬＬＣ＋ＳＮＡ
Ｐパケット４１６であるとみなし、処理ステップ６１４
にて第１８−２２バイト目＃１８−＃２２の情報をＲＡ
Ｍ１０４のアドレス＄２６−＄３０に書き込んだ後、処
理ステップ５１８に進む。
の先頭の２バイトである受信パケットの第１５、１６バ
イト目＃１５、＃１６の情報がＡＡ、ＡＡｈの値をとる
場合、ＳＮＡＰ情報４０６がＬＬＣ情報４０５の後に続
いているものと判断して受信パケットはＬＬＣ＋ＳＮＡ
Ｐパケット４１６であるとみなし、処理ステップ６１４
にて第１８−２２バイト目＃１８−＃２２の情報をＲＡ
Ｍ１０４のアドレス＄２６−＄３０に書き込んだ後、処
理ステップ５１８に進む。
【００５３】他方、判断ステップ６０２にてパケットの
１５、１６バイト目＃１５、＃１６の情報がＡＡ、ＡＡ
ｈの値をとっていなかったときは、受信したパケットが
ＲＡＷパケットか又はＬＬＣパケットであり、下位レイ
ヤヘッダを全てＲＡＭ１０４に書き込んだものと判断
し、処理ステップ５１８に進む。処理ステップ５１８で
は図４に示すようにヘッダ生成手段１０６へ下位レイヤ
ヘッダ分解完了通知８１０を行った後に処理ステップ５
１９に進む。処理ステップ５１９では上位レイヤヘッダ
を分解し、分解が完了すると上位レイヤヘッダ分解完了
通知８０７をパケット生成手段１０７に送る。
１５、１６バイト目＃１５、＃１６の情報がＡＡ、ＡＡ
ｈの値をとっていなかったときは、受信したパケットが
ＲＡＷパケットか又はＬＬＣパケットであり、下位レイ
ヤヘッダを全てＲＡＭ１０４に書き込んだものと判断
し、処理ステップ５１８に進む。処理ステップ５１８で
は図４に示すようにヘッダ生成手段１０６へ下位レイヤ
ヘッダ分解完了通知８１０を行った後に処理ステップ５
１９に進む。処理ステップ５１９では上位レイヤヘッダ
を分解し、分解が完了すると上位レイヤヘッダ分解完了
通知８０７をパケット生成手段１０７に送る。
【００５４】＜ヘッダ生成手段１０６＞ここで、図２に
示されるように、パケット分解手段１０３とＲＡＭ１０
４を接続するアドレスバス２０１ａはヘッダ生成手段１
０６にも接続されているため、上述のようにパケット分
解手段１０３がＲＡＭ１０４にヘッダを書き込んでいる
とき、ヘッダ生成手段１０６はパケット分解手段１０３
がＲＡＭ１０４に書き込むアドレスを検知できる。
示されるように、パケット分解手段１０３とＲＡＭ１０
４を接続するアドレスバス２０１ａはヘッダ生成手段１
０６にも接続されているため、上述のようにパケット分
解手段１０３がＲＡＭ１０４にヘッダを書き込んでいる
とき、ヘッダ生成手段１０６はパケット分解手段１０３
がＲＡＭ１０４に書き込むアドレスを検知できる。
【００５５】そこで、ヘッダ生成手段１０６はパケット
分解手段１０３がＲＡＭ１０４に上位レイヤヘッダを書
き込んでいるときに図７に示されるパケット種類判別の
手順に従い、受信中のパケットの種類を判定する。ま
ず、パケット分解手段１０３がＲＡＭ１０４の全ての情
報を０にクリアすると、ヘッダ生成手段１０６は判断ス
テップ９２１にてＲＡＭ１０４への下位レイヤヘッダの
書き込みが開始されたと判断し、ヘッダ生成手段１０６
の内部に設けられたアドレス値記憶レジスタ１０６ａ５
とＶＬＡＮフラグ１０６ａ３とＳＮＡＰフラグ１０６ａ
４とＶＬＡＮ完了フラグ１０６ａ２とを全てを”０”に
クリアし、処理ステップ９２２へ進む。
分解手段１０３がＲＡＭ１０４に上位レイヤヘッダを書
き込んでいるときに図７に示されるパケット種類判別の
手順に従い、受信中のパケットの種類を判定する。ま
ず、パケット分解手段１０３がＲＡＭ１０４の全ての情
報を０にクリアすると、ヘッダ生成手段１０６は判断ス
テップ９２１にてＲＡＭ１０４への下位レイヤヘッダの
書き込みが開始されたと判断し、ヘッダ生成手段１０６
の内部に設けられたアドレス値記憶レジスタ１０６ａ５
とＶＬＡＮフラグ１０６ａ３とＳＮＡＰフラグ１０６ａ
４とＶＬＡＮ完了フラグ１０６ａ２とを全てを”０”に
クリアし、処理ステップ９２２へ進む。
【００５６】処理ステップ９２２ではアドレスバス２０
１ａを監視し、パケット分解手段１０３がＲＡＭ１０４
に１バイトの情報を書き込む毎に、アドレスバス２０１
ａ上のその書き込みアドレスをヘッダ生成手段１０６の
アドレス値記憶レジスタ１０６ａ５に記憶し、判断ステ
ップ９２３に進む。判断ステップ９２３では処理ステッ
プ９２２で記憶したアドレス値記憶レジスタ１０６ａ５
の値が＄１３か否かを判断する。ＲＡＭ１０４のアドレ
ス＄１３はＶＬＡＮ情報４０７の先頭１バイトに対応す
る記憶エリアであり、パケット処理装置がＶＬＡＮ情報
４０７を受信した場合、パケット分解手段１０３は図５
に示される処理ステップ５１２にてアドレス＄１３に書
き込みをおこなう。
１ａを監視し、パケット分解手段１０３がＲＡＭ１０４
に１バイトの情報を書き込む毎に、アドレスバス２０１
ａ上のその書き込みアドレスをヘッダ生成手段１０６の
アドレス値記憶レジスタ１０６ａ５に記憶し、判断ステ
ップ９２３に進む。判断ステップ９２３では処理ステッ
プ９２２で記憶したアドレス値記憶レジスタ１０６ａ５
の値が＄１３か否かを判断する。ＲＡＭ１０４のアドレ
ス＄１３はＶＬＡＮ情報４０７の先頭１バイトに対応す
る記憶エリアであり、パケット処理装置がＶＬＡＮ情報
４０７を受信した場合、パケット分解手段１０３は図５
に示される処理ステップ５１２にてアドレス＄１３に書
き込みをおこなう。
【００５７】よって、前記アドレス値記憶レジスタ１０
６ａ５の値が＄１３となっている場合、ヘッダ生成手段
１０６はＶＬＡＮ情報４０７を受信したと判断して処理
ステップ９２４に進み、ヘッダ生成手段１０６の内部に
アドレス値記憶レジスタ１０６ａ５とは別に設けられた
ＶＬＡＮフラグ１０６ａ３の値を”１”に設定し、次い
で判断ステップ９２９に進む。
６ａ５の値が＄１３となっている場合、ヘッダ生成手段
１０６はＶＬＡＮ情報４０７を受信したと判断して処理
ステップ９２４に進み、ヘッダ生成手段１０６の内部に
アドレス値記憶レジスタ１０６ａ５とは別に設けられた
ＶＬＡＮフラグ１０６ａ３の値を”１”に設定し、次い
で判断ステップ９２９に進む。
【００５８】他方、処理ステップ９２２で記憶したアド
レス値記憶レジスタ１０６ａ５の値が＄１３ではない場
合には判断ステップ９２５に進む。判断ステップ９２５
では、処理ステップ９２２で記憶したアドレス値記憶レ
ジスタ１０６ａ５の値が＄２６か否かを判断する。ＲＡ
Ｍ１０４のアドレス＄２６はＳＮＡＰ情報４０６の先頭
１バイトに対応する記憶エリアであり、ＳＮＡＰ情報４
０６を受信した場合、パケット分解手段１０３は図５、
図６に示される処理ステップ５１５又は処理ステップ６
１４にてアドレス＄２６に書き込みをおこなう。
レス値記憶レジスタ１０６ａ５の値が＄１３ではない場
合には判断ステップ９２５に進む。判断ステップ９２５
では、処理ステップ９２２で記憶したアドレス値記憶レ
ジスタ１０６ａ５の値が＄２６か否かを判断する。ＲＡ
Ｍ１０４のアドレス＄２６はＳＮＡＰ情報４０６の先頭
１バイトに対応する記憶エリアであり、ＳＮＡＰ情報４
０６を受信した場合、パケット分解手段１０３は図５、
図６に示される処理ステップ５１５又は処理ステップ６
１４にてアドレス＄２６に書き込みをおこなう。
【００５９】よって、アドレス値記憶レジスタ１０６ａ
５の値が＄２６となっている場合、ヘッダ生成手段１０
６はＳＮＡＰ情報４０６を受信したと判断して処理ステ
ップ９２６に進み、ヘッダ生成手段１０６の内部にアド
レス値記憶レジスタ１０６ａ５やＶＬＡＮフラグ１０６
ａ３とは別に設けられたＳＮＡＰフラグ１０６ａ４の値
を”１”に設定し、次いで判断ステップ９２９に進む。
５の値が＄２６となっている場合、ヘッダ生成手段１０
６はＳＮＡＰ情報４０６を受信したと判断して処理ステ
ップ９２６に進み、ヘッダ生成手段１０６の内部にアド
レス値記憶レジスタ１０６ａ５やＶＬＡＮフラグ１０６
ａ３とは別に設けられたＳＮＡＰフラグ１０６ａ４の値
を”１”に設定し、次いで判断ステップ９２９に進む。
【００６０】他方、処理ステップ９２２で記憶したアド
レス値記憶レジスタ１０６ａ５の値が＄２６ではない場
合には判断ステップ９２７に進む。判断ステップ９２７
では、処理ステップ９２２で記憶したアドレス値記憶レ
ジスタ１０６ａ５の値が＄２０又は＄２９か否かを判断
する。ＲＡＭ１０４のアドレス＄２０はLength情報４０
４の先頭の１バイトに対応し、アドレス＄２９はType情
報４０３の先頭１バイトに対応する記憶エリアであり、
いずれのアドレスもパケット分解手段１０３がＶＬＡＮ
情報４０７の処理が完了した後に書き込まれる。
レス値記憶レジスタ１０６ａ５の値が＄２６ではない場
合には判断ステップ９２７に進む。判断ステップ９２７
では、処理ステップ９２２で記憶したアドレス値記憶レ
ジスタ１０６ａ５の値が＄２０又は＄２９か否かを判断
する。ＲＡＭ１０４のアドレス＄２０はLength情報４０
４の先頭の１バイトに対応し、アドレス＄２９はType情
報４０３の先頭１バイトに対応する記憶エリアであり、
いずれのアドレスもパケット分解手段１０３がＶＬＡＮ
情報４０７の処理が完了した後に書き込まれる。
【００６１】よって、アドレス値記憶レジスタ１０６ａ
５の値が＄２０もしくは＄２９となっている場合、ヘッ
ダ生成手段１０６はパケット分解手段１０３がＶＬＡＮ
情報４０７の処理が完了したと判断して処理ステップ９
２８に進み、ヘッダ生成手段１０６の内部に設けられた
ＶＬＡＮ完了フラグ１０６ａ２の値を”１”に設定し、
次いで判断ステップ９２９に進む。他方、処理ステップ
９２２で記憶したアドレス値記憶レジスタ１０６ａ５の
値が＄２０もしくは＄２９ではない場合には処理ステッ
プ９２８を省略して判断ステップ９２９に進む。
５の値が＄２０もしくは＄２９となっている場合、ヘッ
ダ生成手段１０６はパケット分解手段１０３がＶＬＡＮ
情報４０７の処理が完了したと判断して処理ステップ９
２８に進み、ヘッダ生成手段１０６の内部に設けられた
ＶＬＡＮ完了フラグ１０６ａ２の値を”１”に設定し、
次いで判断ステップ９２９に進む。他方、処理ステップ
９２２で記憶したアドレス値記憶レジスタ１０６ａ５の
値が＄２０もしくは＄２９ではない場合には処理ステッ
プ９２８を省略して判断ステップ９２９に進む。
【００６２】判断ステップ９２９では、図５及び６の処
理ステップ５１８、図４に示す下位レイヤヘッダ分解完
了通知８１０がなされていない場合には、通知されるま
で処理ステップ９２２から処理ステップ９２８までのフ
ローを繰り返す。下位レイヤヘッダ分解完了通知８１０
をパケット分解手段１０３が行った場合には、処理ステ
ップ９３０に進む。
理ステップ５１８、図４に示す下位レイヤヘッダ分解完
了通知８１０がなされていない場合には、通知されるま
で処理ステップ９２２から処理ステップ９２８までのフ
ローを繰り返す。下位レイヤヘッダ分解完了通知８１０
をパケット分解手段１０３が行った場合には、処理ステ
ップ９３０に進む。
【００６３】ヘッダ生成手段１０６のアドレス値記憶レ
ジスタ１０６ａ５が示す値は、処理ステップ９２２から
処理ステップ９２８までのフローが繰り返される度に更
新され、判断ステップ９２９で下位レイヤヘッダ分解完
了通知８１０が検出されたときには、パケット分解手段
１０３が下位レイヤヘッダ分解完了通知８１０を行う直
前にＲＡＭ１０４に書き込んだアドレス値となってい
る。
ジスタ１０６ａ５が示す値は、処理ステップ９２２から
処理ステップ９２８までのフローが繰り返される度に更
新され、判断ステップ９２９で下位レイヤヘッダ分解完
了通知８１０が検出されたときには、パケット分解手段
１０３が下位レイヤヘッダ分解完了通知８１０を行う直
前にＲＡＭ１０４に書き込んだアドレス値となってい
る。
【００６４】すなわちアドレス値記憶レジスタ１０６ａ
５は、ＤＩＸパケット４１４、又はＤＩＸ＋ＶＬＡＮパ
ケット４１１、又はＬＬＣ＋ＳＮＡＰ＋ＶＬＡＮパケッ
ト４１３、又はＬＬＣ＋ＳＮＡＰパケット４１６を受信
した場合には、Type情報４０３の最終バイトに対応する
ＲＡＭ１０４の記憶エリアのアドレスである＄３０を示
す。また、ＲＡＷパケット４１５ａ、又はＲＡＷ＋ＶＬ
ＡＮパケット４１２ａ、又はＬＬＣパケット４１５ｂ又
はＬＬＣ＋ＶＬＡＮパケット４１２ｂを受信した場合に
は、ＬＬＣ情報４０５の最終バイトに対応するＲＡＭ１
０４の記憶エリアのアドレスである＄２４を示す。
５は、ＤＩＸパケット４１４、又はＤＩＸ＋ＶＬＡＮパ
ケット４１１、又はＬＬＣ＋ＳＮＡＰ＋ＶＬＡＮパケッ
ト４１３、又はＬＬＣ＋ＳＮＡＰパケット４１６を受信
した場合には、Type情報４０３の最終バイトに対応する
ＲＡＭ１０４の記憶エリアのアドレスである＄３０を示
す。また、ＲＡＷパケット４１５ａ、又はＲＡＷ＋ＶＬ
ＡＮパケット４１２ａ、又はＬＬＣパケット４１５ｂ又
はＬＬＣ＋ＶＬＡＮパケット４１２ｂを受信した場合に
は、ＬＬＣ情報４０５の最終バイトに対応するＲＡＭ１
０４の記憶エリアのアドレスである＄２４を示す。
【００６５】処理ステップ９３０では、図８に示すよう
に上述のアドレス値記憶レジスタ１０６ａ５値とＶＬＡ
Ｎフラグ１０６ａ３の値とＳＮＡＰフラグ１０６ａ４の
値との組み合わせから受信パケットの種類を判別し、判
別結果に応じてパケット生成手段１０７へパケット種類
通知８０６を行う。
に上述のアドレス値記憶レジスタ１０６ａ５値とＶＬＡ
Ｎフラグ１０６ａ３の値とＳＮＡＰフラグ１０６ａ４の
値との組み合わせから受信パケットの種類を判別し、判
別結果に応じてパケット生成手段１０７へパケット種類
通知８０６を行う。
【００６６】＜ＶＬＡＮ処理＞ここで、本発明の装置
は、小規模網と大規模網との接続に使用され、小規模網
がＶＬＡＮ情報４０７の送受信を行わないコンピュータ
で構成され、かつ、小規模網全体が一つのバーチャルＬ
ＡＮの構成要素となっている場合は、小規模網から大規
模網へ流れるパケットにＶＬＡＮ情報４０７を付加する
必要がある。また逆に大規模網から小規模網へ流れるパ
ケットに付加されたＶＬＡＮ情報４０７を取り除く必要
があり、また、小規模網を構成するコンピュータが誤っ
たＶＬＡＮ情報４０７を付加して大規模網へ送信する場
合、ＶＬＡＮ情報４０７を正しく修正する必要がある。
は、小規模網と大規模網との接続に使用され、小規模網
がＶＬＡＮ情報４０７の送受信を行わないコンピュータ
で構成され、かつ、小規模網全体が一つのバーチャルＬ
ＡＮの構成要素となっている場合は、小規模網から大規
模網へ流れるパケットにＶＬＡＮ情報４０７を付加する
必要がある。また逆に大規模網から小規模網へ流れるパ
ケットに付加されたＶＬＡＮ情報４０７を取り除く必要
があり、また、小規模網を構成するコンピュータが誤っ
たＶＬＡＮ情報４０７を付加して大規模網へ送信する場
合、ＶＬＡＮ情報４０７を正しく修正する必要がある。
【００６７】さらに、大規模網から小規模網へ流れるパ
ケットに付加されたＶＬＡＮ情報４０７が誤っている場
合やＶＬＡＮ情報４０７が搭載されていない場合には、
ＶＬＡＮ情報４０７を搭載したパケットを破棄する必要
がある。以降、本明細書では上述のようにパケットにＶ
ＬＡＮ情報４０７を付加する処理と取り除く処理と修正
する処理と、誤ったＶＬＡＮ情報４０７を搭載したパケ
ットを破棄する処理をＶＬＡＮ変換処理と称する。ま
た、小規模網がＶＬＡＮ情報４０７の送受信を行うコン
ピュータで構成されている場合は、パケットが流れる方
向にかかわらずＶＬＡＮ変換処理は必要ない。
ケットに付加されたＶＬＡＮ情報４０７が誤っている場
合やＶＬＡＮ情報４０７が搭載されていない場合には、
ＶＬＡＮ情報４０７を搭載したパケットを破棄する必要
がある。以降、本明細書では上述のようにパケットにＶ
ＬＡＮ情報４０７を付加する処理と取り除く処理と修正
する処理と、誤ったＶＬＡＮ情報４０７を搭載したパケ
ットを破棄する処理をＶＬＡＮ変換処理と称する。ま
た、小規模網がＶＬＡＮ情報４０７の送受信を行うコン
ピュータで構成されている場合は、パケットが流れる方
向にかかわらずＶＬＡＮ変換処理は必要ない。
【００６８】ＲＡＭ１０４が下位レイヤヘッダをパケッ
ト分解手段１０３から受けて記憶しているときに、図７
に示す処理ステップ９２８にてＶＬＡＮ完了フラグ１０
６ａ２に”１”が記憶されると、ヘッダ生成手段１０７
は図９のＶＬＡＮ処理手順に示すとおり判断ステップ９
０１にて検出し、ＶＬＡＮ情報４０７の処理を開始す
る。まず判断ステップ９０２に進み、ＶＬＡＮフラグ１
０６ａ３にも”１”が記憶されているか否かを確認し
て、受信したパケットにＶＬＡＮ情報４０７が付加され
ているか否かを判断する。ＶＬＡＮフラグ１０６ａ３
に”１”が記憶されている場合にはＶＬＡＮ情報４０７
が付加されていると判断して判断ステップ９０３に進
み、他方、”０”が記憶されている場合にはＶＬＡＮ情
報４０７が付加されていないと判断して判断ステップ９
０６に進む。
ト分解手段１０３から受けて記憶しているときに、図７
に示す処理ステップ９２８にてＶＬＡＮ完了フラグ１０
６ａ２に”１”が記憶されると、ヘッダ生成手段１０７
は図９のＶＬＡＮ処理手順に示すとおり判断ステップ９
０１にて検出し、ＶＬＡＮ情報４０７の処理を開始す
る。まず判断ステップ９０２に進み、ＶＬＡＮフラグ１
０６ａ３にも”１”が記憶されているか否かを確認し
て、受信したパケットにＶＬＡＮ情報４０７が付加され
ているか否かを判断する。ＶＬＡＮフラグ１０６ａ３
に”１”が記憶されている場合にはＶＬＡＮ情報４０７
が付加されていると判断して判断ステップ９０３に進
み、他方、”０”が記憶されている場合にはＶＬＡＮ情
報４０７が付加されていないと判断して判断ステップ９
０６に進む。
【００６９】判断ステップ９０３と判断ステップ９０６
ではいずれもＶＬＡＮ変換処理が必要か否を判断する。
ここで、本発明における装置は運用前にＶＬＡＮ変換処
理を行うか否を設定した後に運用を開始するものであ
り、設定はヘッダ生成手段１０６内部の設定レジスタ１
０６ａに設けられたＶＬＡＮ変換処理フラグ１０６ａ６
に設定され、判断ステップ９０３と判断ステップ９０６
は前記設定に応じた判断をする。判断ステップ９０３に
おいてＶＬＡＮ変換処理を行う場合には判断ステップ９
０４へ進み、他方、ＶＬＡＮ変換処理を行わない場合に
は処理ステップ９１４にてパケット生成手段１０７へＶ
ＬＡＮ情報４０７を搭載したパケットを生成するように
ＶＬＡＮ通知８０５を行い、このＶＬＡＮ処理を終了す
る。
ではいずれもＶＬＡＮ変換処理が必要か否を判断する。
ここで、本発明における装置は運用前にＶＬＡＮ変換処
理を行うか否を設定した後に運用を開始するものであ
り、設定はヘッダ生成手段１０６内部の設定レジスタ１
０６ａに設けられたＶＬＡＮ変換処理フラグ１０６ａ６
に設定され、判断ステップ９０３と判断ステップ９０６
は前記設定に応じた判断をする。判断ステップ９０３に
おいてＶＬＡＮ変換処理を行う場合には判断ステップ９
０４へ進み、他方、ＶＬＡＮ変換処理を行わない場合に
は処理ステップ９１４にてパケット生成手段１０７へＶ
ＬＡＮ情報４０７を搭載したパケットを生成するように
ＶＬＡＮ通知８０５を行い、このＶＬＡＮ処理を終了す
る。
【００７０】また判断ステップ９０６においてＶＬＡＮ
変換処理を行う場合には判断ステップ９０７へ進み、他
方、ＶＬＡＮ変換処理を行わない場合に処理ステップ９
１２へ進み、パケット生成手段１０７へＶＬＡＮ情報４
０７を搭載しないパケットを生成するようにＶＬＡＮ通
知８０５を行い、このＶＬＡＮ処理を終了する。
変換処理を行う場合には判断ステップ９０７へ進み、他
方、ＶＬＡＮ変換処理を行わない場合に処理ステップ９
１２へ進み、パケット生成手段１０７へＶＬＡＮ情報４
０７を搭載しないパケットを生成するようにＶＬＡＮ通
知８０５を行い、このＶＬＡＮ処理を終了する。
【００７１】また、本発明におけるパケット処理装置
は、運用前にパケットの進行方向が大規模網側か小規模
網側を設定した後に運用を開始するものであり、設定は
ヘッダ生成手段１０６内部の設定レジスタ１０６ａに設
けられたパケット方向設定フラグ１０６ａ７に設定さ
れ、判断ステップ９０４と判断ステップ９０７のいずれ
の判断ステップも前記設定に応じ判断を行う。判断ステ
ップ９０４ではパケットの進行方向が大規模網側の場合
には処理ステップ９１１へ進み、他方、パケットの進行
方向が小規模網側の場合は判断ステップ９０５に進む。
また判断ステップ９０７においても同様に、パケットの
進行方向が大規模網側の場合には処理ステップ９１１へ
進む。
は、運用前にパケットの進行方向が大規模網側か小規模
網側を設定した後に運用を開始するものであり、設定は
ヘッダ生成手段１０６内部の設定レジスタ１０６ａに設
けられたパケット方向設定フラグ１０６ａ７に設定さ
れ、判断ステップ９０４と判断ステップ９０７のいずれ
の判断ステップも前記設定に応じ判断を行う。判断ステ
ップ９０４ではパケットの進行方向が大規模網側の場合
には処理ステップ９１１へ進み、他方、パケットの進行
方向が小規模網側の場合は判断ステップ９０５に進む。
また判断ステップ９０７においても同様に、パケットの
進行方向が大規模網側の場合には処理ステップ９１１へ
進む。
【００７２】処理ステップ９１１ではヘッダ生成手段１
０６内に設けられたＶＬＡＮレジスタ１０６ａ１の値
を、ＶＬＡＮ情報４０７の記憶エリアであるＲＡＭ１０
４のアドレス＄１３−１６に書き込み、次いで処理ステ
ップ９１４に進み、パケット生成手段１０７へＶＬＡＮ
情報４０７を搭載したパケットを生成するようにＶＬＡ
Ｎ通知８０５を行い、このＶＬＡＮ処理を終了する。
０６内に設けられたＶＬＡＮレジスタ１０６ａ１の値
を、ＶＬＡＮ情報４０７の記憶エリアであるＲＡＭ１０
４のアドレス＄１３−１６に書き込み、次いで処理ステ
ップ９１４に進み、パケット生成手段１０７へＶＬＡＮ
情報４０７を搭載したパケットを生成するようにＶＬＡ
Ｎ通知８０５を行い、このＶＬＡＮ処理を終了する。
【００７３】また判断ステップ９０７にて小規模網側と
判断した場合は、誤って受信されたパケットであると判
断して処理ステップ９１３に進み、パケット生成手段１
０７へパケットを破棄するようにＶＬＡＮ通知８０５を
行う。判断ステップ９０５ではＶＬＡＮ情報４０７の最
後の１２ビットであるＶＩＤ情報がＶＬＡＮレジスタ１
０６ａ１の最後の１２ビットに一致するか否かの判断を
行い、一致する場合には正常なパケットであると判断
し、処理ステップ９１２に進んでＶＬＡＮ情報４０７が
無いパケットを生成するようにＶＬＡＮ通知８０５を行
い、このＶＬＡＮ処理手順を終了する。他方、不一致の
場合は処理ステップ９１３に進みパケット生成手段１０
７へパケットを破棄するようにＶＬＡＮ通知８０５を行
う。
判断した場合は、誤って受信されたパケットであると判
断して処理ステップ９１３に進み、パケット生成手段１
０７へパケットを破棄するようにＶＬＡＮ通知８０５を
行う。判断ステップ９０５ではＶＬＡＮ情報４０７の最
後の１２ビットであるＶＩＤ情報がＶＬＡＮレジスタ１
０６ａ１の最後の１２ビットに一致するか否かの判断を
行い、一致する場合には正常なパケットであると判断
し、処理ステップ９１２に進んでＶＬＡＮ情報４０７が
無いパケットを生成するようにＶＬＡＮ通知８０５を行
い、このＶＬＡＮ処理手順を終了する。他方、不一致の
場合は処理ステップ９１３に進みパケット生成手段１０
７へパケットを破棄するようにＶＬＡＮ通知８０５を行
う。
【００７４】ＲＡＭ１０４には図３に示すように、上位
レイヤヘッダの各々の情報に対応する個別の記憶エリア
＄３３−＄６０を設けている。パケット分解手段１０３
は図５及び６に示される処理ステップ５１８が完了する
と処理ステップ５１９へ進み、上位レイヤヘッダの各々
の情報をＲＡＭ１０４内の各々の記憶エリア＄３３−＄
６０に受信した順序で書き込み、図４に示すように上位
レイヤヘッダ分解完了通知８０７をヘッダ生成手段１０
６に送った後、オプション情報とこれに続き受信するデ
ータ部とを受信した順序でＦＩＦＯ１０５に書き込む。
レイヤヘッダの各々の情報に対応する個別の記憶エリア
＄３３−＄６０を設けている。パケット分解手段１０３
は図５及び６に示される処理ステップ５１８が完了する
と処理ステップ５１９へ進み、上位レイヤヘッダの各々
の情報をＲＡＭ１０４内の各々の記憶エリア＄３３−＄
６０に受信した順序で書き込み、図４に示すように上位
レイヤヘッダ分解完了通知８０７をヘッダ生成手段１０
６に送った後、オプション情報とこれに続き受信するデ
ータ部とを受信した順序でＦＩＦＯ１０５に書き込む。
【００７５】＜パケット生成手段１０７＞ＦＩＦＯ１０
５の領域は９ビット単位に分割されており、パケット分
解手段１０３が書き込んだ順に９ビットずつパケット生
成手段１０７に読み出されるようになっている。パケッ
ト分解手段１０３は受信したデータを８ビット毎に１ビ
ットのフラグを加えた９ビットをＦＩＦＯ１０５に書き
込む。このフラグは受信したパケットの最後の８ビット
をＦＩＦＯ１０５に書き込むとき”１”が書き込まれ、
その他のときは”０”が書き込まれる。パケット生成手
段１０７は、このフラグに”１”を検出してパケットの
最後の８ビットを判別する。またパケットの長さが６０
バイトに満たない場合、パケットの最後にＰＡＤを挿入
して６０バイトのパケットを生成する。
５の領域は９ビット単位に分割されており、パケット分
解手段１０３が書き込んだ順に９ビットずつパケット生
成手段１０７に読み出されるようになっている。パケッ
ト分解手段１０３は受信したデータを８ビット毎に１ビ
ットのフラグを加えた９ビットをＦＩＦＯ１０５に書き
込む。このフラグは受信したパケットの最後の８ビット
をＦＩＦＯ１０５に書き込むとき”１”が書き込まれ、
その他のときは”０”が書き込まれる。パケット生成手
段１０７は、このフラグに”１”を検出してパケットの
最後の８ビットを判別する。またパケットの長さが６０
バイトに満たない場合、パケットの最後にＰＡＤを挿入
して６０バイトのパケットを生成する。
【００７６】また、本発明におけるパケット処理装置
は、上位レイヤヘッダには処理を行わず受信したパケッ
トの種類と同じ種類のパケットを生成する（以降、ブリ
ッジモードと称する。）ことも、下位レイヤヘッダと上
位レイヤヘッダ両方に処理を行いＤＩＸパケット４１４
を生成する（以終、ＩＰ終端モードと称する。）ことも
できる。図４に示すように、ブリッジモード時には、ヘ
ッダ生成手段１０６はＶＬＡＮ通知８０５とパケット種
類通知８０６を行った後、パケット分解手段１０３から
受け取った上位レイヤヘッダ分解完了通知８０７をパケ
ット生成手段１０７に転送して全ての処理を終了する。
は、上位レイヤヘッダには処理を行わず受信したパケッ
トの種類と同じ種類のパケットを生成する（以降、ブリ
ッジモードと称する。）ことも、下位レイヤヘッダと上
位レイヤヘッダ両方に処理を行いＤＩＸパケット４１４
を生成する（以終、ＩＰ終端モードと称する。）ことも
できる。図４に示すように、ブリッジモード時には、ヘ
ッダ生成手段１０６はＶＬＡＮ通知８０５とパケット種
類通知８０６を行った後、パケット分解手段１０３から
受け取った上位レイヤヘッダ分解完了通知８０７をパケ
ット生成手段１０７に転送して全ての処理を終了する。
【００７７】また、パケット生成手段１０７はヘッダ生
成手段１０６が処理ステップ９１１〜９１４でなされる
ＶＬＡＮ通知８０５と、処理ステップ９３０にてなされ
るパケット種類通知８０６の両方を受け取ると、それら
の通知８０５、９０６に応じて図８に示すようにパケッ
トを生成する。まず、「ＶＬＡＮ有り」のＶＬＡＮ通知
８０５がなされた場合は、ＲＡＭ１０４のアドレス＄０
１−＄１６からＭＡＣ−ＤＡ情報４０１、ＭＡＣ−ＳＡ
情報４０２、ＶＬＡＮ情報４０７を読み込み、次にパケ
ット種類通知８０６に応じてヘッダを構成する順番にＲ
ＡＭ１０４から必要な情報を読み込み、上位レイヤヘッ
ダも全て読み込み終わったら、ＦＩＦＯ１０５をパケッ
トの最後の８ビットを表示するフラグを検出するまで読
み込み、パケットを生成する。
成手段１０６が処理ステップ９１１〜９１４でなされる
ＶＬＡＮ通知８０５と、処理ステップ９３０にてなされ
るパケット種類通知８０６の両方を受け取ると、それら
の通知８０５、９０６に応じて図８に示すようにパケッ
トを生成する。まず、「ＶＬＡＮ有り」のＶＬＡＮ通知
８０５がなされた場合は、ＲＡＭ１０４のアドレス＄０
１−＄１６からＭＡＣ−ＤＡ情報４０１、ＭＡＣ−ＳＡ
情報４０２、ＶＬＡＮ情報４０７を読み込み、次にパケ
ット種類通知８０６に応じてヘッダを構成する順番にＲ
ＡＭ１０４から必要な情報を読み込み、上位レイヤヘッ
ダも全て読み込み終わったら、ＦＩＦＯ１０５をパケッ
トの最後の８ビットを表示するフラグを検出するまで読
み込み、パケットを生成する。
【００７８】また「ＶＬＡＮ無し」のＶＬＡＮ通知８０
５がなされていた場合は、ＲＡＭ１０４のアドレス＄０
１−＄１２からＭＡＣ−ＤＡ情報４０１、ＭＡＣ−ＳＡ
情報４０２を読み込み、次にＶＬＡＮ有りの場合と同様
にパケット種類通知８０６に応じてヘッダを構成する順
番にＲＡＭ１０４から必要な情報を読み込み、さらに上
位レイヤヘッダの読み込みが全て完了した後、ＦＩＦＯ
１０５をパケットの最後の８ビットを表示するフラグを
検出するまで読み込み、パケットを生成する。破棄のＶ
ＬＡＮ通知８０５の場合は、ヘッダ生成手段１０６から
上位レイヤヘッダ生成通知８０９を受けてからＦＩＦＯ
１０５をパケットの最後の８ビットを表示するフラグを
検出するまで読み込み、パケットを生成せずに処理を完
了する。
５がなされていた場合は、ＲＡＭ１０４のアドレス＄０
１−＄１２からＭＡＣ−ＤＡ情報４０１、ＭＡＣ−ＳＡ
情報４０２を読み込み、次にＶＬＡＮ有りの場合と同様
にパケット種類通知８０６に応じてヘッダを構成する順
番にＲＡＭ１０４から必要な情報を読み込み、さらに上
位レイヤヘッダの読み込みが全て完了した後、ＦＩＦＯ
１０５をパケットの最後の８ビットを表示するフラグを
検出するまで読み込み、パケットを生成する。破棄のＶ
ＬＡＮ通知８０５の場合は、ヘッダ生成手段１０６から
上位レイヤヘッダ生成通知８０９を受けてからＦＩＦＯ
１０５をパケットの最後の８ビットを表示するフラグを
検出するまで読み込み、パケットを生成せずに処理を完
了する。
【００７９】ＩＰ終端モード時には、ヘッダ生成手段１
０６はＶＬＡＮ通知８０５とパケット種類通知８０６を
行った後、パケット分解手段１０３によるＭＡＣ−ＳＡ
情報４０２のＲＡＭ１０４への書き込みを検知するため
にアドレスバス２０１ａを監視する。ヘッダ生成手段１
０６はパケット分解手段１０３によりＭＡＣ−ＳＡ情報
４０２がＲＡＭ１０４へ書き込まれ、アドレス＄１２へ
の書き込みを検知するとＭＡＣ−ＳＡレジスタ１０６ａ
８の値をＲＡＭ１０４のアドレス＄０７−１２へ書き込
んだ後、パケット分解手段１０３から上位レイヤヘッダ
分解完了通知８０７がなされるまで処理を停止する。
０６はＶＬＡＮ通知８０５とパケット種類通知８０６を
行った後、パケット分解手段１０３によるＭＡＣ−ＳＡ
情報４０２のＲＡＭ１０４への書き込みを検知するため
にアドレスバス２０１ａを監視する。ヘッダ生成手段１
０６はパケット分解手段１０３によりＭＡＣ−ＳＡ情報
４０２がＲＡＭ１０４へ書き込まれ、アドレス＄１２へ
の書き込みを検知するとＭＡＣ−ＳＡレジスタ１０６ａ
８の値をＲＡＭ１０４のアドレス＄０７−１２へ書き込
んだ後、パケット分解手段１０３から上位レイヤヘッダ
分解完了通知８０７がなされるまで処理を停止する。
【００８０】上位レイヤヘッダ分解完了通知８０７を受
け取るとパケット生成手段１０７に転送し、ＲＡＭ１０
４のアドレス＄５１−５４及び＄５７−６０に記憶され
た送信元ＩＰアドレスと送信先ＩＰアドレスに応じてパ
ケットの生成か破棄かを決定し、決定が破棄の場合パケ
ット分解手段１０７へ下位レイヤヘッダ生成通知８０８
にて破棄を通知し、全ての処理を終了する。
け取るとパケット生成手段１０７に転送し、ＲＡＭ１０
４のアドレス＄５１−５４及び＄５７−６０に記憶され
た送信元ＩＰアドレスと送信先ＩＰアドレスに応じてパ
ケットの生成か破棄かを決定し、決定が破棄の場合パケ
ット分解手段１０７へ下位レイヤヘッダ生成通知８０８
にて破棄を通知し、全ての処理を終了する。
【００８１】また、決定がパケット生成の場合、送信先
ＩＰアドレスを基にテーブル１０６を検索し、検索結果
をＲＡＭ１０４のアドレス＄０１−＄０６へ書き込み、
ＭＡＣ−ＤＡ情報４０１を修正した後、アドレス＄４５
の値を１減じた値に書き直してＴＴＬ情報７０７を変更
し、アドレス＄３４の所定の値を書き込み、ＴＯＳ情報
７０３の値を設定し、チェックサム計算の結果をアドレ
ス＄４７、＄４８に書き込んだ後、パケット分解手段１
０７へ上位レイヤヘッダ生成通知８０９を送り、全ての
処理を終了する。
ＩＰアドレスを基にテーブル１０６を検索し、検索結果
をＲＡＭ１０４のアドレス＄０１−＄０６へ書き込み、
ＭＡＣ−ＤＡ情報４０１を修正した後、アドレス＄４５
の値を１減じた値に書き直してＴＴＬ情報７０７を変更
し、アドレス＄３４の所定の値を書き込み、ＴＯＳ情報
７０３の値を設定し、チェックサム計算の結果をアドレ
ス＄４７、＄４８に書き込んだ後、パケット分解手段１
０７へ上位レイヤヘッダ生成通知８０９を送り、全ての
処理を終了する。
【００８２】またパケット生成手段１０７はＶＬＡＮ通
知８０５と上位レイヤヘッダ分解完了通知８０７と下位
レイヤヘッダ生成通知８０８と上位レイヤヘッダ生成通
知８０９とに応じてパケットを生成する。まず、「ＶＬ
ＡＮ有り」のＶＬＡＮ通知８０５がなされた場合は、下
位レイヤヘッダ生成通知８０８を待ち、下位レイヤヘッ
ダ生成通知８０８が破棄ではなかった場合はＲＡＭ１０
４のアドレス＄０１−＄１６からＭＡＣ−ＤＡ情報４０
１，ＭＡＣ−ＳＡ情報４０２，ＶＬＡＮ情報４０７を読
み込み、次にアドレス＄２９−＄３０からType情報４０
３を読み込み、下位レイヤヘッダ生成通知８０８を待
ち、下位レイヤヘッダ生成通知８０８がなされたら上位
レイヤヘッダを読み込んだ後、ＦＩＦＯ１０５をパケッ
トの最後の８ビットを表示するフラグを検出するまで読
み込み、パケットを生成する。また下位レイヤヘッダ生
成通知８０８が破棄を指示した場合は、ＦＩＦＯ１０５
をパケットの最後の８ビットを表示するフラグを検出す
るまで読み込み、パケットを生成せずに処理を完了す
る。
知８０５と上位レイヤヘッダ分解完了通知８０７と下位
レイヤヘッダ生成通知８０８と上位レイヤヘッダ生成通
知８０９とに応じてパケットを生成する。まず、「ＶＬ
ＡＮ有り」のＶＬＡＮ通知８０５がなされた場合は、下
位レイヤヘッダ生成通知８０８を待ち、下位レイヤヘッ
ダ生成通知８０８が破棄ではなかった場合はＲＡＭ１０
４のアドレス＄０１−＄１６からＭＡＣ−ＤＡ情報４０
１，ＭＡＣ−ＳＡ情報４０２，ＶＬＡＮ情報４０７を読
み込み、次にアドレス＄２９−＄３０からType情報４０
３を読み込み、下位レイヤヘッダ生成通知８０８を待
ち、下位レイヤヘッダ生成通知８０８がなされたら上位
レイヤヘッダを読み込んだ後、ＦＩＦＯ１０５をパケッ
トの最後の８ビットを表示するフラグを検出するまで読
み込み、パケットを生成する。また下位レイヤヘッダ生
成通知８０８が破棄を指示した場合は、ＦＩＦＯ１０５
をパケットの最後の８ビットを表示するフラグを検出す
るまで読み込み、パケットを生成せずに処理を完了す
る。
【００８３】また、「ＶＬＡＮ無し」のＶＬＡＮ通知８
０５がなされた場合は、下位レイヤヘッダ生成通知８０
８を待ち、下位レイヤヘッダ生成通知８０８が破棄では
なかった場合はＲＡＭ１０４のアドレス＄０１−＄１２
からＭＡＣ−ＤＡ情報４０１，ＭＡＣ−ＳＡ情報４０２
を読み込み、次にアドレス＄２９−３０からType情報４
０３を読み込み、下位レイヤヘッダ生成通知８０８を待
ち、下位レイヤヘッダ生成通知８０８がなされたら上位
レイヤヘッダを読み込んだ後、ＦＩＦＯ１０５をパケッ
トの最後の８ビットを表示するフラグを検出するまで読
み込み、パケットを生成する。また下位レイヤヘッダ生
成通知８０８が破棄を指示した場合は、ＦＩＦＯ１０５
をパケットの最後の８ビットを表示するフラグを検出す
るまで読み込み、パケットを生成せずに処理を完了す
る。
０５がなされた場合は、下位レイヤヘッダ生成通知８０
８を待ち、下位レイヤヘッダ生成通知８０８が破棄では
なかった場合はＲＡＭ１０４のアドレス＄０１−＄１２
からＭＡＣ−ＤＡ情報４０１，ＭＡＣ−ＳＡ情報４０２
を読み込み、次にアドレス＄２９−３０からType情報４
０３を読み込み、下位レイヤヘッダ生成通知８０８を待
ち、下位レイヤヘッダ生成通知８０８がなされたら上位
レイヤヘッダを読み込んだ後、ＦＩＦＯ１０５をパケッ
トの最後の８ビットを表示するフラグを検出するまで読
み込み、パケットを生成する。また下位レイヤヘッダ生
成通知８０８が破棄を指示した場合は、ＦＩＦＯ１０５
をパケットの最後の８ビットを表示するフラグを検出す
るまで読み込み、パケットを生成せずに処理を完了す
る。
【００８４】破棄のＶＬＡＮ通知８０５を受けた場合
は、ヘッダ生成手段１０６から上位レイヤヘッダ分解完
了通知８０７を受けてからＦＩＦＯ１０５をパケットの
最後の８ビットを表示するフラグを検出するまで読み込
み、パケットを生成せずに処理を完了する。
は、ヘッダ生成手段１０６から上位レイヤヘッダ分解完
了通知８０７を受けてからＦＩＦＯ１０５をパケットの
最後の８ビットを表示するフラグを検出するまで読み込
み、パケットを生成せずに処理を完了する。
【００８５】上述のとおり本発明のパケット処理装置
は、パケット分解手段１０３がパケットを分解する際に
ヘッダ生成手段１０６がＶＬＡＮ情報４０７の有無とパ
ケットの種別を判断し、判断結果をパケット生成手段１
０７に通知する構成となっているが、ＶＬＡＮ情報４０
７の有無とパケットの種別を判断する機能を持たない簡
易なヘッダ生成手段１０６を構成してもよい。
は、パケット分解手段１０３がパケットを分解する際に
ヘッダ生成手段１０６がＶＬＡＮ情報４０７の有無とパ
ケットの種別を判断し、判断結果をパケット生成手段１
０７に通知する構成となっているが、ＶＬＡＮ情報４０
７の有無とパケットの種別を判断する機能を持たない簡
易なヘッダ生成手段１０６を構成してもよい。
【００８６】この場合、パケット分解手段１０３が図５
に示す判断ステップ５０２でＣＦＩフラグが１ではない
と判断したとき、ＶＬＡＮ情報４０７の挿入をヘッダ生
成手段１０６とパケット生成手段１０７とに通知する。
また、パケット分解手段１０３からパケット生成手段１
０７へ、判断ステップ５０３及び図６に示す判断ステッ
プ６０１でType情報４０３と判断したときＤＩＸパケッ
ト４１４であることを通知し、判断ステップ５０４及び
判断ステップ６０２でＡＡＡＡｈと判断したときＬＬＣ
＋ＳＮＡＰパケットであることを通知し、ＡＡＡＡｈで
はないと判断したときＬＬＣパケットもしくはＲＡＷパ
ケットであることを通知する。
に示す判断ステップ５０２でＣＦＩフラグが１ではない
と判断したとき、ＶＬＡＮ情報４０７の挿入をヘッダ生
成手段１０６とパケット生成手段１０７とに通知する。
また、パケット分解手段１０３からパケット生成手段１
０７へ、判断ステップ５０３及び図６に示す判断ステッ
プ６０１でType情報４０３と判断したときＤＩＸパケッ
ト４１４であることを通知し、判断ステップ５０４及び
判断ステップ６０２でＡＡＡＡｈと判断したときＬＬＣ
＋ＳＮＡＰパケットであることを通知し、ＡＡＡＡｈで
はないと判断したときＬＬＣパケットもしくはＲＡＷパ
ケットであることを通知する。
【００８７】パケット分解手段１０３からパケット生成
手段１０７への通知は図２に示されるヘッダ生成手段制
御ポート２０７からヘッダ生成手段１０６を経由してパ
ケット生成手段制御ポート２０８からパケット生成手段
１０７へ至るようにしてもよく、また、代わりにパケッ
ト分解手段１０３から直接パケット生成手段通知ポート
２０９を用いてパケット生成手段１０７へ至るようにし
てもよい。
手段１０７への通知は図２に示されるヘッダ生成手段制
御ポート２０７からヘッダ生成手段１０６を経由してパ
ケット生成手段制御ポート２０８からパケット生成手段
１０７へ至るようにしてもよく、また、代わりにパケッ
ト分解手段１０３から直接パケット生成手段通知ポート
２０９を用いてパケット生成手段１０７へ至るようにし
てもよい。
【００８８】また、ラベルスイッチング技術を用いパケ
ットの高速転送を可能にするために上位レイヤヘッダと
下位レイヤヘッダの間に挿入されるＲＦＣ３０３１記載
のＭＰＬＳ情報（Multi Protocol Label Switching）を
記憶する記憶エリアをＲＡＭ１０４内に設け、ＭＰＬＳ
情報を検出して記憶エリアに記憶させる機能と、ＭＰＬ
Ｓ情報の有無をパケット生成手段１０７へ通知する機能
とをパケット分解手段１０３に追加し、パケット生成手
段１０７がこの通知に応じて前記記憶エリアを読み込
み、パケットを生成する機能を追加してもよい。上述の
機能を追加することで、本発明のパケット処理装置はＭ
ＰＬＳ情報を用いてスイッチングを行うネットワークに
も適用可能となる。
ットの高速転送を可能にするために上位レイヤヘッダと
下位レイヤヘッダの間に挿入されるＲＦＣ３０３１記載
のＭＰＬＳ情報（Multi Protocol Label Switching）を
記憶する記憶エリアをＲＡＭ１０４内に設け、ＭＰＬＳ
情報を検出して記憶エリアに記憶させる機能と、ＭＰＬ
Ｓ情報の有無をパケット生成手段１０７へ通知する機能
とをパケット分解手段１０３に追加し、パケット生成手
段１０７がこの通知に応じて前記記憶エリアを読み込
み、パケットを生成する機能を追加してもよい。上述の
機能を追加することで、本発明のパケット処理装置はＭ
ＰＬＳ情報を用いてスイッチングを行うネットワークに
も適用可能となる。
【００８９】
【発明の効果】以上説明したように請求項１記載の発明
によれば、ヘッダ情報を含む第１の情報が第１の記憶手
段１０４に既に記憶されているときに、ヘッダ生成手段
１０６が新しいヘッダ情報の生成を開始するので、新し
いヘッダの生成が完了すればパケット生成手段１０７が
パケットの生成を開始でき。このため、パケット受信か
ら新しいパケット生成までを短時間に完了することがで
きる。請求項２記載の発明によれば、ヘッダ生成手段１
０６は新しく生成したヘッダを記憶する必要がないの
で、余分なメモリを必要としない安価なパケット処理装
置を実現することができる。請求項３記載の発明によれ
ば、第１の記憶手段１０４に上位レイヤヘッダ情報を記
憶しているときには、既に下位レイヤヘッダ情報は第１
の記憶手段１０４に記憶されており、ヘッダ生成手段１
０６が下位レイヤヘッダの生成を開始できるので、高速
にヘッダを処理することができる。請求項４記載の発明
によれば、第２の記憶手段１０５に第２の情報を記憶し
ているときには、既に第１の記憶手段１０４には上位レ
イヤヘッダ情報が記憶されており、ヘッダ生成手段１０
６が上位レイヤヘッダの生成を開始できるので、高速に
ヘッダを処理することができる。請求項５記載の発明に
よれば、第１の記憶手段１０４がパケットの種類によら
ない共通ヘッダ情報とパケットの種類毎に異なる種類別
ヘッダ情報とを各々の領域１０４ａ、１０４ｂに記憶す
る構成となっているために、ヘッダ生成手段１０６がパ
ケットの種類にかかわらず受信パケットの共通ヘッダ情
報に基づいて新しいヘッダの生成が可能となり、このた
め、高速にヘッダを処理することができる。請求項６記
載の発明によれば、パケット分解手段１０３が共通ヘッ
ダ情報を記憶する必要がないので、遅延が少なく余分な
メモリを必要としない安価なパケット処理装置を実現す
ることができる。請求項７記載の発明によれば、パケッ
ト分解手段１０３が種類別ヘッダ情報を記憶する必要が
ないので、遅延が少なく余分なメモリを必要としない安
価なパケット処理装置を実現することができる。請求項
８記載の発明によれば、ヘッダ生成手段１０６が所望の
目的別情報を記憶エリア１０４ｃから得ることが可能で
あるので、高速でヘッダを処理することができる。請求
項９記載の発明によれば、パケット分解手段１０３が受
信した目的別情報の各々を個別に記憶する必要がないの
で、遅延が少なく余分なメモリを必要としない安価なパ
ケット処理装置を実現することができる。請求項１０記
載の発明によれば、ヘッダ生成手段１０６が生成したヘ
ッダをパケット生成手段１０７が第１の記憶手段１０４
から読み出して新しいパケットを生成することができる
ので、遅延が少なく余分なメモリを必要としない安価な
パケット処理装置を実現することができる。請求項１１
記載の発明によれば、パケット分解手段１０６を目的別
情報を受信して判別が完了する期間だけ記憶する構成と
したので、遅延が少なく余分なメモリを必要としない安
価なパケット処理装置を実現することができる。請求項
１２記載の発明によれば、下位レイヤヘッダ情報を記憶
しているときに受信パケットの種類の判別を開始するの
で、高速でヘッダを処理することができる。請求項１３
記載の発明によれば、目的別情報の書き込みエリアに基
づいて受信パケットの種類を判断するので、高速でヘッ
ダを処理することができる。請求項１４記載の発明によ
れば、パケット分解手段１０３が目的別情報を書き込ん
だ記憶エリア１０４ｃをヘッダ生成手段１０６が検知し
て下位レイヤヘッダの生成を開始するので、高速でヘッ
ダを処理することができる。請求項１５記載の発明によ
れば、パケット生成手段１０７が個別の記憶エリア１０
４ｃから、生成するパケットの種類に応じた前記目的別
情報を読み出して所望の種類のパケットを生成するの
で、例えば大規模網方向へも小規模網方向へも、ブリッ
ジモード、ＩＰ終端モード時、ＶＬＡＮ変換モード時い
ずれの場合においても所望の種類のパケットを高速で柔
軟に生成することができる。請求項１６記載の発明によ
れば、パケット生成手段１０７が第２の情報を各々判別
してパケットを生成することができるので、高速でパケ
ットを生成することができる。請求項１７記載の発明に
よれば、ヘッダ情報を含む第１の情報が第１の記憶手段
１０４に既に記憶されているときに、ヘッダ生成手段１
０６が新しいヘッダ情報の生成を開始するので、新しい
ヘッダの生成が完了すればパケット生成手段１０７がパ
ケットの生成を開始でき。このため、パケット受信から
新しいパケット生成までを短時間に完了することができ
る。
によれば、ヘッダ情報を含む第１の情報が第１の記憶手
段１０４に既に記憶されているときに、ヘッダ生成手段
１０６が新しいヘッダ情報の生成を開始するので、新し
いヘッダの生成が完了すればパケット生成手段１０７が
パケットの生成を開始でき。このため、パケット受信か
ら新しいパケット生成までを短時間に完了することがで
きる。請求項２記載の発明によれば、ヘッダ生成手段１
０６は新しく生成したヘッダを記憶する必要がないの
で、余分なメモリを必要としない安価なパケット処理装
置を実現することができる。請求項３記載の発明によれ
ば、第１の記憶手段１０４に上位レイヤヘッダ情報を記
憶しているときには、既に下位レイヤヘッダ情報は第１
の記憶手段１０４に記憶されており、ヘッダ生成手段１
０６が下位レイヤヘッダの生成を開始できるので、高速
にヘッダを処理することができる。請求項４記載の発明
によれば、第２の記憶手段１０５に第２の情報を記憶し
ているときには、既に第１の記憶手段１０４には上位レ
イヤヘッダ情報が記憶されており、ヘッダ生成手段１０
６が上位レイヤヘッダの生成を開始できるので、高速に
ヘッダを処理することができる。請求項５記載の発明に
よれば、第１の記憶手段１０４がパケットの種類によら
ない共通ヘッダ情報とパケットの種類毎に異なる種類別
ヘッダ情報とを各々の領域１０４ａ、１０４ｂに記憶す
る構成となっているために、ヘッダ生成手段１０６がパ
ケットの種類にかかわらず受信パケットの共通ヘッダ情
報に基づいて新しいヘッダの生成が可能となり、このた
め、高速にヘッダを処理することができる。請求項６記
載の発明によれば、パケット分解手段１０３が共通ヘッ
ダ情報を記憶する必要がないので、遅延が少なく余分な
メモリを必要としない安価なパケット処理装置を実現す
ることができる。請求項７記載の発明によれば、パケッ
ト分解手段１０３が種類別ヘッダ情報を記憶する必要が
ないので、遅延が少なく余分なメモリを必要としない安
価なパケット処理装置を実現することができる。請求項
８記載の発明によれば、ヘッダ生成手段１０６が所望の
目的別情報を記憶エリア１０４ｃから得ることが可能で
あるので、高速でヘッダを処理することができる。請求
項９記載の発明によれば、パケット分解手段１０３が受
信した目的別情報の各々を個別に記憶する必要がないの
で、遅延が少なく余分なメモリを必要としない安価なパ
ケット処理装置を実現することができる。請求項１０記
載の発明によれば、ヘッダ生成手段１０６が生成したヘ
ッダをパケット生成手段１０７が第１の記憶手段１０４
から読み出して新しいパケットを生成することができる
ので、遅延が少なく余分なメモリを必要としない安価な
パケット処理装置を実現することができる。請求項１１
記載の発明によれば、パケット分解手段１０６を目的別
情報を受信して判別が完了する期間だけ記憶する構成と
したので、遅延が少なく余分なメモリを必要としない安
価なパケット処理装置を実現することができる。請求項
１２記載の発明によれば、下位レイヤヘッダ情報を記憶
しているときに受信パケットの種類の判別を開始するの
で、高速でヘッダを処理することができる。請求項１３
記載の発明によれば、目的別情報の書き込みエリアに基
づいて受信パケットの種類を判断するので、高速でヘッ
ダを処理することができる。請求項１４記載の発明によ
れば、パケット分解手段１０３が目的別情報を書き込ん
だ記憶エリア１０４ｃをヘッダ生成手段１０６が検知し
て下位レイヤヘッダの生成を開始するので、高速でヘッ
ダを処理することができる。請求項１５記載の発明によ
れば、パケット生成手段１０７が個別の記憶エリア１０
４ｃから、生成するパケットの種類に応じた前記目的別
情報を読み出して所望の種類のパケットを生成するの
で、例えば大規模網方向へも小規模網方向へも、ブリッ
ジモード、ＩＰ終端モード時、ＶＬＡＮ変換モード時い
ずれの場合においても所望の種類のパケットを高速で柔
軟に生成することができる。請求項１６記載の発明によ
れば、パケット生成手段１０７が第２の情報を各々判別
してパケットを生成することができるので、高速でパケ
ットを生成することができる。請求項１７記載の発明に
よれば、ヘッダ情報を含む第１の情報が第１の記憶手段
１０４に既に記憶されているときに、ヘッダ生成手段１
０６が新しいヘッダ情報の生成を開始するので、新しい
ヘッダの生成が完了すればパケット生成手段１０７がパ
ケットの生成を開始でき。このため、パケット受信から
新しいパケット生成までを短時間に完了することができ
る。
【図面の簡単な説明】
【図１】本発明によるパケット処理装置の基本構成を示
すブロック図
すブロック図
【図２】本発明によるパケット処理装置の一実施の形態
を示すブロック図
を示すブロック図
【図３】図２のＲＡＭの記憶エリアの構成を示す説明図
【図４】図２のパケット処理装置のパケット処理タイミ
ングを示す説明図
ングを示す説明図
【図５】図２のパケット分解手段の下位レイヤヘッダ分
解処理手順を示すフローチャート
解処理手順を示すフローチャート
【図６】図５のＶＬＡＮ無しパケットの下位レイヤヘッ
ダ分解処理手順を詳しく示すフローチャート
ダ分解処理手順を詳しく示すフローチャート
【図７】図２のヘッダ生成手段のパケット種類判定手順
を示すフローチャート
を示すフローチャート
【図８】図７のパケット種類判定処理を示す説明図
【図９】図２のヘッダ生成手段のＶＬＡＮ処理手順を示
すフローチャート
すフローチャート
【図１０】図１のパケット処理装置が受信する種々のパ
ケットとその下位レイヤヘッダを示す構成図
ケットとその下位レイヤヘッダを示す構成図
【図１１】図１のパケット処理装置が受信する上位レイ
ヤヘッダを示す構成図
ヤヘッダを示す構成図
【図１２】従来のパケット処理装置の一例を示すブロッ
ク図
ク図
１０３ パケット分解手段
１０４ 第１の記憶手段（ＲＡＭ）
１０４ａ 共通ヘッダ情報領域
１０４ｂ 種類別ヘッダ情報領域
１０４ｃ 記憶エリア
１０５ 第２の記憶手段（ＦＩＦＯ）
１０５ａ 判定記憶手段
１０６ ヘッダ生成手段
１０６ａ レジスタ
１０６ａ１ ＶＬＡＮレジスタ
１０６ａ２ ＶＬＡＮ完了フラグ
１０６ａ３ ＶＬＡＮフラグ
１０６ａ４ ＳＮＭＰフラグ
１０６ａ５ アドレス値記憶レジスタ
１０６ａ６ ＶＬＡＮ変換処理フラグ
１０６ａ７ パケット方向設定フラグ
１０６ｂ テーブル
１０７ パケット生成手段
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岡 直人
神奈川県横浜市港北区綱島東四丁目３番１
号 松下通信工業株式会社内
Ｆターム(参考） 5K030 GA01 HA08 HD03 KA02
5K033 AA02 CB02 CC02 DA05 DB13
DB18
Claims (17)
- 【請求項１】 受信パケットをヘッダ情報を含む第１の
情報と前記第１の情報に続いて受信する第２の情報に受
信順に分解するパケット分解手段と、 前記パケット分解手段により分解された前記第１の情報
を分解順に記憶する第１の記憶手段と、 前記パケット分解手段により分解された前記第２の情報
を分解順に記憶する第２の記憶手段と、 前記第１の記憶手段に記憶された前記第１の情報に基づ
いて新しいヘッダ情報を生成するヘッダ生成手段と、 前記ヘッダ生成手段により生成されたヘッダ情報と前記
第２の記憶手段に記憶された第２の情報に基づいて新し
いパケットを生成するパケット生成手段とを備え、 前記第２の記憶手段が前記第２の情報の記憶を完了する
前に、前記ヘッダ生成手段が新しいヘッダ情報の生成を
開始するよう構成されたパケット処理装置。 - 【請求項２】 前記ヘッダ生成手段が新しいヘッダ情報
を前記第１の記憶手段に書き込み、前記パケット生成手
段が前記第１の記憶手段に記憶されたヘッダ情報と前記
第２の記憶手段に記憶された第２の情報に基づいて新し
いパケットを生成するよう構成された請求項１に記載の
パケット処理装置。 - 【請求項３】 前記ヘッダ情報が受信パケットの下位レ
イヤヘッダ情報と前記下位レイヤヘッダに続いて受信す
る上位レイヤヘッダ情報により構成されて、前記第１の
記憶手段が記憶する前記第１の情報が前記下位レイヤヘ
ッダ情報と前記上位レイヤヘッダ情報とを含み、 前記第１の記憶手段が前記上位レイヤヘッダ情報を記憶
しているときに、前記ヘッダ生成手段が新しい下位レイ
ヤヘッダの生成を開始するよう構成された請求項１又は
２に記載のパケット処理装置。 - 【請求項４】 前記第２の記憶手段が前記第２の情報を
記憶しているときに、前記ヘッダ生成手段が新しい上位
レイヤヘッダ情報の生成を開始するよう構成された請求
項３に記載のパケット処理装置。 - 【請求項５】 前記ヘッダ情報がパケットの種類によら
ず共通の情報である共通ヘッダ情報とパケットの種類毎
に異なる種類別ヘッダ情報を有し、 前記第１の記憶手段が、前記共通ヘッダ情報を記憶する
共通ヘッダ情報領域と、前記種類別ヘッダ情報を記憶す
る種類別ヘッダ情報領域とを具備するよう構成された請
求項１から４のいずれか１つに記載のパケット処理装
置。 - 【請求項６】 前記パケット分解手段が受信パケットヘ
ッダ内の前記共通ヘッダ情報を記憶することなく判別し
て前記第１の記憶手段の共通ヘッダ情報領域に書き込む
よう構成された請求項５に記載のパケット処理装置。 - 【請求項７】 前記パケット分解手段が受信パケットヘ
ッダ内の前記種類別ヘッダ情報を記憶することなく判別
して前記第１の記憶手段の種類別ヘッダ情報領域に書き
込むよう構成された請求項５又は６に記載のパケット処
理装置。 - 【請求項８】 前記ヘッダ情報が目的別に異なる複数の
目的別ヘッダ情報を有し、前記第１の記憶手段が前記複
数の目的別ヘッダ情報の各々毎に記憶エリアを有するよ
う構成された請求項１から７のいずれか１つに記載のパ
ケット処理装置。 - 【請求項９】 前記パケット分解手段が受信パケットヘ
ッダ内の前記複数の目的別ヘッダ情報を記憶することな
く判別して前記第１の記憶手段の記憶エリアに書き込む
よう構成された請求項８に記載のパケット処理装置。 - 【請求項１０】 前記ヘッダ生成手段が前記第１の記憶
手段に書き込まれた前記目的別ヘッダ情報に基づいて新
しい目的別ヘッダ情報を生成して前記第１の記憶手段に
書き込むよう構成された請求項８又は９に記載のパケッ
ト処理装置。 - 【請求項１１】 前記パケット分解手段が前記複数の目
的別情報を受信順に一時蓄積して判別して前記第１の記
憶手段に書き込むよう構成された請求項８又は１０に記
載のパケット処理装置。 - 【請求項１２】 前記第１の記憶手段が下位レイヤヘッ
ダ情報を記憶しているときに、前記ヘッダ生成手段が受
信パケットの種類の判別を開始するよう構成された請求
項３から１１のいずれか１つに記載パケット処理装置。 - 【請求項１３】 前記パケット分解手段が前記第１の記
憶手段に前記目的別情報を書き込むときに、前記ヘッダ
生成手段がその書き込みエリアに基づいて受信パケット
の種類を判断するよう構成された請求項８から１２のい
ずれか１つに記載のパケット処理装置。 - 【請求項１４】 前記ヘッダ生成手段は、前記パケット
分解手段が前記第１の記憶手段に前記目的別情報を書き
込むときにその記憶エリアを検知することにより、前記
第１の記憶手段に既に記憶されている下位レイヤヘッダ
情報の生成を開始するよう構成された請求項８から１３
のいずれか１つに記載のパケット処理装置。 - 【請求項１５】 前記パケット分解手段が受信パケット
内の複数の目的別情報を全て前記第１の記憶手段の個々
の記憶エリアに書き込み、前記ヘッダ生成手段が前記第
１の記憶手段に記憶された目的別情報に基づいて新しい
目的別情報を生成して前記個々の記憶エリアに書き込
み、前記パケット生成手段が新しく生成するパケットの
種類に応じて前記個々の記憶エリアから前記目的別情報
を読み出して新しいパケットを生成するよう構成された
請求項８から１４のいずれか１つに記載のパケット処理
装置。 - 【請求項１６】 前記第２の記憶手段は、複数の受信パ
ケット内の個々の前記第２の情報を前記パケット生成手
段が判別して読み出し可能に記憶する判別記憶手段を有
するよう構成された請求項１から１５のいずれか１つに
記載のパケット処理装置。 - 【請求項１７】 受信パケットをヘッダ情報を含む第１
の情報と前記第１の情報に続いて受信する第２の情報に
受信順に分解するパケット分解ステップと、 前記パケット分解ステップにより分解された第１の情報
及び第２の情報を分解順にそれぞれ第１、第２の記憶手
段に記憶するステップと、 前記第１の記憶手段に記憶された前記第１の情報に基づ
いて新しいヘッダ情報を生成するヘッダ生成ステップ
と、 前記ヘッダ生成ステップにより生成されたヘッダ情報と
前記第２の記憶手段に記憶された第２の情報に基づいて
新しいパケットを生成するパケット生成ステップとを備
え、 前記第２の記憶手段が前記第２の情報の記憶を完了する
前に、前記ヘッダ生成ステップが新しいヘッダ情報の生
成を開始するよう構成されたパケット処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228144A JP2003046566A (ja) | 2001-07-27 | 2001-07-27 | パケット処理装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228144A JP2003046566A (ja) | 2001-07-27 | 2001-07-27 | パケット処理装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003046566A true JP2003046566A (ja) | 2003-02-14 |
Family
ID=19060695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001228144A Withdrawn JP2003046566A (ja) | 2001-07-27 | 2001-07-27 | パケット処理装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003046566A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006081033A (ja) * | 2004-09-10 | 2006-03-23 | Canon Inc | 通信制御装置及び方法 |
| JP2006081032A (ja) * | 2004-09-10 | 2006-03-23 | Canon Inc | 通信制御装置及び方法 |
| JP2014509138A (ja) * | 2011-05-27 | 2014-04-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶域削減のためのデータ・パケットの作成および変更に関する方法、コンピュータ・システム、およびコンピュータ・プログラム（製品）（メモリ節約パケット変更） |
-
2001
- 2001-07-27 JP JP2001228144A patent/JP2003046566A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006081033A (ja) * | 2004-09-10 | 2006-03-23 | Canon Inc | 通信制御装置及び方法 |
| JP2006081032A (ja) * | 2004-09-10 | 2006-03-23 | Canon Inc | 通信制御装置及び方法 |
| JP4612821B2 (ja) * | 2004-09-10 | 2011-01-12 | キヤノン株式会社 | 通信制御装置及び方法 |
| JP4612820B2 (ja) * | 2004-09-10 | 2011-01-12 | キヤノン株式会社 | 通信制御装置及び方法 |
| JP2014509138A (ja) * | 2011-05-27 | 2014-04-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶域削減のためのデータ・パケットの作成および変更に関する方法、コンピュータ・システム、およびコンピュータ・プログラム（製品）（メモリ節約パケット変更） |
| US8902890B2 (en) | 2011-05-27 | 2014-12-02 | International Business Machines Corporation | Memory saving packet modification |
| US8982886B2 (en) | 2011-05-27 | 2015-03-17 | International Business Machines Corporation | Memory saving packet modification |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210051045A1 (en) | Communication switching apparatus for switching data in multiple protocol data frame formats | |
| US6574240B1 (en) | Apparatus and method for implementing distributed layer 3 learning in a network switch | |
| US6571291B1 (en) | Apparatus and method for validating and updating an IP checksum in a network switching system | |
| US6754211B1 (en) | Method and apparatus for wire speed IP multicast forwarding | |
| US9807134B2 (en) | Method and device for filtering media packets | |
| US8325716B2 (en) | Data path optimization algorithm | |
| US6728213B1 (en) | Selective admission control in a network device | |
| US6898752B2 (en) | Apparatus and methods for combinational error detection in an InfiniBand switch | |
| KR20020059657A (ko) | 네트워크 스위치 포트 상에서 데이터 패킷들의 타입을실시간으로 확인하는 장치 및 방법 | |
| JP2002314571A (ja) | スイッチングノードのための分類およびタグ付け規則 | |
| JP4182180B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| TW576048B (en) | Apparatus and method for identifying data packet at wire rate on a network switch port | |
| US6807183B1 (en) | Arrangement for reading a prescribed location of a FIFO buffer in a network switch port | |
| WO2008003218A1 (fr) | Procédé, dispositif et système de transmission d'informations entre des appareils dans éthernet | |
| EP1303949B1 (en) | Apparatus and method for buffer-free evaluation of packet data bytes with multiple min terms | |
| US20060002393A1 (en) | Primary control marker data structure | |
| JP2003046566A (ja) | パケット処理装置及び方法 | |
| US8208482B2 (en) | Transmitting packets between packet controller and network processor | |
| JP3645735B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| US7706409B2 (en) | System and method for parsing, filtering, and computing the checksum in a host Ethernet adapter (HEA) | |
| US6938198B1 (en) | Method and system for accelerating ethernet checksums | |
| JPH10200558A (ja) | 通信システム、通信装置、および、通信方法 | |
| US6885666B1 (en) | Apparatus and method in a network switch for synchronizing transfer of a control tag to a switch fabric with transfer of frame data to a buffer memory | |
| US7400647B1 (en) | Look up table (LUT) for point-to-point protocol identification (PPP ID) | |
| KR100415585B1 (ko) | 고속 라우터 시스템의 비동기 전달모드 접속장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |