JP2003037083A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2003037083A JP2003037083A JP2001223996A JP2001223996A JP2003037083A JP 2003037083 A JP2003037083 A JP 2003037083A JP 2001223996 A JP2001223996 A JP 2001223996A JP 2001223996 A JP2001223996 A JP 2001223996A JP 2003037083 A JP2003037083 A JP 2003037083A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- refractory metal
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、さらに詳しくは、半導体装置の製造方法にお
ける金属シリサイド層の形成技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a technique for forming a metal silicide layer in the method for manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】ＵＬＳＩの素子の微細化に伴って、コン
タクト部分の抵抗がデバイスの性能及び信頼性に大きな
影響を与えるようになってきている。これは、コンタク
ト抵抗がトランジスタの寄生抵抗になることで、ＵＬＳ
Ｉの駆動能力を低下させるからである。例えば、０．２
５μｍ世代の高速ＬＳＩでは、ソース・ドレイン拡散層
及びゲート電極のシート抵抗として５Ω／□程度以下が
要求される。これを達成するため、ソース・ドレイン拡
散層及びゲート電極上にｐｎ接合などのリークを増加さ
せずに金属シリサイド層を形成することが必要になる。2. Description of the Related Art With the miniaturization of ULSI elements, the resistance of the contact portion has come to greatly affect the performance and reliability of the device. This is because the contact resistance becomes the parasitic resistance of the transistor,
This is because the drive capability of I is reduced. For example, 0.2
In the 5 μm generation high-speed LSI, the sheet resistance of the source / drain diffusion layer and the gate electrode is required to be about 5Ω / □ or less. To achieve this, it is necessary to form a metal silicide layer on the source / drain diffusion layer and the gate electrode without increasing leakage such as a pn junction.
【０００３】この金属シリサイド層を形成する方法とし
て、Ｓｉ層と絶縁膜とが露出する半導体基板上に金属膜
を形成し、熱処理することでＳｉ層の上部に選択的に金
属シリサイド層を形成し、余分な金属膜を除去する方法
がある。この方法を用いてソース・ドレイン拡散層上
に、さらにはＳｉゲート電極上にも自己整合的（Self-A
ligned）に金属シリサイド層を形成することができる。
この方法で形成されたシリサイドはサリサイド（Self-A
ligned Silicide）と呼ばれている。As a method of forming the metal silicide layer, a metal film is formed on a semiconductor substrate where the Si layer and the insulating film are exposed and heat-treated to selectively form the metal silicide layer on the Si layer. There is a method of removing the excess metal film. By using this method, the self-alignment (Self-A
A metal silicide layer can be formed on the ligned surface.
Silicide formed by this method is a salicide (Self-A
ligned Silicide).
【０００４】サリサイドとしてＴｉＳｉ（チタンシリサ
イド）、ＮｉＳｉ（ニッケルシリサイド）又はＣｏＳｉ
（コバルトシリサイド）などが用いられるが、近年にお
いては、特に、金属シリサイド層が細線になるにつれて
そのシート抵抗が増加する、いわゆる細線効果が発生し
にくいＣｏＳｉが多く用いられるようになってきてい
る。TiSi (titanium silicide), NiSi (nickel silicide) or CoSi as salicide
(Cobalt silicide) or the like is used, but in recent years, particularly, CoSi whose sheet resistance increases as the metal silicide layer becomes finer, that is, the so-called fine line effect is less likely to be used, has come to be widely used.
【０００５】従来のＣｏＳｉ層の形成方法は、例えば、
まず、ソース・ドレイン拡散層やＳｉゲート電極及びフ
ィールド絶縁膜などが露出したＳｉ基板上にＣｏ膜を成
膜する。その後、ＣｏＳｉ層を形成するための熱処理工
程で、その熱処理雰囲気に含まれる微量な酸素がＣｏ膜
とソース・ドレイン拡散層及びＳｉゲート電極との界面
などに拡散してそのシリサイド反応が阻害されないよう
にキャップ膜としてＴｉ（チタン）膜又はＴｉＮ（チタ
ンナイトライド）膜を形成する。次いで、所定の熱処理
を行った後、キャップ膜とフィールド絶縁膜上などの未
反応のＣｏ膜とを除去する。従来、このような形成方法
に基づいて、ＣｏＳｉ層をソース・ドレイン拡散層やゲ
ート電極の上にセルフアラインで形成していた。A conventional CoSi layer forming method is, for example, as follows.
First, a Co film is formed on the Si substrate in which the source / drain diffusion layer, the Si gate electrode, the field insulating film, etc. are exposed. After that, in the heat treatment step for forming the CoSi layer, a minute amount of oxygen contained in the heat treatment atmosphere is prevented from diffusing to the interface between the Co film and the source / drain diffusion layers and the Si gate electrode, and the silicide reaction is not hindered. Then, a Ti (titanium) film or a TiN (titanium nitride) film is formed as a cap film. Next, after performing a predetermined heat treatment, the cap film and the unreacted Co film on the field insulating film and the like are removed. Conventionally, the CoSi layer has been formed on the source / drain diffusion layers and the gate electrode by self-alignment based on such a forming method.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、Ｃｏ膜
のキャップ膜としてＴｉ膜を使用する場合、熱処理工程
において、Ｔｉ膜は所定の膜厚があれば酸素の拡散を防
止することができるが、Ｔｉ膜中のＴｉがＣｏ膜とソー
ス・ドレイン拡散層やゲート電極、すなわちＳｉ層との
界面などに拡散しやすい。この拡散したＴｉの影響によ
り、ＣｏとＳｉとのシリサイド反応が阻害されることに
なるので、ＣｏＳｉ層がところどころ形成されない部分
ができるなどしてＣｏＳｉ層のシート抵抗の上昇やばら
つきが発生するという問題がある。However, when the Ti film is used as the cap film of the Co film, the Ti film can prevent oxygen diffusion if it has a predetermined film thickness in the heat treatment step. Ti in the film easily diffuses to the interface between the Co film and the source / drain diffusion layer or the gate electrode, that is, the Si layer. Due to the influence of the diffused Ti, the silicidation reaction between Co and Si is hindered, so that a part where the CoSi layer is not formed is formed and the sheet resistance of the CoSi layer rises or varies. There is.
【０００７】また、Ｃｏ膜のキャップ膜として、反応性
スパッタリング法により成膜されたＴｉＮ膜を使用する
場合、このＴｉＮ膜は一般的に疎な膜として成膜される
ため、熱処理雰囲気に微量に含まれる酸素の拡散を完全
には防止できず、Ｃｏ膜とＳｉ層との界面などに酸素が
拡散することでシリサイド反応が阻害されてシート抵抗
の上昇やばらつきが発生しやすくなる。When a TiN film formed by the reactive sputtering method is used as the cap film of the Co film, the TiN film is generally formed as a sparse film, so that a trace amount is included in the heat treatment atmosphere. The diffusion of contained oxygen cannot be completely prevented, and the diffusion of oxygen to the interface between the Co film and the Si layer or the like hinders the silicidation reaction, and increases or varies sheet resistance.
【０００８】この対策として、ＴｉＮ膜の膜厚を十分に
厚くすることにより酸素の拡散を防止できるようになる
が、反応性スパッタリング法により成膜されたＴｉＮ膜
は成膜直後では圧縮応力(Compressive Stress)を有し、
熱処理を行うと引張応力(Tensile Stress)に反転する。
しかも、ＴｉＮ膜の膜厚が厚くなるにつれてこの応力が
大きくなり、膜厚を厚くすると熱処理工程での応力の変
化量が大きくなることになる。As a countermeasure against this, diffusion of oxygen can be prevented by making the thickness of the TiN film sufficiently thick. However, the TiN film formed by the reactive sputtering method has compressive stress (Compressive) immediately after the film formation. Stress),
When heat-treated, it reverses to tensile stress.
Moreover, this stress increases as the film thickness of the TiN film increases, and as the film thickness increases, the amount of change in stress in the heat treatment process increases.
【０００９】すなわち、たとえ、ＴｉＮ膜の膜厚を厚く
して酸素の拡散を防止できるようにしても、ＣｏとＳｉ
とを反応させるための熱処理工程で、ＴｉＮ膜の応力が
大きく変化することに起因して、ＣｏＳｉ層の歪み、剥
がれ及び膜切れなどが発生しやすくなり、その結果、Ｃ
ｏＳｉ層のシート抵抗の上昇やばらつきが発生するおそ
れがある。That is, even if the TiN film is made thick to prevent oxygen diffusion, Co and Si
In the heat treatment step for reacting with, the stress of the TiN film is largely changed, so that the CoSi layer is apt to be distorted, peeled off, and the film is broken. As a result, C
There is a possibility that the sheet resistance of the oSi layer may increase or vary.
【００１０】以上のように、従来のキャップ膜は、酸素
などの拡散に起因するＣｏＳｉ層のシート抵抗の上昇や
ばらつきが発生する問題について何ら考慮されておら
ず、設計要求に応じた低抵抗のＣｏＳｉ層を高い歩留り
で形成するのは困難である。本発明は以上の問題点を鑑
みて創作されたものであり、低抵抗のシリサイド膜を高
い歩留りで安定して形成することができる半導体装置の
製造方法を提供することを目的とする。As described above, in the conventional cap film, no consideration is given to the problem that the sheet resistance of the CoSi layer is increased or varied due to the diffusion of oxygen or the like, and the cap film has a low resistance in accordance with design requirements. It is difficult to form a CoSi layer with a high yield. The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of stably forming a low-resistance silicide film with a high yield.
【００１１】[0011]
【課題を解決するための手段】上記問題を解決するた
め、本発明は半導体装置の製造方法に係り、半導体基板
のシリコン露出面に金属膜を形成する工程と、前記金属
膜の上に第１の高融点金属窒化膜を形成する工程と、前
記第１の高融点金属窒化膜の上に高融点金属膜を形成す
る工程と、第１の熱処理を行うことにより、前記シリコ
ン露出面を通して該シリコンと金属膜とを反応させて金
属シリサイド層を形成する工程と、前記高融点金属膜と
高融点金属窒化膜と未反応の前記金属膜とを除去する工
程とを有することを特徴とする。In order to solve the above problems, the present invention relates to a method of manufacturing a semiconductor device, including a step of forming a metal film on a silicon exposed surface of a semiconductor substrate, and a first step on the metal film. Forming a refractory metal nitride film, forming a refractory metal film on the first refractory metal nitride film, and performing a first heat treatment to pass the silicon through the exposed silicon surface. And a metal film to form a metal silicide layer, and a process of removing the refractory metal film, the refractory metal nitride film, and the unreacted metal film.
【００１２】本発明によれば、金属シリサイド膜を形成
するための熱処理工程で酸素が金属膜とシリコン（Ｓ
ｉ）層との界面などに拡散しないように、金属膜上に、
下から順に、高融点金属窒化膜と高融点金属膜とが形成
される。すなわち、金属シリサイド層を形成するための
熱処理工程において、Ｔｉ膜などの高融点金属膜が酸素
拡散ブロック膜となって、熱処理雰囲気中に微量に含ま
れる酸素が金属膜とＳｉ層との界面などに拡散すること
を防止することができる。また、ＴｉＮ膜などの高融点
金属窒化膜が高融点金属拡散ブロック膜となって、高融
点金属膜膜、例えばＴｉ膜中のＴｉが金属膜とＳｉ層と
の界面などに拡散することを防止することができる。し
かも、例えば、高融点金属窒化膜としてＴｉＮ膜を用い
る場合、疎な膜であって膜応力が大きなＴｉＮ膜に酸素
の拡散を防止する機能をもたせる必要がなくなるので、
その膜厚を薄くすることができる。これにより、成膜直
後のＴｉＮ膜の応力を小さくすることができることで熱
処理工程での膜応力の変化量を小さくすることができる
ようになるので、金属シリサイド層などの歪み、剥がれ
及び膜切れなどの発生をも防止することができるように
なる。According to the present invention, oxygen is added to the metal film and silicon (S) in the heat treatment process for forming the metal silicide film.
i) On the metal film, so as not to diffuse at the interface with the layer,
A refractory metal nitride film and a refractory metal film are sequentially formed from the bottom. That is, in the heat treatment process for forming the metal silicide layer, the refractory metal film such as the Ti film serves as an oxygen diffusion block film, and a small amount of oxygen contained in the heat treatment atmosphere causes an interface between the metal film and the Si layer. It is possible to prevent the diffusion. Further, the refractory metal nitride film such as the TiN film serves as a refractory metal diffusion block film to prevent the refractory metal film, for example, Ti in the Ti film from diffusing to the interface between the metal film and the Si layer. can do. Moreover, for example, when the TiN film is used as the refractory metal nitride film, it is not necessary to provide the TiN film, which is a sparse film and has a large film stress, with the function of preventing the diffusion of oxygen.
The film thickness can be reduced. As a result, the stress of the TiN film immediately after the film formation can be reduced, so that the amount of change in the film stress in the heat treatment process can be reduced. It becomes possible to prevent the occurrence of.
【００１３】このような半導体装置の製造方法を用いる
ことにより、設計要求に応じた低いシート抵抗の金属シ
リサイド層を高い歩留りで安定して形成することができ
るようになる。上記した半導体装置の製造方法におい
て、前記金属シリサイド層を形成する工程の前に、前記
高融点金属膜の上に第２の高融点金属窒化膜を形成する
工程をさらに有することが好ましい。By using such a method for manufacturing a semiconductor device, it becomes possible to stably form a metal silicide layer having a low sheet resistance in accordance with design requirements with a high yield. It is preferable that the above-described method for manufacturing a semiconductor device further includes a step of forming a second refractory metal nitride film on the refractory metal film before the step of forming the metal silicide layer.
【００１４】例えば、上記した高融点金属膜がＴｉ膜で
ある場合、酸化されやすいＴｉ膜の表面が露出した状態
で熱処理を行うので、Ｔｉ膜の表面が酸化される場合が
想定される。すなわち、金属シリサイド層以外の膜を除
去する工程において、酸化されたＴｉ膜が除去されずに
これがマスクになるなどして部分的に残渣が発生してＬ
ＳＩの各素子がショートする場合が想定され、金属シリ
サイド層の形成に係る歩留りが多少低下するおそれがあ
る。For example, when the refractory metal film is a Ti film, the heat treatment is performed in a state where the surface of the Ti film, which is easily oxidized, is exposed, so that the surface of the Ti film may be oxidized. That is, in the step of removing the film other than the metal silicide layer, the oxidized Ti film is not removed and this becomes a mask, so that a residue is partially generated and L
It is assumed that each element of SI is short-circuited, and the yield associated with the formation of the metal silicide layer may be slightly reduced.
【００１５】本発明によれば、高融点金属膜の上に、さ
らにＴｉＮ膜などの第２の高融点金属窒化膜がその膜応
力が問題ならない程度の薄い膜厚で形成されているの
で、熱処理工程で、Ｔｉ膜などの高融点金属膜が酸化さ
れることを防止することができるようになる。これによ
り、酸化された高融点金属膜に起因する部分的な残渣が
発生するおそれがなくなり、金属シリサイド層の形成に
係る歩留りをさらに向上させることができる。According to the present invention, since the second refractory metal nitride film such as the TiN film is formed on the refractory metal film with a thin film thickness such that the film stress is not a problem, the heat treatment is performed. In the process, the refractory metal film such as the Ti film can be prevented from being oxidized. As a result, there is no possibility that a partial residue due to the oxidized refractory metal film will be generated, and the yield associated with the formation of the metal silicide layer can be further improved.
【００１６】また、上記した半導体装置の製造方法の前
記第１の熱処理を行う工程において、反応室内に流量が
５ＳＬＭ程度以下の酸化防止用の不活性ガスを供給しな
がら熱処理するＲＴＡ装置を用いることが好ましい。金
属シリサイド層を形成するための熱処理工程において、
反応室内に不活性ガスを供給しながら熱処理を行うＲＴ
Ａ（Rapid Thermal Annealing）装置を使用する場合、
不活性ガスの流量を増大させると、不活性ガスが半導体
基板のガス供給側の部分を冷却し、さらには、不活性ガ
スがガス供給口からガス排出口に流れるにつれて徐々に
熱が蓄積されることで半導体基板のガス排出口側の部分
を加熱することになる。Further, in the step of performing the first heat treatment of the above-described method for manufacturing a semiconductor device, an RTA apparatus is used which heat-treats while supplying an inert gas for oxidation prevention with a flow rate of about 5 SLM or less into the reaction chamber. Is preferred. In the heat treatment process for forming the metal silicide layer,
RT for heat treatment while supplying inert gas into the reaction chamber
When using A (Rapid Thermal Annealing) equipment,
When the flow rate of the inert gas is increased, the inert gas cools the gas supply side portion of the semiconductor substrate, and further, heat is gradually accumulated as the inert gas flows from the gas supply port to the gas discharge port. This heats the gas discharge port side portion of the semiconductor substrate.
【００１７】従って、設定温度に対して、半導体基板の
ガス供給口側の部分の温度が低めになり、また、半導体
基板のガス排出口側の部分の温度が高めになることで温
度の面内均一性が悪くなる傾向がある。このため、半導
体基板の温度の面内均一性を向上させるという観点から
は不活性ガスの流量、すなわち分圧を下げる方が好まし
い。一方、不活性ガスの分圧を下げると、その分、酸素
の分圧が上がることになるので、金属膜とＳｉ層との界
面などに酸素が拡散するリスクが高くなる。Therefore, the temperature of the part on the gas supply port side of the semiconductor substrate becomes lower than the set temperature, and the temperature of the part on the gas discharge port side of the semiconductor substrate becomes higher than the set temperature. Uniformity tends to be poor. Therefore, from the viewpoint of improving the in-plane uniformity of the temperature of the semiconductor substrate, it is preferable to reduce the flow rate of the inert gas, that is, the partial pressure. On the other hand, if the partial pressure of the inert gas is lowered, the partial pressure of oxygen is increased accordingly, so that the risk of oxygen diffusion to the interface between the metal film and the Si layer increases.
【００１８】しかしながら、本発明においては、酸素の
拡散を確実に防止できるＴｉ膜などの高融点金属を酸素
拡散防止膜として用いるので、不活性ガスの分圧を下げ
て酸素の分圧を上がった状態で熱処理を行っても、酸素
が金属膜とＳｉ層との界面などに拡散することを防止す
ることができるようになる。このようにすることによ
り、熱処理を行う工程において、半導体基板の温度の面
内均一性が良好な状態で、かつ金属膜とＳｉ層との界面
などに酸素が拡散されない状態で金属シリサイド膜を形
成することができるようになるので、低抵抗の金属シリ
サイド層を高い歩留りで安定して形成することができる
ようになる。However, in the present invention, since a refractory metal such as a Ti film capable of reliably preventing the diffusion of oxygen is used as the oxygen diffusion preventing film, the partial pressure of the inert gas is lowered to increase the partial pressure of oxygen. Even if the heat treatment is performed in this state, oxygen can be prevented from diffusing into the interface between the metal film and the Si layer. By doing so, in the step of performing the heat treatment, the metal silicide film is formed in a state where the in-plane uniformity of the temperature of the semiconductor substrate is good and oxygen is not diffused at the interface between the metal film and the Si layer. Therefore, the metal silicide layer having a low resistance can be stably formed with a high yield.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。図１（ａ）〜
（ｃ）は本発明の実施の形態の半導体装置の製造方法を
示す部分概略断面図（その１）、図２（ａ）〜（ｃ）は
同じく半導体装置の製造方法を示す部分概略断面図（そ
の２）である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. 1 (a)-
(C) is a partial schematic cross-sectional view (No. 1) showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 2A to 2C are partial schematic cross-sectional views showing a method for manufacturing a semiconductor device (the same). Part 2).
【００２０】本実施の形態の半導体装置の製造方法は、
まず、図１（ａ）に示すように、半導体基板としてＳｉ
基板１０を用意し、各素子領域間を分離するためのフィ
ールド絶縁膜１３を例えばＳＴＩ（Shallow Trench Iso
lation）技術を用いて形成する。その後、図１（ｂ）に
示すように、Ｓｉ基板１０を熱酸化することにより素子
領域に膜厚が例えば２ｎｍのＳｉＯ2膜を形成し、ゲー
ト絶縁膜１２とする。The method of manufacturing the semiconductor device according to the present embodiment is
First, as shown in FIG. 1A, Si is used as a semiconductor substrate.
The substrate 10 is prepared, and the field insulating film 13 for separating each element region is formed by, for example, STI (Shallow Trench Isolation).
lation) technology. After that, as shown in FIG. 1B, the Si substrate 10 is thermally oxidized to form a SiO 2 film having a film thickness of, for example, 2 nm in the element region to form the gate insulating film 12.
【００２１】続いて、同図に示すように、ゲート絶縁膜
１２及びフィールド絶縁膜１３上に、所定の前処理を行
った後、ＣＶＤ（Chemical Vapor Deposition）法によ
り、膜厚が例えば１５０ｎｍ程度の多結晶Ｓｉ膜１４を
成膜する。なお、多結晶Ｓｉ膜１４の代わりに、非晶質
Ｓｉ膜又はＳｉＧｅ（シリコン・ゲルマニウム）を含む
膜をＣＶＤ法により成膜する形態としてもよい。Subsequently, as shown in the figure, after a predetermined pretreatment is performed on the gate insulating film 12 and the field insulating film 13, a film thickness of, for example, about 150 nm is formed by a CVD (Chemical Vapor Deposition) method. A polycrystalline Si film 14 is formed. Instead of the polycrystalline Si film 14, an amorphous Si film or a film containing SiGe (silicon germanium) may be formed by the CVD method.
【００２２】次いで、図１（ｃ）に示すように、ゲート
電極を形成するために、多結晶Ｓｉ膜１４上にレジスト
膜（図示せず）をパターニングし、このレジスト膜をマ
スクにして塩素系ガス又は臭素系ガスを含むガスを用い
た異方性ドライエッチングにより、多結晶Ｓｉ膜１４を
エッチングしてＳｉゲート電極１６を形成する。次に、
イオン注入の工程の説明に移るが、ｎチャネルＭＯＳＦ
ＥＴを形成する場合を例にして説明する。Next, as shown in FIG. 1C, a resist film (not shown) is patterned on the polycrystalline Si film 14 in order to form a gate electrode, and this resist film is used as a mask for chlorine-based etching. The polycrystalline Si film 14 is etched by anisotropic dry etching using a gas or a gas containing a bromine-based gas to form the Si gate electrode 16. next,
Moving to the description of the ion implantation process, the n-channel MOSF
A case of forming an ET will be described as an example.
【００２３】まず、Ｓｉゲート電極１６をマスクにして
導電型不純物であるＡｓ（砒素）イオンを注入すること
により、ｎ-型エクステンション層１８を形成する。次
いで、Ｓｉゲート電極１６、ゲート絶縁膜１２及びフィ
ールド絶縁膜１３上にＣＶＤ法によりＳｉＯ2膜を成膜
する。次いで、図２（ａ）に示すように、例えばＣＦ4
／ＣＨＦ3／Ａｒ系のガスを用いた異方性ドライエッチ
ングにより、ＳｉＯ2膜の全面をエッチングする。これ
により、Ｓｉゲート電極１６の両側面上にサイドウォー
ル膜２２が形成される。First, using the Si gate electrode 16 as a mask, As (arsenic) ions, which are conductive impurities, are implanted to form the n -- type extension layer 18. Then, a SiO 2 film is formed on the Si gate electrode 16, the gate insulating film 12 and the field insulating film 13 by the CVD method. Then, as shown in FIG. 2 (a), for example, CF 4
The entire surface of the SiO 2 film is etched by anisotropic dry etching using a / CHF 3 / Ar gas. As a result, the sidewall film 22 is formed on both side surfaces of the Si gate electrode 16.
【００２４】次いで、Ｓｉゲート電極１６及びサイドウ
ォール膜２２をマスクにしてＰ（リン）イオンを注入
し、例えば、窒素雰囲気中で１０００℃、１０秒の急速
活性化熱処理（ＲＴＡ処理）を行うことにより、拡散深
さが例えば１００ｎｍ程度のｎ +型ソース／ドレイン拡
散層２０を形成する。これにより、ｎ-型エクステンシ
ョン層１８がチャネルとドレインとの間に設けられてＬ
ＤＤ（Lightly Doped Drain）構造が形成される。Then, the Si gate electrode 16 and the sidewall are formed.
Implant P (phosphorus) ions using the roll film 22 as a mask
For example, in a nitrogen atmosphere, 1000 ° C for 10 seconds
Diffusion depth by performing activation heat treatment (RTA treatment)
N of about 100 nm +Type source / drain expansion
The diffusion layer 20 is formed. This gives n-Mold extension
And an L layer 18 is provided between the channel and the drain.
A DD (Lightly Doped Drain) structure is formed.
【００２５】次いで、シリコン基板１０の全面をＨＦ
（フッ酸）系の薬液で前処理した後、スパッタリング法
を用いて、下から順に、膜厚が例えば１０ｎｍ／１０ｎ
ｍ／１０ｎｍ／１０ｎｍのＣｏ膜２４／第１のＴｉＮ膜
２６／Ｔｉ膜２８／第２のＴｉＮ膜３０からなるキャッ
プ積層膜３１を成膜する。このとき、Ｃｏ膜２４／第１
のＴｉＮ膜２６／Ｔｉ膜２８の表面が酸化されないよう
に、キャップ積層膜３１を大気に露出することなく、連
続で成膜することが好ましい。このようにすることによ
り、Ｃｏ膜２４上に形成されたキャップ積層膜３１を酸
素の含有量が少ないものとすることができる。Next, the entire surface of the silicon substrate 10 is HF
After pretreatment with a (hydrofluoric acid) -based chemical solution, the film thickness is, for example, 10 nm / 10 n in order from the bottom using a sputtering method.
A cap laminated film 31 composed of a Co film 24 of m / 10 nm / 10 nm / first TiN film 26 / Ti film 28 / second TiN film 30 is formed. At this time, the Co film 24 / first
In order to prevent the surface of the TiN film 26 / Ti film 28 from being oxidized, it is preferable to continuously form the cap laminated film 31 without exposing it to the atmosphere. By doing so, the cap laminated film 31 formed on the Co film 24 can have a small oxygen content.
【００２６】ここで、Ｃｏ膜２４が金属膜の一例であっ
て、Ｃｏの代わりに、Ｎｉ（ニッケル）、Ｐｔ（プラチ
ナ）、Ｔａ（タンタル）、Ｗ（タングステン）又はＴｉ
（チタン）を用いてもよい。また、第１のＴｉＮ膜２６
及び第２のＴｉＮ膜３０は、それぞれ第１の高融点金属
窒化膜及び第２の高融点金属金属窒化膜の一例であっ
て、ＴｉＮの代わりにＴａＮなどを用いてもよい。ま
た、Ｔｉ膜２８は高融点金属膜の一例であって、Ｔｉの
代わりにＴａを用いてもよい。Ｃｏ膜２４及びＴｉ膜２
８は例えばスパッタリング法により成膜され、一方、第
１及び第２のＴｉＮ２６，３０は例えば反応性スパッタ
リング法により成膜される。Here, the Co film 24 is an example of a metal film, and instead of Co, Ni (nickel), Pt (platinum), Ta (tantalum), W (tungsten) or Ti is used.
(Titanium) may be used. In addition, the first TiN film 26
The second TiN film 30 and the second TiN film 30 are examples of the first refractory metal nitride film and the second refractory metal nitride film, respectively, and TaN or the like may be used instead of TiN. Further, the Ti film 28 is an example of a refractory metal film, and Ta may be used instead of Ti. Co film 24 and Ti film 2
8 is formed by, for example, a sputtering method, while the first and second TiNs 26 and 30 are formed by, for example, a reactive sputtering method.
【００２７】なお、第２のＴｉＮ膜３０を省略した形態
としてもよい。次に、金属シリサイド層を形成するため
の熱処理工程で使用されるＲＴＡ装置について説明す
る。図３（ａ）は本実施の形態の半導体装置の製造方法
に係るＲＴＡ装置を示す概略断面図、図３（ｂ）はシリ
コン基板の温度の面内均一性を示すものである。本実施
の形態の半導体装置の製造方法で使用されるＲＴＡ装置
５０は、図３（ａ）に示すように、ガス供給口４６及び
ガス排出口４８とを備えた反応室４０と、シリコン基板
１０を保持する基板保持部４２と、赤外線ランプ収納部
４５に収納され、シリコン基板１０に赤外線を照射する
赤外線ランプ４４と、赤外線ランプ４４の下に配置され
た石英板４７とを備えている。本実施の形態では、シリ
コン基板１０上に形成されたシリサイド層の形成に係る
膜が酸化されないように、ガス供給口４６から不活性ガ
スを導入し、ガス排気口４８からこの不活性ガスを排出
しながらシリコン基板１０に赤外線ランプ４４から赤外
線を照射することにより所定温度でシリコン基板１０を
加熱することができる。The second TiN film 30 may be omitted. Next, the RTA device used in the heat treatment process for forming the metal silicide layer will be described. FIG. 3A is a schematic sectional view showing an RTA apparatus according to the method of manufacturing a semiconductor device of the present embodiment, and FIG. 3B shows in-plane uniformity of temperature of a silicon substrate. As shown in FIG. 3A, the RTA apparatus 50 used in the method of manufacturing a semiconductor device according to the present embodiment includes a reaction chamber 40 having a gas supply port 46 and a gas exhaust port 48, and a silicon substrate 10. The substrate holding section 42 for holding the substrate, the infrared lamp housing section 45, an infrared lamp 44 for irradiating the silicon substrate 10 with infrared rays, and a quartz plate 47 arranged below the infrared lamp 44. In the present embodiment, an inert gas is introduced from the gas supply port 46 and the inert gas is exhausted from the gas exhaust port 48 so that the film related to the formation of the silicide layer formed on the silicon substrate 10 is not oxidized. On the other hand, by irradiating the silicon substrate 10 with infrared rays from the infrared lamp 44, the silicon substrate 10 can be heated at a predetermined temperature.
【００２８】このようなＲＴＡ装置５０を用い、不活性
ガスの一例である窒素ガスの流量が５ＳＬＭ程度以下、
好適には２〜３ＳＬＭ、温度が４５０〜６００℃の範
囲、好適には５００℃、３０秒間の条件下で、第１のＲ
ＴＡ処理を行うことにより、Ｃｏ膜２４とｎ+型ソース
／ドレイン拡散層２０及びＳｉゲート電極１６の上部と
を反応させる。このとき、Ｃｏ膜２４の上には第１のＴ
ｉＮ膜２６／Ｔｉ膜２８、好適にはさらに第２のＴｉＮ
膜３０が形成されているので、Ｔｉ膜２８が、加熱雰囲
気中に含まれるごく微量の酸素がＣｏ膜２４とｎ+型ソ
ース／ドレイン拡散層２０及びＳｉゲート電極１６との
界面などに拡散することを防止し、また、第１のＴｉＮ
膜２６が、Ｔｉ膜２８中のＴｉがＣｏ膜２４とｎ+型ソ
ース／ドレイン拡散層２０及びＳｉゲート電極１６との
界面などに拡散することを防止する。Using such an RTA apparatus 50, the flow rate of nitrogen gas, which is an example of an inert gas, is about 5 SLM or less,
Preferably, the first R under the condition of 2 to 3 SLM and a temperature in the range of 450 to 600 ° C., preferably 500 ° C. for 30 seconds.
By performing the TA process, the Co film 24 reacts with the n + type source / drain diffusion layer 20 and the upper portion of the Si gate electrode 16. At this time, the first T film is formed on the Co film 24.
iN film 26 / Ti film 28, preferably a second TiN film
Since the film 30 is formed, the Ti film 28 diffuses a very small amount of oxygen contained in the heating atmosphere to the interface between the Co film 24 and the n + type source / drain diffusion layer 20 and the Si gate electrode 16. To prevent the first TiN
The film 26 prevents the Ti in the Ti film 28 from diffusing to the interface between the Co film 24 and the n + type source / drain diffusion layer 20 and the Si gate electrode 16.
【００２９】また、キャップ積層膜３１が大気に暴露さ
れずに連続して成膜されたものであって、キャップ積層
膜３１内に含まれる酸素の量が少ないので、さらにＣｏ
膜２４とｎ+型ソース／ドレイン拡散層２０及びＳｉゲ
ート電極１６との界面などに酸素が拡散されるおそれが
なくなる。これにより、Ｃｏ膜２４とｎ+型ソース／ド
レイン拡散層２０及びＳｉゲート電極１６の上部とのシ
リサイド反応が、酸素により阻害されることを防止する
ことができる。また、第１及び第２のＴｉＮ膜２６，３
０が反応性スパッタリングにより成膜された膜である場
合、成膜された時点では圧縮応力を有しているが、ＲＴ
Ａ処理中に引張応力に反転する。前述したように、Ｔｉ
Ｎ膜の膜厚が厚くなる程、熱処理中の応力の変化量が大
きくなり、ＣｏＳｉ層などの歪み、剥がれ及び膜切れな
どを引き起こすおそれがある。Further, since the cap laminated film 31 is continuously formed without being exposed to the atmosphere, and the amount of oxygen contained in the cap laminated film 31 is small, Co is further reduced.
Oxygen is not likely to diffuse to the interface between the film 24 and the n + type source / drain diffusion layer 20 and the Si gate electrode 16. As a result, it is possible to prevent the silicide reaction between the Co film 24 and the n + type source / drain diffusion layer 20 and the upper portion of the Si gate electrode 16 from being inhibited by oxygen. In addition, the first and second TiN films 26, 3
When 0 is a film formed by reactive sputtering, it has compressive stress at the time of film formation, but RT
Inverts to tensile stress during treatment A. As mentioned above, Ti
As the thickness of the N film increases, the amount of change in stress during heat treatment increases, which may cause distortion, peeling, film breakage, etc. of the CoSi layer or the like.
【００３０】しかしながら、本実施の形態においては、
ＴｉＮ膜２６の膜厚が１０ｎｍ程度であって、その応力
が小さく、第１のＲＴＡ工程でのＴｉＮ膜２６の応力の
変化量がごく僅かであるので、ＣｏＳｉ層に歪みなどが
発生するおそれがなくなり、低抵抗のＣｏＳｉ層が安定
して形成される。また、スパッタリング法で成膜された
Ｔｉ膜２８はＴｉＮ膜よりかなり応力が小さいので、Ｔ
ｉ膜２８の応力がＣｏＳｉ層に悪影響を及ぼすおそれは
ない。また、第２のＴｉＮ膜３０を形成する形態とした
場合においても、ＴｉＮ膜のみをキャップ層とし、その
膜厚が本実施の形態のキャップ積層膜３１のトータルの
膜厚と同じになるように３０ｎｍで成膜した場合と比較
すると、Ｔｉ膜２８の膜厚分だけ応力を小さくすること
ができるということになり同様な効果を奏する。However, in the present embodiment,
Since the TiN film 26 has a film thickness of about 10 nm, its stress is small, and the amount of change in the stress of the TiN film 26 in the first RTA step is very small, there is a possibility that distortion or the like will occur in the CoSi layer. Then, the low resistance CoSi layer is stably formed. In addition, since the Ti film 28 formed by the sputtering method has much smaller stress than the TiN film, T
There is no possibility that the stress of the i film 28 adversely affects the CoSi layer. Even in the case where the second TiN film 30 is formed, only the TiN film is used as the cap layer so that the film thickness is the same as the total film thickness of the cap laminated film 31 of the present embodiment. Compared with the case of forming the film with a thickness of 30 nm, the stress can be reduced by the film thickness of the Ti film 28, and the same effect can be obtained.
【００３１】なお、Ｃｏ膜２４、第１のＴｉＮ膜２６、
Ｔｉ膜２８及び第２のＴｉＮ膜３０の膜厚は、ＣｏＳｉ
層のシート抵抗値やｐｎ接合のリーク量などの設計要求
に応じて適宜調整すればよいが、第１及び第２ＴｉＮ膜
２６，２８の膜厚は上記したように応力を小さくすると
ういう観点からその膜厚を１０ｎｍ程度、もしくはそれ
以下とすることが好ましい。The Co film 24, the first TiN film 26,
The thickness of the Ti film 28 and the second TiN film 30 is CoSi
It may be appropriately adjusted according to the design requirements such as the sheet resistance value of the layer and the leak amount of the pn junction, but the film thickness of the first and second TiN films 26 and 28 is from the viewpoint of reducing the stress as described above. The film thickness is preferably about 10 nm or less.
【００３２】また、前述したＲＴＡ装置５０を用いてシ
リコン基板１０を加熱する際、酸化防止用の窒素ガスの
流量を増大させるとシリコン基板１０の温度の面内均一
性が悪くなる傾向がある。すなわち、窒素ガスが反応室
のガス供給口４６からガス排出口４８側に流れるにつれ
て、赤外線ランプ４４により除々に加熱されて熱を蓄積
するのでその温度が高くなり、特に、シリコン基板１０
のガス排出口４８側の部分を加熱することになる。ま
た、シリコン基板１０のガス供給口４６側の部分では、
逆に、室温程度の窒素ガスによりシリコン基板１０が冷
却される傾向がある。Further, when the silicon substrate 10 is heated using the RTA apparatus 50 described above, if the flow rate of the nitrogen gas for oxidation prevention is increased, the in-plane uniformity of the temperature of the silicon substrate 10 tends to deteriorate. That is, as the nitrogen gas flows from the gas supply port 46 of the reaction chamber to the gas discharge port 48 side, it is gradually heated by the infrared lamp 44 and accumulates heat, so that its temperature rises, and in particular, the silicon substrate 10
That is, the portion on the gas discharge port 48 side is heated. Further, in the portion of the silicon substrate 10 on the gas supply port 46 side,
On the contrary, the silicon substrate 10 tends to be cooled by the nitrogen gas at about room temperature.
【００３３】これにより、図３（ｂ）に示すように、口
径が例えば８インチのシリコン基板１０において、窒素
ガスの流量を例えば６〜１０ＳＬＭに増大させた条件で
は、その流量が多い分、シリコン基板１０のガス供給口
４６側の部分とガス排出口４８側の部分との温度差が大
きくなり、温度の面内分布が悪くなることになる。本実
施の形態では、これを防止するために窒素ガスの流量を
５ＳＬＭ程度以下、好適には２〜３ＳＬＭ以下になるよ
うに低減する。これにより、図３（ｂ）に示すように、
窒素ガスの流量が少ない分、シリコン基板１０のガス排
出口４８側の部分に与える熱量を少なくすることができ
るので、シリコン基板１０の温度の面内均一性を向上さ
せることができる。シリコン基板１０の温度の面内均一
性が悪くなると、温度が低い部分では、低抵抗のＣｏＳ
ｉ層が完全に形成されなかったり、一方、温度が高い部
分ではシリサイド反応が進みすぎて、絶縁膜の縁部上に
盛り上がるなどしてＬＳＩの各素子が電気的にショート
したりするので、ＣｏＳｉ層を形成する工程に係る歩留
りが低下する。As a result, as shown in FIG. 3B, in the silicon substrate 10 having a diameter of, for example, 8 inches, under the condition that the flow rate of the nitrogen gas is increased to, for example, 6 to 10 SLM, the flow rate is large, and the silicon is increased. The temperature difference between the portion of the substrate 10 on the gas supply port 46 side and the portion of the substrate 10 on the gas discharge port 48 becomes large, and the in-plane distribution of the temperature deteriorates. In the present embodiment, in order to prevent this, the flow rate of nitrogen gas is reduced to about 5 SLM or less, preferably 2 to 3 SLM or less. As a result, as shown in FIG.
Since the flow rate of the nitrogen gas is small, the amount of heat applied to the portion of the silicon substrate 10 on the gas outlet 48 side can be reduced, so that the in-plane uniformity of the temperature of the silicon substrate 10 can be improved. When the in-plane uniformity of the temperature of the silicon substrate 10 deteriorates, CoS having a low resistance is obtained in a portion where the temperature is low.
The i-layer is not completely formed, and on the other hand, the silicide reaction proceeds too much in the high temperature portion, and the LSI elements are electrically short-circuited by rising on the edge of the insulating film. The yield related to the step of forming layers is reduced.
【００３４】上記したように、窒素ガスの流量を低減、
すなわちその分圧を下げることでシリコン基板１０の温
度の面内均一性を良好にすることができるが、その反
面、酸素の分圧が上がることになり、Ｃｏ膜２４とｎ+
型ソース／ドレイン拡散層２０及びＳｉゲート電極１６
との界面などに酸素が拡散されるリスクが高くなるおそ
れがある。As described above, the flow rate of nitrogen gas is reduced,
That is, by decreasing the partial pressure, the in-plane uniformity of the temperature of the silicon substrate 10 can be improved, but on the other hand, the partial pressure of oxygen is increased, so that the Co film 24 and the n +.
Type source / drain diffusion layer 20 and Si gate electrode 16
There is a risk that the risk of oxygen being diffused at the interface with will increase.
【００３５】しかしながら、本実施の形態の半導体装置
の製造方法では、キャップ積層膜３１には酸素の拡散を
確実に防止することができるＴｉ膜２８が含まれている
ので、たとえ、ＲＴＡ処理で酸素の分圧が多少上がった
としてもＣｏ膜２４とｎ+型ソース／ドレイン拡散層２
０及びＳｉゲート電極１６との界面などに酸素が拡散さ
れてシリサイド反応が阻害されるおそれがなくなる。さ
らには、加熱されたシリコン基板１０の温度が所定の温
度まで下がる前に、シリコン基板１０を、酸素を多量に
含む大気雰囲気の外部に搬送しても、酸素の拡散を防止
することができるようになるので、ＲＴＡ装置のスルー
プットを大幅に向上させることができる。However, in the method of manufacturing a semiconductor device of the present embodiment, since the cap laminated film 31 includes the Ti film 28 that can surely prevent the diffusion of oxygen, even if the RTA process is performed, oxygen is not formed. Co film 24 even partial pressure is slightly increased in the n + -type source / drain diffusion layers 2
Oxygen is not diffused at the interface with the Si gate electrode 16 or the like and the silicide reaction is not impeded. Further, even if the silicon substrate 10 is transported to the outside of the atmospheric atmosphere containing a large amount of oxygen before the temperature of the heated silicon substrate 10 drops to a predetermined temperature, the diffusion of oxygen can be prevented. Therefore, the throughput of the RTA device can be significantly improved.
【００３６】このようにして、加熱雰囲気中の微量の酸
素がＣｏ膜２４とｎ+型ソース／ドレイン拡散層２０及
びＳｉゲート電極１６との界面などに拡散することを防
止し、かつシリコン基板１０の温度の面内均一性が良好
な状態で第１のＲＴＡ処理を行うことができるようにな
る。この第１のＲＴＡ処理を行うことにより、まず、準
安定なＣｏＳｉ層が形成される。In this way, a trace amount of oxygen in the heating atmosphere is prevented from diffusing into the interface between the Co film 24 and the n + type source / drain diffusion layer 20 and the Si gate electrode 16, and the silicon substrate 10 is prevented. It becomes possible to perform the first RTA treatment in a state where the in-plane uniformity of the temperature is good. By performing this first RTA process, first, a metastable CoSi layer is formed.
【００３７】なお、不活性ガスとして、窒素ガスの代わ
りに、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）及びＡｒ（ア
ルゴン）などを用いてもよい。その後、アンモニア水
（ＮＨ4ＯＨ）と過酸化水素水（Ｈ2Ｏ2）との混合液又
は塩酸（ＨＣｌ）と過酸化水素水（Ｈ2Ｏ2）との混合液
により、第２のＴｉＮ膜３０／Ｔｉ膜２８／第１のＴｉ
Ｎ膜２６を除去し、続いて、硫酸（Ｈ2ＳＯ4）と過酸化
水素水（Ｈ2Ｏ2）との混合液により、フィールド絶縁膜
１３及びサイドウォール膜２２上の未反応のＣｏ膜２４
を除去する。このとき、第２のＴｉＮ膜３０を形成しな
い形態とした場合、酸化されやすいＴｉ膜２８の表面が
露出しているので、第１のＲＴＡ工程でＴｉ膜２８が酸
化されるおそれがある。As the inert gas, He (helium), Ne (neon), Ar (argon) or the like may be used instead of nitrogen gas. After that, the second TiN is mixed with a mixed solution of ammonia water (NH 4 OH) and hydrogen peroxide solution (H 2 O 2 ) or a mixed solution of hydrochloric acid (HCl) and hydrogen peroxide solution (H 2 O 2 ). Film 30 / Ti film 28 / first Ti
The N film 26 is removed, and then a non-reacted Co film on the field insulating film 13 and the sidewall film 22 is formed by a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide solution (H 2 O 2 ). 24
To remove. At this time, if the second TiN film 30 is not formed, the surface of the Ti film 28, which is easily oxidized, is exposed, so that the Ti film 28 may be oxidized in the first RTA step.
【００３８】これにより、上記したエッチング液ではＴ
ｉ膜２８の酸化物の影響で部分的に残渣が発生するおそ
れがあり、ＣｏＳｉ層の形成に係る歩留りが多少低下す
る場合が想定される。このような観点から、Ｔｉ膜２８
が第１のＲＴＡ処理で酸化されないように、Ｔｉ膜２８
上に第２のＴｉＮ膜３０を形成する形態とする方が好ま
しい。As a result, in the above etching solution, T
There is a possibility that a residue may be partially generated due to the influence of the oxide of the i film 28, and the yield associated with the formation of the CoSi layer may be somewhat reduced. From such a viewpoint, the Ti film 28
So that the Ti film 28 is not oxidized by the first RTA treatment.
It is preferable that the second TiN film 30 is formed on top.
【００３９】次いで、第１のＲＴＡ工程で使用したＲＴ
Ａ装置と同様な装置を用いて、窒素ガスの流量が２〜３
ＳＬＭ、温度が例えば８００℃、３０秒間の条件下で、
第２のＲＴＡ処理を行うことにより、膜厚が例えば３０
ｎｍ程度のＣｏＳｉ層３２が形成される。このとき、こ
のＣｏＳｉ層３２は、設計要求に応じた低いシート抵抗
値を有し、かつそのシート抵抗値がシリコン基板１０内
で均一性がよい状態で形成される。Next, the RT used in the first RTA step
Using a device similar to device A, the flow rate of nitrogen gas is 2 to 3
SLM, the temperature is 800 ℃, for example, under the condition of 30 seconds,
By performing the second RTA treatment, the film thickness becomes, for example, 30
A CoSi layer 32 of about nm is formed. At this time, the CoSi layer 32 has a low sheet resistance value according to the design requirement, and the sheet resistance value is formed in the silicon substrate 10 with good uniformity.
【００４０】なお、本実施の形態の第２のＲＴＡ処理を
行う工程においては、準安定のＣｏＳｉ層が露出する状
態で熱処理をすることによりＣｏＳｉ層３２を形成して
いるが、以下のような形態としてもよい。すなわち、第
２のＲＴＡ処理を行う工程の前に準安定のＣｏＳｉ層上
に下から順に第３のＴｉＮ膜（第３の高融点金属窒化
膜）、第２のＴｉ膜（第２の高融点金属膜）及び第４の
ＴｉＮ膜（第４の高融点金属窒化膜）からなるキャップ
積層膜を形成し、次いで、第２のＲＴＡ処理を行い、次
いで、このキャップ積層膜を前述した薬液で除去してＣ
ｏＳｉ膜３２を形成してもよい。In the step of performing the second RTA process of the present embodiment, the CoSi layer 32 is formed by heat treatment in a state where the metastable CoSi layer is exposed. It may be in the form. That is, before the step of performing the second RTA treatment, a third TiN film (third refractory metal nitride film) and a second Ti film (second refractory metal) are sequentially formed on the metastable CoSi layer from the bottom. (A metal film) and a fourth TiN film (a fourth refractory metal nitride film) are formed, then a second RTA treatment is performed, and then the cap laminated film is removed by the above-mentioned chemical solution. Then C
The oSi film 32 may be formed.
【００４１】このようにすることにより、第２のＲＴＡ
処理の雰囲気に含まれるごく微量の酸素が、キャップ積
層膜によりブロックされて準安定のＣｏＳｉ層に拡散さ
れるのを防止することができるので、ＣｏＳｉ層３２の
シート抵抗をさらに低くすることができるとともに、そ
の均一性を向上させることができる。なお、本形態にお
いても、第４のＴｉＮ膜（第４の高融点金属窒化膜）を
省略した形態としてもよい。By doing so, the second RTA
Since a very small amount of oxygen contained in the processing atmosphere can be prevented from being blocked by the cap laminated film and diffused into the metastable CoSi layer, the sheet resistance of the CoSi layer 32 can be further reduced. At the same time, the uniformity can be improved. Also in this embodiment, the fourth TiN film (fourth refractory metal nitride film) may be omitted.
【００４２】以上により、本実施の形態の半導体装置の
製造方法により低抵抗のＣｏＳｉ層３２を含む半導体装
置３４を製造することができる。特に明記しないが、本
実施の形態の半導体装置の製造方法により形成されたＣ
ｏＳｉ層３２を含む半導体装置は、ｎ+型ソース・ドレ
イン拡散層２０及びＳｉゲート電極１６のシート抵抗の
細線効果、ｎ+型ソース・ドレイン拡散層２０のｐｎ接
合リーク及びｎ+型ソース・ドレイン拡散層２０及びケ
ート電極１６と第１層目の配線とのコンタクト抵抗に関
して、設計要求に応じたスペックで歩留りよく製造され
る。As described above, the semiconductor device 34 including the low resistance CoSi layer 32 can be manufactured by the method for manufacturing a semiconductor device according to the present embodiment. Although not specified in particular, C formed by the method for manufacturing a semiconductor device of the present embodiment
semiconductor device including a oSi layer 32, n + -type source and drain diffusion layers 20 and the sheet resistance of the thin line effect of Si gate electrode 16, n + -type source-drain pn junction leakage and the n + -type source and drain diffusion layers 20 With respect to the contact resistance between the diffusion layer 20 and the gate electrode 16 and the wiring of the first layer, the contact layer is manufactured with a high yield with specifications according to design requirements.
【００４３】なお、相補型ＭＯＳＦＥＴを製造する場
合、ｎ-型エクステンション層１８及びｎ+型ソース／ド
レイン拡散層２０を形成する工程で、ｐチャネルＭＯＳ
ＦＥＴが形成される領域にレジスト膜をパターニング
し、この領域にｎチャネルを形成するための導電型不純
物が注入されないようにすればよい。また、逆に、ｐ型
エクステンション層及びｐ+型ソース／ドレイン拡散層
を形成する工程で、ｎチャネルトランジスタが形成され
る領域をレジストマスクでマスクし、この領域にｐチャ
ネルを形成するための導電型不純物が注入されないよう
にすればよい。When manufacturing a complementary MOSFET, a p-channel MOS is formed in the step of forming the n − type extension layer 18 and the n + type source / drain diffusion layer 20.
The resist film may be patterned in the region where the FET is formed so that the conductivity type impurity for forming the n channel is not implanted into this region. Conversely, in the step of forming the p-type extension layer and the p + -type source / drain diffusion layer, the region where the n-channel transistor is formed is masked with a resist mask, and the conductivity for forming the p-channel is formed in this region. It suffices that the type impurities are not injected.
【００４４】以上、実施の形態により、この発明の詳細
を説明したが、この発明の範囲は上記実施の形態に具体
的に示した例に限られるものではなく、この発明を逸脱
しない要旨の範囲における上記実施の形態の変更はこの
発明の範囲に含まれる。例えば、実施の形態では、ソー
ス・ドレイン拡散層及びゲート電極の上にシリサイド層
を形成する形態を例示したが、複数のゲート電極のう
ち、一部のゲート電極上に絶縁膜が形成され、このゲー
ト電極上にはシリサイド層が形成されない形態としても
よい。または、ソース・ドレイン拡散層上のみにシリサ
イド層を形成する形態としてもよい。Although the details of the present invention have been described above with reference to the embodiments, the scope of the present invention is not limited to the examples specifically shown in the above embodiments, and the scope of the present invention does not depart from the present invention. Modifications of the above-described embodiment in are included in the scope of the present invention. For example, in the embodiment, the mode in which the silicide layer is formed on the source / drain diffusion layer and the gate electrode has been illustrated, but an insulating film is formed on a part of the gate electrodes among the plurality of gate electrodes. A mode in which the silicide layer is not formed on the gate electrode may be adopted. Alternatively, the silicide layer may be formed only on the source / drain diffusion layers.
【００４５】（付記１） 半導体基板のシリコン露出面
に金属膜を形成する工程と、前記金属膜の上に第１の高
融点金属窒化膜を形成する工程と、前記第１の高融点金
属窒化膜の上に高融点金属膜を形成する工程と、第１の
熱処理を行うことにより、前記シリコン露出面を通して
該シリコンと前記金属膜とを反応させて金属シリサイド
層を形成する工程と、前記高融点金属膜と前記第１の高
融点金属窒化膜と未反応の前記金属膜とを除去する工程
とを有することを特徴とする半導体装置の製造方法。(Supplementary Note 1) A step of forming a metal film on the exposed silicon surface of the semiconductor substrate, a step of forming a first refractory metal nitride film on the metal film, and a step of forming the first refractory metal nitride film. Forming a refractory metal film on the film; forming a metal silicide layer by reacting the silicon and the metal film through the exposed silicon surface by performing a first heat treatment; A method of manufacturing a semiconductor device, comprising: a step of removing a melting point metal film, the first refractory metal nitride film, and the unreacted metal film.
【００４６】（付記２） 半導体基板のシリコン露出面
に金属膜を形成する工程と、前記金属膜の上に第１の高
融点金属窒化膜を形成する工程と、前記第１の高融点金
属窒化膜の上に第１の高融点金属膜を形成する工程と、
第１の熱処理を行うことにより、前記シリコン露出面を
通して該シリコンと前記金属膜とを反応させて金属シリ
サイド層を形成する工程と、前記第１の高融点金属膜と
前記第１の高融点金属窒化膜と未反応の前記金属膜とを
除去する工程と、前記半導体基板の前記金属シリサイド
層が露出する面に第３の高融点金属窒化膜を形成する工
程と、前記第３の高融点金属窒化膜の上に第２の高融点
金属膜を形成する工程と、前記金属シリサイド層に対し
て第２の熱処理を行う工程と、前記第２の高融点金属膜
と前記第３の高融点金属窒化膜とを除去する工程とを有
することを特徴とする半導体装置の製造方法。(Supplementary Note 2) A step of forming a metal film on the exposed silicon surface of the semiconductor substrate, a step of forming a first refractory metal nitride film on the metal film, and a step of forming the first refractory metal nitride film. Forming a first refractory metal film on the film;
Performing a first heat treatment to react the silicon with the metal film through the exposed silicon surface to form a metal silicide layer; the first refractory metal film and the first refractory metal; Removing the nitride film and the unreacted metal film, forming a third refractory metal nitride film on the surface of the semiconductor substrate where the metal silicide layer is exposed, and the third refractory metal Forming a second refractory metal film on the nitride film, performing a second heat treatment on the metal silicide layer, the second refractory metal film and the third refractory metal And a step of removing the nitride film.
【００４７】（付記３） 前記金属シリサイド層を形成
する工程の前に、前記高融点金属膜の上に第２の高融点
金属窒化膜を形成する工程をさらに有することを特徴と
する付記１に記載の半導体装置の製造方法。
（付記４）前記金属シリサイド層を形成する工程の前
に、前記第１の高融点金属膜の上に第２の高融点金属窒
化膜を形成する工程をさらに有し、かつ前記金属シリサ
イド層に対して第２の熱処理を行う工程の前に、前記第
２の高融点金属膜の上に第４の高融点金属窒化膜を形成
する工程をさらに有することを特徴とする付記２に記載
の半導体装置の製造方法。(Additional remark 3) Before the step of forming the metal silicide layer, the method further includes the step of forming a second high melting point metal nitride film on the high melting point metal film. A method for manufacturing a semiconductor device as described above. (Supplementary Note 4) The method further comprises the step of forming a second refractory metal nitride film on the first refractory metal film before the step of forming the metal silicide layer, and The semiconductor according to appendix 2, further comprising a step of forming a fourth refractory metal nitride film on the second refractory metal film before the step of performing the second heat treatment. Device manufacturing method.
【００４８】（付記５） 前記高融点金属膜と高融点金
属窒化膜とを除去する工程の後に、第２の熱処理を行う
工程をさらに有することを特徴とする付記１又は３に記
載の半導体装置の製造方法。
（付記６） 前記金属膜、前記第１の高融点金属窒化膜
及び前記高融点金属膜を形成する工程、又は、前記金属
膜、前記第１の高融点金属窒化膜、前記高融点金属膜及
び第２の高融点金属窒化膜を形成する工程において、大
気に暴露せずに連続して成膜することを特徴とする付記
１、３又は５のいずれか一項に記載の半導体装置の製造
方法。(Supplementary Note 5) The semiconductor device according to Supplementary Note 1 or 3, further comprising a step of performing a second heat treatment after the step of removing the refractory metal film and the refractory metal nitride film. Manufacturing method. (Supplementary Note 6) A step of forming the metal film, the first refractory metal nitride film and the refractory metal film, or the metal film, the first refractory metal nitride film, the refractory metal film and 6. The method for manufacturing a semiconductor device according to any one of appendices 1, 3 or 5, wherein in the step of forming the second refractory metal nitride film, the film is continuously formed without being exposed to the atmosphere. .
【００４９】（付記７） 前記第１の熱処理を行う工程
において、反応室内に流量が５ＳＬＭ程度以下の酸化防
止用の不活性ガスを供給しながら熱処理するＲＴＡ装置
を用いることを特徴とする付記１乃至６のいずれか一項
に記載の半導体装置の製造方法。
（付記８） 前記金属膜が、コバルト、ニッケル、プラ
チナ、タンタル、タングステン及びチタンのうちのいず
れかからなり、前記高融点金属が、チタン又はタンタル
からなることを特徴とする付記１乃至７のいずれか一項
に記載の半導体装置。(Supplementary Note 7) In the step of performing the first heat treatment, an RTA apparatus for performing heat treatment while supplying an inert gas for oxidation prevention with a flow rate of about 5 SLM or less into the reaction chamber is used. 7. The method for manufacturing a semiconductor device according to any one of items 6 to 6. (Supplementary Note 8) Any one of Supplementary Notes 1 to 7, wherein the metal film is made of any one of cobalt, nickel, platinum, tantalum, tungsten, and titanium, and the refractory metal is made of titanium or tantalum. The semiconductor device according to claim 1.
【００５０】（付記９） 前記シリコン露出面が、シリ
コン基板に形成されたソース・ドレイン拡散層と前記シ
リコン基板の上にゲート絶縁膜を介して形成されたシリ
コンゲート電極との露出面であり、前記シリコン露出面
以外の部分が絶縁膜からなり、該絶縁膜が、前記シリコ
ン基板に形成されたフィールド絶縁膜と前記シリコンゲ
ート電極の両側面上に形成されたサイドウォール膜とか
らなることを特徴とする付記１乃至８のいずれか一項に
記載の半導体装置の製造方法。(Supplementary Note 9) The exposed silicon surface is an exposed surface of a source / drain diffusion layer formed on a silicon substrate and a silicon gate electrode formed on the silicon substrate via a gate insulating film, A portion other than the silicon exposed surface is made of an insulating film, and the insulating film is made of a field insulating film formed on the silicon substrate and sidewall films formed on both side surfaces of the silicon gate electrode. 9. The method for manufacturing a semiconductor device according to any one of appendices 1 to 8.
【００５１】（付記１０） 前記半導体基板のシリコン
露出面を含むシリコン層には、ゲルマニウムがさらに含
まれていることを特徴とする付記１乃至９のいずれか一
項に記載の半導体装置の製造方法。(Supplementary note 10) The method of manufacturing a semiconductor device according to any one of supplementary notes 1 to 9, wherein the silicon layer including the exposed silicon surface of the semiconductor substrate further contains germanium. .
【００５２】[0052]
【発明の効果】以上説明したように、本発明によれば、
金属シリサイド膜を形成するための熱処理工程で酸素が
金属膜とＳｉ層との界面などに拡散しないように、金属
膜上に、下から順に、高融点金属窒化膜と高融点金属膜
とが形成される。金属シリサイド層を形成するための熱
処理工程において、Ｔｉ膜などの高融点金属膜が、熱処
理雰囲気中に僅かに含まれる酸素がＳｉ層と金属膜との
界面などへに拡散することを防止する。また、ＴｉＮ膜
などの高融点金属窒化膜がその上の高融点金属膜膜、例
えばＴｉ膜中のＴｉが金属膜とＳｉ層との界面などに拡
散することを防止する。しかも、ＴｉＮ膜に酸素の拡散
を防止する機能をもたせる必要がなくなり、その膜厚を
薄くすることができるので、熱処理中でのＴｉＮ膜の応
力の変化に起因する金属シリサイド膜などの歪み、剥が
れ及び膜切れなどの発生をも防止することができる。As described above, according to the present invention,
A refractory metal nitride film and a refractory metal film are formed in order from the bottom on the metal film so that oxygen does not diffuse to the interface between the metal film and the Si layer in the heat treatment process for forming the metal silicide film. To be done. In the heat treatment step for forming the metal silicide layer, the refractory metal film such as the Ti film prevents oxygen contained in the heat treatment atmosphere from slightly diffusing to the interface between the Si layer and the metal film. Further, the refractory metal nitride film such as the TiN film prevents the refractory metal film film thereon, for example, Ti in the Ti film from diffusing to the interface between the metal film and the Si layer. Moreover, it is not necessary to provide the TiN film with a function of preventing oxygen diffusion, and the film thickness can be reduced. Therefore, distortion or peeling of the metal silicide film or the like due to the change in stress of the TiN film during heat treatment. It is also possible to prevent the occurrence of film breakage.
【００５３】このような製造方法を用いることにより、
設計要求に応じた低いシート抵抗の金属シリサイド層を
高い歩留りで形成することができるようになる。By using such a manufacturing method,
It is possible to form a metal silicide layer having a low sheet resistance in accordance with design requirements with a high yield.
【図１】図１（ａ）〜（ｃ）は本発明の実施の形態の半
導体装置の製造方法を示す部分概略断面図（その１）で
ある。1A to 1C are partial schematic cross-sectional views (No. 1) showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】図２（ａ）〜（ｃ）は本発明の実施の形態の半
導体装置の製造方法を示す部分概略断面図（その２）で
ある。2A to 2C are partial schematic cross-sectional views (No. 2) showing the method for manufacturing a semiconductor device according to the embodiment of the present invention.
【図３】図３（ａ）は本発明の実施の形態の半導体装置
の製造方法に係るＲＴＡ装置を示す概略断面図、図３
（ｂ）はシリコン基板の温度の面内均一性を示すもので
ある。FIG. 3 (a) is a schematic cross-sectional view showing an RTA apparatus according to a method for manufacturing a semiconductor device of an embodiment of the present invention, FIG.
(B) shows the in-plane uniformity of the temperature of the silicon substrate.
１０：シリコン基板 １２：ゲート絶縁膜 １３：フィールド絶縁膜 １４：多結晶Ｓｉ膜 １６：Ｓｉゲート電極 １８：ｎ-型エクステンション層 ２０：ｎ+型ソース・ドレイン拡散層 ２２：サイドウォール膜 ２４：Ｃｏ膜（金属膜） ２６：第１のＴｉＮ膜（第１の高融点金属窒化膜） ２８：Ｔｉ膜（高融点金属膜） ３０：第２のＴｉＮ膜（第２の高融点金属窒化膜） ３１：キャップ積層膜 ３２：ＣｏＳｉ層（金属シリサイド層） ４０：反応室 ４２：基板保持部 ４４：赤外線ランプ ４５：赤外線ランプ収納部 ４６：ガス供給口 ４７：石英板 ４８：ガス排出口 ５０：ＲＴＡ装置10: Silicon substrate 12: Gate insulating film 13: Field insulating film 14: Polycrystalline Si film 16: Si gate electrode 18: n − type extension layer 20: n + type source / drain diffusion layer 22: Side wall film 24: Co Film (metal film) 26: First TiN film (first refractory metal nitride film) 28: Ti film (refractory metal film) 30: Second TiN film (second refractory metal nitride film) 31 : Cap laminated film 32: CoSi layer (metal silicide layer) 40: Reaction chamber 42: Substrate holder 44: Infrared lamp 45: Infrared lamp housing 46: Gas supply port 47: Quartz plate 48: Gas exhaust port 50: RTA device
フロントページの続き Ｆターム(参考） 4M104 AA01 AA02 BB01 BB20 BB21 BB22 BB25 BB27 BB28 BB40 CC01 CC05 DD04 DD23 DD37 DD43 DD55 DD64 DD66 DD80 DD84 FF14 HH05 HH16 HH20 5F033 HH03 HH04 HH05 HH25 HH27 HH28 HH30 KK25 KK27 KK28 KK30 LL04 MM07 PP06 PP15 PP16 QQ08 QQ09 QQ11 QQ16 QQ19 QQ58 QQ59 QQ65 QQ70 QQ73 QQ82 QQ98 RR04 SS11 TT08 XX10 XX19 XX20 XX28 5F140 AA10 AB03 BA01 BE07 BF01 BF04 BF11 BF18 BG08 BG12 BG28 BG30 BG34 BG35 BG38 BG52 BG53 BH15 BJ01 BJ08 BK02 BK13 BK21 BK26 BK29 BK34 BK35 CB01 CB04 CF04Continued front page F-term (reference) 4M104 AA01 AA02 BB01 BB20 BB21 BB22 BB25 BB27 BB28 BB40 CC01 CC05 DD04 DD23 DD37 DD43 DD55 DD64 DD66 DD80 DD84 FF14 HH05 HH16 HH20 5F033 HH03 HH04 HH05 HH25 HH27 HH28 HH30 KK25 KK27 KK28 KK30 LL04 MM07 PP06 PP15 PP16 QQ08 QQ09 QQ11 QQ16 QQ19 QQ58 QQ59 QQ65 QQ70 QQ73 QQ82 QQ98 RR04 SS11 TT08 XX10 XX19 XX20 XX28 5F140 AA10 AB03 BA01 BE07 BF01 BF04 BF11 BF18 BG08 BG12 BG28 BG30 BG34 BG35 BG38 BG52 BG53 BH15 BJ01 BJ08 BK02 BK13 BK21 BK26 BK29 BK34 BK35 CB01 CB04 CF04
Claims (5)
形成する工程と、 前記金属膜の上に第１の高融点金属窒化膜を形成する工
程と、 前記第１の高融点金属窒化膜の上に高融点金属膜を形成
する工程と、 第１の熱処理を行うことにより、前記シリコン露出面を
通して該シリコンと前記金属膜とを反応させて金属シリ
サイド層を形成する工程と、 前記高融点金属膜と前記第１の高融点金属窒化膜と未反
応の前記金属膜とを除去する工程とを有することを特徴
とする半導体装置の製造方法。1. A step of forming a metal film on a silicon exposed surface of a semiconductor substrate, a step of forming a first refractory metal nitride film on the metal film, and a step of forming the first refractory metal nitride film. Forming a refractory metal film thereon; forming a metal silicide layer by reacting the silicon with the metal film through the exposed silicon surface by performing a first heat treatment; And a step of removing the film, the first refractory metal nitride film, and the unreacted metal film.
前に、前記高融点金属膜の上に第２の高融点金属窒化膜
を形成する工程をさらに有することを特徴とする請求項
１に記載の半導体装置の製造方法。2. The method according to claim 1, further comprising a step of forming a second refractory metal nitride film on the refractory metal film before the step of forming the metal silicide layer. Of manufacturing a semiconductor device of.
膜及び前記高融点金属膜を形成する工程、又は、前記金
属膜、前記第１の高融点金属窒化膜、前記高融点金属膜
及び前記第２の高融点金属窒化膜を形成する工程におい
て、大気に暴露せずに連続して成膜することを特徴とす
る請求項１又は２に記載の半導体装置の製造方法。3. A step of forming the metal film, the first refractory metal nitride film, and the refractory metal film, or the metal film, the first refractory metal nitride film, and the refractory metal film. 3. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of forming the second refractory metal nitride film, the film is continuously formed without being exposed to the atmosphere.
反応室内に５ＳＬＭ程度以下の酸化防止用の不活性ガス
を供給しながら熱処理するＲＴＡ装置を用いることを特
徴とする請求項１乃至３のいずれか１項に記載の半導体
装置の製造方法。4. In the step of performing the first heat treatment,
4. The method for manufacturing a semiconductor device according to claim 1, wherein an RTA apparatus is used which heats while supplying an inert gas for oxidation prevention of about 5 SLM or less into the reaction chamber.
ラチナ、タンタル、タングステン及びチタンのうちのい
ずれかからなり、前記高融点金属が、チタン又はタンタ
ルからなることを特徴とする請求項１乃至４のいずれか
１項に記載の半導体装置の製造方法。5. The metal film is made of any one of cobalt, nickel, platinum, tantalum, tungsten, and titanium, and the refractory metal is made of titanium or tantalum. The method for manufacturing a semiconductor device according to any one of 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223996A JP2003037083A (en) | 2001-07-25 | 2001-07-25 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223996A JP2003037083A (en) | 2001-07-25 | 2001-07-25 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003037083A true JP2003037083A (en) | 2003-02-07 |
Family
ID=19057240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223996A Pending JP2003037083A (en) | 2001-07-25 | 2001-07-25 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003037083A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299899A (en) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | Semiconductor device and its manufacturing method |
| JP2008066615A (en) * | 2006-09-11 | 2008-03-21 | Oki Electric Ind Co Ltd | Semiconductor device, and manufacturing method therefor |
| US7535077B2 (en) | 2004-09-30 | 2009-05-19 | Seiko Epson Corporation | Method for manufacturing a semiconductor device including a shallow trench isolation structure |
| JP2009522797A (en) * | 2006-01-09 | 2009-06-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Air break to improve silicide formation with composite cap |
| JP2010135672A (en) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | Method of manufacturing semiconductor memory device |
| JP2011102429A (en) * | 2009-08-25 | 2011-05-26 | Rohm & Haas Electronic Materials Llc | Enhanced method of forming nickel silicide |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273066A (en) * | 1994-03-29 | 1995-10-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPH10335261A (en) * | 1997-05-27 | 1998-12-18 | Sony Corp | Manufacture of semiconductor device |
| JPH11354465A (en) * | 1998-06-12 | 1999-12-24 | Sony Corp | Semiconductor device |
-
2001
- 2001-07-25 JP JP2001223996A patent/JP2003037083A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273066A (en) * | 1994-03-29 | 1995-10-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPH10335261A (en) * | 1997-05-27 | 1998-12-18 | Sony Corp | Manufacture of semiconductor device |
| JPH11354465A (en) * | 1998-06-12 | 1999-12-24 | Sony Corp | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535077B2 (en) | 2004-09-30 | 2009-05-19 | Seiko Epson Corporation | Method for manufacturing a semiconductor device including a shallow trench isolation structure |
| JP2009522797A (en) * | 2006-01-09 | 2009-06-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Air break to improve silicide formation with composite cap |
| JP2007299899A (en) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | Semiconductor device and its manufacturing method |
| JP2008066615A (en) * | 2006-09-11 | 2008-03-21 | Oki Electric Ind Co Ltd | Semiconductor device, and manufacturing method therefor |
| JP2010135672A (en) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | Method of manufacturing semiconductor memory device |
| JP2011102429A (en) * | 2009-08-25 | 2011-05-26 | Rohm & Haas Electronic Materials Llc | Enhanced method of forming nickel silicide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818092A (en) | Polycide film | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US6861369B2 (en) | Method of forming silicidation blocking layer | |
| JP2692554B2 (en) | Method for manufacturing semiconductor device | |
| US6090653A (en) | Method of manufacturing CMOS transistors | |
| JPH06112158A (en) | Manufacture of semiconductor device | |
| US6509254B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US20080176399A1 (en) | Metallic silicide forming method and method of manufacturing semiconductor device | |
| US20070059878A1 (en) | Salicide process | |
| US5963829A (en) | Method of forming silicide film | |
| JP2003037083A (en) | Method for manufacturing semiconductor device | |
| JP2738371B2 (en) | Method for manufacturing semiconductor device | |
| KR100685898B1 (en) | method for manufacturing of semiconductor device | |
| US6800553B2 (en) | Method for manufacturing a silicide layer of semiconductor device | |
| JPH10335265A (en) | Manufacture of semiconductor device | |
| US5998286A (en) | Method to grow self-aligned silicon on a poly-gate, source and drain region | |
| JP2850883B2 (en) | Method for manufacturing semiconductor device | |
| JP3094914B2 (en) | Method for manufacturing semiconductor device | |
| JPH10233371A (en) | Manufacturing method of semiconductor device | |
| KR20030002867A (en) | Method for fabricating semiconductor device | |
| JPH09293866A (en) | Manufacture of semiconductor device | |
| JP2996644B2 (en) | Method for manufacturing semiconductor device | |
| KR100606924B1 (en) | method for manufacturing of semiconductor device | |
| JP2000036466A (en) | Forming method of semiconductor thin film, semiconductor device and manufacture thereof | |
| JPH1050636A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Effective date: 20080526 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Effective date: 20080731 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |