JP2003032085A - コンポジット出力回路 - Google Patents

Abstract

(57)【要約】 【課題】 出力インピーダンスのコントロールにより、
出力端子より出力される出力信号の波形を調整すること
によって、出力信号（映像出力）の品質が高いコンポジ
ット出力回路を得る。 【解決手段】 出力端子３より出力される出力信号を、
低インピーダンスのバッファ４の出力と高インピーダン
スの分割抵抗１の出力の双方でドライブするか、高イン
ピーダンスの分割抵抗の出力のみでドライブするかの切
り替えを、出力信号の電位と設定電位とを比較している
アナログコンパレータ７１の比較結果によって制御し、
その設定電位として、電源の電位を分割抵抗で抵抗分割
することによって生成した電位を用いるようにしたもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、出力される出力
信号の電位を抵抗分割によって決定し、かつその出力信
号電位をアナログスイッチで切り替えて出力端子より出
力するコンポジット出力回路に関するものである。

【０００２】

【従来の技術】図７は従来のコンポジット出力回路の構
成を示す回路図である。図において、１は電源Ｖｃｃの
電位を抵抗分割して複数のＤＣ出力電位Ｖ１，Ｖ２を生
成する分割抵抗である。２１〜２４はこの分割抵抗１で
生成されたＤＣ出力電位の１つを切り替え・選択するア
ナログスイッチであり、３はこれらアナログスイッチ２
１〜２４で切り替え・選択されたＤＣ出力電位が出力信
号（映像出力）として出力される出力端子である。

【０００３】次に動作について説明する。このように構
成されたコンポジット出力回路において、出力端子３よ
り出力される出力信号（映像出力）の電位ＣＶｏｕｔ
を、切替元のＤＣ出力電位Ｖ１から切替先のＤＣ出力電
位Ｖ２に切り替える場合、出力信号の電位ＣＶｏｕｔの
波形はＤＣ出力電位Ｖ１またはＤＣ出力電位Ｖ２の出力
インピーダンスに応じて決定され、図８に示すものとな
る。図において、太線で示したステップ波形は理想の波
形を示すものであり、細線で示した波形は実際の波形で
ある。ここで、実際の波形は図示のように、出力端子３
に出力される出力信号を低インピーダンスでドライブし
た場合にはリンギングが発生し、高インピーダンスでド
ライブした場合には立ち上がり（立ち下がり）波形が鈍
って信号遅延が大きくなる。

【０００４】なお、このような従来のコンポジット出力
回路に関連する記載がある従来の文献としては、例え
ば、過渡状態で低インピーダンス、定常状態で高インピ
ーダンスで動作する制御信号出力方式に関する特開平７
−９５４７７号公報、液晶ディスプレイ駆動装置におけ
る駆動信号の出力抵抗の切り替えに関する特開平７−２
８０３１号公報、テレビカメラの映像出力を切り替える
信号切替装置にて、信号切替回路の出力ラインを切り替
え動作中は低インピーダンス、非動作中は高インピーダ
ンスとする特開昭６１−１０５１１２号公報などがあ
る。

【０００５】

【発明が解決しようとする課題】従来のコンポジット出
力回路は以上のように構成されているので、出力インピ
ーダンスが小さすぎるとリンギングが発生し、大きすぎ
ると信号遅延が大きくなって、このリンギングや信号遅
延により映像品質に悪影響が生じるという課題があっ
た。

【０００６】この発明は上記のような課題を解決するた
めになされたもので、出力インピーダンスをコントロー
ルし、出力端子より出力される出力信号の波形を調整す
ることにより、出力信号（映像出力）の品質が高いコン
ポジット出力回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係るコンポジ
ット出力回路は、出力切替部を備えて、出力信号のドラ
イブを、低インピーダンスのバッファ出力と高インピー
ダンスの抵抗分割出力の双方で行うか、高インピーダン
スの抵抗分割出力のみで行うかを切り替えるようにした
ものである。

【０００８】この発明に係るコンポジット出力回路は、
出力切替部に出力端子より出力される出力信号の電位と
設定電位とを比較する比較手段を持たせ、その比較の結
果によって、出力端子からの出力信号の電位が設定電位
になるまでは、アナログスイッチをバッファ出力と抵抗
分割出力の双方で、その後は抵抗分割出力のみでドライ
ブするような制御を行うようにしたものである。

【０００９】この発明に係るコンポジット出力回路は、
比較手段をアナログコンパレータで形成し、出力信号の
電位が、電源の電位を抵抗分割することによって生成し
た設定電位になるまでは、バッファ出力と抵抗分割出力
とでアナログスイッチをドライブし、その後は、抵抗分
割出力のみでアナログスイッチをドライブするような制
御を行うようにしたものである。

【００１０】この発明に係るコンポジット出力回路は、
比較手段をディジタルコンパレータで形成し、出力信号
の電位が、ディジタルコンパレータの入力段の論理回路
におけるしきい値によって設定した設定電位になるまで
は、バッファ出力と抵抗分割出力とでアナログスイッチ
をドライブし、その後は、抵抗分割出力のみでアナログ
スイッチをドライブするような制御を行うようにしたも
のである。

【００１１】この発明に係るコンポジット出力回路は、
出力切替部として、出力制御信号の切替点を時間的に変
化させ、バッファ出力と抵抗分割出力とによって出力信
号をドライブするか、抵抗分割出力のみでのドライブす
るかの切り替えを、その切替点において行うものを用い
るようにしたものである。

【００１２】この発明に係るコンポジット出力回路は、
出力切替部に遅延素子を持たせ、入力された出力電位切
替信号を遅延させて出力制御信号を生成し、その時間的
に変化する出力制御信号の切替点にて、出力信号をバッ
ファ出力と抵抗分割出力でドライブするか、抵抗分割出
力のみでドライブするかの切り替えを行うようにしたも
のである。

【００１３】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるコ
ンポジット出力回路の構成を示す回路図である。図にお
いて、１はこのコンポジット出力回路の電源Ｖｃｃの電
位を抵抗分割して、複数のＤＣ出力電位Ｖ１，Ｖ２を生
成する分割抵抗である。２１〜２４はこの分割抵抗１に
よる抵抗分割で生成されたＤＣ出力電位の１つを切り替
え・選択するアナログスイッチ（ＴＧ）であり、３はこ
れらアナログスイッチ２１〜２４で切り替え・選択され
たＤＣ出力電位が出力信号（映像出力）として出力され
る出力端子である。なお、これらは図７に同一符号を付
して示した従来のそれらに相当する部分である。

【００１４】また、４は出力端子３に出力される出力信
号の電位ＣＶｏｕｔを、分割抵抗１で抵抗分割・生成さ
れた２つのＤＣ出力電位Ｖ１、ＤＣ出力電位Ｖ２の間で
切り替える際に、切り替え先のＤＣ出力電位Ｖ２を利得
１で増幅してバッファリングする低インピーダンスのバ
ッファである。２５はこのバッファ４の出力のスイッチ
ングを行う、図７に示した従来のアナログスイッチ２１
〜２４と同等のアナログスイッチである。

【００１５】５１は出力端子３から出力される出力信号
の電位ＣＶｏｕｔを、切替元のＤＣ出力電位Ｖ１から切
替先のＤＣ出力電位Ｖ２に替える際の当該出力信号のド
ライブを、低インピーダンスのバッファ出力と高インピ
ーダンスの抵抗分割出力の双方で行うか、高インピーダ
ンスの抵抗分割出力のみで行うかの切り替えを行う出力
切替部である。６は出力端子３から出力される出力信号
の電位ＣＶｏｕｔを分割抵抗１の生成するＤＣ出力電位
Ｖ１からＤＣ出力電位Ｖ２に切り替える際の出力電位切
替信号を出力切替部５１に入力する切替信号入力端子で
ある。

【００１６】７１は出力端子３より出力される出力信号
の電位ＣＶｏｕｔと設定電位Ｖｓとを比較し、出力信号
の電位ＣＶｏｕｔが、設定電位Ｖｓになるまでは、出力
端子３からの出力信号を、バッファ４の出力と分割抵抗
１で抵抗分割されたＤＣ出力電位Ｖ２とでドライブし、
設定電位Ｖｓになると、分割抵抗１で抵抗分割されたＤ
Ｃ出力電位Ｖ２のみでドライブするようにアナログスイ
ッチ２１〜２５の制御を行う比較手段としてのアナログ
コンパレータである。なお、この実施の形態１におい
て、アナログコンパレータ７１は、出力信号の電位ＣＶ
ｏｕｔと、分割抵抗１が電源の電位Ｖｃｃを抵抗分割す
ることによって生成した設定電位Ｖｓとを比較するもの
であり、例えばアナログ差動アンプが用いられている。

【００１７】８はアナログコンパレータ７１の出力信号
と切替信号入力端子６からの出力電位切替信号との論理
和の否定を演算し、演算結果をアナログスイッチ２５の
制御端子の一方に供給するＮＯＲゲートである。９１は
出力電位切替信号を反転させてＮＯＲゲート８とアナロ
グスイッチ２４の制御端子の一方に供給するインバー
タ、９２はインバータ９１で反転された出力電位切替信
号をさらに反転させてアナログスイッチ２４の制御端子
の他方に供給するインバータであり、９３はＮＯＲゲー
ト８の出力を極性反転してアナログスイッチ２５の制御
端子の他方に供給するインバータである。

【００１８】なお、上記出力切替部５１は、これらアナ
ログコンパレータ７１、ＮＯＲゲート８、インバータ９
１〜９３にて構成されている。

【００１９】次に動作について説明する。ここでは、分
割抵抗１にて生成された切替元のＤＣ出力電位Ｖ１が切
替先のＤＣ出力電位Ｖ２より低く、かつＤＣ出力電位Ｖ
１からＤＣ出力電位Ｖ２に切り替える場合（出力波形が
立ち上がり波形となる場合）について、以下に説明す
る。なお、ＤＣ出力電位Ｖ１がＤＣ出力電位Ｖ２より低
く、かつＤＣ出力電位Ｖ２からＤＣ出力電位Ｖ１に切り
替える場合（出力波形が立ち下がり波形となる場合）に
ついても同様な考え方で実現可能であるため、ここでは
それについての説明は省略する。なお、このことは以下
に示す実施の形態２および実施の形態３においても同様
である。

【００２０】なお、図２はこの実施の形態１におけるコ
ンポジット出力回路の、出力信号をドライブするインピ
ーダンスの高低による出力信号の電位ＣＶｏｕｔの波形
変化を示す波形図であり、太線は理想波形を、細線は実
際の波形を示している。出力端子３よりＤＣ出力電位Ｖ
１を出力信号の電位ＣＶｏｕｔとして出力している状態
で、図２に示す出力電位切替点にくると、切替信号入力
端子６に入力されている出力電位切替信号がアクティブ
になり、ＤＣ出力電位Ｖ１を出力しているアナログスイ
ッチ２２がＯＦＦする。

【００２１】その代わりに、この出力電位切替信号はイ
ンバータ９１でその極性が反転されてアナログスイッチ
２４の一方の制御端子とＮＯＲゲート８に供給され、イ
ンバータ９２でさらに極性反転されてアナログスイッチ
２４の他方の制御端子に供給される。一方、ＮＯＲゲー
ト８を通過した出力電位切替信号はアナログスイッチ２
５の一方の制御端子に供給され、またインバータ９３で
極性が反転されてアナログスイッチ２５の他方の制御端
子に供給される。

【００２２】これにより、アナログスイッチ２４とアナ
ログスイッチ２５は同時にＯＮとなる。ここで、アナロ
グスイッチ２４は分割抵抗１で抵抗分割された高インピ
ーダンスのＤＣ出力電位Ｖ２に接続されており、アナロ
グスイッチ２５はＤＣ出力電位Ｖ２を利得１で増幅して
バッファリングする低インピーダンスのバッファ４の出
力端子に接続されている。従って、出力端子３には分割
抵抗１からのＤＣ出力電位Ｖ２と、バッファ４からのそ
れと同一電位（Ｖ２）の出力がこれらアナログスイッチ
２４およびアナログスイッチ２５を経て供給される。こ
のように、出力端子３から出力される出力信号はこれら
高インピーダンス出力と低インピーダンス出力とによっ
てドライブされ、ＤＣ出力電位Ｖ２による出力を開始す
る。

【００２３】この出力端子３より出力される出力信号の
電位ＣＶｏｕｔはアナログコンパレータ７１によって、
分割抵抗１による電源電位Ｖｃｃの抵抗分割によってＤ
Ｃ出力電位Ｖ２の近傍に設定した設定電位Ｖｓと比較さ
れている。なお、この設定電位Ｖｓは分割抵抗１で電源
電位Ｖｃｃを抵抗分割することによって生成されるもの
であるため、任意の値に簡単に設定することができる。

【００２４】出力端子３より出力される出力信号の電位
ＣＶｏｕｔが設定電位Ｖｓを超えると、図２に示す出力
インピーダンス切替点となり、アナログコンパレータ７
１がアクティブになる。このアナログコンパレータ７１
の出力はＮＯＲゲート８を通過してインバータ９３に送
られ、その極性が反転されてアナログスイッチ２５の一
方の制御端子に供給される。なお、アナログスイッチ２
５の他方の制御端子にはＮＯＲゲート８の出力がそのま
ま供給される。従って、低インピーダンスのバッファ４
につながるアナログスイッチ２５はＯＦＦになる。その
時、分割抵抗１で抵抗分割された高インピーダンスのＤ
Ｃ出力電位Ｖ２に接続されアナログスイッチ２４はその
ままＯＮの状態を継続している。これにより、出力端子
３から出力される出力信号は高インピーダンス出力のみ
によってドライブされ、ＤＣ出力電位Ｖ２の出力を行
う。

【００２５】以上のように、この実施の形態１によれ
ば、出力信号の電位ＣＶｏｕｔと設定電位Ｖｓの比較結
果によってアナログスイッチ２４を制御し、設定電位Ｖ
ｓまでは低インピーダンスのバッファ４の出力と高イン
ピーダンスの分割抵抗１の出力の双方で、その後は分割
抵抗１の出力のみで出力信号のドライブを行うようにし
ているので、出力信号の電位ＣＶｏｕｔの波形の過渡状
態において、その前半部では低インピーダンス、後半部
では高インピーダンスでドライブして、出力信号の電位
ＣＶｏｕｔの波形を調整することにより、リンギングの
発生や信号遅延の増大を防止することが可能となり、コ
ンポジット出力の映像品質を向上させることができると
いう効果が得られる。

【００２６】また、アナログコンパレータ７１によって
比較手段を形成し、電源の電位Ｖｃｃを分割抵抗１で抵
抗分割することによって、その設定電位Ｖｓを生成して
いるので、設定電位Ｖｓを任意の値に容易に設定するこ
とが可能になるという効果が得られる。

【００２７】実施の形態２．図３はこの発明の実施の形
態２によるコンポジット出力回路の構成を示す回路図で
ある。図において、１は分割抵抗、２１〜２５はアナロ
グスイッチ、３は出力端子、４はバッファであり、６は
切替信号入力端子、９１〜９３はインバータである。こ
れらは図１に同一符号を付して示した実施の形態１のそ
れらと同等のものであるため、その説明は省略する。

【００２８】また、７２は比較手段としてのディジタル
コンパレータであり、出力端子３より出力される出力信
号の電位ＣＶｏｕｔと、このディジタルコンパレータ７
２の入力段における論理回路のしきい値に従って設定さ
れた、切替先のＤＣ出力電位Ｖ２近傍の設定電位Ｖｔと
の比較を行い、出力信号の電位ＣＶｏｕｔが設定電位Ｖ
ｔになるまでの間は、出力信号を低インピーダンスのバ
ッファ４の出力と高インピーダンスの分割抵抗１の出力
とによってドライブし、設定電位Ｖｔになった後は、高
インピーダンスの分割抵抗１の出力のみでドライブする
ようにしたものである。なお、この実施の形態２におい
て、このディジタルコンパレータ７２は１つのＮＯＲゲ
ートのみによって形成されており、従って、設定電位Ｖ
ｔは入力段の論理回路であるこのＮＯＲゲートのしきい
値を調整することによって設定される。なお、このＮＯ
Ｒゲートのしきい値は、ＩＣ制作時に固定的に造り込ん
でおいても、通常のＮＯＲゲートの入力端子にダイオー
ドなどの素子を付加するなどして、あとから任意の値に
設定できるようにしておいてもよい。

【００２９】５２は出力端子３から出力される出力信号
の電位ＣＶｏｕｔを、切替元のＤＣ出力電位Ｖ１から切
替先のＤＣ出力電位Ｖ２に替える際の当該出力信号のド
ライブを、低インピーダンスのバッファ出力と高インピ
ーダンスの抵抗分割出力の双方で行うか、高インピーダ
ンスの抵抗分割出力のみで行うかの切り替えを行うこの
実施の形態２における出力切替部であり、比較手段とし
て、アナログコンパレータ７１に代えて上記ディジタル
コンパレータ７２を用いている点で、実施の形態１にお
ける出力切替部５１とは異なっている。

【００３０】次に動作について説明する。なお、図４は
この実施の形態２におけるコンポジット出力回路の、出
力信号をドライブするインピーダンスの高低による出力
信号の電位ＣＶｏｕｔの波形変化を示す波形図であり、
太線は理想波形を、細線は実際の波形を示している。出
力端子３よりＤＣ出力電位Ｖ１を出力信号の電位ＣＶｏ
ｕｔとして出力している状態で、図４に示す出力電位切
替点にくると、切替信号入力端子６に入力されている出
力電位切替信号がアクティブになって、ＤＣ出力電位Ｖ
１を出力しているアナログスイッチ２２がＯＦＦする。

【００３１】その代わりに、このアクティブになった出
力電位切替信号は、インバータ９１とインバータ９２に
よって順次その極性が反転されてアナログスイッチ２４
の各制御端子に供給される。また、ディジタルコンパレ
ータ７２を通過した出力電位切替信号はアナログスイッ
チ２５の一方の制御端子に供給され、またインバータ９
３でその極性が反転されて、アナログスイッチ２５の他
方の制御端子に供給される。

【００３２】これにより、分割抵抗１で抵抗分割された
高インピーダンスのＤＣ出力電位Ｖ２に接続されている
アナログスイッチ２４と、ＤＣ出力電位Ｖ２を利得１で
増幅してバッファリングする低インピーダンスのバッフ
ァ４の出力端子に接続されているアナログスイッチ２５
が同時にＯＮとなる。従って、出力端子３には分割抵抗
１とバッファ４から同一電位（Ｖ２）の出力がアナログ
スイッチ２４およびアナログスイッチ２５を経て供給さ
れ、出力端子３からはＤＣ出力電位Ｖ２による出力が開
始される。

【００３３】この出力端子３より出力される出力信号の
電位ＣＶｏｕｔはディジタルコンパレータ７２におい
て、その入力段の論理回路のしきい値を利用した設定電
位Ｖｔと比較される。比較の結果、出力信号の電位ＣＶ
ｏｕｔが、論理回路のしきい値による設定電位Ｖｔに達
していなければ、ディジタルコンパレータ７２のＮＯＲ
ゲートは動作せず、設定電位Ｖｔを超えてはじめて、図
４に示す出力インピーダンス切替点となってアクティブ
になる。このディジタルコンパレータ７２の出力は、そ
れをインバータ９３で極性反転した信号とともにアナロ
グスイッチ２５に供給される。

【００３４】従って、低インピーダンスのバッファ４に
つながるアナログスイッチ２５はＯＦＦになり、分割抵
抗１で抵抗分割された高インピーダンスのＤＣ出力電位
Ｖ２に接続されアナログスイッチ２４はＯＮになる。こ
れにより、出力端子３から出力される出力信号は高イン
ピーダンス出力のみによってドライブされ、ＤＣ出力電
位Ｖ２の出力を行う。

【００３５】以上のように、この実施の形態２によれ
ば、比較手段をディジタルコンパレータ７２で形成し、
このディジタルコンパレータ７２の入力段の論理回路の
しきい値に従ってその設定電位Ｖｔを設定するようにし
ているので、比較手段に差動アンプ等の別回路を特に必
要としなくなるため、回路規模を縮小することが可能と
なり、回路動作の高速化がはかれるなどの効果が得られ
る。

【００３６】実施の形態３．図５はこの発明の実施の形
態３によるコンポジット出力回路の構成を示す回路図で
あり、相当部分には図３と同一符号を付してその説明を
省略する。図において、５３は出力端子３から出力され
る出力信号の電位ＣＶｏｕｔを、切替元のＤＣ出力電位
Ｖ１から切替先のＤＣ出力電位Ｖ２に替える際の当該出
力信号のドライブを、低インピーダンスのバッファ出力
と高インピーダンスの抵抗分割出力の双方で行うか、高
インピーダンスの抵抗分割出力のみで行うかの切り替え
を行うこの実施の形態３における出力切替部である。な
お、この実施の形態３の出力切替部５３は、その切替制
御を、出力制御信号の切替点を時間的に変化させること
によって行っている点で、上記実施の形態１の出力切替
部５１、および実施の形態２の出力切替部５２とは異な
っている。

【００３７】１０はこの出力切替部５３内に設けられ、
切替信号入力端子６に入力された出力電位切替信号を遅
延させて出力制御信号を生成し、上記出力切替部５３に
おける切替制御のための出力制御信号の切替点（出力イ
ンピーダンス切替点）をその遅延時間によって時間的に
変化させてディジタルコンパレータ７２に入力する遅延
素子である。なお、出力切替部５３はこれら遅延素子１
０、ディジタルコンパレータ７２、インバータ９１〜９
３によって構成されている。

【００３８】次に動作について説明する。なお、図６は
この実施の形態３におけるコンポジット出力回路の、出
力信号をドライブするインピーダンスの高低による出力
信号の電位ＣＶｏｕｔの波形変化を示す波形図であり、
太線は理想波形を、細線は実際の波形を示している。な
お、出力電位切替信号およびそれを遅延した出力制御信
号はいずれも正論理の場合について示している。

【００３９】出力端子３よりＤＣ出力電位Ｖ１を出力信
号の電位ＣＶｏｕｔとして出力している状態で、図６に
示す出力電位切替点にくると、切替信号入力端子６に入
力されている出力電位切替信号がアクティブになり、Ｄ
Ｃ出力電位Ｖ１を出力しているアナログスイッチ２２が
ＯＦＦする。その代わりに、この出力電位切替信号はイ
ンバータ９１によってその極性が反転され、インバータ
９２およびディジタルコンパレータ７２に送られる。ア
ナログスイッチ２４にはこのインバータ９１で極性反転
された出力電位切替信号と、インバータ９２でさらに極
性反転された出力電位切替信号とが供給される。また、
アナログスイッチ２５にはディジタルコンパレータ７２
を通過した出力電位切替信号と、それをインバータ９３
で極性反転した出力電位切替信号とが供給される。

【００４０】これにより、分割抵抗１で抵抗分割された
高インピーダンスのＤＣ出力電位Ｖ２に接続されている
アナログスイッチ２４と、ＤＣ出力電位Ｖ２を利得１で
増幅してバッファリングする低インピーダンスのバッフ
ァ４の出力端子に接続されているアナログスイッチ２５
が同時にＯＮとなる。従って、出力端子３には分割抵抗
１とバッファ４から同一電位（Ｖ２）がアナログスイッ
チ２４およびアナログスイッチ２５を経て供給され、出
力端子３からはＤＣ出力電位Ｖ２による出力が開始され
る。

【００４１】切替信号入力端子６に入力された出力電位
切替信号は遅延素子１０にも送られており、この遅延素
子１０では入力された出力電位切替信号を、その遅延時
間だけ遅らせて、図６に示す出力制御信号の生成を行
う。従って、一定時間（遅延素子１０の遅延時間）が経
過すると、図６に示す出力インピーダンス切替点となっ
て、出力制御信号はアクティブになる。この出力制御信
号は遅延素子１０よりディジタルコンパレータ７２に入
力されている。ディジタルコンパレータ７２は入力され
ている出力制御信号がアクティブになると、その出力を
アクティブにする。それにより、分割抵抗１の分割出力
と同じ電位（Ｖ２）を出力している低インピーダンスの
バッファ４につながるアナログスイッチ２５がＯＦＦと
なり、高インピーダンスの分割抵抗１の分割出力につな
がるアナログスイッチ２４はＯＮを継続する。このよう
にして、抵抗分割出力でのみ出力端子３からのＤＣ出力
電位Ｖ２の出力を行う。

【００４２】以上のように、この実施の形態３によれ
ば、出力信号をバッファ出力と抵抗分割出力によって出
力信号をドライブするか、抵抗分割出力のみでのドライ
ブするかの切り替えを、出力切替部において、時間的に
変化する出力制御信号の切替点に基づいて行うようにし
たので、出力信号の制御をフィードバック制御すること
なく実施することが可能となり、また、出力制御信号の
切替点の時間的な変化を、出力切替部に持たせた遅延素
子の遅延時間で制御しているので、回路規模の増大を防
止することができ、高速動作も可能となるなどの効果が
得られる。

【００４３】

【発明の効果】以上のように、この発明によれば、出力
信号のドライブを、低インピーダンスのバッファ出力と
高インピーダンスの抵抗分割出力の双方で行うか、高イ
ンピーダンスの抵抗分割出力のみで行うかを切り替える
ように構成したので、出力信号の過渡状態における波形
を調整することができるため、リンギングの発生や信号
遅延の増大を防止することが可能となり、映像品質の高
いコンポジット出力回路が得られるという効果がある。

【００４４】この発明によれば、出力信号の電位と設定
電位とを比較して、出力信号の電位が設定電位になるま
では、アナログスイッチをバッファ出力と抵抗分割出力
の双方で、その後は抵抗分割出力のみでドライブするよ
うな制御を行うように構成したので、リンギングの発生
や信号遅延の増大が防止でき、コンポジット出力の映像
品質を向上させることが可能になるという効果がある。

【００４５】この発明によれば、分割抵抗で電源の電位
を抵抗分割することによって設定電位を生成し、アナロ
グコンパレータにてその設定電位と出力信号の電位との
比較を行うように構成したので、設定電位を任意の値に
容易に設定することが可能になるという効果がある。

【００４６】この発明によれば、ディジタルコンパレー
タにて設定電位と出力信号の電位とを比較し、その設定
電位をディジタルコンパレータの入力段の論理回路にお
けるしきい値とするように構成したので、差動アンプ等
の別回路を特に必要とすることなく設定電位と出力信号
の電位を比較することが可能となり、回路規模が小さ
く、回路動作の速いコンポジット出力回路が得られると
いう効果がある。

【００４７】この発明によれば、出力信号をバッファ出
力と抵抗分割出力とによってドライブするか、抵抗分割
出力のみでドライブするかを、時間的に変化する出力制
御信号の切替点によって切り替えるように構成したの
で、フィードバック制御することなく出力信号の制御が
行えるようになるため、回路規模の縮小がはかれ、回路
動作の高速化も可能となるなどの効果がある。

【００４８】この発明によれば、遅延素子の遅延時間に
よって出力制御信号の切替点を時間的に変化させるよう
に構成したので、回路規模の縮小や高速動作が可能にな
るという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるコンポジット
出力回路の構成を示す回路図である。

【図２】 実施の形態１のコンポジット出力回路におけ
る出力波形の電位変化を示す波形図である。

【図３】 この発明の実施の形態２によるコンポジット
出力回路の構成を示す回路図である。

【図４】 実施の形態２のコンポジット出力回路におけ
る出力波形の電位変化を示す波形図である。

【図５】 この発明の実施の形態３によるコンポジット
出力回路の構成を示す回路図である。

【図６】 実施の形態３のコンポジット出力回路におけ
る出力波形の電位変化を示す波形図である。

【図７】 従来のコンポジット出力回路の構成を示す回
路図である。

【図８】 従来のコンポジット出力回路における出力波
形の電位変化を示す波形図である。

【符号の説明】

１ 分割抵抗、３ 出力端子、４ バッファ、６ 切替
信号入力端子、８ ＮＯＲゲート、１０ 遅延素子、２
１〜２５ アナログスイッチ、５１〜５３ 出力切替
部、７１ アナログコンパレータ（比較手段）、７２
ディジタルコンパレータ（比較手段）、９１〜９３ イ
ンバータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 和央 兵庫県伊丹市中央３丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Ｆターム(参考） 5J055 AX10 BX17 CX24 EY03 EZ10 FX19 FX32 FX38 GX01 GX04 GX05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電源の電位を抵抗分割して複数のＤＣ出
   力電位を生成する高インピーダンスの分割抵抗と、 前記分割抵抗で生成された出力信号を切り替えて、出力
   端子に出力するアナログスイッチと、 前記出力端子に出力される出力信号の電位を、前記分割
   抵抗によって生成された切替元のＤＣ出力電位から切替
   先のＤＣ出力電位に切り替える際の切替先のＤＣ出力電
   位を、利得１で増幅してバッファリングする低インピー
   ダンスのバッファと、 前記出力信号の電位を前記２つのＤＣ出力電位の間で切
   り替える際、前記出力信号のドライブを、前記バッファ
   出力と前記分割抵抗の出力の双方で行うか、前記分割抵
   抗の出力のみで行うかを切り替える出力切替部とを備え
   たコンポジット出力回路。
2. 【請求項２】 出力信号の電位を２つのＤＣ出力電位の
   間で切り替える出力切替部が、 出力端子より出力される前記出力信号の電位を、設定電
   位と比較する比較手段を有し、 前記出力信号の電位が前記設定電位になるまでは、出力
   信号をバッファの出力と分割抵抗の出力の双方で、前記
   設定電位になった後は前記分割抵抗の出力のみでドライ
   ブするように、各アナログスイッチを制御することを特
   徴とする請求項１記載のコンポジット出力回路。
3. 【請求項３】 出力端子より出力される出力信号の電位
   と設定電位との比較を行う比較手段を、 前記出力信号の電位が、前記設定電位になるまでは、前
   記出力信号をバッファの出力と分割抵抗の出力の双方で
   ドライブし、前記設定電位になった後は、前記分割抵抗
   の出力のみでドライブするようにアナログスイッチを制
   御するアナログコンパレータとし、 前記アナログコンパレータでの比較に用いる前記設定電
   位を、分割抵抗で電源の電位を抵抗分割することによっ
   て生成したことを特徴とする請求項２記載のコンポジッ
   ト出力回路。
4. 【請求項４】 出力端子より出力される出力信号の電位
   と設定電位との比較を行う比較手段を、 前記出力信号の電位が、前記設定電位になるまでは、前
   記出力信号をバッファの出力と分割抵抗の出力の双方で
   ドライブし、前記設定電位になった後は、前記分割抵抗
   の出力のみでドライブするようにアナログスイッチを制
   御するディジタルコンパレータとし、 前記ディジタルコンパレータでの比較に用いる前記設定
   電位を、当該ディジタルコンパレータの入力段に用いら
   れる論理回路のしきい値に従って設定したことを特徴と
   する請求項２記載のコンポジット出力回路。
5. 【請求項５】 出力信号の電位を２つのＤＣ出力電位の
   間で切り替える出力切替部が、 出力制御信号の切替点を時間的に変化させ、前記出力信
   号をバッファの出力と分割抵抗の出力の双方でドライブ
   するか、前記分割抵抗の出力のみでドライブするかの切
   り替えを、前記出力制御信号の切替点において制御する
   ものであることを特徴とする請求項１記載のコンポジッ
   ト出力回路。
6. 【請求項６】 出力信号の電位を２つのＤＣ出力電位の
   間で切り替える出力切替部が、切替信号入力端子へ入力
   された出力電位切替信号を遅延させて出力制御信号を生
   成する遅延素子を有し、 前記遅延素子の遅延により時間的に変化する前記出力制
   御信号の切替点にてアナログスイッチを制御し、前記出
   力信号をバッファの出力と分割抵抗の出力の双方でドラ
   イブするか、前記分割抵抗の出力のみでドライブするか
   の切り替えを行うことを特徴とする請求項５記載のコン
   ポジット出力回路。