JP2003032085A - コンポジット出力回路 - Google Patents
コンポジット出力回路Info
- Publication number
- JP2003032085A JP2003032085A JP2001212500A JP2001212500A JP2003032085A JP 2003032085 A JP2003032085 A JP 2003032085A JP 2001212500 A JP2001212500 A JP 2001212500A JP 2001212500 A JP2001212500 A JP 2001212500A JP 2003032085 A JP2003032085 A JP 2003032085A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- signal
- switching
- dividing resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 出力インピーダンスのコントロールにより、
出力端子より出力される出力信号の波形を調整すること
によって、出力信号(映像出力)の品質が高いコンポジ
ット出力回路を得る。 【解決手段】 出力端子3より出力される出力信号を、
低インピーダンスのバッファ4の出力と高インピーダン
スの分割抵抗1の出力の双方でドライブするか、高イン
ピーダンスの分割抵抗の出力のみでドライブするかの切
り替えを、出力信号の電位と設定電位とを比較している
アナログコンパレータ71の比較結果によって制御し、
その設定電位として、電源の電位を分割抵抗で抵抗分割
することによって生成した電位を用いるようにしたもの
である。
出力端子より出力される出力信号の波形を調整すること
によって、出力信号(映像出力)の品質が高いコンポジ
ット出力回路を得る。 【解決手段】 出力端子3より出力される出力信号を、
低インピーダンスのバッファ4の出力と高インピーダン
スの分割抵抗1の出力の双方でドライブするか、高イン
ピーダンスの分割抵抗の出力のみでドライブするかの切
り替えを、出力信号の電位と設定電位とを比較している
アナログコンパレータ71の比較結果によって制御し、
その設定電位として、電源の電位を分割抵抗で抵抗分割
することによって生成した電位を用いるようにしたもの
である。
Description
【0001】
【発明の属する技術分野】この発明は、出力される出力
信号の電位を抵抗分割によって決定し、かつその出力信
号電位をアナログスイッチで切り替えて出力端子より出
力するコンポジット出力回路に関するものである。
信号の電位を抵抗分割によって決定し、かつその出力信
号電位をアナログスイッチで切り替えて出力端子より出
力するコンポジット出力回路に関するものである。
【0002】
【従来の技術】図7は従来のコンポジット出力回路の構
成を示す回路図である。図において、1は電源Vccの
電位を抵抗分割して複数のDC出力電位V1,V2を生
成する分割抵抗である。21〜24はこの分割抵抗1で
生成されたDC出力電位の1つを切り替え・選択するア
ナログスイッチであり、3はこれらアナログスイッチ2
1〜24で切り替え・選択されたDC出力電位が出力信
号(映像出力)として出力される出力端子である。
成を示す回路図である。図において、1は電源Vccの
電位を抵抗分割して複数のDC出力電位V1,V2を生
成する分割抵抗である。21〜24はこの分割抵抗1で
生成されたDC出力電位の1つを切り替え・選択するア
ナログスイッチであり、3はこれらアナログスイッチ2
1〜24で切り替え・選択されたDC出力電位が出力信
号(映像出力)として出力される出力端子である。
【0003】次に動作について説明する。このように構
成されたコンポジット出力回路において、出力端子3よ
り出力される出力信号(映像出力)の電位CVout
を、切替元のDC出力電位V1から切替先のDC出力電
位V2に切り替える場合、出力信号の電位CVoutの
波形はDC出力電位V1またはDC出力電位V2の出力
インピーダンスに応じて決定され、図8に示すものとな
る。図において、太線で示したステップ波形は理想の波
形を示すものであり、細線で示した波形は実際の波形で
ある。ここで、実際の波形は図示のように、出力端子3
に出力される出力信号を低インピーダンスでドライブし
た場合にはリンギングが発生し、高インピーダンスでド
ライブした場合には立ち上がり(立ち下がり)波形が鈍
って信号遅延が大きくなる。
成されたコンポジット出力回路において、出力端子3よ
り出力される出力信号(映像出力)の電位CVout
を、切替元のDC出力電位V1から切替先のDC出力電
位V2に切り替える場合、出力信号の電位CVoutの
波形はDC出力電位V1またはDC出力電位V2の出力
インピーダンスに応じて決定され、図8に示すものとな
る。図において、太線で示したステップ波形は理想の波
形を示すものであり、細線で示した波形は実際の波形で
ある。ここで、実際の波形は図示のように、出力端子3
に出力される出力信号を低インピーダンスでドライブし
た場合にはリンギングが発生し、高インピーダンスでド
ライブした場合には立ち上がり(立ち下がり)波形が鈍
って信号遅延が大きくなる。
【0004】なお、このような従来のコンポジット出力
回路に関連する記載がある従来の文献としては、例え
ば、過渡状態で低インピーダンス、定常状態で高インピ
ーダンスで動作する制御信号出力方式に関する特開平7
−95477号公報、液晶ディスプレイ駆動装置におけ
る駆動信号の出力抵抗の切り替えに関する特開平7−2
8031号公報、テレビカメラの映像出力を切り替える
信号切替装置にて、信号切替回路の出力ラインを切り替
え動作中は低インピーダンス、非動作中は高インピーダ
ンスとする特開昭61−105112号公報などがあ
る。
回路に関連する記載がある従来の文献としては、例え
ば、過渡状態で低インピーダンス、定常状態で高インピ
ーダンスで動作する制御信号出力方式に関する特開平7
−95477号公報、液晶ディスプレイ駆動装置におけ
る駆動信号の出力抵抗の切り替えに関する特開平7−2
8031号公報、テレビカメラの映像出力を切り替える
信号切替装置にて、信号切替回路の出力ラインを切り替
え動作中は低インピーダンス、非動作中は高インピーダ
ンスとする特開昭61−105112号公報などがあ
る。
【0005】
【発明が解決しようとする課題】従来のコンポジット出
力回路は以上のように構成されているので、出力インピ
ーダンスが小さすぎるとリンギングが発生し、大きすぎ
ると信号遅延が大きくなって、このリンギングや信号遅
延により映像品質に悪影響が生じるという課題があっ
た。
力回路は以上のように構成されているので、出力インピ
ーダンスが小さすぎるとリンギングが発生し、大きすぎ
ると信号遅延が大きくなって、このリンギングや信号遅
延により映像品質に悪影響が生じるという課題があっ
た。
【0006】この発明は上記のような課題を解決するた
めになされたもので、出力インピーダンスをコントロー
ルし、出力端子より出力される出力信号の波形を調整す
ることにより、出力信号(映像出力)の品質が高いコン
ポジット出力回路を得ることを目的とする。
めになされたもので、出力インピーダンスをコントロー
ルし、出力端子より出力される出力信号の波形を調整す
ることにより、出力信号(映像出力)の品質が高いコン
ポジット出力回路を得ることを目的とする。
【0007】
【課題を解決するための手段】この発明に係るコンポジ
ット出力回路は、出力切替部を備えて、出力信号のドラ
イブを、低インピーダンスのバッファ出力と高インピー
ダンスの抵抗分割出力の双方で行うか、高インピーダン
スの抵抗分割出力のみで行うかを切り替えるようにした
ものである。
ット出力回路は、出力切替部を備えて、出力信号のドラ
イブを、低インピーダンスのバッファ出力と高インピー
ダンスの抵抗分割出力の双方で行うか、高インピーダン
スの抵抗分割出力のみで行うかを切り替えるようにした
ものである。
【0008】この発明に係るコンポジット出力回路は、
出力切替部に出力端子より出力される出力信号の電位と
設定電位とを比較する比較手段を持たせ、その比較の結
果によって、出力端子からの出力信号の電位が設定電位
になるまでは、アナログスイッチをバッファ出力と抵抗
分割出力の双方で、その後は抵抗分割出力のみでドライ
ブするような制御を行うようにしたものである。
出力切替部に出力端子より出力される出力信号の電位と
設定電位とを比較する比較手段を持たせ、その比較の結
果によって、出力端子からの出力信号の電位が設定電位
になるまでは、アナログスイッチをバッファ出力と抵抗
分割出力の双方で、その後は抵抗分割出力のみでドライ
ブするような制御を行うようにしたものである。
【0009】この発明に係るコンポジット出力回路は、
比較手段をアナログコンパレータで形成し、出力信号の
電位が、電源の電位を抵抗分割することによって生成し
た設定電位になるまでは、バッファ出力と抵抗分割出力
とでアナログスイッチをドライブし、その後は、抵抗分
割出力のみでアナログスイッチをドライブするような制
御を行うようにしたものである。
比較手段をアナログコンパレータで形成し、出力信号の
電位が、電源の電位を抵抗分割することによって生成し
た設定電位になるまでは、バッファ出力と抵抗分割出力
とでアナログスイッチをドライブし、その後は、抵抗分
割出力のみでアナログスイッチをドライブするような制
御を行うようにしたものである。
【0010】この発明に係るコンポジット出力回路は、
比較手段をディジタルコンパレータで形成し、出力信号
の電位が、ディジタルコンパレータの入力段の論理回路
におけるしきい値によって設定した設定電位になるまで
は、バッファ出力と抵抗分割出力とでアナログスイッチ
をドライブし、その後は、抵抗分割出力のみでアナログ
スイッチをドライブするような制御を行うようにしたも
のである。
比較手段をディジタルコンパレータで形成し、出力信号
の電位が、ディジタルコンパレータの入力段の論理回路
におけるしきい値によって設定した設定電位になるまで
は、バッファ出力と抵抗分割出力とでアナログスイッチ
をドライブし、その後は、抵抗分割出力のみでアナログ
スイッチをドライブするような制御を行うようにしたも
のである。
【0011】この発明に係るコンポジット出力回路は、
出力切替部として、出力制御信号の切替点を時間的に変
化させ、バッファ出力と抵抗分割出力とによって出力信
号をドライブするか、抵抗分割出力のみでのドライブす
るかの切り替えを、その切替点において行うものを用い
るようにしたものである。
出力切替部として、出力制御信号の切替点を時間的に変
化させ、バッファ出力と抵抗分割出力とによって出力信
号をドライブするか、抵抗分割出力のみでのドライブす
るかの切り替えを、その切替点において行うものを用い
るようにしたものである。
【0012】この発明に係るコンポジット出力回路は、
出力切替部に遅延素子を持たせ、入力された出力電位切
替信号を遅延させて出力制御信号を生成し、その時間的
に変化する出力制御信号の切替点にて、出力信号をバッ
ファ出力と抵抗分割出力でドライブするか、抵抗分割出
力のみでドライブするかの切り替えを行うようにしたも
のである。
出力切替部に遅延素子を持たせ、入力された出力電位切
替信号を遅延させて出力制御信号を生成し、その時間的
に変化する出力制御信号の切替点にて、出力信号をバッ
ファ出力と抵抗分割出力でドライブするか、抵抗分割出
力のみでドライブするかの切り替えを行うようにしたも
のである。
【0013】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるコ
ンポジット出力回路の構成を示す回路図である。図にお
いて、1はこのコンポジット出力回路の電源Vccの電
位を抵抗分割して、複数のDC出力電位V1,V2を生
成する分割抵抗である。21〜24はこの分割抵抗1に
よる抵抗分割で生成されたDC出力電位の1つを切り替
え・選択するアナログスイッチ(TG)であり、3はこ
れらアナログスイッチ21〜24で切り替え・選択され
たDC出力電位が出力信号(映像出力)として出力され
る出力端子である。なお、これらは図7に同一符号を付
して示した従来のそれらに相当する部分である。
説明する。 実施の形態1.図1はこの発明の実施の形態1によるコ
ンポジット出力回路の構成を示す回路図である。図にお
いて、1はこのコンポジット出力回路の電源Vccの電
位を抵抗分割して、複数のDC出力電位V1,V2を生
成する分割抵抗である。21〜24はこの分割抵抗1に
よる抵抗分割で生成されたDC出力電位の1つを切り替
え・選択するアナログスイッチ(TG)であり、3はこ
れらアナログスイッチ21〜24で切り替え・選択され
たDC出力電位が出力信号(映像出力)として出力され
る出力端子である。なお、これらは図7に同一符号を付
して示した従来のそれらに相当する部分である。
【0014】また、4は出力端子3に出力される出力信
号の電位CVoutを、分割抵抗1で抵抗分割・生成さ
れた2つのDC出力電位V1、DC出力電位V2の間で
切り替える際に、切り替え先のDC出力電位V2を利得
1で増幅してバッファリングする低インピーダンスのバ
ッファである。25はこのバッファ4の出力のスイッチ
ングを行う、図7に示した従来のアナログスイッチ21
〜24と同等のアナログスイッチである。
号の電位CVoutを、分割抵抗1で抵抗分割・生成さ
れた2つのDC出力電位V1、DC出力電位V2の間で
切り替える際に、切り替え先のDC出力電位V2を利得
1で増幅してバッファリングする低インピーダンスのバ
ッファである。25はこのバッファ4の出力のスイッチ
ングを行う、図7に示した従来のアナログスイッチ21
〜24と同等のアナログスイッチである。
【0015】51は出力端子3から出力される出力信号
の電位CVoutを、切替元のDC出力電位V1から切
替先のDC出力電位V2に替える際の当該出力信号のド
ライブを、低インピーダンスのバッファ出力と高インピ
ーダンスの抵抗分割出力の双方で行うか、高インピーダ
ンスの抵抗分割出力のみで行うかの切り替えを行う出力
切替部である。6は出力端子3から出力される出力信号
の電位CVoutを分割抵抗1の生成するDC出力電位
V1からDC出力電位V2に切り替える際の出力電位切
替信号を出力切替部51に入力する切替信号入力端子で
ある。
の電位CVoutを、切替元のDC出力電位V1から切
替先のDC出力電位V2に替える際の当該出力信号のド
ライブを、低インピーダンスのバッファ出力と高インピ
ーダンスの抵抗分割出力の双方で行うか、高インピーダ
ンスの抵抗分割出力のみで行うかの切り替えを行う出力
切替部である。6は出力端子3から出力される出力信号
の電位CVoutを分割抵抗1の生成するDC出力電位
V1からDC出力電位V2に切り替える際の出力電位切
替信号を出力切替部51に入力する切替信号入力端子で
ある。
【0016】71は出力端子3より出力される出力信号
の電位CVoutと設定電位Vsとを比較し、出力信号
の電位CVoutが、設定電位Vsになるまでは、出力
端子3からの出力信号を、バッファ4の出力と分割抵抗
1で抵抗分割されたDC出力電位V2とでドライブし、
設定電位Vsになると、分割抵抗1で抵抗分割されたD
C出力電位V2のみでドライブするようにアナログスイ
ッチ21〜25の制御を行う比較手段としてのアナログ
コンパレータである。なお、この実施の形態1におい
て、アナログコンパレータ71は、出力信号の電位CV
outと、分割抵抗1が電源の電位Vccを抵抗分割す
ることによって生成した設定電位Vsとを比較するもの
であり、例えばアナログ差動アンプが用いられている。
の電位CVoutと設定電位Vsとを比較し、出力信号
の電位CVoutが、設定電位Vsになるまでは、出力
端子3からの出力信号を、バッファ4の出力と分割抵抗
1で抵抗分割されたDC出力電位V2とでドライブし、
設定電位Vsになると、分割抵抗1で抵抗分割されたD
C出力電位V2のみでドライブするようにアナログスイ
ッチ21〜25の制御を行う比較手段としてのアナログ
コンパレータである。なお、この実施の形態1におい
て、アナログコンパレータ71は、出力信号の電位CV
outと、分割抵抗1が電源の電位Vccを抵抗分割す
ることによって生成した設定電位Vsとを比較するもの
であり、例えばアナログ差動アンプが用いられている。
【0017】8はアナログコンパレータ71の出力信号
と切替信号入力端子6からの出力電位切替信号との論理
和の否定を演算し、演算結果をアナログスイッチ25の
制御端子の一方に供給するNORゲートである。91は
出力電位切替信号を反転させてNORゲート8とアナロ
グスイッチ24の制御端子の一方に供給するインバー
タ、92はインバータ91で反転された出力電位切替信
号をさらに反転させてアナログスイッチ24の制御端子
の他方に供給するインバータであり、93はNORゲー
ト8の出力を極性反転してアナログスイッチ25の制御
端子の他方に供給するインバータである。
と切替信号入力端子6からの出力電位切替信号との論理
和の否定を演算し、演算結果をアナログスイッチ25の
制御端子の一方に供給するNORゲートである。91は
出力電位切替信号を反転させてNORゲート8とアナロ
グスイッチ24の制御端子の一方に供給するインバー
タ、92はインバータ91で反転された出力電位切替信
号をさらに反転させてアナログスイッチ24の制御端子
の他方に供給するインバータであり、93はNORゲー
ト8の出力を極性反転してアナログスイッチ25の制御
端子の他方に供給するインバータである。
【0018】なお、上記出力切替部51は、これらアナ
ログコンパレータ71、NORゲート8、インバータ9
1〜93にて構成されている。
ログコンパレータ71、NORゲート8、インバータ9
1〜93にて構成されている。
【0019】次に動作について説明する。ここでは、分
割抵抗1にて生成された切替元のDC出力電位V1が切
替先のDC出力電位V2より低く、かつDC出力電位V
1からDC出力電位V2に切り替える場合(出力波形が
立ち上がり波形となる場合)について、以下に説明す
る。なお、DC出力電位V1がDC出力電位V2より低
く、かつDC出力電位V2からDC出力電位V1に切り
替える場合(出力波形が立ち下がり波形となる場合)に
ついても同様な考え方で実現可能であるため、ここでは
それについての説明は省略する。なお、このことは以下
に示す実施の形態2および実施の形態3においても同様
である。
割抵抗1にて生成された切替元のDC出力電位V1が切
替先のDC出力電位V2より低く、かつDC出力電位V
1からDC出力電位V2に切り替える場合(出力波形が
立ち上がり波形となる場合)について、以下に説明す
る。なお、DC出力電位V1がDC出力電位V2より低
く、かつDC出力電位V2からDC出力電位V1に切り
替える場合(出力波形が立ち下がり波形となる場合)に
ついても同様な考え方で実現可能であるため、ここでは
それについての説明は省略する。なお、このことは以下
に示す実施の形態2および実施の形態3においても同様
である。
【0020】なお、図2はこの実施の形態1におけるコ
ンポジット出力回路の、出力信号をドライブするインピ
ーダンスの高低による出力信号の電位CVoutの波形
変化を示す波形図であり、太線は理想波形を、細線は実
際の波形を示している。出力端子3よりDC出力電位V
1を出力信号の電位CVoutとして出力している状態
で、図2に示す出力電位切替点にくると、切替信号入力
端子6に入力されている出力電位切替信号がアクティブ
になり、DC出力電位V1を出力しているアナログスイ
ッチ22がOFFする。
ンポジット出力回路の、出力信号をドライブするインピ
ーダンスの高低による出力信号の電位CVoutの波形
変化を示す波形図であり、太線は理想波形を、細線は実
際の波形を示している。出力端子3よりDC出力電位V
1を出力信号の電位CVoutとして出力している状態
で、図2に示す出力電位切替点にくると、切替信号入力
端子6に入力されている出力電位切替信号がアクティブ
になり、DC出力電位V1を出力しているアナログスイ
ッチ22がOFFする。
【0021】その代わりに、この出力電位切替信号はイ
ンバータ91でその極性が反転されてアナログスイッチ
24の一方の制御端子とNORゲート8に供給され、イ
ンバータ92でさらに極性反転されてアナログスイッチ
24の他方の制御端子に供給される。一方、NORゲー
ト8を通過した出力電位切替信号はアナログスイッチ2
5の一方の制御端子に供給され、またインバータ93で
極性が反転されてアナログスイッチ25の他方の制御端
子に供給される。
ンバータ91でその極性が反転されてアナログスイッチ
24の一方の制御端子とNORゲート8に供給され、イ
ンバータ92でさらに極性反転されてアナログスイッチ
24の他方の制御端子に供給される。一方、NORゲー
ト8を通過した出力電位切替信号はアナログスイッチ2
5の一方の制御端子に供給され、またインバータ93で
極性が反転されてアナログスイッチ25の他方の制御端
子に供給される。
【0022】これにより、アナログスイッチ24とアナ
ログスイッチ25は同時にONとなる。ここで、アナロ
グスイッチ24は分割抵抗1で抵抗分割された高インピ
ーダンスのDC出力電位V2に接続されており、アナロ
グスイッチ25はDC出力電位V2を利得1で増幅して
バッファリングする低インピーダンスのバッファ4の出
力端子に接続されている。従って、出力端子3には分割
抵抗1からのDC出力電位V2と、バッファ4からのそ
れと同一電位(V2)の出力がこれらアナログスイッチ
24およびアナログスイッチ25を経て供給される。こ
のように、出力端子3から出力される出力信号はこれら
高インピーダンス出力と低インピーダンス出力とによっ
てドライブされ、DC出力電位V2による出力を開始す
る。
ログスイッチ25は同時にONとなる。ここで、アナロ
グスイッチ24は分割抵抗1で抵抗分割された高インピ
ーダンスのDC出力電位V2に接続されており、アナロ
グスイッチ25はDC出力電位V2を利得1で増幅して
バッファリングする低インピーダンスのバッファ4の出
力端子に接続されている。従って、出力端子3には分割
抵抗1からのDC出力電位V2と、バッファ4からのそ
れと同一電位(V2)の出力がこれらアナログスイッチ
24およびアナログスイッチ25を経て供給される。こ
のように、出力端子3から出力される出力信号はこれら
高インピーダンス出力と低インピーダンス出力とによっ
てドライブされ、DC出力電位V2による出力を開始す
る。
【0023】この出力端子3より出力される出力信号の
電位CVoutはアナログコンパレータ71によって、
分割抵抗1による電源電位Vccの抵抗分割によってD
C出力電位V2の近傍に設定した設定電位Vsと比較さ
れている。なお、この設定電位Vsは分割抵抗1で電源
電位Vccを抵抗分割することによって生成されるもの
であるため、任意の値に簡単に設定することができる。
電位CVoutはアナログコンパレータ71によって、
分割抵抗1による電源電位Vccの抵抗分割によってD
C出力電位V2の近傍に設定した設定電位Vsと比較さ
れている。なお、この設定電位Vsは分割抵抗1で電源
電位Vccを抵抗分割することによって生成されるもの
であるため、任意の値に簡単に設定することができる。
【0024】出力端子3より出力される出力信号の電位
CVoutが設定電位Vsを超えると、図2に示す出力
インピーダンス切替点となり、アナログコンパレータ7
1がアクティブになる。このアナログコンパレータ71
の出力はNORゲート8を通過してインバータ93に送
られ、その極性が反転されてアナログスイッチ25の一
方の制御端子に供給される。なお、アナログスイッチ2
5の他方の制御端子にはNORゲート8の出力がそのま
ま供給される。従って、低インピーダンスのバッファ4
につながるアナログスイッチ25はOFFになる。その
時、分割抵抗1で抵抗分割された高インピーダンスのD
C出力電位V2に接続されアナログスイッチ24はその
ままONの状態を継続している。これにより、出力端子
3から出力される出力信号は高インピーダンス出力のみ
によってドライブされ、DC出力電位V2の出力を行
う。
CVoutが設定電位Vsを超えると、図2に示す出力
インピーダンス切替点となり、アナログコンパレータ7
1がアクティブになる。このアナログコンパレータ71
の出力はNORゲート8を通過してインバータ93に送
られ、その極性が反転されてアナログスイッチ25の一
方の制御端子に供給される。なお、アナログスイッチ2
5の他方の制御端子にはNORゲート8の出力がそのま
ま供給される。従って、低インピーダンスのバッファ4
につながるアナログスイッチ25はOFFになる。その
時、分割抵抗1で抵抗分割された高インピーダンスのD
C出力電位V2に接続されアナログスイッチ24はその
ままONの状態を継続している。これにより、出力端子
3から出力される出力信号は高インピーダンス出力のみ
によってドライブされ、DC出力電位V2の出力を行
う。
【0025】以上のように、この実施の形態1によれ
ば、出力信号の電位CVoutと設定電位Vsの比較結
果によってアナログスイッチ24を制御し、設定電位V
sまでは低インピーダンスのバッファ4の出力と高イン
ピーダンスの分割抵抗1の出力の双方で、その後は分割
抵抗1の出力のみで出力信号のドライブを行うようにし
ているので、出力信号の電位CVoutの波形の過渡状
態において、その前半部では低インピーダンス、後半部
では高インピーダンスでドライブして、出力信号の電位
CVoutの波形を調整することにより、リンギングの
発生や信号遅延の増大を防止することが可能となり、コ
ンポジット出力の映像品質を向上させることができると
いう効果が得られる。
ば、出力信号の電位CVoutと設定電位Vsの比較結
果によってアナログスイッチ24を制御し、設定電位V
sまでは低インピーダンスのバッファ4の出力と高イン
ピーダンスの分割抵抗1の出力の双方で、その後は分割
抵抗1の出力のみで出力信号のドライブを行うようにし
ているので、出力信号の電位CVoutの波形の過渡状
態において、その前半部では低インピーダンス、後半部
では高インピーダンスでドライブして、出力信号の電位
CVoutの波形を調整することにより、リンギングの
発生や信号遅延の増大を防止することが可能となり、コ
ンポジット出力の映像品質を向上させることができると
いう効果が得られる。
【0026】また、アナログコンパレータ71によって
比較手段を形成し、電源の電位Vccを分割抵抗1で抵
抗分割することによって、その設定電位Vsを生成して
いるので、設定電位Vsを任意の値に容易に設定するこ
とが可能になるという効果が得られる。
比較手段を形成し、電源の電位Vccを分割抵抗1で抵
抗分割することによって、その設定電位Vsを生成して
いるので、設定電位Vsを任意の値に容易に設定するこ
とが可能になるという効果が得られる。
【0027】実施の形態2.図3はこの発明の実施の形
態2によるコンポジット出力回路の構成を示す回路図で
ある。図において、1は分割抵抗、21〜25はアナロ
グスイッチ、3は出力端子、4はバッファであり、6は
切替信号入力端子、91〜93はインバータである。こ
れらは図1に同一符号を付して示した実施の形態1のそ
れらと同等のものであるため、その説明は省略する。
態2によるコンポジット出力回路の構成を示す回路図で
ある。図において、1は分割抵抗、21〜25はアナロ
グスイッチ、3は出力端子、4はバッファであり、6は
切替信号入力端子、91〜93はインバータである。こ
れらは図1に同一符号を付して示した実施の形態1のそ
れらと同等のものであるため、その説明は省略する。
【0028】また、72は比較手段としてのディジタル
コンパレータであり、出力端子3より出力される出力信
号の電位CVoutと、このディジタルコンパレータ7
2の入力段における論理回路のしきい値に従って設定さ
れた、切替先のDC出力電位V2近傍の設定電位Vtと
の比較を行い、出力信号の電位CVoutが設定電位V
tになるまでの間は、出力信号を低インピーダンスのバ
ッファ4の出力と高インピーダンスの分割抵抗1の出力
とによってドライブし、設定電位Vtになった後は、高
インピーダンスの分割抵抗1の出力のみでドライブする
ようにしたものである。なお、この実施の形態2におい
て、このディジタルコンパレータ72は1つのNORゲ
ートのみによって形成されており、従って、設定電位V
tは入力段の論理回路であるこのNORゲートのしきい
値を調整することによって設定される。なお、このNO
Rゲートのしきい値は、IC制作時に固定的に造り込ん
でおいても、通常のNORゲートの入力端子にダイオー
ドなどの素子を付加するなどして、あとから任意の値に
設定できるようにしておいてもよい。
コンパレータであり、出力端子3より出力される出力信
号の電位CVoutと、このディジタルコンパレータ7
2の入力段における論理回路のしきい値に従って設定さ
れた、切替先のDC出力電位V2近傍の設定電位Vtと
の比較を行い、出力信号の電位CVoutが設定電位V
tになるまでの間は、出力信号を低インピーダンスのバ
ッファ4の出力と高インピーダンスの分割抵抗1の出力
とによってドライブし、設定電位Vtになった後は、高
インピーダンスの分割抵抗1の出力のみでドライブする
ようにしたものである。なお、この実施の形態2におい
て、このディジタルコンパレータ72は1つのNORゲ
ートのみによって形成されており、従って、設定電位V
tは入力段の論理回路であるこのNORゲートのしきい
値を調整することによって設定される。なお、このNO
Rゲートのしきい値は、IC制作時に固定的に造り込ん
でおいても、通常のNORゲートの入力端子にダイオー
ドなどの素子を付加するなどして、あとから任意の値に
設定できるようにしておいてもよい。
【0029】52は出力端子3から出力される出力信号
の電位CVoutを、切替元のDC出力電位V1から切
替先のDC出力電位V2に替える際の当該出力信号のド
ライブを、低インピーダンスのバッファ出力と高インピ
ーダンスの抵抗分割出力の双方で行うか、高インピーダ
ンスの抵抗分割出力のみで行うかの切り替えを行うこの
実施の形態2における出力切替部であり、比較手段とし
て、アナログコンパレータ71に代えて上記ディジタル
コンパレータ72を用いている点で、実施の形態1にお
ける出力切替部51とは異なっている。
の電位CVoutを、切替元のDC出力電位V1から切
替先のDC出力電位V2に替える際の当該出力信号のド
ライブを、低インピーダンスのバッファ出力と高インピ
ーダンスの抵抗分割出力の双方で行うか、高インピーダ
ンスの抵抗分割出力のみで行うかの切り替えを行うこの
実施の形態2における出力切替部であり、比較手段とし
て、アナログコンパレータ71に代えて上記ディジタル
コンパレータ72を用いている点で、実施の形態1にお
ける出力切替部51とは異なっている。
【0030】次に動作について説明する。なお、図4は
この実施の形態2におけるコンポジット出力回路の、出
力信号をドライブするインピーダンスの高低による出力
信号の電位CVoutの波形変化を示す波形図であり、
太線は理想波形を、細線は実際の波形を示している。出
力端子3よりDC出力電位V1を出力信号の電位CVo
utとして出力している状態で、図4に示す出力電位切
替点にくると、切替信号入力端子6に入力されている出
力電位切替信号がアクティブになって、DC出力電位V
1を出力しているアナログスイッチ22がOFFする。
この実施の形態2におけるコンポジット出力回路の、出
力信号をドライブするインピーダンスの高低による出力
信号の電位CVoutの波形変化を示す波形図であり、
太線は理想波形を、細線は実際の波形を示している。出
力端子3よりDC出力電位V1を出力信号の電位CVo
utとして出力している状態で、図4に示す出力電位切
替点にくると、切替信号入力端子6に入力されている出
力電位切替信号がアクティブになって、DC出力電位V
1を出力しているアナログスイッチ22がOFFする。
【0031】その代わりに、このアクティブになった出
力電位切替信号は、インバータ91とインバータ92に
よって順次その極性が反転されてアナログスイッチ24
の各制御端子に供給される。また、ディジタルコンパレ
ータ72を通過した出力電位切替信号はアナログスイッ
チ25の一方の制御端子に供給され、またインバータ9
3でその極性が反転されて、アナログスイッチ25の他
方の制御端子に供給される。
力電位切替信号は、インバータ91とインバータ92に
よって順次その極性が反転されてアナログスイッチ24
の各制御端子に供給される。また、ディジタルコンパレ
ータ72を通過した出力電位切替信号はアナログスイッ
チ25の一方の制御端子に供給され、またインバータ9
3でその極性が反転されて、アナログスイッチ25の他
方の制御端子に供給される。
【0032】これにより、分割抵抗1で抵抗分割された
高インピーダンスのDC出力電位V2に接続されている
アナログスイッチ24と、DC出力電位V2を利得1で
増幅してバッファリングする低インピーダンスのバッフ
ァ4の出力端子に接続されているアナログスイッチ25
が同時にONとなる。従って、出力端子3には分割抵抗
1とバッファ4から同一電位(V2)の出力がアナログ
スイッチ24およびアナログスイッチ25を経て供給さ
れ、出力端子3からはDC出力電位V2による出力が開
始される。
高インピーダンスのDC出力電位V2に接続されている
アナログスイッチ24と、DC出力電位V2を利得1で
増幅してバッファリングする低インピーダンスのバッフ
ァ4の出力端子に接続されているアナログスイッチ25
が同時にONとなる。従って、出力端子3には分割抵抗
1とバッファ4から同一電位(V2)の出力がアナログ
スイッチ24およびアナログスイッチ25を経て供給さ
れ、出力端子3からはDC出力電位V2による出力が開
始される。
【0033】この出力端子3より出力される出力信号の
電位CVoutはディジタルコンパレータ72におい
て、その入力段の論理回路のしきい値を利用した設定電
位Vtと比較される。比較の結果、出力信号の電位CV
outが、論理回路のしきい値による設定電位Vtに達
していなければ、ディジタルコンパレータ72のNOR
ゲートは動作せず、設定電位Vtを超えてはじめて、図
4に示す出力インピーダンス切替点となってアクティブ
になる。このディジタルコンパレータ72の出力は、そ
れをインバータ93で極性反転した信号とともにアナロ
グスイッチ25に供給される。
電位CVoutはディジタルコンパレータ72におい
て、その入力段の論理回路のしきい値を利用した設定電
位Vtと比較される。比較の結果、出力信号の電位CV
outが、論理回路のしきい値による設定電位Vtに達
していなければ、ディジタルコンパレータ72のNOR
ゲートは動作せず、設定電位Vtを超えてはじめて、図
4に示す出力インピーダンス切替点となってアクティブ
になる。このディジタルコンパレータ72の出力は、そ
れをインバータ93で極性反転した信号とともにアナロ
グスイッチ25に供給される。
【0034】従って、低インピーダンスのバッファ4に
つながるアナログスイッチ25はOFFになり、分割抵
抗1で抵抗分割された高インピーダンスのDC出力電位
V2に接続されアナログスイッチ24はONになる。こ
れにより、出力端子3から出力される出力信号は高イン
ピーダンス出力のみによってドライブされ、DC出力電
位V2の出力を行う。
つながるアナログスイッチ25はOFFになり、分割抵
抗1で抵抗分割された高インピーダンスのDC出力電位
V2に接続されアナログスイッチ24はONになる。こ
れにより、出力端子3から出力される出力信号は高イン
ピーダンス出力のみによってドライブされ、DC出力電
位V2の出力を行う。
【0035】以上のように、この実施の形態2によれ
ば、比較手段をディジタルコンパレータ72で形成し、
このディジタルコンパレータ72の入力段の論理回路の
しきい値に従ってその設定電位Vtを設定するようにし
ているので、比較手段に差動アンプ等の別回路を特に必
要としなくなるため、回路規模を縮小することが可能と
なり、回路動作の高速化がはかれるなどの効果が得られ
る。
ば、比較手段をディジタルコンパレータ72で形成し、
このディジタルコンパレータ72の入力段の論理回路の
しきい値に従ってその設定電位Vtを設定するようにし
ているので、比較手段に差動アンプ等の別回路を特に必
要としなくなるため、回路規模を縮小することが可能と
なり、回路動作の高速化がはかれるなどの効果が得られ
る。
【0036】実施の形態3.図5はこの発明の実施の形
態3によるコンポジット出力回路の構成を示す回路図で
あり、相当部分には図3と同一符号を付してその説明を
省略する。図において、53は出力端子3から出力され
る出力信号の電位CVoutを、切替元のDC出力電位
V1から切替先のDC出力電位V2に替える際の当該出
力信号のドライブを、低インピーダンスのバッファ出力
と高インピーダンスの抵抗分割出力の双方で行うか、高
インピーダンスの抵抗分割出力のみで行うかの切り替え
を行うこの実施の形態3における出力切替部である。な
お、この実施の形態3の出力切替部53は、その切替制
御を、出力制御信号の切替点を時間的に変化させること
によって行っている点で、上記実施の形態1の出力切替
部51、および実施の形態2の出力切替部52とは異な
っている。
態3によるコンポジット出力回路の構成を示す回路図で
あり、相当部分には図3と同一符号を付してその説明を
省略する。図において、53は出力端子3から出力され
る出力信号の電位CVoutを、切替元のDC出力電位
V1から切替先のDC出力電位V2に替える際の当該出
力信号のドライブを、低インピーダンスのバッファ出力
と高インピーダンスの抵抗分割出力の双方で行うか、高
インピーダンスの抵抗分割出力のみで行うかの切り替え
を行うこの実施の形態3における出力切替部である。な
お、この実施の形態3の出力切替部53は、その切替制
御を、出力制御信号の切替点を時間的に変化させること
によって行っている点で、上記実施の形態1の出力切替
部51、および実施の形態2の出力切替部52とは異な
っている。
【0037】10はこの出力切替部53内に設けられ、
切替信号入力端子6に入力された出力電位切替信号を遅
延させて出力制御信号を生成し、上記出力切替部53に
おける切替制御のための出力制御信号の切替点(出力イ
ンピーダンス切替点)をその遅延時間によって時間的に
変化させてディジタルコンパレータ72に入力する遅延
素子である。なお、出力切替部53はこれら遅延素子1
0、ディジタルコンパレータ72、インバータ91〜9
3によって構成されている。
切替信号入力端子6に入力された出力電位切替信号を遅
延させて出力制御信号を生成し、上記出力切替部53に
おける切替制御のための出力制御信号の切替点(出力イ
ンピーダンス切替点)をその遅延時間によって時間的に
変化させてディジタルコンパレータ72に入力する遅延
素子である。なお、出力切替部53はこれら遅延素子1
0、ディジタルコンパレータ72、インバータ91〜9
3によって構成されている。
【0038】次に動作について説明する。なお、図6は
この実施の形態3におけるコンポジット出力回路の、出
力信号をドライブするインピーダンスの高低による出力
信号の電位CVoutの波形変化を示す波形図であり、
太線は理想波形を、細線は実際の波形を示している。な
お、出力電位切替信号およびそれを遅延した出力制御信
号はいずれも正論理の場合について示している。
この実施の形態3におけるコンポジット出力回路の、出
力信号をドライブするインピーダンスの高低による出力
信号の電位CVoutの波形変化を示す波形図であり、
太線は理想波形を、細線は実際の波形を示している。な
お、出力電位切替信号およびそれを遅延した出力制御信
号はいずれも正論理の場合について示している。
【0039】出力端子3よりDC出力電位V1を出力信
号の電位CVoutとして出力している状態で、図6に
示す出力電位切替点にくると、切替信号入力端子6に入
力されている出力電位切替信号がアクティブになり、D
C出力電位V1を出力しているアナログスイッチ22が
OFFする。その代わりに、この出力電位切替信号はイ
ンバータ91によってその極性が反転され、インバータ
92およびディジタルコンパレータ72に送られる。ア
ナログスイッチ24にはこのインバータ91で極性反転
された出力電位切替信号と、インバータ92でさらに極
性反転された出力電位切替信号とが供給される。また、
アナログスイッチ25にはディジタルコンパレータ72
を通過した出力電位切替信号と、それをインバータ93
で極性反転した出力電位切替信号とが供給される。
号の電位CVoutとして出力している状態で、図6に
示す出力電位切替点にくると、切替信号入力端子6に入
力されている出力電位切替信号がアクティブになり、D
C出力電位V1を出力しているアナログスイッチ22が
OFFする。その代わりに、この出力電位切替信号はイ
ンバータ91によってその極性が反転され、インバータ
92およびディジタルコンパレータ72に送られる。ア
ナログスイッチ24にはこのインバータ91で極性反転
された出力電位切替信号と、インバータ92でさらに極
性反転された出力電位切替信号とが供給される。また、
アナログスイッチ25にはディジタルコンパレータ72
を通過した出力電位切替信号と、それをインバータ93
で極性反転した出力電位切替信号とが供給される。
【0040】これにより、分割抵抗1で抵抗分割された
高インピーダンスのDC出力電位V2に接続されている
アナログスイッチ24と、DC出力電位V2を利得1で
増幅してバッファリングする低インピーダンスのバッフ
ァ4の出力端子に接続されているアナログスイッチ25
が同時にONとなる。従って、出力端子3には分割抵抗
1とバッファ4から同一電位(V2)がアナログスイッ
チ24およびアナログスイッチ25を経て供給され、出
力端子3からはDC出力電位V2による出力が開始され
る。
高インピーダンスのDC出力電位V2に接続されている
アナログスイッチ24と、DC出力電位V2を利得1で
増幅してバッファリングする低インピーダンスのバッフ
ァ4の出力端子に接続されているアナログスイッチ25
が同時にONとなる。従って、出力端子3には分割抵抗
1とバッファ4から同一電位(V2)がアナログスイッ
チ24およびアナログスイッチ25を経て供給され、出
力端子3からはDC出力電位V2による出力が開始され
る。
【0041】切替信号入力端子6に入力された出力電位
切替信号は遅延素子10にも送られており、この遅延素
子10では入力された出力電位切替信号を、その遅延時
間だけ遅らせて、図6に示す出力制御信号の生成を行
う。従って、一定時間(遅延素子10の遅延時間)が経
過すると、図6に示す出力インピーダンス切替点となっ
て、出力制御信号はアクティブになる。この出力制御信
号は遅延素子10よりディジタルコンパレータ72に入
力されている。ディジタルコンパレータ72は入力され
ている出力制御信号がアクティブになると、その出力を
アクティブにする。それにより、分割抵抗1の分割出力
と同じ電位(V2)を出力している低インピーダンスの
バッファ4につながるアナログスイッチ25がOFFと
なり、高インピーダンスの分割抵抗1の分割出力につな
がるアナログスイッチ24はONを継続する。このよう
にして、抵抗分割出力でのみ出力端子3からのDC出力
電位V2の出力を行う。
切替信号は遅延素子10にも送られており、この遅延素
子10では入力された出力電位切替信号を、その遅延時
間だけ遅らせて、図6に示す出力制御信号の生成を行
う。従って、一定時間(遅延素子10の遅延時間)が経
過すると、図6に示す出力インピーダンス切替点となっ
て、出力制御信号はアクティブになる。この出力制御信
号は遅延素子10よりディジタルコンパレータ72に入
力されている。ディジタルコンパレータ72は入力され
ている出力制御信号がアクティブになると、その出力を
アクティブにする。それにより、分割抵抗1の分割出力
と同じ電位(V2)を出力している低インピーダンスの
バッファ4につながるアナログスイッチ25がOFFと
なり、高インピーダンスの分割抵抗1の分割出力につな
がるアナログスイッチ24はONを継続する。このよう
にして、抵抗分割出力でのみ出力端子3からのDC出力
電位V2の出力を行う。
【0042】以上のように、この実施の形態3によれ
ば、出力信号をバッファ出力と抵抗分割出力によって出
力信号をドライブするか、抵抗分割出力のみでのドライ
ブするかの切り替えを、出力切替部において、時間的に
変化する出力制御信号の切替点に基づいて行うようにし
たので、出力信号の制御をフィードバック制御すること
なく実施することが可能となり、また、出力制御信号の
切替点の時間的な変化を、出力切替部に持たせた遅延素
子の遅延時間で制御しているので、回路規模の増大を防
止することができ、高速動作も可能となるなどの効果が
得られる。
ば、出力信号をバッファ出力と抵抗分割出力によって出
力信号をドライブするか、抵抗分割出力のみでのドライ
ブするかの切り替えを、出力切替部において、時間的に
変化する出力制御信号の切替点に基づいて行うようにし
たので、出力信号の制御をフィードバック制御すること
なく実施することが可能となり、また、出力制御信号の
切替点の時間的な変化を、出力切替部に持たせた遅延素
子の遅延時間で制御しているので、回路規模の増大を防
止することができ、高速動作も可能となるなどの効果が
得られる。
【0043】
【発明の効果】以上のように、この発明によれば、出力
信号のドライブを、低インピーダンスのバッファ出力と
高インピーダンスの抵抗分割出力の双方で行うか、高イ
ンピーダンスの抵抗分割出力のみで行うかを切り替える
ように構成したので、出力信号の過渡状態における波形
を調整することができるため、リンギングの発生や信号
遅延の増大を防止することが可能となり、映像品質の高
いコンポジット出力回路が得られるという効果がある。
信号のドライブを、低インピーダンスのバッファ出力と
高インピーダンスの抵抗分割出力の双方で行うか、高イ
ンピーダンスの抵抗分割出力のみで行うかを切り替える
ように構成したので、出力信号の過渡状態における波形
を調整することができるため、リンギングの発生や信号
遅延の増大を防止することが可能となり、映像品質の高
いコンポジット出力回路が得られるという効果がある。
【0044】この発明によれば、出力信号の電位と設定
電位とを比較して、出力信号の電位が設定電位になるま
では、アナログスイッチをバッファ出力と抵抗分割出力
の双方で、その後は抵抗分割出力のみでドライブするよ
うな制御を行うように構成したので、リンギングの発生
や信号遅延の増大が防止でき、コンポジット出力の映像
品質を向上させることが可能になるという効果がある。
電位とを比較して、出力信号の電位が設定電位になるま
では、アナログスイッチをバッファ出力と抵抗分割出力
の双方で、その後は抵抗分割出力のみでドライブするよ
うな制御を行うように構成したので、リンギングの発生
や信号遅延の増大が防止でき、コンポジット出力の映像
品質を向上させることが可能になるという効果がある。
【0045】この発明によれば、分割抵抗で電源の電位
を抵抗分割することによって設定電位を生成し、アナロ
グコンパレータにてその設定電位と出力信号の電位との
比較を行うように構成したので、設定電位を任意の値に
容易に設定することが可能になるという効果がある。
を抵抗分割することによって設定電位を生成し、アナロ
グコンパレータにてその設定電位と出力信号の電位との
比較を行うように構成したので、設定電位を任意の値に
容易に設定することが可能になるという効果がある。
【0046】この発明によれば、ディジタルコンパレー
タにて設定電位と出力信号の電位とを比較し、その設定
電位をディジタルコンパレータの入力段の論理回路にお
けるしきい値とするように構成したので、差動アンプ等
の別回路を特に必要とすることなく設定電位と出力信号
の電位を比較することが可能となり、回路規模が小さ
く、回路動作の速いコンポジット出力回路が得られると
いう効果がある。
タにて設定電位と出力信号の電位とを比較し、その設定
電位をディジタルコンパレータの入力段の論理回路にお
けるしきい値とするように構成したので、差動アンプ等
の別回路を特に必要とすることなく設定電位と出力信号
の電位を比較することが可能となり、回路規模が小さ
く、回路動作の速いコンポジット出力回路が得られると
いう効果がある。
【0047】この発明によれば、出力信号をバッファ出
力と抵抗分割出力とによってドライブするか、抵抗分割
出力のみでドライブするかを、時間的に変化する出力制
御信号の切替点によって切り替えるように構成したの
で、フィードバック制御することなく出力信号の制御が
行えるようになるため、回路規模の縮小がはかれ、回路
動作の高速化も可能となるなどの効果がある。
力と抵抗分割出力とによってドライブするか、抵抗分割
出力のみでドライブするかを、時間的に変化する出力制
御信号の切替点によって切り替えるように構成したの
で、フィードバック制御することなく出力信号の制御が
行えるようになるため、回路規模の縮小がはかれ、回路
動作の高速化も可能となるなどの効果がある。
【0048】この発明によれば、遅延素子の遅延時間に
よって出力制御信号の切替点を時間的に変化させるよう
に構成したので、回路規模の縮小や高速動作が可能にな
るという効果がある。
よって出力制御信号の切替点を時間的に変化させるよう
に構成したので、回路規模の縮小や高速動作が可能にな
るという効果がある。
【図1】 この発明の実施の形態1によるコンポジット
出力回路の構成を示す回路図である。
出力回路の構成を示す回路図である。
【図2】 実施の形態1のコンポジット出力回路におけ
る出力波形の電位変化を示す波形図である。
る出力波形の電位変化を示す波形図である。
【図3】 この発明の実施の形態2によるコンポジット
出力回路の構成を示す回路図である。
出力回路の構成を示す回路図である。
【図4】 実施の形態2のコンポジット出力回路におけ
る出力波形の電位変化を示す波形図である。
る出力波形の電位変化を示す波形図である。
【図5】 この発明の実施の形態3によるコンポジット
出力回路の構成を示す回路図である。
出力回路の構成を示す回路図である。
【図6】 実施の形態3のコンポジット出力回路におけ
る出力波形の電位変化を示す波形図である。
る出力波形の電位変化を示す波形図である。
【図7】 従来のコンポジット出力回路の構成を示す回
路図である。
路図である。
【図8】 従来のコンポジット出力回路における出力波
形の電位変化を示す波形図である。
形の電位変化を示す波形図である。
1 分割抵抗、3 出力端子、4 バッファ、6 切替
信号入力端子、8 NORゲート、10 遅延素子、2
1〜25 アナログスイッチ、51〜53 出力切替
部、71 アナログコンパレータ(比較手段)、72
ディジタルコンパレータ(比較手段)、91〜93 イ
ンバータ。
信号入力端子、8 NORゲート、10 遅延素子、2
1〜25 アナログスイッチ、51〜53 出力切替
部、71 アナログコンパレータ(比較手段)、72
ディジタルコンパレータ(比較手段)、91〜93 イ
ンバータ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 野村 和央
兵庫県伊丹市中央3丁目1番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
Fターム(参考) 5J055 AX10 BX17 CX24 EY03 EZ10
FX19 FX32 FX38 GX01 GX04
GX05
Claims (6)
- 【請求項1】 電源の電位を抵抗分割して複数のDC出
力電位を生成する高インピーダンスの分割抵抗と、 前記分割抵抗で生成された出力信号を切り替えて、出力
端子に出力するアナログスイッチと、 前記出力端子に出力される出力信号の電位を、前記分割
抵抗によって生成された切替元のDC出力電位から切替
先のDC出力電位に切り替える際の切替先のDC出力電
位を、利得1で増幅してバッファリングする低インピー
ダンスのバッファと、 前記出力信号の電位を前記2つのDC出力電位の間で切
り替える際、前記出力信号のドライブを、前記バッファ
出力と前記分割抵抗の出力の双方で行うか、前記分割抵
抗の出力のみで行うかを切り替える出力切替部とを備え
たコンポジット出力回路。 - 【請求項2】 出力信号の電位を2つのDC出力電位の
間で切り替える出力切替部が、 出力端子より出力される前記出力信号の電位を、設定電
位と比較する比較手段を有し、 前記出力信号の電位が前記設定電位になるまでは、出力
信号をバッファの出力と分割抵抗の出力の双方で、前記
設定電位になった後は前記分割抵抗の出力のみでドライ
ブするように、各アナログスイッチを制御することを特
徴とする請求項1記載のコンポジット出力回路。 - 【請求項3】 出力端子より出力される出力信号の電位
と設定電位との比較を行う比較手段を、 前記出力信号の電位が、前記設定電位になるまでは、前
記出力信号をバッファの出力と分割抵抗の出力の双方で
ドライブし、前記設定電位になった後は、前記分割抵抗
の出力のみでドライブするようにアナログスイッチを制
御するアナログコンパレータとし、 前記アナログコンパレータでの比較に用いる前記設定電
位を、分割抵抗で電源の電位を抵抗分割することによっ
て生成したことを特徴とする請求項2記載のコンポジッ
ト出力回路。 - 【請求項4】 出力端子より出力される出力信号の電位
と設定電位との比較を行う比較手段を、 前記出力信号の電位が、前記設定電位になるまでは、前
記出力信号をバッファの出力と分割抵抗の出力の双方で
ドライブし、前記設定電位になった後は、前記分割抵抗
の出力のみでドライブするようにアナログスイッチを制
御するディジタルコンパレータとし、 前記ディジタルコンパレータでの比較に用いる前記設定
電位を、当該ディジタルコンパレータの入力段に用いら
れる論理回路のしきい値に従って設定したことを特徴と
する請求項2記載のコンポジット出力回路。 - 【請求項5】 出力信号の電位を2つのDC出力電位の
間で切り替える出力切替部が、 出力制御信号の切替点を時間的に変化させ、前記出力信
号をバッファの出力と分割抵抗の出力の双方でドライブ
するか、前記分割抵抗の出力のみでドライブするかの切
り替えを、前記出力制御信号の切替点において制御する
ものであることを特徴とする請求項1記載のコンポジッ
ト出力回路。 - 【請求項6】 出力信号の電位を2つのDC出力電位の
間で切り替える出力切替部が、切替信号入力端子へ入力
された出力電位切替信号を遅延させて出力制御信号を生
成する遅延素子を有し、 前記遅延素子の遅延により時間的に変化する前記出力制
御信号の切替点にてアナログスイッチを制御し、前記出
力信号をバッファの出力と分割抵抗の出力の双方でドラ
イブするか、前記分割抵抗の出力のみでドライブするか
の切り替えを行うことを特徴とする請求項5記載のコン
ポジット出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001212500A JP2003032085A (ja) | 2001-07-12 | 2001-07-12 | コンポジット出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001212500A JP2003032085A (ja) | 2001-07-12 | 2001-07-12 | コンポジット出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003032085A true JP2003032085A (ja) | 2003-01-31 |
Family
ID=19047653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001212500A Withdrawn JP2003032085A (ja) | 2001-07-12 | 2001-07-12 | コンポジット出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003032085A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015210811A (ja) * | 2014-04-28 | 2015-11-24 | エルジー ディスプレイ カンパニー リミテッド | タッチセンシング装置とその駆動方法 |
-
2001
- 2001-07-12 JP JP2001212500A patent/JP2003032085A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015210811A (ja) * | 2014-04-28 | 2015-11-24 | エルジー ディスプレイ カンパニー リミテッド | タッチセンシング装置とその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11876510B2 (en) | Load driver | |
US8368673B2 (en) | Output buffer and source driver using the same | |
KR100438205B1 (ko) | 구동회로, 충전/방전회로 및 액정표시장치 | |
KR100795687B1 (ko) | 소스 드라이버의 출력 회로 및 방법 | |
US20160036441A1 (en) | Output Signal Generation Circuitry for Converting an Input Signal From a Source Voltage Domain Into an Output Signal for a Destination Voltage Domain | |
US8913048B2 (en) | Source driver circuit of liquid crystal display device | |
JPWO2006038346A1 (ja) | 信号出力回路 | |
US9143090B2 (en) | Output voltage stabilization circuit of display device driving circuit | |
JP2011124782A (ja) | 差動増幅器およびその制御方法 | |
JP2003032085A (ja) | コンポジット出力回路 | |
US8139057B2 (en) | Supply voltage removal detecting circuit, display device and method for removing latent image | |
JP2009124689A (ja) | レベルシフタ、表示画面駆動回路及び映像表示系統 | |
US6072335A (en) | Inverter control circuit | |
US6670836B1 (en) | Differential buffer having bias current gated by associated signal | |
JP2008009820A (ja) | 電圧レギュレータ | |
EP1408481A2 (en) | Bias potential generating apparatus | |
JP5673434B2 (ja) | 半導体装置 | |
JP2005025179A (ja) | 駆動回路 | |
JP2003204591A (ja) | 音声制御回路 | |
JPH07249978A (ja) | 出力回路装置 | |
JPH11112327A (ja) | Cmos論理回路を含む論理回路 | |
JP2001228829A (ja) | 液晶駆動方法及び駆動回路 | |
JP2006157188A (ja) | 半導体装置 | |
JP2002351418A (ja) | 液晶表示装置駆動用出力制御回路 | |
JP2001306037A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |