JP2003023180A - Compound semiconductor light emitting element and its manufacturing method - Google Patents
Compound semiconductor light emitting element and its manufacturing methodInfo
- Publication number
- JP2003023180A JP2003023180A JP2001205360A JP2001205360A JP2003023180A JP 2003023180 A JP2003023180 A JP 2003023180A JP 2001205360 A JP2001205360 A JP 2001205360A JP 2001205360 A JP2001205360 A JP 2001205360A JP 2003023180 A JP2003023180 A JP 2003023180A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- conductive film
- emitting device
- light emitting
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、発光ダイオード又
はレーザダイオード等に用いられる、窒化ガリウム系化
合物半導体を初めとする化合物半導体を絶縁性の基板上
に結晶成長させて形成した化合物半導体発光素子、及び
その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor light emitting device for use in a light emitting diode, a laser diode or the like, which is formed by crystal growth of a compound semiconductor such as a gallium nitride compound semiconductor on an insulating substrate. And a manufacturing method thereof.
【０００２】[0002]
【従来の技術】窒化ガリウム（ＧａＮ）系化合物半導体
は、青色発光を示す発光ダイオードの材料として知られ
ている。近年、ＧａＮ系化合物半導体を用いたＧａＮ系
化合物半導体発光素子の生産性の向上および発光効率の
向上を図るべく、種々の研究が成されている。2. Description of the Related Art A gallium nitride (GaN) compound semiconductor is known as a material for a light emitting diode that emits blue light. In recent years, various studies have been carried out in order to improve the productivity and the luminous efficiency of GaN-based compound semiconductor light emitting devices using GaN-based compound semiconductors.
【０００３】従来、ＧａＮ系化合物半導体発光素子は、
サファイア等の絶縁性基板上にＧａＮ系化合物半導体層
を積層して形成することが多い。絶縁性基板上に化合物
半導体層を積層して形成される化合物半導体発光素子
は、基板が絶縁性であるため、化合物半導体層へ接続す
る電極を基板の裏側に設けることができず、ｎ型層およ
びｐ型層に接続するボンディング電極の双方を、基板に
対して化合物半導体層を積層した側である表側へ設けて
いた。Conventionally, GaN-based compound semiconductor light emitting devices have been
It is often formed by stacking a GaN-based compound semiconductor layer on an insulating substrate such as sapphire. In a compound semiconductor light emitting device formed by stacking a compound semiconductor layer on an insulating substrate, the substrate is insulative, and therefore an electrode connected to the compound semiconductor layer cannot be provided on the back side of the substrate, resulting in an n-type layer. Both the bonding electrode connected to the p-type layer and the bonding electrode connected to the p-type layer are provided on the front side, which is the side on which the compound semiconductor layer is laminated on the substrate.
【０００４】表側にボンディング電極を２個設けた場合
は、ボンディング電極に接続するワイヤも表側に２本必
要となり、化合物半導体発光素子をランプに組み立てる
際には、電極の片方を基板の裏側に設けてある赤色ＬＥ
Ｄ等の他の発光素子を組み立てる際とは別の装置が必要
となる。また、特にサイズの小さな化合物半導体発光素
子においては、表側に２本のワイヤを接続することが非
常に困難となり、断線または短絡などが発生し易くな
る。When two bonding electrodes are provided on the front side, two wires connecting to the bonding electrodes are also required on the front side. When assembling a compound semiconductor light emitting device into a lamp, one of the electrodes is provided on the back side of the substrate. Red LE
A device different from that for assembling another light emitting element such as D is required. Also, in a compound semiconductor light emitting device having a particularly small size, it is very difficult to connect two wires to the front side, and disconnection or short circuit easily occurs.
【０００５】この問題を解決するために、特開２０００
−７７７２６号公報においては、基板の裏側に一方のボ
ンディング電極を設け、化合物半導体発光素子の側面に
導電膜を設け、化合物半導体層に接続したオーミック電
極と前記ボンディング電極とを導電膜にて接続する化合
物半導体発光素子が開示されている。側面に設けた導電
膜を介して化合物半導体発光素子の表側と裏側とを接続
することによって、裏側にボンディング電極を設けるこ
とが可能となり、前述の問題が解決する。In order to solve this problem, Japanese Patent Laid-Open No. 2000-2000
In JP-77726, one bonding electrode is provided on the back side of the substrate, a conductive film is provided on the side surface of the compound semiconductor light emitting element, and the ohmic electrode connected to the compound semiconductor layer and the bonding electrode are connected by the conductive film. A compound semiconductor light emitting device is disclosed. By connecting the front side and the back side of the compound semiconductor light emitting device through the conductive film provided on the side surface, the bonding electrode can be provided on the back side, and the above-mentioned problem is solved.
【０００６】[0006]
【発明が解決しようとする課題】化合物半導体発光素子
の側面に導電膜を形成する為には、化合物半導体発光素
子をウエハから夫々のチップに分離した後で導電膜を形
成する必要がある。チップに分離した後は、マスキング
が困難であり、ウエハを扱う際の如き一括処理ができな
いため、チップに分離した後に導電膜を形成する製造方
法は生産性が低い。In order to form the conductive film on the side surface of the compound semiconductor light emitting device, it is necessary to form the conductive film after separating the compound semiconductor light emitting device from the wafer into chips. After separation into chips, masking is difficult and batch processing as in handling a wafer cannot be performed. Therefore, the manufacturing method of forming a conductive film after separation into chips has low productivity.
【０００７】特開２０００−７７７２６号公報にて開示
された化合物半導体発光素子の製造方法では、ウエハの
裏側にボンディング電極を予め設け、チップが直線的に
並んだチップバーをウエハから切り出し、スペーサを間
に挟んで複数のチップバーを積み上げ、チップバーの側
面から導電膜を形成してチップバーの表側および裏側に
回り込ませ、表側と裏側のボンディング電極とを接続し
ていた。側面から導電膜を成長させるため、表側および
裏側に形成される導電膜を十分に成長させて表側と裏側
とを接続するのに時間がかかる。また、製造のために専
用の装置が必要となり、更に製造の工程が増えるため、
この場合においても生産性が低いという問題がある。In the method of manufacturing a compound semiconductor light emitting device disclosed in Japanese Patent Laid-Open No. 2000-77726, a bonding electrode is provided in advance on the back side of a wafer, a chip bar in which chips are linearly arranged is cut out from the wafer, and a spacer is used. A plurality of chip bars are stacked with each other sandwiched therebetween, a conductive film is formed from the side surface of the chip bar, and the conductive film is wrapped around the front and back sides of the chip bar to connect the bonding electrodes on the front and back sides. Since the conductive film is grown from the side surface, it takes time to grow the conductive film formed on the front side and the back side sufficiently to connect the front side and the back side. In addition, because a dedicated device is required for manufacturing, and the number of manufacturing processes increases,
Even in this case, there is a problem that productivity is low.
【０００８】本発明は、斯かる事情に鑑みてなされたも
のであって、その目的とするところは、化合物半導体発
光素子の表側および裏側から側面にかけて導電膜を形成
し、双方の導電膜を側面にて接続させることにより、表
側および裏側の導電膜を短時間で成長させることができ
る化合物半導体発光素子、及びその製造方法を提供する
ことにある。The present invention has been made in view of the above circumstances, and an object thereof is to form a conductive film from the front side and the back side of a compound semiconductor light emitting device to the side surface, and to form both conductive films on the side surface. It is an object of the present invention to provide a compound semiconductor light emitting device capable of growing conductive films on the front side and the back side in a short period of time by connecting with each other, and a manufacturing method thereof.
【０００９】また、本発明の他の目的とするところは、
ウエハの段階で、チップを分離する部分にハーフカット
を行い、ハーフカットを行った表面からハーフカットに
よって露出した側面にかけて導電膜を形成することによ
り、一方の導電膜の形成をウエハの段階で行って生産性
を向上させることができる化合物半導体発光素子、及び
その製造方法を提供することにある。Another object of the present invention is to:
At the wafer stage, half-cut is performed on the part where the chips are separated, and a conductive film is formed from the half-cut surface to the side surface exposed by the half-cut, so that one conductive film is formed at the wafer stage. Accordingly, it is an object of the present invention to provide a compound semiconductor light emitting device capable of improving productivity and a manufacturing method thereof.
【００１０】また、本発明の他の目的とするところは、
粘着材を塗布した支持材に複数のチップを貼りつけて並
べて導電膜を形成する処理を行うことにより、粘着材に
マスクを兼ねさせてチップ分離後のマスキングを省略
し、また、専用の装置を必要とせずに複数のチップの一
括処理を可能にして、生産性を向上させることができる
化合物半導体発光素子の製造方法を提供することにあ
る。Another object of the present invention is to:
By attaching a plurality of chips to a support material coated with an adhesive material and arranging them to form a conductive film, the adhesive material can also serve as a mask, and masking after chip separation can be omitted. It is an object of the present invention to provide a method for manufacturing a compound semiconductor light emitting device capable of collectively processing a plurality of chips without need and improving productivity.
【００１１】更に、本発明の他の目的とするところは、
ウエハの段階でマスクを作成し、マスクを残したままウ
エハをチップに分離してその後の処理を行うことによ
り、チップ分離後のマスキングを回避して生産性を向上
させることができる化合物半導体発光素子の製造方法を
提供することにある。Further, another object of the present invention is as follows.
A compound semiconductor light emitting device capable of avoiding masking after chip separation and improving productivity by forming a mask at the wafer stage and separating the wafer into chips while leaving the mask and performing subsequent processing. It is to provide a manufacturing method of.
【００１２】[0012]
【課題を解決するための手段】第１発明に係る化合物半
導体発光素子は、絶縁性の基板の片側に複数の化合物半
導体層を積層して形成された化合物半導体発光素子にお
いて、複数の化合物半導体層が積層されている表側から
側面にかけて形成され、少なくとも一つの化合物半導体
層に接続された導電膜と、化合物半導体層が積層されて
いない裏側から側面にかけて形成された導電膜とを備
え、双方の導電膜が互いに接続されていることを特徴と
する。A compound semiconductor light emitting device according to a first invention is a compound semiconductor light emitting device formed by laminating a plurality of compound semiconductor layers on one side of an insulating substrate. A conductive film formed from the front side to the side surface where the compound semiconductor layer is stacked and connected to at least one compound semiconductor layer, and a conductive film formed from the back side where the compound semiconductor layer is not stacked to the side surface, both conductive It is characterized in that the membranes are connected to each other.
【００１３】第２発明に係る化合物半導体発光素子は、
前記基板は、表側又は裏側の端の部分に、前記基板の表
面から側面にかかる切欠溝を備え、前記導電膜の一方
は、それの表面から前記切欠溝にかけて形成されている
ことを特徴とする。The compound semiconductor light emitting device according to the second invention is
The substrate is provided with a cutout groove extending from the surface to the side surface of the substrate at an end portion on the front side or the back side, and one of the conductive films is formed from the surface to the cutout groove. .
【００１４】第３発明に係る化合物半導体発光素子は、
前記表側から側面にかけて形成された導電膜は、化合物
半導体層へ接続するオーミック電極を兼ねていることを
特徴とする。The compound semiconductor light emitting device according to the third invention is
The conductive film formed from the front side to the side surface doubles as an ohmic electrode connected to the compound semiconductor layer.
【００１５】第４発明に係る化合物半導体発光素子は、
前記裏側から側面にかけて形成された導電膜は、ボンデ
ィング電極を兼ねていることを特徴とする。The compound semiconductor light emitting device according to the fourth invention is
The conductive film formed from the back side to the side surface doubles as a bonding electrode.
【００１６】第５発明に係る化合物半導体発光素子は、
裏側の面には、内部で発生した光に対して反射面を形成
する膜を設けていることを特徴とする。The compound semiconductor light emitting device according to the fifth invention is
The back surface is characterized by being provided with a film that forms a reflection surface for the light generated inside.
【００１７】第６発明に係る化合物半導体発光素子の製
造方法は、絶縁性の基板の片側に複数の化合物半導体層
を積層して形成された化合物半導体発光素子を製造する
方法において、絶縁性の基板の片側に複数の化合物半導
体層を積層して化合物半導体発光素子に必要な構造を有
するウエハを作成し、該ウエハの片面にて、夫々のチッ
プを分離する部分の一部又は全てにハーフカットを行っ
て切り溝を作成し、該切り溝を作成したウエハの表面か
ら前記切り溝の内側にかけて第１の導電膜を作成し、第
１の導電膜を作成したウエハを複数のチップに分離し、
分離した夫々のチップにて、前記切り溝を作成した面と
は逆側から分離によって形成された側面にかけて第２の
導電膜を作成して前記第１の導電膜に接続することを特
徴とする。A method of manufacturing a compound semiconductor light emitting device according to a sixth aspect of the present invention is a method of manufacturing a compound semiconductor light emitting device formed by laminating a plurality of compound semiconductor layers on one side of an insulating substrate. A plurality of compound semiconductor layers are laminated on one side to prepare a wafer having a structure required for a compound semiconductor light emitting device, and a half cut is made on a part or all of the parts separating the respective chips on one surface of the wafer. To make a kerf, form a first conductive film from the surface of the wafer having the kerf to the inside of the kerf, and separate the wafer having the first conductive film into a plurality of chips,
In each of the separated chips, a second conductive film is formed from the side opposite to the surface where the kerf is formed to the side surface formed by the separation, and is connected to the first conductive film. .
【００１８】第７発明に係る化合物半導体発光素子の製
造方法は、研磨又は溶断による方法を用いて前記切り溝
を作成することを特徴とする。A method of manufacturing a compound semiconductor light emitting device according to a seventh aspect of the invention is characterized in that the kerfs are formed by a method of polishing or fusing.
【００１９】第８発明に係る化合物半導体発光素子の製
造方法は、前記切り溝を作成した面とは逆側から分離に
よって形成された側面にかけて第２の導電膜を形成する
際に、粘着材を塗布した支持材に前記切り溝を作成した
面を接触させて、分離した複数のチップを前記支持材に
貼りつけ、貼りつけた夫々のチップを間隔を空けて前記
支持材にて支持することを特徴とする。In the method for manufacturing a compound semiconductor light emitting device according to the eighth aspect of the invention, an adhesive material is used when the second conductive film is formed from the side opposite to the side where the kerfs are formed to the side surface formed by separation. The surface in which the kerf is formed is brought into contact with the applied support material, a plurality of separated chips are attached to the support material, and each attached chip is supported by the support material with an interval. Characterize.
【００２０】第９発明に係る化合物半導体発光素子の製
造方法は、前記切り溝を作成した面が、化合物半導体層
を積層していない裏側である場合には、第１の導電膜を
作成したウエハを複数のチップに分離する前に、化合物
半導体層を積層した表側のうち、導電膜を形成しない部
分にマスクを作成することを特徴とする。In the method for manufacturing a compound semiconductor light emitting device according to the ninth aspect of the invention, when the surface on which the kerf is formed is the back side on which the compound semiconductor layer is not laminated, the wafer on which the first conductive film is formed is formed. Before separating the semiconductor device into a plurality of chips, a mask is formed on a portion of the front side on which the compound semiconductor layers are stacked, on which the conductive film is not formed.
【００２１】第１０発明に係る化合物半導体発光素子の
製造方法は、絶縁性の基板の片側に複数の化合物半導体
層を積層して形成された化合物半導体発光素子を製造す
る方法において、絶縁性の基板の片側に複数の化合物半
導体層を積層して化合物半導体発光素子に必要な構造を
有するウエハを作成し、化合物半導体層を積層した表側
の一部を除いてマスクを作成し、マスクを作成したウエ
ハを複数のチップに分離し、粘着材を塗布した支持材に
化合物半導体層を積層していない裏側を接触させて、分
離した複数のチップを前記支持材に貼りつけ、貼りつけ
た夫々のチップを前記支持材にて支持し、夫々のチップ
にて表側から側面にかけて第１の導電膜を作成し、第１
の導電膜を作成したチップの裏側に接触させている前記
支持材を除去し、粘着材を塗布した支持材に複数の前記
チップの表側を接触させて貼りつけ、貼りつけた夫々の
チップを前記支持材にて支持し、夫々のチップにて裏側
から側面にかけて第２の導電膜を作成して前記第１の導
電膜に接続することを特徴とする。A method of manufacturing a compound semiconductor light emitting device according to a tenth aspect of the invention is a method of manufacturing a compound semiconductor light emitting device formed by laminating a plurality of compound semiconductor layers on one side of an insulating substrate. A wafer having a mask prepared by stacking a plurality of compound semiconductor layers on one side to prepare a wafer having a structure required for a compound semiconductor light-emitting device Is separated into a plurality of chips, the back side not laminated with the compound semiconductor layer is brought into contact with a support material coated with an adhesive material, the separated plurality of chips are attached to the support material, and each attached chip is attached. The first conductive film is formed from the front side to the side surface of each chip while being supported by the support material.
The support material that is in contact with the back side of the chip having the conductive film is removed, and the front side of the plurality of chips is attached to the support material to which the adhesive material is applied so as to be in contact with each other. It is characterized in that it is supported by a support material, a second conductive film is formed from the back side to the side surface of each chip, and is connected to the first conductive film.
【００２２】第１、第３及び第４発明においては、化合
物半導体発光素子の表側から側面にかけて形成した導電
膜と、裏側から側面にかけて形成した導電膜とを側面に
て接続させることにより、表側および裏側の導電膜を短
時間で形成することができる。また、表側の導電膜は化
合物半導体層へ接続するオーミック電極を兼ね、裏側の
導電膜はボンディング電極を兼ねることにより、電極を
別に作成する工程を省略して生産性を向上させることが
できる。In the first, third and fourth aspects of the invention, the conductive film formed from the front side to the side surface of the compound semiconductor light emitting device and the conductive film formed from the back side to the side surface are connected at the side surface, and The back side conductive film can be formed in a short time. In addition, the front-side conductive film also serves as an ohmic electrode connected to the compound semiconductor layer, and the back-side conductive film also serves as a bonding electrode, so that the step of separately forming an electrode can be omitted and productivity can be improved.
【００２３】第２及び第６発明においては、ウエハの段
階で、チップを分離する部分にハーフカットを行い、ハ
ーフカットを行った表面からハーフカットによって生成
した切り溝の内側にかけて第１の導電膜を形成し、ウエ
ハをチップに分離した後で、ハーフカットを行った面と
は逆の面から側面にかけて第２の導電膜を形成し、第２
の導電膜を第１の導電膜に接続する。これにより、第１
の導電膜の形成をウエハの全体に対して行うことができ
るため、生産性を向上させることができる。In the second and sixth aspects of the invention, at the wafer stage, half-cutting is performed on the chip separating portion, and the first conductive film extends from the half-cut surface to the inside of the kerf formed by half-cutting. And separating the wafer into chips, and then forming a second conductive film from the surface opposite to the half-cut surface to the side surface.
The conductive film of is connected to the first conductive film. This makes the first
Since the conductive film can be formed on the entire wafer, the productivity can be improved.
【００２４】第５発明においては、化合物半導体発光素
子の裏側に形成する導電膜を、Ａｌ等の内部で発生する
光に対して反射面を形成する材料で形成することによ
り、裏側へ放出された光を表側へ反射させて表側からの
発光効率を向上させることができる。In the fifth aspect of the invention, the conductive film formed on the back side of the compound semiconductor light emitting device is made of a material such as Al that forms a reflection surface for the light generated inside, so that the light is emitted to the back side. Light can be reflected to the front side to improve the luminous efficiency from the front side.
【００２５】第７発明においては、ハーフカットを行っ
て切り溝を作成する工程は、ダイサー又はサンドブラス
ター等を用いた研磨的な方法、又はレーザ等を用いた溶
断的な方法を用いることにより、ハーフカットによって
露出した面が滑らかになり、導電膜がうまく生成されて
化合物半導体発光素子の表側と裏側とをうまく接続する
ことができる。In the seventh invention, the step of forming a kerf by half-cutting is performed by using a polishing method using a dicer or a sand blaster or a fusing method using a laser. The half cut makes the exposed surface smooth, and the conductive film is well formed, so that the front side and the back side of the compound semiconductor light emitting device can be well connected.
【００２６】第８発明においては、粘着材を塗布した粘
着シート等の支持材に、ハーフカットを行って第１の導
電膜を形成した面を接触させて貼りつけて、分離した複
数のチップを並べ、スパッタリング装置などを用いて、
支持材に接触していない部分に第２の導電膜を形成する
処理を行う。支持材に接触している部分には導電膜の形
成が行われないため、支持材がマスクを兼ねており、マ
スキングの工程を省略して工程を簡略化することができ
る。また、ウエハから分離した複数のチップを支持材に
貼りつけて処理を行うことにより、専用の装置を必要と
せずに複数のチップを一括して処理することができる。
以上の効果により生産性を向上させることができる。In the eighth aspect of the invention, a plurality of separated chips are attached to a supporting material such as an adhesive sheet coated with an adhesive material by contacting the surface on which the first conductive film is formed by half-cutting and contacting it. Using line-up, sputtering equipment, etc.
A process of forming the second conductive film is performed on a portion which is not in contact with the supporting material. Since the conductive film is not formed in the portion in contact with the supporting material, the supporting material also serves as a mask, so that the masking step can be omitted and the step can be simplified. Further, by adhering a plurality of chips separated from the wafer to the support material and performing the processing, the plurality of chips can be collectively processed without the need for a dedicated device.
With the above effects, productivity can be improved.
【００２７】第９発明においては、ウエハの段階で必要
な箇所にマスクを作成し、マスクを残したままウエハを
チップに分離して導電膜を形成する処理を行うことによ
り、通常は困難を伴うチップ分離後のマスキングを回避
し、工程を簡略化して生産性を向上させることができ
る。In the ninth aspect of the invention, a mask is formed at a necessary position at the wafer stage, and the process of separating the wafer into chips and forming a conductive film with the mask left is usually accompanied by difficulty. Masking after chip separation can be avoided, the process can be simplified, and the productivity can be improved.
【００２８】第１０発明においては、ウエハの段階で表
側の必要な箇所にマスクを作成し、マスクを残したまま
ウエハをチップに分離し、粘着材を塗布した粘着シート
等の支持材に裏側を接触させて貼りつけて複数のチップ
を並べ、スパッタリング装置などを用いて、表側に第１
の導電膜を形成する。次に、チップを支持材からはが
し、表側を支持材に接触させて貼りつけて複数のチップ
を並べ、裏側に第２の導電膜を形成して化合物半導体発
光素子を完成させる。ウエハの段階でマスクを作成する
ことにより、チップ分離後のマスキングを回避し、ま
た、チップを支持材に貼りつけることにより専用の装置
を必要とせずに複数のチップを一括して処理することが
可能となり、生産性を向上させることができる。In the tenth aspect of the invention, a mask is formed at a required position on the front side at the wafer stage, the wafer is separated into chips with the mask left, and the back side is attached to a support material such as an adhesive sheet coated with an adhesive material. Place multiple chips in contact with each other and stick them together.
Forming a conductive film. Next, the chips are peeled off from the supporting material, the front side is brought into contact with the supporting material and attached, a plurality of chips are arranged, and the second conductive film is formed on the back side to complete the compound semiconductor light emitting device. By creating a mask at the wafer stage, masking after chip separation can be avoided, and by attaching chips to a support material, multiple chips can be processed collectively without the need for a dedicated device. It becomes possible and productivity can be improved.
【００２９】[0029]
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づき具体的に説明する。
（実施の形態１）図１は、本発明の実施の形態１に係る
化合物半導体発光素子を示す平面図であり、図２は、図
１のＩＩ−ＩＩ線断面図である。図中１はサファイアか
らなる絶縁性の基板であり、基板１上に、ｎ型のＧａＮ
系化合物半導体にて形成されたｎ型層２１、ＧａＮ系化
合物半導体にて形成され、キャリアが注入されることに
より発光が行われる活性層２２、ｐ型のＧａＮ系化合物
半導体にて形成されたｐ型層２３、透光性でｐ型層より
も高い導電性を有する電流拡散層２４がこの順で積層さ
れている。基板１は、平面視で化合物半導体発光素子の
端に当たる部分にて、ｎ型層２１が接面している表面か
ら側面にかけて切り欠き溝が形成されており、化合物半
導体発光素子の表面の前記切り欠き溝に接する内側の部
分には、ｎ型層２１が露出している。ｎ型層２１の露出
に伴って露出する活性層２２、ｐ型層２３及び電流拡散
層２４の側面は、絶縁性および透光性を有する保護膜２
５によって覆われており、保護膜２５は、さらに電流拡
散層２４の表面を覆って形成されている。平面視で化合
物半導体発光素子の中央付近では、電流拡散層２４及び
保護膜２５は形成されずに、ボンディング電極であるｐ
電極３がｐ型層２３に直接に接触して形成されており、
ｐ電極３は、端の部分で電流拡散層２４に乗り上がって
接続している。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be specifically described below with reference to the drawings showing the embodiments thereof. (Embodiment 1) FIG. 1 is a plan view showing a compound semiconductor light emitting device according to Embodiment 1 of the present invention, and FIG. 2 is a sectional view taken along line II-II in FIG. In the figure, 1 is an insulating substrate made of sapphire, and n-type GaN is formed on the substrate 1.
N-type layer 21 formed of a compound semiconductor, an active layer 22 formed of a GaN compound semiconductor, which emits light when carriers are injected, and a p formed of a p-type GaN compound semiconductor The mold layer 23 and the current diffusion layer 24 which is transparent and has higher conductivity than the p-type layer are stacked in this order. In the substrate 1, a notch groove is formed from a surface in contact with the n-type layer 21 to a side surface at a portion corresponding to an end of the compound semiconductor light emitting device in plan view, and the cut surface of the compound semiconductor light emitting device is formed. The n-type layer 21 is exposed at the inner portion in contact with the notch. The side surface of the active layer 22, the p-type layer 23, and the current diffusion layer 24 exposed with the exposure of the n-type layer 21 has a protective film 2 having an insulating property and a light-transmitting property.
The protective film 25 is formed so as to cover the surface of the current diffusion layer 24. In the vicinity of the center of the compound semiconductor light emitting device in plan view, the current diffusion layer 24 and the protective film 25 are not formed, and the bonding electrode p
The electrode 3 is formed in direct contact with the p-type layer 23,
The p electrode 3 rides on and is connected to the current diffusion layer 24 at the end portion.
【００３０】露出したｎ型層２１から基板１に形成され
た切り欠き溝にかけて、表側導電膜４１が形成されてお
り、表側導電膜４１の内側の端はｎ型層２１に接続し、
表側導電膜４１の外側の端は基板１の側面まで達してい
る。更に、基板１の裏面から側面にかけて、裏側導電膜
４２が形成されている。裏側導電膜４２は、基板１の裏
面の全面に形成されており、化合物半導体発光素子の側
面をも覆って表側導電膜４１に接続されている。表側導
電膜４１は、Ｔｉ／Ｐｔ／Ａｕにて形成され、ｎ型層２
１へのオーミック電極をなしており、また、裏側導電膜
４２は、Ａｌにて形成され、基板１の裏面にてボンディ
ング電極をなしている。A front side conductive film 41 is formed from the exposed n-type layer 21 to the notch formed in the substrate 1, and the inner end of the front side conductive film 41 is connected to the n-type layer 21.
The outer end of the front conductive film 41 reaches the side surface of the substrate 1. Further, the back side conductive film 42 is formed from the back surface to the side surface of the substrate 1. The back side conductive film 42 is formed on the entire back surface of the substrate 1, and covers the side surface of the compound semiconductor light emitting device and is connected to the front side conductive film 41. The front-side conductive film 41 is formed of Ti / Pt / Au, and is used for the n-type layer 2
The back side conductive film 42 is made of Al and forms a bonding electrode on the back surface of the substrate 1.
【００３１】なお、本発明において、基板１は絶縁性の
基板であるとしたが、ここでの絶縁性という意味は、化
合物半導体発光素子に定格電流を供給する際の電圧降下
が大きいという意味であり、本発明に係る基板１には、
多少の導電性があっても電圧降下が大きくなる基板が用
いられる。In the present invention, the substrate 1 is assumed to be an insulating substrate, but the insulating property here means that the voltage drop when supplying the rated current to the compound semiconductor light emitting device is large. Yes, the substrate 1 according to the present invention includes
A substrate is used that has a large voltage drop even though it has some conductivity.
【００３２】以上の如き化合物半導体発光素子に流れる
順方向電流は、ｐ電極３から、電流拡散層２４、ｐ型層
２３、活性層２２、ｎ型層２１、表側導電膜４１、及び
裏側導電膜４２の順に流れ、活性層２２にてキャリアが
結合して発光が行われ、発生した光は化合物半導体発光
素子の表側を発光面として外部へ放出される。The forward current flowing through the compound semiconductor light emitting device as described above is applied from the p electrode 3 to the current diffusion layer 24, the p type layer 23, the active layer 22, the n type layer 21, the front side conductive film 41, and the back side conductive film. Flows in the order of 42, carriers are combined in the active layer 22 to emit light, and the generated light is emitted to the outside with the front side of the compound semiconductor light emitting device as a light emitting surface.
【００３３】図３乃至図５は、実施の形態１に係る化合
物半導体発光素子の製造方法を示す断面図である。図中
の破線は、分離されるチップの境界を示す。まず、減圧
ＭＯＣＶＤ（有機金属気相成長）装置内にサファイアの
基板１を設置し、ＭＯＣＶＤ法を用いて、ｎ型層２１、
活性層２２、ｐ型不純物としてＭｇを含んだｐ型層２３
とをこの順に形成させ、図３（ａ）に示すごとき積層構
造のウエハを作成する。次に、作成したウエハをＭＯＣ
ＶＤ装置から取り出した後、水銀灯を用いて紫外線を照
射しながら３８０℃のホットプレート上で略５分間加熱
し、Ｍｇを活性化してＭｇを含んだＧａＮ系化合物半導
体をｐ型化する。3 to 5 are sectional views showing a method of manufacturing the compound semiconductor light emitting device according to the first embodiment. The broken line in the figure indicates the boundary of the chips to be separated. First, the sapphire substrate 1 is placed in a low pressure MOCVD (metal organic chemical vapor deposition) apparatus, and the n-type layer 21,
Active layer 22, p-type layer 23 containing Mg as p-type impurities
And are formed in this order to form a wafer having a laminated structure as shown in FIG. Next, the created wafer is MOC
After being taken out from the VD apparatus, it is heated on a hot plate at 380 ° C. for about 5 minutes while being irradiated with ultraviolet rays using a mercury lamp to activate Mg and make the GaN-based compound semiconductor containing Mg into a p-type.
【００３４】次に、平面視でチップの端の部分を除いた
ウエハの表面にマスクを施し、更にエッチングを行い、
図３（ｂ）に示すごとく、チップの端の部分にてｎ型層
２１を露出させる。次に、電子銃を用いてＩＴＯ（Ｓｎ
Ｏ2 を１０質量％含む）を蒸発させ、真空蒸着法により
ｐ型層２３の表面に略１０ｎｍの厚さのＩＴＯを成膜
し、続いてスパッタリング法により略５００ｎｍの厚さ
のＩＴＯを成膜する。次に、３８０℃で略１分間の加熱
を行い、ＩＴＯを透明化して、図３（ｃ）に示すごとき
電流拡散層２４を形成する。この際、パターニングを行
い、ｐ型層２３の表面のうち、平面視でチップの中央付
近に位置する部分には電流拡散層２４を形成せずに、ｐ
型層２３の表面を露出させておく。Next, a mask is applied to the surface of the wafer excluding the end portion of the chip in plan view, and etching is further performed.
As shown in FIG. 3B, the n-type layer 21 is exposed at the end portion of the chip. Next, using an electron gun, ITO (Sn
O 2 (including 10% by mass) is evaporated, an ITO film having a thickness of about 10 nm is formed on the surface of the p-type layer 23 by a vacuum evaporation method, and then an ITO film having a thickness of about 500 nm is formed by a sputtering method. To do. Next, the ITO is made transparent by heating at 380 ° C. for about 1 minute to form the current diffusion layer 24 as shown in FIG. 3C. At this time, patterning is performed, and the current diffusion layer 24 is not formed on a portion of the surface of the p-type layer 23 located near the center of the chip in plan view,
The surface of the mold layer 23 is exposed.
【００３５】次に、ｎ型層２１を露出することによって
露出した活性層２２及びｐ型層２３の側面、並びに電流
拡散層２４の表面を覆う保護膜２５を、図４（ａ）に示
すごとく、Ｓｉ3 Ｎ4 を用いて形成する。この際、チッ
プの中央付近に位置する電流拡散層２４の端の部分に
は、保護膜２５を形成せずに電流拡散層２４を露出させ
ておく。Next, as shown in FIG. 4A, the protective film 25 covering the side surfaces of the active layer 22 and the p-type layer 23 exposed by exposing the n-type layer 21 and the surface of the current diffusion layer 24 is shown. , Si 3 N 4 is used. At this time, the current diffusion layer 24 is exposed without forming the protective film 25 at the end portion of the current diffusion layer 24 located near the center of the chip.
【００３６】次に、ウエハの表側から、チップの境界部
分をダイサーを用いてハーフカットし、図４（ｂ）に示
すごとき切り溝を形成する。なお、このハーフカットの
作業は、サンドブラスターを用いるなど他の研磨的な方
法を用いても良い。また、レーザを用いるなど溶断的な
方法を用いても良い。次に、ハーフカットによって形成
した切り溝の内面、露出したｎ型層２１、及びチップの
中央付近を除いた部分にマスクを作成し、スパッタリン
グによりＴｉ／Ｐｔ／Ａｕを成膜して、図４（ｃ）に示
すごとく、露出させたｎ型層２１から切り溝の内面にか
けて表側導電膜４１を形成し、ｐ型層２３を露出させた
チップの中央付近にｐ電極３を形成する。この際、ｐ電
極３は露出していたｐ型層２３を覆い、端の部分で電流
拡散層２４に乗り上げて接続させる。Next, from the front side of the wafer, the boundary portion of the chip is half-cut using a dicer to form a kerf as shown in FIG. 4 (b). It should be noted that this half-cutting work may use other polishing methods such as using a sand blaster. Alternatively, a fusing method such as using a laser may be used. Next, a mask is formed on the inner surface of the kerf formed by half-cutting, the exposed n-type layer 21, and a portion other than the vicinity of the center of the chip, and Ti / Pt / Au is deposited by sputtering to form a film shown in FIG. As shown in (c), the front side conductive film 41 is formed from the exposed n-type layer 21 to the inner surface of the kerf, and the p-electrode 3 is formed near the center of the chip in which the p-type layer 23 is exposed. At this time, the p-electrode 3 covers the exposed p-type layer 23 and rides on the current diffusion layer 24 at the end portion to be connected.
【００３７】ハーフカットを行うことにより、チップの
表側から側面にかけて表側導電膜４１を形成する工程を
ウエハの状態で行うことができる。また、ハーフカット
は研磨的または溶断的な方法を用いるため、ハーフカッ
トによって形成した切り溝の内面が滑らかになり、表側
導電膜４１に断線などの不良が発生しにくい。By performing the half-cutting, the step of forming the front side conductive film 41 from the front side to the side surface of the chip can be performed in a wafer state. Further, since the half cut uses a polishing or fusing method, the inner surface of the kerf formed by the half cut becomes smooth, and defects such as disconnection are unlikely to occur in the front side conductive film 41.
【００３８】次に、ウエハの裏面を研削・研磨し、チッ
プの境界を切断して、図５（ａ）に示すごとく、ウエハ
を複数のチップに分離する。次に、樹脂シート５１に粘
着材５２を塗布した粘着シート５を用い、チップの表側
に粘着シート５の粘着材５２を接触させ、分離した複数
のチップを粘着シート５に貼りつける。次に、粘着シー
ト５を引き伸ばして夫々のチップの間隔を広げる。次
に、チップを貼りつけた粘着シート５をスパッタリング
装置内に設置し、図５（ｂ）に示すごとく、複数のチッ
プに対して一括してスパッタリングを行ってＡｌ膜を成
膜し、夫々のチップの裏面から側面にかけて裏側導電膜
４２を形成する。なお、スパッタリングではなく真空蒸
着を用いて裏側導電膜４２を形成することも可能である
が、側面へ回り込んで側面にも裏側導電膜４２を形成す
る効率がスパッタリングの方が良いため、スパッタリン
グを用いるのが望ましい。Next, the back surface of the wafer is ground and polished to cut the boundaries of the chips, and the wafer is separated into a plurality of chips as shown in FIG. Next, using the adhesive sheet 5 in which the adhesive material 52 is applied to the resin sheet 51, the adhesive material 52 of the adhesive sheet 5 is brought into contact with the front side of the chips, and the separated chips are attached to the adhesive sheet 5. Next, the adhesive sheet 5 is stretched to widen the intervals between the chips. Next, the pressure-sensitive adhesive sheet 5 to which the chips are attached is placed in a sputtering apparatus, and as shown in FIG. 5B, a plurality of chips are collectively sputtered to form an Al film, and the respective Al films are formed. The back conductive film 42 is formed from the back surface to the side surface of the chip. Note that the back-side conductive film 42 can be formed by using vacuum evaporation instead of sputtering, but since the efficiency of forming the back-side conductive film 42 around the side surface and forming the back-side conductive film 42 on the side surface is better, the sputtering is performed. It is desirable to use.
【００３９】粘着シート５に複数のチップを貼りつけて
並べることにより、チップの裏側から側面にかけて裏側
導電膜４２を形成する工程を、複数のチップに対して一
括して行うことができる。また、粘着シート５がチップ
の表側に対するマスクを兼ねるため、チップ分離後のマ
スキングが省略される。By adhering and arranging a plurality of chips on the adhesive sheet 5, the step of forming the back side conductive film 42 from the back side to the side surface of the chips can be collectively performed on the plurality of chips. Further, since the adhesive sheet 5 also serves as a mask for the front side of the chip, masking after chip separation is omitted.
【００４０】最後に、裏側導電膜４２を形成した夫々の
チップを粘着シート５からはがし、図２に示すごとき化
合物半導体発光素子を完成させる。Finally, each chip on which the back side conductive film 42 is formed is peeled off from the adhesive sheet 5 to complete the compound semiconductor light emitting device as shown in FIG.
【００４１】完成した化合物半導体発光素子は、表側導
電膜４１と裏側導電膜４２とが側面にて接続しているた
め、ランプの組み立て等の工程において、裏側に一方の
ボンディング電極がある従来の赤色ＬＥＤ等の発光素子
と同様に扱うことができる。表側導電膜４１はｎ型層２
１へのオーミック電極を兼ね、裏側導電膜４２は基板１
の裏面にてボンディング電極を兼ねているため、オーミ
ック電極およびボンディング電極を形成する工程が省略
される。また、表側から成長させた導電膜と裏側から成
長させた導電膜とを側面にて接続するため、側面から表
側および裏側へ導電膜を成長させる特開２０００−７７
７２６号公報にて開示された方法に比べて、オーミック
電極を兼ねる表側導電膜４１の膜厚を制御しやすく、ま
た機械的強度が必要で厚い膜が求められるボンディング
電極を兼ねた裏側導電膜４２を短時間で形成することが
できる。また、裏側導電膜４２は、反射膜を形成するＡ
ｌにて形成するため、活性層２２にて発生して裏側へ放
射された光が裏側導電膜４２にて反射され、表側から出
射する効率が向上する。In the completed compound semiconductor light emitting device, the front side conductive film 41 and the back side conductive film 42 are connected to each other on the side surface. Therefore, in the process of assembling a lamp or the like, one of the conventional red bonding electrodes is provided on the back side. It can be handled like a light emitting element such as an LED. The front-side conductive film 41 is the n-type layer 2
The back side conductive film 42 also serves as an ohmic electrode to the substrate 1
Since the back surface of the device also serves as the bonding electrode, the step of forming the ohmic electrode and the bonding electrode is omitted. Further, since the conductive film grown from the front side and the conductive film grown from the back side are connected at the side surface, the conductive film is grown from the side surface to the front side and the back side.
Compared with the method disclosed in Japanese Patent No. 726, it is easier to control the film thickness of the front-side conductive film 41 also serving as an ohmic electrode, and the back-side conductive film 42 also serving as a bonding electrode which requires a mechanical strength and is required to be a thick film. Can be formed in a short time. The back side conductive film 42 forms a reflective film A.
Since the light is generated in the active layer 22, the light emitted to the back side is reflected by the back side conductive film 42 and the efficiency of emission from the front side is improved.
【００４２】以上詳述した如く、本実施の形態において
は、専用の装置を用いることのない簡単な方法で、複数
のチップを一括して処理し、また、複雑な処理を省略す
ることができるため、絶縁性の基板の裏側にボンディン
グ電極を形成した化合物半導体発光素子の生産性を向上
させることができる。As described above in detail, in the present embodiment, a plurality of chips can be collectively processed by a simple method without using a dedicated device, and complicated processing can be omitted. Therefore, the productivity of the compound semiconductor light emitting device in which the bonding electrode is formed on the back side of the insulating substrate can be improved.
【００４３】本実施の形態においては、化合物半導体発
光素子の周囲の端の部分全てに切欠溝を形成して表側導
電膜４１を形成する形態を示したが、周囲の一部分にて
切欠溝を形成して表側導電膜４１を形成し、側面の一部
で裏側導電膜４２と接続する形態としてもよい。In this embodiment, the notch groove is formed at the entire peripheral edge of the compound semiconductor light emitting element to form the front conductive film 41. However, the notch groove is formed at a part of the periphery. Then, the front side conductive film 41 may be formed and a part of the side surface may be connected to the back side conductive film 42.
【００４４】図６は、ストライプ型レーザを実現した、
実施の形態１に係る化合物半導体発光素子の他の構造の
例を示す斜視図である。基板１の上に、ｎ型層２１、活
性層２２、ｐ型層２３がこの順に積層しており、ｐ型層
２３の表面には、ｐ型層２３へのオーミック電極をなす
ストライプ状のｐ電極３が接面して形成されている。基
板１は、ストライプ状のｐ電極３に対して平行な対向す
る二辺の部分にて、ｐ電極３に対して平行に切り欠き溝
が形成されており、前述の例と同様にｎ型層２１が露出
している。露出する活性層２２及びｐ型層２３の側面
は、保護膜２５によって覆われており、保護膜２５は、
さらにｐ型層２３の表面を覆って形成されている。露出
したｎ型層２１から基板１に形成された切り欠き溝にか
けて、ｎ型層２１へのオーミック電極をなす表側導電膜
４１が形成されており、基板１の裏側から側面にかけ
て、ボンディング電極をなす裏側導電膜４２が形成さ
れ、表側導電膜４１に接続されている。順方向電流が流
れた場合は、ｐ電極３の真下に位置する活性層２２のス
トライプ状の発光部にて発光が行われ、レーザ光が発光
部の延長方向へ放出される。FIG. 6 shows the realization of a stripe type laser.
FIG. 6 is a perspective view showing another example of the structure of the compound semiconductor light emitting device according to the first embodiment. An n-type layer 21, an active layer 22, and a p-type layer 23 are laminated in this order on the substrate 1, and a stripe-shaped p-type electrode forming an ohmic electrode to the p-type layer 23 is formed on the surface of the p-type layer 23. The electrode 3 is formed in contact with the surface. The substrate 1 has notched grooves formed in parallel with the p-electrode 3 at two opposing sides parallel to the stripe-shaped p-electrode 3, and the n-type layer is formed in the same manner as in the above-described example. 21 is exposed. The exposed side surfaces of the active layer 22 and the p-type layer 23 are covered with a protective film 25, and the protective film 25 is
Further, it is formed so as to cover the surface of the p-type layer 23. A front side conductive film 41 forming an ohmic electrode to the n-type layer 21 is formed from the exposed n-type layer 21 to the cutout groove formed in the substrate 1, and a bonding electrode is formed from the back side to the side surface of the substrate 1. A back side conductive film 42 is formed and connected to the front side conductive film 41. When a forward current flows, light is emitted from the stripe-shaped light emitting portion of the active layer 22 located immediately below the p electrode 3, and laser light is emitted in the extension direction of the light emitting portion.
【００４５】この場合の化合物半導体発光素子において
も、ハーフカットを行うことによりウエハの段階で表側
導電膜４１を形成し、また、ストライプ状のｐ電極３に
平行に切断したチップバーを粘着シートに貼りつけるこ
とにより、複数のチップに対して一括して裏側導電膜４
２を形成することが可能であり、高い生産性でストライ
プ型レーザである化合物半導体発光素子を製造すること
ができる。Also in the compound semiconductor light emitting device in this case, the front side conductive film 41 is formed at the wafer stage by performing half-cutting, and the chip bar cut parallel to the striped p-electrode 3 is used as an adhesive sheet. By sticking, the back side conductive film 4 can be collectively applied to a plurality of chips.
2 can be formed, and a compound semiconductor light emitting device that is a stripe type laser can be manufactured with high productivity.
【００４６】なお、本実施の形態においては、ＧａＮ系
化合物半導体を用いた化合物半導体発光素子について説
明を行ったが、絶縁性の基板上に化合物半導体層を積層
して形成される化合物半導体発光素子であれば、ＺｎＯ
系などのＧａＮ系以外の化合物半導体を用いて形成され
た化合物半導体発光素子であっても良く、同様の効果を
発揮することができる。Although the compound semiconductor light emitting device using the GaN compound semiconductor has been described in the present embodiment, the compound semiconductor light emitting device formed by stacking the compound semiconductor layers on the insulating substrate. Then, ZnO
A compound semiconductor light emitting device formed using a compound semiconductor other than a GaN-based compound semiconductor, such as a system, may exhibit the same effect.
【００４７】（実施の形態２）図７は、本発明の実施の
形態２に係る化合物半導体発光素子の構造を示す断面図
であり、図８は、図７のＶＩＩＩ−ＶＩＩＩ線断面図で
ある。サファイアからなる絶縁性の基板１は、裏面の端
に当たる部分にて、裏面から側面にかけて切り欠き溝が
形成され、裏面の全面から前記切り欠き溝にかけて、裏
側導電膜４２が形成されており、裏側導電膜４２の外側
の端は基板１の側面まで達している。また、平面視で表
面の端の部分ではｎ型層２１が露出しており、露出した
ｎ型層２１に接触して、表面の端の部分から側面にかけ
て表側導電膜４１が形成されている。表側導電膜４１
は、化合物半導体発光素子の側面を覆って、裏側導電膜
４２に接続している。表側導電膜４１は、Ｔｉ／Ｐｔ／
Ａｕにて形成され、ｎ型層２１へのオーミック電極をな
しており、また、裏側導電膜４２は、Ａｌにて形成さ
れ、基板１の裏面にてボンディング電極をなしている。
本実施の形態に係る化合物半導体発光素子のその他の構
成は実施の形態１と同様であり、対応する部分に同符号
を付してその説明を省略する。(Second Embodiment) FIG. 7 is a sectional view showing a structure of a compound semiconductor light emitting device according to a second embodiment of the present invention, and FIG. 8 is a sectional view taken along line VIII-VIII of FIG. . The insulating substrate 1 made of sapphire has a cutout groove formed from the back surface to the side surface at a portion corresponding to the end of the back surface, and a back conductive film 42 is formed from the entire back surface to the cut groove. The outer end of the conductive film 42 reaches the side surface of the substrate 1. In plan view, the n-type layer 21 is exposed at the end portion of the surface, and the front-side conductive film 41 is formed from the end portion of the surface to the side surface in contact with the exposed n-type layer 21. Front side conductive film 41
Covers the side surface of the compound semiconductor light emitting device and is connected to the back conductive film 42. The front-side conductive film 41 is Ti / Pt /
The back side conductive film 42 is formed of Au and forms a bonding electrode on the back surface of the substrate 1.
The other configurations of the compound semiconductor light emitting device according to the present embodiment are the same as those of the first embodiment, and corresponding parts are denoted by the same reference numerals and the description thereof will be omitted.
【００４８】図９乃至図１１は、実施の形態２に係る化
合物半導体発光素子の製造方法を示す断面図である。図
中の破線は、分離されるチップの境界を示す。実施の形
態１と同様にして、基板１の上に、ｎ型層２１、活性層
２２、ｐ型層２３をこの順に積層したウエハをＭＯＣＶ
Ｄ法にて作成し、図９（ａ）に示すごとく、表面のエッ
チングを行ってチップの端の部分にてｎ型層２１を露出
させる。次に、実施の形態１と同様にして、ｐ型層２３
の表面にＩＴＯを成膜して透明化を行い、電流拡散層２
４を形成する。次に、実施の形態１と同様にして、ｎ型
層２１を露出することによって露出した活性層２２及び
ｐ型層２３の側面、並びに電流拡散層２４の表面を覆う
保護膜２５を、図９（ｂ）に示すごとく、ＡｌＮを用い
て形成する。9 to 11 are sectional views showing a method of manufacturing the compound semiconductor light emitting device according to the second embodiment. The broken line in the figure indicates the boundary of the chips to be separated. As in the first embodiment, a wafer obtained by laminating an n-type layer 21, an active layer 22, and a p-type layer 23 on a substrate 1 in this order is MOCV.
It is formed by the D method, and as shown in FIG. 9A, the surface is etched to expose the n-type layer 21 at the end portion of the chip. Next, similarly to the first embodiment, the p-type layer 23
An ITO film is formed on the surface of the film to make it transparent, and the current diffusion layer 2
4 is formed. Next, as in the first embodiment, the protective film 25 covering the side surfaces of the active layer 22 and the p-type layer 23 exposed by exposing the n-type layer 21 and the surface of the current diffusion layer 24 is formed as shown in FIG. As shown in (b), it is formed using AlN.
【００４９】次に、ウエハの裏側にラッピング、ポリッ
シングを行い、ウエハの裏側から、チップの境界部分を
ダイサーを用いてハーフカットし、図９（ｃ）に示すご
とき切り溝を形成する。次に、ウエハの裏面の全面およ
びハーフカットによって形成した切り溝の内面に、スパ
ッタリングによりＴｉ／Ｐｔ／Ａｕを成膜して、図１０
（ａ）に示すごとく、裏側導電膜４２を形成する。Next, lapping and polishing are performed on the back side of the wafer, and the boundary portion of the chip is half-cut from the back side of the wafer using a dicer to form a kerf as shown in FIG. 9C. Next, a film of Ti / Pt / Au is formed by sputtering on the entire back surface of the wafer and on the inner surface of the kerf formed by half-cutting.
As shown in (a), the back conductive film 42 is formed.
【００５０】次に、図１０（ｂ）に示すごとく、ウエハ
の表側において、露出したｎ型層２１及びチップの中央
付近を除いた部分にマスク６を作成する。次に、マスク
６を残したまま、チップの境界を切断して、図１１
（ａ）に示すごとく、ウエハを複数のチップに分離す
る。ウエハの段階でマスク６を作成し、マスク６を残し
たままウエハをチップに分離するため、通常は困難を伴
うチップ分離後のマスキングを回避することができる。Next, as shown in FIG. 10B, a mask 6 is formed on the front side of the wafer except the exposed n-type layer 21 and the vicinity of the center of the chip. Next, the boundary of the chip is cut while leaving the mask 6, and
As shown in (a), the wafer is separated into a plurality of chips. Since the mask 6 is formed at the wafer stage and the wafer is separated into chips while leaving the mask 6, masking after chip separation, which is usually difficult, can be avoided.
【００５１】次に、樹脂シート５１に粘着材５２を塗布
した粘着シート５を用い、チップの裏面に粘着シート５
の粘着材５２を接触させ、分離した複数のチップを粘着
シート５に貼りつける。次に、粘着シート５を引き伸ば
して夫々のチップの間隔を広げておき、チップを貼りつ
けた粘着シート５をスパッタリング装置内に設置し、図
１１（ｂ）に示すごとく、複数のチップに対して一括し
てスパッタリングを行ってＡｌ膜を成膜し、ｐ型層２３
を露出させたチップの中央付近にｐ電極３を形成し、チ
ップの端の部分に露出したｎ型層２１から側面にかけて
表側導電膜４１を形成する。Next, the adhesive sheet 5 in which the adhesive material 52 is applied to the resin sheet 51 is used, and the adhesive sheet 5 is provided on the back surface of the chip.
The adhesive material 52 is contacted, and the separated chips are attached to the adhesive sheet 5. Next, the pressure-sensitive adhesive sheet 5 is stretched to widen the intervals between the chips, and the pressure-sensitive adhesive sheet 5 to which the chips are attached is placed in a sputtering apparatus, and as shown in FIG. Sputtering is collectively performed to form an Al film, and the p-type layer 23 is formed.
The p-electrode 3 is formed near the center of the exposed chip, and the front conductive film 41 is formed from the n-type layer 21 exposed at the end of the chip to the side surface.
【００５２】最後に、表側導電膜４１を形成した夫々の
チップを粘着シート５からはがし、マスク６を除去して
図８に示すごとき化合物半導体発光素子を完成させる。Finally, each chip having the front side conductive film 41 formed thereon is peeled off from the adhesive sheet 5 and the mask 6 is removed to complete the compound semiconductor light emitting device as shown in FIG.
【００５３】本実施の形態においても、専用の装置を用
いることのない簡単な方法で、複数のチップを一括して
処理し、また、複雑な処理を省略することができるた
め、絶縁性の基板の裏側にボンディング電極を形成した
化合物半導体発光素子の生産性を向上させることができ
る。Also in this embodiment, since a plurality of chips can be collectively processed by a simple method without using a dedicated apparatus and complicated processing can be omitted, an insulating substrate can be omitted. It is possible to improve the productivity of the compound semiconductor light emitting device having the bonding electrode formed on the back side thereof.
【００５４】（実施の形態３）図１２は、本発明の実施
の形態３に係る化合物半導体発光素子の構造を示す断面
図であり、図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線断
面図である。サファイアからなる絶縁性の基板１上に、
ｎ型層２１、活性層２２、ｐ型層２３、電流拡散層２４
がこの順で積層されている。平面視で化合物半導体発光
素子の端に当たる部分にて、ｎ型層２１が露出してお
り、露出したｎ型層２１の表面にはｎ型層２１へのオー
ミック電極であるｎ電極４３が形成されている。平面視
で化合物半導体発光素子の中央付近では、電流拡散層２
４は形成されずに、ボンディング電極であるｐ電極３が
ｐ型層２３に直接に接触して形成されており、ｐ電極３
は、端の部分で電流拡散層２４に乗り上がって接続して
いる。更に、ｎ型層２１の露出に伴って露出する活性層
２２、ｐ型層２３及び電流拡散層２４の側面は、絶縁性
および透光性を有する保護膜２５によって覆われてお
り、保護膜２５は、さらに電流拡散層２４の表面を覆
い、ｐ電極３の端に乗り上がって形成されている。(Third Embodiment) FIG. 12 is a sectional view showing a structure of a compound semiconductor light emitting device according to a third embodiment of the present invention, and FIG. 13 is a sectional view taken along line XIII-XIII in FIG. . On the insulating substrate 1 made of sapphire,
n-type layer 21, active layer 22, p-type layer 23, current spreading layer 24
Are stacked in this order. The n-type layer 21 is exposed at a portion corresponding to the end of the compound semiconductor light emitting device in plan view, and the n-electrode 43, which is an ohmic electrode to the n-type layer 21, is formed on the exposed surface of the n-type layer 21. ing. The current diffusion layer 2 is formed near the center of the compound semiconductor light emitting device in plan view.
4 is not formed, but the p-electrode 3 which is a bonding electrode is formed in direct contact with the p-type layer 23.
Connect to the current spreading layer 24 at the end portion. Further, the side surfaces of the active layer 22, the p-type layer 23, and the current diffusion layer 24 exposed with the exposure of the n-type layer 21 are covered with a protective film 25 having an insulating property and a light-transmitting property. Are formed so as to further cover the surface of the current diffusion layer 24 and run up to the end of the p electrode 3.
【００５５】また、ｎ電極４３に接触して、表面の端の
部分から側面にかけて表側導電膜４１が形成されてお
り、更に、裏面の全面から側面にかけて裏側導電膜４２
が形成されている。裏側導電膜４２は、化合物半導体発
光素子の側面にて、表側導電膜４１を覆って接続してい
る。Further, the front side conductive film 41 is formed in contact with the n-electrode 43 from the end portion of the front surface to the side surface, and the back side conductive film 42 is further formed from the entire back surface to the side surface.
Are formed. The back side conductive film 42 covers the front side conductive film 41 and is connected to the side surface of the compound semiconductor light emitting device.
【００５６】図１４乃至図１６は、実施の形態３に係る
化合物半導体発光素子の製造方法を示す断面図である。
図中の破線は、分離されるチップの境界を示す。実施の
形態１と同様にして、基板１の上に、ｎ型層２１、活性
層２２、ｐ型層２３をこの順に積層したウエハをＭＯＣ
ＶＤ法にて作成し、図１４（ａ）に示すごとく、ウエハ
の表面のエッチングを行ってチップの端の部分にてｎ型
層２１を露出させる。次に、実施の形態１と同様にし
て、ｐ型層２３の表面にＩＴＯを成膜して透明化を行
い、電流拡散層２４を形成する。次に、露出したｎ型層
２１、及びチップの中央付近を除いた部分にマスクを作
成し、真空蒸着法によりＴｉ／Ｐｔ／Ａｕを成膜して、
図１４（ｂ）に示すごとく、露出させたｎ型層２１に接
触させてｎ電極４３を形成し、ｐ型層２３を露出させた
チップの中央付近にｐ電極３を形成する。14 to 16 are sectional views showing a method of manufacturing the compound semiconductor light emitting device according to the third embodiment.
The broken line in the figure indicates the boundary of the chips to be separated. As in the first embodiment, a wafer in which an n-type layer 21, an active layer 22, and a p-type layer 23 are laminated in this order on the substrate 1 is MOC.
It is formed by the VD method, and as shown in FIG. 14A, the surface of the wafer is etched to expose the n-type layer 21 at the end portion of the chip. Next, in the same manner as in the first embodiment, an ITO film is formed on the surface of the p-type layer 23 to make it transparent, and the current diffusion layer 24 is formed. Next, a mask is formed on the exposed part of the n-type layer 21 and a part other than the vicinity of the center of the chip, and Ti / Pt / Au is deposited by a vacuum deposition method,
As shown in FIG. 14B, the n-electrode 43 is formed in contact with the exposed n-type layer 21, and the p-electrode 3 is formed near the center of the chip where the p-type layer 23 is exposed.
【００５７】次に、ｎ型層２１を露出することによって
露出した活性層２２及びｐ型層２３の側面、並びに電流
拡散層２４の表面を覆い、ｐ電極３の端にまで達する保
護膜２５を、図１４（ｃ）に示すごとく、Ａｌ2 Ｏ3 を
用いて形成する。次に、図１４（ｄ）に示すごとく、夫
々のチップの端の部分を除くウエハの表側にマスク６を
形成する。Next, a protective film 25 that covers the side surfaces of the active layer 22 and the p-type layer 23 exposed by exposing the n-type layer 21 and the surface of the current diffusion layer 24 and reaches the end of the p-electrode 3 is formed. As shown in FIG. 14C, it is formed using Al 2 O 3 . Next, as shown in FIG. 14D, a mask 6 is formed on the front side of the wafer excluding the end portions of the respective chips.
【００５８】次に、ウエハの裏面を研削・研磨し、チッ
プの境界を切断して、図１５（ａ）に示すごとく、ウエ
ハを複数のチップに分離する。次に、樹脂シート５１に
粘着材５２を塗布した粘着シート５を用い、チップの裏
側に粘着シート５の粘着材５２を接触させ、分離した複
数のチップを粘着シート５に貼りつける。次に、粘着シ
ート５を引き伸ばして夫々のチップの間隔を広げてお
き、チップを貼りつけた粘着シート５をスパッタリング
装置内に設置し、図１５（ｂ）に示すごとく、複数のチ
ップに対して一括してスパッタリングを行ってＴｉ／Ｐ
ｔ／Ａｕを成膜し、チップの端の部分に位置するｎ電極
４３から側面にかけて表側導電膜４１を形成する。次
に、表側導電膜４１を形成したチップをスパッタリング
装置から取り出して、マスク６を除去して図１６（ａ）
に示すごとき複数のチップを得る。Next, the back surface of the wafer is ground / polished, the boundaries of the chips are cut, and the wafer is separated into a plurality of chips as shown in FIG. Next, using the adhesive sheet 5 in which the adhesive material 52 is applied to the resin sheet 51, the adhesive material 52 of the adhesive sheet 5 is brought into contact with the back side of the chips, and the separated chips are attached to the adhesive sheet 5. Next, the pressure-sensitive adhesive sheet 5 is stretched to widen the intervals between the chips, and the pressure-sensitive adhesive sheet 5 to which the chips are attached is placed in a sputtering apparatus, and as shown in FIG. Sputtering is performed collectively and Ti / P
A film of t / Au is formed, and the front side conductive film 41 is formed from the n electrode 43 located at the end portion of the chip to the side surface. Next, the chip on which the front side conductive film 41 is formed is taken out from the sputtering apparatus, the mask 6 is removed, and the chip shown in FIG.
Get multiple chips as shown in.
【００５９】次に、別の粘着シート５を用い、チップの
表側に粘着シート５の粘着材５２を接触させて複数のチ
ップを粘着シート５に貼りつけ、チップを貼りつけた粘
着シート５を再びスパッタリング装置内に設置する。次
に、図１６（ｂ）に示すごとく、複数のチップに対して
一括してスパッタリングを行ってＴｉ／Ｐｔ／Ａｕを成
膜し、夫々のチップの裏面から側面にかけて裏側導電膜
４２を形成する。Next, using another adhesive sheet 5, the adhesive material 52 of the adhesive sheet 5 is brought into contact with the front side of the chip to attach a plurality of chips to the adhesive sheet 5, and the adhesive sheet 5 to which the chips are attached is again attached. Install in the sputtering equipment. Next, as shown in FIG. 16B, sputtering is collectively performed on a plurality of chips to form a Ti / Pt / Au film, and a back side conductive film 42 is formed from the back surface to the side surface of each chip. .
【００６０】最後に、裏側導電膜４２を形成した夫々の
チップを粘着シート５からはがし、図１３に示すごとき
化合物半導体発光素子を完成させる。Finally, each chip on which the back side conductive film 42 is formed is peeled off from the adhesive sheet 5, and the compound semiconductor light emitting device as shown in FIG. 13 is completed.
【００６１】本実施の形態においても、ウエハの状態で
マスク６を作成することにより、分離した夫々のチップ
へマスキングを行う工程を回避し、また、粘着シート５
を用いることにより、専用の装置を用いずに複数のチッ
プを一括して処理することができるため、絶縁性の基板
の裏側にボンディング電極を形成した化合物半導体発光
素子の生産性を向上させることができる。Also in this embodiment, by forming the mask 6 in the wafer state, the step of masking each of the separated chips is avoided, and the adhesive sheet 5 is used.
By using, it is possible to collectively process a plurality of chips without using a dedicated device, and thus it is possible to improve the productivity of the compound semiconductor light emitting device in which the bonding electrode is formed on the back side of the insulating substrate. it can.
【００６２】[0062]
【発明の効果】第１、第３及び第４発明においては、絶
縁性の基板上に化合物半導体層を積層して形成され、基
板の裏側にボンディング電極を有する化合物半導体発光
素子にて、化合物半導体発光素子の表側から側面にかけ
て形成した導電膜と、裏側から側面にかけて形成した導
電膜とを側面にて接続させることにより、表側および裏
側の導電膜を短時間で形成することができる。また、表
側の導電膜は化合物半導体層へ接続するオーミック電極
を兼ね、裏側の導電膜はボンディング電極を兼ねること
により、電極を別に作成する工程が省略できる。これに
より、化合物半導体発光素子の生産性を向上させること
ができる。According to the first, third and fourth aspects of the present invention, the compound semiconductor light emitting device is formed by stacking compound semiconductor layers on an insulating substrate and has a bonding electrode on the back side of the substrate. By connecting the conductive film formed from the front side to the side surface of the light emitting element and the conductive film formed from the back side to the side surface on the side surface, the conductive films on the front side and the back side can be formed in a short time. Further, the front side conductive film also serves as an ohmic electrode connected to the compound semiconductor layer, and the back side conductive film also serves as a bonding electrode, so that the step of separately forming an electrode can be omitted. Thereby, the productivity of the compound semiconductor light emitting device can be improved.
【００６３】第２及び第６発明においては、ウエハの段
階で、チップを分離する部分にハーフカットを行った表
面からハーフカットによって生成した切り溝の内側にか
けて導電膜を形成することにより、一方の導電膜の形成
をウエハの全体に対して行うことができるため、生産性
を向上させることができる。In the second and sixth aspects of the invention, at the wafer stage, the conductive film is formed from the surface half-cut on the part where the chip is separated to the inside of the kerf formed by the half-cut, whereby Since the conductive film can be formed on the entire wafer, productivity can be improved.
【００６４】第５発明においては、化合物半導体発光素
子の裏側に形成する導電膜を内部で発生する光に対して
鏡面を形成する材料で形成することにより、表側からの
発光効率を向上させることができる。In the fifth aspect of the invention, the conductive film formed on the back side of the compound semiconductor light emitting device is formed of a material that forms a mirror surface for the light generated inside, so that the luminous efficiency from the front side can be improved. it can.
【００６５】第７発明においては、ハーフカットを行う
工程は、研磨的な方法または溶断的な方法を用いること
により、ハーフカットによって露出した面が滑らかにな
り、導電膜がうまく生成されて化合物半導体発光素子の
表側と裏側とをうまく接続することができる。In the seventh aspect of the present invention, the step of performing the half-cut uses a polishing method or a fusing method to smooth the surface exposed by the half-cut, so that the conductive film is well formed and the compound semiconductor is produced. It is possible to successfully connect the front side and the back side of the light emitting element.
【００６６】第８発明においては、粘着材を塗布した粘
着シート等の支持材に、一方の導電膜を形成した面を接
触させて貼りつけて複数のチップを並べ、支持材に接触
していない部分に他方の導電膜を形成する処理を行う。
支持材に接触している部分には導電膜の形成が行われな
いため、マスキングの工程を省略して工程を簡略化する
ことが可能となり、また、分離した複数のチップを支持
材に貼りつけて、専用の装置を必要とせずに複数のチッ
プを一括して処理することが可能となり、生産性を向上
させることができる。In the eighth invention, a plurality of chips are arranged by adhering the one conductive film-formed surface to a supporting material such as an adhesive sheet coated with an adhesive material so that a plurality of chips are aligned and not in contact with the supporting material. A process of forming the other conductive film on a portion is performed.
Since the conductive film is not formed in the part in contact with the support material, the masking step can be omitted to simplify the process. Also, a plurality of separated chips can be attached to the support material. Thus, a plurality of chips can be collectively processed without the need for a dedicated device, and the productivity can be improved.
【００６７】第９発明においては、ウエハの段階で必要
な箇所にマスクを作成し、マスクを残したままウエハを
チップに分離して導電膜を形成する処理を行うことによ
り、通常は困難を伴うチップ分離後のマスキングを回避
し、工程を簡略化して生産性を向上させることができ
る。According to the ninth aspect of the invention, a mask is formed at a necessary position in the wafer stage, and the wafer is separated into chips to form a conductive film while leaving the mask. Masking after chip separation can be avoided, the process can be simplified, and the productivity can be improved.
【００６８】第１０発明においては、ウエハの段階でマ
スクを作成することにより、チップ分離後のマスキング
を回避し、また、複数のチップを支持材に貼りつけるこ
とにより専用の装置を必要とせずに複数のチップを一括
して処理することが可能となり、裏側にボンディング電
極を有する化合物半導体発光素子の生産性を向上させる
ことができる等、本発明は優れた効果を奏する。In the tenth invention, a mask is created at the wafer stage to avoid masking after chip separation, and by bonding a plurality of chips to a support material, a dedicated device is not required. The present invention has excellent effects such that a plurality of chips can be collectively processed and the productivity of the compound semiconductor light emitting device having a bonding electrode on the back side can be improved.
【図１】本発明の実施の形態１に係る化合物半導体発光
素子を示す平面図である。FIG. 1 is a plan view showing a compound semiconductor light emitting device according to a first embodiment of the present invention.
【図２】図１のＩＩ−ＩＩ線断面図である。FIG. 2 is a sectional view taken along line II-II of FIG.
【図３】実施の形態１に係る化合物半導体発光素子の製
造方法を示す断面図である。FIG. 3 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the first embodiment.
【図４】実施の形態１に係る化合物半導体発光素子の製
造方法を示す断面図である。FIG. 4 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the first embodiment.
【図５】実施の形態１に係る化合物半導体発光素子の製
造方法を示す断面図である。FIG. 5 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the first embodiment.
【図６】ストライプ型レーザを実現した、実施の形態１
に係る化合物半導体発光素子の他の構造の例を示す斜視
図である。FIG. 6 is a first embodiment realizing a stripe type laser.
3 is a perspective view showing another example of the structure of the compound semiconductor light emitting device according to FIG.
【図７】本発明の実施の形態２に係る化合物半導体発光
素子の構造を示す断面図である。FIG. 7 is a sectional view showing a structure of a compound semiconductor light emitting device according to a second embodiment of the present invention.
【図８】図７のＶＩＩＩ−ＶＩＩＩ線断面図である。8 is a sectional view taken along line VIII-VIII in FIG.
【図９】実施の形態２に係る化合物半導体発光素子の製
造方法を示す断面図である。FIG. 9 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the second embodiment.
【図１０】実施の形態２に係る化合物半導体発光素子の
製造方法を示す断面図である。FIG. 10 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the second embodiment.
【図１１】実施の形態２に係る化合物半導体発光素子の
製造方法を示す断面図である。FIG. 11 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the second embodiment.
【図１２】本発明の実施の形態３に係る化合物半導体発
光素子の構造を示す断面図である。FIG. 12 is a sectional view showing a structure of a compound semiconductor light emitting device according to a third embodiment of the present invention.
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ線断面図であ
る。13 is a sectional view taken along line XIII-XIII in FIG.
【図１４】実施の形態３に係る化合物半導体発光素子の
製造方法を示す断面図である。FIG. 14 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the third embodiment.
【図１５】実施の形態３に係る化合物半導体発光素子の
製造方法を示す断面図である。FIG. 15 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the third embodiment.
【図１６】実施の形態３に係る化合物半導体発光素子の
製造方法を示す断面図である。FIG. 16 is a cross-sectional view showing the method of manufacturing the compound semiconductor light emitting device according to the third embodiment.
１ 基板 ４１ 表側導電膜 ４２ 裏側導電膜 ５ 粘着シート（支持材） ６ マスク 1 substrate 41 Front side conductive film 42 Backside conductive film 5 Adhesive sheet (support material) 6 masks
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA03 AA42 CA12 CA40 CA57 CA65 CA83 CA85 CA98 CA99 CB03 CB15 5F073 AA04 CA01 CB22 DA05 DA30 DA34 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5F041 AA03 AA42 CA12 CA40 CA57 CA65 CA83 CA85 CA98 CA99 CB03 CB15 5F073 AA04 CA01 CB22 DA05 DA30 DA34
Claims (10)
体層を積層して形成された化合物半導体発光素子におい
て、 複数の化合物半導体層が積層されている表側から側面に
かけて形成され、少なくとも一つの化合物半導体層に接
続された導電膜と、化合物半導体層が積層されていない
裏側から側面にかけて形成された導電膜とを備え、双方
の導電膜が互いに接続されていることを特徴とする化合
物半導体発光素子。1. A compound semiconductor light emitting device formed by laminating a plurality of compound semiconductor layers on one side of an insulating substrate, wherein the compound semiconductor light emitting device is formed from a front side to a side surface where the plurality of compound semiconductor layers are laminated, and at least one A compound semiconductor light-emitting device, comprising: a conductive film connected to a compound semiconductor layer; and a conductive film formed from the back side to the side surface where the compound semiconductor layer is not laminated, and both conductive films are connected to each other. element.
に、前記基板の表面から側面にかかる切欠溝を備え、前
記導電膜の一方は、それの表面から前記切欠溝にかけて
形成されていることを特徴とする請求項１に記載の化合
物半導体発光素子。2. The substrate is provided with a cutout groove extending from the surface to the side surface of the substrate at an end portion on the front side or the back side, and one of the conductive films is formed from the surface thereof to the cutout groove. The compound semiconductor light emitting device according to claim 1, wherein
電膜は、化合物半導体層へ接続するオーミック電極を兼
ねていることを特徴とする請求項１又は２に記載の化合
物半導体発光素子。3. The compound semiconductor light emitting device according to claim 1, wherein the conductive film formed from the front side to the side surface also serves as an ohmic electrode connected to the compound semiconductor layer.
電膜は、ボンディング電極を兼ねていることを特徴とす
る請求項１乃至３のいずれかに記載の化合物半導体発光
素子。4. The compound semiconductor light emitting device according to claim 1, wherein the conductive film formed from the back side to the side surface also serves as a bonding electrode.
て反射面を形成する膜を設けていることを特徴とする請
求項１乃至４のいずれかに記載の化合物半導体発光素
子。5. The compound semiconductor light emitting device according to claim 1, wherein a film forming a reflection surface for light generated inside is provided on the back surface.
体層を積層して形成された化合物半導体発光素子を製造
する方法において、 絶縁性の基板の片側に複数の化合物半導体層を積層して
化合物半導体発光素子に必要な構造を有するウエハを作
成し、該ウエハの片面にて、夫々のチップを分離する部
分の一部又は全てにハーフカットを行って切り溝を作成
し、該切り溝を作成したウエハの表面から前記切り溝の
内側にかけて第１の導電膜を作成し、第１の導電膜を作
成したウエハを複数のチップに分離し、分離した夫々の
チップにて、前記切り溝を作成した面とは逆側から分離
によって形成された側面にかけて第２の導電膜を作成し
て前記第１の導電膜に接続することを特徴とする化合物
半導体発光素子の製造方法。6. A method of manufacturing a compound semiconductor light-emitting device, which is formed by laminating a plurality of compound semiconductor layers on one side of an insulating substrate, wherein a plurality of compound semiconductor layers are laminated on one side of an insulating substrate. A wafer having a structure necessary for a compound semiconductor light emitting device is created, and on one side of the wafer, a kerf is formed by half-cutting a part or all of a portion for separating each chip, and the kerf is formed. A first conductive film is formed from the surface of the formed wafer to the inside of the kerf, the wafer on which the first conductive film is formed is separated into a plurality of chips, and the kerf is formed in each separated chip. A method for manufacturing a compound semiconductor light-emitting device, comprising forming a second conductive film from a side opposite to the formed surface to a side surface formed by separation and connecting the second conductive film to the first conductive film.
り溝を作成することを特徴とする請求項６に記載の化合
物半導体発光素子の製造方法。7. The method for manufacturing a compound semiconductor light emitting device according to claim 6, wherein the kerfs are formed by a method by polishing or fusing.
離によって形成された側面にかけて第２の導電膜を形成
する際に、粘着材を塗布した支持材に前記切り溝を作成
した面を接触させて、分離した複数のチップを前記支持
材に貼りつけ、貼りつけた夫々のチップを間隔を空けて
前記支持材にて支持することを特徴とする請求項６又は
７に記載の化合物半導体発光素子の製造方法。8. A surface on which the kerf is formed on a support material coated with an adhesive material when a second conductive film is formed from a side opposite to the surface on which the kerf is formed to a side surface formed by separation. The compound according to claim 6 or 7, wherein a plurality of separated chips are attached to the support material by contacting with each other, and the attached chips are supported by the support material with a space therebetween. Method for manufacturing semiconductor light emitting device.
体層を積層していない裏側である場合には、第１の導電
膜を作成したウエハを複数のチップに分離する前に、化
合物半導体層を積層した表側のうち、導電膜を形成しな
い部分にマスクを作成することを特徴とする請求項６乃
至８のいずれかに記載の化合物半導体発光素子の製造方
法。9. When the surface in which the kerfs are formed is the back side on which the compound semiconductor layer is not laminated, the compound semiconductor is formed before separating the wafer on which the first conductive film is formed into a plurality of chips. 9. The method for manufacturing a compound semiconductor light emitting device according to claim 6, wherein a mask is formed on a portion of the front surface on which the layers are stacked, on which the conductive film is not formed.
導体層を積層して形成された化合物半導体発光素子を製
造する方法において、 絶縁性の基板の片側に複数の化合物半導体層を積層して
化合物半導体発光素子に必要な構造を有するウエハを作
成し、化合物半導体層を積層した表側の一部を除いてマ
スクを作成し、マスクを作成したウエハを複数のチップ
に分離し、粘着材を塗布した支持材に化合物半導体層を
積層していない裏側を接触させて、分離した複数のチッ
プを前記支持材に貼りつけ、貼りつけた夫々のチップを
前記支持材にて支持し、夫々のチップにて表側から側面
にかけて第１の導電膜を作成し、第１の導電膜を作成し
たチップの裏側に接触させている前記支持材を除去し、
粘着材を塗布した支持材に複数の前記チップの表側を接
触させて貼りつけ、貼りつけた夫々のチップを前記支持
材にて支持し、夫々のチップにて裏側から側面にかけて
第２の導電膜を作成して前記第１の導電膜に接続するこ
とを特徴とする化合物半導体発光素子の製造方法。10. A method for manufacturing a compound semiconductor light-emitting device, which is formed by stacking a plurality of compound semiconductor layers on one side of an insulating substrate, wherein a plurality of compound semiconductor layers are stacked on one side of an insulating substrate. A wafer with the structure required for a compound semiconductor light emitting device is created, a mask is created excluding a part of the front side where compound semiconductor layers are laminated, the masked wafer is separated into multiple chips, and an adhesive is applied. By contacting the back side not laminated compound semiconductor layer to the support material, a plurality of separated chips are attached to the support material, each attached chip is supported by the support material, to each chip To form a first conductive film from the front side to the side surface, and remove the support material that is in contact with the back side of the chip on which the first conductive film is formed,
The front side of the plurality of chips is attached to a support material coated with an adhesive material so as to be in contact with each other, and each of the attached chips is supported by the support material. And manufacturing the same to connect to the first conductive film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001205360A JP2003023180A (en) | 2001-07-05 | 2001-07-05 | Compound semiconductor light emitting element and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001205360A JP2003023180A (en) | 2001-07-05 | 2001-07-05 | Compound semiconductor light emitting element and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003023180A true JP2003023180A (en) | 2003-01-24 |
Family
ID=19041683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001205360A Pending JP2003023180A (en) | 2001-07-05 | 2001-07-05 | Compound semiconductor light emitting element and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003023180A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288729A (en) * | 2003-03-19 | 2004-10-14 | Shin Etsu Handotai Co Ltd | Light emitting element and method of manufacture the same |
| JP2005045038A (en) * | 2003-07-23 | 2005-02-17 | Nichia Chem Ind Ltd | Nitride semiconductor light emitting element |
| JP2006128622A (en) * | 2004-09-28 | 2006-05-18 | Nichia Chem Ind Ltd | Semiconductor device |
| JP2007027260A (en) * | 2005-07-13 | 2007-02-01 | Toshiba Corp | Semiconductor element and its fabrication process |
| JP2007149966A (en) * | 2005-11-28 | 2007-06-14 | Fujikura Ltd | Light emitting device |
| JP2008282930A (en) * | 2007-05-09 | 2008-11-20 | Toyoda Gosei Co Ltd | Light-emitting device |
| JP2011510493A (en) * | 2008-01-19 | 2011-03-31 | 鶴山麗得電子實業有限公司 | LED, package structure with LED, and method of manufacturing LED |
| CN102214761A (en) * | 2010-04-01 | 2011-10-12 | 华上光电股份有限公司 | Crystal grain structure of light-emitting diode and method for manufacturing bottom electrode of crystal grain structure |
| JP2019201198A (en) * | 2018-05-18 | 2019-11-21 | オプト テック コーポレーション | Light-emitting chip and related packaging structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330631A (en) * | 1995-03-24 | 1996-12-13 | Sanyo Electric Co Ltd | Light-emitting semiconductor element and its manufacture |
| JP2000114591A (en) * | 1998-10-07 | 2000-04-21 | Matsushita Electronics Industry Corp | Manufacture of light emitting diode element |
| JP2001085750A (en) * | 1999-09-16 | 2001-03-30 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting chip |
-
2001
- 2001-07-05 JP JP2001205360A patent/JP2003023180A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330631A (en) * | 1995-03-24 | 1996-12-13 | Sanyo Electric Co Ltd | Light-emitting semiconductor element and its manufacture |
| JP2000114591A (en) * | 1998-10-07 | 2000-04-21 | Matsushita Electronics Industry Corp | Manufacture of light emitting diode element |
| JP2001085750A (en) * | 1999-09-16 | 2001-03-30 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting chip |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288729A (en) * | 2003-03-19 | 2004-10-14 | Shin Etsu Handotai Co Ltd | Light emitting element and method of manufacture the same |
| JP2005045038A (en) * | 2003-07-23 | 2005-02-17 | Nichia Chem Ind Ltd | Nitride semiconductor light emitting element |
| JP2006128622A (en) * | 2004-09-28 | 2006-05-18 | Nichia Chem Ind Ltd | Semiconductor device |
| JP2007027260A (en) * | 2005-07-13 | 2007-02-01 | Toshiba Corp | Semiconductor element and its fabrication process |
| US7773648B2 (en) | 2005-07-13 | 2010-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2007149966A (en) * | 2005-11-28 | 2007-06-14 | Fujikura Ltd | Light emitting device |
| JP2008282930A (en) * | 2007-05-09 | 2008-11-20 | Toyoda Gosei Co Ltd | Light-emitting device |
| JP2011510493A (en) * | 2008-01-19 | 2011-03-31 | 鶴山麗得電子實業有限公司 | LED, package structure with LED, and method of manufacturing LED |
| CN102214761A (en) * | 2010-04-01 | 2011-10-12 | 华上光电股份有限公司 | Crystal grain structure of light-emitting diode and method for manufacturing bottom electrode of crystal grain structure |
| JP2019201198A (en) * | 2018-05-18 | 2019-11-21 | オプト テック コーポレーション | Light-emitting chip and related packaging structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2161752B1 (en) | Light-emitting device | |
| US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
| US8242530B2 (en) | Light emitting device and method for fabricating the same | |
| JP3641122B2 (en) | Semiconductor light emitting device, semiconductor light emitting module, and manufacturing method thereof | |
| TWI513065B (en) | Semiconductor light emitting device and light emitting device | |
| US8658441B2 (en) | Method of manufacturing nitride semiconductor light emitting element | |
| US9530930B2 (en) | Method of fabricating semiconductor devices | |
| US20240186448A1 (en) | Ultrathin solid state dies and methods of manufacturing the same | |
| KR101230617B1 (en) | Light emitting diode and Method of manufacturing the same | |
| KR100691497B1 (en) | Light-emitting device and Method of manufacturing the same | |
| JP2003023180A (en) | Compound semiconductor light emitting element and its manufacturing method | |
| KR20070008759A (en) | Method for manufacturing vertical structure light emitting diode | |
| JP2941743B2 (en) | Compound semiconductor light emitting device and method of manufacturing the same | |
| JPH08306643A (en) | Electrode and light emitting element for iii-v group compound semiconductor | |
| KR101115533B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
| CN108281532B (en) | Flexible LED chip and manufacturing method and packaging method thereof | |
| WO2018032865A1 (en) | Vertical light-emitting film assembly and manufacturing method therefor | |
| KR20120041717A (en) | Flip chip light-emitting device and method of manufacturing the same | |
| JP2000077726A (en) | Semiconductor element and manufacture thereof | |
| JP2000124502A (en) | Semiconductor light-emitting element and manufacture thereof | |
| JP4031611B2 (en) | Light emitting diode, lamp, and manufacturing method thereof | |
| JPH11126924A (en) | Method of manufacturing gallium nitride compound semiconductor element | |
| TW202209702A (en) | Three-in-one rgb mini-led manufacturing method | |
| JP2000077717A (en) | Semiconductor light-emitting element and manufacture thereof | |
| CN116344705A (en) | Light emitting device and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |