JP2003017487A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the sameInfo
- Publication number
- JP2003017487A JP2003017487A JP2001198990A JP2001198990A JP2003017487A JP 2003017487 A JP2003017487 A JP 2003017487A JP 2001198990 A JP2001198990 A JP 2001198990A JP 2001198990 A JP2001198990 A JP 2001198990A JP 2003017487 A JP2003017487 A JP 2003017487A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- semiconductor device
- surfactant
- precursor solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、特に低誘電率の無機誘電体膜に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a low dielectric constant inorganic dielectric film.
【０００２】[0002]
【従来の技術】半導体装置の高速化・低消費電力化に
は、層間絶縁膜の低誘電率化が重要な課題である。そし
て低誘電率化を目的として種々の工夫がなされている
が、従来の半導体装置では、
（１）無機絶縁膜であるシリカ膜にフッ素を添加する。
（２）母体材料として低誘電率である有機絶縁材料を形
成する。
（３）意図的にポーラスな膜を形成する。
などの方法が提案されている。2. Description of the Related Art In order to speed up and reduce power consumption of semiconductor devices, it is important to reduce the dielectric constant of an interlayer insulating film. Although various efforts have been made to reduce the dielectric constant, in the conventional semiconductor device, (1) fluorine is added to the silica film which is the inorganic insulating film. (2) An organic insulating material having a low dielectric constant is formed as a base material. (3) A porous film is intentionally formed. And other methods have been proposed.
【０００３】しかしながら、（１）の方法の場合、絶縁
膜の耐熱性が劣化するために、元素比でせいぜい数％し
か添加できないため、比誘電率は従来のシリカ系層間絶
縁膜よりも１０％から１５％しか低減することが出来な
いと言う問題がある。However, in the case of the method (1), since the heat resistance of the insulating film is deteriorated, only a few percent of the element ratio can be added, so that the relative dielectric constant is 10% higher than that of the conventional silica-based interlayer insulating film. There is a problem that it can only be reduced by 15%.
【０００４】また（２）の方法の場合、有機材料である
ために耐熱性および機械的強度が従来のシリカ系層間絶
縁膜よりも格段に劣化し、半導体素子の信頼性を低下さ
せることにつながると言う問題がある。In the case of the method (2), since it is an organic material, its heat resistance and mechanical strength are significantly deteriorated as compared with the conventional silica-based interlayer insulating film, which leads to a decrease in reliability of the semiconductor element. There is a problem to say.
【０００５】さらにまた（３）の場合、ポーラスな構造
がランダムであるために層間絶縁膜の機械的強度が著し
く低下し、パッケージングに際し、破損しやすく、半導
体素子の信頼性低下の原因となっていた。Further, in the case of (3), since the porous structure is random, the mechanical strength of the interlayer insulating film is remarkably reduced, and the interlayer insulating film is easily damaged during packaging, which causes a decrease in reliability of the semiconductor element. Was there.
【０００６】また、ポーラスな構造が閉じていない場合
が多く、閉じていないと層間絶縁膜の耐湿性が著しく低
下し、半導体素子の信頼性低下の原因となっていた。Further, the porous structure is often not closed, and if it is not closed, the moisture resistance of the interlayer insulating film is remarkably reduced, which causes the reliability of the semiconductor element to be lowered.
【０００７】[0007]
【発明が解決しようとする課題】このように従来の絶縁
膜では、十分に誘電率を下げることができず、また、機
械的強度も充分でないという問題があった。As described above, the conventional insulating film has a problem that the dielectric constant cannot be sufficiently lowered and the mechanical strength is not sufficient.
【０００８】本発明は前記実情に鑑みてなされたもの
で、誘電率が低くかつ機械的強度の強い絶縁膜を提供す
ることを目的とする。The present invention has been made in view of the above circumstances, and an object thereof is to provide an insulating film having a low dielectric constant and a high mechanical strength.
【０００９】[0009]
【課題を解決するための手段】そこで本発明では、基板
表面に形成され、空孔内部に少なくとも１本の支持体を
含むポーラス構造の無機絶縁膜を含むことを特徴とす
る。Therefore, the present invention is characterized by including a porous inorganic insulating film formed on the surface of a substrate and having at least one support inside the pores.
【００１０】かかる構成によれば、周期的ポーラス構造
の空孔部に分子サイズの柱状構造を内包することで、外
力に対する空孔部の耐性を増大することが可能となる。
一方、空気の誘電率は低いためフッ素を添加したりする
よりもさらに誘電率を低下せしめることができ、絶縁膜
の極限的な低誘電率化をはかることが可能となる。望ま
しくは空孔率を５０％以上とする。このように、空孔に
注状体を挿入し、支柱を構成することにより、膜の機械
的強度を格段に増大せしめつつ、究極的に高い空孔率の
ポーラス構造を得ることが可能となる。According to this structure, by incorporating the molecular-size columnar structure in the pores of the periodic porous structure, it becomes possible to increase the resistance of the pores to external force.
On the other hand, since the permittivity of air is low, it is possible to further lower the permittivity as compared with adding fluorine, and it is possible to achieve an extremely low permittivity of the insulating film. Desirably, the porosity is 50% or more. As described above, by inserting the cast body into the pores and forming the columns, it becomes possible to obtain a porous structure with an extremely high porosity while significantly increasing the mechanical strength of the membrane. .
【００１１】望ましくは、基板表面に形成され、前記無
機絶縁膜の空孔が配向性を具備していることを特徴とす
る。Preferably, the inorganic insulating film is formed on the surface of the substrate, and the pores of the inorganic insulating film are oriented.
【００１２】かかる構成によれば、上記効果に加え、空
孔が配向性をもち、周期的なポーラス構造をもつため、
機械的強度を高めることができ、信頼性の高い絶縁膜を
得ることが可能となる。According to this structure, in addition to the above effects, the holes have an orientation and have a periodic porous structure.
The mechanical strength can be increased, and a highly reliable insulating film can be obtained.
【００１３】また望ましくは、前記無機絶縁膜は、基板
表面に形成され、円柱状の空孔を含み、前記円柱状の空
孔内に底面の直径を含むように配設された支持体を含む
周期的ポーラス構造を具備してなることを特徴とする。Further preferably, the inorganic insulating film is formed on the surface of the substrate, includes a cylindrical hole, and includes a support disposed so as to include the diameter of the bottom surface in the cylindrical hole. It is characterized by comprising a periodic porous structure.
【００１４】かかる構成によれば、円柱状の空孔内に底
面の直径を含むように支柱としての支持体を挿入してい
るため、膜の機械的強度を格段に増大せしめることがで
きる。そしてさらに、空孔が配向せしめられているた
め、空孔度の向上をはかり、機械的強度に優れ信頼性の
高い有効な低誘電率薄膜を形成することが可能となる。According to this structure, since the support body as the support is inserted into the cylindrical hole so as to include the diameter of the bottom surface, the mechanical strength of the membrane can be remarkably increased. Further, since the pores are oriented, it is possible to improve the porosity and form an effective low dielectric constant thin film having excellent mechanical strength and high reliability.
【００１５】また望ましくは、前記無機絶縁膜は、基板
表面に形成され、前記基板表面に平行となるように配向
せしめられた円柱状の空孔を含み、前記円柱状の空孔内
に底面の直径を含むように配設された支持体を含む周期
的ポーラス構造を具備してなることを特徴とする。Preferably, the inorganic insulating film includes a cylindrical hole formed on the surface of the substrate and oriented so as to be parallel to the surface of the substrate. It is characterized by comprising a periodic porous structure including a support arranged so as to include a diameter.
【００１６】かかる構成によれば、円柱状の空孔内に底
面の直径を含むように支柱としての支持体を挿入してい
るため、膜の機械的強度を格段に増大せしめることがで
きる。そしてさらに、基板表面に平行となるように空孔
が配向せしめられているため、基板表面に垂直な方向で
均一に低誘電率をもつことになり、特に層間絶縁膜とし
て用いる場合には、上層配線および下層配線に対して開
口部を持たない閉じた構造をとることができ、耐湿性に
優れ信頼性の高い有効な低誘電率薄膜としての役割を奏
効する。According to this structure, since the support body as the support is inserted into the cylindrical hole so as to include the diameter of the bottom surface, the mechanical strength of the membrane can be remarkably increased. Furthermore, since the holes are oriented so as to be parallel to the substrate surface, it has a low dielectric constant even in the direction perpendicular to the substrate surface. A closed structure having no opening can be formed for the wiring and the lower layer wiring, and the role as an effective low dielectric constant thin film having excellent moisture resistance and high reliability is achieved.
【００１７】望ましくは、基板表面に形成され、前記基
板表面に平行となるように一方向に配向せしめられた円
柱状の空孔を含む周期的ポーラス構造ドメインが複数含
まれており、隣接する各ポーラス構造ドメインは互いに
異なる方向に配向していることを特徴とする。Desirably, a plurality of periodic porous structure domains including cylindrical holes formed on the surface of the substrate and oriented in one direction so as to be parallel to the surface of the substrate are included, and each is adjacent to each other. The porous structure domains are characterized by being oriented in different directions.
【００１８】かかる構成によれば、上記機械的強度の増
大という効果に加え、ドメイン毎に異なる方向にポーラ
ス構造が配向しているため、空孔の開口部を互いに閉じ
ることが可能になり、緻密な膜の耐湿性と同程度の優れ
た耐湿性を有し、かつ周期構造により機械的強度にも優
れた究極的に低い誘電率をもつ低誘電率薄膜を得ること
が可能となる。According to this structure, in addition to the effect of increasing the mechanical strength described above, since the porous structure is oriented in different directions for each domain, it becomes possible to close the openings of the pores to each other, and thus the dense structure can be formed. It is possible to obtain a low-dielectric-constant thin film having an extremely low dielectric constant, which has excellent moisture resistance to the same degree as other films and has excellent mechanical strength due to the periodic structure.
【００１９】また望ましくは、前記無機絶縁膜は、基板
表面に形成され、層状の空孔を含み、前記層状の空孔内
に層間を支持するように配設された支持体を含む周期的
ポーラス構造を具備してなることを特徴とする。Further preferably, the inorganic insulating film is formed on the surface of the substrate and includes layered pores, and the porous structure includes a support body arranged to support the layers in the layered pores. It is characterized by comprising a structure.
【００２０】さらにまた、層間の空間を隣接する層が支
えることで、通常不安定と考えられる層状の周期的ポー
ラス形状を安定かつ優れた機械的強度で構築することが
可能となる。特に周期的ポーラス構造の中でも層状の周
期的ポーラス構造を持つものは空孔率が非常に高いが熱
的安定性が低く通常形成が困難であるという問題があっ
た。しかしながら、かかる構成によれば、層状の周期的
ポーラス構造の空孔部に分子サイズの柱状構造を内包す
ることで、熱的安定性を高め、機械的強度を格段に増大
させることができるものである。Furthermore, since the space between layers is supported by adjacent layers, it becomes possible to construct a layered periodic porous shape which is usually considered to be unstable, with stable and excellent mechanical strength. In particular, among the periodic porous structures, those having a layered periodic porous structure have a problem that the porosity is very high but the thermal stability is low and it is usually difficult to form. However, according to such a configuration, by including a molecular-sized columnar structure in the pores of the layered periodic porous structure, thermal stability can be improved and mechanical strength can be significantly increased. is there.
【００２１】望ましくは、前記無機絶縁膜は、基板表面
に形成され、前記基板表面に平行となるように配向せし
められた層状の空孔を含む周期的ポーラス構造ドメイン
が複数含まれており、隣接する各ポーラス構造ドメイン
は互いに異なる方向に配向していることを特徴とする。[0021] Preferably, the inorganic insulating film includes a plurality of periodic porous structure domains formed on the surface of the substrate and including layered pores oriented parallel to the surface of the substrate. Each of the porous structure domains is oriented in different directions.
【００２２】かかる構成によれば、分子レベルのスケー
ルでは配向しているが、配線レベルのスケールでは見か
け上膜質が均一化されており、比誘電率などの電気的特
性を含む、各種膜物性が異方性をもたず、均質であるこ
とにより、実用化が可能となる。また、特に層間絶縁膜
として用いる場合には、空孔が、上層配線および下層配
線に対して開口部を持たない閉じた構造をとることがで
き、耐湿性に優れ極めて信頼性の高い有効な低誘電率薄
膜としての役割を奏効する。According to this structure, although the film is oriented on the molecular level, the film quality is apparently uniform on the wiring level, and various film physical properties including electrical characteristics such as relative dielectric constant are exhibited. The homogeneity without anisotropy enables practical application. In particular, when it is used as an interlayer insulating film, the voids can have a closed structure with no openings for the upper layer wiring and the lower layer wiring, which are excellent in moisture resistance and extremely reliable and effective low resistance. Effective as a dielectric thin film.
【００２３】また望ましくは、前記無機絶縁膜は、半導
体基板または半導体基板上に形成された下層配線導体
と、上層配線導体との間に介在せしめられる層間絶縁膜
であることを特徴とする。Further, preferably, the inorganic insulating film is an interlayer insulating film interposed between a semiconductor substrate or a lower layer wiring conductor formed on the semiconductor substrate and an upper layer wiring conductor.
【００２４】かかる構成によれば、低容量絶縁膜を形成
することができるため、寄生容量の低減をはかり、半導
体装置の高速化を図ることが可能となる。According to this structure, since the low-capacity insulating film can be formed, the parasitic capacitance can be reduced, and the speed of the semiconductor device can be increased.
【００２５】本発明の第2では、シリカ誘導体と界面活
性剤を含む前駆体溶液を生成する工程と、前記前駆体溶
液を基板表面に接触させる接触工程と、前記前駆体溶液
の前記界面活性剤の少なくとも一部を分子サイズの支持
体を構成する化合物で置換する置換工程と、前記基板を
焼成し、前記界面活性剤を分解除去する工程とを含み絶
縁膜を形成するようにしたことを特徴とする。In the second aspect of the present invention, a step of forming a precursor solution containing a silica derivative and a surfactant, a contact step of bringing the precursor solution into contact with a substrate surface, and the surfactant of the precursor solution. And a step of substituting at least a part of the compound with a compound constituting a support having a molecular size, and a step of baking the substrate to decompose and remove the surfactant, thereby forming an insulating film. And
【００２６】また本発明では、シリカ誘導体と界面活性
剤を含む前駆体溶液を生成する工程と、前記前駆体溶液
を昇温し、架橋反応を開始する予備架橋工程と、前記予
備架橋工程で架橋反応の開始された前記前駆体溶液を基
板表面に接触させる接触工程と、前記前駆体溶液の前記
界面活性剤の少なくとも一部を分子サイズの支持体を構
成する化合物で置換する置換工程と、前記基板を焼成
し、前記界面活性剤を分解除去する工程とを含むことを
特徴とする。Further, in the present invention, a step of forming a precursor solution containing a silica derivative and a surfactant, a pre-crosslinking step of raising the temperature of the precursor solution to start a cross-linking reaction, and a cross-linking in the pre-crosslinking step. A contact step of bringing the precursor solution in which the reaction has started into contact with the surface of the substrate, and a substitution step of substituting at least a part of the surfactant of the precursor solution with a compound constituting a support of molecular size, Baking the substrate to decompose and remove the surfactant.
【００２７】かかる構成によれば、置換工程を含むのみ
で、極めて制御性よく機械的強度に優れ究極的に低い誘
電率をもつ絶縁膜を提供することが可能となる。また低
温下での形成が可能であるため、集積回路の層間絶縁膜
として用いる場合にも下地に影響を与えることなく信頼
性の高い絶縁膜を形成することが可能となる。According to such a structure, it is possible to provide an insulating film having excellent controllability, excellent mechanical strength, and an extremely low dielectric constant only by including a replacement step. Further, since it can be formed at a low temperature, an insulating film having high reliability can be formed without affecting the base even when used as an interlayer insulating film of an integrated circuit.
【００２８】また、前駆体液の濃度を調整することによ
り空孔度は適宜変更可能であり、極めて作業性よく所望
の誘電率の絶縁体薄膜を形成することが可能となる。Further, the porosity can be appropriately changed by adjusting the concentration of the precursor liquid, and it becomes possible to form an insulating thin film having a desired dielectric constant with extremely good workability.
【００２９】望ましくは、前記置換工程は、前記界面活
性剤の少なくとも一部を有機分子で置換する工程である
ことを特徴とする。Preferably, the substituting step is a step of substituting at least a part of the surfactant with an organic molecule.
【００３０】有機分子による置換は、空孔内に適合する
分子を選択するのが容易であり、容易に機械的強度の増
大を図ることが可能となる。In the substitution with organic molecules, it is easy to select a molecule that fits in the pores, and it is possible to easily increase the mechanical strength.
【００３１】また望ましくは、前記置換工程は、前記界
面活性剤の少なくとも一部を無機分子で置換する工程で
あることを特徴とする。Further preferably, the replacing step is a step of replacing at least a part of the surfactant with an inorganic molecule.
【００３２】かかる構成によれば、耐熱性が向上すると
いう効果がある。According to this structure, the heat resistance is improved.
【００３３】ちなみにこの置換工程では、界面活性剤が
陽イオンの場合は陽イオンの無機化合物でイオン交換さ
せる。一方界面活性剤が陰イオンの場合は陰イオンの無
機化合物でイオン交換させる。また、界面活性剤が中性
の場合は、中性の無機化合物で置換させる。イオン交換
においては、母体のシリカとの間に、交換までの界面活
性剤イオンと母体のシリカとの相互作用よりも大きな相
互作用を有する無機イオンを使用することにより効率的
にイオン交換を起こすことができるものである。Incidentally, in this substitution step, when the surfactant is a cation, ion exchange is carried out with a cation inorganic compound. On the other hand, when the surfactant is an anion, it is ion-exchanged with an inorganic inorganic compound. When the surfactant is neutral, it is replaced with a neutral inorganic compound. In ion exchange, efficient ion exchange is caused by using an inorganic ion having a larger interaction with the matrix silica than the interaction between the surfactant ion and the matrix silica until the exchange. Is something that can be done.
【００３４】また、界面活性剤と無機化合物を、イオン
交換によることなく置き換える際にも、母体のシリカと
の相互作用の大小により効率的に交換を起こすことが可
能となる。Further, even when the surfactant and the inorganic compound are replaced without ion exchange, the exchange can be efficiently caused due to the magnitude of the interaction with the matrix silica.
【００３５】さらにまた、イオン性の界面活性剤分子と
無機イオンとの反応を中性の無機化合物で置き換えるこ
とも可能であり、その場合には酸あるいは塩基を併用す
ることで電荷保存を達成しながら交換反応を起こすこと
により、効率よく置換することが可能となる。Furthermore, it is possible to replace the reaction between the ionic surfactant molecule and the inorganic ion with a neutral inorganic compound, and in this case, charge preservation is achieved by using an acid or a base together. However, by causing an exchange reaction, the substitution can be efficiently performed.
【００３６】望ましくは、前記置換工程は、前記界面活
性剤の少なくとも一部を無機分子で置換する工程である
ことを特徴とする。Preferably, the substituting step is a step of substituting at least a part of the surfactant with an inorganic molecule.
【００３７】また望ましくは、前記置換工程は、無機化
合物の超微粒子で前記界面活性剤を置換する工程である
ことを特徴とする。Further preferably, the replacing step is a step of replacing the surfactant with ultrafine particles of an inorganic compound.
【００３８】界面活性剤にセチルトリメチルアンモニウ
ムブロマイド（ＣＴＡＢ：Ｃ10Ｈ33Ｎ+（ＣＨ3）3Ｂ
ｒ-）を用いた場合、焼成前の層間隔は界面活性剤分子
２個分に相当し、２．５ｎｍ程度である。そこでこの層
間隔程度の大きさの無機化合物分子を濃度勾配による拡
散現象を利用して界面活性剤分子に近接せしめ、イオン
交換による交換を行うことができる。As the surfactant, cetyltrimethylammonium bromide (CTAB: C 10 H 33 N + (CH 3 ) 3 B was used.
When r − ) is used, the layer spacing before firing corresponds to two surfactant molecules and is about 2.5 nm. Therefore, it is possible to perform exchange by ion exchange by bringing inorganic compound molecules having a size of this layer interval close to the surfactant molecules by utilizing the diffusion phenomenon due to the concentration gradient.
【００３９】また、この層間隔程度の大きさの無機化合
物分子を濃度勾配による拡散現象を利用して界面活性剤
分子に近接せしめ、新規結合の形成による交換現象を利
用するようにしてもよい。Further, the inorganic compound molecules having a size of the layer interval may be brought close to the surfactant molecules by utilizing the diffusion phenomenon due to the concentration gradient, and the exchange phenomenon due to the formation of new bonds may be utilized.
【００４０】またこのような置換分子は１個で層間隔に
相当する程度でもよいが、４，５個など複数個の集合体
として１個の層間隔に相当するようにして用いてもよ
い。Although only one such substitution molecule may correspond to the layer spacing, it may be used as a plurality of aggregates such as 4, 5 so as to correspond to one layer spacing.
【００４１】さらにまた直径が層間隔よりも大きい場合
には、交換により層間隔が広がるように置換せしめられ
る。Further, when the diameter is larger than the layer interval, the replacement is performed so that the layer interval is widened.
【００４２】また直径が層間隔と同程度の場合には、交
換により層間隔はほとんど変らずに置換せしめられる。When the diameter is approximately the same as the layer spacing, the layer spacing can be replaced by replacement with almost no change.
【００４３】さらにまた直径が層間隔よりも小さい場合
には、交換により層間隔が縮小されるように置換せしめ
られる。Furthermore, when the diameter is smaller than the layer spacing, replacement is performed so as to reduce the layer spacing by replacement.
【００４４】望ましくは、前記無機化合物は水和マグネ
シア（ＭｇＯ）m（Ｈ2Ｏ）nであることを特徴とする。Preferably, the inorganic compound is hydrated magnesia (MgO) m (H 2 O) n .
【００４５】水溶液中でマグネシア（ＭｇＯ）m（Ｈ
2Ｏ）n分子は水和しているが、粒子表面がδ＋に帯電
し、そこにδ-のＨ2ＯもしくはＯＨの酸素原子が配位し
ている。また線形もしくは楕円形のＭｇＯ超微粒子ある
いは分子数個の凝集体であるクラスターで構成するよう
にしてもよい。望ましくは直径１０ｎｍ以下、さらに望
ましくは直径４ｎｍ以下とする。In an aqueous solution, magnesia (MgO) m (H
2 O) n molecules are hydrated, but the particle surface is charged to δ +, and oxygen atoms of δ − H 2 O or OH are coordinated there. Alternatively, the particles may be composed of linear or elliptical MgO ultrafine particles or clusters that are aggregates of several molecules. The diameter is preferably 10 nm or less, more preferably 4 nm or less.
【００４６】望ましくは、前記置換工程は、無機化合物
分子を拡散させて空孔内で成長させる工程を含む。Desirably, the replacing step includes a step of diffusing the inorganic compound molecules to grow in the pores.
【００４７】また望ましくは、前記置換工程は、水酸化
シリコン系分子の加水分解重縮合反応による直鎖のシラ
ノール分子を単独もしくは複数交換で置換する工程を含
むことを特徴とする。Further preferably, the substitution step includes a step of substituting a single or a plurality of linear silanol molecules by a hydrolysis polycondensation reaction of silicon hydroxide type molecules by single or plural exchange.
【００４８】望ましくは、前記接触工程は、基板を前駆
体溶液に浸せきする工程であることを特徴とする。Preferably, the contacting step is a step of immersing the substrate in the precursor solution.
【００４９】かかる構成によれば、生産性よく低誘電率
絶縁膜を形成することが可能となる。According to this structure, the low dielectric constant insulating film can be formed with high productivity.
【００５０】また望ましくは、前記接触工程は、基板を
前駆体溶液に浸せきし、所望の速度で引き上げる工程で
あることを特徴とする。Further preferably, the contact step is a step of immersing the substrate in the precursor solution and pulling it up at a desired speed.
【００５１】かかる構成によれば、生産性よく低誘電率
絶縁膜を形成することが可能となる。According to this structure, it is possible to form the low dielectric constant insulating film with high productivity.
【００５２】望ましくは、前記接触工程は、前駆体溶液
を基板上に塗布する工程であることを特徴とする。Preferably, the contacting step is a step of applying the precursor solution onto the substrate.
【００５３】かかる構成によれば、生産性よく低誘電率
絶縁膜を形成することが可能となる。According to this structure, it becomes possible to form the low dielectric constant insulating film with high productivity.
【００５４】望ましくは、前記接触工程は、前駆体溶液
に基板上に滴下し、前記基板を回転させる回転塗布工程
であることを特徴とする。Preferably, the contacting step is a spin coating step in which the precursor solution is dropped on the substrate and the substrate is rotated.
【００５５】かかる構成によれば、膜厚や空孔率を容易
に調整可能であり、生産性よく低誘電率絶縁膜を形成す
ることが可能となる。According to this structure, the film thickness and the porosity can be easily adjusted, and the low dielectric constant insulating film can be formed with high productivity.
【００５６】[0056]
【発明の実施の形態】本発明に係る半導体装置およびそ
の製造方法の一実施形態を図面を参照しつつ詳細に説明
する。
実施形態１
本発明の第１の実施形態として、この低誘電率薄膜を層
間絶縁膜として用いた多層配線構造の半導体装置につい
て説明する。BEST MODE FOR CARRYING OUT THE INVENTION A semiconductor device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the drawings. Embodiment 1 As a first embodiment of the present invention, a semiconductor device having a multilayer wiring structure using this low dielectric constant thin film as an interlayer insulating film will be described.
【００５７】この半導体装置は、図１（ａ）および
（ｂ）に示すように、層間絶縁膜を、空孔内に支柱を含
む周期的ポーラス構造を具備してなる低誘電率絶縁膜で
構成したことを特徴とする。In this semiconductor device, as shown in FIGS. 1 (a) and 1 (b), the interlayer insulating film is composed of a low dielectric constant insulating film having a periodic porous structure including pillars in the holes. It is characterized by having done.
【００５８】ここでは、この層間絶縁膜を空孔内に支柱
としての支持体を含む２層構造の低誘電率絶縁膜で構成
し、図２に示すように、第１の配線層１２にコンタクト
するコンタクトホールＨを有する第１の層間絶縁膜１３
ａを層状の空孔が基板表面に平行となるように周期的に
配列された第２のポーラス構造ドメインで構成するとと
もに、前記第１の層間絶縁膜１３ａ上に形成される上層
側の第２の配線層１４の配線間領域に充填される第２の
層間絶縁膜１３ｂを、筒状の空孔が基板表面に平行とな
るように周期的に配列された第１のポーラス構造ドメイ
ンで構成したことを特徴とするものである。Here, this interlayer insulating film is formed of a low-dielectric-constant insulating film having a two-layer structure including a support as a pillar in a hole, and contacts the first wiring layer 12 as shown in FIG. First interlayer insulating film 13 having a contact hole H
a is composed of a second porous structure domain in which layered holes are periodically arranged so as to be parallel to the surface of the substrate, and a second upper layer side formed on the first interlayer insulating film 13a. The second interlayer insulating film 13b filled in the inter-wiring region of the wiring layer 14 is composed of the first porous structure domain periodically arranged so that the cylindrical holes are parallel to the substrate surface. It is characterized by that.
【００５９】すなわち、シリコン基板１Ｓ表面に形成さ
れた素子分離絶縁膜（図示せず）で囲まれた素子領域表
面に形成された第１の配線層１２と第２の配線層１４と
の間に、形成される層間絶縁膜の下層側を、層状の空孔
が基板表面に平行となるように周期的に配列された第１
の層間絶縁膜１３ａとし、上層側の第２の配線層の配線
パターン間領域に線間絶縁膜として形成される第２の層
間絶縁膜１３ｂを、前記第2の層間絶縁膜は筒状の空孔
が周期的に配列された第1のポーラス構造ドメインで構
成している。That is, between the first wiring layer 12 and the second wiring layer 14 formed on the surface of the element region surrounded by the element isolation insulating film (not shown) formed on the surface of the silicon substrate 1S. A first layer in which a layered hole is periodically arranged on the lower layer side of the formed interlayer insulating film so as to be parallel to the substrate surface.
As the inter-layer insulating film 13a formed in the inter-wiring pattern region of the upper second wiring layer as the inter-layer insulating film 13a, and the second inter-layer insulating film is a cylindrical void. It consists of a first porous structural domain with pores arranged periodically.
【００６０】他の部分については図示および説明を省略
するが通常の構造である。Although the other parts are not shown and described, they have a normal structure.
【００６１】図３（ａ）乃至（ｄ）にこの層間絶縁膜の
製造工程について説明する。A manufacturing process of the interlayer insulating film will be described with reference to FIGS.
【００６２】まず、図３（ａ）に示すように、通常の方
法で、シリコン基板１１表面に所望の半導体領域を形成
し、第１の配線層を形成する。First, as shown in FIG. 3A, a desired semiconductor region is formed on the surface of the silicon substrate 11 by a usual method to form a first wiring layer.
【００６３】続いて、本発明の方法で、基板表面に平行
となるように層状の空孔が基板表面に平行となるように
周期的に配列された第２の周期的ポーラス構造ドメイン
からなるポーラスシリカ薄膜を形成する（図３
（ｂ））。Then, according to the method of the present invention, a porous layer composed of second periodic porous structure domains periodically arranged so that the layered holes are parallel to the substrate surface and parallel to the substrate surface. Form a silica thin film (Fig. 3)
(B)).
【００６４】すなわち、図３（ａ）に示すように、まず
界面活性剤として陽イオン型のセチルトリメチルアンモ
ニウムブロマイド（ＣＴＡＢ：Ｃ10Ｈ33Ｎ+（ＣＨ3）3
Ｂｒ-）と、シリカ誘導体としてテトラメトキシシラン
（ＴＭＯＳ：Tetramethoxy Silane）と、酸触媒として
の塩酸（HCl）とを、H2O/アルコール混合溶媒に溶解
し、混合容器内で、前駆体（プレカーサー）溶液を調整
する。この前駆体溶液の仕込みのモル比は、溶媒を１０
０として、界面活性剤０．５、シリカ誘導体５、酸触媒
２として混合し、この混合溶液内に前記第１の配線層１
２の形成された基板を浸せきし図４（ｂ）に示すよう
に、混合容器を密閉したのち、３０から１５０℃で１時
間乃至１２０時間保持することによりシリカ誘導体を加
水分解重縮合反応で重合させて（予備架橋工程）、界面
活性剤の周期的な自己凝集体を鋳型とする、メゾポーラ
スシリカ薄膜を形成する。That is, as shown in FIG. 3A, first, as a surfactant, a cationic cetyltrimethylammonium bromide (CTAB: C 10 H 33 N + (CH 3 ) 3 is used.
Br − ), tetramethoxysilane (TMOS: Tetramethoxy Silane) as a silica derivative, and hydrochloric acid (HCl) as an acid catalyst are dissolved in a H 2 O / alcohol mixed solvent, and a precursor (precursor) is mixed in a mixing container. ) Prepare the solution. The molar ratio of the precursor solution charged was 10% solvent.
0, a surfactant 0.5, a silica derivative 5, and an acid catalyst 2 are mixed, and the first wiring layer 1 is mixed in the mixed solution.
As shown in FIG. 4 (b), the substrate on which No. 2 was formed was soaked and the mixing vessel was sealed, and then the silica derivative was polymerized by a hydrolysis polycondensation reaction by holding it at 30 to 150 ° C. for 1 to 120 hours. Then, (pre-crosslinking step), a mesoporous silica thin film is formed using a periodic self-aggregate of a surfactant as a template.
【００６５】この自己凝集体は図５（ａ）に示すように
C16H33N+（CH3）Ｂｒ-を１分子とする複数の分子が凝集
してなる球状のミセル構造体（図５（ｂ））を形成し、
高濃度化により界面活性剤が配向してなる層状構造の薄
膜（図７（ａ））が形成されてなるものである。This self-aggregate is as shown in FIG.
C 16 H 33 N + (CH 3 ) Br − forms a spherical micelle structure (FIG. 5 (b)) formed by aggregating a plurality of molecules, each of which is a molecule,
The thin film (FIG. 7A) having a layered structure in which the surfactant is oriented by increasing the concentration is formed.
【００６６】この後、０〜９０℃の酸化マグネシウム水
溶液に数秒から５時間浸せきすることにより、マグネシ
ア超微粒子で界面活性剤の一部を置換し、図７（ｂ）に
示すようにマグネシア超微粒子の支柱Ｓを形成する。こ
こで温度は２０〜３０℃が望ましく、浸せき時間は交換
する粒子径が大きいと拡散が遅く、粒子径が小さいと拡
散が早いため、粒子径によって調整する必要がある。拡
散においては温度依存性は小さいが、反応に際しては温
度依存性は大きい。After that, a part of the surfactant was replaced with magnesia ultrafine particles by immersing in a magnesium oxide aqueous solution at 0 to 90 ° C. for several seconds to 5 hours, and as shown in FIG. To form the column S. Here, the temperature is preferably 20 to 30 ° C., and the immersion time needs to be adjusted depending on the particle size because the larger the exchanged particle size, the slower the diffusion and the smaller the particle size, the faster the diffusion. The temperature dependence in diffusion is small, but the temperature dependence in reaction is large.
【００６７】そして基板を引き上げ、水洗、乾燥を行っ
た後、４００℃の窒素雰囲気中で３時間加熱・焼成し、
鋳型の界面活性剤を完全に熱分解除去して図７（ｃ）に
示すように、支柱Ｓを有する純粋なポーラスシリカ薄膜
を形成する。なお支柱の形状としては偏平な超微粒子や
直鎖のクラスタなど適宜変更可能である。Then, the substrate was pulled up, washed with water and dried, and then heated and baked in a nitrogen atmosphere at 400 ° C. for 3 hours,
The surface-active agent of the template is completely removed by thermal decomposition to form a pure porous silica thin film having pillars S, as shown in FIG. The shape of the pillar can be appropriately changed such as flat ultrafine particles and linear clusters.
【００６８】このようにして、図３（ｂ）に示すように
第１の層間絶縁膜１３ａが形成される。In this way, the first interlayer insulating film 13a is formed as shown in FIG. 3 (b).
【００６９】そして図３（ｃ）に示すようにこの第１の
層間絶縁膜１３ａにスルーホールＨを形成し、通常の方
法により、第２の配線層１４を形成する。Then, as shown in FIG. 3C, a through hole H is formed in the first interlayer insulating film 13a, and a second wiring layer 14 is formed by a usual method.
【００７０】この後、第２の層間絶縁膜１３ｂを形成す
る。形成に際しては、前記第１の層間絶縁膜１３ａの形
成工程と同様に形成するが、前駆体溶液の組成のみを、
変えたものを用いる。ここでは、前駆体溶液の仕込みの
モル比は、溶媒を１００として、界面活性剤０．０５、
シリカ誘導体０．１、酸触媒２として混合する。他の工
程はまったく同様にして形成する。After that, the second interlayer insulating film 13b is formed. Upon formation, the first interlayer insulating film 13a is formed in the same manner as described above, but only the composition of the precursor solution is added.
Use a changed one. Here, the molar ratio of the precursor solution charged is such that the solvent is 100, the surfactant is 0.05,
The silica derivative 0.1 and the acid catalyst 2 are mixed. Other steps are formed in exactly the same way.
【００７１】このようにして、図３（ｄ）に示すように
筒状の空孔が周期的に配列された第1のポーラス構造ド
メインからなる第２の層間絶縁膜１３ｂを得る。Thus, as shown in FIG. 3D, the second interlayer insulating film 13b composed of the first porous structure domain in which the cylindrical holes are periodically arranged is obtained.
【００７２】この自己凝集体は図５（ａ）に示すように
C16H33N+（CH3）Ｂｒ-を１分子とする複数の分子が凝集
してなる球状のミセル構造体（図５（ｂ））を形成し、
高濃度化により界面活性剤が配向してなる多孔体（図５
（ｃ））が形成され、置換により界面活性剤の分子の一
部を（ＳｉおよびＧｅを含む）金属酸化物前駆体で置換
し、支柱Ｓを形成し、焼成することにより、図５（ｅ）
に示すように支柱Ｓを有する空孔の配列された層間絶縁
膜が形成されてなるものである。なお支柱（柱状体から
なる支持体）については必ずしも配向していなくてもよ
い。This self-aggregate is as shown in FIG.
C 16 H 33 N + (CH 3 ) Br − forms a spherical micelle structure (FIG. 5 (b)) formed by aggregating a plurality of molecules, each of which is a molecule,
A porous material in which the surfactant is oriented by increasing the concentration (Fig. 5
(C)) is formed, and part of the molecule of the surfactant is replaced by the metal oxide precursor (containing Si and Ge) by the substitution, the pillar S is formed, and firing is performed. )
As shown in (3), the interlayer insulating film having the pillars S in which holes are arranged is formed. The columns (supports made of columnar bodies) do not necessarily have to be oriented.
【００７３】なお、さらに図５（ｄ）および図５（ｆ）
に示すように、１個の空孔内に２本の支柱を形成し、焼
成することにより形成した構造もより機械的強度が高く
有効である。Furthermore, FIG. 5 (d) and FIG. 5 (f)
As shown in, the structure formed by forming two columns in one hole and firing is also effective because of higher mechanical strength.
【００７４】図６はこの状態での断面状態を示す構造説
明図である。この図からあきらかなように空孔が層状に
形成され、空孔内に支柱を有するポーラスな薄膜からな
る第１の層間絶縁膜１３ａと筒状の空孔が周期的に配列
され、空孔内に支柱を有する第２の層間絶縁膜１３ｂと
から構成されていることがわかる。FIG. 6 is a structural explanatory view showing a sectional state in this state. From this figure, it is apparent that the holes are formed in layers, and the first interlayer insulating film 13a made of a porous thin film having pillars in the holes and the cylindrical holes are periodically arranged. It can be seen that it is composed of the second interlayer insulating film 13b having columns.
【００７５】このようにして形成された多層配線構造を
備えた半導体装置は、層間絶縁膜が、第１の層間絶縁膜
と第２の層間絶縁膜との２層構造となっており、第１の
層間絶縁膜では、コンタクトホールＨを囲む領域では層
状の空孔が周期的に配列された第２のポーラス構造ドメ
インを構成しているため、層間の容量を低減することが
できる。また、線間絶縁膜を構成する上層配線領域では
横方向に筒状の空孔が配列されているため、横方向の容
量がより低減される。そしてこの第２の層間絶縁膜は、
筒状の空孔の配列方向が第２の配線層１４の配線パター
ンの配線方向と平行となるように配向しているため、配
線間の短絡の問題もなく、信頼性の高い半導体装置を提
供することが可能となる。
実施形態２
本発明の第２の実施形態として、低誘電率薄膜を層間絶
縁膜として用いたＦＲＡＭについて説明する。In the semiconductor device having the multilayer wiring structure thus formed, the interlayer insulating film has a two-layer structure of the first interlayer insulating film and the second interlayer insulating film. In the inter-layer insulating film, the second porous structure domain in which layer-like holes are periodically arranged is formed in the region surrounding the contact hole H, so that the inter-layer capacitance can be reduced. Further, in the upper layer wiring region forming the inter-line insulating film, the cylindrical holes are arranged in the lateral direction, so that the lateral capacity is further reduced. And this second interlayer insulating film is
Since the arrangement direction of the cylindrical holes is oriented so as to be parallel to the wiring direction of the wiring pattern of the second wiring layer 14, there is no short circuit between wirings, and a highly reliable semiconductor device is provided. It becomes possible to do. Embodiment 2 As a second embodiment of the present invention, an FRAM using a low dielectric constant thin film as an interlayer insulating film will be described.
【００７６】このＦＲＡＭは、図８（ａ）に示すよう
に、シリコン基板１表面に形成された素子分離絶縁膜２
で囲まれた素子領域に形成されたスイッチングトランジ
スタと、強誘電体キャパシタとからなるもので、本発明
ではスイッチングトランジスタと強誘電体キャパシタの
下部電極９との間に層間絶縁膜として本発明の低誘電率
薄膜７を用いたことを特徴とするもので、この低誘電率
薄膜は、図８（ｂ）に要部拡大斜視図を示すように、支
柱Ｓを有する筒状の空孔が周期的に配列された第１のポ
ーラス構造ドメイン７ｃと、前記第１のポーラス構造ド
メイン７ｃとは異なる方向に支柱Ｓを有する筒状の空孔
が周期的に配列された第２のポーラス構造ドメイン７ｓ
とが基板表面に繰り返し積層されていることを特徴とす
る。As shown in FIG. 8A, this FRAM has an element isolation insulating film 2 formed on the surface of a silicon substrate 1.
It is composed of a switching transistor formed in an element region surrounded by and a ferroelectric capacitor. In the present invention, a low-voltage insulating film of the present invention is used as an interlayer insulating film between the switching transistor and the lower electrode 9 of the ferroelectric capacitor. This low dielectric constant thin film is characterized by using the dielectric constant thin film 7. As shown in the enlarged perspective view of the essential part of FIG. And the second porous structure domain 7s in which cylindrical holes having pillars S in different directions from the first porous structure domain 7c arranged in
And are repeatedly laminated on the surface of the substrate.
【００７７】かかる構成によれば、機械的強度の大幅な
向上をはかることができるとともに、空孔が、上層配線
および下層配線に対して開口部を持たない閉じた構造を
とることができ、耐湿性に優れ極めて信頼性の高い有効
な低誘電率薄膜としての役割を奏効する。According to this structure, the mechanical strength can be greatly improved, and the holes can have a closed structure with no openings for the upper layer wiring and the lower layer wiring. It plays an important role as an effective low dielectric constant thin film with excellent properties and extremely high reliability.
【００７８】他は通常の方法で形成される。このスイッ
チングトランジスタはシリコン基板１表面にゲート絶縁
膜３を介して形成されたゲート電極と、このゲート電極
を挟むように形成されたソース領域５およびドレイン領
域６と、このドレイン領域６にコンタクト８を介して下
部電極９が接続されており、一方ソースドレイン領域は
ビット線ＢＬに接続されている。Others are formed by a usual method. This switching transistor has a gate electrode formed on the surface of a silicon substrate 1 via a gate insulating film 3, a source region 5 and a drain region 6 formed so as to sandwich the gate electrode, and a contact 8 to the drain region 6. The lower electrode 9 is connected to the source electrode via the source / drain region to the bit line BL.
【００７９】一方強誘電体キャパシタは下部電極９と上
部電極１１との間にＰＺＴからなる強誘電体薄膜１０を
挟んでなるものである。On the other hand, the ferroelectric capacitor has a ferroelectric thin film 10 made of PZT sandwiched between a lower electrode 9 and an upper electrode 11.
【００８０】図９（ａ）乃至（ｄ）にこのＦＲＡＭの製
造工程について説明する。The manufacturing process of this FRAM will be described with reference to FIGS.
【００８１】まず、通常の方法で、シリコン基板１表面
にゲート絶縁膜３を介して形成されたゲート電極４を形
成するとともに、このゲート電極をマスクとして不純物
拡散を行いソース領域５およびドレイン領域６を形成す
る（図９（ａ））。First, the gate electrode 4 formed on the surface of the silicon substrate 1 via the gate insulating film 3 is formed by a normal method, and impurity diffusion is performed using the gate electrode as a mask to form the source region 5 and the drain region 6. Are formed (FIG. 9A).
【００８２】続いて、本発明の方法で、基板表面に平行
となるように一方向に配向せしめられた円柱状の空孔を
含む周期的ポーラス構造ドメインを複数含むようにポー
ラスシリカ薄膜を形成する（図９（ｂ））。Subsequently, according to the method of the present invention, a porous silica thin film is formed so as to include a plurality of periodic porous structure domains including cylindrical holes oriented in one direction so as to be parallel to the substrate surface. (FIG.9 (b)).
【００８３】すなわち、図９（ａ）に示したように、ま
ず界面活性剤として陽イオン型のセチルトリメチルアン
モニウムブロマイド（ＣＴＡＢ：Ｃ10Ｈ33Ｎ+（ＣＨ3）
3Ｂｒ-）と、シリカ誘導体としてテトラメトキシシラン
（ＴＭＯＳ：TetramethoxySilane）と、酸触媒としての
塩酸（HCl）とを、H2O/アルコール混合溶媒に溶解し、
混合容器内で、前駆体（プレカーサー）溶液を調整す
る。この前駆体溶液の仕込みのモル比としては、溶媒を
１００として、界面活性剤０．０５、シリカ誘導体０．
１、酸触媒２として混合してなる第１の前駆体溶液と、
溶媒を１００として、界面活性剤０．５、シリカ誘導体
５、酸触媒２で混合してなる第２の前駆体溶液とを用意
する。そして、図１０に示すように、このようにして形
成された第１および第２の前駆体溶液を夫々のノズルか
ら、スピナー上に載置された基板１表面に滴下し、５０
０乃至５０００ｒｐｍで回転し、メゾポーラスシリカ薄
膜を得る。そして３０から１５０℃で１時間乃至１２０
時間保持することによりシリカ誘導体を加水分解重縮合
反応で重合させて（予備架橋工程）、界面活性剤の周期
的な自己凝集体を鋳型とする、メゾポーラスシリカ薄膜
を形成する。なお予備架橋工程は望ましくは６０から１
２０℃更に望ましくは７０℃から９０℃、時間も１２〜
７２時間程度がより望ましい。That is, as shown in FIG. 9A, first, as a surfactant, a cationic cetyltrimethylammonium bromide (CTAB: C 10 H 33 N + (CH 3 )) was used.
3 Br − ), tetramethoxysilane (TMOS: TetramethoxySilane) as a silica derivative, and hydrochloric acid (HCl) as an acid catalyst are dissolved in a H 2 O / alcohol mixed solvent,
Prepare a precursor solution in a mixing vessel. Regarding the molar ratio of the precursor solution charged, when the solvent was 100, the surfactant was 0.05 and the silica derivative was 0.
1, a first precursor solution mixed as the acid catalyst 2,
A second precursor solution prepared by mixing the solvent with 100, the surfactant 0.5, the silica derivative 5, and the acid catalyst 2 is prepared. Then, as shown in FIG. 10, the first and second precursor solutions thus formed are dropped from the respective nozzles onto the surface of the substrate 1 placed on the spinner, and 50
Rotate at 0 to 5000 rpm to obtain a mesoporous silica thin film. And 30 to 150 ° C for 1 hour to 120
The silica derivative is polymerized by a hydrolytic polycondensation reaction by holding for a time (pre-crosslinking step) to form a mesoporous silica thin film using a periodic self-aggregate of a surfactant as a template. The pre-crosslinking step is preferably 60 to 1
20 ° C., more preferably 70 ° C. to 90 ° C., the time is 12 to
72 hours is more desirable.
【００８４】この後、アルミナシリカ水溶液と０〜９０
℃、望ましくは２０〜３０℃で数秒から５時間接触させ
ることにより、この界面活性剤の一部をアルミナイオ
ン、アルミナ分子、アルミナ分子の重合体もしくはアル
ミナ超微粒子で置換し、支柱を形成する。After this, an aqueous solution of alumina-silica and 0-90
By contacting at a temperature of preferably 20 to 30 ° C. for several seconds to 5 hours, a part of this surfactant is replaced with alumina ions, alumina molecules, a polymer of alumina molecules or alumina ultrafine particles to form struts.
【００８５】そして最後に、前記第１の実施形態と同様
に、焼成することにより、界面活性剤を完全に熱分解、
除去して純粋なポーラスシリカ薄膜を形成する。Finally, as in the case of the first embodiment, the surface-active agent is completely pyrolyzed by firing.
Remove to form a pure porous silica film.
【００８６】このようにして、図８（ａ）および（ｂ）
に示すように本発明実施形態の低誘電率薄膜７が形成さ
れるが、実際にはビット線ＢＬを形成するため、この低
誘電率薄膜は2回に分けて形成しなければならない。こ
のビット線ＢＬの形成前と形成後に異なる組成比の前駆
体溶液を用いて空孔配列の異なる２層構造の層間絶縁膜
を形成するようにしてもよい。In this way, FIG. 8A and FIG.
Although the low dielectric constant thin film 7 of the embodiment of the present invention is formed as shown in, the bit line BL is actually formed. Therefore, the low dielectric constant thin film must be formed in two steps. A two-layered interlayer insulating film having different pore arrangements may be formed by using precursor solutions having different composition ratios before and after the formation of the bit line BL.
【００８７】また、前記実施形態では前駆体溶液を基板
表面に塗布した後に予備架橋を行うようにしたが、予備
架橋を行った後に基板表面に塗布するようにしてもよ
い。かかる構成によれば、前駆体溶液同士が混ざりにく
く、相互の状態を維持することができるため、より容易
に複数の周期ポーラス構造をもつ層間絶縁膜を容易に形
成することが可能となる。また呼び架橋を行うことによ
り、生産性の向上を図ることが可能となる。In the above embodiment, the precursor solution is applied to the surface of the substrate and then pre-crosslinked. However, the precursor solution may be applied to the surface of the substrate. With such a configuration, the precursor solutions are less likely to mix with each other and can maintain their mutual states, so that it is possible to more easily form the interlayer insulating film having a plurality of periodic porous structures. Further, productivity can be improved by performing the cross-linking.
【００８８】この後、通常の方法で、この低誘電率薄膜
７にコンタクトホール８を形成する。そして、このコン
タクトホール内に高濃度にドープされた多結晶シリコン
膜を埋め込みプラグを形成した後、イリジウムをターゲ
ットとし、アルゴンと酸素との混合ガスを用いて、酸化
イリジウム層を形成する。そして更にこの上層にプラチ
ナをターゲットとして用いてプラチナ層を形成する。こ
のようにして図９（ｃ）に示すように、膜厚５０ｎｍ程
度の酸化イリジウム層、および膜厚２００ｎｍ程度のプ
ラチナ層を形成し、これをフォトリソグラフィによりパ
ターニングし、下部電極９を形成する。After that, a contact hole 8 is formed in the low dielectric constant thin film 7 by a usual method. Then, a highly doped polycrystalline silicon film is buried in the contact hole to form a plug, and then an iridium oxide layer is formed using iridium as a target and a mixed gas of argon and oxygen. Then, a platinum layer is formed on the upper layer by using platinum as a target. Thus, as shown in FIG. 9C, an iridium oxide layer with a film thickness of about 50 nm and a platinum layer with a film thickness of about 200 nm are formed and patterned by photolithography to form the lower electrode 9.
【００８９】次に、この下部電極９の上に、ゾルゲル法
によって、強誘電体膜１０としてＰＺＴ膜を形成する。
出発原料として、Pb(CH3COO)2・3H2O,Zr(t-OC4H9)4,Ti(i
-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコ
ートした後、１５０℃で乾燥させ、ドライエアー雰囲気
において４００℃で３０分の仮焼成を行った。これを５
回繰り返した後、Ｏ2の雰囲気中で、７００℃以上の熱
処理を施した。このようにして、２５０nmの強誘電体膜
１０を形成した。なお、ここでは、PbZrxTi1-xO3におい
て、ｘを０．５２として（以下ＰＺＴ（５２／４８）と
表す）、ＰＺＴ膜を形成している（図９（ｄ））。Next, a PZT film is formed as the ferroelectric film 10 on the lower electrode 9 by the sol-gel method.
As starting materials, Pb (CH 3 COO) 2 · 3H 2 O, Zr (t-OC 4 H 9) 4, Ti (i
Using a mixed solution of -OC 3 H 7) 4. This mixed solution was spin-coated, dried at 150 ° C., and pre-baked at 400 ° C. for 30 minutes in a dry air atmosphere. This 5
After repeating the process twice, heat treatment was performed at 700 ° C. or higher in an O 2 atmosphere. Thus, the ferroelectric film 10 having a thickness of 250 nm was formed. Here, in PbZr x Ti 1-x O 3 , x was set to 0.52 (hereinafter referred to as PZT (52/48)) to form a PZT film (FIG. 9D).
【００９０】さらに、強誘電体膜１０の上に、スパッタ
リングにより酸化イリジウムとイリジウムとの積層膜１
１を形成する。この酸化イリジウム層とイリジウム層と
の積層膜を、上部電極１１とする。ここでは、イリジウ
ム層と酸化イリジウム層とをあわせて２００nmの厚さと
なるように形成した。このようにして、強誘電体キャパ
シタを得ることができ、図７に示したＦＲＡＭが形成さ
れる。Further, a laminated film 1 of iridium oxide and iridium is formed on the ferroelectric film 10 by sputtering.
1 is formed. The laminated film of the iridium oxide layer and the iridium layer is used as the upper electrode 11. Here, the iridium layer and the iridium oxide layer were formed so as to have a total thickness of 200 nm. In this way, a ferroelectric capacitor can be obtained, and the FRAM shown in FIG. 7 is formed.
【００９１】かかる構成によれば、層間絶縁膜がメゾポ
ーラスシリカ薄膜からなる低誘電率薄膜で構成されてい
るため、層間絶縁膜に起因する容量が低減され、スイッ
チング特性が良好で、高速動作の可能なＦＲＡＭを形成
することが可能となる。According to this structure, since the interlayer insulating film is formed of the low dielectric constant thin film made of the mesoporous silica thin film, the capacitance due to the interlayer insulating film is reduced, the switching characteristics are good, and the high speed operation is possible. It becomes possible to form a possible FRAM.
【００９２】また、周期的なポーラス構造をもつため、
機械的強度を高めることができ、信頼性の高い絶縁膜を
得ることが可能となる。また、互いに異なる方向に筒状
の空孔が周期的に配列された第１および第２のポーラス
構造ドメインが繰り返し配列されているため、空孔が、
上層配線および下層配線に対して開口部を持たない閉じ
た構造をとることができ、耐湿性に優れ信頼性の高い有
効な低誘電率薄膜としての役割を奏効する。従ってリー
ク電流もなく、長寿命の層間絶縁膜となる。Since it has a periodic porous structure,
The mechanical strength can be increased, and a highly reliable insulating film can be obtained. In addition, since the first and second porous structure domains in which cylindrical holes are periodically arranged in different directions are repeatedly arranged, the holes are
A closed structure having no opening can be formed for the upper layer wiring and the lower layer wiring, and the role as an effective low dielectric constant thin film having excellent moisture resistance and high reliability is achieved. Therefore, there is no leak current and the interlayer insulating film has a long life.
【００９３】なお、第１および第2の前駆体溶液の組成
については、前記実施形態の組成に限定されることな
く、溶媒を１００として、界面活性剤０．０１から０．
１、シリカ誘導体０．０１から０．５、酸触媒０から５
とするのが望ましい。かかる構成の前駆体溶液を用いる
ことにより、筒状の空孔を有する低誘電率絶縁膜を形成
することが可能となる。The composition of the first and second precursor solutions is not limited to the composition of the above-mentioned embodiment, but the solvent is set to 100 and the surfactants 0.01 to 0.
1, silica derivative 0.01 to 0.5, acid catalyst 0 to 5
Is desirable. By using the precursor solution having such a structure, it becomes possible to form a low dielectric constant insulating film having a cylindrical hole.
【００９４】また、前記実施形態では、界面活性剤とし
て陽イオン型のセチルトリメチルアンモニウムブロマイ
ド（ＣＴＡＢ：Ｃ10Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-）を用いた
が、これに限定されることなく、他の界面活性剤を用い
てもよいことは言うまでもない。Further, in the above embodiment, the cationic cetyltrimethylammonium bromide (CTAB: C 10 H 33 N + (CH 3 ) 3 Br − ) was used as the surfactant, but the surfactant is not limited to this. Needless to say, other surfactants may be used.
【００９５】ただし、触媒としてＮａイオンなどのアル
カリイオンを用いると半導体材料としては、劣化の原因
となるため、陽イオン型の界面活性剤を用い、触媒とし
ては酸触媒を用いるのが望ましい。酸触媒としては、Ｈ
Ｃｌの他、硝酸（ＨＮＯ3）、硫酸（Ｈ2ＳＯ4）、燐酸
（Ｈ3ＰＯ4）、Ｈ4ＳＯ4等を用いてもよい。However, when alkali ions such as Na ions are used as the catalyst, it causes deterioration of the semiconductor material. Therefore, it is preferable to use a cation type surfactant and use an acid catalyst as the catalyst. As an acid catalyst, H
In addition to Cl, nitric acid (HNO 3 ), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), H 4 SO 4 and the like may be used.
【００９６】またシリカ誘導体としては、ＴＭＯＳに限
定されることなく、テトラエトキシシラン（ＴＥＯＳ：
Tetraethoxy Silane）などのシリコンアルコキシド材料
を用いるのが望ましい。The silica derivative is not limited to TMOS, but may be tetraethoxysilane (TEOS:
It is desirable to use a silicon alkoxide material such as Tetraethoxy Silane).
【００９７】また溶媒としては水H2O/アルコール混合溶
媒を用いたが、水のみでもよい。Although a water H 2 O / alcohol mixed solvent was used as the solvent, water alone may be used.
【００９８】さらにまた、焼成雰囲気としては窒素雰囲
気を用いたが、酸素雰囲気で行うのが望ましく、また大
気中、減圧中、窒素雰囲気中でもよい。望ましくは窒素
と水素の混合ガスからなるフォーミングガスを用いた焼
成を追加することにより、耐湿性が向上し、リーク電流
の低減を図ることが可能となる。Furthermore, although a nitrogen atmosphere was used as the firing atmosphere, it is desirable to carry out the firing in an oxygen atmosphere, and it may be performed in the air, under reduced pressure, or in a nitrogen atmosphere. Desirably, by adding firing using a forming gas composed of a mixed gas of nitrogen and hydrogen, the moisture resistance is improved and the leak current can be reduced.
【００９９】また、界面活性剤、シリカ誘導体、酸触
媒、溶媒の混合比については適宜変更可能である。The mixing ratio of the surfactant, silica derivative, acid catalyst and solvent can be changed as appropriate.
【０１００】さらに、予備架橋工程は、３０から１５０
℃で１時間乃至１２０時間保持するようにしたが、望ま
しくは、６０から１２０℃、更に望ましくは９０℃とす
る。Further, the pre-crosslinking step is carried out at 30 to 150
The temperature is kept at 1 ° C. for 1 to 120 hours, preferably 60 to 120 ° C., more preferably 90 ° C.
【０１０１】また、焼成工程は、４００℃１時間とした
が、３００℃から５００℃で１乃至５時間程度としても
よい。望ましくは３５０℃から４５０℃とする。Further, the firing process was conducted at 400 ° C. for 1 hour, but it may be conducted at 300 ° C. to 500 ° C. for about 1 to 5 hours. Desirably, the temperature is set to 350 ° C to 450 ° C.
【０１０２】また支柱の形成に際してはアルミナに代え
てシラノール分子を用いるようにしてもよい。この場合
はシリカ水溶液を加熱して予備架橋を行った後、シラノ
ール分子を含む溶液を接触させ、シラノール分子と置換
するようにしてもよい。
実施形態３
なお、前記第１の実施形態では、メゾポーラスシリカ薄
膜の形成は、前駆体溶液に浸せきすることによって行っ
たが、浸せきに限定されることなく、図１１に示すよう
に、ディップコート法を用いてもよい。When forming the pillars, silanol molecules may be used instead of alumina. In this case, the silica aqueous solution may be heated to perform pre-crosslinking, and then a solution containing silanol molecules may be contacted to replace the silanol molecules. Embodiment 3 In the first embodiment, the mesoporous silica thin film was formed by immersion in a precursor solution. However, it is not limited to immersion, and as shown in FIG. The method may be used.
【０１０３】すなわち、調整された前駆体溶液の液面に
対して基板を垂直に１ｍｍ／ｓ乃至１０ｍ／ｓの速度で
下降させて溶液中に沈め、０秒間乃至１時間静置する。That is, the substrate is vertically lowered at a speed of 1 mm / s to 10 m / s with respect to the prepared liquid surface of the precursor solution to be submerged in the solution, and left standing for 0 seconds to 1 hour.
【０１０４】そして所望の時間経過後再び、基板を垂直
に１ｍｍ／ｓ乃至１０ｍ／ｓの速度で上昇させて溶液か
ら取り出す。After a lapse of a desired time, the substrate is again lifted vertically at a speed of 1 mm / s to 10 m / s and taken out from the solution.
【０１０５】そして最後に、前記第１の実施形態と同様
に、焼成することにより、界面活性剤を完全に熱分解、
除去して純粋なポーラスシリカ薄膜を形成する。Finally, as in the first embodiment, the surface-active agent is completely pyrolyzed by firing.
Remove to form a pure porous silica film.
【０１０６】また、これらの低誘電率絶縁膜の変形例と
して、図１２に示すように基板表面に平行に形成された
層状の空孔に支柱Ｓを有するポーラス構造ドメインと、
基板表面に垂直に形成された層状の空孔に支柱Ｓを有す
るポーラス構造ドメインとが規則的に配列せしめられた
構造も有効である。As a modification of these low dielectric constant insulating films, as shown in FIG. 12, a porous structure domain having pillars S in layered holes formed parallel to the substrate surface,
A structure in which a porous structure domain having pillars S is regularly arranged in layered holes formed perpendicularly to the substrate surface is also effective.
【０１０７】さらにまた、これらの低誘電率絶縁膜の変
形例として、図１３に示すように基板表面に平行に形成
された層状の空孔に支柱Ｓを有するポーラス構造ドメイ
ンと、周期的に配列された筒状の空孔に１本または２本
の支柱を有するポーラス構造ドメインとの積層構造から
なる構造も有効である。Furthermore, as a modification of these low dielectric constant insulating films, as shown in FIG. 13, a porous structure domain having pillars S in layered holes formed in parallel with the substrate surface and periodically arranged. A structure having a laminated structure with a porous structure domain having one or two columns in the formed cylindrical hole is also effective.
【０１０８】さらにまた、これらの低誘電率絶縁膜の変
形例として、図１４に示すように基板表面に平行に形成
された層状の空孔に支柱Ｓを有するポーラス構造ドメイ
ンと、周期的に配列された筒状の空孔に支柱を有するポ
ーラス構造ドメインとの積層構造、すなわち、図１３に
示した構造が、面内で異なる方向に混在しているような
構造も有効である。Furthermore, as a modification of these low dielectric constant insulating films, as shown in FIG. 14, a porous structure domain having pillars S in layered holes formed in parallel with the substrate surface and periodically arranged. A laminated structure with a porous structure domain having columns in the formed cylindrical holes, that is, a structure in which the structures shown in FIG. 13 are mixed in different directions in the plane is also effective.
【０１０９】加えて、これらの低誘電率絶縁膜の変形例
として、図１５に示すように支柱Ｓを有する空孔がアト
ランダムに配列されている、いわゆるアモルファスポー
ラス構造も有効である。In addition, as a modification of these low dielectric constant insulating films, a so-called amorphous porous structure in which holes having pillars S are randomly arranged as shown in FIG. 15 is also effective.
【０１１０】加えて、前記実施形態では、ＦＲＡＭの層
間絶縁膜について説明したが、バイポーラ、ＢｉＣＭＯ
Ｓ、ＣＭＯＳなどのシリコンデバイス、ＨＥＭＴなどの
他の高速デバイス、マイクロ波ＩＣなどの高周波デバイ
ス、ＭＦＭＩＳ型の高集積強誘電体メモリなどにも適用
可能である。In addition, although the FRAM interlayer insulating film has been described in the above embodiment, a bipolar or BiCMO film is used.
It is also applicable to silicon devices such as S and CMOS, other high speed devices such as HEMT, high frequency devices such as microwave IC, and MFMIS type highly integrated ferroelectric memory.
【０１１１】[0111]
【発明の効果】以上説明してきたように、本発明によれ
ば、空孔内に支柱を形成することにより、より機械的強
度が高く誘電率の低い絶縁膜を提供することが可能とな
る。As described above, according to the present invention, it is possible to provide an insulating film having a higher mechanical strength and a lower dielectric constant by forming the pillars in the holes.
【０１１２】また、特に層間絶縁膜として、有効な低誘
電率薄膜を得ることが可能となる。Further, it becomes possible to obtain an effective low dielectric constant thin film especially as an interlayer insulating film.
【図１】本発明の第1の実施形態の絶縁膜の構造説明図
である。FIG. 1 is a structural explanatory view of an insulating film according to a first embodiment of the present invention.
【図２】本発明の第1の実施形態の方法で形成した絶縁
膜を用いた多層配線構造の半導体装置を示す図である。FIG. 2 is a diagram showing a semiconductor device having a multilayer wiring structure using an insulating film formed by the method of the first embodiment of the present invention.
【図３】図１の多層配線構造の半導体装置の製造工程を
示す図である。FIG. 3 is a diagram showing a manufacturing process of the semiconductor device having the multilayer wiring structure of FIG. 1;
【図４】本発明の第1の実施形態における絶縁膜の形成
工程を示す説明図である。FIG. 4 is an explanatory diagram showing a process of forming an insulating film according to the first embodiment of the present invention.
【図５】本発明の第1の実施形態における層間絶縁膜を
示す説明図である。FIG. 5 is an explanatory diagram showing an interlayer insulating film according to the first embodiment of the present invention.
【図６】本発明の第1の実施形態における層間絶縁膜を
示す構造説明図FIG. 6 is a structural explanatory view showing an interlayer insulating film in the first embodiment of the present invention.
【図７】本発明の第1の実施形態における層間絶縁膜を
示す構造説明図FIG. 7 is a structural explanatory view showing an interlayer insulating film in the first embodiment of the present invention.
【図８】本発明の第２の実施形態の方法で形成した絶縁
膜を用いたＦＲＡＭを示す図である。FIG. 8 is a diagram showing an FRAM using an insulating film formed by the method of the second embodiment of the present invention.
【図９】図８のＦＲＡＭの製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of the FRAM in FIG. 8;
【図１０】本発明の第２の実施形態における絶縁膜の形
成方法を示す説明図である。FIG. 10 is an explanatory diagram showing a method of forming an insulating film according to the second embodiment of the present invention.
【図１１】本発明の第３の実施形態における絶縁膜の形
成方法を示す説明図である。FIG. 11 is an explanatory diagram showing a method of forming an insulating film according to a third embodiment of the present invention.
【図１２】本発明の低誘電率絶縁膜の変形例を示す構造
説明図である。FIG. 12 is a structural explanatory view showing a modified example of the low dielectric constant insulating film of the present invention.
【図１３】本発明の低誘電率絶縁膜の変形例を示す構造
説明図である。FIG. 13 is a structural explanatory view showing a modified example of the low dielectric constant insulating film of the present invention.
【図１４】本発明の低誘電率絶縁膜の変形例を示す構造
説明図である。FIG. 14 is a structural explanatory view showing a modified example of the low dielectric constant insulating film of the present invention.
【図１５】本発明の低誘電率絶縁膜の変形例を示す構造
説明図である。FIG. 15 is a structural explanatory view showing a modified example of the low dielectric constant insulating film of the present invention.
１ｓ シリコン基板 １２ 第１の配線層 １３ａ 第１の層間絶縁膜 １３ｂ 第２の層間絶縁膜 １３Ｓ 第２の層間絶縁膜 １４ 第２の配線層 Ｈ コンタクトホール １ シリコン基板 ２ 素子分離絶縁膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ ソース領域 ６ ドレイン領域 ７ 絶縁膜 ８ コンタクトホール ９ 下部電極 １０ 強誘電体膜 １１ 上部電極 1s silicon substrate 12 First wiring layer 13a First interlayer insulating film 13b Second interlayer insulating film 13S Second interlayer insulating film 14 Second wiring layer H contact hole 1 Silicon substrate 2 element isolation insulating film 3 Gate insulation film 4 gate electrode 5 Source area 6 drain region 7 Insulating film 8 contact holes 9 Lower electrode 10 Ferroelectric film 11 Upper electrode
フロントページの続き (72)発明者 奥 良彰 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 5F033 HH04 HH07 JJ04 KK01 LL01 MM05 PP15 PP16 QQ08 QQ37 QQ58 QQ74 QQ78 RR04 RR09 RR29 SS17 SS22 SS30 VV10 VV16 XX17 XX24 XX25 5F058 BA20 BD01 BD04 BF46 BH04 BJ02 BJ05 5F083 FR02 GA03 JA15 JA38 JA56 MA06 MA17 PR23 PR33 Continued front page (72) Inventor Yoshiaki Oku 21 Ryozo Mizozaki-cho, Saiin, Ukyo-ku, Kyoto Inside the company F term (reference) 5F033 HH04 HH07 JJ04 KK01 LL01 MM05 PP15 PP16 QQ08 QQ37 QQ58 QQ74 QQ78 RR04 RR09 RR29 SS17 SS22 SS30 VV10 VV16 XX17 XX24 XX25 5F058 BA20 BD01 BD04 BF46 BH04 BJ02 BJ05 5F083 FR02 GA03 JA15 JA38 JA56 MA06 MA17 PR23 PR33
Claims (19)
も１本の支持体を含むポーラス構造の無機絶縁膜を含む
ことを特徴とする半導体装置。1. A semiconductor device comprising a porous inorganic insulating film formed on the surface of a substrate and having at least one support inside the pores.
空孔が配向性を具備していることを特徴とする請求項１
に記載の半導体装置。2. The inorganic insulating film is formed on a substrate surface,
The voids are provided with an orientation.
The semiconductor device according to.
円柱状の空孔を含み、前記円柱状の空孔内に底面の直径
を含むように配設された支持体を含む周期的ポーラス構
造を具備してなることを特徴とする請求項１に記載の半
導体装置。3. The inorganic insulating film is formed on a substrate surface,
The periodic porous structure including a cylindrical hole, and a support body arranged so as to include the diameter of the bottom surface in the cylindrical hole. Semiconductor device.
前記基板表面に平行となるように配向せしめられた円柱
状の空孔を含み、前記円柱状の空孔内に底面の直径を含
むように配設された支持体を含む周期的ポーラス構造を
具備してなることを特徴とする請求項１に記載の半導体
装置。4. The inorganic insulating film is formed on a substrate surface,
A periodic porous structure including a cylindrical hole oriented so as to be parallel to the surface of the substrate, and a support disposed so as to include the diameter of the bottom surface in the cylindrical hole. The semiconductor device according to claim 1, wherein:
層状の空孔を含み、前記層状の空孔内に層間を支持する
ように配設された柱状体を含む周期的ポーラス構造を具
備してなることを特徴とする請求項１に記載の半導体装
置。5. The inorganic insulating film is formed on a substrate surface,
2. The semiconductor device according to claim 1, further comprising a periodic porous structure including a layered hole, and a columnar body arranged so as to support an interlayer in the layered hole. .
前記基板表面に平行となるように配向せしめられた層状
の空孔を含むことを特徴とする請求項５に記載の半導体
装置。6. The inorganic insulating film is formed on a substrate surface,
The semiconductor device according to claim 5, further comprising layered holes oriented so as to be parallel to the surface of the substrate.
体基板上に形成された下層配線導体と、上層配線導体と
の間に介在せしめられる層間絶縁膜であることを特徴と
する請求項１乃至６のいずれかに記載の半導体装置。7. The inorganic insulating film is an interlayer insulating film interposed between a semiconductor substrate or a lower layer wiring conductor formed on the semiconductor substrate and an upper layer wiring conductor. 7. The semiconductor device according to any one of 6.
液を生成する工程と、前記前駆体溶液を基板表面に接触
させる接触工程と、前記前駆体溶液の前記界面活性剤の
少なくとも一部を分子サイズの支持体を構成する化合物
で置換する置換工程と、前記基板を焼成し、前記界面活
性剤を分解除去する工程とを含み絶縁膜を形成するよう
にしたことを特徴とする半導体装置の製造方法。8. A step of producing a precursor solution containing a silica derivative and a surfactant, a step of contacting the precursor solution with a substrate surface, and at least a part of the surfactant of the precursor solution. An insulating film is formed by including a substituting step of substituting a compound constituting a support having a molecular size and a step of baking the substrate to decompose and remove the surfactant. Production method.
液を生成する工程と、前記前駆体溶液を昇温し、架橋反
応を開始する予備架橋工程と、前記予備架橋工程で架橋
反応の開始された前記前駆体溶液を基板表面に接触させ
る接触工程と、前記前駆体溶液の前記界面活性剤の少な
くとも一部を分子サイズの支持体を構成する化合物で置
換する置換工程と、前記基板を焼成し、前記界面活性剤
を分解除去する工程とを含み絶縁膜を形成するようにし
たことを特徴とする半導体装置の製造方法。9. A step of forming a precursor solution containing a silica derivative and a surfactant, a pre-crosslinking step of heating the precursor solution to start a cross-linking reaction, and a start of the cross-linking reaction in the pre-crosslinking step. A step of contacting the precursor solution with the surface of the substrate, a substitution step of substituting at least a part of the surfactant of the precursor solution with a compound constituting a support of molecular size, and baking the substrate. And a step of decomposing and removing the surfactant to form an insulating film.
くとも一部を有機分子で置換する工程であることを特徴
とする請求項９に記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 9, wherein the replacing step is a step of replacing at least a part of the surfactant with an organic molecule.
くとも一部を無機分子で置換する工程であることを特徴
とする請求項９に記載の半導体装置の製造方法。11. The method of manufacturing a semiconductor device according to claim 9, wherein the replacing step is a step of replacing at least a part of the surfactant with an inorganic molecule.
で前記界面活性剤を置換する工程であることを特徴とす
る請求項９に記載の半導体装置の製造方法。12. The method of manufacturing a semiconductor device according to claim 9, wherein the replacing step is a step of replacing the surfactant with ultrafine particles of an inorganic compound.
Ｏ）m（Ｈ2Ｏ）nであることを特徴とする請求項９に記
載の半導体装置の製造方法。13. The hydrated magnesia (Mg)
10. The method for manufacturing a semiconductor device according to claim 9, wherein the method is O) m (H 2 O) n .
させて空孔内で成長させる工程を含むことを特徴とする
請求項９に記載の半導体装置の製造方法。14. The method of manufacturing a semiconductor device according to claim 9, wherein the substituting step includes a step of diffusing inorganic compound molecules to grow in the holes.
の加水分解重縮合反応による直鎖のシラノール分子を単
独もしくは複数交換で置換する工程を含むことを特徴と
する請求項９に記載の半導体装置の製造方法。15. The semiconductor according to claim 9, wherein the substituting step includes the step of substituting single or multiple linear silanol molecules by a hydrolysis polycondensation reaction of silicon hydroxide-based molecules. Device manufacturing method.
せきする工程であることを特徴とする請求項９乃至１５
のいずれかに記載の半導体装置の製造方法。16. The method according to claim 9, wherein the contacting step is a step of immersing the substrate in a precursor solution.
A method for manufacturing a semiconductor device according to any one of 1.
せきし、所望の速度で引き上げる工程であることを特徴
とする請求項９乃至１５のいずれかに記載の半導体装置
の製造方法。17. The method for manufacturing a semiconductor device according to claim 9, wherein the contacting step is a step of immersing the substrate in a precursor solution and pulling it up at a desired speed.
塗布する工程であることを特徴とする請求項９乃至１５
のいずれかに記載の半導体装置の製造方法。18. The method according to claim 9, wherein the contacting step is a step of applying a precursor solution onto the substrate.
A method for manufacturing a semiconductor device according to any one of 1.
滴下し、前記基板を回転させる回転塗布工程であること
を特徴とする請求項９に記載の半導体装置の製造方法。19. The method of manufacturing a semiconductor device according to claim 9, wherein the contacting step is a spin coating step of dropping a precursor solution onto a substrate and rotating the substrate.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198990A JP2003017487A (en) | 2001-06-29 | 2001-06-29 | Semiconductor device and method for manufacturing the same |
| EP20020743749 EP1408539A1 (en) | 2001-06-29 | 2002-06-27 | Semiconductor device and production method therefor |
| US10/482,564 US7075170B2 (en) | 2001-06-29 | 2002-06-27 | Semiconductor device and production method therefor |
| PCT/JP2002/006508 WO2003003440A1 (en) | 2001-06-29 | 2002-06-27 | Semiconductor device and production method therefor |
| KR1020037016885A KR100645654B1 (en) | 2001-06-29 | 2002-06-27 | Semiconductor device and production method thereof |
| TW091114279A TWI233215B (en) | 2001-06-29 | 2002-06-28 | Semiconductor device and method of manufacturing same |
| US11/399,724 US7385276B2 (en) | 2001-06-29 | 2006-04-07 | Semiconductor device, and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198990A JP2003017487A (en) | 2001-06-29 | 2001-06-29 | Semiconductor device and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017487A true JP2003017487A (en) | 2003-01-17 |
Family
ID=19036342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198990A Pending JP2003017487A (en) | 2001-06-29 | 2001-06-29 | Semiconductor device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017487A (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999015280A1 (en) * | 1997-09-25 | 1999-04-01 | Sandia Corporation | Ordered mesoporous thin films |
| EP1094506A2 (en) * | 1999-10-18 | 2001-04-25 | Applied Materials, Inc. | Capping layer for extreme low dielectric constant films |
| JP2001118841A (en) * | 1999-10-22 | 2001-04-27 | Asahi Kasei Corp | Porous silica |
| JP2001130911A (en) * | 1999-10-29 | 2001-05-15 | Japan Chemical Innovation Institute | Method for producing high crystal silica mesoporous thin film |
| WO2001075957A1 (en) * | 2000-04-03 | 2001-10-11 | Ulvac, Inc. | Method for preparing porous sog film |
| JP2002033314A (en) * | 2000-02-10 | 2002-01-31 | Applied Materials Inc | Method and integrated device for treating low dielectric constant deposition containing pecvd capping module |
| JP2002217910A (en) * | 2001-01-17 | 2002-08-02 | Sony Corp | Information i/o device |
-
2001
- 2001-06-29 JP JP2001198990A patent/JP2003017487A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999015280A1 (en) * | 1997-09-25 | 1999-04-01 | Sandia Corporation | Ordered mesoporous thin films |
| EP1094506A2 (en) * | 1999-10-18 | 2001-04-25 | Applied Materials, Inc. | Capping layer for extreme low dielectric constant films |
| JP2001118841A (en) * | 1999-10-22 | 2001-04-27 | Asahi Kasei Corp | Porous silica |
| JP2001130911A (en) * | 1999-10-29 | 2001-05-15 | Japan Chemical Innovation Institute | Method for producing high crystal silica mesoporous thin film |
| JP2002033314A (en) * | 2000-02-10 | 2002-01-31 | Applied Materials Inc | Method and integrated device for treating low dielectric constant deposition containing pecvd capping module |
| WO2001075957A1 (en) * | 2000-04-03 | 2001-10-11 | Ulvac, Inc. | Method for preparing porous sog film |
| JP2002217910A (en) * | 2001-01-17 | 2002-08-02 | Sony Corp | Information i/o device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1482567A1 (en) | Light-emitting device comprising led chip and method for manufacturing this device | |
| US20070164437A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7385276B2 (en) | Semiconductor device, and method for manufacturing the same | |
| JP4170219B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2886524B2 (en) | Method of manufacturing capacitor for semiconductor device | |
| JP4391240B2 (en) | Thin film forming method and semiconductor device | |
| JP2003017487A (en) | Semiconductor device and method for manufacturing the same | |
| JP4953523B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003017485A (en) | Semiconductor device and method for manufacturing the same | |
| JP2003017483A (en) | Semiconductor device and method for manufacturing the same | |
| JP2003017484A (en) | Semiconductor device and method for manufacturing the same | |
| JP4931292B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP2003017486A (en) | Semiconductor device and method for manufacturing the same | |
| KR101015142B1 (en) | Capacitor in semiconductor memory device and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |