JP2003016973A - Field emission type electron source - Google Patents
Field emission type electron sourceInfo
- Publication number
- JP2003016973A JP2003016973A JP2001199837A JP2001199837A JP2003016973A JP 2003016973 A JP2003016973 A JP 2003016973A JP 2001199837 A JP2001199837 A JP 2001199837A JP 2001199837 A JP2001199837 A JP 2001199837A JP 2003016973 A JP2003016973 A JP 2003016973A
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- field emission
- electrode
- lower electrode
- emission electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission electron source adapted to emit an electron beam by field emission.
【０００２】[0002]
【従来の技術】従来から、導電性基板の一表面側に酸化
若しくは窒化した多孔質半導体層よりなる強電界ドリフ
ト層を形成し、強電界ドリフト層上に表面電極を形成し
た電界放射型電子源が提案されている（例えば、特開平
８−２５０７６６号公報、特開平９−２５９７９５号公
報、特開平１０−３２６５５７号公報、特許第２９６６
８４２号、特許第２９８７１４０号など参照）。2. Description of the Related Art Conventionally, a field emission electron source in which a strong electric field drift layer made of an oxidized or nitrided porous semiconductor layer is formed on one surface side of a conductive substrate and a surface electrode is formed on the strong electric field drift layer. Have been proposed (for example, JP-A-8-250766, JP-A-9-259795, JP-A-10-326557, and JP-2966).
842, Japanese Patent No. 2987140, etc.).
【０００３】この種の電界放射型電子源としては、例え
ば図７に示す構成のものが知られている。図７に示す構
成の電界放射型電子源１０’は、導電性基板たるｎ形シ
リコン基板１の主表面側に酸化した多孔質多結晶シリコ
ン層よりなる強電界ドリフト層６が形成され、強電界ド
リフト層６上に金属薄膜よりなる表面電極７が形成さ
れ、ｎ形シリコン基板１の裏面にオーミック電極２が形
成されている。なお、図７に示す例では、ｎ形シリコン
基板１と強電界ドリフト層６との間にノンドープの多結
晶シリコン層３を介在させてあるが、多結晶シリコン層
３を介在させずにｎ形シリコン基板１上に強電界ドリフ
ト層６を形成した構成も提案されている。As a field emission type electron source of this type, for example, one having a structure shown in FIG. 7 is known. In the field emission electron source 10 'having the configuration shown in FIG. 7, a strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is formed on the main surface side of an n-type silicon substrate 1 which is a conductive substrate, A surface electrode 7 made of a metal thin film is formed on the drift layer 6, and an ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1. In the example shown in FIG. 7, the non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6, but the n-type polycrystalline silicon layer 3 is not interposed. A configuration in which the strong electric field drift layer 6 is formed on the silicon substrate 1 has also been proposed.
【０００４】図７に示す構成の電界放射型電子源１０’
から電子を放出させるには、表面電極７に対向配置され
たコレクタ電極２１を設け、表面電極７とコレクタ電極
２１との間を真空とした状態で、表面電極７をｎ形シリ
コン基板１（オーミック電極２）に対して高電位側（正
極）となるように表面電極７とｎ形シリコン基板１との
間に直流電圧Ｖpsを印加するとともに、コレクタ電極２
１が表面電極７に対して高電位側となるようにコレクタ
電極２１と表面電極７との間に直流電圧Ｖｃを印加す
る。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シ
リコン基板１から注入された電子が強電界ドリフト層６
をドリフトし表面電極７を通して放出される（なお、図
７中の一点鎖線は表面電極７を通して放出された電子ｅ
-の流れを示す）。表面電極７には仕事関数の小さな材
料（例えば、金）が採用され、表面電極７の膜厚は１０
ｎｍ〜１５ｎｍ程度に設定されている。A field emission type electron source 10 'having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 arranged opposite to the surface electrode 7 is provided, and the surface electrode 7 is placed in a vacuum state between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the n-type silicon substrate 1 so that the electrode 2) is on the higher potential side (positive electrode), and the collector electrode 2
A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that 1 is on the high potential side with respect to the surface electrode 7. If the direct current voltages Vps and Vc are set appropriately, the electrons injected from the n-type silicon substrate 1 will not be affected by the strong electric field drift layer 6.
And is emitted through the surface electrode 7 (note that the chain line in FIG. 7 is the electron e emitted through the surface electrode 7).
-Shows the flow). A material having a small work function (for example, gold) is used for the surface electrode 7, and the film thickness of the surface electrode 7 is 10
It is set to about 15 nm to 15 nm.
【０００５】上述の構成を有する電界放射型電子源１
０’では、表面電極７とオーミック電極２との間に流れ
る電流をダイオード電流Ｉpsと呼び、コレクタ電極２１
と表面電極７との間に流れる電流（つまり、表面電極７
を通して放出される電子線による電流）をエミッション
電流（放出電子電流）Ｉeと呼ぶことにすれば（図７参
照）、ダイオード電流Ｉpsに対するエミッション電流Ｉ
eの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率が高
くなる。なお、この電界放射型電子源１０では、表面電
極７とオーミック電極２との間に印加する直流電圧Ｖps
を１０〜２０Ｖ程度の低電圧としても電子を放出させる
ことができ、直流電圧Ｖpsが大きいほどエミッション電
流Ｉeが大きくなる。A field emission type electron source 1 having the above-mentioned structure.
At 0 ′, the current flowing between the surface electrode 7 and the ohmic electrode 2 is called the diode current Ips, and the collector electrode 21
Current flowing between the front surface electrode 7 and the front surface electrode 7 (that is, the front surface electrode 7
The emission current (emission electron current) Ie is referred to as the emission current Ie (see FIG. 7).
The larger the ratio of e (= Ie / Ips), the higher the electron emission efficiency. In this field emission electron source 10, a DC voltage Vps applied between the surface electrode 7 and the ohmic electrode 2 is applied.
Can emit electrons even at a low voltage of about 10 to 20 V, and the emission current Ie increases as the DC voltage Vps increases.
【０００６】この電界放射型電子源１０’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。In this field emission type electron source 10 ', the degree of vacuum dependence of the electron emission characteristic is small, and the popping phenomenon does not occur during electron emission, and electrons can be emitted stably with high electron emission efficiency.
【０００７】上述の電界放射型電子源１０’では、強電
界ドリフト層６が、導電性基板たるｎ形シリコン基板１
上にノンドープの多結晶シリコン層を堆積させた後に、
該多結晶シリコン層を陽極酸化処理にて多孔質化し、多
孔質化された多結晶シリコン層（多孔質多結晶シリコン
層）を急速加熱法によって例えば９００℃の温度で酸化
することにより形成されている。In the above-mentioned field emission electron source 10 ', the strong electric field drift layer 6 is an n-type silicon substrate 1 which is a conductive substrate.
After depositing a non-doped polycrystalline silicon layer on the
The polycrystalline silicon layer is formed by making it porous by anodizing and oxidizing the porous polycrystalline silicon layer (porous polycrystalline silicon layer) at a temperature of, for example, 900 ° C. by a rapid heating method. There is.
【０００８】上述のようにして形成された強電界ドリフ
ト層６は、図８に示すように、少なくとも、柱状の多結
晶シリコンのグレイン（半導体結晶）５１と、グレイン
５１の表面に形成された薄いシリコン酸化膜５２と、グ
レイン５１間に介在するナノメータオーダのシリコン微
結晶６３と、シリコン微結晶６３の表面に形成され当該
シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化
膜であるシリコン酸化膜６４とから構成されると考えら
れる。すなわち、強電界ドリフト層６は、陽極酸化処理
を行う前の多結晶シリコン層に含まれていた各グレイン
の表面が多孔質化し各グレインの中心部分では結晶状態
が維持されているものと考えられる。したがって、強電
界ドリフト層６に印加された電界の大部分はシリコン酸
化膜６４に集中的にかかり、注入された電子はシリコン
酸化膜６４にかかっている強電界により加速されグレイ
ン５１間を表面に向かって図８中の矢印の向き（図８の
上向き）へドリフトするので、電子放出効率を向上させ
ることができる。ここにおいて、このような強電界ドリ
フト層６を有する電界放射型電子源１０’では、強電界
ドリフト層６で発生した熱がグレイン５１を通して放出
されることによって電子放出時のポッピング現象の発生
が防止されていると考えられる。なお、強電界ドリフト
層６の表面に到達した電子はホットエレクトロンである
と考えられ、表面電極７を容易にトンネルし真空中に放
出される。As shown in FIG. 8, the strong electric field drift layer 6 formed as described above has at least a columnar polycrystalline silicon grain (semiconductor crystal) 51 and a thin layer formed on the surface of the grain 51. Silicon oxide film 52, nanometer-order silicon microcrystals 63 interposed between grains 51, and silicon that is an oxide film formed on the surface of silicon microcrystals 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystals 63. It is considered to be composed of the oxide film 64. That is, in the strong electric field drift layer 6, it is considered that the surface of each grain contained in the polycrystalline silicon layer before the anodic oxidation treatment is made porous and the crystal state is maintained in the central portion of each grain. . Therefore, most of the electric field applied to the strong electric field drift layer 6 is concentratedly applied to the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field applied to the silicon oxide film 64, and are transferred to the surface between the grains 51. Since it drifts toward the direction of the arrow in FIG. 8 (upward in FIG. 8), the electron emission efficiency can be improved. Here, in the field emission type electron source 10 ′ having such a strong electric field drift layer 6, the heat generated in the strong electric field drift layer 6 is radiated through the grains 51, so that the popping phenomenon at the time of electron emission is prevented. It is considered to have been done. The electrons that have reached the surface of the strong electric field drift layer 6 are considered to be hot electrons, and easily tunnel through the surface electrode 7 and are emitted into a vacuum.
【０００９】上述の電界放射型電子源１０’では、導電
性基板としてｎ形シリコン基板を用いているが、図９に
示すように、ガラス基板よりなる絶縁性基板１１’の一
表面上に導電性層１２を形成したものを用いた電界放射
型電子源１０”も提案されている。ここに、上述の図７
に示した電界放射型電子源１０’と同様の構成要素には
同一の符号を付して説明を省略する。In the above-mentioned field emission electron source 10 ', an n-type silicon substrate is used as a conductive substrate, but as shown in FIG. 9, a conductive material is formed on one surface of an insulating substrate 11' made of a glass substrate. A field emission type electron source 10 ″ using the one in which the conductive layer 12 is formed is also proposed. Here, FIG.
The same components as those of the field emission electron source 10 ′ shown in FIG.
【００１０】図９に示す構成の電界放射型電子源１０”
から電子を放出させるには、表面電極７に対向配置され
たコレクタ電極２１を設け、表面電極７とコレクタ電極
２１との間を真空とした状態で、表面電極７が導電性層
１２に対して高電位側（正極）となるように表面電極７
と導電性層１２との間に直流電圧Ｖpsを印加するととも
に、コレクタ電極２１が表面電極７に対して高電位側と
なるようにコレクタ電極２１と表面電極７との間に直流
電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設
定すれば、導電性層１２から注入された電子が強電界ド
リフト層６をドリフトし表面電極７を通して放出される
（なお、図９中の一点鎖線は表面電極７を通して放出さ
れた電子ｅ-の流れを示す。）
上述の構成を有する電界放射型電子源１０”では、表面
電極７と導電性層１２との間に流れる電流をダイオード
電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間
に流れる電流（つまり、表面電極７を通して放出される
電子線による電流）をエミッション電流（放出電子電
流）Ｉeと呼ぶことにすれば（図９参照）、ダイオード
電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／
Ｉps）が大きいほど電子放出効率が高くなる。なお、こ
の電界放射型電子源１０”では、表面電極７と導電性層
１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度
の低電圧としても電子を放出させることができ、直流電
圧Ｖpsが大きいほどエミッション電流Ｉeが大きくな
る。A field emission electron source 10 "having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 arranged opposite to the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. Surface electrode 7 so that it is on the high potential side (positive electrode)
DC voltage Vps is applied between the collector electrode 21 and the surface electrode 7 while the DC voltage Vps is applied between the collector electrode 21 and the surface electrode 7 so that the collector electrode 21 is on the higher potential side than the surface electrode 7. To do. If the DC voltages Vps and Vc are appropriately set, the electrons injected from the conductive layer 12 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (note that the chain line in FIG. 9 indicates the surface electrode). 7 electrons e emitted through -. showing the flow of) the field emission electron source 10 'having the above configuration, the current flowing between the surface electrode 7 and the conductive layer 12 is called the diode current Ips, collector If the current flowing between the electrode 21 and the surface electrode 7 (that is, the current due to the electron beam emitted through the surface electrode 7) is called the emission current (emitted electron current) Ie (see FIG. 9), the diode current Ratio of emission current Ie to Ips (= Ie /
The larger Ips), the higher the electron emission efficiency. In this field emission type electron source 10 ″, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the conductive layer 12 is a low voltage of about 10 to 20 V, and the DC voltage Vps is obtained. Is larger, the emission current Ie is larger.
【００１１】また、図９に示した電界放射型電子源１
０”をディスプレイの電子源として応用する場合には、
例えば図１０に示す構成を採用すればよい。The field emission type electron source 1 shown in FIG.
When 0 ”is applied as the electron source of the display,
For example, the configuration shown in FIG. 10 may be adopted.
【００１２】図１０に示すディスプレイは、電界放射型
電子源１０を接着した平板状のガラス基板よりなるリヤ
プレート（図示せず）と、平板状のガラス基板よりなる
フェースプレート３０との間に枠状の支持用スペーサ
（図示せず）を介在させてリヤプレートとフェースプレ
ートとの間の空間を真空に保つように構成されている。
なお、フェースプレート３０における電界放射型電子源
１０との対向面にはＩＴＯ膜よりなるコレクタ電極（透
明電極）が形成されるとともに、コレクタ電極における
電界放射型電子源１０との対向面に、Ｒ，Ｇ，Ｂの３つ
の蛍光体セルからなる複数の画素が形成されている。The display shown in FIG. 10 has a frame between a rear plate (not shown) made of a flat glass substrate to which the field emission electron source 10 is adhered and a face plate 30 made of the flat glass substrate. A space between the rear plate and the face plate is maintained in vacuum by interposing a support spacer (not shown) in the shape of a circle.
A collector electrode (transparent electrode) made of an ITO film is formed on the surface of the face plate 30 facing the field emission electron source 10, and R is formed on the surface of the collector electrode facing the field emission electron source 10. , G, and B, a plurality of pixels formed of three phosphor cells are formed.
【００１３】図１０に示した電界放射型電子源１０は、
ガラス基板よりなる絶縁性基板１１’と、絶縁性基板１
１’の一表面上に列設された複数の導電性層よりなる下
部電極１２ａと、下部電極１２ａに重なる形で形成され
た複数の酸化した多孔質多結晶シリコン層よりなるドリ
フト部６ａおよびドリフト部６ａの間を埋める多結晶シ
リコン層よりなる分離部６ｂとを有する強電界ドリフト
層６と、強電界ドリフト層６の上で下部電極１２ａに交
差する方向に形成された複数の表面電極７とを備えてい
る。The field emission type electron source 10 shown in FIG.
Insulating substrate 11 'made of glass substrate and insulating substrate 1
1 ', a lower electrode 12a made of a plurality of conductive layers arranged on one surface, and a drift portion 6a made of a plurality of oxidized porous polycrystalline silicon layers formed so as to overlap the lower electrode 12a and a drift. A strong electric field drift layer 6 having a separation portion 6b made of a polycrystalline silicon layer filling the spaces between the portions 6a, and a plurality of surface electrodes 7 formed on the strong electric field drift layer 6 in a direction intersecting the lower electrode 12a. Is equipped with.
【００１４】この電界放射型電子源１０では、絶縁性基
板１１’の一表面上に列設された複数の下部電極１２ａ
と、強電界ドリフト層６上に形成された複数の表面電極
７との間に強電界ドリフト層６のドリフト部６ａが挟ま
れているから、表面電極７と下部電極１２ａとの組を適
宜選択して選択した組間に電圧を印加することにより、
選択された表面電極７と下部電極１２ａとの交点に相当
する部位のドリフト部６ａにのみ強電界が作用して電子
が放出される。つまり、表面電極７と下部電極１２ａと
からなるマトリクス（格子）の格子点に、表面電極７と
下部電極１２ａとドリフト部６ａとからなる電子源素子
１０ａを配置したことに相当し、電圧を印加する表面電
極７と下部電極１２ａとの組を選択することによって所
望の電子源素子１０ａから電子を放出させることが可能
になる。ここにおいて、ドリフト部６ａは、上述の図８
と同様の構成を有していると考えられる。すなわち、ド
リフト部６ａは、少なくとも、柱状の多結晶シリコンの
グレイン（半導体結晶）５１と、グレイン５１の表面に
形成された薄いシリコン酸化膜５２と、グレイン５１間
に介在するナノメータオーダのシリコン微結晶６３と、
シリコン微結晶６３の表面に形成され当該シリコン微結
晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリ
コン酸化膜６４とから構成されると考えられる。In this field emission electron source 10, a plurality of lower electrodes 12a arranged in a row on one surface of the insulating substrate 11 '.
And the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the surface electrode 7 and the plurality of surface electrodes 7 formed on the strong electric field drift layer 6, a pair of the surface electrode 7 and the lower electrode 12a is appropriately selected. Then, by applying voltage between the selected pairs,
The strong electric field acts only on the drift portion 6a at the portion corresponding to the intersection of the selected surface electrode 7 and the lower electrode 12a, and electrons are emitted. That is, it is equivalent to disposing the electron source element 10a including the surface electrode 7, the lower electrode 12a, and the drift portion 6a at a lattice point of a matrix (lattice) including the surface electrode 7 and the lower electrode 12a, and applying a voltage. Electrons can be emitted from a desired electron source element 10a by selecting a set of the front surface electrode 7 and the lower electrode 12a to be operated. Here, the drift portion 6a is the same as that shown in FIG.
It is considered to have the same configuration as. That is, the drift portion 6a includes at least a columnar polycrystalline silicon grain (semiconductor crystal) 51, a thin silicon oxide film 52 formed on the surface of the grain 51, and nanometer-order silicon microcrystals interposed between the grains 51. 63,
It is considered to be composed of a silicon oxide film 64 which is an oxide film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63.
【００１５】ところで、上述のディスプレイでは、フェ
ースプレート３０とリヤプレートと支持用スペーサとで
囲まれる気密空間が真空状態に保たれるので、画面の大
面積化を図っても大気圧によってフェースプレート３０
とリヤプレートとが接触しないように、電界放射型電子
源１０とフェースプレート３０との間に支持用スペーサ
とは別に補強用スペーサ（図示せず）を介在させてい
る。In the display described above, since the airtight space surrounded by the face plate 30, the rear plate and the supporting spacers is kept in a vacuum state, even if the screen area is increased, the face plate 30 is exposed to the atmospheric pressure.
A reinforcing spacer (not shown) is interposed between the field emission electron source 10 and the face plate 30 in addition to the supporting spacer so that the rear plate and the rear plate do not come into contact with each other.
【００１６】[0016]
【発明が解決しようとする課題】ところで、上述の電界
放射型電子源１０を用いたディスプレイでは、薄型化お
よび画面の大面積化が期待される。このようなディスプ
レイでは、電界放射型電子源１０をリヤプレートに接着
した後に、電界放射型電子源１０とフェースプレート３
０との間に補強用スペーサを介在させてから真空引きす
る必要があるが、補強用スペーサは隣接する画素の間に
配置する必要があり、しかも、外部から見えにくくする
必要があるので、画素間の間隔を例えば５０μｍ〜１０
０μｍ程度とすると、画素の並設方向における補強用ス
ペーサの幅を数μｍ、絶縁性基板１１’の厚み方向にお
ける補強用スペーサの高さを数ｍｍ程度に設定してあ
り、補強用スペーサの配置に手間がかかるという不具合
があった。By the way, in the display using the above-mentioned field emission electron source 10, it is expected that the display is thin and the screen area is large. In such a display, after the field emission electron source 10 is bonded to the rear plate, the field emission electron source 10 and the face plate 3 are
It is necessary to interpose a reinforcing spacer between the pixel and 0 to evacuate, but the reinforcing spacer needs to be arranged between adjacent pixels, and it is necessary to make it difficult to see from the outside. The interval between them is, for example, 50 μm to 10
If the width is about 0 μm, the width of the reinforcing spacer in the juxtaposed direction of the pixels is set to several μm, and the height of the reinforcing spacer in the thickness direction of the insulating substrate 11 ′ is set to about several mm. There was a problem that it took time.
【００１７】本発明は上記事由に鑑みて為されたもので
あり、その目的は、ディスプレイの電子源として用いる
場合にディスプレイの組立工程の簡略化を図れる電界放
射型電子源を提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a field emission type electron source capable of simplifying the assembly process of the display when used as the electron source of the display. .
【００１８】[0018]
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、絶縁性基板と、絶縁性基板の一
表面側に形成され電子を放出する複数の電子源素子とを
備え、絶縁性基板は、前記一表面側に離間して対向配置
されるフェースプレートとの間の距離を規定距離に保つ
ように前記一表面から厚み方向へ突出する補強用スペー
サが一体形成されたセラミック基板からなることを特徴
とするものであり、ディスプレイの電子源として用いる
場合に、従来のように組立時に電界放射型電子源とフェ
ースプレートとの間に別体の補強用スペーサを配置する
工程が不要となり、つまり、電界放射型電子源およびフ
ェースプレートそれぞれに対して別体の補強用スペーサ
を位置決めして固定する工程が不要となり、ディスプレ
イの組立工程の簡略化を図れるとともにディスプレイの
大面積化が容易になる。また、Ａｌ2Ｏ3，ＡｉＮ，Ｓｉ
Ｃなどのセラミックはガラスに比べて熱伝導率が高いの
で、従来のように絶縁性基板としてガラス基板を用いて
いる場合に比べて電子源素子で発生した熱を効率良く放
熱させることができ、電子源としての信頼性を高めるこ
とができる。なお、補強用スペーサが一体形成されたセ
ラミック基板は燒結法などによって容易に形成すること
ができ、補強用スペーサの形状としても種々の形状に容
易に対応することができる。In order to achieve the above object, the invention of claim 1 comprises an insulating substrate and a plurality of electron source elements which are formed on one surface side of the insulating substrate and emit electrons. The insulating substrate is integrally formed with a reinforcing spacer protruding in the thickness direction from the one surface so as to keep a distance between the face plate and the face plate, which are spaced apart from the one surface and face each other, at a specified distance. A step of arranging a separate reinforcing spacer between the field emission type electron source and the face plate at the time of assembly as in the conventional case when used as an electron source of a display, which is characterized by comprising a ceramic substrate. Is unnecessary, that is, the step of positioning and fixing separate reinforcing spacers for the field emission electron source and the face plate is unnecessary, which simplifies the assembly process of the display. Of large area displays it is facilitated with attained a. In addition, Al 2 O 3 , AiN, Si
Since a ceramic such as C has a higher thermal conductivity than glass, it is possible to efficiently dissipate the heat generated in the electron source element as compared with the case where the glass substrate is used as the insulating substrate as in the conventional case. The reliability as an electron source can be improved. The ceramic substrate integrally formed with the reinforcing spacer can be easily formed by a sintering method or the like, and various shapes of the reinforcing spacer can be easily accommodated.
【００１９】請求項２の発明は、請求項１の発明におい
て、前記電子源素子は、前記絶縁性基板の前記一表面側
に形成された下部電極と、前記厚み方向において下部電
極に対向する表面電極と、下部電極と表面電極との間に
介在する酸化若しくは窒化若しくは酸窒化した多孔質半
導体層よりなるドリフト部とを備え、表面電極と下部電
極との間に表面電極を高電位側として電圧を印加したと
きにドリフト部に作用する電界により下部電極から注入
された電子がドリフト部をドリフトし表面電極を通して
放出されるので、前記電子源素子から放出される電子線
の放出方向が前記表面電極の法線方向に揃いやすいか
ら、複雑なシャドウマスクや電子収束レンズを設ける必
要がなく、ディスプレイの薄型化を図れ、絶縁性基板の
上記一表面からの補強用スペーサの突出高さを低くする
ことができる。According to a second aspect of the present invention, in the first aspect of the invention, the electron source element includes a lower electrode formed on the one surface side of the insulating substrate, and a surface facing the lower electrode in the thickness direction. An electrode and a drift portion formed of an oxidized, nitrided, or oxynitrided porous semiconductor layer interposed between the lower electrode and the surface electrode, and a voltage is applied between the surface electrode and the lower electrode with the surface electrode on the high potential side. The electrons injected from the lower electrode by the electric field acting on the drift portion when the voltage is applied drifts through the drift portion and is emitted through the surface electrode. Therefore, the emission direction of the electron beam emitted from the electron source element is the surface electrode. Since it is easy to align in the normal direction, it is not necessary to provide a complicated shadow mask or electron converging lens, the display can be made thinner, and the supplement from the above-mentioned one surface of the insulating substrate can be achieved. It is possible to reduce the projection height of use spacers.
【００２０】請求項３の発明は、請求項２の発明におい
て、前記セラミック基板は、前記下部電極が前記絶縁性
基板に一体形成されているので、補強用スペーサに関係
なく下部電極を形成することができる。したがって、前
記下部電極のレイアウト設計が容易になる。According to a third aspect of the invention, in the second aspect of the invention, since the lower electrode of the ceramic substrate is integrally formed with the insulating substrate, the lower electrode should be formed regardless of the reinforcing spacer. You can Therefore, the layout design of the lower electrode is facilitated.
【００２１】請求項４の発明は、請求項１ないし請求項
３の発明において、前記絶縁性基板は、前記フェースプ
レートとともに前記各電子源素子が収納される気密空間
を形成するためのリヤプレートを兼ねるので、部品点数
を削減でき、組立工程の工程数を削減できるとともに低
コスト化を図れる。According to a fourth aspect of the present invention, in the first to third aspects of the invention, the insulating substrate includes a rear plate for forming an airtight space for accommodating the electron source elements together with the face plate. Since it also serves, the number of parts can be reduced, the number of assembly steps can be reduced, and the cost can be reduced.
【００２２】請求項５の発明は、請求項１ないし請求項
４の発明において、前記セラミック基板は、前記フェー
スプレートとの熱膨張係数差が小さい材料により形成さ
れているので、組立工程において前記絶縁性基板と前記
フェースプレートとの熱膨張係数差に起因して前記フェ
ースプレートや前記セラミック基板が割れるのを防止す
ることができる。According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, the ceramic substrate is made of a material having a small difference in thermal expansion coefficient from the face plate. It is possible to prevent the face plate and the ceramic substrate from cracking due to the difference in thermal expansion coefficient between the flexible substrate and the face plate.
【００２３】請求項６の発明は、請求項１ないし請求項
４の発明において、前記セラミック基板の主成分がＳｉ
Ｃ，ＡｌＮから選択されるので、前記セラミック基板の
主成分としてＡｌ2Ｏ3を用いる場合に比べて熱伝導率が
高くなり、各電子源素子で発生した熱を外部へ効率良く
放熱させることが可能となる。According to a sixth aspect of the invention, in the first to fourth aspects of the invention, the main component of the ceramic substrate is Si.
Since it is selected from C and AlN, the thermal conductivity is higher than that when Al 2 O 3 is used as the main component of the ceramic substrate, and the heat generated in each electron source element can be efficiently radiated to the outside. It will be possible.
【００２４】請求項７の発明は、請求項１ないし請求項
６の発明において、前記セラミック基板は、少なくとも
補強用スペーサが高抵抗であるので、補強用スペーサが
絶縁体で形成されている場合に比べて電荷が溜まりにく
くなり、フェースプレート側での電子の散乱に起因した
補強用スペーサのチャージアップが起こりにくくなり、
ディスプレイの信頼性を高めることができる。According to a seventh aspect of the present invention, in the ceramic substrate according to the first to sixth aspects, at least the reinforcing spacer has a high resistance. Therefore, when the reinforcing spacer is formed of an insulator, Compared to this, the electric charge is less likely to be accumulated, and the charge-up of the reinforcing spacer due to the scattering of electrons on the face plate side is less likely to occur,
The reliability of the display can be improved.
【００２５】請求項８の発明は、請求項７の発明におい
て、前記補強用スペーサの主成分がＺｒＯ2，Ａｌ
2Ｏ3，ＳｉＣから選択されることを特徴とする。The invention of claim 8 is based on the invention of claim 7, wherein the main component of the reinforcing spacer is ZrO 2 , Al.
It is characterized by being selected from 2 O 3 and SiC.
【００２６】請求項９の発明は、請求項７または請求項
８の発明において、前記補強用スペーサは、抵抗率が１
０3〜１０9Ωｃｍであることを特徴とし、望ましい実施
態様である。According to a ninth aspect of the invention, in the seventh or eighth aspect of the invention, the reinforcing spacer has a resistivity of 1 or less.
A preferable embodiment is characterized in that it is from 0 3 to 10 9 Ωcm.
【００２７】[0027]
【発明の実施の形態】（実施形態１）以下、本実施形態
の電界放射型電子源を用いるディスプレイについて図１
および図２を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) Hereinafter, a display using the field emission electron source of this embodiment will be described with reference to FIG.
The description will be made with reference to FIG.
【００２８】図１に示す構成のディスプレイは、電界放
射型電子源１０と平板状のガラス基板よりなるフェース
プレート３０とが対向配置されている。なお、図示して
いないがフェースプレート３０における電界放射型電子
源１０との対向面には、ＩＴＯ膜よりなるコレクタ電極
（透明電極）が形成されるとともに、コレクタ電極にお
ける電界放射型電子源１０との対向面に、Ｒ，Ｇ，Ｂの
３つの蛍光体セルからなる複数の画素が形成されてい
る。In the display having the structure shown in FIG. 1, a field emission electron source 10 and a face plate 30 made of a flat glass substrate are arranged to face each other. Although not shown, a collector electrode (transparent electrode) made of an ITO film is formed on the surface of the face plate 30 facing the field emission electron source 10 and the collector electrode is used as the field emission electron source 10. , A plurality of pixels composed of three phosphor cells of R, G, and B are formed on the opposing surface of.
【００２９】電界放射型電子源１０は、一表面側に複数
本の下部電極１２ａが列設された絶縁性基板１１の一表
面側に強電界ドリフト層６が積層されており、強電界ド
リフト層６上に下部電極１２ａと直交する方向に形成さ
れた複数本の表面電極７を備えている。すなわち、下部
電極１２ａと表面電極７とは強電界ドリフト層６を挟ん
で互いに直交するように配設されている。ここにおい
て、強電界ドリフト層６は、複数本の下部電極１２ａと
複数本の表面電極７との交差する部位それぞれに形成さ
れた複数の酸化した多孔質多結晶シリコン層よりなるド
リフト部６ａと、ドリフト部６ａの間を埋める多結晶シ
リコン層よりなる分離部６ｂとで構成されている。な
お、下部電極１２ａは、絶縁性基板１１の上記一表面側
の表面を露出させた形で絶縁性基板１１に埋設されてお
り、絶縁性基板１１の上記一表面と下部電極１２ａの上
記表面とが同一面上に揃っている。下部電極１２ａは短
冊状に形成され、長手方向の両端部上にそれぞれパッド
２７が形成されている。また、表面電極７は短冊状に形
成され、長手方向の両端部でそれぞれパッド２８に接続
されている。In the field emission electron source 10, the strong electric field drift layer 6 is laminated on one surface side of the insulating substrate 11 in which a plurality of lower electrodes 12a are arranged on one surface side. A plurality of front surface electrodes 7 formed in a direction orthogonal to the lower electrode 12a are provided on the surface 6. That is, the lower electrode 12 a and the surface electrode 7 are arranged so as to be orthogonal to each other with the strong electric field drift layer 6 interposed therebetween. Here, the strong electric field drift layer 6 includes a drift portion 6a formed of a plurality of oxidized porous polycrystalline silicon layers formed at respective intersecting portions of the plurality of lower electrodes 12a and the plurality of surface electrodes 7, The drift portion 6a is filled with a separation portion 6b made of a polycrystalline silicon layer. The lower electrode 12a is embedded in the insulating substrate 11 with the surface on the one surface side of the insulating substrate 11 exposed, and the one surface of the insulating substrate 11 and the surface of the lower electrode 12a are Are on the same plane. The lower electrode 12a is formed in a strip shape, and the pads 27 are formed on both ends in the longitudinal direction. The surface electrode 7 is formed in a strip shape and is connected to the pads 28 at both ends in the longitudinal direction.
【００３０】この電界放射型電子源１０では、絶縁性基
板１１の一表面側に列設された複数本の下部電極１２ａ
と、強電界ドリフト層６上に形成された複数本の表面電
極７との間に強電界ドリフト層６のドリフト部６ａが挟
まれているから、表面電極７と下部電極１２ａとの組を
適宜選択して選択した組間に電圧を印加することによ
り、選択された表面電極７と下部電極１２ａとの交点に
相当する部位のドリフト部６ａにのみ強電界が作用して
電子が放出される。つまり、表面電極７と下部電極１２
ａとからなるマトリクス（格子）の格子点に、表面電極
７と下部電極１２ａとドリフト部６ａとからなる電子源
素子１０ａを配置したことに相当し、電圧を印加する表
面電極７と下部電極１２ａとの組を選択することによっ
て所望の電子源素子１０ａから電子を放出させることが
可能になる。ここにおいて、ドリフト部６ａは、上述の
図８と同様の構成を有していると考えられる。すなわ
ち、ドリフト部６ａは、少なくとも、柱状の多結晶シリ
コンのグレイン（半導体結晶）５１と、グレイン５１の
表面に形成された薄いシリコン酸化膜５２と、グレイン
５１間に介在するナノメータオーダのシリコン微結晶６
３と、シリコン微結晶６３の表面に形成され当該シリコ
ン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であ
るシリコン酸化膜６４とから構成されると考えられる。
ここに、各グレイン５１は絶縁性基板１１の厚み方向に
沿って形成されていると考えられる。上述の電子源素子
１０ａでは、表面電極７を通して放出される電子線の放
出方向が表面電極７の法線方向に揃いやすいから、複雑
なシャドウマスクや電子収束レンズを設ける必要がな
く、ディスプレイの薄型化を図れる。また、表面電極７
と下部電極１２ａとの間に印加する電圧を１０〜２０Ｖ
程度の低電圧としても電子を放出させることができるの
で、低消費電力化を図れる。In this field emission electron source 10, a plurality of lower electrodes 12a arranged in a line on one surface side of the insulating substrate 11 are arranged.
, And the plurality of surface electrodes 7 formed on the strong electric field drift layer 6, the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the surface electrode 7 and the lower electrode 12a. By applying a voltage between the selected and selected pairs, a strong electric field acts only on the drift portion 6a at the portion corresponding to the intersection of the selected surface electrode 7 and the lower electrode 12a, and electrons are emitted. That is, the surface electrode 7 and the lower electrode 12
This corresponds to disposing the electron source element 10a including the surface electrode 7, the lower electrode 12a, and the drift portion 6a at the lattice point of the matrix (lattice) including a, and the surface electrode 7 and the lower electrode 12a to which a voltage is applied. It becomes possible to emit electrons from a desired electron source element 10a by selecting the combination of Here, the drift portion 6a is considered to have the same configuration as that of FIG. 8 described above. That is, the drift portion 6a includes at least a columnar polycrystalline silicon grain (semiconductor crystal) 51, a thin silicon oxide film 52 formed on the surface of the grain 51, and nanometer-order silicon microcrystals interposed between the grains 51. 6
3 and a silicon oxide film 64 which is an insulating film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63.
Here, it is considered that each grain 51 is formed along the thickness direction of the insulating substrate 11. In the electron source element 10a described above, the emission direction of the electron beam emitted through the front surface electrode 7 is easily aligned with the normal direction of the front surface electrode 7, so that it is not necessary to provide a complicated shadow mask or electron converging lens, and the display is thin. Can be realized. In addition, the surface electrode 7
The voltage applied between the lower electrode 12a and the lower electrode 12a
Since the electrons can be emitted even at a low voltage, the power consumption can be reduced.
【００３１】ところで、本実施形態では、上述の絶縁性
基板１１として、図２に示すような構成のものを用いて
いる。すなわち、本実施形態では、絶縁性基板１１とし
て、絶縁性基板１１の上記一表面側に離間して対向配置
されるフェースプレート３０との間の距離を規定距離に
保つように上記一表面から絶縁性基板１１の厚み方向へ
突出する補強用スペーサ１１ｂおよび上記各下部電極１
２ａが一体形成されたセラミック基板を用いている。な
お、本実施形態における各補強用スペーサ１１ｂは、下
部電極１２ａに直交する方向に形成されており、強電界
ドリフト層６の分離部６ｂを分断する形でフェースプレ
ート３０側へ突出している。ここに、補強用スペーサ１
１ｂは、短冊状に形成されており、下部電極１２ａの延
長方向における厚みを画素間の間隔に応じて数μｍ程
度、絶縁性基板１１の厚み方向における高さを数ｍｍ程
度に設定すればよい。このようなセラミック基板は、燒
結法などによって容易に形成することができ、補強用ス
ペーサ１１ｂの形状としても種々の形状に容易に対応す
ることができる。By the way, in this embodiment, as the above-mentioned insulating substrate 11, the one having the structure shown in FIG. 2 is used. That is, in the present embodiment, as the insulating substrate 11, the insulating substrate 11 is insulated from the one surface so as to maintain a distance between the face plate 30 and the face plate 30 facing each other on the one surface side. Reinforcing spacers 11b protruding in the thickness direction of the flexible substrate 11 and the lower electrodes 1 described above.
A ceramic substrate integrally formed with 2a is used. In addition, each reinforcing spacer 11b in the present embodiment is formed in a direction orthogonal to the lower electrode 12a, and protrudes toward the face plate 30 side so as to divide the separation portion 6b of the strong electric field drift layer 6. Reinforcing spacer 1
1b is formed in a strip shape, and the thickness of the lower electrode 12a in the extension direction may be set to about several μm depending on the interval between pixels, and the height of the insulating substrate 11 in the thickness direction may be set to about several mm. . Such a ceramic substrate can be easily formed by a sintering method or the like, and the reinforcing spacer 11b can be easily adapted to various shapes.
【００３２】しかして、本実施形態における電界放射型
電子源１０では、補強用スペーサ１１ｂが絶縁性基板１
１に一体形成されており、電界放射型電子源１０の形成
後に電界放射型電子源１０に対して補強用スペーサ１１
ｂを位置決めする必要がないので、ディスプレイの電子
源として用いる場合に、従来のように組立時に電界放射
型電子源１０とフェースプレート３０との間に別体の補
強用スペーサを配置する工程が不要となる。つまり、電
界放射型電子源１０およびフェースプレート３０それぞ
れに対して別体の補強用スペーサを位置決めして固定す
る工程が不要となり、ディスプレイの組立工程の簡略化
を図れるとともにディスプレイの大面積化が容易にな
る。Therefore, in the field emission electron source 10 according to this embodiment, the reinforcing spacer 11b is used as the insulating substrate 1.
1 and is integrally formed with the field emission electron source 10, and a reinforcing spacer 11 for the field emission electron source 10 is formed after the field emission electron source 10 is formed.
Since it is not necessary to position b, when using it as an electron source of a display, the step of disposing a separate reinforcing spacer between the field emission electron source 10 and the face plate 30 at the time of assembly is unnecessary as in the conventional case. Becomes In other words, the step of positioning and fixing separate reinforcing spacers for the field emission electron source 10 and the face plate 30 is not required, which simplifies the assembly process of the display and facilitates the enlargement of the display area. become.
【００３３】また、本実施形態では、絶縁性基板１１を
リヤプレートとして使用可能な強度となるように厚みを
設定してあり、絶縁性基板１１が、フェースプレート３
０および支持用スペーサ（図示せず）とともに電子源素
子１０ａが収納される気密空間を形成するためのリヤプ
レートを兼ねるので、部品点数を削減でき、組立工程の
工程数を削減できるとともに低コスト化を図れる。ここ
において、絶縁性基板１１（上記セラミック基板）をフ
ェースプレート３０との熱膨張係数の小さい材料（例え
ば、Ａｌ2Ｏ3）により形成しておけば、組立工程におい
て絶縁性基板１１とフェースプレート３０との熱膨張係
数差に起因してフェースプレート３０や上記セラミック
基板が割れるのを防止することができる。また、Ａｌ2
Ｏ3，ＡｉＮ，ＳｉＣなどのセラミックはガラスに比べ
て熱伝導率が高いので、従来のようにガラス基板よりな
る絶縁性基板１１’を用いている場合に比べて電子源素
子１０ａで発生した熱を効率良く放熱させることがで
き、電子源としての信頼性を高めることができる。特
に、絶縁性基板１１の主成分をＳｉＣまたはＡｌＮとし
ておけば、主成分がＡｌ2Ｏ3の場合に比べて熱伝導率が
高くなり、より放熱性を高めることができる。ここにお
いて、ガラスの熱伝導率は、〜１Ｗ／ｍＫ、ＳｉＣの熱
伝導率は６０〜７０Ｗ／ｍＫ、ＡｌＮの熱伝導率は、〜
８０Ｗ／ｍＫ、Ａｉ 2Ｏ3の熱伝導率は１０〜４０Ｗ／ｍ
Ｋである。Further, in this embodiment, the insulating substrate 11 is
Make the thickness so that it can be used as a rear plate.
The insulating substrate 11 is set and the face plate 3
0 and a supporting spacer (not shown) together with an electron source element
Rear plug for forming an airtight space in which the child 10a is housed
Since it also serves as a rate, the number of parts can be reduced and the assembly process
The number of steps can be reduced and the cost can be reduced. here
In, the insulating substrate 11 (ceramic substrate)
A material having a small coefficient of thermal expansion with the base plate 30 (for example,
For example, Al2O3If it is formed by
Of thermal expansion between the insulating substrate 11 and the face plate 30
Due to the number difference, the face plate 30 and the above ceramics
It is possible to prevent the substrate from cracking. Also, Al2
O3, AiN, SiC and other ceramics are more
Since it has a high thermal conductivity, it is better than the conventional glass substrate.
In comparison with the case of using the insulating substrate 11 ',
The heat generated by the child 10a can be efficiently dissipated.
Therefore, the reliability as an electron source can be improved. Special
In addition, the main component of the insulating substrate 11 is SiC or AlN
The main ingredient is Al2O3Thermal conductivity compared to
It becomes higher and the heat dissipation can be further improved. Here
And the thermal conductivity of glass is ~ 1 W / mK, the heat of SiC
The conductivity is 60 to 70 W / mK, and the thermal conductivity of AlN is ~
80W / mK, Ai 2O3Has a thermal conductivity of 10-40 W / m
K.
【００３４】なお、フェースプレート３０と絶縁性基板
１０と支持用スペーサとで囲まれる気密空間の真空度は
１０-4Ｐａ〜１０1Ｐａ程度に設定されている。The degree of vacuum of the airtight space surrounded by the face plate 30, the insulating substrate 10 and the supporting spacers is set to about 10 -4 Pa to 10 1 Pa.
【００３５】ところで、補強用スペーサ１１ｂが絶縁体
であると、フェースプレート３０側で電子が散乱した場
合、補強用スペーサ１１ｂがチャージアップし、上記コ
レクタ電極と表面電極７との間に所望の電圧を印加でき
なくなる恐れがある。この種の不具合を解決するには、
上記セラミック基板のうち少なくとも補強用スペーサ１
１ｂを高抵抗としておけばよい。補強用スペーサ１１ｂ
を高抵抗としておけば、補強用スペーサ１１ｂが絶縁体
で形成されている場合に比べて電荷が溜まりにくくな
り、フェースプレート３０側での電子の散乱に起因した
補強用スペーサ１１ｂのチャージアップが起こりにくく
なり、ディスプレイの信頼性を高めることができる。こ
こにおいて、高抵抗の補強用スペーサ１１ｂの主成分と
しては、ＺｒＯ2，Ａｌ2Ｏ3，ＳｉＣから適宜選択すれ
ばよく、補強用スペーサ１１ｂの抵抗率は１０3〜１０9
Ωｃｍ程度に設定することが望ましい。If the reinforcing spacer 11b is an insulator, when the electrons are scattered on the face plate 30 side, the reinforcing spacer 11b is charged up and a desired voltage is applied between the collector electrode and the surface electrode 7. May not be applied. To solve this kind of failure,
At least the reinforcing spacer 1 of the ceramic substrate
It is sufficient to set 1b as a high resistance. Reinforcing spacer 11b
If the resistance is set to be high, electric charges are less likely to be accumulated as compared with the case where the reinforcing spacer 11b is formed of an insulator, and the reinforcing spacer 11b is charged up due to the scattering of electrons on the face plate 30 side. It becomes difficult and the reliability of the display can be improved. Here, the main component of the high-resistance reinforcing spacer 11b may be appropriately selected from ZrO 2 , Al 2 O 3 , and SiC, and the reinforcing spacer 11b has a resistivity of 10 3 to 10 9.
It is desirable to set to about Ωcm.
【００３６】なお、本実施形態では図１および図２に示
すように、絶縁性基板１１に補強用スペーサ１１ｂおよ
び下部電極１２ａが一体形成されたセラミック基板を用
いているので、補強用スペーサ１１ｂに関係なく下部電
極１２ａを形成することができるから、下部電極１２ａ
のレイアウト設計が容易になるという利点があるが、必
ずしも下部電極１２ａを絶縁性基板１１に一体形成する
必要はなく、例えば図３に示すように絶縁性基板１１に
補強用スペーサ１１ｂのみが一体形成されたセラミック
基板を用いてもよい。In this embodiment, as shown in FIGS. 1 and 2, since the insulating substrate 11 is a ceramic substrate in which the reinforcing spacer 11b and the lower electrode 12a are integrally formed, the reinforcing spacer 11b is used as the reinforcing spacer 11b. Since the lower electrode 12a can be formed regardless of the lower electrode 12a
However, it is not always necessary to integrally form the lower electrode 12a on the insulating substrate 11, and for example, only the reinforcing spacer 11b is integrally formed on the insulating substrate 11 as shown in FIG. A ceramic substrate may be used.
【００３７】（実施形態２）本実施形態の電界放射型電
子源１０の基本構成は実施形態１と略同じであって、図
４および図５に示すように、絶縁性基板１１として複数
の角柱状の補強用スペーサ１１ｂが一体形成されたセラ
ミック基板を用いており、金属材料（例えば、Ｃｒ、Ｗ
など）よりなる下部電極１２ａが絶縁性基板１１の上記
一表面から突出する形で形成されている点が相違する。
ここにおいて、補強用スペーサ１１ｂは強電界ドリフト
層６の分離部６ｂを貫通する形で実施形態１にて説明し
たフェースプレート３０（図１参照）側へ突出してい
る。なお、実施形態１と同様の構成要素には同一の符号
を付して説明を省略する。(Embodiment 2) The basic structure of the field emission electron source 10 of this embodiment is substantially the same as that of Embodiment 1, and as shown in FIG. 4 and FIG. A ceramic substrate integrally formed with a columnar reinforcing spacer 11b is used, and a metal material (for example, Cr, W) is used.
The difference is that the lower electrode 12a made of, for example, is formed so as to project from the one surface of the insulating substrate 11.
In this case, the reinforcing spacer 11b protrudes toward the face plate 30 (see FIG. 1) described in the first embodiment so as to penetrate the separating portion 6b of the strong electric field drift layer 6. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
【００３８】しかして、本実施形態では、補強用スペー
サ１１ｂが角柱状の形状に形成されているので、補強用
スペーサ１１ｂが一体形成された絶縁性基板１１の上記
一表面側に所定形状にパターニングした下部電極１２ａ
を容易に形成することができ、下部電極１２ａのパター
ンや材料の変更に容易に対応することができる。In this embodiment, however, since the reinforcing spacer 11b is formed in a prismatic shape, the insulating spacer 11 integrally formed with the reinforcing spacer 11b is patterned into a predetermined shape on the one surface side. Lower electrode 12a
Can be easily formed, and the pattern and material of the lower electrode 12a can be easily changed.
【００３９】（実施形態３）本実施形態の電界放射型電
子源１０の基板構成は実施形態２と略同じであって、図
６に示すように、絶縁性基板１１の一表面側において隣
り合う下部電極１２ａ間を埋める絶縁部１２ｂが形成さ
れている点が相違する。ここにおいて、下部電極１２ａ
はｎ形多結晶シリコンにより形成され、絶縁部１２ｂは
ノンドープの多結晶シリコンにより形成されている。本
実施形態では、補強用スペーサ１１ｂが一体形成された
絶縁性基板１１の上記一表面側にノンドープの多結晶シ
リコン層を成膜した後に、リソグラフィ技術およびイオ
ン注入技術などを利用してｎ形多結晶シリコンよりなる
下部電極１２ａを形成することで残りの部分がノンドー
プの多結晶シリコンよりなる絶縁部１２ｂとなる。ま
た、強電界ドリフト層６は、下部電極１２ａおよび絶縁
部１２ｂを覆うようにノンドープの多結晶シリコン層を
成膜させた後に、当該多結晶シリコン層に陽極酸化処理
や酸化処理などを施すことによってドリフト部６ａを形
成する。(Embodiment 3) The field emission type electron source 10 of this embodiment has substantially the same substrate structure as that of the embodiment 2, and as shown in FIG. The difference is that an insulating portion 12b filling the space between the lower electrodes 12a is formed. Here, the lower electrode 12a
Is formed of n-type polycrystalline silicon, and the insulating portion 12b is formed of non-doped polycrystalline silicon. In this embodiment, after a non-doped polycrystalline silicon layer is formed on the one surface side of the insulating substrate 11 on which the reinforcing spacer 11b is integrally formed, an n-type poly-type is formed by using a lithography technique and an ion implantation technique. By forming the lower electrode 12a made of crystalline silicon, the remaining portion becomes the insulating portion 12b made of non-doped polycrystalline silicon. The strong electric field drift layer 6 is formed by forming a non-doped polycrystalline silicon layer so as to cover the lower electrode 12a and the insulating portion 12b, and then subjecting the polycrystalline silicon layer to anodic oxidation treatment or oxidation treatment. The drift portion 6a is formed.
【００４０】しかして、本実施形態では、隣り合う下部
電極１２ａ間に絶縁部１２ｂが形成されているので、強
電界ドリフト層６の表面の平坦性を向上させることがで
き、表面電極７の断線を防止することができる。In this embodiment, however, since the insulating portion 12b is formed between the adjacent lower electrodes 12a, the flatness of the surface of the strong electric field drift layer 6 can be improved and the disconnection of the surface electrode 7 can be achieved. Can be prevented.
【００４１】ところで、上記各実施形態では、強電界ド
リフト層６のドリフト部６ａを酸化した多孔質多結晶シ
リコン層により形成しているが、ドリフト部６ａを窒化
若しくは酸窒化した多孔質多結晶シリコン層により形成
してもよく、多孔質多結晶シリコン層以外の多孔質半導
体層を酸化若しくは窒化若しくは酸窒化して形成しても
よい。ドリフト部６ａを窒化した多孔質多結晶シリコン
層とした場合には図８にて説明した各シリコン酸化膜５
２，６４がいずれもシリコン窒化膜となり、ドリフト部
６ａを酸窒化した多孔質多結晶シリコン層とした場合に
は各シリコン酸化膜５２，６４がいずれもシリコン酸窒
化膜となる。In each of the above embodiments, the drift portion 6a of the strong electric field drift layer 6 is formed by the oxidized porous polycrystalline silicon layer, but the drift portion 6a is nitrided or oxynitrided. It may be formed of a layer, or may be formed by oxidizing, nitriding, or oxynitriding a porous semiconductor layer other than the porous polycrystalline silicon layer. When the drift portion 6a is formed of a nitrided porous polycrystalline silicon layer, each silicon oxide film 5 described in FIG.
Both 2 and 64 are silicon nitride films, and when the drift portion 6a is an oxynitrided porous polycrystalline silicon layer, both silicon oxide films 52 and 64 are silicon oxynitride films.
【００４２】また、上述の各電子源素子１０ａは、フェ
ースプレート３０における電界放射型電子源１０との対
向面側に設けられたＲ，Ｇ，Ｂいずれかの蛍光体からな
る個々のサブピクセル毎に形成されているので、表面電
極７および下部電極１２ａを絶縁性基板１１の厚み方向
においてドリフト部６ａに重なる部位にのみ形成して低
抵抗の導電性材料からなるバス電極を設ければ、選択さ
れた電子源素子１０ａから電子線が放出されるまでの遅
れ時間を短くすることができるとともに、配線での電圧
降下によるエミッション電流の減少やばらつきを抑える
ことができる。Further, each of the electron source elements 10a described above is provided for each subpixel made of any one of R, G, and B phosphors provided on the surface of the face plate 30 facing the field emission electron source 10. Therefore, if the surface electrode 7 and the lower electrode 12a are formed only in a portion that overlaps the drift portion 6a in the thickness direction of the insulating substrate 11 and the bus electrode made of a low resistance conductive material is provided, The delay time until the electron beam is emitted from the generated electron source element 10a can be shortened, and the reduction or variation of the emission current due to the voltage drop in the wiring can be suppressed.
【００４３】[0043]
【発明の効果】請求項１の発明は、絶縁性基板と、絶縁
性基板の一表面側に形成され電子を放出する複数の電子
源素子とを備え、絶縁性基板は、前記一表面側に離間し
て対向配置されるフェースプレートとの間の距離を規定
距離に保つように前記一表面から厚み方向へ突出する補
強用スペーサが一体形成されたセラミック基板からなる
ものであり、ディスプレイの電子源として用いる場合
に、従来のように組立時に電界放射型電子源とフェース
プレートとの間に別体の補強用スペーサを配置する工程
が不要となり、つまり、電界放射型電子源およびフェー
スプレートそれぞれに対して別体の補強用スペーサを位
置決めして固定する工程が不要となり、ディスプレイの
組立工程の簡略化を図れるとともにディスプレイの大面
積化が容易になるという効果がある。また、Ａｌ2Ｏ3，
ＡｉＮ，ＳｉＣなどのセラミックはガラスに比べて熱伝
導率が高いので、従来のように絶縁性基板としてガラス
基板を用いている場合に比べて電子源素子で発生した熱
を効率良く放熱させることができ、電子源としての信頼
性を高めることができるという効果がある。なお、補強
用スペーサが一体形成されたセラミック基板は燒結法な
どによって容易に形成することができ、補強用スペーサ
の形状としても種々の形状に容易に対応することができ
る。According to the first aspect of the present invention, an insulating substrate and a plurality of electron source elements that emit electrons are formed on one surface side of the insulating substrate, and the insulating substrate is provided on the one surface side. An electron source for a display, which comprises a ceramic substrate integrally formed with a reinforcing spacer projecting in the thickness direction from the one surface so as to maintain a distance between the face plate and the face plate which are spaced apart and face each other. When used as, the step of disposing a separate reinforcing spacer between the field emission electron source and the face plate at the time of assembly becomes unnecessary, that is, for each of the field emission electron source and the face plate. Since the step of positioning and fixing a separate reinforcing spacer is unnecessary, the display assembly process can be simplified and the display area can be increased easily. There is a cormorant effect. In addition, Al 2 O 3 ,
Since ceramics such as AiN and SiC have a higher thermal conductivity than glass, it is possible to efficiently dissipate the heat generated by the electron source element compared to the case where a glass substrate is used as an insulating substrate as in the conventional case. Therefore, there is an effect that the reliability as an electron source can be enhanced. The ceramic substrate integrally formed with the reinforcing spacer can be easily formed by a sintering method or the like, and various shapes of the reinforcing spacer can be easily accommodated.
【００４４】請求項２の発明は、請求項１の発明におい
て、前記電子源素子は、前記絶縁性基板の前記一表面側
に形成された下部電極と、前記厚み方向において下部電
極に対向する表面電極と、下部電極と表面電極との間に
介在する酸化若しくは窒化若しくは酸窒化した多孔質半
導体層よりなるドリフト部とを備え、表面電極と下部電
極との間に表面電極を高電位側として電圧を印加したと
きにドリフト部に作用する電界により下部電極から注入
された電子がドリフト部をドリフトし表面電極を通して
放出されるので、前記電子源素子から放出される電子線
の放出方向が前記表面電極の法線方向に揃いやすいか
ら、複雑なシャドウマスクや電子収束レンズを設ける必
要がなく、ディスプレイの薄型化を図れ、絶縁性基板の
上記一表面からの補強用スペーサの突出高さを低くする
ことができるという効果がある。According to a second aspect of the invention, in the first aspect of the invention, the electron source element includes a lower electrode formed on the one surface side of the insulating substrate and a surface facing the lower electrode in the thickness direction. An electrode and a drift portion formed of an oxidized, nitrided, or oxynitrided porous semiconductor layer interposed between the lower electrode and the surface electrode, and a voltage is applied between the surface electrode and the lower electrode with the surface electrode on the high potential side. The electrons injected from the lower electrode by the electric field acting on the drift portion when the voltage is applied drifts through the drift portion and is emitted through the surface electrode. Therefore, the emission direction of the electron beam emitted from the electron source element is the surface electrode. Since it is easy to align in the normal direction, it is not necessary to provide a complicated shadow mask or electron converging lens, the display can be made thinner, and the supplement from the above-mentioned one surface of the insulating substrate can be achieved. There is an effect that it is possible to reduce the projection height of use spacers.
【００４５】請求項３の発明は、請求項２の発明におい
て、前記セラミック基板は、前記下部電極が前記絶縁性
基板に一体形成されているので、補強用スペーサに関係
なく下部電極を形成することができるという効果があ
る。したがって、前記下部電極のレイアウト設計が容易
になる。According to a third aspect of the invention, in the second aspect of the invention, since the lower electrode of the ceramic substrate is integrally formed with the insulating substrate, the lower electrode should be formed regardless of the reinforcing spacer. There is an effect that can be. Therefore, the layout design of the lower electrode is facilitated.
【００４６】請求項４の発明は、請求項１ないし請求項
３の発明において、前記絶縁性基板は、前記フェースプ
レートとともに前記各電子源素子が収納される気密空間
を形成するためのリヤプレートを兼ねるので、部品点数
を削減でき、組立工程の工程数を削減できるとともに低
コスト化を図れるという効果がある。According to a fourth aspect of the present invention, in the first to third aspects of the invention, the insulating substrate includes a rear plate for forming an airtight space for accommodating the electron source elements together with the face plate. Since it also serves, the number of parts can be reduced, the number of assembly steps can be reduced, and the cost can be reduced.
【００４７】請求項５の発明は、請求項１ないし請求項
４の発明において、前記セラミック基板は、前記フェー
スプレートとの熱膨張係数差が小さい材料により形成さ
れているので、組立工程において前記絶縁性基板と前記
フェースプレートとの熱膨張係数差に起因して前記フェ
ースプレートや前記セラミック基板が割れるのを防止す
ることができるという効果がある。According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, the ceramic substrate is made of a material having a small difference in coefficient of thermal expansion from the face plate. There is an effect that it is possible to prevent the face plate and the ceramic substrate from being cracked due to the difference in thermal expansion coefficient between the flexible substrate and the face plate.
【００４８】請求項６の発明は、請求項１ないし請求項
４の発明において、前記セラミック基板の主成分がＳｉ
Ｃ，ＡｌＮから選択されるので、前記セラミック基板の
主成分としてＡｌ2Ｏ3を用いる場合に比べて熱伝導率が
高くなり、各電子源素子で発生した熱を外部へ効率良く
放熱させることが可能となるという効果がある。According to a sixth aspect of the present invention, in the first to fourth aspects of the invention, the main component of the ceramic substrate is Si.
Since it is selected from C and AlN, the thermal conductivity is higher than that when Al 2 O 3 is used as the main component of the ceramic substrate, and the heat generated in each electron source element can be efficiently radiated to the outside. There is an effect that it becomes possible.
【００４９】請求項７の発明は、請求項１ないし請求項
６の発明において、前記セラミック基板は、少なくとも
補強用スペーサが高抵抗であるので、補強用スペーサが
絶縁体で形成されている場合に比べて電荷が溜まりにく
くなり、フェースプレート側での電子の散乱に起因した
補強用スペーサのチャージアップが起こりにくくなり、
ディスプレイの信頼性を高めることができるという効果
がある。According to a seventh aspect of the invention, in the ceramic substrate according to the first to sixth aspects, at least the reinforcing spacer has a high resistance. Therefore, when the reinforcing spacer is formed of an insulator, Compared to this, the electric charge is less likely to be accumulated, and the charge-up of the reinforcing spacer due to the scattering of electrons on the face plate side is less likely to occur,
This has the effect of increasing the reliability of the display.
【図１】実施形態１を示し、電界放射型電子源を用いた
ディスプレイの概略構成図である。FIG. 1 shows the first embodiment and is a schematic configuration diagram of a display using a field emission electron source.
【図２】同上の要部概略斜視図である。FIG. 2 is a schematic perspective view of an essential part of the above.
【図３】同上の他の構成例の要部概略斜視図である。FIG. 3 is a schematic perspective view of a main part of another configuration example of the above.
【図４】実施形態２を示す電界放射型電子源の概略斜視
図である。FIG. 4 is a schematic perspective view of a field emission electron source showing a second embodiment.
【図５】同上の要部概略斜視図である。FIG. 5 is a schematic perspective view of an essential part of the above.
【図６】実施形態３を示す電界放射型電子源の概略断面
図である。FIG. 6 is a schematic cross-sectional view of a field emission electron source showing a third embodiment.
【図７】従来例を示す電界放射型電子源の動作説明図で
ある。FIG. 7 is an operation explanatory view of a field emission type electron source showing a conventional example.
【図８】同上の電界放射型電子源の動作説明図である。FIG. 8 is an explanatory diagram of an operation of the above field emission electron source.
【図９】他の従来例を示す電界放射型電子源の動作説明
図である。FIG. 9 is an operation explanatory view of a field emission electron source showing another conventional example.
【図１０】同上を利用したディスプレイの概略構成図で
ある。FIG. 10 is a schematic configuration diagram of a display using the same as above.
６ 強電界ドリフト層 ６ａ ドリフト部 ６ｂ 分離部 ７ 表面電極 １０ 電界放射型電子源 １０ａ 電子源素子 １１ 絶縁性基板 １１ｂ スペーサ １２ａ 下部電極 6 Strong electric field drift layer 6a Drift section 6b Separation part 7 Surface electrode 10 Field emission electron source 10a Electron source element 11 Insulating substrate 11b spacer 12a lower electrode
フロントページの続き (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 櫟原 勉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 渡部 祥文 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 幡井 崇 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 馬場 徹 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5C032 AA01 CC10 5C036 EE09 EE12 EE14 EF01 EF06 EF09 EG02 EG12 EH05 EH11 EH21 Continued front page (72) Inventor Takuya Komoda 1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd. Inside the company (72) Inventor Tsutomu Kagehara 1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd. Inside the company (72) Inventor Yoshifumi Watanabe 1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd. Inside the company (72) Inventor Takashi Hatai 1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd. Inside the company (72) Inventor Toru Baba 1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd. Inside the company F-term (reference) 5C032 AA01 CC10 5C036 EE09 EE12 EE14 EF01 EF06 EF09 EG02 EG12 EH05 EH11 EH21
Claims (9)
形成され電子を放出する複数の電子源素子とを備え、絶
縁性基板は、前記一表面側に離間して対向配置されるフ
ェースプレートとの間の距離を規定距離に保つように前
記一表面から厚み方向へ突出する補強用スペーサが一体
形成されたセラミック基板からなることを特徴とする電
界放射型電子源。1. An insulating substrate, and a plurality of electron source elements which are formed on one surface side of the insulating substrate and emit electrons, wherein the insulating substrate is opposed to and spaced from the one surface side. A field emission electron source comprising a ceramic substrate integrally formed with a reinforcing spacer projecting from the one surface in the thickness direction so as to keep a distance from the face plate at a specified distance.
記一表面側に形成された下部電極と、前記厚み方向にお
いて下部電極に対向する表面電極と、下部電極と表面電
極との間に介在する酸化若しくは窒化若しくは酸窒化し
た多孔質半導体層よりなるドリフト部とを備え、表面電
極と下部電極との間に表面電極を高電位側として電圧を
印加したときにドリフト部に作用する電界により下部電
極から注入された電子がドリフト部をドリフトし表面電
極を通して放出されることを特徴とする請求項１記載の
電界放射型電子源。2. The electron source element includes a lower electrode formed on the one surface side of the insulating substrate, a surface electrode facing the lower electrode in the thickness direction, and between the lower electrode and the surface electrode. An intervening drift portion formed of an oxidized, nitrided, or oxynitrided porous semiconductor layer, and an electric field acting on the drift portion when a voltage is applied between the surface electrode and the lower electrode with the surface electrode on the high potential side. 2. The field emission electron source according to claim 1, wherein electrons injected from the lower electrode drift in the drift portion and are emitted through the surface electrode.
前記絶縁性基板に一体形成されてなることを特徴とする
請求項２記載の電界放射型電子源。3. The field emission electron source according to claim 2, wherein the lower electrode of the ceramic substrate is formed integrally with the insulating substrate.
トとともに前記各電子源素子が収納される気密空間を形
成するためのリヤプレートを兼ねることを特徴とする請
求項１ないし請求項３のいずれかに記載の電界放射型電
子源。4. The insulating substrate also functions as a rear plate for forming an airtight space for accommodating the electron source elements together with the face plate. The field emission electron source according to.
レートとの熱膨張係数差が小さい材料により形成されて
なることを特徴とする請求項１ないし請求項４のいずれ
かに記載の電界放射型電子源。5. The field emission electron source according to claim 1, wherein the ceramic substrate is made of a material having a small difference in thermal expansion coefficient from the face plate. .
ＡｌＮから選択されることを特徴とする請求項１ないし
請求項４のいずれかに記載の電界放射型電子源。6. The main component of the ceramic substrate is SiC,
The field emission electron source according to claim 1, wherein the field emission electron source is selected from AlN.
用スペーサが高抵抗であることを特徴とする請求項１な
いし請求項６のいずれかに記載の電界放射型電子源。7. The field emission electron source according to claim 1, wherein at least the reinforcing spacer of the ceramic substrate has high resistance.
Ｏ2，Ａｌ2Ｏ3，ＳｉＣから選択されることを特徴とす
る請求項７記載の電界放射型電子源。8. The main component of the reinforcing spacer is Zr.
The field emission electron source according to claim 7, wherein the field emission electron source is selected from O 2 , Al 2 O 3 , and SiC.
〜１０9Ωｃｍであることを特徴とする請求項７または
請求項８記載の電界放射型電子源。9. The reinforcing spacer has a resistivity of 10 3
9. The field emission type electron source according to claim 7, wherein the field emission electron source has a resistance of about 10 9 Ωcm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199837A JP3671875B2 (en) | 2001-06-29 | 2001-06-29 | Field emission electron source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199837A JP3671875B2 (en) | 2001-06-29 | 2001-06-29 | Field emission electron source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003016973A true JP2003016973A (en) | 2003-01-17 |
| JP3671875B2 JP3671875B2 (en) | 2005-07-13 |
Family
ID=19037066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001199837A Expired - Fee Related JP3671875B2 (en) | 2001-06-29 | 2001-06-29 | Field emission electron source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3671875B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013520008A (en) * | 2010-02-12 | 2013-05-30 | リサーチ・トライアングル・インスティチュート | Self-assembled nanodot (SAND) and non-self-assembled nanodot (NSAND) structures for generating energy transfer spacers |
-
2001
- 2001-06-29 JP JP2001199837A patent/JP3671875B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013520008A (en) * | 2010-02-12 | 2013-05-30 | リサーチ・トライアングル・インスティチュート | Self-assembled nanodot (SAND) and non-self-assembled nanodot (NSAND) structures for generating energy transfer spacers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3671875B2 (en) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633154B2 (en) | Thin film type electron source and thin film type electron source application equipment | |
| JP3214256B2 (en) | Electronic pulse emission device and display device | |
| KR20080086214A (en) | Flat panel display | |
| JP2004246317A (en) | Cold cathode type flat panel display | |
| JP2003016973A (en) | Field emission type electron source | |
| US20070114926A1 (en) | Image display device | |
| EP1780751B1 (en) | Spacer and electron emission display including the spacer | |
| JP2004071275A (en) | Display and its manufacturing process | |
| WO2000074098A1 (en) | Thin-film electron source, display and device | |
| JP4682525B2 (en) | Color liquid crystal display | |
| JP3780937B2 (en) | Field emission electron source and manufacturing method thereof | |
| JP4314761B2 (en) | Display device | |
| JP2003016924A (en) | Field emission type electron source | |
| JP4209556B2 (en) | Display device | |
| JP2003109528A (en) | Display device | |
| JP3687522B2 (en) | Field emission electron source | |
| JP2003197089A (en) | Field emission electron source | |
| US7468577B2 (en) | Electron emission display having a spacer with inner electrode inserted therein | |
| JP2003173751A (en) | Display device and its manufacturing method | |
| JP2000243217A (en) | Semiconductor diamond electron emitting element | |
| JPH0567426A (en) | Electric field emission type electron source | |
| JP2003109527A (en) | Display device | |
| JP2002198000A (en) | Image display device | |
| JP3965937B2 (en) | Field emission electron source | |
| EP1780753B1 (en) | Electron emission display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |