JP2003009149A - Apparatus and method for image processing, program and storing medium - Google Patents
Apparatus and method for image processing, program and storing mediumInfo
- Publication number
- JP2003009149A JP2003009149A JP2001195192A JP2001195192A JP2003009149A JP 2003009149 A JP2003009149 A JP 2003009149A JP 2001195192 A JP2001195192 A JP 2001195192A JP 2001195192 A JP2001195192 A JP 2001195192A JP 2003009149 A JP2003009149 A JP 2003009149A
- Authority
- JP
- Japan
- Prior art keywords
- command
- information
- image processing
- modules
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、画像処理装置及び
方法、並びにプログラム及び記録媒体に関し、詳しく
は、画像情報を符号化及び／又は復号化する際に好適な
画像処理装置及び方法、並びにプログラム及び記録媒体
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus and method, a program and a recording medium, and more specifically, an image processing apparatus and method and a program suitable for encoding and / or decoding image information. And a recording medium.
【０００２】[0002]
【従来の技術】近年、画像情報は、デジタルとして取り
扱われる際に、効率の高い情報の伝送及び蓄積を目的と
して、ＭＰＥＧ（Moving Picture Experts Group）形式
等による圧縮によって、画像圧縮情報として用いられる
ことが多い。2. Description of the Related Art In recent years, when image information is treated as digital, it is used as image compression information by compression in the MPEG (Moving Picture Experts Group) format or the like for the purpose of efficient transmission and storage of information. There are many.
【０００３】このとき、画像情報を符号化する処理、画
像圧縮情報を復号化する処理、さらには復号化と符号化
とを行って画像圧縮情報を変換する処理には、ハードエ
ンコーダ、ハードデコーダが用いられる場合と、ソフト
エンコーダ、ソフトデコーダが用いられる場合とがあ
る。At this time, a hard encoder and a hard decoder are used for a process of encoding image information, a process of decoding image compressed information, and a process of converting image compressed information by performing decoding and encoding. There are cases where it is used and cases where a soft encoder or soft decoder is used.
【０００４】[0004]
【発明が解決しようとする課題】ところで、上述のＭＰ
ＥＧ形式には、現在、ＭＰＥＧ１、ＭＰＥＧ２及びＭＰ
ＥＧ４等が用いられているが、上述のハードエンコー
ダ、ハードデコーダは、１種類の圧縮形式しか対応しな
いものが主であり、複数種類の圧縮形式に対応するため
には、多くのＩＣ（Integrated Circuit）が組み合わさ
れた回路を必要としなければならない。これは、回路規
模が大きくなり、コストが高くなるという問題点とな
る。By the way, the above-mentioned MP
EG format is currently MPEG1, MPEG2 and MP
Although the EG4 and the like are used, most of the hard encoders and hard decoders described above support only one type of compression format. In order to support a plurality of types of compression formats, many ICs (Integrated Circuits) are used. ) Must have a combined circuit. This causes a problem that the circuit scale becomes large and the cost becomes high.
【０００５】また、上述のソフトエンコーダ、ソフトデ
コーダには、処理速度が速い高性能ＣＰＵ（Central pr
ocessing Unit）又は複数の汎用ＣＰＵが使用される必
要がある。しかしながら、高性能ＣＰＵは、価格が高い
という問題点がある。また、複数の汎用ＣＰＵを使用し
た場合には、コストが高く、消費電力が多く、さらに複
数の汎用ＣＰＵを収容するスペースが必要となるという
問題点がある。なお、上述の高性能ＣＰＵ及び汎用ＣＰ
Ｕには、ＶＬＩＷ（Very Long Instruction Word）方式
に対応したＣＰＵも含まれるものとする。In the soft encoder and soft decoder described above, a high-performance CPU (Central pr
cessing Unit) or multiple general purpose CPUs need to be used. However, the high-performance CPU has a problem of high price. Further, when using a plurality of general-purpose CPUs, there are problems that the cost is high, the power consumption is high, and a space for accommodating the plurality of general-purpose CPUs is required. The above-mentioned high-performance CPU and general-purpose CP
U includes a CPU compatible with the VLIW (Very Long Instruction Word) system.
【０００６】そこで、本発明は、上述の実情に鑑みて提
案されたものであり、汎用ＣＰＵを用いて複数種類の圧
縮形式に対応した処理を行うことができる画像処理装置
及び方法、並びにプログラム及び記録媒体を提供するこ
とを目的としている。Therefore, the present invention has been proposed in view of the above situation, and an image processing apparatus and method, a program, and a program capable of performing processing corresponding to a plurality of types of compression formats using a general-purpose CPU. The purpose is to provide a recording medium.
【０００７】[0007]
【課題を解決するための手段】本発明に係る画像処理装
置は、上述の問題点を解決するために、複数の画像処理
形式の画像情報を符号化及び／又は復号化する複数のモ
ジュールと、複数のモジュールの各々に対応する先入れ
先出し方式による複数の一時記憶手段と、複数の画像処
理形式に応じて、複数のモジュールが実行する一連の作
業に関する作業情報としての複数のコマンドディスクリ
プタを作成する作成手段と、複数のコマンドディスクリ
プタが記憶される記憶手段と、記憶手段に記憶された複
数のコマンドディスクリプタのうちの最初のコマンドデ
ィスクリプタを実行するモジュールに対応する一時記憶
手段に、最初のコマンドディスクリプタが記憶されてい
る領域を指定する情報を書き込むことを制御する制御手
段とを備える。In order to solve the above-mentioned problems, an image processing apparatus according to the present invention includes a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, A plurality of temporary storage means by a first-in first-out method corresponding to each of the plurality of modules, and a creation means for creating a plurality of command descriptors as work information related to a series of works executed by the plurality of modules according to a plurality of image processing formats The first command descriptor is stored in the temporary storage unit corresponding to the module that executes the first command descriptor among the plurality of command descriptors stored in the storage unit and the plurality of command descriptors stored in the storage unit. And a control unit for controlling writing of information designating the specified area.
【０００８】この画像処理装置は、複数の画像処理形式
の画像情報を符号化及び／又は復号化する複数のモジュ
ールと、複数のモジュールの各々に対応する先入れ先出
し方式による複数の一時記憶手段とを備え、複数の画像
処理形式に応じて、複数のモジュールが実行する一連の
作業に関する作業情報としての複数のコマンドディスク
リプタを記憶手段に作成し、複数のコマンドディスクリ
プタのうちの最初のコマンドディスクリプタを実行する
モジュールに対応する一時記憶手段に、最初のコマンド
ディスクリプタが記憶されている領域を指定する情報を
書き込むことにより、複数のモジュールの間で作業の受
け渡しを行うことができる。This image processing device comprises a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. A module that creates a plurality of command descriptors as work information relating to a series of work executed by a plurality of modules in a storage unit according to a plurality of image processing formats and executes the first command descriptor of the plurality of command descriptors. By writing the information designating the area in which the first command descriptor is stored in the temporary storage means corresponding to, the work can be transferred between the plurality of modules.
【０００９】本発明に係る画像処理方法は、上述の問題
点を解決するために、複数の画像処理形式の画像情報を
符号化及び／又は復号化する複数のモジュールと、複数
のモジュールの各々に対応する先入れ先出し方式による
複数の一時記憶手段とを備える画像処理装置の画像処理
方法において、複数の画像処理形式に応じて、複数のモ
ジュールが実行する一連の作業に関する作業情報として
の複数のコマンドディスクリプタを作成する作成工程
と、複数のコマンドディスクリプタを記憶手段に記憶さ
せる記憶制御工程と、記憶手段に記憶された複数のコマ
ンドディスクリプタのうちの最初のコマンドディスクリ
プタを実行するモジュールに対応する一時記憶手段に、
最初のコマンドディスクリプタが記憶されている領域を
指定する情報を書き込むことを制御する制御工程とを有
する。In order to solve the above-mentioned problems, the image processing method according to the present invention includes a plurality of modules for encoding and / or decoding image information of a plurality of image processing formats, and each of the plurality of modules. In an image processing method of an image processing apparatus comprising a plurality of temporary storage means of a corresponding first-in first-out method, a plurality of command descriptors as work information regarding a series of works executed by a plurality of modules are provided in accordance with a plurality of image processing formats. A creating step to create, a storage control step of storing a plurality of command descriptors in the storage means, and a temporary storage means corresponding to the module that executes the first command descriptor of the plurality of command descriptors stored in the storage means,
And a control step of controlling writing of information designating an area in which the first command descriptor is stored.
【００１０】この画像処理方法では、複数の画像処理形
式の画像情報を符号化及び／又は復号化する複数のモジ
ュールと、複数のモジュールの各々に対応する先入れ先
出し方式による複数の一時記憶手段とを備える画像処理
装置の画像処理方法において、複数の画像処理形式に応
じて、複数のモジュールが実行する一連の作業に関する
作業情報としての複数のコマンドディスクリプタを作成
し、記憶手段に記憶させ、複数のコマンドディスクリプ
タのうちの最初のコマンドディスクリプタを実行するモ
ジュールに対応する一時記憶手段に、最初のコマンドデ
ィスクリプタが記憶されている領域を指定する情報を書
き込むことにより、複数のモジュールの間で作業の受け
渡しを行うことができる。This image processing method comprises a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. In the image processing method of the image processing apparatus, a plurality of command descriptors are created as work information regarding a series of works executed by a plurality of modules according to a plurality of image processing formats, and are stored in a storage unit. Among the plurality of modules, the work is transferred by writing the information designating the area in which the first command descriptor is stored in the temporary storage means corresponding to the module that executes the first command descriptor among them. You can
【００１１】本発明に係るプログラムは、上述の問題点
を解決するために、複数の画像処理形式の画像情報を符
号化及び／又は復号化する複数のモジュールと、複数の
モジュールの各々に対応する先入れ先出し方式による複
数の一時記憶手段とを備える画像処理装置に、複数の画
像処理形式に応じて、複数のモジュールが実行する一連
の作業に関する作業情報としての複数のコマンドディス
クリプタを作成する作成工程と、複数のコマンドディス
クリプタを記憶手段に記憶させる記憶制御工程と、記憶
手段に記憶された複数のコマンドディスクリプタのうち
の最初のコマンドディスクリプタを実行するモジュール
に対応する一時記憶手段に、最初のコマンドディスクリ
プタが記憶されている領域を指定する情報を書き込むこ
とを制御する制御工程とを含む処理を実行させる。In order to solve the above-mentioned problems, a program according to the present invention corresponds to a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, and each of the plurality of modules. In the image processing apparatus provided with a plurality of temporary storage means by the first-in first-out method, in accordance with a plurality of image processing format, a creation step of creating a plurality of command descriptors as work information regarding a series of work performed by a plurality of modules, The storage control step of storing a plurality of command descriptors in the storage means, and the first command descriptor stored in the temporary storage means corresponding to the module that executes the first command descriptor of the plurality of command descriptors stored in the storage means. Control that controls the writing of information that specifies the area being occupied To execute processing including the extent.
【００１２】このプログラムは、複数の画像処理形式の
画像情報を符号化及び／又は復号化する複数のモジュー
ルと、複数のモジュールの各々に対応する先入れ先出し
方式による複数の一時記憶手段とを備える画像処理装置
に、複数の画像処理形式に応じて、複数のモジュールが
実行する一連の作業に関する作業情報としての複数のコ
マンドディスクリプタを作成し、記憶手段に記憶させ、
記憶手段に記憶された複数のコマンドディスクリプタの
うちの最初のコマンドディスクリプタを実行するモジュ
ールに対応する一時記憶手段に、最初のコマンドディス
クリプタが記憶されている領域を指定する情報を書き込
む処理を実行させることにより、複数のモジュールの間
で作業の受け渡しを行わせる。This program includes a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. In the apparatus, in accordance with a plurality of image processing formats, a plurality of command descriptors as work information regarding a series of works executed by a plurality of modules are created, and stored in a storage unit,
Executing a process of writing information designating an area in which the first command descriptor is stored in the temporary storage unit corresponding to the module that executes the first command descriptor among the plurality of command descriptors stored in the storage unit This allows the work to be handed over between a plurality of modules.
【００１３】本発明に係る記録媒体は、上述の問題点を
解決するために、複数の画像処理形式の画像情報を符号
化及び／又は復号化する複数のモジュールと、複数のモ
ジュールの各々に対応する先入れ先出し方式による複数
の一時記憶手段とを備える画像処理装置に、複数の画像
処理形式に応じて、複数のモジュールが実行する一連の
作業に関する作業情報としての複数のコマンドディスク
リプタを作成する作成工程と、複数のコマンドディスク
リプタを記憶手段に記憶させる記憶制御工程と、記憶手
段に記憶された複数のコマンドディスクリプタのうちの
最初のコマンドディスクリプタを実行するモジュールに
対応する一時記憶手段に、最初のコマンドディスクリプ
タが記憶されている領域を指定する情報を書き込むこと
を制御する制御工程とを含む処理を実行させるプログラ
ムが記録されている。In order to solve the above-mentioned problems, a recording medium according to the present invention corresponds to a plurality of modules for encoding and / or decoding image information of a plurality of image processing formats, and each of the plurality of modules. In the image processing apparatus including a plurality of temporary storage means by the first-in first-out method, in accordance with a plurality of image processing format, a creation step of creating a plurality of command descriptors as work information related to a series of work performed by a plurality of modules, and , A storage control step of storing a plurality of command descriptors in the storage means, and the first command descriptor in the temporary storage means corresponding to the module that executes the first command descriptor of the plurality of command descriptors stored in the storage means. A controller that controls writing of information that specifies the stored area. Program for executing the processing including bets are recorded.
【００１４】この記録媒体は、複数の画像処理形式の画
像情報を符号化及び／又は復号化する複数のモジュール
と、複数のモジュールの各々に対応する先入れ先出し方
式による複数の一時記憶手段とを備える画像処理装置
に、複数の画像処理形式に応じて、複数のモジュールが
実行する一連の作業に関する作業情報としての複数のコ
マンドディスクリプタを作成し、記憶手段に記憶させ、
複数のコマンドディスクリプタのうちの最初のコマンド
ディスクリプタを実行するモジュールに対応する一時記
憶手段に、最初のコマンドディスクリプタが記憶されて
いる領域を指定する情報を書き込む処理を実行させるプ
ログラムが記録されていることにより、複数のモジュー
ルの間で作業の受け渡しを行わせる。This recording medium is provided with an image provided with a plurality of modules for encoding and / or decoding image information of a plurality of image processing formats, and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. In the processing device, in accordance with a plurality of image processing formats, create a plurality of command descriptors as work information regarding a series of works executed by a plurality of modules, and store the command descriptors in storage means,
A program for executing a process of writing information designating an area in which the first command descriptor is stored is recorded in the temporary storage unit corresponding to the module that executes the first command descriptor of the plurality of command descriptors. This allows the work to be handed over between a plurality of modules.
【００１５】[0015]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。本発明の実施の形態
として示すトランスコーダは、複数の画像処理形式の画
像情報を符号化及び／又は復号化する複数の処理モジュ
ールと、複数の処理モジュールの各々に対応する先入れ
先出し方式による複数の一時記憶手段としてのＪｏｂ
Ｑｕｅｕｅ ＦＩＦＯ（以下、単にＦＩＦＯ：First-in
First-Outと記す）と、複数の画像処理形式に応じて複
数の処理モジュールが実行する一連の作業に関する作業
情報としての複数のコマンドディスクリプタを作成する
作成手段としての作成機能部と、複数のコマンドディス
クリプタが記憶される記憶手段としてのＲＡＭ（Random
Access Memory）と、記憶手段に記憶された複数のコマ
ンドディスクリプタのうちの最初のコマンドディスクリ
プタを実行する処理モジュールに対応する一時記憶手段
に、最初のコマンドディスクリプタが記憶されている領
域を指定する情報を書き込むことを制御する制御手段と
しての制御機能部とを備えるものである。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The transcoder shown as the embodiment of the present invention includes a plurality of processing modules for encoding and / or decoding image information of a plurality of image processing formats, and a plurality of temporary storages by a first-in first-out method corresponding to each of the plurality of processing modules. Job as a storage means
Queue FIFO (hereinafter simply referred to as FIFO: First-in
First-Out), a creation function unit as a creation unit that creates a plurality of command descriptors as work information related to a series of works executed by a plurality of processing modules according to a plurality of image processing formats, and a plurality of commands. A RAM (Random
Access Memory) and the information that specifies the area in which the first command descriptor is stored in the temporary storage unit that corresponds to the processing module that executes the first command descriptor of the plurality of command descriptors stored in the storage unit. And a control function unit as control means for controlling writing.
【００１６】まず、本発明の実施の形態に係るトランス
コーダ１の概略構成について図１を用いて説明する。ト
ランスコーダ１を構成する各部は、モジュール化されて
おり、トランスコーダ１全体の動作を制御する制御ユニ
ット１１と、エンコード、デコード、トランスコード、
解像度変換（スケーリング）、フレームレート変換、ビ
ットレート変換等の処理を行う処理ユニット１２と、情
報が記憶されるメモリユニット１３と、画像情報及びＭ
ＰＥＧ（Moving Picture Experts Group）形式で圧縮さ
れた画像圧縮情報（以下、ＭＰＥＧ画像圧縮情報と記
す）を入出力する入出力ユニット１４とに分類される。First, a schematic configuration of the transcoder 1 according to the embodiment of the present invention will be described with reference to FIG. Each unit that constitutes the transcoder 1 is modularized, and includes a control unit 11 that controls the operation of the entire transcoder 1, an encoding unit, a decoding unit, a transcoding unit,
A processing unit 12 that performs processing such as resolution conversion (scaling), frame rate conversion, and bit rate conversion, a memory unit 13 that stores information, image information and M
It is classified into an input / output unit 14 for inputting / outputting image compression information (hereinafter referred to as MPEG image compression information) compressed in the PEG (Moving Picture Experts Group) format.
【００１７】ここで、上述のＭＰＥＧ画像圧縮情報は、
例えばＭＰＥＧ１、ＭＰＥＧ２ ＨＤ（High Definitio
n）、ＭＰＥＧ２ ＳＤ（StanDard）、ＭＰＥＧ４形式
等で圧縮されたＭＰＥＧ画像圧縮情報のことである。Here, the above-mentioned MPEG image compression information is
For example, MPEG1, MPEG2 HD (High Definitio)
n), MPEG2 SD (StanDard), MPEG image compression information compressed in the MPEG4 format or the like.
【００１８】制御ユニット１１は、ＣＰＵ２１と、ＣＰ
Ｕ２１が接続されるＣＰＵインターフェース２２と、図
示しないホストコンピュータが接続されるホストインタ
ーフェース２３と、図示しない外部ＲＯＭ（Read Only
Memory）が接続される外部ＲＯＭインターフェース２４
と、後述するアドレスを分類するジョブスプリッタ２５
とからなる。The control unit 11 includes a CPU 21 and a CP.
A CPU interface 22 to which the U21 is connected, a host interface 23 to which a host computer (not shown) is connected, and an external ROM (Read Only) not shown.
External ROM interface 24 to which Memory) is connected
And a job splitter 25 for classifying addresses described later.
Consists of.
【００１９】処理ユニット１２は、画像情報の動きベク
トルを検出する動き推定部２６と、画像情報を離散コサ
イン変換と量子化する離散コサイン変換＋量子化部２７
と、画像情報を可変長符号化する可変長符号化部２８
と、ＭＰＥＧ画像圧縮情報を可変長復号化する可変長復
号化部２９と、ＭＰＥＧ画像圧縮情報を逆離散コサイン
変換と逆量子化する逆量子化＋逆離散コサイン変換部３
０と、動きベクトルを用いて画像情報の動き予測を行う
動き補償部３１と、ＭＰＥＧ画像圧縮情報の解像度を変
換する解像度変換部３２と、アドレスを先入れ先出しす
るＦＩＦＯ３３ａ〜３３ｇとからなる。The processing unit 12 includes a motion estimator 26 for detecting a motion vector of image information, and a discrete cosine transform + quantizer 27 for quantizing the image information with a discrete cosine transform.
And a variable length coding unit 28 for variable length coding the image information.
, A variable length decoding unit 29 for variable length decoding the MPEG image compression information, and an inverse quantization + inverse discrete cosine transform unit 3 for inverse quantization and inverse quantization of the MPEG image compression information.
0, a motion compensator 31 for predicting motion of image information using a motion vector, a resolution converter 32 for converting the resolution of MPEG image compression information, and FIFOs 33a to 33g for first-in first-out addresses.
【００２０】以下、本明細書では、動き推定部２６、離
散コサイン変換＋量子化部２７、可変長符号化部２８、
可変長復号化部２９、逆量子化＋逆離散コサイン変換部
３０、動き補償部３１及び解像度変換部３２を個々に区
別する必要がない場合は、まとめて処理モジュール２６
〜３２と記すことにする。Hereinafter, in this specification, the motion estimation unit 26, the discrete cosine transform + quantization unit 27, the variable length coding unit 28,
When it is not necessary to individually distinguish the variable length decoding unit 29, the inverse quantization + inverse discrete cosine transform unit 30, the motion compensation unit 31, and the resolution conversion unit 32, the processing module 26 is collectively included.
It will be described as ~ 32.
【００２１】メモリユニット１３は、情報の蓄積や展開
等に使用されるＲＡＭ３４と、ＲＡＭ３４を制御するＲ
ＡＭコントローラ３５とからなる。The memory unit 13 includes a RAM 34 used for storing and expanding information, and an R for controlling the RAM 34.
The AM controller 35.
【００２２】入出力ユニット１４は、画像情報を入力す
るビデオイン３６と、ＭＰＥＧ画像圧縮情報を入力する
圧縮ビデオイン３７と、画像情報を出力するビデオアウ
ト３８と、ＭＰＥＧ画像圧縮情報を出力する圧縮ビデオ
アウト３９とからなる。The input / output unit 14 has a video-in 36 for inputting image information, a compressed video-in 37 for inputting MPEG image compression information, a video-out 38 for outputting image information, and a compression for outputting MPEG image compression information. It consists of video out 39.
【００２３】次に、上述の各部の機能を説明する。ま
ず、制御ユニット１１を構成する各部の機能を説明す
る。ＣＰＵ２１は、ＣＰＵ２１が実行する機能ブロック
として、各部の動作等を制御する制御機能部２１ａと、
詳細は図２を用いて後述するが、処理モジュール２６〜
３２が実行する一連の作業に関する複数のコマンドディ
スクリプタを作成する作成機能部２１ｂとを有する。Ｃ
ＰＵインターフェース２２は、ＣＰＵ２１を内部バスに
接続するための接続機器である。ホストインターフェー
ス２３は、ホストコンピュータを内部バスに接続するた
めの接続機器である。外部ＲＯＭインターフェース２４
は、外部ＲＯＭを内部バスに接続するための接続機器で
ある。ジョブスプリッタ２５は、内部バスを介して受信
したアドレスを分類し、ＦＩＦＯ３３ａ〜３３ｇへ送信
する。Next, the function of each of the above units will be described. First, the function of each part constituting the control unit 11 will be described. The CPU 21 includes a control function unit 21a that controls the operation of each unit, as a functional block executed by the CPU 21,
The details will be described later with reference to FIG.
32 has a creation function unit 21b that creates a plurality of command descriptors related to a series of operations to be executed by 32. C
The PU interface 22 is a connection device for connecting the CPU 21 to the internal bus. The host interface 23 is a connection device for connecting the host computer to the internal bus. External ROM interface 24
Is a connection device for connecting the external ROM to the internal bus. The job splitter 25 classifies the address received via the internal bus and transmits it to the FIFOs 33a to 33g.
【００２４】続いて、処理ユニット１２を構成する各部
の機能を説明する。動き推定部２６は、画像情報の動き
ベクトルを検出し、内部バスへ出力する。離散コサイン
変換＋量子化部２７は、画像情報を離散コサイン変換と
量子化し、内部バスへ出力する。可変長符号化部２８
は、画像情報を可変長符号化し、内部バスへ出力する。
可変長復号化部２９は、ＭＰＥＧ画像圧縮情報を可変長
復号化し、内部バスへ出力する。逆量子化＋逆離散コサ
イン変換部３０は、ＭＰＥＧ画像圧縮情報を逆離散コサ
イン変換と逆量子化し、内部バスへ出力する。動き補償
部３１は、動きベクトルを用いて画像情報の動き予測を
行い、内部バスへ出力する。解像度変換部３２は、ＭＰ
ＥＧ画像圧縮情報の解像度を変換し、内部バスへ出力す
る。ＦＩＦＯ３３ａ〜３３ｇは、ジョブスプリッタ２５
から送信されたアドレスを一時的に記憶し、先入れ先出
し方式により一時的に記憶したアドレスを送出する素子
であり、それぞれ処理モジュール２６〜３２に接続して
いる。Next, the function of each part constituting the processing unit 12 will be described. The motion estimation unit 26 detects the motion vector of the image information and outputs it to the internal bus. The discrete cosine transform + quantization unit 27 quantizes the image information by the discrete cosine transform and outputs it to the internal bus. Variable length coding unit 28
Outputs variable length coded image information and outputs it to the internal bus.
The variable length decoding unit 29 variable length decodes the MPEG image compression information and outputs it to the internal bus. The inverse quantization + inverse discrete cosine transform section 30 inversely quantizes the MPEG image compression information and inverse discrete cosine transform, and outputs it to the internal bus. The motion compensation unit 31 uses the motion vector to predict the motion of the image information and outputs it to the internal bus. The resolution converter 32 uses MP
The resolution of the EG image compression information is converted and output to the internal bus. The FIFOs 33a to 33g are the job splitter 25.
Is an element that temporarily stores the address transmitted from the device and sends the temporarily stored address by the first-in first-out method, and is connected to the processing modules 26 to 32, respectively.
【００２５】また、メモリユニット１３を構成する各部
の機能を説明する。ＲＡＭ３４は、共有メモリとされる
高速な内蔵ＤＲＡＭ（Dynamic Random Access Memory）
であり、詳細は図２を用いて後述するが、複数のコマン
ドディスクリプタが記憶される。ＲＡＭコントローラ３
５は、ＲＡＭ３４を制御して、ＲＡＭ３４に記憶されて
いるアドレス等の情報を読み書きする。The function of each part of the memory unit 13 will be described. The RAM 34 is a high-speed built-in DRAM (Dynamic Random Access Memory) that is a shared memory.
As will be described later in detail with reference to FIG. 2, a plurality of command descriptors are stored. RAM controller 3
Reference numeral 5 controls the RAM 34 to read / write information such as addresses stored in the RAM 34.
【００２６】また、入出力ユニット１４を構成する各部
の機能を説明する。ビデオイン３６は、画像情報を入力
し、内部バスへ出力する。圧縮ビデオイン３７は、ＭＰ
ＥＧ画像圧縮情報を入力し、内部バスへ出力する。ビデ
オアウト３８は、内部バスからの画像情報を出力する。
圧縮ビデオアウト３９は、内部バスからのＭＰＥＧ画像
圧縮情報を出力する。The function of each part of the input / output unit 14 will be described. The video-in 36 inputs image information and outputs it to the internal bus. Compressed Video In 37 is MP
EG image compression information is input and output to the internal bus. The video out 38 outputs image information from the internal bus.
The compressed video out 39 outputs the MPEG image compression information from the internal bus.
【００２７】このように構成されたトランスコード１
は、処理モジュール２６〜３２が複数のコマンドディス
クリプタに基づいて一連の作業を行うことによって、エ
ンコード、デコード、トランスコード、解像度変換、フ
レームレート変換、ビットレート変換等の複数の処理を
行う。Transcode 1 configured in this way
The processing modules 26 to 32 perform a series of operations based on a plurality of command descriptors to perform a plurality of processes such as encoding, decoding, transcoding, resolution conversion, frame rate conversion, and bit rate conversion.
【００２８】ここで、トランスコーダ１がコマンドディ
スクリプタを用いないでトランスコードを行った場合の
ＣＰＵ２１の割り込み回数について説明する。Here, the number of interrupts of the CPU 21 when the transcoder 1 transcodes without using the command descriptor will be described.
【００２９】トランスコーダ１が圧縮ビデオイン３７に
入力した１つのＭＰＥＧ画像圧縮情報をトランスコード
する場合、ＣＰＵ２１の機能ブロックとされる制御機能
部２１ａは、処理モジュール２６〜３２がＭＰＥＧ画像
圧縮情報の基本単位とされるフレーム単位で作業を実行
するようにスケジューリングする。これにより、処理モ
ジュール２６〜３２は、スケジューリングに沿って作業
を実行し、ＭＰＥＧ画像圧縮情報をデコード、解像度変
換及びエンコードして、より少ない割り当て符号量を有
するＭＰＥＧ画像圧縮情報へとトランスコードする。When the transcoder 1 transcodes one MPEG image compression information input to the compressed video-in 37, the control function unit 21a, which is a functional block of the CPU 21, has the processing modules 26 to 32 of the MPEG image compression information. Schedule the work to be performed in frame units, which are the basic units. As a result, the processing modules 26 to 32 perform the work according to the scheduling, decode the MPEG image compression information, convert the resolution, and encode the MPEG image compression information into the MPEG image compression information having a smaller allocated code amount.
【００３０】一方、トランスコーダ１が圧縮ビデオイン
３７に入力した複数の異なるフレームレートを有するＭ
ＰＥＧ画像圧縮情報を同時にトランスコードする場合、
上述のフレーム単位のスケジューリングでは、処理モジ
ュール２６〜３２のうちの各モジュールが実行する作業
が重複してしまう。これにより、制御機能部２１ａは、
処理モジュール２６〜３２が確実に作業を実行するよう
にスケジューリングすることが困難となる。そこで、制
御機能部２１ａは、フレーム単位ではなく、より小さな
単位であるスライス単位で処理モジュール２６〜３２を
スケジューリングする必要がある。On the other hand, the transcoder 1 inputs M to the compressed video-in 37 having a plurality of different frame rates.
When transcoding PEG image compression information at the same time,
In the above-described frame-based scheduling, the work executed by each of the processing modules 26 to 32 is duplicated. As a result, the control function unit 21a
It becomes difficult to schedule the processing modules 26-32 to reliably perform the work. Therefore, the control function unit 21a needs to schedule the processing modules 26 to 32 in slice units, which are smaller units, rather than in frame units.
【００３１】しかしながら、制御機能部２１ａがスライ
ス単位で処理モジュール２６〜３２をスケジューリング
すると、制御機能部２１ａの割り込み回数が膨大な数と
なる。例えば、３０ｆｐｓのフレームレート、１フレー
ム当たり３０スライスとされる７２０×４８０の標準解
像度を有する２つのＭＰＥＧ画像圧縮情報を、トランス
コーダ１がデコード、解像度変換及びエンコードする場
合、処理モジュール２６〜３２は７つなので、制御機能
部２１ａの割り込み回数は、式（１）に示す値となる。However, if the control function unit 21a schedules the processing modules 26 to 32 in slice units, the number of interrupts of the control function unit 21a becomes enormous. For example, when the transcoder 1 decodes, converts the resolution, and encodes two pieces of MPEG image compression information having a standard resolution of 720 × 480 with a frame rate of 30 fps and 30 slices per frame, the processing modules 26 to 32 are Since the number of interrupts is 7, the number of interrupts of the control function unit 21a is the value shown in Expression (1).
【００３２】[0032]
【数１】
そこで、トランスコーダ１は、ＣＰＵ２１の割り込み回
数を減少させるために、コマンドディスクリプタを用い
る。[Equation 1] Therefore, the transcoder 1 uses the command descriptor in order to reduce the number of interrupts of the CPU 21.
【００３３】続いて、コマンドディスクリプタについて
説明をする。ＣＰＵ２１の機能ブロックとされる作成機
能部２１ｂは、ビデオイン３６に画像情報が入力したと
き、又は圧縮ビデオイン３７にＭＰＥＧ画像圧縮情報が
入力したときに、処理モジュール２６〜３２が実行する
一連の作業に関する複数のコマンドディスクリプタをＲ
ＡＭ３４に作成する。Next, the command descriptor will be described. The creation function unit 21b, which is a functional block of the CPU 21, performs a series of processes executed by the processing modules 26 to 32 when image information is input to the video-in 36 or MPEG image compression information is input to the compressed video-in 37. R multiple command descriptors for work
Create in AM34.
【００３４】上述の複数のコマンドディスクリプタの一
例として、コマンドディスクリプタ５０を図２に示す。
処理モジュール２６〜３２のうちの離散コサイン変換＋
量子化部２７が、このコマンドディスクリプタ５０に基
づいて作業を実行するものとする。A command descriptor 50 is shown in FIG. 2 as an example of the plurality of command descriptors described above.
Discrete cosine transform of the processing modules 26 to 32+
The quantizer 27 is assumed to execute the work based on the command descriptor 50.
【００３５】コマンドディスクリプタ５０は、コマンド
コード５１、割込みフラグ５２、パラメータ５３、ネク
スト処理モジュール５４１、ネクストアドレスポインタ
５５ １、ネクスト処理モジュール５４２及びネクストア
ドレスポインタ５５２から構成される。The command descriptor 50 is a command
Code 51, interrupt flag 52, parameter 53, next
Strike processing module 541, Next address pointer
55 1, Next processing module 54TwoAnd next store
Dress pointer 55TwoComposed of.
【００３６】コマンドコード５１には、離散コサイン変
換＋量子化部２７が実行する作業内容を指定する記述が
なされている。割込みフラグ５２には、制御機能部２１
ａが割り込みをするか否かを指定するフラグが記述され
ている。パラメータ５３には、離散コサイン変換＋量子
化部２７が実行する作業に応じて必要な引数が記述され
ている。ネクスト処理モジュール５４１には、離散コサ
イン変換＋量子化部２７の作業結果を用いて、次に作業
を実行する可変長符号化部２８を指定する記述がなされ
ている。ネクストアドレスポインタ５５１には、可変長
符号化部２８が実行するコマンドディスクリプタが記憶
されているＲＡＭ３４内の領域を指定するアドレスが記
述されている。ネクスト処理モジュール５４２には、離
散コサイン変換＋量子化部２７の作業結果を用いて、次
に作業を実行する逆量子化＋逆離散コサイン変換部３０
を指定する記述がなされている。ネクストアドレスポイ
ンタ５５２には、逆量子化＋逆離散コサイン変換部３０
が実行するコマンドディスクリプタが記憶されているＲ
ＡＭ３４内の領域を指定するアドレスが記述されてい
る。The command code 51 has a description for specifying the work content to be executed by the discrete cosine transform + quantization unit 27. The interrupt flag 52 includes the control function unit 21.
A flag that specifies whether or not a interrupts is described. In the parameter 53, arguments required according to the work executed by the discrete cosine transform + quantization unit 27 are described. The next processing module 54 1, using the work result of the discrete cosine transform + quantization unit 27, described next specifying the variable length coding unit 28 to perform the work is being done. The next address pointer 55 1, the address command descriptor variable length coding unit 28 to be executed by designating an area in the RAM34 stored is described. The next processing module 542, discrete cosine transform + with working results of the quantization unit 27, then the inverse quantization to perform work + inverse discrete cosine transform unit 30
Is specified. Next to the address pointer 55 2, inverse quantization + inverse discrete cosine transform unit 30
R that stores the command descriptor executed by
An address designating an area in the AM 34 is described.
【００３７】次に、離散コサイン変換＋量子化部２７が
上述のコマンドディスクリプタ５０に基づいて作業を実
行する動作について、図３に示すフローチャートを用い
て説明する。Next, the operation of the discrete cosine transform + quantization unit 27 for executing the work based on the above-mentioned command descriptor 50 will be described with reference to the flowchart shown in FIG.
【００３８】ステップＳ１において、離散コサイン変換
＋量子化部２７は、接続されているＦＩＦＯ３３ｂが空
であるか否かを判断する。ＦＩＦＯ３３ｂが空である場
合、離散コサイン変換＋量子化部２７は、ＦＩＦＯ３３
ｂにアドレスが書き込まれるまで待機する。一方、ＦＩ
ＦＯ３３ｂが空ではなくアドレスが書き込まれている場
合、ステップＳ２へ進んで処理が行われる。In step S1, the discrete cosine transform + quantization unit 27 determines whether or not the connected FIFO 33b is empty. If the FIFO 33b is empty, the discrete cosine transform + quantization unit 27
Wait until address is written to b. On the other hand, FI
If the FO 33b is not empty and an address is written, the process proceeds to step S2 and the process is performed.
【００３９】ステップＳ２において、離散コサイン変換
＋量子化部２７は、ＦＩＦＯ３３ｂからアドレスを１個
読み込む。ステップＳ３において、離散コサイン変換＋
量子化部２７は、アドレスが指定するＲＡＭ３４内の領
域からコマンドディスクリプタ５０を読む。ステップＳ
４において、離散コサイン変換＋量子化部２７は、コマ
ンドディスクリプタ５０のコマンドコード５１及びパラ
メータ５３が指定する作業を実行する。In step S2, the discrete cosine transform + quantization unit 27 reads one address from the FIFO 33b. In step S3, the discrete cosine transform +
The quantizer 27 reads the command descriptor 50 from the area in the RAM 34 designated by the address. Step S
In 4, the discrete cosine transform + quantization unit 27 executes the work specified by the command code 51 and the parameter 53 of the command descriptor 50.
【００４０】ステップＳ５において、離散コサイン変換
＋量子化部２７は、実行した作業が終了したか否を判断
する。作業が終了していない場合、離散コサイン変換＋
量子化部２７は、上述のステップＳ４に戻って引き続き
作業を実行する。一方、作業が終了した場合、ステップ
Ｓ６へ進んで処理が行われる。In step S5, the discrete cosine transform + quantization unit 27 determines whether or not the executed work is completed. Discrete cosine transform + if work is not completed
The quantizer 27 returns to step S4 described above and continues to execute the work. On the other hand, when the work is completed, the process proceeds to step S6 and is performed.
【００４１】ステップＳ６において、離散コサイン変換
＋量子化部２７は、コマンドディスクリプタ５０の割込
みフラグ５２が“１”であるか否か、すなわち割込み制
御ビットが“１”であるか否かを判断する。割込みフラ
グ５２が“１”である場合、ステップＳ７へ進んで処理
が行われる。一方、割込みフラグ５２が“１”でない場
合、ステップＳ８へ進んで処理が行われる。In step S6, the discrete cosine transform + quantization unit 27 determines whether the interrupt flag 52 of the command descriptor 50 is "1", that is, whether the interrupt control bit is "1". . If the interrupt flag 52 is "1", the process proceeds to step S7. On the other hand, when the interrupt flag 52 is not "1", the processing proceeds to step S8.
【００４２】ステップＳ７において、詳細は図５を用い
て説明するが、制御機能部２１ａは、割り込み処理を行
う。In step S7, the control function unit 21a performs an interrupt process, the details of which will be described with reference to FIG.
【００４３】ステップＳ８において、離散コサイン変換
＋量子化部２７は、コマンドディスクリプタ５０のネク
スト処理モジュール５４１の値を確認し、“０”である
か否かを判断する。ネクスト処理モジュール５４１が
“０”である場合、離散コサイン変換＋量子化部２７
は、作業を終了し、上述のステップＳ１に戻ってＦＩＦ
Ｏ３３ｂが空であるか否かを判断する。一方、ネクスト
処理モジュール５４１が“０”でない場合、ステップＳ
９へ進んで処理が行われる。[0043] In step S8, the discrete cosine transform + quantization unit 27 checks the value of the next processing module 54 1 command descriptor 50, it is determined whether "0". When the next processing module 54 1 is “0”, the discrete cosine transform + quantization unit 27
Finishes the work and returns to step S1 to return to the FIF
It is determined whether O33b is empty. On the other hand, if the next processing module 54 1 is not “0”, step S
Then, the procedure proceeds to 9 and the processing is performed.
【００４４】ステップＳ９において、離散コサイン変換
＋量子化部２７は、ジョブスプリッタ２５を介して、ネ
クスト処理モジュール５４１が指定する可変長符号化部
２８に接続されているＦＩＦＯ３３ｃに、ネクストアド
レスポインタ５５１のアドレスを書き込み、作業の受け
渡しを行う。[0044] In step S9, the discrete cosine transform + quantization unit 27, via the job splitter 25, the FIFO33c the next processing module 54 1 is connected to the variable length coding unit 28 to specify, next address pointer 55 The address of 1 is written, and the work is handed over.
【００４５】ステップＳ１０において、離散コサイン変
換＋量子化部２７は、ネクスト処理モジュール５４２の
値を確認し、“０”であるか否かを判断する。ネクスト
処理モジュール５４２が“０”である場合、離散コサイ
ン変換＋量子化部２７は、上述のステップＳ１に戻って
ＦＩＦＯ３３ｂが空であるか否かを判断する。一方、ネ
クスト処理モジュール５４２が“０”でない場合、ステ
ップＳ１１へ進んで処理が行われる。[0045] In step S10, the discrete cosine transform + quantization unit 27 checks the value of the next processing module 542 determines whether a "0". If the next processing module 54 2 is "0", a discrete cosine transform + quantization unit 27, FIFO33b returns to step S1 to determine whether it is empty. On the other hand, if the next processing module 542 is not "0", processing is performed proceeds to step S11.
【００４６】ステップＳ１１において、離散コサイン変
換＋量子化部２７は、ジョブスプリッタ２５を介して、
ネクスト処理モジュール５４２が指定する逆量子化＋逆
離散コサイン変換部３０に接続されているＦＩＦＯ３３
ｅに、ネクストアドレスポインタ５５２のアドレスを書
き込み、作業の受け渡しを行う。In step S11, the discrete cosine transform + quantization unit 27 passes the job splitter 25,
Next the processing module 54 2 is connected to the inverse quantization + inverse discrete cosine transform unit 30 that specifies FIFO33
to e, write the address of the next address pointer 55 2, for transferring the work.
【００４７】離散コサイン変換＋量子化部２７は、上述
の処理を行って、制御機能部２１ａの介在無しに可変長
符号化部２８と逆量子化＋逆離散コサイン変換部３０と
に作業の受け渡しを行い、その後、ステップＳ１に戻っ
て処理を続ける。The discrete cosine transform + quantization unit 27 performs the above-mentioned processing to transfer the work to the variable length coding unit 28 and the inverse quantization + inverse discrete cosine transform unit 30 without the intervention of the control function unit 21a. After that, the process returns to step S1 to continue the process.
【００４８】次に、制御機能部２１ａと作成機能部２１
ｂとを有するＣＰＵ２１の制御動作について説明する。
ＣＰＵ２１の制御動作は、ＣＰＵ２１の割り込み発生時
とそれ以外との場合に分かれるので、まず、ＣＰＵ２１
の割り込み発生時以外におけるＣＰＵ２１の制御動作に
ついて、図４に示すフローチャートを用いて説明する。Next, the control function unit 21a and the creation function unit 21
The control operation of the CPU 21 having b will be described.
The control operation of the CPU 21 is divided into when the CPU 21 interrupts and when it does not occur.
The control operation of the CPU 21 other than when the interruption occurs will be described with reference to the flowchart shown in FIG.
【００４９】ステップＳ２１において、制御機能部２１
ａは、ホストインターフェース２３に接続されたホスト
コンピュータから送信される設定コマンドを受信したか
否かを判断する。受信した場合に、ステップＳ２２へ進
んで処理が行われる。一方、設定コマンドを受信しなか
った場合、ステップＳ２３へ進んで処理が行われる。In step S21, the control function unit 21
The a determines whether or not the setting command transmitted from the host computer connected to the host interface 23 has been received. If received, the process proceeds to step S22 and the process is performed. On the other hand, if the setting command has not been received, the process proceeds to step S23 and the process is performed.
【００５０】ステップＳ２２において、制御機能部２１
ａは、受信した設定コマンドを基に設定作業を行う。In step S22, the control function unit 21
The a performs the setting work based on the received setting command.
【００５１】ステップＳ２３において、制御機能部２１
ａは、ビデオイン３６に画像情報（画像フレーム）が入
力したか、又はデコードされた画像情報（被デコードフ
レーム）が完成したかを判断する。画像情報が入力し
た、又はデコードされている画像情報が完成した場合、
ステップＳ２４へ進んで処理が行われる。一方、画像情
報が入力していない、又はデコードされた画像情報が完
成していない場合、ステップＳ２６へ進んで処理が行わ
れる。In step S23, the control function unit 21
A determines whether the image information (image frame) is input to the video-in 36 or the decoded image information (decoded frame) is completed. When the image information is input or the decoded image information is completed,
The process proceeds to step S24 and the process is performed. On the other hand, when the image information is not input or the decoded image information is not completed, the process proceeds to step S26 and the process is performed.
【００５２】ステップＳ２４において、作成機能部２１
ｂは、画像情報の最初の１〜数スライス分をエンコード
するための複数のコマンドディスクリプタをＲＡＭ３４
に作成する。ステップＳ２５において、制御機能部２１
ａは、複数のコマンドディスクリプタのうちの最初のコ
マンドディスクリプタのアドレスを、処理モジュール２
６〜３２のうちの最初のコマンドディスクリプタを実行
する処理モジュールに接続されているＦＩＦＯに書き込
む。In step S24, the creation function unit 21
In the RAM 34b, a plurality of command descriptors for encoding the first to several slices of the image information are encoded.
To create. In step S25, the control function unit 21
a indicates the address of the first command descriptor of the plurality of command descriptors as the processing module 2
Write to the FIFO connected to the processing module that executes the first command descriptor of 6-32.
【００５３】ステップＳ２６において、制御機能部２１
ａは、圧縮ビデオイン３７にＭＰＥＧ画像圧縮画像が入
力したか否かを判断する。圧縮ビデオイン３７にＭＰＥ
Ｇ画像圧縮画像が入力しなかった場合、制御機能部２１
ａは、上述のステップＳ２１に戻って、ホストコンピュ
ータから送信される設定コマンドを受信したか否かを判
断する。一方、圧縮ビデオイン３７にＭＰＥＧ画像圧縮
画像が入力した場合、ステップＳ２７へ進んで処理が行
われる。In step S26, the control function unit 21
In step a, it is determined whether or not an MPEG image compressed image is input to the compressed video-in 37. MPE to compressed video-in 37
When the G image compressed image is not input, the control function unit 21
The process returns to step S21 described above and determines whether or not the setting command transmitted from the host computer has been received. On the other hand, when the MPEG image compressed image is input to the compressed video-in 37, the process proceeds to step S27 and the process is performed.
【００５４】ステップＳ２７において、制御機能部２１
ａは、ＭＰＥＧ画像圧縮画像をスキャンする。ステップ
Ｓ２８において、作成機能部２１ｂは、ＭＰＥＧ画像圧
縮画像をデコードするための複数のコマンドディスクリ
プタをＲＡＭ３４に作成する。ステップＳ２９におい
て、制御機能部２１ａは、複数のコマンドディスクリプ
タのうちの最初のコマンドディスクリプタのアドレス
を、処理モジュール２６〜３２のうちの最初のコマンド
ディスクリプタを実行する処理モジュールに接続されて
いるＦＩＦＯに書き込む。In step S27, the control function unit 21
a scans an MPEG image compressed image. In step S28, the creation function unit 21b creates a plurality of command descriptors for decoding the MPEG image compressed image in the RAM 34. In step S29, the control function unit 21a writes the address of the first command descriptor of the plurality of command descriptors to the FIFO connected to the processing module that executes the first command descriptor of the processing modules 26 to 32. .
【００５５】ＣＰＵ２１は、上述の処理を終了した後
に、ステップＳ２１に戻って、処理を続ける。After ending the above processing, the CPU 21 returns to step S21 and continues the processing.
【００５６】次に、ＣＰＵ２１の割り込み発生時におけ
るＣＰＵ２１の制御動作について、図５に示すフローチ
ャートを用いて説明する。図３のステップＳ６に示すよ
うに、コマンドディスクリプタ５０のコマンドコード５
１及びパラメータ５３が指定する作業が終了したあと
に、割込みフラグ５２が“１”である場合に、割り込み
が発生する。Next, the control operation of the CPU 21 when an interrupt occurs in the CPU 21 will be described with reference to the flowchart shown in FIG. As shown in step S6 of FIG. 3, the command code 5 of the command descriptor 50
When the interrupt flag 52 is "1" after the work specified by 1 and the parameter 53 is completed, an interrupt occurs.
【００５７】ステップＳ４１において、制御機能部２１
ａは、画像情報をエンコードするためのコマンドディス
クリプタの処理が終了しているか否かを判断する。コマ
ンドディスクリプタの処理が終了している場合、ステッ
プＳ４２へ進んで処理が行われる。一方、コマンドディ
スクリプタの処理が終了していない場合、ステップＳ４
６へ進んで処理が行われる。In step S41, the control function unit 21
a determines whether or not the processing of the command descriptor for encoding the image information is completed. When the processing of the command descriptor is completed, the process proceeds to step S42 and the processing is performed. On the other hand, if the processing of the command descriptor is not completed, step S4
The process proceeds to 6 and the process is performed.
【００５８】ステップＳ４２において、割り込みが発生
する以前までの画像情報が、ＭＰＥＧ画像圧縮情報に合
成される。In step S42, the image information before the interruption occurs is combined with the MPEG image compression information.
【００５９】ステップＳ４３において、制御機能部２１
ａは、画像情報の全てのスライスに対するエンコードが
終了しているか否かを判断する。全てのスライスに対す
るエンコードが終了していない場合、ステップＳ４４へ
進んで処理が行われる。一方、全てのスライスに対する
エンコードが終了している場合、ステップＳ４６へ進ん
で処理が行われる。In step S43, the control function unit 21
In step a, it is determined whether the encoding of all the slices of image information has been completed. If the encoding has not been completed for all slices, the process proceeds to step S44 and is processed. On the other hand, if the encoding has been completed for all the slices, the processing proceeds to step S46.
【００６０】ステップＳ４４において、作成機能部２１
ｂは、次の１〜数スライス分をエンコードするための複
数のコマンドディスクリプタをＲＡＭ３４に作成する。
ステップＳ４５において、制御機能部２１ａは、複数の
コマンドディスクリプタのうちの最初のコマンドディス
クリプタのアドレスを、処理モジュール２６〜３２のう
ちの最初のコマンドディスクリプタを実行する処理モジ
ュールに接続されているＦＩＦＯに書き込む。In step S44, the creation function unit 21
b creates a plurality of command descriptors in the RAM 34 for encoding the next one to several slices.
In step S45, the control function unit 21a writes the address of the first command descriptor of the plurality of command descriptors to the FIFO connected to the processing module that executes the first command descriptor of the processing modules 26 to 32. .
【００６１】ステップＳ４６において、制御機能部２１
ａは、ＭＰＥＧ画像圧縮情報をデコードするためのコマ
ンドディスクリプタの処理が終了しているか否かを判断
する。コマンドディスクリプタの処理が終了している場
合、ステップＳ４７へ進んで処理が行われる。一方、コ
マンドディスクリプタの処理が終了していない場合、制
御機能部２１ａは、割り込み処理を終了する。In step S46, the control function unit 21
a determines whether or not the processing of the command descriptor for decoding the MPEG image compression information has been completed. If the processing of the command descriptor is completed, the process proceeds to step S47 and the processing is performed. On the other hand, when the processing of the command descriptor is not completed, the control function unit 21a ends the interrupt processing.
【００６２】ステップＳ４７において、割り込みが発生
する以前までのＭＰＥＧ画像圧縮情報が、画像情報に合
成される。In step S47, the MPEG image compression information before the interruption occurs is combined with the image information.
【００６３】ステップＳ４８において、制御機能部２１
ａは、圧縮ビデオイン３７に次のＭＰＥＧ画像圧縮画像
が入力したか否かを判断する。圧縮ビデオイン３７に次
のＭＰＥＧ画像圧縮画像が入力しなかった場合、制御機
能部２１ａは、割り込み処理を終了する。一方、圧縮ビ
デオイン３７に次のＭＰＥＧ画像圧縮画像が入力した場
合、ステップＳ４９へ進んで処理が行われる。In step S48, the control function unit 21
A determines whether or not the next MPEG image compressed image is input to the compressed video-in 37. If the next MPEG image compressed image is not input to the compressed video-in 37, the control function unit 21a ends the interrupt process. On the other hand, when the next compressed MPEG image is input to the compressed video-in 37, the process proceeds to step S49 and the process is performed.
【００６４】ステップＳ４９において、制御機能部２１
ａは、ＭＰＥＧ画像圧縮画像をスキャンする。ステップ
Ｓ５０において、作成機能部２１ｂは、ＭＰＥＧ画像圧
縮画像をデコードするための複数のコマンドディスクリ
プタをＲＡＭ３４に作成する。ステップＳ５１におい
て、制御機能部２１ａは、複数のコマンドディスクリプ
タのうちの最初のコマンドディスクリプタのアドレス
を、処理モジュール２６〜３２のうちの最初のコマンド
ディスクリプタを実行する処理モジュールに接続されて
いるＦＩＦＯに書き込み、割り込み処理を終了する。In step S49, the control function unit 21
a scans an MPEG image compressed image. In step S50, the creation function unit 21b creates a plurality of command descriptors for decoding the MPEG image compressed image in the RAM 34. In step S51, the control function unit 21a writes the address of the first command descriptor of the plurality of command descriptors to the FIFO connected to the processing module that executes the first command descriptor of the processing modules 26 to 32. , Interrupt processing ends.
【００６５】以上、詳細に説明したように、本発明の実
施の形態に係るトランスコーダ１は、作成機能部２１ｂ
が作成した複数のコマンドディスクリプタのうちの最初
のコマンドディスクリプタのアドレスを、制御機能部２
１ａが処理モジュール２６〜３２のうちの最初のコマン
ドディスクリプタを実行する処理モジュールに接続され
ているＦＩＦＯに書き込み、処理モジュール２６〜３２
が複数のコマンドディスクリプタに基づいて一連の作業
を実行することにより、処理モジュール２６〜３２の間
で作業の受け渡しを行うことができる。As described above in detail, the transcoder 1 according to the embodiment of the present invention includes the creation function unit 21b.
The address of the first command descriptor among the plurality of command descriptors created by the control function unit 2
1a writes to the FIFO connected to the processing module that executes the first command descriptor among the processing modules 26 to 32, and the processing modules 26 to 32
By executing a series of work based on a plurality of command descriptors, the work can be transferred between the processing modules 26 to 32.
【００６６】これにより、トランスコーダ１は、ＣＰＵ
２１の割り込み回数を減らすことができ、ＣＰＵ２１の
負荷率を下げることができるので、複数のＭＰＥＧ画像
圧縮情報を同時に処理することができる。As a result, the transcoder 1 has the CPU
Since the number of interrupts of 21 can be reduced and the load factor of the CPU 21 can be reduced, it is possible to process a plurality of MPEG image compression information at the same time.
【００６７】また、トランスコーダ１は、複数のコマン
ドディスクリプタに基づいて処理モジュール２６〜３２
が一連の作業を実行することにより、複数種類の圧縮形
式に対応することができるので、従来の１種類の圧縮形
式しか対応できないハードエンコーダ及びハードデコー
ダと比べて、高い柔軟性と多機能性とを有している。The transcoder 1 also processes the processing modules 26 to 32 based on the plurality of command descriptors.
Can perform multiple types of compression formats by executing a series of operations, and thus has higher flexibility and versatility than conventional hard encoders and decoders that can support only one type of compression format. have.
【００６８】さらに、トランスコーダ１は、ＣＰＵ２１
の負荷率を下げることができるので、高性能ＣＰＵを必
要とせず、汎用ＣＰＵを用いることができる。これによ
り、トランスコーダ１は、従来の高性能ＣＰＵを必要と
するソフトエンコーダ及びソフトデコーダと比べて、コ
ストを抑えることができる。また、トランスコーダ１
は、従来の複数の汎用ＣＰＵを必要とするソフトエンコ
ーダ及びソフトデコーダと比べて、コスト、消費電力及
びスペースを抑えることができる。Further, the transcoder 1 has a CPU 21
Since the load factor can be reduced, a general-purpose CPU can be used without requiring a high-performance CPU. As a result, the transcoder 1 can reduce the cost as compared with the conventional soft encoder and soft decoder that require a high-performance CPU. Also, transcoder 1
Can reduce cost, power consumption, and space as compared with conventional soft encoders and soft decoders that require a plurality of general-purpose CPUs.
【００６９】なお、本発明は上述した実施の形態のみに
限定されるものではなく、本発明の要旨を逸脱しない範
囲において種々の変更が可能であることはもちろんであ
る。It should be noted that the present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the gist of the present invention.
【００７０】例えば、本発明の実施の形態では、トラン
スコーダ１が扱う画像圧縮情報として、ＭＰＥＧ１、Ｍ
ＰＥＧ２ ＨＤ、ＭＰＥＧ２ ＳＤ、ＭＰＥＧ４形式で
圧縮されたＭＰＥＧ画像圧縮情報を示したが、これに限
らず、例えば、ＤＶ（Digital Video）形式で圧縮され
た画像圧縮情報であってもよい。For example, in the embodiment of the present invention, MPEG1 and M are used as the image compression information handled by the transcoder 1.
Although the MPEG image compression information compressed in the PEG2 HD, MPEG2 SD, and MPEG4 formats is shown, the invention is not limited to this, and may be image compression information compressed in the DV (Digital Video) format, for example.
【００７１】また、図２を用いて説明したコマンドディ
スクリプタ５０には、ネクスト処理モジュール５４１及
びネクスト処理モジュール５４２とする２つのネクスト
処理モジュールと、ネクストアドレス５５１及びネクス
トアドレス５５２とする２つのネクストアドレスとを示
したが、これに限らず、トランスコーダ１が行う処理に
よって変化するものである。[0071] Also, 2 of the Command Descriptor 50 described with reference to FIG. 2, the two next processing module to the next processing module 54 1 and the next processing module 542, the next address 55 1 and the next address 55 2 Although the two next addresses are shown, the number is not limited to this and may change depending on the processing performed by the transcoder 1.
【００７２】また、ＦＩＦＯ３０ａ〜３０ｇに書き込ま
れるアドレスのパスは、内部バスとは別に設けている
が、内部バスと共用にしてもよい。The path of the address written in the FIFOs 30a to 30g is provided separately from the internal bus, but it may be shared with the internal bus.
【００７３】また、トランスコーダ１が備えるＲＡＭ３
４は、内蔵ＤＲＡＭとしたが、これに限らず、外部に備
えた外部ＤＲＡＭであってもよい。The RAM 3 provided in the transcoder 1
Although 4 is the built-in DRAM, it is not limited to this and may be an external DRAM provided outside.
【００７４】[0074]
【発明の効果】以上詳細に説明したように、本発明に係
る画像処理装置は、複数の画像処理形式の画像情報を符
号化及び／又は復号化する複数のモジュールと、複数の
モジュールの各々に対応する先入れ先出し方式による複
数の一時記憶手段とを備え、複数の画像処理形式に応じ
て、複数のモジュールが実行する一連の作業に関する作
業情報としての複数のコマンドディスクリプタを記憶手
段に作成し、複数のコマンドディスクリプタのうちの最
初のコマンドディスクリプタを実行するモジュールに対
応する一時記憶手段に、最初のコマンドディスクリプタ
が記憶されている領域を指定する情報を書き込むことに
より、複数のモジュールの間で作業の受け渡しを行うこ
とができる。As described in detail above, the image processing apparatus according to the present invention includes a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, and each of the plurality of modules. A plurality of temporary storage means by a corresponding first-in first-out method is provided, and in accordance with a plurality of image processing formats, a plurality of command descriptors as work information regarding a series of works executed by a plurality of modules are created in the storage means, By writing the information designating the area where the first command descriptor is stored in the temporary storage means corresponding to the module that executes the first command descriptor among the command descriptors, the work is transferred between the multiple modules. It can be carried out.
【００７５】これにより、画像処理装置は、複数の画像
処理形式の画像情報を同時に符号化及び／又は復号化す
ることができる。Thus, the image processing apparatus can simultaneously encode and / or decode image information in a plurality of image processing formats.
【００７６】また、本発明に係る画像処理方法では、複
数の画像処理形式の画像情報を符号化及び／又は復号化
する複数のモジュールと、複数のモジュールの各々に対
応する先入れ先出し方式による複数の一時記憶手段とを
備える画像処理装置の画像処理方法において、複数の画
像処理形式に応じて、複数のモジュールが実行する一連
の作業に関する作業情報としての複数のコマンドディス
クリプタを作成し、記憶手段に記憶させ、複数のコマン
ドディスクリプタのうちの最初のコマンドディスクリプ
タを実行するモジュールに対応する一時記憶手段に、最
初のコマンドディスクリプタが記憶されている領域を指
定する情報を書き込むことにより、複数のモジュールの
間で作業の受け渡しを行うことができる。Further, in the image processing method according to the present invention, a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, and a plurality of temporary storages by a first-in first-out method corresponding to each of the plurality of modules. In an image processing method of an image processing apparatus including a storage unit, a plurality of command descriptors as work information regarding a series of works executed by a plurality of modules are created according to a plurality of image processing formats, and stored in the storage unit. , Working among a plurality of modules by writing information designating the area in which the first command descriptor is stored in the temporary storage means corresponding to the module that executes the first command descriptor among the plurality of command descriptors. Can be handed over.
【００７７】これにより、画像処理方法では、複数の画
像処理形式の画像情報を同時に符号化及び／又は復号化
することができる。As a result, in the image processing method, it is possible to simultaneously encode and / or decode image information in a plurality of image processing formats.
【００７８】また、本発明に係るプログラムは、複数の
画像処理形式の画像情報を符号化及び／又は復号化する
複数のモジュールと、複数のモジュールの各々に対応す
る先入れ先出し方式による複数の一時記憶手段とを備え
る画像処理装置に、複数の画像処理形式に応じて、複数
のモジュールが実行する一連の作業に関する作業情報と
しての複数のコマンドディスクリプタを作成し、記憶手
段に記憶させ、記憶手段に記憶された複数のコマンドデ
ィスクリプタのうちの最初のコマンドディスクリプタを
実行するモジュールに対応する一時記憶手段に、最初の
コマンドディスクリプタが記憶されている領域を指定す
る情報を書き込む処理を実行させることにより、複数の
モジュールの間で作業の受け渡しを行わせる。Further, the program according to the present invention includes a plurality of modules for encoding and / or decoding image information of a plurality of image processing formats, and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. In the image processing apparatus including the above, a plurality of command descriptors as work information regarding a series of works executed by a plurality of modules are created in accordance with a plurality of image processing formats, stored in the storage unit, and stored in the storage unit. Of the plurality of command descriptors by causing the temporary storage unit corresponding to the module that executes the first command descriptor among the plurality of command descriptors to execute the process of writing the information specifying the area in which the first command descriptor is stored. Work is handed over between them.
【００７９】これにより、プログラムは、画像処理装置
に、複数の画像処理形式の画像情報を同時に符号化及び
／又は復号化させることができる。Thus, the program can cause the image processing apparatus to simultaneously encode and / or decode image information in a plurality of image processing formats.
【００８０】また、本発明に係る記録媒体は、複数の画
像処理形式の画像情報を符号化及び／又は復号化する複
数のモジュールと、複数のモジュールの各々に対応する
先入れ先出し方式による複数の一時記憶手段とを備える
画像処理装置に、複数の画像処理形式に応じて、複数の
モジュールが実行する一連の作業に関する作業情報とし
ての複数のコマンドディスクリプタを作成し、記憶手段
に記憶させ、複数のコマンドディスクリプタのうちの最
初のコマンドディスクリプタを実行するモジュールに対
応する一時記憶手段に、最初のコマンドディスクリプタ
が記憶されている領域を指定する情報を書き込む処理を
実行させるプログラムが記録されていることにより、複
数のモジュールの間で作業の受け渡しを行わせる。Further, the recording medium according to the present invention includes a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats, and a plurality of temporary storages by a first-in first-out method corresponding to each of the plurality of modules. A plurality of command descriptors as work information relating to a series of works executed by a plurality of modules in an image processing apparatus including means, and storing the command descriptors in storage means. In the temporary storage means corresponding to the module that executes the first command descriptor among the above, a program for executing the process of writing the information designating the area in which the first command descriptor is stored is recorded. Work is passed between modules.
【００８１】これにより、記録媒体は、画像処理装置
に、複数の画像処理形式の画像情報を同時に符号化及び
／又は復号化させることができる。As a result, the recording medium enables the image processing apparatus to simultaneously encode and / or decode image information in a plurality of image processing formats.
【図１】本発明の実施の形態に係るトランスコーダ１の
概略構成を説明する図である。FIG. 1 is a diagram illustrating a schematic configuration of a transcoder 1 according to an embodiment of the present invention.
【図２】同トランスコーダ１を構成する作成機能部２１
ｂが作成した複数のコマンドディスクリプタの一例とす
るコマンドディスクリプタ５０を説明する図である。FIG. 2 is a creation function unit 21 that constitutes the transcoder 1.
It is a figure explaining the command descriptor 50 as an example of the some command descriptor which b created.
【図３】同トランスコーダ１を構成する離散コサイン変
換＋量子化部２７がコマンドディスクリプタ５０に基づ
いて実行する動作を説明するフローチャートである。FIG. 3 is a flowchart illustrating an operation executed by a discrete cosine transform + quantization unit 27 included in the transcoder 1 based on a command descriptor 50.
【図４】同トランスコーダ１を構成するＣＰＵ２１の割
り込み発生時以外の制御動作を説明するフローチャート
である。FIG. 4 is a flowchart illustrating a control operation of the CPU 21 of the transcoder 1 other than when an interrupt occurs.
【図５】同トランスコーダ１を構成するＣＰＵ２１の割
り込み発生時の制御動作を説明するフローチャートであ
る。FIG. 5 is a flowchart illustrating a control operation when an interrupt occurs in a CPU 21 included in the transcoder 1.
１ トランスコーダ、１１ 制御ユニット、１２ 処理
ユニット、１３メモリユニット、１４ 入出力ユニッ
ト、２１ ＣＰＵ、２１ａ 制御機能部、２１ｂ作成機
能部、２２ ＣＰＵインターフェース、２３ ホストイ
ンターフェース、２４ 外部ＲＯＭインターフェース、
２５ ジョブスプリッタ、２６ 動き推定部、２７ 離
散コサイン変換＋量子化部、２８ 可変長符号化部、２
９ 可変長復号化部、３０ 逆量子化＋逆離散コサイン
変換部、３１ 動き補償部、３２解像度変換部、３３ａ
〜３３ｇ Ｊｏｂ Ｑｕｅｕｅ ＦＩＦＯ、３４ ＲＡ
Ｍ、３５ ＲＡＭコントローラ、３６ ビデオイン、３
７ 圧縮ビデオイン、３８ ビデオアウト、３９ 圧縮
ビデオアウト、５０ コマンドディスクリプタ、５１、
コマンドコード、５２ 割込みフラグ、５３ パラメー
タ、５４１、５４ ２ ネクスト処理モジュール、５
５１、５５２ ネクストアドレスポインタ
1 transcoder, 11 control unit, 12 processing
Unit, 13 memory units, 14 input / output units
21 CPU, 21a control function unit, 21b creator
Nobu, 22 CPU interface, 23 Host system
Interface, 24 external ROM interface,
25 job splitter, 26 motion estimation unit, 27 separation
Scattered cosine transform + quantization unit, 28 variable-length coding unit, 2
9 variable length decoding unit, 30 inverse quantization + inverse discrete cosine
Conversion unit, 31 motion compensation unit, 32 resolution conversion unit, 33a
~ 33g Job Queue FIFO, 34 RA
M, 35 RAM controller, 36 video in, 3
7 compressed video in, 38 video out, 39 compressed
Video Out, 50 Command Descriptor, 51,
Command code, 52 interrupt flag, 53 parameter
541, 54 Two Next processing module, 5
51, 55Two Next address pointer
Claims (8)
及び／又は復号化する複数のモジュールと、 上記複数のモジュールの各々に対応する先入れ先出し方
式による複数の一時記憶手段と、 上記複数の画像処理形式に応じて、上記複数のモジュー
ルが実行する一連の作業に関する作業情報としての複数
のコマンドディスクリプタを作成する作成手段と、 上記複数のコマンドディスクリプタが記憶される記憶手
段と、 上記記憶手段に記憶された複数のコマンドディスクリプ
タのうちの最初のコマンドディスクリプタを実行するモ
ジュールに対応する一時記憶手段に、上記最初のコマン
ドディスクリプタが記憶されている領域を指定する情報
を書き込むことを制御する制御手段とを備えることを特
徴とする画像処理装置。1. A plurality of modules for encoding and / or decoding image information of a plurality of image processing formats, a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules, and a plurality of the images. A creation unit that creates a plurality of command descriptors as work information relating to a series of works executed by the plurality of modules according to a processing format, a storage unit that stores the plurality of command descriptors, and a storage unit that stores the plurality of command descriptors. A control means for controlling writing of information designating an area in which the first command descriptor is stored in the temporary storage means corresponding to the module that executes the first command descriptor of the plurality of command descriptors. An image processing apparatus comprising:
ちの所定のコマンドディスクリプタには、 上記複数のモジュールのうちの所定のモジュールが実行
する作業内容を指定する情報と、 上記所定のモジュールの次に作業を実行するモジュール
を指定する情報と、 上記指定されたモジュールが実行する作業に関するコマ
ンドディスクリプタが記憶されている領域を指定する情
報とが少なくとも記述されていることを特徴とする請求
項１記載の画像処理装置。2. A predetermined command descriptor of the plurality of command descriptors includes information designating work contents to be executed by a predetermined module of the plurality of modules, and work next to the predetermined module. The image processing according to claim 1, wherein at least information for specifying a module to be executed and information for specifying an area in which a command descriptor regarding a work to be executed by the specified module is stored are described. apparatus.
は、ＭＰＥＧ（Moving Picture Experts Group）形式、
ＤＶ（Digital Video）形式の画像情報が含まれること
を特徴とする請求項１記載の画像処理装置。3. The image information of the plurality of image processing formats includes MPEG (Moving Picture Experts Group) format,
The image processing apparatus according to claim 1, wherein the image processing information includes DV (Digital Video) format image information.
及び／又は復号化する複数のモジュールと、上記複数の
モジュールの各々に対応する先入れ先出し方式による複
数の一時記憶手段とを備える画像処理装置の画像処理方
法において、 上記複数の画像処理形式に応じて、上記複数のモジュー
ルが実行する一連の作業に関する作業情報としての複数
のコマンドディスクリプタを作成する作成工程と、 上記複数のコマンドディスクリプタを記憶手段に記憶さ
せる記憶制御工程と、 上記記憶手段に記憶された複数のコマンドディスクリプ
タのうちの最初のコマンドディスクリプタを実行するモ
ジュールに対応する一時記憶手段に、上記最初のコマン
ドディスクリプタが記憶されている領域を指定する情報
を書き込むことを制御する制御工程とを有することを特
徴とする画像処理方法。4. An image processing apparatus comprising: a plurality of modules for encoding and / or decoding image information of a plurality of image processing formats; and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. In the image processing method, a creating step of creating a plurality of command descriptors as work information relating to a series of works executed by the plurality of modules according to the plurality of image processing formats; and a storage means for storing the plurality of command descriptors. And a storage control step of storing the first command descriptor in a temporary storage unit corresponding to the module that executes the first command descriptor of the plurality of command descriptors stored in the storage unit. It has a control process that controls writing of specified information. An image processing method comprising:
ちの所定のコマンドディスクリプタには、 上記複数のモジュールうちの所定のモジュールが実行す
る作業内容を指定する情報と、 上記所定のモジュールの次に作業を実行するモジュール
を指定する情報と、 上記指定されたモジュールが実行する作業に関するコマ
ンドディスクリプタが記憶されている領域を指定する情
報とが少なくとも記述されていることを特徴とする請求
項４記載の画像処理方法。5. A predetermined command descriptor of the plurality of command descriptors includes information designating work content to be executed by a predetermined module of the plurality of modules, and work to be executed next to the predetermined module. 5. The image processing method according to claim 4, wherein at least information for specifying a module to be executed and information for specifying an area in which a command descriptor regarding a work executed by the specified module is stored are described. .
は、ＭＰＥＧ（Moving Picture Experts Group）形式、
ＤＶ（Digital Video）形式の画像情報が含まれること
を特徴とする請求項４記載の画像処理方法。6. The image information of the plurality of image processing formats includes MPEG (Moving Picture Experts Group) format,
The image processing method according to claim 4, wherein image information in DV (Digital Video) format is included.
及び／又は復号化する複数のモジュールと、上記複数の
モジュールの各々に対応する先入れ先出し方式による複
数の一時記憶手段とを備える画像処理装置に、 上記複数の画像処理形式に応じて、上記複数のモジュー
ルが実行する一連の作業に関する作業情報としての複数
のコマンドディスクリプタを作成する作成工程と、 上記複数のコマンドディスクリプタを記憶手段に記憶さ
せる記憶制御工程と、 上記記憶手段に記憶された複数のコマンドディスクリプ
タのうちの最初のコマンドディスクリプタを実行するモ
ジュールに対応する一時記憶手段に、上記最初のコマン
ドディスクリプタが記憶されている領域を指定する情報
を書き込むことを制御する制御工程とを含む処理を実行
させるプログラム。7. An image processing apparatus comprising: a plurality of modules for encoding and / or decoding image information in a plurality of image processing formats; and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. In accordance with the plurality of image processing formats, a creation step of creating a plurality of command descriptors as work information relating to a series of works executed by the plurality of modules, and a storage for storing the plurality of command descriptors in a storage means. Information for designating an area in which the first command descriptor is stored is stored in the temporary storage means corresponding to the control step and the module that executes the first command descriptor of the plurality of command descriptors stored in the storage means. A process for executing a process including a control process for controlling writing. Program.
及び／又は復号化する複数のモジュールと、上記複数の
モジュールの各々に対応する先入れ先出し方式による複
数の一時記憶手段とを備える画像処理装置に、 上記複数の画像処理形式に応じて、上記複数のモジュー
ルが実行する一連の作業に関する作業情報としての複数
のコマンドディスクリプタを作成する作成工程と、 上記複数のコマンドディスクリプタを記憶手段に記憶さ
せる記憶制御工程と、 上記記憶手段に記憶された複数のコマンドディスクリプ
タのうちの最初のコマンドディスクリプタを実行するモ
ジュールに対応する一時記憶手段に、上記最初のコマン
ドディスクリプタが記憶されている領域を指定する情報
を書き込むことを制御する制御工程とを含む処理を実行
させるプログラムが記録された記録媒体。8. An image processing apparatus comprising: a plurality of modules for encoding and / or decoding image information of a plurality of image processing formats; and a plurality of temporary storage means of a first-in first-out system corresponding to each of the plurality of modules. In accordance with the plurality of image processing formats, a creation step of creating a plurality of command descriptors as work information relating to a series of works executed by the plurality of modules, and a storage for storing the plurality of command descriptors in a storage means. Information for designating an area in which the first command descriptor is stored is stored in the temporary storage means corresponding to the control step and the module that executes the first command descriptor of the plurality of command descriptors stored in the storage means. A process for executing a process including a control process for controlling writing. A recording medium on which a program is recorded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195192A JP4423820B2 (en) | 2001-06-27 | 2001-06-27 | Image processing apparatus and method, program, and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195192A JP4423820B2 (en) | 2001-06-27 | 2001-06-27 | Image processing apparatus and method, program, and recording medium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003009149A true JP2003009149A (en) | 2003-01-10 |
| JP4423820B2 JP4423820B2 (en) | 2010-03-03 |
Family
ID=19033215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195192A Expired - Fee Related JP4423820B2 (en) | 2001-06-27 | 2001-06-27 | Image processing apparatus and method, program, and recording medium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4423820B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236635A (en) * | 2004-02-19 | 2005-09-02 | Sony Corp | Signal processing apparatus and method, and data structure of command sequence |
| WO2005115015A1 (en) * | 2004-05-20 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | Image processing apparatus and data processing method |
| JP2007538431A (en) * | 2004-05-10 | 2007-12-27 | エヌヴィディア コーポレイション | Video data processor |
| JP2008527933A (en) * | 2005-01-13 | 2008-07-24 | クゥアルコム・インコーポレイテッド | Mode selection technique for intra prediction video coding |
| JP2010525653A (en) * | 2007-04-17 | 2010-07-22 | ヒューマクスカンパニーリミテッド | Bitstream decoding apparatus and method |
| US8130825B2 (en) | 2004-05-10 | 2012-03-06 | Nvidia Corporation | Processor for video data encoding/decoding |
-
2001
- 2001-06-27 JP JP2001195192A patent/JP4423820B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236635A (en) * | 2004-02-19 | 2005-09-02 | Sony Corp | Signal processing apparatus and method, and data structure of command sequence |
| JP4674439B2 (en) * | 2004-02-19 | 2011-04-20 | ソニー株式会社 | Signal processing apparatus, signal processing method, and information recording medium |
| JP2007538431A (en) * | 2004-05-10 | 2007-12-27 | エヌヴィディア コーポレイション | Video data processor |
| US8018463B2 (en) | 2004-05-10 | 2011-09-13 | Nvidia Corporation | Processor for video data |
| US8130825B2 (en) | 2004-05-10 | 2012-03-06 | Nvidia Corporation | Processor for video data encoding/decoding |
| WO2005115015A1 (en) * | 2004-05-20 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | Image processing apparatus and data processing method |
| JP2008527933A (en) * | 2005-01-13 | 2008-07-24 | クゥアルコム・インコーポレイテッド | Mode selection technique for intra prediction video coding |
| JP4700069B2 (en) * | 2005-01-13 | 2011-06-15 | クゥアルコム・インコーポレイテッド | Mode selection technique for intra prediction video coding |
| JP2010525653A (en) * | 2007-04-17 | 2010-07-22 | ヒューマクスカンパニーリミテッド | Bitstream decoding apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4423820B2 (en) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE48845E1 (en) | Video decoding system supporting multiple standards | |
| KR100562116B1 (en) | Media processing apparatus that operates at high efficiency | |
| US7595743B1 (en) | System and method for reducing storage requirements for content adaptive binary arithmetic coding | |
| JP2005510981A (en) | Multi-channel video transcoding system and method | |
| CN101248430A (en) | Transpose buffering for video processing | |
| JPH05268590A (en) | Moving picture coding decoding circuit | |
| EP1689187A1 (en) | Method and system for video compression and decompression (CODEC) in a microprocessor | |
| JP2003511764A (en) | Method and apparatus for storing and retrieving data | |
| JP3802521B2 (en) | Encoding apparatus, encoding control method, and encoding control program | |
| US8625677B2 (en) | Apparatus processing video stream | |
| US20030187824A1 (en) | Memory system for video decoding system | |
| JP4423820B2 (en) | Image processing apparatus and method, program, and recording medium | |
| US20070230579A1 (en) | Serial processing of video signals using a programmable hardware device | |
| JP2005102144A (en) | Data processing device for mpeg | |
| JP4891335B2 (en) | Hardware multi-standard video decoder device | |
| US20060061497A1 (en) | Bit rate conversion apparatus and method | |
| US8861602B2 (en) | Motion vector reconstruction in an entropy decoder | |
| US7590295B2 (en) | Semiconductor device and an image processor | |
| JP2006203889A (en) | Method for processing image data, method for coding image data, graphics controller for processing image data, computer program embodied on computer readable medium for processing image data, method for enabling electronic apparatus to more efficiently process image data, method for efficiently processing captured image data via apparatus and image capturing apparatus | |
| JP2776284B2 (en) | Image coding device | |
| JP2009171134A (en) | Video format converter | |
| JPH10136380A (en) | Device and method for encoding moving image | |
| JP7451131B2 (en) | Image encoding device, image encoding method, and program | |
| KR100396111B1 (en) | Huffman coding block and method | |
| JP2007251983A (en) | Image data output apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |