JP2003007535A - 積層チップインダクタ - Google Patents

Abstract

(57)【要約】 【課題】 ２層当たりのターン数を２以上と多くできる
ためにＬ値の狭公差化の要求に対応でき、しかも共振周
波数を高くし高周波特性を改善する。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中に積層方向に重畳したコイルが形成され、該コイルの
端部が引出導体により積層体外表面の外部電極に接続さ
れている積層チップインダクタである。コイルは、１タ
ーンを超える渦巻き状の長い導体パターン１０と１ター
ン未満の短い導体パターン１２との２種類の導体パター
ンの組み合わせからなり、それら長い導体パターンと短
い導体パターンとを交互に積層接続することにより、２
層当たり２ターン以上となるように螺旋状に巻き回され
ている。これによって電流は、チップの一方から他方へ
と一方向へ流れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信機器な
どの高周波回路で使用する積層構造のチップインダクタ
に関し、更に詳しく述べると、２層当たり２ターン以上
となる螺旋状コイルを有する積層チップインダクタに関
するものである。

【０００２】

【従来の技術】積層チップインダクタは、電気絶縁層間
に導体パターンを設け、各導体パターンを順次接続する
ことによって積層方向に重畳したコイル（螺旋状のパタ
ーン）を形成し、そのコイルが電気絶縁体内に埋設され
た状態となっており、内蔵されているコイルの両端から
引出導体を介して、チップ外表面に形成した外部電極に
接続した構造のチップ部品である。電気絶縁層を構成す
る材料としては、磁性体セラミックス（代表的な例はフ
ェライト）あるいは非磁性体セラミックス（代表的な例
は誘電体セラミックス）などが用いられている。

【０００３】積層構造を形成する方法の代表的な例とし
て、セラミックスパターンと導体パターンを順次重ねて
スクリーン印刷することにより積層する印刷積層法があ
る。この場合、コイルを形成する典型的な技術として、
１／２ターン分の導体パターンを、端部が重なるように
順次印刷する方法が用いられている。セラミックスパタ
ーンの上に、１／２ターン分の導体パターン（例えばコ
の字形状）を印刷し、その片側の半面にセラミックスパ
ターンを印刷して導体パターン端部を除いて隠し、露出
している端部と繋がるように次の１／２ターン分の導体
パターンを印刷し、反対側の半面にセラミックスパター
ンを印刷して隠すという工程を繰り返すことでコイルを
形成する。従って、この構成では、２層（セラミックス
パターンの層は含めずに導体パターンが２層の意味：以
下同様）で１ターン分のコイルとなる。

【０００４】他方、２層で２ターン以上のコイルを形成
する技術として、同じ層に外側の導体パターンと内側の
導体パターンを形成する方法がある。セラミックスパタ
ーンの上に、外側及び内側のそれぞれ１／２ターン分の
導体パターン（例えば大小２つのコの字形状）を印刷
し、その片側の半面にセラミックスパターンを印刷して
隠し、露出している端部と繋がるように次の外側及び内
側の１／２ターン分の導体パターンを印刷し、反対側の
半面にセラミックスパターンを印刷して隠すという工程
を繰り返すことで外側と内側のコイルを形成する。そし
て、コイルの最上部または最下部で、外側と内側のコイ
ル端部同士を接続することによって、内外２重配置のコ
イルが構成される。

【０００５】従って、この構成では、入力した電流は、
先ず外側（あるいは内側）のコイルを通ってチップ内を
一方向に流れ、外側と内側のコイル端部同士の接続箇所
で折り返し、内側（あるいは外側）のコイルを通って逆
方向に流れていく。つまり、巻き始め側のコイル端部と
巻き終わり側のコイル端部とがチップ内で近い層に位置
しており、そのため入力側の導体と出力側の導体が接近
した状態で交差することになる。

【０００６】

【発明が解決しようとする課題】前者の構成、即ち２層
で１ターン分を形成する構成では、必要なＬ値（インダ
クタンス）を実現するには、所定のターン数を確保する
ために導体パターンの印刷積層回数を多くする必要があ
る。そのためＬ値のばらつきが大きくなり、狭公差の要
求に対して製造歩留まりが低下する問題がある。

【０００７】後者の構成、即ち２層で２ターン以上を形
成する構成は、導体パターンの印刷積層回数が少なくて
も高Ｌ値を実現できる利点がある。しかし上記のよう
に、入力側の導体と出力側の導体が接近して交差するの
で、入出力間に大きな浮遊容量が発生し、そのため共振
周波数が低下する問題が生じ、高周波特性が悪化する。

【０００８】本発明の目的は、２層当たりのターン数を
２以上に多くできるためにＬ値の狭公差化の要求に対応
でき、しかも共振周波数を高くできるため高周波特性を
改善できる積層チップインダクタを提供することであ
る。

【０００９】

【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンが交互に積層され導体パターンが順次接続
されることで、電気絶縁体中に積層方向に重畳したコイ
ルが形成され、該コイルの端部が引出導体によりチップ
外表面の外部電極に接続されている積層チップインダク
タにおいて、コイルは、１ターンを超える渦巻き状の長
い導体パターンと１ターン未満の短い導体パターンとの
２種類の導体パターンの組み合わせからなり、それら長
い導体パターンと短い導体パターンとを交互に積層接続
することにより、２層（導体パターンが２層の意味）当
たり２ターン以上となるように螺旋状に巻き回されてい
ることを特徴とする積層チップインダクタである。

【００１０】例えば、長い導体パターンは、チップの一
方の端部寄りの領域内とチップの中間領域内にパターン
端部が位置し、短い導体パターンは、チップの中間領域
内とチップの一方の端部寄りの領域内にパターン端部が
位置するような形状とする。長い導体パターンと短い導
体パターンの間に位置する電気絶縁層として、チップの
中間領域を覆う第１の高さ補正パターンとチップの一方
の端部寄りの領域を覆う第２の高さ補正パターンとを適
宜介在させることにより、導体パターンの印刷面に段差
が生じずほぼ同じ高さとなるように調整するのが好まし
い。これによって、導体パターンの鮮明な印刷が可能と
なる。

【００１１】長い導体パターンはＮ＋ｘターン（但し、
Ｎは正の整数）に設定し、短い導体パターンはｙターン
（但し、ｘ＋ｙ≒１）に設定する。つまり、導体パター
ンが２層でＮ＋１ターン分のコイルとなる。例えば、長
い導体パターンを（１＋ｘ）ターンあるいは（２＋ｘ）
ターンなどに設定することで、２層当たり２ターンある
いは３ターンのコイルが形成できる。勿論、チップ面積
が大きい場合あるいは導体パターン幅を狭められる場合
には、長い導体パターンの上記Ｎを３以上として、より
多く巻くことも可能である。

【００１２】

【発明の実施の形態】本発明に係る積層チップインダク
タは、電気絶縁性セラミックスパターンと導体パターン
をスクリーン印刷により積層し、導体パターンの端部を
順次接続することで積層方向に重畳したコイルが形成さ
れるようにし、該コイルの端部を引出導体によりチップ
外表面まで延設しておき、チップを焼成し、外表面に露
出している引出導体端部に接続する外部電極を形成する
ことにより製造される。ここでコイルは、１ターンを超
える渦巻き状の長い導体パターンと、１ターン未満の短
い導体パターンとの２種類の導体パターンとの組み合わ
せからなり、それらを交互に積層接続することにより形
成される。

【００１３】例えば図１のＡに示すように、右下外側か
ら始まり１ターンして内側中央まで入り込むような１タ
ーンを超える渦巻き状の長い導体パターン１０と、図１
のＢに示すように、内側中央から始まり右下外側に出る
ような１ターン未満の短い導体パターン１２との組み合
わせとする。そして長い導体パターン１０と短い導体パ
ターン１２を電気絶縁層を介して交互に積層接続するこ
とにより、２層当たり２ターンとなるように螺旋状に巻
き回される。両者の重なり具合を、図１のＢに示す。

【００１４】コイル構造を図２に模式的に示す。長い導
体パターン１０と短い導体パターン１２とが交互に接続
されている。ここでは２層当たり２ターンであり、合計
６ターン分が巻き回されており、コイル両端に引出導体
１４が設けられる。電流は、例えば矢印で示すように、
外側のコイルと内側のコイルを交互に流れ、全体として
下方から上方へと一方向のみに向かう。そのため、大き
な電位差がある導体同士（入力側の導体と出力側の導
体）が接近して交差することはない。そのため入出力間
の浮遊容量が極めて小さく、共振周波数が高くなり、高
周波特性が改善される。

【００１５】このようにして、図３に示すような積層チ
ップインダクタ２０が得られる。チップ中に印刷積層し
たコイルが内蔵されており、該コイルの端部が引出導体
によってチップ外表面両端の外部電極２２に接続された
状態となる。

【００１６】導体パターンの他の例を図４に示す。図４
のＡに示すように、右下外側から始まり２ターンして内
側中央まで入り込むような２ターンを超える長い導体パ
ターン３０と、図４のＢに示すように、中央内側から始
まり右下外側に出るような１ターン未満の短い導体パタ
ーン３２との組み合わせとし、それらを交互に積層接続
する。これにより、２層当たり３ターンとなるように螺
旋状に巻き回すことができる。両者の重なり具合を図４
のＢに示す。チップ面積が大きければ、長い導体パター
ンを３ターンを超えるように形成できることは言うまで
もない。

【００１７】

【実施例】図５は本発明に係る積層チップインダクタの
一実施例を示す製造工程説明図である。電気絶縁体材料
としては、ガラスを添加して低温焼結化を可能とした誘
電体セラミックスを使用する。本実施例では、硼珪酸ガ
ラスとアルミナを体積比で７０：３０の比率に混合した
誘電体材料粉末を使用し、これにビヒクルとしてエチル
セルロースとテレピネールと分散剤、可塑剤などを配合
し混合して、印刷用の誘電体ペーストを作製した。導体
ペーストとしては、銀粒子を上記ビヒクルに混合した銀
ペーストを使用した。ビヒクル中のバインダとしては、
エチルセルロース以外に、ＰＶＢ（ポリビニルブチラー
ル）、メチルセルロース、アクリル樹脂などでもよい。
導体ペーストは、銀に代えて銀パラジウムを用いてもよ
い。分散剤や可塑剤は、印刷性の向上や生産時の取り扱
い性などを考慮して、適宜適量添加する。

【００１８】印刷積層工程の一例を以下に示す。まずコ
イルよりも下方の部分を形成する。以下の工程順序を示
す括弧付き数字は、図５の括弧付き数字で示された図に
対応している。 （１）誘電体パターン４０を必要回数重ねて印刷し、所
定の厚みまで積層する。この誘電体パターン４０は、チ
ップ全面に相当する大きさである。 （２）引出導体パターン４２を印刷する。引出導体パタ
ーン４２は、チップの端面では広幅であり、全体として
外周寄りの部分をＬ型に折れ曲がっている形状である。
引出導体パターン４２は、左下の端面から始まり、先端
部はチップの右上に達するように形成されている。 （３）引出導体パターン４２の先端側を残すように誘電
体パターン４４を印刷する。ここではチップの左側領域
と中間領域（チップの左側約２／３の面積）を覆う大き
さに設定している。

【００１９】コイル部分の印刷積層工程は次の通りであ
る。ここで長い導体パターン及び短い導体パターンに
は、図１に示すものを使用している。 （４）長い導体パターン４６を印刷する。長い導体パタ
ーン４６は、右上外側から始まり１ターンして更に中央
内側まで入り込むような１ターンを超える形状であり、
右上端で下層の導体パターン端部と重なるように形成す
る。従って、巻き始まり端４６ａはチップの右側領域内
に位置し、巻き終わり端４６ｂはチップの中間領域内に
位置する。 （５）チップの左右両側１／３ずつの面積を隠すよう
に、誘電体パターン４８を印刷する。 （６）露出している長い導体パターン端部（巻き終わり
端４６ｂ）に重なるように短い導体パターン５０を印刷
する。短い導体パターン５０は、中央内側から始まり外
側に出て右上に至る１ターン未満の形状である。巻き始
まり端５０ａはチップの中間領域内に位置し、巻き終わ
り端５０ｂはチップの右側領域内に位置する。 （７）短い導体パターン５０の先端側（巻き終わり端５
０ｂ）を残すように誘電体パターン５２を印刷する。こ
こではチップの左側領域と中間領域（チップの左側約２
／３の面積）を覆う大きさに設定している。 上記（４）〜（７）の工程によって２ターンのコイルが
形成される。そこで、所定の巻数になるまで、上記
（４）〜（７）の工程を繰り返す。

【００２０】最後にコイルよりも上方の部分を形成す
る。 （８）前記（５）の状態から、露出している長い導体パ
ターン４８の端部（巻き終わり端４６ｂ）に重なるよう
に、引出導体パターン５４を印刷する。引出導体パター
ン５４は、中央内側から始まり外側に出て右下のチップ
端部に至る形状である。 （９）所定の厚みまで誘電体パターン５６を必要回数重
ねて印刷する。この誘電体パターン５６は、チップ全面
に相当する大きさである。 （１０）更に、必要に応じて巻き始め（あるいは巻き終
わり）側を示すマークパターン５８を印刷する。

【００２１】なお、上記の実施例では、説明及び図面を
分かり易くするために、積層チップインダクタを１個ず
つ製造する場合（１つのチップ領域のみ）の印刷積層手
順を示している。しかし、通常、このような積層チップ
部品の製造は、量産化のために、縦横に同じパターンが
多数配列されるようにして印刷積層し、その後、得られ
た積層体ブロックを縦横に切断することで個々のチップ
に分離する方式で多数個取りができるようにする。従っ
て本発明においても、実際には、そのような多数個取り
の方式で印刷積層し製造することになる。

【００２２】上記のように作製した積層体ブロックを縦
横に切断してチップとし、脱脂、焼成した後、バリ取り
を行う。そして、チップの端面に外部電極を形成する。
外部電極の形成は、銀ペーストの塗布、焼き付けなどに
より行う。最後に、外部電極にメッキ処理（例えばニッ
ケルメッキと半田メッキ）を施すことで、図３に示すよ
うな積層チップインダクタが得られる。

【００２３】上記の実施例において、（４）〜（７）の
コイル部分形成工程を見ると、チップの左側領域は２
回、中間領域と右側領域は１回、誘電体パターンが印刷
されている。従って、ターン数が少ない場合はさほど問
題は生じないが、多数回導体パターンを印刷積層してい
くと、高さが不揃いになる。そこで、図６のＡに示すよ
うに、前記（５）の工程の後で右側領域に誘電体パター
ン６０を印刷したり、図６のＢに示すように、前記
（７）の工程の後で中間領域に誘電体パターン６２を印
刷する工程を適宜挿入する。それらの印刷工程を必ず入
れれば、工程数が増えるが高さはほぼ揃う。高さの不揃
いがある程度許容されるならば、必要に応じて図６のＡ
又はＢの誘電体セラミックスパターン印刷工程を挿入す
ればよい。このような補正パターンにより、導体パター
ン印刷面が段差を持たないように、ほぼ同じ高さ（厚
み）に調整することができ、導体パターンを鮮明に印刷
することができる。

【００２４】上記の工程によって２層当たり２ターンの
コイル構成を有する積層チップインダクタ（本発明品）
と、２層当たり１ターンとなるコイル構成を有する積層
チップインダクタ（従来品ａ）について、ほぼ同じＬ値
（約２２０ｎＨ）となるように製作し、Ｌ値の標準偏差
を求めた。その結果、 ・本発明品のＬ値の標準偏差：３．９ ・従来品ａのＬ値の標準偏差：５．２ となり、本発明品は狭公差を実現できることが確認でき
た。

【００２５】次に、上記の工程によって電流がチップの
一方から他方へ向かって一方向に流れるようなコイル構
成を有する積層チップインダクタ（本発明品）と、電流
がチップの一方から他方へ向かって流れ反転して戻るよ
うに流れるコイル構成を有する積層チップインダクタ
（従来品ｂ）について、ほぼ同じＬ値（約２２０ｎＨ）
となるように製作し、周波数特性を測定した。その結果
を図７に示す。従来品ｂの共振周波数が５５０ＭＨｚで
あったのに対して、本発明品の共振周波数は８５０ＭＨ
ｚであり、共振周波数を高くできることが実証された。

【００２６】図８は本発明に係る積層チップインダクタ
の他の実施例を示す製造工程説明図である。使用する誘
電体ペースト及び導体ペーストは、前記実施例と同様で
あってよいので、それらについての説明は省略する。印
刷積層工程も前記実施例とほぼ同様である。

【００２７】印刷積層工程の一例を以下に示す。まずコ
イルよりも下方の部分を形成する。 （１）誘電体パターン７０を必要回数重ねて印刷し、所
定の厚みまで積層する。 （２）引出導体パターン７２を印刷する。引出導体パタ
ーン７２は、チップの端面では広幅であり、全体として
外周寄りの部分をＬ型に折れ曲がっている形状である。
引出導体パターン先端部はチップの右側領域に位置して
いる。 （３）引出導体パターンの先端側を残すように誘電体パ
ターン７４を印刷する。ここではチップの左側領域及び
中間領域（チップの約２／３の面積）を覆うように設定
している。

【００２８】コイル部分の印刷積層工程は次の通りであ
る。ここで長い導体パターン及び短い導体パターンに
は、図４に示すものを使用している。 （４）長い導体パターン７６を印刷する。長い導体パタ
ーン７６は、右上外側から始まり２ターンして中央内側
に入り込むような２ターンを超える形状であり、一端で
下層の導体パターン端部と重なるように形成する。巻き
始まり端はチップの右側領域内に位置し、巻き終わり端
はチップの中間領域内に位置する。 （５）チップの左右両側１／３ずつの面積を隠すよう
に、誘電体パターン７８を印刷する。 （６）露出している長い導体パターン端部（巻き終わり
端）に重なるように短い導体パターン８０を印刷する。
短い導体パターン８０は、中央内側から始まり外側に出
て右上に至るように１ターン未満の形状である。巻き始
まり端はチップの中間領域内に位置し、巻き終わり端は
チップの右側領域内に位置する。 （７）短い導体パターンの先端側を残すように誘電体パ
ターン８２を印刷する。ここではチップの約２／３の面
積を覆うように設定している。 上記（４）〜（７）の工程で３ターンのコイルが形成さ
れる。そこで、所定の巻数になるまで、上記（４）〜
（７）の工程を繰り返す。

【００２９】最後にコイルよりも上方の部分を形成す
る。 （８）前記（５）の状態から、露出している長い導体パ
ターン７８の端部に重なるように、引出導体パターン８
４を印刷する。引出導体パターン８４は、中央内側から
始まり外側に出て右下のチップ端部に至る形状である。 （９）所定の厚みまで誘電体パターン８６を必要回数重
ねて印刷する。 （１０）更に、必要に応じて巻き始め（あるいは巻き終
わり）側を示すマークパターン８８を印刷する。

【００３０】この場合も、実際には、多数個取りの方式
で印刷積層し製造する。積層体ブロックを縦横に切断し
てチップとし、脱脂、焼成した後、バリ取りを行い、端
面に外部電極を形成する。外部電極にメッキ処理を施し
て仕上げる。

【００３１】高さ調整を行うために、図９のＡに示すよ
うに、前記（５）の工程の後で右側領域に誘電体パター
ン９０を印刷したり、図９のＢに示すように、前記
（７）の工程の後で中間領域に誘電体パターン９２を印
刷する工程を適宜挿入する。

【００３２】以上、本発明の実施例について説明した
が、電気絶縁層としてフェライトを用いることもでき
る。引出導体の形状や外部電極の形成位置なども適宜変
更してよい。

【００３３】

【発明の効果】本発明は上記のように、２層当たりのタ
ーン数を２以上と多くできる積層チップインダクタであ
るために、導体パターンの印刷回数を少なくでき、Ｌ値
の狭公差化の要求に対応できる。しかも本発明は、電流
がチップの一方から他方へ向かって一方向のみに流れる
ようなコイル構成の積層チップインダクタであるため、
入力側導体と出力側導体が接近せず、そのために大きな
浮遊容量が発生しないので、共振周波数を高くでき高い
周波数まで使用することが可能となる。

【図面の簡単な説明】

【図１】本発明で用いる導体パターンの組み合わせの一
例を示す説明図。

【図２】その導体パターン接続関係を示す説明図。

【図３】積層チップインダクタの一例を示す外観図。

【図４】本発明で用いる導体パターンの組み合わせの他
の例を示す説明図。

【図５】本発明に係る積層チップインダクタの印刷積層
工程の一例を示す説明図。

【図６】高さ補正パターンの説明図。

【図７】Ｌ値の周波数特性曲線を示すグラフ。

【図８】本発明に係る積層チップインダクタの印刷積層
工程の他の例を示す説明図。

【図９】高さ補正パターンの説明図。

【符号の説明】

１０ 長い導体パターン １２ 短い導体パターン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 靖生 東京都港区新橋５丁目36番11号 エフ・デ ィー・ケイ株式会社内 Ｆターム(参考） 5E070 AA01 AB07 CB04 CB13

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電気絶縁層と導体パターンが交互に積層
   され導体パターンが順次接続されることで、電気絶縁体
   中に積層方向に重畳したコイルが形成され、該コイルの
   端部が引出導体によりチップ外表面の外部電極に接続さ
   れている積層チップインダクタにおいて、 コイルは、１ターンを超える渦巻き状の長い導体パター
   ンと１ターン未満の短い導体パターンとの２種類の導体
   パターンの組み合わせからなり、それら長い導体パター
   ンと短い導体パターンとを交互に積層接続することによ
   り、２層当たり２ターン以上となるように螺旋状に巻き
   回されていることを特徴とする積層チップインダクタ。
2. 【請求項２】 長い導体パターンは、チップの一方の端
   部寄りの領域内とチップの中間領域内とにパターン端部
   が位置し、短い導体パターンは、チップの中間領域内と
   チップの一方の端部寄りの領域内とにパターン端部が位
   置する形状になっている請求項１記載の積層チップイン
   ダクタ。
3. 【請求項３】 長い導体パターンと短い導体パターンの
   間に位置する電気絶縁層が、チップの中間領域を覆う第
   １の高さ補正パターンとチップの一方の端部寄りの領域
   を覆う第２の高さ補正パターンとにより、導体パターン
   の印刷面に段差が生じずほぼ同じ高さとなるように調整
   されている請求項２記載の積層チップインダクタ。
4. 【請求項４】 長い導体パターンはＮ＋ｘターン（但
   し、Ｎは正の整数）に設定されており、短い導体パター
   ンはｙターン（但し、ｘ＋ｙ≒１）に設定されている請
   求項２又は３記載の積層チップインダクタ。