JP2003007535A - 積層チップインダクタ - Google Patents
積層チップインダクタInfo
- Publication number
- JP2003007535A JP2003007535A JP2001182888A JP2001182888A JP2003007535A JP 2003007535 A JP2003007535 A JP 2003007535A JP 2001182888 A JP2001182888 A JP 2001182888A JP 2001182888 A JP2001182888 A JP 2001182888A JP 2003007535 A JP2003007535 A JP 2003007535A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pattern
- chip
- conductor
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 2層当たりのターン数を2以上と多くできる
ためにL値の狭公差化の要求に対応でき、しかも共振周
波数を高くし高周波特性を改善する。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中に積層方向に重畳したコイルが形成され、該コイルの
端部が引出導体により積層体外表面の外部電極に接続さ
れている積層チップインダクタである。コイルは、1タ
ーンを超える渦巻き状の長い導体パターン10と1ター
ン未満の短い導体パターン12との2種類の導体パター
ンの組み合わせからなり、それら長い導体パターンと短
い導体パターンとを交互に積層接続することにより、2
層当たり2ターン以上となるように螺旋状に巻き回され
ている。これによって電流は、チップの一方から他方へ
と一方向へ流れる。
ためにL値の狭公差化の要求に対応でき、しかも共振周
波数を高くし高周波特性を改善する。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中に積層方向に重畳したコイルが形成され、該コイルの
端部が引出導体により積層体外表面の外部電極に接続さ
れている積層チップインダクタである。コイルは、1タ
ーンを超える渦巻き状の長い導体パターン10と1ター
ン未満の短い導体パターン12との2種類の導体パター
ンの組み合わせからなり、それら長い導体パターンと短
い導体パターンとを交互に積層接続することにより、2
層当たり2ターン以上となるように螺旋状に巻き回され
ている。これによって電流は、チップの一方から他方へ
と一方向へ流れる。
Description
【0001】
【発明の属する技術分野】本発明は、移動体通信機器な
どの高周波回路で使用する積層構造のチップインダクタ
に関し、更に詳しく述べると、2層当たり2ターン以上
となる螺旋状コイルを有する積層チップインダクタに関
するものである。
どの高周波回路で使用する積層構造のチップインダクタ
に関し、更に詳しく述べると、2層当たり2ターン以上
となる螺旋状コイルを有する積層チップインダクタに関
するものである。
【0002】
【従来の技術】積層チップインダクタは、電気絶縁層間
に導体パターンを設け、各導体パターンを順次接続する
ことによって積層方向に重畳したコイル(螺旋状のパタ
ーン)を形成し、そのコイルが電気絶縁体内に埋設され
た状態となっており、内蔵されているコイルの両端から
引出導体を介して、チップ外表面に形成した外部電極に
接続した構造のチップ部品である。電気絶縁層を構成す
る材料としては、磁性体セラミックス(代表的な例はフ
ェライト)あるいは非磁性体セラミックス(代表的な例
は誘電体セラミックス)などが用いられている。
に導体パターンを設け、各導体パターンを順次接続する
ことによって積層方向に重畳したコイル(螺旋状のパタ
ーン)を形成し、そのコイルが電気絶縁体内に埋設され
た状態となっており、内蔵されているコイルの両端から
引出導体を介して、チップ外表面に形成した外部電極に
接続した構造のチップ部品である。電気絶縁層を構成す
る材料としては、磁性体セラミックス(代表的な例はフ
ェライト)あるいは非磁性体セラミックス(代表的な例
は誘電体セラミックス)などが用いられている。
【0003】積層構造を形成する方法の代表的な例とし
て、セラミックスパターンと導体パターンを順次重ねて
スクリーン印刷することにより積層する印刷積層法があ
る。この場合、コイルを形成する典型的な技術として、
1/2ターン分の導体パターンを、端部が重なるように
順次印刷する方法が用いられている。セラミックスパタ
ーンの上に、1/2ターン分の導体パターン(例えばコ
の字形状)を印刷し、その片側の半面にセラミックスパ
ターンを印刷して導体パターン端部を除いて隠し、露出
している端部と繋がるように次の1/2ターン分の導体
パターンを印刷し、反対側の半面にセラミックスパター
ンを印刷して隠すという工程を繰り返すことでコイルを
形成する。従って、この構成では、2層(セラミックス
パターンの層は含めずに導体パターンが2層の意味:以
下同様)で1ターン分のコイルとなる。
て、セラミックスパターンと導体パターンを順次重ねて
スクリーン印刷することにより積層する印刷積層法があ
る。この場合、コイルを形成する典型的な技術として、
1/2ターン分の導体パターンを、端部が重なるように
順次印刷する方法が用いられている。セラミックスパタ
ーンの上に、1/2ターン分の導体パターン(例えばコ
の字形状)を印刷し、その片側の半面にセラミックスパ
ターンを印刷して導体パターン端部を除いて隠し、露出
している端部と繋がるように次の1/2ターン分の導体
パターンを印刷し、反対側の半面にセラミックスパター
ンを印刷して隠すという工程を繰り返すことでコイルを
形成する。従って、この構成では、2層(セラミックス
パターンの層は含めずに導体パターンが2層の意味:以
下同様)で1ターン分のコイルとなる。
【0004】他方、2層で2ターン以上のコイルを形成
する技術として、同じ層に外側の導体パターンと内側の
導体パターンを形成する方法がある。セラミックスパタ
ーンの上に、外側及び内側のそれぞれ1/2ターン分の
導体パターン(例えば大小2つのコの字形状)を印刷
し、その片側の半面にセラミックスパターンを印刷して
隠し、露出している端部と繋がるように次の外側及び内
側の1/2ターン分の導体パターンを印刷し、反対側の
半面にセラミックスパターンを印刷して隠すという工程
を繰り返すことで外側と内側のコイルを形成する。そし
て、コイルの最上部または最下部で、外側と内側のコイ
ル端部同士を接続することによって、内外2重配置のコ
イルが構成される。
する技術として、同じ層に外側の導体パターンと内側の
導体パターンを形成する方法がある。セラミックスパタ
ーンの上に、外側及び内側のそれぞれ1/2ターン分の
導体パターン(例えば大小2つのコの字形状)を印刷
し、その片側の半面にセラミックスパターンを印刷して
隠し、露出している端部と繋がるように次の外側及び内
側の1/2ターン分の導体パターンを印刷し、反対側の
半面にセラミックスパターンを印刷して隠すという工程
を繰り返すことで外側と内側のコイルを形成する。そし
て、コイルの最上部または最下部で、外側と内側のコイ
ル端部同士を接続することによって、内外2重配置のコ
イルが構成される。
【0005】従って、この構成では、入力した電流は、
先ず外側(あるいは内側)のコイルを通ってチップ内を
一方向に流れ、外側と内側のコイル端部同士の接続箇所
で折り返し、内側(あるいは外側)のコイルを通って逆
方向に流れていく。つまり、巻き始め側のコイル端部と
巻き終わり側のコイル端部とがチップ内で近い層に位置
しており、そのため入力側の導体と出力側の導体が接近
した状態で交差することになる。
先ず外側(あるいは内側)のコイルを通ってチップ内を
一方向に流れ、外側と内側のコイル端部同士の接続箇所
で折り返し、内側(あるいは外側)のコイルを通って逆
方向に流れていく。つまり、巻き始め側のコイル端部と
巻き終わり側のコイル端部とがチップ内で近い層に位置
しており、そのため入力側の導体と出力側の導体が接近
した状態で交差することになる。
【0006】
【発明が解決しようとする課題】前者の構成、即ち2層
で1ターン分を形成する構成では、必要なL値(インダ
クタンス)を実現するには、所定のターン数を確保する
ために導体パターンの印刷積層回数を多くする必要があ
る。そのためL値のばらつきが大きくなり、狭公差の要
求に対して製造歩留まりが低下する問題がある。
で1ターン分を形成する構成では、必要なL値(インダ
クタンス)を実現するには、所定のターン数を確保する
ために導体パターンの印刷積層回数を多くする必要があ
る。そのためL値のばらつきが大きくなり、狭公差の要
求に対して製造歩留まりが低下する問題がある。
【0007】後者の構成、即ち2層で2ターン以上を形
成する構成は、導体パターンの印刷積層回数が少なくて
も高L値を実現できる利点がある。しかし上記のよう
に、入力側の導体と出力側の導体が接近して交差するの
で、入出力間に大きな浮遊容量が発生し、そのため共振
周波数が低下する問題が生じ、高周波特性が悪化する。
成する構成は、導体パターンの印刷積層回数が少なくて
も高L値を実現できる利点がある。しかし上記のよう
に、入力側の導体と出力側の導体が接近して交差するの
で、入出力間に大きな浮遊容量が発生し、そのため共振
周波数が低下する問題が生じ、高周波特性が悪化する。
【0008】本発明の目的は、2層当たりのターン数を
2以上に多くできるためにL値の狭公差化の要求に対応
でき、しかも共振周波数を高くできるため高周波特性を
改善できる積層チップインダクタを提供することであ
る。
2以上に多くできるためにL値の狭公差化の要求に対応
でき、しかも共振周波数を高くできるため高周波特性を
改善できる積層チップインダクタを提供することであ
る。
【0009】
【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンが交互に積層され導体パターンが順次接続
されることで、電気絶縁体中に積層方向に重畳したコイ
ルが形成され、該コイルの端部が引出導体によりチップ
外表面の外部電極に接続されている積層チップインダク
タにおいて、コイルは、1ターンを超える渦巻き状の長
い導体パターンと1ターン未満の短い導体パターンとの
2種類の導体パターンの組み合わせからなり、それら長
い導体パターンと短い導体パターンとを交互に積層接続
することにより、2層(導体パターンが2層の意味)当
たり2ターン以上となるように螺旋状に巻き回されてい
ることを特徴とする積層チップインダクタである。
導体パターンが交互に積層され導体パターンが順次接続
されることで、電気絶縁体中に積層方向に重畳したコイ
ルが形成され、該コイルの端部が引出導体によりチップ
外表面の外部電極に接続されている積層チップインダク
タにおいて、コイルは、1ターンを超える渦巻き状の長
い導体パターンと1ターン未満の短い導体パターンとの
2種類の導体パターンの組み合わせからなり、それら長
い導体パターンと短い導体パターンとを交互に積層接続
することにより、2層(導体パターンが2層の意味)当
たり2ターン以上となるように螺旋状に巻き回されてい
ることを特徴とする積層チップインダクタである。
【0010】例えば、長い導体パターンは、チップの一
方の端部寄りの領域内とチップの中間領域内にパターン
端部が位置し、短い導体パターンは、チップの中間領域
内とチップの一方の端部寄りの領域内にパターン端部が
位置するような形状とする。長い導体パターンと短い導
体パターンの間に位置する電気絶縁層として、チップの
中間領域を覆う第1の高さ補正パターンとチップの一方
の端部寄りの領域を覆う第2の高さ補正パターンとを適
宜介在させることにより、導体パターンの印刷面に段差
が生じずほぼ同じ高さとなるように調整するのが好まし
い。これによって、導体パターンの鮮明な印刷が可能と
なる。
方の端部寄りの領域内とチップの中間領域内にパターン
端部が位置し、短い導体パターンは、チップの中間領域
内とチップの一方の端部寄りの領域内にパターン端部が
位置するような形状とする。長い導体パターンと短い導
体パターンの間に位置する電気絶縁層として、チップの
中間領域を覆う第1の高さ補正パターンとチップの一方
の端部寄りの領域を覆う第2の高さ補正パターンとを適
宜介在させることにより、導体パターンの印刷面に段差
が生じずほぼ同じ高さとなるように調整するのが好まし
い。これによって、導体パターンの鮮明な印刷が可能と
なる。
【0011】長い導体パターンはN+xターン(但し、
Nは正の整数)に設定し、短い導体パターンはyターン
(但し、x+y≒1)に設定する。つまり、導体パター
ンが2層でN+1ターン分のコイルとなる。例えば、長
い導体パターンを(1+x)ターンあるいは(2+x)
ターンなどに設定することで、2層当たり2ターンある
いは3ターンのコイルが形成できる。勿論、チップ面積
が大きい場合あるいは導体パターン幅を狭められる場合
には、長い導体パターンの上記Nを3以上として、より
多く巻くことも可能である。
Nは正の整数)に設定し、短い導体パターンはyターン
(但し、x+y≒1)に設定する。つまり、導体パター
ンが2層でN+1ターン分のコイルとなる。例えば、長
い導体パターンを(1+x)ターンあるいは(2+x)
ターンなどに設定することで、2層当たり2ターンある
いは3ターンのコイルが形成できる。勿論、チップ面積
が大きい場合あるいは導体パターン幅を狭められる場合
には、長い導体パターンの上記Nを3以上として、より
多く巻くことも可能である。
【0012】
【発明の実施の形態】本発明に係る積層チップインダク
タは、電気絶縁性セラミックスパターンと導体パターン
をスクリーン印刷により積層し、導体パターンの端部を
順次接続することで積層方向に重畳したコイルが形成さ
れるようにし、該コイルの端部を引出導体によりチップ
外表面まで延設しておき、チップを焼成し、外表面に露
出している引出導体端部に接続する外部電極を形成する
ことにより製造される。ここでコイルは、1ターンを超
える渦巻き状の長い導体パターンと、1ターン未満の短
い導体パターンとの2種類の導体パターンとの組み合わ
せからなり、それらを交互に積層接続することにより形
成される。
タは、電気絶縁性セラミックスパターンと導体パターン
をスクリーン印刷により積層し、導体パターンの端部を
順次接続することで積層方向に重畳したコイルが形成さ
れるようにし、該コイルの端部を引出導体によりチップ
外表面まで延設しておき、チップを焼成し、外表面に露
出している引出導体端部に接続する外部電極を形成する
ことにより製造される。ここでコイルは、1ターンを超
える渦巻き状の長い導体パターンと、1ターン未満の短
い導体パターンとの2種類の導体パターンとの組み合わ
せからなり、それらを交互に積層接続することにより形
成される。
【0013】例えば図1のAに示すように、右下外側か
ら始まり1ターンして内側中央まで入り込むような1タ
ーンを超える渦巻き状の長い導体パターン10と、図1
のBに示すように、内側中央から始まり右下外側に出る
ような1ターン未満の短い導体パターン12との組み合
わせとする。そして長い導体パターン10と短い導体パ
ターン12を電気絶縁層を介して交互に積層接続するこ
とにより、2層当たり2ターンとなるように螺旋状に巻
き回される。両者の重なり具合を、図1のBに示す。
ら始まり1ターンして内側中央まで入り込むような1タ
ーンを超える渦巻き状の長い導体パターン10と、図1
のBに示すように、内側中央から始まり右下外側に出る
ような1ターン未満の短い導体パターン12との組み合
わせとする。そして長い導体パターン10と短い導体パ
ターン12を電気絶縁層を介して交互に積層接続するこ
とにより、2層当たり2ターンとなるように螺旋状に巻
き回される。両者の重なり具合を、図1のBに示す。
【0014】コイル構造を図2に模式的に示す。長い導
体パターン10と短い導体パターン12とが交互に接続
されている。ここでは2層当たり2ターンであり、合計
6ターン分が巻き回されており、コイル両端に引出導体
14が設けられる。電流は、例えば矢印で示すように、
外側のコイルと内側のコイルを交互に流れ、全体として
下方から上方へと一方向のみに向かう。そのため、大き
な電位差がある導体同士(入力側の導体と出力側の導
体)が接近して交差することはない。そのため入出力間
の浮遊容量が極めて小さく、共振周波数が高くなり、高
周波特性が改善される。
体パターン10と短い導体パターン12とが交互に接続
されている。ここでは2層当たり2ターンであり、合計
6ターン分が巻き回されており、コイル両端に引出導体
14が設けられる。電流は、例えば矢印で示すように、
外側のコイルと内側のコイルを交互に流れ、全体として
下方から上方へと一方向のみに向かう。そのため、大き
な電位差がある導体同士(入力側の導体と出力側の導
体)が接近して交差することはない。そのため入出力間
の浮遊容量が極めて小さく、共振周波数が高くなり、高
周波特性が改善される。
【0015】このようにして、図3に示すような積層チ
ップインダクタ20が得られる。チップ中に印刷積層し
たコイルが内蔵されており、該コイルの端部が引出導体
によってチップ外表面両端の外部電極22に接続された
状態となる。
ップインダクタ20が得られる。チップ中に印刷積層し
たコイルが内蔵されており、該コイルの端部が引出導体
によってチップ外表面両端の外部電極22に接続された
状態となる。
【0016】導体パターンの他の例を図4に示す。図4
のAに示すように、右下外側から始まり2ターンして内
側中央まで入り込むような2ターンを超える長い導体パ
ターン30と、図4のBに示すように、中央内側から始
まり右下外側に出るような1ターン未満の短い導体パタ
ーン32との組み合わせとし、それらを交互に積層接続
する。これにより、2層当たり3ターンとなるように螺
旋状に巻き回すことができる。両者の重なり具合を図4
のBに示す。チップ面積が大きければ、長い導体パター
ンを3ターンを超えるように形成できることは言うまで
もない。
のAに示すように、右下外側から始まり2ターンして内
側中央まで入り込むような2ターンを超える長い導体パ
ターン30と、図4のBに示すように、中央内側から始
まり右下外側に出るような1ターン未満の短い導体パタ
ーン32との組み合わせとし、それらを交互に積層接続
する。これにより、2層当たり3ターンとなるように螺
旋状に巻き回すことができる。両者の重なり具合を図4
のBに示す。チップ面積が大きければ、長い導体パター
ンを3ターンを超えるように形成できることは言うまで
もない。
【0017】
【実施例】図5は本発明に係る積層チップインダクタの
一実施例を示す製造工程説明図である。電気絶縁体材料
としては、ガラスを添加して低温焼結化を可能とした誘
電体セラミックスを使用する。本実施例では、硼珪酸ガ
ラスとアルミナを体積比で70:30の比率に混合した
誘電体材料粉末を使用し、これにビヒクルとしてエチル
セルロースとテレピネールと分散剤、可塑剤などを配合
し混合して、印刷用の誘電体ペーストを作製した。導体
ペーストとしては、銀粒子を上記ビヒクルに混合した銀
ペーストを使用した。ビヒクル中のバインダとしては、
エチルセルロース以外に、PVB(ポリビニルブチラー
ル)、メチルセルロース、アクリル樹脂などでもよい。
導体ペーストは、銀に代えて銀パラジウムを用いてもよ
い。分散剤や可塑剤は、印刷性の向上や生産時の取り扱
い性などを考慮して、適宜適量添加する。
一実施例を示す製造工程説明図である。電気絶縁体材料
としては、ガラスを添加して低温焼結化を可能とした誘
電体セラミックスを使用する。本実施例では、硼珪酸ガ
ラスとアルミナを体積比で70:30の比率に混合した
誘電体材料粉末を使用し、これにビヒクルとしてエチル
セルロースとテレピネールと分散剤、可塑剤などを配合
し混合して、印刷用の誘電体ペーストを作製した。導体
ペーストとしては、銀粒子を上記ビヒクルに混合した銀
ペーストを使用した。ビヒクル中のバインダとしては、
エチルセルロース以外に、PVB(ポリビニルブチラー
ル)、メチルセルロース、アクリル樹脂などでもよい。
導体ペーストは、銀に代えて銀パラジウムを用いてもよ
い。分散剤や可塑剤は、印刷性の向上や生産時の取り扱
い性などを考慮して、適宜適量添加する。
【0018】印刷積層工程の一例を以下に示す。まずコ
イルよりも下方の部分を形成する。以下の工程順序を示
す括弧付き数字は、図5の括弧付き数字で示された図に
対応している。 (1)誘電体パターン40を必要回数重ねて印刷し、所
定の厚みまで積層する。この誘電体パターン40は、チ
ップ全面に相当する大きさである。 (2)引出導体パターン42を印刷する。引出導体パタ
ーン42は、チップの端面では広幅であり、全体として
外周寄りの部分をL型に折れ曲がっている形状である。
引出導体パターン42は、左下の端面から始まり、先端
部はチップの右上に達するように形成されている。 (3)引出導体パターン42の先端側を残すように誘電
体パターン44を印刷する。ここではチップの左側領域
と中間領域(チップの左側約2/3の面積)を覆う大き
さに設定している。
イルよりも下方の部分を形成する。以下の工程順序を示
す括弧付き数字は、図5の括弧付き数字で示された図に
対応している。 (1)誘電体パターン40を必要回数重ねて印刷し、所
定の厚みまで積層する。この誘電体パターン40は、チ
ップ全面に相当する大きさである。 (2)引出導体パターン42を印刷する。引出導体パタ
ーン42は、チップの端面では広幅であり、全体として
外周寄りの部分をL型に折れ曲がっている形状である。
引出導体パターン42は、左下の端面から始まり、先端
部はチップの右上に達するように形成されている。 (3)引出導体パターン42の先端側を残すように誘電
体パターン44を印刷する。ここではチップの左側領域
と中間領域(チップの左側約2/3の面積)を覆う大き
さに設定している。
【0019】コイル部分の印刷積層工程は次の通りであ
る。ここで長い導体パターン及び短い導体パターンに
は、図1に示すものを使用している。 (4)長い導体パターン46を印刷する。長い導体パタ
ーン46は、右上外側から始まり1ターンして更に中央
内側まで入り込むような1ターンを超える形状であり、
右上端で下層の導体パターン端部と重なるように形成す
る。従って、巻き始まり端46aはチップの右側領域内
に位置し、巻き終わり端46bはチップの中間領域内に
位置する。 (5)チップの左右両側1/3ずつの面積を隠すよう
に、誘電体パターン48を印刷する。 (6)露出している長い導体パターン端部(巻き終わり
端46b)に重なるように短い導体パターン50を印刷
する。短い導体パターン50は、中央内側から始まり外
側に出て右上に至る1ターン未満の形状である。巻き始
まり端50aはチップの中間領域内に位置し、巻き終わ
り端50bはチップの右側領域内に位置する。 (7)短い導体パターン50の先端側(巻き終わり端5
0b)を残すように誘電体パターン52を印刷する。こ
こではチップの左側領域と中間領域(チップの左側約2
/3の面積)を覆う大きさに設定している。 上記(4)〜(7)の工程によって2ターンのコイルが
形成される。そこで、所定の巻数になるまで、上記
(4)〜(7)の工程を繰り返す。
る。ここで長い導体パターン及び短い導体パターンに
は、図1に示すものを使用している。 (4)長い導体パターン46を印刷する。長い導体パタ
ーン46は、右上外側から始まり1ターンして更に中央
内側まで入り込むような1ターンを超える形状であり、
右上端で下層の導体パターン端部と重なるように形成す
る。従って、巻き始まり端46aはチップの右側領域内
に位置し、巻き終わり端46bはチップの中間領域内に
位置する。 (5)チップの左右両側1/3ずつの面積を隠すよう
に、誘電体パターン48を印刷する。 (6)露出している長い導体パターン端部(巻き終わり
端46b)に重なるように短い導体パターン50を印刷
する。短い導体パターン50は、中央内側から始まり外
側に出て右上に至る1ターン未満の形状である。巻き始
まり端50aはチップの中間領域内に位置し、巻き終わ
り端50bはチップの右側領域内に位置する。 (7)短い導体パターン50の先端側(巻き終わり端5
0b)を残すように誘電体パターン52を印刷する。こ
こではチップの左側領域と中間領域(チップの左側約2
/3の面積)を覆う大きさに設定している。 上記(4)〜(7)の工程によって2ターンのコイルが
形成される。そこで、所定の巻数になるまで、上記
(4)〜(7)の工程を繰り返す。
【0020】最後にコイルよりも上方の部分を形成す
る。 (8)前記(5)の状態から、露出している長い導体パ
ターン48の端部(巻き終わり端46b)に重なるよう
に、引出導体パターン54を印刷する。引出導体パター
ン54は、中央内側から始まり外側に出て右下のチップ
端部に至る形状である。 (9)所定の厚みまで誘電体パターン56を必要回数重
ねて印刷する。この誘電体パターン56は、チップ全面
に相当する大きさである。 (10)更に、必要に応じて巻き始め(あるいは巻き終
わり)側を示すマークパターン58を印刷する。
る。 (8)前記(5)の状態から、露出している長い導体パ
ターン48の端部(巻き終わり端46b)に重なるよう
に、引出導体パターン54を印刷する。引出導体パター
ン54は、中央内側から始まり外側に出て右下のチップ
端部に至る形状である。 (9)所定の厚みまで誘電体パターン56を必要回数重
ねて印刷する。この誘電体パターン56は、チップ全面
に相当する大きさである。 (10)更に、必要に応じて巻き始め(あるいは巻き終
わり)側を示すマークパターン58を印刷する。
【0021】なお、上記の実施例では、説明及び図面を
分かり易くするために、積層チップインダクタを1個ず
つ製造する場合(1つのチップ領域のみ)の印刷積層手
順を示している。しかし、通常、このような積層チップ
部品の製造は、量産化のために、縦横に同じパターンが
多数配列されるようにして印刷積層し、その後、得られ
た積層体ブロックを縦横に切断することで個々のチップ
に分離する方式で多数個取りができるようにする。従っ
て本発明においても、実際には、そのような多数個取り
の方式で印刷積層し製造することになる。
分かり易くするために、積層チップインダクタを1個ず
つ製造する場合(1つのチップ領域のみ)の印刷積層手
順を示している。しかし、通常、このような積層チップ
部品の製造は、量産化のために、縦横に同じパターンが
多数配列されるようにして印刷積層し、その後、得られ
た積層体ブロックを縦横に切断することで個々のチップ
に分離する方式で多数個取りができるようにする。従っ
て本発明においても、実際には、そのような多数個取り
の方式で印刷積層し製造することになる。
【0022】上記のように作製した積層体ブロックを縦
横に切断してチップとし、脱脂、焼成した後、バリ取り
を行う。そして、チップの端面に外部電極を形成する。
外部電極の形成は、銀ペーストの塗布、焼き付けなどに
より行う。最後に、外部電極にメッキ処理(例えばニッ
ケルメッキと半田メッキ)を施すことで、図3に示すよ
うな積層チップインダクタが得られる。
横に切断してチップとし、脱脂、焼成した後、バリ取り
を行う。そして、チップの端面に外部電極を形成する。
外部電極の形成は、銀ペーストの塗布、焼き付けなどに
より行う。最後に、外部電極にメッキ処理(例えばニッ
ケルメッキと半田メッキ)を施すことで、図3に示すよ
うな積層チップインダクタが得られる。
【0023】上記の実施例において、(4)〜(7)の
コイル部分形成工程を見ると、チップの左側領域は2
回、中間領域と右側領域は1回、誘電体パターンが印刷
されている。従って、ターン数が少ない場合はさほど問
題は生じないが、多数回導体パターンを印刷積層してい
くと、高さが不揃いになる。そこで、図6のAに示すよ
うに、前記(5)の工程の後で右側領域に誘電体パター
ン60を印刷したり、図6のBに示すように、前記
(7)の工程の後で中間領域に誘電体パターン62を印
刷する工程を適宜挿入する。それらの印刷工程を必ず入
れれば、工程数が増えるが高さはほぼ揃う。高さの不揃
いがある程度許容されるならば、必要に応じて図6のA
又はBの誘電体セラミックスパターン印刷工程を挿入す
ればよい。このような補正パターンにより、導体パター
ン印刷面が段差を持たないように、ほぼ同じ高さ(厚
み)に調整することができ、導体パターンを鮮明に印刷
することができる。
コイル部分形成工程を見ると、チップの左側領域は2
回、中間領域と右側領域は1回、誘電体パターンが印刷
されている。従って、ターン数が少ない場合はさほど問
題は生じないが、多数回導体パターンを印刷積層してい
くと、高さが不揃いになる。そこで、図6のAに示すよ
うに、前記(5)の工程の後で右側領域に誘電体パター
ン60を印刷したり、図6のBに示すように、前記
(7)の工程の後で中間領域に誘電体パターン62を印
刷する工程を適宜挿入する。それらの印刷工程を必ず入
れれば、工程数が増えるが高さはほぼ揃う。高さの不揃
いがある程度許容されるならば、必要に応じて図6のA
又はBの誘電体セラミックスパターン印刷工程を挿入す
ればよい。このような補正パターンにより、導体パター
ン印刷面が段差を持たないように、ほぼ同じ高さ(厚
み)に調整することができ、導体パターンを鮮明に印刷
することができる。
【0024】上記の工程によって2層当たり2ターンの
コイル構成を有する積層チップインダクタ(本発明品)
と、2層当たり1ターンとなるコイル構成を有する積層
チップインダクタ(従来品a)について、ほぼ同じL値
(約220nH)となるように製作し、L値の標準偏差
を求めた。その結果、 ・本発明品のL値の標準偏差:3.9 ・従来品aのL値の標準偏差:5.2 となり、本発明品は狭公差を実現できることが確認でき
た。
コイル構成を有する積層チップインダクタ(本発明品)
と、2層当たり1ターンとなるコイル構成を有する積層
チップインダクタ(従来品a)について、ほぼ同じL値
(約220nH)となるように製作し、L値の標準偏差
を求めた。その結果、 ・本発明品のL値の標準偏差:3.9 ・従来品aのL値の標準偏差:5.2 となり、本発明品は狭公差を実現できることが確認でき
た。
【0025】次に、上記の工程によって電流がチップの
一方から他方へ向かって一方向に流れるようなコイル構
成を有する積層チップインダクタ(本発明品)と、電流
がチップの一方から他方へ向かって流れ反転して戻るよ
うに流れるコイル構成を有する積層チップインダクタ
(従来品b)について、ほぼ同じL値(約220nH)
となるように製作し、周波数特性を測定した。その結果
を図7に示す。従来品bの共振周波数が550MHzで
あったのに対して、本発明品の共振周波数は850MH
zであり、共振周波数を高くできることが実証された。
一方から他方へ向かって一方向に流れるようなコイル構
成を有する積層チップインダクタ(本発明品)と、電流
がチップの一方から他方へ向かって流れ反転して戻るよ
うに流れるコイル構成を有する積層チップインダクタ
(従来品b)について、ほぼ同じL値(約220nH)
となるように製作し、周波数特性を測定した。その結果
を図7に示す。従来品bの共振周波数が550MHzで
あったのに対して、本発明品の共振周波数は850MH
zであり、共振周波数を高くできることが実証された。
【0026】図8は本発明に係る積層チップインダクタ
の他の実施例を示す製造工程説明図である。使用する誘
電体ペースト及び導体ペーストは、前記実施例と同様で
あってよいので、それらについての説明は省略する。印
刷積層工程も前記実施例とほぼ同様である。
の他の実施例を示す製造工程説明図である。使用する誘
電体ペースト及び導体ペーストは、前記実施例と同様で
あってよいので、それらについての説明は省略する。印
刷積層工程も前記実施例とほぼ同様である。
【0027】印刷積層工程の一例を以下に示す。まずコ
イルよりも下方の部分を形成する。 (1)誘電体パターン70を必要回数重ねて印刷し、所
定の厚みまで積層する。 (2)引出導体パターン72を印刷する。引出導体パタ
ーン72は、チップの端面では広幅であり、全体として
外周寄りの部分をL型に折れ曲がっている形状である。
引出導体パターン先端部はチップの右側領域に位置して
いる。 (3)引出導体パターンの先端側を残すように誘電体パ
ターン74を印刷する。ここではチップの左側領域及び
中間領域(チップの約2/3の面積)を覆うように設定
している。
イルよりも下方の部分を形成する。 (1)誘電体パターン70を必要回数重ねて印刷し、所
定の厚みまで積層する。 (2)引出導体パターン72を印刷する。引出導体パタ
ーン72は、チップの端面では広幅であり、全体として
外周寄りの部分をL型に折れ曲がっている形状である。
引出導体パターン先端部はチップの右側領域に位置して
いる。 (3)引出導体パターンの先端側を残すように誘電体パ
ターン74を印刷する。ここではチップの左側領域及び
中間領域(チップの約2/3の面積)を覆うように設定
している。
【0028】コイル部分の印刷積層工程は次の通りであ
る。ここで長い導体パターン及び短い導体パターンに
は、図4に示すものを使用している。 (4)長い導体パターン76を印刷する。長い導体パタ
ーン76は、右上外側から始まり2ターンして中央内側
に入り込むような2ターンを超える形状であり、一端で
下層の導体パターン端部と重なるように形成する。巻き
始まり端はチップの右側領域内に位置し、巻き終わり端
はチップの中間領域内に位置する。 (5)チップの左右両側1/3ずつの面積を隠すよう
に、誘電体パターン78を印刷する。 (6)露出している長い導体パターン端部(巻き終わり
端)に重なるように短い導体パターン80を印刷する。
短い導体パターン80は、中央内側から始まり外側に出
て右上に至るように1ターン未満の形状である。巻き始
まり端はチップの中間領域内に位置し、巻き終わり端は
チップの右側領域内に位置する。 (7)短い導体パターンの先端側を残すように誘電体パ
ターン82を印刷する。ここではチップの約2/3の面
積を覆うように設定している。 上記(4)〜(7)の工程で3ターンのコイルが形成さ
れる。そこで、所定の巻数になるまで、上記(4)〜
(7)の工程を繰り返す。
る。ここで長い導体パターン及び短い導体パターンに
は、図4に示すものを使用している。 (4)長い導体パターン76を印刷する。長い導体パタ
ーン76は、右上外側から始まり2ターンして中央内側
に入り込むような2ターンを超える形状であり、一端で
下層の導体パターン端部と重なるように形成する。巻き
始まり端はチップの右側領域内に位置し、巻き終わり端
はチップの中間領域内に位置する。 (5)チップの左右両側1/3ずつの面積を隠すよう
に、誘電体パターン78を印刷する。 (6)露出している長い導体パターン端部(巻き終わり
端)に重なるように短い導体パターン80を印刷する。
短い導体パターン80は、中央内側から始まり外側に出
て右上に至るように1ターン未満の形状である。巻き始
まり端はチップの中間領域内に位置し、巻き終わり端は
チップの右側領域内に位置する。 (7)短い導体パターンの先端側を残すように誘電体パ
ターン82を印刷する。ここではチップの約2/3の面
積を覆うように設定している。 上記(4)〜(7)の工程で3ターンのコイルが形成さ
れる。そこで、所定の巻数になるまで、上記(4)〜
(7)の工程を繰り返す。
【0029】最後にコイルよりも上方の部分を形成す
る。 (8)前記(5)の状態から、露出している長い導体パ
ターン78の端部に重なるように、引出導体パターン8
4を印刷する。引出導体パターン84は、中央内側から
始まり外側に出て右下のチップ端部に至る形状である。 (9)所定の厚みまで誘電体パターン86を必要回数重
ねて印刷する。 (10)更に、必要に応じて巻き始め(あるいは巻き終
わり)側を示すマークパターン88を印刷する。
る。 (8)前記(5)の状態から、露出している長い導体パ
ターン78の端部に重なるように、引出導体パターン8
4を印刷する。引出導体パターン84は、中央内側から
始まり外側に出て右下のチップ端部に至る形状である。 (9)所定の厚みまで誘電体パターン86を必要回数重
ねて印刷する。 (10)更に、必要に応じて巻き始め(あるいは巻き終
わり)側を示すマークパターン88を印刷する。
【0030】この場合も、実際には、多数個取りの方式
で印刷積層し製造する。積層体ブロックを縦横に切断し
てチップとし、脱脂、焼成した後、バリ取りを行い、端
面に外部電極を形成する。外部電極にメッキ処理を施し
て仕上げる。
で印刷積層し製造する。積層体ブロックを縦横に切断し
てチップとし、脱脂、焼成した後、バリ取りを行い、端
面に外部電極を形成する。外部電極にメッキ処理を施し
て仕上げる。
【0031】高さ調整を行うために、図9のAに示すよ
うに、前記(5)の工程の後で右側領域に誘電体パター
ン90を印刷したり、図9のBに示すように、前記
(7)の工程の後で中間領域に誘電体パターン92を印
刷する工程を適宜挿入する。
うに、前記(5)の工程の後で右側領域に誘電体パター
ン90を印刷したり、図9のBに示すように、前記
(7)の工程の後で中間領域に誘電体パターン92を印
刷する工程を適宜挿入する。
【0032】以上、本発明の実施例について説明した
が、電気絶縁層としてフェライトを用いることもでき
る。引出導体の形状や外部電極の形成位置なども適宜変
更してよい。
が、電気絶縁層としてフェライトを用いることもでき
る。引出導体の形状や外部電極の形成位置なども適宜変
更してよい。
【0033】
【発明の効果】本発明は上記のように、2層当たりのタ
ーン数を2以上と多くできる積層チップインダクタであ
るために、導体パターンの印刷回数を少なくでき、L値
の狭公差化の要求に対応できる。しかも本発明は、電流
がチップの一方から他方へ向かって一方向のみに流れる
ようなコイル構成の積層チップインダクタであるため、
入力側導体と出力側導体が接近せず、そのために大きな
浮遊容量が発生しないので、共振周波数を高くでき高い
周波数まで使用することが可能となる。
ーン数を2以上と多くできる積層チップインダクタであ
るために、導体パターンの印刷回数を少なくでき、L値
の狭公差化の要求に対応できる。しかも本発明は、電流
がチップの一方から他方へ向かって一方向のみに流れる
ようなコイル構成の積層チップインダクタであるため、
入力側導体と出力側導体が接近せず、そのために大きな
浮遊容量が発生しないので、共振周波数を高くでき高い
周波数まで使用することが可能となる。
【図1】本発明で用いる導体パターンの組み合わせの一
例を示す説明図。
例を示す説明図。
【図2】その導体パターン接続関係を示す説明図。
【図3】積層チップインダクタの一例を示す外観図。
【図4】本発明で用いる導体パターンの組み合わせの他
の例を示す説明図。
の例を示す説明図。
【図5】本発明に係る積層チップインダクタの印刷積層
工程の一例を示す説明図。
工程の一例を示す説明図。
【図6】高さ補正パターンの説明図。
【図7】L値の周波数特性曲線を示すグラフ。
【図8】本発明に係る積層チップインダクタの印刷積層
工程の他の例を示す説明図。
工程の他の例を示す説明図。
【図9】高さ補正パターンの説明図。
10 長い導体パターン
12 短い導体パターン
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鈴木 靖生
東京都港区新橋5丁目36番11号 エフ・デ
ィー・ケイ株式会社内
Fターム(参考) 5E070 AA01 AB07 CB04 CB13
Claims (4)
- 【請求項1】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中に積層方向に重畳したコイルが形成され、該コイルの
端部が引出導体によりチップ外表面の外部電極に接続さ
れている積層チップインダクタにおいて、 コイルは、1ターンを超える渦巻き状の長い導体パター
ンと1ターン未満の短い導体パターンとの2種類の導体
パターンの組み合わせからなり、それら長い導体パター
ンと短い導体パターンとを交互に積層接続することによ
り、2層当たり2ターン以上となるように螺旋状に巻き
回されていることを特徴とする積層チップインダクタ。 - 【請求項2】 長い導体パターンは、チップの一方の端
部寄りの領域内とチップの中間領域内とにパターン端部
が位置し、短い導体パターンは、チップの中間領域内と
チップの一方の端部寄りの領域内とにパターン端部が位
置する形状になっている請求項1記載の積層チップイン
ダクタ。 - 【請求項3】 長い導体パターンと短い導体パターンの
間に位置する電気絶縁層が、チップの中間領域を覆う第
1の高さ補正パターンとチップの一方の端部寄りの領域
を覆う第2の高さ補正パターンとにより、導体パターン
の印刷面に段差が生じずほぼ同じ高さとなるように調整
されている請求項2記載の積層チップインダクタ。 - 【請求項4】 長い導体パターンはN+xターン(但
し、Nは正の整数)に設定されており、短い導体パター
ンはyターン(但し、x+y≒1)に設定されている請
求項2又は3記載の積層チップインダクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001182888A JP2003007535A (ja) | 2001-06-18 | 2001-06-18 | 積層チップインダクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001182888A JP2003007535A (ja) | 2001-06-18 | 2001-06-18 | 積層チップインダクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003007535A true JP2003007535A (ja) | 2003-01-10 |
Family
ID=19022906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001182888A Pending JP2003007535A (ja) | 2001-06-18 | 2001-06-18 | 積層チップインダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003007535A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005071699A1 (ja) * | 2004-01-23 | 2005-08-04 | Murata Manufacturing Co., Ltd. | チップインダクタ及びその製造方法 |
TWI634570B (zh) * | 2017-06-19 | 2018-09-01 | 瑞昱半導體股份有限公司 | 非對稱式螺旋狀電感 |
-
2001
- 2001-06-18 JP JP2001182888A patent/JP2003007535A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005071699A1 (ja) * | 2004-01-23 | 2005-08-04 | Murata Manufacturing Co., Ltd. | チップインダクタ及びその製造方法 |
US7460000B2 (en) | 2004-01-23 | 2008-12-02 | Murata Manufacturing Co. Ltd. | Chip inductor and method for manufacturing the same |
TWI634570B (zh) * | 2017-06-19 | 2018-09-01 | 瑞昱半導體股份有限公司 | 非對稱式螺旋狀電感 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4322698A (en) | Laminated electronic parts and process for making the same | |
KR100297584B1 (ko) | 코일부품및그생산방법 | |
JP2002260925A (ja) | 積層チップインダクタ | |
JPH0135483B2 (ja) | ||
JP2002093623A (ja) | 積層インダクタ | |
JPH0254647B2 (ja) | ||
JPH11273950A (ja) | 積層チップコイル部品 | |
JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
JP2001217126A (ja) | 積層インダクタ | |
JP3444226B2 (ja) | 積層インダクタ | |
JPH023605Y2 (ja) | ||
JP3575280B2 (ja) | 積層インダクタ | |
JPS6228891B2 (ja) | ||
JP2003007535A (ja) | 積層チップインダクタ | |
JP2002064016A (ja) | 積層インダクタ | |
JP3337713B2 (ja) | ノイズサブレッサ | |
JP3233306B2 (ja) | 積層型ノイズ吸収素子複合体 | |
JP2001102218A (ja) | 積層チップインダクタ及びその製造方法 | |
JP3320096B2 (ja) | 積層型インダクタおよびその製造方法 | |
JP2000223315A (ja) | 積層チップコイル部品 | |
JPH0115159Y2 (ja) | ||
JPH0447950Y2 (ja) | ||
JPS6031242Y2 (ja) | Lc複合部品 | |
JPH0410674Y2 (ja) | ||
JPS6229885B2 (ja) |