JP2002533999A - Quadrature receiver, communication system, signal processor, method of calculating DC offset, and method of operating quadrature receiver - Google Patents
Quadrature receiver, communication system, signal processor, method of calculating DC offset, and method of operating quadrature receiverInfo
- Publication number
- JP2002533999A JP2002533999A JP2000590352A JP2000590352A JP2002533999A JP 2002533999 A JP2002533999 A JP 2002533999A JP 2000590352 A JP2000590352 A JP 2000590352A JP 2000590352 A JP2000590352 A JP 2000590352A JP 2002533999 A JP2002533999 A JP 2002533999A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset
- vector
- quadrature
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/008—Compensating DC offsets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】 無線通信信号をベースバンド信号に変換するように構成されたダウンコンバータ（２２）と、ダウンコンバータ（２２）と結合されたＩ／Ｑオフセットプロセッサ（４０）とを含み、そのＩ／Ｑオフセットプロセッサ（４０）が、ベースバンド信号を標本化して複数の標本ベクトルを与え、標本ベクトルから差ベクトルを生成し、差ベクトルからスケール化されたベクトルを生成し、さらに、差ベクトル、スケール化されたベクトル、および標本ベクトルの１つを合計して直流オフセット信号を与えるように構成されている直角位相受信機（１０）。無線通信信号を受信すること、受信に続いて、無線通信信号をダウンコンバートすること、無線通信信号を標本化し複数の標本ベクトルを与えること、標本ベクトルから差ベクトルを計算すること、差ベクトルからスケール化されたベクトルを計算すること、および差ベクトル、スケール化されたベクトル、および標本ベクトルの１つを合計して直流オフセット信号を与えることを含む直流オフセットを計算する方法。 (57) A down converter (22) configured to convert a wireless communication signal to a baseband signal, and an I / Q offset processor (40) coupled to the down converter (22), An I / Q offset processor (40) samples the baseband signal to provide a plurality of sample vectors, generates a difference vector from the sample vectors, generates a scaled vector from the difference vectors, and further comprises: A quadrature receiver (10) configured to sum the scaled vector and one of the sample vectors to provide a DC offset signal. Receiving a radio communication signal, following reception, downconverting the radio communication signal, sampling the radio communication signal and providing a plurality of sample vectors, calculating a difference vector from the sample vector, scaling from the difference vector A method for calculating a DC offset comprising calculating a normalized vector and summing one of a difference vector, a scaled vector, and a sample vector to provide a DC offset signal.
Description
【０００１】 （技術分野） 本発明は、直角位相受信機、通信システム、シグナルプロセッサ、直流オフセ
ットを計算する方法、および直角位相受信機を動作させる方法に関する。TECHNICAL FIELD The present invention relates to a quadrature receiver, a communication system, a signal processor, a method for calculating a DC offset, and a method for operating a quadrature receiver.
【０００２】 （発明の開示） 直角位相復調技術を利用する無線周波数（ＲＦ：radio frequency）受信機は
、当技術分野で知られている。従来のディジタル直角位相受信機の設計には、ダ
ウンコンバージョン段が後に続く可変増幅段を含むものがある。受信無線周波数
（ＲＦ）信号は、一般に、可変利得増幅器に印加され、アンテナで受信した信号
の強さに応じて受信信号の利得を選択的に調整する。自動利得制御（ＡＧＣ）の
構成要素を利用して、受信機のアンテナでの信号強度の変化に基づいて、可変利
得増幅器を制御することができる。DISCLOSURE OF THE INVENTION Radio frequency (RF) receivers utilizing quadrature demodulation techniques are known in the art. Some conventional digital quadrature receiver designs include a variable amplification stage followed by a down-conversion stage. The received radio frequency (RF) signal is typically applied to a variable gain amplifier to selectively adjust the gain of the received signal according to the strength of the signal received at the antenna. The automatic gain control (AGC) component can be used to control the variable gain amplifier based on changes in signal strength at the receiver antenna.
【０００３】 そのような従来技術の設計では、その後で、可変利得増幅器の出力はダウンコ
ンバータに供給される。ダウンコンバージョンは、受信無線周波数信号を中間周
波数（ＩＦ）からベースバンドにダウンコンバートするために、ミキシングのよ
うなアナログ処理を含んでいる。ダウンコンバージョン動作のあとで、受信信号
をローパスフィルタにかけ、その次のアナログディジタル変換のためのコンディ
ショニングを行う。[0003] In such prior art designs, the output of the variable gain amplifier is then provided to a downconverter. Downconversion involves analog processing, such as mixing, to downconvert a received radio frequency signal from an intermediate frequency (IF) to baseband. After the down-conversion operation, the received signal is subjected to a low-pass filter, and conditioning for the next analog-digital conversion is performed.
【０００４】 典型的な従来のディジタル直角位相受信機で起こるよくある問題は、望ましく
ない直流（Ｄ．Ｃ．）オフセット（また、貫通直流電流（direct current feedt
hrough）としても知られている）の導入である。直流オフセットは、ダウンコン
バージョン、ローパスフィルタ処理、およびアナログ処理とコンディショニング
のステップの結果として、同相（I）チャネルと直角位相（Q）チャネルの両方で
生じる。同相および直角位相チャネル内の直流オフセットにより、受信機の復調
器で信号歪みが生じる。さらに、多くの場合に、直流オフセットは、直角位相受
信機の自動利得制御部分の誤動作の原因となる。[0004] A common problem encountered with typical conventional digital quadrature receivers is the undesirable direct current (DC) offset (also known as direct current feed).
(also known as hrough). DC offset occurs in both the in-phase (I) and quadrature (Q) channels as a result of down-conversion, low-pass filtering, and analog processing and conditioning steps. DC offsets in the in-phase and quadrature channels cause signal distortion in the demodulator of the receiver. Further, in many cases, the DC offset causes a malfunction of the automatic gain control portion of the quadrature receiver.
【０００５】 同相および直角位相チャネルの直流部分または合成直流部分は、それぞれ、あ
る変調方式（例えば、デュアルモード符号分割多重アクセス／先進の移動電話シ
ステム（ＣＤＭＡ／ＡＭＰＳ）のアーキテクチャにおける周波数変調／周波数偏
移変調（ＦＭ／ＦＳＫ）のような一定エンベロープ変調方式（constant envelop
e modulation schemes））の搬送波情報を含む。そのような変調方式で、同相お
よび直角位相チャネルについて平均化すると、直流オフセット値または貫通値は
確実には得られないで、むしろ、合成エンベロープ内容の実際の直流と、望まし
くない貫通直流電流との和が生じて、曖昧な結果をもたらす。[0005] The DC portion or the combined DC portion of the in-phase and quadrature channels may each be a frequency modulation / frequency deviation in a modulation scheme (eg, dual mode code division multiple access / advanced mobile telephone system (CDMA / AMPS) architecture). Constant envelope modulation scheme such as FM (FS / FSK)
e modulation schemes)). With such a modulation scheme, averaging over the in-phase and quadrature channels does not ensure that a DC offset or feedthrough value is obtained, but rather the actual DC of the composite envelope content and the unwanted feedthrough DC current. Sums result, producing ambiguous results.
【０００６】 貫通直流電流の影響をできるだけ小さくするための例示的な従来技術の方法に
は、ダウンコンバータのローカル発振器を、オフセットすることまたは変調する
ことが含まれる。これらの従来の手法は、ある程度は貫通直流電流の影響を小さ
くするのに成功している。しかし、これらの手法は、いくつかの用途でそのよう
な従来技術の方法の有効性を制限する場合もある合成エンベロープの周波数域に
悪影響を及ぼす。[0006] Exemplary prior art methods for minimizing the effects of feedthrough DC current include offsetting or modulating the local oscillator of the downconverter. These conventional approaches have been successful in reducing the effect of through DC current to some extent. However, these approaches adversely affect the frequency range of the synthetic envelope, which may limit the effectiveness of such prior art methods in some applications.
【０００７】 したがって、直角位相受信機内の直流オフセットを減少させる改良された装置
および方法を提供することが必要である。[0007] Therefore, there is a need to provide an improved apparatus and method for reducing DC offset in a quadrature receiver.
【０００８】 本発明の好ましい実施形態を次の添付の図面を参照して以下に説明する。[0008] Preferred embodiments of the present invention are described below with reference to the following accompanying drawings.
【０００９】 （本発明および発明の開示を実施する最良の形態） １つの態様によれば、本発明は、無線通信信号をベースバンド信号に変換する
ように構成されたダウンコンバータと、ダウンコンバータと結合されたＩ／Ｑオ
フセットプロセッサとを含み、そのＩ／Ｑオフセットプロセッサが、ベースバン
ド信号を標本化して複数の標本ベクトルを与え、その標本ベクトルから差ベクト
ルを生成し、その差ベクトルからスケール化されたベクトルを生成し、さらに、
差ベクトル、スケール化されたベクトルおよび標本ベクトルの１つを合計して直
流オフセット信号を与えるように構成されている直角位相受信機を提供する。[0009] According to one aspect, the present invention is directed to a downconverter configured to convert a wireless communication signal to a baseband signal, and a downconverter. A combined I / Q offset processor that samples the baseband signal to provide a plurality of sample vectors, generates a difference vector from the sample vectors, and scales from the difference vectors. Generated vector, and
A quadrature receiver configured to sum one of a difference vector, a scaled vector and a sample vector to provide a DC offset signal.
【００１０】 第２の態様によれば、本発明は、無線通信信号をベースバンド信号に変換する
ように構成されたダウンコンバータと、ダウンコンバータと結合され、ベースバ
ンド信号を標本化して複数の標本値を与え、その複数の標本値から直流オフセッ
ト信号を生成するように構成されたＩ／Ｑオフセットプロセッサと、ダウンコン
バータおよびＩ／Ｑオフセットプロセッサと結合され、ベースバンド信号と直流
オフセット信号を組み合わせるように構成された加算器とを含む直角位相受信機
を提供する。According to a second aspect, the present invention is directed to a downconverter configured to convert a wireless communication signal to a baseband signal, the downconverter being coupled to the downconverter, and sampling the baseband signal to generate a plurality of samples. And an I / Q offset processor configured to generate a DC offset signal from the plurality of sample values and a downconverter and an I / Q offset processor to combine the baseband signal and the DC offset signal. And a quadrature receiver comprising:
【００１１】 本発明の他の態様は、直流オフセットを計算するように構成された直角位相受
信機のシグナルプロセッサを提供する。そのシグナルプロセッサは、ベースバン
ド信号を標本化して複数の標本ベクトルを与え、その標本ベクトルから差ベクト
ルを計算し、その差ベクトルからスケール化されたベクトルを計算し、さらに、
差ベクトル、スケール化されたベクトルおよび標本ベクトルの１つを合計して直
流オフセット信号を与えるように構成された回路を含む。[0011] Another aspect of the invention provides a signal processor of a quadrature receiver configured to calculate a DC offset. The signal processor samples the baseband signal to provide a plurality of sample vectors, calculates a difference vector from the sample vectors, calculates a scaled vector from the difference vectors,
A circuit configured to sum one of the difference vector, the scaled vector and the sample vector to provide a DC offset signal.
【００１２】 本発明の他の態様は、無線通信信号を出力するように構成された送信機と、無
線通信信号を受信するように構成された直角位相受信機とを含み、その直角位相
受信機が、無線通信信号をベースバンド信号に変換するように構成されたダウン
コンバータと、ダウンコンバータと結合され、ベースバンド信号を標本化して複
数の標本値を与え、その複数の標本値から直流オフセット信号を与えるように構
成されたＩ／Ｑオフセットプロセッサと、ダウンコンバータおよびＩ／Ｑオフセ
ットプロセッサと結合され、ベースバンド信号と直流オフセット信号を組み合わ
せるように構成された加算器とを含む通信システムを提供する。[0012] Another aspect of the invention includes a transmitter configured to output a wireless communication signal and a quadrature receiver configured to receive the wireless communication signal, the quadrature receiver comprising: A downconverter configured to convert a wireless communication signal to a baseband signal, and a downconverter coupled to the baseband signal, sample the baseband signal to provide a plurality of sample values, and a DC offset signal from the plurality of sample values. And an adder coupled with the downconverter and the I / Q offset processor and configured to combine the baseband signal and the DC offset signal. .
【００１３】 他の態様によれば、本発明は、一定エンベロープの変調された無線通信信号を
受信するように構成されたアンテナと、アンテナと結合され無線通信信号の利得
を調整するように構成された可変利得増幅器と、可変利得増幅器と結合され無線
通信信号を同相および直角位相アナログベースバンド信号に変換するように構成
されたダウンコンバータと、ダウンコンバータと結合され同相および直角位相ア
ナログベースバンド信号から所定のカットオフ周波数よりも上の周波数成分をフ
ィルタ除去するように構成された複数のローパスフィルタと、ローパスフィルタ
と結合され同相および直角位相アナログベースバンド信号を同相および直角位相
ディジタルベースバンド信号に変換するように構成された複数のアナログディジ
タル変換器と、アナログディジタル変換器と結合され、同相および直角位相ディ
ジタルベースバンド信号を標本化して複数の標本ベクトルを与え、標本ベクトル
から差ベクトルを生成し、差ベクトルから直交ベクトルを生成し、直交ベクトル
からスケール化されたベクトルを生成し、さらに、差ベクトル、スケール化され
たベクトルおよび標本ベクトルの１つを合計して同相および直角位相ディジタル
直流オフセット信号を与えるように構成されたＩ／Ｑオフセットプロセッサと、
Ｉ／Ｑオフセットプロセッサと結合され同相および直角位相ディジタル直流オフ
セット信号を同相および直角位相アナログ直流オフセット信号に変換するように
構成された複数のディジタルアナログ変換器と、ダウンコンバータおよびディジ
タルアナログ変換器と結合され同相および直角位相アナログ直流オフセット信号
の１つおよびそれぞれの同相および直角位相アナログベースバンド信号の１つを
個々に引くように構成された複数の加算器と、同相および直角位相ディジタルベ
ースバンド信号に応答して可変利得増幅器を制御するように構成された自動利得
制御回路とを含む直角位相受信機を提供する。According to another aspect, the invention is an antenna configured to receive a modulated wireless communication signal having a constant envelope, and configured to adjust a gain of the wireless communication signal in combination with the antenna. A variable gain amplifier, a downconverter coupled to the variable gain amplifier and configured to convert the wireless communication signal into an in-phase and quadrature analog baseband signal, and a down-converter coupled to the downconverter and from the in-phase and quadrature analog baseband signal. A plurality of low-pass filters configured to filter out frequency components above a predetermined cutoff frequency; and a low-pass filter coupled to convert in-phase and quadrature analog baseband signals to in-phase and quadrature digital baseband signals Multiple analog-to-digital conversions configured to And an analog-to-digital converter, sample the in-phase and quadrature-phase digital baseband signals to provide a plurality of sample vectors, generate a difference vector from the sample vectors, generate an orthogonal vector from the difference vectors, And a I / Q offset processor configured to sum one of the difference vector, the scaled vector and the sample vector to provide an in-phase and quadrature digital DC offset signal. When,
A plurality of digital-to-analog converters coupled to the I / Q offset processor and configured to convert the in-phase and quadrature digital DC offset signals to in-phase and quadrature analog DC offset signals; A plurality of adders configured to individually subtract one of the in-phase and quadrature analog DC offset signals and one of the respective in-phase and quadrature analog baseband signals; and an in-phase and quadrature digital baseband signal. And an automatic gain control circuit configured to control the variable gain amplifier in response.
【００１４】 他の態様は、無線通信信号を受信すること、受信することに続いて無線通信信
号をダウンコンバートすること、無線通信信号を標本化し複数の標本ベクトルを
与えること、標本ベクトルから差ベクトルを計算すること、差ベクトルからスケ
ール化されたベクトルを計算すること、および、差ベクトル、スケール化された
ベクトルおよび標本ベクトルの１つを合計して直流オフセット信号を与えること
を含む直流オフセットを計算する方法を提供する。Another aspect includes receiving a wireless communication signal, downconverting the wireless communication signal following reception, sampling the wireless communication signal to provide a plurality of sample vectors, a difference vector from the sample vector. , Calculating a scaled vector from the difference vector, and calculating a DC offset including summing one of the difference vector, the scaled vector and the sample vector to provide a DC offset signal. Provide a way to
【００１５】 本発明の他の態様は、直角位相受信機内で無線通信信号を受信すること、受信
することの後で無線通信信号をダウンコンバートし同相および直角位相のベース
バンド信号を与えること、同相および直角位相のベースバンド信号を標本化し複
数の標本値を与えること、複数の標本値から直流オフセット信号を計算すること
、および、同相および直角位相のベースバンド信号から直流オフセット信号を引
くことを含む直角位相受信機を動作させる方法を提供する。Another aspect of the invention is a method of receiving a wireless communication signal in a quadrature receiver, downconverting the wireless communication signal after receiving to provide in-phase and quadrature baseband signals, Sampling the quadrature baseband signal and providing a plurality of sample values, calculating a dc offset signal from the plurality of sample values, and subtracting the dc offset signal from the in-phase and quadrature baseband signals. A method is provided for operating a quadrature receiver.
【００１６】 図１について説明すると、送信機８と直角位相受信機（quadrature receiver
）１０を含む通信システム１を示す。送信機８と直角位相受信機１０は、少なく
とも１つの無線通信信号１１を利用するディジタル通信用に構成することができ
る。ほんの１つの例示的な実施形態では、通信システム１は、デュアルモード符
号分割多重アクセス／先進の移動電話システム（（dual-mode code division mu
ltiple access／advanced mobile phone system）ＣＤＭＡ／ＡＭＰＳ）のアー
キテクチャで、周波数変調／周波数偏移変調（ＦＭ／ＦＳＫ）の変調方式を利用
する。通信システム１のその他の構成が可能である。Referring to FIG. 1, a transmitter 8 and a quadrature receiver
1) shows a communication system 1 including 10). The transmitter 8 and the quadrature receiver 10 can be configured for digital communication utilizing at least one wireless communication signal 11. In just one exemplary embodiment, communication system 1 is a dual-mode code division multiple access / advanced mobile telephone system (dual-mode code division mu).
It employs a frequency access / frequency shift keying (FM / FSK) modulation scheme in a CDMA / AMPS architecture. Other configurations of the communication system 1 are possible.
【００１７】 図２について説明すると、図示された直角位相受信機１０は、ベースバンドプ
ロセッサ１４と結合された無線受信経路１２を含む。無線受信経路１２は、さら
に、無線通信信号を受信するように構成されたアンテナ１６と結合されている。
例示的な無線通信信号は、周波数変調（ＦＭ）された無線周波数（ＲＦ）信号を
含む。また、無線受信経路１２は、処理回路、スピーカを含む送受器回路、およ
び／または任意の他の所望の回路を含むことができる外部回路１８と結合される
。Referring to FIG. 2, the illustrated quadrature receiver 10 includes a wireless receive path 12 coupled to a baseband processor 14. The wireless reception path 12 is further coupled to an antenna 16 configured to receive a wireless communication signal.
Exemplary wireless communication signals include frequency modulated (FM) radio frequency (RF) signals. Also, the wireless receive path 12 is coupled to an external circuit 18 that can include processing circuitry, handset circuitry including speakers, and / or any other desired circuitry.
【００１８】 アンテナ１６で受信された信号は、無線受信経路１２に印加される。最初に、
そのような受信信号は、受信経路１２に加える前に、処理してもよい。例えば、
受信信号は、受信経路に加える前に、低雑音増幅器（ＬＮＡ）、中間周波数（Ｉ
Ｆ）変換器、および帯域フィルタに印加してもよい。The signal received by the antenna 16 is applied to the wireless reception path 12. At first,
Such received signals may be processed before being applied to the receiving path 12. For example,
The received signal is applied to a low noise amplifier (LNA), intermediate frequency (I
F) It may be applied to a converter and a bandpass filter.
【００１９】 無線受信経路１２は、可変利得増幅器２０、ダウンコンバータ２２、ローカル
発振器２４、ローパスフィルタ２６、２７、アナログディジタル変換器（ＡＤＣ
）２８、２９、ディジタルアナログ変換器（ＤＡＣ）３０、３１、および加算器
３２、３３を含む。図示のダウンコンバータ２２は、複数のミクサ３４、３５お
よび移相器（phase shifter）３６を含む。The wireless reception path 12 includes a variable gain amplifier 20, a down converter 22, a local oscillator 24, low-pass filters 26 and 27, an analog / digital converter (ADC)
) 28, 29, digital-to-analog converters (DACs) 30, 31, and adders 32, 33. The illustrated downconverter 22 includes a plurality of mixers 34, 35 and a phase shifter 36.
【００２０】 図示のベースバンドシグナルプロセッサ１４は、Ｉ／Ｑオフセットプロセッサ
４０、自動利得制御（ＡＧＣ）回路４２、およびダウンストリームプロセッサ４
４を含む。ベースバンドプロセッサ１４の例示的な実施形態は、ディジタルシグ
ナルプロセッサ（ＤＳＰ）のファームウェアまたは特定用途向け集積回路（ＡＳ
ＩＣ）を含む。Ｉ／Ｑオフセットプロセッサ４０、自動利得制御回路４２、およ
びダウンストリームプロセッサ４４は、個々に無線受信経路１２と結合されてい
る。The illustrated baseband signal processor 14 includes an I / Q offset processor 40, an automatic gain control (AGC) circuit 42, and a downstream processor 4.
4 inclusive. An exemplary embodiment of the baseband processor 14 is a digital signal processor (DSP) firmware or application specific integrated circuit (AS).
IC). The I / Q offset processor 40, the automatic gain control circuit 42, and the downstream processor 44 are individually coupled to the radio reception path 12.
【００２１】 可変利得増幅器（ＶＧＡ）２０は、直角位相受信機１０の通常の動作中に、ア
ンテナ１６から無線通信信号を受信する。可変利得増幅器２０は、無線通信信号
の利得を選択的に調整するように構成されている。可変利得増幅器２０は、中間
周波数（ＩＦ）通信信号をダウンコンバータ２２に出力するように動作可能であ
る。Variable gain amplifier (VGA) 20 receives wireless communication signals from antenna 16 during normal operation of quadrature receiver 10. The variable gain amplifier 20 is configured to selectively adjust the gain of the wireless communication signal. Variable gain amplifier 20 is operable to output an intermediate frequency (IF) communication signal to down converter 22.
【００２２】 ダウンコンバータ２２は、無線通信信号を同相（Ｉ）および直角位相（Ｑ）の
アナログベースバンド信号に変換するダウンコンバージョンの動作を行う。特に
、ローカル発振器２４は、それぞれのミクサ３４、３５に加えるための周期的な
波形を移相器３６に出力する。受信無線通信信号は、また、両方のミクサ３４、
３５にも印加される。ミクサ３４、３５は、受信した周期的な波形を使用して、
中間周波数無線通信信号をそれぞれの同相および直角位相のアナログベースバン
ド信号にダウンコンバートするように動作する。The down converter 22 performs a down conversion operation of converting a wireless communication signal into an in-phase (I) and quadrature-phase (Q) analog baseband signal. In particular, the local oscillator 24 outputs a periodic waveform to be applied to the respective mixers 34, 35 to the phase shifter 36. The received wireless communication signal is also transmitted to both mixers 34,
35 is also applied. The mixers 34 and 35 use the received periodic waveform to
Operate to downconvert the intermediate frequency wireless communication signal to respective in-phase and quadrature analog baseband signals.
【００２３】 同相および直角位相のベースバンド信号は、それぞれのローパスフィルタ２６
、２７に印加される。ローパスフィルタ２６、２７は、個々に、同相および直角
位相のアナログベースバンド信号から、所定のカットオフ周波数よりも上の周波
数成分をフィルタ除去するように構成されている。例えば、１つの実施形態では
、ローパスフィルタ２６、２７は、ＡＭＰＳモードで１５ｋＨｚよりも上の周波
数をフィルタ除去するように構成されている。The in-phase and quadrature-phase baseband signals are passed through respective low-pass filters 26.
, 27. The low-pass filters 26 and 27 are individually configured to filter out frequency components above a predetermined cutoff frequency from in-phase and quadrature-phase analog baseband signals. For example, in one embodiment, low pass filters 26, 27 are configured to filter out frequencies above 15 kHz in AMPS mode.
【００２４】 フィルタ処理された同相および直角位相のベースバンド信号は、それぞれの加
算器３２、３３に加えられる。加算器３２、３３に加えた後で、同相および直角
位相のアナログベースバンド信号は、それぞれのアナログディジタル変換器２８
、２９内でディジタル信号に変換される。同相および直角位相のディジタルベー
スバンド信号は、無線受信経路１２からベースバンドプロセッサ１４に出力され
る。The filtered in-phase and quadrature-phase baseband signals are applied to respective adders 32 and 33. After being applied to summers 32 and 33, the in-phase and quadrature analog baseband signals are converted to respective analog-to-digital converters 28.
, 29 are converted into digital signals. The in-phase and quadrature-phase digital baseband signals are output from the radio reception path 12 to the baseband processor 14.
【００２５】 Ｉ／Ｑオフセットプロセッサ４０は、後で詳しく説明するように、同相（Ｉｏ ｆｆｓｅｔ ）および直角位相（Ｑｏｆｆｓｅｔ）のディジタル直流オフセット信
号を計算するように動作可能である。計算された同相および直角位相の直流オフ
セット信号は、ダウンコンバージョン動作で生じた直流オフセットまたは貫通直
流電流を減少させるために使用することができる。[0025] I / Q offset processor 40, as will be described later in detail, is operable to calculate the digital DC offset signal in-phase (I o ffset) and quadrature (Q offset). The calculated in-phase and quadrature DC offset signals can be used to reduce the DC offset or feedthrough DC current created by the downconversion operation.
【００２６】 計算された同相および直角位相の直流オフセット信号は、Ｉ／Ｑオフセットプ
ロセッサ４０から無線受信経路１２に出力される。具体的に言うと、同相および
直角位相の直流オフセット信号は、無線受信経路１２のそれぞれのディジタルア
ナログ変換器３０、３１に加えられる。ディジタルアナログ変換器３０、３１は
、個々に、同相および直角位相のディジタル直流オフセット信号を同相および直
角位相のアナログ直流オフセット信号に変換するように動作する。The calculated in-phase and quadrature-phase DC offset signals are output from the I / Q offset processor 40 to the radio reception path 12. Specifically, the in-phase and quadrature-phase DC offset signals are applied to respective digital-to-analog converters 30 and 31 in the wireless reception path 12. The digital-to-analog converters 30 and 31 operate individually to convert in-phase and quadrature-phase digital DC offset signals into in-phase and quadrature-phase analog DC offset signals.
【００２７】 直角位相受信機１０は、同相および直角位相のベースバンド信号内の直流オフ
セットを減少させるためのフィードバック構成を含む。図示するように、同相お
よび直角位相のアナログ直流オフセット信号は、それぞれの加算器３２、３３に
加えられる。加算器３２、３３は、同相および直角位相のアナログベースバンド
信号とそれぞれの同相および直角位相のアナログ直流オフセット信号を組み合わ
せるように構成されている。特に、加算器３２、３３は、個々に、ローパスフィ
ルタ２６、２７から出力されたそれぞれ同相および直角位相のベースバンドアナ
ログ信号から同相および直角位相のアナログ直流オフセット信号を引くように動
作する。The quadrature receiver 10 includes a feedback arrangement for reducing DC offset in in-phase and quadrature baseband signals. As shown, the in-phase and quadrature analog DC offset signals are applied to respective adders 32,33. The adders 32 and 33 are configured to combine the in-phase and quadrature-phase analog baseband signals with the respective in-phase and quadrature-phase analog DC offset signals. In particular, the adders 32 and 33 individually operate to subtract in-phase and quadrature analog DC offset signals from in-phase and quadrature baseband analog signals output from the low-pass filters 26 and 27, respectively.
【００２８】 加算器３２、３３から出力された同相および直角位相のアナログ信号は、Ｉ／
Ｑオフセットプロセッサ４０、自動利得制御回路４２およびダウンストリームプ
ロッセッサ４４に加えるために、それぞれのアナログディジタル変換器２８、２
９に印加される。加算器３２、３３から出力された同相および直角位相信号は、
最小限の直流オフセットを含むのが好ましい。The in-phase and quadrature-phase analog signals output from the adders 32 and 33 are
Each of the analog-to-digital converters 28, 2 is connected to a Q offset processor 40, an automatic gain control circuit 42, and a
9 is applied. The in-phase and quadrature signals output from the adders 32 and 33 are
Preferably, it includes a minimal DC offset.
【００２９】 自動利得制御回路４２は、それぞれの加算器３２、３３およびアナログディジ
タル変換器２８、２９から出力されたディジタルの同相および直角位相信号を受
信する。自動利得制御回路４２は、受信したディジタルの同相および直角位相信
号に応じて可変利得増幅器２０を制御するように構成されている。The automatic gain control circuit 42 receives digital in-phase and quadrature signals output from the adders 32 and 33 and the analog-to-digital converters 28 and 29, respectively. The automatic gain control circuit 42 is configured to control the variable gain amplifier 20 according to the received digital in-phase and quadrature signals.
【００３０】 ダウンストリームプロセッサ４４は、アナログディジタル変換器２８、２９か
らディジタルの同相および直角位相信号を受信する。ダウンストリームプロセッ
サ４４は、例示的な実施形態で、ＩとＱの組合せ動作、復調動作、復号動作およ
び／または検出動作を含んださらなる信号処理を行うように構成することができ
る。ダウンストリームプロセッサ４４の出力は、外部回路１８に加えられる。Downstream processor 44 receives digital in-phase and quadrature signals from analog-to-digital converters 28, 29. Downstream processor 44 may be configured, in the exemplary embodiment, to perform additional signal processing, including combined I and Q operations, demodulation operations, decoding operations, and / or detection operations. The output of downstream processor 44 is applied to external circuit 18.
【００３１】 直流オフセットまたは貫通直流電流を計算するためにＩ／Ｑオフセットプロセ
ッサ４０で実施される１つの方法は、図３を参照して後で説明するように、エン
ベロープの幾何学的形状についての理論的な知識を使用する。最初に、Ｉ／Ｑオ
フセットプロセッサ４０は、同相および直角位相のベースバンド信号を標本化（
sample）して、複数の標本値（sample values）を供給するように構成される。
例示的な標本値は、同相値と直角位相値を個々に含むベクトルである。Ｉ／Ｑオ
フセットプロセッサ４０は、理論的な知識を使用して標本値から直流オフセット
または貫通直流電流を計算するように構成される。One method implemented in the I / Q offset processor 40 to calculate the DC offset or through DC current, as described below with reference to FIG. 3, is for the envelope geometry. Use theoretical knowledge. First, the I / Q offset processor 40 samples the in-phase and quadrature baseband signals (
sample) to provide a plurality of sample values.
An exemplary sample value is a vector that individually contains in-phase and quadrature values. The I / Q offset processor 40 is configured to calculate a DC offset or through DC current from the sample values using theoretical knowledge.
【００３２】 一般に、同相および直角位相のベースバンド信号の標本化のあとで、Ｉ／Ｑオ
フセットプロセッサ４０は、標本値から差ベクトルを計算し、差ベクトルから直
交ベクトルを計算する。Ｉ／Ｑオフセットプロセッサ４０は、理論的な知識を使
用して、直交ベクトルをスケール化（scale）して、スケール化されたベクトル
（scaled vector）を与える。In general, after sampling of the in-phase and quadrature baseband signals, I / Q offset processor 40 calculates a difference vector from the sampled values and a quadrature vector from the difference vector. I / Q offset processor 40 uses the theoretical knowledge to scale the orthogonal vector to provide a scaled vector.
【００３３】 その後、Ｉ／Ｑオフセットプロセッサ４０は、標本値の少なくとも１つと、差
ベクトルと、および、スケール化されたベクトルとを、合計して、同相および直
角位相の直流オフセット値または信号を計算する。同相および直角位相の直流オ
フセットは、同相および直角位相のベースバンド信号から引くか、またはそうで
ない場合はそれと組み合わせて、ベースバンドプロセッサ１４および外部回路１
８に加えられる同相および直角位相のベースバンド信号内の直流オフセットまた
は貫通直流電流を取り除くかまたは最小にする。The I / Q offset processor 40 then sums at least one of the sample values, the difference vector, and the scaled vector to calculate in-phase and quadrature DC offset values or signals. I do. The in-phase and quadrature DC offsets may be subtracted from, or otherwise combined with, the in-phase and quadrature baseband signals to provide the baseband processor 14 and external circuitry 1
Eliminate or minimize DC offset or feedthrough DC current in the in-phase and quadrature baseband signals applied to 8.
【００３４】 図３について説明すると、受信無線通信信号の合成エンベロープは、個別の同
相チャネルと直角位相チャネルで表されるベースバンド信号である。同相チャネ
ルは、信号の実部を含み、直角位相チャネルは、信号の虚部を含む。Referring to FIG. 3, the composite envelope of the received wireless communication signal is a baseband signal represented by separate in-phase and quadrature channels. The in-phase channel contains the real part of the signal and the quadrature channel contains the imaginary part of the signal.
【００３５】 周波数変調法のみで、通信信号の瞬間的な周波数のずれが調整されているかぎ
りでは、同相および直角位相信号は、一定エンベロープの変調された信号である
。一定エンベロープの変調された信号を与える他の変調法を使用してもよい。合
成エンベロープは、一定エンベロープの変調された信号の結果として公称利得Ｒ
を持つ（利得Ｒからのずれは、自動利得制御回路の設定前に起こる可能性がある
）。利得Ｒを有するエンベロープの形状に関してこの理論的な知識を使用して、
本発明によって、受信無線通信信号をダウンコンバートすることで生じる直流オ
フセットまたは貫通直流電流を計算することが可能である。As long as the instantaneous frequency shift of the communication signal is adjusted only by the frequency modulation method, the in-phase and quadrature signals are modulated signals having a constant envelope. Other modulation methods that provide a constant envelope modulated signal may be used. The composite envelope has a nominal gain R R as a result of the constant envelope modulated signal.
(The deviation from the gain R may occur before the setting of the automatic gain control circuit). Using this theoretical knowledge regarding the shape of the envelope with gain R,
According to the present invention, it is possible to calculate a DC offset or a through DC current caused by down-converting a received wireless communication signal.
【００３６】 ベースバンド信号の合成エンベロープは、利得に対応する半径Ｒの円５０で表
すことができる。円５０の未知のオフセットｒ０は、直流オフセットまたは貫通
直流電流に対応する。理論的な知識を使用して、直流オフセットを表す円５０の
中心を決定することができる。The composite envelope of the baseband signal can be represented by a circle 50 with a radius R corresponding to the gain. The unknown offset r 0 of the circle 50 corresponds to a DC offset or through DC current. Using theoretical knowledge, the center of the circle 50 representing the DC offset can be determined.
【００３７】 Ｉ／Ｑオフセットプロセッサ４０は、同相および直角位相のベースバンド信号
を標本化して、Ｉ、Ｑ標本対の値ｒｉ、ｒｊを与えるように構成される。そのＩ
、Ｑ標本対の値ｒｉ、ｒｊは、説明の実施形態では、次のベクトルとして表され
る。The I / Q offset processor 40 is configured to sample the in-phase and quadrature baseband signals to provide I, Q sample pair values r i , r j . That I
, Q sample pair values r i , r j are represented in the described embodiment as the following vectors:
【００３８】[0038]
【数１】 (Equation 1)
【数２】 (Equation 2)
【数３】 (Equation 3)
【数４】 (Equation 4)
【数５】 (Equation 5)
【数６】 (Equation 6)
【数７】 (Equation 7)
【数８】 で表される。(Equation 8) It is represented by
【００３９】 Ｉ／Ｑオフセットプロセッサ４０は、１つの実施形態では、求められた直流オ
フセットを積分するするように構成される。その後、積分された直流オフセット
は、無線受信経路１２および加算器３２、３３に出力される。フィードバック制
御ループは、一般に、伝達関数（ａｚ／ｚ−１）を持つ積分器で実現される１つ
の極を利用する。ここで、ａはループゲインである。The I / Q offset processor 40 is configured, in one embodiment, to integrate the determined DC offset. Thereafter, the integrated DC offset is output to the radio reception path 12 and the adders 32 and 33. Feedback control loops typically utilize one pole implemented with an integrator having a transfer function (az / z-1). Here, a is a loop gain.
【００４０】 図４および図５について説明すると、同相および直角位相のベースバンド信号
内の直流オフセットを減少させるための例示的なフィードバックおよびフィード
フォワードの構造５８、７０が図示されている。図示されている構造５８、７０
は、説明した実施形態の同相信号経路および直角位相信号経路で個々に使用され
る。Referring to FIGS. 4 and 5, exemplary feedback and feedforward structures 58, 70 for reducing DC offset in in-phase and quadrature baseband signals are illustrated. Structures 58, 70 shown
Are used individually in the in-phase and quadrature signal paths of the described embodiments.
【００４１】 特に図４について説明すると、入力ベースバンド信号は、直流オフセットｒ０ を加えた所望の情報ｒｋを含んでいる。ベースバンド信号は、最初に、フィード
バック構造５０の加算器６０に加えられる（加算器６０は、図２に示した加算器
３２、３３の１つを含むことができる）。[0041] With particular will be described FIG. 4, the input baseband signal includes the desired information r k plus DC offset r 0. The baseband signal is first applied to adder 60 of feedback structure 50 (adder 60 may include one of adders 32, 33 shown in FIG. 2).
【００４２】 Ｉ／Ｑオフセットプロセッサ４０は、前に説明したプロセスを使用して機能ブ
ロック６２で直流オフセット（誤差値εとして表される）を推定するために使用
される。Ｉ／Ｑオフセットプロセッサ４０は、直流オフセットをｒｉ、ｒｊおよ
びＲの関数として計算する。その後、求められた直流オフセットを積分機能ブロ
ック６４内で積分する。また、Ｉ／Ｑオフセットプロセッサ４０は、ブロック６
４の積分機能を行うように構成することができる。The I / Q offset processor 40 is used to estimate the DC offset (expressed as the error value ε) at function block 62 using the process described previously. I / Q offset processor 40 calculates the DC offset as a function of r i , r j, and R. Thereafter, the obtained DC offset is integrated in the integration function block 64. Also, the I / Q offset processor 40 includes a block 6
4 can be configured to perform the integration function.
【００４３】 積分器６４の出力は直流オフセットｒ０を含んでいる。この直流オフセットｒ ０ は、加算器６０に印加され、直流オフセットｒ０を加えた所望の情報ｒｋを含
む入力のベースバンド信号から引かれる。図示のフィードバック構造５８は、誤
差信号εをドライブすることで、直流オフセットまたは貫通直流電流を有効に相
殺して０にする。The output of the integrator 64 is a DC offset r0Contains. This DC offset r 0 Is applied to the adder 60 and the DC offset r0Desired information r withkIncluding
From the input baseband signal. The illustrated feedback structure 58 is
Driving the difference signal ε effectively compensates for DC offset or through DC current.
Kill to 0.
【００４４】 特に図５について説明すると、ベースバンドの同相および直角位相信号内の直
流オフセットを減少させる別のフィードフォワード構造７０を図示する。図示の
フィードフォワード構造７０では、所望の情報ｒｋと直流オフセットｒ０とを含
むベースバンド信号が、加算器７２および機能ブロック７４に印加される。Ｉ／
Ｑオフセットプロセッサ４０は、前に説明したプロセスを使用して機能ブロック
７４で直流オフセットを推定するために使用される。Ｉ／Ｑオフセットプロセッ
サ４０は、直流オフセットをｒｉ、ｒｊおよびＲの関数として計算する。推定さ
れた直流オフセットは、ローパスフィルタ７６に加えられ、直流オフセットの時
間平均値ｒ０がローパスフィルタ７６から出力される。計算された直流オフセッ
トｒ０は、加算器７２内でベースバンド信号から引かれる。With particular reference to FIG. 5, another feedforward structure 70 is illustrated that reduces DC offset in baseband in-phase and quadrature signals. In the illustrated feedforward structure 70, a baseband signal containing a DC offset r 0 and desired information r k is applied to the adder 72 and the functional block 74. I /
Q offset processor 40 is used to estimate the DC offset at function block 74 using the process described previously. I / Q offset processor 40 calculates the DC offset as a function of r i , r j, and R. The estimated DC offset is applied to the low-pass filter 76, and the time average value r 0 of the DC offset is output from the low-pass filter 76. The calculated DC offset r 0 is subtracted from the baseband signal in the adder 72.
【００４５】 図２に図示した直角位相受信機１０はフィードバック構造として構成されてい
るが、他の実施形態では、直流オフセット減少の動作を実施するフィードフォワ
ード構造として構成される。ベースバンド信号から直流オフセットを減少させる
フィードバックおよびフィードフォワードの方法は、ともに、入力値の合理的な
範囲で数値的に強固であり、含まれる動作をＩ／Ｑオフセットプロセッサ４０内
で実施してもよい限りでは、固定小数点式（fixed-point）のディジタル信号処
理（ＤＳＰ）で使用するのが好ましい。Although the quadrature receiver 10 shown in FIG. 2 is configured as a feedback structure, in other embodiments, it is configured as a feed-forward structure that performs a DC offset reduction operation. Both the feedback and feedforward methods of reducing the DC offset from the baseband signal are numerically robust over a reasonable range of input values, and the operations involved are performed within the I / Q offset processor 40. At best, it is preferably used in fixed-point digital signal processing (DSP).
【００４６】 図６について説明すると、ダウンコンバージョン動作のあとで、直流オフセッ
トを求める例示的な方法を図示する流れ図を示す。Ｉ／Ｑオフセットプロセッサ
４０は、図示のステップを実現する演算コードを実行するように構成することが
できる。Referring to FIG. 6, a flowchart is shown illustrating an exemplary method for determining a DC offset after a down-conversion operation. The I / Q offset processor 40 can be configured to execute opcodes that implement the steps shown.
【００４７】 最初に、Ｉ／Ｑオフセットプロセッサ４０は、前に説明したように、ダウンコ
ンバートされたベースバンド信号を標本化してＩ、Ｑの標本対ベクトルを与える
ステップＳ１０を行う。その後、Ｉ／Ｑオフセットプロセッサ４０は、ステップ
Ｓ１２で、複数の標本値または標本ベクトルから差ベクトルを計算する。ステッ
プＳ１４で、Ｉ／Ｑオフセットプロセッサ４０は、差ベクトルを回転して直交ベ
クトルを計算し、その直交ベクトルからスケール化されたベクトルを計算する。First, as described above, the I / Q offset processor 40 performs step S10 of sampling the down-converted baseband signal to provide I and Q sample pair vectors. Thereafter, in step S12, the I / Q offset processor 40 calculates a difference vector from a plurality of sample values or sample vectors. In step S14, the I / Q offset processor 40 calculates the orthogonal vector by rotating the difference vector, and calculates a scaled vector from the orthogonal vector.
【００４８】 ステップＳ１６で、Ｉ／Ｑオフセットプロセッサ４０は、差ベクトルと、スケ
ール化されたベクトルと、および、複数の標本ベクトルの１つとを、使用して、
直流オフセットを求める。その後、Ｉ／Ｑオフセットプロセッサ４０は、必要で
あれば、積分動作またはローパスフィルタ処理動作のような追加の信号処理を行
ってもよい。In step S16, the I / Q offset processor 40 uses the difference vector, the scaled vector, and one of the plurality of sample vectors to:
Find DC offset. Thereafter, I / Q offset processor 40 may perform additional signal processing, such as integration or low-pass filtering, if necessary.
【図１】 通信システムの機能ブロック図である。FIG. 1 is a functional block diagram of a communication system.
【図２】 本発明による例示的な直角位相受信機の機能ブロック図である。FIG. 2 is a functional block diagram of an exemplary quadrature receiver according to the present invention.
【図３】 一定エンベロープ変調による受信無線通信信号の合成エンベロープの実例とな
る図である。FIG. 3 is an illustration of an example of a composite envelope of a received wireless communication signal by constant envelope modulation.
【図４】 同相および直角位相信号内の直流オフセットを減少させるためのフィードバッ
ク構造の機能的なブロック図である。FIG. 4 is a functional block diagram of a feedback structure for reducing DC offset in in-phase and quadrature signals.
【図５】 同相および直角位相信号内の直流オフセットを減少させるためのフィードフォ
ワード構造の機能ブロック図である。FIG. 5 is a functional block diagram of a feedforward structure for reducing DC offset in in-phase and quadrature signals.
【図６】 直流オフセットを決定するための例示的な方法を図示する流れ図である。FIG. 6 is a flowchart illustrating an exemplary method for determining a DC offset.
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5K004 AA01 AA05 AA08 BA02 FG02 FH04 JG01 JH03 5K061 CC11 CC52 JJ06 ──────────────────────────────────────────────────の Continued on the front page (71) Applicant Groenewoodseweg 1, 5621 BA Eindhoven, The Netherlands F-term (reference) 5K004 AA01 AA05 AA08 BA02 FG02 FH04 JG01 JH03 5K061 CC11 CC52JJ06
Claims (50)
タと、 前記ダウンコンバータと結合されたＩ／Ｑオフセットプロセッサであって、前
記ベースバンド信号を標本化して複数の標本ベクトルを与え、前記複数の標本ベ
クトルから差ベクトルを生成し、前記差ベクトルからスケール化されたベクトル
を生成し、さらに、前記差ベクトルと、前記スケール化されたベクトルと、及び
、前記複数の標本ベクトルの１つとを、合計して、直流オフセット信号を与える
ように構成されている、Ｉ／Ｑオフセットプロセッサと、 を含む直角位相受信機。A downconverter configured to convert a wireless communication signal to a baseband signal; and an I / Q offset processor coupled to the downconverter, wherein the I / Q offset processor samples the baseband signal to generate a plurality of signals. Providing a sample vector, generating a difference vector from the plurality of sample vectors, generating a scaled vector from the difference vector, further comprising the difference vector, the scaled vector, and the plurality of An I / Q offset processor configured to sum one of the sample vectors to provide a DC offset signal.
記ベースバンド信号と前記直流オフセット信号を組み合わせるように構成された
加算器をさらに含む、請求項１に記載の直角位相受信機。2. The quadrature reception of claim 1, further comprising an adder coupled to said downconverter and said I / Q offset processor and configured to combine said baseband signal and said DC offset signal. Machine.
と、 前記加算器と結合され、前記加算器の出力に応じて前記可変利得増幅器を制御
するように構成された自動利得制御回路とを、 さらに含む、請求項２に記載の直角位相受信機。A variable gain amplifier configured to selectively adjust a gain of the wireless communication signal; and a variable gain amplifier coupled to the adder, the variable gain amplifier controlling the variable gain amplifier according to an output of the adder. 3. The quadrature receiver according to claim 2, further comprising: an automatic gain control circuit configured as follows.
前記ベースバンド信号をディジタル信号に変換するように構成されたアナログデ
ィジタル変換器と、 前記Ｉ／Ｑオフセットプロセッサと前記加算器の中間に結合され、前記直流オ
フセット信号をアナログ信号に変換するように構成されたディジタルアナログ変
換器とをさらに含む、請求項２に記載の直角位相受信機。4. An intermediate circuit between the down converter and the I / Q offset processor,
An analog-to-digital converter configured to convert the baseband signal to a digital signal; and an intermediate converter coupled between the I / Q offset processor and the adder, configured to convert the DC offset signal to an analog signal. 3. The quadrature receiver of claim 2, further comprising a digital-to-analog converter configured.
ンド信号に変換するように構成されている、請求項１に記載の直角位相受信機。5. The quadrature receiver of claim 1, wherein the downconverter is configured to convert the wireless communication signal into in-phase and quadrature baseband signals.
するように構成されている、請求項１に記載の直角位相受信機。6. The quadrature receiver of claim 1, wherein the I / Q offset processor is configured to calculate a quadrature vector from the difference vector.
スケール化されたベクトルを計算するように構成されている、請求項６に記載の
直角位相受信機。7. The quadrature receiver of claim 6, wherein the I / Q offset processor is configured to scale the orthogonal vector to calculate the scaled vector.
に構成されている、請求項１に記載の直角位相受信機。8. The quadrature receiver of claim 1, wherein the I / Q offset processor is configured to integrate the DC offset signal.
求項１に記載の直角位相受信機。9. The quadrature receiver according to claim 1, wherein the wireless communication signal comprises a constant envelope modulated wireless communication signal.
タと、 前記ダウンコンバータと結合され、前記ベースバンド信号を標本化して複数の
標本値を与え、前記複数の標本値から直流オフセット信号を与えるように構成さ
れたＩ／Ｑオフセットプロセッサと、 前記ダウンコンバータおよび前記Ｉ／Ｑオフセットプロセッサと結合され、前
記ベースバンド信号と前記直流オフセット信号を組み合わせるように構成された
加算器とを、 含む直角位相受信機。10. A downconverter configured to convert a wireless communication signal to a baseband signal, coupled to the downconverter, sampling the baseband signal to provide a plurality of sample values, An I / Q offset processor configured to provide a DC offset signal from a value; and an adder coupled with the downconverter and the I / Q offset processor and configured to combine the baseband signal and the DC offset signal. And a quadrature receiver.
と、 前記加算器と結合され、前記加算器の出力に応じて前記可変利得増幅器を制御
するように構成された自動利得制御回路とを、 さらに含む、請求項１０に記載の直角位相受信機。11. A variable gain amplifier configured to selectively adjust a gain of the wireless communication signal, wherein the variable gain amplifier is coupled to the adder and controls the variable gain amplifier according to an output of the adder. The quadrature receiver according to claim 10, further comprising: an automatic gain control circuit configured as follows.
前記ベースバンド信号をディジタル信号に変換するように構成されたアナログデ
ィジタル変換器と、 前記Ｉ／Ｑオフセットプロセッサと前記加算器の中間に結合され、前記直流オ
フセット信号をアナログ信号に変換するように構成されたディジタルアナログ変
換器とをさらに含む、請求項１０に記載の直角位相受信機。12. A power supply coupled between said downconverter and said I / Q offset processor.
An analog-to-digital converter configured to convert the baseband signal to a digital signal; and an intermediate converter coupled between the I / Q offset processor and the adder, configured to convert the DC offset signal to an analog signal. 11. The quadrature receiver of claim 10, further comprising a digital-to-analog converter configured.
ンド信号に変換するように構成されている、請求項１０に記載の直角位相受信機
。13. The quadrature receiver of claim 10, wherein the downconverter is configured to convert the wireless communication signal into in-phase and quadrature baseband signals.
の標本ベクトルを与え、前記複数の標本ベクトルから差ベクトルを生成し、前記
差ベクトルからスケール化されたベクトルを生成し、さらに、前記差ベクトルと
、前記スケール化されたベクトルと、および、前記標本ベクトルの１つとを、合
計して、直流オフセット信号を与えるように構成されている、請求項１０に記載
の直角位相受信機。14. The I / Q offset processor samples the baseband signal to provide a plurality of sample vectors, generates a difference vector from the plurality of sample vectors, and generates a scaled vector from the difference vector. The method of claim 10, further comprising: generating and further summing the difference vector, the scaled vector, and one of the sample vectors to provide a DC offset signal. Quadrature receiver.
するように構成されている、請求項１４に記載の直角位相受信機。15. The quadrature receiver of claim 14, wherein the I / Q offset processor is configured to calculate a quadrature vector from the difference vector.
スケール化されたベクトルを計算するように構成されている、請求項１５に記載
の直角位相受信機。16. The quadrature receiver of claim 15, wherein the I / Q offset processor is configured to scale the orthogonal vector to calculate the scaled vector.
に構成されている、請求項１０に記載の直角位相受信機。17. The quadrature receiver of claim 10, wherein said I / Q offset processor is configured to integrate said DC offset signal.
求項１０に記載の直角位相受信機。18. The quadrature receiver of claim 10, wherein the wireless communication signal comprises a constant envelope modulated wireless communication signal.
ッサであって、 ベースバンド信号を標本化して複数の標本ベクトルを与え、前記複数の標本ベ
クトルから差ベクトルを計算し、前記差ベクトルからスケール化されたベクトル
を計算し、さらに、前記差ベクトルと、前記スケール化されたベクトルと、およ
び、前記標本ベクトルの１つとを、合計して、直流オフセット信号を与えるよう
に構成されているシグナルプロセッサ。19. A signal processor for a quadrature receiver configured to calculate a DC offset, the method comprising: sampling a baseband signal to provide a plurality of sample vectors; and calculating a difference vector from the plurality of sample vectors. Calculating a scaled vector from the difference vector, and further summing the difference vector, the scaled vector, and one of the sample vectors to provide a DC offset signal. The signal processor is configured to.
に構成されている、請求項１９に記載のシグナルプロセッサ。20. The signal processor according to claim 19, wherein the signal processor is configured to calculate an orthogonal vector from the difference vector.
れたベクトルを計算するように構成されている、請求項２０に記載のシグナルプ
ロセッサ。21. The signal processor of claim 20, wherein the signal processor is configured to scale the orthogonal vector to calculate a scaled vector.
直角位相値を個々に含む複数の標本ベクトルを与えるように構成されている、請
求項１９に記載のシグナルプロセッサ。22. The signal processor of claim 19, wherein the signal processor is configured to sample the baseband signal to provide a plurality of sample vectors individually including in-phase and quadrature values.
れている、請求項１９に記載のシグナルプロセッサ。23. The signal processor of claim 19, wherein said signal processor is configured to integrate said DC offset signal.
、請求項１９に記載のシグナルプロセッサ。24. The signal processor of claim 19, wherein said baseband signal comprises a constant envelope modulated wireless communication signal.
バータと、 前記ダウンコンバータと結合され、前記ベースバンド信号を標本化して複数の
標本値を与え、前記複数の標本値から直流オフセット信号を与えるように構成さ
れたＩ／Ｑオフセットプロセッサと、 前記ダウンコンバータおよび前記Ｉ／Ｑオフセットプロセッサと結合され、前
記ベースバンド信号と前記直流オフセット信号を組み合わせるように構成された
加算器と、 を含む通信システム。25. A wireless communication system comprising: a transmitter configured to output a wireless communication signal; and a quadrature receiver configured to receive the wireless communication signal. A downconverter configured to convert a signal to a baseband signal; coupled to the downconverter, samples the baseband signal to provide a plurality of sample values, and provides a DC offset signal from the plurality of sample values. A communication system comprising: an I / Q offset processor configured as described above; and an adder coupled to the down converter and the I / Q offset processor, configured to combine the baseband signal and the DC offset signal. .
と、 前記加算器と結合され、前記加算器の出力に応じて前記可変利得増幅器を制御
するように構成された自動利得制御回路とをさらに含む、請求項２５に記載の通
信システム。26. A variable gain amplifier configured to selectively adjust a gain of the wireless communication signal, the variable gain amplifier being coupled to the adder, and controlling the variable gain amplifier according to an output of the adder. 26. The communication system according to claim 25, further comprising: an automatic gain control circuit configured as:
ンド信号に変換するように構成されている、請求項２５に記載の通信システム。27. The communication system of claim 25, wherein the downconverter is configured to convert the wireless communication signal into in-phase and quadrature baseband signals.
の標本ベクトルを与え、前記複数の標本ベクトルから差ベクトルを生成し、前記
差ベクトルからスケール化されたベクトルを生成し、さらに、前記差ベクトルと
、前記スケール化されたベクトルと、および、前記標本ベクトルの１つとを、合
計して、直流オフセット信号を与えるように構成されている、請求項２５に記載
の通信システム。28. The I / Q offset processor samples the baseband signal to provide a plurality of sample vectors, generates a difference vector from the plurality of sample vectors, and generates a scaled vector from the difference vector. 26. The method of claim 25, further comprising generating and further summing the difference vector, the scaled vector, and one of the sample vectors to provide a DC offset signal. Communications system.
するように構成されている、請求項２８に記載の通信システム。29. The communication system of claim 28, wherein said I / Q offset processor is configured to calculate an orthogonal vector from said difference vector.
ール化されたベクトルを計算するように構成されている、請求項２９に記載の通
信システム。30. The communication system of claim 29, wherein the I / Q offset processor is configured to scale the orthogonal vector to calculate a scaled vector.
に構成されている、請求項２５に記載の通信システム。31. The communication system of claim 25, wherein said I / Q offset processor is configured to integrate said DC offset signal.
求項２５に記載の通信システム。32. The communication system of claim 25, wherein the wireless communication signal comprises a constant envelope modulated wireless communication signal.
テナと、 前記アンテナと結合され、前記無線通信信号の利得を調整するように構成され
た可変利得増幅器と、 前記可変利得増幅器と結合され、前記無線通信信号を同相および直角位相のア
ナログベースバンド信号に変換するように構成されたダウンコンバータと、 前記ダウンコンバータと結合され、前記同相および直角位相のアナログベース
バンド信号から所定のカットオフ周波数よりも上の周波数成分をフィルタ除去す
るように構成された複数のローパスフィルタと、 前記ローパスフィルタと結合され、前記同相および直角位相のアナログベース
バンド信号を同相および直角位相のディジタルベースバンド信号に変換するよう
に構成された複数のアナログディジタル変換器と、 前記アナログディジタル変換器と結合されたＩ／Ｑオフセットプロセッサであ
って、前記同相および直角位相のディジタルベースバンド信号を標本化して複数
の標本ベクトルを与え、前記複数の標本ベクトルから差ベクトルを生成し、前記
差ベクトルから直交ベクトルを生成し、前記直交ベクトルからスケール化された
ベクトルを生成し、さらに、前記差ベクトルと、前記スケール化されたベクトル
と、および、前記標本ベクトルの１つとを、合計して、同相および直角位相のデ
ィジタル直流オフセット信号を与えるように構成されたＩ／Ｑオフセットプロセ
ッサと、 前記Ｉ／Ｑオフセットプロセッサと結合され、前記同相および直角位相のディ
ジタル直流オフセット信号を同相および直角位相のアナログ直流オフセット信号
に変換するように構成された複数のディジタルアナログ変換器と、 前記ダウンコンバータおよび前記ディジタルアナログ変換器と結合され、前記
同相および直角位相のアナログ直流オフセット信号の１つおよび前記それぞれの
同相および直角位相のアナログベースバンド信号の１つを個々に差し引くように
構成された複数の加算器と、 前記同相および直角位相のディジタルベースバンド信号に応じて、前記可変利
得増幅器を制御するように構成された自動利得制御回路と、 を含む直角位相受信機。33. An antenna configured to receive a modulated wireless communication signal having a constant envelope; a variable gain amplifier coupled to the antenna and configured to adjust a gain of the wireless communication signal; A downconverter coupled to the variable gain amplifier and configured to convert the wireless communication signal to an in-phase and quadrature analog baseband signal; and a downconverter coupled to the downconverter and the in-phase and quadrature analog baseband A plurality of low-pass filters configured to filter out frequency components above a predetermined cutoff frequency from the signal; coupled to the low-pass filter, the in-phase and quadrature analog baseband signals are in-phase and quadrature. A digital baseband signal. And an I / Q offset processor coupled to the analog-to-digital converter, the method comprising: sampling the in-phase and quadrature-phase digital baseband signals to provide a plurality of sample vectors; Generating a difference vector from the vector, generating an orthogonal vector from the difference vector, generating a scaled vector from the orthogonal vector, further calculating the difference vector, the scaled vector, and the sample An I / Q offset processor configured to sum one of the vectors to provide an in-phase and a quadrature digital DC offset signal; and an I / Q offset processor coupled to the I / Q offset processor, the in-phase and quadrature digital DC offset signal in-phase and quadrature analog A plurality of digital-to-analog converters configured to convert to a current offset signal; one of the in-phase and quadrature analog DC offset signals and the respective in-phase coupled to the downconverter and the digital-to-analog converter. And a plurality of adders configured to individually subtract one of the quadrature analog baseband signals, and controlling the variable gain amplifier according to the in-phase and quadrature digital baseband signals. And an automatic gain control circuit.
トルの１つとを、合計して、直流オフセット信号を与えることと、 を含む直流オフセットを計算する方法。34. Receiving a wireless communication signal; down-converting the wireless communication signal following the receiving; sampling the wireless communication signal to provide a plurality of sample vectors; Calculating a difference vector from the sample vector of; calculating a scaled vector from the difference vector; and calculating the difference vector, the scaled vector, and one of the sample vectors. Summing to provide a DC offset signal; and calculating a DC offset comprising:
記載の方法。35. The method of claim 34, further comprising calculating an orthogonal vector from said difference vector.
請求項３５に記載の方法。36. Computing the orthogonal vector comprises rotating the difference vector.
A method according to claim 35.
ル化することを含む、請求項３５に記載の方法。37. The method of claim 35, wherein calculating the scaled vector comprises scaling the orthogonal vector.
４に記載の方法。38. The method of claim 3, wherein the sampling follows the downconverting.
4. The method according to 4.
請求項３４に記載の方法。39. The down-converting generates an in-phase signal and a quadrature signal.
35. The method according to claim 34.
法。40. The method of claim 34, further comprising integrating the DC offset signal.
項３４に記載の方法。41. The method of claim 34, further comprising subtracting the DC offset signal from the wireless communication signal.
む、請求項３４に記載の方法。42. The method according to claim 34, wherein said receiving comprises receiving a constant envelope modulated wireless communication signal.
位相のベースバンド信号を与えることと、 前記同相および直角位相のベースバンド信号を標本化し、複数の標本値を与え
ることと、 前記複数の標本値から直流オフセット信号を計算することと、 前記同相および直角位相のベースバンド信号から前記直流オフセット信号を引
くことと、 を含む直角位相受信機を動作させる方法。43. Receiving a wireless communication signal within a quadrature receiver; following said receiving, downconverting said wireless communication signal to provide in-phase and quadrature baseband signals; Sampling the quadrature baseband signal and providing a plurality of sample values; calculating a dc offset signal from the plurality of sample values; and subtracting the dc offset signal from the in-phase and quadrature baseband signals. And a method of operating a quadrature receiver comprising:
１つとを、合計することとを含む、請求項４３に記載の方法。44. The calculating comprises: determining a difference vector from the sample values; determining a scaled vector from the difference vector; and calculating the difference vector, the scaled vector, and 44. The method of claim 43, comprising summing, one of the sample values.
記載の方法。45. The method of claim 44, further comprising calculating an orthogonal vector from said difference vector.
請求項４５に記載の方法。46. Computing the orthogonal vector comprises rotating the difference vector.
46. The method of claim 45.
ル化することを含む、請求項４５に記載の方法。47. The method of claim 45, wherein calculating the scaled vector comprises scaling the orthogonal vector.
法。48. The method of claim 43, further comprising integrating said DC offset signal.
無線通信信号の利得を調整することをさらに含む、請求項４３に記載の方法。49. The method of claim 43, further comprising adjusting a gain of the wireless communication signal subsequent to the subtraction and in response to the in-phase and quadrature signals.
む、請求項４３に記載の方法。50. The method of claim 43, wherein said receiving comprises receiving a constant envelope modulated wireless communication signal.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21923598A | 1998-12-22 | 1998-12-22 | |
| US09/219,235 | 1998-12-22 | ||
| PCT/US1999/030803 WO2000038385A1 (en) | 1998-12-22 | 1999-12-22 | Quadrature receiver, communication system, signal processor, method of calculating direct current offset, and method of operating a quadrature receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002533999A true JP2002533999A (en) | 2002-10-08 |
Family
ID=22818444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000590352A Withdrawn JP2002533999A (en) | 1998-12-22 | 1999-12-22 | Quadrature receiver, communication system, signal processor, method of calculating DC offset, and method of operating quadrature receiver |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1062781A1 (en) |
| JP (1) | JP2002533999A (en) |
| WO (1) | WO2000038385A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101693A (en) * | 2003-09-22 | 2005-04-14 | Hitachi Kokusai Electric Inc | Receiver |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE521838C2 (en) * | 2001-02-16 | 2003-12-09 | Nat Semiconductor Corp | Method and apparatus for automatic gain control |
| US7027791B2 (en) * | 2001-09-28 | 2006-04-11 | International Business Machines Corporation | Analog baseband signal processing system and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2267629B (en) * | 1992-06-03 | 1995-10-25 | Fujitsu Ltd | Signal error reduction in receiving apparatus |
| ZA95605B (en) * | 1994-04-28 | 1995-12-20 | Qualcomm Inc | Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver |
-
1999
- 1999-12-22 JP JP2000590352A patent/JP2002533999A/en not_active Withdrawn
- 1999-12-22 EP EP99968953A patent/EP1062781A1/en not_active Withdrawn
- 1999-12-22 WO PCT/US1999/030803 patent/WO2000038385A1/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101693A (en) * | 2003-09-22 | 2005-04-14 | Hitachi Kokusai Electric Inc | Receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000038385A1 (en) | 2000-06-29 |
| EP1062781A1 (en) | 2000-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327313B1 (en) | Method and apparatus for DC offset correction | |
| US5828955A (en) | Near direct conversion receiver and method for equalizing amplitude and phase therein | |
| JP3310114B2 (en) | A / D converter having frequency conversion function and wireless device using the same | |
| US5003621A (en) | Direct conversion FM receiver | |
| US6516185B1 (en) | Automatic gain control and offset correction | |
| US7787630B2 (en) | FM stereo decoder incorporating Costas loop pilot to stereo component phase correction | |
| US6922555B1 (en) | Phase interpolation receiver for angle modulated RF signals | |
| US20090131006A1 (en) | Apparatus, integrated circuit, and method of compensating iq phase mismatch | |
| JP4416981B2 (en) | High dynamic range low ripple RSSI signal for zero-IF or low-IF receiver | |
| EP0948128A1 (en) | DC offset cancellation in a quadrature receiver | |
| US7436252B2 (en) | Performing a coordinate rotation digital computer (CORDIC) operation for amplitude modulation (AM) demodulation | |
| CN1176715A (en) | Dual-mode FM/CDMA communication system | |
| JPH10513616A (en) | Digitally compensated direct conversion receiver | |
| US7203476B2 (en) | Method and apparatus for minimizing baseband offset error in a receiver | |
| JPH11234150A (en) | Digital demodulator | |
| US7123892B2 (en) | Architecture for an AM/FM digital intermediate frequency radio | |
| US8229047B2 (en) | Complex signal processing circuit, receiver circuit, and signal reproduction device | |
| US6404825B1 (en) | Digital radio receiver lock detector | |
| US7702307B2 (en) | Frequency modulation radio receiver including a noise estimation unit | |
| US20090066548A1 (en) | Method and system for compensation of dc offset in an rf receiver | |
| JP2002533999A (en) | Quadrature receiver, communication system, signal processor, method of calculating DC offset, and method of operating quadrature receiver | |
| JP2004040678A (en) | Demodulator | |
| JP4332113B2 (en) | Direct conversion receiver | |
| US20100202569A1 (en) | Radio receiver | |
| JP3833924B2 (en) | Direct conversion receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |