JP2002523902A - パワートランジスタ装置 - Google Patents

パワートランジスタ装置

Info

Publication number
JP2002523902A
JP2002523902A JP2000566891A JP2000566891A JP2002523902A JP 2002523902 A JP2002523902 A JP 2002523902A JP 2000566891 A JP2000566891 A JP 2000566891A JP 2000566891 A JP2000566891 A JP 2000566891A JP 2002523902 A JP2002523902 A JP 2002523902A
Authority
JP
Japan
Prior art keywords
temperature
sensor
cell
array
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000566891A
Other languages
English (en)
Other versions
JP2002523902A5 (ja
Inventor
リチャード ジェイ バーカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002523902A publication Critical patent/JP2002523902A/ja
Publication of JP2002523902A5 publication Critical patent/JP2002523902A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 例えばMOSFET又はＩＧＢＴ等のパワートランジスタ装置が、当該装置の動作時に熱が発生される並列な装置セル（１ａ）のアレイ（１１）を収容しているような半導体基体（１０）を有している。高温位置温度センサ（Ｍｈ）がアレイ（１１）の内側に配置される一方、低温位置温度センサ（Ｍｃ）がアレイ（１１）の外側に配置されている。これらセンサは、各々、装置セル（１ａ）と同じトランジスタ型である少なくとも１つのセンサセル（１ｂ；１ｃ）を有している。これらセンサセル（１ｂ；１ｃ）は装置セル（１ａ）のものと類似したセルラ領域構造（１２、１３、１４、１５）を有しているが、各センサ（Ｍｈ；Ｍｃ）は装置セル（１ａ）の電極（２２、２３、２５）とは別の出力電極（３１；３２）を各々有している。これら出力電極（３１；３２）からの電圧信号（ｄＶ(T)）を比較することによって上記高温位置と低温位置との間の温度差を検出するために、高温位置及び低温位置温度センサ（Ｍｈ；Ｍｃ）の各出力電極（３１；３２）は検出回路（100、101）に結合されている。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、専らではないが特に例えば絶縁ゲート型パワー電界効果トランジス
タ（以下、MOSFETと称す）又は絶縁ゲート型バイポーラトランジスタ（以下、Ｉ
ＧＢＴと称す）等の、絶縁ゲート型のパワートランジスタ装置に係り、該装置が
装置の動作中に熱が発生する並列な装置セルのアレイを収容する半導体基体を有
し、該装置セルのアレイ内に高温位置温度センサが配置されるようなパワートラ
ンジスタ装置に関する。
【０００２】
【背景技術】
米国特許第4,913,844号明細書は、このような装置を開示しており、該装置に
おいては絶縁ゲートトランジスタ型の装置セルが、半導体基体内に基体表面に隣
接してセルラ領域構造を有し、該表面には共通ソース電極及び共通絶縁ゲート電
極が存在する。高温位置センサは、上記装置セルのものに類似したセルラ領域構
造を有する少なくとも１つのセンサセルを有している。該高温位置センサの１以
上のセンサセルは、上記装置セルのものと共通に結合された絶縁ゲート電極を有
すると共に、上記装置セルの共通ソース電極とは別であって、検出回路に結合さ
れる出力電極を形成するようなソース電極を有している。
【０００３】 温度の感知に関し、米国特許第4,913,844号は、上記アレイ内の２つの上記の
ようなセンサのカレントミラー配置を採用することを教示している。これらの高
温位置センサの一方は、そのソース電極を低抵抗値抵抗を介して当該装置のソー
ス端子に結合することにより電流感知モードで使用され、他方の高温位置センサ
は、そのソース電極を高抵抗値抵抗を介して上記装置ソース端子に結合すること
により電圧感知モードで使用される。上記アレイの温度は、オン抵抗（上記電圧
センサの及び上記電流センサのソース出力端子からの）を計算し、該抵抗値をオ
ン抵抗の既知の温度依存性と相関させることにより検出される。
【０００４】 これは、温度を感知するには複雑な方法である。また、これは、上記高抵抗値
抵抗の両端間電圧が上記電圧センサのドレイン上の電圧、従って当該パワー装置
アレイのドレイン上の電圧と等しく（極めて高い精度で）なるように、上記装置
セル及び電圧感知セルが当該装置の飽和領域で動作することを頼りとする。しか
しながら、斯かる飽和領域は当該アレイ内での過度な温度上昇を監視するために
は余り重要ではない。何故なら、飽和領域においては当該装置間の非常に低い電
圧降下のため電力熱放散も低いからである（当該装置を経る電流が大きくても）
。
【０００５】 米国特許第5,444,219号（出願人整理番号：ＰＨＢ３３６６７）明細書は、抵
抗の形態の温度センサと、当該装置のアレイに隣接する高温位置及び該アレイか
ら離れた低温位置に斯かる温度感知抵抗を有する差動温度感知回路とを開示して
いる。上記高温位置及び低温位置温度感知抵抗は、充分な感度を達成するために
、ホイートストンブリッジ回路に構成されている。高温位置及び低温位置温度感
知抵抗の斯かる使用は、当該装置セルが飽和領域で動作することを必要としない
。特定の実施例では、上記高温位置温度感知抵抗は当該アレイに対し、例えば、
該アレイの周部から１２５μｍ（マイクロメータ）の距離だけ外側にある。しか
しながら、上記高温位置温度感知抵抗は当該アレイ内の中心に配置してもよい（
この構成は当該アレイの規則性を局部的に壊すが）ことが提案されている。米国
特許第5,444,219号及び米国特許第4,913,844号の両方の全内容は、参照文献とし
て本明細書に組み込まれるものとする。
【０００６】
【発明の開示】
本発明の１つの目的は、当該パワー装置のアレイと容易に集積化することが可
能であり、該アレイ内の過度な温度上昇に対し単純な検出可能な方法で高速且つ
高信頼度の応答性を有し、且つ当該装置が飽和領域で動作していない場合でも動
作することができるような高温位置及び低温位置温度センサを備えるパワートラ
ンジスタ装置を提供することにある。
【０００７】 本発明によれば、各々が前記トランジスタ装置セルのものと類似したセルラ領
域構造を備える少なくとも１つのセンサセルを有する高温位置及び低温位置の両
温度センサを有するようなセルラパワートランジスタ装置が提供され、前記検出
回路は上記高温位置及び低温位置温度センサからの出力信号を比較することによ
って（例えば、絶縁ゲート型トランジスタ装置の場合は、上記高温位置及び低温
位置温度センサの別個のソース電極におけるソース電圧の差としてゲート／ソー
ス電圧信号を比較することにより）、高温位置と低温位置との間の温度差を検出
する。
【０００８】 本発明による斯様な温度感知構成の使用は、当該トランジスタ装置が飽和領域
で動作していない場合のような重要な状況において、上記アレイ内での過度な温
度上昇の検出を可能にする。従って、本構成は、当該装置における電力熱放散が
非飽和オン状態において高い場合、即ち当該装置の間の電圧が依然として充分に
高い場合にも、機能する。アレイ内で１以上のセルを使用して上記高温位置セン
サを形成することは、当該アレイ内での温度上昇に対する非常に高速な応答性を
提供する。このように、該高温位置センサセル（又は複数のセル）は、全ての側
部で又は少なくとも殆どの側部で、発熱装置セルにより密に境界を接することが
できる。製造工程から生じる当該センサセルの敷居電圧の典型的な変動は、温度
変化による敷居電圧の変化よりも一層大きいかもしれないが、本発明によれば、
上記高温位置及び低温位置温度センサからの電圧信号を比較することによって、
製造から生じる敷居電圧変動を効果的に相殺することにより、温度変化の信頼性
のある検出を達成することができる。
【０００９】 上記高温位置及び低温位置温度センサからの出力信号の単純ではあるが信頼性
のある比較を容易化するために、上記検出回路は、各センサセルを介して該セン
サセルでは熱を発生するには不十分な大きさの電流であって同じ大きさ（同じ電
流密度の）電流を導出するために、各電流経路において上記温度センサの各出力
電極に各々結合された電流源を有することができる。
【００１０】 本パワー装置は、上記高温位置と低温位置との間の温度差を検出するために高
温位置センサと低温位置センサとの間のベース／エミッタ電圧（Ｖbe）の差が比
較されるような、セルラバイポーラトランジスタ型のものであってもよい。この
ように、当該装置の及び上記温度センサのセルラ領域構造は、既知のバイポーラ
技術を用いて半導体基体中に形成されるエミッタ、ベース及びコレクタ領域を各
々有することができる。この場合、前記センサセルは、各温度センサに関して同
一の電位に結合されたベース電極を有することができると共に、各温度センサに
関して出力電極を各々提供するエミッタ電極を有することができる。また、当該
アレイの装置セルは、共通エミッタ電極及び共通ベース電極を有することができ
る。当該装置は、単独のバイポーラトランジスタであってもよく、又は該バイポ
ーラトランジスタは、例えばサイリスタ等の、もっと複雑な装置の一体的部分で
あってもよい。バイポーラトランジスタセルのベース／エミッタ電圧は、温度に
強く依存するが、斯様なバイポーラトランジスタセルにより達成することが可能
な出力電圧の大きさは、絶縁ゲートトランジスタセルからの出力電圧として達成
することができるものよりも通常は大幅に小さい。
【００１１】 このように、好ましくは、当該装置は例えばMOSFET又はＩＧＢＴ等の絶縁ゲー
トトランジスタ型とする。この場合、上記センサセルは、各温度センサに関し同
一の電位に結合された絶縁ゲート電極を有することができると共に、各温度セン
サに関して各出力電極を提供するソース電極を有することができる。当該アレイ
の装置セルは、共通ソース電極と共通絶縁ゲート電極とを有することができる。
この場合、上記検出回路は、高温位置及び低温位置温度センサからのゲート／ソ
ース電圧信号を比較することにより、高温位置と低温位置との間の温度差を検出
する。本発明は、壕型ゲート（trench-gate）セル装置と共に、又は表面ゲート
セル装置と共に使用することができる。前者の場合は、基体の主表面の壕内に上
記絶縁ゲートが存在する。後者の場合は、上記主表面上に絶縁ゲートが存在する
。
【００１２】 各温度センサは、単一のセンサセルを各々有することができる。しかしながら
、各センサに対して１を越えるセンサセルを設けて、装置製造において半導体基
体中／上に発生し得る及び当該セルの出力電圧に局部的に影響し得る如何なる局
部的特異性も平均化除去するようにするのが有利である。このように、各センサ
は、有利には、少数の（例えば、３ないし７の範囲の）活性センサセルを有する
ことができる。
【００１３】 上記高温位置温度センサは、長手方向側部に沿って当該アレイの発熱装置セル
により境界を仕切られるような行に配列された複数のセンサセルを有することが
できる。この行配列は、当該アレイの発熱装置セルと高温位置温度センサのセン
サセルとの間の熱結合を最適化する。前記低温位置温度センサが、上記発熱アレ
イからの減少温度勾配内にあるように当該アレイに充分に接近して配置される場
合は、当該低温位置センサの複数のセンサセルを当該アレイの縁に平行に延びる
ような行に配列するのが有利である。それ以外では、該低温位置温度センサの複
数のセンサセルは行に構成する必要はない。確かに、当該低温位置温度センサの
センサセルが二次元的群に配列される場合に、装置配置面積の最適化及び節約を
達成することができる。
【００１４】 上記高温位置センサの出力電極に対する結合は、当該アレイ内の装置セルの列
上に延在すると共に、装置セルの対応する電極から（絶縁ゲートトランジスタ型
の場合は、当該アレイの共通ソース電極から）電気的に絶縁された導体トラック
を有することができる。このライン状トラック結合は、当該アレイ内の高温位置
センサの出力電極に浮動ワイヤを接合するよりも信頼性がある。上記列の装置セ
ルは、当該アレイの不活性セルであってもよく、及び／又は上記導体トラックは
当該アレイの装置セルから（例えば、それらの共通ソース／エミッタ電極及び／
又はゲート／ベース電極及び／又はセルラ領域構造から）中間絶縁層により電気
的に絶縁されてもよい。
【００１５】 不活性セルは、種々の方法で形成することができる。当該アレイの上記共通ソ
ース／エミッタ電極及び／又はソース／エミッタ領域は、上記導体トラックが上
に延在する前記列の装置セルから無くすことができる。絶縁ゲートトランジスタ
型の好ましい場合には、前記セルラ領域構造のソース領域を、上記列の装置セル
の絶縁ゲート電極の隣から無くすようにするか、及び／又は上記ソース／エミッ
タ電極用若しくは上記導体トラック用の接触窓から無くすようにすることができ
る。このような構成は、壕ゲート型セル又は表面ゲート型セルの場合に使用する
ことができる。少なくとも表面ゲート型セルの場合は、当該アレイの共通絶縁ゲ
ート電極及び共通ソース電極は、上記導体トラックが上に延在する前記列の装置
セルから無くすことができる。
【００１６】 前記高温位置センサのセンサセルは、上記装置セルと共通の絶縁ゲート電極を
有してもよく、前記低温位置温度センサのセンサセルは絶縁ゲート電極を前記装
置セルのものと共通に結合されるようにしてもよい。絶縁ゲート型のパワートラ
ンジスタ装置に上記特徴を利用すると、コンパクトな配置を達成することができ
る。
【００１７】 上記低温位置温度センサは、装置セルのアレイから離れて配置された１以上の
センサセルを有してもよい。しかしながら、特に当該アレイの近くの実際の温度
（所謂、“絶対温度”）を監視するために他の温度センサが含まれる場合は、上
記低温位置センサを該絶対温度センサの近くに、従って上記アレイの外周の近く
に配置するのが有利である。このような場合、該低温位置センサは共通の周辺セ
ルラ終端構造を上記装置アレイと共有することさえもできる。該低温位置センサ
が共通電極接続（例えば、共通絶縁ゲート層）を前記高温位置センサと、及び上
記アレイの装置セルとさえも共有する場合は、相互接続及び配置も単純化するこ
とができる。
【００１８】 上記装置アレイ並びに上記高温位置及び低温位置センサに加えて、前記半導体
基体は集積回路として前記検出回路の少なくとも一部（例えば、電流源及び／又
はインピーダンス素子のようなオフセット手段、これらの少なくとも幾つかは特
性及び位置が温度感応的とすることができる）を収容することもできる。上記高
温位置及び低温位置温度センサの出力信号との集積化及び良好な回路性能を提供
するのに適した特別な回路的特徴を説明する。
【００１９】 前記高温位置及び低温位置温度センサの出力電極は、これら高温位置及び低温
位置温度センサの各センサセルを介して同じ大きさの電流（該電流の大きさは、
これらセンサセルにおいて熱を発生するには不十分である）を導出するために、
上記検出回路の第１及び第２電流経路に各々結合することができる。前記比較器
手段の第１入力端子は上記第１電流経路の第１回路ノードに結合することができ
、該比較器手段の第２入力端子は上記第２電流経路の第２回路ノードに結合する
ことができる。上記比較器用の適切な入力レベルは、第１直列抵抗を上記第１回
路ノードと上記高温位置温度センサの出力電極との間に結合することにより得る
ことができ、第２直列抵抗を上記第２回路ノードと上記低温位置温度センサの出
力電極との間に結合することができる。
【００２０】 各センサセルを介して導出される電流の大きさは、高い値の外部抵抗を上記セ
ンサの出力電極と電圧供給源との間に結合することにより単純な方法で決定する
ことができる。しかしながら、好ましくは、制御入力端子を有するカレントミラ
ー配置の形態に一緒に結合された電流源を利用するものとする。このような配置
は、各センサセルを介して導出される電流の大きさを規定する一層正確な方法を
提供する。典型的には、上記高温位置及び低温位置温度センサは、各々が同じセ
ル面積を備える同じ数のセンサセルを各々有することができ、従って、上記電流
源は、これら高温位置及び低温位置温度センサのソース電極を介して同じ大きさ
の電流を導出することができる。しかしながら、高温位置及び低温位置温度セン
サには異なる数の活性センサセルが存在してもよく、又は、それらセルは異なる
セル面積を有することもできる。この状況では、異なる温度センサのソース電極
を介しては、異なる大きさの電流が流れるであろう。
【００２１】 前記低温位置センサと比較して、前記高温位置温度センサのソース電極と前記
共通絶縁ゲート電極との間の電圧に電圧オフセットを加えるために、該高温位置
センサのソース電極には追加の抵抗を直列に結合することができる。この場合、
上記追加の抵抗により規定される電圧オフセットは、高温位置と低温位置との間
で検出されるべき温度差敷居値に対応することができる。前記比較器の入力端子
に斯様な方法で外部オフセットを供給する代わりに、その入力端子に印加される
内部オフセットを有するような、もっと複雑な比較器回路を使用することもでき
る。
【００２２】 低温位置の温度の増加に伴い変化するような高温位置と低温位置との間の温度
差敷居値を検出するために、温度応答性オフセット手段を上記高温位置センサの
出力電極に直列に（例えば、この経路のオフセット追加抵抗の少なくとも一部と
並列に）結合することができる。この温度応答性オフセット手段は、低温位置の
温度の上昇による低温位置センサからの出力信号の変化を相殺するために使用す
ることができる。或る形態では、上記温度応答性オフセット手段は負の温度係数
を持つ温度感知ダイオード手段とすることができ、これにより上記温度差敷居値
（上記高温位置と低温位置との間で検出される）は上記低温位置の温度が上昇す
るに伴い減少する。該温度感知オフセット手段は、当該装置の動作時に上記低温
位置温度センサと同じ温度であるような当該基体の領域（例えば、上記低温位置
温度センサに隣接する領域）に配置することができる。
【００２３】 上記半導体基体は、上記検出回路の一部を形成すると共に、前記高温位置及び
低温位置温度センサの出力電極に各々結合された第１及び第２入力端子を有する
ような比較器手段を収容することができる。コンパクトな集積化された装置を、
同じ装置封体内に形成し、実装することができる。他の例として、外部比較器を
当該装置の外部端子に結合することもできる。
【００２４】 本発明による、これら及び他の特徴は、例示として添付の概念的図面を参照し
て説明する本発明の実施例において解説される。
【００２５】 尚、全ての図は概念的なものであって、寸法通りには図示されていないことに
注意されたい。図面の各部の相対寸法及び比は、これら図面における明瞭化及び
便宜のために誇張され又は縮小されている。また、変更された及び異なる実施例
における対応する又は類似の特徴部を参照するために全体として同様の符号が使
用されている。
【００２６】
【発明を実施するための最良の形態】
図１は、半導体基体１０を有する絶縁ゲート型のパワートランジスタ装置の一
部を示し、該半導体基体は当該装置の動作中に熱が発生される装置セル１ａのア
レイ１１と、該アレイ１１の内側に配置された高温位置温度センサＭｈと、低温
位置温度センサＭｃとを収容している。低温位置温度センサＭｃは、熱が発生さ
れる装置セル１ａから離れて、上記アレイの外側に配置されている。図１の装置
においては、基体１０は、例えば高温位置及び低温位置温度センサＭｈ及びＭｃ
が結合された図３の検出回路100、101（比較器４０、電流源Ｍ１ないしＭ６、抵
抗素子Ｒ１ないしＲ５及び温度応答性ダイオード手段Ｄ１を有する）等の集積回
路も収容している。集積化された検出回路100、101（各々が、自身の素子配置を
有する）の回路素子は、アレイ１１用に使用されるのと同一のマスキング、ドー
ピング、付着及び／又はエッチング行程の幾つかを使用して製造される。
【００２７】 基体１０は典型的には単結晶シリコンからなり、当該装置は典型的にはMOSFET
又はＩＧＢＴとすることができる。アレイ１１は、典型的には、基体表面１０ａ
に隣接して当該半導体基体１０内に数千の並列な装置セル１ａを有している。本
発明を実施化するようになされた当該装置構成を図解する目的で、図１には小さ
なアレイのみが示されている。各セル１ａのセルラ領域構造は、如何なる既知の
形態のものでもよく、その簡単な例が図４及び５に示されている。このように、
各セル１ａは、典型的には、反対導電型（例えば、Ｎチャンネルエンハンスメン
ト装置の場合はｐ型）の基体領域１３を有し、該領域は共に第１導電型（本例で
はｎ型）の高ドープソース領域１２と他の領域１４との間に導電チャンネルを２
９を収容している。ゲート電極２３は、アレイ１１の全ての装置セル１ａに共通
である。当該装置のオン状態におけるゲート電極２３への電圧信号の印加は、既
知の態様で、領域１３に導電チャンネル２９を誘起させ、従って当該装置の主電
極２２と２５との間における該導電チャンネル２９内の電流の流れを制御するよ
うに作用する。図４ないし図６の実施例では、壕型ゲート（trench-gate）構造
が例示されている。即ち、ゲート電極２３は表面１９ａの壕内に存在して、該壕
の側壁におけるゲート誘電体層２４に隣接する導電チャンネル２９の電流の流れ
を制御する。
【００２８】 図４及び図５に図示されているように、ソース領域１２は、基体１０の頂部主
表面１０ａにおいてソース電極２２により接触されている。このソース電極２２
はアレイ１１の全ての装置セル１ａに対して共通であり、当該パワー装置の一方
の主電極を形成する。例示として、図４は、領域１４が高導電度の基板領域１５
上に低ドープ（ドレイン−ドリフト）領域を形成する高抵抗率のエピタキシャル
層であり得るような縦型装置構造を示している。この基板領域１５は、縦型MOSF
ETを提供するために領域１４と同一の導電型（本例ではｎ型）のものとすること
ができ、又は縦型ＩＧＢＴを提供するために反対導電型（本例ではｐ型）のもの
とすることもできる。この縦型装置においては、基板領域１５は当該装置基体１
０の底部主表面１０ｂにおいて他方の主電極２５により接触されており、該電極
はMOSFETの場合はドレイン電極と呼ばれ、ＩＧＢＴの場合は陽極と呼ばれる。
【００２９】 図１の平面図では、アレイ１１の装置セル１ａに関して、近接して詰め込まれ
た六角形幾何学形状が図示されている。しかしながら、本発明は、例えばセル１
ａが四角形幾何学形状又は長い縞状幾何学形状を有するような、大幅に相違する
既知のセル幾何学形状を有するような装置と共に使用することもできることは明
らかであろう。壕型ゲート２３は、図１の各セル１ａの境界の廻りに、アレイ１
１の共通絶縁ゲート電極を形成するネットワーク構造として延在している。ソー
ス電極２２は、壕型ゲート２３上の絶縁層２５上に延在すると同時に、ソース領
域１２と基体領域１３との間のｐｎ接合を短絡している。
【００３０】 当該装置の活性セルラ領域は、アレイ１１の周部及び基体１０の周部の廻りで
種々の既知の周部終端方法により境界を仕切ることができる。斯様な終端方法は
、通常、トランジスタセル製造工程の前における基体表面１０ａの周部領域の廻
りの厚いフィールド酸化物層の形成を含む。図１は、例示としてアレイ１１用の
既知の周部終端方法を示し、該方法においては壕型ゲート２３を形成する導電層
がフィールドプレートとしての厚いフィールド酸化物上に延在している。更に、
この既知の終端方法においては、ソース領域１２が無いこと及び／又はソース電
極２２による接触が無いことにより、アレイ１１の２つの最外側の行の装置セル
は不活性状態である。
【００３１】 図１の装置における温度感知機能の概要に関して述べると、検出回路100、101
は、高温位置及び低温位置温度センサＭｈ及びＭｃの各々からのゲート−ソース
電圧信号を比較することにより、高温位置と低温位置との間の温度差を検出する
。図４及び図６に図示したように、高温位置及び低温位置温度センサＭｈ及びＭ
ｃは、共に、装置セル１ａのものに類似したセルラ領域構造１２ないし１５を有
している。
【００３２】 このように、高温位置温度センサＭｈは少なくとも１つのセンサセル１ｂを有
し、該セルのセルラ領域構造１２ないし１５は、図４に示すように装置セル１ａ
のものと類似している。特別な例として、図１は、当該アレイ１１内の発熱装置
セル１ａと境界を接する（一端及び長さ方向側部に沿って）１つの行（１セルの
幅）に配列された８個の斯かるセンサセル１ｂを図示している。これらのセンサ
セル１ｂは、装置セル１ａの共通ソース電極２２とは別の共通ソース電極３１を
有している。しかしながら、センサセル１ｂは、装置セル１ａのものと共通の第
２主電極２５と、装置セル１ａの電極２３と共通な絶縁ゲート電極２３ｂとを有
している。これらのセンサセル１ｂは低い電流密度で動作される（後述するよう
に）一方、センサセル１ｂと境界を接する近隣の装置セル１ａは当該アレイ１１
の他の活性装置セル１ａと同一の高電流密度で動作される。このように、センサ
セル１ｂにより測定されるこれら近隣の装置セル１ａの温度は、当該アレイ１１
内の装置動作温度に一致する。
【００３３】 低温位置温度センサＭｃは、図６に示すように、高温位置センサセル１ｂのも
のに対応するセルラ領域構造１２ないし１５を有するような少なくとも１つのセ
ンサセル１ｃを有している。特別な例として、図１は７個の斯様なセンサセル１
ｃを示し、これらは共通の中間セルを伴う４つの２群に食い違い配列され、発熱
アレイ１１の前記周部と平行である。この特別な例では、低温位置センサセル１
ｃの上記合成群は、不活性セル１c’の少なくとも２つの外側の行により一端及
び側部が境界を接している（図６参照）。上記センサセル１ｃ及び周辺の不活性
セル１c’は、六角形配置に接近詰め込みされている。
【００３４】 低温位置温度センサＭｃはソース電極３２を有し、該電極は前記装置セル１ａ
の共通ソース電極２２とは別であり且つ高温位置センサＭｈの別のソース電極３
１とも別である。低温位置温度センサＭｃのセンサセル１ｃは、装置セル１ａと
共通の主電極２５を有している。センサセル１ｃの絶縁ゲート電極２３ｃは、同
一電位となるように、装置セル１ａのゲート２３と共通に結合されている。ゲー
ト２３ｃと２３との該共通結合は、種々の方法で達成することができる。低温位
置センサＭｃが前記アレイの近くに配置される場合は、該アレイ１１のゲート２
３を設ける層構造を、ゲート２３ｃを設けるためにセンサＭｃの位置へと延長す
ることができる。図１は、斯様な構造の特別な例を図示している。しかしながら
、上記共通結合がゲート２３と２３ｃとの間に接続される別の導体トラック４３
を有するような、もっと汎用的な配置構成を採用することもできる。
【００３５】 本発明は、当該装置自体のセルラ領域構造１２ないし１５の温度感受性を利用
することにより、該パワー装置アレイ１１の芯における温度を感知することを可
能にする。これは、当該パワー装置アレイ１１内の奥に配置されたセル（又は複
数のセル）１ｂと、基体１０の一層低温の周辺回路領域におけるセル（又は複数
のセル）１ｃとの間の温度差動を感知することにより達成される。センサセル１
ｂと１ｃとの間の温度差は、セル１ｂ及び１ｃが同一の低電流密度で動作してい
る場合は、それらのゲート／ソース電圧Ｖgsの差ｄＶ(T)に略比例する。センサ
セル１ｂ及び１ｃの性質及び配置のために、この温度センサの応答時間は、例え
ば１０μｓ（マイクロ秒）ないし５０μｓのように非常に高速にすることができ
る。この非常に高速な応答時間は、アレイ１１内のセル１ｂの（温度感知）チャ
ンネル２９ｂを使用することにより促進され、その場合、各六角形セル１ｂは、
その６つの辺のうちの４つ（終端セル１ｂの場合は、６つの辺のうちの５つ）に
おいて、装置セル１ａにおける数マイクロメータしか離れていない電力熱放散チ
ャンネル２９により囲まれることになる。
【００３６】 図２は、セル１ｂ及び１ｃのゲート／ソース電圧（Ｖgs）の、例えばマイクロ
アンペアの程度の所与の低ドレイン電流における温度感度を図示している。真ん
中の曲線200は、典型的なセル１ｂ、１ｃに関する典型的な温度特性に対応して
いる。曲線201及び202は、同一の装置の異なるバッチを製造するために異なる時
間で使用された同一の製造工程から生じるセル１ｂ、１ｃに関する敷居電圧の変
動による上記典型的な特性200の最大及び最小の変動を示している。図２からは
、特性200の製造行程によるこれら変動は、該特性200の６０℃を越える温度範囲
にわたる変動よりも大きいことが分かる。しかしながら、同一のバッチにおいて
一緒に製造される同一の半導体基体１０上に集積化されたセル１ｂと１ｃとの間
の敷居電圧の変動は（もしあったとしても）殆ど無い。このように、当該セル１
ｂ及び１ｃの温度特性が曲線200ないし202の何れに最も近いかには無関係に、温
度Ｔ℃の所与の差に対する所与の基体１０のセル１ｂと１ｃとの間では、Ｖgsの
略同一の差ｄＶ(T)が得られるであろう。このように、これらの集積化されたセ
ル１ｂ及び１ｃのソース電極３１及び３２からの電圧信号Ｖgsの前記検出回路10
0、101による比較は、製造から生じる敷居電圧の変動を効果的に相殺する。これ
らセル１ｂ及び１ｃの同一の電流密度におけるゲート／ソース電圧の減算により
、結果としての電圧ｄＶ(T)は、センサＭｈとＭｃとの間の温度差を直接表すこ
とになる。
【００３７】 図３は、この電圧信号比較を実行するための検出回路100、101の特定の例を図
示している。該検出回路は、カレントミラー配置Ｍ１ないしＭ４を備えるインピ
ーダンスネットワークＲ１、Ｒ２、Ｒ３、Ｒ４及びＤ１を有する第１回路部100
と、比較器４０を有する第２回路部101とを有している。上記カレントミラー配
置は、ｎチャンネルエンハンスメント型のＭＯＳトランジスタＭ１ないしＭ４を
有している。ＭＯＳトランジスタＭ１及びＭ３は、センサＭｈ及びＭｃの各々の
セル１ｂ及び１ｃを介して等しい一定電流密度を流す電流源を形成している。こ
れらの電流源Ｍ１及びＭ３は、制御ＭＯＳトランジスタＭ４を備えるカレントミ
ラー配置へと一緒に結合されている。ＭＯＳトランジスタＭ４は、ゲートを自身
のソース並びにＭ１及びＭ３のゲートに結合させることによりダイオード接続さ
れている。Ｍ４を経る主電流経路は、共通ライン４２と高抵抗値の直列抵抗Ｒ５
との間に結合されると共に、この直列抵抗Ｒ５によりＶca電圧供給ライン４１に
結合されている。Ｍ４のＶca電圧供給ライン４１への該接続は、Ｍ４を経る電流
の大きさを決定し、従って当該カレントミラーへの制御入力を提供し、これによ
り各センサセル１ｂ及び１ｃを経て電流源Ｍ１及びＭ３により流される電流の大
きさを規定する。
【００３８】 温度感知セル１ｂ及び１ｃは低電流密度で動作され、これが自己発熱を防止す
る。センサＭｈ及びＭｃが等しい面積の等しい数のセル１ｂ及び１ｃを有してい
る場合は、センサＭｈ及びＭｃからは電流源Ｍ１及びＭ３により等しい測定電流
Ｉ１及びＩ２が流される。これは、図１の状況である。Ｍｈ及びＭｃが異なる数
のセル及び／又は異なる面積のセルを有している場合は、ＭＯＳトランジスタＭ
１及びＭ３の面積比により既知の方法で決定されるように、Ｉ１及びＩ２は対応
する異なる大きさを有する（Ｍｈ及びＭｃに同一の電流密度を与えるために）。
何れの場合においても、各セル１ｂ及び１ｃを介して流される電流の大きさは、
セル１ｂ及び１ｃにおける電力放散により熱を発生するには不十分なものである
。
【００３９】 図３はセンサＭｈ及びＭｃに関し、それらの活性センサセル１ｂ及び１ｃと、
これらセンサＭｈ及びＭｃの周辺境界セルとして作用する各々の隣接するセル１
ａ及び１c’との両方を図示するために複合ＭＯＳトランジスタ記号を使用して
いる。Ｍｈの周辺境界セル１ａのソース電極は、当該パワー装置の共通ソース電
極２２であり、ライン４２に直接結合されている。図３に示された例では、Ｍｃ
の周辺境界セル１c’のソース電極は前記カレントミラー配置におけるＭＯＳト
ランジスタＭ２を介してライン４２に結合されているが、他の例として共通ゲー
トライン４３に直接結合することもできる。
【００４０】 Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＤ１のインピーダンスネットワークは基準オフセ
ットを発生し、該オフセットはセル電極３１及び３２上の各ソース出力電圧に加
算されて、比較器４０による直接比較がなされるのを可能にする。このように、
高温位置セル１ｂのソース電極３１は、電流源Ｍ１により、並びに直列抵抗Ｒ２
及びＲ３と、任意選択的にＲ３と並列なダイオードＤ１及び抵抗Ｒ１とにより前
記給電ライン４２に結合されている。低温位置セル１ｃのソース電極３２は、電
流源Ｍ３及び直列抵抗Ｒ４を有する電流経路により上記給電ライン４２に結合さ
れている。ソース電極３１と３２との間に発生する電位差は、ｄＶ(T)により示
される。このＲ１、Ｒ２、Ｒ３、Ｒ４及びＤ１のインピーダンスネットワークは
、最大の許容可能な温度差動Ｔdiffに関係するｄＶ(T)の最大許容可能値に等し
い基準電圧オフセットを発生する。このオフセットは比較器４０により、センサ
セル１ｂ及び１ｃから導出されるｄＶ(T)の実際の値と比較されて、過度に高い
温度差が生じた場合に当該パワー装置の保護を起動する出力信号を供給する。
【００４１】 比較器４０は、セル１ｂ及び１ｃからの各々の電流経路における第１及び第２
回路ノード４７及び４８に各々結合された第１及び第２入力端子を有している。
これらの回路ノード４７及び４８は、前記インピーダンスネットワークＲ１、Ｒ
２、Ｒ３、Ｒ４及びＤ１と、電流源Ｍ１及びＭ３との間に存在する。図３の特別
な例では、比較器４０は給電ライン４４と４２との間で給電され、カレントミラ
ーＭＯＳトランジスタＭ４により調整されるＭＯＳトランジスタＭ６によりライ
ン４２に結合されている。低温位置センサＭｃと比較して、高温位置センサＭｈ
のソース電極３１と直列結合された上記追加の抵抗値は回路ノード４７に電圧オ
フセットを付加し、これは高温位置と低温位置との間で検出されるべき温度差敷
居値Ｔdiffに対応する。この電圧オフセットの検出は、比較器４０の出力端子５
０における出力信号の変化として示される。
【００４２】 温度感知インピーダンス（負の温度係数を有するダイオードＤ１のような）が
上記インピーダンスネットワークＲ１、Ｒ２、Ｒ３、Ｒ４及びＤ１に含まれるか
に依存して、２つの感知動作モードが可能である。温度感知インピーダンスが含
まれていない場合は、上記ネットワーク（例えば、Ｒ２ないしＲ４からなる）に
よっては固定の基準オフセット電圧しか供給されず、従って比較器４０はセンサ
ＭｈとＭｃとの間で固定の温度差Ｔdiffしか検出しない。この場合、アレイ１１
内のセンサＭｈの最大許容可能な温度は、“低温”位置の温度に従って、即ち低
温位置センサＭｃの温度からの固定オフセットとして、変化する。しかしながら
、図２から分かるように、その温度が上昇するにつれて、各センサからの出力電
圧の感度は上昇する。
【００４３】 温度感知インピーダンス（Ｄ１のような）を、検出される温度差敷居値Ｔdiff
が上記低温位置の実際の温度に従って変化され得るように、含めるのが有利であ
る。このように、図３は、負の温度係数のダイオードＤ１が高温位置センサＭｈ
からの電流経路における追加の抵抗値と並列に結合されたような回路を図示して
いる。このダイオードＤ１は、当該装置の動作時に低温位置センサＭｃと同一の
温度であるような当該基体１０の領域100内に配置される。斯かる手段により、
Ｄ１及びＲ３の並列腕路の抵抗値が所与の温度範囲（例えば、８５℃ないし１５
０℃）にわたり減少するように設計することができ、これにより回路ノード４７
における上記電圧基準オフセットが低温位置センサＭｃにおける温度に逆に追従
するようにすることができる。この電圧基準オフセットの逆追従は、比較器４０
のトリップ点が（アレイ１１内のセンサＭｈの所与の温度に対して）上記温度範
囲にわたり低温位置センサＭｃにおける温度に余り依存しないようにすることを
可能にする。
【００４４】 典型的には、アレイ１１内の最大許容可能動作温度は３５０℃ないし４００℃
であろうが、周辺の低温位置回路領域（回路部100及び101等）における最大許容
可能動作温度は約２５０℃であろう。これらの周辺回路領域の絶対温度を感知す
るために、他の温度感知回路を基体１０に収容することができる。この他の温度
感知回路は米国特許第5,336,943号（出願人整理番号：ＰＨＢ３３７６２）公報
に開示された原理に基づいて構成することができ、該公報は参照文献として本明
細書に組み込まれるものとする。この他の温度感知回路は、低温位置センサＭｃ
に隣接する（且つ、該センサと等温の）領域103内に、上記アレイ１１から離れ
て配置することができる。前記温度感知インピーダンスＤ１（存在する場合は）
も、この同じ位置に、上記他の温度感知回路と等温的に配置される。
【００４５】 ２つのソース電極３１と３２との間の電位差ｄＶ(T)は、共通第２主電極２５
がセル１ａ、１ｂ及び１ｃのゲート２３、２３ｂ、２３ｃよりも高い電位である
状態で当該装置が動作している場合、及び測定電流Ｉ１及びＩ２が別個のソース
電極３１及び３２から導出されている場合は、２つのセンサＭｈとＭｃとの間の
温度差を示す。当該パワー装置のスイッチングの間に、電極２５上の電位がゲー
ト２３の電位より低くなるよう減少するにつれて、センサＭｈのセル１ｂは低温
位置センサＭｃのセル１ｃよりも前に飽和状態に入る。セル１ｂが飽和状態に入
るにつれて、ソース電極３１と３２との間の電位差ｄＶ(T)は減少する。このｄ
Ｖ(T)の減少は、前記検出回路が高温位置と低温位置との間の温度差を検出する
際に累進的に低い感度となり、最終的に如何なる差動温度も検出することができ
なくなることを意味する。しかしながら、電極２５上の電圧が斯様な低いレベル
である場合は、ソース／ドレイン（又はソース／アノード）電圧も電力熱放散が
非常に低くなる程非常に低くなる。このように、セル１ｂが飽和した場合は図３
の回路は動作することができないが、その場合には、アレイ１１内の熱発生は該
回路の動作が必要でない程少ない。
【００４６】 アレイ１１内のセンサＭｈのソース電極３１への電気的接続は、該アレイ１１
内の一列の装置セル１a’上に延びる導体トラック４５により形成することがで
きる。このような配置の特別な例が、図１に８つのセル１a’上に延在するトラ
ック４５を用いて図示されている。典型的には、センサＭｈは大きなアレイ１１
内の一層奥に配置され、その場合には、トラック４５は数十のセル１a’上を延
在する。該トラック４５は、アレイ１１の前記共通ソース電極２２上の絶縁層上
を延在することができる。しかしながら、図１、４及び５の例では、トラック４
５はセンサＭｈのソース電極３１の延長である。このように、図１、４及び５に
図示した形態では、このトラック４５はソース電極２２、３１及び３２と同一の
金属導体層パターンから形成され、アレイ１１の共通ソース電極２２からはギャ
ップにより分離される。センサＭｈの上記導体トラックを収容するために、上記
列のセル１ｂ及び１a’に対するセルラ領域構造１２ないし１５は、アレイ１１
の活性装置セル１ａに対するものよりも僅かに大きな配置幾何学形状で作成する
ことができる。
【００４７】 図１、４及び５は、この導体トラック４５がどの様にしてアレイ１１の共通ゲ
ート電極２３から及び共通ソース電極２２から電気的に絶縁することができるか
の特別な例を図示している。図１及び５の特別な例では、上記トラック４５の下
の装置セル１a’の列は、当該アレイ１１の不活性セルである。これらの不活性
セル１a’は、アレイ１１の共通ソース電極２２により接触されるソース領域１
２を有していない。ソース領域１２を、これらの不活性セル１a’から無くすよ
うにすることができるか、及び／又は絶縁層２５内の接触窓を基体表面１０ａが
トラック４５により接触される箇所で狭くすることもできる。図５は、導体トラ
ック４５の下であって、２つの活性装置セル１ａの間の不活性セル１a’を示す
断面図を図示している。図５の特別な例では、アレイ１１の共通ソース電極２２
は、上に導体トラック４５が延在する不活性セル１a’の列から無くなっている
。セルラ領域構造１２ないし１５のソース領域１２も、これら不活性セル１a’
の絶縁ゲート電極２３の隣りから無くなっている。導体トラック４５は、ソース
電極３１の一体的な延長として形成され、不活性セル１a’の共通ゲート電極２
３からは中間の絶縁層２５により電気的に絶縁されている。
【００４８】 図６は、上記検出回路の少なくとも第１部100が、図１及び４の装置と集積化
することができるかの特別な例を図示している。図６の断面の右側延長部は、ソ
ース電極３２の一体的延長である導体トラック４８による、Ｍｃの活性センサセ
ル１ｃへのＭ３及びＲ４の結合を示している。この特別な実施例では、例示とし
て、図６はセンサＭｃの周辺部に存在する２つの不活性セル１c’を示している
。トラック４５の下に長い列の不活性セル１a’が存在し、該トラックが最初の
活性センサセル１ｂに到達する前にアレイ１１内へと奥まで延びることを除き、
同様な断面図をＭｈの活性センサセル１ｂに対するＭ１及びＲ３の結合に関して
も描くことができる。ＮチャンネルエンハンスメントＭＯＳトランジスタＭ１な
いしＭ４は、領域１３’内にｎ型にドープされたソース及びドレイン領域５３及
び５４を形成すると共に、これらの間における表面１０aの領域に絶縁ゲート５
６を形成することにより、基体１０のｐ型領域１３’に既知の方法で集積化する
ことができる。上記領域１３’はセンサセル１ｃの領域１３の延長であってもよ
く、又はｎ型領域１４における別のｐ型領域であってもよい。抵抗Ｒ１ないしＲ
５は、基体表面１０a上の絶縁層２５’上に、薄膜抵抗として（例えば、多結晶
シリコンの層５２に）形成することができる。他の例として、抵抗Ｒ１ないしＲ
４は、基体領域１３’にドープ領域として形成することもできる。ダイオードＤ
１は、絶縁層２５’上の多結晶シリコン層５２に薄膜ダイオードとして形成する
こともでき、又は基体領域１３’内のドープ領域により形成することもできる。
【００４９】 本開示を概略説明及び解説された実施例の両方に関して読むことにより、当業
者にとっては他の変形例及び変更例が明らかとなるであろう。このような変形例
及び変更例は、半導体装置及びその構成部品の設計、製造及び使用において既知
であると共に、ここで述べた特徴の代わりに又は斯かる特徴に加えて使用するこ
とができるような均等物及び他の特徴を含むことができる。
【００５０】 請求項は、本出願においては特徴の特別な組み合わせに対して記載されている
が、本発明の開示の範囲は、何れかの請求項に記載されている発明と同一のもの
に関するものであるか否かに拘わらず、及び本発明が解決するのと同一の技術的
課題の何れか又は全てを解決するか否かに拘わらず、新規な特徴、又はここに明
示的に若しくは暗示的に開示された特徴の何れもの新規な組み合わせ、又はそれ
らの何れの一般化をも含むものと理解されたい。また、従属請求項の従属性は、
幾つかの国における多重請求項従属性に対する要件及び料金低減を満たす目的で
限られたものとなっているが、何れか１つの請求項に含まれる技術的特徴は他の
請求項の何れか１つの技術的特徴との組み合わせで使用することができると理解
されたい。専らではないが、特に以下の組み合わせは潜在的に重要である。即ち
、請求項５、６、７、９及び１０の特徴は、請求項１に従属する請求項の何れか
１つとの組み合わせにおいて使用することができる。本発明は、パワー装置及び
温度センサ用のバイポーラトランジスタセルラ構造を用いて実施化することがで
きるが、絶縁ゲートトランジスタセルラ構造を用いると特に有利である。このよ
うに、パワー装置及び温度センサ用の絶縁ゲートトランジスタセルラ構造は、請
求項５のみならず、他の全ての請求項に関しても潜在的に重要である。
【００５１】 出願人は、本出願又は本出願から派生する何れかの他の出願の審査過程の間に
上記のような特徴又は斯かる特徴の組み合わせに関して新たな請求項を記載する
かもしれないことを付言しておく。
【図面の簡単な説明】
【図１】 図１は、本発明による絶縁ゲート型セルラパワー装置の一例の一部の平面図で
ある。
【図２】 図２は、斯かる装置における典型的なセルに関する温度（℃）に対するゲート
−ソース電圧Ｖgs（ボルト）の変化の例を示すグラフであり、異なる製造バッチ
の両方に対する製造工程の変化による敷居電圧の差から生じるであろう変動も示
している。
【図３】 図３は、図１の装置の高温位置及び低温位置温度センサに結合された検出回路
の一例の回路図である。
【図４】 図４は、図１の装置の半導体基体の一部の、図１のIV−IV線上のアレイ領域に
わたる断面図である。
【図５】 図５は、図１の装置の半導体基体の一部の、図１のV−V線上のアレイ領域にわ
たる断面図である。
【図６】 図６は、図１の装置の半導体基体の一部の、低温位置センサにわたる（即ち、
図１のVI−VI線上の）及び周辺回路の一部にわたる断面図である。
【符号の説明】
１ａ…装置セル １ｂ…高温位置センサセル １ｃ…低温位置センサセル １０…半導体基体 １１…アレイ ２２…共通ソース電極 ２３…ゲート電極 ２５…ドレイン電極 ３１、３２…ソース電極 ４０…比較器 ４５、４８…導体トラック ４７、４８…回路ノード 100、101…検出回路 Ｍｈ…高温位置温度センサ Ｍｃ…低温位置温度センサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8234 Ｈ０１Ｌ 27/04 Ｈ 27/04 27/088 (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5F038 AR00 AV04 AV06 AZ08 CA02 CA05 CA07 DF01 DF11 DT12 5F048 AB10 AC02 AC06 AC10 BB19 BC03 BD07

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体を有するパワートランジスタ装置であって、前記
    半導体基体はトランジスタ型の並列装置セルのアレイを収容し、前記装置の動作
    時には前記装置セルにおいて熱が発生されるようなパワートランジスタ装置にお
    いて、前記装置セルのアレイの内側には高温位置温度センサが配置され、前記基
    体は前記アレイの外側に配置された低温位置温度センサを収容し、前記低温位置
    及び高温位置温度センサは各々少なくとも１つのセンサセルを有し、該センサセ
    ルは前記トランジスタ型のものであって、前記装置セルのものと類似したセルラ
    領域構造を備えると共に各温度センサに関して前記装置セルの電極とは別の各出
    力電極を備え、前記高温位置及び低温位置温度センサの前記各出力電極に対して
    、これら出力電極からの電圧信号を比較することにより前記高温位置と前記低温
    位置との間の温度差を検出するために検出回路が結合されていることを特徴とす
    るパワートランジスタ装置。
  2. 【請求項２】 請求項１に記載のパワー装置において、前記基体は、前記高
    温位置及び低温位置温度センサの出力電極に各々結合された第１及び第２入力端
    子を有する比較器手段を有するような前記検出回路の一部も収容することを特徴
    とするパワー装置。
  3. 【請求項３】 請求項２に記載のパワー装置において、前記高温位置及び低
    温位置温度センサの出力電極は、これら高温位置及び低温位置温度センサの各セ
    ンサセルを介して同じ大きさの電流を導出するために前記検出回路の第１及び第
    ２電流経路に各々結合され、前記電流の大きさは前記センサセルにおいて熱を発
    生するには不十分であり、前記比較器手段の第１入力端子は前記第１電流経路の
    第１回路ノードに結合され、前記比較器手段の第２入力端子は前記第２電流経路
    の第２回路ノードに結合されていることを特徴とするパワー装置。
  4. 【請求項４】 請求項３に記載のパワー装置において、前記第１回路ノード
    と前記高温位置温度センサの出力電極との間に第１直列抵抗が結合され、前記第
    ２回路ノードと前記低温位置温度センサの出力電極との間に第２直列抵抗が結合
    されていることを特徴とするパワー装置。
  5. 【請求項５】 請求項１に記載のパワー装置において、前記装置が絶縁ゲー
    トトランジスタ型であり、前記アレイの装置セルは共通ソース電極及び共通絶縁
    ゲート電極を有し、前記センサセルは、各温度センサに関して同一の電位に結合
    された絶縁ゲート電極と、各温度センサに関して前記出力電極を各々提供するソ
    ース電極とを有し、前記検出回路は、前記高温位置及び低温位置温度センサの各
    センサセルを介して同じ大きさの電流を導出するために各電流経路において前記
    温度センサのソース電極に各々結合された電流源を有し、前記電流の大きさは前
    記センサセルにおいて熱を発生するには不十分であり、前記検出回路は前記高温
    位置及び低温位置温度センサからのゲート／ソース電圧信号を比較することによ
    り前記高温位置と前記低温位置との間の温度差を検出することを特徴とするパワ
    ー装置。
  6. 【請求項６】 請求項１に記載のパワー装置において、前記各センサセルを
    介して導出される電流の大きさ規定するために、電流源がカレントミラー配置の
    形態に一緒に結合されていることを特徴とするパワー装置。
  7. 【請求項７】 請求項１に記載のパワー装置において、前記低温位置温度セ
    ンサと比較して、絶縁ゲートトランジスタ型の場合には例えば前記高温位置温度
    センサのソース電極と前記絶縁ゲート電極との間の電圧に電圧オフセットを加え
    る如くに、前記高温位置と前記低温位置との間で検出されるべき温度差敷居値に
    対応するような電圧オフセットを加えるために前記高温位置温度センサの出力電
    極には追加の抵抗が直列に結合されていることを特徴とするパワー装置。
  8. 【請求項８】 請求項７に記載のパワー装置において、例えば負の温度係数
    を持つ温度感知ダイオード手段等の温度応答性オフセット手段が、前記追加の抵
    抗の少なくとも一部に並列に結合されると共に、当該装置の動作時において前記
    低温位置温度センサと同一の温度であるような前記基体の領域に配置されている
    ことを特徴とするパワー装置。
  9. 【請求項９】 請求項１に記載のパワー装置において、前記高温位置温度セ
    ンサは、前記アレイの発熱装置セルにより長手方向側部に沿って境界が仕切られ
    るような行に配列された複数の前記センサセルを有していることを特徴とするパ
    ワー装置。
  10. 【請求項１０】 請求項１に記載のパワー装置において、前記高温位置温度
    センサの出力電極に対する前記結合が、前記アレイ内の前記装置セルの列上に延
    在すると共に、例えば絶縁ゲートトランジスタ型の場合は前記アレイの共通ソー
    ス電極からの様に、前記装置セルの対応する電極から電気的に絶縁された導体ト
    ラックを有していることを特徴とするパワー装置。
JP2000566891A 1998-08-20 1999-08-06 パワートランジスタ装置 Pending JP2002523902A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9818044.1A GB9818044D0 (en) 1998-08-20 1998-08-20 Power transistor device
GB9818044.1 1998-08-20
PCT/EP1999/005776 WO2000011720A1 (en) 1998-08-20 1999-08-06 Power transistor device

Publications (2)

Publication Number Publication Date
JP2002523902A true JP2002523902A (ja) 2002-07-30
JP2002523902A5 JP2002523902A5 (ja) 2006-10-12

Family

ID=10837485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000566891A Pending JP2002523902A (ja) 1998-08-20 1999-08-06 パワートランジスタ装置

Country Status (6)

Country Link
US (1) US6144085A (ja)
EP (1) EP1048077A1 (ja)
JP (1) JP2002523902A (ja)
KR (1) KR100664332B1 (ja)
GB (1) GB9818044D0 (ja)
WO (1) WO2000011720A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置
JP2007234850A (ja) * 2006-03-01 2007-09-13 Mitsubishi Electric Corp 半導体装置
CN106558583A (zh) * 2015-09-30 2017-04-05 瑞萨电子株式会社 半导体装置
CN108291843A (zh) * 2015-11-26 2018-07-17 罗伯特·博世有限公司 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法
JP2018120930A (ja) * 2017-01-24 2018-08-02 トヨタ自動車株式会社 半導体装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
JP3783707B2 (ja) 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
DE10317466A1 (de) * 2003-04-16 2004-12-09 Robert Bosch Gmbh Elektromotor
US7187053B2 (en) * 2003-06-26 2007-03-06 International Business Machines Corporation Thermal sensing method and system
DE102004021393B4 (de) * 2004-04-30 2006-06-14 Infineon Technologies Ag Feldeffekt-Leistungstransistor
DE102004063946B4 (de) * 2004-05-19 2018-03-22 Infineon Technologies Ag Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102004024887B4 (de) * 2004-05-19 2012-01-26 Infineon Technologies Ag Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur
US8120135B2 (en) * 2004-05-19 2012-02-21 Infineon Technologies Ag Transistor
DE102004026233B4 (de) * 2004-05-28 2015-02-12 Infineon Technologies Ag Trenchtransistor
TWI242334B (en) * 2004-06-02 2005-10-21 Microelectronics Tech Inc Receiver signal strength indicator (RSSI) having automatic output detection circuit
JP5080721B2 (ja) * 2004-09-22 2012-11-21 株式会社リコー 半導体装置及びその半導体装置を使用したボルテージレギュレータ
US7680622B2 (en) * 2005-04-13 2010-03-16 Freescale Semiconductor, Inc. Protection of an integrated circuit and method thereof
US7655944B1 (en) * 2005-06-03 2010-02-02 The United States Of America As Represented By The Secretary Of The Army Systems and methods for estimating thermal resistance of field effect transistor structures
US7800171B2 (en) * 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
DE102007020249B4 (de) * 2007-04-30 2015-01-08 Infineon Technologies Austria Ag Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
JP4357546B2 (ja) * 2007-06-07 2009-11-04 株式会社東芝 半導体装置
US7734440B2 (en) * 2007-10-31 2010-06-08 Agere Systems Inc. On-chip over-temperature detection
US8203315B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Ag System and method for temperature based control of a power semiconductor circuit
US20110051302A1 (en) 2009-08-27 2011-03-03 Infineon Technologies Ag Integrated power device and method
US8848330B2 (en) * 2011-07-29 2014-09-30 Infineon Technologies Austria Ag Circuit with a temperature protected electronic switch
CN103426916B (zh) 2012-05-14 2018-12-04 恩智浦美国有限公司 功率mosfet结构及方法
CN103489862B (zh) 2012-06-12 2018-05-22 恩智浦美国有限公司 功率mosfet电流传感结构和方法
US10819101B2 (en) * 2017-02-20 2020-10-27 Microsemi Corporation Over-current protection apparatus and method
DE102019102929B3 (de) 2019-02-06 2020-07-09 Infineon Technologies Ag Intelligenter Halbleiterschalter
DE102019119973B3 (de) 2019-07-24 2021-01-21 Infineon Technologies Ag Intelligenter elektronischer schalter
DE102019119972B3 (de) 2019-07-24 2021-01-21 Infineon Technologies Ag Intelligenter elektronischer schalter
DE102019119975B3 (de) 2019-07-24 2021-01-21 Infineon Technologies Ag Intelligenter elektronischer schalter
DE102019121685B4 (de) 2019-08-12 2021-03-04 Infineon Technologies Ag Intelligenter elektronischer schalter
DE102019121795B4 (de) 2019-08-13 2022-01-20 Infineon Technologies Ag Intelligenter elektronischer schalter
DE102019121794A1 (de) 2019-08-13 2021-02-18 Infineon Technologies Ag Intelligenter elektronischer schalter
DE102019121726A1 (de) 2019-08-13 2021-02-18 Infineon Technologies Ag Intelligenter halbleiterschalter
DE102020122571B4 (de) 2020-08-28 2023-03-30 Infineon Technologies Ag Intelligenter elektronischer schalter
US10972088B1 (en) 2020-09-01 2021-04-06 Infineon Technologies Ag Temperature detection of a power switch based on paired measurements of current and voltage
US11378614B2 (en) 2020-09-01 2022-07-05 Infineon Technologies Ag Temperature detection of power switch using modulation of driver output impedance
DE102020123149A1 (de) 2020-09-04 2022-03-10 Infineon Technologies Ag Ansteuerschaltung für elektronischen schalter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US4931844A (en) * 1988-03-09 1990-06-05 Ixys Corporation High power transistor with voltage, current, power, resistance, and temperature sensing capability
JPH0777262B2 (ja) * 1988-04-19 1995-08-16 日本電気株式会社 縦型電界効果トランジスタ
US5444219A (en) * 1990-09-24 1995-08-22 U.S. Philips Corporation Temperature sensing device and a temperature sensing circuit using such a device
US5336943A (en) * 1991-07-19 1994-08-09 U.S. Philips Corporation Temperature sensing circuit
US5563437A (en) * 1992-02-21 1996-10-08 Motorola, Inc. Semiconductor device having a large sense voltage
GB9206058D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd A semiconductor switch and a temperature sensing circuit for such a switch
GB9513420D0 (en) * 1995-06-30 1995-09-06 Philips Electronics Uk Ltd Power semiconductor devices
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
DE19548060A1 (de) * 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor
WO1998037581A2 (en) * 1997-02-19 1998-08-27 Koninklijke Philips Electronics N.V. Power semiconductor devices with a temperature sensor circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置
JP2007234850A (ja) * 2006-03-01 2007-09-13 Mitsubishi Electric Corp 半導体装置
CN106558583A (zh) * 2015-09-30 2017-04-05 瑞萨电子株式会社 半导体装置
JP2017069412A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
CN106558583B (zh) * 2015-09-30 2021-11-05 瑞萨电子株式会社 半导体装置
CN108291843A (zh) * 2015-11-26 2018-07-17 罗伯特·博世有限公司 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法
JP2018536858A (ja) * 2015-11-26 2018-12-13 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法
JP2018120930A (ja) * 2017-01-24 2018-08-02 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US6144085A (en) 2000-11-07
KR100664332B1 (ko) 2007-01-02
EP1048077A1 (en) 2000-11-02
WO2000011720A1 (en) 2000-03-02
GB9818044D0 (en) 1998-10-14
KR20010031207A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US6144085A (en) Power transistor device having hot-location and cool-location temperature sensors
US9865792B2 (en) System and method for manufacturing a temperature difference sensor
US5726481A (en) Power semiconductor device having a temperature sensor
JP3315456B2 (ja) 半導体スイッチ
JPH01157573A (ja) 半導体装置およびその製造方法
US3719797A (en) Solid state temperature sensor employing a pair of dissimilar schottky-barrier diodes
US6948847B2 (en) Temperature sensor for a MOS circuit configuration
KR20000064944A (ko) 온도 센서 회로를 구비한 파워 반도체 장치
US9343381B2 (en) Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component
US11927619B2 (en) Power semi-conductor module, mask, measurement method, computer software, and recording medium
US6060744A (en) Semiconductor device with a main current cell region and a current detecting cell region
JPH09186329A (ja) 温度センサを有する電力用半導体デバイス
US7808067B2 (en) Semiconductor device and temperature sensor structure for a semiconductor device
US8018018B2 (en) Temperature sensing device
US6002153A (en) MOS type semiconductor device with a current detecting function
JPH06334189A (ja) 電力ｍｏｓ装置用集積構造電流感知抵抗
US4639755A (en) Thermosensitive semiconductor device using Darlington circuit
JP2552880B2 (ja) 垂直ｄｍｏｓセル構造
US5629551A (en) Semiconductor device comprising an over-temperature detection element for detecting excessive temperatures amplifiers
CN112349715B (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
US12021139B2 (en) Semiconductor arrangement with an integrated temperature sensor
JP2002368222A (ja) 過熱検出機能付き半導体装置
JP2003209151A (ja) 半絶縁膜の電位分布測定方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100521