JP2002512765A - Ｄｅｃｔのようなフレームにわたってａｔｍセルを送信する通信ネットワーク - Google Patents

Abstract

(57)【要約】 多元アクセス通信ネットワークにおいて、一次局（２）は複数の二次局（４…１８）に結合されている。これら二次局（４…１８）は、フレームにおける時間スロットの一次局にパケットを送信する。これら時間スロットは、ＤＥＣＴ基準に従って選択される。基準ＤＥＣＴパケットに効果的なやり方で５３バイトのＡＴＭセルを送信できないという問題がある。本発明に従って、幾つかの二次局と一次局との間の異なる送信遅延を処理する保護空間が減少する。上述する遅延差による問題を防ぐために、二次局（４…１８）は、これら局が送信するパケットの送信の瞬間を調整する補償手段を有する。前記保護空間を減少させることで、二重のＤＥＣＴスロットに５３バイトのＡＴＭセルを２つ送信可能にし、ＤＥＣＴのようなフレームにわたってＡＴＭセルを効果的に送信可能にする。

Description

【発明の詳細な説明】 ＤＥＣＴのようなフレームにわたってＡＴＭセルを送信する通信ネットワーク 技術分野 本発明は、複数の二次局に結合される一次局を有する多元アクセス通信ネット ワークに関する。これら複数の二次局は、対応する時間スロットにペイロードデ ータを搬送する８０４個のシンボル間隔を有するパケットを送信するように配さ れ、このパケットは更に複数のオーバーヘッドシンボルを有し、前記時間スロッ トは保護空間を有する。 本発明は、送信機、受信機、送信方法及び信号にも関する。 背景技術 上記送信システムは、ＥＴＳＩ標準ETS300 175-2、Radio Equipment and Syst ems(RES);Digital European Cordless Telecommunications（DECT）Common Inte rface,Part 2:Physical layer,section 4:Physical layer service spp.14-23か ら公知である。 このＤＥＣＴ標準は、時間ドメイン多元アクセス通信システムを開示し、この システムにおいて、複数の二次局がデータを４８０ビットの長さを持つ時間スロ ットを用いる一次局に送信する。これら４８０ビットのうち、３２ビットは同期 目的に用いられ、６４ビットは制御目的に用いられる。更に、６０個の保護ビッ トは、異なる二次局と一次局との間の送信遅延を異なることによって、異なる二 次局からのパケット間の衝突を防ぐのに用いられる。結果的に、３２４ビットが ペイロードを送信するのに有効となる。５３バイトのＡＴＭセル（＝４２４ビッ ト）を送信すべき場合は、この有効な３２４ビットでは不十分である。 ペイロード送信に利用可能な８００ビットを持つ二重スロットを用いることも 可能である。上記二重スロットでＡＴＭセルを送信するときは４２４ビットを使 用し、残りの３７６ビットは使用されない。 発明の開示 本発明の目的は、序文に係る通信ネットワークを提供することであり、この序 文において５３バイトのＡＴＭセルは効果的なやり方で送信される。 前記目的を達成するために、本発明は二次局が５３バイトのＡＴＭセルを２つ 有する長さが拡張されたパケットを組み立てるパケットアセンブル手段を有し、 二次局が異なる二次局と一次局との間の遅延差を補償するためにそれらの送信の 瞬間を調整する遅延補償手段を有することを特徴とする。 本発明は、前記保護空間が１２ビット以下に減少する場合、オーバーヘッドビ ットの数を交番せずに二重スロット内の２つのＡＴＭセルを送信可能にすること が可能であるという認識に基づいている。保護空間量を０に減少可能にするため に、遅延補償手段が用いられる。 これら遅延補償手段は、これらシンボルは正確に時間スロットの始まりで一次 局に到達するようなやり方で、前記シンボルが一次局に送信される瞬間を選択す るように配される。二次局がこのような遅延補償手段を用いる場合、保護時間が 大幅に減少し、２つのＡＴＭセルが二重スロットに送信されることを可能にする 。 本発明の実施例は、拡張されたパケットが３２ビットの同期フィールド、６４ ビットの制御フィールド及び４ビットのＣＲＣフィールドを有することを特徴と する。 このやり方で、パケットはペイロードエリアの長さを除いたＤＥＣＴＰ８０フ ィールドと同じ構成を持つことを得る。僅かに改良されたＤＥＣＴ装置が一次局 及び二次局に使用可能であるという利点を持つ。 図面の簡単な説明 第１図は、本発明が施されたＬＭＤＳ通信ネットワークを示す。 第２図は、４０ＧＨｚ帯域のＬＭＤＳ送信に利用可能な周波数を示す。 第３図は、本発明に係る送信システムに使用すべきアップリンクフレームを示 す。 第４図は、本発明に用いられるようなＡＴＭセルを２つ有するパケットを示す 。 第５図は、本発明に係る一次局のブロック図を示す。 第６図は、本発明に係る二次局のブロック図を示す。 発明を実施するための最良の形態 第１図に係るＬＭＤＳ(Local Multipoint Distribution System)通信ネットワ ークにおいて、一次局２は、複数の二次局４…１８で囲まれている。第１図に係 るネットワークは、４０ＧＨｚ帯域において動作するように配されている。この 一次局２は、全ての二次局４…１８で受信されるように無指向性アンテナを用い る。これら二次局４…１８は、一次局２から最大の信号レベルを受信するために 、通常は指向性アンテナを用いる。 代わりとして、信号が供給すべきエリアの外に送信されるのを防ぐために、こ の供給すべきエリアの縁（エッジ）に一次局を置き、指向性アンテナを用いるこ とも可能である。この代わりの方法は、隣接するセルに送信される信号を減少さ せ、所与の周波数が無指向性アンテナを用いたシステムよりも短い間隔で再利用 可能となる。 第２図は、本発明に係る通信ネットワークに用いられる周波数帯域を示す。ヨ ーロッパにおいて、ＬＭＤＳシステムに有用な全周波数帯域は、４０．５ＧＨｚ から４２．５ＧＨｚの範囲である。２ＧＨｚからなるこの周波数帯域は、１ＧＨ ｚからなる２つの帯域に分割される。１ＧＨｚの周波数帯域の各々は、５０ＭＨ ｚの帯域幅を持つアップリンク帯域と９５０ＭＨｚの帯域幅を持つダウンリンク 周波数帯域とに分割される。この５０ＭＨｚのアップリンク帯域は、２．２ＭＨ ｚの間隔(spacing)を持つ２２個のキャリアを有する。これらキャリアの各々は 、１１５２kbit/secのビットレートでＧＭＳＫ変調される。これは、ＤＥＣＴコ ードレスホン標準に用いられるのと同じチャネル構造である。 第３図は、第１図に係る２２個のキャリアの各々に用いられるアップリンクフ レームを示す。このアップリンクフレームは、二重スロットを１２個有する１０ ｍｓの期間を持つ。これら二重スロットの各々が９６０ビットを搬送する。 第４図は、第３図に係る二重スロットの１つに送信されるアップリンクパケッ トの構成を示す。このパケットは、制御情報を送信するのに用いられる６４ビッ トのＡフィールドが後続する３２ビットの同期フィールドＳで始まる。６４ビッ トのＡフィールドの後、ペイロードを搬送する５３バイトのＡＴＭセルが２つ続 く。これらＡＴＭセルの後、４ＣＲＣビットが追加される。これらＣＲＣビット は、二次局によって送信されたパケットが正しく受信されたかを決めるのに用い られる。前記フレームの最後の１２ビットは、データを送信するのには使用され ない。これらは、送信遅延差によって異なる二次局から２つの連続するパケット がオーバーラップするのを防ぐための保護空間として用いられる。 第５図に係る一次局において、アンテナは送受切換器８３の端子に接続されて いる。この送受切換器８３の出力部は、復調器８１の入力部に接続される。この 復調器８１の出力部は、測定ユニット７９に接続される。この測定ユニット７９ は、デパケット化装置(depacketizer)７７に接続される。 測定ユニット７９は、制御器７５によって測定ユニット７９に信号が送られる 時間スロットにおけるパケットの到着時間を測定するのに配される。この測定さ れたパケットの到着時間は、この到着時間の公称値と比較され、これらの間の差 が制御器７５に送られる。この差は制御メッセージに含められ、パケット化装置 ７１に送られる。このパケット化装置７１は、到達時間が測定されたパケットを 送信した二次局に関するパケットに関する差を含んでいる。 デパケット化装置７７は、入力されたパケットからＡＴＭセルを抽出し、それ らセルをデパケット化装置７７の出力部に送る。二次局の１つに送信されたＡＴ Ｍセルは、パケット化装置７１の入力部に与えられる。このパケット化装置７１ は、二次局に送信する第４図に係るパケットを構成する。このパケット化装置７ １は、二次局に制御信号を送信するパケットも構成する。パケット化装置７１で 構成されたパケットは、その入力信号を送信用キャリアで変調する変調器に送ら れる。変調器７３の出力信号は、送受切換器８３を介してアンテナに送られる。 第６図に係る二次局において、アンテナは送受切換器９１の入力部／出力部に 結合される。この送受切換器９１の出力部は復調器９３の入力部に接続され、こ の復調器は送受切換器９３から入力された信号を復調する。この復調器９３の出 力部は、デパッケト化装置９５の入力部に接続される。このデパケット化装置９ ５はその入力信号からＡＴＭセルを抽出し、これらセルを出力部に送る。このデ パケット化装置９５は、二次局に関する制御メッセージもその入力信号から抽出 し、これらメッセージを制御器９７の入力部に送る。制御情報の実施例は、一次 局で決められる遅延補償情報である。 前記二次局で送信されたＡＴＭセルは、パケット化装置１０３の入力部に与え られる。このパケット化装置１０３は、これらＡＴＭセルを第４図の形式に従う パケット内に含む。これらパケットは、パケット化装置１０３から制御可能な遅 延素子１０１の入力部に送られる。この制御可能な遅延素子１０１は、一次局か ら入力される遅延補償情報を入力し、この情報を送信されたパケットの一次局で の到達時間が公称値を持つような遅延値を設定するのに使用する。制御可能な遅 延素子１０１の出力信号は、一次局に送信するキャリアで、この制御可能な遅延 素子１０１の出力信号を変調する変調器９９の入力部に与えられる。この変調器 ９９の出力部は、変調信号を一次局に送信するアンテナにこの変調信号を与える 送受切換器９１の入力部に接続される。

Claims (1)

1. 【特許請求の範囲】 １．複数の二次局に結合される一次局を有する多元アクセス通信ネットワークで あって、前記複数の二次局は、対応する時間スロットにペイロードデータを搬 送する８０４個のシンボル期間を有するパケットを送信するように配され、前 記パケットは更に複数のオーバーヘッドシンボルを有し、前記時間スロットは 保護空間を有する多元アクセス通信ネットワークにおいて、前記二次局が５３ バイトのＡＴＭセルを２つ有する長さが拡張されたパケットを組み立てるパケ ットアセンブル手段を有し、前記二次局が異なる二次局と前記一次局との間の 遅延差を補償するために送信の瞬間を調整する遅延補償手段を有することを特 徴とする多元アクセス通信ネットワーク。 ２．前記拡張されたパケットが３２ビットの同期フィールド、６４ビットの制御 フィールド及び４ビットのＣＲＣフィールドを有することを特徴とする請求項 １に記載の通信ネットワーク。 ３．多元アクセス通信用の一次局であって、前記一次局は対応する時間スロット にペイロードデータを搬送する８０４個のシンボル期間を有するパケットを受 信する受信機を有し、前記パケットは更に複数のオーバーヘッドシンボルを有 し、前記時間スロットは保護空間を有する一次局において、前記受信機が５３ バイトのＡＴＭセルを２つ有する長さが拡張されたパケットを受信するように 配され、前記一次局が前記パケットの到達時間の偏差を当該到達時間の公称値 から決定する測定手段を有し、前記一次局は更に前記偏差から得られた遅延補 償情報を送信する送信機を有することを特徴とする一次局。 ４．前記拡張されたパケットが３２ビットの同期フィールド、６４ビットの制御 フィールド及び４ビットのＣＲＣフィールドを有することを特徴とする請求項 ３に記載の一次局。 ５．多元アクセス通信ネットワーク用の二次局であって、前記二次局は対応する 時間スロットにペイロードデータを搬送する８０４個のシンボル期間を有する パケットを送信するように配され、前記パケットは更に複数のオーバーヘッド シンボルを有し、前記時間スロットは保護空間を有する二次局において、前記 二次局が５３バイトのＡＴＭセルを２つ有する長さが拡張されたパケットを組 み立てるパケットアセンブル手段を有し、前記二次局が異なる二次局と前記一 次局との間の遅延差を補償するために送信の瞬間を調節する遅延補償手段を有 することを特徴とする二次局。 ６．前記拡張されたパケットが３２ビットの同期フィールド、６４ビットの制御 フィールド及び４ビットのＣＲＣフィールドを有することを特徴とする請求項 ５に記載の二次局。 ７．複数の二次局と一次局との間を通信する方法であって、前記方法は前記二次 局よって対応する時間スロットにペイロードデータを送信する８０４個のシン ボル期間を有する送信パケットを有し、前記パケットは更に複数のオーバーヘ ッドシンボルを有し、前記時間スロットは保護空間を有する、複数の二次局と 一次局との間を通信する方法において、前記方法が５３バイトのＡＴＭセルを ２つ有する長さが拡張されたパケットを組み立て、前記方法が異なる二次局と 前記一次局との間の遅延差を補償するために前記パケットの送信の瞬間を調節 することを特徴とする方法。 ８．４８０個のシンボルからなる時間スロットのフレームを有する信号であって 、前記フレームは２つの連続する時間スロットにパケットを搬送し、前記フレ ームは更に前記パケットの直後に保護空間を有する信号において、前記パケッ トが５３バイトのＡＴＭセルを２つ有することを特徴とする信号。 ９．前記パケットが３２ビットの同期フィールド、６４ビットの制御フィールド 及び４ビットのＣＲＣフィールドを有することを特徴とする請求項８に記載の 信号。 10．５３バイトのＡＴＭセルを２つ、３２ビットの同期フィールド、６４ビット の制御フィールド及び４ビットのＣＲＣフィールドを有する９１６ビットの長 さを持つパケットを有する信号。